drivers/tty/serial/mxs-auart.c

   1 // SPDX-License-Identifier: GPL-2.0+
   2 /*
   3  * Application UART driver for:
   4  *      Freescale STMP37XX/STMP378X
   5  *      Alphascale ASM9260
   6  *
   7  * Author: dmitry pervushin <dimka@embeddedalley.com>
   8  *
   9  * Copyright 2014 Oleksij Rempel <linux@rempel-privat.de>
  10  *      Provide Alphascale ASM9260 support.
  11  * Copyright 2008-2010 Freescale Semiconductor, Inc.
  12  * Copyright 2008 Embedded Alley Solutions, Inc All Rights Reserved.
  13  */
  14
  15 #include <linux/kernel.h>
  16 #include <linux/errno.h>
  17 #include <linux/init.h>
  18 #include <linux/console.h>
  19 #include <linux/interrupt.h>
  20 #include <linux/module.h>
  21 #include <linux/slab.h>
  22 #include <linux/wait.h>
  23 #include <linux/tty.h>
  24 #include <linux/tty_driver.h>
  25 #include <linux/tty_flip.h>
  26 #include <linux/serial.h>
  27 #include <linux/serial_core.h>
  28 #include <linux/platform_device.h>
  29 #include <linux/device.h>
  30 #include <linux/clk.h>
  31 #include <linux/delay.h>
  32 #include <linux/io.h>
  33 #include <linux/of_device.h>
  34 #include <linux/dma-mapping.h>
  35 #include <linux/dmaengine.h>
  36
  37 #include <linux/gpio/consumer.h>
  38 #include <linux/err.h>
  39 #include <linux/irq.h>
  40 #include "serial_mctrl_gpio.h"
  41
  42 #define MXS_AUART_PORTS 5
  43 #define MXS_AUART_FIFO_SIZE             16
  44
  45 #define SET_REG                         0x4
  46 #define CLR_REG                         0x8
  47 #define TOG_REG                         0xc
  48
  49 #define AUART_CTRL0                     0x00000000
  50 #define AUART_CTRL1                     0x00000010
  51 #define AUART_CTRL2                     0x00000020
  52 #define AUART_LINECTRL                  0x00000030
  53 #define AUART_LINECTRL2                 0x00000040
  54 #define AUART_INTR                      0x00000050
  55 #define AUART_DATA                      0x00000060
  56 #define AUART_STAT                      0x00000070
  57 #define AUART_DEBUG                     0x00000080
  58 #define AUART_VERSION                   0x00000090
  59 #define AUART_AUTOBAUD                  0x000000a0
  60
  61 #define AUART_CTRL0_SFTRST                      (1 << 31)
  62 #define AUART_CTRL0_CLKGATE                     (1 << 30)
  63 #define AUART_CTRL0_RXTO_ENABLE                 (1 << 27)
  64 #define AUART_CTRL0_RXTIMEOUT(v)                (((v) & 0x7ff) << 16)
  65 #define AUART_CTRL0_XFER_COUNT(v)               ((v) & 0xffff)
  66
  67 #define AUART_CTRL1_XFER_COUNT(v)               ((v) & 0xffff)
  68
  69 #define AUART_CTRL2_DMAONERR                    (1 << 26)
  70 #define AUART_CTRL2_TXDMAE                      (1 << 25)
  71 #define AUART_CTRL2_RXDMAE                      (1 << 24)
  72
  73 #define AUART_CTRL2_CTSEN                       (1 << 15)
  74 #define AUART_CTRL2_RTSEN                       (1 << 14)
  75 #define AUART_CTRL2_RTS                         (1 << 11)
  76 #define AUART_CTRL2_RXE                         (1 << 9)
  77 #define AUART_CTRL2_TXE                         (1 << 8)
  78 #define AUART_CTRL2_UARTEN                      (1 << 0)
  79
  80 #define AUART_LINECTRL_BAUD_DIV_MAX             0x003fffc0
  81 #define AUART_LINECTRL_BAUD_DIV_MIN             0x000000ec
  82 #define AUART_LINECTRL_BAUD_DIVINT_SHIFT        16
  83 #define AUART_LINECTRL_BAUD_DIVINT_MASK         0xffff0000
  84 #define AUART_LINECTRL_BAUD_DIVINT(v)           (((v) & 0xffff) << 16)
  85 #define AUART_LINECTRL_BAUD_DIVFRAC_SHIFT       8
  86 #define AUART_LINECTRL_BAUD_DIVFRAC_MASK        0x00003f00
  87 #define AUART_LINECTRL_BAUD_DIVFRAC(v)          (((v) & 0x3f) << 8)
  88 #define AUART_LINECTRL_SPS                      (1 << 7)
  89 #define AUART_LINECTRL_WLEN_MASK                0x00000060
  90 #define AUART_LINECTRL_WLEN(v)                  (((v) & 0x3) << 5)
  91 #define AUART_LINECTRL_FEN                      (1 << 4)
  92 #define AUART_LINECTRL_STP2                     (1 << 3)
  93 #define AUART_LINECTRL_EPS                      (1 << 2)
  94 #define AUART_LINECTRL_PEN                      (1 << 1)
  95 #define AUART_LINECTRL_BRK                      (1 << 0)
  96
  97 #define AUART_INTR_RTIEN                        (1 << 22)
  98 #define AUART_INTR_TXIEN                        (1 << 21)
  99 #define AUART_INTR_RXIEN                        (1 << 20)
 100 #define AUART_INTR_CTSMIEN                      (1 << 17)
 101 #define AUART_INTR_RTIS                         (1 << 6)
 102 #define AUART_INTR_TXIS                         (1 << 5)
 103 #define AUART_INTR_RXIS                         (1 << 4)
 104 #define AUART_INTR_CTSMIS                       (1 << 1)
 105
 106 #define AUART_STAT_BUSY                         (1 << 29)
 107 #define AUART_STAT_CTS                          (1 << 28)
 108 #define AUART_STAT_TXFE                         (1 << 27)
 109 #define AUART_STAT_TXFF                         (1 << 25)
 110 #define AUART_STAT_RXFE                         (1 << 24)
 111 #define AUART_STAT_OERR                         (1 << 19)
 112 #define AUART_STAT_BERR                         (1 << 18)
 113 #define AUART_STAT_PERR                         (1 << 17)
 114 #define AUART_STAT_FERR                         (1 << 16)
 115 #define AUART_STAT_RXCOUNT_MASK                 0xffff
 116
 117 /*
 118  * Start of Alphascale asm9260 defines
 119  * This list contains only differences of existing bits
 120  * between imx2x and asm9260
 121  */
 122 #define ASM9260_HW_CTRL0                        0x0000
 123 /*
 124  * RW. Tell the UART to execute the RX DMA Command. The
 125  * UART will clear this bit at the end of receive execution.
 126  */
 127 #define ASM9260_BM_CTRL0_RXDMA_RUN              BIT(28)
 128 /* RW. 0 use FIFO for status register; 1 use DMA */
 129 #define ASM9260_BM_CTRL0_RXTO_SOURCE_STATUS     BIT(25)
 130 /*
 131  * RW. RX TIMEOUT Enable. Valid for FIFO and DMA.
 132  * Warning: If this bit is set to 0, the RX timeout will not affect receive DMA
 133  * operation. If this bit is set to 1, a receive timeout will cause the receive
 134  * DMA logic to terminate by filling the remaining DMA bytes with garbage data.
 135  */
 136 #define ASM9260_BM_CTRL0_RXTO_ENABLE            BIT(24)
 137 /*
 138  * RW. Receive Timeout Counter Value: number of 8-bit-time to wait before
 139  * asserting timeout on the RX input. If the RXFIFO is not empty and the RX
 140  * input is idle, then the watchdog counter will decrement each bit-time. Note
 141  * 7-bit-time is added to the programmed value, so a value of zero will set
 142  * the counter to 7-bit-time, a value of 0x1 gives 15-bit-time and so on. Also
 143  * note that the counter is reloaded at the end of each frame, so if the frame
 144  * is 10 bits long and the timeout counter value is zero, then timeout will
 145  * occur (when FIFO is not empty) even if the RX input is not idle. The default
 146  * value is 0x3 (31 bit-time).
 147  */
 148 #define ASM9260_BM_CTRL0_RXTO_MASK              (0xff << 16)
 149 /* TIMEOUT = (100*7+1)*(1/BAUD) */
 150 #define ASM9260_BM_CTRL0_DEFAULT_RXTIMEOUT      (20 << 16)
 151
 152 /* TX ctrl register */
 153 #define ASM9260_HW_CTRL1                        0x0010
 154 /*
 155  * RW. Tell the UART to execute the TX DMA Command. The
 156  * UART will clear this bit at the end of transmit execution.
 157  */
 158 #define ASM9260_BM_CTRL1_TXDMA_RUN              BIT(28)
 159
 160 #define ASM9260_HW_CTRL2                        0x0020
 161 /*
 162  * RW. Receive Interrupt FIFO Level Select.
 163  * The trigger points for the receive interrupt are as follows:
 164  * ONE_EIGHTHS = 0x0 Trigger on FIFO full to at least 2 of 16 entries.
 165  * ONE_QUARTER = 0x1 Trigger on FIFO full to at least 4 of 16 entries.
 166  * ONE_HALF = 0x2 Trigger on FIFO full to at least 8 of 16 entries.
 167  * THREE_QUARTERS = 0x3 Trigger on FIFO full to at least 12 of 16 entries.
 168  * SEVEN_EIGHTHS = 0x4 Trigger on FIFO full to at least 14 of 16 entries.
 169  */
 170 #define ASM9260_BM_CTRL2_RXIFLSEL               (7 << 20)
 171 #define ASM9260_BM_CTRL2_DEFAULT_RXIFLSEL       (3 << 20)
 172 /* RW. Same as RXIFLSEL */
 173 #define ASM9260_BM_CTRL2_TXIFLSEL               (7 << 16)
 174 #define ASM9260_BM_CTRL2_DEFAULT_TXIFLSEL       (2 << 16)
 175 /* RW. Set DTR. When this bit is 1, the output is 0. */
 176 #define ASM9260_BM_CTRL2_DTR                    BIT(10)
 177 /* RW. Loop Back Enable */
 178 #define ASM9260_BM_CTRL2_LBE                    BIT(7)
 179 #define ASM9260_BM_CTRL2_PORT_ENABLE            BIT(0)
 180
 181 #define ASM9260_HW_LINECTRL                     0x0030
 182 /*
 183  * RW. Stick Parity Select. When bits 1, 2, and 7 of this register are set, the
 184  * parity bit is transmitted and checked as a 0. When bits 1 and 7 are set,
 185  * and bit 2 is 0, the parity bit is transmitted and checked as a 1. When this
 186  * bit is cleared stick parity is disabled.
 187  */
 188 #define ASM9260_BM_LCTRL_SPS                    BIT(7)
 189 /* RW. Word length */
 190 #define ASM9260_BM_LCTRL_WLEN                   (3 << 5)
 191 #define ASM9260_BM_LCTRL_CHRL_5                 (0 << 5)
 192 #define ASM9260_BM_LCTRL_CHRL_6                 (1 << 5)
 193 #define ASM9260_BM_LCTRL_CHRL_7                 (2 << 5)
 194 #define ASM9260_BM_LCTRL_CHRL_8                 (3 << 5)
 195
 196 /*
 197  * Interrupt register.
 198  * contains the interrupt enables and the interrupt status bits
 199  */
 200 #define ASM9260_HW_INTR                         0x0040
 201 /* Tx FIFO EMPTY Raw Interrupt enable */
 202 #define ASM9260_BM_INTR_TFEIEN                  BIT(27)
 203 /* Overrun Error Interrupt Enable. */
 204 #define ASM9260_BM_INTR_OEIEN                   BIT(26)
 205 /* Break Error Interrupt Enable. */
 206 #define ASM9260_BM_INTR_BEIEN                   BIT(25)
 207 /* Parity Error Interrupt Enable. */
 208 #define ASM9260_BM_INTR_PEIEN                   BIT(24)
 209 /* Framing Error Interrupt Enable. */
 210 #define ASM9260_BM_INTR_FEIEN                   BIT(23)
 211
 212 /* nUARTDSR Modem Interrupt Enable. */
 213 #define ASM9260_BM_INTR_DSRMIEN                 BIT(19)
 214 /* nUARTDCD Modem Interrupt Enable. */
 215 #define ASM9260_BM_INTR_DCDMIEN                 BIT(18)
 216 /* nUARTRI Modem Interrupt Enable. */
 217 #define ASM9260_BM_INTR_RIMIEN                  BIT(16)
 218 /* Auto-Boud Timeout */
 219 #define ASM9260_BM_INTR_ABTO                    BIT(13)
 220 #define ASM9260_BM_INTR_ABEO                    BIT(12)
 221 /* Tx FIFO EMPTY Raw Interrupt state */
 222 #define ASM9260_BM_INTR_TFEIS                   BIT(11)
 223 /* Overrun Error */
 224 #define ASM9260_BM_INTR_OEIS                    BIT(10)
 225 /* Break Error */
 226 #define ASM9260_BM_INTR_BEIS                    BIT(9)
 227 /* Parity Error */
 228 #define ASM9260_BM_INTR_PEIS                    BIT(8)
 229 /* Framing Error */
 230 #define ASM9260_BM_INTR_FEIS                    BIT(7)
 231 #define ASM9260_BM_INTR_DSRMIS                  BIT(3)
 232 #define ASM9260_BM_INTR_DCDMIS                  BIT(2)
 233 #define ASM9260_BM_INTR_RIMIS                   BIT(0)
 234
 235 /*
 236  * RW. In DMA mode, up to 4 Received/Transmit characters can be accessed at a
 237  * time. In PIO mode, only one character can be accessed at a time. The status
 238  * register contains the receive data flags and valid bits.
 239  */
 240 #define ASM9260_HW_DATA                         0x0050
 241
 242 #define ASM9260_HW_STAT                         0x0060
 243 /* RO. If 1, UARTAPP is present in this product. */
 244 #define ASM9260_BM_STAT_PRESENT                 BIT(31)
 245 /* RO. If 1, HISPEED is present in this product. */
 246 #define ASM9260_BM_STAT_HISPEED                 BIT(30)
 247 /* RO. Receive FIFO Full. */
 248 #define ASM9260_BM_STAT_RXFULL                  BIT(26)
 249
 250 /* RO. The UART Debug Register contains the state of the DMA signals. */
 251 #define ASM9260_HW_DEBUG                        0x0070
 252 /* DMA Command Run Status */
 253 #define ASM9260_BM_DEBUG_TXDMARUN               BIT(5)
 254 #define ASM9260_BM_DEBUG_RXDMARUN               BIT(4)
 255 /* DMA Command End Status */
 256 #define ASM9260_BM_DEBUG_TXCMDEND               BIT(3)
 257 #define ASM9260_BM_DEBUG_RXCMDEND               BIT(2)
 258 /* DMA Request Status */
 259 #define ASM9260_BM_DEBUG_TXDMARQ                BIT(1)
 260 #define ASM9260_BM_DEBUG_RXDMARQ                BIT(0)
 261
 262 #define ASM9260_HW_ILPR                         0x0080
 263
 264 #define ASM9260_HW_RS485CTRL                    0x0090
 265 /*
 266  * RW. This bit reverses the polarity of the direction control signal on the RTS
 267  * (or DTR) pin.
 268  * If 0, The direction control pin will be driven to logic ‘0’ when the
 269  * transmitter has data to be sent. It will be driven to logic ‘1’ after the
 270  * last bit of data has been transmitted.
 271  */
 272 #define ASM9260_BM_RS485CTRL_ONIV               BIT(5)
 273 /* RW. Enable Auto Direction Control. */
 274 #define ASM9260_BM_RS485CTRL_DIR_CTRL           BIT(4)
 275 /*
 276  * RW. If 0 and DIR_CTRL = 1, pin RTS is used for direction control.
 277  * If 1 and DIR_CTRL = 1, pin DTR is used for direction control.
 278  */
 279 #define ASM9260_BM_RS485CTRL_PINSEL             BIT(3)
 280 /* RW. Enable Auto Address Detect (AAD). */
 281 #define ASM9260_BM_RS485CTRL_AADEN              BIT(2)
 282 /* RW. Disable receiver. */
 283 #define ASM9260_BM_RS485CTRL_RXDIS              BIT(1)
 284 /* RW. Enable RS-485/EIA-485 Normal Multidrop Mode (NMM) */
 285 #define ASM9260_BM_RS485CTRL_RS485EN            BIT(0)
 286
 287 #define ASM9260_HW_RS485ADRMATCH                0x00a0
 288 /* Contains the address match value. */
 289 #define ASM9260_BM_RS485ADRMATCH_MASK           (0xff << 0)
 290
 291 #define ASM9260_HW_RS485DLY                     0x00b0
 292 /*
 293  * RW. Contains the direction control (RTS or DTR) delay value. This delay time
 294  * is in periods of the baud clock.
 295  */
 296 #define ASM9260_BM_RS485DLY_MASK                (0xff << 0)
 297
 298 #define ASM9260_HW_AUTOBAUD                     0x00c0
 299 /* WO. Auto-baud time-out interrupt clear bit. */
 300 #define ASM9260_BM_AUTOBAUD_TO_INT_CLR          BIT(9)
 301 /* WO. End of auto-baud interrupt clear bit. */
 302 #define ASM9260_BM_AUTOBAUD_EO_INT_CLR          BIT(8)
 303 /* Restart in case of timeout (counter restarts at next UART Rx falling edge) */
 304 #define ASM9260_BM_AUTOBAUD_AUTORESTART         BIT(2)
 305 /* Auto-baud mode select bit. 0 - Mode 0, 1 - Mode 1. */
 306 #define ASM9260_BM_AUTOBAUD_MODE                BIT(1)
 307 /*
 308  * Auto-baud start (auto-baud is running). Auto-baud run bit. This bit is
 309  * automatically cleared after auto-baud completion.
 310  */
 311 #define ASM9260_BM_AUTOBAUD_START               BIT(0)
 312
 313 #define ASM9260_HW_CTRL3                        0x00d0
 314 #define ASM9260_BM_CTRL3_OUTCLK_DIV_MASK        (0xffff << 16)
 315 /*
 316  * RW. Provide clk over OUTCLK pin. In case of asm9260 it can be configured on
 317  * pins 137 and 144.
 318  */
 319 #define ASM9260_BM_CTRL3_MASTERMODE             BIT(6)
 320 /* RW. Baud Rate Mode: 1 - Enable sync mode. 0 - async mode. */
 321 #define ASM9260_BM_CTRL3_SYNCMODE               BIT(4)
 322 /* RW. 1 - MSB bit send frist; 0 - LSB bit frist. */
 323 #define ASM9260_BM_CTRL3_MSBF                   BIT(2)
 324 /* RW. 1 - sample rate = 8 x Baudrate; 0 - sample rate = 16 x Baudrate. */
 325 #define ASM9260_BM_CTRL3_BAUD8                  BIT(1)
 326 /* RW. 1 - Set word length to 9bit. 0 - use ASM9260_BM_LCTRL_WLEN */
 327 #define ASM9260_BM_CTRL3_9BIT                   BIT(0)
 328
 329 #define ASM9260_HW_ISO7816_CTRL                 0x00e0
 330 /* RW. Enable High Speed mode. */
 331 #define ASM9260_BM_ISO7816CTRL_HS               BIT(12)
 332 /* Disable Successive Receive NACK */
 333 #define ASM9260_BM_ISO7816CTRL_DS_NACK          BIT(8)
 334 #define ASM9260_BM_ISO7816CTRL_MAX_ITER_MASK    (0xff << 4)
 335 /* Receive NACK Inhibit */
 336 #define ASM9260_BM_ISO7816CTRL_INACK            BIT(3)
 337 #define ASM9260_BM_ISO7816CTRL_NEG_DATA         BIT(2)
 338 /* RW. 1 - ISO7816 mode; 0 - USART mode */
 339 #define ASM9260_BM_ISO7816CTRL_ENABLE           BIT(0)
 340
 341 #define ASM9260_HW_ISO7816_ERRCNT               0x00f0
 342 /* Parity error counter. Will be cleared after reading */
 343 #define ASM9260_BM_ISO7816_NB_ERRORS_MASK       (0xff << 0)
 344
 345 #define ASM9260_HW_ISO7816_STATUS               0x0100
 346 /* Max number of Repetitions Reached */
 347 #define ASM9260_BM_ISO7816_STAT_ITERATION       BIT(0)
 348
 349 /* End of Alphascale asm9260 defines */
 350
 351 static struct uart_driver auart_driver;
 352
 353 enum mxs_auart_type {
 354         IMX23_AUART,
 355         IMX28_AUART,
 356         ASM9260_AUART,
 357 };
 358
 359 struct vendor_data {
 360         const u16       *reg_offset;
 361 };
 362
 363 enum {
 364         REG_CTRL0,
 365         REG_CTRL1,
 366         REG_CTRL2,
 367         REG_LINECTRL,
 368         REG_LINECTRL2,
 369         REG_INTR,
 370         REG_DATA,
 371         REG_STAT,
 372         REG_DEBUG,
 373         REG_VERSION,
 374         REG_AUTOBAUD,
 375
 376         /* The size of the array - must be last */
 377         REG_ARRAY_SIZE,
 378 };
 379
 380 static const u16 mxs_asm9260_offsets[REG_ARRAY_SIZE] = {
 381         [REG_CTRL0] = ASM9260_HW_CTRL0,
 382         [REG_CTRL1] = ASM9260_HW_CTRL1,
 383         [REG_CTRL2] = ASM9260_HW_CTRL2,
 384         [REG_LINECTRL] = ASM9260_HW_LINECTRL,
 385         [REG_INTR] = ASM9260_HW_INTR,
 386         [REG_DATA] = ASM9260_HW_DATA,
 387         [REG_STAT] = ASM9260_HW_STAT,
 388         [REG_DEBUG] = ASM9260_HW_DEBUG,
 389         [REG_AUTOBAUD] = ASM9260_HW_AUTOBAUD,
 390 };
 391
 392 static const u16 mxs_stmp37xx_offsets[REG_ARRAY_SIZE] = {
 393         [REG_CTRL0] = AUART_CTRL0,
 394         [REG_CTRL1] = AUART_CTRL1,
 395         [REG_CTRL2] = AUART_CTRL2,
 396         [REG_LINECTRL] = AUART_LINECTRL,
 397         [REG_LINECTRL2] = AUART_LINECTRL2,
 398         [REG_INTR] = AUART_INTR,
 399         [REG_DATA] = AUART_DATA,
 400         [REG_STAT] = AUART_STAT,
 401         [REG_DEBUG] = AUART_DEBUG,
 402         [REG_VERSION] = AUART_VERSION,
 403         [REG_AUTOBAUD] = AUART_AUTOBAUD,
 404 };
 405
 406 static const struct vendor_data vendor_alphascale_asm9260 = {
 407         .reg_offset = mxs_asm9260_offsets,
 408 };
 409
 410 static const struct vendor_data vendor_freescale_stmp37xx = {
 411         .reg_offset = mxs_stmp37xx_offsets,
 412 };
 413
 414 struct mxs_auart_port {
 415         struct uart_port port;
 416
 417 #define MXS_AUART_DMA_ENABLED   0x2
 418 #define MXS_AUART_DMA_TX_SYNC   2  /* bit 2 */
 419 #define MXS_AUART_DMA_RX_READY  3  /* bit 3 */
 420 #define MXS_AUART_RTSCTS        4  /* bit 4 */
 421         unsigned long flags;
 422         unsigned int mctrl_prev;
 423         enum mxs_auart_type devtype;
 424         const struct vendor_data *vendor;
 425
 426         struct clk *clk;
 427         struct clk *clk_ahb;
 428         struct device *dev;
 429
 430         /* for DMA */
 431         struct scatterlist tx_sgl;
 432         struct dma_chan *tx_dma_chan;
 433         void *tx_dma_buf;
 434
 435         struct scatterlist rx_sgl;
 436         struct dma_chan *rx_dma_chan;
 437         void *rx_dma_buf;
 438
 439         struct mctrl_gpios      *gpios;
 440         int                     gpio_irq[UART_GPIO_MAX];
 441         bool                    ms_irq_enabled;
 442 };
 443
 444 static const struct of_device_id mxs_auart_dt_ids[] = {
 445         {
 446                 .compatible = "fsl,imx28-auart",
 447                 .data = (const void *)IMX28_AUART
 448         }, {
 449                 .compatible = "fsl,imx23-auart",
 450                 .data = (const void *)IMX23_AUART
 451         }, {
 452                 .compatible = "alphascale,asm9260-auart",
 453                 .data = (const void *)ASM9260_AUART
 454         }, { /* sentinel */ }
 455 };
 456 MODULE_DEVICE_TABLE(of, mxs_auart_dt_ids);
 457
 458 static inline int is_imx28_auart(struct mxs_auart_port *s)
 459 {
 460         return s->devtype == IMX28_AUART;
 461 }
 462
 463 static inline int is_asm9260_auart(struct mxs_auart_port *s)
 464 {
 465         return s->devtype == ASM9260_AUART;
 466 }
 467
 468 static inline bool auart_dma_enabled(struct mxs_auart_port *s)
 469 {
 470         return s->flags & MXS_AUART_DMA_ENABLED;
 471 }
 472
 473 static unsigned int mxs_reg_to_offset(const struct mxs_auart_port *uap,
 474                                       unsigned int reg)
 475 {
 476         return uap->vendor->reg_offset[reg];
 477 }
 478
 479 static unsigned int mxs_read(const struct mxs_auart_port *uap,
 480                              unsigned int reg)
 481 {
 482         void __iomem *addr = uap->port.membase + mxs_reg_to_offset(uap, reg);
 483
 484         return readl_relaxed(addr);
 485 }
 486
 487 static void mxs_write(unsigned int val, struct mxs_auart_port *uap,
 488                       unsigned int reg)
 489 {
 490         void __iomem *addr = uap->port.membase + mxs_reg_to_offset(uap, reg);
 491
 492         writel_relaxed(val, addr);
 493 }
 494
 495 static void mxs_set(unsigned int val, struct mxs_auart_port *uap,
 496                     unsigned int reg)
 497 {
 498         void __iomem *addr = uap->port.membase + mxs_reg_to_offset(uap, reg);
 499
 500         writel_relaxed(val, addr + SET_REG);
 501 }
 502
 503 static void mxs_clr(unsigned int val, struct mxs_auart_port *uap,
 504                     unsigned int reg)
 505 {
 506         void __iomem *addr = uap->port.membase + mxs_reg_to_offset(uap, reg);
 507
 508         writel_relaxed(val, addr + CLR_REG);
 509 }
 510
 511 static void mxs_auart_stop_tx(struct uart_port *u);
 512
 513 #define to_auart_port(u) container_of(u, struct mxs_auart_port, port)
 514
 515 static void mxs_auart_tx_chars(struct mxs_auart_port *s);
 516
 517 static void dma_tx_callback(void *param)
 518 {
 519         struct mxs_auart_port *s = param;
 520         struct circ_buf *xmit = &s->port.state->xmit;
 521
 522         dma_unmap_sg(s->dev, &s->tx_sgl, 1, DMA_TO_DEVICE);
 523
 524         /* clear the bit used to serialize the DMA tx. */
 525         clear_bit(MXS_AUART_DMA_TX_SYNC, &s->flags);
 526         smp_mb__after_atomic();
 527
 528         /* wake up the possible processes. */
 529         if (uart_circ_chars_pending(xmit) < WAKEUP_CHARS)
 530                 uart_write_wakeup(&s->port);
 531
 532         mxs_auart_tx_chars(s);
 533 }
 534
 535 static int mxs_auart_dma_tx(struct mxs_auart_port *s, int size)
 536 {
 537         struct dma_async_tx_descriptor *desc;
 538         struct scatterlist *sgl = &s->tx_sgl;
 539         struct dma_chan *channel = s->tx_dma_chan;
 540         u32 pio;
 541
 542         /* [1] : send PIO. Note, the first pio word is CTRL1. */
 543         pio = AUART_CTRL1_XFER_COUNT(size);
 544         desc = dmaengine_prep_slave_sg(channel, (struct scatterlist *)&pio,
 545                                         1, DMA_TRANS_NONE, 0);
 546         if (!desc) {
 547                 dev_err(s->dev, "step 1 error\n");
 548                 return -EINVAL;
 549         }
 550
 551         /* [2] : set DMA buffer. */
 552         sg_init_one(sgl, s->tx_dma_buf, size);
 553         dma_map_sg(s->dev, sgl, 1, DMA_TO_DEVICE);
 554         desc = dmaengine_prep_slave_sg(channel, sgl,
 555                         1, DMA_MEM_TO_DEV, DMA_PREP_INTERRUPT | DMA_CTRL_ACK);
 556         if (!desc) {
 557                 dev_err(s->dev, "step 2 error\n");
 558                 return -EINVAL;
 559         }
 560
 561         /* [3] : submit the DMA */
 562         desc->callback = dma_tx_callback;
 563         desc->callback_param = s;
 564         dmaengine_submit(desc);
 565         dma_async_issue_pending(channel);
 566         return 0;
 567 }
 568
 569 static void mxs_auart_tx_chars(struct mxs_auart_port *s)
 570 {
 571         struct circ_buf *xmit = &s->port.state->xmit;
 572
 573         if (auart_dma_enabled(s)) {
 574                 u32 i = 0;
 575                 int size;
 576                 void *buffer = s->tx_dma_buf;
 577
 578                 if (test_and_set_bit(MXS_AUART_DMA_TX_SYNC, &s->flags))
 579                         return;
 580
 581                 while (!uart_circ_empty(xmit) && !uart_tx_stopped(&s->port)) {
 582                         size = min_t(u32, UART_XMIT_SIZE - i,
 583                                      CIRC_CNT_TO_END(xmit->head,
 584                                                      xmit->tail,
 585                                                      UART_XMIT_SIZE));
 586                         memcpy(buffer + i, xmit->buf + xmit->tail, size);
 587                         xmit->tail = (xmit->tail + size) & (UART_XMIT_SIZE - 1);
 588
 589                         i += size;
 590                         if (i >= UART_XMIT_SIZE)
 591                                 break;
 592                 }
 593
 594                 if (uart_tx_stopped(&s->port))
 595                         mxs_auart_stop_tx(&s->port);
 596
 597                 if (i) {
 598                         mxs_auart_dma_tx(s, i);
 599                 } else {
 600                         clear_bit(MXS_AUART_DMA_TX_SYNC, &s->flags);
 601                         smp_mb__after_atomic();
 602                 }
 603                 return;
 604         }
 605
 606
 607         while (!(mxs_read(s, REG_STAT) & AUART_STAT_TXFF)) {
 608                 if (s->port.x_char) {
 609                         s->port.icount.tx++;
 610                         mxs_write(s->port.x_char, s, REG_DATA);
 611                         s->port.x_char = 0;
 612                         continue;
 613                 }
 614                 if (!uart_circ_empty(xmit) && !uart_tx_stopped(&s->port)) {
 615                         s->port.icount.tx++;
 616                         mxs_write(xmit->buf[xmit->tail], s, REG_DATA);
 617                         xmit->tail = (xmit->tail + 1) & (UART_XMIT_SIZE - 1);
 618                 } else
 619                         break;
 620         }
 621         if (uart_circ_chars_pending(xmit) < WAKEUP_CHARS)
 622                 uart_write_wakeup(&s->port);
 623
 624         if (uart_circ_empty(&(s->port.state->xmit)))
 625                 mxs_clr(AUART_INTR_TXIEN, s, REG_INTR);
 626         else
 627                 mxs_set(AUART_INTR_TXIEN, s, REG_INTR);
 628
 629         if (uart_tx_stopped(&s->port))
 630                 mxs_auart_stop_tx(&s->port);
 631 }
 632
 633 static void mxs_auart_rx_char(struct mxs_auart_port *s)
 634 {
 635         int flag;
 636         u32 stat;
 637         u8 c;
 638
 639         c = mxs_read(s, REG_DATA);
 640         stat = mxs_read(s, REG_STAT);
 641
 642         flag = TTY_NORMAL;
 643         s->port.icount.rx++;
 644
 645         if (stat & AUART_STAT_BERR) {
 646                 s->port.icount.brk++;
 647                 if (uart_handle_break(&s->port))
 648                         goto out;
 649         } else if (stat & AUART_STAT_PERR) {
 650                 s->port.icount.parity++;
 651         } else if (stat & AUART_STAT_FERR) {
 652                 s->port.icount.frame++;
 653         }
 654
 655         /*
 656          * Mask off conditions which should be ingored.
 657          */
 658         stat &= s->port.read_status_mask;
 659
 660         if (stat & AUART_STAT_BERR) {
 661                 flag = TTY_BREAK;
 662         } else if (stat & AUART_STAT_PERR)
 663                 flag = TTY_PARITY;
 664         else if (stat & AUART_STAT_FERR)
 665                 flag = TTY_FRAME;
 666
 667         if (stat & AUART_STAT_OERR)
 668                 s->port.icount.overrun++;
 669
 670         if (uart_handle_sysrq_char(&s->port, c))
 671                 goto out;
 672
 673         uart_insert_char(&s->port, stat, AUART_STAT_OERR, c, flag);
 674 out:
 675         mxs_write(stat, s, REG_STAT);
 676 }
 677
 678 static void mxs_auart_rx_chars(struct mxs_auart_port *s)
 679 {
 680         u32 stat = 0;
 681
 682         for (;;) {
 683                 stat = mxs_read(s, REG_STAT);
 684                 if (stat & AUART_STAT_RXFE)
 685                         break;
 686                 mxs_auart_rx_char(s);
 687         }
 688
 689         mxs_write(stat, s, REG_STAT);
 690         tty_flip_buffer_push(&s->port.state->port);
 691 }
 692
 693 static int mxs_auart_request_port(struct uart_port *u)
 694 {
 695         return 0;
 696 }
 697
 698 static int mxs_auart_verify_port(struct uart_port *u,
 699                                     struct serial_struct *ser)
 700 {
 701         if (u->type != PORT_UNKNOWN && u->type != PORT_IMX)
 702                 return -EINVAL;
 703         return 0;
 704 }
 705
 706 static void mxs_auart_config_port(struct uart_port *u, int flags)
 707 {
 708 }
 709
 710 static const char *mxs_auart_type(struct uart_port *u)
 711 {
 712         struct mxs_auart_port *s = to_auart_port(u);
 713
 714         return dev_name(s->dev);
 715 }
 716
 717 static void mxs_auart_release_port(struct uart_port *u)
 718 {
 719 }
 720
 721 static void mxs_auart_set_mctrl(struct uart_port *u, unsigned mctrl)
 722 {
 723         struct mxs_auart_port *s = to_auart_port(u);
 724
 725         u32 ctrl = mxs_read(s, REG_CTRL2);
 726
 727         ctrl &= ~(AUART_CTRL2_RTSEN | AUART_CTRL2_RTS);
 728         if (mctrl & TIOCM_RTS) {
 729                 if (uart_cts_enabled(u))
 730                         ctrl |= AUART_CTRL2_RTSEN;
 731                 else
 732                         ctrl |= AUART_CTRL2_RTS;
 733         }
 734
 735         mxs_write(ctrl, s, REG_CTRL2);
 736
 737         mctrl_gpio_set(s->gpios, mctrl);
 738 }
 739
 740 #define MCTRL_ANY_DELTA        (TIOCM_RI | TIOCM_DSR | TIOCM_CD | TIOCM_CTS)
 741 static u32 mxs_auart_modem_status(struct mxs_auart_port *s, u32 mctrl)
 742 {
 743         u32 mctrl_diff;
 744
 745         mctrl_diff = mctrl ^ s->mctrl_prev;
 746         s->mctrl_prev = mctrl;
 747         if (mctrl_diff & MCTRL_ANY_DELTA && s->ms_irq_enabled &&
 748                                                 s->port.state != NULL) {
 749                 if (mctrl_diff & TIOCM_RI)
 750                         s->port.icount.rng++;
 751                 if (mctrl_diff & TIOCM_DSR)
 752                         s->port.icount.dsr++;
 753                 if (mctrl_diff & TIOCM_CD)
 754                         uart_handle_dcd_change(&s->port, mctrl & TIOCM_CD);
 755                 if (mctrl_diff & TIOCM_CTS)
 756                         uart_handle_cts_change(&s->port, mctrl & TIOCM_CTS);
 757
 758                 wake_up_interruptible(&s->port.state->port.delta_msr_wait);
 759         }
 760         return mctrl;
 761 }
 762
 763 static u32 mxs_auart_get_mctrl(struct uart_port *u)
 764 {
 765         struct mxs_auart_port *s = to_auart_port(u);
 766         u32 stat = mxs_read(s, REG_STAT);
 767         u32 mctrl = 0;
 768
 769         if (stat & AUART_STAT_CTS)
 770                 mctrl |= TIOCM_CTS;
 771
 772         return mctrl_gpio_get(s->gpios, &mctrl);
 773 }
 774
 775 /*
 776  * Enable modem status interrupts
 777  */
 778 static void mxs_auart_enable_ms(struct uart_port *port)
 779 {
 780         struct mxs_auart_port *s = to_auart_port(port);
 781
 782         /*
 783          * Interrupt should not be enabled twice
 784          */
 785         if (s->ms_irq_enabled)
 786                 return;
 787
 788         s->ms_irq_enabled = true;
 789
 790         if (s->gpio_irq[UART_GPIO_CTS] >= 0)
 791                 enable_irq(s->gpio_irq[UART_GPIO_CTS]);
 792         /* TODO: enable AUART_INTR_CTSMIEN otherwise */
 793
 794         if (s->gpio_irq[UART_GPIO_DSR] >= 0)
 795                 enable_irq(s->gpio_irq[UART_GPIO_DSR]);
 796
 797         if (s->gpio_irq[UART_GPIO_RI] >= 0)
 798                 enable_irq(s->gpio_irq[UART_GPIO_RI]);
 799
 800         if (s->gpio_irq[UART_GPIO_DCD] >= 0)
 801                 enable_irq(s->gpio_irq[UART_GPIO_DCD]);
 802 }
 803
 804 /*
 805  * Disable modem status interrupts
 806  */
 807 static void mxs_auart_disable_ms(struct uart_port *port)
 808 {
 809         struct mxs_auart_port *s = to_auart_port(port);
 810
 811         /*
 812          * Interrupt should not be disabled twice
 813          */
 814         if (!s->ms_irq_enabled)
 815                 return;
 816
 817         s->ms_irq_enabled = false;
 818
 819         if (s->gpio_irq[UART_GPIO_CTS] >= 0)
 820                 disable_irq(s->gpio_irq[UART_GPIO_CTS]);
 821         /* TODO: disable AUART_INTR_CTSMIEN otherwise */
 822
 823         if (s->gpio_irq[UART_GPIO_DSR] >= 0)
 824                 disable_irq(s->gpio_irq[UART_GPIO_DSR]);
 825
 826         if (s->gpio_irq[UART_GPIO_RI] >= 0)
 827                 disable_irq(s->gpio_irq[UART_GPIO_RI]);
 828
 829         if (s->gpio_irq[UART_GPIO_DCD] >= 0)
 830                 disable_irq(s->gpio_irq[UART_GPIO_DCD]);
 831 }
 832
 833 static int mxs_auart_dma_prep_rx(struct mxs_auart_port *s);
 834 static void dma_rx_callback(void *arg)
 835 {
 836         struct mxs_auart_port *s = (struct mxs_auart_port *) arg;
 837         struct tty_port *port = &s->port.state->port;
 838         int count;
 839         u32 stat;
 840
 841         dma_unmap_sg(s->dev, &s->rx_sgl, 1, DMA_FROM_DEVICE);
 842
 843         stat = mxs_read(s, REG_STAT);
 844         stat &= ~(AUART_STAT_OERR | AUART_STAT_BERR |
 845                         AUART_STAT_PERR | AUART_STAT_FERR);
 846
 847         count = stat & AUART_STAT_RXCOUNT_MASK;
 848         tty_insert_flip_string(port, s->rx_dma_buf, count);
 849
 850         mxs_write(stat, s, REG_STAT);
 851         tty_flip_buffer_push(port);
 852
 853         /* start the next DMA for RX. */
 854         mxs_auart_dma_prep_rx(s);
 855 }
 856
 857 static int mxs_auart_dma_prep_rx(struct mxs_auart_port *s)
 858 {
 859         struct dma_async_tx_descriptor *desc;
 860         struct scatterlist *sgl = &s->rx_sgl;
 861         struct dma_chan *channel = s->rx_dma_chan;
 862         u32 pio[1];
 863
 864         /* [1] : send PIO */
 865         pio[0] = AUART_CTRL0_RXTO_ENABLE
 866                 | AUART_CTRL0_RXTIMEOUT(0x80)
 867                 | AUART_CTRL0_XFER_COUNT(UART_XMIT_SIZE);
 868         desc = dmaengine_prep_slave_sg(channel, (struct scatterlist *)pio,
 869                                         1, DMA_TRANS_NONE, 0);
 870         if (!desc) {
 871                 dev_err(s->dev, "step 1 error\n");
 872                 return -EINVAL;
 873         }
 874
 875         /* [2] : send DMA request */
 876         sg_init_one(sgl, s->rx_dma_buf, UART_XMIT_SIZE);
 877         dma_map_sg(s->dev, sgl, 1, DMA_FROM_DEVICE);
 878         desc = dmaengine_prep_slave_sg(channel, sgl, 1, DMA_DEV_TO_MEM,
 879                                         DMA_PREP_INTERRUPT | DMA_CTRL_ACK);
 880         if (!desc) {
 881                 dev_err(s->dev, "step 2 error\n");
 882                 return -1;
 883         }
 884
 885         /* [3] : submit the DMA, but do not issue it. */
 886         desc->callback = dma_rx_callback;
 887         desc->callback_param = s;
 888         dmaengine_submit(desc);
 889         dma_async_issue_pending(channel);
 890         return 0;
 891 }
 892
 893 static void mxs_auart_dma_exit_channel(struct mxs_auart_port *s)
 894 {
 895         if (s->tx_dma_chan) {
 896                 dma_release_channel(s->tx_dma_chan);
 897                 s->tx_dma_chan = NULL;
 898         }
 899         if (s->rx_dma_chan) {
 900                 dma_release_channel(s->rx_dma_chan);
 901                 s->rx_dma_chan = NULL;
 902         }
 903
 904         kfree(s->tx_dma_buf);
 905         kfree(s->rx_dma_buf);
 906         s->tx_dma_buf = NULL;
 907         s->rx_dma_buf = NULL;
 908 }
 909
 910 static void mxs_auart_dma_exit(struct mxs_auart_port *s)
 911 {
 912
 913         mxs_clr(AUART_CTRL2_TXDMAE | AUART_CTRL2_RXDMAE | AUART_CTRL2_DMAONERR,
 914                 s, REG_CTRL2);
 915
 916         mxs_auart_dma_exit_channel(s);
 917         s->flags &= ~MXS_AUART_DMA_ENABLED;
 918         clear_bit(MXS_AUART_DMA_TX_SYNC, &s->flags);
 919         clear_bit(MXS_AUART_DMA_RX_READY, &s->flags);
 920 }
 921
 922 static int mxs_auart_dma_init(struct mxs_auart_port *s)
 923 {
 924         if (auart_dma_enabled(s))
 925                 return 0;
 926
 927         /* init for RX */
 928         s->rx_dma_chan = dma_request_slave_channel(s->dev, "rx");
 929         if (!s->rx_dma_chan)
 930                 goto err_out;
 931         s->rx_dma_buf = kzalloc(UART_XMIT_SIZE, GFP_KERNEL | GFP_DMA);
 932         if (!s->rx_dma_buf)
 933                 goto err_out;
 934
 935         /* init for TX */
 936         s->tx_dma_chan = dma_request_slave_channel(s->dev, "tx");
 937         if (!s->tx_dma_chan)
 938                 goto err_out;
 939         s->tx_dma_buf = kzalloc(UART_XMIT_SIZE, GFP_KERNEL | GFP_DMA);
 940         if (!s->tx_dma_buf)
 941                 goto err_out;
 942
 943         /* set the flags */
 944         s->flags |= MXS_AUART_DMA_ENABLED;
 945         dev_dbg(s->dev, "enabled the DMA support.");
 946
 947         /* The DMA buffer is now the FIFO the TTY subsystem can use */
 948         s->port.fifosize = UART_XMIT_SIZE;
 949
 950         return 0;
 951
 952 err_out:
 953         mxs_auart_dma_exit_channel(s);
 954         return -EINVAL;
 955
 956 }
 957
 958 #define RTS_AT_AUART()  !mctrl_gpio_to_gpiod(s->gpios, UART_GPIO_RTS)
 959 #define CTS_AT_AUART()  !mctrl_gpio_to_gpiod(s->gpios, UART_GPIO_CTS)
 960 static void mxs_auart_settermios(struct uart_port *u,
 961                                  struct ktermios *termios,
 962                                  struct ktermios *old)
 963 {
 964         struct mxs_auart_port *s = to_auart_port(u);
 965         u32 bm, ctrl, ctrl2, div;
 966         unsigned int cflag, baud, baud_min, baud_max;
 967
 968         cflag = termios->c_cflag;
 969
 970         ctrl = AUART_LINECTRL_FEN;
 971         ctrl2 = mxs_read(s, REG_CTRL2);
 972
 973         /* byte size */
 974         switch (cflag & CSIZE) {
 975         case CS5:
 976                 bm = 0;
 977                 break;
 978         case CS6:
 979                 bm = 1;
 980                 break;
 981         case CS7:
 982                 bm = 2;
 983                 break;
 984         case CS8:
 985                 bm = 3;
 986                 break;
 987         default:
 988                 return;
 989         }
 990
 991         ctrl |= AUART_LINECTRL_WLEN(bm);
 992
 993         /* parity */
 994         if (cflag & PARENB) {
 995                 ctrl |= AUART_LINECTRL_PEN;
 996                 if ((cflag & PARODD) == 0)
 997                         ctrl |= AUART_LINECTRL_EPS;
 998                 if (cflag & CMSPAR)
 999                         ctrl |= AUART_LINECTRL_SPS;
1000         }
1001
1002         u->read_status_mask = AUART_STAT_OERR;
1003
1004         if (termios->c_iflag & INPCK)
1005                 u->read_status_mask |= AUART_STAT_PERR;
1006         if (termios->c_iflag & (IGNBRK | BRKINT | PARMRK))
1007                 u->read_status_mask |= AUART_STAT_BERR;
1008
1009         /*
1010          * Characters to ignore
1011          */
1012         u->ignore_status_mask = 0;
1013         if (termios->c_iflag & IGNPAR)
1014                 u->ignore_status_mask |= AUART_STAT_PERR;
1015         if (termios->c_iflag & IGNBRK) {
1016                 u->ignore_status_mask |= AUART_STAT_BERR;
1017                 /*
1018                  * If we're ignoring parity and break indicators,
1019                  * ignore overruns too (for real raw support).
1020                  */
1021                 if (termios->c_iflag & IGNPAR)
1022                         u->ignore_status_mask |= AUART_STAT_OERR;
1023         }
1024
1025         /*
1026          * ignore all characters if CREAD is not set
1027          */
1028         if (cflag & CREAD)
1029                 ctrl2 |= AUART_CTRL2_RXE;
1030         else
1031                 ctrl2 &= ~AUART_CTRL2_RXE;
1032
1033         /* figure out the stop bits requested */
1034         if (cflag & CSTOPB)
1035                 ctrl |= AUART_LINECTRL_STP2;
1036
1037         /* figure out the hardware flow control settings */
1038         ctrl2 &= ~(AUART_CTRL2_CTSEN | AUART_CTRL2_RTSEN);
1039         if (cflag & CRTSCTS) {
1040                 /*
1041                  * The DMA has a bug(see errata:2836) in mx23.
1042                  * So we can not implement the DMA for auart in mx23,
1043                  * we can only implement the DMA support for auart
1044                  * in mx28.
1045                  */
1046                 if (is_imx28_auart(s)
1047                                 && test_bit(MXS_AUART_RTSCTS, &s->flags)) {
1048                         if (!mxs_auart_dma_init(s))
1049                                 /* enable DMA tranfer */
1050                                 ctrl2 |= AUART_CTRL2_TXDMAE | AUART_CTRL2_RXDMAE
1051                                        | AUART_CTRL2_DMAONERR;
1052                 }
1053                 /* Even if RTS is GPIO line RTSEN can be enabled because
1054                  * the pinctrl configuration decides about RTS pin function */
1055                 ctrl2 |= AUART_CTRL2_RTSEN;
1056                 if (CTS_AT_AUART())
1057                         ctrl2 |= AUART_CTRL2_CTSEN;
1058         }
1059
1060         /* set baud rate */
1061         if (is_asm9260_auart(s)) {
1062                 baud = uart_get_baud_rate(u, termios, old,
1063                                           u->uartclk * 4 / 0x3FFFFF,
1064                                           u->uartclk / 16);
1065                 div = u->uartclk * 4 / baud;
1066         } else {
1067                 baud_min = DIV_ROUND_UP(u->uartclk * 32,
1068                                         AUART_LINECTRL_BAUD_DIV_MAX);
1069                 baud_max = u->uartclk * 32 / AUART_LINECTRL_BAUD_DIV_MIN;
1070                 baud = uart_get_baud_rate(u, termios, old, baud_min, baud_max);
1071                 div = DIV_ROUND_CLOSEST(u->uartclk * 32, baud);
1072         }
1073
1074         ctrl |= AUART_LINECTRL_BAUD_DIVFRAC(div & 0x3F);
1075         ctrl |= AUART_LINECTRL_BAUD_DIVINT(div >> 6);
1076         mxs_write(ctrl, s, REG_LINECTRL);
1077
1078         mxs_write(ctrl2, s, REG_CTRL2);
1079
1080         uart_update_timeout(u, termios->c_cflag, baud);
1081
1082         /* prepare for the DMA RX. */
1083         if (auart_dma_enabled(s) &&
1084                 !test_and_set_bit(MXS_AUART_DMA_RX_READY, &s->flags)) {
1085                 if (!mxs_auart_dma_prep_rx(s)) {
1086                         /* Disable the normal RX interrupt. */
1087                         mxs_clr(AUART_INTR_RXIEN | AUART_INTR_RTIEN,
1088                                 s, REG_INTR);
1089                 } else {
1090                         mxs_auart_dma_exit(s);
1091                         dev_err(s->dev, "We can not start up the DMA.\n");
1092                 }
1093         }
1094
1095         /* CTS flow-control and modem-status interrupts */
1096         if (UART_ENABLE_MS(u, termios->c_cflag))
1097                 mxs_auart_enable_ms(u);
1098         else
1099                 mxs_auart_disable_ms(u);
1100 }
1101
1102 static void mxs_auart_set_ldisc(struct uart_port *port,
1103                                 struct ktermios *termios)
1104 {
1105         if (termios->c_line == N_PPS) {
1106                 port->flags |= UPF_HARDPPS_CD;
1107                 mxs_auart_enable_ms(port);
1108         } else {
1109                 port->flags &= ~UPF_HARDPPS_CD;
1110         }
1111 }
1112
1113 static irqreturn_t mxs_auart_irq_handle(int irq, void *context)
1114 {
1115         u32 istat;
1116         struct mxs_auart_port *s = context;
1117         u32 mctrl_temp = s->mctrl_prev;
1118         u32 stat = mxs_read(s, REG_STAT);
1119
1120         istat = mxs_read(s, REG_INTR);
1121
1122         /* ack irq */
1123         mxs_clr(istat & (AUART_INTR_RTIS | AUART_INTR_TXIS | AUART_INTR_RXIS
1124                 | AUART_INTR_CTSMIS), s, REG_INTR);
1125
1126         /*
1127          * Dealing with GPIO interrupt
1128          */
1129         if (irq == s->gpio_irq[UART_GPIO_CTS] ||
1130             irq == s->gpio_irq[UART_GPIO_DCD] ||
1131             irq == s->gpio_irq[UART_GPIO_DSR] ||
1132             irq == s->gpio_irq[UART_GPIO_RI])
1133                 mxs_auart_modem_status(s,
1134                                 mctrl_gpio_get(s->gpios, &mctrl_temp));
1135
1136         if (istat & AUART_INTR_CTSMIS) {
1137                 if (CTS_AT_AUART() && s->ms_irq_enabled)
1138                         uart_handle_cts_change(&s->port,
1139                                         stat & AUART_STAT_CTS);
1140                 mxs_clr(AUART_INTR_CTSMIS, s, REG_INTR);
1141                 istat &= ~AUART_INTR_CTSMIS;
1142         }
1143
1144         if (istat & (AUART_INTR_RTIS | AUART_INTR_RXIS)) {
1145                 if (!auart_dma_enabled(s))
1146                         mxs_auart_rx_chars(s);
1147                 istat &= ~(AUART_INTR_RTIS | AUART_INTR_RXIS);
1148         }
1149
1150         if (istat & AUART_INTR_TXIS) {
1151                 mxs_auart_tx_chars(s);
1152                 istat &= ~AUART_INTR_TXIS;
1153         }
1154
1155         return IRQ_HANDLED;
1156 }
1157
1158 static void mxs_auart_reset_deassert(struct mxs_auart_port *s)
1159 {
1160         int i;
1161         unsigned int reg;
1162
1163         mxs_clr(AUART_CTRL0_SFTRST, s, REG_CTRL0);
1164
1165         for (i = 0; i < 10000; i++) {
1166                 reg = mxs_read(s, REG_CTRL0);
1167                 if (!(reg & AUART_CTRL0_SFTRST))
1168                         break;
1169                 udelay(3);
1170         }
1171         mxs_clr(AUART_CTRL0_CLKGATE, s, REG_CTRL0);
1172 }
1173
1174 static void mxs_auart_reset_assert(struct mxs_auart_port *s)
1175 {
1176         int i;
1177         u32 reg;
1178
1179         reg = mxs_read(s, REG_CTRL0);
1180         /* if already in reset state, keep it untouched */
1181         if (reg & AUART_CTRL0_SFTRST)
1182                 return;
1183
1184         mxs_clr(AUART_CTRL0_CLKGATE, s, REG_CTRL0);
1185         mxs_set(AUART_CTRL0_SFTRST, s, REG_CTRL0);
1186
1187         for (i = 0; i < 1000; i++) {
1188                 reg = mxs_read(s, REG_CTRL0);
1189                 /* reset is finished when the clock is gated */
1190                 if (reg & AUART_CTRL0_CLKGATE)
1191                         return;
1192                 udelay(10);
1193         }
1194
1195         dev_err(s->dev, "Failed to reset the unit.");
1196 }
1197
1198 static int mxs_auart_startup(struct uart_port *u)
1199 {
1200         int ret;
1201         struct mxs_auart_port *s = to_auart_port(u);
1202
1203         ret = clk_prepare_enable(s->clk);
1204         if (ret)
1205                 return ret;
1206
1207         if (uart_console(u)) {
1208                 mxs_clr(AUART_CTRL0_CLKGATE, s, REG_CTRL0);
1209         } else {
1210                 /* reset the unit to a well known state */
1211                 mxs_auart_reset_assert(s);
1212                 mxs_auart_reset_deassert(s);
1213         }
1214
1215         mxs_set(AUART_CTRL2_UARTEN, s, REG_CTRL2);
1216
1217         mxs_write(AUART_INTR_RXIEN | AUART_INTR_RTIEN | AUART_INTR_CTSMIEN,
1218                   s, REG_INTR);
1219
1220         /* Reset FIFO size (it could have changed if DMA was enabled) */
1221         u->fifosize = MXS_AUART_FIFO_SIZE;
1222
1223         /*
1224          * Enable fifo so all four bytes of a DMA word are written to
1225          * output (otherwise, only the LSB is written, ie. 1 in 4 bytes)
1226          */
1227         mxs_set(AUART_LINECTRL_FEN, s, REG_LINECTRL);
1228
1229         /* get initial status of modem lines */
1230         mctrl_gpio_get(s->gpios, &s->mctrl_prev);
1231
1232         s->ms_irq_enabled = false;
1233         return 0;
1234 }
1235
1236 static void mxs_auart_shutdown(struct uart_port *u)
1237 {
1238         struct mxs_auart_port *s = to_auart_port(u);
1239
1240         mxs_auart_disable_ms(u);
1241
1242         if (auart_dma_enabled(s))
1243                 mxs_auart_dma_exit(s);
1244
1245         if (uart_console(u)) {
1246                 mxs_clr(AUART_CTRL2_UARTEN, s, REG_CTRL2);
1247
1248                 mxs_clr(AUART_INTR_RXIEN | AUART_INTR_RTIEN |
1249                         AUART_INTR_CTSMIEN, s, REG_INTR);
1250                 mxs_set(AUART_CTRL0_CLKGATE, s, REG_CTRL0);
1251         } else {
1252                 mxs_auart_reset_assert(s);
1253         }
1254
1255         clk_disable_unprepare(s->clk);
1256 }
1257
1258 static unsigned int mxs_auart_tx_empty(struct uart_port *u)
1259 {
1260         struct mxs_auart_port *s = to_auart_port(u);
1261
1262         if ((mxs_read(s, REG_STAT) &
1263                  (AUART_STAT_TXFE | AUART_STAT_BUSY)) == AUART_STAT_TXFE)
1264                 return TIOCSER_TEMT;
1265
1266         return 0;
1267 }
1268
1269 static void mxs_auart_start_tx(struct uart_port *u)
1270 {
1271         struct mxs_auart_port *s = to_auart_port(u);
1272
1273         /* enable transmitter */
1274         mxs_set(AUART_CTRL2_TXE, s, REG_CTRL2);
1275
1276         mxs_auart_tx_chars(s);
1277 }
1278
1279 static void mxs_auart_stop_tx(struct uart_port *u)
1280 {
1281         struct mxs_auart_port *s = to_auart_port(u);
1282
1283         mxs_clr(AUART_CTRL2_TXE, s, REG_CTRL2);
1284 }
1285
1286 static void mxs_auart_stop_rx(struct uart_port *u)
1287 {
1288         struct mxs_auart_port *s = to_auart_port(u);
1289
1290         mxs_clr(AUART_CTRL2_RXE, s, REG_CTRL2);
1291 }
1292
1293 static void mxs_auart_break_ctl(struct uart_port *u, int ctl)
1294 {
1295         struct mxs_auart_port *s = to_auart_port(u);
1296
1297         if (ctl)
1298                 mxs_set(AUART_LINECTRL_BRK, s, REG_LINECTRL);
1299         else
1300                 mxs_clr(AUART_LINECTRL_BRK, s, REG_LINECTRL);
1301 }
1302
1303 static const struct uart_ops mxs_auart_ops = {
1304         .tx_empty       = mxs_auart_tx_empty,
1305         .start_tx       = mxs_auart_start_tx,
1306         .stop_tx        = mxs_auart_stop_tx,
1307         .stop_rx        = mxs_auart_stop_rx,
1308         .enable_ms      = mxs_auart_enable_ms,
1309         .break_ctl      = mxs_auart_break_ctl,
1310         .set_mctrl      = mxs_auart_set_mctrl,
1311         .get_mctrl      = mxs_auart_get_mctrl,
1312         .startup        = mxs_auart_startup,
1313         .shutdown       = mxs_auart_shutdown,
1314         .set_termios    = mxs_auart_settermios,
1315         .set_ldisc      = mxs_auart_set_ldisc,
1316         .type           = mxs_auart_type,
1317         .release_port   = mxs_auart_release_port,
1318         .request_port   = mxs_auart_request_port,
1319         .config_port    = mxs_auart_config_port,
1320         .verify_port    = mxs_auart_verify_port,
1321 };
1322
1323 static struct mxs_auart_port *auart_port[MXS_AUART_PORTS];
1324
1325 #ifdef CONFIG_SERIAL_MXS_AUART_CONSOLE
1326 static void mxs_auart_console_putchar(struct uart_port *port, int ch)
1327 {
1328         struct mxs_auart_port *s = to_auart_port(port);
1329         unsigned int to = 1000;
1330
1331         while (mxs_read(s, REG_STAT) & AUART_STAT_TXFF) {
1332                 if (!to--)
1333                         break;
1334                 udelay(1);
1335         }
1336
1337         mxs_write(ch, s, REG_DATA);
1338 }
1339
1340 static void
1341 auart_console_write(struct console *co, const char *str, unsigned int count)
1342 {
1343         struct mxs_auart_port *s;
1344         struct uart_port *port;
1345         unsigned int old_ctrl0, old_ctrl2;
1346         unsigned int to = 20000;
1347
1348         if (co->index >= MXS_AUART_PORTS || co->index < 0)
1349                 return;
1350
1351         s = auart_port[co->index];
1352         port = &s->port;
1353
1354         clk_enable(s->clk);
1355
1356         /* First save the CR then disable the interrupts */
1357         old_ctrl2 = mxs_read(s, REG_CTRL2);
1358         old_ctrl0 = mxs_read(s, REG_CTRL0);
1359
1360         mxs_clr(AUART_CTRL0_CLKGATE, s, REG_CTRL0);
1361         mxs_set(AUART_CTRL2_UARTEN | AUART_CTRL2_TXE, s, REG_CTRL2);
1362
1363         uart_console_write(port, str, count, mxs_auart_console_putchar);
1364
1365         /* Finally, wait for transmitter to become empty ... */
1366         while (mxs_read(s, REG_STAT) & AUART_STAT_BUSY) {
1367                 udelay(1);
1368                 if (!to--)
1369                         break;
1370         }
1371
1372         /*
1373          * ... and restore the TCR if we waited long enough for the transmitter
1374          * to be idle. This might keep the transmitter enabled although it is
1375          * unused, but that is better than to disable it while it is still
1376          * transmitting.
1377          */
1378         if (!(mxs_read(s, REG_STAT) & AUART_STAT_BUSY)) {
1379                 mxs_write(old_ctrl0, s, REG_CTRL0);
1380                 mxs_write(old_ctrl2, s, REG_CTRL2);
1381         }
1382
1383         clk_disable(s->clk);
1384 }
1385
1386 static void __init
1387 auart_console_get_options(struct mxs_auart_port *s, int *baud,
1388                           int *parity, int *bits)
1389 {
1390         struct uart_port *port = &s->port;
1391         unsigned int lcr_h, quot;
1392
1393         if (!(mxs_read(s, REG_CTRL2) & AUART_CTRL2_UARTEN))
1394                 return;
1395
1396         lcr_h = mxs_read(s, REG_LINECTRL);
1397
1398         *parity = 'n';
1399         if (lcr_h & AUART_LINECTRL_PEN) {
1400                 if (lcr_h & AUART_LINECTRL_EPS)
1401                         *parity = 'e';
1402                 else
1403                         *parity = 'o';
1404         }
1405
1406         if ((lcr_h & AUART_LINECTRL_WLEN_MASK) == AUART_LINECTRL_WLEN(2))
1407                 *bits = 7;
1408         else
1409                 *bits = 8;
1410
1411         quot = ((mxs_read(s, REG_LINECTRL) & AUART_LINECTRL_BAUD_DIVINT_MASK))
1412                 >> (AUART_LINECTRL_BAUD_DIVINT_SHIFT - 6);
1413         quot |= ((mxs_read(s, REG_LINECTRL) & AUART_LINECTRL_BAUD_DIVFRAC_MASK))
1414                 >> AUART_LINECTRL_BAUD_DIVFRAC_SHIFT;
1415         if (quot == 0)
1416                 quot = 1;
1417
1418         *baud = (port->uartclk << 2) / quot;
1419 }
1420
1421 static int __init
1422 auart_console_setup(struct console *co, char *options)
1423 {
1424         struct mxs_auart_port *s;
1425         int baud = 9600;
1426         int bits = 8;
1427         int parity = 'n';
1428         int flow = 'n';
1429         int ret;
1430
1431         /*
1432          * Check whether an invalid uart number has been specified, and
1433          * if so, search for the first available port that does have
1434          * console support.
1435          */
1436         if (co->index == -1 || co->index >= ARRAY_SIZE(auart_port))
1437                 co->index = 0;
1438         s = auart_port[co->index];
1439         if (!s)
1440                 return -ENODEV;
1441
1442         ret = clk_prepare_enable(s->clk);
1443         if (ret)
1444                 return ret;
1445
1446         if (options)
1447                 uart_parse_options(options, &baud, &parity, &bits, &flow);
1448         else
1449                 auart_console_get_options(s, &baud, &parity, &bits);
1450
1451         ret = uart_set_options(&s->port, co, baud, parity, bits, flow);
1452
1453         clk_disable_unprepare(s->clk);
1454
1455         return ret;
1456 }
1457
1458 static struct console auart_console = {
1459         .name           = "ttyAPP",
1460         .write          = auart_console_write,
1461         .device         = uart_console_device,
1462         .setup          = auart_console_setup,
1463         .flags          = CON_PRINTBUFFER,
1464         .index          = -1,
1465         .data           = &auart_driver,
1466 };
1467 #endif
1468
1469 static struct uart_driver auart_driver = {
1470         .owner          = THIS_MODULE,
1471         .driver_name    = "ttyAPP",
1472         .dev_name       = "ttyAPP",
1473         .major          = 0,
1474         .minor          = 0,
1475         .nr             = MXS_AUART_PORTS,
1476 #ifdef CONFIG_SERIAL_MXS_AUART_CONSOLE
1477         .cons =         &auart_console,
1478 #endif
1479 };
1480
1481 static void mxs_init_regs(struct mxs_auart_port *s)
1482 {
1483         if (is_asm9260_auart(s))
1484                 s->vendor = &vendor_alphascale_asm9260;
1485         else
1486                 s->vendor = &vendor_freescale_stmp37xx;
1487 }
1488
1489 static int mxs_get_clks(struct mxs_auart_port *s,
1490                         struct platform_device *pdev)
1491 {
1492         int err;
1493
1494         if (!is_asm9260_auart(s)) {
1495                 s->clk = devm_clk_get(&pdev->dev, NULL);
1496                 return PTR_ERR_OR_ZERO(s->clk);
1497         }
1498
1499         s->clk = devm_clk_get(s->dev, "mod");
1500         if (IS_ERR(s->clk)) {
1501                 dev_err(s->dev, "Failed to get \"mod\" clk\n");
1502                 return PTR_ERR(s->clk);
1503         }
1504
1505         s->clk_ahb = devm_clk_get(s->dev, "ahb");
1506         if (IS_ERR(s->clk_ahb)) {
1507                 dev_err(s->dev, "Failed to get \"ahb\" clk\n");
1508                 return PTR_ERR(s->clk_ahb);
1509         }
1510
1511         err = clk_prepare_enable(s->clk_ahb);
1512         if (err) {
1513                 dev_err(s->dev, "Failed to enable ahb_clk!\n");
1514                 return err;
1515         }
1516
1517         err = clk_set_rate(s->clk, clk_get_rate(s->clk_ahb));
1518         if (err) {
1519                 dev_err(s->dev, "Failed to set rate!\n");
1520                 goto disable_clk_ahb;
1521         }
1522
1523         err = clk_prepare_enable(s->clk);
1524         if (err) {
1525                 dev_err(s->dev, "Failed to enable clk!\n");
1526                 goto disable_clk_ahb;
1527         }
1528
1529         return 0;
1530
1531 disable_clk_ahb:
1532         clk_disable_unprepare(s->clk_ahb);
1533         return err;
1534 }
1535
1536 static int mxs_auart_init_gpios(struct mxs_auart_port *s, struct device *dev)
1537 {
1538         enum mctrl_gpio_idx i;
1539         struct gpio_desc *gpiod;
1540
1541         s->gpios = mctrl_gpio_init_noauto(dev, 0);
1542         if (IS_ERR(s->gpios))
1543                 return PTR_ERR(s->gpios);
1544
1545         /* Block (enabled before) DMA option if RTS or CTS is GPIO line */
1546         if (!RTS_AT_AUART() || !CTS_AT_AUART()) {
1547                 if (test_bit(MXS_AUART_RTSCTS, &s->flags))
1548                         dev_warn(dev,
1549                                  "DMA and flow control via gpio may cause some problems. DMA disabled!\n");
1550                 clear_bit(MXS_AUART_RTSCTS, &s->flags);
1551         }
1552
1553         for (i = 0; i < UART_GPIO_MAX; i++) {
1554                 gpiod = mctrl_gpio_to_gpiod(s->gpios, i);
1555                 if (gpiod && (gpiod_get_direction(gpiod) == 1))
1556                         s->gpio_irq[i] = gpiod_to_irq(gpiod);
1557                 else
1558                         s->gpio_irq[i] = -EINVAL;
1559         }
1560
1561         return 0;
1562 }
1563
1564 static void mxs_auart_free_gpio_irq(struct mxs_auart_port *s)
1565 {
1566         enum mctrl_gpio_idx i;
1567
1568         for (i = 0; i < UART_GPIO_MAX; i++)
1569                 if (s->gpio_irq[i] >= 0)
1570                         free_irq(s->gpio_irq[i], s);
1571 }
1572
1573 static int mxs_auart_request_gpio_irq(struct mxs_auart_port *s)
1574 {
1575         int *irq = s->gpio_irq;
1576         enum mctrl_gpio_idx i;
1577         int err = 0;
1578
1579         for (i = 0; (i < UART_GPIO_MAX) && !err; i++) {
1580                 if (irq[i] < 0)
1581                         continue;
1582
1583                 irq_set_status_flags(irq[i], IRQ_NOAUTOEN);
1584                 err = request_irq(irq[i], mxs_auart_irq_handle,
1585                                 IRQ_TYPE_EDGE_BOTH, dev_name(s->dev), s);
1586                 if (err)
1587                         dev_err(s->dev, "%s - Can't get %d irq\n",
1588                                 __func__, irq[i]);
1589         }
1590
1591         /*
1592          * If something went wrong, rollback.
1593          * Be careful: i may be unsigned.
1594          */
1595         while (err && (i-- > 0))
1596                 if (irq[i] >= 0)
1597                         free_irq(irq[i], s);
1598
1599         return err;
1600 }
1601
1602 static int mxs_auart_probe(struct platform_device *pdev)
1603 {
1604         struct device_node *np = pdev->dev.of_node;
1605         struct mxs_auart_port *s;
1606         u32 version;
1607         int ret, irq;
1608         struct resource *r;
1609
1610         s = devm_kzalloc(&pdev->dev, sizeof(*s), GFP_KERNEL);
1611         if (!s)
1612                 return -ENOMEM;
1613
1614         s->port.dev = &pdev->dev;
1615         s->dev = &pdev->dev;
1616
1617         ret = of_alias_get_id(np, "serial");
1618         if (ret < 0) {
1619                 dev_err(&pdev->dev, "failed to get alias id: %d\n", ret);
1620                 return ret;
1621         }
1622         s->port.line = ret;
1623
1624         if (of_get_property(np, "uart-has-rtscts", NULL) ||
1625             of_get_property(np, "fsl,uart-has-rtscts", NULL) /* deprecated */)
1626                 set_bit(MXS_AUART_RTSCTS, &s->flags);
1627
1628         if (s->port.line >= ARRAY_SIZE(auart_port)) {
1629                 dev_err(&pdev->dev, "serial%d out of range\n", s->port.line);
1630                 return -EINVAL;
1631         }
1632
1633         s->devtype = (enum mxs_auart_type)of_device_get_match_data(&pdev->dev);
1634
1635         ret = mxs_get_clks(s, pdev);
1636         if (ret)
1637                 return ret;
1638
1639         r = platform_get_resource(pdev, IORESOURCE_MEM, 0);
1640         if (!r) {
1641                 ret = -ENXIO;
1642                 goto out_disable_clks;
1643         }
1644
1645         s->port.mapbase = r->start;
1646         s->port.membase = ioremap(r->start, resource_size(r));
1647         if (!s->port.membase) {
1648                 ret = -ENOMEM;
1649                 goto out_disable_clks;
1650         }
1651         s->port.ops = &mxs_auart_ops;
1652         s->port.iotype = UPIO_MEM;
1653         s->port.fifosize = MXS_AUART_FIFO_SIZE;
1654         s->port.uartclk = clk_get_rate(s->clk);
1655         s->port.type = PORT_IMX;
1656         s->port.has_sysrq = IS_ENABLED(CONFIG_SERIAL_MXS_AUART_CONSOLE);
1657
1658         mxs_init_regs(s);
1659
1660         s->mctrl_prev = 0;
1661
1662         irq = platform_get_irq(pdev, 0);
1663         if (irq < 0) {
1664                 ret = irq;
1665                 goto out_iounmap;
1666         }
1667
1668         s->port.irq = irq;
1669         ret = devm_request_irq(&pdev->dev, irq, mxs_auart_irq_handle, 0,
1670                                dev_name(&pdev->dev), s);
1671         if (ret)
1672                 goto out_iounmap;
1673
1674         platform_set_drvdata(pdev, s);
1675
1676         ret = mxs_auart_init_gpios(s, &pdev->dev);
1677         if (ret) {
1678                 dev_err(&pdev->dev, "Failed to initialize GPIOs.\n");
1679                 goto out_iounmap;
1680         }
1681
1682         /*
1683          * Get the GPIO lines IRQ
1684          */
1685         ret = mxs_auart_request_gpio_irq(s);
1686         if (ret)
1687                 goto out_iounmap;
1688
1689         auart_port[s->port.line] = s;
1690
1691         mxs_auart_reset_deassert(s);
1692
1693         ret = uart_add_one_port(&auart_driver, &s->port);
1694         if (ret)
1695                 goto out_free_qpio_irq;
1696
1697         /* ASM9260 don't have version reg */
1698         if (is_asm9260_auart(s)) {
1699                 dev_info(&pdev->dev, "Found APPUART ASM9260\n");
1700         } else {
1701                 version = mxs_read(s, REG_VERSION);
1702                 dev_info(&pdev->dev, "Found APPUART %d.%d.%d\n",
1703                          (version >> 24) & 0xff,
1704                          (version >> 16) & 0xff, version & 0xffff);
1705         }
1706
1707         return 0;
1708
1709 out_free_qpio_irq:
1710         mxs_auart_free_gpio_irq(s);
1711         auart_port[pdev->id] = NULL;
1712
1713 out_iounmap:
1714         iounmap(s->port.membase);
1715
1716 out_disable_clks:
1717         if (is_asm9260_auart(s)) {
1718                 clk_disable_unprepare(s->clk);
1719                 clk_disable_unprepare(s->clk_ahb);
1720         }
1721         return ret;
1722 }
1723
1724 static int mxs_auart_remove(struct platform_device *pdev)
1725 {
1726         struct mxs_auart_port *s = platform_get_drvdata(pdev);
1727
1728         uart_remove_one_port(&auart_driver, &s->port);
1729         auart_port[pdev->id] = NULL;
1730         mxs_auart_free_gpio_irq(s);
1731         iounmap(s->port.membase);
1732         if (is_asm9260_auart(s)) {
1733                 clk_disable_unprepare(s->clk);
1734                 clk_disable_unprepare(s->clk_ahb);
1735         }
1736
1737         return 0;
1738 }
1739
1740 static struct platform_driver mxs_auart_driver = {
1741         .probe = mxs_auart_probe,
1742         .remove = mxs_auart_remove,
1743         .driver = {
1744                 .name = "mxs-auart",
1745                 .of_match_table = mxs_auart_dt_ids,
1746         },
1747 };
1748
1749 static int __init mxs_auart_init(void)
1750 {
1751         int r;
1752
1753         r = uart_register_driver(&auart_driver);
1754         if (r)
1755                 goto out;
1756
1757         r = platform_driver_register(&mxs_auart_driver);
1758         if (r)
1759                 goto out_err;
1760
1761         return 0;
1762 out_err:
1763         uart_unregister_driver(&auart_driver);
1764 out:
1765         return r;
1766 }
1767
1768 static void __exit mxs_auart_exit(void)
1769 {
1770         platform_driver_unregister(&mxs_auart_driver);
1771         uart_unregister_driver(&auart_driver);
1772 }
1773
1774 module_init(mxs_auart_init);
1775 module_exit(mxs_auart_exit);
1776 MODULE_LICENSE("GPL");
1777 MODULE_DESCRIPTION("Freescale MXS application uart driver");
1778 MODULE_ALIAS("platform:mxs-auart");