drivers/staging/vt6655/rf.c

   1 // SPDX-License-Identifier: GPL-2.0+
   2 /*
   3  * Copyright (c) 1996, 2003 VIA Networking Technologies, Inc.
   4  * All rights reserved.
   5  *
   6  * File: rf.c
   7  *
   8  * Purpose: rf function code
   9  *
  10  * Author: Jerry Chen
  11  *
  12  * Date: Feb. 19, 2004
  13  *
  14  * Functions:
  15  *      IFRFbWriteEmbedded      - Embedded write RF register via MAC
  16  *
  17  * Revision History:
  18  *      RobertYu 2005
  19  *      chester 2008
  20  *
  21  */
  22
  23 #include "mac.h"
  24 #include "srom.h"
  25 #include "rf.h"
  26 #include "baseband.h"
  27
  28 #define BY_AL2230_REG_LEN     23 /* 24bit */
  29 #define CB_AL2230_INIT_SEQ    15
  30 #define SWITCH_CHANNEL_DELAY_AL2230 200 /* us */
  31 #define AL2230_PWR_IDX_LEN    64
  32
  33 #define BY_AL7230_REG_LEN     23 /* 24bit */
  34 #define CB_AL7230_INIT_SEQ    16
  35 #define SWITCH_CHANNEL_DELAY_AL7230 200 /* us */
  36 #define AL7230_PWR_IDX_LEN    64
  37
  38 static const unsigned long dwAL2230InitTable[CB_AL2230_INIT_SEQ] = {
  39         0x03F79000 + (BY_AL2230_REG_LEN << 3) + IFREGCTL_REGW,
  40         0x03333100 + (BY_AL2230_REG_LEN << 3) + IFREGCTL_REGW,
  41         0x01A00200 + (BY_AL2230_REG_LEN << 3) + IFREGCTL_REGW,
  42         0x00FFF300 + (BY_AL2230_REG_LEN << 3) + IFREGCTL_REGW,
  43         0x0005A400 + (BY_AL2230_REG_LEN << 3) + IFREGCTL_REGW,
  44         0x0F4DC500 + (BY_AL2230_REG_LEN << 3) + IFREGCTL_REGW,
  45         0x0805B600 + (BY_AL2230_REG_LEN << 3) + IFREGCTL_REGW,
  46         0x0146C700 + (BY_AL2230_REG_LEN << 3) + IFREGCTL_REGW,
  47         0x00068800 + (BY_AL2230_REG_LEN << 3) + IFREGCTL_REGW,
  48         0x0403B900 + (BY_AL2230_REG_LEN << 3) + IFREGCTL_REGW,
  49         0x00DBBA00 + (BY_AL2230_REG_LEN << 3) + IFREGCTL_REGW,
  50         0x00099B00 + (BY_AL2230_REG_LEN << 3) + IFREGCTL_REGW,
  51         0x0BDFFC00 + (BY_AL2230_REG_LEN << 3) + IFREGCTL_REGW,
  52         0x00000D00 + (BY_AL2230_REG_LEN << 3) + IFREGCTL_REGW,
  53         0x00580F00 + (BY_AL2230_REG_LEN << 3) + IFREGCTL_REGW
  54 };
  55
  56 static const unsigned long dwAL2230ChannelTable0[CB_MAX_CHANNEL] = {
  57         0x03F79000 + (BY_AL2230_REG_LEN << 3) + IFREGCTL_REGW, /* channel = 1, Tf = 2412MHz */
  58         0x03F79000 + (BY_AL2230_REG_LEN << 3) + IFREGCTL_REGW, /* channel = 2, Tf = 2417MHz */
  59         0x03E79000 + (BY_AL2230_REG_LEN << 3) + IFREGCTL_REGW, /* channel = 3, Tf = 2422MHz */
  60         0x03E79000 + (BY_AL2230_REG_LEN << 3) + IFREGCTL_REGW, /* channel = 4, Tf = 2427MHz */
  61         0x03F7A000 + (BY_AL2230_REG_LEN << 3) + IFREGCTL_REGW, /* channel = 5, Tf = 2432MHz */
  62         0x03F7A000 + (BY_AL2230_REG_LEN << 3) + IFREGCTL_REGW, /* channel = 6, Tf = 2437MHz */
  63         0x03E7A000 + (BY_AL2230_REG_LEN << 3) + IFREGCTL_REGW, /* channel = 7, Tf = 2442MHz */
  64         0x03E7A000 + (BY_AL2230_REG_LEN << 3) + IFREGCTL_REGW, /* channel = 8, Tf = 2447MHz */
  65         0x03F7B000 + (BY_AL2230_REG_LEN << 3) + IFREGCTL_REGW, /* channel = 9, Tf = 2452MHz */
  66         0x03F7B000 + (BY_AL2230_REG_LEN << 3) + IFREGCTL_REGW, /* channel = 10, Tf = 2457MHz */
  67         0x03E7B000 + (BY_AL2230_REG_LEN << 3) + IFREGCTL_REGW, /* channel = 11, Tf = 2462MHz */
  68         0x03E7B000 + (BY_AL2230_REG_LEN << 3) + IFREGCTL_REGW, /* channel = 12, Tf = 2467MHz */
  69         0x03F7C000 + (BY_AL2230_REG_LEN << 3) + IFREGCTL_REGW, /* channel = 13, Tf = 2472MHz */
  70         0x03E7C000 + (BY_AL2230_REG_LEN << 3) + IFREGCTL_REGW  /* channel = 14, Tf = 2412M */
  71 };
  72
  73 static const unsigned long dwAL2230ChannelTable1[CB_MAX_CHANNEL] = {
  74         0x03333100 + (BY_AL2230_REG_LEN << 3) + IFREGCTL_REGW, /* channel = 1, Tf = 2412MHz */
  75         0x0B333100 + (BY_AL2230_REG_LEN << 3) + IFREGCTL_REGW, /* channel = 2, Tf = 2417MHz */
  76         0x03333100 + (BY_AL2230_REG_LEN << 3) + IFREGCTL_REGW, /* channel = 3, Tf = 2422MHz */
  77         0x0B333100 + (BY_AL2230_REG_LEN << 3) + IFREGCTL_REGW, /* channel = 4, Tf = 2427MHz */
  78         0x03333100 + (BY_AL2230_REG_LEN << 3) + IFREGCTL_REGW, /* channel = 5, Tf = 2432MHz */
  79         0x0B333100 + (BY_AL2230_REG_LEN << 3) + IFREGCTL_REGW, /* channel = 6, Tf = 2437MHz */
  80         0x03333100 + (BY_AL2230_REG_LEN << 3) + IFREGCTL_REGW, /* channel = 7, Tf = 2442MHz */
  81         0x0B333100 + (BY_AL2230_REG_LEN << 3) + IFREGCTL_REGW, /* channel = 8, Tf = 2447MHz */
  82         0x03333100 + (BY_AL2230_REG_LEN << 3) + IFREGCTL_REGW, /* channel = 9, Tf = 2452MHz */
  83         0x0B333100 + (BY_AL2230_REG_LEN << 3) + IFREGCTL_REGW, /* channel = 10, Tf = 2457MHz */
  84         0x03333100 + (BY_AL2230_REG_LEN << 3) + IFREGCTL_REGW, /* channel = 11, Tf = 2462MHz */
  85         0x0B333100 + (BY_AL2230_REG_LEN << 3) + IFREGCTL_REGW, /* channel = 12, Tf = 2467MHz */
  86         0x03333100 + (BY_AL2230_REG_LEN << 3) + IFREGCTL_REGW, /* channel = 13, Tf = 2472MHz */
  87         0x06666100 + (BY_AL2230_REG_LEN << 3) + IFREGCTL_REGW  /* channel = 14, Tf = 2412M */
  88 };
  89
  90 static unsigned long dwAL2230PowerTable[AL2230_PWR_IDX_LEN] = {
  91         0x04040900 + (BY_AL2230_REG_LEN << 3) + IFREGCTL_REGW,
  92         0x04041900 + (BY_AL2230_REG_LEN << 3) + IFREGCTL_REGW,
  93         0x04042900 + (BY_AL2230_REG_LEN << 3) + IFREGCTL_REGW,
  94         0x04043900 + (BY_AL2230_REG_LEN << 3) + IFREGCTL_REGW,
  95         0x04044900 + (BY_AL2230_REG_LEN << 3) + IFREGCTL_REGW,
  96         0x04045900 + (BY_AL2230_REG_LEN << 3) + IFREGCTL_REGW,
  97         0x04046900 + (BY_AL2230_REG_LEN << 3) + IFREGCTL_REGW,
  98         0x04047900 + (BY_AL2230_REG_LEN << 3) + IFREGCTL_REGW,
  99         0x04048900 + (BY_AL2230_REG_LEN << 3) + IFREGCTL_REGW,
 100         0x04049900 + (BY_AL2230_REG_LEN << 3) + IFREGCTL_REGW,
 101         0x0404A900 + (BY_AL2230_REG_LEN << 3) + IFREGCTL_REGW,
 102         0x0404B900 + (BY_AL2230_REG_LEN << 3) + IFREGCTL_REGW,
 103         0x0404C900 + (BY_AL2230_REG_LEN << 3) + IFREGCTL_REGW,
 104         0x0404D900 + (BY_AL2230_REG_LEN << 3) + IFREGCTL_REGW,
 105         0x0404E900 + (BY_AL2230_REG_LEN << 3) + IFREGCTL_REGW,
 106         0x0404F900 + (BY_AL2230_REG_LEN << 3) + IFREGCTL_REGW,
 107         0x04050900 + (BY_AL2230_REG_LEN << 3) + IFREGCTL_REGW,
 108         0x04051900 + (BY_AL2230_REG_LEN << 3) + IFREGCTL_REGW,
 109         0x04052900 + (BY_AL2230_REG_LEN << 3) + IFREGCTL_REGW,
 110         0x04053900 + (BY_AL2230_REG_LEN << 3) + IFREGCTL_REGW,
 111         0x04054900 + (BY_AL2230_REG_LEN << 3) + IFREGCTL_REGW,
 112         0x04055900 + (BY_AL2230_REG_LEN << 3) + IFREGCTL_REGW,
 113         0x04056900 + (BY_AL2230_REG_LEN << 3) + IFREGCTL_REGW,
 114         0x04057900 + (BY_AL2230_REG_LEN << 3) + IFREGCTL_REGW,
 115         0x04058900 + (BY_AL2230_REG_LEN << 3) + IFREGCTL_REGW,
 116         0x04059900 + (BY_AL2230_REG_LEN << 3) + IFREGCTL_REGW,
 117         0x0405A900 + (BY_AL2230_REG_LEN << 3) + IFREGCTL_REGW,
 118         0x0405B900 + (BY_AL2230_REG_LEN << 3) + IFREGCTL_REGW,
 119         0x0405C900 + (BY_AL2230_REG_LEN << 3) + IFREGCTL_REGW,
 120         0x0405D900 + (BY_AL2230_REG_LEN << 3) + IFREGCTL_REGW,
 121         0x0405E900 + (BY_AL2230_REG_LEN << 3) + IFREGCTL_REGW,
 122         0x0405F900 + (BY_AL2230_REG_LEN << 3) + IFREGCTL_REGW,
 123         0x04060900 + (BY_AL2230_REG_LEN << 3) + IFREGCTL_REGW,
 124         0x04061900 + (BY_AL2230_REG_LEN << 3) + IFREGCTL_REGW,
 125         0x04062900 + (BY_AL2230_REG_LEN << 3) + IFREGCTL_REGW,
 126         0x04063900 + (BY_AL2230_REG_LEN << 3) + IFREGCTL_REGW,
 127         0x04064900 + (BY_AL2230_REG_LEN << 3) + IFREGCTL_REGW,
 128         0x04065900 + (BY_AL2230_REG_LEN << 3) + IFREGCTL_REGW,
 129         0x04066900 + (BY_AL2230_REG_LEN << 3) + IFREGCTL_REGW,
 130         0x04067900 + (BY_AL2230_REG_LEN << 3) + IFREGCTL_REGW,
 131         0x04068900 + (BY_AL2230_REG_LEN << 3) + IFREGCTL_REGW,
 132         0x04069900 + (BY_AL2230_REG_LEN << 3) + IFREGCTL_REGW,
 133         0x0406A900 + (BY_AL2230_REG_LEN << 3) + IFREGCTL_REGW,
 134         0x0406B900 + (BY_AL2230_REG_LEN << 3) + IFREGCTL_REGW,
 135         0x0406C900 + (BY_AL2230_REG_LEN << 3) + IFREGCTL_REGW,
 136         0x0406D900 + (BY_AL2230_REG_LEN << 3) + IFREGCTL_REGW,
 137         0x0406E900 + (BY_AL2230_REG_LEN << 3) + IFREGCTL_REGW,
 138         0x0406F900 + (BY_AL2230_REG_LEN << 3) + IFREGCTL_REGW,
 139         0x04070900 + (BY_AL2230_REG_LEN << 3) + IFREGCTL_REGW,
 140         0x04071900 + (BY_AL2230_REG_LEN << 3) + IFREGCTL_REGW,
 141         0x04072900 + (BY_AL2230_REG_LEN << 3) + IFREGCTL_REGW,
 142         0x04073900 + (BY_AL2230_REG_LEN << 3) + IFREGCTL_REGW,
 143         0x04074900 + (BY_AL2230_REG_LEN << 3) + IFREGCTL_REGW,
 144         0x04075900 + (BY_AL2230_REG_LEN << 3) + IFREGCTL_REGW,
 145         0x04076900 + (BY_AL2230_REG_LEN << 3) + IFREGCTL_REGW,
 146         0x04077900 + (BY_AL2230_REG_LEN << 3) + IFREGCTL_REGW,
 147         0x04078900 + (BY_AL2230_REG_LEN << 3) + IFREGCTL_REGW,
 148         0x04079900 + (BY_AL2230_REG_LEN << 3) + IFREGCTL_REGW,
 149         0x0407A900 + (BY_AL2230_REG_LEN << 3) + IFREGCTL_REGW,
 150         0x0407B900 + (BY_AL2230_REG_LEN << 3) + IFREGCTL_REGW,
 151         0x0407C900 + (BY_AL2230_REG_LEN << 3) + IFREGCTL_REGW,
 152         0x0407D900 + (BY_AL2230_REG_LEN << 3) + IFREGCTL_REGW,
 153         0x0407E900 + (BY_AL2230_REG_LEN << 3) + IFREGCTL_REGW,
 154         0x0407F900 + (BY_AL2230_REG_LEN << 3) + IFREGCTL_REGW
 155 };
 156
 157 /* 40MHz reference frequency
 158  * Need to Pull PLLON(PE3) low when writing channel registers through 3-wire.
 159  */
 160 static const unsigned long dwAL7230InitTable[CB_AL7230_INIT_SEQ] = {
 161         0x00379000 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* Channel1 // Need modify for 11a */
 162         0x13333100 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* Channel1 // Need modify for 11a */
 163         0x841FF200 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* Need modify for 11a: 451FE2 */
 164         0x3FDFA300 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* Need modify for 11a: 5FDFA3 */
 165         0x7FD78400 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* 11b/g    // Need modify for 11a */
 166         /* RoberYu:20050113, Rev0.47 Register Setting Guide */
 167         0x802B5500 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* Need modify for 11a: 8D1B55 */
 168         0x56AF3600 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW,
 169         0xCE020700 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* Need modify for 11a: 860207 */
 170         0x6EBC0800 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW,
 171         0x221BB900 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW,
 172         0xE0000A00 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* Need modify for 11a: E0600A */
 173         0x08031B00 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* init 0x080B1B00 => 0x080F1B00 for 3 wire control TxGain(D10) */
 174         /* RoberYu:20050113, Rev0.47 Register Setting Guide */
 175         0x000A3C00 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* Need modify for 11a: 00143C */
 176         0xFFFFFD00 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW,
 177         0x00000E00 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW,
 178         0x1ABA8F00 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW  /* Need modify for 11a: 12BACF */
 179 };
 180
 181 static const unsigned long dwAL7230InitTableAMode[CB_AL7230_INIT_SEQ] = {
 182         0x0FF52000 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* Channel184 // Need modify for 11b/g */
 183         0x00000100 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* Channel184 // Need modify for 11b/g */
 184         0x451FE200 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* Need modify for 11b/g */
 185         0x5FDFA300 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* Need modify for 11b/g */
 186         0x67F78400 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* 11a    // Need modify for 11b/g */
 187         0x853F5500 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* Need modify for 11b/g, RoberYu:20050113 */
 188         0x56AF3600 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW,
 189         0xCE020700 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* Need modify for 11b/g */
 190         0x6EBC0800 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW,
 191         0x221BB900 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW,
 192         0xE0600A00 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* Need modify for 11b/g */
 193         0x08031B00 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* init 0x080B1B00 => 0x080F1B00 for 3 wire control TxGain(D10) */
 194         0x00147C00 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* Need modify for 11b/g */
 195         0xFFFFFD00 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW,
 196         0x00000E00 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW,
 197         0x12BACF00 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW  /* Need modify for 11b/g */
 198 };
 199
 200 static const unsigned long dwAL7230ChannelTable0[CB_MAX_CHANNEL] = {
 201         0x00379000 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel =  1, Tf = 2412MHz */
 202         0x00379000 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel =  2, Tf = 2417MHz */
 203         0x00379000 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel =  3, Tf = 2422MHz */
 204         0x00379000 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel =  4, Tf = 2427MHz */
 205         0x0037A000 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel =  5, Tf = 2432MHz */
 206         0x0037A000 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel =  6, Tf = 2437MHz */
 207         0x0037A000 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel =  7, Tf = 2442MHz */
 208         0x0037A000 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel =  8, Tf = 2447MHz //RobertYu: 20050218, update for APNode 0.49 */
 209         0x0037B000 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel =  9, Tf = 2452MHz //RobertYu: 20050218, update for APNode 0.49 */
 210         0x0037B000 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel = 10, Tf = 2457MHz //RobertYu: 20050218, update for APNode 0.49 */
 211         0x0037B000 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel = 11, Tf = 2462MHz //RobertYu: 20050218, update for APNode 0.49 */
 212         0x0037B000 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel = 12, Tf = 2467MHz //RobertYu: 20050218, update for APNode 0.49 */
 213         0x0037C000 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel = 13, Tf = 2472MHz //RobertYu: 20050218, update for APNode 0.49 */
 214         0x0037C000 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel = 14, Tf = 2484MHz */
 215
 216         /* 4.9G => Ch 183, 184, 185, 187, 188, 189, 192, 196  (Value:15 ~ 22) */
 217         0x0FF52000 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel = 183, Tf = 4915MHz (15) */
 218         0x0FF52000 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel = 184, Tf = 4920MHz (16) */
 219         0x0FF52000 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel = 185, Tf = 4925MHz (17) */
 220         0x0FF52000 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel = 187, Tf = 4935MHz (18) */
 221         0x0FF52000 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel = 188, Tf = 4940MHz (19) */
 222         0x0FF52000 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel = 189, Tf = 4945MHz (20) */
 223         0x0FF53000 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel = 192, Tf = 4960MHz (21) */
 224         0x0FF53000 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel = 196, Tf = 4980MHz (22) */
 225
 226         /* 5G => Ch 7, 8, 9, 11, 12, 16, 34, 36, 38, 40, 42, 44, 46, 48, 52, 56, 60, 64,
 227          * 100, 104, 108, 112, 116, 120, 124, 128, 132, 136, 140, 149, 153, 157, 161, 165  (Value 23 ~ 56)
 228          */
 229
 230         0x0FF54000 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel =   7, Tf = 5035MHz (23) */
 231         0x0FF54000 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel =   8, Tf = 5040MHz (24) */
 232         0x0FF54000 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel =   9, Tf = 5045MHz (25) */
 233         0x0FF54000 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel =  11, Tf = 5055MHz (26) */
 234         0x0FF54000 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel =  12, Tf = 5060MHz (27) */
 235         0x0FF55000 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel =  16, Tf = 5080MHz (28) */
 236         0x0FF56000 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel =  34, Tf = 5170MHz (29) */
 237         0x0FF56000 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel =  36, Tf = 5180MHz (30) */
 238         0x0FF57000 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel =  38, Tf = 5190MHz (31) //RobertYu: 20050218, update for APNode 0.49 */
 239         0x0FF57000 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel =  40, Tf = 5200MHz (32) */
 240         0x0FF57000 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel =  42, Tf = 5210MHz (33) */
 241         0x0FF57000 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel =  44, Tf = 5220MHz (34) */
 242         0x0FF57000 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel =  46, Tf = 5230MHz (35) */
 243         0x0FF57000 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel =  48, Tf = 5240MHz (36) */
 244         0x0FF58000 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel =  52, Tf = 5260MHz (37) */
 245         0x0FF58000 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel =  56, Tf = 5280MHz (38) */
 246         0x0FF58000 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel =  60, Tf = 5300MHz (39) */
 247         0x0FF59000 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel =  64, Tf = 5320MHz (40) */
 248
 249         0x0FF5C000 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel = 100, Tf = 5500MHz (41) */
 250         0x0FF5C000 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel = 104, Tf = 5520MHz (42) */
 251         0x0FF5C000 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel = 108, Tf = 5540MHz (43) */
 252         0x0FF5D000 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel = 112, Tf = 5560MHz (44) */
 253         0x0FF5D000 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel = 116, Tf = 5580MHz (45) */
 254         0x0FF5D000 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel = 120, Tf = 5600MHz (46) */
 255         0x0FF5E000 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel = 124, Tf = 5620MHz (47) */
 256         0x0FF5E000 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel = 128, Tf = 5640MHz (48) */
 257         0x0FF5E000 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel = 132, Tf = 5660MHz (49) */
 258         0x0FF5F000 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel = 136, Tf = 5680MHz (50) */
 259         0x0FF5F000 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel = 140, Tf = 5700MHz (51) */
 260         0x0FF60000 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel = 149, Tf = 5745MHz (52) */
 261         0x0FF60000 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel = 153, Tf = 5765MHz (53) */
 262         0x0FF60000 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel = 157, Tf = 5785MHz (54) */
 263         0x0FF61000 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel = 161, Tf = 5805MHz (55) */
 264         0x0FF61000 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW  /* channel = 165, Tf = 5825MHz (56) */
 265 };
 266
 267 static const unsigned long dwAL7230ChannelTable1[CB_MAX_CHANNEL] = {
 268         0x13333100 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel =  1, Tf = 2412MHz */
 269         0x1B333100 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel =  2, Tf = 2417MHz */
 270         0x03333100 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel =  3, Tf = 2422MHz */
 271         0x0B333100 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel =  4, Tf = 2427MHz */
 272         0x13333100 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel =  5, Tf = 2432MHz */
 273         0x1B333100 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel =  6, Tf = 2437MHz */
 274         0x03333100 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel =  7, Tf = 2442MHz */
 275         0x0B333100 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel =  8, Tf = 2447MHz */
 276         0x13333100 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel =  9, Tf = 2452MHz */
 277         0x1B333100 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel = 10, Tf = 2457MHz */
 278         0x03333100 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel = 11, Tf = 2462MHz */
 279         0x0B333100 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel = 12, Tf = 2467MHz */
 280         0x13333100 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel = 13, Tf = 2472MHz */
 281         0x06666100 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel = 14, Tf = 2484MHz */
 282
 283         /* 4.9G => Ch 183, 184, 185, 187, 188, 189, 192, 196  (Value:15 ~ 22) */
 284         0x1D555100 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel = 183, Tf = 4915MHz (15) */
 285         0x00000100 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel = 184, Tf = 4920MHz (16) */
 286         0x02AAA100 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel = 185, Tf = 4925MHz (17) */
 287         0x08000100 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel = 187, Tf = 4935MHz (18) */
 288         0x0AAAA100 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel = 188, Tf = 4940MHz (19) */
 289         0x0D555100 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel = 189, Tf = 4945MHz (20) */
 290         0x15555100 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel = 192, Tf = 4960MHz (21) */
 291         0x00000100 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel = 196, Tf = 4980MHz (22) */
 292
 293         /* 5G => Ch 7, 8, 9, 11, 12, 16, 34, 36, 38, 40, 42, 44, 46, 48, 52, 56, 60, 64,
 294          * 100, 104, 108, 112, 116, 120, 124, 128, 132, 136, 140, 149, 153, 157, 161, 165  (Value 23 ~ 56)
 295          */
 296         0x1D555100 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel =   7, Tf = 5035MHz (23) */
 297         0x00000100 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel =   8, Tf = 5040MHz (24) */
 298         0x02AAA100 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel =   9, Tf = 5045MHz (25) */
 299         0x08000100 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel =  11, Tf = 5055MHz (26) */
 300         0x0AAAA100 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel =  12, Tf = 5060MHz (27) */
 301         0x15555100 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel =  16, Tf = 5080MHz (28) */
 302         0x05555100 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel =  34, Tf = 5170MHz (29) */
 303         0x0AAAA100 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel =  36, Tf = 5180MHz (30) */
 304         0x10000100 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel =  38, Tf = 5190MHz (31) */
 305         0x15555100 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel =  40, Tf = 5200MHz (32) */
 306         0x1AAAA100 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel =  42, Tf = 5210MHz (33) */
 307         0x00000100 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel =  44, Tf = 5220MHz (34) */
 308         0x05555100 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel =  46, Tf = 5230MHz (35) */
 309         0x0AAAA100 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel =  48, Tf = 5240MHz (36) */
 310         0x15555100 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel =  52, Tf = 5260MHz (37) */
 311         0x00000100 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel =  56, Tf = 5280MHz (38) */
 312         0x0AAAA100 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel =  60, Tf = 5300MHz (39) */
 313         0x15555100 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel =  64, Tf = 5320MHz (40) */
 314         0x15555100 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel = 100, Tf = 5500MHz (41) */
 315         0x00000100 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel = 104, Tf = 5520MHz (42) */
 316         0x0AAAA100 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel = 108, Tf = 5540MHz (43) */
 317         0x15555100 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel = 112, Tf = 5560MHz (44) */
 318         0x00000100 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel = 116, Tf = 5580MHz (45) */
 319         0x0AAAA100 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel = 120, Tf = 5600MHz (46) */
 320         0x15555100 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel = 124, Tf = 5620MHz (47) */
 321         0x00000100 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel = 128, Tf = 5640MHz (48) */
 322         0x0AAAA100 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel = 132, Tf = 5660MHz (49) */
 323         0x15555100 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel = 136, Tf = 5680MHz (50) */
 324         0x00000100 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel = 140, Tf = 5700MHz (51) */
 325         0x18000100 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel = 149, Tf = 5745MHz (52) */
 326         0x02AAA100 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel = 153, Tf = 5765MHz (53) */
 327         0x0D555100 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel = 157, Tf = 5785MHz (54) */
 328         0x18000100 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel = 161, Tf = 5805MHz (55) */
 329         0x02AAA100 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW  /* channel = 165, Tf = 5825MHz (56) */
 330 };
 331
 332 static const unsigned long dwAL7230ChannelTable2[CB_MAX_CHANNEL] = {
 333         0x7FD78400 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel =  1, Tf = 2412MHz */
 334         0x7FD78400 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel =  2, Tf = 2417MHz */
 335         0x7FD78400 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel =  3, Tf = 2422MHz */
 336         0x7FD78400 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel =  4, Tf = 2427MHz */
 337         0x7FD78400 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel =  5, Tf = 2432MHz */
 338         0x7FD78400 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel =  6, Tf = 2437MHz */
 339         0x7FD78400 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel =  7, Tf = 2442MHz */
 340         0x7FD78400 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel =  8, Tf = 2447MHz */
 341         0x7FD78400 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel =  9, Tf = 2452MHz */
 342         0x7FD78400 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel = 10, Tf = 2457MHz */
 343         0x7FD78400 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel = 11, Tf = 2462MHz */
 344         0x7FD78400 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel = 12, Tf = 2467MHz */
 345         0x7FD78400 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel = 13, Tf = 2472MHz */
 346         0x7FD78400 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel = 14, Tf = 2484MHz */
 347
 348         /* 4.9G => Ch 183, 184, 185, 187, 188, 189, 192, 196  (Value:15 ~ 22) */
 349         0x77D78400 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel = 183, Tf = 4915MHz (15) */
 350         0x67D78400 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel = 184, Tf = 4920MHz (16) */
 351         0x77D78400 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel = 185, Tf = 4925MHz (17) */
 352         0x77D78400 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel = 187, Tf = 4935MHz (18) */
 353         0x77D78400 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel = 188, Tf = 4940MHz (19) */
 354         0x77D78400 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel = 189, Tf = 4945MHz (20) */
 355         0x77D78400 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel = 192, Tf = 4960MHz (21) */
 356         0x67D78400 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel = 196, Tf = 4980MHz (22) */
 357
 358         /* 5G => Ch 7, 8, 9, 11, 12, 16, 34, 36, 38, 40, 42, 44, 46, 48, 52, 56, 60, 64,
 359          * 100, 104, 108, 112, 116, 120, 124, 128, 132, 136, 140, 149, 153, 157, 161, 165  (Value 23 ~ 56)
 360          */
 361         0x77D78400 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel =   7, Tf = 5035MHz (23) */
 362         0x67D78400 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel =   8, Tf = 5040MHz (24) */
 363         0x77D78400 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel =   9, Tf = 5045MHz (25) */
 364         0x77D78400 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel =  11, Tf = 5055MHz (26) */
 365         0x77D78400 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel =  12, Tf = 5060MHz (27) */
 366         0x77D78400 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel =  16, Tf = 5080MHz (28) */
 367         0x77D78400 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel =  34, Tf = 5170MHz (29) */
 368         0x77D78400 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel =  36, Tf = 5180MHz (30) */
 369         0x77D78400 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel =  38, Tf = 5190MHz (31) */
 370         0x77D78400 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel =  40, Tf = 5200MHz (32) */
 371         0x77D78400 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel =  42, Tf = 5210MHz (33) */
 372         0x67D78400 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel =  44, Tf = 5220MHz (34) */
 373         0x77D78400 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel =  46, Tf = 5230MHz (35) */
 374         0x77D78400 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel =  48, Tf = 5240MHz (36) */
 375         0x77D78400 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel =  52, Tf = 5260MHz (37) */
 376         0x67D78400 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel =  56, Tf = 5280MHz (38) */
 377         0x77D78400 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel =  60, Tf = 5300MHz (39) */
 378         0x77D78400 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel =  64, Tf = 5320MHz (40) */
 379         0x77D78400 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel = 100, Tf = 5500MHz (41) */
 380         0x67D78400 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel = 104, Tf = 5520MHz (42) */
 381         0x77D78400 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel = 108, Tf = 5540MHz (43) */
 382         0x77D78400 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel = 112, Tf = 5560MHz (44) */
 383         0x67D78400 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel = 116, Tf = 5580MHz (45) */
 384         0x77D78400 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel = 120, Tf = 5600MHz (46) */
 385         0x77D78400 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel = 124, Tf = 5620MHz (47) */
 386         0x67D78400 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel = 128, Tf = 5640MHz (48) */
 387         0x77D78400 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel = 132, Tf = 5660MHz (49) */
 388         0x77D78400 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel = 136, Tf = 5680MHz (50) */
 389         0x67D78400 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel = 140, Tf = 5700MHz (51) */
 390         0x77D78400 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel = 149, Tf = 5745MHz (52) */
 391         0x77D78400 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel = 153, Tf = 5765MHz (53) */
 392         0x77D78400 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel = 157, Tf = 5785MHz (54) */
 393         0x77D78400 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW, /* channel = 161, Tf = 5805MHz (55) */
 394         0x77D78400 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW  /* channel = 165, Tf = 5825MHz (56) */
 395 };
 396
 397 /*
 398  * Description: AIROHA IFRF chip init function
 399  *
 400  * Parameters:
 401  *  In:
 402  *      iobase      - I/O base address
 403  *  Out:
 404  *      none
 405  *
 406  * Return Value: true if succeeded; false if failed.
 407  *
 408  */
 409 static bool s_bAL7230Init(struct vnt_private *priv)
 410 {
 411         void __iomem *iobase = priv->PortOffset;
 412         int     ii;
 413         bool ret;
 414
 415         ret = true;
 416
 417         /* 3-wire control for normal mode */
 418         VNSvOutPortB(iobase + MAC_REG_SOFTPWRCTL, 0);
 419
 420         MACvWordRegBitsOn(iobase, MAC_REG_SOFTPWRCTL, (SOFTPWRCTL_SWPECTI  |
 421                                                          SOFTPWRCTL_TXPEINV));
 422         BBvPowerSaveModeOFF(priv); /* RobertYu:20050106, have DC value for Calibration */
 423
 424         for (ii = 0; ii < CB_AL7230_INIT_SEQ; ii++)
 425                 ret &= IFRFbWriteEmbedded(priv, dwAL7230InitTable[ii]);
 426
 427         /* PLL On */
 428         MACvWordRegBitsOn(iobase, MAC_REG_SOFTPWRCTL, SOFTPWRCTL_SWPE3);
 429
 430         /* Calibration */
 431         MACvTimer0MicroSDelay(priv, 150);/* 150us */
 432         /* TXDCOC:active, RCK:disable */
 433         ret &= IFRFbWriteEmbedded(priv, (0x9ABA8F00 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW));
 434         MACvTimer0MicroSDelay(priv, 30);/* 30us */
 435         /* TXDCOC:disable, RCK:active */
 436         ret &= IFRFbWriteEmbedded(priv, (0x3ABA8F00 + (BY_AL7230_REG_LEN << 3) + IFREGCTL_REGW));
 437         MACvTimer0MicroSDelay(priv, 30);/* 30us */
 438         /* TXDCOC:disable, RCK:disable */
 439         ret &= IFRFbWriteEmbedded(priv, dwAL7230InitTable[CB_AL7230_INIT_SEQ - 1]);
 440
 441         MACvWordRegBitsOn(iobase, MAC_REG_SOFTPWRCTL, (SOFTPWRCTL_SWPE3    |
 442                                                          SOFTPWRCTL_SWPE2    |
 443                                                          SOFTPWRCTL_SWPECTI  |
 444                                                          SOFTPWRCTL_TXPEINV));
 445
 446         BBvPowerSaveModeON(priv); /* RobertYu:20050106 */
 447
 448         /* PE1: TX_ON, PE2: RX_ON, PE3: PLLON */
 449         /* 3-wire control for power saving mode */
 450         VNSvOutPortB(iobase + MAC_REG_PSPWRSIG, (PSSIG_WPE3 | PSSIG_WPE2)); /* 1100 0000 */
 451
 452         return ret;
 453 }
 454
 455 /* Need to Pull PLLON low when writing channel registers through
 456  * 3-wire interface
 457  */
 458 static bool s_bAL7230SelectChannel(struct vnt_private *priv, unsigned char byChannel)
 459 {
 460         void __iomem *iobase = priv->PortOffset;
 461         bool ret;
 462
 463         ret = true;
 464
 465         /* PLLON Off */
 466         MACvWordRegBitsOff(iobase, MAC_REG_SOFTPWRCTL, SOFTPWRCTL_SWPE3);
 467
 468         ret &= IFRFbWriteEmbedded(priv, dwAL7230ChannelTable0[byChannel - 1]);
 469         ret &= IFRFbWriteEmbedded(priv, dwAL7230ChannelTable1[byChannel - 1]);
 470         ret &= IFRFbWriteEmbedded(priv, dwAL7230ChannelTable2[byChannel - 1]);
 471
 472         /* PLLOn On */
 473         MACvWordRegBitsOn(iobase, MAC_REG_SOFTPWRCTL, SOFTPWRCTL_SWPE3);
 474
 475         /* Set Channel[7] = 0 to tell H/W channel is changing now. */
 476         VNSvOutPortB(iobase + MAC_REG_CHANNEL, (byChannel & 0x7F));
 477         MACvTimer0MicroSDelay(priv, SWITCH_CHANNEL_DELAY_AL7230);
 478         /* Set Channel[7] = 1 to tell H/W channel change is done. */
 479         VNSvOutPortB(iobase + MAC_REG_CHANNEL, (byChannel | 0x80));
 480
 481         return ret;
 482 }
 483
 484 /*
 485  * Description: Write to IF/RF, by embedded programming
 486  *
 487  * Parameters:
 488  *  In:
 489  *      iobase      - I/O base address
 490  *      dwData      - data to write
 491  *  Out:
 492  *      none
 493  *
 494  * Return Value: true if succeeded; false if failed.
 495  *
 496  */
 497 bool IFRFbWriteEmbedded(struct vnt_private *priv, unsigned long dwData)
 498 {
 499         void __iomem *iobase = priv->PortOffset;
 500         unsigned short ww;
 501         unsigned long dwValue;
 502
 503         VNSvOutPortD(iobase + MAC_REG_IFREGCTL, dwData);
 504
 505         /* W_MAX_TIMEOUT is the timeout period */
 506         for (ww = 0; ww < W_MAX_TIMEOUT; ww++) {
 507                 VNSvInPortD(iobase + MAC_REG_IFREGCTL, &dwValue);
 508                 if (dwValue & IFREGCTL_DONE)
 509                         break;
 510         }
 511
 512         if (ww == W_MAX_TIMEOUT)
 513                 return false;
 514
 515         return true;
 516 }
 517
 518 /*
 519  * Description: AIROHA IFRF chip init function
 520  *
 521  * Parameters:
 522  *  In:
 523  *      iobase      - I/O base address
 524  *  Out:
 525  *      none
 526  *
 527  * Return Value: true if succeeded; false if failed.
 528  *
 529  */
 530 static bool RFbAL2230Init(struct vnt_private *priv)
 531 {
 532         void __iomem *iobase = priv->PortOffset;
 533         int     ii;
 534         bool ret;
 535
 536         ret = true;
 537
 538         /* 3-wire control for normal mode */
 539         VNSvOutPortB(iobase + MAC_REG_SOFTPWRCTL, 0);
 540
 541         MACvWordRegBitsOn(iobase, MAC_REG_SOFTPWRCTL, (SOFTPWRCTL_SWPECTI  |
 542                                                          SOFTPWRCTL_TXPEINV));
 543         /* PLL  Off */
 544         MACvWordRegBitsOff(iobase, MAC_REG_SOFTPWRCTL, SOFTPWRCTL_SWPE3);
 545
 546         /* patch abnormal AL2230 frequency output */
 547         IFRFbWriteEmbedded(priv, (0x07168700 + (BY_AL2230_REG_LEN << 3) + IFREGCTL_REGW));
 548
 549         for (ii = 0; ii < CB_AL2230_INIT_SEQ; ii++)
 550                 ret &= IFRFbWriteEmbedded(priv, dwAL2230InitTable[ii]);
 551         MACvTimer0MicroSDelay(priv, 30); /* delay 30 us */
 552
 553         /* PLL On */
 554         MACvWordRegBitsOn(iobase, MAC_REG_SOFTPWRCTL, SOFTPWRCTL_SWPE3);
 555
 556         MACvTimer0MicroSDelay(priv, 150);/* 150us */
 557         ret &= IFRFbWriteEmbedded(priv, (0x00d80f00 + (BY_AL2230_REG_LEN << 3) + IFREGCTL_REGW));
 558         MACvTimer0MicroSDelay(priv, 30);/* 30us */
 559         ret &= IFRFbWriteEmbedded(priv, (0x00780f00 + (BY_AL2230_REG_LEN << 3) + IFREGCTL_REGW));
 560         MACvTimer0MicroSDelay(priv, 30);/* 30us */
 561         ret &= IFRFbWriteEmbedded(priv,
 562                                   dwAL2230InitTable[CB_AL2230_INIT_SEQ - 1]);
 563
 564         MACvWordRegBitsOn(iobase, MAC_REG_SOFTPWRCTL, (SOFTPWRCTL_SWPE3    |
 565                                                          SOFTPWRCTL_SWPE2    |
 566                                                          SOFTPWRCTL_SWPECTI  |
 567                                                          SOFTPWRCTL_TXPEINV));
 568
 569         /* 3-wire control for power saving mode */
 570         VNSvOutPortB(iobase + MAC_REG_PSPWRSIG, (PSSIG_WPE3 | PSSIG_WPE2)); /* 1100 0000 */
 571
 572         return ret;
 573 }
 574
 575 static bool RFbAL2230SelectChannel(struct vnt_private *priv, unsigned char byChannel)
 576 {
 577         void __iomem *iobase = priv->PortOffset;
 578         bool ret;
 579
 580         ret = true;
 581
 582         ret &= IFRFbWriteEmbedded(priv, dwAL2230ChannelTable0[byChannel - 1]);
 583         ret &= IFRFbWriteEmbedded(priv, dwAL2230ChannelTable1[byChannel - 1]);
 584
 585         /* Set Channel[7] = 0 to tell H/W channel is changing now. */
 586         VNSvOutPortB(iobase + MAC_REG_CHANNEL, (byChannel & 0x7F));
 587         MACvTimer0MicroSDelay(priv, SWITCH_CHANNEL_DELAY_AL2230);
 588         /* Set Channel[7] = 1 to tell H/W channel change is done. */
 589         VNSvOutPortB(iobase + MAC_REG_CHANNEL, (byChannel | 0x80));
 590
 591         return ret;
 592 }
 593
 594 /*
 595  * Description: RF init function
 596  *
 597  * Parameters:
 598  *  In:
 599  *      byBBType
 600  *      byRFType
 601  *  Out:
 602  *      none
 603  *
 604  * Return Value: true if succeeded; false if failed.
 605  *
 606  */
 607 bool RFbInit(struct vnt_private *priv)
 608 {
 609         bool ret = true;
 610
 611         switch (priv->byRFType) {
 612         case RF_AIROHA:
 613         case RF_AL2230S:
 614                 priv->byMaxPwrLevel = AL2230_PWR_IDX_LEN;
 615                 ret = RFbAL2230Init(priv);
 616                 break;
 617         case RF_AIROHA7230:
 618                 priv->byMaxPwrLevel = AL7230_PWR_IDX_LEN;
 619                 ret = s_bAL7230Init(priv);
 620                 break;
 621         case RF_NOTHING:
 622                 ret = true;
 623                 break;
 624         default:
 625                 ret = false;
 626                 break;
 627         }
 628         return ret;
 629 }
 630
 631 /*
 632  * Description: Select channel
 633  *
 634  * Parameters:
 635  *  In:
 636  *      byRFType
 637  *      byChannel    - Channel number
 638  *  Out:
 639  *      none
 640  *
 641  * Return Value: true if succeeded; false if failed.
 642  *
 643  */
 644 bool RFbSelectChannel(struct vnt_private *priv, unsigned char byRFType,
 645                       u16 byChannel)
 646 {
 647         bool ret = true;
 648
 649         switch (byRFType) {
 650         case RF_AIROHA:
 651         case RF_AL2230S:
 652                 ret = RFbAL2230SelectChannel(priv, byChannel);
 653                 break;
 654                 /*{{ RobertYu: 20050104 */
 655         case RF_AIROHA7230:
 656                 ret = s_bAL7230SelectChannel(priv, byChannel);
 657                 break;
 658                 /*}} RobertYu */
 659         case RF_NOTHING:
 660                 ret = true;
 661                 break;
 662         default:
 663                 ret = false;
 664                 break;
 665         }
 666         return ret;
 667 }
 668
 669 /*
 670  * Description: Write WakeProgSyn
 671  *
 672  * Parameters:
 673  *  In:
 674  *      iobase      - I/O base address
 675  *      uChannel    - channel number
 676  *      bySleepCnt  - SleepProgSyn count
 677  *
 678  * Return Value: None.
 679  *
 680  */
 681 bool RFvWriteWakeProgSyn(struct vnt_private *priv, unsigned char byRFType,
 682                          u16 uChannel)
 683 {
 684         void __iomem *iobase = priv->PortOffset;
 685         int   ii;
 686         unsigned char byInitCount = 0;
 687         unsigned char bySleepCount = 0;
 688
 689         VNSvOutPortW(iobase + MAC_REG_MISCFFNDEX, 0);
 690         switch (byRFType) {
 691         case RF_AIROHA:
 692         case RF_AL2230S:
 693
 694                 if (uChannel > CB_MAX_CHANNEL_24G)
 695                         return false;
 696
 697                  /* Init Reg + Channel Reg (2) */
 698                 byInitCount = CB_AL2230_INIT_SEQ + 2;
 699                 bySleepCount = 0;
 700                 if (byInitCount > (MISCFIFO_SYNDATASIZE - bySleepCount))
 701                         return false;
 702
 703                 for (ii = 0; ii < CB_AL2230_INIT_SEQ; ii++)
 704                         MACvSetMISCFifo(priv, (unsigned short)(MISCFIFO_SYNDATA_IDX + ii), dwAL2230InitTable[ii]);
 705
 706                 MACvSetMISCFifo(priv, (unsigned short)(MISCFIFO_SYNDATA_IDX + ii), dwAL2230ChannelTable0[uChannel - 1]);
 707                 ii++;
 708                 MACvSetMISCFifo(priv, (unsigned short)(MISCFIFO_SYNDATA_IDX + ii), dwAL2230ChannelTable1[uChannel - 1]);
 709                 break;
 710
 711                 /* Need to check, PLLON need to be low for channel setting */
 712         case RF_AIROHA7230:
 713                  /* Init Reg + Channel Reg (3) */
 714                 byInitCount = CB_AL7230_INIT_SEQ + 3;
 715                 bySleepCount = 0;
 716                 if (byInitCount > (MISCFIFO_SYNDATASIZE - bySleepCount))
 717                         return false;
 718
 719                 if (uChannel <= CB_MAX_CHANNEL_24G) {
 720                         for (ii = 0; ii < CB_AL7230_INIT_SEQ; ii++)
 721                                 MACvSetMISCFifo(priv, (unsigned short)(MISCFIFO_SYNDATA_IDX + ii), dwAL7230InitTable[ii]);
 722                 } else {
 723                         for (ii = 0; ii < CB_AL7230_INIT_SEQ; ii++)
 724                                 MACvSetMISCFifo(priv, (unsigned short)(MISCFIFO_SYNDATA_IDX + ii), dwAL7230InitTableAMode[ii]);
 725                 }
 726
 727                 MACvSetMISCFifo(priv, (unsigned short)(MISCFIFO_SYNDATA_IDX + ii), dwAL7230ChannelTable0[uChannel - 1]);
 728                 ii++;
 729                 MACvSetMISCFifo(priv, (unsigned short)(MISCFIFO_SYNDATA_IDX + ii), dwAL7230ChannelTable1[uChannel - 1]);
 730                 ii++;
 731                 MACvSetMISCFifo(priv, (unsigned short)(MISCFIFO_SYNDATA_IDX + ii), dwAL7230ChannelTable2[uChannel - 1]);
 732                 break;
 733
 734         case RF_NOTHING:
 735                 return true;
 736
 737         default:
 738                 return false;
 739         }
 740
 741         MACvSetMISCFifo(priv, MISCFIFO_SYNINFO_IDX, (unsigned long)MAKEWORD(bySleepCount, byInitCount));
 742
 743         return true;
 744 }
 745
 746 /*
 747  * Description: Set Tx power
 748  *
 749  * Parameters:
 750  *  In:
 751  *      iobase         - I/O base address
 752  *      dwRFPowerTable - RF Tx Power Setting
 753  *  Out:
 754  *      none
 755  *
 756  * Return Value: true if succeeded; false if failed.
 757  *
 758  */
 759 bool RFbSetPower(struct vnt_private *priv, unsigned int rate, u16 uCH)
 760 {
 761         bool ret;
 762         unsigned char byPwr = 0;
 763         unsigned char byDec = 0;
 764
 765         if (priv->dwDiagRefCount != 0)
 766                 return true;
 767
 768         if ((uCH < 1) || (uCH > CB_MAX_CHANNEL))
 769                 return false;
 770
 771         switch (rate) {
 772         case RATE_1M:
 773         case RATE_2M:
 774         case RATE_5M:
 775         case RATE_11M:
 776                 if (uCH > CB_MAX_CHANNEL_24G)
 777                         return false;
 778
 779                 byPwr = priv->abyCCKPwrTbl[uCH];
 780                 break;
 781         case RATE_6M:
 782         case RATE_9M:
 783         case RATE_12M:
 784         case RATE_18M:
 785                 byPwr = priv->abyOFDMPwrTbl[uCH];
 786                 if (priv->byRFType == RF_UW2452)
 787                         byDec = byPwr + 14;
 788                 else
 789                         byDec = byPwr + 10;
 790
 791                 if (byDec >= priv->byMaxPwrLevel)
 792                         byDec = priv->byMaxPwrLevel - 1;
 793
 794                 byPwr = byDec;
 795                 break;
 796         case RATE_24M:
 797         case RATE_36M:
 798         case RATE_48M:
 799         case RATE_54M:
 800                 byPwr = priv->abyOFDMPwrTbl[uCH];
 801                 break;
 802         }
 803
 804         if (priv->byCurPwr == byPwr)
 805                 return true;
 806
 807         ret = RFbRawSetPower(priv, byPwr, rate);
 808         if (ret)
 809                 priv->byCurPwr = byPwr;
 810
 811         return ret;
 812 }
 813
 814 /*
 815  * Description: Set Tx power
 816  *
 817  * Parameters:
 818  *  In:
 819  *      iobase         - I/O base address
 820  *      dwRFPowerTable - RF Tx Power Setting
 821  *  Out:
 822  *      none
 823  *
 824  * Return Value: true if succeeded; false if failed.
 825  *
 826  */
 827
 828 bool RFbRawSetPower(struct vnt_private *priv, unsigned char byPwr,
 829                     unsigned int rate)
 830 {
 831         bool ret = true;
 832         unsigned long dwMax7230Pwr = 0;
 833
 834         if (byPwr >=  priv->byMaxPwrLevel)
 835                 return false;
 836
 837         switch (priv->byRFType) {
 838         case RF_AIROHA:
 839                 ret &= IFRFbWriteEmbedded(priv, dwAL2230PowerTable[byPwr]);
 840                 if (rate <= RATE_11M)
 841                         ret &= IFRFbWriteEmbedded(priv, 0x0001B400 + (BY_AL2230_REG_LEN << 3) + IFREGCTL_REGW);
 842                 else
 843                         ret &= IFRFbWriteEmbedded(priv, 0x0005A400 + (BY_AL2230_REG_LEN << 3) + IFREGCTL_REGW);
 844
 845                 break;
 846
 847         case RF_AL2230S:
 848                 ret &= IFRFbWriteEmbedded(priv, dwAL2230PowerTable[byPwr]);
 849                 if (rate <= RATE_11M) {
 850                         ret &= IFRFbWriteEmbedded(priv, 0x040C1400 + (BY_AL2230_REG_LEN << 3) + IFREGCTL_REGW);
 851                         ret &= IFRFbWriteEmbedded(priv, 0x00299B00 + (BY_AL2230_REG_LEN << 3) + IFREGCTL_REGW);
 852                 } else {
 853                         ret &= IFRFbWriteEmbedded(priv, 0x0005A400 + (BY_AL2230_REG_LEN << 3) + IFREGCTL_REGW);
 854                         ret &= IFRFbWriteEmbedded(priv, 0x00099B00 + (BY_AL2230_REG_LEN << 3) + IFREGCTL_REGW);
 855                 }
 856
 857                 break;
 858
 859         case RF_AIROHA7230:
 860                 /* 0x080F1B00 for 3 wire control TxGain(D10)
 861                  * and 0x31 as TX Gain value
 862                  */
 863                 dwMax7230Pwr = 0x080C0B00 | ((byPwr) << 12) |
 864                         (BY_AL7230_REG_LEN << 3)  | IFREGCTL_REGW;
 865
 866                 ret &= IFRFbWriteEmbedded(priv, dwMax7230Pwr);
 867                 break;
 868
 869         default:
 870                 break;
 871         }
 872         return ret;
 873 }
 874
 875 /*
 876  *
 877  * Routine Description:
 878  *     Translate RSSI to dBm
 879  *
 880  * Parameters:
 881  *  In:
 882  *      priv         - The adapter to be translated
 883  *      byCurrRSSI      - RSSI to be translated
 884  *  Out:
 885  *      pdwdbm          - Translated dbm number
 886  *
 887  * Return Value: none
 888  *
 889  */
 890 void
 891 RFvRSSITodBm(struct vnt_private *priv, unsigned char byCurrRSSI, long *pldBm)
 892 {
 893         unsigned char byIdx = (((byCurrRSSI & 0xC0) >> 6) & 0x03);
 894         long b = (byCurrRSSI & 0x3F);
 895         long a = 0;
 896         unsigned char abyAIROHARF[4] = {0, 18, 0, 40};
 897
 898         switch (priv->byRFType) {
 899         case RF_AIROHA:
 900         case RF_AL2230S:
 901         case RF_AIROHA7230:
 902                 a = abyAIROHARF[byIdx];
 903                 break;
 904         default:
 905                 break;
 906         }
 907
 908         *pldBm = -1 * (a + b * 2);
 909 }
 910
 911 /* Post processing for the 11b/g and 11a.
 912  * for save time on changing Reg2,3,5,7,10,12,15
 913  */
 914 bool RFbAL7230SelectChannelPostProcess(struct vnt_private *priv,
 915                                        u16 byOldChannel,
 916                                        u16 byNewChannel)
 917 {
 918         bool ret;
 919
 920         ret = true;
 921
 922         /* if change between 11 b/g and 11a need to update the following
 923          * register
 924          * Channel Index 1~14
 925          */
 926         if ((byOldChannel <= CB_MAX_CHANNEL_24G) && (byNewChannel > CB_MAX_CHANNEL_24G)) {
 927                 /* Change from 2.4G to 5G [Reg] */
 928                 ret &= IFRFbWriteEmbedded(priv, dwAL7230InitTableAMode[2]);
 929                 ret &= IFRFbWriteEmbedded(priv, dwAL7230InitTableAMode[3]);
 930                 ret &= IFRFbWriteEmbedded(priv, dwAL7230InitTableAMode[5]);
 931                 ret &= IFRFbWriteEmbedded(priv, dwAL7230InitTableAMode[7]);
 932                 ret &= IFRFbWriteEmbedded(priv, dwAL7230InitTableAMode[10]);
 933                 ret &= IFRFbWriteEmbedded(priv, dwAL7230InitTableAMode[12]);
 934                 ret &= IFRFbWriteEmbedded(priv, dwAL7230InitTableAMode[15]);
 935         } else if ((byOldChannel > CB_MAX_CHANNEL_24G) && (byNewChannel <= CB_MAX_CHANNEL_24G)) {
 936                 /* Change from 5G to 2.4G [Reg] */
 937                 ret &= IFRFbWriteEmbedded(priv, dwAL7230InitTable[2]);
 938                 ret &= IFRFbWriteEmbedded(priv, dwAL7230InitTable[3]);
 939                 ret &= IFRFbWriteEmbedded(priv, dwAL7230InitTable[5]);
 940                 ret &= IFRFbWriteEmbedded(priv, dwAL7230InitTable[7]);
 941                 ret &= IFRFbWriteEmbedded(priv, dwAL7230InitTable[10]);
 942                 ret &= IFRFbWriteEmbedded(priv, dwAL7230InitTable[12]);
 943                 ret &= IFRFbWriteEmbedded(priv, dwAL7230InitTable[15]);
 944         }
 945
 946         return ret;
 947 }