drivers/net/ethernet/marvell/mv643xx_eth.c

   1 /*
   2  * Driver for Marvell Discovery (MV643XX) and Marvell Orion ethernet ports
   3  * Copyright (C) 2002 Matthew Dharm <mdharm@momenco.com>
   4  *
   5  * Based on the 64360 driver from:
   6  * Copyright (C) 2002 Rabeeh Khoury <rabeeh@galileo.co.il>
   7  *                    Rabeeh Khoury <rabeeh@marvell.com>
   8  *
   9  * Copyright (C) 2003 PMC-Sierra, Inc.,
  10  *      written by Manish Lachwani
  11  *
  12  * Copyright (C) 2003 Ralf Baechle <ralf@linux-mips.org>
  13  *
  14  * Copyright (C) 2004-2006 MontaVista Software, Inc.
  15  *                         Dale Farnsworth <dale@farnsworth.org>
  16  *
  17  * Copyright (C) 2004 Steven J. Hill <sjhill1@rockwellcollins.com>
  18  *                                   <sjhill@realitydiluted.com>
  19  *
  20  * Copyright (C) 2007-2008 Marvell Semiconductor
  21  *                         Lennert Buytenhek <buytenh@marvell.com>
  22  *
  23  * Copyright (C) 2013 Michael Stapelberg <michael@stapelberg.de>
  24  *
  25  * This program is free software; you can redistribute it and/or
  26  * modify it under the terms of the GNU General Public License
  27  * as published by the Free Software Foundation; either version 2
  28  * of the License, or (at your option) any later version.
  29  *
  30  * This program is distributed in the hope that it will be useful,
  31  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  32  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  33  * GNU General Public License for more details.
  34  *
  35  * You should have received a copy of the GNU General Public License
  36  * along with this program; if not, see <http://www.gnu.org/licenses/>.
  37  */
  38
  39 #define pr_fmt(fmt) KBUILD_MODNAME ": " fmt
  40
  41 #include <linux/init.h>
  42 #include <linux/dma-mapping.h>
  43 #include <linux/in.h>
  44 #include <linux/ip.h>
  45 #include <net/tso.h>
  46 #include <linux/tcp.h>
  47 #include <linux/udp.h>
  48 #include <linux/etherdevice.h>
  49 #include <linux/delay.h>
  50 #include <linux/ethtool.h>
  51 #include <linux/platform_device.h>
  52 #include <linux/module.h>
  53 #include <linux/kernel.h>
  54 #include <linux/spinlock.h>
  55 #include <linux/workqueue.h>
  56 #include <linux/phy.h>
  57 #include <linux/mv643xx_eth.h>
  58 #include <linux/io.h>
  59 #include <linux/interrupt.h>
  60 #include <linux/types.h>
  61 #include <linux/slab.h>
  62 #include <linux/clk.h>
  63 #include <linux/of.h>
  64 #include <linux/of_irq.h>
  65 #include <linux/of_net.h>
  66 #include <linux/of_mdio.h>
  67
  68 static char mv643xx_eth_driver_name[] = "mv643xx_eth";
  69 static char mv643xx_eth_driver_version[] = "1.4";
  70
  71
  72 /*
  73  * Registers shared between all ports.
  74  */
  75 #define PHY_ADDR                        0x0000
  76 #define WINDOW_BASE(w)                  (0x0200 + ((w) << 3))
  77 #define WINDOW_SIZE(w)                  (0x0204 + ((w) << 3))
  78 #define WINDOW_REMAP_HIGH(w)            (0x0280 + ((w) << 2))
  79 #define WINDOW_BAR_ENABLE               0x0290
  80 #define WINDOW_PROTECT(w)               (0x0294 + ((w) << 4))
  81
  82 /*
  83  * Main per-port registers.  These live at offset 0x0400 for
  84  * port #0, 0x0800 for port #1, and 0x0c00 for port #2.
  85  */
  86 #define PORT_CONFIG                     0x0000
  87 #define  UNICAST_PROMISCUOUS_MODE       0x00000001
  88 #define PORT_CONFIG_EXT                 0x0004
  89 #define MAC_ADDR_LOW                    0x0014
  90 #define MAC_ADDR_HIGH                   0x0018
  91 #define SDMA_CONFIG                     0x001c
  92 #define  TX_BURST_SIZE_16_64BIT         0x01000000
  93 #define  TX_BURST_SIZE_4_64BIT          0x00800000
  94 #define  BLM_TX_NO_SWAP                 0x00000020
  95 #define  BLM_RX_NO_SWAP                 0x00000010
  96 #define  RX_BURST_SIZE_16_64BIT         0x00000008
  97 #define  RX_BURST_SIZE_4_64BIT          0x00000004
  98 #define PORT_SERIAL_CONTROL             0x003c
  99 #define  SET_MII_SPEED_TO_100           0x01000000
 100 #define  SET_GMII_SPEED_TO_1000         0x00800000
 101 #define  SET_FULL_DUPLEX_MODE           0x00200000
 102 #define  MAX_RX_PACKET_9700BYTE         0x000a0000
 103 #define  DISABLE_AUTO_NEG_SPEED_GMII    0x00002000
 104 #define  DO_NOT_FORCE_LINK_FAIL         0x00000400
 105 #define  SERIAL_PORT_CONTROL_RESERVED   0x00000200
 106 #define  DISABLE_AUTO_NEG_FOR_FLOW_CTRL 0x00000008
 107 #define  DISABLE_AUTO_NEG_FOR_DUPLEX    0x00000004
 108 #define  FORCE_LINK_PASS                0x00000002
 109 #define  SERIAL_PORT_ENABLE             0x00000001
 110 #define PORT_STATUS                     0x0044
 111 #define  TX_FIFO_EMPTY                  0x00000400
 112 #define  TX_IN_PROGRESS                 0x00000080
 113 #define  PORT_SPEED_MASK                0x00000030
 114 #define  PORT_SPEED_1000                0x00000010
 115 #define  PORT_SPEED_100                 0x00000020
 116 #define  PORT_SPEED_10                  0x00000000
 117 #define  FLOW_CONTROL_ENABLED           0x00000008
 118 #define  FULL_DUPLEX                    0x00000004
 119 #define  LINK_UP                        0x00000002
 120 #define TXQ_COMMAND                     0x0048
 121 #define TXQ_FIX_PRIO_CONF               0x004c
 122 #define PORT_SERIAL_CONTROL1            0x004c
 123 #define  CLK125_BYPASS_EN               0x00000010
 124 #define TX_BW_RATE                      0x0050
 125 #define TX_BW_MTU                       0x0058
 126 #define TX_BW_BURST                     0x005c
 127 #define INT_CAUSE                       0x0060
 128 #define  INT_TX_END                     0x07f80000
 129 #define  INT_TX_END_0                   0x00080000
 130 #define  INT_RX                         0x000003fc
 131 #define  INT_RX_0                       0x00000004
 132 #define  INT_EXT                        0x00000002
 133 #define INT_CAUSE_EXT                   0x0064
 134 #define  INT_EXT_LINK_PHY               0x00110000
 135 #define  INT_EXT_TX                     0x000000ff
 136 #define INT_MASK                        0x0068
 137 #define INT_MASK_EXT                    0x006c
 138 #define TX_FIFO_URGENT_THRESHOLD        0x0074
 139 #define RX_DISCARD_FRAME_CNT            0x0084
 140 #define RX_OVERRUN_FRAME_CNT            0x0088
 141 #define TXQ_FIX_PRIO_CONF_MOVED         0x00dc
 142 #define TX_BW_RATE_MOVED                0x00e0
 143 #define TX_BW_MTU_MOVED                 0x00e8
 144 #define TX_BW_BURST_MOVED               0x00ec
 145 #define RXQ_CURRENT_DESC_PTR(q)         (0x020c + ((q) << 4))
 146 #define RXQ_COMMAND                     0x0280
 147 #define TXQ_CURRENT_DESC_PTR(q)         (0x02c0 + ((q) << 2))
 148 #define TXQ_BW_TOKENS(q)                (0x0300 + ((q) << 4))
 149 #define TXQ_BW_CONF(q)                  (0x0304 + ((q) << 4))
 150 #define TXQ_BW_WRR_CONF(q)              (0x0308 + ((q) << 4))
 151
 152 /*
 153  * Misc per-port registers.
 154  */
 155 #define MIB_COUNTERS(p)                 (0x1000 + ((p) << 7))
 156 #define SPECIAL_MCAST_TABLE(p)          (0x1400 + ((p) << 10))
 157 #define OTHER_MCAST_TABLE(p)            (0x1500 + ((p) << 10))
 158 #define UNICAST_TABLE(p)                (0x1600 + ((p) << 10))
 159
 160
 161 /*
 162  * SDMA configuration register default value.
 163  */
 164 #if defined(__BIG_ENDIAN)
 165 #define PORT_SDMA_CONFIG_DEFAULT_VALUE          \
 166                 (RX_BURST_SIZE_4_64BIT  |       \
 167                  TX_BURST_SIZE_4_64BIT)
 168 #elif defined(__LITTLE_ENDIAN)
 169 #define PORT_SDMA_CONFIG_DEFAULT_VALUE          \
 170                 (RX_BURST_SIZE_4_64BIT  |       \
 171                  BLM_RX_NO_SWAP         |       \
 172                  BLM_TX_NO_SWAP         |       \
 173                  TX_BURST_SIZE_4_64BIT)
 174 #else
 175 #error One of __BIG_ENDIAN or __LITTLE_ENDIAN must be defined
 176 #endif
 177
 178
 179 /*
 180  * Misc definitions.
 181  */
 182 #define DEFAULT_RX_QUEUE_SIZE   128
 183 #define DEFAULT_TX_QUEUE_SIZE   512
 184 #define SKB_DMA_REALIGN         ((PAGE_SIZE - NET_SKB_PAD) % SMP_CACHE_BYTES)
 185
 186 /* Max number of allowed TCP segments for software TSO */
 187 #define MV643XX_MAX_TSO_SEGS 100
 188 #define MV643XX_MAX_SKB_DESCS (MV643XX_MAX_TSO_SEGS * 2 + MAX_SKB_FRAGS)
 189
 190 #define IS_TSO_HEADER(txq, addr) \
 191         ((addr >= txq->tso_hdrs_dma) && \
 192          (addr < txq->tso_hdrs_dma + txq->tx_ring_size * TSO_HEADER_SIZE))
 193
 194 #define DESC_DMA_MAP_SINGLE 0
 195 #define DESC_DMA_MAP_PAGE 1
 196
 197 /*
 198  * RX/TX descriptors.
 199  */
 200 #if defined(__BIG_ENDIAN)
 201 struct rx_desc {
 202         u16 byte_cnt;           /* Descriptor buffer byte count         */
 203         u16 buf_size;           /* Buffer size                          */
 204         u32 cmd_sts;            /* Descriptor command status            */
 205         u32 next_desc_ptr;      /* Next descriptor pointer              */
 206         u32 buf_ptr;            /* Descriptor buffer pointer            */
 207 };
 208
 209 struct tx_desc {
 210         u16 byte_cnt;           /* buffer byte count                    */
 211         u16 l4i_chk;            /* CPU provided TCP checksum            */
 212         u32 cmd_sts;            /* Command/status field                 */
 213         u32 next_desc_ptr;      /* Pointer to next descriptor           */
 214         u32 buf_ptr;            /* pointer to buffer for this descriptor*/
 215 };
 216 #elif defined(__LITTLE_ENDIAN)
 217 struct rx_desc {
 218         u32 cmd_sts;            /* Descriptor command status            */
 219         u16 buf_size;           /* Buffer size                          */
 220         u16 byte_cnt;           /* Descriptor buffer byte count         */
 221         u32 buf_ptr;            /* Descriptor buffer pointer            */
 222         u32 next_desc_ptr;      /* Next descriptor pointer              */
 223 };
 224
 225 struct tx_desc {
 226         u32 cmd_sts;            /* Command/status field                 */
 227         u16 l4i_chk;            /* CPU provided TCP checksum            */
 228         u16 byte_cnt;           /* buffer byte count                    */
 229         u32 buf_ptr;            /* pointer to buffer for this descriptor*/
 230         u32 next_desc_ptr;      /* Pointer to next descriptor           */
 231 };
 232 #else
 233 #error One of __BIG_ENDIAN or __LITTLE_ENDIAN must be defined
 234 #endif
 235
 236 /* RX & TX descriptor command */
 237 #define BUFFER_OWNED_BY_DMA             0x80000000
 238
 239 /* RX & TX descriptor status */
 240 #define ERROR_SUMMARY                   0x00000001
 241
 242 /* RX descriptor status */
 243 #define LAYER_4_CHECKSUM_OK             0x40000000
 244 #define RX_ENABLE_INTERRUPT             0x20000000
 245 #define RX_FIRST_DESC                   0x08000000
 246 #define RX_LAST_DESC                    0x04000000
 247 #define RX_IP_HDR_OK                    0x02000000
 248 #define RX_PKT_IS_IPV4                  0x01000000
 249 #define RX_PKT_IS_ETHERNETV2            0x00800000
 250 #define RX_PKT_LAYER4_TYPE_MASK         0x00600000
 251 #define RX_PKT_LAYER4_TYPE_TCP_IPV4     0x00000000
 252 #define RX_PKT_IS_VLAN_TAGGED           0x00080000
 253
 254 /* TX descriptor command */
 255 #define TX_ENABLE_INTERRUPT             0x00800000
 256 #define GEN_CRC                         0x00400000
 257 #define TX_FIRST_DESC                   0x00200000
 258 #define TX_LAST_DESC                    0x00100000
 259 #define ZERO_PADDING                    0x00080000
 260 #define GEN_IP_V4_CHECKSUM              0x00040000
 261 #define GEN_TCP_UDP_CHECKSUM            0x00020000
 262 #define UDP_FRAME                       0x00010000
 263 #define MAC_HDR_EXTRA_4_BYTES           0x00008000
 264 #define GEN_TCP_UDP_CHK_FULL            0x00000400
 265 #define MAC_HDR_EXTRA_8_BYTES           0x00000200
 266
 267 #define TX_IHL_SHIFT                    11
 268
 269
 270 /* global *******************************************************************/
 271 struct mv643xx_eth_shared_private {
 272         /*
 273          * Ethernet controller base address.
 274          */
 275         void __iomem *base;
 276
 277         /*
 278          * Per-port MBUS window access register value.
 279          */
 280         u32 win_protect;
 281
 282         /*
 283          * Hardware-specific parameters.
 284          */
 285         int extended_rx_coal_limit;
 286         int tx_bw_control;
 287         int tx_csum_limit;
 288         struct clk *clk;
 289 };
 290
 291 #define TX_BW_CONTROL_ABSENT            0
 292 #define TX_BW_CONTROL_OLD_LAYOUT        1
 293 #define TX_BW_CONTROL_NEW_LAYOUT        2
 294
 295 static int mv643xx_eth_open(struct net_device *dev);
 296 static int mv643xx_eth_stop(struct net_device *dev);
 297
 298
 299 /* per-port *****************************************************************/
 300 struct mib_counters {
 301         u64 good_octets_received;
 302         u32 bad_octets_received;
 303         u32 internal_mac_transmit_err;
 304         u32 good_frames_received;
 305         u32 bad_frames_received;
 306         u32 broadcast_frames_received;
 307         u32 multicast_frames_received;
 308         u32 frames_64_octets;
 309         u32 frames_65_to_127_octets;
 310         u32 frames_128_to_255_octets;
 311         u32 frames_256_to_511_octets;
 312         u32 frames_512_to_1023_octets;
 313         u32 frames_1024_to_max_octets;
 314         u64 good_octets_sent;
 315         u32 good_frames_sent;
 316         u32 excessive_collision;
 317         u32 multicast_frames_sent;
 318         u32 broadcast_frames_sent;
 319         u32 unrec_mac_control_received;
 320         u32 fc_sent;
 321         u32 good_fc_received;
 322         u32 bad_fc_received;
 323         u32 undersize_received;
 324         u32 fragments_received;
 325         u32 oversize_received;
 326         u32 jabber_received;
 327         u32 mac_receive_error;
 328         u32 bad_crc_event;
 329         u32 collision;
 330         u32 late_collision;
 331         /* Non MIB hardware counters */
 332         u32 rx_discard;
 333         u32 rx_overrun;
 334 };
 335
 336 struct rx_queue {
 337         int index;
 338
 339         int rx_ring_size;
 340
 341         int rx_desc_count;
 342         int rx_curr_desc;
 343         int rx_used_desc;
 344
 345         struct rx_desc *rx_desc_area;
 346         dma_addr_t rx_desc_dma;
 347         int rx_desc_area_size;
 348         struct sk_buff **rx_skb;
 349 };
 350
 351 struct tx_queue {
 352         int index;
 353
 354         int tx_ring_size;
 355
 356         int tx_desc_count;
 357         int tx_curr_desc;
 358         int tx_used_desc;
 359
 360         int tx_stop_threshold;
 361         int tx_wake_threshold;
 362
 363         char *tso_hdrs;
 364         dma_addr_t tso_hdrs_dma;
 365
 366         struct tx_desc *tx_desc_area;
 367         char *tx_desc_mapping; /* array to track the type of the dma mapping */
 368         dma_addr_t tx_desc_dma;
 369         int tx_desc_area_size;
 370
 371         struct sk_buff_head tx_skb;
 372
 373         unsigned long tx_packets;
 374         unsigned long tx_bytes;
 375         unsigned long tx_dropped;
 376 };
 377
 378 struct mv643xx_eth_private {
 379         struct mv643xx_eth_shared_private *shared;
 380         void __iomem *base;
 381         int port_num;
 382
 383         struct net_device *dev;
 384
 385         struct timer_list mib_counters_timer;
 386         spinlock_t mib_counters_lock;
 387         struct mib_counters mib_counters;
 388
 389         struct work_struct tx_timeout_task;
 390
 391         struct napi_struct napi;
 392         u32 int_mask;
 393         u8 oom;
 394         u8 work_link;
 395         u8 work_tx;
 396         u8 work_tx_end;
 397         u8 work_rx;
 398         u8 work_rx_refill;
 399
 400         int skb_size;
 401
 402         /*
 403          * RX state.
 404          */
 405         int rx_ring_size;
 406         unsigned long rx_desc_sram_addr;
 407         int rx_desc_sram_size;
 408         int rxq_count;
 409         struct timer_list rx_oom;
 410         struct rx_queue rxq[8];
 411
 412         /*
 413          * TX state.
 414          */
 415         int tx_ring_size;
 416         unsigned long tx_desc_sram_addr;
 417         int tx_desc_sram_size;
 418         int txq_count;
 419         struct tx_queue txq[8];
 420
 421         /*
 422          * Hardware-specific parameters.
 423          */
 424         struct clk *clk;
 425         unsigned int t_clk;
 426 };
 427
 428
 429 /* port register accessors **************************************************/
 430 static inline u32 rdl(struct mv643xx_eth_private *mp, int offset)
 431 {
 432         return readl(mp->shared->base + offset);
 433 }
 434
 435 static inline u32 rdlp(struct mv643xx_eth_private *mp, int offset)
 436 {
 437         return readl(mp->base + offset);
 438 }
 439
 440 static inline void wrl(struct mv643xx_eth_private *mp, int offset, u32 data)
 441 {
 442         writel(data, mp->shared->base + offset);
 443 }
 444
 445 static inline void wrlp(struct mv643xx_eth_private *mp, int offset, u32 data)
 446 {
 447         writel(data, mp->base + offset);
 448 }
 449
 450
 451 /* rxq/txq helper functions *************************************************/
 452 static struct mv643xx_eth_private *rxq_to_mp(struct rx_queue *rxq)
 453 {
 454         return container_of(rxq, struct mv643xx_eth_private, rxq[rxq->index]);
 455 }
 456
 457 static struct mv643xx_eth_private *txq_to_mp(struct tx_queue *txq)
 458 {
 459         return container_of(txq, struct mv643xx_eth_private, txq[txq->index]);
 460 }
 461
 462 static void rxq_enable(struct rx_queue *rxq)
 463 {
 464         struct mv643xx_eth_private *mp = rxq_to_mp(rxq);
 465         wrlp(mp, RXQ_COMMAND, 1 << rxq->index);
 466 }
 467
 468 static void rxq_disable(struct rx_queue *rxq)
 469 {
 470         struct mv643xx_eth_private *mp = rxq_to_mp(rxq);
 471         u8 mask = 1 << rxq->index;
 472
 473         wrlp(mp, RXQ_COMMAND, mask << 8);
 474         while (rdlp(mp, RXQ_COMMAND) & mask)
 475                 udelay(10);
 476 }
 477
 478 static void txq_reset_hw_ptr(struct tx_queue *txq)
 479 {
 480         struct mv643xx_eth_private *mp = txq_to_mp(txq);
 481         u32 addr;
 482
 483         addr = (u32)txq->tx_desc_dma;
 484         addr += txq->tx_curr_desc * sizeof(struct tx_desc);
 485         wrlp(mp, TXQ_CURRENT_DESC_PTR(txq->index), addr);
 486 }
 487
 488 static void txq_enable(struct tx_queue *txq)
 489 {
 490         struct mv643xx_eth_private *mp = txq_to_mp(txq);
 491         wrlp(mp, TXQ_COMMAND, 1 << txq->index);
 492 }
 493
 494 static void txq_disable(struct tx_queue *txq)
 495 {
 496         struct mv643xx_eth_private *mp = txq_to_mp(txq);
 497         u8 mask = 1 << txq->index;
 498
 499         wrlp(mp, TXQ_COMMAND, mask << 8);
 500         while (rdlp(mp, TXQ_COMMAND) & mask)
 501                 udelay(10);
 502 }
 503
 504 static void txq_maybe_wake(struct tx_queue *txq)
 505 {
 506         struct mv643xx_eth_private *mp = txq_to_mp(txq);
 507         struct netdev_queue *nq = netdev_get_tx_queue(mp->dev, txq->index);
 508
 509         if (netif_tx_queue_stopped(nq)) {
 510                 __netif_tx_lock(nq, smp_processor_id());
 511                 if (txq->tx_desc_count <= txq->tx_wake_threshold)
 512                         netif_tx_wake_queue(nq);
 513                 __netif_tx_unlock(nq);
 514         }
 515 }
 516
 517 static int rxq_process(struct rx_queue *rxq, int budget)
 518 {
 519         struct mv643xx_eth_private *mp = rxq_to_mp(rxq);
 520         struct net_device_stats *stats = &mp->dev->stats;
 521         int rx;
 522
 523         rx = 0;
 524         while (rx < budget && rxq->rx_desc_count) {
 525                 struct rx_desc *rx_desc;
 526                 unsigned int cmd_sts;
 527                 struct sk_buff *skb;
 528                 u16 byte_cnt;
 529
 530                 rx_desc = &rxq->rx_desc_area[rxq->rx_curr_desc];
 531
 532                 cmd_sts = rx_desc->cmd_sts;
 533                 if (cmd_sts & BUFFER_OWNED_BY_DMA)
 534                         break;
 535                 rmb();
 536
 537                 skb = rxq->rx_skb[rxq->rx_curr_desc];
 538                 rxq->rx_skb[rxq->rx_curr_desc] = NULL;
 539
 540                 rxq->rx_curr_desc++;
 541                 if (rxq->rx_curr_desc == rxq->rx_ring_size)
 542                         rxq->rx_curr_desc = 0;
 543
 544                 dma_unmap_single(mp->dev->dev.parent, rx_desc->buf_ptr,
 545                                  rx_desc->buf_size, DMA_FROM_DEVICE);
 546                 rxq->rx_desc_count--;
 547                 rx++;
 548
 549                 mp->work_rx_refill |= 1 << rxq->index;
 550
 551                 byte_cnt = rx_desc->byte_cnt;
 552
 553                 /*
 554                  * Update statistics.
 555                  *
 556                  * Note that the descriptor byte count includes 2 dummy
 557                  * bytes automatically inserted by the hardware at the
 558                  * start of the packet (which we don't count), and a 4
 559                  * byte CRC at the end of the packet (which we do count).
 560                  */
 561                 stats->rx_packets++;
 562                 stats->rx_bytes += byte_cnt - 2;
 563
 564                 /*
 565                  * In case we received a packet without first / last bits
 566                  * on, or the error summary bit is set, the packet needs
 567                  * to be dropped.
 568                  */
 569                 if ((cmd_sts & (RX_FIRST_DESC | RX_LAST_DESC | ERROR_SUMMARY))
 570                         != (RX_FIRST_DESC | RX_LAST_DESC))
 571                         goto err;
 572
 573                 /*
 574                  * The -4 is for the CRC in the trailer of the
 575                  * received packet
 576                  */
 577                 skb_put(skb, byte_cnt - 2 - 4);
 578
 579                 if (cmd_sts & LAYER_4_CHECKSUM_OK)
 580                         skb->ip_summed = CHECKSUM_UNNECESSARY;
 581                 skb->protocol = eth_type_trans(skb, mp->dev);
 582
 583                 napi_gro_receive(&mp->napi, skb);
 584
 585                 continue;
 586
 587 err:
 588                 stats->rx_dropped++;
 589
 590                 if ((cmd_sts & (RX_FIRST_DESC | RX_LAST_DESC)) !=
 591                         (RX_FIRST_DESC | RX_LAST_DESC)) {
 592                         if (net_ratelimit())
 593                                 netdev_err(mp->dev,
 594                                            "received packet spanning multiple descriptors\n");
 595                 }
 596
 597                 if (cmd_sts & ERROR_SUMMARY)
 598                         stats->rx_errors++;
 599
 600                 dev_kfree_skb(skb);
 601         }
 602
 603         if (rx < budget)
 604                 mp->work_rx &= ~(1 << rxq->index);
 605
 606         return rx;
 607 }
 608
 609 static int rxq_refill(struct rx_queue *rxq, int budget)
 610 {
 611         struct mv643xx_eth_private *mp = rxq_to_mp(rxq);
 612         int refilled;
 613
 614         refilled = 0;
 615         while (refilled < budget && rxq->rx_desc_count < rxq->rx_ring_size) {
 616                 struct sk_buff *skb;
 617                 int rx;
 618                 struct rx_desc *rx_desc;
 619                 int size;
 620
 621                 skb = netdev_alloc_skb(mp->dev, mp->skb_size);
 622
 623                 if (skb == NULL) {
 624                         mp->oom = 1;
 625                         goto oom;
 626                 }
 627
 628                 if (SKB_DMA_REALIGN)
 629                         skb_reserve(skb, SKB_DMA_REALIGN);
 630
 631                 refilled++;
 632                 rxq->rx_desc_count++;
 633
 634                 rx = rxq->rx_used_desc++;
 635                 if (rxq->rx_used_desc == rxq->rx_ring_size)
 636                         rxq->rx_used_desc = 0;
 637
 638                 rx_desc = rxq->rx_desc_area + rx;
 639
 640                 size = skb_end_pointer(skb) - skb->data;
 641                 rx_desc->buf_ptr = dma_map_single(mp->dev->dev.parent,
 642                                                   skb->data, size,
 643                                                   DMA_FROM_DEVICE);
 644                 rx_desc->buf_size = size;
 645                 rxq->rx_skb[rx] = skb;
 646                 wmb();
 647                 rx_desc->cmd_sts = BUFFER_OWNED_BY_DMA | RX_ENABLE_INTERRUPT;
 648                 wmb();
 649
 650                 /*
 651                  * The hardware automatically prepends 2 bytes of
 652                  * dummy data to each received packet, so that the
 653                  * IP header ends up 16-byte aligned.
 654                  */
 655                 skb_reserve(skb, 2);
 656         }
 657
 658         if (refilled < budget)
 659                 mp->work_rx_refill &= ~(1 << rxq->index);
 660
 661 oom:
 662         return refilled;
 663 }
 664
 665
 666 /* tx ***********************************************************************/
 667 static inline unsigned int has_tiny_unaligned_frags(struct sk_buff *skb)
 668 {
 669         int frag;
 670
 671         for (frag = 0; frag < skb_shinfo(skb)->nr_frags; frag++) {
 672                 const skb_frag_t *fragp = &skb_shinfo(skb)->frags[frag];
 673
 674                 if (skb_frag_size(fragp) <= 8 && fragp->page_offset & 7)
 675                         return 1;
 676         }
 677
 678         return 0;
 679 }
 680
 681 static inline __be16 sum16_as_be(__sum16 sum)
 682 {
 683         return (__force __be16)sum;
 684 }
 685
 686 static int skb_tx_csum(struct mv643xx_eth_private *mp, struct sk_buff *skb,
 687                        u16 *l4i_chk, u32 *command, int length)
 688 {
 689         int ret;
 690         u32 cmd = 0;
 691
 692         if (skb->ip_summed == CHECKSUM_PARTIAL) {
 693                 int hdr_len;
 694                 int tag_bytes;
 695
 696                 BUG_ON(skb->protocol != htons(ETH_P_IP) &&
 697                        skb->protocol != htons(ETH_P_8021Q));
 698
 699                 hdr_len = (void *)ip_hdr(skb) - (void *)skb->data;
 700                 tag_bytes = hdr_len - ETH_HLEN;
 701
 702                 if (length - hdr_len > mp->shared->tx_csum_limit ||
 703                     unlikely(tag_bytes & ~12)) {
 704                         ret = skb_checksum_help(skb);
 705                         if (!ret)
 706                                 goto no_csum;
 707                         return ret;
 708                 }
 709
 710                 if (tag_bytes & 4)
 711                         cmd |= MAC_HDR_EXTRA_4_BYTES;
 712                 if (tag_bytes & 8)
 713                         cmd |= MAC_HDR_EXTRA_8_BYTES;
 714
 715                 cmd |= GEN_TCP_UDP_CHECKSUM | GEN_TCP_UDP_CHK_FULL |
 716                            GEN_IP_V4_CHECKSUM   |
 717                            ip_hdr(skb)->ihl << TX_IHL_SHIFT;
 718
 719                 /* TODO: Revisit this. With the usage of GEN_TCP_UDP_CHK_FULL
 720                  * it seems we don't need to pass the initial checksum. */
 721                 switch (ip_hdr(skb)->protocol) {
 722                 case IPPROTO_UDP:
 723                         cmd |= UDP_FRAME;
 724                         *l4i_chk = 0;
 725                         break;
 726                 case IPPROTO_TCP:
 727                         *l4i_chk = 0;
 728                         break;
 729                 default:
 730                         WARN(1, "protocol not supported");
 731                 }
 732         } else {
 733 no_csum:
 734                 /* Errata BTS #50, IHL must be 5 if no HW checksum */
 735                 cmd |= 5 << TX_IHL_SHIFT;
 736         }
 737         *command = cmd;
 738         return 0;
 739 }
 740
 741 static inline int
 742 txq_put_data_tso(struct net_device *dev, struct tx_queue *txq,
 743                  struct sk_buff *skb, char *data, int length,
 744                  bool last_tcp, bool is_last)
 745 {
 746         int tx_index;
 747         u32 cmd_sts;
 748         struct tx_desc *desc;
 749
 750         tx_index = txq->tx_curr_desc++;
 751         if (txq->tx_curr_desc == txq->tx_ring_size)
 752                 txq->tx_curr_desc = 0;
 753         desc = &txq->tx_desc_area[tx_index];
 754         txq->tx_desc_mapping[tx_index] = DESC_DMA_MAP_SINGLE;
 755
 756         desc->l4i_chk = 0;
 757         desc->byte_cnt = length;
 758
 759         if (length <= 8 && (uintptr_t)data & 0x7) {
 760                 /* Copy unaligned small data fragment to TSO header data area */
 761                 memcpy(txq->tso_hdrs + tx_index * TSO_HEADER_SIZE,
 762                        data, length);
 763                 desc->buf_ptr = txq->tso_hdrs_dma
 764                         + tx_index * TSO_HEADER_SIZE;
 765         } else {
 766                 /* Alignment is okay, map buffer and hand off to hardware */
 767                 txq->tx_desc_mapping[tx_index] = DESC_DMA_MAP_SINGLE;
 768                 desc->buf_ptr = dma_map_single(dev->dev.parent, data,
 769                         length, DMA_TO_DEVICE);
 770                 if (unlikely(dma_mapping_error(dev->dev.parent,
 771                                                desc->buf_ptr))) {
 772                         WARN(1, "dma_map_single failed!\n");
 773                         return -ENOMEM;
 774                 }
 775         }
 776
 777         cmd_sts = BUFFER_OWNED_BY_DMA;
 778         if (last_tcp) {
 779                 /* last descriptor in the TCP packet */
 780                 cmd_sts |= ZERO_PADDING | TX_LAST_DESC;
 781                 /* last descriptor in SKB */
 782                 if (is_last)
 783                         cmd_sts |= TX_ENABLE_INTERRUPT;
 784         }
 785         desc->cmd_sts = cmd_sts;
 786         return 0;
 787 }
 788
 789 static inline void
 790 txq_put_hdr_tso(struct sk_buff *skb, struct tx_queue *txq, int length,
 791                 u32 *first_cmd_sts, bool first_desc)
 792 {
 793         struct mv643xx_eth_private *mp = txq_to_mp(txq);
 794         int hdr_len = skb_transport_offset(skb) + tcp_hdrlen(skb);
 795         int tx_index;
 796         struct tx_desc *desc;
 797         int ret;
 798         u32 cmd_csum = 0;
 799         u16 l4i_chk = 0;
 800         u32 cmd_sts;
 801
 802         tx_index = txq->tx_curr_desc;
 803         desc = &txq->tx_desc_area[tx_index];
 804
 805         ret = skb_tx_csum(mp, skb, &l4i_chk, &cmd_csum, length);
 806         if (ret)
 807                 WARN(1, "failed to prepare checksum!");
 808
 809         /* Should we set this? Can't use the value from skb_tx_csum()
 810          * as it's not the correct initial L4 checksum to use. */
 811         desc->l4i_chk = 0;
 812
 813         desc->byte_cnt = hdr_len;
 814         desc->buf_ptr = txq->tso_hdrs_dma +
 815                         txq->tx_curr_desc * TSO_HEADER_SIZE;
 816         cmd_sts = cmd_csum | BUFFER_OWNED_BY_DMA  | TX_FIRST_DESC |
 817                                    GEN_CRC;
 818
 819         /* Defer updating the first command descriptor until all
 820          * following descriptors have been written.
 821          */
 822         if (first_desc)
 823                 *first_cmd_sts = cmd_sts;
 824         else
 825                 desc->cmd_sts = cmd_sts;
 826
 827         txq->tx_curr_desc++;
 828         if (txq->tx_curr_desc == txq->tx_ring_size)
 829                 txq->tx_curr_desc = 0;
 830 }
 831
 832 static int txq_submit_tso(struct tx_queue *txq, struct sk_buff *skb,
 833                           struct net_device *dev)
 834 {
 835         struct mv643xx_eth_private *mp = txq_to_mp(txq);
 836         int total_len, data_left, ret;
 837         int desc_count = 0;
 838         struct tso_t tso;
 839         int hdr_len = skb_transport_offset(skb) + tcp_hdrlen(skb);
 840         struct tx_desc *first_tx_desc;
 841         u32 first_cmd_sts = 0;
 842
 843         /* Count needed descriptors */
 844         if ((txq->tx_desc_count + tso_count_descs(skb)) >= txq->tx_ring_size) {
 845                 netdev_dbg(dev, "not enough descriptors for TSO!\n");
 846                 return -EBUSY;
 847         }
 848
 849         first_tx_desc = &txq->tx_desc_area[txq->tx_curr_desc];
 850
 851         /* Initialize the TSO handler, and prepare the first payload */
 852         tso_start(skb, &tso);
 853
 854         total_len = skb->len - hdr_len;
 855         while (total_len > 0) {
 856                 bool first_desc = (desc_count == 0);
 857                 char *hdr;
 858
 859                 data_left = min_t(int, skb_shinfo(skb)->gso_size, total_len);
 860                 total_len -= data_left;
 861                 desc_count++;
 862
 863                 /* prepare packet headers: MAC + IP + TCP */
 864                 hdr = txq->tso_hdrs + txq->tx_curr_desc * TSO_HEADER_SIZE;
 865                 tso_build_hdr(skb, hdr, &tso, data_left, total_len == 0);
 866                 txq_put_hdr_tso(skb, txq, data_left, &first_cmd_sts,
 867                                 first_desc);
 868
 869                 while (data_left > 0) {
 870                         int size;
 871                         desc_count++;
 872
 873                         size = min_t(int, tso.size, data_left);
 874                         ret = txq_put_data_tso(dev, txq, skb, tso.data, size,
 875                                                size == data_left,
 876                                                total_len == 0);
 877                         if (ret)
 878                                 goto err_release;
 879                         data_left -= size;
 880                         tso_build_data(skb, &tso, size);
 881                 }
 882         }
 883
 884         __skb_queue_tail(&txq->tx_skb, skb);
 885         skb_tx_timestamp(skb);
 886
 887         /* ensure all other descriptors are written before first cmd_sts */
 888         wmb();
 889         first_tx_desc->cmd_sts = first_cmd_sts;
 890
 891         /* clear TX_END status */
 892         mp->work_tx_end &= ~(1 << txq->index);
 893
 894         /* ensure all descriptors are written before poking hardware */
 895         wmb();
 896         txq_enable(txq);
 897         txq->tx_desc_count += desc_count;
 898         return 0;
 899 err_release:
 900         /* TODO: Release all used data descriptors; header descriptors must not
 901          * be DMA-unmapped.
 902          */
 903         return ret;
 904 }
 905
 906 static void txq_submit_frag_skb(struct tx_queue *txq, struct sk_buff *skb)
 907 {
 908         struct mv643xx_eth_private *mp = txq_to_mp(txq);
 909         int nr_frags = skb_shinfo(skb)->nr_frags;
 910         int frag;
 911
 912         for (frag = 0; frag < nr_frags; frag++) {
 913                 skb_frag_t *this_frag;
 914                 int tx_index;
 915                 struct tx_desc *desc;
 916
 917                 this_frag = &skb_shinfo(skb)->frags[frag];
 918                 tx_index = txq->tx_curr_desc++;
 919                 if (txq->tx_curr_desc == txq->tx_ring_size)
 920                         txq->tx_curr_desc = 0;
 921                 desc = &txq->tx_desc_area[tx_index];
 922                 txq->tx_desc_mapping[tx_index] = DESC_DMA_MAP_PAGE;
 923
 924                 /*
 925                  * The last fragment will generate an interrupt
 926                  * which will free the skb on TX completion.
 927                  */
 928                 if (frag == nr_frags - 1) {
 929                         desc->cmd_sts = BUFFER_OWNED_BY_DMA |
 930                                         ZERO_PADDING | TX_LAST_DESC |
 931                                         TX_ENABLE_INTERRUPT;
 932                 } else {
 933                         desc->cmd_sts = BUFFER_OWNED_BY_DMA;
 934                 }
 935
 936                 desc->l4i_chk = 0;
 937                 desc->byte_cnt = skb_frag_size(this_frag);
 938                 desc->buf_ptr = skb_frag_dma_map(mp->dev->dev.parent,
 939                                                  this_frag, 0, desc->byte_cnt,
 940                                                  DMA_TO_DEVICE);
 941         }
 942 }
 943
 944 static int txq_submit_skb(struct tx_queue *txq, struct sk_buff *skb,
 945                           struct net_device *dev)
 946 {
 947         struct mv643xx_eth_private *mp = txq_to_mp(txq);
 948         int nr_frags = skb_shinfo(skb)->nr_frags;
 949         int tx_index;
 950         struct tx_desc *desc;
 951         u32 cmd_sts;
 952         u16 l4i_chk;
 953         int length, ret;
 954
 955         cmd_sts = 0;
 956         l4i_chk = 0;
 957
 958         if (txq->tx_ring_size - txq->tx_desc_count < MAX_SKB_FRAGS + 1) {
 959                 if (net_ratelimit())
 960                         netdev_err(dev, "tx queue full?!\n");
 961                 return -EBUSY;
 962         }
 963
 964         ret = skb_tx_csum(mp, skb, &l4i_chk, &cmd_sts, skb->len);
 965         if (ret)
 966                 return ret;
 967         cmd_sts |= TX_FIRST_DESC | GEN_CRC | BUFFER_OWNED_BY_DMA;
 968
 969         tx_index = txq->tx_curr_desc++;
 970         if (txq->tx_curr_desc == txq->tx_ring_size)
 971                 txq->tx_curr_desc = 0;
 972         desc = &txq->tx_desc_area[tx_index];
 973         txq->tx_desc_mapping[tx_index] = DESC_DMA_MAP_SINGLE;
 974
 975         if (nr_frags) {
 976                 txq_submit_frag_skb(txq, skb);
 977                 length = skb_headlen(skb);
 978         } else {
 979                 cmd_sts |= ZERO_PADDING | TX_LAST_DESC | TX_ENABLE_INTERRUPT;
 980                 length = skb->len;
 981         }
 982
 983         desc->l4i_chk = l4i_chk;
 984         desc->byte_cnt = length;
 985         desc->buf_ptr = dma_map_single(mp->dev->dev.parent, skb->data,
 986                                        length, DMA_TO_DEVICE);
 987
 988         __skb_queue_tail(&txq->tx_skb, skb);
 989
 990         skb_tx_timestamp(skb);
 991
 992         /* ensure all other descriptors are written before first cmd_sts */
 993         wmb();
 994         desc->cmd_sts = cmd_sts;
 995
 996         /* clear TX_END status */
 997         mp->work_tx_end &= ~(1 << txq->index);
 998
 999         /* ensure all descriptors are written before poking hardware */
1000         wmb();
1001         txq_enable(txq);
1002
1003         txq->tx_desc_count += nr_frags + 1;
1004
1005         return 0;
1006 }
1007
1008 static netdev_tx_t mv643xx_eth_xmit(struct sk_buff *skb, struct net_device *dev)
1009 {
1010         struct mv643xx_eth_private *mp = netdev_priv(dev);
1011         int length, queue, ret;
1012         struct tx_queue *txq;
1013         struct netdev_queue *nq;
1014
1015         queue = skb_get_queue_mapping(skb);
1016         txq = mp->txq + queue;
1017         nq = netdev_get_tx_queue(dev, queue);
1018
1019         if (has_tiny_unaligned_frags(skb) && __skb_linearize(skb)) {
1020                 netdev_printk(KERN_DEBUG, dev,
1021                               "failed to linearize skb with tiny unaligned fragment\n");
1022                 return NETDEV_TX_BUSY;
1023         }
1024
1025         length = skb->len;
1026
1027         if (skb_is_gso(skb))
1028                 ret = txq_submit_tso(txq, skb, dev);
1029         else
1030                 ret = txq_submit_skb(txq, skb, dev);
1031         if (!ret) {
1032                 txq->tx_bytes += length;
1033                 txq->tx_packets++;
1034
1035                 if (txq->tx_desc_count >= txq->tx_stop_threshold)
1036                         netif_tx_stop_queue(nq);
1037         } else {
1038                 txq->tx_dropped++;
1039                 dev_kfree_skb_any(skb);
1040         }
1041
1042         return NETDEV_TX_OK;
1043 }
1044
1045
1046 /* tx napi ******************************************************************/
1047 static void txq_kick(struct tx_queue *txq)
1048 {
1049         struct mv643xx_eth_private *mp = txq_to_mp(txq);
1050         struct netdev_queue *nq = netdev_get_tx_queue(mp->dev, txq->index);
1051         u32 hw_desc_ptr;
1052         u32 expected_ptr;
1053
1054         __netif_tx_lock(nq, smp_processor_id());
1055
1056         if (rdlp(mp, TXQ_COMMAND) & (1 << txq->index))
1057                 goto out;
1058
1059         hw_desc_ptr = rdlp(mp, TXQ_CURRENT_DESC_PTR(txq->index));
1060         expected_ptr = (u32)txq->tx_desc_dma +
1061                                 txq->tx_curr_desc * sizeof(struct tx_desc);
1062
1063         if (hw_desc_ptr != expected_ptr)
1064                 txq_enable(txq);
1065
1066 out:
1067         __netif_tx_unlock(nq);
1068
1069         mp->work_tx_end &= ~(1 << txq->index);
1070 }
1071
1072 static int txq_reclaim(struct tx_queue *txq, int budget, int force)
1073 {
1074         struct mv643xx_eth_private *mp = txq_to_mp(txq);
1075         struct netdev_queue *nq = netdev_get_tx_queue(mp->dev, txq->index);
1076         int reclaimed;
1077
1078         __netif_tx_lock_bh(nq);
1079
1080         reclaimed = 0;
1081         while (reclaimed < budget && txq->tx_desc_count > 0) {
1082                 int tx_index;
1083                 struct tx_desc *desc;
1084                 u32 cmd_sts;
1085                 char desc_dma_map;
1086
1087                 tx_index = txq->tx_used_desc;
1088                 desc = &txq->tx_desc_area[tx_index];
1089                 desc_dma_map = txq->tx_desc_mapping[tx_index];
1090
1091                 cmd_sts = desc->cmd_sts;
1092
1093                 if (cmd_sts & BUFFER_OWNED_BY_DMA) {
1094                         if (!force)
1095                                 break;
1096                         desc->cmd_sts = cmd_sts & ~BUFFER_OWNED_BY_DMA;
1097                 }
1098
1099                 txq->tx_used_desc = tx_index + 1;
1100                 if (txq->tx_used_desc == txq->tx_ring_size)
1101                         txq->tx_used_desc = 0;
1102
1103                 reclaimed++;
1104                 txq->tx_desc_count--;
1105
1106                 if (!IS_TSO_HEADER(txq, desc->buf_ptr)) {
1107
1108                         if (desc_dma_map == DESC_DMA_MAP_PAGE)
1109                                 dma_unmap_page(mp->dev->dev.parent,
1110                                                desc->buf_ptr,
1111                                                desc->byte_cnt,
1112                                                DMA_TO_DEVICE);
1113                         else
1114                                 dma_unmap_single(mp->dev->dev.parent,
1115                                                  desc->buf_ptr,
1116                                                  desc->byte_cnt,
1117                                                  DMA_TO_DEVICE);
1118                 }
1119
1120                 if (cmd_sts & TX_ENABLE_INTERRUPT) {
1121                         struct sk_buff *skb = __skb_dequeue(&txq->tx_skb);
1122
1123                         if (!WARN_ON(!skb))
1124                                 dev_consume_skb_any(skb);
1125                 }
1126
1127                 if (cmd_sts & ERROR_SUMMARY) {
1128                         netdev_info(mp->dev, "tx error\n");
1129                         mp->dev->stats.tx_errors++;
1130                 }
1131
1132         }
1133
1134         __netif_tx_unlock_bh(nq);
1135
1136         if (reclaimed < budget)
1137                 mp->work_tx &= ~(1 << txq->index);
1138
1139         return reclaimed;
1140 }
1141
1142
1143 /* tx rate control **********************************************************/
1144 /*
1145  * Set total maximum TX rate (shared by all TX queues for this port)
1146  * to 'rate' bits per second, with a maximum burst of 'burst' bytes.
1147  */
1148 static void tx_set_rate(struct mv643xx_eth_private *mp, int rate, int burst)
1149 {
1150         int token_rate;
1151         int mtu;
1152         int bucket_size;
1153
1154         token_rate = ((rate / 1000) * 64) / (mp->t_clk / 1000);
1155         if (token_rate > 1023)
1156                 token_rate = 1023;
1157
1158         mtu = (mp->dev->mtu + 255) >> 8;
1159         if (mtu > 63)
1160                 mtu = 63;
1161
1162         bucket_size = (burst + 255) >> 8;
1163         if (bucket_size > 65535)
1164                 bucket_size = 65535;
1165
1166         switch (mp->shared->tx_bw_control) {
1167         case TX_BW_CONTROL_OLD_LAYOUT:
1168                 wrlp(mp, TX_BW_RATE, token_rate);
1169                 wrlp(mp, TX_BW_MTU, mtu);
1170                 wrlp(mp, TX_BW_BURST, bucket_size);
1171                 break;
1172         case TX_BW_CONTROL_NEW_LAYOUT:
1173                 wrlp(mp, TX_BW_RATE_MOVED, token_rate);
1174                 wrlp(mp, TX_BW_MTU_MOVED, mtu);
1175                 wrlp(mp, TX_BW_BURST_MOVED, bucket_size);
1176                 break;
1177         }
1178 }
1179
1180 static void txq_set_rate(struct tx_queue *txq, int rate, int burst)
1181 {
1182         struct mv643xx_eth_private *mp = txq_to_mp(txq);
1183         int token_rate;
1184         int bucket_size;
1185
1186         token_rate = ((rate / 1000) * 64) / (mp->t_clk / 1000);
1187         if (token_rate > 1023)
1188                 token_rate = 1023;
1189
1190         bucket_size = (burst + 255) >> 8;
1191         if (bucket_size > 65535)
1192                 bucket_size = 65535;
1193
1194         wrlp(mp, TXQ_BW_TOKENS(txq->index), token_rate << 14);
1195         wrlp(mp, TXQ_BW_CONF(txq->index), (bucket_size << 10) | token_rate);
1196 }
1197
1198 static void txq_set_fixed_prio_mode(struct tx_queue *txq)
1199 {
1200         struct mv643xx_eth_private *mp = txq_to_mp(txq);
1201         int off;
1202         u32 val;
1203
1204         /*
1205          * Turn on fixed priority mode.
1206          */
1207         off = 0;
1208         switch (mp->shared->tx_bw_control) {
1209         case TX_BW_CONTROL_OLD_LAYOUT:
1210                 off = TXQ_FIX_PRIO_CONF;
1211                 break;
1212         case TX_BW_CONTROL_NEW_LAYOUT:
1213                 off = TXQ_FIX_PRIO_CONF_MOVED;
1214                 break;
1215         }
1216
1217         if (off) {
1218                 val = rdlp(mp, off);
1219                 val |= 1 << txq->index;
1220                 wrlp(mp, off, val);
1221         }
1222 }
1223
1224
1225 /* mii management interface *************************************************/
1226 static void mv643xx_eth_adjust_link(struct net_device *dev)
1227 {
1228         struct mv643xx_eth_private *mp = netdev_priv(dev);
1229         u32 pscr = rdlp(mp, PORT_SERIAL_CONTROL);
1230         u32 autoneg_disable = FORCE_LINK_PASS |
1231                      DISABLE_AUTO_NEG_SPEED_GMII |
1232                      DISABLE_AUTO_NEG_FOR_FLOW_CTRL |
1233                      DISABLE_AUTO_NEG_FOR_DUPLEX;
1234
1235         if (dev->phydev->autoneg == AUTONEG_ENABLE) {
1236                 /* enable auto negotiation */
1237                 pscr &= ~autoneg_disable;
1238                 goto out_write;
1239         }
1240
1241         pscr |= autoneg_disable;
1242
1243         if (dev->phydev->speed == SPEED_1000) {
1244                 /* force gigabit, half duplex not supported */
1245                 pscr |= SET_GMII_SPEED_TO_1000;
1246                 pscr |= SET_FULL_DUPLEX_MODE;
1247                 goto out_write;
1248         }
1249
1250         pscr &= ~SET_GMII_SPEED_TO_1000;
1251
1252         if (dev->phydev->speed == SPEED_100)
1253                 pscr |= SET_MII_SPEED_TO_100;
1254         else
1255                 pscr &= ~SET_MII_SPEED_TO_100;
1256
1257         if (dev->phydev->duplex == DUPLEX_FULL)
1258                 pscr |= SET_FULL_DUPLEX_MODE;
1259         else
1260                 pscr &= ~SET_FULL_DUPLEX_MODE;
1261
1262 out_write:
1263         wrlp(mp, PORT_SERIAL_CONTROL, pscr);
1264 }
1265
1266 /* statistics ***************************************************************/
1267 static struct net_device_stats *mv643xx_eth_get_stats(struct net_device *dev)
1268 {
1269         struct mv643xx_eth_private *mp = netdev_priv(dev);
1270         struct net_device_stats *stats = &dev->stats;
1271         unsigned long tx_packets = 0;
1272         unsigned long tx_bytes = 0;
1273         unsigned long tx_dropped = 0;
1274         int i;
1275
1276         for (i = 0; i < mp->txq_count; i++) {
1277                 struct tx_queue *txq = mp->txq + i;
1278
1279                 tx_packets += txq->tx_packets;
1280                 tx_bytes += txq->tx_bytes;
1281                 tx_dropped += txq->tx_dropped;
1282         }
1283
1284         stats->tx_packets = tx_packets;
1285         stats->tx_bytes = tx_bytes;
1286         stats->tx_dropped = tx_dropped;
1287
1288         return stats;
1289 }
1290
1291 static inline u32 mib_read(struct mv643xx_eth_private *mp, int offset)
1292 {
1293         return rdl(mp, MIB_COUNTERS(mp->port_num) + offset);
1294 }
1295
1296 static void mib_counters_clear(struct mv643xx_eth_private *mp)
1297 {
1298         int i;
1299
1300         for (i = 0; i < 0x80; i += 4)
1301                 mib_read(mp, i);
1302
1303         /* Clear non MIB hw counters also */
1304         rdlp(mp, RX_DISCARD_FRAME_CNT);
1305         rdlp(mp, RX_OVERRUN_FRAME_CNT);
1306 }
1307
1308 static void mib_counters_update(struct mv643xx_eth_private *mp)
1309 {
1310         struct mib_counters *p = &mp->mib_counters;
1311
1312         spin_lock_bh(&mp->mib_counters_lock);
1313         p->good_octets_received += mib_read(mp, 0x00);
1314         p->bad_octets_received += mib_read(mp, 0x08);
1315         p->internal_mac_transmit_err += mib_read(mp, 0x0c);
1316         p->good_frames_received += mib_read(mp, 0x10);
1317         p->bad_frames_received += mib_read(mp, 0x14);
1318         p->broadcast_frames_received += mib_read(mp, 0x18);
1319         p->multicast_frames_received += mib_read(mp, 0x1c);
1320         p->frames_64_octets += mib_read(mp, 0x20);
1321         p->frames_65_to_127_octets += mib_read(mp, 0x24);
1322         p->frames_128_to_255_octets += mib_read(mp, 0x28);
1323         p->frames_256_to_511_octets += mib_read(mp, 0x2c);
1324         p->frames_512_to_1023_octets += mib_read(mp, 0x30);
1325         p->frames_1024_to_max_octets += mib_read(mp, 0x34);
1326         p->good_octets_sent += mib_read(mp, 0x38);
1327         p->good_frames_sent += mib_read(mp, 0x40);
1328         p->excessive_collision += mib_read(mp, 0x44);
1329         p->multicast_frames_sent += mib_read(mp, 0x48);
1330         p->broadcast_frames_sent += mib_read(mp, 0x4c);
1331         p->unrec_mac_control_received += mib_read(mp, 0x50);
1332         p->fc_sent += mib_read(mp, 0x54);
1333         p->good_fc_received += mib_read(mp, 0x58);
1334         p->bad_fc_received += mib_read(mp, 0x5c);
1335         p->undersize_received += mib_read(mp, 0x60);
1336         p->fragments_received += mib_read(mp, 0x64);
1337         p->oversize_received += mib_read(mp, 0x68);
1338         p->jabber_received += mib_read(mp, 0x6c);
1339         p->mac_receive_error += mib_read(mp, 0x70);
1340         p->bad_crc_event += mib_read(mp, 0x74);
1341         p->collision += mib_read(mp, 0x78);
1342         p->late_collision += mib_read(mp, 0x7c);
1343         /* Non MIB hardware counters */
1344         p->rx_discard += rdlp(mp, RX_DISCARD_FRAME_CNT);
1345         p->rx_overrun += rdlp(mp, RX_OVERRUN_FRAME_CNT);
1346         spin_unlock_bh(&mp->mib_counters_lock);
1347 }
1348
1349 static void mib_counters_timer_wrapper(struct timer_list *t)
1350 {
1351         struct mv643xx_eth_private *mp = from_timer(mp, t, mib_counters_timer);
1352         mib_counters_update(mp);
1353         mod_timer(&mp->mib_counters_timer, jiffies + 30 * HZ);
1354 }
1355
1356
1357 /* interrupt coalescing *****************************************************/
1358 /*
1359  * Hardware coalescing parameters are set in units of 64 t_clk
1360  * cycles.  I.e.:
1361  *
1362  *      coal_delay_in_usec = 64000000 * register_value / t_clk_rate
1363  *
1364  *      register_value = coal_delay_in_usec * t_clk_rate / 64000000
1365  *
1366  * In the ->set*() methods, we round the computed register value
1367  * to the nearest integer.
1368  */
1369 static unsigned int get_rx_coal(struct mv643xx_eth_private *mp)
1370 {
1371         u32 val = rdlp(mp, SDMA_CONFIG);
1372         u64 temp;
1373
1374         if (mp->shared->extended_rx_coal_limit)
1375                 temp = ((val & 0x02000000) >> 10) | ((val & 0x003fff80) >> 7);
1376         else
1377                 temp = (val & 0x003fff00) >> 8;
1378
1379         temp *= 64000000;
1380         temp += mp->t_clk / 2;
1381         do_div(temp, mp->t_clk);
1382
1383         return (unsigned int)temp;
1384 }
1385
1386 static void set_rx_coal(struct mv643xx_eth_private *mp, unsigned int usec)
1387 {
1388         u64 temp;
1389         u32 val;
1390
1391         temp = (u64)usec * mp->t_clk;
1392         temp += 31999999;
1393         do_div(temp, 64000000);
1394
1395         val = rdlp(mp, SDMA_CONFIG);
1396         if (mp->shared->extended_rx_coal_limit) {
1397                 if (temp > 0xffff)
1398                         temp = 0xffff;
1399                 val &= ~0x023fff80;
1400                 val |= (temp & 0x8000) << 10;
1401                 val |= (temp & 0x7fff) << 7;
1402         } else {
1403                 if (temp > 0x3fff)
1404                         temp = 0x3fff;
1405                 val &= ~0x003fff00;
1406                 val |= (temp & 0x3fff) << 8;
1407         }
1408         wrlp(mp, SDMA_CONFIG, val);
1409 }
1410
1411 static unsigned int get_tx_coal(struct mv643xx_eth_private *mp)
1412 {
1413         u64 temp;
1414
1415         temp = (rdlp(mp, TX_FIFO_URGENT_THRESHOLD) & 0x3fff0) >> 4;
1416         temp *= 64000000;
1417         temp += mp->t_clk / 2;
1418         do_div(temp, mp->t_clk);
1419
1420         return (unsigned int)temp;
1421 }
1422
1423 static void set_tx_coal(struct mv643xx_eth_private *mp, unsigned int usec)
1424 {
1425         u64 temp;
1426
1427         temp = (u64)usec * mp->t_clk;
1428         temp += 31999999;
1429         do_div(temp, 64000000);
1430
1431         if (temp > 0x3fff)
1432                 temp = 0x3fff;
1433
1434         wrlp(mp, TX_FIFO_URGENT_THRESHOLD, temp << 4);
1435 }
1436
1437
1438 /* ethtool ******************************************************************/
1439 struct mv643xx_eth_stats {
1440         char stat_string[ETH_GSTRING_LEN];
1441         int sizeof_stat;
1442         int netdev_off;
1443         int mp_off;
1444 };
1445
1446 #define SSTAT(m)                                                \
1447         { #m, FIELD_SIZEOF(struct net_device_stats, m),         \
1448           offsetof(struct net_device, stats.m), -1 }
1449
1450 #define MIBSTAT(m)                                              \
1451         { #m, FIELD_SIZEOF(struct mib_counters, m),             \
1452           -1, offsetof(struct mv643xx_eth_private, mib_counters.m) }
1453
1454 static const struct mv643xx_eth_stats mv643xx_eth_stats[] = {
1455         SSTAT(rx_packets),
1456         SSTAT(tx_packets),
1457         SSTAT(rx_bytes),
1458         SSTAT(tx_bytes),
1459         SSTAT(rx_errors),
1460         SSTAT(tx_errors),
1461         SSTAT(rx_dropped),
1462         SSTAT(tx_dropped),
1463         MIBSTAT(good_octets_received),
1464         MIBSTAT(bad_octets_received),
1465         MIBSTAT(internal_mac_transmit_err),
1466         MIBSTAT(good_frames_received),
1467         MIBSTAT(bad_frames_received),
1468         MIBSTAT(broadcast_frames_received),
1469         MIBSTAT(multicast_frames_received),
1470         MIBSTAT(frames_64_octets),
1471         MIBSTAT(frames_65_to_127_octets),
1472         MIBSTAT(frames_128_to_255_octets),
1473         MIBSTAT(frames_256_to_511_octets),
1474         MIBSTAT(frames_512_to_1023_octets),
1475         MIBSTAT(frames_1024_to_max_octets),
1476         MIBSTAT(good_octets_sent),
1477         MIBSTAT(good_frames_sent),
1478         MIBSTAT(excessive_collision),
1479         MIBSTAT(multicast_frames_sent),
1480         MIBSTAT(broadcast_frames_sent),
1481         MIBSTAT(unrec_mac_control_received),
1482         MIBSTAT(fc_sent),
1483         MIBSTAT(good_fc_received),
1484         MIBSTAT(bad_fc_received),
1485         MIBSTAT(undersize_received),
1486         MIBSTAT(fragments_received),
1487         MIBSTAT(oversize_received),
1488         MIBSTAT(jabber_received),
1489         MIBSTAT(mac_receive_error),
1490         MIBSTAT(bad_crc_event),
1491         MIBSTAT(collision),
1492         MIBSTAT(late_collision),
1493         MIBSTAT(rx_discard),
1494         MIBSTAT(rx_overrun),
1495 };
1496
1497 static int
1498 mv643xx_eth_get_link_ksettings_phy(struct mv643xx_eth_private *mp,
1499                                    struct ethtool_link_ksettings *cmd)
1500 {
1501         struct net_device *dev = mp->dev;
1502
1503         phy_ethtool_ksettings_get(dev->phydev, cmd);
1504
1505         /*
1506          * The MAC does not support 1000baseT_Half.
1507          */
1508         linkmode_clear_bit(ETHTOOL_LINK_MODE_1000baseT_Half_BIT,
1509                            cmd->link_modes.supported);
1510         linkmode_clear_bit(ETHTOOL_LINK_MODE_1000baseT_Half_BIT,
1511                            cmd->link_modes.advertising);
1512
1513         return 0;
1514 }
1515
1516 static int
1517 mv643xx_eth_get_link_ksettings_phyless(struct mv643xx_eth_private *mp,
1518                                        struct ethtool_link_ksettings *cmd)
1519 {
1520         u32 port_status;
1521         u32 supported, advertising;
1522
1523         port_status = rdlp(mp, PORT_STATUS);
1524
1525         supported = SUPPORTED_MII;
1526         advertising = ADVERTISED_MII;
1527         switch (port_status & PORT_SPEED_MASK) {
1528         case PORT_SPEED_10:
1529                 cmd->base.speed = SPEED_10;
1530                 break;
1531         case PORT_SPEED_100:
1532                 cmd->base.speed = SPEED_100;
1533                 break;
1534         case PORT_SPEED_1000:
1535                 cmd->base.speed = SPEED_1000;
1536                 break;
1537         default:
1538                 cmd->base.speed = -1;
1539                 break;
1540         }
1541         cmd->base.duplex = (port_status & FULL_DUPLEX) ?
1542                 DUPLEX_FULL : DUPLEX_HALF;
1543         cmd->base.port = PORT_MII;
1544         cmd->base.phy_address = 0;
1545         cmd->base.autoneg = AUTONEG_DISABLE;
1546
1547         ethtool_convert_legacy_u32_to_link_mode(cmd->link_modes.supported,
1548                                                 supported);
1549         ethtool_convert_legacy_u32_to_link_mode(cmd->link_modes.advertising,
1550                                                 advertising);
1551
1552         return 0;
1553 }
1554
1555 static void
1556 mv643xx_eth_get_wol(struct net_device *dev, struct ethtool_wolinfo *wol)
1557 {
1558         wol->supported = 0;
1559         wol->wolopts = 0;
1560         if (dev->phydev)
1561                 phy_ethtool_get_wol(dev->phydev, wol);
1562 }
1563
1564 static int
1565 mv643xx_eth_set_wol(struct net_device *dev, struct ethtool_wolinfo *wol)
1566 {
1567         int err;
1568
1569         if (!dev->phydev)
1570                 return -EOPNOTSUPP;
1571
1572         err = phy_ethtool_set_wol(dev->phydev, wol);
1573         /* Given that mv643xx_eth works without the marvell-specific PHY driver,
1574          * this debugging hint is useful to have.
1575          */
1576         if (err == -EOPNOTSUPP)
1577                 netdev_info(dev, "The PHY does not support set_wol, was CONFIG_MARVELL_PHY enabled?\n");
1578         return err;
1579 }
1580
1581 static int
1582 mv643xx_eth_get_link_ksettings(struct net_device *dev,
1583                                struct ethtool_link_ksettings *cmd)
1584 {
1585         struct mv643xx_eth_private *mp = netdev_priv(dev);
1586
1587         if (dev->phydev)
1588                 return mv643xx_eth_get_link_ksettings_phy(mp, cmd);
1589         else
1590                 return mv643xx_eth_get_link_ksettings_phyless(mp, cmd);
1591 }
1592
1593 static int
1594 mv643xx_eth_set_link_ksettings(struct net_device *dev,
1595                                const struct ethtool_link_ksettings *cmd)
1596 {
1597         struct ethtool_link_ksettings c = *cmd;
1598         u32 advertising;
1599         int ret;
1600
1601         if (!dev->phydev)
1602                 return -EINVAL;
1603
1604         /*
1605          * The MAC does not support 1000baseT_Half.
1606          */
1607         ethtool_convert_link_mode_to_legacy_u32(&advertising,
1608                                                 c.link_modes.advertising);
1609         advertising &= ~ADVERTISED_1000baseT_Half;
1610         ethtool_convert_legacy_u32_to_link_mode(c.link_modes.advertising,
1611                                                 advertising);
1612
1613         ret = phy_ethtool_ksettings_set(dev->phydev, &c);
1614         if (!ret)
1615                 mv643xx_eth_adjust_link(dev);
1616         return ret;
1617 }
1618
1619 static void mv643xx_eth_get_drvinfo(struct net_device *dev,
1620                                     struct ethtool_drvinfo *drvinfo)
1621 {
1622         strlcpy(drvinfo->driver, mv643xx_eth_driver_name,
1623                 sizeof(drvinfo->driver));
1624         strlcpy(drvinfo->version, mv643xx_eth_driver_version,
1625                 sizeof(drvinfo->version));
1626         strlcpy(drvinfo->fw_version, "N/A", sizeof(drvinfo->fw_version));
1627         strlcpy(drvinfo->bus_info, "platform", sizeof(drvinfo->bus_info));
1628 }
1629
1630 static int
1631 mv643xx_eth_get_coalesce(struct net_device *dev, struct ethtool_coalesce *ec)
1632 {
1633         struct mv643xx_eth_private *mp = netdev_priv(dev);
1634
1635         ec->rx_coalesce_usecs = get_rx_coal(mp);
1636         ec->tx_coalesce_usecs = get_tx_coal(mp);
1637
1638         return 0;
1639 }
1640
1641 static int
1642 mv643xx_eth_set_coalesce(struct net_device *dev, struct ethtool_coalesce *ec)
1643 {
1644         struct mv643xx_eth_private *mp = netdev_priv(dev);
1645
1646         set_rx_coal(mp, ec->rx_coalesce_usecs);
1647         set_tx_coal(mp, ec->tx_coalesce_usecs);
1648
1649         return 0;
1650 }
1651
1652 static void
1653 mv643xx_eth_get_ringparam(struct net_device *dev, struct ethtool_ringparam *er)
1654 {
1655         struct mv643xx_eth_private *mp = netdev_priv(dev);
1656
1657         er->rx_max_pending = 4096;
1658         er->tx_max_pending = 4096;
1659
1660         er->rx_pending = mp->rx_ring_size;
1661         er->tx_pending = mp->tx_ring_size;
1662 }
1663
1664 static int
1665 mv643xx_eth_set_ringparam(struct net_device *dev, struct ethtool_ringparam *er)
1666 {
1667         struct mv643xx_eth_private *mp = netdev_priv(dev);
1668
1669         if (er->rx_mini_pending || er->rx_jumbo_pending)
1670                 return -EINVAL;
1671
1672         mp->rx_ring_size = er->rx_pending < 4096 ? er->rx_pending : 4096;
1673         mp->tx_ring_size = clamp_t(unsigned int, er->tx_pending,
1674                                    MV643XX_MAX_SKB_DESCS * 2, 4096);
1675         if (mp->tx_ring_size != er->tx_pending)
1676                 netdev_warn(dev, "TX queue size set to %u (requested %u)\n",
1677                             mp->tx_ring_size, er->tx_pending);
1678
1679         if (netif_running(dev)) {
1680                 mv643xx_eth_stop(dev);
1681                 if (mv643xx_eth_open(dev)) {
1682                         netdev_err(dev,
1683                                    "fatal error on re-opening device after ring param change\n");
1684                         return -ENOMEM;
1685                 }
1686         }
1687
1688         return 0;
1689 }
1690
1691
1692 static int
1693 mv643xx_eth_set_features(struct net_device *dev, netdev_features_t features)
1694 {
1695         struct mv643xx_eth_private *mp = netdev_priv(dev);
1696         bool rx_csum = features & NETIF_F_RXCSUM;
1697
1698         wrlp(mp, PORT_CONFIG, rx_csum ? 0x02000000 : 0x00000000);
1699
1700         return 0;
1701 }
1702
1703 static void mv643xx_eth_get_strings(struct net_device *dev,
1704                                     uint32_t stringset, uint8_t *data)
1705 {
1706         int i;
1707
1708         if (stringset == ETH_SS_STATS) {
1709                 for (i = 0; i < ARRAY_SIZE(mv643xx_eth_stats); i++) {
1710                         memcpy(data + i * ETH_GSTRING_LEN,
1711                                 mv643xx_eth_stats[i].stat_string,
1712                                 ETH_GSTRING_LEN);
1713                 }
1714         }
1715 }
1716
1717 static void mv643xx_eth_get_ethtool_stats(struct net_device *dev,
1718                                           struct ethtool_stats *stats,
1719                                           uint64_t *data)
1720 {
1721         struct mv643xx_eth_private *mp = netdev_priv(dev);
1722         int i;
1723
1724         mv643xx_eth_get_stats(dev);
1725         mib_counters_update(mp);
1726
1727         for (i = 0; i < ARRAY_SIZE(mv643xx_eth_stats); i++) {
1728                 const struct mv643xx_eth_stats *stat;
1729                 void *p;
1730
1731                 stat = mv643xx_eth_stats + i;
1732
1733                 if (stat->netdev_off >= 0)
1734                         p = ((void *)mp->dev) + stat->netdev_off;
1735                 else
1736                         p = ((void *)mp) + stat->mp_off;
1737
1738                 data[i] = (stat->sizeof_stat == 8) ?
1739                                 *(uint64_t *)p : *(uint32_t *)p;
1740         }
1741 }
1742
1743 static int mv643xx_eth_get_sset_count(struct net_device *dev, int sset)
1744 {
1745         if (sset == ETH_SS_STATS)
1746                 return ARRAY_SIZE(mv643xx_eth_stats);
1747
1748         return -EOPNOTSUPP;
1749 }
1750
1751 static const struct ethtool_ops mv643xx_eth_ethtool_ops = {
1752         .get_drvinfo            = mv643xx_eth_get_drvinfo,
1753         .nway_reset             = phy_ethtool_nway_reset,
1754         .get_link               = ethtool_op_get_link,
1755         .get_coalesce           = mv643xx_eth_get_coalesce,
1756         .set_coalesce           = mv643xx_eth_set_coalesce,
1757         .get_ringparam          = mv643xx_eth_get_ringparam,
1758         .set_ringparam          = mv643xx_eth_set_ringparam,
1759         .get_strings            = mv643xx_eth_get_strings,
1760         .get_ethtool_stats      = mv643xx_eth_get_ethtool_stats,
1761         .get_sset_count         = mv643xx_eth_get_sset_count,
1762         .get_ts_info            = ethtool_op_get_ts_info,
1763         .get_wol                = mv643xx_eth_get_wol,
1764         .set_wol                = mv643xx_eth_set_wol,
1765         .get_link_ksettings     = mv643xx_eth_get_link_ksettings,
1766         .set_link_ksettings     = mv643xx_eth_set_link_ksettings,
1767 };
1768
1769
1770 /* address handling *********************************************************/
1771 static void uc_addr_get(struct mv643xx_eth_private *mp, unsigned char *addr)
1772 {
1773         unsigned int mac_h = rdlp(mp, MAC_ADDR_HIGH);
1774         unsigned int mac_l = rdlp(mp, MAC_ADDR_LOW);
1775
1776         addr[0] = (mac_h >> 24) & 0xff;
1777         addr[1] = (mac_h >> 16) & 0xff;
1778         addr[2] = (mac_h >> 8) & 0xff;
1779         addr[3] = mac_h & 0xff;
1780         addr[4] = (mac_l >> 8) & 0xff;
1781         addr[5] = mac_l & 0xff;
1782 }
1783
1784 static void uc_addr_set(struct mv643xx_eth_private *mp, unsigned char *addr)
1785 {
1786         wrlp(mp, MAC_ADDR_HIGH,
1787                 (addr[0] << 24) | (addr[1] << 16) | (addr[2] << 8) | addr[3]);
1788         wrlp(mp, MAC_ADDR_LOW, (addr[4] << 8) | addr[5]);
1789 }
1790
1791 static u32 uc_addr_filter_mask(struct net_device *dev)
1792 {
1793         struct netdev_hw_addr *ha;
1794         u32 nibbles;
1795
1796         if (dev->flags & IFF_PROMISC)
1797                 return 0;
1798
1799         nibbles = 1 << (dev->dev_addr[5] & 0x0f);
1800         netdev_for_each_uc_addr(ha, dev) {
1801                 if (memcmp(dev->dev_addr, ha->addr, 5))
1802                         return 0;
1803                 if ((dev->dev_addr[5] ^ ha->addr[5]) & 0xf0)
1804                         return 0;
1805
1806                 nibbles |= 1 << (ha->addr[5] & 0x0f);
1807         }
1808
1809         return nibbles;
1810 }
1811
1812 static void mv643xx_eth_program_unicast_filter(struct net_device *dev)
1813 {
1814         struct mv643xx_eth_private *mp = netdev_priv(dev);
1815         u32 port_config;
1816         u32 nibbles;
1817         int i;
1818
1819         uc_addr_set(mp, dev->dev_addr);
1820
1821         port_config = rdlp(mp, PORT_CONFIG) & ~UNICAST_PROMISCUOUS_MODE;
1822
1823         nibbles = uc_addr_filter_mask(dev);
1824         if (!nibbles) {
1825                 port_config |= UNICAST_PROMISCUOUS_MODE;
1826                 nibbles = 0xffff;
1827         }
1828
1829         for (i = 0; i < 16; i += 4) {
1830                 int off = UNICAST_TABLE(mp->port_num) + i;
1831                 u32 v;
1832
1833                 v = 0;
1834                 if (nibbles & 1)
1835                         v |= 0x00000001;
1836                 if (nibbles & 2)
1837                         v |= 0x00000100;
1838                 if (nibbles & 4)
1839                         v |= 0x00010000;
1840                 if (nibbles & 8)
1841                         v |= 0x01000000;
1842                 nibbles >>= 4;
1843
1844                 wrl(mp, off, v);
1845         }
1846
1847         wrlp(mp, PORT_CONFIG, port_config);
1848 }
1849
1850 static int addr_crc(unsigned char *addr)
1851 {
1852         int crc = 0;
1853         int i;
1854
1855         for (i = 0; i < 6; i++) {
1856                 int j;
1857
1858                 crc = (crc ^ addr[i]) << 8;
1859                 for (j = 7; j >= 0; j--) {
1860                         if (crc & (0x100 << j))
1861                                 crc ^= 0x107 << j;
1862                 }
1863         }
1864
1865         return crc;
1866 }
1867
1868 static void mv643xx_eth_program_multicast_filter(struct net_device *dev)
1869 {
1870         struct mv643xx_eth_private *mp = netdev_priv(dev);
1871         u32 *mc_spec;
1872         u32 *mc_other;
1873         struct netdev_hw_addr *ha;
1874         int i;
1875
1876         if (dev->flags & (IFF_PROMISC | IFF_ALLMULTI))
1877                 goto promiscuous;
1878
1879         /* Allocate both mc_spec and mc_other tables */
1880         mc_spec = kcalloc(128, sizeof(u32), GFP_ATOMIC);
1881         if (!mc_spec)
1882                 goto promiscuous;
1883         mc_other = &mc_spec[64];
1884
1885         netdev_for_each_mc_addr(ha, dev) {
1886                 u8 *a = ha->addr;
1887                 u32 *table;
1888                 u8 entry;
1889
1890                 if (memcmp(a, "\x01\x00\x5e\x00\x00", 5) == 0) {
1891                         table = mc_spec;
1892                         entry = a[5];
1893                 } else {
1894                         table = mc_other;
1895                         entry = addr_crc(a);
1896                 }
1897
1898                 table[entry >> 2] |= 1 << (8 * (entry & 3));
1899         }
1900
1901         for (i = 0; i < 64; i++) {
1902                 wrl(mp, SPECIAL_MCAST_TABLE(mp->port_num) + i * sizeof(u32),
1903                     mc_spec[i]);
1904                 wrl(mp, OTHER_MCAST_TABLE(mp->port_num) + i * sizeof(u32),
1905                     mc_other[i]);
1906         }
1907
1908         kfree(mc_spec);
1909         return;
1910
1911 promiscuous:
1912         for (i = 0; i < 64; i++) {
1913                 wrl(mp, SPECIAL_MCAST_TABLE(mp->port_num) + i * sizeof(u32),
1914                     0x01010101u);
1915                 wrl(mp, OTHER_MCAST_TABLE(mp->port_num) + i * sizeof(u32),
1916                     0x01010101u);
1917         }
1918 }
1919
1920 static void mv643xx_eth_set_rx_mode(struct net_device *dev)
1921 {
1922         mv643xx_eth_program_unicast_filter(dev);
1923         mv643xx_eth_program_multicast_filter(dev);
1924 }
1925
1926 static int mv643xx_eth_set_mac_address(struct net_device *dev, void *addr)
1927 {
1928         struct sockaddr *sa = addr;
1929
1930         if (!is_valid_ether_addr(sa->sa_data))
1931                 return -EADDRNOTAVAIL;
1932
1933         memcpy(dev->dev_addr, sa->sa_data, ETH_ALEN);
1934
1935         netif_addr_lock_bh(dev);
1936         mv643xx_eth_program_unicast_filter(dev);
1937         netif_addr_unlock_bh(dev);
1938
1939         return 0;
1940 }
1941
1942
1943 /* rx/tx queue initialisation ***********************************************/
1944 static int rxq_init(struct mv643xx_eth_private *mp, int index)
1945 {
1946         struct rx_queue *rxq = mp->rxq + index;
1947         struct rx_desc *rx_desc;
1948         int size;
1949         int i;
1950
1951         rxq->index = index;
1952
1953         rxq->rx_ring_size = mp->rx_ring_size;
1954
1955         rxq->rx_desc_count = 0;
1956         rxq->rx_curr_desc = 0;
1957         rxq->rx_used_desc = 0;
1958
1959         size = rxq->rx_ring_size * sizeof(struct rx_desc);
1960
1961         if (index == 0 && size <= mp->rx_desc_sram_size) {
1962                 rxq->rx_desc_area = ioremap(mp->rx_desc_sram_addr,
1963                                                 mp->rx_desc_sram_size);
1964                 rxq->rx_desc_dma = mp->rx_desc_sram_addr;
1965         } else {
1966                 rxq->rx_desc_area = dma_alloc_coherent(mp->dev->dev.parent,
1967                                                        size, &rxq->rx_desc_dma,
1968                                                        GFP_KERNEL);
1969         }
1970
1971         if (rxq->rx_desc_area == NULL) {
1972                 netdev_err(mp->dev,
1973                            "can't allocate rx ring (%d bytes)\n", size);
1974                 goto out;
1975         }
1976         memset(rxq->rx_desc_area, 0, size);
1977
1978         rxq->rx_desc_area_size = size;
1979         rxq->rx_skb = kcalloc(rxq->rx_ring_size, sizeof(*rxq->rx_skb),
1980                                     GFP_KERNEL);
1981         if (rxq->rx_skb == NULL)
1982                 goto out_free;
1983
1984         rx_desc = rxq->rx_desc_area;
1985         for (i = 0; i < rxq->rx_ring_size; i++) {
1986                 int nexti;
1987
1988                 nexti = i + 1;
1989                 if (nexti == rxq->rx_ring_size)
1990                         nexti = 0;
1991
1992                 rx_desc[i].next_desc_ptr = rxq->rx_desc_dma +
1993                                         nexti * sizeof(struct rx_desc);
1994         }
1995
1996         return 0;
1997
1998
1999 out_free:
2000         if (index == 0 && size <= mp->rx_desc_sram_size)
2001                 iounmap(rxq->rx_desc_area);
2002         else
2003                 dma_free_coherent(mp->dev->dev.parent, size,
2004                                   rxq->rx_desc_area,
2005                                   rxq->rx_desc_dma);
2006
2007 out:
2008         return -ENOMEM;
2009 }
2010
2011 static void rxq_deinit(struct rx_queue *rxq)
2012 {
2013         struct mv643xx_eth_private *mp = rxq_to_mp(rxq);
2014         int i;
2015
2016         rxq_disable(rxq);
2017
2018         for (i = 0; i < rxq->rx_ring_size; i++) {
2019                 if (rxq->rx_skb[i]) {
2020                         dev_consume_skb_any(rxq->rx_skb[i]);
2021                         rxq->rx_desc_count--;
2022                 }
2023         }
2024
2025         if (rxq->rx_desc_count) {
2026                 netdev_err(mp->dev, "error freeing rx ring -- %d skbs stuck\n",
2027                            rxq->rx_desc_count);
2028         }
2029
2030         if (rxq->index == 0 &&
2031             rxq->rx_desc_area_size <= mp->rx_desc_sram_size)
2032                 iounmap(rxq->rx_desc_area);
2033         else
2034                 dma_free_coherent(mp->dev->dev.parent, rxq->rx_desc_area_size,
2035                                   rxq->rx_desc_area, rxq->rx_desc_dma);
2036
2037         kfree(rxq->rx_skb);
2038 }
2039
2040 static int txq_init(struct mv643xx_eth_private *mp, int index)
2041 {
2042         struct tx_queue *txq = mp->txq + index;
2043         struct tx_desc *tx_desc;
2044         int size;
2045         int ret;
2046         int i;
2047
2048         txq->index = index;
2049
2050         txq->tx_ring_size = mp->tx_ring_size;
2051
2052         /* A queue must always have room for at least one skb.
2053          * Therefore, stop the queue when the free entries reaches
2054          * the maximum number of descriptors per skb.
2055          */
2056         txq->tx_stop_threshold = txq->tx_ring_size - MV643XX_MAX_SKB_DESCS;
2057         txq->tx_wake_threshold = txq->tx_stop_threshold / 2;
2058
2059         txq->tx_desc_count = 0;
2060         txq->tx_curr_desc = 0;
2061         txq->tx_used_desc = 0;
2062
2063         size = txq->tx_ring_size * sizeof(struct tx_desc);
2064
2065         if (index == 0 && size <= mp->tx_desc_sram_size) {
2066                 txq->tx_desc_area = ioremap(mp->tx_desc_sram_addr,
2067                                                 mp->tx_desc_sram_size);
2068                 txq->tx_desc_dma = mp->tx_desc_sram_addr;
2069         } else {
2070                 txq->tx_desc_area = dma_alloc_coherent(mp->dev->dev.parent,
2071                                                        size, &txq->tx_desc_dma,
2072                                                        GFP_KERNEL);
2073         }
2074
2075         if (txq->tx_desc_area == NULL) {
2076                 netdev_err(mp->dev,
2077                            "can't allocate tx ring (%d bytes)\n", size);
2078                 return -ENOMEM;
2079         }
2080         memset(txq->tx_desc_area, 0, size);
2081
2082         txq->tx_desc_area_size = size;
2083
2084         tx_desc = txq->tx_desc_area;
2085         for (i = 0; i < txq->tx_ring_size; i++) {
2086                 struct tx_desc *txd = tx_desc + i;
2087                 int nexti;
2088
2089                 nexti = i + 1;
2090                 if (nexti == txq->tx_ring_size)
2091                         nexti = 0;
2092
2093                 txd->cmd_sts = 0;
2094                 txd->next_desc_ptr = txq->tx_desc_dma +
2095                                         nexti * sizeof(struct tx_desc);
2096         }
2097
2098         txq->tx_desc_mapping = kcalloc(txq->tx_ring_size, sizeof(char),
2099                                        GFP_KERNEL);
2100         if (!txq->tx_desc_mapping) {
2101                 ret = -ENOMEM;
2102                 goto err_free_desc_area;
2103         }
2104
2105         /* Allocate DMA buffers for TSO MAC/IP/TCP headers */
2106         txq->tso_hdrs = dma_alloc_coherent(mp->dev->dev.parent,
2107                                            txq->tx_ring_size * TSO_HEADER_SIZE,
2108                                            &txq->tso_hdrs_dma, GFP_KERNEL);
2109         if (txq->tso_hdrs == NULL) {
2110                 ret = -ENOMEM;
2111                 goto err_free_desc_mapping;
2112         }
2113         skb_queue_head_init(&txq->tx_skb);
2114
2115         return 0;
2116
2117 err_free_desc_mapping:
2118         kfree(txq->tx_desc_mapping);
2119 err_free_desc_area:
2120         if (index == 0 && size <= mp->tx_desc_sram_size)
2121                 iounmap(txq->tx_desc_area);
2122         else
2123                 dma_free_coherent(mp->dev->dev.parent, txq->tx_desc_area_size,
2124                                   txq->tx_desc_area, txq->tx_desc_dma);
2125         return ret;
2126 }
2127
2128 static void txq_deinit(struct tx_queue *txq)
2129 {
2130         struct mv643xx_eth_private *mp = txq_to_mp(txq);
2131
2132         txq_disable(txq);
2133         txq_reclaim(txq, txq->tx_ring_size, 1);
2134
2135         BUG_ON(txq->tx_used_desc != txq->tx_curr_desc);
2136
2137         if (txq->index == 0 &&
2138             txq->tx_desc_area_size <= mp->tx_desc_sram_size)
2139                 iounmap(txq->tx_desc_area);
2140         else
2141                 dma_free_coherent(mp->dev->dev.parent, txq->tx_desc_area_size,
2142                                   txq->tx_desc_area, txq->tx_desc_dma);
2143         kfree(txq->tx_desc_mapping);
2144
2145         if (txq->tso_hdrs)
2146                 dma_free_coherent(mp->dev->dev.parent,
2147                                   txq->tx_ring_size * TSO_HEADER_SIZE,
2148                                   txq->tso_hdrs, txq->tso_hdrs_dma);
2149 }
2150
2151
2152 /* netdev ops and related ***************************************************/
2153 static int mv643xx_eth_collect_events(struct mv643xx_eth_private *mp)
2154 {
2155         u32 int_cause;
2156         u32 int_cause_ext;
2157
2158         int_cause = rdlp(mp, INT_CAUSE) & mp->int_mask;
2159         if (int_cause == 0)
2160                 return 0;
2161
2162         int_cause_ext = 0;
2163         if (int_cause & INT_EXT) {
2164                 int_cause &= ~INT_EXT;
2165                 int_cause_ext = rdlp(mp, INT_CAUSE_EXT);
2166         }
2167
2168         if (int_cause) {
2169                 wrlp(mp, INT_CAUSE, ~int_cause);
2170                 mp->work_tx_end |= ((int_cause & INT_TX_END) >> 19) &
2171                                 ~(rdlp(mp, TXQ_COMMAND) & 0xff);
2172                 mp->work_rx |= (int_cause & INT_RX) >> 2;
2173         }
2174
2175         int_cause_ext &= INT_EXT_LINK_PHY | INT_EXT_TX;
2176         if (int_cause_ext) {
2177                 wrlp(mp, INT_CAUSE_EXT, ~int_cause_ext);
2178                 if (int_cause_ext & INT_EXT_LINK_PHY)
2179                         mp->work_link = 1;
2180                 mp->work_tx |= int_cause_ext & INT_EXT_TX;
2181         }
2182
2183         return 1;
2184 }
2185
2186 static irqreturn_t mv643xx_eth_irq(int irq, void *dev_id)
2187 {
2188         struct net_device *dev = (struct net_device *)dev_id;
2189         struct mv643xx_eth_private *mp = netdev_priv(dev);
2190
2191         if (unlikely(!mv643xx_eth_collect_events(mp)))
2192                 return IRQ_NONE;
2193
2194         wrlp(mp, INT_MASK, 0);
2195         napi_schedule(&mp->napi);
2196
2197         return IRQ_HANDLED;
2198 }
2199
2200 static void handle_link_event(struct mv643xx_eth_private *mp)
2201 {
2202         struct net_device *dev = mp->dev;
2203         u32 port_status;
2204         int speed;
2205         int duplex;
2206         int fc;
2207
2208         port_status = rdlp(mp, PORT_STATUS);
2209         if (!(port_status & LINK_UP)) {
2210                 if (netif_carrier_ok(dev)) {
2211                         int i;
2212
2213                         netdev_info(dev, "link down\n");
2214
2215                         netif_carrier_off(dev);
2216
2217                         for (i = 0; i < mp->txq_count; i++) {
2218                                 struct tx_queue *txq = mp->txq + i;
2219
2220                                 txq_reclaim(txq, txq->tx_ring_size, 1);
2221                                 txq_reset_hw_ptr(txq);
2222                         }
2223                 }
2224                 return;
2225         }
2226
2227         switch (port_status & PORT_SPEED_MASK) {
2228         case PORT_SPEED_10:
2229                 speed = 10;
2230                 break;
2231         case PORT_SPEED_100:
2232                 speed = 100;
2233                 break;
2234         case PORT_SPEED_1000:
2235                 speed = 1000;
2236                 break;
2237         default:
2238                 speed = -1;
2239                 break;
2240         }
2241         duplex = (port_status & FULL_DUPLEX) ? 1 : 0;
2242         fc = (port_status & FLOW_CONTROL_ENABLED) ? 1 : 0;
2243
2244         netdev_info(dev, "link up, %d Mb/s, %s duplex, flow control %sabled\n",
2245                     speed, duplex ? "full" : "half", fc ? "en" : "dis");
2246
2247         if (!netif_carrier_ok(dev))
2248                 netif_carrier_on(dev);
2249 }
2250
2251 static int mv643xx_eth_poll(struct napi_struct *napi, int budget)
2252 {
2253         struct mv643xx_eth_private *mp;
2254         int work_done;
2255
2256         mp = container_of(napi, struct mv643xx_eth_private, napi);
2257
2258         if (unlikely(mp->oom)) {
2259                 mp->oom = 0;
2260                 del_timer(&mp->rx_oom);
2261         }
2262
2263         work_done = 0;
2264         while (work_done < budget) {
2265                 u8 queue_mask;
2266                 int queue;
2267                 int work_tbd;
2268
2269                 if (mp->work_link) {
2270                         mp->work_link = 0;
2271                         handle_link_event(mp);
2272                         work_done++;
2273                         continue;
2274                 }
2275
2276                 queue_mask = mp->work_tx | mp->work_tx_end | mp->work_rx;
2277                 if (likely(!mp->oom))
2278                         queue_mask |= mp->work_rx_refill;
2279
2280                 if (!queue_mask) {
2281                         if (mv643xx_eth_collect_events(mp))
2282                                 continue;
2283                         break;
2284                 }
2285
2286                 queue = fls(queue_mask) - 1;
2287                 queue_mask = 1 << queue;
2288
2289                 work_tbd = budget - work_done;
2290                 if (work_tbd > 16)
2291                         work_tbd = 16;
2292
2293                 if (mp->work_tx_end & queue_mask) {
2294                         txq_kick(mp->txq + queue);
2295                 } else if (mp->work_tx & queue_mask) {
2296                         work_done += txq_reclaim(mp->txq + queue, work_tbd, 0);
2297                         txq_maybe_wake(mp->txq + queue);
2298                 } else if (mp->work_rx & queue_mask) {
2299                         work_done += rxq_process(mp->rxq + queue, work_tbd);
2300                 } else if (!mp->oom && (mp->work_rx_refill & queue_mask)) {
2301                         work_done += rxq_refill(mp->rxq + queue, work_tbd);
2302                 } else {
2303                         BUG();
2304                 }
2305         }
2306
2307         if (work_done < budget) {
2308                 if (mp->oom)
2309                         mod_timer(&mp->rx_oom, jiffies + (HZ / 10));
2310                 napi_complete_done(napi, work_done);
2311                 wrlp(mp, INT_MASK, mp->int_mask);
2312         }
2313
2314         return work_done;
2315 }
2316
2317 static inline void oom_timer_wrapper(struct timer_list *t)
2318 {
2319         struct mv643xx_eth_private *mp = from_timer(mp, t, rx_oom);
2320
2321         napi_schedule(&mp->napi);
2322 }
2323
2324 static void port_start(struct mv643xx_eth_private *mp)
2325 {
2326         struct net_device *dev = mp->dev;
2327         u32 pscr;
2328         int i;
2329
2330         /*
2331          * Perform PHY reset, if there is a PHY.
2332          */
2333         if (dev->phydev) {
2334                 struct ethtool_link_ksettings cmd;
2335
2336                 mv643xx_eth_get_link_ksettings(dev, &cmd);
2337                 phy_init_hw(dev->phydev);
2338                 mv643xx_eth_set_link_ksettings(
2339                         dev, (const struct ethtool_link_ksettings *)&cmd);
2340                 phy_start(dev->phydev);
2341         }
2342
2343         /*
2344          * Configure basic link parameters.
2345          */
2346         pscr = rdlp(mp, PORT_SERIAL_CONTROL);
2347
2348         pscr |= SERIAL_PORT_ENABLE;
2349         wrlp(mp, PORT_SERIAL_CONTROL, pscr);
2350
2351         pscr |= DO_NOT_FORCE_LINK_FAIL;
2352         if (!dev->phydev)
2353                 pscr |= FORCE_LINK_PASS;
2354         wrlp(mp, PORT_SERIAL_CONTROL, pscr);
2355
2356         /*
2357          * Configure TX path and queues.
2358          */
2359         tx_set_rate(mp, 1000000000, 16777216);
2360         for (i = 0; i < mp->txq_count; i++) {
2361                 struct tx_queue *txq = mp->txq + i;
2362
2363                 txq_reset_hw_ptr(txq);
2364                 txq_set_rate(txq, 1000000000, 16777216);
2365                 txq_set_fixed_prio_mode(txq);
2366         }
2367
2368         /*
2369          * Receive all unmatched unicast, TCP, UDP, BPDU and broadcast
2370          * frames to RX queue #0, and include the pseudo-header when
2371          * calculating receive checksums.
2372          */
2373         mv643xx_eth_set_features(mp->dev, mp->dev->features);
2374
2375         /*
2376          * Treat BPDUs as normal multicasts, and disable partition mode.
2377          */
2378         wrlp(mp, PORT_CONFIG_EXT, 0x00000000);
2379
2380         /*
2381          * Add configured unicast addresses to address filter table.
2382          */
2383         mv643xx_eth_program_unicast_filter(mp->dev);
2384
2385         /*
2386          * Enable the receive queues.
2387          */
2388         for (i = 0; i < mp->rxq_count; i++) {
2389                 struct rx_queue *rxq = mp->rxq + i;
2390                 u32 addr;
2391
2392                 addr = (u32)rxq->rx_desc_dma;
2393                 addr += rxq->rx_curr_desc * sizeof(struct rx_desc);
2394                 wrlp(mp, RXQ_CURRENT_DESC_PTR(i), addr);
2395
2396                 rxq_enable(rxq);
2397         }
2398 }
2399
2400 static void mv643xx_eth_recalc_skb_size(struct mv643xx_eth_private *mp)
2401 {
2402         int skb_size;
2403
2404         /*
2405          * Reserve 2+14 bytes for an ethernet header (the hardware
2406          * automatically prepends 2 bytes of dummy data to each
2407          * received packet), 16 bytes for up to four VLAN tags, and
2408          * 4 bytes for the trailing FCS -- 36 bytes total.
2409          */
2410         skb_size = mp->dev->mtu + 36;
2411
2412         /*
2413          * Make sure that the skb size is a multiple of 8 bytes, as
2414          * the lower three bits of the receive descriptor's buffer
2415          * size field are ignored by the hardware.
2416          */
2417         mp->skb_size = (skb_size + 7) & ~7;
2418
2419         /*
2420          * If NET_SKB_PAD is smaller than a cache line,
2421          * netdev_alloc_skb() will cause skb->data to be misaligned
2422          * to a cache line boundary.  If this is the case, include
2423          * some extra space to allow re-aligning the data area.
2424          */
2425         mp->skb_size += SKB_DMA_REALIGN;
2426 }
2427
2428 static int mv643xx_eth_open(struct net_device *dev)
2429 {
2430         struct mv643xx_eth_private *mp = netdev_priv(dev);
2431         int err;
2432         int i;
2433
2434         wrlp(mp, INT_CAUSE, 0);
2435         wrlp(mp, INT_CAUSE_EXT, 0);
2436         rdlp(mp, INT_CAUSE_EXT);
2437
2438         err = request_irq(dev->irq, mv643xx_eth_irq,
2439                           IRQF_SHARED, dev->name, dev);
2440         if (err) {
2441                 netdev_err(dev, "can't assign irq\n");
2442                 return -EAGAIN;
2443         }
2444
2445         mv643xx_eth_recalc_skb_size(mp);
2446
2447         napi_enable(&mp->napi);
2448
2449         mp->int_mask = INT_EXT;
2450
2451         for (i = 0; i < mp->rxq_count; i++) {
2452                 err = rxq_init(mp, i);
2453                 if (err) {
2454                         while (--i >= 0)
2455                                 rxq_deinit(mp->rxq + i);
2456                         goto out;
2457                 }
2458
2459                 rxq_refill(mp->rxq + i, INT_MAX);
2460                 mp->int_mask |= INT_RX_0 << i;
2461         }
2462
2463         if (mp->oom) {
2464                 mp->rx_oom.expires = jiffies + (HZ / 10);
2465                 add_timer(&mp->rx_oom);
2466         }
2467
2468         for (i = 0; i < mp->txq_count; i++) {
2469                 err = txq_init(mp, i);
2470                 if (err) {
2471                         while (--i >= 0)
2472                                 txq_deinit(mp->txq + i);
2473                         goto out_free;
2474                 }
2475                 mp->int_mask |= INT_TX_END_0 << i;
2476         }
2477
2478         add_timer(&mp->mib_counters_timer);
2479         port_start(mp);
2480
2481         wrlp(mp, INT_MASK_EXT, INT_EXT_LINK_PHY | INT_EXT_TX);
2482         wrlp(mp, INT_MASK, mp->int_mask);
2483
2484         return 0;
2485
2486
2487 out_free:
2488         for (i = 0; i < mp->rxq_count; i++)
2489                 rxq_deinit(mp->rxq + i);
2490 out:
2491         free_irq(dev->irq, dev);
2492
2493         return err;
2494 }
2495
2496 static void port_reset(struct mv643xx_eth_private *mp)
2497 {
2498         unsigned int data;
2499         int i;
2500
2501         for (i = 0; i < mp->rxq_count; i++)
2502                 rxq_disable(mp->rxq + i);
2503         for (i = 0; i < mp->txq_count; i++)
2504                 txq_disable(mp->txq + i);
2505
2506         while (1) {
2507                 u32 ps = rdlp(mp, PORT_STATUS);
2508
2509                 if ((ps & (TX_IN_PROGRESS | TX_FIFO_EMPTY)) == TX_FIFO_EMPTY)
2510                         break;
2511                 udelay(10);
2512         }
2513
2514         /* Reset the Enable bit in the Configuration Register */
2515         data = rdlp(mp, PORT_SERIAL_CONTROL);
2516         data &= ~(SERIAL_PORT_ENABLE            |
2517                   DO_NOT_FORCE_LINK_FAIL        |
2518                   FORCE_LINK_PASS);
2519         wrlp(mp, PORT_SERIAL_CONTROL, data);
2520 }
2521
2522 static int mv643xx_eth_stop(struct net_device *dev)
2523 {
2524         struct mv643xx_eth_private *mp = netdev_priv(dev);
2525         int i;
2526
2527         wrlp(mp, INT_MASK_EXT, 0x00000000);
2528         wrlp(mp, INT_MASK, 0x00000000);
2529         rdlp(mp, INT_MASK);
2530
2531         napi_disable(&mp->napi);
2532
2533         del_timer_sync(&mp->rx_oom);
2534
2535         netif_carrier_off(dev);
2536         if (dev->phydev)
2537                 phy_stop(dev->phydev);
2538         free_irq(dev->irq, dev);
2539
2540         port_reset(mp);
2541         mv643xx_eth_get_stats(dev);
2542         mib_counters_update(mp);
2543         del_timer_sync(&mp->mib_counters_timer);
2544
2545         for (i = 0; i < mp->rxq_count; i++)
2546                 rxq_deinit(mp->rxq + i);
2547         for (i = 0; i < mp->txq_count; i++)
2548                 txq_deinit(mp->txq + i);
2549
2550         return 0;
2551 }
2552
2553 static int mv643xx_eth_ioctl(struct net_device *dev, struct ifreq *ifr, int cmd)
2554 {
2555         int ret;
2556
2557         if (!dev->phydev)
2558                 return -ENOTSUPP;
2559
2560         ret = phy_mii_ioctl(dev->phydev, ifr, cmd);
2561         if (!ret)
2562                 mv643xx_eth_adjust_link(dev);
2563         return ret;
2564 }
2565
2566 static int mv643xx_eth_change_mtu(struct net_device *dev, int new_mtu)
2567 {
2568         struct mv643xx_eth_private *mp = netdev_priv(dev);
2569
2570         dev->mtu = new_mtu;
2571         mv643xx_eth_recalc_skb_size(mp);
2572         tx_set_rate(mp, 1000000000, 16777216);
2573
2574         if (!netif_running(dev))
2575                 return 0;
2576
2577         /*
2578          * Stop and then re-open the interface. This will allocate RX
2579          * skbs of the new MTU.
2580          * There is a possible danger that the open will not succeed,
2581          * due to memory being full.
2582          */
2583         mv643xx_eth_stop(dev);
2584         if (mv643xx_eth_open(dev)) {
2585                 netdev_err(dev,
2586                            "fatal error on re-opening device after MTU change\n");
2587         }
2588
2589         return 0;
2590 }
2591
2592 static void tx_timeout_task(struct work_struct *ugly)
2593 {
2594         struct mv643xx_eth_private *mp;
2595
2596         mp = container_of(ugly, struct mv643xx_eth_private, tx_timeout_task);
2597         if (netif_running(mp->dev)) {
2598                 netif_tx_stop_all_queues(mp->dev);
2599                 port_reset(mp);
2600                 port_start(mp);
2601                 netif_tx_wake_all_queues(mp->dev);
2602         }
2603 }
2604
2605 static void mv643xx_eth_tx_timeout(struct net_device *dev)
2606 {
2607         struct mv643xx_eth_private *mp = netdev_priv(dev);
2608
2609         netdev_info(dev, "tx timeout\n");
2610
2611         schedule_work(&mp->tx_timeout_task);
2612 }
2613
2614 #ifdef CONFIG_NET_POLL_CONTROLLER
2615 static void mv643xx_eth_netpoll(struct net_device *dev)
2616 {
2617         struct mv643xx_eth_private *mp = netdev_priv(dev);
2618
2619         wrlp(mp, INT_MASK, 0x00000000);
2620         rdlp(mp, INT_MASK);
2621
2622         mv643xx_eth_irq(dev->irq, dev);
2623
2624         wrlp(mp, INT_MASK, mp->int_mask);
2625 }
2626 #endif
2627
2628
2629 /* platform glue ************************************************************/
2630 static void
2631 mv643xx_eth_conf_mbus_windows(struct mv643xx_eth_shared_private *msp,
2632                               const struct mbus_dram_target_info *dram)
2633 {
2634         void __iomem *base = msp->base;
2635         u32 win_enable;
2636         u32 win_protect;
2637         int i;
2638
2639         for (i = 0; i < 6; i++) {
2640                 writel(0, base + WINDOW_BASE(i));
2641                 writel(0, base + WINDOW_SIZE(i));
2642                 if (i < 4)
2643                         writel(0, base + WINDOW_REMAP_HIGH(i));
2644         }
2645
2646         win_enable = 0x3f;
2647         win_protect = 0;
2648
2649         for (i = 0; i < dram->num_cs; i++) {
2650                 const struct mbus_dram_window *cs = dram->cs + i;
2651
2652                 writel((cs->base & 0xffff0000) |
2653                         (cs->mbus_attr << 8) |
2654                         dram->mbus_dram_target_id, base + WINDOW_BASE(i));
2655                 writel((cs->size - 1) & 0xffff0000, base + WINDOW_SIZE(i));
2656
2657                 win_enable &= ~(1 << i);
2658                 win_protect |= 3 << (2 * i);
2659         }
2660
2661         writel(win_enable, base + WINDOW_BAR_ENABLE);
2662         msp->win_protect = win_protect;
2663 }
2664
2665 static void infer_hw_params(struct mv643xx_eth_shared_private *msp)
2666 {
2667         /*
2668          * Check whether we have a 14-bit coal limit field in bits
2669          * [21:8], or a 16-bit coal limit in bits [25,21:7] of the
2670          * SDMA config register.
2671          */
2672         writel(0x02000000, msp->base + 0x0400 + SDMA_CONFIG);
2673         if (readl(msp->base + 0x0400 + SDMA_CONFIG) & 0x02000000)
2674                 msp->extended_rx_coal_limit = 1;
2675         else
2676                 msp->extended_rx_coal_limit = 0;
2677
2678         /*
2679          * Check whether the MAC supports TX rate control, and if
2680          * yes, whether its associated registers are in the old or
2681          * the new place.
2682          */
2683         writel(1, msp->base + 0x0400 + TX_BW_MTU_MOVED);
2684         if (readl(msp->base + 0x0400 + TX_BW_MTU_MOVED) & 1) {
2685                 msp->tx_bw_control = TX_BW_CONTROL_NEW_LAYOUT;
2686         } else {
2687                 writel(7, msp->base + 0x0400 + TX_BW_RATE);
2688                 if (readl(msp->base + 0x0400 + TX_BW_RATE) & 7)
2689                         msp->tx_bw_control = TX_BW_CONTROL_OLD_LAYOUT;
2690                 else
2691                         msp->tx_bw_control = TX_BW_CONTROL_ABSENT;
2692         }
2693 }
2694
2695 #if defined(CONFIG_OF)
2696 static const struct of_device_id mv643xx_eth_shared_ids[] = {
2697         { .compatible = "marvell,orion-eth", },
2698         { .compatible = "marvell,kirkwood-eth", },
2699         { }
2700 };
2701 MODULE_DEVICE_TABLE(of, mv643xx_eth_shared_ids);
2702 #endif
2703
2704 #if defined(CONFIG_OF_IRQ) && !defined(CONFIG_MV64X60)
2705 #define mv643xx_eth_property(_np, _name, _v)                            \
2706         do {                                                            \
2707                 u32 tmp;                                                \
2708                 if (!of_property_read_u32(_np, "marvell," _name, &tmp)) \
2709                         _v = tmp;                                       \
2710         } while (0)
2711
2712 static struct platform_device *port_platdev[3];
2713
2714 static int mv643xx_eth_shared_of_add_port(struct platform_device *pdev,
2715                                           struct device_node *pnp)
2716 {
2717         struct platform_device *ppdev;
2718         struct mv643xx_eth_platform_data ppd;
2719         struct resource res;
2720         const char *mac_addr;
2721         int ret;
2722         int dev_num = 0;
2723
2724         memset(&ppd, 0, sizeof(ppd));
2725         ppd.shared = pdev;
2726
2727         memset(&res, 0, sizeof(res));
2728         if (of_irq_to_resource(pnp, 0, &res) <= 0) {
2729                 dev_err(&pdev->dev, "missing interrupt on %pOFn\n", pnp);
2730                 return -EINVAL;
2731         }
2732
2733         if (of_property_read_u32(pnp, "reg", &ppd.port_number)) {
2734                 dev_err(&pdev->dev, "missing reg property on %pOFn\n", pnp);
2735                 return -EINVAL;
2736         }
2737
2738         if (ppd.port_number >= 3) {
2739                 dev_err(&pdev->dev, "invalid reg property on %pOFn\n", pnp);
2740                 return -EINVAL;
2741         }
2742
2743         while (dev_num < 3 && port_platdev[dev_num])
2744                 dev_num++;
2745
2746         if (dev_num == 3) {
2747                 dev_err(&pdev->dev, "too many ports registered\n");
2748                 return -EINVAL;
2749         }
2750
2751         mac_addr = of_get_mac_address(pnp);
2752         if (mac_addr)
2753                 memcpy(ppd.mac_addr, mac_addr, ETH_ALEN);
2754
2755         mv643xx_eth_property(pnp, "tx-queue-size", ppd.tx_queue_size);
2756         mv643xx_eth_property(pnp, "tx-sram-addr", ppd.tx_sram_addr);
2757         mv643xx_eth_property(pnp, "tx-sram-size", ppd.tx_sram_size);
2758         mv643xx_eth_property(pnp, "rx-queue-size", ppd.rx_queue_size);
2759         mv643xx_eth_property(pnp, "rx-sram-addr", ppd.rx_sram_addr);
2760         mv643xx_eth_property(pnp, "rx-sram-size", ppd.rx_sram_size);
2761
2762         ppd.phy_node = of_parse_phandle(pnp, "phy-handle", 0);
2763         if (!ppd.phy_node) {
2764                 ppd.phy_addr = MV643XX_ETH_PHY_NONE;
2765                 of_property_read_u32(pnp, "speed", &ppd.speed);
2766                 of_property_read_u32(pnp, "duplex", &ppd.duplex);
2767         }
2768
2769         ppdev = platform_device_alloc(MV643XX_ETH_NAME, dev_num);
2770         if (!ppdev)
2771                 return -ENOMEM;
2772         ppdev->dev.coherent_dma_mask = DMA_BIT_MASK(32);
2773         ppdev->dev.of_node = pnp;
2774
2775         ret = platform_device_add_resources(ppdev, &res, 1);
2776         if (ret)
2777                 goto port_err;
2778
2779         ret = platform_device_add_data(ppdev, &ppd, sizeof(ppd));
2780         if (ret)
2781                 goto port_err;
2782
2783         ret = platform_device_add(ppdev);
2784         if (ret)
2785                 goto port_err;
2786
2787         port_platdev[dev_num] = ppdev;
2788
2789         return 0;
2790
2791 port_err:
2792         platform_device_put(ppdev);
2793         return ret;
2794 }
2795
2796 static int mv643xx_eth_shared_of_probe(struct platform_device *pdev)
2797 {
2798         struct mv643xx_eth_shared_platform_data *pd;
2799         struct device_node *pnp, *np = pdev->dev.of_node;
2800         int ret;
2801
2802         /* bail out if not registered from DT */
2803         if (!np)
2804                 return 0;
2805
2806         pd = devm_kzalloc(&pdev->dev, sizeof(*pd), GFP_KERNEL);
2807         if (!pd)
2808                 return -ENOMEM;
2809         pdev->dev.platform_data = pd;
2810
2811         mv643xx_eth_property(np, "tx-checksum-limit", pd->tx_csum_limit);
2812
2813         for_each_available_child_of_node(np, pnp) {
2814                 ret = mv643xx_eth_shared_of_add_port(pdev, pnp);
2815                 if (ret) {
2816                         of_node_put(pnp);
2817                         return ret;
2818                 }
2819         }
2820         return 0;
2821 }
2822
2823 static void mv643xx_eth_shared_of_remove(void)
2824 {
2825         int n;
2826
2827         for (n = 0; n < 3; n++) {
2828                 platform_device_del(port_platdev[n]);
2829                 port_platdev[n] = NULL;
2830         }
2831 }
2832 #else
2833 static inline int mv643xx_eth_shared_of_probe(struct platform_device *pdev)
2834 {
2835         return 0;
2836 }
2837
2838 static inline void mv643xx_eth_shared_of_remove(void)
2839 {
2840 }
2841 #endif
2842
2843 static int mv643xx_eth_shared_probe(struct platform_device *pdev)
2844 {
2845         static int mv643xx_eth_version_printed;
2846         struct mv643xx_eth_shared_platform_data *pd;
2847         struct mv643xx_eth_shared_private *msp;
2848         const struct mbus_dram_target_info *dram;
2849         struct resource *res;
2850         int ret;
2851
2852         if (!mv643xx_eth_version_printed++)
2853                 pr_notice("MV-643xx 10/100/1000 ethernet driver version %s\n",
2854                           mv643xx_eth_driver_version);
2855
2856         res = platform_get_resource(pdev, IORESOURCE_MEM, 0);
2857         if (res == NULL)
2858                 return -EINVAL;
2859
2860         msp = devm_kzalloc(&pdev->dev, sizeof(*msp), GFP_KERNEL);
2861         if (msp == NULL)
2862                 return -ENOMEM;
2863         platform_set_drvdata(pdev, msp);
2864
2865         msp->base = devm_ioremap(&pdev->dev, res->start, resource_size(res));
2866         if (msp->base == NULL)
2867                 return -ENOMEM;
2868
2869         msp->clk = devm_clk_get(&pdev->dev, NULL);
2870         if (!IS_ERR(msp->clk))
2871                 clk_prepare_enable(msp->clk);
2872
2873         /*
2874          * (Re-)program MBUS remapping windows if we are asked to.
2875          */
2876         dram = mv_mbus_dram_info();
2877         if (dram)
2878                 mv643xx_eth_conf_mbus_windows(msp, dram);
2879
2880         ret = mv643xx_eth_shared_of_probe(pdev);
2881         if (ret)
2882                 goto err_put_clk;
2883         pd = dev_get_platdata(&pdev->dev);
2884
2885         msp->tx_csum_limit = (pd != NULL && pd->tx_csum_limit) ?
2886                                         pd->tx_csum_limit : 9 * 1024;
2887         infer_hw_params(msp);
2888
2889         return 0;
2890
2891 err_put_clk:
2892         if (!IS_ERR(msp->clk))
2893                 clk_disable_unprepare(msp->clk);
2894         return ret;
2895 }
2896
2897 static int mv643xx_eth_shared_remove(struct platform_device *pdev)
2898 {
2899         struct mv643xx_eth_shared_private *msp = platform_get_drvdata(pdev);
2900
2901         mv643xx_eth_shared_of_remove();
2902         if (!IS_ERR(msp->clk))
2903                 clk_disable_unprepare(msp->clk);
2904         return 0;
2905 }
2906
2907 static struct platform_driver mv643xx_eth_shared_driver = {
2908         .probe          = mv643xx_eth_shared_probe,
2909         .remove         = mv643xx_eth_shared_remove,
2910         .driver = {
2911                 .name   = MV643XX_ETH_SHARED_NAME,
2912                 .of_match_table = of_match_ptr(mv643xx_eth_shared_ids),
2913         },
2914 };
2915
2916 static void phy_addr_set(struct mv643xx_eth_private *mp, int phy_addr)
2917 {
2918         int addr_shift = 5 * mp->port_num;
2919         u32 data;
2920
2921         data = rdl(mp, PHY_ADDR);
2922         data &= ~(0x1f << addr_shift);
2923         data |= (phy_addr & 0x1f) << addr_shift;
2924         wrl(mp, PHY_ADDR, data);
2925 }
2926
2927 static int phy_addr_get(struct mv643xx_eth_private *mp)
2928 {
2929         unsigned int data;
2930
2931         data = rdl(mp, PHY_ADDR);
2932
2933         return (data >> (5 * mp->port_num)) & 0x1f;
2934 }
2935
2936 static void set_params(struct mv643xx_eth_private *mp,
2937                        struct mv643xx_eth_platform_data *pd)
2938 {
2939         struct net_device *dev = mp->dev;
2940         unsigned int tx_ring_size;
2941
2942         if (is_valid_ether_addr(pd->mac_addr))
2943                 memcpy(dev->dev_addr, pd->mac_addr, ETH_ALEN);
2944         else
2945                 uc_addr_get(mp, dev->dev_addr);
2946
2947         mp->rx_ring_size = DEFAULT_RX_QUEUE_SIZE;
2948         if (pd->rx_queue_size)
2949                 mp->rx_ring_size = pd->rx_queue_size;
2950         mp->rx_desc_sram_addr = pd->rx_sram_addr;
2951         mp->rx_desc_sram_size = pd->rx_sram_size;
2952
2953         mp->rxq_count = pd->rx_queue_count ? : 1;
2954
2955         tx_ring_size = DEFAULT_TX_QUEUE_SIZE;
2956         if (pd->tx_queue_size)
2957                 tx_ring_size = pd->tx_queue_size;
2958
2959         mp->tx_ring_size = clamp_t(unsigned int, tx_ring_size,
2960                                    MV643XX_MAX_SKB_DESCS * 2, 4096);
2961         if (mp->tx_ring_size != tx_ring_size)
2962                 netdev_warn(dev, "TX queue size set to %u (requested %u)\n",
2963                             mp->tx_ring_size, tx_ring_size);
2964
2965         mp->tx_desc_sram_addr = pd->tx_sram_addr;
2966         mp->tx_desc_sram_size = pd->tx_sram_size;
2967
2968         mp->txq_count = pd->tx_queue_count ? : 1;
2969 }
2970
2971 static int get_phy_mode(struct mv643xx_eth_private *mp)
2972 {
2973         struct device *dev = mp->dev->dev.parent;
2974         int iface = -1;
2975
2976         if (dev->of_node)
2977                 iface = of_get_phy_mode(dev->of_node);
2978
2979         /* Historical default if unspecified. We could also read/write
2980          * the interface state in the PSC1
2981          */
2982         if (iface < 0)
2983                 iface = PHY_INTERFACE_MODE_GMII;
2984         return iface;
2985 }
2986
2987 static struct phy_device *phy_scan(struct mv643xx_eth_private *mp,
2988                                    int phy_addr)
2989 {
2990         struct phy_device *phydev;
2991         int start;
2992         int num;
2993         int i;
2994         char phy_id[MII_BUS_ID_SIZE + 3];
2995
2996         if (phy_addr == MV643XX_ETH_PHY_ADDR_DEFAULT) {
2997                 start = phy_addr_get(mp) & 0x1f;
2998                 num = 32;
2999         } else {
3000                 start = phy_addr & 0x1f;
3001                 num = 1;
3002         }
3003
3004         /* Attempt to connect to the PHY using orion-mdio */
3005         phydev = ERR_PTR(-ENODEV);
3006         for (i = 0; i < num; i++) {
3007                 int addr = (start + i) & 0x1f;
3008
3009                 snprintf(phy_id, sizeof(phy_id), PHY_ID_FMT,
3010                                 "orion-mdio-mii", addr);
3011
3012                 phydev = phy_connect(mp->dev, phy_id, mv643xx_eth_adjust_link,
3013                                      get_phy_mode(mp));
3014                 if (!IS_ERR(phydev)) {
3015                         phy_addr_set(mp, addr);
3016                         break;
3017                 }
3018         }
3019
3020         return phydev;
3021 }
3022
3023 static void phy_init(struct mv643xx_eth_private *mp, int speed, int duplex)
3024 {
3025         struct net_device *dev = mp->dev;
3026         struct phy_device *phy = dev->phydev;
3027
3028         if (speed == 0) {
3029                 phy->autoneg = AUTONEG_ENABLE;
3030                 phy->speed = 0;
3031                 phy->duplex = 0;
3032                 linkmode_copy(phy->advertising, phy->supported);
3033                 linkmode_set_bit(ETHTOOL_LINK_MODE_Autoneg_BIT,
3034                                  phy->advertising);
3035         } else {
3036                 phy->autoneg = AUTONEG_DISABLE;
3037                 linkmode_zero(phy->advertising);
3038                 phy->speed = speed;
3039                 phy->duplex = duplex;
3040         }
3041         phy_start_aneg(phy);
3042 }
3043
3044 static void init_pscr(struct mv643xx_eth_private *mp, int speed, int duplex)
3045 {
3046         struct net_device *dev = mp->dev;
3047         u32 pscr;
3048
3049         pscr = rdlp(mp, PORT_SERIAL_CONTROL);
3050         if (pscr & SERIAL_PORT_ENABLE) {
3051                 pscr &= ~SERIAL_PORT_ENABLE;
3052                 wrlp(mp, PORT_SERIAL_CONTROL, pscr);
3053         }
3054
3055         pscr = MAX_RX_PACKET_9700BYTE | SERIAL_PORT_CONTROL_RESERVED;
3056         if (!dev->phydev) {
3057                 pscr |= DISABLE_AUTO_NEG_SPEED_GMII;
3058                 if (speed == SPEED_1000)
3059                         pscr |= SET_GMII_SPEED_TO_1000;
3060                 else if (speed == SPEED_100)
3061                         pscr |= SET_MII_SPEED_TO_100;
3062
3063                 pscr |= DISABLE_AUTO_NEG_FOR_FLOW_CTRL;
3064
3065                 pscr |= DISABLE_AUTO_NEG_FOR_DUPLEX;
3066                 if (duplex == DUPLEX_FULL)
3067                         pscr |= SET_FULL_DUPLEX_MODE;
3068         }
3069
3070         wrlp(mp, PORT_SERIAL_CONTROL, pscr);
3071 }
3072
3073 static const struct net_device_ops mv643xx_eth_netdev_ops = {
3074         .ndo_open               = mv643xx_eth_open,
3075         .ndo_stop               = mv643xx_eth_stop,
3076         .ndo_start_xmit         = mv643xx_eth_xmit,
3077         .ndo_set_rx_mode        = mv643xx_eth_set_rx_mode,
3078         .ndo_set_mac_address    = mv643xx_eth_set_mac_address,
3079         .ndo_validate_addr      = eth_validate_addr,
3080         .ndo_do_ioctl           = mv643xx_eth_ioctl,
3081         .ndo_change_mtu         = mv643xx_eth_change_mtu,
3082         .ndo_set_features       = mv643xx_eth_set_features,
3083         .ndo_tx_timeout         = mv643xx_eth_tx_timeout,
3084         .ndo_get_stats          = mv643xx_eth_get_stats,
3085 #ifdef CONFIG_NET_POLL_CONTROLLER
3086         .ndo_poll_controller    = mv643xx_eth_netpoll,
3087 #endif
3088 };
3089
3090 static int mv643xx_eth_probe(struct platform_device *pdev)
3091 {
3092         struct mv643xx_eth_platform_data *pd;
3093         struct mv643xx_eth_private *mp;
3094         struct net_device *dev;
3095         struct phy_device *phydev = NULL;
3096         struct resource *res;
3097         int err;
3098
3099         pd = dev_get_platdata(&pdev->dev);
3100         if (pd == NULL) {
3101                 dev_err(&pdev->dev, "no mv643xx_eth_platform_data\n");
3102                 return -ENODEV;
3103         }
3104
3105         if (pd->shared == NULL) {
3106                 dev_err(&pdev->dev, "no mv643xx_eth_platform_data->shared\n");
3107                 return -ENODEV;
3108         }
3109
3110         dev = alloc_etherdev_mq(sizeof(struct mv643xx_eth_private), 8);
3111         if (!dev)
3112                 return -ENOMEM;
3113
3114         SET_NETDEV_DEV(dev, &pdev->dev);
3115         mp = netdev_priv(dev);
3116         platform_set_drvdata(pdev, mp);
3117
3118         mp->shared = platform_get_drvdata(pd->shared);
3119         mp->base = mp->shared->base + 0x0400 + (pd->port_number << 10);
3120         mp->port_num = pd->port_number;
3121
3122         mp->dev = dev;
3123
3124         /* Kirkwood resets some registers on gated clocks. Especially
3125          * CLK125_BYPASS_EN must be cleared but is not available on
3126          * all other SoCs/System Controllers using this driver.
3127          */
3128         if (of_device_is_compatible(pdev->dev.of_node,
3129                                     "marvell,kirkwood-eth-port"))
3130                 wrlp(mp, PORT_SERIAL_CONTROL1,
3131                      rdlp(mp, PORT_SERIAL_CONTROL1) & ~CLK125_BYPASS_EN);
3132
3133         /*
3134          * Start with a default rate, and if there is a clock, allow
3135          * it to override the default.
3136          */
3137         mp->t_clk = 133000000;
3138         mp->clk = devm_clk_get(&pdev->dev, NULL);
3139         if (!IS_ERR(mp->clk)) {
3140                 clk_prepare_enable(mp->clk);
3141                 mp->t_clk = clk_get_rate(mp->clk);
3142         } else if (!IS_ERR(mp->shared->clk)) {
3143                 mp->t_clk = clk_get_rate(mp->shared->clk);
3144         }
3145
3146         set_params(mp, pd);
3147         netif_set_real_num_tx_queues(dev, mp->txq_count);
3148         netif_set_real_num_rx_queues(dev, mp->rxq_count);
3149
3150         err = 0;
3151         if (pd->phy_node) {
3152                 phydev = of_phy_connect(mp->dev, pd->phy_node,
3153                                         mv643xx_eth_adjust_link, 0,
3154                                         get_phy_mode(mp));
3155                 if (!phydev)
3156                         err = -ENODEV;
3157                 else
3158                         phy_addr_set(mp, phydev->mdio.addr);
3159         } else if (pd->phy_addr != MV643XX_ETH_PHY_NONE) {
3160                 phydev = phy_scan(mp, pd->phy_addr);
3161
3162                 if (IS_ERR(phydev))
3163                         err = PTR_ERR(phydev);
3164                 else
3165                         phy_init(mp, pd->speed, pd->duplex);
3166         }
3167         if (err == -ENODEV) {
3168                 err = -EPROBE_DEFER;
3169                 goto out;
3170         }
3171         if (err)
3172                 goto out;
3173
3174         dev->ethtool_ops = &mv643xx_eth_ethtool_ops;
3175
3176         init_pscr(mp, pd->speed, pd->duplex);
3177
3178
3179         mib_counters_clear(mp);
3180
3181         timer_setup(&mp->mib_counters_timer, mib_counters_timer_wrapper, 0);
3182         mp->mib_counters_timer.expires = jiffies + 30 * HZ;
3183
3184         spin_lock_init(&mp->mib_counters_lock);
3185
3186         INIT_WORK(&mp->tx_timeout_task, tx_timeout_task);
3187
3188         netif_napi_add(dev, &mp->napi, mv643xx_eth_poll, NAPI_POLL_WEIGHT);
3189
3190         timer_setup(&mp->rx_oom, oom_timer_wrapper, 0);
3191
3192
3193         res = platform_get_resource(pdev, IORESOURCE_IRQ, 0);
3194         BUG_ON(!res);
3195         dev->irq = res->start;
3196
3197         dev->netdev_ops = &mv643xx_eth_netdev_ops;
3198
3199         dev->watchdog_timeo = 2 * HZ;
3200         dev->base_addr = 0;
3201
3202         dev->features = NETIF_F_SG | NETIF_F_IP_CSUM | NETIF_F_TSO;
3203         dev->vlan_features = dev->features;
3204
3205         dev->features |= NETIF_F_RXCSUM;
3206         dev->hw_features = dev->features;
3207
3208         dev->priv_flags |= IFF_UNICAST_FLT;
3209         dev->gso_max_segs = MV643XX_MAX_TSO_SEGS;
3210
3211         /* MTU range: 64 - 9500 */
3212         dev->min_mtu = 64;
3213         dev->max_mtu = 9500;
3214
3215         if (mp->shared->win_protect)
3216                 wrl(mp, WINDOW_PROTECT(mp->port_num), mp->shared->win_protect);
3217
3218         netif_carrier_off(dev);
3219
3220         wrlp(mp, SDMA_CONFIG, PORT_SDMA_CONFIG_DEFAULT_VALUE);
3221
3222         set_rx_coal(mp, 250);
3223         set_tx_coal(mp, 0);
3224
3225         err = register_netdev(dev);
3226         if (err)
3227                 goto out;
3228
3229         netdev_notice(dev, "port %d with MAC address %pM\n",
3230                       mp->port_num, dev->dev_addr);
3231
3232         if (mp->tx_desc_sram_size > 0)
3233                 netdev_notice(dev, "configured with sram\n");
3234
3235         return 0;
3236
3237 out:
3238         if (!IS_ERR(mp->clk))
3239                 clk_disable_unprepare(mp->clk);
3240         free_netdev(dev);
3241
3242         return err;
3243 }
3244
3245 static int mv643xx_eth_remove(struct platform_device *pdev)
3246 {
3247         struct mv643xx_eth_private *mp = platform_get_drvdata(pdev);
3248         struct net_device *dev = mp->dev;
3249
3250         unregister_netdev(mp->dev);
3251         if (dev->phydev)
3252                 phy_disconnect(dev->phydev);
3253         cancel_work_sync(&mp->tx_timeout_task);
3254
3255         if (!IS_ERR(mp->clk))
3256                 clk_disable_unprepare(mp->clk);
3257
3258         free_netdev(mp->dev);
3259
3260         return 0;
3261 }
3262
3263 static void mv643xx_eth_shutdown(struct platform_device *pdev)
3264 {
3265         struct mv643xx_eth_private *mp = platform_get_drvdata(pdev);
3266
3267         /* Mask all interrupts on ethernet port */
3268         wrlp(mp, INT_MASK, 0);
3269         rdlp(mp, INT_MASK);
3270
3271         if (netif_running(mp->dev))
3272                 port_reset(mp);
3273 }
3274
3275 static struct platform_driver mv643xx_eth_driver = {
3276         .probe          = mv643xx_eth_probe,
3277         .remove         = mv643xx_eth_remove,
3278         .shutdown       = mv643xx_eth_shutdown,
3279         .driver = {
3280                 .name   = MV643XX_ETH_NAME,
3281         },
3282 };
3283
3284 static struct platform_driver * const drivers[] = {
3285         &mv643xx_eth_shared_driver,
3286         &mv643xx_eth_driver,
3287 };
3288
3289 static int __init mv643xx_eth_init_module(void)
3290 {
3291         return platform_register_drivers(drivers, ARRAY_SIZE(drivers));
3292 }
3293 module_init(mv643xx_eth_init_module);
3294
3295 static void __exit mv643xx_eth_cleanup_module(void)
3296 {
3297         platform_unregister_drivers(drivers, ARRAY_SIZE(drivers));
3298 }
3299 module_exit(mv643xx_eth_cleanup_module);
3300
3301 MODULE_AUTHOR("Rabeeh Khoury, Assaf Hoffman, Matthew Dharm, "
3302               "Manish Lachwani, Dale Farnsworth and Lennert Buytenhek");
3303 MODULE_DESCRIPTION("Ethernet driver for Marvell MV643XX");
3304 MODULE_LICENSE("GPL");
3305 MODULE_ALIAS("platform:" MV643XX_ETH_SHARED_NAME);
3306 MODULE_ALIAS("platform:" MV643XX_ETH_NAME);