arch/x86/kvm/emulate.c

   1 // SPDX-License-Identifier: GPL-2.0-only
   2 /******************************************************************************
   3  * emulate.c
   4  *
   5  * Generic x86 (32-bit and 64-bit) instruction decoder and emulator.
   6  *
   7  * Copyright (c) 2005 Keir Fraser
   8  *
   9  * Linux coding style, mod r/m decoder, segment base fixes, real-mode
  10  * privileged instructions:
  11  *
  12  * Copyright (C) 2006 Qumranet
  13  * Copyright 2010 Red Hat, Inc. and/or its affiliates.
  14  *
  15  *   Avi Kivity <avi@qumranet.com>
  16  *   Yaniv Kamay <yaniv@qumranet.com>
  17  *
  18  * From: xen-unstable 10676:af9809f51f81a3c43f276f00c81a52ef558afda4
  19  */
  20
  21 #include <linux/kvm_host.h>
  22 #include "kvm_cache_regs.h"
  23 #include "kvm_emulate.h"
  24 #include <linux/stringify.h>
  25 #include <asm/debugreg.h>
  26 #include <asm/nospec-branch.h>
  27
  28 #include "x86.h"
  29 #include "tss.h"
  30 #include "mmu.h"
  31 #include "pmu.h"
  32
  33 /*
  34  * Operand types
  35  */
  36 #define OpNone             0ull
  37 #define OpImplicit         1ull  /* No generic decode */
  38 #define OpReg              2ull  /* Register */
  39 #define OpMem              3ull  /* Memory */
  40 #define OpAcc              4ull  /* Accumulator: AL/AX/EAX/RAX */
  41 #define OpDI               5ull  /* ES:DI/EDI/RDI */
  42 #define OpMem64            6ull  /* Memory, 64-bit */
  43 #define OpImmUByte         7ull  /* Zero-extended 8-bit immediate */
  44 #define OpDX               8ull  /* DX register */
  45 #define OpCL               9ull  /* CL register (for shifts) */
  46 #define OpImmByte         10ull  /* 8-bit sign extended immediate */
  47 #define OpOne             11ull  /* Implied 1 */
  48 #define OpImm             12ull  /* Sign extended up to 32-bit immediate */
  49 #define OpMem16           13ull  /* Memory operand (16-bit). */
  50 #define OpMem32           14ull  /* Memory operand (32-bit). */
  51 #define OpImmU            15ull  /* Immediate operand, zero extended */
  52 #define OpSI              16ull  /* SI/ESI/RSI */
  53 #define OpImmFAddr        17ull  /* Immediate far address */
  54 #define OpMemFAddr        18ull  /* Far address in memory */
  55 #define OpImmU16          19ull  /* Immediate operand, 16 bits, zero extended */
  56 #define OpES              20ull  /* ES */
  57 #define OpCS              21ull  /* CS */
  58 #define OpSS              22ull  /* SS */
  59 #define OpDS              23ull  /* DS */
  60 #define OpFS              24ull  /* FS */
  61 #define OpGS              25ull  /* GS */
  62 #define OpMem8            26ull  /* 8-bit zero extended memory operand */
  63 #define OpImm64           27ull  /* Sign extended 16/32/64-bit immediate */
  64 #define OpXLat            28ull  /* memory at BX/EBX/RBX + zero-extended AL */
  65 #define OpAccLo           29ull  /* Low part of extended acc (AX/AX/EAX/RAX) */
  66 #define OpAccHi           30ull  /* High part of extended acc (-/DX/EDX/RDX) */
  67
  68 #define OpBits             5  /* Width of operand field */
  69 #define OpMask             ((1ull << OpBits) - 1)
  70
  71 /*
  72  * Opcode effective-address decode tables.
  73  * Note that we only emulate instructions that have at least one memory
  74  * operand (excluding implicit stack references). We assume that stack
  75  * references and instruction fetches will never occur in special memory
  76  * areas that require emulation. So, for example, 'mov <imm>,<reg>' need
  77  * not be handled.
  78  */
  79
  80 /* Operand sizes: 8-bit operands or specified/overridden size. */
  81 #define ByteOp      (1<<0)      /* 8-bit operands. */
  82 /* Destination operand type. */
  83 #define DstShift    1
  84 #define ImplicitOps (OpImplicit << DstShift)
  85 #define DstReg      (OpReg << DstShift)
  86 #define DstMem      (OpMem << DstShift)
  87 #define DstAcc      (OpAcc << DstShift)
  88 #define DstDI       (OpDI << DstShift)
  89 #define DstMem64    (OpMem64 << DstShift)
  90 #define DstMem16    (OpMem16 << DstShift)
  91 #define DstImmUByte (OpImmUByte << DstShift)
  92 #define DstDX       (OpDX << DstShift)
  93 #define DstAccLo    (OpAccLo << DstShift)
  94 #define DstMask     (OpMask << DstShift)
  95 /* Source operand type. */
  96 #define SrcShift    6
  97 #define SrcNone     (OpNone << SrcShift)
  98 #define SrcReg      (OpReg << SrcShift)
  99 #define SrcMem      (OpMem << SrcShift)
 100 #define SrcMem16    (OpMem16 << SrcShift)
 101 #define SrcMem32    (OpMem32 << SrcShift)
 102 #define SrcImm      (OpImm << SrcShift)
 103 #define SrcImmByte  (OpImmByte << SrcShift)
 104 #define SrcOne      (OpOne << SrcShift)
 105 #define SrcImmUByte (OpImmUByte << SrcShift)
 106 #define SrcImmU     (OpImmU << SrcShift)
 107 #define SrcSI       (OpSI << SrcShift)
 108 #define SrcXLat     (OpXLat << SrcShift)
 109 #define SrcImmFAddr (OpImmFAddr << SrcShift)
 110 #define SrcMemFAddr (OpMemFAddr << SrcShift)
 111 #define SrcAcc      (OpAcc << SrcShift)
 112 #define SrcImmU16   (OpImmU16 << SrcShift)
 113 #define SrcImm64    (OpImm64 << SrcShift)
 114 #define SrcDX       (OpDX << SrcShift)
 115 #define SrcMem8     (OpMem8 << SrcShift)
 116 #define SrcAccHi    (OpAccHi << SrcShift)
 117 #define SrcMask     (OpMask << SrcShift)
 118 #define BitOp       (1<<11)
 119 #define MemAbs      (1<<12)      /* Memory operand is absolute displacement */
 120 #define String      (1<<13)     /* String instruction (rep capable) */
 121 #define Stack       (1<<14)     /* Stack instruction (push/pop) */
 122 #define GroupMask   (7<<15)     /* Opcode uses one of the group mechanisms */
 123 #define Group       (1<<15)     /* Bits 3:5 of modrm byte extend opcode */
 124 #define GroupDual   (2<<15)     /* Alternate decoding of mod == 3 */
 125 #define Prefix      (3<<15)     /* Instruction varies with 66/f2/f3 prefix */
 126 #define RMExt       (4<<15)     /* Opcode extension in ModRM r/m if mod == 3 */
 127 #define Escape      (5<<15)     /* Escape to coprocessor instruction */
 128 #define InstrDual   (6<<15)     /* Alternate instruction decoding of mod == 3 */
 129 #define ModeDual    (7<<15)     /* Different instruction for 32/64 bit */
 130 #define Sse         (1<<18)     /* SSE Vector instruction */
 131 /* Generic ModRM decode. */
 132 #define ModRM       (1<<19)
 133 /* Destination is only written; never read. */
 134 #define Mov         (1<<20)
 135 /* Misc flags */
 136 #define Prot        (1<<21) /* instruction generates #UD if not in prot-mode */
 137 #define EmulateOnUD (1<<22) /* Emulate if unsupported by the host */
 138 #define NoAccess    (1<<23) /* Don't access memory (lea/invlpg/verr etc) */
 139 #define Op3264      (1<<24) /* Operand is 64b in long mode, 32b otherwise */
 140 #define Undefined   (1<<25) /* No Such Instruction */
 141 #define Lock        (1<<26) /* lock prefix is allowed for the instruction */
 142 #define Priv        (1<<27) /* instruction generates #GP if current CPL != 0 */
 143 #define No64        (1<<28)
 144 #define PageTable   (1 << 29)   /* instruction used to write page table */
 145 #define NotImpl     (1 << 30)   /* instruction is not implemented */
 146 /* Source 2 operand type */
 147 #define Src2Shift   (31)
 148 #define Src2None    (OpNone << Src2Shift)
 149 #define Src2Mem     (OpMem << Src2Shift)
 150 #define Src2CL      (OpCL << Src2Shift)
 151 #define Src2ImmByte (OpImmByte << Src2Shift)
 152 #define Src2One     (OpOne << Src2Shift)
 153 #define Src2Imm     (OpImm << Src2Shift)
 154 #define Src2ES      (OpES << Src2Shift)
 155 #define Src2CS      (OpCS << Src2Shift)
 156 #define Src2SS      (OpSS << Src2Shift)
 157 #define Src2DS      (OpDS << Src2Shift)
 158 #define Src2FS      (OpFS << Src2Shift)
 159 #define Src2GS      (OpGS << Src2Shift)
 160 #define Src2Mask    (OpMask << Src2Shift)
 161 #define Mmx         ((u64)1 << 40)  /* MMX Vector instruction */
 162 #define AlignMask   ((u64)7 << 41)
 163 #define Aligned     ((u64)1 << 41)  /* Explicitly aligned (e.g. MOVDQA) */
 164 #define Unaligned   ((u64)2 << 41)  /* Explicitly unaligned (e.g. MOVDQU) */
 165 #define Avx         ((u64)3 << 41)  /* Advanced Vector Extensions */
 166 #define Aligned16   ((u64)4 << 41)  /* Aligned to 16 byte boundary (e.g. FXSAVE) */
 167 #define Fastop      ((u64)1 << 44)  /* Use opcode::u.fastop */
 168 #define NoWrite     ((u64)1 << 45)  /* No writeback */
 169 #define SrcWrite    ((u64)1 << 46)  /* Write back src operand */
 170 #define NoMod       ((u64)1 << 47)  /* Mod field is ignored */
 171 #define Intercept   ((u64)1 << 48)  /* Has valid intercept field */
 172 #define CheckPerm   ((u64)1 << 49)  /* Has valid check_perm field */
 173 #define PrivUD      ((u64)1 << 51)  /* #UD instead of #GP on CPL > 0 */
 174 #define NearBranch  ((u64)1 << 52)  /* Near branches */
 175 #define No16        ((u64)1 << 53)  /* No 16 bit operand */
 176 #define IncSP       ((u64)1 << 54)  /* SP is incremented before ModRM calc */
 177 #define TwoMemOp    ((u64)1 << 55)  /* Instruction has two memory operand */
 178 #define IsBranch    ((u64)1 << 56)  /* Instruction is considered a branch. */
 179
 180 #define DstXacc     (DstAccLo | SrcAccHi | SrcWrite)
 181
 182 #define X2(x...) x, x
 183 #define X3(x...) X2(x), x
 184 #define X4(x...) X2(x), X2(x)
 185 #define X5(x...) X4(x), x
 186 #define X6(x...) X4(x), X2(x)
 187 #define X7(x...) X4(x), X3(x)
 188 #define X8(x...) X4(x), X4(x)
 189 #define X16(x...) X8(x), X8(x)
 190
 191 #define NR_FASTOP (ilog2(sizeof(ulong)) + 1)
 192 #define FASTOP_SIZE 8
 193
 194 struct opcode {
 195         u64 flags;
 196         u8 intercept;
 197         u8 pad[7];
 198         union {
 199                 int (*execute)(struct x86_emulate_ctxt *ctxt);
 200                 const struct opcode *group;
 201                 const struct group_dual *gdual;
 202                 const struct gprefix *gprefix;
 203                 const struct escape *esc;
 204                 const struct instr_dual *idual;
 205                 const struct mode_dual *mdual;
 206                 void (*fastop)(struct fastop *fake);
 207         } u;
 208         int (*check_perm)(struct x86_emulate_ctxt *ctxt);
 209 };
 210
 211 struct group_dual {
 212         struct opcode mod012[8];
 213         struct opcode mod3[8];
 214 };
 215
 216 struct gprefix {
 217         struct opcode pfx_no;
 218         struct opcode pfx_66;
 219         struct opcode pfx_f2;
 220         struct opcode pfx_f3;
 221 };
 222
 223 struct escape {
 224         struct opcode op[8];
 225         struct opcode high[64];
 226 };
 227
 228 struct instr_dual {
 229         struct opcode mod012;
 230         struct opcode mod3;
 231 };
 232
 233 struct mode_dual {
 234         struct opcode mode32;
 235         struct opcode mode64;
 236 };
 237
 238 #define EFLG_RESERVED_ZEROS_MASK 0xffc0802a
 239
 240 enum x86_transfer_type {
 241         X86_TRANSFER_NONE,
 242         X86_TRANSFER_CALL_JMP,
 243         X86_TRANSFER_RET,
 244         X86_TRANSFER_TASK_SWITCH,
 245 };
 246
 247 static ulong reg_read(struct x86_emulate_ctxt *ctxt, unsigned nr)
 248 {
 249         if (!(ctxt->regs_valid & (1 << nr))) {
 250                 ctxt->regs_valid |= 1 << nr;
 251                 ctxt->_regs[nr] = ctxt->ops->read_gpr(ctxt, nr);
 252         }
 253         return ctxt->_regs[nr];
 254 }
 255
 256 static ulong *reg_write(struct x86_emulate_ctxt *ctxt, unsigned nr)
 257 {
 258         ctxt->regs_valid |= 1 << nr;
 259         ctxt->regs_dirty |= 1 << nr;
 260         return &ctxt->_regs[nr];
 261 }
 262
 263 static ulong *reg_rmw(struct x86_emulate_ctxt *ctxt, unsigned nr)
 264 {
 265         reg_read(ctxt, nr);
 266         return reg_write(ctxt, nr);
 267 }
 268
 269 static void writeback_registers(struct x86_emulate_ctxt *ctxt)
 270 {
 271         unsigned reg;
 272
 273         for_each_set_bit(reg, (ulong *)&ctxt->regs_dirty, 16)
 274                 ctxt->ops->write_gpr(ctxt, reg, ctxt->_regs[reg]);
 275 }
 276
 277 static void invalidate_registers(struct x86_emulate_ctxt *ctxt)
 278 {
 279         ctxt->regs_dirty = 0;
 280         ctxt->regs_valid = 0;
 281 }
 282
 283 /*
 284  * These EFLAGS bits are restored from saved value during emulation, and
 285  * any changes are written back to the saved value after emulation.
 286  */
 287 #define EFLAGS_MASK (X86_EFLAGS_OF|X86_EFLAGS_SF|X86_EFLAGS_ZF|X86_EFLAGS_AF|\
 288                      X86_EFLAGS_PF|X86_EFLAGS_CF)
 289
 290 #ifdef CONFIG_X86_64
 291 #define ON64(x) x
 292 #else
 293 #define ON64(x)
 294 #endif
 295
 296 /*
 297  * fastop functions have a special calling convention:
 298  *
 299  * dst:    rax        (in/out)
 300  * src:    rdx        (in/out)
 301  * src2:   rcx        (in)
 302  * flags:  rflags     (in/out)
 303  * ex:     rsi        (in:fastop pointer, out:zero if exception)
 304  *
 305  * Moreover, they are all exactly FASTOP_SIZE bytes long, so functions for
 306  * different operand sizes can be reached by calculation, rather than a jump
 307  * table (which would be bigger than the code).
 308  */
 309 static int fastop(struct x86_emulate_ctxt *ctxt, fastop_t fop);
 310
 311 #define __FOP_FUNC(name) \
 312         ".align " __stringify(FASTOP_SIZE) " \n\t" \
 313         ".type " name ", @function \n\t" \
 314         name ":\n\t"
 315
 316 #define FOP_FUNC(name) \
 317         __FOP_FUNC(#name)
 318
 319 #define __FOP_RET(name) \
 320         "11: " ASM_RET \
 321         ".size " name ", .-" name "\n\t"
 322
 323 #define FOP_RET(name) \
 324         __FOP_RET(#name)
 325
 326 #define FOP_START(op) \
 327         extern void em_##op(struct fastop *fake); \
 328         asm(".pushsection .text, \"ax\" \n\t" \
 329             ".global em_" #op " \n\t" \
 330             ".align " __stringify(FASTOP_SIZE) " \n\t" \
 331             "em_" #op ":\n\t"
 332
 333 #define FOP_END \
 334             ".popsection")
 335
 336 #define __FOPNOP(name) \
 337         __FOP_FUNC(name) \
 338         __FOP_RET(name)
 339
 340 #define FOPNOP() \
 341         __FOPNOP(__stringify(__UNIQUE_ID(nop)))
 342
 343 #define FOP1E(op,  dst) \
 344         __FOP_FUNC(#op "_" #dst) \
 345         "10: " #op " %" #dst " \n\t" \
 346         __FOP_RET(#op "_" #dst)
 347
 348 #define FOP1EEX(op,  dst) \
 349         FOP1E(op, dst) _ASM_EXTABLE_TYPE_REG(10b, 11b, EX_TYPE_ZERO_REG, %%esi)
 350
 351 #define FASTOP1(op) \
 352         FOP_START(op) \
 353         FOP1E(op##b, al) \
 354         FOP1E(op##w, ax) \
 355         FOP1E(op##l, eax) \
 356         ON64(FOP1E(op##q, rax)) \
 357         FOP_END
 358
 359 /* 1-operand, using src2 (for MUL/DIV r/m) */
 360 #define FASTOP1SRC2(op, name) \
 361         FOP_START(name) \
 362         FOP1E(op, cl) \
 363         FOP1E(op, cx) \
 364         FOP1E(op, ecx) \
 365         ON64(FOP1E(op, rcx)) \
 366         FOP_END
 367
 368 /* 1-operand, using src2 (for MUL/DIV r/m), with exceptions */
 369 #define FASTOP1SRC2EX(op, name) \
 370         FOP_START(name) \
 371         FOP1EEX(op, cl) \
 372         FOP1EEX(op, cx) \
 373         FOP1EEX(op, ecx) \
 374         ON64(FOP1EEX(op, rcx)) \
 375         FOP_END
 376
 377 #define FOP2E(op,  dst, src)       \
 378         __FOP_FUNC(#op "_" #dst "_" #src) \
 379         #op " %" #src ", %" #dst " \n\t" \
 380         __FOP_RET(#op "_" #dst "_" #src)
 381
 382 #define FASTOP2(op) \
 383         FOP_START(op) \
 384         FOP2E(op##b, al, dl) \
 385         FOP2E(op##w, ax, dx) \
 386         FOP2E(op##l, eax, edx) \
 387         ON64(FOP2E(op##q, rax, rdx)) \
 388         FOP_END
 389
 390 /* 2 operand, word only */
 391 #define FASTOP2W(op) \
 392         FOP_START(op) \
 393         FOPNOP() \
 394         FOP2E(op##w, ax, dx) \
 395         FOP2E(op##l, eax, edx) \
 396         ON64(FOP2E(op##q, rax, rdx)) \
 397         FOP_END
 398
 399 /* 2 operand, src is CL */
 400 #define FASTOP2CL(op) \
 401         FOP_START(op) \
 402         FOP2E(op##b, al, cl) \
 403         FOP2E(op##w, ax, cl) \
 404         FOP2E(op##l, eax, cl) \
 405         ON64(FOP2E(op##q, rax, cl)) \
 406         FOP_END
 407
 408 /* 2 operand, src and dest are reversed */
 409 #define FASTOP2R(op, name) \
 410         FOP_START(name) \
 411         FOP2E(op##b, dl, al) \
 412         FOP2E(op##w, dx, ax) \
 413         FOP2E(op##l, edx, eax) \
 414         ON64(FOP2E(op##q, rdx, rax)) \
 415         FOP_END
 416
 417 #define FOP3E(op,  dst, src, src2) \
 418         __FOP_FUNC(#op "_" #dst "_" #src "_" #src2) \
 419         #op " %" #src2 ", %" #src ", %" #dst " \n\t"\
 420         __FOP_RET(#op "_" #dst "_" #src "_" #src2)
 421
 422 /* 3-operand, word-only, src2=cl */
 423 #define FASTOP3WCL(op) \
 424         FOP_START(op) \
 425         FOPNOP() \
 426         FOP3E(op##w, ax, dx, cl) \
 427         FOP3E(op##l, eax, edx, cl) \
 428         ON64(FOP3E(op##q, rax, rdx, cl)) \
 429         FOP_END
 430
 431 /* Special case for SETcc - 1 instruction per cc */
 432 #define FOP_SETCC(op) \
 433         ".align 4 \n\t" \
 434         ".type " #op ", @function \n\t" \
 435         #op ": \n\t" \
 436         #op " %al \n\t" \
 437         __FOP_RET(#op)
 438
 439 FOP_START(setcc)
 440 FOP_SETCC(seto)
 441 FOP_SETCC(setno)
 442 FOP_SETCC(setc)
 443 FOP_SETCC(setnc)
 444 FOP_SETCC(setz)
 445 FOP_SETCC(setnz)
 446 FOP_SETCC(setbe)
 447 FOP_SETCC(setnbe)
 448 FOP_SETCC(sets)
 449 FOP_SETCC(setns)
 450 FOP_SETCC(setp)
 451 FOP_SETCC(setnp)
 452 FOP_SETCC(setl)
 453 FOP_SETCC(setnl)
 454 FOP_SETCC(setle)
 455 FOP_SETCC(setnle)
 456 FOP_END;
 457
 458 FOP_START(salc)
 459 FOP_FUNC(salc)
 460 "pushf; sbb %al, %al; popf \n\t"
 461 FOP_RET(salc)
 462 FOP_END;
 463
 464 /*
 465  * XXX: inoutclob user must know where the argument is being expanded.
 466  *      Relying on CONFIG_CC_HAS_ASM_GOTO would allow us to remove _fault.
 467  */
 468 #define asm_safe(insn, inoutclob...) \
 469 ({ \
 470         int _fault = 0; \
 471  \
 472         asm volatile("1:" insn "\n" \
 473                      "2:\n" \
 474                      _ASM_EXTABLE_TYPE_REG(1b, 2b, EX_TYPE_ONE_REG, %[_fault]) \
 475                      : [_fault] "+r"(_fault) inoutclob ); \
 476  \
 477         _fault ? X86EMUL_UNHANDLEABLE : X86EMUL_CONTINUE; \
 478 })
 479
 480 static int emulator_check_intercept(struct x86_emulate_ctxt *ctxt,
 481                                     enum x86_intercept intercept,
 482                                     enum x86_intercept_stage stage)
 483 {
 484         struct x86_instruction_info info = {
 485                 .intercept  = intercept,
 486                 .rep_prefix = ctxt->rep_prefix,
 487                 .modrm_mod  = ctxt->modrm_mod,
 488                 .modrm_reg  = ctxt->modrm_reg,
 489                 .modrm_rm   = ctxt->modrm_rm,
 490                 .src_val    = ctxt->src.val64,
 491                 .dst_val    = ctxt->dst.val64,
 492                 .src_bytes  = ctxt->src.bytes,
 493                 .dst_bytes  = ctxt->dst.bytes,
 494                 .ad_bytes   = ctxt->ad_bytes,
 495                 .next_rip   = ctxt->eip,
 496         };
 497
 498         return ctxt->ops->intercept(ctxt, &info, stage);
 499 }
 500
 501 static void assign_masked(ulong *dest, ulong src, ulong mask)
 502 {
 503         *dest = (*dest & ~mask) | (src & mask);
 504 }
 505
 506 static void assign_register(unsigned long *reg, u64 val, int bytes)
 507 {
 508         /* The 4-byte case *is* correct: in 64-bit mode we zero-extend. */
 509         switch (bytes) {
 510         case 1:
 511                 *(u8 *)reg = (u8)val;
 512                 break;
 513         case 2:
 514                 *(u16 *)reg = (u16)val;
 515                 break;
 516         case 4:
 517                 *reg = (u32)val;
 518                 break;  /* 64b: zero-extend */
 519         case 8:
 520                 *reg = val;
 521                 break;
 522         }
 523 }
 524
 525 static inline unsigned long ad_mask(struct x86_emulate_ctxt *ctxt)
 526 {
 527         return (1UL << (ctxt->ad_bytes << 3)) - 1;
 528 }
 529
 530 static ulong stack_mask(struct x86_emulate_ctxt *ctxt)
 531 {
 532         u16 sel;
 533         struct desc_struct ss;
 534
 535         if (ctxt->mode == X86EMUL_MODE_PROT64)
 536                 return ~0UL;
 537         ctxt->ops->get_segment(ctxt, &sel, &ss, NULL, VCPU_SREG_SS);
 538         return ~0U >> ((ss.d ^ 1) * 16);  /* d=0: 0xffff; d=1: 0xffffffff */
 539 }
 540
 541 static int stack_size(struct x86_emulate_ctxt *ctxt)
 542 {
 543         return (__fls(stack_mask(ctxt)) + 1) >> 3;
 544 }
 545
 546 /* Access/update address held in a register, based on addressing mode. */
 547 static inline unsigned long
 548 address_mask(struct x86_emulate_ctxt *ctxt, unsigned long reg)
 549 {
 550         if (ctxt->ad_bytes == sizeof(unsigned long))
 551                 return reg;
 552         else
 553                 return reg & ad_mask(ctxt);
 554 }
 555
 556 static inline unsigned long
 557 register_address(struct x86_emulate_ctxt *ctxt, int reg)
 558 {
 559         return address_mask(ctxt, reg_read(ctxt, reg));
 560 }
 561
 562 static void masked_increment(ulong *reg, ulong mask, int inc)
 563 {
 564         assign_masked(reg, *reg + inc, mask);
 565 }
 566
 567 static inline void
 568 register_address_increment(struct x86_emulate_ctxt *ctxt, int reg, int inc)
 569 {
 570         ulong *preg = reg_rmw(ctxt, reg);
 571
 572         assign_register(preg, *preg + inc, ctxt->ad_bytes);
 573 }
 574
 575 static void rsp_increment(struct x86_emulate_ctxt *ctxt, int inc)
 576 {
 577         masked_increment(reg_rmw(ctxt, VCPU_REGS_RSP), stack_mask(ctxt), inc);
 578 }
 579
 580 static u32 desc_limit_scaled(struct desc_struct *desc)
 581 {
 582         u32 limit = get_desc_limit(desc);
 583
 584         return desc->g ? (limit << 12) | 0xfff : limit;
 585 }
 586
 587 static unsigned long seg_base(struct x86_emulate_ctxt *ctxt, int seg)
 588 {
 589         if (ctxt->mode == X86EMUL_MODE_PROT64 && seg < VCPU_SREG_FS)
 590                 return 0;
 591
 592         return ctxt->ops->get_cached_segment_base(ctxt, seg);
 593 }
 594
 595 static int emulate_exception(struct x86_emulate_ctxt *ctxt, int vec,
 596                              u32 error, bool valid)
 597 {
 598         WARN_ON(vec > 0x1f);
 599         ctxt->exception.vector = vec;
 600         ctxt->exception.error_code = error;
 601         ctxt->exception.error_code_valid = valid;
 602         return X86EMUL_PROPAGATE_FAULT;
 603 }
 604
 605 static int emulate_db(struct x86_emulate_ctxt *ctxt)
 606 {
 607         return emulate_exception(ctxt, DB_VECTOR, 0, false);
 608 }
 609
 610 static int emulate_gp(struct x86_emulate_ctxt *ctxt, int err)
 611 {
 612         return emulate_exception(ctxt, GP_VECTOR, err, true);
 613 }
 614
 615 static int emulate_ss(struct x86_emulate_ctxt *ctxt, int err)
 616 {
 617         return emulate_exception(ctxt, SS_VECTOR, err, true);
 618 }
 619
 620 static int emulate_ud(struct x86_emulate_ctxt *ctxt)
 621 {
 622         return emulate_exception(ctxt, UD_VECTOR, 0, false);
 623 }
 624
 625 static int emulate_ts(struct x86_emulate_ctxt *ctxt, int err)
 626 {
 627         return emulate_exception(ctxt, TS_VECTOR, err, true);
 628 }
 629
 630 static int emulate_de(struct x86_emulate_ctxt *ctxt)
 631 {
 632         return emulate_exception(ctxt, DE_VECTOR, 0, false);
 633 }
 634
 635 static int emulate_nm(struct x86_emulate_ctxt *ctxt)
 636 {
 637         return emulate_exception(ctxt, NM_VECTOR, 0, false);
 638 }
 639
 640 static u16 get_segment_selector(struct x86_emulate_ctxt *ctxt, unsigned seg)
 641 {
 642         u16 selector;
 643         struct desc_struct desc;
 644
 645         ctxt->ops->get_segment(ctxt, &selector, &desc, NULL, seg);
 646         return selector;
 647 }
 648
 649 static void set_segment_selector(struct x86_emulate_ctxt *ctxt, u16 selector,
 650                                  unsigned seg)
 651 {
 652         u16 dummy;
 653         u32 base3;
 654         struct desc_struct desc;
 655
 656         ctxt->ops->get_segment(ctxt, &dummy, &desc, &base3, seg);
 657         ctxt->ops->set_segment(ctxt, selector, &desc, base3, seg);
 658 }
 659
 660 static inline u8 ctxt_virt_addr_bits(struct x86_emulate_ctxt *ctxt)
 661 {
 662         return (ctxt->ops->get_cr(ctxt, 4) & X86_CR4_LA57) ? 57 : 48;
 663 }
 664
 665 static inline bool emul_is_noncanonical_address(u64 la,
 666                                                 struct x86_emulate_ctxt *ctxt)
 667 {
 668         return get_canonical(la, ctxt_virt_addr_bits(ctxt)) != la;
 669 }
 670
 671 /*
 672  * x86 defines three classes of vector instructions: explicitly
 673  * aligned, explicitly unaligned, and the rest, which change behaviour
 674  * depending on whether they're AVX encoded or not.
 675  *
 676  * Also included is CMPXCHG16B which is not a vector instruction, yet it is
 677  * subject to the same check.  FXSAVE and FXRSTOR are checked here too as their
 678  * 512 bytes of data must be aligned to a 16 byte boundary.
 679  */
 680 static unsigned insn_alignment(struct x86_emulate_ctxt *ctxt, unsigned size)
 681 {
 682         u64 alignment = ctxt->d & AlignMask;
 683
 684         if (likely(size < 16))
 685                 return 1;
 686
 687         switch (alignment) {
 688         case Unaligned:
 689         case Avx:
 690                 return 1;
 691         case Aligned16:
 692                 return 16;
 693         case Aligned:
 694         default:
 695                 return size;
 696         }
 697 }
 698
 699 static __always_inline int __linearize(struct x86_emulate_ctxt *ctxt,
 700                                        struct segmented_address addr,
 701                                        unsigned *max_size, unsigned size,
 702                                        bool write, bool fetch,
 703                                        enum x86emul_mode mode, ulong *linear)
 704 {
 705         struct desc_struct desc;
 706         bool usable;
 707         ulong la;
 708         u32 lim;
 709         u16 sel;
 710         u8  va_bits;
 711
 712         la = seg_base(ctxt, addr.seg) + addr.ea;
 713         *max_size = 0;
 714         switch (mode) {
 715         case X86EMUL_MODE_PROT64:
 716                 *linear = la;
 717                 va_bits = ctxt_virt_addr_bits(ctxt);
 718                 if (get_canonical(la, va_bits) != la)
 719                         goto bad;
 720
 721                 *max_size = min_t(u64, ~0u, (1ull << va_bits) - la);
 722                 if (size > *max_size)
 723                         goto bad;
 724                 break;
 725         default:
 726                 *linear = la = (u32)la;
 727                 usable = ctxt->ops->get_segment(ctxt, &sel, &desc, NULL,
 728                                                 addr.seg);
 729                 if (!usable)
 730                         goto bad;
 731                 /* code segment in protected mode or read-only data segment */
 732                 if ((((ctxt->mode != X86EMUL_MODE_REAL) && (desc.type & 8))
 733                                         || !(desc.type & 2)) && write)
 734                         goto bad;
 735                 /* unreadable code segment */
 736                 if (!fetch && (desc.type & 8) && !(desc.type & 2))
 737                         goto bad;
 738                 lim = desc_limit_scaled(&desc);
 739                 if (!(desc.type & 8) && (desc.type & 4)) {
 740                         /* expand-down segment */
 741                         if (addr.ea <= lim)
 742                                 goto bad;
 743                         lim = desc.d ? 0xffffffff : 0xffff;
 744                 }
 745                 if (addr.ea > lim)
 746                         goto bad;
 747                 if (lim == 0xffffffff)
 748                         *max_size = ~0u;
 749                 else {
 750                         *max_size = (u64)lim + 1 - addr.ea;
 751                         if (size > *max_size)
 752                                 goto bad;
 753                 }
 754                 break;
 755         }
 756         if (la & (insn_alignment(ctxt, size) - 1))
 757                 return emulate_gp(ctxt, 0);
 758         return X86EMUL_CONTINUE;
 759 bad:
 760         if (addr.seg == VCPU_SREG_SS)
 761                 return emulate_ss(ctxt, 0);
 762         else
 763                 return emulate_gp(ctxt, 0);
 764 }
 765
 766 static int linearize(struct x86_emulate_ctxt *ctxt,
 767                      struct segmented_address addr,
 768                      unsigned size, bool write,
 769                      ulong *linear)
 770 {
 771         unsigned max_size;
 772         return __linearize(ctxt, addr, &max_size, size, write, false,
 773                            ctxt->mode, linear);
 774 }
 775
 776 static inline int assign_eip(struct x86_emulate_ctxt *ctxt, ulong dst,
 777                              enum x86emul_mode mode)
 778 {
 779         ulong linear;
 780         int rc;
 781         unsigned max_size;
 782         struct segmented_address addr = { .seg = VCPU_SREG_CS,
 783                                            .ea = dst };
 784
 785         if (ctxt->op_bytes != sizeof(unsigned long))
 786                 addr.ea = dst & ((1UL << (ctxt->op_bytes << 3)) - 1);
 787         rc = __linearize(ctxt, addr, &max_size, 1, false, true, mode, &linear);
 788         if (rc == X86EMUL_CONTINUE)
 789                 ctxt->_eip = addr.ea;
 790         return rc;
 791 }
 792
 793 static inline int assign_eip_near(struct x86_emulate_ctxt *ctxt, ulong dst)
 794 {
 795         return assign_eip(ctxt, dst, ctxt->mode);
 796 }
 797
 798 static int assign_eip_far(struct x86_emulate_ctxt *ctxt, ulong dst,
 799                           const struct desc_struct *cs_desc)
 800 {
 801         enum x86emul_mode mode = ctxt->mode;
 802         int rc;
 803
 804 #ifdef CONFIG_X86_64
 805         if (ctxt->mode >= X86EMUL_MODE_PROT16) {
 806                 if (cs_desc->l) {
 807                         u64 efer = 0;
 808
 809                         ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
 810                         if (efer & EFER_LMA)
 811                                 mode = X86EMUL_MODE_PROT64;
 812                 } else
 813                         mode = X86EMUL_MODE_PROT32; /* temporary value */
 814         }
 815 #endif
 816         if (mode == X86EMUL_MODE_PROT16 || mode == X86EMUL_MODE_PROT32)
 817                 mode = cs_desc->d ? X86EMUL_MODE_PROT32 : X86EMUL_MODE_PROT16;
 818         rc = assign_eip(ctxt, dst, mode);
 819         if (rc == X86EMUL_CONTINUE)
 820                 ctxt->mode = mode;
 821         return rc;
 822 }
 823
 824 static inline int jmp_rel(struct x86_emulate_ctxt *ctxt, int rel)
 825 {
 826         return assign_eip_near(ctxt, ctxt->_eip + rel);
 827 }
 828
 829 static int linear_read_system(struct x86_emulate_ctxt *ctxt, ulong linear,
 830                               void *data, unsigned size)
 831 {
 832         return ctxt->ops->read_std(ctxt, linear, data, size, &ctxt->exception, true);
 833 }
 834
 835 static int linear_write_system(struct x86_emulate_ctxt *ctxt,
 836                                ulong linear, void *data,
 837                                unsigned int size)
 838 {
 839         return ctxt->ops->write_std(ctxt, linear, data, size, &ctxt->exception, true);
 840 }
 841
 842 static int segmented_read_std(struct x86_emulate_ctxt *ctxt,
 843                               struct segmented_address addr,
 844                               void *data,
 845                               unsigned size)
 846 {
 847         int rc;
 848         ulong linear;
 849
 850         rc = linearize(ctxt, addr, size, false, &linear);
 851         if (rc != X86EMUL_CONTINUE)
 852                 return rc;
 853         return ctxt->ops->read_std(ctxt, linear, data, size, &ctxt->exception, false);
 854 }
 855
 856 static int segmented_write_std(struct x86_emulate_ctxt *ctxt,
 857                                struct segmented_address addr,
 858                                void *data,
 859                                unsigned int size)
 860 {
 861         int rc;
 862         ulong linear;
 863
 864         rc = linearize(ctxt, addr, size, true, &linear);
 865         if (rc != X86EMUL_CONTINUE)
 866                 return rc;
 867         return ctxt->ops->write_std(ctxt, linear, data, size, &ctxt->exception, false);
 868 }
 869
 870 /*
 871  * Prefetch the remaining bytes of the instruction without crossing page
 872  * boundary if they are not in fetch_cache yet.
 873  */
 874 static int __do_insn_fetch_bytes(struct x86_emulate_ctxt *ctxt, int op_size)
 875 {
 876         int rc;
 877         unsigned size, max_size;
 878         unsigned long linear;
 879         int cur_size = ctxt->fetch.end - ctxt->fetch.data;
 880         struct segmented_address addr = { .seg = VCPU_SREG_CS,
 881                                            .ea = ctxt->eip + cur_size };
 882
 883         /*
 884          * We do not know exactly how many bytes will be needed, and
 885          * __linearize is expensive, so fetch as much as possible.  We
 886          * just have to avoid going beyond the 15 byte limit, the end
 887          * of the segment, or the end of the page.
 888          *
 889          * __linearize is called with size 0 so that it does not do any
 890          * boundary check itself.  Instead, we use max_size to check
 891          * against op_size.
 892          */
 893         rc = __linearize(ctxt, addr, &max_size, 0, false, true, ctxt->mode,
 894                          &linear);
 895         if (unlikely(rc != X86EMUL_CONTINUE))
 896                 return rc;
 897
 898         size = min_t(unsigned, 15UL ^ cur_size, max_size);
 899         size = min_t(unsigned, size, PAGE_SIZE - offset_in_page(linear));
 900
 901         /*
 902          * One instruction can only straddle two pages,
 903          * and one has been loaded at the beginning of
 904          * x86_decode_insn.  So, if not enough bytes
 905          * still, we must have hit the 15-byte boundary.
 906          */
 907         if (unlikely(size < op_size))
 908                 return emulate_gp(ctxt, 0);
 909
 910         rc = ctxt->ops->fetch(ctxt, linear, ctxt->fetch.end,
 911                               size, &ctxt->exception);
 912         if (unlikely(rc != X86EMUL_CONTINUE))
 913                 return rc;
 914         ctxt->fetch.end += size;
 915         return X86EMUL_CONTINUE;
 916 }
 917
 918 static __always_inline int do_insn_fetch_bytes(struct x86_emulate_ctxt *ctxt,
 919                                                unsigned size)
 920 {
 921         unsigned done_size = ctxt->fetch.end - ctxt->fetch.ptr;
 922
 923         if (unlikely(done_size < size))
 924                 return __do_insn_fetch_bytes(ctxt, size - done_size);
 925         else
 926                 return X86EMUL_CONTINUE;
 927 }
 928
 929 /* Fetch next part of the instruction being emulated. */
 930 #define insn_fetch(_type, _ctxt)                                        \
 931 ({      _type _x;                                                       \
 932                                                                         \
 933         rc = do_insn_fetch_bytes(_ctxt, sizeof(_type));                 \
 934         if (rc != X86EMUL_CONTINUE)                                     \
 935                 goto done;                                              \
 936         ctxt->_eip += sizeof(_type);                                    \
 937         memcpy(&_x, ctxt->fetch.ptr, sizeof(_type));                    \
 938         ctxt->fetch.ptr += sizeof(_type);                               \
 939         _x;                                                             \
 940 })
 941
 942 #define insn_fetch_arr(_arr, _size, _ctxt)                              \
 943 ({                                                                      \
 944         rc = do_insn_fetch_bytes(_ctxt, _size);                         \
 945         if (rc != X86EMUL_CONTINUE)                                     \
 946                 goto done;                                              \
 947         ctxt->_eip += (_size);                                          \
 948         memcpy(_arr, ctxt->fetch.ptr, _size);                           \
 949         ctxt->fetch.ptr += (_size);                                     \
 950 })
 951
 952 /*
 953  * Given the 'reg' portion of a ModRM byte, and a register block, return a
 954  * pointer into the block that addresses the relevant register.
 955  * @highbyte_regs specifies whether to decode AH,CH,DH,BH.
 956  */
 957 static void *decode_register(struct x86_emulate_ctxt *ctxt, u8 modrm_reg,
 958                              int byteop)
 959 {
 960         void *p;
 961         int highbyte_regs = (ctxt->rex_prefix == 0) && byteop;
 962
 963         if (highbyte_regs && modrm_reg >= 4 && modrm_reg < 8)
 964                 p = (unsigned char *)reg_rmw(ctxt, modrm_reg & 3) + 1;
 965         else
 966                 p = reg_rmw(ctxt, modrm_reg);
 967         return p;
 968 }
 969
 970 static int read_descriptor(struct x86_emulate_ctxt *ctxt,
 971                            struct segmented_address addr,
 972                            u16 *size, unsigned long *address, int op_bytes)
 973 {
 974         int rc;
 975
 976         if (op_bytes == 2)
 977                 op_bytes = 3;
 978         *address = 0;
 979         rc = segmented_read_std(ctxt, addr, size, 2);
 980         if (rc != X86EMUL_CONTINUE)
 981                 return rc;
 982         addr.ea += 2;
 983         rc = segmented_read_std(ctxt, addr, address, op_bytes);
 984         return rc;
 985 }
 986
 987 FASTOP2(add);
 988 FASTOP2(or);
 989 FASTOP2(adc);
 990 FASTOP2(sbb);
 991 FASTOP2(and);
 992 FASTOP2(sub);
 993 FASTOP2(xor);
 994 FASTOP2(cmp);
 995 FASTOP2(test);
 996
 997 FASTOP1SRC2(mul, mul_ex);
 998 FASTOP1SRC2(imul, imul_ex);
 999 FASTOP1SRC2EX(div, div_ex);
1000 FASTOP1SRC2EX(idiv, idiv_ex);
1001
1002 FASTOP3WCL(shld);
1003 FASTOP3WCL(shrd);
1004
1005 FASTOP2W(imul);
1006
1007 FASTOP1(not);
1008 FASTOP1(neg);
1009 FASTOP1(inc);
1010 FASTOP1(dec);
1011
1012 FASTOP2CL(rol);
1013 FASTOP2CL(ror);
1014 FASTOP2CL(rcl);
1015 FASTOP2CL(rcr);
1016 FASTOP2CL(shl);
1017 FASTOP2CL(shr);
1018 FASTOP2CL(sar);
1019
1020 FASTOP2W(bsf);
1021 FASTOP2W(bsr);
1022 FASTOP2W(bt);
1023 FASTOP2W(bts);
1024 FASTOP2W(btr);
1025 FASTOP2W(btc);
1026
1027 FASTOP2(xadd);
1028
1029 FASTOP2R(cmp, cmp_r);
1030
1031 static int em_bsf_c(struct x86_emulate_ctxt *ctxt)
1032 {
1033         /* If src is zero, do not writeback, but update flags */
1034         if (ctxt->src.val == 0)
1035                 ctxt->dst.type = OP_NONE;
1036         return fastop(ctxt, em_bsf);
1037 }
1038
1039 static int em_bsr_c(struct x86_emulate_ctxt *ctxt)
1040 {
1041         /* If src is zero, do not writeback, but update flags */
1042         if (ctxt->src.val == 0)
1043                 ctxt->dst.type = OP_NONE;
1044         return fastop(ctxt, em_bsr);
1045 }
1046
1047 static __always_inline u8 test_cc(unsigned int condition, unsigned long flags)
1048 {
1049         u8 rc;
1050         void (*fop)(void) = (void *)em_setcc + 4 * (condition & 0xf);
1051
1052         flags = (flags & EFLAGS_MASK) | X86_EFLAGS_IF;
1053         asm("push %[flags]; popf; " CALL_NOSPEC
1054             : "=a"(rc) : [thunk_target]"r"(fop), [flags]"r"(flags));
1055         return rc;
1056 }
1057
1058 static void fetch_register_operand(struct operand *op)
1059 {
1060         switch (op->bytes) {
1061         case 1:
1062                 op->val = *(u8 *)op->addr.reg;
1063                 break;
1064         case 2:
1065                 op->val = *(u16 *)op->addr.reg;
1066                 break;
1067         case 4:
1068                 op->val = *(u32 *)op->addr.reg;
1069                 break;
1070         case 8:
1071                 op->val = *(u64 *)op->addr.reg;
1072                 break;
1073         }
1074 }
1075
1076 static int em_fninit(struct x86_emulate_ctxt *ctxt)
1077 {
1078         if (ctxt->ops->get_cr(ctxt, 0) & (X86_CR0_TS | X86_CR0_EM))
1079                 return emulate_nm(ctxt);
1080
1081         kvm_fpu_get();
1082         asm volatile("fninit");
1083         kvm_fpu_put();
1084         return X86EMUL_CONTINUE;
1085 }
1086
1087 static int em_fnstcw(struct x86_emulate_ctxt *ctxt)
1088 {
1089         u16 fcw;
1090
1091         if (ctxt->ops->get_cr(ctxt, 0) & (X86_CR0_TS | X86_CR0_EM))
1092                 return emulate_nm(ctxt);
1093
1094         kvm_fpu_get();
1095         asm volatile("fnstcw %0": "+m"(fcw));
1096         kvm_fpu_put();
1097
1098         ctxt->dst.val = fcw;
1099
1100         return X86EMUL_CONTINUE;
1101 }
1102
1103 static int em_fnstsw(struct x86_emulate_ctxt *ctxt)
1104 {
1105         u16 fsw;
1106
1107         if (ctxt->ops->get_cr(ctxt, 0) & (X86_CR0_TS | X86_CR0_EM))
1108                 return emulate_nm(ctxt);
1109
1110         kvm_fpu_get();
1111         asm volatile("fnstsw %0": "+m"(fsw));
1112         kvm_fpu_put();
1113
1114         ctxt->dst.val = fsw;
1115
1116         return X86EMUL_CONTINUE;
1117 }
1118
1119 static void decode_register_operand(struct x86_emulate_ctxt *ctxt,
1120                                     struct operand *op)
1121 {
1122         unsigned reg = ctxt->modrm_reg;
1123
1124         if (!(ctxt->d & ModRM))
1125                 reg = (ctxt->b & 7) | ((ctxt->rex_prefix & 1) << 3);
1126
1127         if (ctxt->d & Sse) {
1128                 op->type = OP_XMM;
1129                 op->bytes = 16;
1130                 op->addr.xmm = reg;
1131                 kvm_read_sse_reg(reg, &op->vec_val);
1132                 return;
1133         }
1134         if (ctxt->d & Mmx) {
1135                 reg &= 7;
1136                 op->type = OP_MM;
1137                 op->bytes = 8;
1138                 op->addr.mm = reg;
1139                 return;
1140         }
1141
1142         op->type = OP_REG;
1143         op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
1144         op->addr.reg = decode_register(ctxt, reg, ctxt->d & ByteOp);
1145
1146         fetch_register_operand(op);
1147         op->orig_val = op->val;
1148 }
1149
1150 static void adjust_modrm_seg(struct x86_emulate_ctxt *ctxt, int base_reg)
1151 {
1152         if (base_reg == VCPU_REGS_RSP || base_reg == VCPU_REGS_RBP)
1153                 ctxt->modrm_seg = VCPU_SREG_SS;
1154 }
1155
1156 static int decode_modrm(struct x86_emulate_ctxt *ctxt,
1157                         struct operand *op)
1158 {
1159         u8 sib;
1160         int index_reg, base_reg, scale;
1161         int rc = X86EMUL_CONTINUE;
1162         ulong modrm_ea = 0;
1163
1164         ctxt->modrm_reg = ((ctxt->rex_prefix << 1) & 8); /* REX.R */
1165         index_reg = (ctxt->rex_prefix << 2) & 8; /* REX.X */
1166         base_reg = (ctxt->rex_prefix << 3) & 8; /* REX.B */
1167
1168         ctxt->modrm_mod = (ctxt->modrm & 0xc0) >> 6;
1169         ctxt->modrm_reg |= (ctxt->modrm & 0x38) >> 3;
1170         ctxt->modrm_rm = base_reg | (ctxt->modrm & 0x07);
1171         ctxt->modrm_seg = VCPU_SREG_DS;
1172
1173         if (ctxt->modrm_mod == 3 || (ctxt->d & NoMod)) {
1174                 op->type = OP_REG;
1175                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
1176                 op->addr.reg = decode_register(ctxt, ctxt->modrm_rm,
1177                                 ctxt->d & ByteOp);
1178                 if (ctxt->d & Sse) {
1179                         op->type = OP_XMM;
1180                         op->bytes = 16;
1181                         op->addr.xmm = ctxt->modrm_rm;
1182                         kvm_read_sse_reg(ctxt->modrm_rm, &op->vec_val);
1183                         return rc;
1184                 }
1185                 if (ctxt->d & Mmx) {
1186                         op->type = OP_MM;
1187                         op->bytes = 8;
1188                         op->addr.mm = ctxt->modrm_rm & 7;
1189                         return rc;
1190                 }
1191                 fetch_register_operand(op);
1192                 return rc;
1193         }
1194
1195         op->type = OP_MEM;
1196
1197         if (ctxt->ad_bytes == 2) {
1198                 unsigned bx = reg_read(ctxt, VCPU_REGS_RBX);
1199                 unsigned bp = reg_read(ctxt, VCPU_REGS_RBP);
1200                 unsigned si = reg_read(ctxt, VCPU_REGS_RSI);
1201                 unsigned di = reg_read(ctxt, VCPU_REGS_RDI);
1202
1203                 /* 16-bit ModR/M decode. */
1204                 switch (ctxt->modrm_mod) {
1205                 case 0:
1206                         if (ctxt->modrm_rm == 6)
1207                                 modrm_ea += insn_fetch(u16, ctxt);
1208                         break;
1209                 case 1:
1210                         modrm_ea += insn_fetch(s8, ctxt);
1211                         break;
1212                 case 2:
1213                         modrm_ea += insn_fetch(u16, ctxt);
1214                         break;
1215                 }
1216                 switch (ctxt->modrm_rm) {
1217                 case 0:
1218                         modrm_ea += bx + si;
1219                         break;
1220                 case 1:
1221                         modrm_ea += bx + di;
1222                         break;
1223                 case 2:
1224                         modrm_ea += bp + si;
1225                         break;
1226                 case 3:
1227                         modrm_ea += bp + di;
1228                         break;
1229                 case 4:
1230                         modrm_ea += si;
1231                         break;
1232                 case 5:
1233                         modrm_ea += di;
1234                         break;
1235                 case 6:
1236                         if (ctxt->modrm_mod != 0)
1237                                 modrm_ea += bp;
1238                         break;
1239                 case 7:
1240                         modrm_ea += bx;
1241                         break;
1242                 }
1243                 if (ctxt->modrm_rm == 2 || ctxt->modrm_rm == 3 ||
1244                     (ctxt->modrm_rm == 6 && ctxt->modrm_mod != 0))
1245                         ctxt->modrm_seg = VCPU_SREG_SS;
1246                 modrm_ea = (u16)modrm_ea;
1247         } else {
1248                 /* 32/64-bit ModR/M decode. */
1249                 if ((ctxt->modrm_rm & 7) == 4) {
1250                         sib = insn_fetch(u8, ctxt);
1251                         index_reg |= (sib >> 3) & 7;
1252                         base_reg |= sib & 7;
1253                         scale = sib >> 6;
1254
1255                         if ((base_reg & 7) == 5 && ctxt->modrm_mod == 0)
1256                                 modrm_ea += insn_fetch(s32, ctxt);
1257                         else {
1258                                 modrm_ea += reg_read(ctxt, base_reg);
1259                                 adjust_modrm_seg(ctxt, base_reg);
1260                                 /* Increment ESP on POP [ESP] */
1261                                 if ((ctxt->d & IncSP) &&
1262                                     base_reg == VCPU_REGS_RSP)
1263                                         modrm_ea += ctxt->op_bytes;
1264                         }
1265                         if (index_reg != 4)
1266                                 modrm_ea += reg_read(ctxt, index_reg) << scale;
1267                 } else if ((ctxt->modrm_rm & 7) == 5 && ctxt->modrm_mod == 0) {
1268                         modrm_ea += insn_fetch(s32, ctxt);
1269                         if (ctxt->mode == X86EMUL_MODE_PROT64)
1270                                 ctxt->rip_relative = 1;
1271                 } else {
1272                         base_reg = ctxt->modrm_rm;
1273                         modrm_ea += reg_read(ctxt, base_reg);
1274                         adjust_modrm_seg(ctxt, base_reg);
1275                 }
1276                 switch (ctxt->modrm_mod) {
1277                 case 1:
1278                         modrm_ea += insn_fetch(s8, ctxt);
1279                         break;
1280                 case 2:
1281                         modrm_ea += insn_fetch(s32, ctxt);
1282                         break;
1283                 }
1284         }
1285         op->addr.mem.ea = modrm_ea;
1286         if (ctxt->ad_bytes != 8)
1287                 ctxt->memop.addr.mem.ea = (u32)ctxt->memop.addr.mem.ea;
1288
1289 done:
1290         return rc;
1291 }
1292
1293 static int decode_abs(struct x86_emulate_ctxt *ctxt,
1294                       struct operand *op)
1295 {
1296         int rc = X86EMUL_CONTINUE;
1297
1298         op->type = OP_MEM;
1299         switch (ctxt->ad_bytes) {
1300         case 2:
1301                 op->addr.mem.ea = insn_fetch(u16, ctxt);
1302                 break;
1303         case 4:
1304                 op->addr.mem.ea = insn_fetch(u32, ctxt);
1305                 break;
1306         case 8:
1307                 op->addr.mem.ea = insn_fetch(u64, ctxt);
1308                 break;
1309         }
1310 done:
1311         return rc;
1312 }
1313
1314 static void fetch_bit_operand(struct x86_emulate_ctxt *ctxt)
1315 {
1316         long sv = 0, mask;
1317
1318         if (ctxt->dst.type == OP_MEM && ctxt->src.type == OP_REG) {
1319                 mask = ~((long)ctxt->dst.bytes * 8 - 1);
1320
1321                 if (ctxt->src.bytes == 2)
1322                         sv = (s16)ctxt->src.val & (s16)mask;
1323                 else if (ctxt->src.bytes == 4)
1324                         sv = (s32)ctxt->src.val & (s32)mask;
1325                 else
1326                         sv = (s64)ctxt->src.val & (s64)mask;
1327
1328                 ctxt->dst.addr.mem.ea = address_mask(ctxt,
1329                                            ctxt->dst.addr.mem.ea + (sv >> 3));
1330         }
1331
1332         /* only subword offset */
1333         ctxt->src.val &= (ctxt->dst.bytes << 3) - 1;
1334 }
1335
1336 static int read_emulated(struct x86_emulate_ctxt *ctxt,
1337                          unsigned long addr, void *dest, unsigned size)
1338 {
1339         int rc;
1340         struct read_cache *mc = &ctxt->mem_read;
1341
1342         if (mc->pos < mc->end)
1343                 goto read_cached;
1344
1345         WARN_ON((mc->end + size) >= sizeof(mc->data));
1346
1347         rc = ctxt->ops->read_emulated(ctxt, addr, mc->data + mc->end, size,
1348                                       &ctxt->exception);
1349         if (rc != X86EMUL_CONTINUE)
1350                 return rc;
1351
1352         mc->end += size;
1353
1354 read_cached:
1355         memcpy(dest, mc->data + mc->pos, size);
1356         mc->pos += size;
1357         return X86EMUL_CONTINUE;
1358 }
1359
1360 static int segmented_read(struct x86_emulate_ctxt *ctxt,
1361                           struct segmented_address addr,
1362                           void *data,
1363                           unsigned size)
1364 {
1365         int rc;
1366         ulong linear;
1367
1368         rc = linearize(ctxt, addr, size, false, &linear);
1369         if (rc != X86EMUL_CONTINUE)
1370                 return rc;
1371         return read_emulated(ctxt, linear, data, size);
1372 }
1373
1374 static int segmented_write(struct x86_emulate_ctxt *ctxt,
1375                            struct segmented_address addr,
1376                            const void *data,
1377                            unsigned size)
1378 {
1379         int rc;
1380         ulong linear;
1381
1382         rc = linearize(ctxt, addr, size, true, &linear);
1383         if (rc != X86EMUL_CONTINUE)
1384                 return rc;
1385         return ctxt->ops->write_emulated(ctxt, linear, data, size,
1386                                          &ctxt->exception);
1387 }
1388
1389 static int segmented_cmpxchg(struct x86_emulate_ctxt *ctxt,
1390                              struct segmented_address addr,
1391                              const void *orig_data, const void *data,
1392                              unsigned size)
1393 {
1394         int rc;
1395         ulong linear;
1396
1397         rc = linearize(ctxt, addr, size, true, &linear);
1398         if (rc != X86EMUL_CONTINUE)
1399                 return rc;
1400         return ctxt->ops->cmpxchg_emulated(ctxt, linear, orig_data, data,
1401                                            size, &ctxt->exception);
1402 }
1403
1404 static int pio_in_emulated(struct x86_emulate_ctxt *ctxt,
1405                            unsigned int size, unsigned short port,
1406                            void *dest)
1407 {
1408         struct read_cache *rc = &ctxt->io_read;
1409
1410         if (rc->pos == rc->end) { /* refill pio read ahead */
1411                 unsigned int in_page, n;
1412                 unsigned int count = ctxt->rep_prefix ?
1413                         address_mask(ctxt, reg_read(ctxt, VCPU_REGS_RCX)) : 1;
1414                 in_page = (ctxt->eflags & X86_EFLAGS_DF) ?
1415                         offset_in_page(reg_read(ctxt, VCPU_REGS_RDI)) :
1416                         PAGE_SIZE - offset_in_page(reg_read(ctxt, VCPU_REGS_RDI));
1417                 n = min3(in_page, (unsigned int)sizeof(rc->data) / size, count);
1418                 if (n == 0)
1419                         n = 1;
1420                 rc->pos = rc->end = 0;
1421                 if (!ctxt->ops->pio_in_emulated(ctxt, size, port, rc->data, n))
1422                         return 0;
1423                 rc->end = n * size;
1424         }
1425
1426         if (ctxt->rep_prefix && (ctxt->d & String) &&
1427             !(ctxt->eflags & X86_EFLAGS_DF)) {
1428                 ctxt->dst.data = rc->data + rc->pos;
1429                 ctxt->dst.type = OP_MEM_STR;
1430                 ctxt->dst.count = (rc->end - rc->pos) / size;
1431                 rc->pos = rc->end;
1432         } else {
1433                 memcpy(dest, rc->data + rc->pos, size);
1434                 rc->pos += size;
1435         }
1436         return 1;
1437 }
1438
1439 static int read_interrupt_descriptor(struct x86_emulate_ctxt *ctxt,
1440                                      u16 index, struct desc_struct *desc)
1441 {
1442         struct desc_ptr dt;
1443         ulong addr;
1444
1445         ctxt->ops->get_idt(ctxt, &dt);
1446
1447         if (dt.size < index * 8 + 7)
1448                 return emulate_gp(ctxt, index << 3 | 0x2);
1449
1450         addr = dt.address + index * 8;
1451         return linear_read_system(ctxt, addr, desc, sizeof(*desc));
1452 }
1453
1454 static void get_descriptor_table_ptr(struct x86_emulate_ctxt *ctxt,
1455                                      u16 selector, struct desc_ptr *dt)
1456 {
1457         const struct x86_emulate_ops *ops = ctxt->ops;
1458         u32 base3 = 0;
1459
1460         if (selector & 1 << 2) {
1461                 struct desc_struct desc;
1462                 u16 sel;
1463
1464                 memset(dt, 0, sizeof(*dt));
1465                 if (!ops->get_segment(ctxt, &sel, &desc, &base3,
1466                                       VCPU_SREG_LDTR))
1467                         return;
1468
1469                 dt->size = desc_limit_scaled(&desc); /* what if limit > 65535? */
1470                 dt->address = get_desc_base(&desc) | ((u64)base3 << 32);
1471         } else
1472                 ops->get_gdt(ctxt, dt);
1473 }
1474
1475 static int get_descriptor_ptr(struct x86_emulate_ctxt *ctxt,
1476                               u16 selector, ulong *desc_addr_p)
1477 {
1478         struct desc_ptr dt;
1479         u16 index = selector >> 3;
1480         ulong addr;
1481
1482         get_descriptor_table_ptr(ctxt, selector, &dt);
1483
1484         if (dt.size < index * 8 + 7)
1485                 return emulate_gp(ctxt, selector & 0xfffc);
1486
1487         addr = dt.address + index * 8;
1488
1489 #ifdef CONFIG_X86_64
1490         if (addr >> 32 != 0) {
1491                 u64 efer = 0;
1492
1493                 ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
1494                 if (!(efer & EFER_LMA))
1495                         addr &= (u32)-1;
1496         }
1497 #endif
1498
1499         *desc_addr_p = addr;
1500         return X86EMUL_CONTINUE;
1501 }
1502
1503 /* allowed just for 8 bytes segments */
1504 static int read_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1505                                    u16 selector, struct desc_struct *desc,
1506                                    ulong *desc_addr_p)
1507 {
1508         int rc;
1509
1510         rc = get_descriptor_ptr(ctxt, selector, desc_addr_p);
1511         if (rc != X86EMUL_CONTINUE)
1512                 return rc;
1513
1514         return linear_read_system(ctxt, *desc_addr_p, desc, sizeof(*desc));
1515 }
1516
1517 /* allowed just for 8 bytes segments */
1518 static int write_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1519                                     u16 selector, struct desc_struct *desc)
1520 {
1521         int rc;
1522         ulong addr;
1523
1524         rc = get_descriptor_ptr(ctxt, selector, &addr);
1525         if (rc != X86EMUL_CONTINUE)
1526                 return rc;
1527
1528         return linear_write_system(ctxt, addr, desc, sizeof(*desc));
1529 }
1530
1531 static int __load_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1532                                      u16 selector, int seg, u8 cpl,
1533                                      enum x86_transfer_type transfer,
1534                                      struct desc_struct *desc)
1535 {
1536         struct desc_struct seg_desc, old_desc;
1537         u8 dpl, rpl;
1538         unsigned err_vec = GP_VECTOR;
1539         u32 err_code = 0;
1540         bool null_selector = !(selector & ~0x3); /* 0000-0003 are null */
1541         ulong desc_addr;
1542         int ret;
1543         u16 dummy;
1544         u32 base3 = 0;
1545
1546         memset(&seg_desc, 0, sizeof(seg_desc));
1547
1548         if (ctxt->mode == X86EMUL_MODE_REAL) {
1549                 /* set real mode segment descriptor (keep limit etc. for
1550                  * unreal mode) */
1551                 ctxt->ops->get_segment(ctxt, &dummy, &seg_desc, NULL, seg);
1552                 set_desc_base(&seg_desc, selector << 4);
1553                 goto load;
1554         } else if (seg <= VCPU_SREG_GS && ctxt->mode == X86EMUL_MODE_VM86) {
1555                 /* VM86 needs a clean new segment descriptor */
1556                 set_desc_base(&seg_desc, selector << 4);
1557                 set_desc_limit(&seg_desc, 0xffff);
1558                 seg_desc.type = 3;
1559                 seg_desc.p = 1;
1560                 seg_desc.s = 1;
1561                 seg_desc.dpl = 3;
1562                 goto load;
1563         }
1564
1565         rpl = selector & 3;
1566
1567         /* TR should be in GDT only */
1568         if (seg == VCPU_SREG_TR && (selector & (1 << 2)))
1569                 goto exception;
1570
1571         /* NULL selector is not valid for TR, CS and (except for long mode) SS */
1572         if (null_selector) {
1573                 if (seg == VCPU_SREG_CS || seg == VCPU_SREG_TR)
1574                         goto exception;
1575
1576                 if (seg == VCPU_SREG_SS) {
1577                         if (ctxt->mode != X86EMUL_MODE_PROT64 || rpl != cpl)
1578                                 goto exception;
1579
1580                         /*
1581                          * ctxt->ops->set_segment expects the CPL to be in
1582                          * SS.DPL, so fake an expand-up 32-bit data segment.
1583                          */
1584                         seg_desc.type = 3;
1585                         seg_desc.p = 1;
1586                         seg_desc.s = 1;
1587                         seg_desc.dpl = cpl;
1588                         seg_desc.d = 1;
1589                         seg_desc.g = 1;
1590                 }
1591
1592                 /* Skip all following checks */
1593                 goto load;
1594         }
1595
1596         ret = read_segment_descriptor(ctxt, selector, &seg_desc, &desc_addr);
1597         if (ret != X86EMUL_CONTINUE)
1598                 return ret;
1599
1600         err_code = selector & 0xfffc;
1601         err_vec = (transfer == X86_TRANSFER_TASK_SWITCH) ? TS_VECTOR :
1602                                                            GP_VECTOR;
1603
1604         /* can't load system descriptor into segment selector */
1605         if (seg <= VCPU_SREG_GS && !seg_desc.s) {
1606                 if (transfer == X86_TRANSFER_CALL_JMP)
1607                         return X86EMUL_UNHANDLEABLE;
1608                 goto exception;
1609         }
1610
1611         dpl = seg_desc.dpl;
1612
1613         switch (seg) {
1614         case VCPU_SREG_SS:
1615                 /*
1616                  * segment is not a writable data segment or segment
1617                  * selector's RPL != CPL or segment selector's RPL != CPL
1618                  */
1619                 if (rpl != cpl || (seg_desc.type & 0xa) != 0x2 || dpl != cpl)
1620                         goto exception;
1621                 break;
1622         case VCPU_SREG_CS:
1623                 if (!(seg_desc.type & 8))
1624                         goto exception;
1625
1626                 if (transfer == X86_TRANSFER_RET) {
1627                         /* RET can never return to an inner privilege level. */
1628                         if (rpl < cpl)
1629                                 goto exception;
1630                         /* Outer-privilege level return is not implemented */
1631                         if (rpl > cpl)
1632                                 return X86EMUL_UNHANDLEABLE;
1633                 }
1634                 if (transfer == X86_TRANSFER_RET || transfer == X86_TRANSFER_TASK_SWITCH) {
1635                         if (seg_desc.type & 4) {
1636                                 /* conforming */
1637                                 if (dpl > rpl)
1638                                         goto exception;
1639                         } else {
1640                                 /* nonconforming */
1641                                 if (dpl != rpl)
1642                                         goto exception;
1643                         }
1644                 } else { /* X86_TRANSFER_CALL_JMP */
1645                         if (seg_desc.type & 4) {
1646                                 /* conforming */
1647                                 if (dpl > cpl)
1648                                         goto exception;
1649                         } else {
1650                                 /* nonconforming */
1651                                 if (rpl > cpl || dpl != cpl)
1652                                         goto exception;
1653                         }
1654                 }
1655                 /* in long-mode d/b must be clear if l is set */
1656                 if (seg_desc.d && seg_desc.l) {
1657                         u64 efer = 0;
1658
1659                         ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
1660                         if (efer & EFER_LMA)
1661                                 goto exception;
1662                 }
1663
1664                 /* CS(RPL) <- CPL */
1665                 selector = (selector & 0xfffc) | cpl;
1666                 break;
1667         case VCPU_SREG_TR:
1668                 if (seg_desc.s || (seg_desc.type != 1 && seg_desc.type != 9))
1669                         goto exception;
1670                 if (!seg_desc.p) {
1671                         err_vec = NP_VECTOR;
1672                         goto exception;
1673                 }
1674                 old_desc = seg_desc;
1675                 seg_desc.type |= 2; /* busy */
1676                 ret = ctxt->ops->cmpxchg_emulated(ctxt, desc_addr, &old_desc, &seg_desc,
1677                                                   sizeof(seg_desc), &ctxt->exception);
1678                 if (ret != X86EMUL_CONTINUE)
1679                         return ret;
1680                 break;
1681         case VCPU_SREG_LDTR:
1682                 if (seg_desc.s || seg_desc.type != 2)
1683                         goto exception;
1684                 break;
1685         default: /*  DS, ES, FS, or GS */
1686                 /*
1687                  * segment is not a data or readable code segment or
1688                  * ((segment is a data or nonconforming code segment)
1689                  * and (both RPL and CPL > DPL))
1690                  */
1691                 if ((seg_desc.type & 0xa) == 0x8 ||
1692                     (((seg_desc.type & 0xc) != 0xc) &&
1693                      (rpl > dpl && cpl > dpl)))
1694                         goto exception;
1695                 break;
1696         }
1697
1698         if (!seg_desc.p) {
1699                 err_vec = (seg == VCPU_SREG_SS) ? SS_VECTOR : NP_VECTOR;
1700                 goto exception;
1701         }
1702
1703         if (seg_desc.s) {
1704                 /* mark segment as accessed */
1705                 if (!(seg_desc.type & 1)) {
1706                         seg_desc.type |= 1;
1707                         ret = write_segment_descriptor(ctxt, selector,
1708                                                        &seg_desc);
1709                         if (ret != X86EMUL_CONTINUE)
1710                                 return ret;
1711                 }
1712         } else if (ctxt->mode == X86EMUL_MODE_PROT64) {
1713                 ret = linear_read_system(ctxt, desc_addr+8, &base3, sizeof(base3));
1714                 if (ret != X86EMUL_CONTINUE)
1715                         return ret;
1716                 if (emul_is_noncanonical_address(get_desc_base(&seg_desc) |
1717                                 ((u64)base3 << 32), ctxt))
1718                         return emulate_gp(ctxt, 0);
1719         }
1720 load:
1721         ctxt->ops->set_segment(ctxt, selector, &seg_desc, base3, seg);
1722         if (desc)
1723                 *desc = seg_desc;
1724         return X86EMUL_CONTINUE;
1725 exception:
1726         return emulate_exception(ctxt, err_vec, err_code, true);
1727 }
1728
1729 static int load_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1730                                    u16 selector, int seg)
1731 {
1732         u8 cpl = ctxt->ops->cpl(ctxt);
1733
1734         /*
1735          * None of MOV, POP and LSS can load a NULL selector in CPL=3, but
1736          * they can load it at CPL<3 (Intel's manual says only LSS can,
1737          * but it's wrong).
1738          *
1739          * However, the Intel manual says that putting IST=1/DPL=3 in
1740          * an interrupt gate will result in SS=3 (the AMD manual instead
1741          * says it doesn't), so allow SS=3 in __load_segment_descriptor
1742          * and only forbid it here.
1743          */
1744         if (seg == VCPU_SREG_SS && selector == 3 &&
1745             ctxt->mode == X86EMUL_MODE_PROT64)
1746                 return emulate_exception(ctxt, GP_VECTOR, 0, true);
1747
1748         return __load_segment_descriptor(ctxt, selector, seg, cpl,
1749                                          X86_TRANSFER_NONE, NULL);
1750 }
1751
1752 static void write_register_operand(struct operand *op)
1753 {
1754         return assign_register(op->addr.reg, op->val, op->bytes);
1755 }
1756
1757 static int writeback(struct x86_emulate_ctxt *ctxt, struct operand *op)
1758 {
1759         switch (op->type) {
1760         case OP_REG:
1761                 write_register_operand(op);
1762                 break;
1763         case OP_MEM:
1764                 if (ctxt->lock_prefix)
1765                         return segmented_cmpxchg(ctxt,
1766                                                  op->addr.mem,
1767                                                  &op->orig_val,
1768                                                  &op->val,
1769                                                  op->bytes);
1770                 else
1771                         return segmented_write(ctxt,
1772                                                op->addr.mem,
1773                                                &op->val,
1774                                                op->bytes);
1775                 break;
1776         case OP_MEM_STR:
1777                 return segmented_write(ctxt,
1778                                        op->addr.mem,
1779                                        op->data,
1780                                        op->bytes * op->count);
1781                 break;
1782         case OP_XMM:
1783                 kvm_write_sse_reg(op->addr.xmm, &op->vec_val);
1784                 break;
1785         case OP_MM:
1786                 kvm_write_mmx_reg(op->addr.mm, &op->mm_val);
1787                 break;
1788         case OP_NONE:
1789                 /* no writeback */
1790                 break;
1791         default:
1792                 break;
1793         }
1794         return X86EMUL_CONTINUE;
1795 }
1796
1797 static int push(struct x86_emulate_ctxt *ctxt, void *data, int bytes)
1798 {
1799         struct segmented_address addr;
1800
1801         rsp_increment(ctxt, -bytes);
1802         addr.ea = reg_read(ctxt, VCPU_REGS_RSP) & stack_mask(ctxt);
1803         addr.seg = VCPU_SREG_SS;
1804
1805         return segmented_write(ctxt, addr, data, bytes);
1806 }
1807
1808 static int em_push(struct x86_emulate_ctxt *ctxt)
1809 {
1810         /* Disable writeback. */
1811         ctxt->dst.type = OP_NONE;
1812         return push(ctxt, &ctxt->src.val, ctxt->op_bytes);
1813 }
1814
1815 static int emulate_pop(struct x86_emulate_ctxt *ctxt,
1816                        void *dest, int len)
1817 {
1818         int rc;
1819         struct segmented_address addr;
1820
1821         addr.ea = reg_read(ctxt, VCPU_REGS_RSP) & stack_mask(ctxt);
1822         addr.seg = VCPU_SREG_SS;
1823         rc = segmented_read(ctxt, addr, dest, len);
1824         if (rc != X86EMUL_CONTINUE)
1825                 return rc;
1826
1827         rsp_increment(ctxt, len);
1828         return rc;
1829 }
1830
1831 static int em_pop(struct x86_emulate_ctxt *ctxt)
1832 {
1833         return emulate_pop(ctxt, &ctxt->dst.val, ctxt->op_bytes);
1834 }
1835
1836 static int emulate_popf(struct x86_emulate_ctxt *ctxt,
1837                         void *dest, int len)
1838 {
1839         int rc;
1840         unsigned long val, change_mask;
1841         int iopl = (ctxt->eflags & X86_EFLAGS_IOPL) >> X86_EFLAGS_IOPL_BIT;
1842         int cpl = ctxt->ops->cpl(ctxt);
1843
1844         rc = emulate_pop(ctxt, &val, len);
1845         if (rc != X86EMUL_CONTINUE)
1846                 return rc;
1847
1848         change_mask = X86_EFLAGS_CF | X86_EFLAGS_PF | X86_EFLAGS_AF |
1849                       X86_EFLAGS_ZF | X86_EFLAGS_SF | X86_EFLAGS_OF |
1850                       X86_EFLAGS_TF | X86_EFLAGS_DF | X86_EFLAGS_NT |
1851                       X86_EFLAGS_AC | X86_EFLAGS_ID;
1852
1853         switch(ctxt->mode) {
1854         case X86EMUL_MODE_PROT64:
1855         case X86EMUL_MODE_PROT32:
1856         case X86EMUL_MODE_PROT16:
1857                 if (cpl == 0)
1858                         change_mask |= X86_EFLAGS_IOPL;
1859                 if (cpl <= iopl)
1860                         change_mask |= X86_EFLAGS_IF;
1861                 break;
1862         case X86EMUL_MODE_VM86:
1863                 if (iopl < 3)
1864                         return emulate_gp(ctxt, 0);
1865                 change_mask |= X86_EFLAGS_IF;
1866                 break;
1867         default: /* real mode */
1868                 change_mask |= (X86_EFLAGS_IOPL | X86_EFLAGS_IF);
1869                 break;
1870         }
1871
1872         *(unsigned long *)dest =
1873                 (ctxt->eflags & ~change_mask) | (val & change_mask);
1874
1875         return rc;
1876 }
1877
1878 static int em_popf(struct x86_emulate_ctxt *ctxt)
1879 {
1880         ctxt->dst.type = OP_REG;
1881         ctxt->dst.addr.reg = &ctxt->eflags;
1882         ctxt->dst.bytes = ctxt->op_bytes;
1883         return emulate_popf(ctxt, &ctxt->dst.val, ctxt->op_bytes);
1884 }
1885
1886 static int em_enter(struct x86_emulate_ctxt *ctxt)
1887 {
1888         int rc;
1889         unsigned frame_size = ctxt->src.val;
1890         unsigned nesting_level = ctxt->src2.val & 31;
1891         ulong rbp;
1892
1893         if (nesting_level)
1894                 return X86EMUL_UNHANDLEABLE;
1895
1896         rbp = reg_read(ctxt, VCPU_REGS_RBP);
1897         rc = push(ctxt, &rbp, stack_size(ctxt));
1898         if (rc != X86EMUL_CONTINUE)
1899                 return rc;
1900         assign_masked(reg_rmw(ctxt, VCPU_REGS_RBP), reg_read(ctxt, VCPU_REGS_RSP),
1901                       stack_mask(ctxt));
1902         assign_masked(reg_rmw(ctxt, VCPU_REGS_RSP),
1903                       reg_read(ctxt, VCPU_REGS_RSP) - frame_size,
1904                       stack_mask(ctxt));
1905         return X86EMUL_CONTINUE;
1906 }
1907
1908 static int em_leave(struct x86_emulate_ctxt *ctxt)
1909 {
1910         assign_masked(reg_rmw(ctxt, VCPU_REGS_RSP), reg_read(ctxt, VCPU_REGS_RBP),
1911                       stack_mask(ctxt));
1912         return emulate_pop(ctxt, reg_rmw(ctxt, VCPU_REGS_RBP), ctxt->op_bytes);
1913 }
1914
1915 static int em_push_sreg(struct x86_emulate_ctxt *ctxt)
1916 {
1917         int seg = ctxt->src2.val;
1918
1919         ctxt->src.val = get_segment_selector(ctxt, seg);
1920         if (ctxt->op_bytes == 4) {
1921                 rsp_increment(ctxt, -2);
1922                 ctxt->op_bytes = 2;
1923         }
1924
1925         return em_push(ctxt);
1926 }
1927
1928 static int em_pop_sreg(struct x86_emulate_ctxt *ctxt)
1929 {
1930         int seg = ctxt->src2.val;
1931         unsigned long selector;
1932         int rc;
1933
1934         rc = emulate_pop(ctxt, &selector, 2);
1935         if (rc != X86EMUL_CONTINUE)
1936                 return rc;
1937
1938         if (ctxt->modrm_reg == VCPU_SREG_SS)
1939                 ctxt->interruptibility = KVM_X86_SHADOW_INT_MOV_SS;
1940         if (ctxt->op_bytes > 2)
1941                 rsp_increment(ctxt, ctxt->op_bytes - 2);
1942
1943         rc = load_segment_descriptor(ctxt, (u16)selector, seg);
1944         return rc;
1945 }
1946
1947 static int em_pusha(struct x86_emulate_ctxt *ctxt)
1948 {
1949         unsigned long old_esp = reg_read(ctxt, VCPU_REGS_RSP);
1950         int rc = X86EMUL_CONTINUE;
1951         int reg = VCPU_REGS_RAX;
1952
1953         while (reg <= VCPU_REGS_RDI) {
1954                 (reg == VCPU_REGS_RSP) ?
1955                 (ctxt->src.val = old_esp) : (ctxt->src.val = reg_read(ctxt, reg));
1956
1957                 rc = em_push(ctxt);
1958                 if (rc != X86EMUL_CONTINUE)
1959                         return rc;
1960
1961                 ++reg;
1962         }
1963
1964         return rc;
1965 }
1966
1967 static int em_pushf(struct x86_emulate_ctxt *ctxt)
1968 {
1969         ctxt->src.val = (unsigned long)ctxt->eflags & ~X86_EFLAGS_VM;
1970         return em_push(ctxt);
1971 }
1972
1973 static int em_popa(struct x86_emulate_ctxt *ctxt)
1974 {
1975         int rc = X86EMUL_CONTINUE;
1976         int reg = VCPU_REGS_RDI;
1977         u32 val;
1978
1979         while (reg >= VCPU_REGS_RAX) {
1980                 if (reg == VCPU_REGS_RSP) {
1981                         rsp_increment(ctxt, ctxt->op_bytes);
1982                         --reg;
1983                 }
1984
1985                 rc = emulate_pop(ctxt, &val, ctxt->op_bytes);
1986                 if (rc != X86EMUL_CONTINUE)
1987                         break;
1988                 assign_register(reg_rmw(ctxt, reg), val, ctxt->op_bytes);
1989                 --reg;
1990         }
1991         return rc;
1992 }
1993
1994 static int __emulate_int_real(struct x86_emulate_ctxt *ctxt, int irq)
1995 {
1996         const struct x86_emulate_ops *ops = ctxt->ops;
1997         int rc;
1998         struct desc_ptr dt;
1999         gva_t cs_addr;
2000         gva_t eip_addr;
2001         u16 cs, eip;
2002
2003         /* TODO: Add limit checks */
2004         ctxt->src.val = ctxt->eflags;
2005         rc = em_push(ctxt);
2006         if (rc != X86EMUL_CONTINUE)
2007                 return rc;
2008
2009         ctxt->eflags &= ~(X86_EFLAGS_IF | X86_EFLAGS_TF | X86_EFLAGS_AC);
2010
2011         ctxt->src.val = get_segment_selector(ctxt, VCPU_SREG_CS);
2012         rc = em_push(ctxt);
2013         if (rc != X86EMUL_CONTINUE)
2014                 return rc;
2015
2016         ctxt->src.val = ctxt->_eip;
2017         rc = em_push(ctxt);
2018         if (rc != X86EMUL_CONTINUE)
2019                 return rc;
2020
2021         ops->get_idt(ctxt, &dt);
2022
2023         eip_addr = dt.address + (irq << 2);
2024         cs_addr = dt.address + (irq << 2) + 2;
2025
2026         rc = linear_read_system(ctxt, cs_addr, &cs, 2);
2027         if (rc != X86EMUL_CONTINUE)
2028                 return rc;
2029
2030         rc = linear_read_system(ctxt, eip_addr, &eip, 2);
2031         if (rc != X86EMUL_CONTINUE)
2032                 return rc;
2033
2034         rc = load_segment_descriptor(ctxt, cs, VCPU_SREG_CS);
2035         if (rc != X86EMUL_CONTINUE)
2036                 return rc;
2037
2038         ctxt->_eip = eip;
2039
2040         return rc;
2041 }
2042
2043 int emulate_int_real(struct x86_emulate_ctxt *ctxt, int irq)
2044 {
2045         int rc;
2046
2047         invalidate_registers(ctxt);
2048         rc = __emulate_int_real(ctxt, irq);
2049         if (rc == X86EMUL_CONTINUE)
2050                 writeback_registers(ctxt);
2051         return rc;
2052 }
2053
2054 static int emulate_int(struct x86_emulate_ctxt *ctxt, int irq)
2055 {
2056         switch(ctxt->mode) {
2057         case X86EMUL_MODE_REAL:
2058                 return __emulate_int_real(ctxt, irq);
2059         case X86EMUL_MODE_VM86:
2060         case X86EMUL_MODE_PROT16:
2061         case X86EMUL_MODE_PROT32:
2062         case X86EMUL_MODE_PROT64:
2063         default:
2064                 /* Protected mode interrupts unimplemented yet */
2065                 return X86EMUL_UNHANDLEABLE;
2066         }
2067 }
2068
2069 static int emulate_iret_real(struct x86_emulate_ctxt *ctxt)
2070 {
2071         int rc = X86EMUL_CONTINUE;
2072         unsigned long temp_eip = 0;
2073         unsigned long temp_eflags = 0;
2074         unsigned long cs = 0;
2075         unsigned long mask = X86_EFLAGS_CF | X86_EFLAGS_PF | X86_EFLAGS_AF |
2076                              X86_EFLAGS_ZF | X86_EFLAGS_SF | X86_EFLAGS_TF |
2077                              X86_EFLAGS_IF | X86_EFLAGS_DF | X86_EFLAGS_OF |
2078                              X86_EFLAGS_IOPL | X86_EFLAGS_NT | X86_EFLAGS_RF |
2079                              X86_EFLAGS_AC | X86_EFLAGS_ID |
2080                              X86_EFLAGS_FIXED;
2081         unsigned long vm86_mask = X86_EFLAGS_VM | X86_EFLAGS_VIF |
2082                                   X86_EFLAGS_VIP;
2083
2084         /* TODO: Add stack limit check */
2085
2086         rc = emulate_pop(ctxt, &temp_eip, ctxt->op_bytes);
2087
2088         if (rc != X86EMUL_CONTINUE)
2089                 return rc;
2090
2091         if (temp_eip & ~0xffff)
2092                 return emulate_gp(ctxt, 0);
2093
2094         rc = emulate_pop(ctxt, &cs, ctxt->op_bytes);
2095
2096         if (rc != X86EMUL_CONTINUE)
2097                 return rc;
2098
2099         rc = emulate_pop(ctxt, &temp_eflags, ctxt->op_bytes);
2100
2101         if (rc != X86EMUL_CONTINUE)
2102                 return rc;
2103
2104         rc = load_segment_descriptor(ctxt, (u16)cs, VCPU_SREG_CS);
2105
2106         if (rc != X86EMUL_CONTINUE)
2107                 return rc;
2108
2109         ctxt->_eip = temp_eip;
2110
2111         if (ctxt->op_bytes == 4)
2112                 ctxt->eflags = ((temp_eflags & mask) | (ctxt->eflags & vm86_mask));
2113         else if (ctxt->op_bytes == 2) {
2114                 ctxt->eflags &= ~0xffff;
2115                 ctxt->eflags |= temp_eflags;
2116         }
2117
2118         ctxt->eflags &= ~EFLG_RESERVED_ZEROS_MASK; /* Clear reserved zeros */
2119         ctxt->eflags |= X86_EFLAGS_FIXED;
2120         ctxt->ops->set_nmi_mask(ctxt, false);
2121
2122         return rc;
2123 }
2124
2125 static int em_iret(struct x86_emulate_ctxt *ctxt)
2126 {
2127         switch(ctxt->mode) {
2128         case X86EMUL_MODE_REAL:
2129                 return emulate_iret_real(ctxt);
2130         case X86EMUL_MODE_VM86:
2131         case X86EMUL_MODE_PROT16:
2132         case X86EMUL_MODE_PROT32:
2133         case X86EMUL_MODE_PROT64:
2134         default:
2135                 /* iret from protected mode unimplemented yet */
2136                 return X86EMUL_UNHANDLEABLE;
2137         }
2138 }
2139
2140 static int em_jmp_far(struct x86_emulate_ctxt *ctxt)
2141 {
2142         int rc;
2143         unsigned short sel;
2144         struct desc_struct new_desc;
2145         u8 cpl = ctxt->ops->cpl(ctxt);
2146
2147         memcpy(&sel, ctxt->src.valptr + ctxt->op_bytes, 2);
2148
2149         rc = __load_segment_descriptor(ctxt, sel, VCPU_SREG_CS, cpl,
2150                                        X86_TRANSFER_CALL_JMP,
2151                                        &new_desc);
2152         if (rc != X86EMUL_CONTINUE)
2153                 return rc;
2154
2155         rc = assign_eip_far(ctxt, ctxt->src.val, &new_desc);
2156         /* Error handling is not implemented. */
2157         if (rc != X86EMUL_CONTINUE)
2158                 return X86EMUL_UNHANDLEABLE;
2159
2160         return rc;
2161 }
2162
2163 static int em_jmp_abs(struct x86_emulate_ctxt *ctxt)
2164 {
2165         return assign_eip_near(ctxt, ctxt->src.val);
2166 }
2167
2168 static int em_call_near_abs(struct x86_emulate_ctxt *ctxt)
2169 {
2170         int rc;
2171         long int old_eip;
2172
2173         old_eip = ctxt->_eip;
2174         rc = assign_eip_near(ctxt, ctxt->src.val);
2175         if (rc != X86EMUL_CONTINUE)
2176                 return rc;
2177         ctxt->src.val = old_eip;
2178         rc = em_push(ctxt);
2179         return rc;
2180 }
2181
2182 static int em_cmpxchg8b(struct x86_emulate_ctxt *ctxt)
2183 {
2184         u64 old = ctxt->dst.orig_val64;
2185
2186         if (ctxt->dst.bytes == 16)
2187                 return X86EMUL_UNHANDLEABLE;
2188
2189         if (((u32) (old >> 0) != (u32) reg_read(ctxt, VCPU_REGS_RAX)) ||
2190             ((u32) (old >> 32) != (u32) reg_read(ctxt, VCPU_REGS_RDX))) {
2191                 *reg_write(ctxt, VCPU_REGS_RAX) = (u32) (old >> 0);
2192                 *reg_write(ctxt, VCPU_REGS_RDX) = (u32) (old >> 32);
2193                 ctxt->eflags &= ~X86_EFLAGS_ZF;
2194         } else {
2195                 ctxt->dst.val64 = ((u64)reg_read(ctxt, VCPU_REGS_RCX) << 32) |
2196                         (u32) reg_read(ctxt, VCPU_REGS_RBX);
2197
2198                 ctxt->eflags |= X86_EFLAGS_ZF;
2199         }
2200         return X86EMUL_CONTINUE;
2201 }
2202
2203 static int em_ret(struct x86_emulate_ctxt *ctxt)
2204 {
2205         int rc;
2206         unsigned long eip;
2207
2208         rc = emulate_pop(ctxt, &eip, ctxt->op_bytes);
2209         if (rc != X86EMUL_CONTINUE)
2210                 return rc;
2211
2212         return assign_eip_near(ctxt, eip);
2213 }
2214
2215 static int em_ret_far(struct x86_emulate_ctxt *ctxt)
2216 {
2217         int rc;
2218         unsigned long eip, cs;
2219         int cpl = ctxt->ops->cpl(ctxt);
2220         struct desc_struct new_desc;
2221
2222         rc = emulate_pop(ctxt, &eip, ctxt->op_bytes);
2223         if (rc != X86EMUL_CONTINUE)
2224                 return rc;
2225         rc = emulate_pop(ctxt, &cs, ctxt->op_bytes);
2226         if (rc != X86EMUL_CONTINUE)
2227                 return rc;
2228         rc = __load_segment_descriptor(ctxt, (u16)cs, VCPU_SREG_CS, cpl,
2229                                        X86_TRANSFER_RET,
2230                                        &new_desc);
2231         if (rc != X86EMUL_CONTINUE)
2232                 return rc;
2233         rc = assign_eip_far(ctxt, eip, &new_desc);
2234         /* Error handling is not implemented. */
2235         if (rc != X86EMUL_CONTINUE)
2236                 return X86EMUL_UNHANDLEABLE;
2237
2238         return rc;
2239 }
2240
2241 static int em_ret_far_imm(struct x86_emulate_ctxt *ctxt)
2242 {
2243         int rc;
2244
2245         rc = em_ret_far(ctxt);
2246         if (rc != X86EMUL_CONTINUE)
2247                 return rc;
2248         rsp_increment(ctxt, ctxt->src.val);
2249         return X86EMUL_CONTINUE;
2250 }
2251
2252 static int em_cmpxchg(struct x86_emulate_ctxt *ctxt)
2253 {
2254         /* Save real source value, then compare EAX against destination. */
2255         ctxt->dst.orig_val = ctxt->dst.val;
2256         ctxt->dst.val = reg_read(ctxt, VCPU_REGS_RAX);
2257         ctxt->src.orig_val = ctxt->src.val;
2258         ctxt->src.val = ctxt->dst.orig_val;
2259         fastop(ctxt, em_cmp);
2260
2261         if (ctxt->eflags & X86_EFLAGS_ZF) {
2262                 /* Success: write back to memory; no update of EAX */
2263                 ctxt->src.type = OP_NONE;
2264                 ctxt->dst.val = ctxt->src.orig_val;
2265         } else {
2266                 /* Failure: write the value we saw to EAX. */
2267                 ctxt->src.type = OP_REG;
2268                 ctxt->src.addr.reg = reg_rmw(ctxt, VCPU_REGS_RAX);
2269                 ctxt->src.val = ctxt->dst.orig_val;
2270                 /* Create write-cycle to dest by writing the same value */
2271                 ctxt->dst.val = ctxt->dst.orig_val;
2272         }
2273         return X86EMUL_CONTINUE;
2274 }
2275
2276 static int em_lseg(struct x86_emulate_ctxt *ctxt)
2277 {
2278         int seg = ctxt->src2.val;
2279         unsigned short sel;
2280         int rc;
2281
2282         memcpy(&sel, ctxt->src.valptr + ctxt->op_bytes, 2);
2283
2284         rc = load_segment_descriptor(ctxt, sel, seg);
2285         if (rc != X86EMUL_CONTINUE)
2286                 return rc;
2287
2288         ctxt->dst.val = ctxt->src.val;
2289         return rc;
2290 }
2291
2292 static int emulator_has_longmode(struct x86_emulate_ctxt *ctxt)
2293 {
2294 #ifdef CONFIG_X86_64
2295         return ctxt->ops->guest_has_long_mode(ctxt);
2296 #else
2297         return false;
2298 #endif
2299 }
2300
2301 static void rsm_set_desc_flags(struct desc_struct *desc, u32 flags)
2302 {
2303         desc->g    = (flags >> 23) & 1;
2304         desc->d    = (flags >> 22) & 1;
2305         desc->l    = (flags >> 21) & 1;
2306         desc->avl  = (flags >> 20) & 1;
2307         desc->p    = (flags >> 15) & 1;
2308         desc->dpl  = (flags >> 13) & 3;
2309         desc->s    = (flags >> 12) & 1;
2310         desc->type = (flags >>  8) & 15;
2311 }
2312
2313 static int rsm_load_seg_32(struct x86_emulate_ctxt *ctxt, const char *smstate,
2314                            int n)
2315 {
2316         struct desc_struct desc;
2317         int offset;
2318         u16 selector;
2319
2320         selector = GET_SMSTATE(u32, smstate, 0x7fa8 + n * 4);
2321
2322         if (n < 3)
2323                 offset = 0x7f84 + n * 12;
2324         else
2325                 offset = 0x7f2c + (n - 3) * 12;
2326
2327         set_desc_base(&desc,      GET_SMSTATE(u32, smstate, offset + 8));
2328         set_desc_limit(&desc,     GET_SMSTATE(u32, smstate, offset + 4));
2329         rsm_set_desc_flags(&desc, GET_SMSTATE(u32, smstate, offset));
2330         ctxt->ops->set_segment(ctxt, selector, &desc, 0, n);
2331         return X86EMUL_CONTINUE;
2332 }
2333
2334 #ifdef CONFIG_X86_64
2335 static int rsm_load_seg_64(struct x86_emulate_ctxt *ctxt, const char *smstate,
2336                            int n)
2337 {
2338         struct desc_struct desc;
2339         int offset;
2340         u16 selector;
2341         u32 base3;
2342
2343         offset = 0x7e00 + n * 16;
2344
2345         selector =                GET_SMSTATE(u16, smstate, offset);
2346         rsm_set_desc_flags(&desc, GET_SMSTATE(u16, smstate, offset + 2) << 8);
2347         set_desc_limit(&desc,     GET_SMSTATE(u32, smstate, offset + 4));
2348         set_desc_base(&desc,      GET_SMSTATE(u32, smstate, offset + 8));
2349         base3 =                   GET_SMSTATE(u32, smstate, offset + 12);
2350
2351         ctxt->ops->set_segment(ctxt, selector, &desc, base3, n);
2352         return X86EMUL_CONTINUE;
2353 }
2354 #endif
2355
2356 static int rsm_enter_protected_mode(struct x86_emulate_ctxt *ctxt,
2357                                     u64 cr0, u64 cr3, u64 cr4)
2358 {
2359         int bad;
2360         u64 pcid;
2361
2362         /* In order to later set CR4.PCIDE, CR3[11:0] must be zero.  */
2363         pcid = 0;
2364         if (cr4 & X86_CR4_PCIDE) {
2365                 pcid = cr3 & 0xfff;
2366                 cr3 &= ~0xfff;
2367         }
2368
2369         bad = ctxt->ops->set_cr(ctxt, 3, cr3);
2370         if (bad)
2371                 return X86EMUL_UNHANDLEABLE;
2372
2373         /*
2374          * First enable PAE, long mode needs it before CR0.PG = 1 is set.
2375          * Then enable protected mode.  However, PCID cannot be enabled
2376          * if EFER.LMA=0, so set it separately.
2377          */
2378         bad = ctxt->ops->set_cr(ctxt, 4, cr4 & ~X86_CR4_PCIDE);
2379         if (bad)
2380                 return X86EMUL_UNHANDLEABLE;
2381
2382         bad = ctxt->ops->set_cr(ctxt, 0, cr0);
2383         if (bad)
2384                 return X86EMUL_UNHANDLEABLE;
2385
2386         if (cr4 & X86_CR4_PCIDE) {
2387                 bad = ctxt->ops->set_cr(ctxt, 4, cr4);
2388                 if (bad)
2389                         return X86EMUL_UNHANDLEABLE;
2390                 if (pcid) {
2391                         bad = ctxt->ops->set_cr(ctxt, 3, cr3 | pcid);
2392                         if (bad)
2393                                 return X86EMUL_UNHANDLEABLE;
2394                 }
2395
2396         }
2397
2398         return X86EMUL_CONTINUE;
2399 }
2400
2401 static int rsm_load_state_32(struct x86_emulate_ctxt *ctxt,
2402                              const char *smstate)
2403 {
2404         struct desc_struct desc;
2405         struct desc_ptr dt;
2406         u16 selector;
2407         u32 val, cr0, cr3, cr4;
2408         int i;
2409
2410         cr0 =                      GET_SMSTATE(u32, smstate, 0x7ffc);
2411         cr3 =                      GET_SMSTATE(u32, smstate, 0x7ff8);
2412         ctxt->eflags =             GET_SMSTATE(u32, smstate, 0x7ff4) | X86_EFLAGS_FIXED;
2413         ctxt->_eip =               GET_SMSTATE(u32, smstate, 0x7ff0);
2414
2415         for (i = 0; i < 8; i++)
2416                 *reg_write(ctxt, i) = GET_SMSTATE(u32, smstate, 0x7fd0 + i * 4);
2417
2418         val = GET_SMSTATE(u32, smstate, 0x7fcc);
2419
2420         if (ctxt->ops->set_dr(ctxt, 6, val))
2421                 return X86EMUL_UNHANDLEABLE;
2422
2423         val = GET_SMSTATE(u32, smstate, 0x7fc8);
2424
2425         if (ctxt->ops->set_dr(ctxt, 7, val))
2426                 return X86EMUL_UNHANDLEABLE;
2427
2428         selector =                 GET_SMSTATE(u32, smstate, 0x7fc4);
2429         set_desc_base(&desc,       GET_SMSTATE(u32, smstate, 0x7f64));
2430         set_desc_limit(&desc,      GET_SMSTATE(u32, smstate, 0x7f60));
2431         rsm_set_desc_flags(&desc,  GET_SMSTATE(u32, smstate, 0x7f5c));
2432         ctxt->ops->set_segment(ctxt, selector, &desc, 0, VCPU_SREG_TR);
2433
2434         selector =                 GET_SMSTATE(u32, smstate, 0x7fc0);
2435         set_desc_base(&desc,       GET_SMSTATE(u32, smstate, 0x7f80));
2436         set_desc_limit(&desc,      GET_SMSTATE(u32, smstate, 0x7f7c));
2437         rsm_set_desc_flags(&desc,  GET_SMSTATE(u32, smstate, 0x7f78));
2438         ctxt->ops->set_segment(ctxt, selector, &desc, 0, VCPU_SREG_LDTR);
2439
2440         dt.address =               GET_SMSTATE(u32, smstate, 0x7f74);
2441         dt.size =                  GET_SMSTATE(u32, smstate, 0x7f70);
2442         ctxt->ops->set_gdt(ctxt, &dt);
2443
2444         dt.address =               GET_SMSTATE(u32, smstate, 0x7f58);
2445         dt.size =                  GET_SMSTATE(u32, smstate, 0x7f54);
2446         ctxt->ops->set_idt(ctxt, &dt);
2447
2448         for (i = 0; i < 6; i++) {
2449                 int r = rsm_load_seg_32(ctxt, smstate, i);
2450                 if (r != X86EMUL_CONTINUE)
2451                         return r;
2452         }
2453
2454         cr4 = GET_SMSTATE(u32, smstate, 0x7f14);
2455
2456         ctxt->ops->set_smbase(ctxt, GET_SMSTATE(u32, smstate, 0x7ef8));
2457
2458         return rsm_enter_protected_mode(ctxt, cr0, cr3, cr4);
2459 }
2460
2461 #ifdef CONFIG_X86_64
2462 static int rsm_load_state_64(struct x86_emulate_ctxt *ctxt,
2463                              const char *smstate)
2464 {
2465         struct desc_struct desc;
2466         struct desc_ptr dt;
2467         u64 val, cr0, cr3, cr4;
2468         u32 base3;
2469         u16 selector;
2470         int i, r;
2471
2472         for (i = 0; i < 16; i++)
2473                 *reg_write(ctxt, i) = GET_SMSTATE(u64, smstate, 0x7ff8 - i * 8);
2474
2475         ctxt->_eip   = GET_SMSTATE(u64, smstate, 0x7f78);
2476         ctxt->eflags = GET_SMSTATE(u32, smstate, 0x7f70) | X86_EFLAGS_FIXED;
2477
2478         val = GET_SMSTATE(u64, smstate, 0x7f68);
2479
2480         if (ctxt->ops->set_dr(ctxt, 6, val))
2481                 return X86EMUL_UNHANDLEABLE;
2482
2483         val = GET_SMSTATE(u64, smstate, 0x7f60);
2484
2485         if (ctxt->ops->set_dr(ctxt, 7, val))
2486                 return X86EMUL_UNHANDLEABLE;
2487
2488         cr0 =                       GET_SMSTATE(u64, smstate, 0x7f58);
2489         cr3 =                       GET_SMSTATE(u64, smstate, 0x7f50);
2490         cr4 =                       GET_SMSTATE(u64, smstate, 0x7f48);
2491         ctxt->ops->set_smbase(ctxt, GET_SMSTATE(u32, smstate, 0x7f00));
2492         val =                       GET_SMSTATE(u64, smstate, 0x7ed0);
2493
2494         if (ctxt->ops->set_msr(ctxt, MSR_EFER, val & ~EFER_LMA))
2495                 return X86EMUL_UNHANDLEABLE;
2496
2497         selector =                  GET_SMSTATE(u32, smstate, 0x7e90);
2498         rsm_set_desc_flags(&desc,   GET_SMSTATE(u32, smstate, 0x7e92) << 8);
2499         set_desc_limit(&desc,       GET_SMSTATE(u32, smstate, 0x7e94));
2500         set_desc_base(&desc,        GET_SMSTATE(u32, smstate, 0x7e98));
2501         base3 =                     GET_SMSTATE(u32, smstate, 0x7e9c);
2502         ctxt->ops->set_segment(ctxt, selector, &desc, base3, VCPU_SREG_TR);
2503
2504         dt.size =                   GET_SMSTATE(u32, smstate, 0x7e84);
2505         dt.address =                GET_SMSTATE(u64, smstate, 0x7e88);
2506         ctxt->ops->set_idt(ctxt, &dt);
2507
2508         selector =                  GET_SMSTATE(u32, smstate, 0x7e70);
2509         rsm_set_desc_flags(&desc,   GET_SMSTATE(u32, smstate, 0x7e72) << 8);
2510         set_desc_limit(&desc,       GET_SMSTATE(u32, smstate, 0x7e74));
2511         set_desc_base(&desc,        GET_SMSTATE(u32, smstate, 0x7e78));
2512         base3 =                     GET_SMSTATE(u32, smstate, 0x7e7c);
2513         ctxt->ops->set_segment(ctxt, selector, &desc, base3, VCPU_SREG_LDTR);
2514
2515         dt.size =                   GET_SMSTATE(u32, smstate, 0x7e64);
2516         dt.address =                GET_SMSTATE(u64, smstate, 0x7e68);
2517         ctxt->ops->set_gdt(ctxt, &dt);
2518
2519         r = rsm_enter_protected_mode(ctxt, cr0, cr3, cr4);
2520         if (r != X86EMUL_CONTINUE)
2521                 return r;
2522
2523         for (i = 0; i < 6; i++) {
2524                 r = rsm_load_seg_64(ctxt, smstate, i);
2525                 if (r != X86EMUL_CONTINUE)
2526                         return r;
2527         }
2528
2529         return X86EMUL_CONTINUE;
2530 }
2531 #endif
2532
2533 static int em_rsm(struct x86_emulate_ctxt *ctxt)
2534 {
2535         unsigned long cr0, cr4, efer;
2536         char buf[512];
2537         u64 smbase;
2538         int ret;
2539
2540         if ((ctxt->ops->get_hflags(ctxt) & X86EMUL_SMM_MASK) == 0)
2541                 return emulate_ud(ctxt);
2542
2543         smbase = ctxt->ops->get_smbase(ctxt);
2544
2545         ret = ctxt->ops->read_phys(ctxt, smbase + 0xfe00, buf, sizeof(buf));
2546         if (ret != X86EMUL_CONTINUE)
2547                 return X86EMUL_UNHANDLEABLE;
2548
2549         if ((ctxt->ops->get_hflags(ctxt) & X86EMUL_SMM_INSIDE_NMI_MASK) == 0)
2550                 ctxt->ops->set_nmi_mask(ctxt, false);
2551
2552         ctxt->ops->exiting_smm(ctxt);
2553
2554         /*
2555          * Get back to real mode, to prepare a safe state in which to load
2556          * CR0/CR3/CR4/EFER.  It's all a bit more complicated if the vCPU
2557          * supports long mode.
2558          */
2559         if (emulator_has_longmode(ctxt)) {
2560                 struct desc_struct cs_desc;
2561
2562                 /* Zero CR4.PCIDE before CR0.PG.  */
2563                 cr4 = ctxt->ops->get_cr(ctxt, 4);
2564                 if (cr4 & X86_CR4_PCIDE)
2565                         ctxt->ops->set_cr(ctxt, 4, cr4 & ~X86_CR4_PCIDE);
2566
2567                 /* A 32-bit code segment is required to clear EFER.LMA.  */
2568                 memset(&cs_desc, 0, sizeof(cs_desc));
2569                 cs_desc.type = 0xb;
2570                 cs_desc.s = cs_desc.g = cs_desc.p = 1;
2571                 ctxt->ops->set_segment(ctxt, 0, &cs_desc, 0, VCPU_SREG_CS);
2572         }
2573
2574         /* For the 64-bit case, this will clear EFER.LMA.  */
2575         cr0 = ctxt->ops->get_cr(ctxt, 0);
2576         if (cr0 & X86_CR0_PE)
2577                 ctxt->ops->set_cr(ctxt, 0, cr0 & ~(X86_CR0_PG | X86_CR0_PE));
2578
2579         if (emulator_has_longmode(ctxt)) {
2580                 /* Clear CR4.PAE before clearing EFER.LME. */
2581                 cr4 = ctxt->ops->get_cr(ctxt, 4);
2582                 if (cr4 & X86_CR4_PAE)
2583                         ctxt->ops->set_cr(ctxt, 4, cr4 & ~X86_CR4_PAE);
2584
2585                 /* And finally go back to 32-bit mode.  */
2586                 efer = 0;
2587                 ctxt->ops->set_msr(ctxt, MSR_EFER, efer);
2588         }
2589
2590         /*
2591          * Give leave_smm() a chance to make ISA-specific changes to the vCPU
2592          * state (e.g. enter guest mode) before loading state from the SMM
2593          * state-save area.
2594          */
2595         if (ctxt->ops->leave_smm(ctxt, buf))
2596                 goto emulate_shutdown;
2597
2598 #ifdef CONFIG_X86_64
2599         if (emulator_has_longmode(ctxt))
2600                 ret = rsm_load_state_64(ctxt, buf);
2601         else
2602 #endif
2603                 ret = rsm_load_state_32(ctxt, buf);
2604
2605         if (ret != X86EMUL_CONTINUE)
2606                 goto emulate_shutdown;
2607
2608         /*
2609          * Note, the ctxt->ops callbacks are responsible for handling side
2610          * effects when writing MSRs and CRs, e.g. MMU context resets, CPUID
2611          * runtime updates, etc...  If that changes, e.g. this flow is moved
2612          * out of the emulator to make it look more like enter_smm(), then
2613          * those side effects need to be explicitly handled for both success
2614          * and shutdown.
2615          */
2616         return X86EMUL_CONTINUE;
2617
2618 emulate_shutdown:
2619         ctxt->ops->triple_fault(ctxt);
2620         return X86EMUL_CONTINUE;
2621 }
2622
2623 static void
2624 setup_syscalls_segments(struct desc_struct *cs, struct desc_struct *ss)
2625 {
2626         cs->l = 0;              /* will be adjusted later */
2627         set_desc_base(cs, 0);   /* flat segment */
2628         cs->g = 1;              /* 4kb granularity */
2629         set_desc_limit(cs, 0xfffff);    /* 4GB limit */
2630         cs->type = 0x0b;        /* Read, Execute, Accessed */
2631         cs->s = 1;
2632         cs->dpl = 0;            /* will be adjusted later */
2633         cs->p = 1;
2634         cs->d = 1;
2635         cs->avl = 0;
2636
2637         set_desc_base(ss, 0);   /* flat segment */
2638         set_desc_limit(ss, 0xfffff);    /* 4GB limit */
2639         ss->g = 1;              /* 4kb granularity */
2640         ss->s = 1;
2641         ss->type = 0x03;        /* Read/Write, Accessed */
2642         ss->d = 1;              /* 32bit stack segment */
2643         ss->dpl = 0;
2644         ss->p = 1;
2645         ss->l = 0;
2646         ss->avl = 0;
2647 }
2648
2649 static bool vendor_intel(struct x86_emulate_ctxt *ctxt)
2650 {
2651         u32 eax, ebx, ecx, edx;
2652
2653         eax = ecx = 0;
2654         ctxt->ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx, true);
2655         return is_guest_vendor_intel(ebx, ecx, edx);
2656 }
2657
2658 static bool em_syscall_is_enabled(struct x86_emulate_ctxt *ctxt)
2659 {
2660         const struct x86_emulate_ops *ops = ctxt->ops;
2661         u32 eax, ebx, ecx, edx;
2662
2663         /*
2664          * syscall should always be enabled in longmode - so only become
2665          * vendor specific (cpuid) if other modes are active...
2666          */
2667         if (ctxt->mode == X86EMUL_MODE_PROT64)
2668                 return true;
2669
2670         eax = 0x00000000;
2671         ecx = 0x00000000;
2672         ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx, true);
2673         /*
2674          * remark: Intel CPUs only support "syscall" in 64bit longmode. Also a
2675          * 64bit guest with a 32bit compat-app running will #UD !! While this
2676          * behaviour can be fixed (by emulating) into AMD response - CPUs of
2677          * AMD can't behave like Intel.
2678          */
2679         if (is_guest_vendor_intel(ebx, ecx, edx))
2680                 return false;
2681
2682         if (is_guest_vendor_amd(ebx, ecx, edx) ||
2683             is_guest_vendor_hygon(ebx, ecx, edx))
2684                 return true;
2685
2686         /*
2687          * default: (not Intel, not AMD, not Hygon), apply Intel's
2688          * stricter rules...
2689          */
2690         return false;
2691 }
2692
2693 static int em_syscall(struct x86_emulate_ctxt *ctxt)
2694 {
2695         const struct x86_emulate_ops *ops = ctxt->ops;
2696         struct desc_struct cs, ss;
2697         u64 msr_data;
2698         u16 cs_sel, ss_sel;
2699         u64 efer = 0;
2700
2701         /* syscall is not available in real mode */
2702         if (ctxt->mode == X86EMUL_MODE_REAL ||
2703             ctxt->mode == X86EMUL_MODE_VM86)
2704                 return emulate_ud(ctxt);
2705
2706         if (!(em_syscall_is_enabled(ctxt)))
2707                 return emulate_ud(ctxt);
2708
2709         ops->get_msr(ctxt, MSR_EFER, &efer);
2710         if (!(efer & EFER_SCE))
2711                 return emulate_ud(ctxt);
2712
2713         setup_syscalls_segments(&cs, &ss);
2714         ops->get_msr(ctxt, MSR_STAR, &msr_data);
2715         msr_data >>= 32;
2716         cs_sel = (u16)(msr_data & 0xfffc);
2717         ss_sel = (u16)(msr_data + 8);
2718
2719         if (efer & EFER_LMA) {
2720                 cs.d = 0;
2721                 cs.l = 1;
2722         }
2723         ops->set_segment(ctxt, cs_sel, &cs, 0, VCPU_SREG_CS);
2724         ops->set_segment(ctxt, ss_sel, &ss, 0, VCPU_SREG_SS);
2725
2726         *reg_write(ctxt, VCPU_REGS_RCX) = ctxt->_eip;
2727         if (efer & EFER_LMA) {
2728 #ifdef CONFIG_X86_64
2729                 *reg_write(ctxt, VCPU_REGS_R11) = ctxt->eflags;
2730
2731                 ops->get_msr(ctxt,
2732                              ctxt->mode == X86EMUL_MODE_PROT64 ?
2733                              MSR_LSTAR : MSR_CSTAR, &msr_data);
2734                 ctxt->_eip = msr_data;
2735
2736                 ops->get_msr(ctxt, MSR_SYSCALL_MASK, &msr_data);
2737                 ctxt->eflags &= ~msr_data;
2738                 ctxt->eflags |= X86_EFLAGS_FIXED;
2739 #endif
2740         } else {
2741                 /* legacy mode */
2742                 ops->get_msr(ctxt, MSR_STAR, &msr_data);
2743                 ctxt->_eip = (u32)msr_data;
2744
2745                 ctxt->eflags &= ~(X86_EFLAGS_VM | X86_EFLAGS_IF);
2746         }
2747
2748         ctxt->tf = (ctxt->eflags & X86_EFLAGS_TF) != 0;
2749         return X86EMUL_CONTINUE;
2750 }
2751
2752 static int em_sysenter(struct x86_emulate_ctxt *ctxt)
2753 {
2754         const struct x86_emulate_ops *ops = ctxt->ops;
2755         struct desc_struct cs, ss;
2756         u64 msr_data;
2757         u16 cs_sel, ss_sel;
2758         u64 efer = 0;
2759
2760         ops->get_msr(ctxt, MSR_EFER, &efer);
2761         /* inject #GP if in real mode */
2762         if (ctxt->mode == X86EMUL_MODE_REAL)
2763                 return emulate_gp(ctxt, 0);
2764
2765         /*
2766          * Not recognized on AMD in compat mode (but is recognized in legacy
2767          * mode).
2768          */
2769         if ((ctxt->mode != X86EMUL_MODE_PROT64) && (efer & EFER_LMA)
2770             && !vendor_intel(ctxt))
2771                 return emulate_ud(ctxt);
2772
2773         /* sysenter/sysexit have not been tested in 64bit mode. */
2774         if (ctxt->mode == X86EMUL_MODE_PROT64)
2775                 return X86EMUL_UNHANDLEABLE;
2776
2777         ops->get_msr(ctxt, MSR_IA32_SYSENTER_CS, &msr_data);
2778         if ((msr_data & 0xfffc) == 0x0)
2779                 return emulate_gp(ctxt, 0);
2780
2781         setup_syscalls_segments(&cs, &ss);
2782         ctxt->eflags &= ~(X86_EFLAGS_VM | X86_EFLAGS_IF);
2783         cs_sel = (u16)msr_data & ~SEGMENT_RPL_MASK;
2784         ss_sel = cs_sel + 8;
2785         if (efer & EFER_LMA) {
2786                 cs.d = 0;
2787                 cs.l = 1;
2788         }
2789
2790         ops->set_segment(ctxt, cs_sel, &cs, 0, VCPU_SREG_CS);
2791         ops->set_segment(ctxt, ss_sel, &ss, 0, VCPU_SREG_SS);
2792
2793         ops->get_msr(ctxt, MSR_IA32_SYSENTER_EIP, &msr_data);
2794         ctxt->_eip = (efer & EFER_LMA) ? msr_data : (u32)msr_data;
2795
2796         ops->get_msr(ctxt, MSR_IA32_SYSENTER_ESP, &msr_data);
2797         *reg_write(ctxt, VCPU_REGS_RSP) = (efer & EFER_LMA) ? msr_data :
2798                                                               (u32)msr_data;
2799         if (efer & EFER_LMA)
2800                 ctxt->mode = X86EMUL_MODE_PROT64;
2801
2802         return X86EMUL_CONTINUE;
2803 }
2804
2805 static int em_sysexit(struct x86_emulate_ctxt *ctxt)
2806 {
2807         const struct x86_emulate_ops *ops = ctxt->ops;
2808         struct desc_struct cs, ss;
2809         u64 msr_data, rcx, rdx;
2810         int usermode;
2811         u16 cs_sel = 0, ss_sel = 0;
2812
2813         /* inject #GP if in real mode or Virtual 8086 mode */
2814         if (ctxt->mode == X86EMUL_MODE_REAL ||
2815             ctxt->mode == X86EMUL_MODE_VM86)
2816                 return emulate_gp(ctxt, 0);
2817
2818         setup_syscalls_segments(&cs, &ss);
2819
2820         if ((ctxt->rex_prefix & 0x8) != 0x0)
2821                 usermode = X86EMUL_MODE_PROT64;
2822         else
2823                 usermode = X86EMUL_MODE_PROT32;
2824
2825         rcx = reg_read(ctxt, VCPU_REGS_RCX);
2826         rdx = reg_read(ctxt, VCPU_REGS_RDX);
2827
2828         cs.dpl = 3;
2829         ss.dpl = 3;
2830         ops->get_msr(ctxt, MSR_IA32_SYSENTER_CS, &msr_data);
2831         switch (usermode) {
2832         case X86EMUL_MODE_PROT32:
2833                 cs_sel = (u16)(msr_data + 16);
2834                 if ((msr_data & 0xfffc) == 0x0)
2835                         return emulate_gp(ctxt, 0);
2836                 ss_sel = (u16)(msr_data + 24);
2837                 rcx = (u32)rcx;
2838                 rdx = (u32)rdx;
2839                 break;
2840         case X86EMUL_MODE_PROT64:
2841                 cs_sel = (u16)(msr_data + 32);
2842                 if (msr_data == 0x0)
2843                         return emulate_gp(ctxt, 0);
2844                 ss_sel = cs_sel + 8;
2845                 cs.d = 0;
2846                 cs.l = 1;
2847                 if (emul_is_noncanonical_address(rcx, ctxt) ||
2848                     emul_is_noncanonical_address(rdx, ctxt))
2849                         return emulate_gp(ctxt, 0);
2850                 break;
2851         }
2852         cs_sel |= SEGMENT_RPL_MASK;
2853         ss_sel |= SEGMENT_RPL_MASK;
2854
2855         ops->set_segment(ctxt, cs_sel, &cs, 0, VCPU_SREG_CS);
2856         ops->set_segment(ctxt, ss_sel, &ss, 0, VCPU_SREG_SS);
2857
2858         ctxt->_eip = rdx;
2859         *reg_write(ctxt, VCPU_REGS_RSP) = rcx;
2860
2861         return X86EMUL_CONTINUE;
2862 }
2863
2864 static bool emulator_bad_iopl(struct x86_emulate_ctxt *ctxt)
2865 {
2866         int iopl;
2867         if (ctxt->mode == X86EMUL_MODE_REAL)
2868                 return false;
2869         if (ctxt->mode == X86EMUL_MODE_VM86)
2870                 return true;
2871         iopl = (ctxt->eflags & X86_EFLAGS_IOPL) >> X86_EFLAGS_IOPL_BIT;
2872         return ctxt->ops->cpl(ctxt) > iopl;
2873 }
2874
2875 #define VMWARE_PORT_VMPORT      (0x5658)
2876 #define VMWARE_PORT_VMRPC       (0x5659)
2877
2878 static bool emulator_io_port_access_allowed(struct x86_emulate_ctxt *ctxt,
2879                                             u16 port, u16 len)
2880 {
2881         const struct x86_emulate_ops *ops = ctxt->ops;
2882         struct desc_struct tr_seg;
2883         u32 base3;
2884         int r;
2885         u16 tr, io_bitmap_ptr, perm, bit_idx = port & 0x7;
2886         unsigned mask = (1 << len) - 1;
2887         unsigned long base;
2888
2889         /*
2890          * VMware allows access to these ports even if denied
2891          * by TSS I/O permission bitmap. Mimic behavior.
2892          */
2893         if (enable_vmware_backdoor &&
2894             ((port == VMWARE_PORT_VMPORT) || (port == VMWARE_PORT_VMRPC)))
2895                 return true;
2896
2897         ops->get_segment(ctxt, &tr, &tr_seg, &base3, VCPU_SREG_TR);
2898         if (!tr_seg.p)
2899                 return false;
2900         if (desc_limit_scaled(&tr_seg) < 103)
2901                 return false;
2902         base = get_desc_base(&tr_seg);
2903 #ifdef CONFIG_X86_64
2904         base |= ((u64)base3) << 32;
2905 #endif
2906         r = ops->read_std(ctxt, base + 102, &io_bitmap_ptr, 2, NULL, true);
2907         if (r != X86EMUL_CONTINUE)
2908                 return false;
2909         if (io_bitmap_ptr + port/8 > desc_limit_scaled(&tr_seg))
2910                 return false;
2911         r = ops->read_std(ctxt, base + io_bitmap_ptr + port/8, &perm, 2, NULL, true);
2912         if (r != X86EMUL_CONTINUE)
2913                 return false;
2914         if ((perm >> bit_idx) & mask)
2915                 return false;
2916         return true;
2917 }
2918
2919 static bool emulator_io_permited(struct x86_emulate_ctxt *ctxt,
2920                                  u16 port, u16 len)
2921 {
2922         if (ctxt->perm_ok)
2923                 return true;
2924
2925         if (emulator_bad_iopl(ctxt))
2926                 if (!emulator_io_port_access_allowed(ctxt, port, len))
2927                         return false;
2928
2929         ctxt->perm_ok = true;
2930
2931         return true;
2932 }
2933
2934 static void string_registers_quirk(struct x86_emulate_ctxt *ctxt)
2935 {
2936         /*
2937          * Intel CPUs mask the counter and pointers in quite strange
2938          * manner when ECX is zero due to REP-string optimizations.
2939          */
2940 #ifdef CONFIG_X86_64
2941         if (ctxt->ad_bytes != 4 || !vendor_intel(ctxt))
2942                 return;
2943
2944         *reg_write(ctxt, VCPU_REGS_RCX) = 0;
2945
2946         switch (ctxt->b) {
2947         case 0xa4:      /* movsb */
2948         case 0xa5:      /* movsd/w */
2949                 *reg_rmw(ctxt, VCPU_REGS_RSI) &= (u32)-1;
2950                 fallthrough;
2951         case 0xaa:      /* stosb */
2952         case 0xab:      /* stosd/w */
2953                 *reg_rmw(ctxt, VCPU_REGS_RDI) &= (u32)-1;
2954         }
2955 #endif
2956 }
2957
2958 static void save_state_to_tss16(struct x86_emulate_ctxt *ctxt,
2959                                 struct tss_segment_16 *tss)
2960 {
2961         tss->ip = ctxt->_eip;
2962         tss->flag = ctxt->eflags;
2963         tss->ax = reg_read(ctxt, VCPU_REGS_RAX);
2964         tss->cx = reg_read(ctxt, VCPU_REGS_RCX);
2965         tss->dx = reg_read(ctxt, VCPU_REGS_RDX);
2966         tss->bx = reg_read(ctxt, VCPU_REGS_RBX);
2967         tss->sp = reg_read(ctxt, VCPU_REGS_RSP);
2968         tss->bp = reg_read(ctxt, VCPU_REGS_RBP);
2969         tss->si = reg_read(ctxt, VCPU_REGS_RSI);
2970         tss->di = reg_read(ctxt, VCPU_REGS_RDI);
2971
2972         tss->es = get_segment_selector(ctxt, VCPU_SREG_ES);
2973         tss->cs = get_segment_selector(ctxt, VCPU_SREG_CS);
2974         tss->ss = get_segment_selector(ctxt, VCPU_SREG_SS);
2975         tss->ds = get_segment_selector(ctxt, VCPU_SREG_DS);
2976         tss->ldt = get_segment_selector(ctxt, VCPU_SREG_LDTR);
2977 }
2978
2979 static int load_state_from_tss16(struct x86_emulate_ctxt *ctxt,
2980                                  struct tss_segment_16 *tss)
2981 {
2982         int ret;
2983         u8 cpl;
2984
2985         ctxt->_eip = tss->ip;
2986         ctxt->eflags = tss->flag | 2;
2987         *reg_write(ctxt, VCPU_REGS_RAX) = tss->ax;
2988         *reg_write(ctxt, VCPU_REGS_RCX) = tss->cx;
2989         *reg_write(ctxt, VCPU_REGS_RDX) = tss->dx;
2990         *reg_write(ctxt, VCPU_REGS_RBX) = tss->bx;
2991         *reg_write(ctxt, VCPU_REGS_RSP) = tss->sp;
2992         *reg_write(ctxt, VCPU_REGS_RBP) = tss->bp;
2993         *reg_write(ctxt, VCPU_REGS_RSI) = tss->si;
2994         *reg_write(ctxt, VCPU_REGS_RDI) = tss->di;
2995
2996         /*
2997          * SDM says that segment selectors are loaded before segment
2998          * descriptors
2999          */
3000         set_segment_selector(ctxt, tss->ldt, VCPU_SREG_LDTR);
3001         set_segment_selector(ctxt, tss->es, VCPU_SREG_ES);
3002         set_segment_selector(ctxt, tss->cs, VCPU_SREG_CS);
3003         set_segment_selector(ctxt, tss->ss, VCPU_SREG_SS);
3004         set_segment_selector(ctxt, tss->ds, VCPU_SREG_DS);
3005
3006         cpl = tss->cs & 3;
3007
3008         /*
3009          * Now load segment descriptors. If fault happens at this stage
3010          * it is handled in a context of new task
3011          */
3012         ret = __load_segment_descriptor(ctxt, tss->ldt, VCPU_SREG_LDTR, cpl,
3013                                         X86_TRANSFER_TASK_SWITCH, NULL);
3014         if (ret != X86EMUL_CONTINUE)
3015                 return ret;
3016         ret = __load_segment_descriptor(ctxt, tss->es, VCPU_SREG_ES, cpl,
3017                                         X86_TRANSFER_TASK_SWITCH, NULL);
3018         if (ret != X86EMUL_CONTINUE)
3019                 return ret;
3020         ret = __load_segment_descriptor(ctxt, tss->cs, VCPU_SREG_CS, cpl,
3021                                         X86_TRANSFER_TASK_SWITCH, NULL);
3022         if (ret != X86EMUL_CONTINUE)
3023                 return ret;
3024         ret = __load_segment_descriptor(ctxt, tss->ss, VCPU_SREG_SS, cpl,
3025                                         X86_TRANSFER_TASK_SWITCH, NULL);
3026         if (ret != X86EMUL_CONTINUE)
3027                 return ret;
3028         ret = __load_segment_descriptor(ctxt, tss->ds, VCPU_SREG_DS, cpl,
3029                                         X86_TRANSFER_TASK_SWITCH, NULL);
3030         if (ret != X86EMUL_CONTINUE)
3031                 return ret;
3032
3033         return X86EMUL_CONTINUE;
3034 }
3035
3036 static int task_switch_16(struct x86_emulate_ctxt *ctxt, u16 old_tss_sel,
3037                           ulong old_tss_base, struct desc_struct *new_desc)
3038 {
3039         struct tss_segment_16 tss_seg;
3040         int ret;
3041         u32 new_tss_base = get_desc_base(new_desc);
3042
3043         ret = linear_read_system(ctxt, old_tss_base, &tss_seg, sizeof(tss_seg));
3044         if (ret != X86EMUL_CONTINUE)
3045                 return ret;
3046
3047         save_state_to_tss16(ctxt, &tss_seg);
3048
3049         ret = linear_write_system(ctxt, old_tss_base, &tss_seg, sizeof(tss_seg));
3050         if (ret != X86EMUL_CONTINUE)
3051                 return ret;
3052
3053         ret = linear_read_system(ctxt, new_tss_base, &tss_seg, sizeof(tss_seg));
3054         if (ret != X86EMUL_CONTINUE)
3055                 return ret;
3056
3057         if (old_tss_sel != 0xffff) {
3058                 tss_seg.prev_task_link = old_tss_sel;
3059
3060                 ret = linear_write_system(ctxt, new_tss_base,
3061                                           &tss_seg.prev_task_link,
3062                                           sizeof(tss_seg.prev_task_link));
3063                 if (ret != X86EMUL_CONTINUE)
3064                         return ret;
3065         }
3066
3067         return load_state_from_tss16(ctxt, &tss_seg);
3068 }
3069
3070 static void save_state_to_tss32(struct x86_emulate_ctxt *ctxt,
3071                                 struct tss_segment_32 *tss)
3072 {
3073         /* CR3 and ldt selector are not saved intentionally */
3074         tss->eip = ctxt->_eip;
3075         tss->eflags = ctxt->eflags;
3076         tss->eax = reg_read(ctxt, VCPU_REGS_RAX);
3077         tss->ecx = reg_read(ctxt, VCPU_REGS_RCX);
3078         tss->edx = reg_read(ctxt, VCPU_REGS_RDX);
3079         tss->ebx = reg_read(ctxt, VCPU_REGS_RBX);
3080         tss->esp = reg_read(ctxt, VCPU_REGS_RSP);
3081         tss->ebp = reg_read(ctxt, VCPU_REGS_RBP);
3082         tss->esi = reg_read(ctxt, VCPU_REGS_RSI);
3083         tss->edi = reg_read(ctxt, VCPU_REGS_RDI);
3084
3085         tss->es = get_segment_selector(ctxt, VCPU_SREG_ES);
3086         tss->cs = get_segment_selector(ctxt, VCPU_SREG_CS);
3087         tss->ss = get_segment_selector(ctxt, VCPU_SREG_SS);
3088         tss->ds = get_segment_selector(ctxt, VCPU_SREG_DS);
3089         tss->fs = get_segment_selector(ctxt, VCPU_SREG_FS);
3090         tss->gs = get_segment_selector(ctxt, VCPU_SREG_GS);
3091 }
3092
3093 static int load_state_from_tss32(struct x86_emulate_ctxt *ctxt,
3094                                  struct tss_segment_32 *tss)
3095 {
3096         int ret;
3097         u8 cpl;
3098
3099         if (ctxt->ops->set_cr(ctxt, 3, tss->cr3))
3100                 return emulate_gp(ctxt, 0);
3101         ctxt->_eip = tss->eip;
3102         ctxt->eflags = tss->eflags | 2;
3103
3104         /* General purpose registers */
3105         *reg_write(ctxt, VCPU_REGS_RAX) = tss->eax;
3106         *reg_write(ctxt, VCPU_REGS_RCX) = tss->ecx;
3107         *reg_write(ctxt, VCPU_REGS_RDX) = tss->edx;
3108         *reg_write(ctxt, VCPU_REGS_RBX) = tss->ebx;
3109         *reg_write(ctxt, VCPU_REGS_RSP) = tss->esp;
3110         *reg_write(ctxt, VCPU_REGS_RBP) = tss->ebp;
3111         *reg_write(ctxt, VCPU_REGS_RSI) = tss->esi;
3112         *reg_write(ctxt, VCPU_REGS_RDI) = tss->edi;
3113
3114         /*
3115          * SDM says that segment selectors are loaded before segment
3116          * descriptors.  This is important because CPL checks will
3117          * use CS.RPL.
3118          */
3119         set_segment_selector(ctxt, tss->ldt_selector, VCPU_SREG_LDTR);
3120         set_segment_selector(ctxt, tss->es, VCPU_SREG_ES);
3121         set_segment_selector(ctxt, tss->cs, VCPU_SREG_CS);
3122         set_segment_selector(ctxt, tss->ss, VCPU_SREG_SS);
3123         set_segment_selector(ctxt, tss->ds, VCPU_SREG_DS);
3124         set_segment_selector(ctxt, tss->fs, VCPU_SREG_FS);
3125         set_segment_selector(ctxt, tss->gs, VCPU_SREG_GS);
3126
3127         /*
3128          * If we're switching between Protected Mode and VM86, we need to make
3129          * sure to update the mode before loading the segment descriptors so
3130          * that the selectors are interpreted correctly.
3131          */
3132         if (ctxt->eflags & X86_EFLAGS_VM) {
3133                 ctxt->mode = X86EMUL_MODE_VM86;
3134                 cpl = 3;
3135         } else {
3136                 ctxt->mode = X86EMUL_MODE_PROT32;
3137                 cpl = tss->cs & 3;
3138         }
3139
3140         /*
3141          * Now load segment descriptors. If fault happens at this stage
3142          * it is handled in a context of new task
3143          */
3144         ret = __load_segment_descriptor(ctxt, tss->ldt_selector, VCPU_SREG_LDTR,
3145                                         cpl, X86_TRANSFER_TASK_SWITCH, NULL);
3146         if (ret != X86EMUL_CONTINUE)
3147                 return ret;
3148         ret = __load_segment_descriptor(ctxt, tss->es, VCPU_SREG_ES, cpl,
3149                                         X86_TRANSFER_TASK_SWITCH, NULL);
3150         if (ret != X86EMUL_CONTINUE)
3151                 return ret;
3152         ret = __load_segment_descriptor(ctxt, tss->cs, VCPU_SREG_CS, cpl,
3153                                         X86_TRANSFER_TASK_SWITCH, NULL);
3154         if (ret != X86EMUL_CONTINUE)
3155                 return ret;
3156         ret = __load_segment_descriptor(ctxt, tss->ss, VCPU_SREG_SS, cpl,
3157                                         X86_TRANSFER_TASK_SWITCH, NULL);
3158         if (ret != X86EMUL_CONTINUE)
3159                 return ret;
3160         ret = __load_segment_descriptor(ctxt, tss->ds, VCPU_SREG_DS, cpl,
3161                                         X86_TRANSFER_TASK_SWITCH, NULL);
3162         if (ret != X86EMUL_CONTINUE)
3163                 return ret;
3164         ret = __load_segment_descriptor(ctxt, tss->fs, VCPU_SREG_FS, cpl,
3165                                         X86_TRANSFER_TASK_SWITCH, NULL);
3166         if (ret != X86EMUL_CONTINUE)
3167                 return ret;
3168         ret = __load_segment_descriptor(ctxt, tss->gs, VCPU_SREG_GS, cpl,
3169                                         X86_TRANSFER_TASK_SWITCH, NULL);
3170
3171         return ret;
3172 }
3173
3174 static int task_switch_32(struct x86_emulate_ctxt *ctxt, u16 old_tss_sel,
3175                           ulong old_tss_base, struct desc_struct *new_desc)
3176 {
3177         struct tss_segment_32 tss_seg;
3178         int ret;
3179         u32 new_tss_base = get_desc_base(new_desc);
3180         u32 eip_offset = offsetof(struct tss_segment_32, eip);
3181         u32 ldt_sel_offset = offsetof(struct tss_segment_32, ldt_selector);
3182
3183         ret = linear_read_system(ctxt, old_tss_base, &tss_seg, sizeof(tss_seg));
3184         if (ret != X86EMUL_CONTINUE)
3185                 return ret;
3186
3187         save_state_to_tss32(ctxt, &tss_seg);
3188
3189         /* Only GP registers and segment selectors are saved */
3190         ret = linear_write_system(ctxt, old_tss_base + eip_offset, &tss_seg.eip,
3191                                   ldt_sel_offset - eip_offset);
3192         if (ret != X86EMUL_CONTINUE)
3193                 return ret;
3194
3195         ret = linear_read_system(ctxt, new_tss_base, &tss_seg, sizeof(tss_seg));
3196         if (ret != X86EMUL_CONTINUE)
3197                 return ret;
3198
3199         if (old_tss_sel != 0xffff) {
3200                 tss_seg.prev_task_link = old_tss_sel;
3201
3202                 ret = linear_write_system(ctxt, new_tss_base,
3203                                           &tss_seg.prev_task_link,
3204                                           sizeof(tss_seg.prev_task_link));
3205                 if (ret != X86EMUL_CONTINUE)
3206                         return ret;
3207         }
3208
3209         return load_state_from_tss32(ctxt, &tss_seg);
3210 }
3211
3212 static int emulator_do_task_switch(struct x86_emulate_ctxt *ctxt,
3213                                    u16 tss_selector, int idt_index, int reason,
3214                                    bool has_error_code, u32 error_code)
3215 {
3216         const struct x86_emulate_ops *ops = ctxt->ops;
3217         struct desc_struct curr_tss_desc, next_tss_desc;
3218         int ret;
3219         u16 old_tss_sel = get_segment_selector(ctxt, VCPU_SREG_TR);
3220         ulong old_tss_base =
3221                 ops->get_cached_segment_base(ctxt, VCPU_SREG_TR);
3222         u32 desc_limit;
3223         ulong desc_addr, dr7;
3224
3225         /* FIXME: old_tss_base == ~0 ? */
3226
3227         ret = read_segment_descriptor(ctxt, tss_selector, &next_tss_desc, &desc_addr);
3228         if (ret != X86EMUL_CONTINUE)
3229                 return ret;
3230         ret = read_segment_descriptor(ctxt, old_tss_sel, &curr_tss_desc, &desc_addr);
3231         if (ret != X86EMUL_CONTINUE)
3232                 return ret;
3233
3234         /* FIXME: check that next_tss_desc is tss */
3235
3236         /*
3237          * Check privileges. The three cases are task switch caused by...
3238          *
3239          * 1. jmp/call/int to task gate: Check against DPL of the task gate
3240          * 2. Exception/IRQ/iret: No check is performed
3241          * 3. jmp/call to TSS/task-gate: No check is performed since the
3242          *    hardware checks it before exiting.
3243          */
3244         if (reason == TASK_SWITCH_GATE) {
3245                 if (idt_index != -1) {
3246                         /* Software interrupts */
3247                         struct desc_struct task_gate_desc;
3248                         int dpl;
3249
3250                         ret = read_interrupt_descriptor(ctxt, idt_index,
3251                                                         &task_gate_desc);
3252                         if (ret != X86EMUL_CONTINUE)
3253                                 return ret;
3254
3255                         dpl = task_gate_desc.dpl;
3256                         if ((tss_selector & 3) > dpl || ops->cpl(ctxt) > dpl)
3257                                 return emulate_gp(ctxt, (idt_index << 3) | 0x2);
3258                 }
3259         }
3260
3261         desc_limit = desc_limit_scaled(&next_tss_desc);
3262         if (!next_tss_desc.p ||
3263             ((desc_limit < 0x67 && (next_tss_desc.type & 8)) ||
3264              desc_limit < 0x2b)) {
3265                 return emulate_ts(ctxt, tss_selector & 0xfffc);
3266         }
3267
3268         if (reason == TASK_SWITCH_IRET || reason == TASK_SWITCH_JMP) {
3269                 curr_tss_desc.type &= ~(1 << 1); /* clear busy flag */
3270                 write_segment_descriptor(ctxt, old_tss_sel, &curr_tss_desc);
3271         }
3272
3273         if (reason == TASK_SWITCH_IRET)
3274                 ctxt->eflags = ctxt->eflags & ~X86_EFLAGS_NT;
3275
3276         /* set back link to prev task only if NT bit is set in eflags
3277            note that old_tss_sel is not used after this point */
3278         if (reason != TASK_SWITCH_CALL && reason != TASK_SWITCH_GATE)
3279                 old_tss_sel = 0xffff;
3280
3281         if (next_tss_desc.type & 8)
3282                 ret = task_switch_32(ctxt, old_tss_sel, old_tss_base, &next_tss_desc);
3283         else
3284                 ret = task_switch_16(ctxt, old_tss_sel,
3285                                      old_tss_base, &next_tss_desc);
3286         if (ret != X86EMUL_CONTINUE)
3287                 return ret;
3288
3289         if (reason == TASK_SWITCH_CALL || reason == TASK_SWITCH_GATE)
3290                 ctxt->eflags = ctxt->eflags | X86_EFLAGS_NT;
3291
3292         if (reason != TASK_SWITCH_IRET) {
3293                 next_tss_desc.type |= (1 << 1); /* set busy flag */
3294                 write_segment_descriptor(ctxt, tss_selector, &next_tss_desc);
3295         }
3296
3297         ops->set_cr(ctxt, 0,  ops->get_cr(ctxt, 0) | X86_CR0_TS);
3298         ops->set_segment(ctxt, tss_selector, &next_tss_desc, 0, VCPU_SREG_TR);
3299
3300         if (has_error_code) {
3301                 ctxt->op_bytes = ctxt->ad_bytes = (next_tss_desc.type & 8) ? 4 : 2;
3302                 ctxt->lock_prefix = 0;
3303                 ctxt->src.val = (unsigned long) error_code;
3304                 ret = em_push(ctxt);
3305         }
3306
3307         ops->get_dr(ctxt, 7, &dr7);
3308         ops->set_dr(ctxt, 7, dr7 & ~(DR_LOCAL_ENABLE_MASK | DR_LOCAL_SLOWDOWN));
3309
3310         return ret;
3311 }
3312
3313 int emulator_task_switch(struct x86_emulate_ctxt *ctxt,
3314                          u16 tss_selector, int idt_index, int reason,
3315                          bool has_error_code, u32 error_code)
3316 {
3317         int rc;
3318
3319         invalidate_registers(ctxt);
3320         ctxt->_eip = ctxt->eip;
3321         ctxt->dst.type = OP_NONE;
3322
3323         rc = emulator_do_task_switch(ctxt, tss_selector, idt_index, reason,
3324                                      has_error_code, error_code);
3325
3326         if (rc == X86EMUL_CONTINUE) {
3327                 ctxt->eip = ctxt->_eip;
3328                 writeback_registers(ctxt);
3329         }
3330
3331         return (rc == X86EMUL_UNHANDLEABLE) ? EMULATION_FAILED : EMULATION_OK;
3332 }
3333
3334 static void string_addr_inc(struct x86_emulate_ctxt *ctxt, int reg,
3335                 struct operand *op)
3336 {
3337         int df = (ctxt->eflags & X86_EFLAGS_DF) ? -op->count : op->count;
3338
3339         register_address_increment(ctxt, reg, df * op->bytes);
3340         op->addr.mem.ea = register_address(ctxt, reg);
3341 }
3342
3343 static int em_das(struct x86_emulate_ctxt *ctxt)
3344 {
3345         u8 al, old_al;
3346         bool af, cf, old_cf;
3347
3348         cf = ctxt->eflags & X86_EFLAGS_CF;
3349         al = ctxt->dst.val;
3350
3351         old_al = al;
3352         old_cf = cf;
3353         cf = false;
3354         af = ctxt->eflags & X86_EFLAGS_AF;
3355         if ((al & 0x0f) > 9 || af) {
3356                 al -= 6;
3357                 cf = old_cf | (al >= 250);
3358                 af = true;
3359         } else {
3360                 af = false;
3361         }
3362         if (old_al > 0x99 || old_cf) {
3363                 al -= 0x60;
3364                 cf = true;
3365         }
3366
3367         ctxt->dst.val = al;
3368         /* Set PF, ZF, SF */
3369         ctxt->src.type = OP_IMM;
3370         ctxt->src.val = 0;
3371         ctxt->src.bytes = 1;
3372         fastop(ctxt, em_or);
3373         ctxt->eflags &= ~(X86_EFLAGS_AF | X86_EFLAGS_CF);
3374         if (cf)
3375                 ctxt->eflags |= X86_EFLAGS_CF;
3376         if (af)
3377                 ctxt->eflags |= X86_EFLAGS_AF;
3378         return X86EMUL_CONTINUE;
3379 }
3380
3381 static int em_aam(struct x86_emulate_ctxt *ctxt)
3382 {
3383         u8 al, ah;
3384
3385         if (ctxt->src.val == 0)
3386                 return emulate_de(ctxt);
3387
3388         al = ctxt->dst.val & 0xff;
3389         ah = al / ctxt->src.val;
3390         al %= ctxt->src.val;
3391
3392         ctxt->dst.val = (ctxt->dst.val & 0xffff0000) | al | (ah << 8);
3393
3394         /* Set PF, ZF, SF */
3395         ctxt->src.type = OP_IMM;
3396         ctxt->src.val = 0;
3397         ctxt->src.bytes = 1;
3398         fastop(ctxt, em_or);
3399
3400         return X86EMUL_CONTINUE;
3401 }
3402
3403 static int em_aad(struct x86_emulate_ctxt *ctxt)
3404 {
3405         u8 al = ctxt->dst.val & 0xff;
3406         u8 ah = (ctxt->dst.val >> 8) & 0xff;
3407
3408         al = (al + (ah * ctxt->src.val)) & 0xff;
3409
3410         ctxt->dst.val = (ctxt->dst.val & 0xffff0000) | al;
3411
3412         /* Set PF, ZF, SF */
3413         ctxt->src.type = OP_IMM;
3414         ctxt->src.val = 0;
3415         ctxt->src.bytes = 1;
3416         fastop(ctxt, em_or);
3417
3418         return X86EMUL_CONTINUE;
3419 }
3420
3421 static int em_call(struct x86_emulate_ctxt *ctxt)
3422 {
3423         int rc;
3424         long rel = ctxt->src.val;
3425
3426         ctxt->src.val = (unsigned long)ctxt->_eip;
3427         rc = jmp_rel(ctxt, rel);
3428         if (rc != X86EMUL_CONTINUE)
3429                 return rc;
3430         return em_push(ctxt);
3431 }
3432
3433 static int em_call_far(struct x86_emulate_ctxt *ctxt)
3434 {
3435         u16 sel, old_cs;
3436         ulong old_eip;
3437         int rc;
3438         struct desc_struct old_desc, new_desc;
3439         const struct x86_emulate_ops *ops = ctxt->ops;
3440         int cpl = ctxt->ops->cpl(ctxt);
3441         enum x86emul_mode prev_mode = ctxt->mode;
3442
3443         old_eip = ctxt->_eip;
3444         ops->get_segment(ctxt, &old_cs, &old_desc, NULL, VCPU_SREG_CS);
3445
3446         memcpy(&sel, ctxt->src.valptr + ctxt->op_bytes, 2);
3447         rc = __load_segment_descriptor(ctxt, sel, VCPU_SREG_CS, cpl,
3448                                        X86_TRANSFER_CALL_JMP, &new_desc);
3449         if (rc != X86EMUL_CONTINUE)
3450                 return rc;
3451
3452         rc = assign_eip_far(ctxt, ctxt->src.val, &new_desc);
3453         if (rc != X86EMUL_CONTINUE)
3454                 goto fail;
3455
3456         ctxt->src.val = old_cs;
3457         rc = em_push(ctxt);
3458         if (rc != X86EMUL_CONTINUE)
3459                 goto fail;
3460
3461         ctxt->src.val = old_eip;
3462         rc = em_push(ctxt);
3463         /* If we failed, we tainted the memory, but the very least we should
3464            restore cs */
3465         if (rc != X86EMUL_CONTINUE) {
3466                 pr_warn_once("faulting far call emulation tainted memory\n");
3467                 goto fail;
3468         }
3469         return rc;
3470 fail:
3471         ops->set_segment(ctxt, old_cs, &old_desc, 0, VCPU_SREG_CS);
3472         ctxt->mode = prev_mode;
3473         return rc;
3474
3475 }
3476
3477 static int em_ret_near_imm(struct x86_emulate_ctxt *ctxt)
3478 {
3479         int rc;
3480         unsigned long eip;
3481
3482         rc = emulate_pop(ctxt, &eip, ctxt->op_bytes);
3483         if (rc != X86EMUL_CONTINUE)
3484                 return rc;
3485         rc = assign_eip_near(ctxt, eip);
3486         if (rc != X86EMUL_CONTINUE)
3487                 return rc;
3488         rsp_increment(ctxt, ctxt->src.val);
3489         return X86EMUL_CONTINUE;
3490 }
3491
3492 static int em_xchg(struct x86_emulate_ctxt *ctxt)
3493 {
3494         /* Write back the register source. */
3495         ctxt->src.val = ctxt->dst.val;
3496         write_register_operand(&ctxt->src);
3497
3498         /* Write back the memory destination with implicit LOCK prefix. */
3499         ctxt->dst.val = ctxt->src.orig_val;
3500         ctxt->lock_prefix = 1;
3501         return X86EMUL_CONTINUE;
3502 }
3503
3504 static int em_imul_3op(struct x86_emulate_ctxt *ctxt)
3505 {
3506         ctxt->dst.val = ctxt->src2.val;
3507         return fastop(ctxt, em_imul);
3508 }
3509
3510 static int em_cwd(struct x86_emulate_ctxt *ctxt)
3511 {
3512         ctxt->dst.type = OP_REG;
3513         ctxt->dst.bytes = ctxt->src.bytes;
3514         ctxt->dst.addr.reg = reg_rmw(ctxt, VCPU_REGS_RDX);
3515         ctxt->dst.val = ~((ctxt->src.val >> (ctxt->src.bytes * 8 - 1)) - 1);
3516
3517         return X86EMUL_CONTINUE;
3518 }
3519
3520 static int em_rdpid(struct x86_emulate_ctxt *ctxt)
3521 {
3522         u64 tsc_aux = 0;
3523
3524         if (ctxt->ops->get_msr(ctxt, MSR_TSC_AUX, &tsc_aux))
3525                 return emulate_ud(ctxt);
3526         ctxt->dst.val = tsc_aux;
3527         return X86EMUL_CONTINUE;
3528 }
3529
3530 static int em_rdtsc(struct x86_emulate_ctxt *ctxt)
3531 {
3532         u64 tsc = 0;
3533
3534         ctxt->ops->get_msr(ctxt, MSR_IA32_TSC, &tsc);
3535         *reg_write(ctxt, VCPU_REGS_RAX) = (u32)tsc;
3536         *reg_write(ctxt, VCPU_REGS_RDX) = tsc >> 32;
3537         return X86EMUL_CONTINUE;
3538 }
3539
3540 static int em_rdpmc(struct x86_emulate_ctxt *ctxt)
3541 {
3542         u64 pmc;
3543
3544         if (ctxt->ops->read_pmc(ctxt, reg_read(ctxt, VCPU_REGS_RCX), &pmc))
3545                 return emulate_gp(ctxt, 0);
3546         *reg_write(ctxt, VCPU_REGS_RAX) = (u32)pmc;
3547         *reg_write(ctxt, VCPU_REGS_RDX) = pmc >> 32;
3548         return X86EMUL_CONTINUE;
3549 }
3550
3551 static int em_mov(struct x86_emulate_ctxt *ctxt)
3552 {
3553         memcpy(ctxt->dst.valptr, ctxt->src.valptr, sizeof(ctxt->src.valptr));
3554         return X86EMUL_CONTINUE;
3555 }
3556
3557 static int em_movbe(struct x86_emulate_ctxt *ctxt)
3558 {
3559         u16 tmp;
3560
3561         if (!ctxt->ops->guest_has_movbe(ctxt))
3562                 return emulate_ud(ctxt);
3563
3564         switch (ctxt->op_bytes) {
3565         case 2:
3566                 /*
3567                  * From MOVBE definition: "...When the operand size is 16 bits,
3568                  * the upper word of the destination register remains unchanged
3569                  * ..."
3570                  *
3571                  * Both casting ->valptr and ->val to u16 breaks strict aliasing
3572                  * rules so we have to do the operation almost per hand.
3573                  */
3574                 tmp = (u16)ctxt->src.val;
3575                 ctxt->dst.val &= ~0xffffUL;
3576                 ctxt->dst.val |= (unsigned long)swab16(tmp);
3577                 break;
3578         case 4:
3579                 ctxt->dst.val = swab32((u32)ctxt->src.val);
3580                 break;
3581         case 8:
3582                 ctxt->dst.val = swab64(ctxt->src.val);
3583                 break;
3584         default:
3585                 BUG();
3586         }
3587         return X86EMUL_CONTINUE;
3588 }
3589
3590 static int em_cr_write(struct x86_emulate_ctxt *ctxt)
3591 {
3592         if (ctxt->ops->set_cr(ctxt, ctxt->modrm_reg, ctxt->src.val))
3593                 return emulate_gp(ctxt, 0);
3594
3595         /* Disable writeback. */
3596         ctxt->dst.type = OP_NONE;
3597         return X86EMUL_CONTINUE;
3598 }
3599
3600 static int em_dr_write(struct x86_emulate_ctxt *ctxt)
3601 {
3602         unsigned long val;
3603
3604         if (ctxt->mode == X86EMUL_MODE_PROT64)
3605                 val = ctxt->src.val & ~0ULL;
3606         else
3607                 val = ctxt->src.val & ~0U;
3608
3609         /* #UD condition is already handled. */
3610         if (ctxt->ops->set_dr(ctxt, ctxt->modrm_reg, val) < 0)
3611                 return emulate_gp(ctxt, 0);
3612
3613         /* Disable writeback. */
3614         ctxt->dst.type = OP_NONE;
3615         return X86EMUL_CONTINUE;
3616 }
3617
3618 static int em_wrmsr(struct x86_emulate_ctxt *ctxt)
3619 {
3620         u64 msr_index = reg_read(ctxt, VCPU_REGS_RCX);
3621         u64 msr_data;
3622         int r;
3623
3624         msr_data = (u32)reg_read(ctxt, VCPU_REGS_RAX)
3625                 | ((u64)reg_read(ctxt, VCPU_REGS_RDX) << 32);
3626         r = ctxt->ops->set_msr(ctxt, msr_index, msr_data);
3627
3628         if (r == X86EMUL_IO_NEEDED)
3629                 return r;
3630
3631         if (r > 0)
3632                 return emulate_gp(ctxt, 0);
3633
3634         return r < 0 ? X86EMUL_UNHANDLEABLE : X86EMUL_CONTINUE;
3635 }
3636
3637 static int em_rdmsr(struct x86_emulate_ctxt *ctxt)
3638 {
3639         u64 msr_index = reg_read(ctxt, VCPU_REGS_RCX);
3640         u64 msr_data;
3641         int r;
3642
3643         r = ctxt->ops->get_msr(ctxt, msr_index, &msr_data);
3644
3645         if (r == X86EMUL_IO_NEEDED)
3646                 return r;
3647
3648         if (r)
3649                 return emulate_gp(ctxt, 0);
3650
3651         *reg_write(ctxt, VCPU_REGS_RAX) = (u32)msr_data;
3652         *reg_write(ctxt, VCPU_REGS_RDX) = msr_data >> 32;
3653         return X86EMUL_CONTINUE;
3654 }
3655
3656 static int em_store_sreg(struct x86_emulate_ctxt *ctxt, int segment)
3657 {
3658         if (segment > VCPU_SREG_GS &&
3659             (ctxt->ops->get_cr(ctxt, 4) & X86_CR4_UMIP) &&
3660             ctxt->ops->cpl(ctxt) > 0)
3661                 return emulate_gp(ctxt, 0);
3662
3663         ctxt->dst.val = get_segment_selector(ctxt, segment);
3664         if (ctxt->dst.bytes == 4 && ctxt->dst.type == OP_MEM)
3665                 ctxt->dst.bytes = 2;
3666         return X86EMUL_CONTINUE;
3667 }
3668
3669 static int em_mov_rm_sreg(struct x86_emulate_ctxt *ctxt)
3670 {
3671         if (ctxt->modrm_reg > VCPU_SREG_GS)
3672                 return emulate_ud(ctxt);
3673
3674         return em_store_sreg(ctxt, ctxt->modrm_reg);
3675 }
3676
3677 static int em_mov_sreg_rm(struct x86_emulate_ctxt *ctxt)
3678 {
3679         u16 sel = ctxt->src.val;
3680
3681         if (ctxt->modrm_reg == VCPU_SREG_CS || ctxt->modrm_reg > VCPU_SREG_GS)
3682                 return emulate_ud(ctxt);
3683
3684         if (ctxt->modrm_reg == VCPU_SREG_SS)
3685                 ctxt->interruptibility = KVM_X86_SHADOW_INT_MOV_SS;
3686
3687         /* Disable writeback. */
3688         ctxt->dst.type = OP_NONE;
3689         return load_segment_descriptor(ctxt, sel, ctxt->modrm_reg);
3690 }
3691
3692 static int em_sldt(struct x86_emulate_ctxt *ctxt)
3693 {
3694         return em_store_sreg(ctxt, VCPU_SREG_LDTR);
3695 }
3696
3697 static int em_lldt(struct x86_emulate_ctxt *ctxt)
3698 {
3699         u16 sel = ctxt->src.val;
3700
3701         /* Disable writeback. */
3702         ctxt->dst.type = OP_NONE;
3703         return load_segment_descriptor(ctxt, sel, VCPU_SREG_LDTR);
3704 }
3705
3706 static int em_str(struct x86_emulate_ctxt *ctxt)
3707 {
3708         return em_store_sreg(ctxt, VCPU_SREG_TR);
3709 }
3710
3711 static int em_ltr(struct x86_emulate_ctxt *ctxt)
3712 {
3713         u16 sel = ctxt->src.val;
3714
3715         /* Disable writeback. */
3716         ctxt->dst.type = OP_NONE;
3717         return load_segment_descriptor(ctxt, sel, VCPU_SREG_TR);
3718 }
3719
3720 static int em_invlpg(struct x86_emulate_ctxt *ctxt)
3721 {
3722         int rc;
3723         ulong linear;
3724
3725         rc = linearize(ctxt, ctxt->src.addr.mem, 1, false, &linear);
3726         if (rc == X86EMUL_CONTINUE)
3727                 ctxt->ops->invlpg(ctxt, linear);
3728         /* Disable writeback. */
3729         ctxt->dst.type = OP_NONE;
3730         return X86EMUL_CONTINUE;
3731 }
3732
3733 static int em_clts(struct x86_emulate_ctxt *ctxt)
3734 {
3735         ulong cr0;
3736
3737         cr0 = ctxt->ops->get_cr(ctxt, 0);
3738         cr0 &= ~X86_CR0_TS;
3739         ctxt->ops->set_cr(ctxt, 0, cr0);
3740         return X86EMUL_CONTINUE;
3741 }
3742
3743 static int em_hypercall(struct x86_emulate_ctxt *ctxt)
3744 {
3745         int rc = ctxt->ops->fix_hypercall(ctxt);
3746
3747         if (rc != X86EMUL_CONTINUE)
3748                 return rc;
3749
3750         /* Let the processor re-execute the fixed hypercall */
3751         ctxt->_eip = ctxt->eip;
3752         /* Disable writeback. */
3753         ctxt->dst.type = OP_NONE;
3754         return X86EMUL_CONTINUE;
3755 }
3756
3757 static int emulate_store_desc_ptr(struct x86_emulate_ctxt *ctxt,
3758                                   void (*get)(struct x86_emulate_ctxt *ctxt,
3759                                               struct desc_ptr *ptr))
3760 {
3761         struct desc_ptr desc_ptr;
3762
3763         if ((ctxt->ops->get_cr(ctxt, 4) & X86_CR4_UMIP) &&
3764             ctxt->ops->cpl(ctxt) > 0)
3765                 return emulate_gp(ctxt, 0);
3766
3767         if (ctxt->mode == X86EMUL_MODE_PROT64)
3768                 ctxt->op_bytes = 8;
3769         get(ctxt, &desc_ptr);
3770         if (ctxt->op_bytes == 2) {
3771                 ctxt->op_bytes = 4;
3772                 desc_ptr.address &= 0x00ffffff;
3773         }
3774         /* Disable writeback. */
3775         ctxt->dst.type = OP_NONE;
3776         return segmented_write_std(ctxt, ctxt->dst.addr.mem,
3777                                    &desc_ptr, 2 + ctxt->op_bytes);
3778 }
3779
3780 static int em_sgdt(struct x86_emulate_ctxt *ctxt)
3781 {
3782         return emulate_store_desc_ptr(ctxt, ctxt->ops->get_gdt);
3783 }
3784
3785 static int em_sidt(struct x86_emulate_ctxt *ctxt)
3786 {
3787         return emulate_store_desc_ptr(ctxt, ctxt->ops->get_idt);
3788 }
3789
3790 static int em_lgdt_lidt(struct x86_emulate_ctxt *ctxt, bool lgdt)
3791 {
3792         struct desc_ptr desc_ptr;
3793         int rc;
3794
3795         if (ctxt->mode == X86EMUL_MODE_PROT64)
3796                 ctxt->op_bytes = 8;
3797         rc = read_descriptor(ctxt, ctxt->src.addr.mem,
3798                              &desc_ptr.size, &desc_ptr.address,
3799                              ctxt->op_bytes);
3800         if (rc != X86EMUL_CONTINUE)
3801                 return rc;
3802         if (ctxt->mode == X86EMUL_MODE_PROT64 &&
3803             emul_is_noncanonical_address(desc_ptr.address, ctxt))
3804                 return emulate_gp(ctxt, 0);
3805         if (lgdt)
3806                 ctxt->ops->set_gdt(ctxt, &desc_ptr);
3807         else
3808                 ctxt->ops->set_idt(ctxt, &desc_ptr);
3809         /* Disable writeback. */
3810         ctxt->dst.type = OP_NONE;
3811         return X86EMUL_CONTINUE;
3812 }
3813
3814 static int em_lgdt(struct x86_emulate_ctxt *ctxt)
3815 {
3816         return em_lgdt_lidt(ctxt, true);
3817 }
3818
3819 static int em_lidt(struct x86_emulate_ctxt *ctxt)
3820 {
3821         return em_lgdt_lidt(ctxt, false);
3822 }
3823
3824 static int em_smsw(struct x86_emulate_ctxt *ctxt)
3825 {
3826         if ((ctxt->ops->get_cr(ctxt, 4) & X86_CR4_UMIP) &&
3827             ctxt->ops->cpl(ctxt) > 0)
3828                 return emulate_gp(ctxt, 0);
3829
3830         if (ctxt->dst.type == OP_MEM)
3831                 ctxt->dst.bytes = 2;
3832         ctxt->dst.val = ctxt->ops->get_cr(ctxt, 0);
3833         return X86EMUL_CONTINUE;
3834 }
3835
3836 static int em_lmsw(struct x86_emulate_ctxt *ctxt)
3837 {
3838         ctxt->ops->set_cr(ctxt, 0, (ctxt->ops->get_cr(ctxt, 0) & ~0x0eul)
3839                           | (ctxt->src.val & 0x0f));
3840         ctxt->dst.type = OP_NONE;
3841         return X86EMUL_CONTINUE;
3842 }
3843
3844 static int em_loop(struct x86_emulate_ctxt *ctxt)
3845 {
3846         int rc = X86EMUL_CONTINUE;
3847
3848         register_address_increment(ctxt, VCPU_REGS_RCX, -1);
3849         if ((address_mask(ctxt, reg_read(ctxt, VCPU_REGS_RCX)) != 0) &&
3850             (ctxt->b == 0xe2 || test_cc(ctxt->b ^ 0x5, ctxt->eflags)))
3851                 rc = jmp_rel(ctxt, ctxt->src.val);
3852
3853         return rc;
3854 }
3855
3856 static int em_jcxz(struct x86_emulate_ctxt *ctxt)
3857 {
3858         int rc = X86EMUL_CONTINUE;
3859
3860         if (address_mask(ctxt, reg_read(ctxt, VCPU_REGS_RCX)) == 0)
3861                 rc = jmp_rel(ctxt, ctxt->src.val);
3862
3863         return rc;
3864 }
3865
3866 static int em_in(struct x86_emulate_ctxt *ctxt)
3867 {
3868         if (!pio_in_emulated(ctxt, ctxt->dst.bytes, ctxt->src.val,
3869                              &ctxt->dst.val))
3870                 return X86EMUL_IO_NEEDED;
3871
3872         return X86EMUL_CONTINUE;
3873 }
3874
3875 static int em_out(struct x86_emulate_ctxt *ctxt)
3876 {
3877         ctxt->ops->pio_out_emulated(ctxt, ctxt->src.bytes, ctxt->dst.val,
3878                                     &ctxt->src.val, 1);
3879         /* Disable writeback. */
3880         ctxt->dst.type = OP_NONE;
3881         return X86EMUL_CONTINUE;
3882 }
3883
3884 static int em_cli(struct x86_emulate_ctxt *ctxt)
3885 {
3886         if (emulator_bad_iopl(ctxt))
3887                 return emulate_gp(ctxt, 0);
3888
3889         ctxt->eflags &= ~X86_EFLAGS_IF;
3890         return X86EMUL_CONTINUE;
3891 }
3892
3893 static int em_sti(struct x86_emulate_ctxt *ctxt)
3894 {
3895         if (emulator_bad_iopl(ctxt))
3896                 return emulate_gp(ctxt, 0);
3897
3898         ctxt->interruptibility = KVM_X86_SHADOW_INT_STI;
3899         ctxt->eflags |= X86_EFLAGS_IF;
3900         return X86EMUL_CONTINUE;
3901 }
3902
3903 static int em_cpuid(struct x86_emulate_ctxt *ctxt)
3904 {
3905         u32 eax, ebx, ecx, edx;
3906         u64 msr = 0;
3907
3908         ctxt->ops->get_msr(ctxt, MSR_MISC_FEATURES_ENABLES, &msr);
3909         if (msr & MSR_MISC_FEATURES_ENABLES_CPUID_FAULT &&
3910             ctxt->ops->cpl(ctxt)) {
3911                 return emulate_gp(ctxt, 0);
3912         }
3913
3914         eax = reg_read(ctxt, VCPU_REGS_RAX);
3915         ecx = reg_read(ctxt, VCPU_REGS_RCX);
3916         ctxt->ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx, false);
3917         *reg_write(ctxt, VCPU_REGS_RAX) = eax;
3918         *reg_write(ctxt, VCPU_REGS_RBX) = ebx;
3919         *reg_write(ctxt, VCPU_REGS_RCX) = ecx;
3920         *reg_write(ctxt, VCPU_REGS_RDX) = edx;
3921         return X86EMUL_CONTINUE;
3922 }
3923
3924 static int em_sahf(struct x86_emulate_ctxt *ctxt)
3925 {
3926         u32 flags;
3927
3928         flags = X86_EFLAGS_CF | X86_EFLAGS_PF | X86_EFLAGS_AF | X86_EFLAGS_ZF |
3929                 X86_EFLAGS_SF;
3930         flags &= *reg_rmw(ctxt, VCPU_REGS_RAX) >> 8;
3931
3932         ctxt->eflags &= ~0xffUL;
3933         ctxt->eflags |= flags | X86_EFLAGS_FIXED;
3934         return X86EMUL_CONTINUE;
3935 }
3936
3937 static int em_lahf(struct x86_emulate_ctxt *ctxt)
3938 {
3939         *reg_rmw(ctxt, VCPU_REGS_RAX) &= ~0xff00UL;
3940         *reg_rmw(ctxt, VCPU_REGS_RAX) |= (ctxt->eflags & 0xff) << 8;
3941         return X86EMUL_CONTINUE;
3942 }
3943
3944 static int em_bswap(struct x86_emulate_ctxt *ctxt)
3945 {
3946         switch (ctxt->op_bytes) {
3947 #ifdef CONFIG_X86_64
3948         case 8:
3949                 asm("bswap %0" : "+r"(ctxt->dst.val));
3950                 break;
3951 #endif
3952         default:
3953                 asm("bswap %0" : "+r"(*(u32 *)&ctxt->dst.val));
3954                 break;
3955         }
3956         return X86EMUL_CONTINUE;
3957 }
3958
3959 static int em_clflush(struct x86_emulate_ctxt *ctxt)
3960 {
3961         /* emulating clflush regardless of cpuid */
3962         return X86EMUL_CONTINUE;
3963 }
3964
3965 static int em_clflushopt(struct x86_emulate_ctxt *ctxt)
3966 {
3967         /* emulating clflushopt regardless of cpuid */
3968         return X86EMUL_CONTINUE;
3969 }
3970
3971 static int em_movsxd(struct x86_emulate_ctxt *ctxt)
3972 {
3973         ctxt->dst.val = (s32) ctxt->src.val;
3974         return X86EMUL_CONTINUE;
3975 }
3976
3977 static int check_fxsr(struct x86_emulate_ctxt *ctxt)
3978 {
3979         if (!ctxt->ops->guest_has_fxsr(ctxt))
3980                 return emulate_ud(ctxt);
3981
3982         if (ctxt->ops->get_cr(ctxt, 0) & (X86_CR0_TS | X86_CR0_EM))
3983                 return emulate_nm(ctxt);
3984
3985         /*
3986          * Don't emulate a case that should never be hit, instead of working
3987          * around a lack of fxsave64/fxrstor64 on old compilers.
3988          */
3989         if (ctxt->mode >= X86EMUL_MODE_PROT64)
3990                 return X86EMUL_UNHANDLEABLE;
3991
3992         return X86EMUL_CONTINUE;
3993 }
3994
3995 /*
3996  * Hardware doesn't save and restore XMM 0-7 without CR4.OSFXSR, but does save
3997  * and restore MXCSR.
3998  */
3999 static size_t __fxstate_size(int nregs)
4000 {
4001         return offsetof(struct fxregs_state, xmm_space[0]) + nregs * 16;
4002 }
4003
4004 static inline size_t fxstate_size(struct x86_emulate_ctxt *ctxt)
4005 {
4006         bool cr4_osfxsr;
4007         if (ctxt->mode == X86EMUL_MODE_PROT64)
4008                 return __fxstate_size(16);
4009
4010         cr4_osfxsr = ctxt->ops->get_cr(ctxt, 4) & X86_CR4_OSFXSR;
4011         return __fxstate_size(cr4_osfxsr ? 8 : 0);
4012 }
4013
4014 /*
4015  * FXSAVE and FXRSTOR have 4 different formats depending on execution mode,
4016  *  1) 16 bit mode
4017  *  2) 32 bit mode
4018  *     - like (1), but FIP and FDP (foo) are only 16 bit.  At least Intel CPUs
4019  *       preserve whole 32 bit values, though, so (1) and (2) are the same wrt.
4020  *       save and restore
4021  *  3) 64-bit mode with REX.W prefix
4022  *     - like (2), but XMM 8-15 are being saved and restored
4023  *  4) 64-bit mode without REX.W prefix
4024  *     - like (3), but FIP and FDP are 64 bit
4025  *
4026  * Emulation uses (3) for (1) and (2) and preserves XMM 8-15 to reach the
4027  * desired result.  (4) is not emulated.
4028  *
4029  * Note: Guest and host CPUID.(EAX=07H,ECX=0H):EBX[bit 13] (deprecate FPU CS
4030  * and FPU DS) should match.
4031  */
4032 static int em_fxsave(struct x86_emulate_ctxt *ctxt)
4033 {
4034         struct fxregs_state fx_state;
4035         int rc;
4036
4037         rc = check_fxsr(ctxt);
4038         if (rc != X86EMUL_CONTINUE)
4039                 return rc;
4040
4041         kvm_fpu_get();
4042
4043         rc = asm_safe("fxsave %[fx]", , [fx] "+m"(fx_state));
4044
4045         kvm_fpu_put();
4046
4047         if (rc != X86EMUL_CONTINUE)
4048                 return rc;
4049
4050         return segmented_write_std(ctxt, ctxt->memop.addr.mem, &fx_state,
4051                                    fxstate_size(ctxt));
4052 }
4053
4054 /*
4055  * FXRSTOR might restore XMM registers not provided by the guest. Fill
4056  * in the host registers (via FXSAVE) instead, so they won't be modified.
4057  * (preemption has to stay disabled until FXRSTOR).
4058  *
4059  * Use noinline to keep the stack for other functions called by callers small.
4060  */
4061 static noinline int fxregs_fixup(struct fxregs_state *fx_state,
4062                                  const size_t used_size)
4063 {
4064         struct fxregs_state fx_tmp;
4065         int rc;
4066
4067         rc = asm_safe("fxsave %[fx]", , [fx] "+m"(fx_tmp));
4068         memcpy((void *)fx_state + used_size, (void *)&fx_tmp + used_size,
4069                __fxstate_size(16) - used_size);
4070
4071         return rc;
4072 }
4073
4074 static int em_fxrstor(struct x86_emulate_ctxt *ctxt)
4075 {
4076         struct fxregs_state fx_state;
4077         int rc;
4078         size_t size;
4079
4080         rc = check_fxsr(ctxt);
4081         if (rc != X86EMUL_CONTINUE)
4082                 return rc;
4083
4084         size = fxstate_size(ctxt);
4085         rc = segmented_read_std(ctxt, ctxt->memop.addr.mem, &fx_state, size);
4086         if (rc != X86EMUL_CONTINUE)
4087                 return rc;
4088
4089         kvm_fpu_get();
4090
4091         if (size < __fxstate_size(16)) {
4092                 rc = fxregs_fixup(&fx_state, size);
4093                 if (rc != X86EMUL_CONTINUE)
4094                         goto out;
4095         }
4096
4097         if (fx_state.mxcsr >> 16) {
4098                 rc = emulate_gp(ctxt, 0);
4099                 goto out;
4100         }
4101
4102         if (rc == X86EMUL_CONTINUE)
4103                 rc = asm_safe("fxrstor %[fx]", : [fx] "m"(fx_state));
4104
4105 out:
4106         kvm_fpu_put();
4107
4108         return rc;
4109 }
4110
4111 static int em_xsetbv(struct x86_emulate_ctxt *ctxt)
4112 {
4113         u32 eax, ecx, edx;
4114
4115         eax = reg_read(ctxt, VCPU_REGS_RAX);
4116         edx = reg_read(ctxt, VCPU_REGS_RDX);
4117         ecx = reg_read(ctxt, VCPU_REGS_RCX);
4118
4119         if (ctxt->ops->set_xcr(ctxt, ecx, ((u64)edx << 32) | eax))
4120                 return emulate_gp(ctxt, 0);
4121
4122         return X86EMUL_CONTINUE;
4123 }
4124
4125 static bool valid_cr(int nr)
4126 {
4127         switch (nr) {
4128         case 0:
4129         case 2 ... 4:
4130         case 8:
4131                 return true;
4132         default:
4133                 return false;
4134         }
4135 }
4136
4137 static int check_cr_access(struct x86_emulate_ctxt *ctxt)
4138 {
4139         if (!valid_cr(ctxt->modrm_reg))
4140                 return emulate_ud(ctxt);
4141
4142         return X86EMUL_CONTINUE;
4143 }
4144
4145 static int check_dr7_gd(struct x86_emulate_ctxt *ctxt)
4146 {
4147         unsigned long dr7;
4148
4149         ctxt->ops->get_dr(ctxt, 7, &dr7);
4150
4151         /* Check if DR7.Global_Enable is set */
4152         return dr7 & (1 << 13);
4153 }
4154
4155 static int check_dr_read(struct x86_emulate_ctxt *ctxt)
4156 {
4157         int dr = ctxt->modrm_reg;
4158         u64 cr4;
4159
4160         if (dr > 7)
4161                 return emulate_ud(ctxt);
4162
4163         cr4 = ctxt->ops->get_cr(ctxt, 4);
4164         if ((cr4 & X86_CR4_DE) && (dr == 4 || dr == 5))
4165                 return emulate_ud(ctxt);
4166
4167         if (check_dr7_gd(ctxt)) {
4168                 ulong dr6;
4169
4170                 ctxt->ops->get_dr(ctxt, 6, &dr6);
4171                 dr6 &= ~DR_TRAP_BITS;
4172                 dr6 |= DR6_BD | DR6_ACTIVE_LOW;
4173                 ctxt->ops->set_dr(ctxt, 6, dr6);
4174                 return emulate_db(ctxt);
4175         }
4176
4177         return X86EMUL_CONTINUE;
4178 }
4179
4180 static int check_dr_write(struct x86_emulate_ctxt *ctxt)
4181 {
4182         u64 new_val = ctxt->src.val64;
4183         int dr = ctxt->modrm_reg;
4184
4185         if ((dr == 6 || dr == 7) && (new_val & 0xffffffff00000000ULL))
4186                 return emulate_gp(ctxt, 0);
4187
4188         return check_dr_read(ctxt);
4189 }
4190
4191 static int check_svme(struct x86_emulate_ctxt *ctxt)
4192 {
4193         u64 efer = 0;
4194
4195         ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
4196
4197         if (!(efer & EFER_SVME))
4198                 return emulate_ud(ctxt);
4199
4200         return X86EMUL_CONTINUE;
4201 }
4202
4203 static int check_svme_pa(struct x86_emulate_ctxt *ctxt)
4204 {
4205         u64 rax = reg_read(ctxt, VCPU_REGS_RAX);
4206
4207         /* Valid physical address? */
4208         if (rax & 0xffff000000000000ULL)
4209                 return emulate_gp(ctxt, 0);
4210
4211         return check_svme(ctxt);
4212 }
4213
4214 static int check_rdtsc(struct x86_emulate_ctxt *ctxt)
4215 {
4216         u64 cr4 = ctxt->ops->get_cr(ctxt, 4);
4217
4218         if (cr4 & X86_CR4_TSD && ctxt->ops->cpl(ctxt))
4219                 return emulate_gp(ctxt, 0);
4220
4221         return X86EMUL_CONTINUE;
4222 }
4223
4224 static int check_rdpmc(struct x86_emulate_ctxt *ctxt)
4225 {
4226         u64 cr4 = ctxt->ops->get_cr(ctxt, 4);
4227         u64 rcx = reg_read(ctxt, VCPU_REGS_RCX);
4228
4229         /*
4230          * VMware allows access to these Pseduo-PMCs even when read via RDPMC
4231          * in Ring3 when CR4.PCE=0.
4232          */
4233         if (enable_vmware_backdoor && is_vmware_backdoor_pmc(rcx))
4234                 return X86EMUL_CONTINUE;
4235
4236         /*
4237          * If CR4.PCE is set, the SDM requires CPL=0 or CR0.PE=0.  The CR0.PE
4238          * check however is unnecessary because CPL is always 0 outside
4239          * protected mode.
4240          */
4241         if ((!(cr4 & X86_CR4_PCE) && ctxt->ops->cpl(ctxt)) ||
4242             ctxt->ops->check_pmc(ctxt, rcx))
4243                 return emulate_gp(ctxt, 0);
4244
4245         return X86EMUL_CONTINUE;
4246 }
4247
4248 static int check_perm_in(struct x86_emulate_ctxt *ctxt)
4249 {
4250         ctxt->dst.bytes = min(ctxt->dst.bytes, 4u);
4251         if (!emulator_io_permited(ctxt, ctxt->src.val, ctxt->dst.bytes))
4252                 return emulate_gp(ctxt, 0);
4253
4254         return X86EMUL_CONTINUE;
4255 }
4256
4257 static int check_perm_out(struct x86_emulate_ctxt *ctxt)
4258 {
4259         ctxt->src.bytes = min(ctxt->src.bytes, 4u);
4260         if (!emulator_io_permited(ctxt, ctxt->dst.val, ctxt->src.bytes))
4261                 return emulate_gp(ctxt, 0);
4262
4263         return X86EMUL_CONTINUE;
4264 }
4265
4266 #define D(_y) { .flags = (_y) }
4267 #define DI(_y, _i) { .flags = (_y)|Intercept, .intercept = x86_intercept_##_i }
4268 #define DIP(_y, _i, _p) { .flags = (_y)|Intercept|CheckPerm, \
4269                       .intercept = x86_intercept_##_i, .check_perm = (_p) }
4270 #define N    D(NotImpl)
4271 #define EXT(_f, _e) { .flags = ((_f) | RMExt), .u.group = (_e) }
4272 #define G(_f, _g) { .flags = ((_f) | Group | ModRM), .u.group = (_g) }
4273 #define GD(_f, _g) { .flags = ((_f) | GroupDual | ModRM), .u.gdual = (_g) }
4274 #define ID(_f, _i) { .flags = ((_f) | InstrDual | ModRM), .u.idual = (_i) }
4275 #define MD(_f, _m) { .flags = ((_f) | ModeDual), .u.mdual = (_m) }
4276 #define E(_f, _e) { .flags = ((_f) | Escape | ModRM), .u.esc = (_e) }
4277 #define I(_f, _e) { .flags = (_f), .u.execute = (_e) }
4278 #define F(_f, _e) { .flags = (_f) | Fastop, .u.fastop = (_e) }
4279 #define II(_f, _e, _i) \
4280         { .flags = (_f)|Intercept, .u.execute = (_e), .intercept = x86_intercept_##_i }
4281 #define IIP(_f, _e, _i, _p) \
4282         { .flags = (_f)|Intercept|CheckPerm, .u.execute = (_e), \
4283           .intercept = x86_intercept_##_i, .check_perm = (_p) }
4284 #define GP(_f, _g) { .flags = ((_f) | Prefix), .u.gprefix = (_g) }
4285
4286 #define D2bv(_f)      D((_f) | ByteOp), D(_f)
4287 #define D2bvIP(_f, _i, _p) DIP((_f) | ByteOp, _i, _p), DIP(_f, _i, _p)
4288 #define I2bv(_f, _e)  I((_f) | ByteOp, _e), I(_f, _e)
4289 #define F2bv(_f, _e)  F((_f) | ByteOp, _e), F(_f, _e)
4290 #define I2bvIP(_f, _e, _i, _p) \
4291         IIP((_f) | ByteOp, _e, _i, _p), IIP(_f, _e, _i, _p)
4292
4293 #define F6ALU(_f, _e) F2bv((_f) | DstMem | SrcReg | ModRM, _e),         \
4294                 F2bv(((_f) | DstReg | SrcMem | ModRM) & ~Lock, _e),     \
4295                 F2bv(((_f) & ~Lock) | DstAcc | SrcImm, _e)
4296
4297 static const struct opcode group7_rm0[] = {
4298         N,
4299         I(SrcNone | Priv | EmulateOnUD, em_hypercall),
4300         N, N, N, N, N, N,
4301 };
4302
4303 static const struct opcode group7_rm1[] = {
4304         DI(SrcNone | Priv, monitor),
4305         DI(SrcNone | Priv, mwait),
4306         N, N, N, N, N, N,
4307 };
4308
4309 static const struct opcode group7_rm2[] = {
4310         N,
4311         II(ImplicitOps | Priv,                  em_xsetbv,      xsetbv),
4312         N, N, N, N, N, N,
4313 };
4314
4315 static const struct opcode group7_rm3[] = {
4316         DIP(SrcNone | Prot | Priv,              vmrun,          check_svme_pa),
4317         II(SrcNone  | Prot | EmulateOnUD,       em_hypercall,   vmmcall),
4318         DIP(SrcNone | Prot | Priv,              vmload,         check_svme_pa),
4319         DIP(SrcNone | Prot | Priv,              vmsave,         check_svme_pa),
4320         DIP(SrcNone | Prot | Priv,              stgi,           check_svme),
4321         DIP(SrcNone | Prot | Priv,              clgi,           check_svme),
4322         DIP(SrcNone | Prot | Priv,              skinit,         check_svme),
4323         DIP(SrcNone | Prot | Priv,              invlpga,        check_svme),
4324 };
4325
4326 static const struct opcode group7_rm7[] = {
4327         N,
4328         DIP(SrcNone, rdtscp, check_rdtsc),
4329         N, N, N, N, N, N,
4330 };
4331
4332 static const struct opcode group1[] = {
4333         F(Lock, em_add),
4334         F(Lock | PageTable, em_or),
4335         F(Lock, em_adc),
4336         F(Lock, em_sbb),
4337         F(Lock | PageTable, em_and),
4338         F(Lock, em_sub),
4339         F(Lock, em_xor),
4340         F(NoWrite, em_cmp),
4341 };
4342
4343 static const struct opcode group1A[] = {
4344         I(DstMem | SrcNone | Mov | Stack | IncSP | TwoMemOp, em_pop), N, N, N, N, N, N, N,
4345 };
4346
4347 static const struct opcode group2[] = {
4348         F(DstMem | ModRM, em_rol),
4349         F(DstMem | ModRM, em_ror),
4350         F(DstMem | ModRM, em_rcl),
4351         F(DstMem | ModRM, em_rcr),
4352         F(DstMem | ModRM, em_shl),
4353         F(DstMem | ModRM, em_shr),
4354         F(DstMem | ModRM, em_shl),
4355         F(DstMem | ModRM, em_sar),
4356 };
4357
4358 static const struct opcode group3[] = {
4359         F(DstMem | SrcImm | NoWrite, em_test),
4360         F(DstMem | SrcImm | NoWrite, em_test),
4361         F(DstMem | SrcNone | Lock, em_not),
4362         F(DstMem | SrcNone | Lock, em_neg),
4363         F(DstXacc | Src2Mem, em_mul_ex),
4364         F(DstXacc | Src2Mem, em_imul_ex),
4365         F(DstXacc | Src2Mem, em_div_ex),
4366         F(DstXacc | Src2Mem, em_idiv_ex),
4367 };
4368
4369 static const struct opcode group4[] = {
4370         F(ByteOp | DstMem | SrcNone | Lock, em_inc),
4371         F(ByteOp | DstMem | SrcNone | Lock, em_dec),
4372         N, N, N, N, N, N,
4373 };
4374
4375 static const struct opcode group5[] = {
4376         F(DstMem | SrcNone | Lock,              em_inc),
4377         F(DstMem | SrcNone | Lock,              em_dec),
4378         I(SrcMem | NearBranch | IsBranch,       em_call_near_abs),
4379         I(SrcMemFAddr | ImplicitOps | IsBranch, em_call_far),
4380         I(SrcMem | NearBranch | IsBranch,       em_jmp_abs),
4381         I(SrcMemFAddr | ImplicitOps | IsBranch, em_jmp_far),
4382         I(SrcMem | Stack | TwoMemOp,            em_push), D(Undefined),
4383 };
4384
4385 static const struct opcode group6[] = {
4386         II(Prot | DstMem,          em_sldt, sldt),
4387         II(Prot | DstMem,          em_str, str),
4388         II(Prot | Priv | SrcMem16, em_lldt, lldt),
4389         II(Prot | Priv | SrcMem16, em_ltr, ltr),
4390         N, N, N, N,
4391 };
4392
4393 static const struct group_dual group7 = { {
4394         II(Mov | DstMem,                        em_sgdt, sgdt),
4395         II(Mov | DstMem,                        em_sidt, sidt),
4396         II(SrcMem | Priv,                       em_lgdt, lgdt),
4397         II(SrcMem | Priv,                       em_lidt, lidt),
4398         II(SrcNone | DstMem | Mov,              em_smsw, smsw), N,
4399         II(SrcMem16 | Mov | Priv,               em_lmsw, lmsw),
4400         II(SrcMem | ByteOp | Priv | NoAccess,   em_invlpg, invlpg),
4401 }, {
4402         EXT(0, group7_rm0),
4403         EXT(0, group7_rm1),
4404         EXT(0, group7_rm2),
4405         EXT(0, group7_rm3),
4406         II(SrcNone | DstMem | Mov,              em_smsw, smsw), N,
4407         II(SrcMem16 | Mov | Priv,               em_lmsw, lmsw),
4408         EXT(0, group7_rm7),
4409 } };
4410
4411 static const struct opcode group8[] = {
4412         N, N, N, N,
4413         F(DstMem | SrcImmByte | NoWrite,                em_bt),
4414         F(DstMem | SrcImmByte | Lock | PageTable,       em_bts),
4415         F(DstMem | SrcImmByte | Lock,                   em_btr),
4416         F(DstMem | SrcImmByte | Lock | PageTable,       em_btc),
4417 };
4418
4419 /*
4420  * The "memory" destination is actually always a register, since we come
4421  * from the register case of group9.
4422  */
4423 static const struct gprefix pfx_0f_c7_7 = {
4424         N, N, N, II(DstMem | ModRM | Op3264 | EmulateOnUD, em_rdpid, rdpid),
4425 };
4426
4427
4428 static const struct group_dual group9 = { {
4429         N, I(DstMem64 | Lock | PageTable, em_cmpxchg8b), N, N, N, N, N, N,
4430 }, {
4431         N, N, N, N, N, N, N,
4432         GP(0, &pfx_0f_c7_7),
4433 } };
4434
4435 static const struct opcode group11[] = {
4436         I(DstMem | SrcImm | Mov | PageTable, em_mov),
4437         X7(D(Undefined)),
4438 };
4439
4440 static const struct gprefix pfx_0f_ae_7 = {
4441         I(SrcMem | ByteOp, em_clflush), I(SrcMem | ByteOp, em_clflushopt), N, N,
4442 };
4443
4444 static const struct group_dual group15 = { {
4445         I(ModRM | Aligned16, em_fxsave),
4446         I(ModRM | Aligned16, em_fxrstor),
4447         N, N, N, N, N, GP(0, &pfx_0f_ae_7),
4448 }, {
4449         N, N, N, N, N, N, N, N,
4450 } };
4451
4452 static const struct gprefix pfx_0f_6f_0f_7f = {
4453         I(Mmx, em_mov), I(Sse | Aligned, em_mov), N, I(Sse | Unaligned, em_mov),
4454 };
4455
4456 static const struct instr_dual instr_dual_0f_2b = {
4457         I(0, em_mov), N
4458 };
4459
4460 static const struct gprefix pfx_0f_2b = {
4461         ID(0, &instr_dual_0f_2b), ID(0, &instr_dual_0f_2b), N, N,
4462 };
4463
4464 static const struct gprefix pfx_0f_10_0f_11 = {
4465         I(Unaligned, em_mov), I(Unaligned, em_mov), N, N,
4466 };
4467
4468 static const struct gprefix pfx_0f_28_0f_29 = {
4469         I(Aligned, em_mov), I(Aligned, em_mov), N, N,
4470 };
4471
4472 static const struct gprefix pfx_0f_e7 = {
4473         N, I(Sse, em_mov), N, N,
4474 };
4475
4476 static const struct escape escape_d9 = { {
4477         N, N, N, N, N, N, N, I(DstMem16 | Mov, em_fnstcw),
4478 }, {
4479         /* 0xC0 - 0xC7 */
4480         N, N, N, N, N, N, N, N,
4481         /* 0xC8 - 0xCF */
4482         N, N, N, N, N, N, N, N,
4483         /* 0xD0 - 0xC7 */
4484         N, N, N, N, N, N, N, N,
4485         /* 0xD8 - 0xDF */
4486         N, N, N, N, N, N, N, N,
4487         /* 0xE0 - 0xE7 */
4488         N, N, N, N, N, N, N, N,
4489         /* 0xE8 - 0xEF */
4490         N, N, N, N, N, N, N, N,
4491         /* 0xF0 - 0xF7 */
4492         N, N, N, N, N, N, N, N,
4493         /* 0xF8 - 0xFF */
4494         N, N, N, N, N, N, N, N,
4495 } };
4496
4497 static const struct escape escape_db = { {
4498         N, N, N, N, N, N, N, N,
4499 }, {
4500         /* 0xC0 - 0xC7 */
4501         N, N, N, N, N, N, N, N,
4502         /* 0xC8 - 0xCF */
4503         N, N, N, N, N, N, N, N,
4504         /* 0xD0 - 0xC7 */
4505         N, N, N, N, N, N, N, N,
4506         /* 0xD8 - 0xDF */
4507         N, N, N, N, N, N, N, N,
4508         /* 0xE0 - 0xE7 */
4509         N, N, N, I(ImplicitOps, em_fninit), N, N, N, N,
4510         /* 0xE8 - 0xEF */
4511         N, N, N, N, N, N, N, N,
4512         /* 0xF0 - 0xF7 */
4513         N, N, N, N, N, N, N, N,
4514         /* 0xF8 - 0xFF */
4515         N, N, N, N, N, N, N, N,
4516 } };
4517
4518 static const struct escape escape_dd = { {
4519         N, N, N, N, N, N, N, I(DstMem16 | Mov, em_fnstsw),
4520 }, {
4521         /* 0xC0 - 0xC7 */
4522         N, N, N, N, N, N, N, N,
4523         /* 0xC8 - 0xCF */
4524         N, N, N, N, N, N, N, N,
4525         /* 0xD0 - 0xC7 */
4526         N, N, N, N, N, N, N, N,
4527         /* 0xD8 - 0xDF */
4528         N, N, N, N, N, N, N, N,
4529         /* 0xE0 - 0xE7 */
4530         N, N, N, N, N, N, N, N,
4531         /* 0xE8 - 0xEF */
4532         N, N, N, N, N, N, N, N,
4533         /* 0xF0 - 0xF7 */
4534         N, N, N, N, N, N, N, N,
4535         /* 0xF8 - 0xFF */
4536         N, N, N, N, N, N, N, N,
4537 } };
4538
4539 static const struct instr_dual instr_dual_0f_c3 = {
4540         I(DstMem | SrcReg | ModRM | No16 | Mov, em_mov), N
4541 };
4542
4543 static const struct mode_dual mode_dual_63 = {
4544         N, I(DstReg | SrcMem32 | ModRM | Mov, em_movsxd)
4545 };
4546
4547 static const struct opcode opcode_table[256] = {
4548         /* 0x00 - 0x07 */
4549         F6ALU(Lock, em_add),
4550         I(ImplicitOps | Stack | No64 | Src2ES, em_push_sreg),
4551         I(ImplicitOps | Stack | No64 | Src2ES, em_pop_sreg),
4552         /* 0x08 - 0x0F */
4553         F6ALU(Lock | PageTable, em_or),
4554         I(ImplicitOps | Stack | No64 | Src2CS, em_push_sreg),
4555         N,
4556         /* 0x10 - 0x17 */
4557         F6ALU(Lock, em_adc),
4558         I(ImplicitOps | Stack | No64 | Src2SS, em_push_sreg),
4559         I(ImplicitOps | Stack | No64 | Src2SS, em_pop_sreg),
4560         /* 0x18 - 0x1F */
4561         F6ALU(Lock, em_sbb),
4562         I(ImplicitOps | Stack | No64 | Src2DS, em_push_sreg),
4563         I(ImplicitOps | Stack | No64 | Src2DS, em_pop_sreg),
4564         /* 0x20 - 0x27 */
4565         F6ALU(Lock | PageTable, em_and), N, N,
4566         /* 0x28 - 0x2F */
4567         F6ALU(Lock, em_sub), N, I(ByteOp | DstAcc | No64, em_das),
4568         /* 0x30 - 0x37 */
4569         F6ALU(Lock, em_xor), N, N,
4570         /* 0x38 - 0x3F */
4571         F6ALU(NoWrite, em_cmp), N, N,
4572         /* 0x40 - 0x4F */
4573         X8(F(DstReg, em_inc)), X8(F(DstReg, em_dec)),
4574         /* 0x50 - 0x57 */
4575         X8(I(SrcReg | Stack, em_push)),
4576         /* 0x58 - 0x5F */
4577         X8(I(DstReg | Stack, em_pop)),
4578         /* 0x60 - 0x67 */
4579         I(ImplicitOps | Stack | No64, em_pusha),
4580         I(ImplicitOps | Stack | No64, em_popa),
4581         N, MD(ModRM, &mode_dual_63),
4582         N, N, N, N,
4583         /* 0x68 - 0x6F */
4584         I(SrcImm | Mov | Stack, em_push),
4585         I(DstReg | SrcMem | ModRM | Src2Imm, em_imul_3op),
4586         I(SrcImmByte | Mov | Stack, em_push),
4587         I(DstReg | SrcMem | ModRM | Src2ImmByte, em_imul_3op),
4588         I2bvIP(DstDI | SrcDX | Mov | String | Unaligned, em_in, ins, check_perm_in), /* insb, insw/insd */
4589         I2bvIP(SrcSI | DstDX | String, em_out, outs, check_perm_out), /* outsb, outsw/outsd */
4590         /* 0x70 - 0x7F */
4591         X16(D(SrcImmByte | NearBranch | IsBranch)),
4592         /* 0x80 - 0x87 */
4593         G(ByteOp | DstMem | SrcImm, group1),
4594         G(DstMem | SrcImm, group1),
4595         G(ByteOp | DstMem | SrcImm | No64, group1),
4596         G(DstMem | SrcImmByte, group1),
4597         F2bv(DstMem | SrcReg | ModRM | NoWrite, em_test),
4598         I2bv(DstMem | SrcReg | ModRM | Lock | PageTable, em_xchg),
4599         /* 0x88 - 0x8F */
4600         I2bv(DstMem | SrcReg | ModRM | Mov | PageTable, em_mov),
4601         I2bv(DstReg | SrcMem | ModRM | Mov, em_mov),
4602         I(DstMem | SrcNone | ModRM | Mov | PageTable, em_mov_rm_sreg),
4603         D(ModRM | SrcMem | NoAccess | DstReg),
4604         I(ImplicitOps | SrcMem16 | ModRM, em_mov_sreg_rm),
4605         G(0, group1A),
4606         /* 0x90 - 0x97 */
4607         DI(SrcAcc | DstReg, pause), X7(D(SrcAcc | DstReg)),
4608         /* 0x98 - 0x9F */
4609         D(DstAcc | SrcNone), I(ImplicitOps | SrcAcc, em_cwd),
4610         I(SrcImmFAddr | No64 | IsBranch, em_call_far), N,
4611         II(ImplicitOps | Stack, em_pushf, pushf),
4612         II(ImplicitOps | Stack, em_popf, popf),
4613         I(ImplicitOps, em_sahf), I(ImplicitOps, em_lahf),
4614         /* 0xA0 - 0xA7 */
4615         I2bv(DstAcc | SrcMem | Mov | MemAbs, em_mov),
4616         I2bv(DstMem | SrcAcc | Mov | MemAbs | PageTable, em_mov),
4617         I2bv(SrcSI | DstDI | Mov | String | TwoMemOp, em_mov),
4618         F2bv(SrcSI | DstDI | String | NoWrite | TwoMemOp, em_cmp_r),
4619         /* 0xA8 - 0xAF */
4620         F2bv(DstAcc | SrcImm | NoWrite, em_test),
4621         I2bv(SrcAcc | DstDI | Mov | String, em_mov),
4622         I2bv(SrcSI | DstAcc | Mov | String, em_mov),
4623         F2bv(SrcAcc | DstDI | String | NoWrite, em_cmp_r),
4624         /* 0xB0 - 0xB7 */
4625         X8(I(ByteOp | DstReg | SrcImm | Mov, em_mov)),
4626         /* 0xB8 - 0xBF */
4627         X8(I(DstReg | SrcImm64 | Mov, em_mov)),
4628         /* 0xC0 - 0xC7 */
4629         G(ByteOp | Src2ImmByte, group2), G(Src2ImmByte, group2),
4630         I(ImplicitOps | NearBranch | SrcImmU16 | IsBranch, em_ret_near_imm),
4631         I(ImplicitOps | NearBranch | IsBranch, em_ret),
4632         I(DstReg | SrcMemFAddr | ModRM | No64 | Src2ES, em_lseg),
4633         I(DstReg | SrcMemFAddr | ModRM | No64 | Src2DS, em_lseg),
4634         G(ByteOp, group11), G(0, group11),
4635         /* 0xC8 - 0xCF */
4636         I(Stack | SrcImmU16 | Src2ImmByte | IsBranch, em_enter),
4637         I(Stack | IsBranch, em_leave),
4638         I(ImplicitOps | SrcImmU16 | IsBranch, em_ret_far_imm),
4639         I(ImplicitOps | IsBranch, em_ret_far),
4640         D(ImplicitOps | IsBranch), DI(SrcImmByte | IsBranch, intn),
4641         D(ImplicitOps | No64 | IsBranch),
4642         II(ImplicitOps | IsBranch, em_iret, iret),
4643         /* 0xD0 - 0xD7 */
4644         G(Src2One | ByteOp, group2), G(Src2One, group2),
4645         G(Src2CL | ByteOp, group2), G(Src2CL, group2),
4646         I(DstAcc | SrcImmUByte | No64, em_aam),
4647         I(DstAcc | SrcImmUByte | No64, em_aad),
4648         F(DstAcc | ByteOp | No64, em_salc),
4649         I(DstAcc | SrcXLat | ByteOp, em_mov),
4650         /* 0xD8 - 0xDF */
4651         N, E(0, &escape_d9), N, E(0, &escape_db), N, E(0, &escape_dd), N, N,
4652         /* 0xE0 - 0xE7 */
4653         X3(I(SrcImmByte | NearBranch | IsBranch, em_loop)),
4654         I(SrcImmByte | NearBranch | IsBranch, em_jcxz),
4655         I2bvIP(SrcImmUByte | DstAcc, em_in,  in,  check_perm_in),
4656         I2bvIP(SrcAcc | DstImmUByte, em_out, out, check_perm_out),
4657         /* 0xE8 - 0xEF */
4658         I(SrcImm | NearBranch | IsBranch, em_call),
4659         D(SrcImm | ImplicitOps | NearBranch | IsBranch),
4660         I(SrcImmFAddr | No64 | IsBranch, em_jmp_far),
4661         D(SrcImmByte | ImplicitOps | NearBranch | IsBranch),
4662         I2bvIP(SrcDX | DstAcc, em_in,  in,  check_perm_in),
4663         I2bvIP(SrcAcc | DstDX, em_out, out, check_perm_out),
4664         /* 0xF0 - 0xF7 */
4665         N, DI(ImplicitOps, icebp), N, N,
4666         DI(ImplicitOps | Priv, hlt), D(ImplicitOps),
4667         G(ByteOp, group3), G(0, group3),
4668         /* 0xF8 - 0xFF */
4669         D(ImplicitOps), D(ImplicitOps),
4670         I(ImplicitOps, em_cli), I(ImplicitOps, em_sti),
4671         D(ImplicitOps), D(ImplicitOps), G(0, group4), G(0, group5),
4672 };
4673
4674 static const struct opcode twobyte_table[256] = {
4675         /* 0x00 - 0x0F */
4676         G(0, group6), GD(0, &group7), N, N,
4677         N, I(ImplicitOps | EmulateOnUD | IsBranch, em_syscall),
4678         II(ImplicitOps | Priv, em_clts, clts), N,
4679         DI(ImplicitOps | Priv, invd), DI(ImplicitOps | Priv, wbinvd), N, N,
4680         N, D(ImplicitOps | ModRM | SrcMem | NoAccess), N, N,
4681         /* 0x10 - 0x1F */
4682         GP(ModRM | DstReg | SrcMem | Mov | Sse, &pfx_0f_10_0f_11),
4683         GP(ModRM | DstMem | SrcReg | Mov | Sse, &pfx_0f_10_0f_11),
4684         N, N, N, N, N, N,
4685         D(ImplicitOps | ModRM | SrcMem | NoAccess), /* 4 * prefetch + 4 * reserved NOP */
4686         D(ImplicitOps | ModRM | SrcMem | NoAccess), N, N,
4687         D(ImplicitOps | ModRM | SrcMem | NoAccess), /* 8 * reserved NOP */
4688         D(ImplicitOps | ModRM | SrcMem | NoAccess), /* 8 * reserved NOP */
4689         D(ImplicitOps | ModRM | SrcMem | NoAccess), /* 8 * reserved NOP */
4690         D(ImplicitOps | ModRM | SrcMem | NoAccess), /* NOP + 7 * reserved NOP */
4691         /* 0x20 - 0x2F */
4692         DIP(ModRM | DstMem | Priv | Op3264 | NoMod, cr_read, check_cr_access),
4693         DIP(ModRM | DstMem | Priv | Op3264 | NoMod, dr_read, check_dr_read),
4694         IIP(ModRM | SrcMem | Priv | Op3264 | NoMod, em_cr_write, cr_write,
4695                                                 check_cr_access),
4696         IIP(ModRM | SrcMem | Priv | Op3264 | NoMod, em_dr_write, dr_write,
4697                                                 check_dr_write),
4698         N, N, N, N,
4699         GP(ModRM | DstReg | SrcMem | Mov | Sse, &pfx_0f_28_0f_29),
4700         GP(ModRM | DstMem | SrcReg | Mov | Sse, &pfx_0f_28_0f_29),
4701         N, GP(ModRM | DstMem | SrcReg | Mov | Sse, &pfx_0f_2b),
4702         N, N, N, N,
4703         /* 0x30 - 0x3F */
4704         II(ImplicitOps | Priv, em_wrmsr, wrmsr),
4705         IIP(ImplicitOps, em_rdtsc, rdtsc, check_rdtsc),
4706         II(ImplicitOps | Priv, em_rdmsr, rdmsr),
4707         IIP(ImplicitOps, em_rdpmc, rdpmc, check_rdpmc),
4708         I(ImplicitOps | EmulateOnUD | IsBranch, em_sysenter),
4709         I(ImplicitOps | Priv | EmulateOnUD | IsBranch, em_sysexit),
4710         N, N,
4711         N, N, N, N, N, N, N, N,
4712         /* 0x40 - 0x4F */
4713         X16(D(DstReg | SrcMem | ModRM)),
4714         /* 0x50 - 0x5F */
4715         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N,
4716         /* 0x60 - 0x6F */
4717         N, N, N, N,
4718         N, N, N, N,
4719         N, N, N, N,
4720         N, N, N, GP(SrcMem | DstReg | ModRM | Mov, &pfx_0f_6f_0f_7f),
4721         /* 0x70 - 0x7F */
4722         N, N, N, N,
4723         N, N, N, N,
4724         N, N, N, N,
4725         N, N, N, GP(SrcReg | DstMem | ModRM | Mov, &pfx_0f_6f_0f_7f),
4726         /* 0x80 - 0x8F */
4727         X16(D(SrcImm | NearBranch | IsBranch)),
4728         /* 0x90 - 0x9F */
4729         X16(D(ByteOp | DstMem | SrcNone | ModRM| Mov)),
4730         /* 0xA0 - 0xA7 */
4731         I(Stack | Src2FS, em_push_sreg), I(Stack | Src2FS, em_pop_sreg),
4732         II(ImplicitOps, em_cpuid, cpuid),
4733         F(DstMem | SrcReg | ModRM | BitOp | NoWrite, em_bt),
4734         F(DstMem | SrcReg | Src2ImmByte | ModRM, em_shld),
4735         F(DstMem | SrcReg | Src2CL | ModRM, em_shld), N, N,
4736         /* 0xA8 - 0xAF */
4737         I(Stack | Src2GS, em_push_sreg), I(Stack | Src2GS, em_pop_sreg),
4738         II(EmulateOnUD | ImplicitOps, em_rsm, rsm),
4739         F(DstMem | SrcReg | ModRM | BitOp | Lock | PageTable, em_bts),
4740         F(DstMem | SrcReg | Src2ImmByte | ModRM, em_shrd),
4741         F(DstMem | SrcReg | Src2CL | ModRM, em_shrd),
4742         GD(0, &group15), F(DstReg | SrcMem | ModRM, em_imul),
4743         /* 0xB0 - 0xB7 */
4744         I2bv(DstMem | SrcReg | ModRM | Lock | PageTable | SrcWrite, em_cmpxchg),
4745         I(DstReg | SrcMemFAddr | ModRM | Src2SS, em_lseg),
4746         F(DstMem | SrcReg | ModRM | BitOp | Lock, em_btr),
4747         I(DstReg | SrcMemFAddr | ModRM | Src2FS, em_lseg),
4748         I(DstReg | SrcMemFAddr | ModRM | Src2GS, em_lseg),
4749         D(DstReg | SrcMem8 | ModRM | Mov), D(DstReg | SrcMem16 | ModRM | Mov),
4750         /* 0xB8 - 0xBF */
4751         N, N,
4752         G(BitOp, group8),
4753         F(DstMem | SrcReg | ModRM | BitOp | Lock | PageTable, em_btc),
4754         I(DstReg | SrcMem | ModRM, em_bsf_c),
4755         I(DstReg | SrcMem | ModRM, em_bsr_c),
4756         D(DstReg | SrcMem8 | ModRM | Mov), D(DstReg | SrcMem16 | ModRM | Mov),
4757         /* 0xC0 - 0xC7 */
4758         F2bv(DstMem | SrcReg | ModRM | SrcWrite | Lock, em_xadd),
4759         N, ID(0, &instr_dual_0f_c3),
4760         N, N, N, GD(0, &group9),
4761         /* 0xC8 - 0xCF */
4762         X8(I(DstReg, em_bswap)),
4763         /* 0xD0 - 0xDF */
4764         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N,
4765         /* 0xE0 - 0xEF */
4766         N, N, N, N, N, N, N, GP(SrcReg | DstMem | ModRM | Mov, &pfx_0f_e7),
4767         N, N, N, N, N, N, N, N,
4768         /* 0xF0 - 0xFF */
4769         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N
4770 };
4771
4772 static const struct instr_dual instr_dual_0f_38_f0 = {
4773         I(DstReg | SrcMem | Mov, em_movbe), N
4774 };
4775
4776 static const struct instr_dual instr_dual_0f_38_f1 = {
4777         I(DstMem | SrcReg | Mov, em_movbe), N
4778 };
4779
4780 static const struct gprefix three_byte_0f_38_f0 = {
4781         ID(0, &instr_dual_0f_38_f0), N, N, N
4782 };
4783
4784 static const struct gprefix three_byte_0f_38_f1 = {
4785         ID(0, &instr_dual_0f_38_f1), N, N, N
4786 };
4787
4788 /*
4789  * Insns below are selected by the prefix which indexed by the third opcode
4790  * byte.
4791  */
4792 static const struct opcode opcode_map_0f_38[256] = {
4793         /* 0x00 - 0x7f */
4794         X16(N), X16(N), X16(N), X16(N), X16(N), X16(N), X16(N), X16(N),
4795         /* 0x80 - 0xef */
4796         X16(N), X16(N), X16(N), X16(N), X16(N), X16(N), X16(N),
4797         /* 0xf0 - 0xf1 */
4798         GP(EmulateOnUD | ModRM, &three_byte_0f_38_f0),
4799         GP(EmulateOnUD | ModRM, &three_byte_0f_38_f1),
4800         /* 0xf2 - 0xff */
4801         N, N, X4(N), X8(N)
4802 };
4803
4804 #undef D
4805 #undef N
4806 #undef G
4807 #undef GD
4808 #undef I
4809 #undef GP
4810 #undef EXT
4811 #undef MD
4812 #undef ID
4813
4814 #undef D2bv
4815 #undef D2bvIP
4816 #undef I2bv
4817 #undef I2bvIP
4818 #undef I6ALU
4819
4820 static unsigned imm_size(struct x86_emulate_ctxt *ctxt)
4821 {
4822         unsigned size;
4823
4824         size = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4825         if (size == 8)
4826                 size = 4;
4827         return size;
4828 }
4829
4830 static int decode_imm(struct x86_emulate_ctxt *ctxt, struct operand *op,
4831                       unsigned size, bool sign_extension)
4832 {
4833         int rc = X86EMUL_CONTINUE;
4834
4835         op->type = OP_IMM;
4836         op->bytes = size;
4837         op->addr.mem.ea = ctxt->_eip;
4838         /* NB. Immediates are sign-extended as necessary. */
4839         switch (op->bytes) {
4840         case 1:
4841                 op->val = insn_fetch(s8, ctxt);
4842                 break;
4843         case 2:
4844                 op->val = insn_fetch(s16, ctxt);
4845                 break;
4846         case 4:
4847                 op->val = insn_fetch(s32, ctxt);
4848                 break;
4849         case 8:
4850                 op->val = insn_fetch(s64, ctxt);
4851                 break;
4852         }
4853         if (!sign_extension) {
4854                 switch (op->bytes) {
4855                 case 1:
4856                         op->val &= 0xff;
4857                         break;
4858                 case 2:
4859                         op->val &= 0xffff;
4860                         break;
4861                 case 4:
4862                         op->val &= 0xffffffff;
4863                         break;
4864                 }
4865         }
4866 done:
4867         return rc;
4868 }
4869
4870 static int decode_operand(struct x86_emulate_ctxt *ctxt, struct operand *op,
4871                           unsigned d)
4872 {
4873         int rc = X86EMUL_CONTINUE;
4874
4875         switch (d) {
4876         case OpReg:
4877                 decode_register_operand(ctxt, op);
4878                 break;
4879         case OpImmUByte:
4880                 rc = decode_imm(ctxt, op, 1, false);
4881                 break;
4882         case OpMem:
4883                 ctxt->memop.bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4884         mem_common:
4885                 *op = ctxt->memop;
4886                 ctxt->memopp = op;
4887                 if (ctxt->d & BitOp)
4888                         fetch_bit_operand(ctxt);
4889                 op->orig_val = op->val;
4890                 break;
4891         case OpMem64:
4892                 ctxt->memop.bytes = (ctxt->op_bytes == 8) ? 16 : 8;
4893                 goto mem_common;
4894         case OpAcc:
4895                 op->type = OP_REG;
4896                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4897                 op->addr.reg = reg_rmw(ctxt, VCPU_REGS_RAX);
4898                 fetch_register_operand(op);
4899                 op->orig_val = op->val;
4900                 break;
4901         case OpAccLo:
4902                 op->type = OP_REG;
4903                 op->bytes = (ctxt->d & ByteOp) ? 2 : ctxt->op_bytes;
4904                 op->addr.reg = reg_rmw(ctxt, VCPU_REGS_RAX);
4905                 fetch_register_operand(op);
4906                 op->orig_val = op->val;
4907                 break;
4908         case OpAccHi:
4909                 if (ctxt->d & ByteOp) {
4910                         op->type = OP_NONE;
4911                         break;
4912                 }
4913                 op->type = OP_REG;
4914                 op->bytes = ctxt->op_bytes;
4915                 op->addr.reg = reg_rmw(ctxt, VCPU_REGS_RDX);
4916                 fetch_register_operand(op);
4917                 op->orig_val = op->val;
4918                 break;
4919         case OpDI:
4920                 op->type = OP_MEM;
4921                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4922                 op->addr.mem.ea =
4923                         register_address(ctxt, VCPU_REGS_RDI);
4924                 op->addr.mem.seg = VCPU_SREG_ES;
4925                 op->val = 0;
4926                 op->count = 1;
4927                 break;
4928         case OpDX:
4929                 op->type = OP_REG;
4930                 op->bytes = 2;
4931                 op->addr.reg = reg_rmw(ctxt, VCPU_REGS_RDX);
4932                 fetch_register_operand(op);
4933                 break;
4934         case OpCL:
4935                 op->type = OP_IMM;
4936                 op->bytes = 1;
4937                 op->val = reg_read(ctxt, VCPU_REGS_RCX) & 0xff;
4938                 break;
4939         case OpImmByte:
4940                 rc = decode_imm(ctxt, op, 1, true);
4941                 break;
4942         case OpOne:
4943                 op->type = OP_IMM;
4944                 op->bytes = 1;
4945                 op->val = 1;
4946                 break;
4947         case OpImm:
4948                 rc = decode_imm(ctxt, op, imm_size(ctxt), true);
4949                 break;
4950         case OpImm64:
4951                 rc = decode_imm(ctxt, op, ctxt->op_bytes, true);
4952                 break;
4953         case OpMem8:
4954                 ctxt->memop.bytes = 1;
4955                 if (ctxt->memop.type == OP_REG) {
4956                         ctxt->memop.addr.reg = decode_register(ctxt,
4957                                         ctxt->modrm_rm, true);
4958                         fetch_register_operand(&ctxt->memop);
4959                 }
4960                 goto mem_common;
4961         case OpMem16:
4962                 ctxt->memop.bytes = 2;
4963                 goto mem_common;
4964         case OpMem32:
4965                 ctxt->memop.bytes = 4;
4966                 goto mem_common;
4967         case OpImmU16:
4968                 rc = decode_imm(ctxt, op, 2, false);
4969                 break;
4970         case OpImmU:
4971                 rc = decode_imm(ctxt, op, imm_size(ctxt), false);
4972                 break;
4973         case OpSI:
4974                 op->type = OP_MEM;
4975                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4976                 op->addr.mem.ea =
4977                         register_address(ctxt, VCPU_REGS_RSI);
4978                 op->addr.mem.seg = ctxt->seg_override;
4979                 op->val = 0;
4980                 op->count = 1;
4981                 break;
4982         case OpXLat:
4983                 op->type = OP_MEM;
4984                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4985                 op->addr.mem.ea =
4986                         address_mask(ctxt,
4987                                 reg_read(ctxt, VCPU_REGS_RBX) +
4988                                 (reg_read(ctxt, VCPU_REGS_RAX) & 0xff));
4989                 op->addr.mem.seg = ctxt->seg_override;
4990                 op->val = 0;
4991                 break;
4992         case OpImmFAddr:
4993                 op->type = OP_IMM;
4994                 op->addr.mem.ea = ctxt->_eip;
4995                 op->bytes = ctxt->op_bytes + 2;
4996                 insn_fetch_arr(op->valptr, op->bytes, ctxt);
4997                 break;
4998         case OpMemFAddr:
4999                 ctxt->memop.bytes = ctxt->op_bytes + 2;
5000                 goto mem_common;
5001         case OpES:
5002                 op->type = OP_IMM;
5003                 op->val = VCPU_SREG_ES;
5004                 break;
5005         case OpCS:
5006                 op->type = OP_IMM;
5007                 op->val = VCPU_SREG_CS;
5008                 break;
5009         case OpSS:
5010                 op->type = OP_IMM;
5011                 op->val = VCPU_SREG_SS;
5012                 break;
5013         case OpDS:
5014                 op->type = OP_IMM;
5015                 op->val = VCPU_SREG_DS;
5016                 break;
5017         case OpFS:
5018                 op->type = OP_IMM;
5019                 op->val = VCPU_SREG_FS;
5020                 break;
5021         case OpGS:
5022                 op->type = OP_IMM;
5023                 op->val = VCPU_SREG_GS;
5024                 break;
5025         case OpImplicit:
5026                 /* Special instructions do their own operand decoding. */
5027         default:
5028                 op->type = OP_NONE; /* Disable writeback. */
5029                 break;
5030         }
5031
5032 done:
5033         return rc;
5034 }
5035
5036 int x86_decode_insn(struct x86_emulate_ctxt *ctxt, void *insn, int insn_len, int emulation_type)
5037 {
5038         int rc = X86EMUL_CONTINUE;
5039         int mode = ctxt->mode;
5040         int def_op_bytes, def_ad_bytes, goffset, simd_prefix;
5041         bool op_prefix = false;
5042         bool has_seg_override = false;
5043         struct opcode opcode;
5044         u16 dummy;
5045         struct desc_struct desc;
5046
5047         ctxt->memop.type = OP_NONE;
5048         ctxt->memopp = NULL;
5049         ctxt->_eip = ctxt->eip;
5050         ctxt->fetch.ptr = ctxt->fetch.data;
5051         ctxt->fetch.end = ctxt->fetch.data + insn_len;
5052         ctxt->opcode_len = 1;
5053         ctxt->intercept = x86_intercept_none;
5054         if (insn_len > 0)
5055                 memcpy(ctxt->fetch.data, insn, insn_len);
5056         else {
5057                 rc = __do_insn_fetch_bytes(ctxt, 1);
5058                 if (rc != X86EMUL_CONTINUE)
5059                         goto done;
5060         }
5061
5062         switch (mode) {
5063         case X86EMUL_MODE_REAL:
5064         case X86EMUL_MODE_VM86:
5065                 def_op_bytes = def_ad_bytes = 2;
5066                 ctxt->ops->get_segment(ctxt, &dummy, &desc, NULL, VCPU_SREG_CS);
5067                 if (desc.d)
5068                         def_op_bytes = def_ad_bytes = 4;
5069                 break;
5070         case X86EMUL_MODE_PROT16:
5071                 def_op_bytes = def_ad_bytes = 2;
5072                 break;
5073         case X86EMUL_MODE_PROT32:
5074                 def_op_bytes = def_ad_bytes = 4;
5075                 break;
5076 #ifdef CONFIG_X86_64
5077         case X86EMUL_MODE_PROT64:
5078                 def_op_bytes = 4;
5079                 def_ad_bytes = 8;
5080                 break;
5081 #endif
5082         default:
5083                 return EMULATION_FAILED;
5084         }
5085
5086         ctxt->op_bytes = def_op_bytes;
5087         ctxt->ad_bytes = def_ad_bytes;
5088
5089         /* Legacy prefixes. */
5090         for (;;) {
5091                 switch (ctxt->b = insn_fetch(u8, ctxt)) {
5092                 case 0x66:      /* operand-size override */
5093                         op_prefix = true;
5094                         /* switch between 2/4 bytes */
5095                         ctxt->op_bytes = def_op_bytes ^ 6;
5096                         break;
5097                 case 0x67:      /* address-size override */
5098                         if (mode == X86EMUL_MODE_PROT64)
5099                                 /* switch between 4/8 bytes */
5100                                 ctxt->ad_bytes = def_ad_bytes ^ 12;
5101                         else
5102                                 /* switch between 2/4 bytes */
5103                                 ctxt->ad_bytes = def_ad_bytes ^ 6;
5104                         break;
5105                 case 0x26:      /* ES override */
5106                         has_seg_override = true;
5107                         ctxt->seg_override = VCPU_SREG_ES;
5108                         break;
5109                 case 0x2e:      /* CS override */
5110                         has_seg_override = true;
5111                         ctxt->seg_override = VCPU_SREG_CS;
5112                         break;
5113                 case 0x36:      /* SS override */
5114                         has_seg_override = true;
5115                         ctxt->seg_override = VCPU_SREG_SS;
5116                         break;
5117                 case 0x3e:      /* DS override */
5118                         has_seg_override = true;
5119                         ctxt->seg_override = VCPU_SREG_DS;
5120                         break;
5121                 case 0x64:      /* FS override */
5122                         has_seg_override = true;
5123                         ctxt->seg_override = VCPU_SREG_FS;
5124                         break;
5125                 case 0x65:      /* GS override */
5126                         has_seg_override = true;
5127                         ctxt->seg_override = VCPU_SREG_GS;
5128                         break;
5129                 case 0x40 ... 0x4f: /* REX */
5130                         if (mode != X86EMUL_MODE_PROT64)
5131                                 goto done_prefixes;
5132                         ctxt->rex_prefix = ctxt->b;
5133                         continue;
5134                 case 0xf0:      /* LOCK */
5135                         ctxt->lock_prefix = 1;
5136                         break;
5137                 case 0xf2:      /* REPNE/REPNZ */
5138                 case 0xf3:      /* REP/REPE/REPZ */
5139                         ctxt->rep_prefix = ctxt->b;
5140                         break;
5141                 default:
5142                         goto done_prefixes;
5143                 }
5144
5145                 /* Any legacy prefix after a REX prefix nullifies its effect. */
5146
5147                 ctxt->rex_prefix = 0;
5148         }
5149
5150 done_prefixes:
5151
5152         /* REX prefix. */
5153         if (ctxt->rex_prefix & 8)
5154                 ctxt->op_bytes = 8;     /* REX.W */
5155
5156         /* Opcode byte(s). */
5157         opcode = opcode_table[ctxt->b];
5158         /* Two-byte opcode? */
5159         if (ctxt->b == 0x0f) {
5160                 ctxt->opcode_len = 2;
5161                 ctxt->b = insn_fetch(u8, ctxt);
5162                 opcode = twobyte_table[ctxt->b];
5163
5164                 /* 0F_38 opcode map */
5165                 if (ctxt->b == 0x38) {
5166                         ctxt->opcode_len = 3;
5167                         ctxt->b = insn_fetch(u8, ctxt);
5168                         opcode = opcode_map_0f_38[ctxt->b];
5169                 }
5170         }
5171         ctxt->d = opcode.flags;
5172
5173         if (ctxt->d & ModRM)
5174                 ctxt->modrm = insn_fetch(u8, ctxt);
5175
5176         /* vex-prefix instructions are not implemented */
5177         if (ctxt->opcode_len == 1 && (ctxt->b == 0xc5 || ctxt->b == 0xc4) &&
5178             (mode == X86EMUL_MODE_PROT64 || (ctxt->modrm & 0xc0) == 0xc0)) {
5179                 ctxt->d = NotImpl;
5180         }
5181
5182         while (ctxt->d & GroupMask) {
5183                 switch (ctxt->d & GroupMask) {
5184                 case Group:
5185                         goffset = (ctxt->modrm >> 3) & 7;
5186                         opcode = opcode.u.group[goffset];
5187                         break;
5188                 case GroupDual:
5189                         goffset = (ctxt->modrm >> 3) & 7;
5190                         if ((ctxt->modrm >> 6) == 3)
5191                                 opcode = opcode.u.gdual->mod3[goffset];
5192                         else
5193                                 opcode = opcode.u.gdual->mod012[goffset];
5194                         break;
5195                 case RMExt:
5196                         goffset = ctxt->modrm & 7;
5197                         opcode = opcode.u.group[goffset];
5198                         break;
5199                 case Prefix:
5200                         if (ctxt->rep_prefix && op_prefix)
5201                                 return EMULATION_FAILED;
5202                         simd_prefix = op_prefix ? 0x66 : ctxt->rep_prefix;
5203                         switch (simd_prefix) {
5204                         case 0x00: opcode = opcode.u.gprefix->pfx_no; break;
5205                         case 0x66: opcode = opcode.u.gprefix->pfx_66; break;
5206                         case 0xf2: opcode = opcode.u.gprefix->pfx_f2; break;
5207                         case 0xf3: opcode = opcode.u.gprefix->pfx_f3; break;
5208                         }
5209                         break;
5210                 case Escape:
5211                         if (ctxt->modrm > 0xbf) {
5212                                 size_t size = ARRAY_SIZE(opcode.u.esc->high);
5213                                 u32 index = array_index_nospec(
5214                                         ctxt->modrm - 0xc0, size);
5215
5216                                 opcode = opcode.u.esc->high[index];
5217                         } else {
5218                                 opcode = opcode.u.esc->op[(ctxt->modrm >> 3) & 7];
5219                         }
5220                         break;
5221                 case InstrDual:
5222                         if ((ctxt->modrm >> 6) == 3)
5223                                 opcode = opcode.u.idual->mod3;
5224                         else
5225                                 opcode = opcode.u.idual->mod012;
5226                         break;
5227                 case ModeDual:
5228                         if (ctxt->mode == X86EMUL_MODE_PROT64)
5229                                 opcode = opcode.u.mdual->mode64;
5230                         else
5231                                 opcode = opcode.u.mdual->mode32;
5232                         break;
5233                 default:
5234                         return EMULATION_FAILED;
5235                 }
5236
5237                 ctxt->d &= ~(u64)GroupMask;
5238                 ctxt->d |= opcode.flags;
5239         }
5240
5241         ctxt->is_branch = opcode.flags & IsBranch;
5242
5243         /* Unrecognised? */
5244         if (ctxt->d == 0)
5245                 return EMULATION_FAILED;
5246
5247         ctxt->execute = opcode.u.execute;
5248
5249         if (unlikely(emulation_type & EMULTYPE_TRAP_UD) &&
5250             likely(!(ctxt->d & EmulateOnUD)))
5251                 return EMULATION_FAILED;
5252
5253         if (unlikely(ctxt->d &
5254             (NotImpl|Stack|Op3264|Sse|Mmx|Intercept|CheckPerm|NearBranch|
5255              No16))) {
5256                 /*
5257                  * These are copied unconditionally here, and checked unconditionally
5258                  * in x86_emulate_insn.
5259                  */
5260                 ctxt->check_perm = opcode.check_perm;
5261                 ctxt->intercept = opcode.intercept;
5262
5263                 if (ctxt->d & NotImpl)
5264                         return EMULATION_FAILED;
5265
5266                 if (mode == X86EMUL_MODE_PROT64) {
5267                         if (ctxt->op_bytes == 4 && (ctxt->d & Stack))
5268                                 ctxt->op_bytes = 8;
5269                         else if (ctxt->d & NearBranch)
5270                                 ctxt->op_bytes = 8;
5271                 }
5272
5273                 if (ctxt->d & Op3264) {
5274                         if (mode == X86EMUL_MODE_PROT64)
5275                                 ctxt->op_bytes = 8;
5276                         else
5277                                 ctxt->op_bytes = 4;
5278                 }
5279
5280                 if ((ctxt->d & No16) && ctxt->op_bytes == 2)
5281                         ctxt->op_bytes = 4;
5282
5283                 if (ctxt->d & Sse)
5284                         ctxt->op_bytes = 16;
5285                 else if (ctxt->d & Mmx)
5286                         ctxt->op_bytes = 8;
5287         }
5288
5289         /* ModRM and SIB bytes. */
5290         if (ctxt->d & ModRM) {
5291                 rc = decode_modrm(ctxt, &ctxt->memop);
5292                 if (!has_seg_override) {
5293                         has_seg_override = true;
5294                         ctxt->seg_override = ctxt->modrm_seg;
5295                 }
5296         } else if (ctxt->d & MemAbs)
5297                 rc = decode_abs(ctxt, &ctxt->memop);
5298         if (rc != X86EMUL_CONTINUE)
5299                 goto done;
5300
5301         if (!has_seg_override)
5302                 ctxt->seg_override = VCPU_SREG_DS;
5303
5304         ctxt->memop.addr.mem.seg = ctxt->seg_override;
5305
5306         /*
5307          * Decode and fetch the source operand: register, memory
5308          * or immediate.
5309          */
5310         rc = decode_operand(ctxt, &ctxt->src, (ctxt->d >> SrcShift) & OpMask);
5311         if (rc != X86EMUL_CONTINUE)
5312                 goto done;
5313
5314         /*
5315          * Decode and fetch the second source operand: register, memory
5316          * or immediate.
5317          */
5318         rc = decode_operand(ctxt, &ctxt->src2, (ctxt->d >> Src2Shift) & OpMask);
5319         if (rc != X86EMUL_CONTINUE)
5320                 goto done;
5321
5322         /* Decode and fetch the destination operand: register or memory. */
5323         rc = decode_operand(ctxt, &ctxt->dst, (ctxt->d >> DstShift) & OpMask);
5324
5325         if (ctxt->rip_relative && likely(ctxt->memopp))
5326                 ctxt->memopp->addr.mem.ea = address_mask(ctxt,
5327                                         ctxt->memopp->addr.mem.ea + ctxt->_eip);
5328
5329 done:
5330         if (rc == X86EMUL_PROPAGATE_FAULT)
5331                 ctxt->have_exception = true;
5332         return (rc != X86EMUL_CONTINUE) ? EMULATION_FAILED : EMULATION_OK;
5333 }
5334
5335 bool x86_page_table_writing_insn(struct x86_emulate_ctxt *ctxt)
5336 {
5337         return ctxt->d & PageTable;
5338 }
5339
5340 static bool string_insn_completed(struct x86_emulate_ctxt *ctxt)
5341 {
5342         /* The second termination condition only applies for REPE
5343          * and REPNE. Test if the repeat string operation prefix is
5344          * REPE/REPZ or REPNE/REPNZ and if it's the case it tests the
5345          * corresponding termination condition according to:
5346          *      - if REPE/REPZ and ZF = 0 then done
5347          *      - if REPNE/REPNZ and ZF = 1 then done
5348          */
5349         if (((ctxt->b == 0xa6) || (ctxt->b == 0xa7) ||
5350              (ctxt->b == 0xae) || (ctxt->b == 0xaf))
5351             && (((ctxt->rep_prefix == REPE_PREFIX) &&
5352                  ((ctxt->eflags & X86_EFLAGS_ZF) == 0))
5353                 || ((ctxt->rep_prefix == REPNE_PREFIX) &&
5354                     ((ctxt->eflags & X86_EFLAGS_ZF) == X86_EFLAGS_ZF))))
5355                 return true;
5356
5357         return false;
5358 }
5359
5360 static int flush_pending_x87_faults(struct x86_emulate_ctxt *ctxt)
5361 {
5362         int rc;
5363
5364         kvm_fpu_get();
5365         rc = asm_safe("fwait");
5366         kvm_fpu_put();
5367
5368         if (unlikely(rc != X86EMUL_CONTINUE))
5369                 return emulate_exception(ctxt, MF_VECTOR, 0, false);
5370
5371         return X86EMUL_CONTINUE;
5372 }
5373
5374 static void fetch_possible_mmx_operand(struct operand *op)
5375 {
5376         if (op->type == OP_MM)
5377                 kvm_read_mmx_reg(op->addr.mm, &op->mm_val);
5378 }
5379
5380 static int fastop(struct x86_emulate_ctxt *ctxt, fastop_t fop)
5381 {
5382         ulong flags = (ctxt->eflags & EFLAGS_MASK) | X86_EFLAGS_IF;
5383
5384         if (!(ctxt->d & ByteOp))
5385                 fop += __ffs(ctxt->dst.bytes) * FASTOP_SIZE;
5386
5387         asm("push %[flags]; popf; " CALL_NOSPEC " ; pushf; pop %[flags]\n"
5388             : "+a"(ctxt->dst.val), "+d"(ctxt->src.val), [flags]"+D"(flags),
5389               [thunk_target]"+S"(fop), ASM_CALL_CONSTRAINT
5390             : "c"(ctxt->src2.val));
5391
5392         ctxt->eflags = (ctxt->eflags & ~EFLAGS_MASK) | (flags & EFLAGS_MASK);
5393         if (!fop) /* exception is returned in fop variable */
5394                 return emulate_de(ctxt);
5395         return X86EMUL_CONTINUE;
5396 }
5397
5398 void init_decode_cache(struct x86_emulate_ctxt *ctxt)
5399 {
5400         memset(&ctxt->rip_relative, 0,
5401                (void *)&ctxt->modrm - (void *)&ctxt->rip_relative);
5402
5403         ctxt->io_read.pos = 0;
5404         ctxt->io_read.end = 0;
5405         ctxt->mem_read.end = 0;
5406 }
5407
5408 int x86_emulate_insn(struct x86_emulate_ctxt *ctxt)
5409 {
5410         const struct x86_emulate_ops *ops = ctxt->ops;
5411         int rc = X86EMUL_CONTINUE;
5412         int saved_dst_type = ctxt->dst.type;
5413         unsigned emul_flags;
5414
5415         ctxt->mem_read.pos = 0;
5416
5417         /* LOCK prefix is allowed only with some instructions */
5418         if (ctxt->lock_prefix && (!(ctxt->d & Lock) || ctxt->dst.type != OP_MEM)) {
5419                 rc = emulate_ud(ctxt);
5420                 goto done;
5421         }
5422
5423         if ((ctxt->d & SrcMask) == SrcMemFAddr && ctxt->src.type != OP_MEM) {
5424                 rc = emulate_ud(ctxt);
5425                 goto done;
5426         }
5427
5428         emul_flags = ctxt->ops->get_hflags(ctxt);
5429         if (unlikely(ctxt->d &
5430                      (No64|Undefined|Sse|Mmx|Intercept|CheckPerm|Priv|Prot|String))) {
5431                 if ((ctxt->mode == X86EMUL_MODE_PROT64 && (ctxt->d & No64)) ||
5432                                 (ctxt->d & Undefined)) {
5433                         rc = emulate_ud(ctxt);
5434                         goto done;
5435                 }
5436
5437                 if (((ctxt->d & (Sse|Mmx)) && ((ops->get_cr(ctxt, 0) & X86_CR0_EM)))
5438                     || ((ctxt->d & Sse) && !(ops->get_cr(ctxt, 4) & X86_CR4_OSFXSR))) {
5439                         rc = emulate_ud(ctxt);
5440                         goto done;
5441                 }
5442
5443                 if ((ctxt->d & (Sse|Mmx)) && (ops->get_cr(ctxt, 0) & X86_CR0_TS)) {
5444                         rc = emulate_nm(ctxt);
5445                         goto done;
5446                 }
5447
5448                 if (ctxt->d & Mmx) {
5449                         rc = flush_pending_x87_faults(ctxt);
5450                         if (rc != X86EMUL_CONTINUE)
5451                                 goto done;
5452                         /*
5453                          * Now that we know the fpu is exception safe, we can fetch
5454                          * operands from it.
5455                          */
5456                         fetch_possible_mmx_operand(&ctxt->src);
5457                         fetch_possible_mmx_operand(&ctxt->src2);
5458                         if (!(ctxt->d & Mov))
5459                                 fetch_possible_mmx_operand(&ctxt->dst);
5460                 }
5461
5462                 if (unlikely(emul_flags & X86EMUL_GUEST_MASK) && ctxt->intercept) {
5463                         rc = emulator_check_intercept(ctxt, ctxt->intercept,
5464                                                       X86_ICPT_PRE_EXCEPT);
5465                         if (rc != X86EMUL_CONTINUE)
5466                                 goto done;
5467                 }
5468
5469                 /* Instruction can only be executed in protected mode */
5470                 if ((ctxt->d & Prot) && ctxt->mode < X86EMUL_MODE_PROT16) {
5471                         rc = emulate_ud(ctxt);
5472                         goto done;
5473                 }
5474
5475                 /* Privileged instruction can be executed only in CPL=0 */
5476                 if ((ctxt->d & Priv) && ops->cpl(ctxt)) {
5477                         if (ctxt->d & PrivUD)
5478                                 rc = emulate_ud(ctxt);
5479                         else
5480                                 rc = emulate_gp(ctxt, 0);
5481                         goto done;
5482                 }
5483
5484                 /* Do instruction specific permission checks */
5485                 if (ctxt->d & CheckPerm) {
5486                         rc = ctxt->check_perm(ctxt);
5487                         if (rc != X86EMUL_CONTINUE)
5488                                 goto done;
5489                 }
5490
5491                 if (unlikely(emul_flags & X86EMUL_GUEST_MASK) && (ctxt->d & Intercept)) {
5492                         rc = emulator_check_intercept(ctxt, ctxt->intercept,
5493                                                       X86_ICPT_POST_EXCEPT);
5494                         if (rc != X86EMUL_CONTINUE)
5495                                 goto done;
5496                 }
5497
5498                 if (ctxt->rep_prefix && (ctxt->d & String)) {
5499                         /* All REP prefixes have the same first termination condition */
5500                         if (address_mask(ctxt, reg_read(ctxt, VCPU_REGS_RCX)) == 0) {
5501                                 string_registers_quirk(ctxt);
5502                                 ctxt->eip = ctxt->_eip;
5503                                 ctxt->eflags &= ~X86_EFLAGS_RF;
5504                                 goto done;
5505                         }
5506                 }
5507         }
5508
5509         if ((ctxt->src.type == OP_MEM) && !(ctxt->d & NoAccess)) {
5510                 rc = segmented_read(ctxt, ctxt->src.addr.mem,
5511                                     ctxt->src.valptr, ctxt->src.bytes);
5512                 if (rc != X86EMUL_CONTINUE)
5513                         goto done;
5514                 ctxt->src.orig_val64 = ctxt->src.val64;
5515         }
5516
5517         if (ctxt->src2.type == OP_MEM) {
5518                 rc = segmented_read(ctxt, ctxt->src2.addr.mem,
5519                                     &ctxt->src2.val, ctxt->src2.bytes);
5520                 if (rc != X86EMUL_CONTINUE)
5521                         goto done;
5522         }
5523
5524         if ((ctxt->d & DstMask) == ImplicitOps)
5525                 goto special_insn;
5526
5527
5528         if ((ctxt->dst.type == OP_MEM) && !(ctxt->d & Mov)) {
5529                 /* optimisation - avoid slow emulated read if Mov */
5530                 rc = segmented_read(ctxt, ctxt->dst.addr.mem,
5531                                    &ctxt->dst.val, ctxt->dst.bytes);
5532                 if (rc != X86EMUL_CONTINUE) {
5533                         if (!(ctxt->d & NoWrite) &&
5534                             rc == X86EMUL_PROPAGATE_FAULT &&
5535                             ctxt->exception.vector == PF_VECTOR)
5536                                 ctxt->exception.error_code |= PFERR_WRITE_MASK;
5537                         goto done;
5538                 }
5539         }
5540         /* Copy full 64-bit value for CMPXCHG8B.  */
5541         ctxt->dst.orig_val64 = ctxt->dst.val64;
5542
5543 special_insn:
5544
5545         if (unlikely(emul_flags & X86EMUL_GUEST_MASK) && (ctxt->d & Intercept)) {
5546                 rc = emulator_check_intercept(ctxt, ctxt->intercept,
5547                                               X86_ICPT_POST_MEMACCESS);
5548                 if (rc != X86EMUL_CONTINUE)
5549                         goto done;
5550         }
5551
5552         if (ctxt->rep_prefix && (ctxt->d & String))
5553                 ctxt->eflags |= X86_EFLAGS_RF;
5554         else
5555                 ctxt->eflags &= ~X86_EFLAGS_RF;
5556
5557         if (ctxt->execute) {
5558                 if (ctxt->d & Fastop)
5559                         rc = fastop(ctxt, ctxt->fop);
5560                 else
5561                         rc = ctxt->execute(ctxt);
5562                 if (rc != X86EMUL_CONTINUE)
5563                         goto done;
5564                 goto writeback;
5565         }
5566
5567         if (ctxt->opcode_len == 2)
5568                 goto twobyte_insn;
5569         else if (ctxt->opcode_len == 3)
5570                 goto threebyte_insn;
5571
5572         switch (ctxt->b) {
5573         case 0x70 ... 0x7f: /* jcc (short) */
5574                 if (test_cc(ctxt->b, ctxt->eflags))
5575                         rc = jmp_rel(ctxt, ctxt->src.val);
5576                 break;
5577         case 0x8d: /* lea r16/r32, m */
5578                 ctxt->dst.val = ctxt->src.addr.mem.ea;
5579                 break;
5580         case 0x90 ... 0x97: /* nop / xchg reg, rax */
5581                 if (ctxt->dst.addr.reg == reg_rmw(ctxt, VCPU_REGS_RAX))
5582                         ctxt->dst.type = OP_NONE;
5583                 else
5584                         rc = em_xchg(ctxt);
5585                 break;
5586         case 0x98: /* cbw/cwde/cdqe */
5587                 switch (ctxt->op_bytes) {
5588                 case 2: ctxt->dst.val = (s8)ctxt->dst.val; break;
5589                 case 4: ctxt->dst.val = (s16)ctxt->dst.val; break;
5590                 case 8: ctxt->dst.val = (s32)ctxt->dst.val; break;
5591                 }
5592                 break;
5593         case 0xcc:              /* int3 */
5594                 rc = emulate_int(ctxt, 3);
5595                 break;
5596         case 0xcd:              /* int n */
5597                 rc = emulate_int(ctxt, ctxt->src.val);
5598                 break;
5599         case 0xce:              /* into */
5600                 if (ctxt->eflags & X86_EFLAGS_OF)
5601                         rc = emulate_int(ctxt, 4);
5602                 break;
5603         case 0xe9: /* jmp rel */
5604         case 0xeb: /* jmp rel short */
5605                 rc = jmp_rel(ctxt, ctxt->src.val);
5606                 ctxt->dst.type = OP_NONE; /* Disable writeback. */
5607                 break;
5608         case 0xf4:              /* hlt */
5609                 ctxt->ops->halt(ctxt);
5610                 break;
5611         case 0xf5:      /* cmc */
5612                 /* complement carry flag from eflags reg */
5613                 ctxt->eflags ^= X86_EFLAGS_CF;
5614                 break;
5615         case 0xf8: /* clc */
5616                 ctxt->eflags &= ~X86_EFLAGS_CF;
5617                 break;
5618         case 0xf9: /* stc */
5619                 ctxt->eflags |= X86_EFLAGS_CF;
5620                 break;
5621         case 0xfc: /* cld */
5622                 ctxt->eflags &= ~X86_EFLAGS_DF;
5623                 break;
5624         case 0xfd: /* std */
5625                 ctxt->eflags |= X86_EFLAGS_DF;
5626                 break;
5627         default:
5628                 goto cannot_emulate;
5629         }
5630
5631         if (rc != X86EMUL_CONTINUE)
5632                 goto done;
5633
5634 writeback:
5635         if (ctxt->d & SrcWrite) {
5636                 BUG_ON(ctxt->src.type == OP_MEM || ctxt->src.type == OP_MEM_STR);
5637                 rc = writeback(ctxt, &ctxt->src);
5638                 if (rc != X86EMUL_CONTINUE)
5639                         goto done;
5640         }
5641         if (!(ctxt->d & NoWrite)) {
5642                 rc = writeback(ctxt, &ctxt->dst);
5643                 if (rc != X86EMUL_CONTINUE)
5644                         goto done;
5645         }
5646
5647         /*
5648          * restore dst type in case the decoding will be reused
5649          * (happens for string instruction )
5650          */
5651         ctxt->dst.type = saved_dst_type;
5652
5653         if ((ctxt->d & SrcMask) == SrcSI)
5654                 string_addr_inc(ctxt, VCPU_REGS_RSI, &ctxt->src);
5655
5656         if ((ctxt->d & DstMask) == DstDI)
5657                 string_addr_inc(ctxt, VCPU_REGS_RDI, &ctxt->dst);
5658
5659         if (ctxt->rep_prefix && (ctxt->d & String)) {
5660                 unsigned int count;
5661                 struct read_cache *r = &ctxt->io_read;
5662                 if ((ctxt->d & SrcMask) == SrcSI)
5663                         count = ctxt->src.count;
5664                 else
5665                         count = ctxt->dst.count;
5666                 register_address_increment(ctxt, VCPU_REGS_RCX, -count);
5667
5668                 if (!string_insn_completed(ctxt)) {
5669                         /*
5670                          * Re-enter guest when pio read ahead buffer is empty
5671                          * or, if it is not used, after each 1024 iteration.
5672                          */
5673                         if ((r->end != 0 || reg_read(ctxt, VCPU_REGS_RCX) & 0x3ff) &&
5674                             (r->end == 0 || r->end != r->pos)) {
5675                                 /*
5676                                  * Reset read cache. Usually happens before
5677                                  * decode, but since instruction is restarted
5678                                  * we have to do it here.
5679                                  */
5680                                 ctxt->mem_read.end = 0;
5681                                 writeback_registers(ctxt);
5682                                 return EMULATION_RESTART;
5683                         }
5684                         goto done; /* skip rip writeback */
5685                 }
5686                 ctxt->eflags &= ~X86_EFLAGS_RF;
5687         }
5688
5689         ctxt->eip = ctxt->_eip;
5690         if (ctxt->mode != X86EMUL_MODE_PROT64)
5691                 ctxt->eip = (u32)ctxt->_eip;
5692
5693 done:
5694         if (rc == X86EMUL_PROPAGATE_FAULT) {
5695                 WARN_ON(ctxt->exception.vector > 0x1f);
5696                 ctxt->have_exception = true;
5697         }
5698         if (rc == X86EMUL_INTERCEPTED)
5699                 return EMULATION_INTERCEPTED;
5700
5701         if (rc == X86EMUL_CONTINUE)
5702                 writeback_registers(ctxt);
5703
5704         return (rc == X86EMUL_UNHANDLEABLE) ? EMULATION_FAILED : EMULATION_OK;
5705
5706 twobyte_insn:
5707         switch (ctxt->b) {
5708         case 0x09:              /* wbinvd */
5709                 (ctxt->ops->wbinvd)(ctxt);
5710                 break;
5711         case 0x08:              /* invd */
5712         case 0x0d:              /* GrpP (prefetch) */
5713         case 0x18:              /* Grp16 (prefetch/nop) */
5714         case 0x1f:              /* nop */
5715                 break;
5716         case 0x20: /* mov cr, reg */
5717                 ctxt->dst.val = ops->get_cr(ctxt, ctxt->modrm_reg);
5718                 break;
5719         case 0x21: /* mov from dr to reg */
5720                 ops->get_dr(ctxt, ctxt->modrm_reg, &ctxt->dst.val);
5721                 break;
5722         case 0x40 ... 0x4f:     /* cmov */
5723                 if (test_cc(ctxt->b, ctxt->eflags))
5724                         ctxt->dst.val = ctxt->src.val;
5725                 else if (ctxt->op_bytes != 4)
5726                         ctxt->dst.type = OP_NONE; /* no writeback */
5727                 break;
5728         case 0x80 ... 0x8f: /* jnz rel, etc*/
5729                 if (test_cc(ctxt->b, ctxt->eflags))
5730                         rc = jmp_rel(ctxt, ctxt->src.val);
5731                 break;
5732         case 0x90 ... 0x9f:     /* setcc r/m8 */
5733                 ctxt->dst.val = test_cc(ctxt->b, ctxt->eflags);
5734                 break;
5735         case 0xb6 ... 0xb7:     /* movzx */
5736                 ctxt->dst.bytes = ctxt->op_bytes;
5737                 ctxt->dst.val = (ctxt->src.bytes == 1) ? (u8) ctxt->src.val
5738                                                        : (u16) ctxt->src.val;
5739                 break;
5740         case 0xbe ... 0xbf:     /* movsx */
5741                 ctxt->dst.bytes = ctxt->op_bytes;
5742                 ctxt->dst.val = (ctxt->src.bytes == 1) ? (s8) ctxt->src.val :
5743                                                         (s16) ctxt->src.val;
5744                 break;
5745         default:
5746                 goto cannot_emulate;
5747         }
5748
5749 threebyte_insn:
5750
5751         if (rc != X86EMUL_CONTINUE)
5752                 goto done;
5753
5754         goto writeback;
5755
5756 cannot_emulate:
5757         return EMULATION_FAILED;
5758 }
5759
5760 void emulator_invalidate_register_cache(struct x86_emulate_ctxt *ctxt)
5761 {
5762         invalidate_registers(ctxt);
5763 }
5764
5765 void emulator_writeback_register_cache(struct x86_emulate_ctxt *ctxt)
5766 {
5767         writeback_registers(ctxt);
5768 }
5769
5770 bool emulator_can_use_gpa(struct x86_emulate_ctxt *ctxt)
5771 {
5772         if (ctxt->rep_prefix && (ctxt->d & String))
5773                 return false;
5774
5775         if (ctxt->d & TwoMemOp)
5776                 return false;
5777
5778         return true;
5779 }