arch/arc/Kconfig

   1 # SPDX-License-Identifier: GPL-2.0-only
   2 #
   3 # Copyright (C) 2004, 2007-2010, 2011-2012 Synopsys, Inc. (www.synopsys.com)
   4 #
   5
   6 config ARC
   7         def_bool y
   8         select ARC_TIMERS
   9         select ARCH_HAS_CACHE_LINE_SIZE
  10         select ARCH_HAS_DEBUG_VM_PGTABLE
  11         select ARCH_HAS_DMA_PREP_COHERENT
  12         select ARCH_HAS_PTE_SPECIAL
  13         select ARCH_HAS_SETUP_DMA_OPS
  14         select ARCH_HAS_SYNC_DMA_FOR_CPU
  15         select ARCH_HAS_SYNC_DMA_FOR_DEVICE
  16         select ARCH_SUPPORTS_ATOMIC_RMW if ARC_HAS_LLSC
  17         select ARCH_32BIT_OFF_T
  18         select BUILDTIME_TABLE_SORT
  19         select CLONE_BACKWARDS
  20         select COMMON_CLK
  21         select DMA_DIRECT_REMAP
  22         select GENERIC_ATOMIC64 if !ISA_ARCV2 || !(ARC_HAS_LL64 && ARC_HAS_LLSC)
  23         select GENERIC_FIND_FIRST_BIT
  24         # for now, we don't need GENERIC_IRQ_PROBE, CONFIG_GENERIC_IRQ_CHIP
  25         select GENERIC_IRQ_SHOW
  26         select GENERIC_PCI_IOMAP
  27         select GENERIC_PENDING_IRQ if SMP
  28         select GENERIC_SCHED_CLOCK
  29         select GENERIC_SMP_IDLE_THREAD
  30         select HAVE_ARCH_KGDB
  31         select HAVE_ARCH_TRACEHOOK
  32         select HAVE_ARCH_TRANSPARENT_HUGEPAGE if ARC_MMU_V4
  33         select HAVE_DEBUG_STACKOVERFLOW
  34         select HAVE_DEBUG_KMEMLEAK
  35         select HAVE_FUTEX_CMPXCHG if FUTEX
  36         select HAVE_IOREMAP_PROT
  37         select HAVE_KERNEL_GZIP
  38         select HAVE_KERNEL_LZMA
  39         select HAVE_KPROBES
  40         select HAVE_KRETPROBES
  41         select HAVE_MOD_ARCH_SPECIFIC
  42         select HAVE_PERF_EVENTS
  43         select HANDLE_DOMAIN_IRQ
  44         select IRQ_DOMAIN
  45         select MODULES_USE_ELF_RELA
  46         select OF
  47         select OF_EARLY_FLATTREE
  48         select PCI_SYSCALL if PCI
  49         select PERF_USE_VMALLOC if ARC_CACHE_VIPT_ALIASING
  50         select HAVE_ARCH_JUMP_LABEL if ISA_ARCV2 && !CPU_ENDIAN_BE32
  51         select SET_FS
  52
  53 config TRACE_IRQFLAGS_SUPPORT
  54         def_bool y
  55
  56 config LOCKDEP_SUPPORT
  57         def_bool y
  58
  59 config SCHED_OMIT_FRAME_POINTER
  60         def_bool y
  61
  62 config GENERIC_CSUM
  63         def_bool y
  64
  65 config ARCH_FLATMEM_ENABLE
  66         def_bool y
  67
  68 config MMU
  69         def_bool y
  70
  71 config NO_IOPORT_MAP
  72         def_bool y
  73
  74 config GENERIC_CALIBRATE_DELAY
  75         def_bool y
  76
  77 config GENERIC_HWEIGHT
  78         def_bool y
  79
  80 config STACKTRACE_SUPPORT
  81         def_bool y
  82         select STACKTRACE
  83
  84 menu "ARC Architecture Configuration"
  85
  86 menu "ARC Platform/SoC/Board"
  87
  88 source "arch/arc/plat-tb10x/Kconfig"
  89 source "arch/arc/plat-axs10x/Kconfig"
  90 source "arch/arc/plat-hsdk/Kconfig"
  91
  92 endmenu
  93
  94 choice
  95         prompt "ARC Instruction Set"
  96         default ISA_ARCV2
  97
  98 config ISA_ARCOMPACT
  99         bool "ARCompact ISA"
 100         select CPU_NO_EFFICIENT_FFS
 101         help
 102           The original ARC ISA of ARC600/700 cores
 103
 104 config ISA_ARCV2
 105         bool "ARC ISA v2"
 106         select ARC_TIMERS_64BIT
 107         help
 108           ISA for the Next Generation ARC-HS cores
 109
 110 endchoice
 111
 112 menu "ARC CPU Configuration"
 113
 114 choice
 115         prompt "ARC Core"
 116         default ARC_CPU_770 if ISA_ARCOMPACT
 117         default ARC_CPU_HS if ISA_ARCV2
 118
 119 config ARC_CPU_770
 120         bool "ARC770"
 121         depends on ISA_ARCOMPACT
 122         select ARC_HAS_SWAPE
 123         help
 124           Support for ARC770 core introduced with Rel 4.10 (Summer 2011)
 125           This core has a bunch of cool new features:
 126           -MMU-v3: Variable Page Sz (4k, 8k, 16k), bigger J-TLB (128x4)
 127                    Shared Address Spaces (for sharing TLB entries in MMU)
 128           -Caches: New Prog Model, Region Flush
 129           -Insns: endian swap, load-locked/store-conditional, time-stamp-ctr
 130
 131 config ARC_CPU_HS
 132         bool "ARC-HS"
 133         depends on ISA_ARCV2
 134         help
 135           Support for ARC HS38x Cores based on ARCv2 ISA
 136           The notable features are:
 137             - SMP configurations of up to 4 cores with coherency
 138             - Optional L2 Cache and IO-Coherency
 139             - Revised Interrupt Architecture (multiple priorites, reg banks,
 140                 auto stack switch, auto regfile save/restore)
 141             - MMUv4 (PIPT dcache, Huge Pages)
 142             - Instructions for
 143                 * 64bit load/store: LDD, STD
 144                 * Hardware assisted divide/remainder: DIV, REM
 145                 * Function prologue/epilogue: ENTER_S, LEAVE_S
 146                 * IRQ enable/disable: CLRI, SETI
 147                 * pop count: FFS, FLS
 148                 * SETcc, BMSKN, XBFU...
 149
 150 endchoice
 151
 152 config ARC_TUNE_MCPU
 153         string "Override default -mcpu compiler flag"
 154         default ""
 155         help
 156           Override default -mcpu=xxx compiler flag (which is set depending on
 157           the ISA version) with the specified value.
 158           NOTE: If specified flag isn't supported by current compiler the
 159           ISA default value will be used as a fallback.
 160
 161 config CPU_BIG_ENDIAN
 162         bool "Enable Big Endian Mode"
 163         help
 164           Build kernel for Big Endian Mode of ARC CPU
 165
 166 config SMP
 167         bool "Symmetric Multi-Processing"
 168         select ARC_MCIP if ISA_ARCV2
 169         help
 170           This enables support for systems with more than one CPU.
 171
 172 if SMP
 173
 174 config NR_CPUS
 175         int "Maximum number of CPUs (2-4096)"
 176         range 2 4096
 177         default "4"
 178
 179 config ARC_SMP_HALT_ON_RESET
 180         bool "Enable Halt-on-reset boot mode"
 181         help
 182           In SMP configuration cores can be configured as Halt-on-reset
 183           or they could all start at same time. For Halt-on-reset, non
 184           masters are parked until Master kicks them so they can start off
 185           at designated entry point. For other case, all jump to common
 186           entry point and spin wait for Master's signal.
 187
 188 endif #SMP
 189
 190 config ARC_MCIP
 191         bool "ARConnect Multicore IP (MCIP) Support "
 192         depends on ISA_ARCV2
 193         default y if SMP
 194         help
 195           This IP block enables SMP in ARC-HS38 cores.
 196           It provides for cross-core interrupts, multi-core debug
 197           hardware semaphores, shared memory,....
 198
 199 menuconfig ARC_CACHE
 200         bool "Enable Cache Support"
 201         default y
 202
 203 if ARC_CACHE
 204
 205 config ARC_CACHE_LINE_SHIFT
 206         int "Cache Line Length (as power of 2)"
 207         range 5 7
 208         default "6"
 209         help
 210           Starting with ARC700 4.9, Cache line length is configurable,
 211           This option specifies "N", with Line-len = 2 power N
 212           So line lengths of 32, 64, 128 are specified by 5,6,7, respectively
 213           Linux only supports same line lengths for I and D caches.
 214
 215 config ARC_HAS_ICACHE
 216         bool "Use Instruction Cache"
 217         default y
 218
 219 config ARC_HAS_DCACHE
 220         bool "Use Data Cache"
 221         default y
 222
 223 config ARC_CACHE_PAGES
 224         bool "Per Page Cache Control"
 225         default y
 226         depends on ARC_HAS_ICACHE || ARC_HAS_DCACHE
 227         help
 228           This can be used to over-ride the global I/D Cache Enable on a
 229           per-page basis (but only for pages accessed via MMU such as
 230           Kernel Virtual address or User Virtual Address)
 231           TLB entries have a per-page Cache Enable Bit.
 232           Note that Global I/D ENABLE + Per Page DISABLE works but corollary
 233           Global DISABLE + Per Page ENABLE won't work
 234
 235 config ARC_CACHE_VIPT_ALIASING
 236         bool "Support VIPT Aliasing D$"
 237         depends on ARC_HAS_DCACHE && ISA_ARCOMPACT
 238
 239 endif #ARC_CACHE
 240
 241 config ARC_HAS_ICCM
 242         bool "Use ICCM"
 243         help
 244           Single Cycle RAMS to store Fast Path Code
 245
 246 config ARC_ICCM_SZ
 247         int "ICCM Size in KB"
 248         default "64"
 249         depends on ARC_HAS_ICCM
 250
 251 config ARC_HAS_DCCM
 252         bool "Use DCCM"
 253         help
 254           Single Cycle RAMS to store Fast Path Data
 255
 256 config ARC_DCCM_SZ
 257         int "DCCM Size in KB"
 258         default "64"
 259         depends on ARC_HAS_DCCM
 260
 261 config ARC_DCCM_BASE
 262         hex "DCCM map address"
 263         default "0xA0000000"
 264         depends on ARC_HAS_DCCM
 265
 266 choice
 267         prompt "MMU Version"
 268         default ARC_MMU_V3 if ARC_CPU_770
 269         default ARC_MMU_V4 if ARC_CPU_HS
 270
 271 if ISA_ARCOMPACT
 272
 273 config ARC_MMU_V1
 274         bool "MMU v1"
 275         help
 276           Orig ARC700 MMU
 277
 278 config ARC_MMU_V2
 279         bool "MMU v2"
 280         help
 281           Fixed the deficiency of v1 - possible thrashing in memcpy scenario
 282           when 2 D-TLB and 1 I-TLB entries index into same 2way set.
 283
 284 config ARC_MMU_V3
 285         bool "MMU v3"
 286         depends on ARC_CPU_770
 287         help
 288           Introduced with ARC700 4.10: New Features
 289           Variable Page size (1k-16k), var JTLB size 128 x (2 or 4)
 290           Shared Address Spaces (SASID)
 291
 292 endif
 293
 294 config ARC_MMU_V4
 295         bool "MMU v4"
 296         depends on ISA_ARCV2
 297
 298 endchoice
 299
 300
 301 choice
 302         prompt "MMU Page Size"
 303         default ARC_PAGE_SIZE_8K
 304
 305 config ARC_PAGE_SIZE_8K
 306         bool "8KB"
 307         help
 308           Choose between 8k vs 16k
 309
 310 config ARC_PAGE_SIZE_16K
 311         bool "16KB"
 312         depends on ARC_MMU_V3 || ARC_MMU_V4
 313
 314 config ARC_PAGE_SIZE_4K
 315         bool "4KB"
 316         depends on ARC_MMU_V3 || ARC_MMU_V4
 317
 318 endchoice
 319
 320 choice
 321         prompt "MMU Super Page Size"
 322         depends on ISA_ARCV2 && TRANSPARENT_HUGEPAGE
 323         default ARC_HUGEPAGE_2M
 324
 325 config ARC_HUGEPAGE_2M
 326         bool "2MB"
 327
 328 config ARC_HUGEPAGE_16M
 329         bool "16MB"
 330
 331 endchoice
 332
 333 config ARC_COMPACT_IRQ_LEVELS
 334         depends on ISA_ARCOMPACT
 335         bool "Setup Timer IRQ as high Priority"
 336         # if SMP, LV2 enabled ONLY if ARC implementation has LV2 re-entrancy
 337         depends on !SMP
 338
 339 config ARC_FPU_SAVE_RESTORE
 340         bool "Enable FPU state persistence across context switch"
 341         help
 342           ARCompact FPU has internal registers to assist with Double precision
 343           Floating Point operations. There are control and stauts registers
 344           for floating point exceptions and rounding modes. These are
 345           preserved across task context switch when enabled.
 346
 347 config ARC_CANT_LLSC
 348         def_bool n
 349
 350 config ARC_HAS_LLSC
 351         bool "Insn: LLOCK/SCOND (efficient atomic ops)"
 352         default y
 353         depends on !ARC_CANT_LLSC
 354
 355 config ARC_HAS_SWAPE
 356         bool "Insn: SWAPE (endian-swap)"
 357         default y
 358
 359 if ISA_ARCV2
 360
 361 config ARC_USE_UNALIGNED_MEM_ACCESS
 362         bool "Enable unaligned access in HW"
 363         default y
 364         select HAVE_EFFICIENT_UNALIGNED_ACCESS
 365         help
 366           The ARC HS architecture supports unaligned memory access
 367           which is disabled by default. Enable unaligned access in
 368           hardware and use software to use it
 369
 370 config ARC_HAS_LL64
 371         bool "Insn: 64bit LDD/STD"
 372         help
 373           Enable gcc to generate 64-bit load/store instructions
 374           ISA mandates even/odd registers to allow encoding of two
 375           dest operands with 2 possible source operands.
 376         default y
 377
 378 config ARC_HAS_DIV_REM
 379         bool "Insn: div, divu, rem, remu"
 380         default y
 381
 382 config ARC_HAS_ACCL_REGS
 383         bool "Reg Pair ACCL:ACCH (FPU and/or MPY > 6 and/or DSP)"
 384         default y
 385         help
 386           Depending on the configuration, CPU can contain accumulator reg-pair
 387           (also referred to as r58:r59). These can also be used by gcc as GPR so
 388           kernel needs to save/restore per process
 389
 390 config ARC_DSP_HANDLED
 391         def_bool n
 392
 393 config ARC_DSP_SAVE_RESTORE_REGS
 394         def_bool n
 395
 396 choice
 397         prompt "DSP support"
 398         default ARC_DSP_NONE
 399         help
 400           Depending on the configuration, CPU can contain DSP registers
 401           (ACC0_GLO, ACC0_GHI, DSP_BFLY0, DSP_CTRL, DSP_FFT_CTRL).
 402           Below are options describing how to handle these registers in
 403           interrupt entry / exit and in context switch.
 404
 405 config ARC_DSP_NONE
 406         bool "No DSP extension presence in HW"
 407         help
 408           No DSP extension presence in HW
 409
 410 config ARC_DSP_KERNEL
 411         bool "DSP extension in HW, no support for userspace"
 412         select ARC_HAS_ACCL_REGS
 413         select ARC_DSP_HANDLED
 414         help
 415           DSP extension presence in HW, no support for DSP-enabled userspace
 416           applications. We don't save / restore DSP registers and only do
 417           some minimal preparations so userspace won't be able to break kernel
 418
 419 config ARC_DSP_USERSPACE
 420         bool "Support DSP for userspace apps"
 421         select ARC_HAS_ACCL_REGS
 422         select ARC_DSP_HANDLED
 423         select ARC_DSP_SAVE_RESTORE_REGS
 424         help
 425           DSP extension presence in HW, support save / restore DSP registers to
 426           run DSP-enabled userspace applications
 427
 428 config ARC_DSP_AGU_USERSPACE
 429         bool "Support DSP with AGU for userspace apps"
 430         select ARC_HAS_ACCL_REGS
 431         select ARC_DSP_HANDLED
 432         select ARC_DSP_SAVE_RESTORE_REGS
 433         help
 434           DSP and AGU extensions presence in HW, support save / restore DSP
 435           and AGU registers to run DSP-enabled userspace applications
 436 endchoice
 437
 438 config ARC_IRQ_NO_AUTOSAVE
 439         bool "Disable hardware autosave regfile on interrupts"
 440         default n
 441         help
 442           On HS cores, taken interrupt auto saves the regfile on stack.
 443           This is programmable and can be optionally disabled in which case
 444           software INTERRUPT_PROLOGUE/EPILGUE do the needed work
 445
 446 config ARC_LPB_DISABLE
 447         bool "Disable loop buffer (LPB)"
 448         help
 449           On HS cores, loop buffer (LPB) is programmable in runtime and can
 450           be optionally disabled.
 451
 452 endif # ISA_ARCV2
 453
 454 endmenu   # "ARC CPU Configuration"
 455
 456 config LINUX_LINK_BASE
 457         hex "Kernel link address"
 458         default "0x80000000"
 459         help
 460           ARC700 divides the 32 bit phy address space into two equal halves
 461           -Lower 2G (0 - 0x7FFF_FFFF ) is user virtual, translated by MMU
 462           -Upper 2G (0x8000_0000 onwards) is untranslated, for kernel
 463           Typically Linux kernel is linked at the start of untransalted addr,
 464           hence the default value of 0x8zs.
 465           However some customers have peripherals mapped at this addr, so
 466           Linux needs to be scooted a bit.
 467           If you don't know what the above means, leave this setting alone.
 468           This needs to match memory start address specified in Device Tree
 469
 470 config LINUX_RAM_BASE
 471         hex "RAM base address"
 472         default LINUX_LINK_BASE
 473         help
 474           By default Linux is linked at base of RAM. However in some special
 475           cases (such as HSDK), Linux can't be linked at start of DDR, hence
 476           this option.
 477
 478 config HIGHMEM
 479         bool "High Memory Support"
 480         select HAVE_ARCH_PFN_VALID
 481         select KMAP_LOCAL
 482         help
 483           With ARC 2G:2G address split, only upper 2G is directly addressable by
 484           kernel. Enable this to potentially allow access to rest of 2G and PAE
 485           in future
 486
 487 config ARC_HAS_PAE40
 488         bool "Support for the 40-bit Physical Address Extension"
 489         depends on ISA_ARCV2
 490         select HIGHMEM
 491         select PHYS_ADDR_T_64BIT
 492         help
 493           Enable access to physical memory beyond 4G, only supported on
 494           ARC cores with 40 bit Physical Addressing support
 495
 496 config ARC_KVADDR_SIZE
 497         int "Kernel Virtual Address Space size (MB)"
 498         range 0 512
 499         default "256"
 500         help
 501           The kernel address space is carved out of 256MB of translated address
 502           space for catering to vmalloc, modules, pkmap, fixmap. This however may
 503           not suffice vmalloc requirements of a 4K CPU EZChip system. So allow
 504           this to be stretched to 512 MB (by extending into the reserved
 505           kernel-user gutter)
 506
 507 config ARC_CURR_IN_REG
 508         bool "Dedicate Register r25 for current_task pointer"
 509         default y
 510         help
 511           This reserved Register R25 to point to Current Task in
 512           kernel mode. This saves memory access for each such access
 513
 514
 515 config ARC_EMUL_UNALIGNED
 516         bool "Emulate unaligned memory access (userspace only)"
 517         select SYSCTL_ARCH_UNALIGN_NO_WARN
 518         select SYSCTL_ARCH_UNALIGN_ALLOW
 519         depends on ISA_ARCOMPACT
 520         help
 521           This enables misaligned 16 & 32 bit memory access from user space.
 522           Use ONLY-IF-ABS-NECESSARY as it will be very slow and also can hide
 523           potential bugs in code
 524
 525 config HZ
 526         int "Timer Frequency"
 527         default 100
 528
 529 config ARC_METAWARE_HLINK
 530         bool "Support for Metaware debugger assisted Host access"
 531         help
 532           This options allows a Linux userland apps to directly access
 533           host file system (open/creat/read/write etc) with help from
 534           Metaware Debugger. This can come in handy for Linux-host communication
 535           when there is no real usable peripheral such as EMAC.
 536
 537 menuconfig ARC_DBG
 538         bool "ARC debugging"
 539         default y
 540
 541 if ARC_DBG
 542
 543 config ARC_DW2_UNWIND
 544         bool "Enable DWARF specific kernel stack unwind"
 545         default y
 546         select KALLSYMS
 547         help
 548           Compiles the kernel with DWARF unwind information and can be used
 549           to get stack backtraces.
 550
 551           If you say Y here the resulting kernel image will be slightly larger
 552           but not slower, and it will give very useful debugging information.
 553           If you don't debug the kernel, you can say N, but we may not be able
 554           to solve problems without frame unwind information
 555
 556 config ARC_DBG_TLB_PARANOIA
 557         bool "Paranoia Checks in Low Level TLB Handlers"
 558
 559 config ARC_DBG_JUMP_LABEL
 560         bool "Paranoid checks in Static Keys (jump labels) code"
 561         depends on JUMP_LABEL
 562         default y if STATIC_KEYS_SELFTEST
 563         help
 564           Enable paranoid checks and self-test of both ARC-specific and generic
 565           part of static keys (jump labels) related code.
 566 endif
 567
 568 config ARC_BUILTIN_DTB_NAME
 569         string "Built in DTB"
 570         help
 571           Set the name of the DTB to embed in the vmlinux binary
 572           Leaving it blank selects the minimal "skeleton" dtb
 573
 574 endmenu  # "ARC Architecture Configuration"
 575
 576 config FORCE_MAX_ZONEORDER
 577         int "Maximum zone order"
 578         default "12" if ARC_HUGEPAGE_16M
 579         default "11"
 580
 581 source "kernel/power/Kconfig"