Documentation/devicetree/bindings/mmc/sdhci-msm.txt

   1 * Qualcomm SDHCI controller (sdhci-msm)
   2
   3 This file documents differences between the core properties in mmc.txt
   4 and the properties used by the sdhci-msm driver.
   5
   6 Required properties:
   7 - compatible: Should contain a SoC-specific string and a IP version string:
   8         version strings:
   9                 "qcom,sdhci-msm-v4" for sdcc versions less than 5.0
  10                 "qcom,sdhci-msm-v5" for sdcc version 5.0
  11                 For SDCC version 5.0.0, MCI registers are removed from SDCC
  12                 interface and some registers are moved to HC. New compatible
  13                 string is added to support this change - "qcom,sdhci-msm-v5".
  14         full compatible strings with SoC and version:
  15                 "qcom,apq8084-sdhci", "qcom,sdhci-msm-v4"
  16                 "qcom,msm8974-sdhci", "qcom,sdhci-msm-v4"
  17                 "qcom,msm8916-sdhci", "qcom,sdhci-msm-v4"
  18                 "qcom,msm8992-sdhci", "qcom,sdhci-msm-v4"
  19                 "qcom,msm8996-sdhci", "qcom,sdhci-msm-v4"
  20                 "qcom,qcs404-sdhci", "qcom,sdhci-msm-v5"
  21                 "qcom,sc7180-sdhci", "qcom,sdhci-msm-v5";
  22                 "qcom,sdm845-sdhci", "qcom,sdhci-msm-v5"
  23                 "qcom,sdx55-sdhci", "qcom,sdhci-msm-v5";
  24                 "qcom,sm8250-sdhci", "qcom,sdhci-msm-v5"
  25         NOTE that some old device tree files may be floating around that only
  26         have the string "qcom,sdhci-msm-v4" without the SoC compatible string
  27         but doing that should be considered a deprecated practice.
  28
  29 - reg: Base address and length of the register in the following order:
  30         - Host controller register map (required)
  31         - SD Core register map (required for controllers earlier than msm-v5)
  32         - CQE register map (Optional, CQE support is present on SDHC instance meant
  33                             for eMMC and version v4.2 and above)
  34         - Inline Crypto Engine register map (optional)
  35 - reg-names: When CQE register map is supplied, below reg-names are required
  36         - "hc" for Host controller register map
  37         - "core" for SD core register map
  38         - "cqhci" for CQE register map
  39         - "ice" for Inline Crypto Engine register map (optional)
  40 - interrupts: Should contain an interrupt-specifiers for the interrupts:
  41         - Host controller interrupt (required)
  42 - pinctrl-names: Should contain only one value - "default".
  43 - pinctrl-0: Should specify pin control groups used for this controller.
  44 - clocks: A list of phandle + clock-specifier pairs for the clocks listed in clock-names.
  45 - clock-names: Should contain the following:
  46         "iface" - Main peripheral bus clock (PCLK/HCLK - AHB Bus clock) (required)
  47         "core"  - SDC MMC clock (MCLK) (required)
  48         "bus"   - SDCC bus voter clock (optional)
  49         "xo"    - TCXO clock (optional)
  50         "cal"   - reference clock for RCLK delay calibration (optional)
  51         "sleep" - sleep clock for RCLK delay calibration (optional)
  52         "ice" - clock for Inline Crypto Engine (optional)
  53
  54 - qcom,ddr-config: Certain chipsets and platforms require particular settings
  55         for the DDR_CONFIG register. Use this field to specify the register
  56         value as per the Hardware Programming Guide.
  57
  58 - qcom,dll-config: Chipset and Platform specific value. Use this field to
  59         specify the DLL_CONFIG register value as per Hardware Programming Guide.
  60
  61 Optional Properties:
  62 * Following bus parameters are required for interconnect bandwidth scaling:
  63 - interconnects: Pairs of phandles and interconnect provider specifier
  64                  to denote the edge source and destination ports of
  65                  the interconnect path.
  66
  67 - interconnect-names: For sdhc, we have two main paths.
  68                 1. Data path : sdhc to ddr
  69                 2. Config path : cpu to sdhc
  70                 For Data interconnect path the name supposed to be
  71                 is "sdhc-ddr" and for config interconnect path it is
  72                 "cpu-sdhc".
  73                 Please refer to Documentation/devicetree/bindings/
  74                 interconnect/ for more details.
  75
  76 Example:
  77
  78         sdhc_1: sdhci@f9824900 {
  79                 compatible = "qcom,msm8974-sdhci", "qcom,sdhci-msm-v4";
  80                 reg = <0xf9824900 0x11c>, <0xf9824000 0x800>;
  81                 interrupts = <0 123 0>;
  82                 bus-width = <8>;
  83                 non-removable;
  84
  85                 vmmc-supply = <&pm8941_l20>;
  86                 vqmmc-supply = <&pm8941_s3>;
  87
  88                 pinctrl-names = "default";
  89                 pinctrl-0 = <&sdc1_clk &sdc1_cmd &sdc1_data>;
  90
  91                 clocks = <&gcc GCC_SDCC1_APPS_CLK>, <&gcc GCC_SDCC1_AHB_CLK>;
  92                 clock-names = "core", "iface";
  93                 interconnects = <&qnoc MASTER_SDCC_ID &qnoc SLAVE_DDR_ID>,
  94                                 <&qnoc MASTER_CPU_ID &qnoc SLAVE_SDCC_ID>;
  95                 interconnect-names = "sdhc-ddr","cpu-sdhc";
  96
  97                 qcom,dll-config = <0x000f642c>;
  98                 qcom,ddr-config = <0x80040868>;
  99         };
 100
 101         sdhc_2: sdhci@f98a4900 {
 102                 compatible = "qcom,msm8974-sdhci", "qcom,sdhci-msm-v4";
 103                 reg = <0xf98a4900 0x11c>, <0xf98a4000 0x800>;
 104                 interrupts = <0 125 0>;
 105                 bus-width = <4>;
 106                 cd-gpios = <&msmgpio 62 0x1>;
 107
 108                 vmmc-supply = <&pm8941_l21>;
 109                 vqmmc-supply = <&pm8941_l13>;
 110
 111                 pinctrl-names = "default";
 112                 pinctrl-0 = <&sdc2_clk &sdc2_cmd &sdc2_data>;
 113
 114                 clocks = <&gcc GCC_SDCC2_APPS_CLK>, <&gcc GCC_SDCC2_AHB_CLK>;
 115                 clock-names = "core", "iface";
 116
 117                 qcom,dll-config = <0x0007642c>;
 118                 qcom,ddr-config = <0x80040868>;
 119         };