arch/arc/include/asm/mmu.h

   1 /* SPDX-License-Identifier: GPL-2.0-only */
   2 /*
   3  * Copyright (C) 2004, 2007-2010, 2011-2012 Synopsys, Inc. (www.synopsys.com)
   4  */
   5
   6 #ifndef _ASM_ARC_MMU_H
   7 #define _ASM_ARC_MMU_H
   8
   9 #ifndef __ASSEMBLY__
  10 #include <linux/threads.h>      /* NR_CPUS */
  11 #endif
  12
  13 /* MMU Management regs */
  14 #define ARC_REG_MMU_BCR         0x06f
  15
  16 #ifdef CONFIG_ARC_MMU_V3
  17 #define ARC_REG_TLBPD0          0x405
  18 #define ARC_REG_TLBPD1          0x406
  19 #define ARC_REG_TLBPD1HI        0       /* Dummy: allows code sharing with ARC700 */
  20 #define ARC_REG_TLBINDEX        0x407
  21 #define ARC_REG_TLBCOMMAND      0x408
  22 #define ARC_REG_PID             0x409
  23 #define ARC_REG_SCRATCH_DATA0   0x418
  24 #else
  25 #define ARC_REG_TLBPD0          0x460
  26 #define ARC_REG_TLBPD1          0x461
  27 #define ARC_REG_TLBPD1HI        0x463
  28 #define ARC_REG_TLBINDEX        0x464
  29 #define ARC_REG_TLBCOMMAND      0x465
  30 #define ARC_REG_PID             0x468
  31 #define ARC_REG_SCRATCH_DATA0   0x46c
  32 #endif
  33
  34 /* Bits in MMU PID register */
  35 #define __TLB_ENABLE            (1 << 31)
  36 #define __PROG_ENABLE           (1 << 30)
  37 #define MMU_ENABLE              (__TLB_ENABLE | __PROG_ENABLE)
  38
  39 /* Error code if probe fails */
  40 #define TLB_LKUP_ERR            0x80000000
  41
  42 #ifdef CONFIG_ARC_MMU_V3
  43 #define TLB_DUP_ERR     (TLB_LKUP_ERR | 0x00000001)
  44 #else
  45 #define TLB_DUP_ERR     (TLB_LKUP_ERR | 0x40000000)
  46 #endif
  47
  48 /* TLB Commands */
  49 #define TLBWrite    0x1
  50 #define TLBRead     0x2
  51 #define TLBGetIndex 0x3
  52 #define TLBProbe    0x4
  53 #define TLBWriteNI  0x5         /* write JTLB without inv uTLBs */
  54 #define TLBIVUTLB   0x6         /* explicitly inv uTLBs */
  55
  56 #ifdef CONFIG_ARC_MMU_V4
  57 #define TLBInsertEntry  0x7
  58 #define TLBDeleteEntry  0x8
  59 #endif
  60
  61 #ifndef __ASSEMBLY__
  62
  63 typedef struct {
  64         unsigned long asid[NR_CPUS];    /* 8 bit MMU PID + Generation cycle */
  65 } mm_context_t;
  66
  67 void arc_mmu_init(void);
  68 extern char *arc_mmu_mumbojumbo(int cpu_id, char *buf, int len);
  69 void read_decode_mmu_bcr(void);
  70
  71 static inline int is_pae40_enabled(void)
  72 {
  73         return IS_ENABLED(CONFIG_ARC_HAS_PAE40);
  74 }
  75
  76 extern int pae40_exist_but_not_enab(void);
  77
  78 #endif  /* !__ASSEMBLY__ */
  79
  80 #endif