Documentation/devicetree/bindings/clock/nvidia,tegra20-car.yaml

   1 # SPDX-License-Identifier: (GPL-2.0+ OR BSD-2-Clause)
   2 %YAML 1.2
   3 ---
   4 $id: http://devicetree.org/schemas/clock/nvidia,tegra20-car.yaml#
   5 $schema: http://devicetree.org/meta-schemas/core.yaml#
   6
   7 title: NVIDIA Tegra Clock and Reset Controller
   8
   9 maintainers:
  10   - Jon Hunter <jonathanh@nvidia.com>
  11   - Thierry Reding <thierry.reding@gmail.com>
  12
  13 description: |
  14   The Clock and Reset (CAR) is the HW module responsible for muxing and gating
  15   Tegra's clocks, and setting their rates. It comprises CLKGEN and RSTGEN units.
  16
  17   CLKGEN provides the registers to program the PLLs. It controls most of
  18   the clock source programming and most of the clock dividers.
  19
  20   CLKGEN input signals include the external clock for the reference frequency
  21   (12 MHz, 26 MHz) and the external clock for the Real Time Clock (32.768 KHz).
  22
  23   Outputs from CLKGEN are inputs clock of the h/w blocks in the Tegra system.
  24
  25   RSTGEN provides the registers needed to control resetting of each block in
  26   the Tegra system.
  27
  28 properties:
  29   compatible:
  30     enum:
  31       - nvidia,tegra20-car
  32       - nvidia,tegra30-car
  33       - nvidia,tegra114-car
  34       - nvidia,tegra210-car
  35
  36   reg:
  37     maxItems: 1
  38
  39   '#clock-cells':
  40     const: 1
  41
  42   "#reset-cells":
  43     const: 1
  44
  45 required:
  46   - compatible
  47   - reg
  48   - '#clock-cells'
  49   - "#reset-cells"
  50
  51 additionalProperties: false
  52
  53 examples:
  54   - |
  55     #include <dt-bindings/clock/tegra20-car.h>
  56
  57     car: clock-controller@60006000 {
  58         compatible = "nvidia,tegra20-car";
  59         reg = <0x60006000 0x1000>;
  60         #clock-cells = <1>;
  61         #reset-cells = <1>;
  62     };
  63
  64     usb-controller@c5004000 {
  65         compatible = "nvidia,tegra20-ehci";
  66         reg = <0xc5004000 0x4000>;
  67         clocks = <&car TEGRA20_CLK_USB2>;
  68         resets = <&car TEGRA20_CLK_USB2>;
  69     };