spi: cadence-quadspi: Fix dummy cycle calculation when buswidth > 1
authorPratyush Yadav <p.yadav@ti.com>
Tue, 22 Dec 2020 18:44:22 +0000 (00:14 +0530)
committerMark Brown <broonie@kernel.org>
Wed, 6 Jan 2021 13:08:44 +0000 (13:08 +0000)
commit7512eaf54190e4cc9247f18439c008d44b15022c
tree7dba024aa1489352f5b5c9ec1623ac7e9b8216b0
parent888d517b992532df2b6115fbdc9620673ca7c651
spi: cadence-quadspi: Fix dummy cycle calculation when buswidth > 1

SPI MEM deals with dummy bytes but the controller deals with dummy
cycles. Multiplying bytes by 8 is correct if the dummy phase uses 1S
mode since 1 byte will be sent in 8 cycles. But if the dummy phase uses
4S mode then 1 byte will be sent in 2 cycles.

To correctly translate dummy bytes to dummy cycles, the dummy buswidth
also needs to be taken into account. Divide 8 by the buswidth to get the
correct multiplier for getting the number of cycles.

Signed-off-by: Pratyush Yadav <p.yadav@ti.com>
Link: https://lore.kernel.org/r/20201222184425.7028-5-p.yadav@ti.com
Signed-off-by: Mark Brown <broonie@kernel.org>
drivers/spi/spi-cadence-quadspi.c