usb: Spelling s/enpoint/endpoint/
authorGeert Uytterhoeven <geert+renesas@glider.be>
Thu, 24 Oct 2019 15:28:33 +0000 (17:28 +0200)
committerGreg Kroah-Hartman <gregkh@linuxfoundation.org>
Mon, 4 Nov 2019 14:53:00 +0000 (15:53 +0100)
Fix misspellings of "endpoint".

Signed-off-by: Geert Uytterhoeven <geert+renesas@glider.be>
Acked-by: Li Yang <leoyang.li@nxp.com>
Acked-by: Minas Harutyunyan <hminas@synopsys.com>
Link: https://lore.kernel.org/r/20191024152833.30698-1-geert+renesas@glider.be
Signed-off-by: Greg Kroah-Hartman <gregkh@linuxfoundation.org>
drivers/usb/dwc2/core.h
drivers/usb/gadget/udc/fsl_qe_udc.h
drivers/usb/gadget/udc/mv_u3d.h
drivers/usb/musb/musb_gadget.c

index d08d070..968e03b 100644 (file)
@@ -134,7 +134,7 @@ struct dwc2_hsotg_req;
  * @target_frame: Targeted frame num to setup next ISOC transfer
  * @frame_overrun: Indicates SOF number overrun in DSTS
  *
- * This is the driver's state for each registered enpoint, allowing it
+ * This is the driver's state for each registered endpoint, allowing it
  * to keep track of transactions that need doing. Each endpoint has a
  * lock to protect the state, to try and avoid using an overall lock
  * for the host controller as much as possible.
index 2c537a9..53ca0ff 100644 (file)
@@ -333,8 +333,8 @@ struct qe_udc {
        u32 resume_state;       /* USB state to resume*/
        u32 usb_state;          /* USB current state */
        u32 usb_next_state;     /* USB next state */
-       u32 ep0_state;          /* Enpoint zero state */
-       u32 ep0_dir;            /* Enpoint zero direction: can be
+       u32 ep0_state;          /* Endpoint zero state */
+       u32 ep0_dir;            /* Endpoint zero direction: can be
                                USB_DIR_IN or USB_DIR_OUT*/
        u32 usb_sof_count;      /* SOF count */
        u32 errors;             /* USB ERRORs count */
index 982625b..66b84f7 100644 (file)
@@ -138,7 +138,7 @@ struct mv_u3d_op_regs {
        u32     doorbell;       /* doorbell register */
 };
 
-/* control enpoint enable registers */
+/* control endpoint enable registers */
 struct epxcr {
        u32     epxoutcr0;      /* ep out control 0 register */
        u32     epxoutcr1;      /* ep out control 1 register */
index 2cb31fc..f62ffae 100644 (file)
@@ -1315,7 +1315,7 @@ done:
 }
 
 /*
- * Set or clear the halt bit of an endpoint. A halted enpoint won't tx/rx any
+ * Set or clear the halt bit of an endpoint. A halted endpoint won't tx/rx any
  * data but will queue requests.
  *
  * exported to ep0 code