RISC-V: Provide a fraemework for RISC-V ISA extensions
authorPalmer Dabbelt <palmer@rivosinc.com>
Thu, 17 Mar 2022 21:09:16 +0000 (14:09 -0700)
committerPalmer Dabbelt <palmer@rivosinc.com>
Thu, 17 Mar 2022 21:09:16 +0000 (14:09 -0700)
commit6b57ac02b45f7f676c81b1357e7e5d63a974bf60
tree1fdcd2eb0e2dd0b48102b47c27b59837fe950f70
parent9d1f0ec9f71780e69ceb9d91697600c747d6e02e
parenta9b202606c69312cdaa4db187837820ebf7213b2
RISC-V: Provide a fraemework for RISC-V ISA extensions

This series implements a generic framework to parse multi-letter ISA
extensions.

* palmer/riscv-isa:
  RISC-V: Improve /proc/cpuinfo output for ISA extensions
  RISC-V: Do no continue isa string parsing without correct XLEN
  RISC-V: Implement multi-letter ISA extension probing framework
  RISC-V: Extract multi-letter extension names from "riscv, isa"
  RISC-V: Minimal parser for "riscv, isa" strings
  RISC-V: Correctly print supported extensions
arch/riscv/kernel/cpu.c