sound/soc/stm/stm32_spdifrx.c

   1 // SPDX-License-Identifier: GPL-2.0-only
   2 /*
   3  * STM32 ALSA SoC Digital Audio Interface (SPDIF-rx) driver.
   4  *
   5  * Copyright (C) 2017, STMicroelectronics - All Rights Reserved
   6  * Author(s): Olivier Moysan <olivier.moysan@st.com> for STMicroelectronics.
   7  */
   8
   9 #include <linux/bitfield.h>
  10 #include <linux/clk.h>
  11 #include <linux/completion.h>
  12 #include <linux/delay.h>
  13 #include <linux/module.h>
  14 #include <linux/of_platform.h>
  15 #include <linux/pinctrl/consumer.h>
  16 #include <linux/regmap.h>
  17 #include <linux/reset.h>
  18
  19 #include <sound/dmaengine_pcm.h>
  20 #include <sound/pcm_params.h>
  21
  22 /* SPDIF-rx Register Map */
  23 #define STM32_SPDIFRX_CR        0x00
  24 #define STM32_SPDIFRX_IMR       0x04
  25 #define STM32_SPDIFRX_SR        0x08
  26 #define STM32_SPDIFRX_IFCR      0x0C
  27 #define STM32_SPDIFRX_DR        0x10
  28 #define STM32_SPDIFRX_CSR       0x14
  29 #define STM32_SPDIFRX_DIR       0x18
  30 #define STM32_SPDIFRX_VERR      0x3F4
  31 #define STM32_SPDIFRX_IDR       0x3F8
  32 #define STM32_SPDIFRX_SIDR      0x3FC
  33
  34 /* Bit definition for SPDIF_CR register */
  35 #define SPDIFRX_CR_SPDIFEN_SHIFT        0
  36 #define SPDIFRX_CR_SPDIFEN_MASK GENMASK(1, SPDIFRX_CR_SPDIFEN_SHIFT)
  37 #define SPDIFRX_CR_SPDIFENSET(x)        ((x) << SPDIFRX_CR_SPDIFEN_SHIFT)
  38
  39 #define SPDIFRX_CR_RXDMAEN      BIT(2)
  40 #define SPDIFRX_CR_RXSTEO       BIT(3)
  41
  42 #define SPDIFRX_CR_DRFMT_SHIFT  4
  43 #define SPDIFRX_CR_DRFMT_MASK   GENMASK(5, SPDIFRX_CR_DRFMT_SHIFT)
  44 #define SPDIFRX_CR_DRFMTSET(x)  ((x) << SPDIFRX_CR_DRFMT_SHIFT)
  45
  46 #define SPDIFRX_CR_PMSK         BIT(6)
  47 #define SPDIFRX_CR_VMSK         BIT(7)
  48 #define SPDIFRX_CR_CUMSK        BIT(8)
  49 #define SPDIFRX_CR_PTMSK        BIT(9)
  50 #define SPDIFRX_CR_CBDMAEN      BIT(10)
  51 #define SPDIFRX_CR_CHSEL_SHIFT  11
  52 #define SPDIFRX_CR_CHSEL        BIT(SPDIFRX_CR_CHSEL_SHIFT)
  53
  54 #define SPDIFRX_CR_NBTR_SHIFT   12
  55 #define SPDIFRX_CR_NBTR_MASK    GENMASK(13, SPDIFRX_CR_NBTR_SHIFT)
  56 #define SPDIFRX_CR_NBTRSET(x)   ((x) << SPDIFRX_CR_NBTR_SHIFT)
  57
  58 #define SPDIFRX_CR_WFA          BIT(14)
  59
  60 #define SPDIFRX_CR_INSEL_SHIFT  16
  61 #define SPDIFRX_CR_INSEL_MASK   GENMASK(18, PDIFRX_CR_INSEL_SHIFT)
  62 #define SPDIFRX_CR_INSELSET(x)  ((x) << SPDIFRX_CR_INSEL_SHIFT)
  63
  64 #define SPDIFRX_CR_CKSEN_SHIFT  20
  65 #define SPDIFRX_CR_CKSEN        BIT(20)
  66 #define SPDIFRX_CR_CKSBKPEN     BIT(21)
  67
  68 /* Bit definition for SPDIFRX_IMR register */
  69 #define SPDIFRX_IMR_RXNEI       BIT(0)
  70 #define SPDIFRX_IMR_CSRNEIE     BIT(1)
  71 #define SPDIFRX_IMR_PERRIE      BIT(2)
  72 #define SPDIFRX_IMR_OVRIE       BIT(3)
  73 #define SPDIFRX_IMR_SBLKIE      BIT(4)
  74 #define SPDIFRX_IMR_SYNCDIE     BIT(5)
  75 #define SPDIFRX_IMR_IFEIE       BIT(6)
  76
  77 #define SPDIFRX_XIMR_MASK       GENMASK(6, 0)
  78
  79 /* Bit definition for SPDIFRX_SR register */
  80 #define SPDIFRX_SR_RXNE         BIT(0)
  81 #define SPDIFRX_SR_CSRNE        BIT(1)
  82 #define SPDIFRX_SR_PERR         BIT(2)
  83 #define SPDIFRX_SR_OVR          BIT(3)
  84 #define SPDIFRX_SR_SBD          BIT(4)
  85 #define SPDIFRX_SR_SYNCD        BIT(5)
  86 #define SPDIFRX_SR_FERR         BIT(6)
  87 #define SPDIFRX_SR_SERR         BIT(7)
  88 #define SPDIFRX_SR_TERR         BIT(8)
  89
  90 #define SPDIFRX_SR_WIDTH5_SHIFT 16
  91 #define SPDIFRX_SR_WIDTH5_MASK  GENMASK(30, PDIFRX_SR_WIDTH5_SHIFT)
  92 #define SPDIFRX_SR_WIDTH5SET(x) ((x) << SPDIFRX_SR_WIDTH5_SHIFT)
  93
  94 /* Bit definition for SPDIFRX_IFCR register */
  95 #define SPDIFRX_IFCR_PERRCF     BIT(2)
  96 #define SPDIFRX_IFCR_OVRCF      BIT(3)
  97 #define SPDIFRX_IFCR_SBDCF      BIT(4)
  98 #define SPDIFRX_IFCR_SYNCDCF    BIT(5)
  99
 100 #define SPDIFRX_XIFCR_MASK      GENMASK(5, 2)
 101
 102 /* Bit definition for SPDIFRX_DR register (DRFMT = 0b00) */
 103 #define SPDIFRX_DR0_DR_SHIFT    0
 104 #define SPDIFRX_DR0_DR_MASK     GENMASK(23, SPDIFRX_DR0_DR_SHIFT)
 105 #define SPDIFRX_DR0_DRSET(x)    ((x) << SPDIFRX_DR0_DR_SHIFT)
 106
 107 #define SPDIFRX_DR0_PE          BIT(24)
 108
 109 #define SPDIFRX_DR0_V           BIT(25)
 110 #define SPDIFRX_DR0_U           BIT(26)
 111 #define SPDIFRX_DR0_C           BIT(27)
 112
 113 #define SPDIFRX_DR0_PT_SHIFT    28
 114 #define SPDIFRX_DR0_PT_MASK     GENMASK(29, SPDIFRX_DR0_PT_SHIFT)
 115 #define SPDIFRX_DR0_PTSET(x)    ((x) << SPDIFRX_DR0_PT_SHIFT)
 116
 117 /* Bit definition for SPDIFRX_DR register (DRFMT = 0b01) */
 118 #define  SPDIFRX_DR1_PE         BIT(0)
 119 #define  SPDIFRX_DR1_V          BIT(1)
 120 #define  SPDIFRX_DR1_U          BIT(2)
 121 #define  SPDIFRX_DR1_C          BIT(3)
 122
 123 #define  SPDIFRX_DR1_PT_SHIFT   4
 124 #define  SPDIFRX_DR1_PT_MASK    GENMASK(5, SPDIFRX_DR1_PT_SHIFT)
 125 #define  SPDIFRX_DR1_PTSET(x)   ((x) << SPDIFRX_DR1_PT_SHIFT)
 126
 127 #define SPDIFRX_DR1_DR_SHIFT    8
 128 #define SPDIFRX_DR1_DR_MASK     GENMASK(31, SPDIFRX_DR1_DR_SHIFT)
 129 #define SPDIFRX_DR1_DRSET(x)    ((x) << SPDIFRX_DR1_DR_SHIFT)
 130
 131 /* Bit definition for SPDIFRX_DR register (DRFMT = 0b10) */
 132 #define SPDIFRX_DR1_DRNL1_SHIFT 0
 133 #define SPDIFRX_DR1_DRNL1_MASK  GENMASK(15, SPDIFRX_DR1_DRNL1_SHIFT)
 134 #define SPDIFRX_DR1_DRNL1SET(x) ((x) << SPDIFRX_DR1_DRNL1_SHIFT)
 135
 136 #define SPDIFRX_DR1_DRNL2_SHIFT 16
 137 #define SPDIFRX_DR1_DRNL2_MASK  GENMASK(31, SPDIFRX_DR1_DRNL2_SHIFT)
 138 #define SPDIFRX_DR1_DRNL2SET(x) ((x) << SPDIFRX_DR1_DRNL2_SHIFT)
 139
 140 /* Bit definition for SPDIFRX_CSR register */
 141 #define SPDIFRX_CSR_USR_SHIFT   0
 142 #define SPDIFRX_CSR_USR_MASK    GENMASK(15, SPDIFRX_CSR_USR_SHIFT)
 143 #define SPDIFRX_CSR_USRGET(x)   (((x) & SPDIFRX_CSR_USR_MASK)\
 144                                 >> SPDIFRX_CSR_USR_SHIFT)
 145
 146 #define SPDIFRX_CSR_CS_SHIFT    16
 147 #define SPDIFRX_CSR_CS_MASK     GENMASK(23, SPDIFRX_CSR_CS_SHIFT)
 148 #define SPDIFRX_CSR_CSGET(x)    (((x) & SPDIFRX_CSR_CS_MASK)\
 149                                 >> SPDIFRX_CSR_CS_SHIFT)
 150
 151 #define SPDIFRX_CSR_SOB         BIT(24)
 152
 153 /* Bit definition for SPDIFRX_DIR register */
 154 #define SPDIFRX_DIR_THI_SHIFT   0
 155 #define SPDIFRX_DIR_THI_MASK    GENMASK(12, SPDIFRX_DIR_THI_SHIFT)
 156 #define SPDIFRX_DIR_THI_SET(x)  ((x) << SPDIFRX_DIR_THI_SHIFT)
 157
 158 #define SPDIFRX_DIR_TLO_SHIFT   16
 159 #define SPDIFRX_DIR_TLO_MASK    GENMASK(28, SPDIFRX_DIR_TLO_SHIFT)
 160 #define SPDIFRX_DIR_TLO_SET(x)  ((x) << SPDIFRX_DIR_TLO_SHIFT)
 161
 162 #define SPDIFRX_SPDIFEN_DISABLE 0x0
 163 #define SPDIFRX_SPDIFEN_SYNC    0x1
 164 #define SPDIFRX_SPDIFEN_ENABLE  0x3
 165
 166 /* Bit definition for SPDIFRX_VERR register */
 167 #define SPDIFRX_VERR_MIN_MASK   GENMASK(3, 0)
 168 #define SPDIFRX_VERR_MAJ_MASK   GENMASK(7, 4)
 169
 170 /* Bit definition for SPDIFRX_IDR register */
 171 #define SPDIFRX_IDR_ID_MASK     GENMASK(31, 0)
 172
 173 /* Bit definition for SPDIFRX_SIDR register */
 174 #define SPDIFRX_SIDR_SID_MASK   GENMASK(31, 0)
 175
 176 #define SPDIFRX_IPIDR_NUMBER    0x00130041
 177
 178 #define SPDIFRX_IN1             0x1
 179 #define SPDIFRX_IN2             0x2
 180 #define SPDIFRX_IN3             0x3
 181 #define SPDIFRX_IN4             0x4
 182 #define SPDIFRX_IN5             0x5
 183 #define SPDIFRX_IN6             0x6
 184 #define SPDIFRX_IN7             0x7
 185 #define SPDIFRX_IN8             0x8
 186
 187 #define SPDIFRX_NBTR_NONE       0x0
 188 #define SPDIFRX_NBTR_3          0x1
 189 #define SPDIFRX_NBTR_15         0x2
 190 #define SPDIFRX_NBTR_63         0x3
 191
 192 #define SPDIFRX_DRFMT_RIGHT     0x0
 193 #define SPDIFRX_DRFMT_LEFT      0x1
 194 #define SPDIFRX_DRFMT_PACKED    0x2
 195
 196 /* 192 CS bits in S/PDIF frame. i.e 24 CS bytes */
 197 #define SPDIFRX_CS_BYTES_NB     24
 198 #define SPDIFRX_UB_BYTES_NB     48
 199
 200 /*
 201  * CSR register is retrieved as a 32 bits word
 202  * It contains 1 channel status byte and 2 user data bytes
 203  * 2 S/PDIF frames are acquired to get all CS/UB bits
 204  */
 205 #define SPDIFRX_CSR_BUF_LENGTH  (SPDIFRX_CS_BYTES_NB * 4 * 2)
 206
 207 /**
 208  * struct stm32_spdifrx_data - private data of SPDIFRX
 209  * @pdev: device data pointer
 210  * @base: mmio register base virtual address
 211  * @regmap: SPDIFRX register map pointer
 212  * @regmap_conf: SPDIFRX register map configuration pointer
 213  * @cs_completion: channel status retrieving completion
 214  * @kclk: kernel clock feeding the SPDIFRX clock generator
 215  * @dma_params: dma configuration data for rx channel
 216  * @substream: PCM substream data pointer
 217  * @dmab: dma buffer info pointer
 218  * @ctrl_chan: dma channel for S/PDIF control bits
 219  * @desc:dma async transaction descriptor
 220  * @slave_config: dma slave channel runtime config pointer
 221  * @phys_addr: SPDIFRX registers physical base address
 222  * @lock: synchronization enabling lock
 223  * @irq_lock: prevent race condition with IRQ on stream state
 224  * @cs: channel status buffer
 225  * @ub: user data buffer
 226  * @irq: SPDIFRX interrupt line
 227  * @refcount: keep count of opened DMA channels
 228  */
 229 struct stm32_spdifrx_data {
 230         struct platform_device *pdev;
 231         void __iomem *base;
 232         struct regmap *regmap;
 233         const struct regmap_config *regmap_conf;
 234         struct completion cs_completion;
 235         struct clk *kclk;
 236         struct snd_dmaengine_dai_dma_data dma_params;
 237         struct snd_pcm_substream *substream;
 238         struct snd_dma_buffer *dmab;
 239         struct dma_chan *ctrl_chan;
 240         struct dma_async_tx_descriptor *desc;
 241         struct dma_slave_config slave_config;
 242         dma_addr_t phys_addr;
 243         spinlock_t lock;  /* Sync enabling lock */
 244         spinlock_t irq_lock; /* Prevent race condition on stream state */
 245         unsigned char cs[SPDIFRX_CS_BYTES_NB];
 246         unsigned char ub[SPDIFRX_UB_BYTES_NB];
 247         int irq;
 248         int refcount;
 249 };
 250
 251 static void stm32_spdifrx_dma_complete(void *data)
 252 {
 253         struct stm32_spdifrx_data *spdifrx = (struct stm32_spdifrx_data *)data;
 254         struct platform_device *pdev = spdifrx->pdev;
 255         u32 *p_start = (u32 *)spdifrx->dmab->area;
 256         u32 *p_end = p_start + (2 * SPDIFRX_CS_BYTES_NB) - 1;
 257         u32 *ptr = p_start;
 258         u16 *ub_ptr = (short *)spdifrx->ub;
 259         int i = 0;
 260
 261         regmap_update_bits(spdifrx->regmap, STM32_SPDIFRX_CR,
 262                            SPDIFRX_CR_CBDMAEN,
 263                            (unsigned int)~SPDIFRX_CR_CBDMAEN);
 264
 265         if (!spdifrx->dmab->area)
 266                 return;
 267
 268         while (ptr <= p_end) {
 269                 if (*ptr & SPDIFRX_CSR_SOB)
 270                         break;
 271                 ptr++;
 272         }
 273
 274         if (ptr > p_end) {
 275                 dev_err(&pdev->dev, "Start of S/PDIF block not found\n");
 276                 return;
 277         }
 278
 279         while (i < SPDIFRX_CS_BYTES_NB) {
 280                 spdifrx->cs[i] = (unsigned char)SPDIFRX_CSR_CSGET(*ptr);
 281                 *ub_ptr++ = SPDIFRX_CSR_USRGET(*ptr++);
 282                 if (ptr > p_end) {
 283                         dev_err(&pdev->dev, "Failed to get channel status\n");
 284                         return;
 285                 }
 286                 i++;
 287         }
 288
 289         complete(&spdifrx->cs_completion);
 290 }
 291
 292 static int stm32_spdifrx_dma_ctrl_start(struct stm32_spdifrx_data *spdifrx)
 293 {
 294         dma_cookie_t cookie;
 295         int err;
 296
 297         spdifrx->desc = dmaengine_prep_slave_single(spdifrx->ctrl_chan,
 298                                                     spdifrx->dmab->addr,
 299                                                     SPDIFRX_CSR_BUF_LENGTH,
 300                                                     DMA_DEV_TO_MEM,
 301                                                     DMA_CTRL_ACK);
 302         if (!spdifrx->desc)
 303                 return -EINVAL;
 304
 305         spdifrx->desc->callback = stm32_spdifrx_dma_complete;
 306         spdifrx->desc->callback_param = spdifrx;
 307         cookie = dmaengine_submit(spdifrx->desc);
 308         err = dma_submit_error(cookie);
 309         if (err)
 310                 return -EINVAL;
 311
 312         dma_async_issue_pending(spdifrx->ctrl_chan);
 313
 314         return 0;
 315 }
 316
 317 static void stm32_spdifrx_dma_ctrl_stop(struct stm32_spdifrx_data *spdifrx)
 318 {
 319         dmaengine_terminate_async(spdifrx->ctrl_chan);
 320 }
 321
 322 static int stm32_spdifrx_start_sync(struct stm32_spdifrx_data *spdifrx)
 323 {
 324         int cr, cr_mask, imr, ret;
 325         unsigned long flags;
 326
 327         /* Enable IRQs */
 328         imr = SPDIFRX_IMR_IFEIE | SPDIFRX_IMR_SYNCDIE | SPDIFRX_IMR_PERRIE;
 329         ret = regmap_update_bits(spdifrx->regmap, STM32_SPDIFRX_IMR, imr, imr);
 330         if (ret)
 331                 return ret;
 332
 333         spin_lock_irqsave(&spdifrx->lock, flags);
 334
 335         spdifrx->refcount++;
 336
 337         regmap_read(spdifrx->regmap, STM32_SPDIFRX_CR, &cr);
 338
 339         if (!(cr & SPDIFRX_CR_SPDIFEN_MASK)) {
 340                 /*
 341                  * Start sync if SPDIFRX is still in idle state.
 342                  * SPDIFRX reception enabled when sync done
 343                  */
 344                 dev_dbg(&spdifrx->pdev->dev, "start synchronization\n");
 345
 346                 /*
 347                  * SPDIFRX configuration:
 348                  * Wait for activity before starting sync process. This avoid
 349                  * to issue sync errors when spdif signal is missing on input.
 350                  * Preamble, CS, user, validity and parity error bits not copied
 351                  * to DR register.
 352                  */
 353                 cr = SPDIFRX_CR_WFA | SPDIFRX_CR_PMSK | SPDIFRX_CR_VMSK |
 354                      SPDIFRX_CR_CUMSK | SPDIFRX_CR_PTMSK | SPDIFRX_CR_RXSTEO;
 355                 cr_mask = cr;
 356
 357                 cr |= SPDIFRX_CR_NBTRSET(SPDIFRX_NBTR_63);
 358                 cr_mask |= SPDIFRX_CR_NBTR_MASK;
 359                 cr |= SPDIFRX_CR_SPDIFENSET(SPDIFRX_SPDIFEN_SYNC);
 360                 cr_mask |= SPDIFRX_CR_SPDIFEN_MASK;
 361                 ret = regmap_update_bits(spdifrx->regmap, STM32_SPDIFRX_CR,
 362                                          cr_mask, cr);
 363                 if (ret < 0)
 364                         dev_err(&spdifrx->pdev->dev,
 365                                 "Failed to start synchronization\n");
 366         }
 367
 368         spin_unlock_irqrestore(&spdifrx->lock, flags);
 369
 370         return ret;
 371 }
 372
 373 static void stm32_spdifrx_stop(struct stm32_spdifrx_data *spdifrx)
 374 {
 375         int cr, cr_mask, reg;
 376         unsigned long flags;
 377
 378         spin_lock_irqsave(&spdifrx->lock, flags);
 379
 380         if (--spdifrx->refcount) {
 381                 spin_unlock_irqrestore(&spdifrx->lock, flags);
 382                 return;
 383         }
 384
 385         cr = SPDIFRX_CR_SPDIFENSET(SPDIFRX_SPDIFEN_DISABLE);
 386         cr_mask = SPDIFRX_CR_SPDIFEN_MASK | SPDIFRX_CR_RXDMAEN;
 387
 388         regmap_update_bits(spdifrx->regmap, STM32_SPDIFRX_CR, cr_mask, cr);
 389
 390         regmap_update_bits(spdifrx->regmap, STM32_SPDIFRX_IMR,
 391                            SPDIFRX_XIMR_MASK, 0);
 392
 393         regmap_update_bits(spdifrx->regmap, STM32_SPDIFRX_IFCR,
 394                            SPDIFRX_XIFCR_MASK, SPDIFRX_XIFCR_MASK);
 395
 396         /* dummy read to clear CSRNE and RXNE in status register */
 397         regmap_read(spdifrx->regmap, STM32_SPDIFRX_DR, &reg);
 398         regmap_read(spdifrx->regmap, STM32_SPDIFRX_CSR, &reg);
 399
 400         spin_unlock_irqrestore(&spdifrx->lock, flags);
 401 }
 402
 403 static int stm32_spdifrx_dma_ctrl_register(struct device *dev,
 404                                            struct stm32_spdifrx_data *spdifrx)
 405 {
 406         int ret;
 407
 408         spdifrx->ctrl_chan = dma_request_chan(dev, "rx-ctrl");
 409         if (IS_ERR(spdifrx->ctrl_chan)) {
 410                 dev_err(dev, "dma_request_slave_channel failed\n");
 411                 return PTR_ERR(spdifrx->ctrl_chan);
 412         }
 413
 414         spdifrx->dmab = devm_kzalloc(dev, sizeof(struct snd_dma_buffer),
 415                                      GFP_KERNEL);
 416         if (!spdifrx->dmab)
 417                 return -ENOMEM;
 418
 419         spdifrx->dmab->dev.type = SNDRV_DMA_TYPE_DEV_IRAM;
 420         spdifrx->dmab->dev.dev = dev;
 421         ret = snd_dma_alloc_pages(spdifrx->dmab->dev.type, dev,
 422                                   SPDIFRX_CSR_BUF_LENGTH, spdifrx->dmab);
 423         if (ret < 0) {
 424                 dev_err(dev, "snd_dma_alloc_pages returned error %d\n", ret);
 425                 return ret;
 426         }
 427
 428         spdifrx->slave_config.direction = DMA_DEV_TO_MEM;
 429         spdifrx->slave_config.src_addr = (dma_addr_t)(spdifrx->phys_addr +
 430                                          STM32_SPDIFRX_CSR);
 431         spdifrx->slave_config.dst_addr = spdifrx->dmab->addr;
 432         spdifrx->slave_config.src_addr_width = DMA_SLAVE_BUSWIDTH_4_BYTES;
 433         spdifrx->slave_config.src_maxburst = 1;
 434
 435         ret = dmaengine_slave_config(spdifrx->ctrl_chan,
 436                                      &spdifrx->slave_config);
 437         if (ret < 0) {
 438                 dev_err(dev, "dmaengine_slave_config returned error %d\n", ret);
 439                 spdifrx->ctrl_chan = NULL;
 440         }
 441
 442         return ret;
 443 };
 444
 445 static const char * const spdifrx_enum_input[] = {
 446         "in0", "in1", "in2", "in3"
 447 };
 448
 449 /*  By default CS bits are retrieved from channel A */
 450 static const char * const spdifrx_enum_cs_channel[] = {
 451         "A", "B"
 452 };
 453
 454 static SOC_ENUM_SINGLE_DECL(ctrl_enum_input,
 455                             STM32_SPDIFRX_CR, SPDIFRX_CR_INSEL_SHIFT,
 456                             spdifrx_enum_input);
 457
 458 static SOC_ENUM_SINGLE_DECL(ctrl_enum_cs_channel,
 459                             STM32_SPDIFRX_CR, SPDIFRX_CR_CHSEL_SHIFT,
 460                             spdifrx_enum_cs_channel);
 461
 462 static int stm32_spdifrx_info(struct snd_kcontrol *kcontrol,
 463                               struct snd_ctl_elem_info *uinfo)
 464 {
 465         uinfo->type = SNDRV_CTL_ELEM_TYPE_IEC958;
 466         uinfo->count = 1;
 467
 468         return 0;
 469 }
 470
 471 static int stm32_spdifrx_ub_info(struct snd_kcontrol *kcontrol,
 472                                  struct snd_ctl_elem_info *uinfo)
 473 {
 474         uinfo->type = SNDRV_CTL_ELEM_TYPE_IEC958;
 475         uinfo->count = 1;
 476
 477         return 0;
 478 }
 479
 480 static int stm32_spdifrx_get_ctrl_data(struct stm32_spdifrx_data *spdifrx)
 481 {
 482         int ret = 0;
 483
 484         memset(spdifrx->cs, 0, SPDIFRX_CS_BYTES_NB);
 485         memset(spdifrx->ub, 0, SPDIFRX_UB_BYTES_NB);
 486
 487         pinctrl_pm_select_default_state(&spdifrx->pdev->dev);
 488
 489         ret = stm32_spdifrx_dma_ctrl_start(spdifrx);
 490         if (ret < 0)
 491                 return ret;
 492
 493         ret = clk_prepare_enable(spdifrx->kclk);
 494         if (ret) {
 495                 dev_err(&spdifrx->pdev->dev, "Enable kclk failed: %d\n", ret);
 496                 return ret;
 497         }
 498
 499         ret = regmap_update_bits(spdifrx->regmap, STM32_SPDIFRX_CR,
 500                                  SPDIFRX_CR_CBDMAEN, SPDIFRX_CR_CBDMAEN);
 501         if (ret < 0)
 502                 goto end;
 503
 504         ret = stm32_spdifrx_start_sync(spdifrx);
 505         if (ret < 0)
 506                 goto end;
 507
 508         if (wait_for_completion_interruptible_timeout(&spdifrx->cs_completion,
 509                                                       msecs_to_jiffies(100))
 510                                                       <= 0) {
 511                 dev_dbg(&spdifrx->pdev->dev, "Failed to get control data\n");
 512                 ret = -EAGAIN;
 513         }
 514
 515         stm32_spdifrx_stop(spdifrx);
 516         stm32_spdifrx_dma_ctrl_stop(spdifrx);
 517
 518 end:
 519         clk_disable_unprepare(spdifrx->kclk);
 520         pinctrl_pm_select_sleep_state(&spdifrx->pdev->dev);
 521
 522         return ret;
 523 }
 524
 525 static int stm32_spdifrx_capture_get(struct snd_kcontrol *kcontrol,
 526                                      struct snd_ctl_elem_value *ucontrol)
 527 {
 528         struct snd_soc_dai *cpu_dai = snd_kcontrol_chip(kcontrol);
 529         struct stm32_spdifrx_data *spdifrx = snd_soc_dai_get_drvdata(cpu_dai);
 530
 531         stm32_spdifrx_get_ctrl_data(spdifrx);
 532
 533         ucontrol->value.iec958.status[0] = spdifrx->cs[0];
 534         ucontrol->value.iec958.status[1] = spdifrx->cs[1];
 535         ucontrol->value.iec958.status[2] = spdifrx->cs[2];
 536         ucontrol->value.iec958.status[3] = spdifrx->cs[3];
 537         ucontrol->value.iec958.status[4] = spdifrx->cs[4];
 538
 539         return 0;
 540 }
 541
 542 static int stm32_spdif_user_bits_get(struct snd_kcontrol *kcontrol,
 543                                      struct snd_ctl_elem_value *ucontrol)
 544 {
 545         struct snd_soc_dai *cpu_dai = snd_kcontrol_chip(kcontrol);
 546         struct stm32_spdifrx_data *spdifrx = snd_soc_dai_get_drvdata(cpu_dai);
 547
 548         stm32_spdifrx_get_ctrl_data(spdifrx);
 549
 550         ucontrol->value.iec958.status[0] = spdifrx->ub[0];
 551         ucontrol->value.iec958.status[1] = spdifrx->ub[1];
 552         ucontrol->value.iec958.status[2] = spdifrx->ub[2];
 553         ucontrol->value.iec958.status[3] = spdifrx->ub[3];
 554         ucontrol->value.iec958.status[4] = spdifrx->ub[4];
 555
 556         return 0;
 557 }
 558
 559 static struct snd_kcontrol_new stm32_spdifrx_iec_ctrls[] = {
 560         /* Channel status control */
 561         {
 562                 .iface = SNDRV_CTL_ELEM_IFACE_PCM,
 563                 .name = SNDRV_CTL_NAME_IEC958("", CAPTURE, DEFAULT),
 564                 .access = SNDRV_CTL_ELEM_ACCESS_READ |
 565                           SNDRV_CTL_ELEM_ACCESS_VOLATILE,
 566                 .info = stm32_spdifrx_info,
 567                 .get = stm32_spdifrx_capture_get,
 568         },
 569         /* User bits control */
 570         {
 571                 .iface = SNDRV_CTL_ELEM_IFACE_PCM,
 572                 .name = "IEC958 User Bit Capture Default",
 573                 .access = SNDRV_CTL_ELEM_ACCESS_READ |
 574                           SNDRV_CTL_ELEM_ACCESS_VOLATILE,
 575                 .info = stm32_spdifrx_ub_info,
 576                 .get = stm32_spdif_user_bits_get,
 577         },
 578 };
 579
 580 static struct snd_kcontrol_new stm32_spdifrx_ctrls[] = {
 581         SOC_ENUM("SPDIFRX input", ctrl_enum_input),
 582         SOC_ENUM("SPDIFRX CS channel", ctrl_enum_cs_channel),
 583 };
 584
 585 static int stm32_spdifrx_dai_register_ctrls(struct snd_soc_dai *cpu_dai)
 586 {
 587         int ret;
 588
 589         ret = snd_soc_add_dai_controls(cpu_dai, stm32_spdifrx_iec_ctrls,
 590                                        ARRAY_SIZE(stm32_spdifrx_iec_ctrls));
 591         if (ret < 0)
 592                 return ret;
 593
 594         return snd_soc_add_component_controls(cpu_dai->component,
 595                                               stm32_spdifrx_ctrls,
 596                                               ARRAY_SIZE(stm32_spdifrx_ctrls));
 597 }
 598
 599 static int stm32_spdifrx_dai_probe(struct snd_soc_dai *cpu_dai)
 600 {
 601         struct stm32_spdifrx_data *spdifrx = dev_get_drvdata(cpu_dai->dev);
 602
 603         spdifrx->dma_params.addr = (dma_addr_t)(spdifrx->phys_addr +
 604                                    STM32_SPDIFRX_DR);
 605         spdifrx->dma_params.maxburst = 1;
 606
 607         snd_soc_dai_init_dma_data(cpu_dai, NULL, &spdifrx->dma_params);
 608
 609         return stm32_spdifrx_dai_register_ctrls(cpu_dai);
 610 }
 611
 612 static bool stm32_spdifrx_readable_reg(struct device *dev, unsigned int reg)
 613 {
 614         switch (reg) {
 615         case STM32_SPDIFRX_CR:
 616         case STM32_SPDIFRX_IMR:
 617         case STM32_SPDIFRX_SR:
 618         case STM32_SPDIFRX_IFCR:
 619         case STM32_SPDIFRX_DR:
 620         case STM32_SPDIFRX_CSR:
 621         case STM32_SPDIFRX_DIR:
 622         case STM32_SPDIFRX_VERR:
 623         case STM32_SPDIFRX_IDR:
 624         case STM32_SPDIFRX_SIDR:
 625                 return true;
 626         default:
 627                 return false;
 628         }
 629 }
 630
 631 static bool stm32_spdifrx_volatile_reg(struct device *dev, unsigned int reg)
 632 {
 633         switch (reg) {
 634         case STM32_SPDIFRX_DR:
 635         case STM32_SPDIFRX_CSR:
 636         case STM32_SPDIFRX_SR:
 637         case STM32_SPDIFRX_DIR:
 638                 return true;
 639         default:
 640                 return false;
 641         }
 642 }
 643
 644 static bool stm32_spdifrx_writeable_reg(struct device *dev, unsigned int reg)
 645 {
 646         switch (reg) {
 647         case STM32_SPDIFRX_CR:
 648         case STM32_SPDIFRX_IMR:
 649         case STM32_SPDIFRX_IFCR:
 650                 return true;
 651         default:
 652                 return false;
 653         }
 654 }
 655
 656 static const struct regmap_config stm32_h7_spdifrx_regmap_conf = {
 657         .reg_bits = 32,
 658         .reg_stride = 4,
 659         .val_bits = 32,
 660         .max_register = STM32_SPDIFRX_SIDR,
 661         .readable_reg = stm32_spdifrx_readable_reg,
 662         .volatile_reg = stm32_spdifrx_volatile_reg,
 663         .writeable_reg = stm32_spdifrx_writeable_reg,
 664         .num_reg_defaults_raw = STM32_SPDIFRX_SIDR / sizeof(u32) + 1,
 665         .fast_io = true,
 666         .cache_type = REGCACHE_FLAT,
 667 };
 668
 669 static irqreturn_t stm32_spdifrx_isr(int irq, void *devid)
 670 {
 671         struct stm32_spdifrx_data *spdifrx = (struct stm32_spdifrx_data *)devid;
 672         struct platform_device *pdev = spdifrx->pdev;
 673         unsigned int cr, mask, sr, imr;
 674         unsigned int flags, sync_state;
 675         int err = 0, err_xrun = 0;
 676
 677         regmap_read(spdifrx->regmap, STM32_SPDIFRX_SR, &sr);
 678         regmap_read(spdifrx->regmap, STM32_SPDIFRX_IMR, &imr);
 679
 680         mask = imr & SPDIFRX_XIMR_MASK;
 681         /* SERR, TERR, FERR IRQs are generated if IFEIE is set */
 682         if (mask & SPDIFRX_IMR_IFEIE)
 683                 mask |= (SPDIFRX_IMR_IFEIE << 1) | (SPDIFRX_IMR_IFEIE << 2);
 684
 685         flags = sr & mask;
 686         if (!flags) {
 687                 dev_err(&pdev->dev, "Unexpected IRQ. rflags=%#x, imr=%#x\n",
 688                         sr, imr);
 689                 return IRQ_NONE;
 690         }
 691
 692         /* Clear IRQs */
 693         regmap_update_bits(spdifrx->regmap, STM32_SPDIFRX_IFCR,
 694                            SPDIFRX_XIFCR_MASK, flags);
 695
 696         if (flags & SPDIFRX_SR_PERR) {
 697                 dev_dbg(&pdev->dev, "Parity error\n");
 698                 err_xrun = 1;
 699         }
 700
 701         if (flags & SPDIFRX_SR_OVR) {
 702                 dev_dbg(&pdev->dev, "Overrun error\n");
 703                 err_xrun = 1;
 704         }
 705
 706         if (flags & SPDIFRX_SR_SBD)
 707                 dev_dbg(&pdev->dev, "Synchronization block detected\n");
 708
 709         if (flags & SPDIFRX_SR_SYNCD) {
 710                 dev_dbg(&pdev->dev, "Synchronization done\n");
 711
 712                 /* Enable spdifrx */
 713                 cr = SPDIFRX_CR_SPDIFENSET(SPDIFRX_SPDIFEN_ENABLE);
 714                 regmap_update_bits(spdifrx->regmap, STM32_SPDIFRX_CR,
 715                                    SPDIFRX_CR_SPDIFEN_MASK, cr);
 716         }
 717
 718         if (flags & SPDIFRX_SR_FERR) {
 719                 dev_dbg(&pdev->dev, "Frame error\n");
 720                 err = 1;
 721         }
 722
 723         if (flags & SPDIFRX_SR_SERR) {
 724                 dev_dbg(&pdev->dev, "Synchronization error\n");
 725                 err = 1;
 726         }
 727
 728         if (flags & SPDIFRX_SR_TERR) {
 729                 dev_dbg(&pdev->dev, "Timeout error\n");
 730                 err = 1;
 731         }
 732
 733         if (err) {
 734                 regmap_read(spdifrx->regmap, STM32_SPDIFRX_CR, &cr);
 735                 sync_state = FIELD_GET(SPDIFRX_CR_SPDIFEN_MASK, cr) &&
 736                              SPDIFRX_SPDIFEN_SYNC;
 737
 738                 /* SPDIFRX is in STATE_STOP. Disable SPDIFRX to clear errors */
 739                 cr = SPDIFRX_CR_SPDIFENSET(SPDIFRX_SPDIFEN_DISABLE);
 740                 regmap_update_bits(spdifrx->regmap, STM32_SPDIFRX_CR,
 741                                    SPDIFRX_CR_SPDIFEN_MASK, cr);
 742
 743                 /* If SPDIFRX was in STATE_SYNC, retry synchro */
 744                 if (sync_state) {
 745                         cr = SPDIFRX_CR_SPDIFENSET(SPDIFRX_SPDIFEN_SYNC);
 746                         regmap_update_bits(spdifrx->regmap, STM32_SPDIFRX_CR,
 747                                            SPDIFRX_CR_SPDIFEN_MASK, cr);
 748                         return IRQ_HANDLED;
 749                 }
 750
 751                 spin_lock(&spdifrx->irq_lock);
 752                 if (spdifrx->substream)
 753                         snd_pcm_stop(spdifrx->substream,
 754                                      SNDRV_PCM_STATE_DISCONNECTED);
 755                 spin_unlock(&spdifrx->irq_lock);
 756
 757                 return IRQ_HANDLED;
 758         }
 759
 760         spin_lock(&spdifrx->irq_lock);
 761         if (err_xrun && spdifrx->substream)
 762                 snd_pcm_stop_xrun(spdifrx->substream);
 763         spin_unlock(&spdifrx->irq_lock);
 764
 765         return IRQ_HANDLED;
 766 }
 767
 768 static int stm32_spdifrx_startup(struct snd_pcm_substream *substream,
 769                                  struct snd_soc_dai *cpu_dai)
 770 {
 771         struct stm32_spdifrx_data *spdifrx = snd_soc_dai_get_drvdata(cpu_dai);
 772         unsigned long flags;
 773         int ret;
 774
 775         spin_lock_irqsave(&spdifrx->irq_lock, flags);
 776         spdifrx->substream = substream;
 777         spin_unlock_irqrestore(&spdifrx->irq_lock, flags);
 778
 779         ret = clk_prepare_enable(spdifrx->kclk);
 780         if (ret)
 781                 dev_err(&spdifrx->pdev->dev, "Enable kclk failed: %d\n", ret);
 782
 783         return ret;
 784 }
 785
 786 static int stm32_spdifrx_hw_params(struct snd_pcm_substream *substream,
 787                                    struct snd_pcm_hw_params *params,
 788                                    struct snd_soc_dai *cpu_dai)
 789 {
 790         struct stm32_spdifrx_data *spdifrx = snd_soc_dai_get_drvdata(cpu_dai);
 791         int data_size = params_width(params);
 792         int fmt;
 793
 794         switch (data_size) {
 795         case 16:
 796                 fmt = SPDIFRX_DRFMT_PACKED;
 797                 break;
 798         case 32:
 799                 fmt = SPDIFRX_DRFMT_LEFT;
 800                 break;
 801         default:
 802                 dev_err(&spdifrx->pdev->dev, "Unexpected data format\n");
 803                 return -EINVAL;
 804         }
 805
 806         /*
 807          * Set buswidth to 4 bytes for all data formats.
 808          * Packed format: transfer 2 x 2 bytes samples
 809          * Left format: transfer 1 x 3 bytes samples + 1 dummy byte
 810          */
 811         spdifrx->dma_params.addr_width = DMA_SLAVE_BUSWIDTH_4_BYTES;
 812         snd_soc_dai_init_dma_data(cpu_dai, NULL, &spdifrx->dma_params);
 813
 814         return regmap_update_bits(spdifrx->regmap, STM32_SPDIFRX_CR,
 815                                   SPDIFRX_CR_DRFMT_MASK,
 816                                   SPDIFRX_CR_DRFMTSET(fmt));
 817 }
 818
 819 static int stm32_spdifrx_trigger(struct snd_pcm_substream *substream, int cmd,
 820                                  struct snd_soc_dai *cpu_dai)
 821 {
 822         struct stm32_spdifrx_data *spdifrx = snd_soc_dai_get_drvdata(cpu_dai);
 823         int ret = 0;
 824
 825         switch (cmd) {
 826         case SNDRV_PCM_TRIGGER_START:
 827         case SNDRV_PCM_TRIGGER_RESUME:
 828         case SNDRV_PCM_TRIGGER_PAUSE_RELEASE:
 829                 regmap_update_bits(spdifrx->regmap, STM32_SPDIFRX_IMR,
 830                                    SPDIFRX_IMR_OVRIE, SPDIFRX_IMR_OVRIE);
 831
 832                 regmap_update_bits(spdifrx->regmap, STM32_SPDIFRX_CR,
 833                                    SPDIFRX_CR_RXDMAEN, SPDIFRX_CR_RXDMAEN);
 834
 835                 ret = stm32_spdifrx_start_sync(spdifrx);
 836                 break;
 837         case SNDRV_PCM_TRIGGER_SUSPEND:
 838         case SNDRV_PCM_TRIGGER_PAUSE_PUSH:
 839         case SNDRV_PCM_TRIGGER_STOP:
 840                 stm32_spdifrx_stop(spdifrx);
 841                 break;
 842         default:
 843                 return -EINVAL;
 844         }
 845
 846         return ret;
 847 }
 848
 849 static void stm32_spdifrx_shutdown(struct snd_pcm_substream *substream,
 850                                    struct snd_soc_dai *cpu_dai)
 851 {
 852         struct stm32_spdifrx_data *spdifrx = snd_soc_dai_get_drvdata(cpu_dai);
 853         unsigned long flags;
 854
 855         spin_lock_irqsave(&spdifrx->irq_lock, flags);
 856         spdifrx->substream = NULL;
 857         spin_unlock_irqrestore(&spdifrx->irq_lock, flags);
 858
 859         clk_disable_unprepare(spdifrx->kclk);
 860 }
 861
 862 static const struct snd_soc_dai_ops stm32_spdifrx_pcm_dai_ops = {
 863         .startup        = stm32_spdifrx_startup,
 864         .hw_params      = stm32_spdifrx_hw_params,
 865         .trigger        = stm32_spdifrx_trigger,
 866         .shutdown       = stm32_spdifrx_shutdown,
 867 };
 868
 869 static struct snd_soc_dai_driver stm32_spdifrx_dai[] = {
 870         {
 871                 .probe = stm32_spdifrx_dai_probe,
 872                 .capture = {
 873                         .stream_name = "CPU-Capture",
 874                         .channels_min = 1,
 875                         .channels_max = 2,
 876                         .rates = SNDRV_PCM_RATE_8000_192000,
 877                         .formats = SNDRV_PCM_FMTBIT_S32_LE |
 878                                    SNDRV_PCM_FMTBIT_S16_LE,
 879                 },
 880                 .ops = &stm32_spdifrx_pcm_dai_ops,
 881         }
 882 };
 883
 884 static const struct snd_pcm_hardware stm32_spdifrx_pcm_hw = {
 885         .info = SNDRV_PCM_INFO_INTERLEAVED | SNDRV_PCM_INFO_MMAP,
 886         .buffer_bytes_max = 8 * PAGE_SIZE,
 887         .period_bytes_min = 1024,
 888         .period_bytes_max = 4 * PAGE_SIZE,
 889         .periods_min = 2,
 890         .periods_max = 8,
 891 };
 892
 893 static const struct snd_soc_component_driver stm32_spdifrx_component = {
 894         .name = "stm32-spdifrx",
 895 };
 896
 897 static const struct snd_dmaengine_pcm_config stm32_spdifrx_pcm_config = {
 898         .pcm_hardware = &stm32_spdifrx_pcm_hw,
 899         .prepare_slave_config = snd_dmaengine_pcm_prepare_slave_config,
 900 };
 901
 902 static const struct of_device_id stm32_spdifrx_ids[] = {
 903         {
 904                 .compatible = "st,stm32h7-spdifrx",
 905                 .data = &stm32_h7_spdifrx_regmap_conf
 906         },
 907         {}
 908 };
 909
 910 static int stm32_spdifrx_parse_of(struct platform_device *pdev,
 911                                   struct stm32_spdifrx_data *spdifrx)
 912 {
 913         struct device_node *np = pdev->dev.of_node;
 914         const struct of_device_id *of_id;
 915         struct resource *res;
 916
 917         if (!np)
 918                 return -ENODEV;
 919
 920         of_id = of_match_device(stm32_spdifrx_ids, &pdev->dev);
 921         if (of_id)
 922                 spdifrx->regmap_conf =
 923                         (const struct regmap_config *)of_id->data;
 924         else
 925                 return -EINVAL;
 926
 927         res = platform_get_resource(pdev, IORESOURCE_MEM, 0);
 928         spdifrx->base = devm_ioremap_resource(&pdev->dev, res);
 929         if (IS_ERR(spdifrx->base))
 930                 return PTR_ERR(spdifrx->base);
 931
 932         spdifrx->phys_addr = res->start;
 933
 934         spdifrx->kclk = devm_clk_get(&pdev->dev, "kclk");
 935         if (IS_ERR(spdifrx->kclk)) {
 936                 dev_err(&pdev->dev, "Could not get kclk\n");
 937                 return PTR_ERR(spdifrx->kclk);
 938         }
 939
 940         spdifrx->irq = platform_get_irq(pdev, 0);
 941         if (spdifrx->irq < 0)
 942                 return spdifrx->irq;
 943
 944         return 0;
 945 }
 946
 947 static int stm32_spdifrx_probe(struct platform_device *pdev)
 948 {
 949         struct stm32_spdifrx_data *spdifrx;
 950         struct reset_control *rst;
 951         const struct snd_dmaengine_pcm_config *pcm_config = NULL;
 952         u32 ver, idr;
 953         int ret;
 954
 955         spdifrx = devm_kzalloc(&pdev->dev, sizeof(*spdifrx), GFP_KERNEL);
 956         if (!spdifrx)
 957                 return -ENOMEM;
 958
 959         spdifrx->pdev = pdev;
 960         init_completion(&spdifrx->cs_completion);
 961         spin_lock_init(&spdifrx->lock);
 962         spin_lock_init(&spdifrx->irq_lock);
 963
 964         platform_set_drvdata(pdev, spdifrx);
 965
 966         ret = stm32_spdifrx_parse_of(pdev, spdifrx);
 967         if (ret)
 968                 return ret;
 969
 970         spdifrx->regmap = devm_regmap_init_mmio_clk(&pdev->dev, "kclk",
 971                                                     spdifrx->base,
 972                                                     spdifrx->regmap_conf);
 973         if (IS_ERR(spdifrx->regmap)) {
 974                 dev_err(&pdev->dev, "Regmap init failed\n");
 975                 return PTR_ERR(spdifrx->regmap);
 976         }
 977
 978         ret = devm_request_irq(&pdev->dev, spdifrx->irq, stm32_spdifrx_isr, 0,
 979                                dev_name(&pdev->dev), spdifrx);
 980         if (ret) {
 981                 dev_err(&pdev->dev, "IRQ request returned %d\n", ret);
 982                 return ret;
 983         }
 984
 985         rst = devm_reset_control_get_exclusive(&pdev->dev, NULL);
 986         if (!IS_ERR(rst)) {
 987                 reset_control_assert(rst);
 988                 udelay(2);
 989                 reset_control_deassert(rst);
 990         }
 991
 992         ret = devm_snd_soc_register_component(&pdev->dev,
 993                                               &stm32_spdifrx_component,
 994                                               stm32_spdifrx_dai,
 995                                               ARRAY_SIZE(stm32_spdifrx_dai));
 996         if (ret)
 997                 return ret;
 998
 999         ret = stm32_spdifrx_dma_ctrl_register(&pdev->dev, spdifrx);
1000         if (ret)
1001                 goto error;
1002
1003         pcm_config = &stm32_spdifrx_pcm_config;
1004         ret = devm_snd_dmaengine_pcm_register(&pdev->dev, pcm_config, 0);
1005         if (ret) {
1006                 dev_err(&pdev->dev, "PCM DMA register returned %d\n", ret);
1007                 goto error;
1008         }
1009
1010         ret = regmap_read(spdifrx->regmap, STM32_SPDIFRX_IDR, &idr);
1011         if (ret)
1012                 goto error;
1013
1014         if (idr == SPDIFRX_IPIDR_NUMBER) {
1015                 ret = regmap_read(spdifrx->regmap, STM32_SPDIFRX_VERR, &ver);
1016
1017                 dev_dbg(&pdev->dev, "SPDIFRX version: %lu.%lu registered\n",
1018                         FIELD_GET(SPDIFRX_VERR_MAJ_MASK, ver),
1019                         FIELD_GET(SPDIFRX_VERR_MIN_MASK, ver));
1020         }
1021
1022         return ret;
1023
1024 error:
1025         if (!IS_ERR(spdifrx->ctrl_chan))
1026                 dma_release_channel(spdifrx->ctrl_chan);
1027         if (spdifrx->dmab)
1028                 snd_dma_free_pages(spdifrx->dmab);
1029
1030         return ret;
1031 }
1032
1033 static int stm32_spdifrx_remove(struct platform_device *pdev)
1034 {
1035         struct stm32_spdifrx_data *spdifrx = platform_get_drvdata(pdev);
1036
1037         if (spdifrx->ctrl_chan)
1038                 dma_release_channel(spdifrx->ctrl_chan);
1039
1040         if (spdifrx->dmab)
1041                 snd_dma_free_pages(spdifrx->dmab);
1042
1043         return 0;
1044 }
1045
1046 MODULE_DEVICE_TABLE(of, stm32_spdifrx_ids);
1047
1048 #ifdef CONFIG_PM_SLEEP
1049 static int stm32_spdifrx_suspend(struct device *dev)
1050 {
1051         struct stm32_spdifrx_data *spdifrx = dev_get_drvdata(dev);
1052
1053         regcache_cache_only(spdifrx->regmap, true);
1054         regcache_mark_dirty(spdifrx->regmap);
1055
1056         return 0;
1057 }
1058
1059 static int stm32_spdifrx_resume(struct device *dev)
1060 {
1061         struct stm32_spdifrx_data *spdifrx = dev_get_drvdata(dev);
1062
1063         regcache_cache_only(spdifrx->regmap, false);
1064
1065         return regcache_sync(spdifrx->regmap);
1066 }
1067 #endif /* CONFIG_PM_SLEEP */
1068
1069 static const struct dev_pm_ops stm32_spdifrx_pm_ops = {
1070         SET_SYSTEM_SLEEP_PM_OPS(stm32_spdifrx_suspend, stm32_spdifrx_resume)
1071 };
1072
1073 static struct platform_driver stm32_spdifrx_driver = {
1074         .driver = {
1075                 .name = "st,stm32-spdifrx",
1076                 .of_match_table = stm32_spdifrx_ids,
1077                 .pm = &stm32_spdifrx_pm_ops,
1078         },
1079         .probe = stm32_spdifrx_probe,
1080         .remove = stm32_spdifrx_remove,
1081 };
1082
1083 module_platform_driver(stm32_spdifrx_driver);
1084
1085 MODULE_DESCRIPTION("STM32 Soc spdifrx Interface");
1086 MODULE_AUTHOR("Olivier Moysan, <olivier.moysan@st.com>");
1087 MODULE_ALIAS("platform:stm32-spdifrx");
1088 MODULE_LICENSE("GPL v2");