sound/soc/codecs/rt1015.c

   1 // SPDX-License-Identifier: GPL-2.0
   2 //
   3 // rt1015.c  --  RT1015 ALSA SoC audio amplifier driver
   4 //
   5 // Copyright 2019 Realtek Semiconductor Corp.
   6 //
   7 // Author: Jack Yu <jack.yu@realtek.com>
   8 //
   9 //
  10
  11 #include <linux/acpi.h>
  12 #include <linux/delay.h>
  13 #include <linux/firmware.h>
  14 #include <linux/fs.h>
  15 #include <linux/gpio.h>
  16 #include <linux/i2c.h>
  17 #include <linux/init.h>
  18 #include <linux/module.h>
  19 #include <linux/moduleparam.h>
  20 #include <linux/platform_device.h>
  21 #include <linux/pm.h>
  22 #include <linux/regmap.h>
  23 #include <sound/core.h>
  24 #include <sound/initval.h>
  25 #include <sound/pcm.h>
  26 #include <sound/pcm_params.h>
  27 #include <sound/rt1015.h>
  28 #include <sound/soc-dapm.h>
  29 #include <sound/soc.h>
  30 #include <sound/tlv.h>
  31
  32 #include "rl6231.h"
  33 #include "rt1015.h"
  34
  35 static const struct rt1015_platform_data i2s_default_platform_data = {
  36         .power_up_delay_ms = 50,
  37 };
  38
  39 static const struct reg_default rt1015_reg[] = {
  40         { 0x0000, 0x0000 },
  41         { 0x0004, 0xa000 },
  42         { 0x0006, 0x0003 },
  43         { 0x000a, 0x081e },
  44         { 0x000c, 0x0006 },
  45         { 0x000e, 0x0000 },
  46         { 0x0010, 0x0000 },
  47         { 0x0012, 0x0000 },
  48         { 0x0014, 0x0000 },
  49         { 0x0016, 0x0000 },
  50         { 0x0018, 0x0000 },
  51         { 0x0020, 0x8000 },
  52         { 0x0022, 0x8043 },
  53         { 0x0076, 0x0000 },
  54         { 0x0078, 0x0000 },
  55         { 0x007a, 0x0002 },
  56         { 0x007c, 0x10ec },
  57         { 0x007d, 0x1015 },
  58         { 0x00f0, 0x5000 },
  59         { 0x00f2, 0x004c },
  60         { 0x00f3, 0xecfe },
  61         { 0x00f4, 0x0000 },
  62         { 0x00f6, 0x0400 },
  63         { 0x0100, 0x0028 },
  64         { 0x0102, 0xff02 },
  65         { 0x0104, 0xa213 },
  66         { 0x0106, 0x200c },
  67         { 0x010c, 0x0000 },
  68         { 0x010e, 0x0058 },
  69         { 0x0111, 0x0200 },
  70         { 0x0112, 0x0400 },
  71         { 0x0114, 0x0022 },
  72         { 0x0116, 0x0000 },
  73         { 0x0118, 0x0000 },
  74         { 0x011a, 0x0123 },
  75         { 0x011c, 0x4567 },
  76         { 0x0300, 0x203d },
  77         { 0x0302, 0x001e },
  78         { 0x0311, 0x0000 },
  79         { 0x0313, 0x6014 },
  80         { 0x0314, 0x00a2 },
  81         { 0x031a, 0x00a0 },
  82         { 0x031c, 0x001f },
  83         { 0x031d, 0xffff },
  84         { 0x031e, 0x0000 },
  85         { 0x031f, 0x0000 },
  86         { 0x0320, 0x0000 },
  87         { 0x0321, 0x0000 },
  88         { 0x0322, 0xd7df },
  89         { 0x0328, 0x10b2 },
  90         { 0x0329, 0x0175 },
  91         { 0x032a, 0x36ad },
  92         { 0x032b, 0x7e55 },
  93         { 0x032c, 0x0520 },
  94         { 0x032d, 0xaa00 },
  95         { 0x032e, 0x570e },
  96         { 0x0330, 0xe180 },
  97         { 0x0332, 0x0034 },
  98         { 0x0334, 0x0001 },
  99         { 0x0336, 0x0010 },
 100         { 0x0338, 0x0000 },
 101         { 0x04fa, 0x0030 },
 102         { 0x04fc, 0x35c8 },
 103         { 0x04fe, 0x0800 },
 104         { 0x0500, 0x0400 },
 105         { 0x0502, 0x1000 },
 106         { 0x0504, 0x0000 },
 107         { 0x0506, 0x04ff },
 108         { 0x0508, 0x0010 },
 109         { 0x050a, 0x001a },
 110         { 0x0519, 0x1c68 },
 111         { 0x051a, 0x0ccc },
 112         { 0x051b, 0x0666 },
 113         { 0x051d, 0x0000 },
 114         { 0x051f, 0x0000 },
 115         { 0x0536, 0x061c },
 116         { 0x0538, 0x0000 },
 117         { 0x053a, 0x0000 },
 118         { 0x053c, 0x0000 },
 119         { 0x053d, 0x0000 },
 120         { 0x053e, 0x0000 },
 121         { 0x053f, 0x0000 },
 122         { 0x0540, 0x0000 },
 123         { 0x0541, 0x0000 },
 124         { 0x0542, 0x0000 },
 125         { 0x0543, 0x0000 },
 126         { 0x0544, 0x0000 },
 127         { 0x0568, 0x0000 },
 128         { 0x056a, 0x0000 },
 129         { 0x1000, 0x0040 },
 130         { 0x1002, 0x5405 },
 131         { 0x1006, 0x5515 },
 132         { 0x1007, 0x05f7 },
 133         { 0x1009, 0x0b0a },
 134         { 0x100a, 0x00ef },
 135         { 0x100d, 0x0003 },
 136         { 0x1010, 0xa433 },
 137         { 0x1020, 0x0000 },
 138         { 0x1200, 0x5a01 },
 139         { 0x1202, 0x6524 },
 140         { 0x1204, 0x1f00 },
 141         { 0x1206, 0x0000 },
 142         { 0x1208, 0x0000 },
 143         { 0x120a, 0x0000 },
 144         { 0x120c, 0x0000 },
 145         { 0x120e, 0x0000 },
 146         { 0x1210, 0x0000 },
 147         { 0x1212, 0x0000 },
 148         { 0x1300, 0x10a1 },
 149         { 0x1302, 0x12ff },
 150         { 0x1304, 0x0400 },
 151         { 0x1305, 0x0844 },
 152         { 0x1306, 0x4611 },
 153         { 0x1308, 0x555e },
 154         { 0x130a, 0x0000 },
 155         { 0x130c, 0x2000 },
 156         { 0x130e, 0x0100 },
 157         { 0x130f, 0x0001 },
 158         { 0x1310, 0x0000 },
 159         { 0x1312, 0x0000 },
 160         { 0x1314, 0x0000 },
 161         { 0x1316, 0x0000 },
 162         { 0x1318, 0x0000 },
 163         { 0x131a, 0x0000 },
 164         { 0x1322, 0x0029 },
 165         { 0x1323, 0x4a52 },
 166         { 0x1324, 0x002c },
 167         { 0x1325, 0x0b02 },
 168         { 0x1326, 0x002d },
 169         { 0x1327, 0x6b5a },
 170         { 0x1328, 0x002e },
 171         { 0x1329, 0xcbb2 },
 172         { 0x132a, 0x0030 },
 173         { 0x132b, 0x2c0b },
 174         { 0x1330, 0x0031 },
 175         { 0x1331, 0x8c63 },
 176         { 0x1332, 0x0032 },
 177         { 0x1333, 0xecbb },
 178         { 0x1334, 0x0034 },
 179         { 0x1335, 0x4d13 },
 180         { 0x1336, 0x0037 },
 181         { 0x1337, 0x0dc3 },
 182         { 0x1338, 0x003d },
 183         { 0x1339, 0xef7b },
 184         { 0x133a, 0x0044 },
 185         { 0x133b, 0xd134 },
 186         { 0x133c, 0x0047 },
 187         { 0x133d, 0x91e4 },
 188         { 0x133e, 0x004d },
 189         { 0x133f, 0xc370 },
 190         { 0x1340, 0x0053 },
 191         { 0x1341, 0xf4fd },
 192         { 0x1342, 0x0060 },
 193         { 0x1343, 0x5816 },
 194         { 0x1344, 0x006c },
 195         { 0x1345, 0xbb2e },
 196         { 0x1346, 0x0072 },
 197         { 0x1347, 0xecbb },
 198         { 0x1348, 0x0076 },
 199         { 0x1349, 0x5d97 },
 200 };
 201
 202 static bool rt1015_volatile_register(struct device *dev, unsigned int reg)
 203 {
 204         switch (reg) {
 205         case RT1015_RESET:
 206         case RT1015_CLK_DET:
 207         case RT1015_SIL_DET:
 208         case RT1015_VER_ID:
 209         case RT1015_VENDOR_ID:
 210         case RT1015_DEVICE_ID:
 211         case RT1015_PRO_ALT:
 212         case RT1015_DAC3:
 213         case RT1015_VBAT_TEST_OUT1:
 214         case RT1015_VBAT_TEST_OUT2:
 215         case RT1015_VBAT_PROT_ATT:
 216         case RT1015_VBAT_DET_CODE:
 217         case RT1015_SMART_BST_CTRL1:
 218         case RT1015_SPK_DC_DETECT1:
 219         case RT1015_SPK_DC_DETECT4:
 220         case RT1015_SPK_DC_DETECT5:
 221         case RT1015_DC_CALIB_CLSD1:
 222         case RT1015_DC_CALIB_CLSD5:
 223         case RT1015_DC_CALIB_CLSD6:
 224         case RT1015_DC_CALIB_CLSD7:
 225         case RT1015_DC_CALIB_CLSD8:
 226         case RT1015_S_BST_TIMING_INTER1:
 227         case RT1015_OSCK_STA:
 228         case RT1015_MONO_DYNA_CTRL1:
 229         case RT1015_MONO_DYNA_CTRL5:
 230                 return true;
 231
 232         default:
 233                 return false;
 234         }
 235 }
 236
 237 static bool rt1015_readable_register(struct device *dev, unsigned int reg)
 238 {
 239         switch (reg) {
 240         case RT1015_RESET:
 241         case RT1015_CLK2:
 242         case RT1015_CLK3:
 243         case RT1015_PLL1:
 244         case RT1015_PLL2:
 245         case RT1015_DUM_RW1:
 246         case RT1015_DUM_RW2:
 247         case RT1015_DUM_RW3:
 248         case RT1015_DUM_RW4:
 249         case RT1015_DUM_RW5:
 250         case RT1015_DUM_RW6:
 251         case RT1015_CLK_DET:
 252         case RT1015_SIL_DET:
 253         case RT1015_CUSTOMER_ID:
 254         case RT1015_PCODE_FWVER:
 255         case RT1015_VER_ID:
 256         case RT1015_VENDOR_ID:
 257         case RT1015_DEVICE_ID:
 258         case RT1015_PAD_DRV1:
 259         case RT1015_PAD_DRV2:
 260         case RT1015_GAT_BOOST:
 261         case RT1015_PRO_ALT:
 262         case RT1015_OSCK_STA:
 263         case RT1015_MAN_I2C:
 264         case RT1015_DAC1:
 265         case RT1015_DAC2:
 266         case RT1015_DAC3:
 267         case RT1015_ADC1:
 268         case RT1015_ADC2:
 269         case RT1015_TDM_MASTER:
 270         case RT1015_TDM_TCON:
 271         case RT1015_TDM1_1:
 272         case RT1015_TDM1_2:
 273         case RT1015_TDM1_3:
 274         case RT1015_TDM1_4:
 275         case RT1015_TDM1_5:
 276         case RT1015_MIXER1:
 277         case RT1015_MIXER2:
 278         case RT1015_ANA_PROTECT1:
 279         case RT1015_ANA_CTRL_SEQ1:
 280         case RT1015_ANA_CTRL_SEQ2:
 281         case RT1015_VBAT_DET_DEB:
 282         case RT1015_VBAT_VOLT_DET1:
 283         case RT1015_VBAT_VOLT_DET2:
 284         case RT1015_VBAT_TEST_OUT1:
 285         case RT1015_VBAT_TEST_OUT2:
 286         case RT1015_VBAT_PROT_ATT:
 287         case RT1015_VBAT_DET_CODE:
 288         case RT1015_PWR1:
 289         case RT1015_PWR4:
 290         case RT1015_PWR5:
 291         case RT1015_PWR6:
 292         case RT1015_PWR7:
 293         case RT1015_PWR8:
 294         case RT1015_PWR9:
 295         case RT1015_CLASSD_SEQ:
 296         case RT1015_SMART_BST_CTRL1:
 297         case RT1015_SMART_BST_CTRL2:
 298         case RT1015_ANA_CTRL1:
 299         case RT1015_ANA_CTRL2:
 300         case RT1015_PWR_STATE_CTRL:
 301         case RT1015_MONO_DYNA_CTRL:
 302         case RT1015_MONO_DYNA_CTRL1:
 303         case RT1015_MONO_DYNA_CTRL2:
 304         case RT1015_MONO_DYNA_CTRL3:
 305         case RT1015_MONO_DYNA_CTRL4:
 306         case RT1015_MONO_DYNA_CTRL5:
 307         case RT1015_SPK_VOL:
 308         case RT1015_SHORT_DETTOP1:
 309         case RT1015_SHORT_DETTOP2:
 310         case RT1015_SPK_DC_DETECT1:
 311         case RT1015_SPK_DC_DETECT2:
 312         case RT1015_SPK_DC_DETECT3:
 313         case RT1015_SPK_DC_DETECT4:
 314         case RT1015_SPK_DC_DETECT5:
 315         case RT1015_BAT_RPO_STEP1:
 316         case RT1015_BAT_RPO_STEP2:
 317         case RT1015_BAT_RPO_STEP3:
 318         case RT1015_BAT_RPO_STEP4:
 319         case RT1015_BAT_RPO_STEP5:
 320         case RT1015_BAT_RPO_STEP6:
 321         case RT1015_BAT_RPO_STEP7:
 322         case RT1015_BAT_RPO_STEP8:
 323         case RT1015_BAT_RPO_STEP9:
 324         case RT1015_BAT_RPO_STEP10:
 325         case RT1015_BAT_RPO_STEP11:
 326         case RT1015_BAT_RPO_STEP12:
 327         case RT1015_SPREAD_SPEC1:
 328         case RT1015_SPREAD_SPEC2:
 329         case RT1015_PAD_STATUS:
 330         case RT1015_PADS_PULLING_CTRL1:
 331         case RT1015_PADS_DRIVING:
 332         case RT1015_SYS_RST1:
 333         case RT1015_SYS_RST2:
 334         case RT1015_SYS_GATING1:
 335         case RT1015_TEST_MODE1:
 336         case RT1015_TEST_MODE2:
 337         case RT1015_TIMING_CTRL1:
 338         case RT1015_PLL_INT:
 339         case RT1015_TEST_OUT1:
 340         case RT1015_DC_CALIB_CLSD1:
 341         case RT1015_DC_CALIB_CLSD2:
 342         case RT1015_DC_CALIB_CLSD3:
 343         case RT1015_DC_CALIB_CLSD4:
 344         case RT1015_DC_CALIB_CLSD5:
 345         case RT1015_DC_CALIB_CLSD6:
 346         case RT1015_DC_CALIB_CLSD7:
 347         case RT1015_DC_CALIB_CLSD8:
 348         case RT1015_DC_CALIB_CLSD9:
 349         case RT1015_DC_CALIB_CLSD10:
 350         case RT1015_CLSD_INTERNAL1:
 351         case RT1015_CLSD_INTERNAL2:
 352         case RT1015_CLSD_INTERNAL3:
 353         case RT1015_CLSD_INTERNAL4:
 354         case RT1015_CLSD_INTERNAL5:
 355         case RT1015_CLSD_INTERNAL6:
 356         case RT1015_CLSD_INTERNAL7:
 357         case RT1015_CLSD_INTERNAL8:
 358         case RT1015_CLSD_INTERNAL9:
 359         case RT1015_CLSD_OCP_CTRL:
 360         case RT1015_VREF_LV:
 361         case RT1015_MBIAS1:
 362         case RT1015_MBIAS2:
 363         case RT1015_MBIAS3:
 364         case RT1015_MBIAS4:
 365         case RT1015_VREF_LV1:
 366         case RT1015_S_BST_TIMING_INTER1:
 367         case RT1015_S_BST_TIMING_INTER2:
 368         case RT1015_S_BST_TIMING_INTER3:
 369         case RT1015_S_BST_TIMING_INTER4:
 370         case RT1015_S_BST_TIMING_INTER5:
 371         case RT1015_S_BST_TIMING_INTER6:
 372         case RT1015_S_BST_TIMING_INTER7:
 373         case RT1015_S_BST_TIMING_INTER8:
 374         case RT1015_S_BST_TIMING_INTER9:
 375         case RT1015_S_BST_TIMING_INTER10:
 376         case RT1015_S_BST_TIMING_INTER11:
 377         case RT1015_S_BST_TIMING_INTER12:
 378         case RT1015_S_BST_TIMING_INTER13:
 379         case RT1015_S_BST_TIMING_INTER14:
 380         case RT1015_S_BST_TIMING_INTER15:
 381         case RT1015_S_BST_TIMING_INTER16:
 382         case RT1015_S_BST_TIMING_INTER17:
 383         case RT1015_S_BST_TIMING_INTER18:
 384         case RT1015_S_BST_TIMING_INTER19:
 385         case RT1015_S_BST_TIMING_INTER20:
 386         case RT1015_S_BST_TIMING_INTER21:
 387         case RT1015_S_BST_TIMING_INTER22:
 388         case RT1015_S_BST_TIMING_INTER23:
 389         case RT1015_S_BST_TIMING_INTER24:
 390         case RT1015_S_BST_TIMING_INTER25:
 391         case RT1015_S_BST_TIMING_INTER26:
 392         case RT1015_S_BST_TIMING_INTER27:
 393         case RT1015_S_BST_TIMING_INTER28:
 394         case RT1015_S_BST_TIMING_INTER29:
 395         case RT1015_S_BST_TIMING_INTER30:
 396         case RT1015_S_BST_TIMING_INTER31:
 397         case RT1015_S_BST_TIMING_INTER32:
 398         case RT1015_S_BST_TIMING_INTER33:
 399         case RT1015_S_BST_TIMING_INTER34:
 400         case RT1015_S_BST_TIMING_INTER35:
 401         case RT1015_S_BST_TIMING_INTER36:
 402                 return true;
 403
 404         default:
 405                 return false;
 406         }
 407 }
 408
 409 static const DECLARE_TLV_DB_SCALE(dac_vol_tlv, -9525, 75, 0);
 410
 411 static const char * const rt1015_din_source_select[] = {
 412         "Left",
 413         "Right",
 414         "Left + Right average",
 415 };
 416
 417 static SOC_ENUM_SINGLE_DECL(rt1015_mono_lr_sel, RT1015_PAD_DRV2, 4,
 418         rt1015_din_source_select);
 419
 420 static const char * const rt1015_boost_mode[] = {
 421         "Bypass", "Adaptive", "Fixed Adaptive"
 422 };
 423
 424 static SOC_ENUM_SINGLE_DECL(rt1015_boost_mode_enum, 0, 0,
 425         rt1015_boost_mode);
 426
 427 static int rt1015_boost_mode_get(struct snd_kcontrol *kcontrol,
 428                 struct snd_ctl_elem_value *ucontrol)
 429 {
 430         struct snd_soc_component *component =
 431                 snd_soc_kcontrol_component(kcontrol);
 432         struct rt1015_priv *rt1015 =
 433                 snd_soc_component_get_drvdata(component);
 434
 435         ucontrol->value.integer.value[0] = rt1015->boost_mode;
 436
 437         return 0;
 438 }
 439
 440 static int rt1015_boost_mode_put(struct snd_kcontrol *kcontrol,
 441                 struct snd_ctl_elem_value *ucontrol)
 442 {
 443         struct snd_soc_component *component =
 444                 snd_soc_kcontrol_component(kcontrol);
 445         struct rt1015_priv *rt1015 =
 446                 snd_soc_component_get_drvdata(component);
 447         int boost_mode = ucontrol->value.integer.value[0];
 448
 449         switch (boost_mode) {
 450         case BYPASS:
 451                 snd_soc_component_update_bits(component,
 452                         RT1015_SMART_BST_CTRL1, RT1015_ABST_AUTO_EN_MASK |
 453                         RT1015_ABST_FIX_TGT_MASK | RT1015_BYPASS_SWR_REG_MASK,
 454                         RT1015_ABST_REG_MODE | RT1015_ABST_FIX_TGT_DIS |
 455                         RT1015_BYPASS_SWRREG_BYPASS);
 456                 break;
 457         case ADAPTIVE:
 458                 snd_soc_component_update_bits(component,
 459                         RT1015_SMART_BST_CTRL1, RT1015_ABST_AUTO_EN_MASK |
 460                         RT1015_ABST_FIX_TGT_MASK | RT1015_BYPASS_SWR_REG_MASK,
 461                         RT1015_ABST_AUTO_MODE | RT1015_ABST_FIX_TGT_DIS |
 462                         RT1015_BYPASS_SWRREG_PASS);
 463                 break;
 464         case FIXED_ADAPTIVE:
 465                 snd_soc_component_update_bits(component,
 466                         RT1015_SMART_BST_CTRL1, RT1015_ABST_AUTO_EN_MASK |
 467                         RT1015_ABST_FIX_TGT_MASK | RT1015_BYPASS_SWR_REG_MASK,
 468                         RT1015_ABST_AUTO_MODE | RT1015_ABST_FIX_TGT_EN |
 469                         RT1015_BYPASS_SWRREG_PASS);
 470                 break;
 471         default:
 472                 dev_err(component->dev, "Unknown boost control.\n");
 473                 return -EINVAL;
 474         }
 475
 476         rt1015->boost_mode = boost_mode;
 477
 478         return 0;
 479 }
 480
 481 static int rt1015_bypass_boost_get(struct snd_kcontrol *kcontrol,
 482                 struct snd_ctl_elem_value *ucontrol)
 483 {
 484         struct snd_soc_component *component =
 485                 snd_soc_kcontrol_component(kcontrol);
 486         struct rt1015_priv *rt1015 =
 487                 snd_soc_component_get_drvdata(component);
 488
 489         ucontrol->value.integer.value[0] = rt1015->bypass_boost;
 490
 491         return 0;
 492 }
 493
 494 static void rt1015_calibrate(struct rt1015_priv *rt1015)
 495 {
 496         struct snd_soc_component *component = rt1015->component;
 497         struct regmap *regmap = rt1015->regmap;
 498
 499         snd_soc_dapm_mutex_lock(&component->dapm);
 500         regcache_cache_bypass(regmap, true);
 501
 502         regmap_write(regmap, RT1015_CLK_DET, 0x0000);
 503         regmap_write(regmap, RT1015_PWR4, 0x00B2);
 504         regmap_write(regmap, RT1015_PWR_STATE_CTRL, 0x0009);
 505         msleep(100);
 506         regmap_write(regmap, RT1015_PWR_STATE_CTRL, 0x000A);
 507         msleep(100);
 508         regmap_write(regmap, RT1015_PWR_STATE_CTRL, 0x000C);
 509         msleep(100);
 510         regmap_write(regmap, RT1015_CLSD_INTERNAL8, 0x2028);
 511         regmap_write(regmap, RT1015_CLSD_INTERNAL9, 0x0140);
 512         regmap_write(regmap, RT1015_PWR_STATE_CTRL, 0x000D);
 513         msleep(300);
 514         regmap_write(regmap, RT1015_PWR_STATE_CTRL, 0x0008);
 515         regmap_write(regmap, RT1015_SYS_RST1, 0x05F5);
 516
 517         regcache_cache_bypass(regmap, false);
 518         regcache_mark_dirty(regmap);
 519         regcache_sync(regmap);
 520         snd_soc_dapm_mutex_unlock(&component->dapm);
 521 }
 522
 523 static int rt1015_bypass_boost_put(struct snd_kcontrol *kcontrol,
 524                 struct snd_ctl_elem_value *ucontrol)
 525 {
 526         struct snd_soc_component *component =
 527                 snd_soc_kcontrol_component(kcontrol);
 528         struct rt1015_priv *rt1015 =
 529                 snd_soc_component_get_drvdata(component);
 530
 531         if (rt1015->dac_is_used) {
 532                 dev_err(component->dev, "DAC is being used!\n");
 533                 return -EBUSY;
 534         }
 535
 536         rt1015->bypass_boost = ucontrol->value.integer.value[0];
 537         if (rt1015->bypass_boost == RT1015_Bypass_Boost &&
 538                         !rt1015->cali_done) {
 539                 rt1015_calibrate(rt1015);
 540                 rt1015->cali_done = 1;
 541
 542                 regmap_write(rt1015->regmap, RT1015_MONO_DYNA_CTRL, 0x0010);
 543         }
 544
 545         return 0;
 546 }
 547
 548 static void rt1015_flush_work(struct work_struct *work)
 549 {
 550         struct rt1015_priv *rt1015 = container_of(work, struct rt1015_priv,
 551                                                 flush_work.work);
 552         struct snd_soc_component *component = rt1015->component;
 553         unsigned int val, i;
 554
 555         for (i = 0; i < 200; ++i) {
 556                 usleep_range(1000, 1500);
 557                 dev_dbg(component->dev, "Flush DAC (retry:%u)\n", i);
 558                 regmap_read(rt1015->regmap, RT1015_CLK_DET, &val);
 559                 if (val & 0x800)
 560                         break;
 561         }
 562
 563         regmap_write(rt1015->regmap, RT1015_SYS_RST1, 0x0597);
 564         regmap_write(rt1015->regmap, RT1015_SYS_RST1, 0x05f7);
 565         regmap_write(rt1015->regmap, RT1015_MAN_I2C, 0x0028);
 566
 567         if (val & 0x800)
 568                 dev_dbg(component->dev, "Flush DAC completed.\n");
 569         else
 570                 dev_warn(component->dev, "Fail to flush DAC data.\n");
 571 }
 572
 573 static const struct snd_kcontrol_new rt1015_snd_controls[] = {
 574         SOC_SINGLE_TLV("DAC Playback Volume", RT1015_DAC1, RT1015_DAC_VOL_SFT,
 575                 127, 0, dac_vol_tlv),
 576         SOC_DOUBLE("DAC Playback Switch", RT1015_DAC3,
 577                 RT1015_DA_MUTE_SFT, RT1015_DVOL_MUTE_FLAG_SFT, 1, 1),
 578         SOC_ENUM_EXT("Boost Mode", rt1015_boost_mode_enum,
 579                 rt1015_boost_mode_get, rt1015_boost_mode_put),
 580         SOC_ENUM("Mono LR Select", rt1015_mono_lr_sel),
 581         SOC_SINGLE_EXT("Bypass Boost", SND_SOC_NOPM, 0, 1, 0,
 582                 rt1015_bypass_boost_get, rt1015_bypass_boost_put),
 583 };
 584
 585 static int rt1015_is_sys_clk_from_pll(struct snd_soc_dapm_widget *source,
 586                          struct snd_soc_dapm_widget *sink)
 587 {
 588         struct snd_soc_component *component =
 589                 snd_soc_dapm_to_component(source->dapm);
 590         struct rt1015_priv *rt1015 = snd_soc_component_get_drvdata(component);
 591
 592         if (rt1015->sysclk_src == RT1015_SCLK_S_PLL)
 593                 return 1;
 594         else
 595                 return 0;
 596 }
 597
 598 static int r1015_dac_event(struct snd_soc_dapm_widget *w,
 599         struct snd_kcontrol *kcontrol, int event)
 600 {
 601         struct snd_soc_component *component =
 602                 snd_soc_dapm_to_component(w->dapm);
 603         struct rt1015_priv *rt1015 = snd_soc_component_get_drvdata(component);
 604
 605         switch (event) {
 606         case SND_SOC_DAPM_PRE_PMU:
 607                 rt1015->dac_is_used = 1;
 608                 if (rt1015->bypass_boost == RT1015_Enable_Boost) {
 609                         snd_soc_component_write(component,
 610                                 RT1015_SYS_RST1, 0x05f7);
 611                         snd_soc_component_write(component,
 612                                 RT1015_SYS_RST2, 0x0b0a);
 613                         snd_soc_component_write(component,
 614                                 RT1015_GAT_BOOST, 0xacfe);
 615                         snd_soc_component_write(component,
 616                                 RT1015_PWR9, 0xaa00);
 617                         snd_soc_component_write(component,
 618                                 RT1015_GAT_BOOST, 0xecfe);
 619                 } else {
 620                         snd_soc_component_write(component,
 621                                 0x032d, 0xaa60);
 622                         snd_soc_component_write(component,
 623                                 RT1015_SYS_RST1, 0x05f7);
 624                         snd_soc_component_write(component,
 625                                 RT1015_SYS_RST2, 0x0b0a);
 626                         snd_soc_component_write(component,
 627                                 RT1015_PWR_STATE_CTRL, 0x008e);
 628                 }
 629                 break;
 630
 631         case SND_SOC_DAPM_POST_PMU:
 632                 regmap_write(rt1015->regmap, RT1015_MAN_I2C, 0x00a8);
 633                 break;
 634
 635         case SND_SOC_DAPM_POST_PMD:
 636                 if (rt1015->bypass_boost == RT1015_Enable_Boost) {
 637                         snd_soc_component_write(component,
 638                                 RT1015_PWR9, 0xa800);
 639                         snd_soc_component_write(component,
 640                                 RT1015_SYS_RST1, 0x05f5);
 641                         snd_soc_component_write(component,
 642                                 RT1015_SYS_RST2, 0x0b9a);
 643                 } else {
 644                         snd_soc_component_write(component,
 645                                 0x032d, 0xaa60);
 646                         snd_soc_component_write(component,
 647                                 RT1015_PWR_STATE_CTRL, 0x0088);
 648                         snd_soc_component_write(component,
 649                                 RT1015_SYS_RST1, 0x05f5);
 650                         snd_soc_component_write(component,
 651                                 RT1015_SYS_RST2, 0x0b9a);
 652                 }
 653                 rt1015->dac_is_used = 0;
 654
 655                 cancel_delayed_work_sync(&rt1015->flush_work);
 656                 break;
 657
 658         default:
 659                 break;
 660         }
 661         return 0;
 662 }
 663
 664 static int rt1015_amp_drv_event(struct snd_soc_dapm_widget *w,
 665         struct snd_kcontrol *kcontrol, int event)
 666 {
 667         struct snd_soc_component *component =
 668                 snd_soc_dapm_to_component(w->dapm);
 669         struct rt1015_priv *rt1015 = snd_soc_component_get_drvdata(component);
 670
 671         switch (event) {
 672         case SND_SOC_DAPM_POST_PMU:
 673                 if (rt1015->hw_config == RT1015_HW_28)
 674                         schedule_delayed_work(&rt1015->flush_work, msecs_to_jiffies(10));
 675                 msleep(rt1015->pdata.power_up_delay_ms);
 676                 break;
 677         default:
 678                 break;
 679         }
 680         return 0;
 681 }
 682
 683 static const struct snd_soc_dapm_widget rt1015_dapm_widgets[] = {
 684         SND_SOC_DAPM_SUPPLY("PLL", RT1015_PWR1, RT1015_PWR_PLL_BIT, 0,
 685                 NULL, 0),
 686         SND_SOC_DAPM_AIF_IN("AIFRX", "AIF Playback", 0, SND_SOC_NOPM, 0, 0),
 687         SND_SOC_DAPM_DAC_E("DAC", NULL, SND_SOC_NOPM, 0, 0,
 688                 r1015_dac_event, SND_SOC_DAPM_PRE_PMU | SND_SOC_DAPM_POST_PMU |
 689                 SND_SOC_DAPM_POST_PMD),
 690         SND_SOC_DAPM_OUT_DRV_E("Amp Drv", SND_SOC_NOPM, 0, 0, NULL, 0,
 691                         rt1015_amp_drv_event, SND_SOC_DAPM_POST_PMU),
 692         SND_SOC_DAPM_OUTPUT("SPO"),
 693 };
 694
 695 static const struct snd_soc_dapm_route rt1015_dapm_routes[] = {
 696         { "DAC", NULL, "AIFRX" },
 697         { "DAC", NULL, "PLL", rt1015_is_sys_clk_from_pll},
 698         { "Amp Drv", NULL, "DAC" },
 699         { "SPO", NULL, "Amp Drv" },
 700 };
 701
 702 static int rt1015_hw_params(struct snd_pcm_substream *substream,
 703         struct snd_pcm_hw_params *params, struct snd_soc_dai *dai)
 704 {
 705         struct snd_soc_component *component = dai->component;
 706         struct rt1015_priv *rt1015 = snd_soc_component_get_drvdata(component);
 707         int pre_div, bclk_ms, frame_size, lrck;
 708         unsigned int val_len = 0;
 709
 710         lrck = params_rate(params);
 711         pre_div = rl6231_get_clk_info(rt1015->sysclk, lrck);
 712         if (pre_div < 0) {
 713                 dev_err(component->dev, "Unsupported clock rate\n");
 714                 return -EINVAL;
 715         }
 716
 717         frame_size = snd_soc_params_to_frame_size(params);
 718         if (frame_size < 0) {
 719                 dev_err(component->dev, "Unsupported frame size: %d\n",
 720                         frame_size);
 721                 return -EINVAL;
 722         }
 723
 724         bclk_ms = frame_size > 32;
 725
 726         dev_dbg(component->dev, "bclk_ms is %d and pre_div is %d for iis %d\n",
 727                                 bclk_ms, pre_div, dai->id);
 728
 729         dev_dbg(component->dev, "lrck is %dHz and pre_div is %d for iis %d\n",
 730                                 lrck, pre_div, dai->id);
 731
 732         switch (params_width(params)) {
 733         case 16:
 734                 break;
 735         case 20:
 736                 val_len = RT1015_I2S_DL_20;
 737                 break;
 738         case 24:
 739                 val_len = RT1015_I2S_DL_24;
 740                 break;
 741         case 8:
 742                 val_len = RT1015_I2S_DL_8;
 743                 break;
 744         default:
 745                 return -EINVAL;
 746         }
 747
 748         snd_soc_component_update_bits(component, RT1015_TDM_MASTER,
 749                 RT1015_I2S_DL_MASK, val_len);
 750         snd_soc_component_update_bits(component, RT1015_CLK2,
 751                 RT1015_FS_PD_MASK, pre_div << RT1015_FS_PD_SFT);
 752
 753         return 0;
 754 }
 755
 756 static int rt1015_set_dai_fmt(struct snd_soc_dai *dai, unsigned int fmt)
 757 {
 758         struct snd_soc_component *component = dai->component;
 759         unsigned int reg_val = 0, reg_val2 = 0;
 760
 761         switch (fmt & SND_SOC_DAIFMT_MASTER_MASK) {
 762         case SND_SOC_DAIFMT_CBM_CFM:
 763                 reg_val |= RT1015_TCON_TDM_MS_M;
 764                 break;
 765         case SND_SOC_DAIFMT_CBS_CFS:
 766                 reg_val |= RT1015_TCON_TDM_MS_S;
 767                 break;
 768         default:
 769                 return -EINVAL;
 770         }
 771
 772         switch (fmt & SND_SOC_DAIFMT_INV_MASK) {
 773         case SND_SOC_DAIFMT_NB_NF:
 774                 break;
 775         case SND_SOC_DAIFMT_IB_NF:
 776                 reg_val2 |= RT1015_TDM_INV_BCLK;
 777                 break;
 778         default:
 779                 return -EINVAL;
 780         }
 781
 782         switch (fmt & SND_SOC_DAIFMT_FORMAT_MASK) {
 783         case SND_SOC_DAIFMT_I2S:
 784                 break;
 785
 786         case SND_SOC_DAIFMT_LEFT_J:
 787                 reg_val |= RT1015_I2S_M_DF_LEFT;
 788                 break;
 789
 790         case SND_SOC_DAIFMT_DSP_A:
 791                 reg_val |= RT1015_I2S_M_DF_PCM_A;
 792                 break;
 793
 794         case SND_SOC_DAIFMT_DSP_B:
 795                 reg_val |= RT1015_I2S_M_DF_PCM_B;
 796                 break;
 797
 798         default:
 799                 return -EINVAL;
 800         }
 801
 802         snd_soc_component_update_bits(component, RT1015_TDM_MASTER,
 803                         RT1015_TCON_TDM_MS_MASK | RT1015_I2S_M_DF_MASK,
 804                         reg_val);
 805         snd_soc_component_update_bits(component, RT1015_TDM1_1,
 806                         RT1015_TDM_INV_BCLK_MASK, reg_val2);
 807
 808         return 0;
 809 }
 810
 811 static int rt1015_set_component_sysclk(struct snd_soc_component *component,
 812                 int clk_id, int source, unsigned int freq, int dir)
 813 {
 814         struct rt1015_priv *rt1015 = snd_soc_component_get_drvdata(component);
 815         unsigned int reg_val = 0;
 816
 817         if (freq == rt1015->sysclk && clk_id == rt1015->sysclk_src)
 818                 return 0;
 819
 820         switch (clk_id) {
 821         case RT1015_SCLK_S_MCLK:
 822                 reg_val |= RT1015_CLK_SYS_PRE_SEL_MCLK;
 823                 break;
 824
 825         case RT1015_SCLK_S_PLL:
 826                 reg_val |= RT1015_CLK_SYS_PRE_SEL_PLL;
 827                 break;
 828
 829         default:
 830                 dev_err(component->dev, "Invalid clock id (%d)\n", clk_id);
 831                 return -EINVAL;
 832         }
 833
 834         rt1015->sysclk = freq;
 835         rt1015->sysclk_src = clk_id;
 836
 837         dev_dbg(component->dev, "Sysclk is %dHz and clock id is %d\n",
 838                 freq, clk_id);
 839
 840         snd_soc_component_update_bits(component, RT1015_CLK2,
 841                         RT1015_CLK_SYS_PRE_SEL_MASK, reg_val);
 842
 843         return 0;
 844 }
 845
 846 static int rt1015_set_component_pll(struct snd_soc_component *component,
 847                 int pll_id, int source, unsigned int freq_in,
 848                 unsigned int freq_out)
 849 {
 850         struct rt1015_priv *rt1015 = snd_soc_component_get_drvdata(component);
 851         struct rl6231_pll_code pll_code;
 852         int ret;
 853
 854         if (!freq_in || !freq_out) {
 855                 dev_dbg(component->dev, "PLL disabled\n");
 856
 857                 rt1015->pll_in = 0;
 858                 rt1015->pll_out = 0;
 859
 860                 return 0;
 861         }
 862
 863         if (source == rt1015->pll_src && freq_in == rt1015->pll_in &&
 864                 freq_out == rt1015->pll_out)
 865                 return 0;
 866
 867         switch (source) {
 868         case RT1015_PLL_S_MCLK:
 869                 snd_soc_component_update_bits(component, RT1015_CLK2,
 870                         RT1015_PLL_SEL_MASK, RT1015_PLL_SEL_PLL_SRC2);
 871                 break;
 872
 873         case RT1015_PLL_S_BCLK:
 874                 snd_soc_component_update_bits(component, RT1015_CLK2,
 875                         RT1015_PLL_SEL_MASK, RT1015_PLL_SEL_BCLK);
 876                 break;
 877
 878         default:
 879                 dev_err(component->dev, "Unknown PLL Source %d\n", source);
 880                 return -EINVAL;
 881         }
 882
 883         ret = rl6231_pll_calc(freq_in, freq_out, &pll_code);
 884         if (ret < 0) {
 885                 dev_err(component->dev, "Unsupport input clock %d\n", freq_in);
 886                 return ret;
 887         }
 888
 889         dev_dbg(component->dev, "bypass=%d m=%d n=%d k=%d\n",
 890                 pll_code.m_bp, (pll_code.m_bp ? 0 : pll_code.m_code),
 891                 pll_code.n_code, pll_code.k_code);
 892
 893         snd_soc_component_write(component, RT1015_PLL1,
 894                 (pll_code.m_bp ? 0 : pll_code.m_code) << RT1015_PLL_M_SFT |
 895                 pll_code.m_bp << RT1015_PLL_M_BP_SFT | pll_code.n_code);
 896         snd_soc_component_write(component, RT1015_PLL2,
 897                 pll_code.k_code);
 898
 899         rt1015->pll_in = freq_in;
 900         rt1015->pll_out = freq_out;
 901         rt1015->pll_src = source;
 902
 903         return 0;
 904 }
 905
 906 static int rt1015_set_tdm_slot(struct snd_soc_dai *dai,
 907         unsigned int tx_mask, unsigned int rx_mask, int slots, int slot_width)
 908 {
 909         struct snd_soc_component *component = dai->component;
 910         unsigned int val = 0, rx_slotnum, tx_slotnum;
 911         int ret = 0, first_bit;
 912
 913         switch (slots) {
 914         case 2:
 915                 val |= RT1015_I2S_TX_2CH;
 916                 break;
 917         case 4:
 918                 val |= RT1015_I2S_TX_4CH;
 919                 break;
 920         case 6:
 921                 val |= RT1015_I2S_TX_6CH;
 922                 break;
 923         case 8:
 924                 val |= RT1015_I2S_TX_8CH;
 925                 break;
 926         default:
 927                 ret = -EINVAL;
 928                 goto _set_tdm_err_;
 929         }
 930
 931         switch (slot_width) {
 932         case 16:
 933                 val |= RT1015_I2S_CH_TX_LEN_16B;
 934                 break;
 935         case 20:
 936                 val |= RT1015_I2S_CH_TX_LEN_20B;
 937                 break;
 938         case 24:
 939                 val |= RT1015_I2S_CH_TX_LEN_24B;
 940                 break;
 941         case 32:
 942                 val |= RT1015_I2S_CH_TX_LEN_32B;
 943                 break;
 944         default:
 945                 ret = -EINVAL;
 946                 goto _set_tdm_err_;
 947         }
 948
 949         /* Rx slot configuration */
 950         rx_slotnum = hweight_long(rx_mask);
 951         if (rx_slotnum != 1) {
 952                 ret = -EINVAL;
 953                 dev_err(component->dev, "too many rx slots or zero slot\n");
 954                 goto _set_tdm_err_;
 955         }
 956
 957         /* This is an assumption that the system sends stereo audio to the amplifier typically.
 958          * And the stereo audio is placed in slot 0/2/4/6 as the starting slot.
 959          * The users could select the channel from L/R/L+R by "Mono LR Select" control.
 960          */
 961         first_bit = __ffs(rx_mask);
 962         switch (first_bit) {
 963         case 0:
 964         case 2:
 965         case 4:
 966         case 6:
 967                 snd_soc_component_update_bits(component,
 968                         RT1015_TDM1_4,
 969                         RT1015_TDM_I2S_TX_L_DAC1_1_MASK |
 970                         RT1015_TDM_I2S_TX_R_DAC1_1_MASK,
 971                         (first_bit << RT1015_TDM_I2S_TX_L_DAC1_1_SFT) |
 972                         ((first_bit+1) << RT1015_TDM_I2S_TX_R_DAC1_1_SFT));
 973                 break;
 974         case 1:
 975         case 3:
 976         case 5:
 977         case 7:
 978                 snd_soc_component_update_bits(component,
 979                         RT1015_TDM1_4,
 980                         RT1015_TDM_I2S_TX_L_DAC1_1_MASK |
 981                         RT1015_TDM_I2S_TX_R_DAC1_1_MASK,
 982                         ((first_bit-1) << RT1015_TDM_I2S_TX_L_DAC1_1_SFT) |
 983                         (first_bit << RT1015_TDM_I2S_TX_R_DAC1_1_SFT));
 984                 break;
 985         default:
 986                 ret = -EINVAL;
 987                 goto _set_tdm_err_;
 988         }
 989
 990         /* Tx slot configuration */
 991         tx_slotnum = hweight_long(tx_mask);
 992         if (tx_slotnum) {
 993                 ret = -EINVAL;
 994                 dev_err(component->dev, "doesn't need to support tx slots\n");
 995                 goto _set_tdm_err_;
 996         }
 997
 998         snd_soc_component_update_bits(component, RT1015_TDM1_1,
 999                 RT1015_I2S_CH_TX_MASK | RT1015_I2S_CH_RX_MASK |
1000                 RT1015_I2S_CH_TX_LEN_MASK | RT1015_I2S_CH_RX_LEN_MASK, val);
1001
1002 _set_tdm_err_:
1003         return ret;
1004 }
1005
1006 static int rt1015_probe(struct snd_soc_component *component)
1007 {
1008         struct rt1015_priv *rt1015 =
1009                 snd_soc_component_get_drvdata(component);
1010
1011         rt1015->component = component;
1012         INIT_DELAYED_WORK(&rt1015->flush_work, rt1015_flush_work);
1013
1014         return 0;
1015 }
1016
1017 static void rt1015_remove(struct snd_soc_component *component)
1018 {
1019         struct rt1015_priv *rt1015 = snd_soc_component_get_drvdata(component);
1020
1021         cancel_delayed_work_sync(&rt1015->flush_work);
1022         regmap_write(rt1015->regmap, RT1015_RESET, 0);
1023 }
1024
1025 #define RT1015_STEREO_RATES SNDRV_PCM_RATE_8000_192000
1026 #define RT1015_FORMATS (SNDRV_PCM_FMTBIT_S16_LE | SNDRV_PCM_FMTBIT_S20_3LE | \
1027                         SNDRV_PCM_FMTBIT_S24_LE | SNDRV_PCM_FMTBIT_S8)
1028
1029 static struct snd_soc_dai_ops rt1015_aif_dai_ops = {
1030         .hw_params = rt1015_hw_params,
1031         .set_fmt = rt1015_set_dai_fmt,
1032         .set_tdm_slot = rt1015_set_tdm_slot,
1033 };
1034
1035 static struct snd_soc_dai_driver rt1015_dai[] = {
1036         {
1037                 .name = "rt1015-aif",
1038                 .id = 0,
1039                 .playback = {
1040                         .stream_name = "AIF Playback",
1041                         .channels_min = 1,
1042                         .channels_max = 4,
1043                         .rates = RT1015_STEREO_RATES,
1044                         .formats = RT1015_FORMATS,
1045                 },
1046                 .ops = &rt1015_aif_dai_ops,
1047         }
1048 };
1049
1050 #ifdef CONFIG_PM
1051 static int rt1015_suspend(struct snd_soc_component *component)
1052 {
1053         struct rt1015_priv *rt1015 = snd_soc_component_get_drvdata(component);
1054
1055         regcache_cache_only(rt1015->regmap, true);
1056         regcache_mark_dirty(rt1015->regmap);
1057
1058         return 0;
1059 }
1060
1061 static int rt1015_resume(struct snd_soc_component *component)
1062 {
1063         struct rt1015_priv *rt1015 = snd_soc_component_get_drvdata(component);
1064
1065         regcache_cache_only(rt1015->regmap, false);
1066         regcache_sync(rt1015->regmap);
1067
1068         if (rt1015->cali_done)
1069                 rt1015_calibrate(rt1015);
1070
1071         return 0;
1072 }
1073 #else
1074 #define rt1015_suspend NULL
1075 #define rt1015_resume NULL
1076 #endif
1077
1078 static const struct snd_soc_component_driver soc_component_dev_rt1015 = {
1079         .probe = rt1015_probe,
1080         .remove = rt1015_remove,
1081         .suspend = rt1015_suspend,
1082         .resume = rt1015_resume,
1083         .controls = rt1015_snd_controls,
1084         .num_controls = ARRAY_SIZE(rt1015_snd_controls),
1085         .dapm_widgets = rt1015_dapm_widgets,
1086         .num_dapm_widgets = ARRAY_SIZE(rt1015_dapm_widgets),
1087         .dapm_routes = rt1015_dapm_routes,
1088         .num_dapm_routes = ARRAY_SIZE(rt1015_dapm_routes),
1089         .set_sysclk = rt1015_set_component_sysclk,
1090         .set_pll = rt1015_set_component_pll,
1091         .use_pmdown_time        = 1,
1092         .endianness             = 1,
1093         .non_legacy_dai_naming  = 1,
1094 };
1095
1096 static const struct regmap_config rt1015_regmap = {
1097         .reg_bits = 16,
1098         .val_bits = 16,
1099         .max_register = RT1015_S_BST_TIMING_INTER36,
1100         .volatile_reg = rt1015_volatile_register,
1101         .readable_reg = rt1015_readable_register,
1102         .cache_type = REGCACHE_RBTREE,
1103         .reg_defaults = rt1015_reg,
1104         .num_reg_defaults = ARRAY_SIZE(rt1015_reg),
1105 };
1106
1107 static const struct i2c_device_id rt1015_i2c_id[] = {
1108         { "rt1015", 0 },
1109         { }
1110 };
1111 MODULE_DEVICE_TABLE(i2c, rt1015_i2c_id);
1112
1113 #if defined(CONFIG_OF)
1114 static const struct of_device_id rt1015_of_match[] = {
1115         { .compatible = "realtek,rt1015", },
1116         {},
1117 };
1118 MODULE_DEVICE_TABLE(of, rt1015_of_match);
1119 #endif
1120
1121 #ifdef CONFIG_ACPI
1122 static struct acpi_device_id rt1015_acpi_match[] = {
1123         {"10EC1015", 0,},
1124         {},
1125 };
1126 MODULE_DEVICE_TABLE(acpi, rt1015_acpi_match);
1127 #endif
1128
1129 static void rt1015_parse_dt(struct rt1015_priv *rt1015, struct device *dev)
1130 {
1131         device_property_read_u32(dev, "realtek,power-up-delay-ms",
1132                 &rt1015->pdata.power_up_delay_ms);
1133 }
1134
1135 static int rt1015_i2c_probe(struct i2c_client *i2c,
1136         const struct i2c_device_id *id)
1137 {
1138         struct rt1015_platform_data *pdata = dev_get_platdata(&i2c->dev);
1139         struct rt1015_priv *rt1015;
1140         int ret;
1141         unsigned int val;
1142
1143         rt1015 = devm_kzalloc(&i2c->dev, sizeof(*rt1015), GFP_KERNEL);
1144         if (!rt1015)
1145                 return -ENOMEM;
1146
1147         i2c_set_clientdata(i2c, rt1015);
1148
1149         rt1015->pdata = i2s_default_platform_data;
1150
1151         if (pdata)
1152                 rt1015->pdata = *pdata;
1153         else
1154                 rt1015_parse_dt(rt1015, &i2c->dev);
1155
1156         rt1015->regmap = devm_regmap_init_i2c(i2c, &rt1015_regmap);
1157         if (IS_ERR(rt1015->regmap)) {
1158                 ret = PTR_ERR(rt1015->regmap);
1159                 dev_err(&i2c->dev, "Failed to allocate register map: %d\n",
1160                         ret);
1161                 return ret;
1162         }
1163
1164         rt1015->hw_config = (i2c->addr == 0x29) ? RT1015_HW_29 : RT1015_HW_28;
1165
1166         ret = regmap_read(rt1015->regmap, RT1015_DEVICE_ID, &val);
1167         if (ret) {
1168                 dev_err(&i2c->dev,
1169                         "Failed to read device register: %d\n", ret);
1170                 return ret;
1171         } else if ((val != RT1015_DEVICE_ID_VAL) &&
1172                         (val != RT1015_DEVICE_ID_VAL2)) {
1173                 dev_err(&i2c->dev,
1174                         "Device with ID register %x is not rt1015\n", val);
1175                 return -ENODEV;
1176         }
1177
1178         return devm_snd_soc_register_component(&i2c->dev,
1179                 &soc_component_dev_rt1015,
1180                 rt1015_dai, ARRAY_SIZE(rt1015_dai));
1181 }
1182
1183 static void rt1015_i2c_shutdown(struct i2c_client *client)
1184 {
1185         struct rt1015_priv *rt1015 = i2c_get_clientdata(client);
1186
1187         regmap_write(rt1015->regmap, RT1015_RESET, 0);
1188 }
1189
1190 static struct i2c_driver rt1015_i2c_driver = {
1191         .driver = {
1192                 .name = "rt1015",
1193                 .of_match_table = of_match_ptr(rt1015_of_match),
1194                 .acpi_match_table = ACPI_PTR(rt1015_acpi_match),
1195         },
1196         .probe = rt1015_i2c_probe,
1197         .shutdown = rt1015_i2c_shutdown,
1198         .id_table = rt1015_i2c_id,
1199 };
1200 module_i2c_driver(rt1015_i2c_driver);
1201
1202 MODULE_DESCRIPTION("ASoC RT1015 driver");
1203 MODULE_AUTHOR("Jack Yu <jack.yu@realtek.com>");
1204 MODULE_LICENSE("GPL v2");