1 /* SPDX-License-Identifier: GPL-2.0 */
3 * Copyright 2016 Freescale Semiconductor, Inc.
7 #ifndef __DT_BINDINGS_CLOCK_IMX8MQ_H
8 #define __DT_BINDINGS_CLOCK_IMX8MQ_H
10 #define IMX8MQ_CLK_DUMMY 0
11 #define IMX8MQ_CLK_32K 1
12 #define IMX8MQ_CLK_25M 2
13 #define IMX8MQ_CLK_27M 3
14 #define IMX8MQ_CLK_EXT1 4
15 #define IMX8MQ_CLK_EXT2 5
16 #define IMX8MQ_CLK_EXT3 6
17 #define IMX8MQ_CLK_EXT4 7
19 /* ANAMIX PLL clocks */
22 #define IMX8MQ_ARM_PLL_REF_SEL 8
23 #define IMX8MQ_ARM_PLL_REF_DIV 9
24 #define IMX8MQ_ARM_PLL 10
25 #define IMX8MQ_ARM_PLL_BYPASS 11
26 #define IMX8MQ_ARM_PLL_OUT 12
29 #define IMX8MQ_GPU_PLL_REF_SEL 13
30 #define IMX8MQ_GPU_PLL_REF_DIV 14
31 #define IMX8MQ_GPU_PLL 15
32 #define IMX8MQ_GPU_PLL_BYPASS 16
33 #define IMX8MQ_GPU_PLL_OUT 17
36 #define IMX8MQ_VPU_PLL_REF_SEL 18
37 #define IMX8MQ_VPU_PLL_REF_DIV 19
38 #define IMX8MQ_VPU_PLL 20
39 #define IMX8MQ_VPU_PLL_BYPASS 21
40 #define IMX8MQ_VPU_PLL_OUT 22
43 #define IMX8MQ_AUDIO_PLL1_REF_SEL 23
44 #define IMX8MQ_AUDIO_PLL1_REF_DIV 24
45 #define IMX8MQ_AUDIO_PLL1 25
46 #define IMX8MQ_AUDIO_PLL1_BYPASS 26
47 #define IMX8MQ_AUDIO_PLL1_OUT 27
50 #define IMX8MQ_AUDIO_PLL2_REF_SEL 28
51 #define IMX8MQ_AUDIO_PLL2_REF_DIV 29
52 #define IMX8MQ_AUDIO_PLL2 30
53 #define IMX8MQ_AUDIO_PLL2_BYPASS 31
54 #define IMX8MQ_AUDIO_PLL2_OUT 32
57 #define IMX8MQ_VIDEO_PLL1_REF_SEL 33
58 #define IMX8MQ_VIDEO_PLL1_REF_DIV 34
59 #define IMX8MQ_VIDEO_PLL1 35
60 #define IMX8MQ_VIDEO_PLL1_BYPASS 36
61 #define IMX8MQ_VIDEO_PLL1_OUT 37
64 #define IMX8MQ_SYS1_PLL1_REF_SEL 38
65 #define IMX8MQ_SYS1_PLL1_REF_DIV 39
66 #define IMX8MQ_SYS1_PLL1 40
67 #define IMX8MQ_SYS1_PLL1_OUT 41
68 #define IMX8MQ_SYS1_PLL1_OUT_DIV 42
69 #define IMX8MQ_SYS1_PLL2 43
70 #define IMX8MQ_SYS1_PLL2_DIV 44
71 #define IMX8MQ_SYS1_PLL2_OUT 45
74 #define IMX8MQ_SYS2_PLL1_REF_SEL 46
75 #define IMX8MQ_SYS2_PLL1_REF_DIV 47
76 #define IMX8MQ_SYS2_PLL1 48
77 #define IMX8MQ_SYS2_PLL1_OUT 49
78 #define IMX8MQ_SYS2_PLL1_OUT_DIV 50
79 #define IMX8MQ_SYS2_PLL2 51
80 #define IMX8MQ_SYS2_PLL2_DIV 52
81 #define IMX8MQ_SYS2_PLL2_OUT 53
84 #define IMX8MQ_SYS3_PLL1_REF_SEL 54
85 #define IMX8MQ_SYS3_PLL1_REF_DIV 55
86 #define IMX8MQ_SYS3_PLL1 56
87 #define IMX8MQ_SYS3_PLL1_OUT 57
88 #define IMX8MQ_SYS3_PLL1_OUT_DIV 58
89 #define IMX8MQ_SYS3_PLL2 59
90 #define IMX8MQ_SYS3_PLL2_DIV 60
91 #define IMX8MQ_SYS3_PLL2_OUT 61
94 #define IMX8MQ_DRAM_PLL1_REF_SEL 62
95 #define IMX8MQ_DRAM_PLL1_REF_DIV 63
96 #define IMX8MQ_DRAM_PLL1 64
97 #define IMX8MQ_DRAM_PLL1_OUT 65
98 #define IMX8MQ_DRAM_PLL1_OUT_DIV 66
99 #define IMX8MQ_DRAM_PLL2 67
100 #define IMX8MQ_DRAM_PLL2_DIV 68
101 #define IMX8MQ_DRAM_PLL2_OUT 69
104 #define IMX8MQ_SYS1_PLL_40M 70
105 #define IMX8MQ_SYS1_PLL_80M 71
106 #define IMX8MQ_SYS1_PLL_100M 72
107 #define IMX8MQ_SYS1_PLL_133M 73
108 #define IMX8MQ_SYS1_PLL_160M 74
109 #define IMX8MQ_SYS1_PLL_200M 75
110 #define IMX8MQ_SYS1_PLL_266M 76
111 #define IMX8MQ_SYS1_PLL_400M 77
112 #define IMX8MQ_SYS1_PLL_800M 78
114 #define IMX8MQ_SYS2_PLL_50M 79
115 #define IMX8MQ_SYS2_PLL_100M 80
116 #define IMX8MQ_SYS2_PLL_125M 81
117 #define IMX8MQ_SYS2_PLL_166M 82
118 #define IMX8MQ_SYS2_PLL_200M 83
119 #define IMX8MQ_SYS2_PLL_250M 84
120 #define IMX8MQ_SYS2_PLL_333M 85
121 #define IMX8MQ_SYS2_PLL_500M 86
122 #define IMX8MQ_SYS2_PLL_1000M 87
124 /* CCM ROOT clocks */
126 #define IMX8MQ_CLK_A53_SRC 88
127 #define IMX8MQ_CLK_A53_CG 89
128 #define IMX8MQ_CLK_A53_DIV 90
130 #define IMX8MQ_CLK_M4_SRC 91
131 #define IMX8MQ_CLK_M4_CG 92
132 #define IMX8MQ_CLK_M4_DIV 93
134 #define IMX8MQ_CLK_VPU_SRC 94
135 #define IMX8MQ_CLK_VPU_CG 95
136 #define IMX8MQ_CLK_VPU_DIV 96
138 #define IMX8MQ_CLK_GPU_CORE_SRC 97
139 #define IMX8MQ_CLK_GPU_CORE_CG 98
140 #define IMX8MQ_CLK_GPU_CORE_DIV 99
142 #define IMX8MQ_CLK_GPU_SHADER_SRC 100
143 #define IMX8MQ_CLK_GPU_SHADER_CG 101
144 #define IMX8MQ_CLK_GPU_SHADER_DIV 102
148 #define IMX8MQ_CLK_MAIN_AXI 103
150 #define IMX8MQ_CLK_ENET_AXI 104
152 #define IMX8MQ_CLK_NAND_USDHC_BUS 105
154 #define IMX8MQ_CLK_VPU_BUS 106
156 #define IMX8MQ_CLK_DISP_AXI 107
158 #define IMX8MQ_CLK_DISP_APB 108
160 #define IMX8MQ_CLK_DISP_RTRM 109
162 #define IMX8MQ_CLK_USB_BUS 110
164 #define IMX8MQ_CLK_GPU_AXI 111
166 #define IMX8MQ_CLK_GPU_AHB 112
168 #define IMX8MQ_CLK_NOC 113
170 #define IMX8MQ_CLK_NOC_APB 115
173 #define IMX8MQ_CLK_AHB 116
175 #define IMX8MQ_CLK_AUDIO_AHB 117
178 #define IMX8MQ_CLK_DRAM_ALT 118
180 #define IMX8MQ_CLK_DRAM_APB 119
182 #define IMX8MQ_CLK_VPU_G1 120
184 #define IMX8MQ_CLK_VPU_G2 121
186 #define IMX8MQ_CLK_DISP_DTRC 122
188 #define IMX8MQ_CLK_DISP_DC8000 123
190 #define IMX8MQ_CLK_PCIE1_CTRL 124
192 #define IMX8MQ_CLK_PCIE1_PHY 125
194 #define IMX8MQ_CLK_PCIE1_AUX 126
196 #define IMX8MQ_CLK_DC_PIXEL 127
198 #define IMX8MQ_CLK_LCDIF_PIXEL 128
200 #define IMX8MQ_CLK_SAI1 129
202 #define IMX8MQ_CLK_SAI2 130
204 #define IMX8MQ_CLK_SAI3 131
206 #define IMX8MQ_CLK_SAI4 132
208 #define IMX8MQ_CLK_SAI5 133
210 #define IMX8MQ_CLK_SAI6 134
212 #define IMX8MQ_CLK_SPDIF1 135
214 #define IMX8MQ_CLK_SPDIF2 136
216 #define IMX8MQ_CLK_ENET_REF 137
218 #define IMX8MQ_CLK_ENET_TIMER 138
220 #define IMX8MQ_CLK_ENET_PHY_REF 139
222 #define IMX8MQ_CLK_NAND 140
224 #define IMX8MQ_CLK_QSPI 141
226 #define IMX8MQ_CLK_USDHC1 142
228 #define IMX8MQ_CLK_USDHC2 143
230 #define IMX8MQ_CLK_I2C1 144
232 #define IMX8MQ_CLK_I2C2 145
234 #define IMX8MQ_CLK_I2C3 146
236 #define IMX8MQ_CLK_I2C4 147
238 #define IMX8MQ_CLK_UART1 148
240 #define IMX8MQ_CLK_UART2 149
242 #define IMX8MQ_CLK_UART3 150
244 #define IMX8MQ_CLK_UART4 151
246 #define IMX8MQ_CLK_USB_CORE_REF 152
248 #define IMX8MQ_CLK_USB_PHY_REF 163
250 #define IMX8MQ_CLK_ECSPI1 164
252 #define IMX8MQ_CLK_ECSPI2 165
254 #define IMX8MQ_CLK_PWM1 166
256 #define IMX8MQ_CLK_PWM2 167
258 #define IMX8MQ_CLK_PWM3 168
260 #define IMX8MQ_CLK_PWM4 169
262 #define IMX8MQ_CLK_GPT1 170
264 #define IMX8MQ_CLK_WDOG 171
266 #define IMX8MQ_CLK_WRCLK 172
268 #define IMX8MQ_CLK_DSI_CORE 173
270 #define IMX8MQ_CLK_DSI_PHY_REF 174
272 #define IMX8MQ_CLK_DSI_DBI 175
274 #define IMX8MQ_CLK_DSI_ESC 176
276 #define IMX8MQ_CLK_CSI1_CORE 177
278 #define IMX8MQ_CLK_CSI1_PHY_REF 178
280 #define IMX8MQ_CLK_CSI1_ESC 179
282 #define IMX8MQ_CLK_CSI2_CORE 170
284 #define IMX8MQ_CLK_CSI2_PHY_REF 181
286 #define IMX8MQ_CLK_CSI2_ESC 182
288 #define IMX8MQ_CLK_PCIE2_CTRL 183
290 #define IMX8MQ_CLK_PCIE2_PHY 184
292 #define IMX8MQ_CLK_PCIE2_AUX 185
294 #define IMX8MQ_CLK_ECSPI3 186
297 #define IMX8MQ_CLK_A53_ROOT 187
298 #define IMX8MQ_CLK_DRAM_ROOT 188
299 #define IMX8MQ_CLK_ECSPI1_ROOT 189
300 #define IMX8MQ_CLK_ECSPI2_ROOT 180
301 #define IMX8MQ_CLK_ECSPI3_ROOT 181
302 #define IMX8MQ_CLK_ENET1_ROOT 182
303 #define IMX8MQ_CLK_GPT1_ROOT 193
304 #define IMX8MQ_CLK_I2C1_ROOT 194
305 #define IMX8MQ_CLK_I2C2_ROOT 195
306 #define IMX8MQ_CLK_I2C3_ROOT 196
307 #define IMX8MQ_CLK_I2C4_ROOT 197
308 #define IMX8MQ_CLK_M4_ROOT 198
309 #define IMX8MQ_CLK_PCIE1_ROOT 199
310 #define IMX8MQ_CLK_PCIE2_ROOT 200
311 #define IMX8MQ_CLK_PWM1_ROOT 201
312 #define IMX8MQ_CLK_PWM2_ROOT 202
313 #define IMX8MQ_CLK_PWM3_ROOT 203
314 #define IMX8MQ_CLK_PWM4_ROOT 204
315 #define IMX8MQ_CLK_QSPI_ROOT 205
316 #define IMX8MQ_CLK_SAI1_ROOT 206
317 #define IMX8MQ_CLK_SAI2_ROOT 207
318 #define IMX8MQ_CLK_SAI3_ROOT 208
319 #define IMX8MQ_CLK_SAI4_ROOT 209
320 #define IMX8MQ_CLK_SAI5_ROOT 210
321 #define IMX8MQ_CLK_SAI6_ROOT 212
322 #define IMX8MQ_CLK_UART1_ROOT 213
323 #define IMX8MQ_CLK_UART2_ROOT 214
324 #define IMX8MQ_CLK_UART3_ROOT 215
325 #define IMX8MQ_CLK_UART4_ROOT 216
326 #define IMX8MQ_CLK_USB1_CTRL_ROOT 217
327 #define IMX8MQ_CLK_USB2_CTRL_ROOT 218
328 #define IMX8MQ_CLK_USB1_PHY_ROOT 219
329 #define IMX8MQ_CLK_USB2_PHY_ROOT 220
330 #define IMX8MQ_CLK_USDHC1_ROOT 221
331 #define IMX8MQ_CLK_USDHC2_ROOT 222
332 #define IMX8MQ_CLK_WDOG1_ROOT 223
333 #define IMX8MQ_CLK_WDOG2_ROOT 224
334 #define IMX8MQ_CLK_WDOG3_ROOT 225
335 #define IMX8MQ_CLK_GPU_ROOT 226
336 #define IMX8MQ_CLK_HEVC_ROOT 227
337 #define IMX8MQ_CLK_AVC_ROOT 228
338 #define IMX8MQ_CLK_VP9_ROOT 229
339 #define IMX8MQ_CLK_HEVC_INTER_ROOT 230
340 #define IMX8MQ_CLK_DISP_ROOT 231
341 #define IMX8MQ_CLK_HDMI_ROOT 232
342 #define IMX8MQ_CLK_HDMI_PHY_ROOT 233
343 #define IMX8MQ_CLK_VPU_DEC_ROOT 234
344 #define IMX8MQ_CLK_CSI1_ROOT 235
345 #define IMX8MQ_CLK_CSI2_ROOT 236
346 #define IMX8MQ_CLK_RAWNAND_ROOT 237
347 #define IMX8MQ_CLK_SDMA1_ROOT 238
348 #define IMX8MQ_CLK_SDMA2_ROOT 239
349 #define IMX8MQ_CLK_VPU_G1_ROOT 240
350 #define IMX8MQ_CLK_VPU_G2_ROOT 241
353 #define IMX8MQ_SYS1_PLL_OUT 242
354 #define IMX8MQ_SYS2_PLL_OUT 243
355 #define IMX8MQ_SYS3_PLL_OUT 244
356 #define IMX8MQ_DRAM_PLL_OUT 245
358 #define IMX8MQ_GPT_3M_CLK 246
360 #define IMX8MQ_CLK_IPG_ROOT 247
361 #define IMX8MQ_CLK_IPG_AUDIO_ROOT 248
362 #define IMX8MQ_CLK_SAI1_IPG 249
363 #define IMX8MQ_CLK_SAI2_IPG 250
364 #define IMX8MQ_CLK_SAI3_IPG 251
365 #define IMX8MQ_CLK_SAI4_IPG 252
366 #define IMX8MQ_CLK_SAI5_IPG 253
367 #define IMX8MQ_CLK_SAI6_IPG 254
369 /* DSI AHB/IPG clocks */
371 #define IMX8MQ_CLK_DSI_AHB 255
373 #define IMX8MQ_CLK_DSI_IPG_DIV 256
375 #define IMX8MQ_CLK_TMU_ROOT 257
377 /* Display root clocks */
378 #define IMX8MQ_CLK_DISP_AXI_ROOT 258
379 #define IMX8MQ_CLK_DISP_APB_ROOT 259
380 #define IMX8MQ_CLK_DISP_RTRM_ROOT 260
382 #define IMX8MQ_CLK_OCOTP_ROOT 261
384 #define IMX8MQ_CLK_DRAM_ALT_ROOT 262
385 #define IMX8MQ_CLK_DRAM_CORE 263
387 #define IMX8MQ_CLK_MU_ROOT 264
388 #define IMX8MQ_VIDEO2_PLL_OUT 265
390 #define IMX8MQ_CLK_CLKO2 266
392 #define IMX8MQ_CLK_NAND_USDHC_BUS_RAWNAND_CLK 267
394 #define IMX8MQ_CLK_END 268
395 #endif /* __DT_BINDINGS_CLOCK_IMX8MQ_H */