drivers/tty/serial/mxs-auart.c

   1 // SPDX-License-Identifier: GPL-2.0+
   2 /*
   3  * Application UART driver for:
   4  *      Freescale STMP37XX/STMP378X
   5  *      Alphascale ASM9260
   6  *
   7  * Author: dmitry pervushin <dimka@embeddedalley.com>
   8  *
   9  * Copyright 2014 Oleksij Rempel <linux@rempel-privat.de>
  10  *      Provide Alphascale ASM9260 support.
  11  * Copyright 2008-2010 Freescale Semiconductor, Inc.
  12  * Copyright 2008 Embedded Alley Solutions, Inc All Rights Reserved.
  13  */
  14
  15 #if defined(CONFIG_SERIAL_MXS_AUART_CONSOLE) && defined(CONFIG_MAGIC_SYSRQ)
  16 #define SUPPORT_SYSRQ
  17 #endif
  18
  19 #include <linux/kernel.h>
  20 #include <linux/errno.h>
  21 #include <linux/init.h>
  22 #include <linux/console.h>
  23 #include <linux/interrupt.h>
  24 #include <linux/module.h>
  25 #include <linux/slab.h>
  26 #include <linux/wait.h>
  27 #include <linux/tty.h>
  28 #include <linux/tty_driver.h>
  29 #include <linux/tty_flip.h>
  30 #include <linux/serial.h>
  31 #include <linux/serial_core.h>
  32 #include <linux/platform_device.h>
  33 #include <linux/device.h>
  34 #include <linux/clk.h>
  35 #include <linux/delay.h>
  36 #include <linux/io.h>
  37 #include <linux/of_device.h>
  38 #include <linux/dma-mapping.h>
  39 #include <linux/dmaengine.h>
  40
  41 #include <asm/cacheflush.h>
  42
  43 #include <linux/gpio.h>
  44 #include <linux/gpio/consumer.h>
  45 #include <linux/err.h>
  46 #include <linux/irq.h>
  47 #include "serial_mctrl_gpio.h"
  48
  49 #define MXS_AUART_PORTS 5
  50 #define MXS_AUART_FIFO_SIZE             16
  51
  52 #define SET_REG                         0x4
  53 #define CLR_REG                         0x8
  54 #define TOG_REG                         0xc
  55
  56 #define AUART_CTRL0                     0x00000000
  57 #define AUART_CTRL1                     0x00000010
  58 #define AUART_CTRL2                     0x00000020
  59 #define AUART_LINECTRL                  0x00000030
  60 #define AUART_LINECTRL2                 0x00000040
  61 #define AUART_INTR                      0x00000050
  62 #define AUART_DATA                      0x00000060
  63 #define AUART_STAT                      0x00000070
  64 #define AUART_DEBUG                     0x00000080
  65 #define AUART_VERSION                   0x00000090
  66 #define AUART_AUTOBAUD                  0x000000a0
  67
  68 #define AUART_CTRL0_SFTRST                      (1 << 31)
  69 #define AUART_CTRL0_CLKGATE                     (1 << 30)
  70 #define AUART_CTRL0_RXTO_ENABLE                 (1 << 27)
  71 #define AUART_CTRL0_RXTIMEOUT(v)                (((v) & 0x7ff) << 16)
  72 #define AUART_CTRL0_XFER_COUNT(v)               ((v) & 0xffff)
  73
  74 #define AUART_CTRL1_XFER_COUNT(v)               ((v) & 0xffff)
  75
  76 #define AUART_CTRL2_DMAONERR                    (1 << 26)
  77 #define AUART_CTRL2_TXDMAE                      (1 << 25)
  78 #define AUART_CTRL2_RXDMAE                      (1 << 24)
  79
  80 #define AUART_CTRL2_CTSEN                       (1 << 15)
  81 #define AUART_CTRL2_RTSEN                       (1 << 14)
  82 #define AUART_CTRL2_RTS                         (1 << 11)
  83 #define AUART_CTRL2_RXE                         (1 << 9)
  84 #define AUART_CTRL2_TXE                         (1 << 8)
  85 #define AUART_CTRL2_UARTEN                      (1 << 0)
  86
  87 #define AUART_LINECTRL_BAUD_DIV_MAX             0x003fffc0
  88 #define AUART_LINECTRL_BAUD_DIV_MIN             0x000000ec
  89 #define AUART_LINECTRL_BAUD_DIVINT_SHIFT        16
  90 #define AUART_LINECTRL_BAUD_DIVINT_MASK         0xffff0000
  91 #define AUART_LINECTRL_BAUD_DIVINT(v)           (((v) & 0xffff) << 16)
  92 #define AUART_LINECTRL_BAUD_DIVFRAC_SHIFT       8
  93 #define AUART_LINECTRL_BAUD_DIVFRAC_MASK        0x00003f00
  94 #define AUART_LINECTRL_BAUD_DIVFRAC(v)          (((v) & 0x3f) << 8)
  95 #define AUART_LINECTRL_SPS                      (1 << 7)
  96 #define AUART_LINECTRL_WLEN_MASK                0x00000060
  97 #define AUART_LINECTRL_WLEN(v)                  (((v) & 0x3) << 5)
  98 #define AUART_LINECTRL_FEN                      (1 << 4)
  99 #define AUART_LINECTRL_STP2                     (1 << 3)
 100 #define AUART_LINECTRL_EPS                      (1 << 2)
 101 #define AUART_LINECTRL_PEN                      (1 << 1)
 102 #define AUART_LINECTRL_BRK                      (1 << 0)
 103
 104 #define AUART_INTR_RTIEN                        (1 << 22)
 105 #define AUART_INTR_TXIEN                        (1 << 21)
 106 #define AUART_INTR_RXIEN                        (1 << 20)
 107 #define AUART_INTR_CTSMIEN                      (1 << 17)
 108 #define AUART_INTR_RTIS                         (1 << 6)
 109 #define AUART_INTR_TXIS                         (1 << 5)
 110 #define AUART_INTR_RXIS                         (1 << 4)
 111 #define AUART_INTR_CTSMIS                       (1 << 1)
 112
 113 #define AUART_STAT_BUSY                         (1 << 29)
 114 #define AUART_STAT_CTS                          (1 << 28)
 115 #define AUART_STAT_TXFE                         (1 << 27)
 116 #define AUART_STAT_TXFF                         (1 << 25)
 117 #define AUART_STAT_RXFE                         (1 << 24)
 118 #define AUART_STAT_OERR                         (1 << 19)
 119 #define AUART_STAT_BERR                         (1 << 18)
 120 #define AUART_STAT_PERR                         (1 << 17)
 121 #define AUART_STAT_FERR                         (1 << 16)
 122 #define AUART_STAT_RXCOUNT_MASK                 0xffff
 123
 124 /*
 125  * Start of Alphascale asm9260 defines
 126  * This list contains only differences of existing bits
 127  * between imx2x and asm9260
 128  */
 129 #define ASM9260_HW_CTRL0                        0x0000
 130 /*
 131  * RW. Tell the UART to execute the RX DMA Command. The
 132  * UART will clear this bit at the end of receive execution.
 133  */
 134 #define ASM9260_BM_CTRL0_RXDMA_RUN              BIT(28)
 135 /* RW. 0 use FIFO for status register; 1 use DMA */
 136 #define ASM9260_BM_CTRL0_RXTO_SOURCE_STATUS     BIT(25)
 137 /*
 138  * RW. RX TIMEOUT Enable. Valid for FIFO and DMA.
 139  * Warning: If this bit is set to 0, the RX timeout will not affect receive DMA
 140  * operation. If this bit is set to 1, a receive timeout will cause the receive
 141  * DMA logic to terminate by filling the remaining DMA bytes with garbage data.
 142  */
 143 #define ASM9260_BM_CTRL0_RXTO_ENABLE            BIT(24)
 144 /*
 145  * RW. Receive Timeout Counter Value: number of 8-bit-time to wait before
 146  * asserting timeout on the RX input. If the RXFIFO is not empty and the RX
 147  * input is idle, then the watchdog counter will decrement each bit-time. Note
 148  * 7-bit-time is added to the programmed value, so a value of zero will set
 149  * the counter to 7-bit-time, a value of 0x1 gives 15-bit-time and so on. Also
 150  * note that the counter is reloaded at the end of each frame, so if the frame
 151  * is 10 bits long and the timeout counter value is zero, then timeout will
 152  * occur (when FIFO is not empty) even if the RX input is not idle. The default
 153  * value is 0x3 (31 bit-time).
 154  */
 155 #define ASM9260_BM_CTRL0_RXTO_MASK              (0xff << 16)
 156 /* TIMEOUT = (100*7+1)*(1/BAUD) */
 157 #define ASM9260_BM_CTRL0_DEFAULT_RXTIMEOUT      (20 << 16)
 158
 159 /* TX ctrl register */
 160 #define ASM9260_HW_CTRL1                        0x0010
 161 /*
 162  * RW. Tell the UART to execute the TX DMA Command. The
 163  * UART will clear this bit at the end of transmit execution.
 164  */
 165 #define ASM9260_BM_CTRL1_TXDMA_RUN              BIT(28)
 166
 167 #define ASM9260_HW_CTRL2                        0x0020
 168 /*
 169  * RW. Receive Interrupt FIFO Level Select.
 170  * The trigger points for the receive interrupt are as follows:
 171  * ONE_EIGHTHS = 0x0 Trigger on FIFO full to at least 2 of 16 entries.
 172  * ONE_QUARTER = 0x1 Trigger on FIFO full to at least 4 of 16 entries.
 173  * ONE_HALF = 0x2 Trigger on FIFO full to at least 8 of 16 entries.
 174  * THREE_QUARTERS = 0x3 Trigger on FIFO full to at least 12 of 16 entries.
 175  * SEVEN_EIGHTHS = 0x4 Trigger on FIFO full to at least 14 of 16 entries.
 176  */
 177 #define ASM9260_BM_CTRL2_RXIFLSEL               (7 << 20)
 178 #define ASM9260_BM_CTRL2_DEFAULT_RXIFLSEL       (3 << 20)
 179 /* RW. Same as RXIFLSEL */
 180 #define ASM9260_BM_CTRL2_TXIFLSEL               (7 << 16)
 181 #define ASM9260_BM_CTRL2_DEFAULT_TXIFLSEL       (2 << 16)
 182 /* RW. Set DTR. When this bit is 1, the output is 0. */
 183 #define ASM9260_BM_CTRL2_DTR                    BIT(10)
 184 /* RW. Loop Back Enable */
 185 #define ASM9260_BM_CTRL2_LBE                    BIT(7)
 186 #define ASM9260_BM_CTRL2_PORT_ENABLE            BIT(0)
 187
 188 #define ASM9260_HW_LINECTRL                     0x0030
 189 /*
 190  * RW. Stick Parity Select. When bits 1, 2, and 7 of this register are set, the
 191  * parity bit is transmitted and checked as a 0. When bits 1 and 7 are set,
 192  * and bit 2 is 0, the parity bit is transmitted and checked as a 1. When this
 193  * bit is cleared stick parity is disabled.
 194  */
 195 #define ASM9260_BM_LCTRL_SPS                    BIT(7)
 196 /* RW. Word length */
 197 #define ASM9260_BM_LCTRL_WLEN                   (3 << 5)
 198 #define ASM9260_BM_LCTRL_CHRL_5                 (0 << 5)
 199 #define ASM9260_BM_LCTRL_CHRL_6                 (1 << 5)
 200 #define ASM9260_BM_LCTRL_CHRL_7                 (2 << 5)
 201 #define ASM9260_BM_LCTRL_CHRL_8                 (3 << 5)
 202
 203 /*
 204  * Interrupt register.
 205  * contains the interrupt enables and the interrupt status bits
 206  */
 207 #define ASM9260_HW_INTR                         0x0040
 208 /* Tx FIFO EMPTY Raw Interrupt enable */
 209 #define ASM9260_BM_INTR_TFEIEN                  BIT(27)
 210 /* Overrun Error Interrupt Enable. */
 211 #define ASM9260_BM_INTR_OEIEN                   BIT(26)
 212 /* Break Error Interrupt Enable. */
 213 #define ASM9260_BM_INTR_BEIEN                   BIT(25)
 214 /* Parity Error Interrupt Enable. */
 215 #define ASM9260_BM_INTR_PEIEN                   BIT(24)
 216 /* Framing Error Interrupt Enable. */
 217 #define ASM9260_BM_INTR_FEIEN                   BIT(23)
 218
 219 /* nUARTDSR Modem Interrupt Enable. */
 220 #define ASM9260_BM_INTR_DSRMIEN                 BIT(19)
 221 /* nUARTDCD Modem Interrupt Enable. */
 222 #define ASM9260_BM_INTR_DCDMIEN                 BIT(18)
 223 /* nUARTRI Modem Interrupt Enable. */
 224 #define ASM9260_BM_INTR_RIMIEN                  BIT(16)
 225 /* Auto-Boud Timeout */
 226 #define ASM9260_BM_INTR_ABTO                    BIT(13)
 227 #define ASM9260_BM_INTR_ABEO                    BIT(12)
 228 /* Tx FIFO EMPTY Raw Interrupt state */
 229 #define ASM9260_BM_INTR_TFEIS                   BIT(11)
 230 /* Overrun Error */
 231 #define ASM9260_BM_INTR_OEIS                    BIT(10)
 232 /* Break Error */
 233 #define ASM9260_BM_INTR_BEIS                    BIT(9)
 234 /* Parity Error */
 235 #define ASM9260_BM_INTR_PEIS                    BIT(8)
 236 /* Framing Error */
 237 #define ASM9260_BM_INTR_FEIS                    BIT(7)
 238 #define ASM9260_BM_INTR_DSRMIS                  BIT(3)
 239 #define ASM9260_BM_INTR_DCDMIS                  BIT(2)
 240 #define ASM9260_BM_INTR_RIMIS                   BIT(0)
 241
 242 /*
 243  * RW. In DMA mode, up to 4 Received/Transmit characters can be accessed at a
 244  * time. In PIO mode, only one character can be accessed at a time. The status
 245  * register contains the receive data flags and valid bits.
 246  */
 247 #define ASM9260_HW_DATA                         0x0050
 248
 249 #define ASM9260_HW_STAT                         0x0060
 250 /* RO. If 1, UARTAPP is present in this product. */
 251 #define ASM9260_BM_STAT_PRESENT                 BIT(31)
 252 /* RO. If 1, HISPEED is present in this product. */
 253 #define ASM9260_BM_STAT_HISPEED                 BIT(30)
 254 /* RO. Receive FIFO Full. */
 255 #define ASM9260_BM_STAT_RXFULL                  BIT(26)
 256
 257 /* RO. The UART Debug Register contains the state of the DMA signals. */
 258 #define ASM9260_HW_DEBUG                        0x0070
 259 /* DMA Command Run Status */
 260 #define ASM9260_BM_DEBUG_TXDMARUN               BIT(5)
 261 #define ASM9260_BM_DEBUG_RXDMARUN               BIT(4)
 262 /* DMA Command End Status */
 263 #define ASM9260_BM_DEBUG_TXCMDEND               BIT(3)
 264 #define ASM9260_BM_DEBUG_RXCMDEND               BIT(2)
 265 /* DMA Request Status */
 266 #define ASM9260_BM_DEBUG_TXDMARQ                BIT(1)
 267 #define ASM9260_BM_DEBUG_RXDMARQ                BIT(0)
 268
 269 #define ASM9260_HW_ILPR                         0x0080
 270
 271 #define ASM9260_HW_RS485CTRL                    0x0090
 272 /*
 273  * RW. This bit reverses the polarity of the direction control signal on the RTS
 274  * (or DTR) pin.
 275  * If 0, The direction control pin will be driven to logic ‘0’ when the
 276  * transmitter has data to be sent. It will be driven to logic ‘1’ after the
 277  * last bit of data has been transmitted.
 278  */
 279 #define ASM9260_BM_RS485CTRL_ONIV               BIT(5)
 280 /* RW. Enable Auto Direction Control. */
 281 #define ASM9260_BM_RS485CTRL_DIR_CTRL           BIT(4)
 282 /*
 283  * RW. If 0 and DIR_CTRL = 1, pin RTS is used for direction control.
 284  * If 1 and DIR_CTRL = 1, pin DTR is used for direction control.
 285  */
 286 #define ASM9260_BM_RS485CTRL_PINSEL             BIT(3)
 287 /* RW. Enable Auto Address Detect (AAD). */
 288 #define ASM9260_BM_RS485CTRL_AADEN              BIT(2)
 289 /* RW. Disable receiver. */
 290 #define ASM9260_BM_RS485CTRL_RXDIS              BIT(1)
 291 /* RW. Enable RS-485/EIA-485 Normal Multidrop Mode (NMM) */
 292 #define ASM9260_BM_RS485CTRL_RS485EN            BIT(0)
 293
 294 #define ASM9260_HW_RS485ADRMATCH                0x00a0
 295 /* Contains the address match value. */
 296 #define ASM9260_BM_RS485ADRMATCH_MASK           (0xff << 0)
 297
 298 #define ASM9260_HW_RS485DLY                     0x00b0
 299 /*
 300  * RW. Contains the direction control (RTS or DTR) delay value. This delay time
 301  * is in periods of the baud clock.
 302  */
 303 #define ASM9260_BM_RS485DLY_MASK                (0xff << 0)
 304
 305 #define ASM9260_HW_AUTOBAUD                     0x00c0
 306 /* WO. Auto-baud time-out interrupt clear bit. */
 307 #define ASM9260_BM_AUTOBAUD_TO_INT_CLR          BIT(9)
 308 /* WO. End of auto-baud interrupt clear bit. */
 309 #define ASM9260_BM_AUTOBAUD_EO_INT_CLR          BIT(8)
 310 /* Restart in case of timeout (counter restarts at next UART Rx falling edge) */
 311 #define ASM9260_BM_AUTOBAUD_AUTORESTART         BIT(2)
 312 /* Auto-baud mode select bit. 0 - Mode 0, 1 - Mode 1. */
 313 #define ASM9260_BM_AUTOBAUD_MODE                BIT(1)
 314 /*
 315  * Auto-baud start (auto-baud is running). Auto-baud run bit. This bit is
 316  * automatically cleared after auto-baud completion.
 317  */
 318 #define ASM9260_BM_AUTOBAUD_START               BIT(0)
 319
 320 #define ASM9260_HW_CTRL3                        0x00d0
 321 #define ASM9260_BM_CTRL3_OUTCLK_DIV_MASK        (0xffff << 16)
 322 /*
 323  * RW. Provide clk over OUTCLK pin. In case of asm9260 it can be configured on
 324  * pins 137 and 144.
 325  */
 326 #define ASM9260_BM_CTRL3_MASTERMODE             BIT(6)
 327 /* RW. Baud Rate Mode: 1 - Enable sync mode. 0 - async mode. */
 328 #define ASM9260_BM_CTRL3_SYNCMODE               BIT(4)
 329 /* RW. 1 - MSB bit send frist; 0 - LSB bit frist. */
 330 #define ASM9260_BM_CTRL3_MSBF                   BIT(2)
 331 /* RW. 1 - sample rate = 8 x Baudrate; 0 - sample rate = 16 x Baudrate. */
 332 #define ASM9260_BM_CTRL3_BAUD8                  BIT(1)
 333 /* RW. 1 - Set word length to 9bit. 0 - use ASM9260_BM_LCTRL_WLEN */
 334 #define ASM9260_BM_CTRL3_9BIT                   BIT(0)
 335
 336 #define ASM9260_HW_ISO7816_CTRL                 0x00e0
 337 /* RW. Enable High Speed mode. */
 338 #define ASM9260_BM_ISO7816CTRL_HS               BIT(12)
 339 /* Disable Successive Receive NACK */
 340 #define ASM9260_BM_ISO7816CTRL_DS_NACK          BIT(8)
 341 #define ASM9260_BM_ISO7816CTRL_MAX_ITER_MASK    (0xff << 4)
 342 /* Receive NACK Inhibit */
 343 #define ASM9260_BM_ISO7816CTRL_INACK            BIT(3)
 344 #define ASM9260_BM_ISO7816CTRL_NEG_DATA         BIT(2)
 345 /* RW. 1 - ISO7816 mode; 0 - USART mode */
 346 #define ASM9260_BM_ISO7816CTRL_ENABLE           BIT(0)
 347
 348 #define ASM9260_HW_ISO7816_ERRCNT               0x00f0
 349 /* Parity error counter. Will be cleared after reading */
 350 #define ASM9260_BM_ISO7816_NB_ERRORS_MASK       (0xff << 0)
 351
 352 #define ASM9260_HW_ISO7816_STATUS               0x0100
 353 /* Max number of Repetitions Reached */
 354 #define ASM9260_BM_ISO7816_STAT_ITERATION       BIT(0)
 355
 356 /* End of Alphascale asm9260 defines */
 357
 358 static struct uart_driver auart_driver;
 359
 360 enum mxs_auart_type {
 361         IMX23_AUART,
 362         IMX28_AUART,
 363         ASM9260_AUART,
 364 };
 365
 366 struct vendor_data {
 367         const u16       *reg_offset;
 368 };
 369
 370 enum {
 371         REG_CTRL0,
 372         REG_CTRL1,
 373         REG_CTRL2,
 374         REG_LINECTRL,
 375         REG_LINECTRL2,
 376         REG_INTR,
 377         REG_DATA,
 378         REG_STAT,
 379         REG_DEBUG,
 380         REG_VERSION,
 381         REG_AUTOBAUD,
 382
 383         /* The size of the array - must be last */
 384         REG_ARRAY_SIZE,
 385 };
 386
 387 static const u16 mxs_asm9260_offsets[REG_ARRAY_SIZE] = {
 388         [REG_CTRL0] = ASM9260_HW_CTRL0,
 389         [REG_CTRL1] = ASM9260_HW_CTRL1,
 390         [REG_CTRL2] = ASM9260_HW_CTRL2,
 391         [REG_LINECTRL] = ASM9260_HW_LINECTRL,
 392         [REG_INTR] = ASM9260_HW_INTR,
 393         [REG_DATA] = ASM9260_HW_DATA,
 394         [REG_STAT] = ASM9260_HW_STAT,
 395         [REG_DEBUG] = ASM9260_HW_DEBUG,
 396         [REG_AUTOBAUD] = ASM9260_HW_AUTOBAUD,
 397 };
 398
 399 static const u16 mxs_stmp37xx_offsets[REG_ARRAY_SIZE] = {
 400         [REG_CTRL0] = AUART_CTRL0,
 401         [REG_CTRL1] = AUART_CTRL1,
 402         [REG_CTRL2] = AUART_CTRL2,
 403         [REG_LINECTRL] = AUART_LINECTRL,
 404         [REG_LINECTRL2] = AUART_LINECTRL2,
 405         [REG_INTR] = AUART_INTR,
 406         [REG_DATA] = AUART_DATA,
 407         [REG_STAT] = AUART_STAT,
 408         [REG_DEBUG] = AUART_DEBUG,
 409         [REG_VERSION] = AUART_VERSION,
 410         [REG_AUTOBAUD] = AUART_AUTOBAUD,
 411 };
 412
 413 static const struct vendor_data vendor_alphascale_asm9260 = {
 414         .reg_offset = mxs_asm9260_offsets,
 415 };
 416
 417 static const struct vendor_data vendor_freescale_stmp37xx = {
 418         .reg_offset = mxs_stmp37xx_offsets,
 419 };
 420
 421 struct mxs_auart_port {
 422         struct uart_port port;
 423
 424 #define MXS_AUART_DMA_ENABLED   0x2
 425 #define MXS_AUART_DMA_TX_SYNC   2  /* bit 2 */
 426 #define MXS_AUART_DMA_RX_READY  3  /* bit 3 */
 427 #define MXS_AUART_RTSCTS        4  /* bit 4 */
 428         unsigned long flags;
 429         unsigned int mctrl_prev;
 430         enum mxs_auart_type devtype;
 431         const struct vendor_data *vendor;
 432
 433         struct clk *clk;
 434         struct clk *clk_ahb;
 435         struct device *dev;
 436
 437         /* for DMA */
 438         struct scatterlist tx_sgl;
 439         struct dma_chan *tx_dma_chan;
 440         void *tx_dma_buf;
 441
 442         struct scatterlist rx_sgl;
 443         struct dma_chan *rx_dma_chan;
 444         void *rx_dma_buf;
 445
 446         struct mctrl_gpios      *gpios;
 447         int                     gpio_irq[UART_GPIO_MAX];
 448         bool                    ms_irq_enabled;
 449 };
 450
 451 static const struct platform_device_id mxs_auart_devtype[] = {
 452         { .name = "mxs-auart-imx23", .driver_data = IMX23_AUART },
 453         { .name = "mxs-auart-imx28", .driver_data = IMX28_AUART },
 454         { .name = "as-auart-asm9260", .driver_data = ASM9260_AUART },
 455         { /* sentinel */ }
 456 };
 457 MODULE_DEVICE_TABLE(platform, mxs_auart_devtype);
 458
 459 static const struct of_device_id mxs_auart_dt_ids[] = {
 460         {
 461                 .compatible = "fsl,imx28-auart",
 462                 .data = &mxs_auart_devtype[IMX28_AUART]
 463         }, {
 464                 .compatible = "fsl,imx23-auart",
 465                 .data = &mxs_auart_devtype[IMX23_AUART]
 466         }, {
 467                 .compatible = "alphascale,asm9260-auart",
 468                 .data = &mxs_auart_devtype[ASM9260_AUART]
 469         }, { /* sentinel */ }
 470 };
 471 MODULE_DEVICE_TABLE(of, mxs_auart_dt_ids);
 472
 473 static inline int is_imx28_auart(struct mxs_auart_port *s)
 474 {
 475         return s->devtype == IMX28_AUART;
 476 }
 477
 478 static inline int is_asm9260_auart(struct mxs_auart_port *s)
 479 {
 480         return s->devtype == ASM9260_AUART;
 481 }
 482
 483 static inline bool auart_dma_enabled(struct mxs_auart_port *s)
 484 {
 485         return s->flags & MXS_AUART_DMA_ENABLED;
 486 }
 487
 488 static unsigned int mxs_reg_to_offset(const struct mxs_auart_port *uap,
 489                                       unsigned int reg)
 490 {
 491         return uap->vendor->reg_offset[reg];
 492 }
 493
 494 static unsigned int mxs_read(const struct mxs_auart_port *uap,
 495                              unsigned int reg)
 496 {
 497         void __iomem *addr = uap->port.membase + mxs_reg_to_offset(uap, reg);
 498
 499         return readl_relaxed(addr);
 500 }
 501
 502 static void mxs_write(unsigned int val, struct mxs_auart_port *uap,
 503                       unsigned int reg)
 504 {
 505         void __iomem *addr = uap->port.membase + mxs_reg_to_offset(uap, reg);
 506
 507         writel_relaxed(val, addr);
 508 }
 509
 510 static void mxs_set(unsigned int val, struct mxs_auart_port *uap,
 511                     unsigned int reg)
 512 {
 513         void __iomem *addr = uap->port.membase + mxs_reg_to_offset(uap, reg);
 514
 515         writel_relaxed(val, addr + SET_REG);
 516 }
 517
 518 static void mxs_clr(unsigned int val, struct mxs_auart_port *uap,
 519                     unsigned int reg)
 520 {
 521         void __iomem *addr = uap->port.membase + mxs_reg_to_offset(uap, reg);
 522
 523         writel_relaxed(val, addr + CLR_REG);
 524 }
 525
 526 static void mxs_auart_stop_tx(struct uart_port *u);
 527
 528 #define to_auart_port(u) container_of(u, struct mxs_auart_port, port)
 529
 530 static void mxs_auart_tx_chars(struct mxs_auart_port *s);
 531
 532 static void dma_tx_callback(void *param)
 533 {
 534         struct mxs_auart_port *s = param;
 535         struct circ_buf *xmit = &s->port.state->xmit;
 536
 537         dma_unmap_sg(s->dev, &s->tx_sgl, 1, DMA_TO_DEVICE);
 538
 539         /* clear the bit used to serialize the DMA tx. */
 540         clear_bit(MXS_AUART_DMA_TX_SYNC, &s->flags);
 541         smp_mb__after_atomic();
 542
 543         /* wake up the possible processes. */
 544         if (uart_circ_chars_pending(xmit) < WAKEUP_CHARS)
 545                 uart_write_wakeup(&s->port);
 546
 547         mxs_auart_tx_chars(s);
 548 }
 549
 550 static int mxs_auart_dma_tx(struct mxs_auart_port *s, int size)
 551 {
 552         struct dma_async_tx_descriptor *desc;
 553         struct scatterlist *sgl = &s->tx_sgl;
 554         struct dma_chan *channel = s->tx_dma_chan;
 555         u32 pio;
 556
 557         /* [1] : send PIO. Note, the first pio word is CTRL1. */
 558         pio = AUART_CTRL1_XFER_COUNT(size);
 559         desc = dmaengine_prep_slave_sg(channel, (struct scatterlist *)&pio,
 560                                         1, DMA_TRANS_NONE, 0);
 561         if (!desc) {
 562                 dev_err(s->dev, "step 1 error\n");
 563                 return -EINVAL;
 564         }
 565
 566         /* [2] : set DMA buffer. */
 567         sg_init_one(sgl, s->tx_dma_buf, size);
 568         dma_map_sg(s->dev, sgl, 1, DMA_TO_DEVICE);
 569         desc = dmaengine_prep_slave_sg(channel, sgl,
 570                         1, DMA_MEM_TO_DEV, DMA_PREP_INTERRUPT | DMA_CTRL_ACK);
 571         if (!desc) {
 572                 dev_err(s->dev, "step 2 error\n");
 573                 return -EINVAL;
 574         }
 575
 576         /* [3] : submit the DMA */
 577         desc->callback = dma_tx_callback;
 578         desc->callback_param = s;
 579         dmaengine_submit(desc);
 580         dma_async_issue_pending(channel);
 581         return 0;
 582 }
 583
 584 static void mxs_auart_tx_chars(struct mxs_auart_port *s)
 585 {
 586         struct circ_buf *xmit = &s->port.state->xmit;
 587
 588         if (auart_dma_enabled(s)) {
 589                 u32 i = 0;
 590                 int size;
 591                 void *buffer = s->tx_dma_buf;
 592
 593                 if (test_and_set_bit(MXS_AUART_DMA_TX_SYNC, &s->flags))
 594                         return;
 595
 596                 while (!uart_circ_empty(xmit) && !uart_tx_stopped(&s->port)) {
 597                         size = min_t(u32, UART_XMIT_SIZE - i,
 598                                      CIRC_CNT_TO_END(xmit->head,
 599                                                      xmit->tail,
 600                                                      UART_XMIT_SIZE));
 601                         memcpy(buffer + i, xmit->buf + xmit->tail, size);
 602                         xmit->tail = (xmit->tail + size) & (UART_XMIT_SIZE - 1);
 603
 604                         i += size;
 605                         if (i >= UART_XMIT_SIZE)
 606                                 break;
 607                 }
 608
 609                 if (uart_tx_stopped(&s->port))
 610                         mxs_auart_stop_tx(&s->port);
 611
 612                 if (i) {
 613                         mxs_auart_dma_tx(s, i);
 614                 } else {
 615                         clear_bit(MXS_AUART_DMA_TX_SYNC, &s->flags);
 616                         smp_mb__after_atomic();
 617                 }
 618                 return;
 619         }
 620
 621
 622         while (!(mxs_read(s, REG_STAT) & AUART_STAT_TXFF)) {
 623                 if (s->port.x_char) {
 624                         s->port.icount.tx++;
 625                         mxs_write(s->port.x_char, s, REG_DATA);
 626                         s->port.x_char = 0;
 627                         continue;
 628                 }
 629                 if (!uart_circ_empty(xmit) && !uart_tx_stopped(&s->port)) {
 630                         s->port.icount.tx++;
 631                         mxs_write(xmit->buf[xmit->tail], s, REG_DATA);
 632                         xmit->tail = (xmit->tail + 1) & (UART_XMIT_SIZE - 1);
 633                 } else
 634                         break;
 635         }
 636         if (uart_circ_chars_pending(xmit) < WAKEUP_CHARS)
 637                 uart_write_wakeup(&s->port);
 638
 639         if (uart_circ_empty(&(s->port.state->xmit)))
 640                 mxs_clr(AUART_INTR_TXIEN, s, REG_INTR);
 641         else
 642                 mxs_set(AUART_INTR_TXIEN, s, REG_INTR);
 643
 644         if (uart_tx_stopped(&s->port))
 645                 mxs_auart_stop_tx(&s->port);
 646 }
 647
 648 static void mxs_auart_rx_char(struct mxs_auart_port *s)
 649 {
 650         int flag;
 651         u32 stat;
 652         u8 c;
 653
 654         c = mxs_read(s, REG_DATA);
 655         stat = mxs_read(s, REG_STAT);
 656
 657         flag = TTY_NORMAL;
 658         s->port.icount.rx++;
 659
 660         if (stat & AUART_STAT_BERR) {
 661                 s->port.icount.brk++;
 662                 if (uart_handle_break(&s->port))
 663                         goto out;
 664         } else if (stat & AUART_STAT_PERR) {
 665                 s->port.icount.parity++;
 666         } else if (stat & AUART_STAT_FERR) {
 667                 s->port.icount.frame++;
 668         }
 669
 670         /*
 671          * Mask off conditions which should be ingored.
 672          */
 673         stat &= s->port.read_status_mask;
 674
 675         if (stat & AUART_STAT_BERR) {
 676                 flag = TTY_BREAK;
 677         } else if (stat & AUART_STAT_PERR)
 678                 flag = TTY_PARITY;
 679         else if (stat & AUART_STAT_FERR)
 680                 flag = TTY_FRAME;
 681
 682         if (stat & AUART_STAT_OERR)
 683                 s->port.icount.overrun++;
 684
 685         if (uart_handle_sysrq_char(&s->port, c))
 686                 goto out;
 687
 688         uart_insert_char(&s->port, stat, AUART_STAT_OERR, c, flag);
 689 out:
 690         mxs_write(stat, s, REG_STAT);
 691 }
 692
 693 static void mxs_auart_rx_chars(struct mxs_auart_port *s)
 694 {
 695         u32 stat = 0;
 696
 697         for (;;) {
 698                 stat = mxs_read(s, REG_STAT);
 699                 if (stat & AUART_STAT_RXFE)
 700                         break;
 701                 mxs_auart_rx_char(s);
 702         }
 703
 704         mxs_write(stat, s, REG_STAT);
 705         tty_flip_buffer_push(&s->port.state->port);
 706 }
 707
 708 static int mxs_auart_request_port(struct uart_port *u)
 709 {
 710         return 0;
 711 }
 712
 713 static int mxs_auart_verify_port(struct uart_port *u,
 714                                     struct serial_struct *ser)
 715 {
 716         if (u->type != PORT_UNKNOWN && u->type != PORT_IMX)
 717                 return -EINVAL;
 718         return 0;
 719 }
 720
 721 static void mxs_auart_config_port(struct uart_port *u, int flags)
 722 {
 723 }
 724
 725 static const char *mxs_auart_type(struct uart_port *u)
 726 {
 727         struct mxs_auart_port *s = to_auart_port(u);
 728
 729         return dev_name(s->dev);
 730 }
 731
 732 static void mxs_auart_release_port(struct uart_port *u)
 733 {
 734 }
 735
 736 static void mxs_auart_set_mctrl(struct uart_port *u, unsigned mctrl)
 737 {
 738         struct mxs_auart_port *s = to_auart_port(u);
 739
 740         u32 ctrl = mxs_read(s, REG_CTRL2);
 741
 742         ctrl &= ~(AUART_CTRL2_RTSEN | AUART_CTRL2_RTS);
 743         if (mctrl & TIOCM_RTS) {
 744                 if (uart_cts_enabled(u))
 745                         ctrl |= AUART_CTRL2_RTSEN;
 746                 else
 747                         ctrl |= AUART_CTRL2_RTS;
 748         }
 749
 750         mxs_write(ctrl, s, REG_CTRL2);
 751
 752         mctrl_gpio_set(s->gpios, mctrl);
 753 }
 754
 755 #define MCTRL_ANY_DELTA        (TIOCM_RI | TIOCM_DSR | TIOCM_CD | TIOCM_CTS)
 756 static u32 mxs_auart_modem_status(struct mxs_auart_port *s, u32 mctrl)
 757 {
 758         u32 mctrl_diff;
 759
 760         mctrl_diff = mctrl ^ s->mctrl_prev;
 761         s->mctrl_prev = mctrl;
 762         if (mctrl_diff & MCTRL_ANY_DELTA && s->ms_irq_enabled &&
 763                                                 s->port.state != NULL) {
 764                 if (mctrl_diff & TIOCM_RI)
 765                         s->port.icount.rng++;
 766                 if (mctrl_diff & TIOCM_DSR)
 767                         s->port.icount.dsr++;
 768                 if (mctrl_diff & TIOCM_CD)
 769                         uart_handle_dcd_change(&s->port, mctrl & TIOCM_CD);
 770                 if (mctrl_diff & TIOCM_CTS)
 771                         uart_handle_cts_change(&s->port, mctrl & TIOCM_CTS);
 772
 773                 wake_up_interruptible(&s->port.state->port.delta_msr_wait);
 774         }
 775         return mctrl;
 776 }
 777
 778 static u32 mxs_auart_get_mctrl(struct uart_port *u)
 779 {
 780         struct mxs_auart_port *s = to_auart_port(u);
 781         u32 stat = mxs_read(s, REG_STAT);
 782         u32 mctrl = 0;
 783
 784         if (stat & AUART_STAT_CTS)
 785                 mctrl |= TIOCM_CTS;
 786
 787         return mctrl_gpio_get(s->gpios, &mctrl);
 788 }
 789
 790 /*
 791  * Enable modem status interrupts
 792  */
 793 static void mxs_auart_enable_ms(struct uart_port *port)
 794 {
 795         struct mxs_auart_port *s = to_auart_port(port);
 796
 797         /*
 798          * Interrupt should not be enabled twice
 799          */
 800         if (s->ms_irq_enabled)
 801                 return;
 802
 803         s->ms_irq_enabled = true;
 804
 805         if (s->gpio_irq[UART_GPIO_CTS] >= 0)
 806                 enable_irq(s->gpio_irq[UART_GPIO_CTS]);
 807         /* TODO: enable AUART_INTR_CTSMIEN otherwise */
 808
 809         if (s->gpio_irq[UART_GPIO_DSR] >= 0)
 810                 enable_irq(s->gpio_irq[UART_GPIO_DSR]);
 811
 812         if (s->gpio_irq[UART_GPIO_RI] >= 0)
 813                 enable_irq(s->gpio_irq[UART_GPIO_RI]);
 814
 815         if (s->gpio_irq[UART_GPIO_DCD] >= 0)
 816                 enable_irq(s->gpio_irq[UART_GPIO_DCD]);
 817 }
 818
 819 /*
 820  * Disable modem status interrupts
 821  */
 822 static void mxs_auart_disable_ms(struct uart_port *port)
 823 {
 824         struct mxs_auart_port *s = to_auart_port(port);
 825
 826         /*
 827          * Interrupt should not be disabled twice
 828          */
 829         if (!s->ms_irq_enabled)
 830                 return;
 831
 832         s->ms_irq_enabled = false;
 833
 834         if (s->gpio_irq[UART_GPIO_CTS] >= 0)
 835                 disable_irq(s->gpio_irq[UART_GPIO_CTS]);
 836         /* TODO: disable AUART_INTR_CTSMIEN otherwise */
 837
 838         if (s->gpio_irq[UART_GPIO_DSR] >= 0)
 839                 disable_irq(s->gpio_irq[UART_GPIO_DSR]);
 840
 841         if (s->gpio_irq[UART_GPIO_RI] >= 0)
 842                 disable_irq(s->gpio_irq[UART_GPIO_RI]);
 843
 844         if (s->gpio_irq[UART_GPIO_DCD] >= 0)
 845                 disable_irq(s->gpio_irq[UART_GPIO_DCD]);
 846 }
 847
 848 static int mxs_auart_dma_prep_rx(struct mxs_auart_port *s);
 849 static void dma_rx_callback(void *arg)
 850 {
 851         struct mxs_auart_port *s = (struct mxs_auart_port *) arg;
 852         struct tty_port *port = &s->port.state->port;
 853         int count;
 854         u32 stat;
 855
 856         dma_unmap_sg(s->dev, &s->rx_sgl, 1, DMA_FROM_DEVICE);
 857
 858         stat = mxs_read(s, REG_STAT);
 859         stat &= ~(AUART_STAT_OERR | AUART_STAT_BERR |
 860                         AUART_STAT_PERR | AUART_STAT_FERR);
 861
 862         count = stat & AUART_STAT_RXCOUNT_MASK;
 863         tty_insert_flip_string(port, s->rx_dma_buf, count);
 864
 865         mxs_write(stat, s, REG_STAT);
 866         tty_flip_buffer_push(port);
 867
 868         /* start the next DMA for RX. */
 869         mxs_auart_dma_prep_rx(s);
 870 }
 871
 872 static int mxs_auart_dma_prep_rx(struct mxs_auart_port *s)
 873 {
 874         struct dma_async_tx_descriptor *desc;
 875         struct scatterlist *sgl = &s->rx_sgl;
 876         struct dma_chan *channel = s->rx_dma_chan;
 877         u32 pio[1];
 878
 879         /* [1] : send PIO */
 880         pio[0] = AUART_CTRL0_RXTO_ENABLE
 881                 | AUART_CTRL0_RXTIMEOUT(0x80)
 882                 | AUART_CTRL0_XFER_COUNT(UART_XMIT_SIZE);
 883         desc = dmaengine_prep_slave_sg(channel, (struct scatterlist *)pio,
 884                                         1, DMA_TRANS_NONE, 0);
 885         if (!desc) {
 886                 dev_err(s->dev, "step 1 error\n");
 887                 return -EINVAL;
 888         }
 889
 890         /* [2] : send DMA request */
 891         sg_init_one(sgl, s->rx_dma_buf, UART_XMIT_SIZE);
 892         dma_map_sg(s->dev, sgl, 1, DMA_FROM_DEVICE);
 893         desc = dmaengine_prep_slave_sg(channel, sgl, 1, DMA_DEV_TO_MEM,
 894                                         DMA_PREP_INTERRUPT | DMA_CTRL_ACK);
 895         if (!desc) {
 896                 dev_err(s->dev, "step 2 error\n");
 897                 return -1;
 898         }
 899
 900         /* [3] : submit the DMA, but do not issue it. */
 901         desc->callback = dma_rx_callback;
 902         desc->callback_param = s;
 903         dmaengine_submit(desc);
 904         dma_async_issue_pending(channel);
 905         return 0;
 906 }
 907
 908 static void mxs_auart_dma_exit_channel(struct mxs_auart_port *s)
 909 {
 910         if (s->tx_dma_chan) {
 911                 dma_release_channel(s->tx_dma_chan);
 912                 s->tx_dma_chan = NULL;
 913         }
 914         if (s->rx_dma_chan) {
 915                 dma_release_channel(s->rx_dma_chan);
 916                 s->rx_dma_chan = NULL;
 917         }
 918
 919         kfree(s->tx_dma_buf);
 920         kfree(s->rx_dma_buf);
 921         s->tx_dma_buf = NULL;
 922         s->rx_dma_buf = NULL;
 923 }
 924
 925 static void mxs_auart_dma_exit(struct mxs_auart_port *s)
 926 {
 927
 928         mxs_clr(AUART_CTRL2_TXDMAE | AUART_CTRL2_RXDMAE | AUART_CTRL2_DMAONERR,
 929                 s, REG_CTRL2);
 930
 931         mxs_auart_dma_exit_channel(s);
 932         s->flags &= ~MXS_AUART_DMA_ENABLED;
 933         clear_bit(MXS_AUART_DMA_TX_SYNC, &s->flags);
 934         clear_bit(MXS_AUART_DMA_RX_READY, &s->flags);
 935 }
 936
 937 static int mxs_auart_dma_init(struct mxs_auart_port *s)
 938 {
 939         if (auart_dma_enabled(s))
 940                 return 0;
 941
 942         /* init for RX */
 943         s->rx_dma_chan = dma_request_slave_channel(s->dev, "rx");
 944         if (!s->rx_dma_chan)
 945                 goto err_out;
 946         s->rx_dma_buf = kzalloc(UART_XMIT_SIZE, GFP_KERNEL | GFP_DMA);
 947         if (!s->rx_dma_buf)
 948                 goto err_out;
 949
 950         /* init for TX */
 951         s->tx_dma_chan = dma_request_slave_channel(s->dev, "tx");
 952         if (!s->tx_dma_chan)
 953                 goto err_out;
 954         s->tx_dma_buf = kzalloc(UART_XMIT_SIZE, GFP_KERNEL | GFP_DMA);
 955         if (!s->tx_dma_buf)
 956                 goto err_out;
 957
 958         /* set the flags */
 959         s->flags |= MXS_AUART_DMA_ENABLED;
 960         dev_dbg(s->dev, "enabled the DMA support.");
 961
 962         /* The DMA buffer is now the FIFO the TTY subsystem can use */
 963         s->port.fifosize = UART_XMIT_SIZE;
 964
 965         return 0;
 966
 967 err_out:
 968         mxs_auart_dma_exit_channel(s);
 969         return -EINVAL;
 970
 971 }
 972
 973 #define RTS_AT_AUART()  IS_ERR_OR_NULL(mctrl_gpio_to_gpiod(s->gpios,    \
 974                                                         UART_GPIO_RTS))
 975 #define CTS_AT_AUART()  IS_ERR_OR_NULL(mctrl_gpio_to_gpiod(s->gpios,    \
 976                                                         UART_GPIO_CTS))
 977 static void mxs_auart_settermios(struct uart_port *u,
 978                                  struct ktermios *termios,
 979                                  struct ktermios *old)
 980 {
 981         struct mxs_auart_port *s = to_auart_port(u);
 982         u32 bm, ctrl, ctrl2, div;
 983         unsigned int cflag, baud, baud_min, baud_max;
 984
 985         cflag = termios->c_cflag;
 986
 987         ctrl = AUART_LINECTRL_FEN;
 988         ctrl2 = mxs_read(s, REG_CTRL2);
 989
 990         /* byte size */
 991         switch (cflag & CSIZE) {
 992         case CS5:
 993                 bm = 0;
 994                 break;
 995         case CS6:
 996                 bm = 1;
 997                 break;
 998         case CS7:
 999                 bm = 2;
1000                 break;
1001         case CS8:
1002                 bm = 3;
1003                 break;
1004         default:
1005                 return;
1006         }
1007
1008         ctrl |= AUART_LINECTRL_WLEN(bm);
1009
1010         /* parity */
1011         if (cflag & PARENB) {
1012                 ctrl |= AUART_LINECTRL_PEN;
1013                 if ((cflag & PARODD) == 0)
1014                         ctrl |= AUART_LINECTRL_EPS;
1015                 if (cflag & CMSPAR)
1016                         ctrl |= AUART_LINECTRL_SPS;
1017         }
1018
1019         u->read_status_mask = AUART_STAT_OERR;
1020
1021         if (termios->c_iflag & INPCK)
1022                 u->read_status_mask |= AUART_STAT_PERR;
1023         if (termios->c_iflag & (IGNBRK | BRKINT | PARMRK))
1024                 u->read_status_mask |= AUART_STAT_BERR;
1025
1026         /*
1027          * Characters to ignore
1028          */
1029         u->ignore_status_mask = 0;
1030         if (termios->c_iflag & IGNPAR)
1031                 u->ignore_status_mask |= AUART_STAT_PERR;
1032         if (termios->c_iflag & IGNBRK) {
1033                 u->ignore_status_mask |= AUART_STAT_BERR;
1034                 /*
1035                  * If we're ignoring parity and break indicators,
1036                  * ignore overruns too (for real raw support).
1037                  */
1038                 if (termios->c_iflag & IGNPAR)
1039                         u->ignore_status_mask |= AUART_STAT_OERR;
1040         }
1041
1042         /*
1043          * ignore all characters if CREAD is not set
1044          */
1045         if (cflag & CREAD)
1046                 ctrl2 |= AUART_CTRL2_RXE;
1047         else
1048                 ctrl2 &= ~AUART_CTRL2_RXE;
1049
1050         /* figure out the stop bits requested */
1051         if (cflag & CSTOPB)
1052                 ctrl |= AUART_LINECTRL_STP2;
1053
1054         /* figure out the hardware flow control settings */
1055         ctrl2 &= ~(AUART_CTRL2_CTSEN | AUART_CTRL2_RTSEN);
1056         if (cflag & CRTSCTS) {
1057                 /*
1058                  * The DMA has a bug(see errata:2836) in mx23.
1059                  * So we can not implement the DMA for auart in mx23,
1060                  * we can only implement the DMA support for auart
1061                  * in mx28.
1062                  */
1063                 if (is_imx28_auart(s)
1064                                 && test_bit(MXS_AUART_RTSCTS, &s->flags)) {
1065                         if (!mxs_auart_dma_init(s))
1066                                 /* enable DMA tranfer */
1067                                 ctrl2 |= AUART_CTRL2_TXDMAE | AUART_CTRL2_RXDMAE
1068                                        | AUART_CTRL2_DMAONERR;
1069                 }
1070                 /* Even if RTS is GPIO line RTSEN can be enabled because
1071                  * the pinctrl configuration decides about RTS pin function */
1072                 ctrl2 |= AUART_CTRL2_RTSEN;
1073                 if (CTS_AT_AUART())
1074                         ctrl2 |= AUART_CTRL2_CTSEN;
1075         }
1076
1077         /* set baud rate */
1078         if (is_asm9260_auart(s)) {
1079                 baud = uart_get_baud_rate(u, termios, old,
1080                                           u->uartclk * 4 / 0x3FFFFF,
1081                                           u->uartclk / 16);
1082                 div = u->uartclk * 4 / baud;
1083         } else {
1084                 baud_min = DIV_ROUND_UP(u->uartclk * 32,
1085                                         AUART_LINECTRL_BAUD_DIV_MAX);
1086                 baud_max = u->uartclk * 32 / AUART_LINECTRL_BAUD_DIV_MIN;
1087                 baud = uart_get_baud_rate(u, termios, old, baud_min, baud_max);
1088                 div = DIV_ROUND_CLOSEST(u->uartclk * 32, baud);
1089         }
1090
1091         ctrl |= AUART_LINECTRL_BAUD_DIVFRAC(div & 0x3F);
1092         ctrl |= AUART_LINECTRL_BAUD_DIVINT(div >> 6);
1093         mxs_write(ctrl, s, REG_LINECTRL);
1094
1095         mxs_write(ctrl2, s, REG_CTRL2);
1096
1097         uart_update_timeout(u, termios->c_cflag, baud);
1098
1099         /* prepare for the DMA RX. */
1100         if (auart_dma_enabled(s) &&
1101                 !test_and_set_bit(MXS_AUART_DMA_RX_READY, &s->flags)) {
1102                 if (!mxs_auart_dma_prep_rx(s)) {
1103                         /* Disable the normal RX interrupt. */
1104                         mxs_clr(AUART_INTR_RXIEN | AUART_INTR_RTIEN,
1105                                 s, REG_INTR);
1106                 } else {
1107                         mxs_auart_dma_exit(s);
1108                         dev_err(s->dev, "We can not start up the DMA.\n");
1109                 }
1110         }
1111
1112         /* CTS flow-control and modem-status interrupts */
1113         if (UART_ENABLE_MS(u, termios->c_cflag))
1114                 mxs_auart_enable_ms(u);
1115         else
1116                 mxs_auart_disable_ms(u);
1117 }
1118
1119 static void mxs_auart_set_ldisc(struct uart_port *port,
1120                                 struct ktermios *termios)
1121 {
1122         if (termios->c_line == N_PPS) {
1123                 port->flags |= UPF_HARDPPS_CD;
1124                 mxs_auart_enable_ms(port);
1125         } else {
1126                 port->flags &= ~UPF_HARDPPS_CD;
1127         }
1128 }
1129
1130 static irqreturn_t mxs_auart_irq_handle(int irq, void *context)
1131 {
1132         u32 istat;
1133         struct mxs_auart_port *s = context;
1134         u32 mctrl_temp = s->mctrl_prev;
1135         u32 stat = mxs_read(s, REG_STAT);
1136
1137         istat = mxs_read(s, REG_INTR);
1138
1139         /* ack irq */
1140         mxs_clr(istat & (AUART_INTR_RTIS | AUART_INTR_TXIS | AUART_INTR_RXIS
1141                 | AUART_INTR_CTSMIS), s, REG_INTR);
1142
1143         /*
1144          * Dealing with GPIO interrupt
1145          */
1146         if (irq == s->gpio_irq[UART_GPIO_CTS] ||
1147             irq == s->gpio_irq[UART_GPIO_DCD] ||
1148             irq == s->gpio_irq[UART_GPIO_DSR] ||
1149             irq == s->gpio_irq[UART_GPIO_RI])
1150                 mxs_auart_modem_status(s,
1151                                 mctrl_gpio_get(s->gpios, &mctrl_temp));
1152
1153         if (istat & AUART_INTR_CTSMIS) {
1154                 if (CTS_AT_AUART() && s->ms_irq_enabled)
1155                         uart_handle_cts_change(&s->port,
1156                                         stat & AUART_STAT_CTS);
1157                 mxs_clr(AUART_INTR_CTSMIS, s, REG_INTR);
1158                 istat &= ~AUART_INTR_CTSMIS;
1159         }
1160
1161         if (istat & (AUART_INTR_RTIS | AUART_INTR_RXIS)) {
1162                 if (!auart_dma_enabled(s))
1163                         mxs_auart_rx_chars(s);
1164                 istat &= ~(AUART_INTR_RTIS | AUART_INTR_RXIS);
1165         }
1166
1167         if (istat & AUART_INTR_TXIS) {
1168                 mxs_auart_tx_chars(s);
1169                 istat &= ~AUART_INTR_TXIS;
1170         }
1171
1172         return IRQ_HANDLED;
1173 }
1174
1175 static void mxs_auart_reset_deassert(struct mxs_auart_port *s)
1176 {
1177         int i;
1178         unsigned int reg;
1179
1180         mxs_clr(AUART_CTRL0_SFTRST, s, REG_CTRL0);
1181
1182         for (i = 0; i < 10000; i++) {
1183                 reg = mxs_read(s, REG_CTRL0);
1184                 if (!(reg & AUART_CTRL0_SFTRST))
1185                         break;
1186                 udelay(3);
1187         }
1188         mxs_clr(AUART_CTRL0_CLKGATE, s, REG_CTRL0);
1189 }
1190
1191 static void mxs_auart_reset_assert(struct mxs_auart_port *s)
1192 {
1193         int i;
1194         u32 reg;
1195
1196         reg = mxs_read(s, REG_CTRL0);
1197         /* if already in reset state, keep it untouched */
1198         if (reg & AUART_CTRL0_SFTRST)
1199                 return;
1200
1201         mxs_clr(AUART_CTRL0_CLKGATE, s, REG_CTRL0);
1202         mxs_set(AUART_CTRL0_SFTRST, s, REG_CTRL0);
1203
1204         for (i = 0; i < 1000; i++) {
1205                 reg = mxs_read(s, REG_CTRL0);
1206                 /* reset is finished when the clock is gated */
1207                 if (reg & AUART_CTRL0_CLKGATE)
1208                         return;
1209                 udelay(10);
1210         }
1211
1212         dev_err(s->dev, "Failed to reset the unit.");
1213 }
1214
1215 static int mxs_auart_startup(struct uart_port *u)
1216 {
1217         int ret;
1218         struct mxs_auart_port *s = to_auart_port(u);
1219
1220         ret = clk_prepare_enable(s->clk);
1221         if (ret)
1222                 return ret;
1223
1224         if (uart_console(u)) {
1225                 mxs_clr(AUART_CTRL0_CLKGATE, s, REG_CTRL0);
1226         } else {
1227                 /* reset the unit to a well known state */
1228                 mxs_auart_reset_assert(s);
1229                 mxs_auart_reset_deassert(s);
1230         }
1231
1232         mxs_set(AUART_CTRL2_UARTEN, s, REG_CTRL2);
1233
1234         mxs_write(AUART_INTR_RXIEN | AUART_INTR_RTIEN | AUART_INTR_CTSMIEN,
1235                   s, REG_INTR);
1236
1237         /* Reset FIFO size (it could have changed if DMA was enabled) */
1238         u->fifosize = MXS_AUART_FIFO_SIZE;
1239
1240         /*
1241          * Enable fifo so all four bytes of a DMA word are written to
1242          * output (otherwise, only the LSB is written, ie. 1 in 4 bytes)
1243          */
1244         mxs_set(AUART_LINECTRL_FEN, s, REG_LINECTRL);
1245
1246         /* get initial status of modem lines */
1247         mctrl_gpio_get(s->gpios, &s->mctrl_prev);
1248
1249         s->ms_irq_enabled = false;
1250         return 0;
1251 }
1252
1253 static void mxs_auart_shutdown(struct uart_port *u)
1254 {
1255         struct mxs_auart_port *s = to_auart_port(u);
1256
1257         mxs_auart_disable_ms(u);
1258
1259         if (auart_dma_enabled(s))
1260                 mxs_auart_dma_exit(s);
1261
1262         if (uart_console(u)) {
1263                 mxs_clr(AUART_CTRL2_UARTEN, s, REG_CTRL2);
1264
1265                 mxs_clr(AUART_INTR_RXIEN | AUART_INTR_RTIEN |
1266                         AUART_INTR_CTSMIEN, s, REG_INTR);
1267                 mxs_set(AUART_CTRL0_CLKGATE, s, REG_CTRL0);
1268         } else {
1269                 mxs_auart_reset_assert(s);
1270         }
1271
1272         clk_disable_unprepare(s->clk);
1273 }
1274
1275 static unsigned int mxs_auart_tx_empty(struct uart_port *u)
1276 {
1277         struct mxs_auart_port *s = to_auart_port(u);
1278
1279         if ((mxs_read(s, REG_STAT) &
1280                  (AUART_STAT_TXFE | AUART_STAT_BUSY)) == AUART_STAT_TXFE)
1281                 return TIOCSER_TEMT;
1282
1283         return 0;
1284 }
1285
1286 static void mxs_auart_start_tx(struct uart_port *u)
1287 {
1288         struct mxs_auart_port *s = to_auart_port(u);
1289
1290         /* enable transmitter */
1291         mxs_set(AUART_CTRL2_TXE, s, REG_CTRL2);
1292
1293         mxs_auart_tx_chars(s);
1294 }
1295
1296 static void mxs_auart_stop_tx(struct uart_port *u)
1297 {
1298         struct mxs_auart_port *s = to_auart_port(u);
1299
1300         mxs_clr(AUART_CTRL2_TXE, s, REG_CTRL2);
1301 }
1302
1303 static void mxs_auart_stop_rx(struct uart_port *u)
1304 {
1305         struct mxs_auart_port *s = to_auart_port(u);
1306
1307         mxs_clr(AUART_CTRL2_RXE, s, REG_CTRL2);
1308 }
1309
1310 static void mxs_auart_break_ctl(struct uart_port *u, int ctl)
1311 {
1312         struct mxs_auart_port *s = to_auart_port(u);
1313
1314         if (ctl)
1315                 mxs_set(AUART_LINECTRL_BRK, s, REG_LINECTRL);
1316         else
1317                 mxs_clr(AUART_LINECTRL_BRK, s, REG_LINECTRL);
1318 }
1319
1320 static const struct uart_ops mxs_auart_ops = {
1321         .tx_empty       = mxs_auart_tx_empty,
1322         .start_tx       = mxs_auart_start_tx,
1323         .stop_tx        = mxs_auart_stop_tx,
1324         .stop_rx        = mxs_auart_stop_rx,
1325         .enable_ms      = mxs_auart_enable_ms,
1326         .break_ctl      = mxs_auart_break_ctl,
1327         .set_mctrl      = mxs_auart_set_mctrl,
1328         .get_mctrl      = mxs_auart_get_mctrl,
1329         .startup        = mxs_auart_startup,
1330         .shutdown       = mxs_auart_shutdown,
1331         .set_termios    = mxs_auart_settermios,
1332         .set_ldisc      = mxs_auart_set_ldisc,
1333         .type           = mxs_auart_type,
1334         .release_port   = mxs_auart_release_port,
1335         .request_port   = mxs_auart_request_port,
1336         .config_port    = mxs_auart_config_port,
1337         .verify_port    = mxs_auart_verify_port,
1338 };
1339
1340 static struct mxs_auart_port *auart_port[MXS_AUART_PORTS];
1341
1342 #ifdef CONFIG_SERIAL_MXS_AUART_CONSOLE
1343 static void mxs_auart_console_putchar(struct uart_port *port, int ch)
1344 {
1345         struct mxs_auart_port *s = to_auart_port(port);
1346         unsigned int to = 1000;
1347
1348         while (mxs_read(s, REG_STAT) & AUART_STAT_TXFF) {
1349                 if (!to--)
1350                         break;
1351                 udelay(1);
1352         }
1353
1354         mxs_write(ch, s, REG_DATA);
1355 }
1356
1357 static void
1358 auart_console_write(struct console *co, const char *str, unsigned int count)
1359 {
1360         struct mxs_auart_port *s;
1361         struct uart_port *port;
1362         unsigned int old_ctrl0, old_ctrl2;
1363         unsigned int to = 20000;
1364
1365         if (co->index >= MXS_AUART_PORTS || co->index < 0)
1366                 return;
1367
1368         s = auart_port[co->index];
1369         port = &s->port;
1370
1371         clk_enable(s->clk);
1372
1373         /* First save the CR then disable the interrupts */
1374         old_ctrl2 = mxs_read(s, REG_CTRL2);
1375         old_ctrl0 = mxs_read(s, REG_CTRL0);
1376
1377         mxs_clr(AUART_CTRL0_CLKGATE, s, REG_CTRL0);
1378         mxs_set(AUART_CTRL2_UARTEN | AUART_CTRL2_TXE, s, REG_CTRL2);
1379
1380         uart_console_write(port, str, count, mxs_auart_console_putchar);
1381
1382         /* Finally, wait for transmitter to become empty ... */
1383         while (mxs_read(s, REG_STAT) & AUART_STAT_BUSY) {
1384                 udelay(1);
1385                 if (!to--)
1386                         break;
1387         }
1388
1389         /*
1390          * ... and restore the TCR if we waited long enough for the transmitter
1391          * to be idle. This might keep the transmitter enabled although it is
1392          * unused, but that is better than to disable it while it is still
1393          * transmitting.
1394          */
1395         if (!(mxs_read(s, REG_STAT) & AUART_STAT_BUSY)) {
1396                 mxs_write(old_ctrl0, s, REG_CTRL0);
1397                 mxs_write(old_ctrl2, s, REG_CTRL2);
1398         }
1399
1400         clk_disable(s->clk);
1401 }
1402
1403 static void __init
1404 auart_console_get_options(struct mxs_auart_port *s, int *baud,
1405                           int *parity, int *bits)
1406 {
1407         struct uart_port *port = &s->port;
1408         unsigned int lcr_h, quot;
1409
1410         if (!(mxs_read(s, REG_CTRL2) & AUART_CTRL2_UARTEN))
1411                 return;
1412
1413         lcr_h = mxs_read(s, REG_LINECTRL);
1414
1415         *parity = 'n';
1416         if (lcr_h & AUART_LINECTRL_PEN) {
1417                 if (lcr_h & AUART_LINECTRL_EPS)
1418                         *parity = 'e';
1419                 else
1420                         *parity = 'o';
1421         }
1422
1423         if ((lcr_h & AUART_LINECTRL_WLEN_MASK) == AUART_LINECTRL_WLEN(2))
1424                 *bits = 7;
1425         else
1426                 *bits = 8;
1427
1428         quot = ((mxs_read(s, REG_LINECTRL) & AUART_LINECTRL_BAUD_DIVINT_MASK))
1429                 >> (AUART_LINECTRL_BAUD_DIVINT_SHIFT - 6);
1430         quot |= ((mxs_read(s, REG_LINECTRL) & AUART_LINECTRL_BAUD_DIVFRAC_MASK))
1431                 >> AUART_LINECTRL_BAUD_DIVFRAC_SHIFT;
1432         if (quot == 0)
1433                 quot = 1;
1434
1435         *baud = (port->uartclk << 2) / quot;
1436 }
1437
1438 static int __init
1439 auart_console_setup(struct console *co, char *options)
1440 {
1441         struct mxs_auart_port *s;
1442         int baud = 9600;
1443         int bits = 8;
1444         int parity = 'n';
1445         int flow = 'n';
1446         int ret;
1447
1448         /*
1449          * Check whether an invalid uart number has been specified, and
1450          * if so, search for the first available port that does have
1451          * console support.
1452          */
1453         if (co->index == -1 || co->index >= ARRAY_SIZE(auart_port))
1454                 co->index = 0;
1455         s = auart_port[co->index];
1456         if (!s)
1457                 return -ENODEV;
1458
1459         ret = clk_prepare_enable(s->clk);
1460         if (ret)
1461                 return ret;
1462
1463         if (options)
1464                 uart_parse_options(options, &baud, &parity, &bits, &flow);
1465         else
1466                 auart_console_get_options(s, &baud, &parity, &bits);
1467
1468         ret = uart_set_options(&s->port, co, baud, parity, bits, flow);
1469
1470         clk_disable_unprepare(s->clk);
1471
1472         return ret;
1473 }
1474
1475 static struct console auart_console = {
1476         .name           = "ttyAPP",
1477         .write          = auart_console_write,
1478         .device         = uart_console_device,
1479         .setup          = auart_console_setup,
1480         .flags          = CON_PRINTBUFFER,
1481         .index          = -1,
1482         .data           = &auart_driver,
1483 };
1484 #endif
1485
1486 static struct uart_driver auart_driver = {
1487         .owner          = THIS_MODULE,
1488         .driver_name    = "ttyAPP",
1489         .dev_name       = "ttyAPP",
1490         .major          = 0,
1491         .minor          = 0,
1492         .nr             = MXS_AUART_PORTS,
1493 #ifdef CONFIG_SERIAL_MXS_AUART_CONSOLE
1494         .cons =         &auart_console,
1495 #endif
1496 };
1497
1498 static void mxs_init_regs(struct mxs_auart_port *s)
1499 {
1500         if (is_asm9260_auart(s))
1501                 s->vendor = &vendor_alphascale_asm9260;
1502         else
1503                 s->vendor = &vendor_freescale_stmp37xx;
1504 }
1505
1506 static int mxs_get_clks(struct mxs_auart_port *s,
1507                         struct platform_device *pdev)
1508 {
1509         int err;
1510
1511         if (!is_asm9260_auart(s)) {
1512                 s->clk = devm_clk_get(&pdev->dev, NULL);
1513                 return PTR_ERR_OR_ZERO(s->clk);
1514         }
1515
1516         s->clk = devm_clk_get(s->dev, "mod");
1517         if (IS_ERR(s->clk)) {
1518                 dev_err(s->dev, "Failed to get \"mod\" clk\n");
1519                 return PTR_ERR(s->clk);
1520         }
1521
1522         s->clk_ahb = devm_clk_get(s->dev, "ahb");
1523         if (IS_ERR(s->clk_ahb)) {
1524                 dev_err(s->dev, "Failed to get \"ahb\" clk\n");
1525                 return PTR_ERR(s->clk_ahb);
1526         }
1527
1528         err = clk_prepare_enable(s->clk_ahb);
1529         if (err) {
1530                 dev_err(s->dev, "Failed to enable ahb_clk!\n");
1531                 return err;
1532         }
1533
1534         err = clk_set_rate(s->clk, clk_get_rate(s->clk_ahb));
1535         if (err) {
1536                 dev_err(s->dev, "Failed to set rate!\n");
1537                 goto disable_clk_ahb;
1538         }
1539
1540         err = clk_prepare_enable(s->clk);
1541         if (err) {
1542                 dev_err(s->dev, "Failed to enable clk!\n");
1543                 goto disable_clk_ahb;
1544         }
1545
1546         return 0;
1547
1548 disable_clk_ahb:
1549         clk_disable_unprepare(s->clk_ahb);
1550         return err;
1551 }
1552
1553 /*
1554  * This function returns 1 if pdev isn't a device instatiated by dt, 0 if it
1555  * could successfully get all information from dt or a negative errno.
1556  */
1557 static int serial_mxs_probe_dt(struct mxs_auart_port *s,
1558                 struct platform_device *pdev)
1559 {
1560         struct device_node *np = pdev->dev.of_node;
1561         int ret;
1562
1563         if (!np)
1564                 /* no device tree device */
1565                 return 1;
1566
1567         ret = of_alias_get_id(np, "serial");
1568         if (ret < 0) {
1569                 dev_err(&pdev->dev, "failed to get alias id: %d\n", ret);
1570                 return ret;
1571         }
1572         s->port.line = ret;
1573
1574         if (of_get_property(np, "uart-has-rtscts", NULL) ||
1575             of_get_property(np, "fsl,uart-has-rtscts", NULL) /* deprecated */)
1576                 set_bit(MXS_AUART_RTSCTS, &s->flags);
1577
1578         return 0;
1579 }
1580
1581 static int mxs_auart_init_gpios(struct mxs_auart_port *s, struct device *dev)
1582 {
1583         enum mctrl_gpio_idx i;
1584         struct gpio_desc *gpiod;
1585
1586         s->gpios = mctrl_gpio_init_noauto(dev, 0);
1587         if (IS_ERR(s->gpios))
1588                 return PTR_ERR(s->gpios);
1589
1590         /* Block (enabled before) DMA option if RTS or CTS is GPIO line */
1591         if (!RTS_AT_AUART() || !CTS_AT_AUART()) {
1592                 if (test_bit(MXS_AUART_RTSCTS, &s->flags))
1593                         dev_warn(dev,
1594                                  "DMA and flow control via gpio may cause some problems. DMA disabled!\n");
1595                 clear_bit(MXS_AUART_RTSCTS, &s->flags);
1596         }
1597
1598         for (i = 0; i < UART_GPIO_MAX; i++) {
1599                 gpiod = mctrl_gpio_to_gpiod(s->gpios, i);
1600                 if (gpiod && (gpiod_get_direction(gpiod) == GPIOF_DIR_IN))
1601                         s->gpio_irq[i] = gpiod_to_irq(gpiod);
1602                 else
1603                         s->gpio_irq[i] = -EINVAL;
1604         }
1605
1606         return 0;
1607 }
1608
1609 static void mxs_auart_free_gpio_irq(struct mxs_auart_port *s)
1610 {
1611         enum mctrl_gpio_idx i;
1612
1613         for (i = 0; i < UART_GPIO_MAX; i++)
1614                 if (s->gpio_irq[i] >= 0)
1615                         free_irq(s->gpio_irq[i], s);
1616 }
1617
1618 static int mxs_auart_request_gpio_irq(struct mxs_auart_port *s)
1619 {
1620         int *irq = s->gpio_irq;
1621         enum mctrl_gpio_idx i;
1622         int err = 0;
1623
1624         for (i = 0; (i < UART_GPIO_MAX) && !err; i++) {
1625                 if (irq[i] < 0)
1626                         continue;
1627
1628                 irq_set_status_flags(irq[i], IRQ_NOAUTOEN);
1629                 err = request_irq(irq[i], mxs_auart_irq_handle,
1630                                 IRQ_TYPE_EDGE_BOTH, dev_name(s->dev), s);
1631                 if (err)
1632                         dev_err(s->dev, "%s - Can't get %d irq\n",
1633                                 __func__, irq[i]);
1634         }
1635
1636         /*
1637          * If something went wrong, rollback.
1638          */
1639         while (err && (--i >= 0))
1640                 if (irq[i] >= 0)
1641                         free_irq(irq[i], s);
1642
1643         return err;
1644 }
1645
1646 static int mxs_auart_probe(struct platform_device *pdev)
1647 {
1648         const struct of_device_id *of_id =
1649                         of_match_device(mxs_auart_dt_ids, &pdev->dev);
1650         struct mxs_auart_port *s;
1651         u32 version;
1652         int ret, irq;
1653         struct resource *r;
1654
1655         s = devm_kzalloc(&pdev->dev, sizeof(*s), GFP_KERNEL);
1656         if (!s)
1657                 return -ENOMEM;
1658
1659         s->port.dev = &pdev->dev;
1660         s->dev = &pdev->dev;
1661
1662         ret = serial_mxs_probe_dt(s, pdev);
1663         if (ret > 0)
1664                 s->port.line = pdev->id < 0 ? 0 : pdev->id;
1665         else if (ret < 0)
1666                 return ret;
1667
1668         if (of_id) {
1669                 pdev->id_entry = of_id->data;
1670                 s->devtype = pdev->id_entry->driver_data;
1671         }
1672
1673         ret = mxs_get_clks(s, pdev);
1674         if (ret)
1675                 return ret;
1676
1677         r = platform_get_resource(pdev, IORESOURCE_MEM, 0);
1678         if (!r)
1679                 return -ENXIO;
1680
1681         s->port.mapbase = r->start;
1682         s->port.membase = ioremap(r->start, resource_size(r));
1683         s->port.ops = &mxs_auart_ops;
1684         s->port.iotype = UPIO_MEM;
1685         s->port.fifosize = MXS_AUART_FIFO_SIZE;
1686         s->port.uartclk = clk_get_rate(s->clk);
1687         s->port.type = PORT_IMX;
1688
1689         mxs_init_regs(s);
1690
1691         s->mctrl_prev = 0;
1692
1693         irq = platform_get_irq(pdev, 0);
1694         if (irq < 0)
1695                 return irq;
1696
1697         s->port.irq = irq;
1698         ret = devm_request_irq(&pdev->dev, irq, mxs_auart_irq_handle, 0,
1699                                dev_name(&pdev->dev), s);
1700         if (ret)
1701                 return ret;
1702
1703         platform_set_drvdata(pdev, s);
1704
1705         ret = mxs_auart_init_gpios(s, &pdev->dev);
1706         if (ret) {
1707                 dev_err(&pdev->dev, "Failed to initialize GPIOs.\n");
1708                 return ret;
1709         }
1710
1711         /*
1712          * Get the GPIO lines IRQ
1713          */
1714         ret = mxs_auart_request_gpio_irq(s);
1715         if (ret)
1716                 return ret;
1717
1718         auart_port[s->port.line] = s;
1719
1720         mxs_auart_reset_deassert(s);
1721
1722         ret = uart_add_one_port(&auart_driver, &s->port);
1723         if (ret)
1724                 goto out_free_gpio_irq;
1725
1726         /* ASM9260 don't have version reg */
1727         if (is_asm9260_auart(s)) {
1728                 dev_info(&pdev->dev, "Found APPUART ASM9260\n");
1729         } else {
1730                 version = mxs_read(s, REG_VERSION);
1731                 dev_info(&pdev->dev, "Found APPUART %d.%d.%d\n",
1732                          (version >> 24) & 0xff,
1733                          (version >> 16) & 0xff, version & 0xffff);
1734         }
1735
1736         return 0;
1737
1738 out_free_gpio_irq:
1739         mxs_auart_free_gpio_irq(s);
1740         auart_port[pdev->id] = NULL;
1741         return ret;
1742 }
1743
1744 static int mxs_auart_remove(struct platform_device *pdev)
1745 {
1746         struct mxs_auart_port *s = platform_get_drvdata(pdev);
1747
1748         uart_remove_one_port(&auart_driver, &s->port);
1749         auart_port[pdev->id] = NULL;
1750         mxs_auart_free_gpio_irq(s);
1751
1752         return 0;
1753 }
1754
1755 static struct platform_driver mxs_auart_driver = {
1756         .probe = mxs_auart_probe,
1757         .remove = mxs_auart_remove,
1758         .driver = {
1759                 .name = "mxs-auart",
1760                 .of_match_table = mxs_auart_dt_ids,
1761         },
1762 };
1763
1764 static int __init mxs_auart_init(void)
1765 {
1766         int r;
1767
1768         r = uart_register_driver(&auart_driver);
1769         if (r)
1770                 goto out;
1771
1772         r = platform_driver_register(&mxs_auart_driver);
1773         if (r)
1774                 goto out_err;
1775
1776         return 0;
1777 out_err:
1778         uart_unregister_driver(&auart_driver);
1779 out:
1780         return r;
1781 }
1782
1783 static void __exit mxs_auart_exit(void)
1784 {
1785         platform_driver_unregister(&mxs_auart_driver);
1786         uart_unregister_driver(&auart_driver);
1787 }
1788
1789 module_init(mxs_auart_init);
1790 module_exit(mxs_auart_exit);
1791 MODULE_LICENSE("GPL");
1792 MODULE_DESCRIPTION("Freescale MXS application uart driver");
1793 MODULE_ALIAS("platform:mxs-auart");