drivers/tty/serial/8250/8250_port.c

   1 // SPDX-License-Identifier: GPL-2.0+
   2 /*
   3  *  Base port operations for 8250/16550-type serial ports
   4  *
   5  *  Based on drivers/char/serial.c, by Linus Torvalds, Theodore Ts'o.
   6  *  Split from 8250_core.c, Copyright (C) 2001 Russell King.
   7  *
   8  * A note about mapbase / membase
   9  *
  10  *  mapbase is the physical address of the IO port.
  11  *  membase is an 'ioremapped' cookie.
  12  */
  13
  14 #include <linux/module.h>
  15 #include <linux/moduleparam.h>
  16 #include <linux/ioport.h>
  17 #include <linux/init.h>
  18 #include <linux/console.h>
  19 #include <linux/gpio/consumer.h>
  20 #include <linux/sysrq.h>
  21 #include <linux/delay.h>
  22 #include <linux/platform_device.h>
  23 #include <linux/tty.h>
  24 #include <linux/ratelimit.h>
  25 #include <linux/tty_flip.h>
  26 #include <linux/serial.h>
  27 #include <linux/serial_8250.h>
  28 #include <linux/nmi.h>
  29 #include <linux/mutex.h>
  30 #include <linux/slab.h>
  31 #include <linux/uaccess.h>
  32 #include <linux/pm_runtime.h>
  33 #include <linux/ktime.h>
  34
  35 #include <asm/io.h>
  36 #include <asm/irq.h>
  37
  38 #include "8250.h"
  39
  40 /* Nuvoton NPCM timeout register */
  41 #define UART_NPCM_TOR          7
  42 #define UART_NPCM_TOIE         BIT(7)  /* Timeout Interrupt Enable */
  43
  44 /*
  45  * Debugging.
  46  */
  47 #if 0
  48 #define DEBUG_AUTOCONF(fmt...)  printk(fmt)
  49 #else
  50 #define DEBUG_AUTOCONF(fmt...)  do { } while (0)
  51 #endif
  52
  53 #define BOTH_EMPTY      (UART_LSR_TEMT | UART_LSR_THRE)
  54
  55 /*
  56  * Here we define the default xmit fifo size used for each type of UART.
  57  */
  58 static const struct serial8250_config uart_config[] = {
  59         [PORT_UNKNOWN] = {
  60                 .name           = "unknown",
  61                 .fifo_size      = 1,
  62                 .tx_loadsz      = 1,
  63         },
  64         [PORT_8250] = {
  65                 .name           = "8250",
  66                 .fifo_size      = 1,
  67                 .tx_loadsz      = 1,
  68         },
  69         [PORT_16450] = {
  70                 .name           = "16450",
  71                 .fifo_size      = 1,
  72                 .tx_loadsz      = 1,
  73         },
  74         [PORT_16550] = {
  75                 .name           = "16550",
  76                 .fifo_size      = 1,
  77                 .tx_loadsz      = 1,
  78         },
  79         [PORT_16550A] = {
  80                 .name           = "16550A",
  81                 .fifo_size      = 16,
  82                 .tx_loadsz      = 16,
  83                 .fcr            = UART_FCR_ENABLE_FIFO | UART_FCR_R_TRIG_10,
  84                 .rxtrig_bytes   = {1, 4, 8, 14},
  85                 .flags          = UART_CAP_FIFO,
  86         },
  87         [PORT_CIRRUS] = {
  88                 .name           = "Cirrus",
  89                 .fifo_size      = 1,
  90                 .tx_loadsz      = 1,
  91         },
  92         [PORT_16650] = {
  93                 .name           = "ST16650",
  94                 .fifo_size      = 1,
  95                 .tx_loadsz      = 1,
  96                 .flags          = UART_CAP_FIFO | UART_CAP_EFR | UART_CAP_SLEEP,
  97         },
  98         [PORT_16650V2] = {
  99                 .name           = "ST16650V2",
 100                 .fifo_size      = 32,
 101                 .tx_loadsz      = 16,
 102                 .fcr            = UART_FCR_ENABLE_FIFO | UART_FCR_R_TRIG_01 |
 103                                   UART_FCR_T_TRIG_00,
 104                 .rxtrig_bytes   = {8, 16, 24, 28},
 105                 .flags          = UART_CAP_FIFO | UART_CAP_EFR | UART_CAP_SLEEP,
 106         },
 107         [PORT_16750] = {
 108                 .name           = "TI16750",
 109                 .fifo_size      = 64,
 110                 .tx_loadsz      = 64,
 111                 .fcr            = UART_FCR_ENABLE_FIFO | UART_FCR_R_TRIG_10 |
 112                                   UART_FCR7_64BYTE,
 113                 .rxtrig_bytes   = {1, 16, 32, 56},
 114                 .flags          = UART_CAP_FIFO | UART_CAP_SLEEP | UART_CAP_AFE,
 115         },
 116         [PORT_STARTECH] = {
 117                 .name           = "Startech",
 118                 .fifo_size      = 1,
 119                 .tx_loadsz      = 1,
 120         },
 121         [PORT_16C950] = {
 122                 .name           = "16C950/954",
 123                 .fifo_size      = 128,
 124                 .tx_loadsz      = 128,
 125                 .fcr            = UART_FCR_ENABLE_FIFO | UART_FCR_R_TRIG_01,
 126                 .rxtrig_bytes   = {16, 32, 112, 120},
 127                 /* UART_CAP_EFR breaks billionon CF bluetooth card. */
 128                 .flags          = UART_CAP_FIFO | UART_CAP_SLEEP,
 129         },
 130         [PORT_16654] = {
 131                 .name           = "ST16654",
 132                 .fifo_size      = 64,
 133                 .tx_loadsz      = 32,
 134                 .fcr            = UART_FCR_ENABLE_FIFO | UART_FCR_R_TRIG_01 |
 135                                   UART_FCR_T_TRIG_10,
 136                 .rxtrig_bytes   = {8, 16, 56, 60},
 137                 .flags          = UART_CAP_FIFO | UART_CAP_EFR | UART_CAP_SLEEP,
 138         },
 139         [PORT_16850] = {
 140                 .name           = "XR16850",
 141                 .fifo_size      = 128,
 142                 .tx_loadsz      = 128,
 143                 .fcr            = UART_FCR_ENABLE_FIFO | UART_FCR_R_TRIG_10,
 144                 .flags          = UART_CAP_FIFO | UART_CAP_EFR | UART_CAP_SLEEP,
 145         },
 146         [PORT_RSA] = {
 147                 .name           = "RSA",
 148                 .fifo_size      = 2048,
 149                 .tx_loadsz      = 2048,
 150                 .fcr            = UART_FCR_ENABLE_FIFO | UART_FCR_R_TRIG_11,
 151                 .flags          = UART_CAP_FIFO,
 152         },
 153         [PORT_NS16550A] = {
 154                 .name           = "NS16550A",
 155                 .fifo_size      = 16,
 156                 .tx_loadsz      = 16,
 157                 .fcr            = UART_FCR_ENABLE_FIFO | UART_FCR_R_TRIG_10,
 158                 .flags          = UART_CAP_FIFO | UART_NATSEMI,
 159         },
 160         [PORT_XSCALE] = {
 161                 .name           = "XScale",
 162                 .fifo_size      = 32,
 163                 .tx_loadsz      = 32,
 164                 .fcr            = UART_FCR_ENABLE_FIFO | UART_FCR_R_TRIG_10,
 165                 .flags          = UART_CAP_FIFO | UART_CAP_UUE | UART_CAP_RTOIE,
 166         },
 167         [PORT_OCTEON] = {
 168                 .name           = "OCTEON",
 169                 .fifo_size      = 64,
 170                 .tx_loadsz      = 64,
 171                 .fcr            = UART_FCR_ENABLE_FIFO | UART_FCR_R_TRIG_10,
 172                 .flags          = UART_CAP_FIFO,
 173         },
 174         [PORT_AR7] = {
 175                 .name           = "AR7",
 176                 .fifo_size      = 16,
 177                 .tx_loadsz      = 16,
 178                 .fcr            = UART_FCR_ENABLE_FIFO | UART_FCR_R_TRIG_00,
 179                 .flags          = UART_CAP_FIFO /* | UART_CAP_AFE */,
 180         },
 181         [PORT_U6_16550A] = {
 182                 .name           = "U6_16550A",
 183                 .fifo_size      = 64,
 184                 .tx_loadsz      = 64,
 185                 .fcr            = UART_FCR_ENABLE_FIFO | UART_FCR_R_TRIG_10,
 186                 .flags          = UART_CAP_FIFO | UART_CAP_AFE,
 187         },
 188         [PORT_TEGRA] = {
 189                 .name           = "Tegra",
 190                 .fifo_size      = 32,
 191                 .tx_loadsz      = 8,
 192                 .fcr            = UART_FCR_ENABLE_FIFO | UART_FCR_R_TRIG_01 |
 193                                   UART_FCR_T_TRIG_01,
 194                 .rxtrig_bytes   = {1, 4, 8, 14},
 195                 .flags          = UART_CAP_FIFO | UART_CAP_RTOIE,
 196         },
 197         [PORT_XR17D15X] = {
 198                 .name           = "XR17D15X",
 199                 .fifo_size      = 64,
 200                 .tx_loadsz      = 64,
 201                 .fcr            = UART_FCR_ENABLE_FIFO | UART_FCR_R_TRIG_10,
 202                 .flags          = UART_CAP_FIFO | UART_CAP_AFE | UART_CAP_EFR |
 203                                   UART_CAP_SLEEP,
 204         },
 205         [PORT_XR17V35X] = {
 206                 .name           = "XR17V35X",
 207                 .fifo_size      = 256,
 208                 .tx_loadsz      = 256,
 209                 .fcr            = UART_FCR_ENABLE_FIFO | UART_FCR_R_TRIG_11 |
 210                                   UART_FCR_T_TRIG_11,
 211                 .flags          = UART_CAP_FIFO | UART_CAP_AFE | UART_CAP_EFR |
 212                                   UART_CAP_SLEEP,
 213         },
 214         [PORT_LPC3220] = {
 215                 .name           = "LPC3220",
 216                 .fifo_size      = 64,
 217                 .tx_loadsz      = 32,
 218                 .fcr            = UART_FCR_DMA_SELECT | UART_FCR_ENABLE_FIFO |
 219                                   UART_FCR_R_TRIG_00 | UART_FCR_T_TRIG_00,
 220                 .flags          = UART_CAP_FIFO,
 221         },
 222         [PORT_BRCM_TRUMANAGE] = {
 223                 .name           = "TruManage",
 224                 .fifo_size      = 1,
 225                 .tx_loadsz      = 1024,
 226                 .flags          = UART_CAP_HFIFO,
 227         },
 228         [PORT_8250_CIR] = {
 229                 .name           = "CIR port"
 230         },
 231         [PORT_ALTR_16550_F32] = {
 232                 .name           = "Altera 16550 FIFO32",
 233                 .fifo_size      = 32,
 234                 .tx_loadsz      = 32,
 235                 .fcr            = UART_FCR_ENABLE_FIFO | UART_FCR_R_TRIG_10,
 236                 .rxtrig_bytes   = {1, 8, 16, 30},
 237                 .flags          = UART_CAP_FIFO | UART_CAP_AFE,
 238         },
 239         [PORT_ALTR_16550_F64] = {
 240                 .name           = "Altera 16550 FIFO64",
 241                 .fifo_size      = 64,
 242                 .tx_loadsz      = 64,
 243                 .fcr            = UART_FCR_ENABLE_FIFO | UART_FCR_R_TRIG_10,
 244                 .rxtrig_bytes   = {1, 16, 32, 62},
 245                 .flags          = UART_CAP_FIFO | UART_CAP_AFE,
 246         },
 247         [PORT_ALTR_16550_F128] = {
 248                 .name           = "Altera 16550 FIFO128",
 249                 .fifo_size      = 128,
 250                 .tx_loadsz      = 128,
 251                 .fcr            = UART_FCR_ENABLE_FIFO | UART_FCR_R_TRIG_10,
 252                 .rxtrig_bytes   = {1, 32, 64, 126},
 253                 .flags          = UART_CAP_FIFO | UART_CAP_AFE,
 254         },
 255         /*
 256          * tx_loadsz is set to 63-bytes instead of 64-bytes to implement
 257          * workaround of errata A-008006 which states that tx_loadsz should
 258          * be configured less than Maximum supported fifo bytes.
 259          */
 260         [PORT_16550A_FSL64] = {
 261                 .name           = "16550A_FSL64",
 262                 .fifo_size      = 64,
 263                 .tx_loadsz      = 63,
 264                 .fcr            = UART_FCR_ENABLE_FIFO | UART_FCR_R_TRIG_10 |
 265                                   UART_FCR7_64BYTE,
 266                 .flags          = UART_CAP_FIFO | UART_CAP_NOTEMT,
 267         },
 268         [PORT_RT2880] = {
 269                 .name           = "Palmchip BK-3103",
 270                 .fifo_size      = 16,
 271                 .tx_loadsz      = 16,
 272                 .fcr            = UART_FCR_ENABLE_FIFO | UART_FCR_R_TRIG_10,
 273                 .rxtrig_bytes   = {1, 4, 8, 14},
 274                 .flags          = UART_CAP_FIFO,
 275         },
 276         [PORT_DA830] = {
 277                 .name           = "TI DA8xx/66AK2x",
 278                 .fifo_size      = 16,
 279                 .tx_loadsz      = 16,
 280                 .fcr            = UART_FCR_DMA_SELECT | UART_FCR_ENABLE_FIFO |
 281                                   UART_FCR_R_TRIG_10,
 282                 .rxtrig_bytes   = {1, 4, 8, 14},
 283                 .flags          = UART_CAP_FIFO | UART_CAP_AFE,
 284         },
 285         [PORT_MTK_BTIF] = {
 286                 .name           = "MediaTek BTIF",
 287                 .fifo_size      = 16,
 288                 .tx_loadsz      = 16,
 289                 .fcr            = UART_FCR_ENABLE_FIFO |
 290                                   UART_FCR_CLEAR_RCVR | UART_FCR_CLEAR_XMIT,
 291                 .flags          = UART_CAP_FIFO,
 292         },
 293         [PORT_NPCM] = {
 294                 .name           = "Nuvoton 16550",
 295                 .fifo_size      = 16,
 296                 .tx_loadsz      = 16,
 297                 .fcr            = UART_FCR_ENABLE_FIFO | UART_FCR_R_TRIG_10 |
 298                                   UART_FCR_CLEAR_RCVR | UART_FCR_CLEAR_XMIT,
 299                 .rxtrig_bytes   = {1, 4, 8, 14},
 300                 .flags          = UART_CAP_FIFO,
 301         },
 302         [PORT_SUNIX] = {
 303                 .name           = "Sunix",
 304                 .fifo_size      = 128,
 305                 .tx_loadsz      = 128,
 306                 .fcr            = UART_FCR_ENABLE_FIFO | UART_FCR_R_TRIG_10,
 307                 .rxtrig_bytes   = {1, 32, 64, 112},
 308                 .flags          = UART_CAP_FIFO | UART_CAP_SLEEP,
 309         },
 310         [PORT_ASPEED_VUART] = {
 311                 .name           = "ASPEED VUART",
 312                 .fifo_size      = 16,
 313                 .tx_loadsz      = 16,
 314                 .fcr            = UART_FCR_ENABLE_FIFO | UART_FCR_R_TRIG_00,
 315                 .rxtrig_bytes   = {1, 4, 8, 14},
 316                 .flags          = UART_CAP_FIFO,
 317         },
 318 };
 319
 320 /* Uart divisor latch read */
 321 static int default_serial_dl_read(struct uart_8250_port *up)
 322 {
 323         /* Assign these in pieces to truncate any bits above 7.  */
 324         unsigned char dll = serial_in(up, UART_DLL);
 325         unsigned char dlm = serial_in(up, UART_DLM);
 326
 327         return dll | dlm << 8;
 328 }
 329
 330 /* Uart divisor latch write */
 331 static void default_serial_dl_write(struct uart_8250_port *up, int value)
 332 {
 333         serial_out(up, UART_DLL, value & 0xff);
 334         serial_out(up, UART_DLM, value >> 8 & 0xff);
 335 }
 336
 337 #ifdef CONFIG_SERIAL_8250_RT288X
 338
 339 /* Au1x00/RT288x UART hardware has a weird register layout */
 340 static const s8 au_io_in_map[8] = {
 341          0,     /* UART_RX  */
 342          2,     /* UART_IER */
 343          3,     /* UART_IIR */
 344          5,     /* UART_LCR */
 345          6,     /* UART_MCR */
 346          7,     /* UART_LSR */
 347          8,     /* UART_MSR */
 348         -1,     /* UART_SCR (unmapped) */
 349 };
 350
 351 static const s8 au_io_out_map[8] = {
 352          1,     /* UART_TX  */
 353          2,     /* UART_IER */
 354          4,     /* UART_FCR */
 355          5,     /* UART_LCR */
 356          6,     /* UART_MCR */
 357         -1,     /* UART_LSR (unmapped) */
 358         -1,     /* UART_MSR (unmapped) */
 359         -1,     /* UART_SCR (unmapped) */
 360 };
 361
 362 unsigned int au_serial_in(struct uart_port *p, int offset)
 363 {
 364         if (offset >= ARRAY_SIZE(au_io_in_map))
 365                 return UINT_MAX;
 366         offset = au_io_in_map[offset];
 367         if (offset < 0)
 368                 return UINT_MAX;
 369         return __raw_readl(p->membase + (offset << p->regshift));
 370 }
 371
 372 void au_serial_out(struct uart_port *p, int offset, int value)
 373 {
 374         if (offset >= ARRAY_SIZE(au_io_out_map))
 375                 return;
 376         offset = au_io_out_map[offset];
 377         if (offset < 0)
 378                 return;
 379         __raw_writel(value, p->membase + (offset << p->regshift));
 380 }
 381
 382 /* Au1x00 haven't got a standard divisor latch */
 383 static int au_serial_dl_read(struct uart_8250_port *up)
 384 {
 385         return __raw_readl(up->port.membase + 0x28);
 386 }
 387
 388 static void au_serial_dl_write(struct uart_8250_port *up, int value)
 389 {
 390         __raw_writel(value, up->port.membase + 0x28);
 391 }
 392
 393 #endif
 394
 395 static unsigned int hub6_serial_in(struct uart_port *p, int offset)
 396 {
 397         offset = offset << p->regshift;
 398         outb(p->hub6 - 1 + offset, p->iobase);
 399         return inb(p->iobase + 1);
 400 }
 401
 402 static void hub6_serial_out(struct uart_port *p, int offset, int value)
 403 {
 404         offset = offset << p->regshift;
 405         outb(p->hub6 - 1 + offset, p->iobase);
 406         outb(value, p->iobase + 1);
 407 }
 408
 409 static unsigned int mem_serial_in(struct uart_port *p, int offset)
 410 {
 411         offset = offset << p->regshift;
 412         return readb(p->membase + offset);
 413 }
 414
 415 static void mem_serial_out(struct uart_port *p, int offset, int value)
 416 {
 417         offset = offset << p->regshift;
 418         writeb(value, p->membase + offset);
 419 }
 420
 421 static void mem16_serial_out(struct uart_port *p, int offset, int value)
 422 {
 423         offset = offset << p->regshift;
 424         writew(value, p->membase + offset);
 425 }
 426
 427 static unsigned int mem16_serial_in(struct uart_port *p, int offset)
 428 {
 429         offset = offset << p->regshift;
 430         return readw(p->membase + offset);
 431 }
 432
 433 static void mem32_serial_out(struct uart_port *p, int offset, int value)
 434 {
 435         offset = offset << p->regshift;
 436         writel(value, p->membase + offset);
 437 }
 438
 439 static unsigned int mem32_serial_in(struct uart_port *p, int offset)
 440 {
 441         offset = offset << p->regshift;
 442         return readl(p->membase + offset);
 443 }
 444
 445 static void mem32be_serial_out(struct uart_port *p, int offset, int value)
 446 {
 447         offset = offset << p->regshift;
 448         iowrite32be(value, p->membase + offset);
 449 }
 450
 451 static unsigned int mem32be_serial_in(struct uart_port *p, int offset)
 452 {
 453         offset = offset << p->regshift;
 454         return ioread32be(p->membase + offset);
 455 }
 456
 457 static unsigned int io_serial_in(struct uart_port *p, int offset)
 458 {
 459         offset = offset << p->regshift;
 460         return inb(p->iobase + offset);
 461 }
 462
 463 static void io_serial_out(struct uart_port *p, int offset, int value)
 464 {
 465         offset = offset << p->regshift;
 466         outb(value, p->iobase + offset);
 467 }
 468
 469 static int serial8250_default_handle_irq(struct uart_port *port);
 470
 471 static void set_io_from_upio(struct uart_port *p)
 472 {
 473         struct uart_8250_port *up = up_to_u8250p(p);
 474
 475         up->dl_read = default_serial_dl_read;
 476         up->dl_write = default_serial_dl_write;
 477
 478         switch (p->iotype) {
 479         case UPIO_HUB6:
 480                 p->serial_in = hub6_serial_in;
 481                 p->serial_out = hub6_serial_out;
 482                 break;
 483
 484         case UPIO_MEM:
 485                 p->serial_in = mem_serial_in;
 486                 p->serial_out = mem_serial_out;
 487                 break;
 488
 489         case UPIO_MEM16:
 490                 p->serial_in = mem16_serial_in;
 491                 p->serial_out = mem16_serial_out;
 492                 break;
 493
 494         case UPIO_MEM32:
 495                 p->serial_in = mem32_serial_in;
 496                 p->serial_out = mem32_serial_out;
 497                 break;
 498
 499         case UPIO_MEM32BE:
 500                 p->serial_in = mem32be_serial_in;
 501                 p->serial_out = mem32be_serial_out;
 502                 break;
 503
 504 #ifdef CONFIG_SERIAL_8250_RT288X
 505         case UPIO_AU:
 506                 p->serial_in = au_serial_in;
 507                 p->serial_out = au_serial_out;
 508                 up->dl_read = au_serial_dl_read;
 509                 up->dl_write = au_serial_dl_write;
 510                 break;
 511 #endif
 512
 513         default:
 514                 p->serial_in = io_serial_in;
 515                 p->serial_out = io_serial_out;
 516                 break;
 517         }
 518         /* Remember loaded iotype */
 519         up->cur_iotype = p->iotype;
 520         p->handle_irq = serial8250_default_handle_irq;
 521 }
 522
 523 static void
 524 serial_port_out_sync(struct uart_port *p, int offset, int value)
 525 {
 526         switch (p->iotype) {
 527         case UPIO_MEM:
 528         case UPIO_MEM16:
 529         case UPIO_MEM32:
 530         case UPIO_MEM32BE:
 531         case UPIO_AU:
 532                 p->serial_out(p, offset, value);
 533                 p->serial_in(p, UART_LCR);      /* safe, no side-effects */
 534                 break;
 535         default:
 536                 p->serial_out(p, offset, value);
 537         }
 538 }
 539
 540 /*
 541  * FIFO support.
 542  */
 543 static void serial8250_clear_fifos(struct uart_8250_port *p)
 544 {
 545         if (p->capabilities & UART_CAP_FIFO) {
 546                 serial_out(p, UART_FCR, UART_FCR_ENABLE_FIFO);
 547                 serial_out(p, UART_FCR, UART_FCR_ENABLE_FIFO |
 548                                UART_FCR_CLEAR_RCVR | UART_FCR_CLEAR_XMIT);
 549                 serial_out(p, UART_FCR, 0);
 550         }
 551 }
 552
 553 static enum hrtimer_restart serial8250_em485_handle_start_tx(struct hrtimer *t);
 554 static enum hrtimer_restart serial8250_em485_handle_stop_tx(struct hrtimer *t);
 555
 556 void serial8250_clear_and_reinit_fifos(struct uart_8250_port *p)
 557 {
 558         serial8250_clear_fifos(p);
 559         serial_out(p, UART_FCR, p->fcr);
 560 }
 561 EXPORT_SYMBOL_GPL(serial8250_clear_and_reinit_fifos);
 562
 563 void serial8250_rpm_get(struct uart_8250_port *p)
 564 {
 565         if (!(p->capabilities & UART_CAP_RPM))
 566                 return;
 567         pm_runtime_get_sync(p->port.dev);
 568 }
 569 EXPORT_SYMBOL_GPL(serial8250_rpm_get);
 570
 571 void serial8250_rpm_put(struct uart_8250_port *p)
 572 {
 573         if (!(p->capabilities & UART_CAP_RPM))
 574                 return;
 575         pm_runtime_mark_last_busy(p->port.dev);
 576         pm_runtime_put_autosuspend(p->port.dev);
 577 }
 578 EXPORT_SYMBOL_GPL(serial8250_rpm_put);
 579
 580 /**
 581  *      serial8250_em485_init() - put uart_8250_port into rs485 emulating
 582  *      @p:     uart_8250_port port instance
 583  *
 584  *      The function is used to start rs485 software emulating on the
 585  *      &struct uart_8250_port* @p. Namely, RTS is switched before/after
 586  *      transmission. The function is idempotent, so it is safe to call it
 587  *      multiple times.
 588  *
 589  *      The caller MUST enable interrupt on empty shift register before
 590  *      calling serial8250_em485_init(). This interrupt is not a part of
 591  *      8250 standard, but implementation defined.
 592  *
 593  *      The function is supposed to be called from .rs485_config callback
 594  *      or from any other callback protected with p->port.lock spinlock.
 595  *
 596  *      See also serial8250_em485_destroy()
 597  *
 598  *      Return 0 - success, -errno - otherwise
 599  */
 600 static int serial8250_em485_init(struct uart_8250_port *p)
 601 {
 602         if (p->em485)
 603                 return 0;
 604
 605         p->em485 = kmalloc(sizeof(struct uart_8250_em485), GFP_ATOMIC);
 606         if (!p->em485)
 607                 return -ENOMEM;
 608
 609         hrtimer_init(&p->em485->stop_tx_timer, CLOCK_MONOTONIC,
 610                      HRTIMER_MODE_REL);
 611         hrtimer_init(&p->em485->start_tx_timer, CLOCK_MONOTONIC,
 612                      HRTIMER_MODE_REL);
 613         p->em485->stop_tx_timer.function = &serial8250_em485_handle_stop_tx;
 614         p->em485->start_tx_timer.function = &serial8250_em485_handle_start_tx;
 615         p->em485->port = p;
 616         p->em485->active_timer = NULL;
 617         p->em485->tx_stopped = true;
 618
 619         p->rs485_stop_tx(p);
 620
 621         return 0;
 622 }
 623
 624 /**
 625  *      serial8250_em485_destroy() - put uart_8250_port into normal state
 626  *      @p:     uart_8250_port port instance
 627  *
 628  *      The function is used to stop rs485 software emulating on the
 629  *      &struct uart_8250_port* @p. The function is idempotent, so it is safe to
 630  *      call it multiple times.
 631  *
 632  *      The function is supposed to be called from .rs485_config callback
 633  *      or from any other callback protected with p->port.lock spinlock.
 634  *
 635  *      See also serial8250_em485_init()
 636  */
 637 void serial8250_em485_destroy(struct uart_8250_port *p)
 638 {
 639         if (!p->em485)
 640                 return;
 641
 642         hrtimer_cancel(&p->em485->start_tx_timer);
 643         hrtimer_cancel(&p->em485->stop_tx_timer);
 644
 645         kfree(p->em485);
 646         p->em485 = NULL;
 647 }
 648 EXPORT_SYMBOL_GPL(serial8250_em485_destroy);
 649
 650 /**
 651  * serial8250_em485_config() - generic ->rs485_config() callback
 652  * @port: uart port
 653  * @rs485: rs485 settings
 654  *
 655  * Generic callback usable by 8250 uart drivers to activate rs485 settings
 656  * if the uart is incapable of driving RTS as a Transmit Enable signal in
 657  * hardware, relying on software emulation instead.
 658  */
 659 int serial8250_em485_config(struct uart_port *port, struct serial_rs485 *rs485)
 660 {
 661         struct uart_8250_port *up = up_to_u8250p(port);
 662
 663         /* pick sane settings if the user hasn't */
 664         if (!!(rs485->flags & SER_RS485_RTS_ON_SEND) ==
 665             !!(rs485->flags & SER_RS485_RTS_AFTER_SEND)) {
 666                 rs485->flags |= SER_RS485_RTS_ON_SEND;
 667                 rs485->flags &= ~SER_RS485_RTS_AFTER_SEND;
 668         }
 669
 670         /* clamp the delays to [0, 100ms] */
 671         rs485->delay_rts_before_send = min(rs485->delay_rts_before_send, 100U);
 672         rs485->delay_rts_after_send  = min(rs485->delay_rts_after_send, 100U);
 673
 674         memset(rs485->padding, 0, sizeof(rs485->padding));
 675         port->rs485 = *rs485;
 676
 677         gpiod_set_value(port->rs485_term_gpio,
 678                         rs485->flags & SER_RS485_TERMINATE_BUS);
 679
 680         /*
 681          * Both serial8250_em485_init() and serial8250_em485_destroy()
 682          * are idempotent.
 683          */
 684         if (rs485->flags & SER_RS485_ENABLED) {
 685                 int ret = serial8250_em485_init(up);
 686
 687                 if (ret) {
 688                         rs485->flags &= ~SER_RS485_ENABLED;
 689                         port->rs485.flags &= ~SER_RS485_ENABLED;
 690                 }
 691                 return ret;
 692         }
 693
 694         serial8250_em485_destroy(up);
 695         return 0;
 696 }
 697 EXPORT_SYMBOL_GPL(serial8250_em485_config);
 698
 699 /*
 700  * These two wrappers ensure that enable_runtime_pm_tx() can be called more than
 701  * once and disable_runtime_pm_tx() will still disable RPM because the fifo is
 702  * empty and the HW can idle again.
 703  */
 704 void serial8250_rpm_get_tx(struct uart_8250_port *p)
 705 {
 706         unsigned char rpm_active;
 707
 708         if (!(p->capabilities & UART_CAP_RPM))
 709                 return;
 710
 711         rpm_active = xchg(&p->rpm_tx_active, 1);
 712         if (rpm_active)
 713                 return;
 714         pm_runtime_get_sync(p->port.dev);
 715 }
 716 EXPORT_SYMBOL_GPL(serial8250_rpm_get_tx);
 717
 718 void serial8250_rpm_put_tx(struct uart_8250_port *p)
 719 {
 720         unsigned char rpm_active;
 721
 722         if (!(p->capabilities & UART_CAP_RPM))
 723                 return;
 724
 725         rpm_active = xchg(&p->rpm_tx_active, 0);
 726         if (!rpm_active)
 727                 return;
 728         pm_runtime_mark_last_busy(p->port.dev);
 729         pm_runtime_put_autosuspend(p->port.dev);
 730 }
 731 EXPORT_SYMBOL_GPL(serial8250_rpm_put_tx);
 732
 733 /*
 734  * IER sleep support.  UARTs which have EFRs need the "extended
 735  * capability" bit enabled.  Note that on XR16C850s, we need to
 736  * reset LCR to write to IER.
 737  */
 738 static void serial8250_set_sleep(struct uart_8250_port *p, int sleep)
 739 {
 740         unsigned char lcr = 0, efr = 0;
 741
 742         serial8250_rpm_get(p);
 743
 744         if (p->capabilities & UART_CAP_SLEEP) {
 745                 if (p->capabilities & UART_CAP_EFR) {
 746                         lcr = serial_in(p, UART_LCR);
 747                         efr = serial_in(p, UART_EFR);
 748                         serial_out(p, UART_LCR, UART_LCR_CONF_MODE_B);
 749                         serial_out(p, UART_EFR, UART_EFR_ECB);
 750                         serial_out(p, UART_LCR, 0);
 751                 }
 752                 serial_out(p, UART_IER, sleep ? UART_IERX_SLEEP : 0);
 753                 if (p->capabilities & UART_CAP_EFR) {
 754                         serial_out(p, UART_LCR, UART_LCR_CONF_MODE_B);
 755                         serial_out(p, UART_EFR, efr);
 756                         serial_out(p, UART_LCR, lcr);
 757                 }
 758         }
 759
 760         serial8250_rpm_put(p);
 761 }
 762
 763 #ifdef CONFIG_SERIAL_8250_RSA
 764 /*
 765  * Attempts to turn on the RSA FIFO.  Returns zero on failure.
 766  * We set the port uart clock rate if we succeed.
 767  */
 768 static int __enable_rsa(struct uart_8250_port *up)
 769 {
 770         unsigned char mode;
 771         int result;
 772
 773         mode = serial_in(up, UART_RSA_MSR);
 774         result = mode & UART_RSA_MSR_FIFO;
 775
 776         if (!result) {
 777                 serial_out(up, UART_RSA_MSR, mode | UART_RSA_MSR_FIFO);
 778                 mode = serial_in(up, UART_RSA_MSR);
 779                 result = mode & UART_RSA_MSR_FIFO;
 780         }
 781
 782         if (result)
 783                 up->port.uartclk = SERIAL_RSA_BAUD_BASE * 16;
 784
 785         return result;
 786 }
 787
 788 static void enable_rsa(struct uart_8250_port *up)
 789 {
 790         if (up->port.type == PORT_RSA) {
 791                 if (up->port.uartclk != SERIAL_RSA_BAUD_BASE * 16) {
 792                         spin_lock_irq(&up->port.lock);
 793                         __enable_rsa(up);
 794                         spin_unlock_irq(&up->port.lock);
 795                 }
 796                 if (up->port.uartclk == SERIAL_RSA_BAUD_BASE * 16)
 797                         serial_out(up, UART_RSA_FRR, 0);
 798         }
 799 }
 800
 801 /*
 802  * Attempts to turn off the RSA FIFO.  Returns zero on failure.
 803  * It is unknown why interrupts were disabled in here.  However,
 804  * the caller is expected to preserve this behaviour by grabbing
 805  * the spinlock before calling this function.
 806  */
 807 static void disable_rsa(struct uart_8250_port *up)
 808 {
 809         unsigned char mode;
 810         int result;
 811
 812         if (up->port.type == PORT_RSA &&
 813             up->port.uartclk == SERIAL_RSA_BAUD_BASE * 16) {
 814                 spin_lock_irq(&up->port.lock);
 815
 816                 mode = serial_in(up, UART_RSA_MSR);
 817                 result = !(mode & UART_RSA_MSR_FIFO);
 818
 819                 if (!result) {
 820                         serial_out(up, UART_RSA_MSR, mode & ~UART_RSA_MSR_FIFO);
 821                         mode = serial_in(up, UART_RSA_MSR);
 822                         result = !(mode & UART_RSA_MSR_FIFO);
 823                 }
 824
 825                 if (result)
 826                         up->port.uartclk = SERIAL_RSA_BAUD_BASE_LO * 16;
 827                 spin_unlock_irq(&up->port.lock);
 828         }
 829 }
 830 #endif /* CONFIG_SERIAL_8250_RSA */
 831
 832 /*
 833  * This is a quickie test to see how big the FIFO is.
 834  * It doesn't work at all the time, more's the pity.
 835  */
 836 static int size_fifo(struct uart_8250_port *up)
 837 {
 838         unsigned char old_fcr, old_mcr, old_lcr;
 839         unsigned short old_dl;
 840         int count;
 841
 842         old_lcr = serial_in(up, UART_LCR);
 843         serial_out(up, UART_LCR, 0);
 844         old_fcr = serial_in(up, UART_FCR);
 845         old_mcr = serial8250_in_MCR(up);
 846         serial_out(up, UART_FCR, UART_FCR_ENABLE_FIFO |
 847                     UART_FCR_CLEAR_RCVR | UART_FCR_CLEAR_XMIT);
 848         serial8250_out_MCR(up, UART_MCR_LOOP);
 849         serial_out(up, UART_LCR, UART_LCR_CONF_MODE_A);
 850         old_dl = serial_dl_read(up);
 851         serial_dl_write(up, 0x0001);
 852         serial_out(up, UART_LCR, 0x03);
 853         for (count = 0; count < 256; count++)
 854                 serial_out(up, UART_TX, count);
 855         mdelay(20);/* FIXME - schedule_timeout */
 856         for (count = 0; (serial_in(up, UART_LSR) & UART_LSR_DR) &&
 857              (count < 256); count++)
 858                 serial_in(up, UART_RX);
 859         serial_out(up, UART_FCR, old_fcr);
 860         serial8250_out_MCR(up, old_mcr);
 861         serial_out(up, UART_LCR, UART_LCR_CONF_MODE_A);
 862         serial_dl_write(up, old_dl);
 863         serial_out(up, UART_LCR, old_lcr);
 864
 865         return count;
 866 }
 867
 868 /*
 869  * Read UART ID using the divisor method - set DLL and DLM to zero
 870  * and the revision will be in DLL and device type in DLM.  We
 871  * preserve the device state across this.
 872  */
 873 static unsigned int autoconfig_read_divisor_id(struct uart_8250_port *p)
 874 {
 875         unsigned char old_lcr;
 876         unsigned int id, old_dl;
 877
 878         old_lcr = serial_in(p, UART_LCR);
 879         serial_out(p, UART_LCR, UART_LCR_CONF_MODE_A);
 880         old_dl = serial_dl_read(p);
 881         serial_dl_write(p, 0);
 882         id = serial_dl_read(p);
 883         serial_dl_write(p, old_dl);
 884
 885         serial_out(p, UART_LCR, old_lcr);
 886
 887         return id;
 888 }
 889
 890 /*
 891  * This is a helper routine to autodetect StarTech/Exar/Oxsemi UART's.
 892  * When this function is called we know it is at least a StarTech
 893  * 16650 V2, but it might be one of several StarTech UARTs, or one of
 894  * its clones.  (We treat the broken original StarTech 16650 V1 as a
 895  * 16550, and why not?  Startech doesn't seem to even acknowledge its
 896  * existence.)
 897  *
 898  * What evil have men's minds wrought...
 899  */
 900 static void autoconfig_has_efr(struct uart_8250_port *up)
 901 {
 902         unsigned int id1, id2, id3, rev;
 903
 904         /*
 905          * Everything with an EFR has SLEEP
 906          */
 907         up->capabilities |= UART_CAP_EFR | UART_CAP_SLEEP;
 908
 909         /*
 910          * First we check to see if it's an Oxford Semiconductor UART.
 911          *
 912          * If we have to do this here because some non-National
 913          * Semiconductor clone chips lock up if you try writing to the
 914          * LSR register (which serial_icr_read does)
 915          */
 916
 917         /*
 918          * Check for Oxford Semiconductor 16C950.
 919          *
 920          * EFR [4] must be set else this test fails.
 921          *
 922          * This shouldn't be necessary, but Mike Hudson (Exoray@isys.ca)
 923          * claims that it's needed for 952 dual UART's (which are not
 924          * recommended for new designs).
 925          */
 926         up->acr = 0;
 927         serial_out(up, UART_LCR, UART_LCR_CONF_MODE_B);
 928         serial_out(up, UART_EFR, UART_EFR_ECB);
 929         serial_out(up, UART_LCR, 0x00);
 930         id1 = serial_icr_read(up, UART_ID1);
 931         id2 = serial_icr_read(up, UART_ID2);
 932         id3 = serial_icr_read(up, UART_ID3);
 933         rev = serial_icr_read(up, UART_REV);
 934
 935         DEBUG_AUTOCONF("950id=%02x:%02x:%02x:%02x ", id1, id2, id3, rev);
 936
 937         if (id1 == 0x16 && id2 == 0xC9 &&
 938             (id3 == 0x50 || id3 == 0x52 || id3 == 0x54)) {
 939                 up->port.type = PORT_16C950;
 940
 941                 /*
 942                  * Enable work around for the Oxford Semiconductor 952 rev B
 943                  * chip which causes it to seriously miscalculate baud rates
 944                  * when DLL is 0.
 945                  */
 946                 if (id3 == 0x52 && rev == 0x01)
 947                         up->bugs |= UART_BUG_QUOT;
 948                 return;
 949         }
 950
 951         /*
 952          * We check for a XR16C850 by setting DLL and DLM to 0, and then
 953          * reading back DLL and DLM.  The chip type depends on the DLM
 954          * value read back:
 955          *  0x10 - XR16C850 and the DLL contains the chip revision.
 956          *  0x12 - XR16C2850.
 957          *  0x14 - XR16C854.
 958          */
 959         id1 = autoconfig_read_divisor_id(up);
 960         DEBUG_AUTOCONF("850id=%04x ", id1);
 961
 962         id2 = id1 >> 8;
 963         if (id2 == 0x10 || id2 == 0x12 || id2 == 0x14) {
 964                 up->port.type = PORT_16850;
 965                 return;
 966         }
 967
 968         /*
 969          * It wasn't an XR16C850.
 970          *
 971          * We distinguish between the '654 and the '650 by counting
 972          * how many bytes are in the FIFO.  I'm using this for now,
 973          * since that's the technique that was sent to me in the
 974          * serial driver update, but I'm not convinced this works.
 975          * I've had problems doing this in the past.  -TYT
 976          */
 977         if (size_fifo(up) == 64)
 978                 up->port.type = PORT_16654;
 979         else
 980                 up->port.type = PORT_16650V2;
 981 }
 982
 983 /*
 984  * We detected a chip without a FIFO.  Only two fall into
 985  * this category - the original 8250 and the 16450.  The
 986  * 16450 has a scratch register (accessible with LCR=0)
 987  */
 988 static void autoconfig_8250(struct uart_8250_port *up)
 989 {
 990         unsigned char scratch, status1, status2;
 991
 992         up->port.type = PORT_8250;
 993
 994         scratch = serial_in(up, UART_SCR);
 995         serial_out(up, UART_SCR, 0xa5);
 996         status1 = serial_in(up, UART_SCR);
 997         serial_out(up, UART_SCR, 0x5a);
 998         status2 = serial_in(up, UART_SCR);
 999         serial_out(up, UART_SCR, scratch);
1000
1001         if (status1 == 0xa5 && status2 == 0x5a)
1002                 up->port.type = PORT_16450;
1003 }
1004
1005 static int broken_efr(struct uart_8250_port *up)
1006 {
1007         /*
1008          * Exar ST16C2550 "A2" devices incorrectly detect as
1009          * having an EFR, and report an ID of 0x0201.  See
1010          * http://linux.derkeiler.com/Mailing-Lists/Kernel/2004-11/4812.html
1011          */
1012         if (autoconfig_read_divisor_id(up) == 0x0201 && size_fifo(up) == 16)
1013                 return 1;
1014
1015         return 0;
1016 }
1017
1018 /*
1019  * We know that the chip has FIFOs.  Does it have an EFR?  The
1020  * EFR is located in the same register position as the IIR and
1021  * we know the top two bits of the IIR are currently set.  The
1022  * EFR should contain zero.  Try to read the EFR.
1023  */
1024 static void autoconfig_16550a(struct uart_8250_port *up)
1025 {
1026         unsigned char status1, status2;
1027         unsigned int iersave;
1028
1029         up->port.type = PORT_16550A;
1030         up->capabilities |= UART_CAP_FIFO;
1031
1032         if (!IS_ENABLED(CONFIG_SERIAL_8250_16550A_VARIANTS))
1033                 return;
1034
1035         /*
1036          * Check for presence of the EFR when DLAB is set.
1037          * Only ST16C650V1 UARTs pass this test.
1038          */
1039         serial_out(up, UART_LCR, UART_LCR_CONF_MODE_A);
1040         if (serial_in(up, UART_EFR) == 0) {
1041                 serial_out(up, UART_EFR, 0xA8);
1042                 if (serial_in(up, UART_EFR) != 0) {
1043                         DEBUG_AUTOCONF("EFRv1 ");
1044                         up->port.type = PORT_16650;
1045                         up->capabilities |= UART_CAP_EFR | UART_CAP_SLEEP;
1046                 } else {
1047                         serial_out(up, UART_LCR, 0);
1048                         serial_out(up, UART_FCR, UART_FCR_ENABLE_FIFO |
1049                                    UART_FCR7_64BYTE);
1050                         status1 = serial_in(up, UART_IIR) >> 5;
1051                         serial_out(up, UART_FCR, 0);
1052                         serial_out(up, UART_LCR, 0);
1053
1054                         if (status1 == 7)
1055                                 up->port.type = PORT_16550A_FSL64;
1056                         else
1057                                 DEBUG_AUTOCONF("Motorola 8xxx DUART ");
1058                 }
1059                 serial_out(up, UART_EFR, 0);
1060                 return;
1061         }
1062
1063         /*
1064          * Maybe it requires 0xbf to be written to the LCR.
1065          * (other ST16C650V2 UARTs, TI16C752A, etc)
1066          */
1067         serial_out(up, UART_LCR, UART_LCR_CONF_MODE_B);
1068         if (serial_in(up, UART_EFR) == 0 && !broken_efr(up)) {
1069                 DEBUG_AUTOCONF("EFRv2 ");
1070                 autoconfig_has_efr(up);
1071                 return;
1072         }
1073
1074         /*
1075          * Check for a National Semiconductor SuperIO chip.
1076          * Attempt to switch to bank 2, read the value of the LOOP bit
1077          * from EXCR1. Switch back to bank 0, change it in MCR. Then
1078          * switch back to bank 2, read it from EXCR1 again and check
1079          * it's changed. If so, set baud_base in EXCR2 to 921600. -- dwmw2
1080          */
1081         serial_out(up, UART_LCR, 0);
1082         status1 = serial8250_in_MCR(up);
1083         serial_out(up, UART_LCR, 0xE0);
1084         status2 = serial_in(up, 0x02); /* EXCR1 */
1085
1086         if (!((status2 ^ status1) & UART_MCR_LOOP)) {
1087                 serial_out(up, UART_LCR, 0);
1088                 serial8250_out_MCR(up, status1 ^ UART_MCR_LOOP);
1089                 serial_out(up, UART_LCR, 0xE0);
1090                 status2 = serial_in(up, 0x02); /* EXCR1 */
1091                 serial_out(up, UART_LCR, 0);
1092                 serial8250_out_MCR(up, status1);
1093
1094                 if ((status2 ^ status1) & UART_MCR_LOOP) {
1095                         unsigned short quot;
1096
1097                         serial_out(up, UART_LCR, 0xE0);
1098
1099                         quot = serial_dl_read(up);
1100                         quot <<= 3;
1101
1102                         if (ns16550a_goto_highspeed(up))
1103                                 serial_dl_write(up, quot);
1104
1105                         serial_out(up, UART_LCR, 0);
1106
1107                         up->port.uartclk = 921600*16;
1108                         up->port.type = PORT_NS16550A;
1109                         up->capabilities |= UART_NATSEMI;
1110                         return;
1111                 }
1112         }
1113
1114         /*
1115          * No EFR.  Try to detect a TI16750, which only sets bit 5 of
1116          * the IIR when 64 byte FIFO mode is enabled when DLAB is set.
1117          * Try setting it with and without DLAB set.  Cheap clones
1118          * set bit 5 without DLAB set.
1119          */
1120         serial_out(up, UART_LCR, 0);
1121         serial_out(up, UART_FCR, UART_FCR_ENABLE_FIFO | UART_FCR7_64BYTE);
1122         status1 = serial_in(up, UART_IIR) >> 5;
1123         serial_out(up, UART_FCR, UART_FCR_ENABLE_FIFO);
1124         serial_out(up, UART_LCR, UART_LCR_CONF_MODE_A);
1125         serial_out(up, UART_FCR, UART_FCR_ENABLE_FIFO | UART_FCR7_64BYTE);
1126         status2 = serial_in(up, UART_IIR) >> 5;
1127         serial_out(up, UART_FCR, UART_FCR_ENABLE_FIFO);
1128         serial_out(up, UART_LCR, 0);
1129
1130         DEBUG_AUTOCONF("iir1=%d iir2=%d ", status1, status2);
1131
1132         if (status1 == 6 && status2 == 7) {
1133                 up->port.type = PORT_16750;
1134                 up->capabilities |= UART_CAP_AFE | UART_CAP_SLEEP;
1135                 return;
1136         }
1137
1138         /*
1139          * Try writing and reading the UART_IER_UUE bit (b6).
1140          * If it works, this is probably one of the Xscale platform's
1141          * internal UARTs.
1142          * We're going to explicitly set the UUE bit to 0 before
1143          * trying to write and read a 1 just to make sure it's not
1144          * already a 1 and maybe locked there before we even start start.
1145          */
1146         iersave = serial_in(up, UART_IER);
1147         serial_out(up, UART_IER, iersave & ~UART_IER_UUE);
1148         if (!(serial_in(up, UART_IER) & UART_IER_UUE)) {
1149                 /*
1150                  * OK it's in a known zero state, try writing and reading
1151                  * without disturbing the current state of the other bits.
1152                  */
1153                 serial_out(up, UART_IER, iersave | UART_IER_UUE);
1154                 if (serial_in(up, UART_IER) & UART_IER_UUE) {
1155                         /*
1156                          * It's an Xscale.
1157                          * We'll leave the UART_IER_UUE bit set to 1 (enabled).
1158                          */
1159                         DEBUG_AUTOCONF("Xscale ");
1160                         up->port.type = PORT_XSCALE;
1161                         up->capabilities |= UART_CAP_UUE | UART_CAP_RTOIE;
1162                         return;
1163                 }
1164         } else {
1165                 /*
1166                  * If we got here we couldn't force the IER_UUE bit to 0.
1167                  * Log it and continue.
1168                  */
1169                 DEBUG_AUTOCONF("Couldn't force IER_UUE to 0 ");
1170         }
1171         serial_out(up, UART_IER, iersave);
1172
1173         /*
1174          * We distinguish between 16550A and U6 16550A by counting
1175          * how many bytes are in the FIFO.
1176          */
1177         if (up->port.type == PORT_16550A && size_fifo(up) == 64) {
1178                 up->port.type = PORT_U6_16550A;
1179                 up->capabilities |= UART_CAP_AFE;
1180         }
1181 }
1182
1183 /*
1184  * This routine is called by rs_init() to initialize a specific serial
1185  * port.  It determines what type of UART chip this serial port is
1186  * using: 8250, 16450, 16550, 16550A.  The important question is
1187  * whether or not this UART is a 16550A or not, since this will
1188  * determine whether or not we can use its FIFO features or not.
1189  */
1190 static void autoconfig(struct uart_8250_port *up)
1191 {
1192         unsigned char status1, scratch, scratch2, scratch3;
1193         unsigned char save_lcr, save_mcr;
1194         struct uart_port *port = &up->port;
1195         unsigned long flags;
1196         unsigned int old_capabilities;
1197
1198         if (!port->iobase && !port->mapbase && !port->membase)
1199                 return;
1200
1201         DEBUG_AUTOCONF("%s: autoconf (0x%04lx, 0x%p): ",
1202                        port->name, port->iobase, port->membase);
1203
1204         /*
1205          * We really do need global IRQs disabled here - we're going to
1206          * be frobbing the chips IRQ enable register to see if it exists.
1207          */
1208         spin_lock_irqsave(&port->lock, flags);
1209
1210         up->capabilities = 0;
1211         up->bugs = 0;
1212
1213         if (!(port->flags & UPF_BUGGY_UART)) {
1214                 /*
1215                  * Do a simple existence test first; if we fail this,
1216                  * there's no point trying anything else.
1217                  *
1218                  * 0x80 is used as a nonsense port to prevent against
1219                  * false positives due to ISA bus float.  The
1220                  * assumption is that 0x80 is a non-existent port;
1221                  * which should be safe since include/asm/io.h also
1222                  * makes this assumption.
1223                  *
1224                  * Note: this is safe as long as MCR bit 4 is clear
1225                  * and the device is in "PC" mode.
1226                  */
1227                 scratch = serial_in(up, UART_IER);
1228                 serial_out(up, UART_IER, 0);
1229 #ifdef __i386__
1230                 outb(0xff, 0x080);
1231 #endif
1232                 /*
1233                  * Mask out IER[7:4] bits for test as some UARTs (e.g. TL
1234                  * 16C754B) allow only to modify them if an EFR bit is set.
1235                  */
1236                 scratch2 = serial_in(up, UART_IER) & 0x0f;
1237                 serial_out(up, UART_IER, 0x0F);
1238 #ifdef __i386__
1239                 outb(0, 0x080);
1240 #endif
1241                 scratch3 = serial_in(up, UART_IER) & 0x0f;
1242                 serial_out(up, UART_IER, scratch);
1243                 if (scratch2 != 0 || scratch3 != 0x0F) {
1244                         /*
1245                          * We failed; there's nothing here
1246                          */
1247                         spin_unlock_irqrestore(&port->lock, flags);
1248                         DEBUG_AUTOCONF("IER test failed (%02x, %02x) ",
1249                                        scratch2, scratch3);
1250                         goto out;
1251                 }
1252         }
1253
1254         save_mcr = serial8250_in_MCR(up);
1255         save_lcr = serial_in(up, UART_LCR);
1256
1257         /*
1258          * Check to see if a UART is really there.  Certain broken
1259          * internal modems based on the Rockwell chipset fail this
1260          * test, because they apparently don't implement the loopback
1261          * test mode.  So this test is skipped on the COM 1 through
1262          * COM 4 ports.  This *should* be safe, since no board
1263          * manufacturer would be stupid enough to design a board
1264          * that conflicts with COM 1-4 --- we hope!
1265          */
1266         if (!(port->flags & UPF_SKIP_TEST)) {
1267                 serial8250_out_MCR(up, UART_MCR_LOOP | 0x0A);
1268                 status1 = serial_in(up, UART_MSR) & 0xF0;
1269                 serial8250_out_MCR(up, save_mcr);
1270                 if (status1 != 0x90) {
1271                         spin_unlock_irqrestore(&port->lock, flags);
1272                         DEBUG_AUTOCONF("LOOP test failed (%02x) ",
1273                                        status1);
1274                         goto out;
1275                 }
1276         }
1277
1278         /*
1279          * We're pretty sure there's a port here.  Lets find out what
1280          * type of port it is.  The IIR top two bits allows us to find
1281          * out if it's 8250 or 16450, 16550, 16550A or later.  This
1282          * determines what we test for next.
1283          *
1284          * We also initialise the EFR (if any) to zero for later.  The
1285          * EFR occupies the same register location as the FCR and IIR.
1286          */
1287         serial_out(up, UART_LCR, UART_LCR_CONF_MODE_B);
1288         serial_out(up, UART_EFR, 0);
1289         serial_out(up, UART_LCR, 0);
1290
1291         serial_out(up, UART_FCR, UART_FCR_ENABLE_FIFO);
1292
1293         /* Assign this as it is to truncate any bits above 7.  */
1294         scratch = serial_in(up, UART_IIR);
1295
1296         switch (scratch >> 6) {
1297         case 0:
1298                 autoconfig_8250(up);
1299                 break;
1300         case 1:
1301                 port->type = PORT_UNKNOWN;
1302                 break;
1303         case 2:
1304                 port->type = PORT_16550;
1305                 break;
1306         case 3:
1307                 autoconfig_16550a(up);
1308                 break;
1309         }
1310
1311 #ifdef CONFIG_SERIAL_8250_RSA
1312         /*
1313          * Only probe for RSA ports if we got the region.
1314          */
1315         if (port->type == PORT_16550A && up->probe & UART_PROBE_RSA &&
1316             __enable_rsa(up))
1317                 port->type = PORT_RSA;
1318 #endif
1319
1320         serial_out(up, UART_LCR, save_lcr);
1321
1322         port->fifosize = uart_config[up->port.type].fifo_size;
1323         old_capabilities = up->capabilities;
1324         up->capabilities = uart_config[port->type].flags;
1325         up->tx_loadsz = uart_config[port->type].tx_loadsz;
1326
1327         if (port->type == PORT_UNKNOWN)
1328                 goto out_unlock;
1329
1330         /*
1331          * Reset the UART.
1332          */
1333 #ifdef CONFIG_SERIAL_8250_RSA
1334         if (port->type == PORT_RSA)
1335                 serial_out(up, UART_RSA_FRR, 0);
1336 #endif
1337         serial8250_out_MCR(up, save_mcr);
1338         serial8250_clear_fifos(up);
1339         serial_in(up, UART_RX);
1340         if (up->capabilities & UART_CAP_UUE)
1341                 serial_out(up, UART_IER, UART_IER_UUE);
1342         else
1343                 serial_out(up, UART_IER, 0);
1344
1345 out_unlock:
1346         spin_unlock_irqrestore(&port->lock, flags);
1347
1348         /*
1349          * Check if the device is a Fintek F81216A
1350          */
1351         if (port->type == PORT_16550A && port->iotype == UPIO_PORT)
1352                 fintek_8250_probe(up);
1353
1354         if (up->capabilities != old_capabilities) {
1355                 dev_warn(port->dev, "detected caps %08x should be %08x\n",
1356                          old_capabilities, up->capabilities);
1357         }
1358 out:
1359         DEBUG_AUTOCONF("iir=%d ", scratch);
1360         DEBUG_AUTOCONF("type=%s\n", uart_config[port->type].name);
1361 }
1362
1363 static void autoconfig_irq(struct uart_8250_port *up)
1364 {
1365         struct uart_port *port = &up->port;
1366         unsigned char save_mcr, save_ier;
1367         unsigned char save_ICP = 0;
1368         unsigned int ICP = 0;
1369         unsigned long irqs;
1370         int irq;
1371
1372         if (port->flags & UPF_FOURPORT) {
1373                 ICP = (port->iobase & 0xfe0) | 0x1f;
1374                 save_ICP = inb_p(ICP);
1375                 outb_p(0x80, ICP);
1376                 inb_p(ICP);
1377         }
1378
1379         if (uart_console(port))
1380                 console_lock();
1381
1382         /* forget possible initially masked and pending IRQ */
1383         probe_irq_off(probe_irq_on());
1384         save_mcr = serial8250_in_MCR(up);
1385         save_ier = serial_in(up, UART_IER);
1386         serial8250_out_MCR(up, UART_MCR_OUT1 | UART_MCR_OUT2);
1387
1388         irqs = probe_irq_on();
1389         serial8250_out_MCR(up, 0);
1390         udelay(10);
1391         if (port->flags & UPF_FOURPORT) {
1392                 serial8250_out_MCR(up, UART_MCR_DTR | UART_MCR_RTS);
1393         } else {
1394                 serial8250_out_MCR(up,
1395                         UART_MCR_DTR | UART_MCR_RTS | UART_MCR_OUT2);
1396         }
1397         serial_out(up, UART_IER, 0x0f); /* enable all intrs */
1398         serial_in(up, UART_LSR);
1399         serial_in(up, UART_RX);
1400         serial_in(up, UART_IIR);
1401         serial_in(up, UART_MSR);
1402         serial_out(up, UART_TX, 0xFF);
1403         udelay(20);
1404         irq = probe_irq_off(irqs);
1405
1406         serial8250_out_MCR(up, save_mcr);
1407         serial_out(up, UART_IER, save_ier);
1408
1409         if (port->flags & UPF_FOURPORT)
1410                 outb_p(save_ICP, ICP);
1411
1412         if (uart_console(port))
1413                 console_unlock();
1414
1415         port->irq = (irq > 0) ? irq : 0;
1416 }
1417
1418 static void serial8250_stop_rx(struct uart_port *port)
1419 {
1420         struct uart_8250_port *up = up_to_u8250p(port);
1421
1422         serial8250_rpm_get(up);
1423
1424         up->ier &= ~(UART_IER_RLSI | UART_IER_RDI);
1425         up->port.read_status_mask &= ~UART_LSR_DR;
1426         serial_port_out(port, UART_IER, up->ier);
1427
1428         serial8250_rpm_put(up);
1429 }
1430
1431 /**
1432  * serial8250_em485_stop_tx() - generic ->rs485_stop_tx() callback
1433  * @p: uart 8250 port
1434  *
1435  * Generic callback usable by 8250 uart drivers to stop rs485 transmission.
1436  */
1437 void serial8250_em485_stop_tx(struct uart_8250_port *p)
1438 {
1439         unsigned char mcr = serial8250_in_MCR(p);
1440
1441         if (p->port.rs485.flags & SER_RS485_RTS_AFTER_SEND)
1442                 mcr |= UART_MCR_RTS;
1443         else
1444                 mcr &= ~UART_MCR_RTS;
1445         serial8250_out_MCR(p, mcr);
1446
1447         /*
1448          * Empty the RX FIFO, we are not interested in anything
1449          * received during the half-duplex transmission.
1450          * Enable previously disabled RX interrupts.
1451          */
1452         if (!(p->port.rs485.flags & SER_RS485_RX_DURING_TX)) {
1453                 serial8250_clear_and_reinit_fifos(p);
1454
1455                 p->ier |= UART_IER_RLSI | UART_IER_RDI;
1456                 serial_port_out(&p->port, UART_IER, p->ier);
1457         }
1458 }
1459 EXPORT_SYMBOL_GPL(serial8250_em485_stop_tx);
1460
1461 static enum hrtimer_restart serial8250_em485_handle_stop_tx(struct hrtimer *t)
1462 {
1463         struct uart_8250_em485 *em485 = container_of(t, struct uart_8250_em485,
1464                         stop_tx_timer);
1465         struct uart_8250_port *p = em485->port;
1466         unsigned long flags;
1467
1468         serial8250_rpm_get(p);
1469         spin_lock_irqsave(&p->port.lock, flags);
1470         if (em485->active_timer == &em485->stop_tx_timer) {
1471                 p->rs485_stop_tx(p);
1472                 em485->active_timer = NULL;
1473                 em485->tx_stopped = true;
1474         }
1475         spin_unlock_irqrestore(&p->port.lock, flags);
1476         serial8250_rpm_put(p);
1477
1478         return HRTIMER_NORESTART;
1479 }
1480
1481 static void start_hrtimer_ms(struct hrtimer *hrt, unsigned long msec)
1482 {
1483         hrtimer_start(hrt, ms_to_ktime(msec), HRTIMER_MODE_REL);
1484 }
1485
1486 static void __stop_tx_rs485(struct uart_8250_port *p, u64 stop_delay)
1487 {
1488         struct uart_8250_em485 *em485 = p->em485;
1489
1490         stop_delay += (u64)p->port.rs485.delay_rts_after_send * NSEC_PER_MSEC;
1491
1492         /*
1493          * rs485_stop_tx() is going to set RTS according to config
1494          * AND flush RX FIFO if required.
1495          */
1496         if (stop_delay > 0) {
1497                 em485->active_timer = &em485->stop_tx_timer;
1498                 hrtimer_start(&em485->stop_tx_timer, ns_to_ktime(stop_delay), HRTIMER_MODE_REL);
1499         } else {
1500                 p->rs485_stop_tx(p);
1501                 em485->active_timer = NULL;
1502                 em485->tx_stopped = true;
1503         }
1504 }
1505
1506 static inline void __do_stop_tx(struct uart_8250_port *p)
1507 {
1508         if (serial8250_clear_THRI(p))
1509                 serial8250_rpm_put_tx(p);
1510 }
1511
1512 static inline void __stop_tx(struct uart_8250_port *p)
1513 {
1514         struct uart_8250_em485 *em485 = p->em485;
1515
1516         if (em485) {
1517                 unsigned char lsr = serial_in(p, UART_LSR);
1518                 u64 stop_delay = 0;
1519
1520                 if (!(lsr & UART_LSR_THRE))
1521                         return;
1522                 /*
1523                  * To provide required timeing and allow FIFO transfer,
1524                  * __stop_tx_rs485() must be called only when both FIFO and
1525                  * shift register are empty. The device driver should either
1526                  * enable interrupt on TEMT or set UART_CAP_NOTEMT that will
1527                  * enlarge stop_tx_timer by the tx time of one frame to cover
1528                  * for emptying of the shift register.
1529                  */
1530                 if (!(lsr & UART_LSR_TEMT)) {
1531                         if (!(p->capabilities & UART_CAP_NOTEMT))
1532                                 return;
1533                         /*
1534                          * RTS might get deasserted too early with the normal
1535                          * frame timing formula. It seems to suggest THRE might
1536                          * get asserted already during tx of the stop bit
1537                          * rather than after it is fully sent.
1538                          * Roughly estimate 1 extra bit here with / 7.
1539                          */
1540                         stop_delay = p->port.frame_time + DIV_ROUND_UP(p->port.frame_time, 7);
1541                 }
1542
1543                 __stop_tx_rs485(p, stop_delay);
1544         }
1545         __do_stop_tx(p);
1546 }
1547
1548 static void serial8250_stop_tx(struct uart_port *port)
1549 {
1550         struct uart_8250_port *up = up_to_u8250p(port);
1551
1552         serial8250_rpm_get(up);
1553         __stop_tx(up);
1554
1555         /*
1556          * We really want to stop the transmitter from sending.
1557          */
1558         if (port->type == PORT_16C950) {
1559                 up->acr |= UART_ACR_TXDIS;
1560                 serial_icr_write(up, UART_ACR, up->acr);
1561         }
1562         serial8250_rpm_put(up);
1563 }
1564
1565 static inline void __start_tx(struct uart_port *port)
1566 {
1567         struct uart_8250_port *up = up_to_u8250p(port);
1568
1569         if (up->dma && !up->dma->tx_dma(up))
1570                 return;
1571
1572         if (serial8250_set_THRI(up)) {
1573                 if (up->bugs & UART_BUG_TXEN) {
1574                         unsigned char lsr;
1575
1576                         lsr = serial_in(up, UART_LSR);
1577                         up->lsr_saved_flags |= lsr & LSR_SAVE_FLAGS;
1578                         if (lsr & UART_LSR_THRE)
1579                                 serial8250_tx_chars(up);
1580                 }
1581         }
1582
1583         /*
1584          * Re-enable the transmitter if we disabled it.
1585          */
1586         if (port->type == PORT_16C950 && up->acr & UART_ACR_TXDIS) {
1587                 up->acr &= ~UART_ACR_TXDIS;
1588                 serial_icr_write(up, UART_ACR, up->acr);
1589         }
1590 }
1591
1592 /**
1593  * serial8250_em485_start_tx() - generic ->rs485_start_tx() callback
1594  * @up: uart 8250 port
1595  *
1596  * Generic callback usable by 8250 uart drivers to start rs485 transmission.
1597  * Assumes that setting the RTS bit in the MCR register means RTS is high.
1598  * (Some chips use inverse semantics.)  Further assumes that reception is
1599  * stoppable by disabling the UART_IER_RDI interrupt.  (Some chips set the
1600  * UART_LSR_DR bit even when UART_IER_RDI is disabled, foiling this approach.)
1601  */
1602 void serial8250_em485_start_tx(struct uart_8250_port *up)
1603 {
1604         unsigned char mcr = serial8250_in_MCR(up);
1605
1606         if (!(up->port.rs485.flags & SER_RS485_RX_DURING_TX))
1607                 serial8250_stop_rx(&up->port);
1608
1609         if (up->port.rs485.flags & SER_RS485_RTS_ON_SEND)
1610                 mcr |= UART_MCR_RTS;
1611         else
1612                 mcr &= ~UART_MCR_RTS;
1613         serial8250_out_MCR(up, mcr);
1614 }
1615 EXPORT_SYMBOL_GPL(serial8250_em485_start_tx);
1616
1617 static inline void start_tx_rs485(struct uart_port *port)
1618 {
1619         struct uart_8250_port *up = up_to_u8250p(port);
1620         struct uart_8250_em485 *em485 = up->em485;
1621
1622         /*
1623          * While serial8250_em485_handle_stop_tx() is a noop if
1624          * em485->active_timer != &em485->stop_tx_timer, it might happen that
1625          * the timer is still armed and triggers only after the current bunch of
1626          * chars is send and em485->active_timer == &em485->stop_tx_timer again.
1627          * So cancel the timer. There is still a theoretical race condition if
1628          * the timer is already running and only comes around to check for
1629          * em485->active_timer when &em485->stop_tx_timer is armed again.
1630          */
1631         if (em485->active_timer == &em485->stop_tx_timer)
1632                 hrtimer_try_to_cancel(&em485->stop_tx_timer);
1633
1634         em485->active_timer = NULL;
1635
1636         if (em485->tx_stopped) {
1637                 em485->tx_stopped = false;
1638
1639                 up->rs485_start_tx(up);
1640
1641                 if (up->port.rs485.delay_rts_before_send > 0) {
1642                         em485->active_timer = &em485->start_tx_timer;
1643                         start_hrtimer_ms(&em485->start_tx_timer,
1644                                          up->port.rs485.delay_rts_before_send);
1645                         return;
1646                 }
1647         }
1648
1649         __start_tx(port);
1650 }
1651
1652 static enum hrtimer_restart serial8250_em485_handle_start_tx(struct hrtimer *t)
1653 {
1654         struct uart_8250_em485 *em485 = container_of(t, struct uart_8250_em485,
1655                         start_tx_timer);
1656         struct uart_8250_port *p = em485->port;
1657         unsigned long flags;
1658
1659         spin_lock_irqsave(&p->port.lock, flags);
1660         if (em485->active_timer == &em485->start_tx_timer) {
1661                 __start_tx(&p->port);
1662                 em485->active_timer = NULL;
1663         }
1664         spin_unlock_irqrestore(&p->port.lock, flags);
1665
1666         return HRTIMER_NORESTART;
1667 }
1668
1669 static void serial8250_start_tx(struct uart_port *port)
1670 {
1671         struct uart_8250_port *up = up_to_u8250p(port);
1672         struct uart_8250_em485 *em485 = up->em485;
1673
1674         if (!port->x_char && uart_circ_empty(&port->state->xmit))
1675                 return;
1676
1677         serial8250_rpm_get_tx(up);
1678
1679         if (em485 &&
1680             em485->active_timer == &em485->start_tx_timer)
1681                 return;
1682
1683         if (em485)
1684                 start_tx_rs485(port);
1685         else
1686                 __start_tx(port);
1687 }
1688
1689 static void serial8250_throttle(struct uart_port *port)
1690 {
1691         port->throttle(port);
1692 }
1693
1694 static void serial8250_unthrottle(struct uart_port *port)
1695 {
1696         port->unthrottle(port);
1697 }
1698
1699 static void serial8250_disable_ms(struct uart_port *port)
1700 {
1701         struct uart_8250_port *up = up_to_u8250p(port);
1702
1703         /* no MSR capabilities */
1704         if (up->bugs & UART_BUG_NOMSR)
1705                 return;
1706
1707         mctrl_gpio_disable_ms(up->gpios);
1708
1709         up->ier &= ~UART_IER_MSI;
1710         serial_port_out(port, UART_IER, up->ier);
1711 }
1712
1713 static void serial8250_enable_ms(struct uart_port *port)
1714 {
1715         struct uart_8250_port *up = up_to_u8250p(port);
1716
1717         /* no MSR capabilities */
1718         if (up->bugs & UART_BUG_NOMSR)
1719                 return;
1720
1721         mctrl_gpio_enable_ms(up->gpios);
1722
1723         up->ier |= UART_IER_MSI;
1724
1725         serial8250_rpm_get(up);
1726         serial_port_out(port, UART_IER, up->ier);
1727         serial8250_rpm_put(up);
1728 }
1729
1730 void serial8250_read_char(struct uart_8250_port *up, unsigned char lsr)
1731 {
1732         struct uart_port *port = &up->port;
1733         unsigned char ch;
1734         char flag = TTY_NORMAL;
1735
1736         if (likely(lsr & UART_LSR_DR))
1737                 ch = serial_in(up, UART_RX);
1738         else
1739                 /*
1740                  * Intel 82571 has a Serial Over Lan device that will
1741                  * set UART_LSR_BI without setting UART_LSR_DR when
1742                  * it receives a break. To avoid reading from the
1743                  * receive buffer without UART_LSR_DR bit set, we
1744                  * just force the read character to be 0
1745                  */
1746                 ch = 0;
1747
1748         port->icount.rx++;
1749
1750         lsr |= up->lsr_saved_flags;
1751         up->lsr_saved_flags = 0;
1752
1753         if (unlikely(lsr & UART_LSR_BRK_ERROR_BITS)) {
1754                 if (lsr & UART_LSR_BI) {
1755                         lsr &= ~(UART_LSR_FE | UART_LSR_PE);
1756                         port->icount.brk++;
1757                         /*
1758                          * We do the SysRQ and SAK checking
1759                          * here because otherwise the break
1760                          * may get masked by ignore_status_mask
1761                          * or read_status_mask.
1762                          */
1763                         if (uart_handle_break(port))
1764                                 return;
1765                 } else if (lsr & UART_LSR_PE)
1766                         port->icount.parity++;
1767                 else if (lsr & UART_LSR_FE)
1768                         port->icount.frame++;
1769                 if (lsr & UART_LSR_OE)
1770                         port->icount.overrun++;
1771
1772                 /*
1773                  * Mask off conditions which should be ignored.
1774                  */
1775                 lsr &= port->read_status_mask;
1776
1777                 if (lsr & UART_LSR_BI) {
1778                         dev_dbg(port->dev, "handling break\n");
1779                         flag = TTY_BREAK;
1780                 } else if (lsr & UART_LSR_PE)
1781                         flag = TTY_PARITY;
1782                 else if (lsr & UART_LSR_FE)
1783                         flag = TTY_FRAME;
1784         }
1785         if (uart_prepare_sysrq_char(port, ch))
1786                 return;
1787
1788         uart_insert_char(port, lsr, UART_LSR_OE, ch, flag);
1789 }
1790 EXPORT_SYMBOL_GPL(serial8250_read_char);
1791
1792 /*
1793  * serial8250_rx_chars: processes according to the passed in LSR
1794  * value, and returns the remaining LSR bits not handled
1795  * by this Rx routine.
1796  */
1797 unsigned char serial8250_rx_chars(struct uart_8250_port *up, unsigned char lsr)
1798 {
1799         struct uart_port *port = &up->port;
1800         int max_count = 256;
1801
1802         do {
1803                 serial8250_read_char(up, lsr);
1804                 if (--max_count == 0)
1805                         break;
1806                 lsr = serial_in(up, UART_LSR);
1807         } while (lsr & (UART_LSR_DR | UART_LSR_BI));
1808
1809         tty_flip_buffer_push(&port->state->port);
1810         return lsr;
1811 }
1812 EXPORT_SYMBOL_GPL(serial8250_rx_chars);
1813
1814 void serial8250_tx_chars(struct uart_8250_port *up)
1815 {
1816         struct uart_port *port = &up->port;
1817         struct circ_buf *xmit = &port->state->xmit;
1818         int count;
1819
1820         if (port->x_char) {
1821                 uart_xchar_out(port, UART_TX);
1822                 return;
1823         }
1824         if (uart_tx_stopped(port)) {
1825                 serial8250_stop_tx(port);
1826                 return;
1827         }
1828         if (uart_circ_empty(xmit)) {
1829                 __stop_tx(up);
1830                 return;
1831         }
1832
1833         count = up->tx_loadsz;
1834         do {
1835                 serial_out(up, UART_TX, xmit->buf[xmit->tail]);
1836                 if (up->bugs & UART_BUG_TXRACE) {
1837                         /*
1838                          * The Aspeed BMC virtual UARTs have a bug where data
1839                          * may get stuck in the BMC's Tx FIFO from bursts of
1840                          * writes on the APB interface.
1841                          *
1842                          * Delay back-to-back writes by a read cycle to avoid
1843                          * stalling the VUART. Read a register that won't have
1844                          * side-effects and discard the result.
1845                          */
1846                         serial_in(up, UART_SCR);
1847                 }
1848                 xmit->tail = (xmit->tail + 1) & (UART_XMIT_SIZE - 1);
1849                 port->icount.tx++;
1850                 if (uart_circ_empty(xmit))
1851                         break;
1852                 if ((up->capabilities & UART_CAP_HFIFO) &&
1853                     (serial_in(up, UART_LSR) & BOTH_EMPTY) != BOTH_EMPTY)
1854                         break;
1855                 /* The BCM2835 MINI UART THRE bit is really a not-full bit. */
1856                 if ((up->capabilities & UART_CAP_MINI) &&
1857                     !(serial_in(up, UART_LSR) & UART_LSR_THRE))
1858                         break;
1859         } while (--count > 0);
1860
1861         if (uart_circ_chars_pending(xmit) < WAKEUP_CHARS)
1862                 uart_write_wakeup(port);
1863
1864         /*
1865          * With RPM enabled, we have to wait until the FIFO is empty before the
1866          * HW can go idle. So we get here once again with empty FIFO and disable
1867          * the interrupt and RPM in __stop_tx()
1868          */
1869         if (uart_circ_empty(xmit) && !(up->capabilities & UART_CAP_RPM))
1870                 __stop_tx(up);
1871 }
1872 EXPORT_SYMBOL_GPL(serial8250_tx_chars);
1873
1874 /* Caller holds uart port lock */
1875 unsigned int serial8250_modem_status(struct uart_8250_port *up)
1876 {
1877         struct uart_port *port = &up->port;
1878         unsigned int status = serial_in(up, UART_MSR);
1879
1880         status |= up->msr_saved_flags;
1881         up->msr_saved_flags = 0;
1882         if (status & UART_MSR_ANY_DELTA && up->ier & UART_IER_MSI &&
1883             port->state != NULL) {
1884                 if (status & UART_MSR_TERI)
1885                         port->icount.rng++;
1886                 if (status & UART_MSR_DDSR)
1887                         port->icount.dsr++;
1888                 if (status & UART_MSR_DDCD)
1889                         uart_handle_dcd_change(port, status & UART_MSR_DCD);
1890                 if (status & UART_MSR_DCTS)
1891                         uart_handle_cts_change(port, status & UART_MSR_CTS);
1892
1893                 wake_up_interruptible(&port->state->port.delta_msr_wait);
1894         }
1895
1896         return status;
1897 }
1898 EXPORT_SYMBOL_GPL(serial8250_modem_status);
1899
1900 static bool handle_rx_dma(struct uart_8250_port *up, unsigned int iir)
1901 {
1902         switch (iir & 0x3f) {
1903         case UART_IIR_RX_TIMEOUT:
1904                 serial8250_rx_dma_flush(up);
1905                 fallthrough;
1906         case UART_IIR_RLSI:
1907                 return true;
1908         }
1909         return up->dma->rx_dma(up);
1910 }
1911
1912 /*
1913  * This handles the interrupt from one port.
1914  */
1915 int serial8250_handle_irq(struct uart_port *port, unsigned int iir)
1916 {
1917         unsigned char status;
1918         struct uart_8250_port *up = up_to_u8250p(port);
1919         bool skip_rx = false;
1920         unsigned long flags;
1921
1922         if (iir & UART_IIR_NO_INT)
1923                 return 0;
1924
1925         spin_lock_irqsave(&port->lock, flags);
1926
1927         status = serial_port_in(port, UART_LSR);
1928
1929         /*
1930          * If port is stopped and there are no error conditions in the
1931          * FIFO, then don't drain the FIFO, as this may lead to TTY buffer
1932          * overflow. Not servicing, RX FIFO would trigger auto HW flow
1933          * control when FIFO occupancy reaches preset threshold, thus
1934          * halting RX. This only works when auto HW flow control is
1935          * available.
1936          */
1937         if (!(status & (UART_LSR_FIFOE | UART_LSR_BRK_ERROR_BITS)) &&
1938             (port->status & (UPSTAT_AUTOCTS | UPSTAT_AUTORTS)) &&
1939             !(port->read_status_mask & UART_LSR_DR))
1940                 skip_rx = true;
1941
1942         if (status & (UART_LSR_DR | UART_LSR_BI) && !skip_rx) {
1943                 if (!up->dma || handle_rx_dma(up, iir))
1944                         status = serial8250_rx_chars(up, status);
1945         }
1946         serial8250_modem_status(up);
1947         if ((status & UART_LSR_THRE) && (up->ier & UART_IER_THRI)) {
1948                 if (!up->dma || up->dma->tx_err)
1949                         serial8250_tx_chars(up);
1950                 else
1951                         __stop_tx(up);
1952         }
1953
1954         uart_unlock_and_check_sysrq_irqrestore(port, flags);
1955
1956         return 1;
1957 }
1958 EXPORT_SYMBOL_GPL(serial8250_handle_irq);
1959
1960 static int serial8250_default_handle_irq(struct uart_port *port)
1961 {
1962         struct uart_8250_port *up = up_to_u8250p(port);
1963         unsigned int iir;
1964         int ret;
1965
1966         serial8250_rpm_get(up);
1967
1968         iir = serial_port_in(port, UART_IIR);
1969         ret = serial8250_handle_irq(port, iir);
1970
1971         serial8250_rpm_put(up);
1972         return ret;
1973 }
1974
1975 /*
1976  * Newer 16550 compatible parts such as the SC16C650 & Altera 16550 Soft IP
1977  * have a programmable TX threshold that triggers the THRE interrupt in
1978  * the IIR register. In this case, the THRE interrupt indicates the FIFO
1979  * has space available. Load it up with tx_loadsz bytes.
1980  */
1981 static int serial8250_tx_threshold_handle_irq(struct uart_port *port)
1982 {
1983         unsigned long flags;
1984         unsigned int iir = serial_port_in(port, UART_IIR);
1985
1986         /* TX Threshold IRQ triggered so load up FIFO */
1987         if ((iir & UART_IIR_ID) == UART_IIR_THRI) {
1988                 struct uart_8250_port *up = up_to_u8250p(port);
1989
1990                 spin_lock_irqsave(&port->lock, flags);
1991                 serial8250_tx_chars(up);
1992                 spin_unlock_irqrestore(&port->lock, flags);
1993         }
1994
1995         iir = serial_port_in(port, UART_IIR);
1996         return serial8250_handle_irq(port, iir);
1997 }
1998
1999 static unsigned int serial8250_tx_empty(struct uart_port *port)
2000 {
2001         struct uart_8250_port *up = up_to_u8250p(port);
2002         unsigned long flags;
2003         unsigned int lsr;
2004
2005         serial8250_rpm_get(up);
2006
2007         spin_lock_irqsave(&port->lock, flags);
2008         lsr = serial_port_in(port, UART_LSR);
2009         up->lsr_saved_flags |= lsr & LSR_SAVE_FLAGS;
2010         spin_unlock_irqrestore(&port->lock, flags);
2011
2012         serial8250_rpm_put(up);
2013
2014         return (lsr & BOTH_EMPTY) == BOTH_EMPTY ? TIOCSER_TEMT : 0;
2015 }
2016
2017 unsigned int serial8250_do_get_mctrl(struct uart_port *port)
2018 {
2019         struct uart_8250_port *up = up_to_u8250p(port);
2020         unsigned int status;
2021         unsigned int val;
2022
2023         serial8250_rpm_get(up);
2024         status = serial8250_modem_status(up);
2025         serial8250_rpm_put(up);
2026
2027         val = serial8250_MSR_to_TIOCM(status);
2028         if (up->gpios)
2029                 return mctrl_gpio_get(up->gpios, &val);
2030
2031         return val;
2032 }
2033 EXPORT_SYMBOL_GPL(serial8250_do_get_mctrl);
2034
2035 static unsigned int serial8250_get_mctrl(struct uart_port *port)
2036 {
2037         if (port->get_mctrl)
2038                 return port->get_mctrl(port);
2039         return serial8250_do_get_mctrl(port);
2040 }
2041
2042 void serial8250_do_set_mctrl(struct uart_port *port, unsigned int mctrl)
2043 {
2044         struct uart_8250_port *up = up_to_u8250p(port);
2045         unsigned char mcr;
2046
2047         mcr = serial8250_TIOCM_to_MCR(mctrl);
2048
2049         mcr |= up->mcr;
2050
2051         serial8250_out_MCR(up, mcr);
2052 }
2053 EXPORT_SYMBOL_GPL(serial8250_do_set_mctrl);
2054
2055 static void serial8250_set_mctrl(struct uart_port *port, unsigned int mctrl)
2056 {
2057         if (port->set_mctrl)
2058                 port->set_mctrl(port, mctrl);
2059         else
2060                 serial8250_do_set_mctrl(port, mctrl);
2061 }
2062
2063 static void serial8250_break_ctl(struct uart_port *port, int break_state)
2064 {
2065         struct uart_8250_port *up = up_to_u8250p(port);
2066         unsigned long flags;
2067
2068         serial8250_rpm_get(up);
2069         spin_lock_irqsave(&port->lock, flags);
2070         if (break_state == -1)
2071                 up->lcr |= UART_LCR_SBC;
2072         else
2073                 up->lcr &= ~UART_LCR_SBC;
2074         serial_port_out(port, UART_LCR, up->lcr);
2075         spin_unlock_irqrestore(&port->lock, flags);
2076         serial8250_rpm_put(up);
2077 }
2078
2079 static void wait_for_lsr(struct uart_8250_port *up, int bits)
2080 {
2081         unsigned int status, tmout = 10000;
2082
2083         /* Wait up to 10ms for the character(s) to be sent. */
2084         for (;;) {
2085                 status = serial_in(up, UART_LSR);
2086
2087                 up->lsr_saved_flags |= status & LSR_SAVE_FLAGS;
2088
2089                 if ((status & bits) == bits)
2090                         break;
2091                 if (--tmout == 0)
2092                         break;
2093                 udelay(1);
2094                 touch_nmi_watchdog();
2095         }
2096 }
2097
2098 /*
2099  *      Wait for transmitter & holding register to empty
2100  */
2101 static void wait_for_xmitr(struct uart_8250_port *up, int bits)
2102 {
2103         unsigned int tmout;
2104
2105         wait_for_lsr(up, bits);
2106
2107         /* Wait up to 1s for flow control if necessary */
2108         if (up->port.flags & UPF_CONS_FLOW) {
2109                 for (tmout = 1000000; tmout; tmout--) {
2110                         unsigned int msr = serial_in(up, UART_MSR);
2111                         up->msr_saved_flags |= msr & MSR_SAVE_FLAGS;
2112                         if (msr & UART_MSR_CTS)
2113                                 break;
2114                         udelay(1);
2115                         touch_nmi_watchdog();
2116                 }
2117         }
2118 }
2119
2120 #ifdef CONFIG_CONSOLE_POLL
2121 /*
2122  * Console polling routines for writing and reading from the uart while
2123  * in an interrupt or debug context.
2124  */
2125
2126 static int serial8250_get_poll_char(struct uart_port *port)
2127 {
2128         struct uart_8250_port *up = up_to_u8250p(port);
2129         unsigned char lsr;
2130         int status;
2131
2132         serial8250_rpm_get(up);
2133
2134         lsr = serial_port_in(port, UART_LSR);
2135
2136         if (!(lsr & UART_LSR_DR)) {
2137                 status = NO_POLL_CHAR;
2138                 goto out;
2139         }
2140
2141         status = serial_port_in(port, UART_RX);
2142 out:
2143         serial8250_rpm_put(up);
2144         return status;
2145 }
2146
2147
2148 static void serial8250_put_poll_char(struct uart_port *port,
2149                          unsigned char c)
2150 {
2151         unsigned int ier;
2152         struct uart_8250_port *up = up_to_u8250p(port);
2153
2154         serial8250_rpm_get(up);
2155         /*
2156          *      First save the IER then disable the interrupts
2157          */
2158         ier = serial_port_in(port, UART_IER);
2159         if (up->capabilities & UART_CAP_UUE)
2160                 serial_port_out(port, UART_IER, UART_IER_UUE);
2161         else
2162                 serial_port_out(port, UART_IER, 0);
2163
2164         wait_for_xmitr(up, BOTH_EMPTY);
2165         /*
2166          *      Send the character out.
2167          */
2168         serial_port_out(port, UART_TX, c);
2169
2170         /*
2171          *      Finally, wait for transmitter to become empty
2172          *      and restore the IER
2173          */
2174         wait_for_xmitr(up, BOTH_EMPTY);
2175         serial_port_out(port, UART_IER, ier);
2176         serial8250_rpm_put(up);
2177 }
2178
2179 #endif /* CONFIG_CONSOLE_POLL */
2180
2181 int serial8250_do_startup(struct uart_port *port)
2182 {
2183         struct uart_8250_port *up = up_to_u8250p(port);
2184         unsigned long flags;
2185         unsigned char lsr, iir;
2186         int retval;
2187
2188         if (!port->fifosize)
2189                 port->fifosize = uart_config[port->type].fifo_size;
2190         if (!up->tx_loadsz)
2191                 up->tx_loadsz = uart_config[port->type].tx_loadsz;
2192         if (!up->capabilities)
2193                 up->capabilities = uart_config[port->type].flags;
2194         up->mcr = 0;
2195
2196         if (port->iotype != up->cur_iotype)
2197                 set_io_from_upio(port);
2198
2199         serial8250_rpm_get(up);
2200         if (port->type == PORT_16C950) {
2201                 /* Wake up and initialize UART */
2202                 up->acr = 0;
2203                 serial_port_out(port, UART_LCR, UART_LCR_CONF_MODE_B);
2204                 serial_port_out(port, UART_EFR, UART_EFR_ECB);
2205                 serial_port_out(port, UART_IER, 0);
2206                 serial_port_out(port, UART_LCR, 0);
2207                 serial_icr_write(up, UART_CSR, 0); /* Reset the UART */
2208                 serial_port_out(port, UART_LCR, UART_LCR_CONF_MODE_B);
2209                 serial_port_out(port, UART_EFR, UART_EFR_ECB);
2210                 serial_port_out(port, UART_LCR, 0);
2211         }
2212
2213         if (port->type == PORT_DA830) {
2214                 /* Reset the port */
2215                 serial_port_out(port, UART_IER, 0);
2216                 serial_port_out(port, UART_DA830_PWREMU_MGMT, 0);
2217                 mdelay(10);
2218
2219                 /* Enable Tx, Rx and free run mode */
2220                 serial_port_out(port, UART_DA830_PWREMU_MGMT,
2221                                 UART_DA830_PWREMU_MGMT_UTRST |
2222                                 UART_DA830_PWREMU_MGMT_URRST |
2223                                 UART_DA830_PWREMU_MGMT_FREE);
2224         }
2225
2226         if (port->type == PORT_NPCM) {
2227                 /*
2228                  * Nuvoton calls the scratch register 'UART_TOR' (timeout
2229                  * register). Enable it, and set TIOC (timeout interrupt
2230                  * comparator) to be 0x20 for correct operation.
2231                  */
2232                 serial_port_out(port, UART_NPCM_TOR, UART_NPCM_TOIE | 0x20);
2233         }
2234
2235 #ifdef CONFIG_SERIAL_8250_RSA
2236         /*
2237          * If this is an RSA port, see if we can kick it up to the
2238          * higher speed clock.
2239          */
2240         enable_rsa(up);
2241 #endif
2242
2243         /*
2244          * Clear the FIFO buffers and disable them.
2245          * (they will be reenabled in set_termios())
2246          */
2247         serial8250_clear_fifos(up);
2248
2249         /*
2250          * Clear the interrupt registers.
2251          */
2252         serial_port_in(port, UART_LSR);
2253         serial_port_in(port, UART_RX);
2254         serial_port_in(port, UART_IIR);
2255         serial_port_in(port, UART_MSR);
2256
2257         /*
2258          * At this point, there's no way the LSR could still be 0xff;
2259          * if it is, then bail out, because there's likely no UART
2260          * here.
2261          */
2262         if (!(port->flags & UPF_BUGGY_UART) &&
2263             (serial_port_in(port, UART_LSR) == 0xff)) {
2264                 dev_info_ratelimited(port->dev, "LSR safety check engaged!\n");
2265                 retval = -ENODEV;
2266                 goto out;
2267         }
2268
2269         /*
2270          * For a XR16C850, we need to set the trigger levels
2271          */
2272         if (port->type == PORT_16850) {
2273                 unsigned char fctr;
2274
2275                 serial_out(up, UART_LCR, UART_LCR_CONF_MODE_B);
2276
2277                 fctr = serial_in(up, UART_FCTR) & ~(UART_FCTR_RX|UART_FCTR_TX);
2278                 serial_port_out(port, UART_FCTR,
2279                                 fctr | UART_FCTR_TRGD | UART_FCTR_RX);
2280                 serial_port_out(port, UART_TRG, UART_TRG_96);
2281                 serial_port_out(port, UART_FCTR,
2282                                 fctr | UART_FCTR_TRGD | UART_FCTR_TX);
2283                 serial_port_out(port, UART_TRG, UART_TRG_96);
2284
2285                 serial_port_out(port, UART_LCR, 0);
2286         }
2287
2288         /*
2289          * For the Altera 16550 variants, set TX threshold trigger level.
2290          */
2291         if (((port->type == PORT_ALTR_16550_F32) ||
2292              (port->type == PORT_ALTR_16550_F64) ||
2293              (port->type == PORT_ALTR_16550_F128)) && (port->fifosize > 1)) {
2294                 /* Bounds checking of TX threshold (valid 0 to fifosize-2) */
2295                 if ((up->tx_loadsz < 2) || (up->tx_loadsz > port->fifosize)) {
2296                         dev_err(port->dev, "TX FIFO Threshold errors, skipping\n");
2297                 } else {
2298                         serial_port_out(port, UART_ALTR_AFR,
2299                                         UART_ALTR_EN_TXFIFO_LW);
2300                         serial_port_out(port, UART_ALTR_TX_LOW,
2301                                         port->fifosize - up->tx_loadsz);
2302                         port->handle_irq = serial8250_tx_threshold_handle_irq;
2303                 }
2304         }
2305
2306         /* Check if we need to have shared IRQs */
2307         if (port->irq && (up->port.flags & UPF_SHARE_IRQ))
2308                 up->port.irqflags |= IRQF_SHARED;
2309
2310         if (port->irq && !(up->port.flags & UPF_NO_THRE_TEST)) {
2311                 unsigned char iir1;
2312
2313                 if (port->irqflags & IRQF_SHARED)
2314                         disable_irq_nosync(port->irq);
2315
2316                 /*
2317                  * Test for UARTs that do not reassert THRE when the
2318                  * transmitter is idle and the interrupt has already
2319                  * been cleared.  Real 16550s should always reassert
2320                  * this interrupt whenever the transmitter is idle and
2321                  * the interrupt is enabled.  Delays are necessary to
2322                  * allow register changes to become visible.
2323                  */
2324                 spin_lock_irqsave(&port->lock, flags);
2325
2326                 wait_for_xmitr(up, UART_LSR_THRE);
2327                 serial_port_out_sync(port, UART_IER, UART_IER_THRI);
2328                 udelay(1); /* allow THRE to set */
2329                 iir1 = serial_port_in(port, UART_IIR);
2330                 serial_port_out(port, UART_IER, 0);
2331                 serial_port_out_sync(port, UART_IER, UART_IER_THRI);
2332                 udelay(1); /* allow a working UART time to re-assert THRE */
2333                 iir = serial_port_in(port, UART_IIR);
2334                 serial_port_out(port, UART_IER, 0);
2335
2336                 spin_unlock_irqrestore(&port->lock, flags);
2337
2338                 if (port->irqflags & IRQF_SHARED)
2339                         enable_irq(port->irq);
2340
2341                 /*
2342                  * If the interrupt is not reasserted, or we otherwise
2343                  * don't trust the iir, setup a timer to kick the UART
2344                  * on a regular basis.
2345                  */
2346                 if ((!(iir1 & UART_IIR_NO_INT) && (iir & UART_IIR_NO_INT)) ||
2347                     up->port.flags & UPF_BUG_THRE) {
2348                         up->bugs |= UART_BUG_THRE;
2349                 }
2350         }
2351
2352         retval = up->ops->setup_irq(up);
2353         if (retval)
2354                 goto out;
2355
2356         /*
2357          * Now, initialize the UART
2358          */
2359         serial_port_out(port, UART_LCR, UART_LCR_WLEN8);
2360
2361         spin_lock_irqsave(&port->lock, flags);
2362         if (up->port.flags & UPF_FOURPORT) {
2363                 if (!up->port.irq)
2364                         up->port.mctrl |= TIOCM_OUT1;
2365         } else
2366                 /*
2367                  * Most PC uarts need OUT2 raised to enable interrupts.
2368                  */
2369                 if (port->irq)
2370                         up->port.mctrl |= TIOCM_OUT2;
2371
2372         serial8250_set_mctrl(port, port->mctrl);
2373
2374         /*
2375          * Serial over Lan (SoL) hack:
2376          * Intel 8257x Gigabit ethernet chips have a 16550 emulation, to be
2377          * used for Serial Over Lan.  Those chips take a longer time than a
2378          * normal serial device to signalize that a transmission data was
2379          * queued. Due to that, the above test generally fails. One solution
2380          * would be to delay the reading of iir. However, this is not
2381          * reliable, since the timeout is variable. So, let's just don't
2382          * test if we receive TX irq.  This way, we'll never enable
2383          * UART_BUG_TXEN.
2384          */
2385         if (up->port.quirks & UPQ_NO_TXEN_TEST)
2386                 goto dont_test_tx_en;
2387
2388         /*
2389          * Do a quick test to see if we receive an interrupt when we enable
2390          * the TX irq.
2391          */
2392         serial_port_out(port, UART_IER, UART_IER_THRI);
2393         lsr = serial_port_in(port, UART_LSR);
2394         iir = serial_port_in(port, UART_IIR);
2395         serial_port_out(port, UART_IER, 0);
2396
2397         if (lsr & UART_LSR_TEMT && iir & UART_IIR_NO_INT) {
2398                 if (!(up->bugs & UART_BUG_TXEN)) {
2399                         up->bugs |= UART_BUG_TXEN;
2400                         dev_dbg(port->dev, "enabling bad tx status workarounds\n");
2401                 }
2402         } else {
2403                 up->bugs &= ~UART_BUG_TXEN;
2404         }
2405
2406 dont_test_tx_en:
2407         spin_unlock_irqrestore(&port->lock, flags);
2408
2409         /*
2410          * Clear the interrupt registers again for luck, and clear the
2411          * saved flags to avoid getting false values from polling
2412          * routines or the previous session.
2413          */
2414         serial_port_in(port, UART_LSR);
2415         serial_port_in(port, UART_RX);
2416         serial_port_in(port, UART_IIR);
2417         serial_port_in(port, UART_MSR);
2418         up->lsr_saved_flags = 0;
2419         up->msr_saved_flags = 0;
2420
2421         /*
2422          * Request DMA channels for both RX and TX.
2423          */
2424         if (up->dma) {
2425                 const char *msg = NULL;
2426
2427                 if (uart_console(port))
2428                         msg = "forbid DMA for kernel console";
2429                 else if (serial8250_request_dma(up))
2430                         msg = "failed to request DMA";
2431                 if (msg) {
2432                         dev_warn_ratelimited(port->dev, "%s\n", msg);
2433                         up->dma = NULL;
2434                 }
2435         }
2436
2437         /*
2438          * Set the IER shadow for rx interrupts but defer actual interrupt
2439          * enable until after the FIFOs are enabled; otherwise, an already-
2440          * active sender can swamp the interrupt handler with "too much work".
2441          */
2442         up->ier = UART_IER_RLSI | UART_IER_RDI;
2443
2444         if (port->flags & UPF_FOURPORT) {
2445                 unsigned int icp;
2446                 /*
2447                  * Enable interrupts on the AST Fourport board
2448                  */
2449                 icp = (port->iobase & 0xfe0) | 0x01f;
2450                 outb_p(0x80, icp);
2451                 inb_p(icp);
2452         }
2453         retval = 0;
2454 out:
2455         serial8250_rpm_put(up);
2456         return retval;
2457 }
2458 EXPORT_SYMBOL_GPL(serial8250_do_startup);
2459
2460 static int serial8250_startup(struct uart_port *port)
2461 {
2462         if (port->startup)
2463                 return port->startup(port);
2464         return serial8250_do_startup(port);
2465 }
2466
2467 void serial8250_do_shutdown(struct uart_port *port)
2468 {
2469         struct uart_8250_port *up = up_to_u8250p(port);
2470         unsigned long flags;
2471
2472         serial8250_rpm_get(up);
2473         /*
2474          * Disable interrupts from this port
2475          */
2476         spin_lock_irqsave(&port->lock, flags);
2477         up->ier = 0;
2478         serial_port_out(port, UART_IER, 0);
2479         spin_unlock_irqrestore(&port->lock, flags);
2480
2481         synchronize_irq(port->irq);
2482
2483         if (up->dma)
2484                 serial8250_release_dma(up);
2485
2486         spin_lock_irqsave(&port->lock, flags);
2487         if (port->flags & UPF_FOURPORT) {
2488                 /* reset interrupts on the AST Fourport board */
2489                 inb((port->iobase & 0xfe0) | 0x1f);
2490                 port->mctrl |= TIOCM_OUT1;
2491         } else
2492                 port->mctrl &= ~TIOCM_OUT2;
2493
2494         serial8250_set_mctrl(port, port->mctrl);
2495         spin_unlock_irqrestore(&port->lock, flags);
2496
2497         /*
2498          * Disable break condition and FIFOs
2499          */
2500         serial_port_out(port, UART_LCR,
2501                         serial_port_in(port, UART_LCR) & ~UART_LCR_SBC);
2502         serial8250_clear_fifos(up);
2503
2504 #ifdef CONFIG_SERIAL_8250_RSA
2505         /*
2506          * Reset the RSA board back to 115kbps compat mode.
2507          */
2508         disable_rsa(up);
2509 #endif
2510
2511         /*
2512          * Read data port to reset things, and then unlink from
2513          * the IRQ chain.
2514          */
2515         serial_port_in(port, UART_RX);
2516         serial8250_rpm_put(up);
2517
2518         up->ops->release_irq(up);
2519 }
2520 EXPORT_SYMBOL_GPL(serial8250_do_shutdown);
2521
2522 static void serial8250_shutdown(struct uart_port *port)
2523 {
2524         if (port->shutdown)
2525                 port->shutdown(port);
2526         else
2527                 serial8250_do_shutdown(port);
2528 }
2529
2530 /* Nuvoton NPCM UARTs have a custom divisor calculation */
2531 static unsigned int npcm_get_divisor(struct uart_8250_port *up,
2532                 unsigned int baud)
2533 {
2534         struct uart_port *port = &up->port;
2535
2536         return DIV_ROUND_CLOSEST(port->uartclk, 16 * baud + 2) - 2;
2537 }
2538
2539 static unsigned int serial8250_do_get_divisor(struct uart_port *port,
2540                                               unsigned int baud,
2541                                               unsigned int *frac)
2542 {
2543         upf_t magic_multiplier = port->flags & UPF_MAGIC_MULTIPLIER;
2544         struct uart_8250_port *up = up_to_u8250p(port);
2545         unsigned int quot;
2546
2547         /*
2548          * Handle magic divisors for baud rates above baud_base on SMSC
2549          * Super I/O chips.  We clamp custom rates from clk/6 and clk/12
2550          * up to clk/4 (0x8001) and clk/8 (0x8002) respectively.  These
2551          * magic divisors actually reprogram the baud rate generator's
2552          * reference clock derived from chips's 14.318MHz clock input.
2553          *
2554          * Documentation claims that with these magic divisors the base
2555          * frequencies of 7.3728MHz and 3.6864MHz are used respectively
2556          * for the extra baud rates of 460800bps and 230400bps rather
2557          * than the usual base frequency of 1.8462MHz.  However empirical
2558          * evidence contradicts that.
2559          *
2560          * Instead bit 7 of the DLM register (bit 15 of the divisor) is
2561          * effectively used as a clock prescaler selection bit for the
2562          * base frequency of 7.3728MHz, always used.  If set to 0, then
2563          * the base frequency is divided by 4 for use by the Baud Rate
2564          * Generator, for the usual arrangement where the value of 1 of
2565          * the divisor produces the baud rate of 115200bps.  Conversely,
2566          * if set to 1 and high-speed operation has been enabled with the
2567          * Serial Port Mode Register in the Device Configuration Space,
2568          * then the base frequency is supplied directly to the Baud Rate
2569          * Generator, so for the divisor values of 0x8001, 0x8002, 0x8003,
2570          * 0x8004, etc. the respective baud rates produced are 460800bps,
2571          * 230400bps, 153600bps, 115200bps, etc.
2572          *
2573          * In all cases only low 15 bits of the divisor are used to divide
2574          * the baud base and therefore 32767 is the maximum divisor value
2575          * possible, even though documentation says that the programmable
2576          * Baud Rate Generator is capable of dividing the internal PLL
2577          * clock by any divisor from 1 to 65535.
2578          */
2579         if (magic_multiplier && baud >= port->uartclk / 6)
2580                 quot = 0x8001;
2581         else if (magic_multiplier && baud >= port->uartclk / 12)
2582                 quot = 0x8002;
2583         else if (up->port.type == PORT_NPCM)
2584                 quot = npcm_get_divisor(up, baud);
2585         else
2586                 quot = uart_get_divisor(port, baud);
2587
2588         /*
2589          * Oxford Semi 952 rev B workaround
2590          */
2591         if (up->bugs & UART_BUG_QUOT && (quot & 0xff) == 0)
2592                 quot++;
2593
2594         return quot;
2595 }
2596
2597 static unsigned int serial8250_get_divisor(struct uart_port *port,
2598                                            unsigned int baud,
2599                                            unsigned int *frac)
2600 {
2601         if (port->get_divisor)
2602                 return port->get_divisor(port, baud, frac);
2603
2604         return serial8250_do_get_divisor(port, baud, frac);
2605 }
2606
2607 static unsigned char serial8250_compute_lcr(struct uart_8250_port *up,
2608                                             tcflag_t c_cflag)
2609 {
2610         unsigned char cval;
2611
2612         cval = UART_LCR_WLEN(tty_get_char_size(c_cflag));
2613
2614         if (c_cflag & CSTOPB)
2615                 cval |= UART_LCR_STOP;
2616         if (c_cflag & PARENB) {
2617                 cval |= UART_LCR_PARITY;
2618                 if (up->bugs & UART_BUG_PARITY)
2619                         up->fifo_bug = true;
2620         }
2621         if (!(c_cflag & PARODD))
2622                 cval |= UART_LCR_EPAR;
2623         if (c_cflag & CMSPAR)
2624                 cval |= UART_LCR_SPAR;
2625
2626         return cval;
2627 }
2628
2629 void serial8250_do_set_divisor(struct uart_port *port, unsigned int baud,
2630                                unsigned int quot, unsigned int quot_frac)
2631 {
2632         struct uart_8250_port *up = up_to_u8250p(port);
2633
2634         /* Workaround to enable 115200 baud on OMAP1510 internal ports */
2635         if (is_omap1510_8250(up)) {
2636                 if (baud == 115200) {
2637                         quot = 1;
2638                         serial_port_out(port, UART_OMAP_OSC_12M_SEL, 1);
2639                 } else
2640                         serial_port_out(port, UART_OMAP_OSC_12M_SEL, 0);
2641         }
2642
2643         /*
2644          * For NatSemi, switch to bank 2 not bank 1, to avoid resetting EXCR2,
2645          * otherwise just set DLAB
2646          */
2647         if (up->capabilities & UART_NATSEMI)
2648                 serial_port_out(port, UART_LCR, 0xe0);
2649         else
2650                 serial_port_out(port, UART_LCR, up->lcr | UART_LCR_DLAB);
2651
2652         serial_dl_write(up, quot);
2653 }
2654 EXPORT_SYMBOL_GPL(serial8250_do_set_divisor);
2655
2656 static void serial8250_set_divisor(struct uart_port *port, unsigned int baud,
2657                                    unsigned int quot, unsigned int quot_frac)
2658 {
2659         if (port->set_divisor)
2660                 port->set_divisor(port, baud, quot, quot_frac);
2661         else
2662                 serial8250_do_set_divisor(port, baud, quot, quot_frac);
2663 }
2664
2665 static unsigned int serial8250_get_baud_rate(struct uart_port *port,
2666                                              struct ktermios *termios,
2667                                              struct ktermios *old)
2668 {
2669         unsigned int tolerance = port->uartclk / 100;
2670         unsigned int min;
2671         unsigned int max;
2672
2673         /*
2674          * Handle magic divisors for baud rates above baud_base on SMSC
2675          * Super I/O chips.  Enable custom rates of clk/4 and clk/8, but
2676          * disable divisor values beyond 32767, which are unavailable.
2677          */
2678         if (port->flags & UPF_MAGIC_MULTIPLIER) {
2679                 min = port->uartclk / 16 / UART_DIV_MAX >> 1;
2680                 max = (port->uartclk + tolerance) / 4;
2681         } else {
2682                 min = port->uartclk / 16 / UART_DIV_MAX;
2683                 max = (port->uartclk + tolerance) / 16;
2684         }
2685
2686         /*
2687          * Ask the core to calculate the divisor for us.
2688          * Allow 1% tolerance at the upper limit so uart clks marginally
2689          * slower than nominal still match standard baud rates without
2690          * causing transmission errors.
2691          */
2692         return uart_get_baud_rate(port, termios, old, min, max);
2693 }
2694
2695 /*
2696  * Note in order to avoid the tty port mutex deadlock don't use the next method
2697  * within the uart port callbacks. Primarily it's supposed to be utilized to
2698  * handle a sudden reference clock rate change.
2699  */
2700 void serial8250_update_uartclk(struct uart_port *port, unsigned int uartclk)
2701 {
2702         struct uart_8250_port *up = up_to_u8250p(port);
2703         struct tty_port *tport = &port->state->port;
2704         unsigned int baud, quot, frac = 0;
2705         struct ktermios *termios;
2706         struct tty_struct *tty;
2707         unsigned long flags;
2708
2709         tty = tty_port_tty_get(tport);
2710         if (!tty) {
2711                 mutex_lock(&tport->mutex);
2712                 port->uartclk = uartclk;
2713                 mutex_unlock(&tport->mutex);
2714                 return;
2715         }
2716
2717         down_write(&tty->termios_rwsem);
2718         mutex_lock(&tport->mutex);
2719
2720         if (port->uartclk == uartclk)
2721                 goto out_unlock;
2722
2723         port->uartclk = uartclk;
2724
2725         if (!tty_port_initialized(tport))
2726                 goto out_unlock;
2727
2728         termios = &tty->termios;
2729
2730         baud = serial8250_get_baud_rate(port, termios, NULL);
2731         quot = serial8250_get_divisor(port, baud, &frac);
2732
2733         serial8250_rpm_get(up);
2734         spin_lock_irqsave(&port->lock, flags);
2735
2736         uart_update_timeout(port, termios->c_cflag, baud);
2737
2738         serial8250_set_divisor(port, baud, quot, frac);
2739         serial_port_out(port, UART_LCR, up->lcr);
2740
2741         spin_unlock_irqrestore(&port->lock, flags);
2742         serial8250_rpm_put(up);
2743
2744 out_unlock:
2745         mutex_unlock(&tport->mutex);
2746         up_write(&tty->termios_rwsem);
2747         tty_kref_put(tty);
2748 }
2749 EXPORT_SYMBOL_GPL(serial8250_update_uartclk);
2750
2751 void
2752 serial8250_do_set_termios(struct uart_port *port, struct ktermios *termios,
2753                           struct ktermios *old)
2754 {
2755         struct uart_8250_port *up = up_to_u8250p(port);
2756         unsigned char cval;
2757         unsigned long flags;
2758         unsigned int baud, quot, frac = 0;
2759
2760         if (up->capabilities & UART_CAP_MINI) {
2761                 termios->c_cflag &= ~(CSTOPB | PARENB | PARODD | CMSPAR);
2762                 if ((termios->c_cflag & CSIZE) == CS5 ||
2763                     (termios->c_cflag & CSIZE) == CS6)
2764                         termios->c_cflag = (termios->c_cflag & ~CSIZE) | CS7;
2765         }
2766         cval = serial8250_compute_lcr(up, termios->c_cflag);
2767
2768         baud = serial8250_get_baud_rate(port, termios, old);
2769         quot = serial8250_get_divisor(port, baud, &frac);
2770
2771         /*
2772          * Ok, we're now changing the port state.  Do it with
2773          * interrupts disabled.
2774          */
2775         serial8250_rpm_get(up);
2776         spin_lock_irqsave(&port->lock, flags);
2777
2778         up->lcr = cval;                                 /* Save computed LCR */
2779
2780         if (up->capabilities & UART_CAP_FIFO && port->fifosize > 1) {
2781                 /* NOTE: If fifo_bug is not set, a user can set RX_trigger. */
2782                 if ((baud < 2400 && !up->dma) || up->fifo_bug) {
2783                         up->fcr &= ~UART_FCR_TRIGGER_MASK;
2784                         up->fcr |= UART_FCR_TRIGGER_1;
2785                 }
2786         }
2787
2788         /*
2789          * MCR-based auto flow control.  When AFE is enabled, RTS will be
2790          * deasserted when the receive FIFO contains more characters than
2791          * the trigger, or the MCR RTS bit is cleared.
2792          */
2793         if (up->capabilities & UART_CAP_AFE) {
2794                 up->mcr &= ~UART_MCR_AFE;
2795                 if (termios->c_cflag & CRTSCTS)
2796                         up->mcr |= UART_MCR_AFE;
2797         }
2798
2799         /*
2800          * Update the per-port timeout.
2801          */
2802         uart_update_timeout(port, termios->c_cflag, baud);
2803
2804         port->read_status_mask = UART_LSR_OE | UART_LSR_THRE | UART_LSR_DR;
2805         if (termios->c_iflag & INPCK)
2806                 port->read_status_mask |= UART_LSR_FE | UART_LSR_PE;
2807         if (termios->c_iflag & (IGNBRK | BRKINT | PARMRK))
2808                 port->read_status_mask |= UART_LSR_BI;
2809
2810         /*
2811          * Characteres to ignore
2812          */
2813         port->ignore_status_mask = 0;
2814         if (termios->c_iflag & IGNPAR)
2815                 port->ignore_status_mask |= UART_LSR_PE | UART_LSR_FE;
2816         if (termios->c_iflag & IGNBRK) {
2817                 port->ignore_status_mask |= UART_LSR_BI;
2818                 /*
2819                  * If we're ignoring parity and break indicators,
2820                  * ignore overruns too (for real raw support).
2821                  */
2822                 if (termios->c_iflag & IGNPAR)
2823                         port->ignore_status_mask |= UART_LSR_OE;
2824         }
2825
2826         /*
2827          * ignore all characters if CREAD is not set
2828          */
2829         if ((termios->c_cflag & CREAD) == 0)
2830                 port->ignore_status_mask |= UART_LSR_DR;
2831
2832         /*
2833          * CTS flow control flag and modem status interrupts
2834          */
2835         up->ier &= ~UART_IER_MSI;
2836         if (!(up->bugs & UART_BUG_NOMSR) &&
2837                         UART_ENABLE_MS(&up->port, termios->c_cflag))
2838                 up->ier |= UART_IER_MSI;
2839         if (up->capabilities & UART_CAP_UUE)
2840                 up->ier |= UART_IER_UUE;
2841         if (up->capabilities & UART_CAP_RTOIE)
2842                 up->ier |= UART_IER_RTOIE;
2843
2844         serial_port_out(port, UART_IER, up->ier);
2845
2846         if (up->capabilities & UART_CAP_EFR) {
2847                 unsigned char efr = 0;
2848                 /*
2849                  * TI16C752/Startech hardware flow control.  FIXME:
2850                  * - TI16C752 requires control thresholds to be set.
2851                  * - UART_MCR_RTS is ineffective if auto-RTS mode is enabled.
2852                  */
2853                 if (termios->c_cflag & CRTSCTS)
2854                         efr |= UART_EFR_CTS;
2855
2856                 serial_port_out(port, UART_LCR, UART_LCR_CONF_MODE_B);
2857                 if (port->flags & UPF_EXAR_EFR)
2858                         serial_port_out(port, UART_XR_EFR, efr);
2859                 else
2860                         serial_port_out(port, UART_EFR, efr);
2861         }
2862
2863         serial8250_set_divisor(port, baud, quot, frac);
2864
2865         /*
2866          * LCR DLAB must be set to enable 64-byte FIFO mode. If the FCR
2867          * is written without DLAB set, this mode will be disabled.
2868          */
2869         if (port->type == PORT_16750)
2870                 serial_port_out(port, UART_FCR, up->fcr);
2871
2872         serial_port_out(port, UART_LCR, up->lcr);       /* reset DLAB */
2873         if (port->type != PORT_16750) {
2874                 /* emulated UARTs (Lucent Venus 167x) need two steps */
2875                 if (up->fcr & UART_FCR_ENABLE_FIFO)
2876                         serial_port_out(port, UART_FCR, UART_FCR_ENABLE_FIFO);
2877                 serial_port_out(port, UART_FCR, up->fcr);       /* set fcr */
2878         }
2879         serial8250_set_mctrl(port, port->mctrl);
2880         spin_unlock_irqrestore(&port->lock, flags);
2881         serial8250_rpm_put(up);
2882
2883         /* Don't rewrite B0 */
2884         if (tty_termios_baud_rate(termios))
2885                 tty_termios_encode_baud_rate(termios, baud, baud);
2886 }
2887 EXPORT_SYMBOL(serial8250_do_set_termios);
2888
2889 static void
2890 serial8250_set_termios(struct uart_port *port, struct ktermios *termios,
2891                        struct ktermios *old)
2892 {
2893         if (port->set_termios)
2894                 port->set_termios(port, termios, old);
2895         else
2896                 serial8250_do_set_termios(port, termios, old);
2897 }
2898
2899 void serial8250_do_set_ldisc(struct uart_port *port, struct ktermios *termios)
2900 {
2901         if (termios->c_line == N_PPS) {
2902                 port->flags |= UPF_HARDPPS_CD;
2903                 spin_lock_irq(&port->lock);
2904                 serial8250_enable_ms(port);
2905                 spin_unlock_irq(&port->lock);
2906         } else {
2907                 port->flags &= ~UPF_HARDPPS_CD;
2908                 if (!UART_ENABLE_MS(port, termios->c_cflag)) {
2909                         spin_lock_irq(&port->lock);
2910                         serial8250_disable_ms(port);
2911                         spin_unlock_irq(&port->lock);
2912                 }
2913         }
2914 }
2915 EXPORT_SYMBOL_GPL(serial8250_do_set_ldisc);
2916
2917 static void
2918 serial8250_set_ldisc(struct uart_port *port, struct ktermios *termios)
2919 {
2920         if (port->set_ldisc)
2921                 port->set_ldisc(port, termios);
2922         else
2923                 serial8250_do_set_ldisc(port, termios);
2924 }
2925
2926 void serial8250_do_pm(struct uart_port *port, unsigned int state,
2927                       unsigned int oldstate)
2928 {
2929         struct uart_8250_port *p = up_to_u8250p(port);
2930
2931         serial8250_set_sleep(p, state != 0);
2932 }
2933 EXPORT_SYMBOL(serial8250_do_pm);
2934
2935 static void
2936 serial8250_pm(struct uart_port *port, unsigned int state,
2937               unsigned int oldstate)
2938 {
2939         if (port->pm)
2940                 port->pm(port, state, oldstate);
2941         else
2942                 serial8250_do_pm(port, state, oldstate);
2943 }
2944
2945 static unsigned int serial8250_port_size(struct uart_8250_port *pt)
2946 {
2947         if (pt->port.mapsize)
2948                 return pt->port.mapsize;
2949         if (pt->port.iotype == UPIO_AU) {
2950                 if (pt->port.type == PORT_RT2880)
2951                         return 0x100;
2952                 return 0x1000;
2953         }
2954         if (is_omap1_8250(pt))
2955                 return 0x16 << pt->port.regshift;
2956
2957         return 8 << pt->port.regshift;
2958 }
2959
2960 /*
2961  * Resource handling.
2962  */
2963 static int serial8250_request_std_resource(struct uart_8250_port *up)
2964 {
2965         unsigned int size = serial8250_port_size(up);
2966         struct uart_port *port = &up->port;
2967         int ret = 0;
2968
2969         switch (port->iotype) {
2970         case UPIO_AU:
2971         case UPIO_TSI:
2972         case UPIO_MEM32:
2973         case UPIO_MEM32BE:
2974         case UPIO_MEM16:
2975         case UPIO_MEM:
2976                 if (!port->mapbase)
2977                         break;
2978
2979                 if (!request_mem_region(port->mapbase, size, "serial")) {
2980                         ret = -EBUSY;
2981                         break;
2982                 }
2983
2984                 if (port->flags & UPF_IOREMAP) {
2985                         port->membase = ioremap(port->mapbase, size);
2986                         if (!port->membase) {
2987                                 release_mem_region(port->mapbase, size);
2988                                 ret = -ENOMEM;
2989                         }
2990                 }
2991                 break;
2992
2993         case UPIO_HUB6:
2994         case UPIO_PORT:
2995                 if (!request_region(port->iobase, size, "serial"))
2996                         ret = -EBUSY;
2997                 break;
2998         }
2999         return ret;
3000 }
3001
3002 static void serial8250_release_std_resource(struct uart_8250_port *up)
3003 {
3004         unsigned int size = serial8250_port_size(up);
3005         struct uart_port *port = &up->port;
3006
3007         switch (port->iotype) {
3008         case UPIO_AU:
3009         case UPIO_TSI:
3010         case UPIO_MEM32:
3011         case UPIO_MEM32BE:
3012         case UPIO_MEM16:
3013         case UPIO_MEM:
3014                 if (!port->mapbase)
3015                         break;
3016
3017                 if (port->flags & UPF_IOREMAP) {
3018                         iounmap(port->membase);
3019                         port->membase = NULL;
3020                 }
3021
3022                 release_mem_region(port->mapbase, size);
3023                 break;
3024
3025         case UPIO_HUB6:
3026         case UPIO_PORT:
3027                 release_region(port->iobase, size);
3028                 break;
3029         }
3030 }
3031
3032 static void serial8250_release_port(struct uart_port *port)
3033 {
3034         struct uart_8250_port *up = up_to_u8250p(port);
3035
3036         serial8250_release_std_resource(up);
3037 }
3038
3039 static int serial8250_request_port(struct uart_port *port)
3040 {
3041         struct uart_8250_port *up = up_to_u8250p(port);
3042
3043         return serial8250_request_std_resource(up);
3044 }
3045
3046 static int fcr_get_rxtrig_bytes(struct uart_8250_port *up)
3047 {
3048         const struct serial8250_config *conf_type = &uart_config[up->port.type];
3049         unsigned char bytes;
3050
3051         bytes = conf_type->rxtrig_bytes[UART_FCR_R_TRIG_BITS(up->fcr)];
3052
3053         return bytes ? bytes : -EOPNOTSUPP;
3054 }
3055
3056 static int bytes_to_fcr_rxtrig(struct uart_8250_port *up, unsigned char bytes)
3057 {
3058         const struct serial8250_config *conf_type = &uart_config[up->port.type];
3059         int i;
3060
3061         if (!conf_type->rxtrig_bytes[UART_FCR_R_TRIG_BITS(UART_FCR_R_TRIG_00)])
3062                 return -EOPNOTSUPP;
3063
3064         for (i = 1; i < UART_FCR_R_TRIG_MAX_STATE; i++) {
3065                 if (bytes < conf_type->rxtrig_bytes[i])
3066                         /* Use the nearest lower value */
3067                         return (--i) << UART_FCR_R_TRIG_SHIFT;
3068         }
3069
3070         return UART_FCR_R_TRIG_11;
3071 }
3072
3073 static int do_get_rxtrig(struct tty_port *port)
3074 {
3075         struct uart_state *state = container_of(port, struct uart_state, port);
3076         struct uart_port *uport = state->uart_port;
3077         struct uart_8250_port *up = up_to_u8250p(uport);
3078
3079         if (!(up->capabilities & UART_CAP_FIFO) || uport->fifosize <= 1)
3080                 return -EINVAL;
3081
3082         return fcr_get_rxtrig_bytes(up);
3083 }
3084
3085 static int do_serial8250_get_rxtrig(struct tty_port *port)
3086 {
3087         int rxtrig_bytes;
3088
3089         mutex_lock(&port->mutex);
3090         rxtrig_bytes = do_get_rxtrig(port);
3091         mutex_unlock(&port->mutex);
3092
3093         return rxtrig_bytes;
3094 }
3095
3096 static ssize_t rx_trig_bytes_show(struct device *dev,
3097         struct device_attribute *attr, char *buf)
3098 {
3099         struct tty_port *port = dev_get_drvdata(dev);
3100         int rxtrig_bytes;
3101
3102         rxtrig_bytes = do_serial8250_get_rxtrig(port);
3103         if (rxtrig_bytes < 0)
3104                 return rxtrig_bytes;
3105
3106         return sysfs_emit(buf, "%d\n", rxtrig_bytes);
3107 }
3108
3109 static int do_set_rxtrig(struct tty_port *port, unsigned char bytes)
3110 {
3111         struct uart_state *state = container_of(port, struct uart_state, port);
3112         struct uart_port *uport = state->uart_port;
3113         struct uart_8250_port *up = up_to_u8250p(uport);
3114         int rxtrig;
3115
3116         if (!(up->capabilities & UART_CAP_FIFO) || uport->fifosize <= 1 ||
3117             up->fifo_bug)
3118                 return -EINVAL;
3119
3120         rxtrig = bytes_to_fcr_rxtrig(up, bytes);
3121         if (rxtrig < 0)
3122                 return rxtrig;
3123
3124         serial8250_clear_fifos(up);
3125         up->fcr &= ~UART_FCR_TRIGGER_MASK;
3126         up->fcr |= (unsigned char)rxtrig;
3127         serial_out(up, UART_FCR, up->fcr);
3128         return 0;
3129 }
3130
3131 static int do_serial8250_set_rxtrig(struct tty_port *port, unsigned char bytes)
3132 {
3133         int ret;
3134
3135         mutex_lock(&port->mutex);
3136         ret = do_set_rxtrig(port, bytes);
3137         mutex_unlock(&port->mutex);
3138
3139         return ret;
3140 }
3141
3142 static ssize_t rx_trig_bytes_store(struct device *dev,
3143         struct device_attribute *attr, const char *buf, size_t count)
3144 {
3145         struct tty_port *port = dev_get_drvdata(dev);
3146         unsigned char bytes;
3147         int ret;
3148
3149         if (!count)
3150                 return -EINVAL;
3151
3152         ret = kstrtou8(buf, 10, &bytes);
3153         if (ret < 0)
3154                 return ret;
3155
3156         ret = do_serial8250_set_rxtrig(port, bytes);
3157         if (ret < 0)
3158                 return ret;
3159
3160         return count;
3161 }
3162
3163 static DEVICE_ATTR_RW(rx_trig_bytes);
3164
3165 static struct attribute *serial8250_dev_attrs[] = {
3166         &dev_attr_rx_trig_bytes.attr,
3167         NULL
3168 };
3169
3170 static struct attribute_group serial8250_dev_attr_group = {
3171         .attrs = serial8250_dev_attrs,
3172 };
3173
3174 static void register_dev_spec_attr_grp(struct uart_8250_port *up)
3175 {
3176         const struct serial8250_config *conf_type = &uart_config[up->port.type];
3177
3178         if (conf_type->rxtrig_bytes[0])
3179                 up->port.attr_group = &serial8250_dev_attr_group;
3180 }
3181
3182 static void serial8250_config_port(struct uart_port *port, int flags)
3183 {
3184         struct uart_8250_port *up = up_to_u8250p(port);
3185         int ret;
3186
3187         /*
3188          * Find the region that we can probe for.  This in turn
3189          * tells us whether we can probe for the type of port.
3190          */
3191         ret = serial8250_request_std_resource(up);
3192         if (ret < 0)
3193                 return;
3194
3195         if (port->iotype != up->cur_iotype)
3196                 set_io_from_upio(port);
3197
3198         if (flags & UART_CONFIG_TYPE)
3199                 autoconfig(up);
3200
3201         if (port->rs485.flags & SER_RS485_ENABLED)
3202                 port->rs485_config(port, &port->rs485);
3203
3204         /* if access method is AU, it is a 16550 with a quirk */
3205         if (port->type == PORT_16550A && port->iotype == UPIO_AU)
3206                 up->bugs |= UART_BUG_NOMSR;
3207
3208         /* HW bugs may trigger IRQ while IIR == NO_INT */
3209         if (port->type == PORT_TEGRA)
3210                 up->bugs |= UART_BUG_NOMSR;
3211
3212         if (port->type != PORT_UNKNOWN && flags & UART_CONFIG_IRQ)
3213                 autoconfig_irq(up);
3214
3215         if (port->type == PORT_UNKNOWN)
3216                 serial8250_release_std_resource(up);
3217
3218         register_dev_spec_attr_grp(up);
3219         up->fcr = uart_config[up->port.type].fcr;
3220 }
3221
3222 static int
3223 serial8250_verify_port(struct uart_port *port, struct serial_struct *ser)
3224 {
3225         if (ser->irq >= nr_irqs || ser->irq < 0 ||
3226             ser->baud_base < 9600 || ser->type < PORT_UNKNOWN ||
3227             ser->type >= ARRAY_SIZE(uart_config) || ser->type == PORT_CIRRUS ||
3228             ser->type == PORT_STARTECH)
3229                 return -EINVAL;
3230         return 0;
3231 }
3232
3233 static const char *serial8250_type(struct uart_port *port)
3234 {
3235         int type = port->type;
3236
3237         if (type >= ARRAY_SIZE(uart_config))
3238                 type = 0;
3239         return uart_config[type].name;
3240 }
3241
3242 static const struct uart_ops serial8250_pops = {
3243         .tx_empty       = serial8250_tx_empty,
3244         .set_mctrl      = serial8250_set_mctrl,
3245         .get_mctrl      = serial8250_get_mctrl,
3246         .stop_tx        = serial8250_stop_tx,
3247         .start_tx       = serial8250_start_tx,
3248         .throttle       = serial8250_throttle,
3249         .unthrottle     = serial8250_unthrottle,
3250         .stop_rx        = serial8250_stop_rx,
3251         .enable_ms      = serial8250_enable_ms,
3252         .break_ctl      = serial8250_break_ctl,
3253         .startup        = serial8250_startup,
3254         .shutdown       = serial8250_shutdown,
3255         .set_termios    = serial8250_set_termios,
3256         .set_ldisc      = serial8250_set_ldisc,
3257         .pm             = serial8250_pm,
3258         .type           = serial8250_type,
3259         .release_port   = serial8250_release_port,
3260         .request_port   = serial8250_request_port,
3261         .config_port    = serial8250_config_port,
3262         .verify_port    = serial8250_verify_port,
3263 #ifdef CONFIG_CONSOLE_POLL
3264         .poll_get_char = serial8250_get_poll_char,
3265         .poll_put_char = serial8250_put_poll_char,
3266 #endif
3267 };
3268
3269 void serial8250_init_port(struct uart_8250_port *up)
3270 {
3271         struct uart_port *port = &up->port;
3272
3273         spin_lock_init(&port->lock);
3274         port->ops = &serial8250_pops;
3275         port->has_sysrq = IS_ENABLED(CONFIG_SERIAL_8250_CONSOLE);
3276
3277         up->cur_iotype = 0xFF;
3278 }
3279 EXPORT_SYMBOL_GPL(serial8250_init_port);
3280
3281 void serial8250_set_defaults(struct uart_8250_port *up)
3282 {
3283         struct uart_port *port = &up->port;
3284
3285         if (up->port.flags & UPF_FIXED_TYPE) {
3286                 unsigned int type = up->port.type;
3287
3288                 if (!up->port.fifosize)
3289                         up->port.fifosize = uart_config[type].fifo_size;
3290                 if (!up->tx_loadsz)
3291                         up->tx_loadsz = uart_config[type].tx_loadsz;
3292                 if (!up->capabilities)
3293                         up->capabilities = uart_config[type].flags;
3294         }
3295
3296         set_io_from_upio(port);
3297
3298         /* default dma handlers */
3299         if (up->dma) {
3300                 if (!up->dma->tx_dma)
3301                         up->dma->tx_dma = serial8250_tx_dma;
3302                 if (!up->dma->rx_dma)
3303                         up->dma->rx_dma = serial8250_rx_dma;
3304         }
3305 }
3306 EXPORT_SYMBOL_GPL(serial8250_set_defaults);
3307
3308 #ifdef CONFIG_SERIAL_8250_CONSOLE
3309
3310 static void serial8250_console_putchar(struct uart_port *port, unsigned char ch)
3311 {
3312         struct uart_8250_port *up = up_to_u8250p(port);
3313
3314         wait_for_xmitr(up, UART_LSR_THRE);
3315         serial_port_out(port, UART_TX, ch);
3316 }
3317
3318 /*
3319  *      Restore serial console when h/w power-off detected
3320  */
3321 static void serial8250_console_restore(struct uart_8250_port *up)
3322 {
3323         struct uart_port *port = &up->port;
3324         struct ktermios termios;
3325         unsigned int baud, quot, frac = 0;
3326
3327         termios.c_cflag = port->cons->cflag;
3328         if (port->state->port.tty && termios.c_cflag == 0)
3329                 termios.c_cflag = port->state->port.tty->termios.c_cflag;
3330
3331         baud = serial8250_get_baud_rate(port, &termios, NULL);
3332         quot = serial8250_get_divisor(port, baud, &frac);
3333
3334         serial8250_set_divisor(port, baud, quot, frac);
3335         serial_port_out(port, UART_LCR, up->lcr);
3336         serial8250_out_MCR(up, up->mcr | UART_MCR_DTR | UART_MCR_RTS);
3337 }
3338
3339 /*
3340  * Print a string to the serial port using the device FIFO
3341  *
3342  * It sends fifosize bytes and then waits for the fifo
3343  * to get empty.
3344  */
3345 static void serial8250_console_fifo_write(struct uart_8250_port *up,
3346                                           const char *s, unsigned int count)
3347 {
3348         int i;
3349         const char *end = s + count;
3350         unsigned int fifosize = up->tx_loadsz;
3351         bool cr_sent = false;
3352
3353         while (s != end) {
3354                 wait_for_lsr(up, UART_LSR_THRE);
3355
3356                 for (i = 0; i < fifosize && s != end; ++i) {
3357                         if (*s == '\n' && !cr_sent) {
3358                                 serial_out(up, UART_TX, '\r');
3359                                 cr_sent = true;
3360                         } else {
3361                                 serial_out(up, UART_TX, *s++);
3362                                 cr_sent = false;
3363                         }
3364                 }
3365         }
3366 }
3367
3368 /*
3369  *      Print a string to the serial port trying not to disturb
3370  *      any possible real use of the port...
3371  *
3372  *      The console_lock must be held when we get here.
3373  *
3374  *      Doing runtime PM is really a bad idea for the kernel console.
3375  *      Thus, we assume the function is called when device is powered up.
3376  */
3377 void serial8250_console_write(struct uart_8250_port *up, const char *s,
3378                               unsigned int count)
3379 {
3380         struct uart_8250_em485 *em485 = up->em485;
3381         struct uart_port *port = &up->port;
3382         unsigned long flags;
3383         unsigned int ier, use_fifo;
3384         int locked = 1;
3385
3386         touch_nmi_watchdog();
3387
3388         if (oops_in_progress)
3389                 locked = spin_trylock_irqsave(&port->lock, flags);
3390         else
3391                 spin_lock_irqsave(&port->lock, flags);
3392
3393         /*
3394          *      First save the IER then disable the interrupts
3395          */
3396         ier = serial_port_in(port, UART_IER);
3397
3398         if (up->capabilities & UART_CAP_UUE)
3399                 serial_port_out(port, UART_IER, UART_IER_UUE);
3400         else
3401                 serial_port_out(port, UART_IER, 0);
3402
3403         /* check scratch reg to see if port powered off during system sleep */
3404         if (up->canary && (up->canary != serial_port_in(port, UART_SCR))) {
3405                 serial8250_console_restore(up);
3406                 up->canary = 0;
3407         }
3408
3409         if (em485) {
3410                 if (em485->tx_stopped)
3411                         up->rs485_start_tx(up);
3412                 mdelay(port->rs485.delay_rts_before_send);
3413         }
3414
3415         use_fifo = (up->capabilities & UART_CAP_FIFO) &&
3416                 /*
3417                  * BCM283x requires to check the fifo
3418                  * after each byte.
3419                  */
3420                 !(up->capabilities & UART_CAP_MINI) &&
3421                 /*
3422                  * tx_loadsz contains the transmit fifo size
3423                  */
3424                 up->tx_loadsz > 1 &&
3425                 (up->fcr & UART_FCR_ENABLE_FIFO) &&
3426                 port->state &&
3427                 test_bit(TTY_PORT_INITIALIZED, &port->state->port.iflags) &&
3428                 /*
3429                  * After we put a data in the fifo, the controller will send
3430                  * it regardless of the CTS state. Therefore, only use fifo
3431                  * if we don't use control flow.
3432                  */
3433                 !(up->port.flags & UPF_CONS_FLOW);
3434
3435         if (likely(use_fifo))
3436                 serial8250_console_fifo_write(up, s, count);
3437         else
3438                 uart_console_write(port, s, count, serial8250_console_putchar);
3439
3440         /*
3441          *      Finally, wait for transmitter to become empty
3442          *      and restore the IER
3443          */
3444         wait_for_xmitr(up, BOTH_EMPTY);
3445
3446         if (em485) {
3447                 mdelay(port->rs485.delay_rts_after_send);
3448                 if (em485->tx_stopped)
3449                         up->rs485_stop_tx(up);
3450         }
3451
3452         serial_port_out(port, UART_IER, ier);
3453
3454         /*
3455          *      The receive handling will happen properly because the
3456          *      receive ready bit will still be set; it is not cleared
3457          *      on read.  However, modem control will not, we must
3458          *      call it if we have saved something in the saved flags
3459          *      while processing with interrupts off.
3460          */
3461         if (up->msr_saved_flags)
3462                 serial8250_modem_status(up);
3463
3464         if (locked)
3465                 spin_unlock_irqrestore(&port->lock, flags);
3466 }
3467
3468 static unsigned int probe_baud(struct uart_port *port)
3469 {
3470         unsigned char lcr, dll, dlm;
3471         unsigned int quot;
3472
3473         lcr = serial_port_in(port, UART_LCR);
3474         serial_port_out(port, UART_LCR, lcr | UART_LCR_DLAB);
3475         dll = serial_port_in(port, UART_DLL);
3476         dlm = serial_port_in(port, UART_DLM);
3477         serial_port_out(port, UART_LCR, lcr);
3478
3479         quot = (dlm << 8) | dll;
3480         return (port->uartclk / 16) / quot;
3481 }
3482
3483 int serial8250_console_setup(struct uart_port *port, char *options, bool probe)
3484 {
3485         int baud = 9600;
3486         int bits = 8;
3487         int parity = 'n';
3488         int flow = 'n';
3489         int ret;
3490
3491         if (!port->iobase && !port->membase)
3492                 return -ENODEV;
3493
3494         if (options)
3495                 uart_parse_options(options, &baud, &parity, &bits, &flow);
3496         else if (probe)
3497                 baud = probe_baud(port);
3498
3499         ret = uart_set_options(port, port->cons, baud, parity, bits, flow);
3500         if (ret)
3501                 return ret;
3502
3503         if (port->dev)
3504                 pm_runtime_get_sync(port->dev);
3505
3506         return 0;
3507 }
3508
3509 int serial8250_console_exit(struct uart_port *port)
3510 {
3511         if (port->dev)
3512                 pm_runtime_put_sync(port->dev);
3513
3514         return 0;
3515 }
3516
3517 #endif /* CONFIG_SERIAL_8250_CONSOLE */
3518
3519 MODULE_LICENSE("GPL");