drivers/scsi/qla2xxx/qla_def.h

   1 /* SPDX-License-Identifier: GPL-2.0-only */
   2 /*
   3  * QLogic Fibre Channel HBA Driver
   4  * Copyright (c)  2003-2014 QLogic Corporation
   5  */
   6 #ifndef __QLA_DEF_H
   7 #define __QLA_DEF_H
   8
   9 #include <linux/kernel.h>
  10 #include <linux/init.h>
  11 #include <linux/types.h>
  12 #include <linux/module.h>
  13 #include <linux/list.h>
  14 #include <linux/pci.h>
  15 #include <linux/dma-mapping.h>
  16 #include <linux/sched.h>
  17 #include <linux/slab.h>
  18 #include <linux/dmapool.h>
  19 #include <linux/mempool.h>
  20 #include <linux/spinlock.h>
  21 #include <linux/completion.h>
  22 #include <linux/interrupt.h>
  23 #include <linux/workqueue.h>
  24 #include <linux/firmware.h>
  25 #include <linux/aer.h>
  26 #include <linux/mutex.h>
  27 #include <linux/btree.h>
  28
  29 #include <scsi/scsi.h>
  30 #include <scsi/scsi_host.h>
  31 #include <scsi/scsi_device.h>
  32 #include <scsi/scsi_cmnd.h>
  33 #include <scsi/scsi_transport_fc.h>
  34 #include <scsi/scsi_bsg_fc.h>
  35
  36 #include <uapi/scsi/fc/fc_els.h>
  37
  38 /* Big endian Fibre Channel S_ID (source ID) or D_ID (destination ID). */
  39 typedef struct {
  40         uint8_t domain;
  41         uint8_t area;
  42         uint8_t al_pa;
  43 } be_id_t;
  44
  45 /* Little endian Fibre Channel S_ID (source ID) or D_ID (destination ID). */
  46 typedef struct {
  47         uint8_t al_pa;
  48         uint8_t area;
  49         uint8_t domain;
  50 } le_id_t;
  51
  52 /*
  53  * 24 bit port ID type definition.
  54  */
  55 typedef union {
  56         uint32_t b24 : 24;
  57         struct {
  58 #ifdef __BIG_ENDIAN
  59                 uint8_t domain;
  60                 uint8_t area;
  61                 uint8_t al_pa;
  62 #elif defined(__LITTLE_ENDIAN)
  63                 uint8_t al_pa;
  64                 uint8_t area;
  65                 uint8_t domain;
  66 #else
  67 #error "__BIG_ENDIAN or __LITTLE_ENDIAN must be defined!"
  68 #endif
  69                 uint8_t rsvd_1;
  70         } b;
  71 } port_id_t;
  72 #define INVALID_PORT_ID 0xFFFFFF
  73
  74 #include "qla_bsg.h"
  75 #include "qla_dsd.h"
  76 #include "qla_nx.h"
  77 #include "qla_nx2.h"
  78 #include "qla_nvme.h"
  79 #define QLA2XXX_DRIVER_NAME     "qla2xxx"
  80 #define QLA2XXX_APIDEV          "ql2xapidev"
  81 #define QLA2XXX_MANUFACTURER    "QLogic Corporation"
  82
  83 /*
  84  * We have MAILBOX_REGISTER_COUNT sized arrays in a few places,
  85  * but that's fine as we don't look at the last 24 ones for
  86  * ISP2100 HBAs.
  87  */
  88 #define MAILBOX_REGISTER_COUNT_2100     8
  89 #define MAILBOX_REGISTER_COUNT_2200     24
  90 #define MAILBOX_REGISTER_COUNT          32
  91
  92 #define QLA2200A_RISC_ROM_VER   4
  93 #define FPM_2300                6
  94 #define FPM_2310                7
  95
  96 #include "qla_settings.h"
  97
  98 #define MODE_DUAL (MODE_TARGET | MODE_INITIATOR)
  99
 100 /*
 101  * Data bit definitions
 102  */
 103 #define BIT_0   0x1
 104 #define BIT_1   0x2
 105 #define BIT_2   0x4
 106 #define BIT_3   0x8
 107 #define BIT_4   0x10
 108 #define BIT_5   0x20
 109 #define BIT_6   0x40
 110 #define BIT_7   0x80
 111 #define BIT_8   0x100
 112 #define BIT_9   0x200
 113 #define BIT_10  0x400
 114 #define BIT_11  0x800
 115 #define BIT_12  0x1000
 116 #define BIT_13  0x2000
 117 #define BIT_14  0x4000
 118 #define BIT_15  0x8000
 119 #define BIT_16  0x10000
 120 #define BIT_17  0x20000
 121 #define BIT_18  0x40000
 122 #define BIT_19  0x80000
 123 #define BIT_20  0x100000
 124 #define BIT_21  0x200000
 125 #define BIT_22  0x400000
 126 #define BIT_23  0x800000
 127 #define BIT_24  0x1000000
 128 #define BIT_25  0x2000000
 129 #define BIT_26  0x4000000
 130 #define BIT_27  0x8000000
 131 #define BIT_28  0x10000000
 132 #define BIT_29  0x20000000
 133 #define BIT_30  0x40000000
 134 #define BIT_31  0x80000000
 135
 136 #define LSB(x)  ((uint8_t)(x))
 137 #define MSB(x)  ((uint8_t)((uint16_t)(x) >> 8))
 138
 139 #define LSW(x)  ((uint16_t)(x))
 140 #define MSW(x)  ((uint16_t)((uint32_t)(x) >> 16))
 141
 142 #define LSD(x)  ((uint32_t)((uint64_t)(x)))
 143 #define MSD(x)  ((uint32_t)((((uint64_t)(x)) >> 16) >> 16))
 144
 145 static inline uint32_t make_handle(uint16_t x, uint16_t y)
 146 {
 147         return ((uint32_t)x << 16) | y;
 148 }
 149
 150 /*
 151  * I/O register
 152 */
 153
 154 static inline u8 rd_reg_byte(const volatile u8 __iomem *addr)
 155 {
 156         return readb(addr);
 157 }
 158
 159 static inline u16 rd_reg_word(const volatile __le16 __iomem *addr)
 160 {
 161         return readw(addr);
 162 }
 163
 164 static inline u32 rd_reg_dword(const volatile __le32 __iomem *addr)
 165 {
 166         return readl(addr);
 167 }
 168
 169 static inline u8 rd_reg_byte_relaxed(const volatile u8 __iomem *addr)
 170 {
 171         return readb_relaxed(addr);
 172 }
 173
 174 static inline u16 rd_reg_word_relaxed(const volatile __le16 __iomem *addr)
 175 {
 176         return readw_relaxed(addr);
 177 }
 178
 179 static inline u32 rd_reg_dword_relaxed(const volatile __le32 __iomem *addr)
 180 {
 181         return readl_relaxed(addr);
 182 }
 183
 184 static inline void wrt_reg_byte(volatile u8 __iomem *addr, u8 data)
 185 {
 186         return writeb(data, addr);
 187 }
 188
 189 static inline void wrt_reg_word(volatile __le16 __iomem *addr, u16 data)
 190 {
 191         return writew(data, addr);
 192 }
 193
 194 static inline void wrt_reg_dword(volatile __le32 __iomem *addr, u32 data)
 195 {
 196         return writel(data, addr);
 197 }
 198
 199 /*
 200  * ISP83XX specific remote register addresses
 201  */
 202 #define QLA83XX_LED_PORT0                       0x00201320
 203 #define QLA83XX_LED_PORT1                       0x00201328
 204 #define QLA83XX_IDC_DEV_STATE           0x22102384
 205 #define QLA83XX_IDC_MAJOR_VERSION       0x22102380
 206 #define QLA83XX_IDC_MINOR_VERSION       0x22102398
 207 #define QLA83XX_IDC_DRV_PRESENCE        0x22102388
 208 #define QLA83XX_IDC_DRIVER_ACK          0x2210238c
 209 #define QLA83XX_IDC_CONTROL                     0x22102390
 210 #define QLA83XX_IDC_AUDIT                       0x22102394
 211 #define QLA83XX_IDC_LOCK_RECOVERY       0x2210239c
 212 #define QLA83XX_DRIVER_LOCKID           0x22102104
 213 #define QLA83XX_DRIVER_LOCK                     0x8111c028
 214 #define QLA83XX_DRIVER_UNLOCK           0x8111c02c
 215 #define QLA83XX_FLASH_LOCKID            0x22102100
 216 #define QLA83XX_FLASH_LOCK                      0x8111c010
 217 #define QLA83XX_FLASH_UNLOCK            0x8111c014
 218 #define QLA83XX_DEV_PARTINFO1           0x221023e0
 219 #define QLA83XX_DEV_PARTINFO2           0x221023e4
 220 #define QLA83XX_FW_HEARTBEAT            0x221020b0
 221 #define QLA83XX_PEG_HALT_STATUS1        0x221020a8
 222 #define QLA83XX_PEG_HALT_STATUS2        0x221020ac
 223
 224 /* 83XX: Macros defining 8200 AEN Reason codes */
 225 #define IDC_DEVICE_STATE_CHANGE BIT_0
 226 #define IDC_PEG_HALT_STATUS_CHANGE BIT_1
 227 #define IDC_NIC_FW_REPORTED_FAILURE BIT_2
 228 #define IDC_HEARTBEAT_FAILURE BIT_3
 229
 230 /* 83XX: Macros defining 8200 AEN Error-levels */
 231 #define ERR_LEVEL_NON_FATAL 0x1
 232 #define ERR_LEVEL_RECOVERABLE_FATAL 0x2
 233 #define ERR_LEVEL_UNRECOVERABLE_FATAL 0x4
 234
 235 /* 83XX: Macros for IDC Version */
 236 #define QLA83XX_SUPP_IDC_MAJOR_VERSION 0x01
 237 #define QLA83XX_SUPP_IDC_MINOR_VERSION 0x0
 238
 239 /* 83XX: Macros for scheduling dpc tasks */
 240 #define QLA83XX_NIC_CORE_RESET 0x1
 241 #define QLA83XX_IDC_STATE_HANDLER 0x2
 242 #define QLA83XX_NIC_CORE_UNRECOVERABLE 0x3
 243
 244 /* 83XX: Macros for defining IDC-Control bits */
 245 #define QLA83XX_IDC_RESET_DISABLED BIT_0
 246 #define QLA83XX_IDC_GRACEFUL_RESET BIT_1
 247
 248 /* 83XX: Macros for different timeouts */
 249 #define QLA83XX_IDC_INITIALIZATION_TIMEOUT 30
 250 #define QLA83XX_IDC_RESET_ACK_TIMEOUT 10
 251 #define QLA83XX_MAX_LOCK_RECOVERY_WAIT (2 * HZ)
 252
 253 /* 83XX: Macros for defining class in DEV-Partition Info register */
 254 #define QLA83XX_CLASS_TYPE_NONE         0x0
 255 #define QLA83XX_CLASS_TYPE_NIC          0x1
 256 #define QLA83XX_CLASS_TYPE_FCOE         0x2
 257 #define QLA83XX_CLASS_TYPE_ISCSI        0x3
 258
 259 /* 83XX: Macros for IDC Lock-Recovery stages */
 260 #define IDC_LOCK_RECOVERY_STAGE1        0x1 /* Stage1: Intent for
 261                                              * lock-recovery
 262                                              */
 263 #define IDC_LOCK_RECOVERY_STAGE2        0x2 /* Stage2: Perform lock-recovery */
 264
 265 /* 83XX: Macros for IDC Audit type */
 266 #define IDC_AUDIT_TIMESTAMP             0x0 /* IDC-AUDIT: Record timestamp of
 267                                              * dev-state change to NEED-RESET
 268                                              * or NEED-QUIESCENT
 269                                              */
 270 #define IDC_AUDIT_COMPLETION            0x1 /* IDC-AUDIT: Record duration of
 271                                              * reset-recovery completion is
 272                                              * second
 273                                              */
 274 /* ISP2031: Values for laser on/off */
 275 #define PORT_0_2031     0x00201340
 276 #define PORT_1_2031     0x00201350
 277 #define LASER_ON_2031   0x01800100
 278 #define LASER_OFF_2031  0x01800180
 279
 280 /*
 281  * The ISP2312 v2 chip cannot access the FLASH/GPIO registers via MMIO in an
 282  * 133Mhz slot.
 283  */
 284 #define RD_REG_WORD_PIO(addr)           (inw((unsigned long)addr))
 285 #define WRT_REG_WORD_PIO(addr, data)    (outw(data, (unsigned long)addr))
 286
 287 /*
 288  * Fibre Channel device definitions.
 289  */
 290 #define WWN_SIZE                8       /* Size of WWPN, WWN & WWNN */
 291 #define MAX_FIBRE_DEVICES_2100  512
 292 #define MAX_FIBRE_DEVICES_2400  2048
 293 #define MAX_FIBRE_DEVICES_LOOP  128
 294 #define MAX_FIBRE_DEVICES_MAX   MAX_FIBRE_DEVICES_2400
 295 #define LOOPID_MAP_SIZE         (ha->max_fibre_devices)
 296 #define MAX_FIBRE_LUNS          0xFFFF
 297 #define MAX_HOST_COUNT          16
 298
 299 /*
 300  * Host adapter default definitions.
 301  */
 302 #define MAX_BUSES               1  /* We only have one bus today */
 303 #define MIN_LUNS                8
 304 #define MAX_LUNS                MAX_FIBRE_LUNS
 305 #define MAX_CMDS_PER_LUN        255
 306
 307 /*
 308  * Fibre Channel device definitions.
 309  */
 310 #define SNS_LAST_LOOP_ID_2100   0xfe
 311 #define SNS_LAST_LOOP_ID_2300   0x7ff
 312
 313 #define LAST_LOCAL_LOOP_ID      0x7d
 314 #define SNS_FL_PORT             0x7e
 315 #define FABRIC_CONTROLLER       0x7f
 316 #define SIMPLE_NAME_SERVER      0x80
 317 #define SNS_FIRST_LOOP_ID       0x81
 318 #define MANAGEMENT_SERVER       0xfe
 319 #define BROADCAST               0xff
 320
 321 /*
 322  * There is no correspondence between an N-PORT id and an AL_PA.  Therefore the
 323  * valid range of an N-PORT id is 0 through 0x7ef.
 324  */
 325 #define NPH_LAST_HANDLE         0x7ee
 326 #define NPH_MGMT_SERVER         0x7ef           /*  FFFFEF */
 327 #define NPH_SNS                 0x7fc           /*  FFFFFC */
 328 #define NPH_FABRIC_CONTROLLER   0x7fd           /*  FFFFFD */
 329 #define NPH_F_PORT              0x7fe           /*  FFFFFE */
 330 #define NPH_IP_BROADCAST        0x7ff           /*  FFFFFF */
 331
 332 #define NPH_SNS_LID(ha) (IS_FWI2_CAPABLE(ha) ? NPH_SNS : SIMPLE_NAME_SERVER)
 333
 334 #define MAX_CMDSZ       16              /* SCSI maximum CDB size. */
 335 #include "qla_fw.h"
 336
 337 struct name_list_extended {
 338         struct get_name_list_extended *l;
 339         dma_addr_t              ldma;
 340         struct list_head        fcports;
 341         u32                     size;
 342         u8                      sent;
 343 };
 344 /*
 345  * Timeout timer counts in seconds
 346  */
 347 #define PORT_RETRY_TIME                 1
 348 #define LOOP_DOWN_TIMEOUT               60
 349 #define LOOP_DOWN_TIME                  255     /* 240 */
 350 #define LOOP_DOWN_RESET                 (LOOP_DOWN_TIME - 30)
 351
 352 #define DEFAULT_OUTSTANDING_COMMANDS    4096
 353 #define MIN_OUTSTANDING_COMMANDS        128
 354
 355 /* ISP request and response entry counts (37-65535) */
 356 #define REQUEST_ENTRY_CNT_2100          128     /* Number of request entries. */
 357 #define REQUEST_ENTRY_CNT_2200          2048    /* Number of request entries. */
 358 #define REQUEST_ENTRY_CNT_24XX          2048    /* Number of request entries. */
 359 #define REQUEST_ENTRY_CNT_83XX          8192    /* Number of request entries. */
 360 #define RESPONSE_ENTRY_CNT_83XX         4096    /* Number of response entries.*/
 361 #define RESPONSE_ENTRY_CNT_2100         64      /* Number of response entries.*/
 362 #define RESPONSE_ENTRY_CNT_2300         512     /* Number of response entries.*/
 363 #define RESPONSE_ENTRY_CNT_MQ           128     /* Number of response entries.*/
 364 #define ATIO_ENTRY_CNT_24XX             4096    /* Number of ATIO entries. */
 365 #define RESPONSE_ENTRY_CNT_FX00         256     /* Number of response entries.*/
 366 #define FW_DEF_EXCHANGES_CNT 2048
 367 #define FW_MAX_EXCHANGES_CNT (32 * 1024)
 368 #define REDUCE_EXCHANGES_CNT  (8 * 1024)
 369
 370 #define SET_DID_STATUS(stat_var, status) (stat_var = status << 16)
 371
 372 struct req_que;
 373 struct qla_tgt_sess;
 374
 375 /*
 376  * SCSI Request Block
 377  */
 378 struct srb_cmd {
 379         struct scsi_cmnd *cmd;          /* Linux SCSI command pkt */
 380         uint32_t request_sense_length;
 381         uint32_t fw_sense_length;
 382         uint8_t *request_sense_ptr;
 383         struct ct6_dsd *ct6_ctx;
 384         struct crc_context *crc_ctx;
 385 };
 386
 387 /*
 388  * SRB flag definitions
 389  */
 390 #define SRB_DMA_VALID                   BIT_0   /* Command sent to ISP */
 391 #define SRB_FCP_CMND_DMA_VALID          BIT_12  /* DIF: DSD List valid */
 392 #define SRB_CRC_CTX_DMA_VALID           BIT_2   /* DIF: context DMA valid */
 393 #define SRB_CRC_PROT_DMA_VALID          BIT_4   /* DIF: prot DMA valid */
 394 #define SRB_CRC_CTX_DSD_VALID           BIT_5   /* DIF: dsd_list valid */
 395 #define SRB_WAKEUP_ON_COMP              BIT_6
 396 #define SRB_DIF_BUNDL_DMA_VALID         BIT_7   /* DIF: DMA list valid */
 397
 398 /* To identify if a srb is of T10-CRC type. @sp => srb_t pointer */
 399 #define IS_PROT_IO(sp)  (sp->flags & SRB_CRC_CTX_DSD_VALID)
 400 #define ISP_REG16_DISCONNECT 0xFFFF
 401
 402 static inline le_id_t be_id_to_le(be_id_t id)
 403 {
 404         le_id_t res;
 405
 406         res.domain = id.domain;
 407         res.area   = id.area;
 408         res.al_pa  = id.al_pa;
 409
 410         return res;
 411 }
 412
 413 static inline be_id_t le_id_to_be(le_id_t id)
 414 {
 415         be_id_t res;
 416
 417         res.domain = id.domain;
 418         res.area   = id.area;
 419         res.al_pa  = id.al_pa;
 420
 421         return res;
 422 }
 423
 424 static inline port_id_t be_to_port_id(be_id_t id)
 425 {
 426         port_id_t res;
 427
 428         res.b.domain = id.domain;
 429         res.b.area   = id.area;
 430         res.b.al_pa  = id.al_pa;
 431         res.b.rsvd_1 = 0;
 432
 433         return res;
 434 }
 435
 436 static inline be_id_t port_id_to_be_id(port_id_t port_id)
 437 {
 438         be_id_t res;
 439
 440         res.domain = port_id.b.domain;
 441         res.area   = port_id.b.area;
 442         res.al_pa  = port_id.b.al_pa;
 443
 444         return res;
 445 }
 446
 447 struct els_logo_payload {
 448         uint8_t opcode;
 449         uint8_t rsvd[3];
 450         uint8_t s_id[3];
 451         uint8_t rsvd1[1];
 452         uint8_t wwpn[WWN_SIZE];
 453 };
 454
 455 struct els_plogi_payload {
 456         uint8_t opcode;
 457         uint8_t rsvd[3];
 458         __be32  data[112 / 4];
 459 };
 460
 461 struct ct_arg {
 462         void            *iocb;
 463         u16             nport_handle;
 464         dma_addr_t      req_dma;
 465         dma_addr_t      rsp_dma;
 466         u32             req_size;
 467         u32             rsp_size;
 468         u32             req_allocated_size;
 469         u32             rsp_allocated_size;
 470         void            *req;
 471         void            *rsp;
 472         port_id_t       id;
 473 };
 474
 475 /*
 476  * SRB extensions.
 477  */
 478 struct srb_iocb {
 479         union {
 480                 struct {
 481                         uint16_t flags;
 482 #define SRB_LOGIN_RETRIED       BIT_0
 483 #define SRB_LOGIN_COND_PLOGI    BIT_1
 484 #define SRB_LOGIN_SKIP_PRLI     BIT_2
 485 #define SRB_LOGIN_NVME_PRLI     BIT_3
 486 #define SRB_LOGIN_PRLI_ONLY     BIT_4
 487                         uint16_t data[2];
 488                         u32 iop[2];
 489                 } logio;
 490                 struct {
 491 #define ELS_DCMD_TIMEOUT 20
 492 #define ELS_DCMD_LOGO 0x5
 493                         uint32_t flags;
 494                         uint32_t els_cmd;
 495                         struct completion comp;
 496                         struct els_logo_payload *els_logo_pyld;
 497                         dma_addr_t els_logo_pyld_dma;
 498                 } els_logo;
 499                 struct els_plogi {
 500 #define ELS_DCMD_PLOGI 0x3
 501                         uint32_t flags;
 502                         uint32_t els_cmd;
 503                         struct completion comp;
 504                         struct els_plogi_payload *els_plogi_pyld;
 505                         struct els_plogi_payload *els_resp_pyld;
 506                         u32 tx_size;
 507                         u32 rx_size;
 508                         dma_addr_t els_plogi_pyld_dma;
 509                         dma_addr_t els_resp_pyld_dma;
 510                         __le32  fw_status[3];
 511                         __le16  comp_status;
 512                         __le16  len;
 513                 } els_plogi;
 514                 struct {
 515                         /*
 516                          * Values for flags field below are as
 517                          * defined in tsk_mgmt_entry struct
 518                          * for control_flags field in qla_fw.h.
 519                          */
 520                         uint64_t lun;
 521                         uint32_t flags;
 522                         uint32_t data;
 523                         struct completion comp;
 524                         __le16 comp_status;
 525                 } tmf;
 526                 struct {
 527 #define SRB_FXDISC_REQ_DMA_VALID        BIT_0
 528 #define SRB_FXDISC_RESP_DMA_VALID       BIT_1
 529 #define SRB_FXDISC_REQ_DWRD_VALID       BIT_2
 530 #define SRB_FXDISC_RSP_DWRD_VALID       BIT_3
 531 #define FXDISC_TIMEOUT 20
 532                         uint8_t flags;
 533                         uint32_t req_len;
 534                         uint32_t rsp_len;
 535                         void *req_addr;
 536                         void *rsp_addr;
 537                         dma_addr_t req_dma_handle;
 538                         dma_addr_t rsp_dma_handle;
 539                         __le32 adapter_id;
 540                         __le32 adapter_id_hi;
 541                         __le16 req_func_type;
 542                         __le32 req_data;
 543                         __le32 req_data_extra;
 544                         __le32 result;
 545                         __le32 seq_number;
 546                         __le16 fw_flags;
 547                         struct completion fxiocb_comp;
 548                         __le32 reserved_0;
 549                         uint8_t reserved_1;
 550                 } fxiocb;
 551                 struct {
 552                         uint32_t cmd_hndl;
 553                         __le16 comp_status;
 554                         __le16 req_que_no;
 555                         struct completion comp;
 556                 } abt;
 557                 struct ct_arg ctarg;
 558 #define MAX_IOCB_MB_REG 28
 559 #define SIZEOF_IOCB_MB_REG (MAX_IOCB_MB_REG * sizeof(uint16_t))
 560                 struct {
 561                         u16 in_mb[MAX_IOCB_MB_REG];     /* from FW */
 562                         u16 out_mb[MAX_IOCB_MB_REG];    /* to FW */
 563                         void *out, *in;
 564                         dma_addr_t out_dma, in_dma;
 565                         struct completion comp;
 566                         int rc;
 567                 } mbx;
 568                 struct {
 569                         struct imm_ntfy_from_isp *ntfy;
 570                 } nack;
 571                 struct {
 572                         __le16 comp_status;
 573                         __le16 rsp_pyld_len;
 574                         uint8_t aen_op;
 575                         void *desc;
 576
 577                         /* These are only used with ls4 requests */
 578                         int cmd_len;
 579                         int rsp_len;
 580                         dma_addr_t cmd_dma;
 581                         dma_addr_t rsp_dma;
 582                         enum nvmefc_fcp_datadir dir;
 583                         uint32_t dl;
 584                         uint32_t timeout_sec;
 585                         struct  list_head   entry;
 586                 } nvme;
 587                 struct {
 588                         u16 cmd;
 589                         u16 vp_index;
 590                 } ctrlvp;
 591         } u;
 592
 593         struct timer_list timer;
 594         void (*timeout)(void *);
 595 };
 596
 597 /* Values for srb_ctx type */
 598 #define SRB_LOGIN_CMD   1
 599 #define SRB_LOGOUT_CMD  2
 600 #define SRB_ELS_CMD_RPT 3
 601 #define SRB_ELS_CMD_HST 4
 602 #define SRB_CT_CMD      5
 603 #define SRB_ADISC_CMD   6
 604 #define SRB_TM_CMD      7
 605 #define SRB_SCSI_CMD    8
 606 #define SRB_BIDI_CMD    9
 607 #define SRB_FXIOCB_DCMD 10
 608 #define SRB_FXIOCB_BCMD 11
 609 #define SRB_ABT_CMD     12
 610 #define SRB_ELS_DCMD    13
 611 #define SRB_MB_IOCB     14
 612 #define SRB_CT_PTHRU_CMD 15
 613 #define SRB_NACK_PLOGI  16
 614 #define SRB_NACK_PRLI   17
 615 #define SRB_NACK_LOGO   18
 616 #define SRB_NVME_CMD    19
 617 #define SRB_NVME_LS     20
 618 #define SRB_PRLI_CMD    21
 619 #define SRB_CTRL_VP     22
 620 #define SRB_PRLO_CMD    23
 621
 622 enum {
 623         TYPE_SRB,
 624         TYPE_TGT_CMD,
 625         TYPE_TGT_TMCMD,         /* task management */
 626 };
 627
 628 struct iocb_resource {
 629         u8 res_type;
 630         u8 pad;
 631         u16 iocb_cnt;
 632 };
 633
 634 typedef struct srb {
 635         /*
 636          * Do not move cmd_type field, it needs to
 637          * line up with qla_tgt_cmd->cmd_type
 638          */
 639         uint8_t cmd_type;
 640         uint8_t pad[3];
 641         struct iocb_resource iores;
 642         struct kref cmd_kref;   /* need to migrate ref_count over to this */
 643         void *priv;
 644         wait_queue_head_t nvme_ls_waitq;
 645         struct fc_port *fcport;
 646         struct scsi_qla_host *vha;
 647         unsigned int start_timer:1;
 648
 649         uint32_t handle;
 650         uint16_t flags;
 651         uint16_t type;
 652         const char *name;
 653         int iocbs;
 654         struct qla_qpair *qpair;
 655         struct srb *cmd_sp;
 656         struct list_head elem;
 657         u32 gen1;       /* scratch */
 658         u32 gen2;       /* scratch */
 659         int rc;
 660         int retry_count;
 661         struct completion *comp;
 662         union {
 663                 struct srb_iocb iocb_cmd;
 664                 struct bsg_job *bsg_job;
 665                 struct srb_cmd scmd;
 666         } u;
 667         /*
 668          * Report completion status @res and call sp_put(@sp). @res is
 669          * an NVMe status code, a SCSI result (e.g. DID_OK << 16) or a
 670          * QLA_* status value.
 671          */
 672         void (*done)(struct srb *sp, int res);
 673         /* Stop the timer and free @sp. Only used by the FCP code. */
 674         void (*free)(struct srb *sp);
 675         /*
 676          * Call nvme_private->fd->done() and free @sp. Only used by the NVMe
 677          * code.
 678          */
 679         void (*put_fn)(struct kref *kref);
 680 } srb_t;
 681
 682 #define GET_CMD_SP(sp) (sp->u.scmd.cmd)
 683
 684 #define GET_CMD_SENSE_LEN(sp) \
 685         (sp->u.scmd.request_sense_length)
 686 #define SET_CMD_SENSE_LEN(sp, len) \
 687         (sp->u.scmd.request_sense_length = len)
 688 #define GET_CMD_SENSE_PTR(sp) \
 689         (sp->u.scmd.request_sense_ptr)
 690 #define SET_CMD_SENSE_PTR(sp, ptr) \
 691         (sp->u.scmd.request_sense_ptr = ptr)
 692 #define GET_FW_SENSE_LEN(sp) \
 693         (sp->u.scmd.fw_sense_length)
 694 #define SET_FW_SENSE_LEN(sp, len) \
 695         (sp->u.scmd.fw_sense_length = len)
 696
 697 struct msg_echo_lb {
 698         dma_addr_t send_dma;
 699         dma_addr_t rcv_dma;
 700         uint16_t req_sg_cnt;
 701         uint16_t rsp_sg_cnt;
 702         uint16_t options;
 703         uint32_t transfer_size;
 704         uint32_t iteration_count;
 705 };
 706
 707 /*
 708  * ISP I/O Register Set structure definitions.
 709  */
 710 struct device_reg_2xxx {
 711         __le16  flash_address;  /* Flash BIOS address */
 712         __le16  flash_data;             /* Flash BIOS data */
 713         __le16  unused_1[1];            /* Gap */
 714         __le16  ctrl_status;            /* Control/Status */
 715 #define CSR_FLASH_64K_BANK      BIT_3   /* Flash upper 64K bank select */
 716 #define CSR_FLASH_ENABLE        BIT_1   /* Flash BIOS Read/Write enable */
 717 #define CSR_ISP_SOFT_RESET      BIT_0   /* ISP soft reset */
 718
 719         __le16  ictrl;                  /* Interrupt control */
 720 #define ICR_EN_INT              BIT_15  /* ISP enable interrupts. */
 721 #define ICR_EN_RISC             BIT_3   /* ISP enable RISC interrupts. */
 722
 723         __le16  istatus;                /* Interrupt status */
 724 #define ISR_RISC_INT            BIT_3   /* RISC interrupt */
 725
 726         __le16  semaphore;              /* Semaphore */
 727         __le16  nvram;                  /* NVRAM register. */
 728 #define NVR_DESELECT            0
 729 #define NVR_BUSY                BIT_15
 730 #define NVR_WRT_ENABLE          BIT_14  /* Write enable */
 731 #define NVR_PR_ENABLE           BIT_13  /* Protection register enable */
 732 #define NVR_DATA_IN             BIT_3
 733 #define NVR_DATA_OUT            BIT_2
 734 #define NVR_SELECT              BIT_1
 735 #define NVR_CLOCK               BIT_0
 736
 737 #define NVR_WAIT_CNT            20000
 738
 739         union {
 740                 struct {
 741                         __le16  mailbox0;
 742                         __le16  mailbox1;
 743                         __le16  mailbox2;
 744                         __le16  mailbox3;
 745                         __le16  mailbox4;
 746                         __le16  mailbox5;
 747                         __le16  mailbox6;
 748                         __le16  mailbox7;
 749                         __le16  unused_2[59];   /* Gap */
 750                 } __attribute__((packed)) isp2100;
 751                 struct {
 752                                                 /* Request Queue */
 753                         __le16  req_q_in;       /*  In-Pointer */
 754                         __le16  req_q_out;      /*  Out-Pointer */
 755                                                 /* Response Queue */
 756                         __le16  rsp_q_in;       /*  In-Pointer */
 757                         __le16  rsp_q_out;      /*  Out-Pointer */
 758
 759                                                 /* RISC to Host Status */
 760                         __le32  host_status;
 761 #define HSR_RISC_INT            BIT_15  /* RISC interrupt */
 762 #define HSR_RISC_PAUSED         BIT_8   /* RISC Paused */
 763
 764                                         /* Host to Host Semaphore */
 765                         __le16  host_semaphore;
 766                         __le16  unused_3[17];   /* Gap */
 767                         __le16  mailbox0;
 768                         __le16  mailbox1;
 769                         __le16  mailbox2;
 770                         __le16  mailbox3;
 771                         __le16  mailbox4;
 772                         __le16  mailbox5;
 773                         __le16  mailbox6;
 774                         __le16  mailbox7;
 775                         __le16  mailbox8;
 776                         __le16  mailbox9;
 777                         __le16  mailbox10;
 778                         __le16  mailbox11;
 779                         __le16  mailbox12;
 780                         __le16  mailbox13;
 781                         __le16  mailbox14;
 782                         __le16  mailbox15;
 783                         __le16  mailbox16;
 784                         __le16  mailbox17;
 785                         __le16  mailbox18;
 786                         __le16  mailbox19;
 787                         __le16  mailbox20;
 788                         __le16  mailbox21;
 789                         __le16  mailbox22;
 790                         __le16  mailbox23;
 791                         __le16  mailbox24;
 792                         __le16  mailbox25;
 793                         __le16  mailbox26;
 794                         __le16  mailbox27;
 795                         __le16  mailbox28;
 796                         __le16  mailbox29;
 797                         __le16  mailbox30;
 798                         __le16  mailbox31;
 799                         __le16  fb_cmd;
 800                         __le16  unused_4[10];   /* Gap */
 801                 } __attribute__((packed)) isp2300;
 802         } u;
 803
 804         __le16  fpm_diag_config;
 805         __le16  unused_5[0x4];          /* Gap */
 806         __le16  risc_hw;
 807         __le16  unused_5_1;             /* Gap */
 808         __le16  pcr;                    /* Processor Control Register. */
 809         __le16  unused_6[0x5];          /* Gap */
 810         __le16  mctr;                   /* Memory Configuration and Timing. */
 811         __le16  unused_7[0x3];          /* Gap */
 812         __le16  fb_cmd_2100;            /* Unused on 23XX */
 813         __le16  unused_8[0x3];          /* Gap */
 814         __le16  hccr;                   /* Host command & control register. */
 815 #define HCCR_HOST_INT           BIT_7   /* Host interrupt bit */
 816 #define HCCR_RISC_PAUSE         BIT_5   /* Pause mode bit */
 817                                         /* HCCR commands */
 818 #define HCCR_RESET_RISC         0x1000  /* Reset RISC */
 819 #define HCCR_PAUSE_RISC         0x2000  /* Pause RISC */
 820 #define HCCR_RELEASE_RISC       0x3000  /* Release RISC from reset. */
 821 #define HCCR_SET_HOST_INT       0x5000  /* Set host interrupt */
 822 #define HCCR_CLR_HOST_INT       0x6000  /* Clear HOST interrupt */
 823 #define HCCR_CLR_RISC_INT       0x7000  /* Clear RISC interrupt */
 824 #define HCCR_DISABLE_PARITY_PAUSE 0x4001 /* Disable parity error RISC pause. */
 825 #define HCCR_ENABLE_PARITY      0xA000  /* Enable PARITY interrupt */
 826
 827         __le16  unused_9[5];            /* Gap */
 828         __le16  gpiod;                  /* GPIO Data register. */
 829         __le16  gpioe;                  /* GPIO Enable register. */
 830 #define GPIO_LED_MASK                   0x00C0
 831 #define GPIO_LED_GREEN_OFF_AMBER_OFF    0x0000
 832 #define GPIO_LED_GREEN_ON_AMBER_OFF     0x0040
 833 #define GPIO_LED_GREEN_OFF_AMBER_ON     0x0080
 834 #define GPIO_LED_GREEN_ON_AMBER_ON      0x00C0
 835 #define GPIO_LED_ALL_OFF                0x0000
 836 #define GPIO_LED_RED_ON_OTHER_OFF       0x0001  /* isp2322 */
 837 #define GPIO_LED_RGA_ON                 0x00C1  /* isp2322: red green amber */
 838
 839         union {
 840                 struct {
 841                         __le16  unused_10[8];   /* Gap */
 842                         __le16  mailbox8;
 843                         __le16  mailbox9;
 844                         __le16  mailbox10;
 845                         __le16  mailbox11;
 846                         __le16  mailbox12;
 847                         __le16  mailbox13;
 848                         __le16  mailbox14;
 849                         __le16  mailbox15;
 850                         __le16  mailbox16;
 851                         __le16  mailbox17;
 852                         __le16  mailbox18;
 853                         __le16  mailbox19;
 854                         __le16  mailbox20;
 855                         __le16  mailbox21;
 856                         __le16  mailbox22;
 857                         __le16  mailbox23;      /* Also probe reg. */
 858                 } __attribute__((packed)) isp2200;
 859         } u_end;
 860 };
 861
 862 struct device_reg_25xxmq {
 863         __le32  req_q_in;
 864         __le32  req_q_out;
 865         __le32  rsp_q_in;
 866         __le32  rsp_q_out;
 867         __le32  atio_q_in;
 868         __le32  atio_q_out;
 869 };
 870
 871
 872 struct device_reg_fx00 {
 873         __le32  mailbox0;               /* 00 */
 874         __le32  mailbox1;               /* 04 */
 875         __le32  mailbox2;               /* 08 */
 876         __le32  mailbox3;               /* 0C */
 877         __le32  mailbox4;               /* 10 */
 878         __le32  mailbox5;               /* 14 */
 879         __le32  mailbox6;               /* 18 */
 880         __le32  mailbox7;               /* 1C */
 881         __le32  mailbox8;               /* 20 */
 882         __le32  mailbox9;               /* 24 */
 883         __le32  mailbox10;              /* 28 */
 884         __le32  mailbox11;
 885         __le32  mailbox12;
 886         __le32  mailbox13;
 887         __le32  mailbox14;
 888         __le32  mailbox15;
 889         __le32  mailbox16;
 890         __le32  mailbox17;
 891         __le32  mailbox18;
 892         __le32  mailbox19;
 893         __le32  mailbox20;
 894         __le32  mailbox21;
 895         __le32  mailbox22;
 896         __le32  mailbox23;
 897         __le32  mailbox24;
 898         __le32  mailbox25;
 899         __le32  mailbox26;
 900         __le32  mailbox27;
 901         __le32  mailbox28;
 902         __le32  mailbox29;
 903         __le32  mailbox30;
 904         __le32  mailbox31;
 905         __le32  aenmailbox0;
 906         __le32  aenmailbox1;
 907         __le32  aenmailbox2;
 908         __le32  aenmailbox3;
 909         __le32  aenmailbox4;
 910         __le32  aenmailbox5;
 911         __le32  aenmailbox6;
 912         __le32  aenmailbox7;
 913         /* Request Queue. */
 914         __le32  req_q_in;               /* A0 - Request Queue In-Pointer */
 915         __le32  req_q_out;              /* A4 - Request Queue Out-Pointer */
 916         /* Response Queue. */
 917         __le32  rsp_q_in;               /* A8 - Response Queue In-Pointer */
 918         __le32  rsp_q_out;              /* AC - Response Queue Out-Pointer */
 919         /* Init values shadowed on FW Up Event */
 920         __le32  initval0;               /* B0 */
 921         __le32  initval1;               /* B4 */
 922         __le32  initval2;               /* B8 */
 923         __le32  initval3;               /* BC */
 924         __le32  initval4;               /* C0 */
 925         __le32  initval5;               /* C4 */
 926         __le32  initval6;               /* C8 */
 927         __le32  initval7;               /* CC */
 928         __le32  fwheartbeat;            /* D0 */
 929         __le32  pseudoaen;              /* D4 */
 930 };
 931
 932
 933
 934 typedef union {
 935                 struct device_reg_2xxx isp;
 936                 struct device_reg_24xx isp24;
 937                 struct device_reg_25xxmq isp25mq;
 938                 struct device_reg_82xx isp82;
 939                 struct device_reg_fx00 ispfx00;
 940 } __iomem device_reg_t;
 941
 942 #define ISP_REQ_Q_IN(ha, reg) \
 943         (IS_QLA2100(ha) || IS_QLA2200(ha) ? \
 944          &(reg)->u.isp2100.mailbox4 : \
 945          &(reg)->u.isp2300.req_q_in)
 946 #define ISP_REQ_Q_OUT(ha, reg) \
 947         (IS_QLA2100(ha) || IS_QLA2200(ha) ? \
 948          &(reg)->u.isp2100.mailbox4 : \
 949          &(reg)->u.isp2300.req_q_out)
 950 #define ISP_RSP_Q_IN(ha, reg) \
 951         (IS_QLA2100(ha) || IS_QLA2200(ha) ? \
 952          &(reg)->u.isp2100.mailbox5 : \
 953          &(reg)->u.isp2300.rsp_q_in)
 954 #define ISP_RSP_Q_OUT(ha, reg) \
 955         (IS_QLA2100(ha) || IS_QLA2200(ha) ? \
 956          &(reg)->u.isp2100.mailbox5 : \
 957          &(reg)->u.isp2300.rsp_q_out)
 958
 959 #define ISP_ATIO_Q_IN(vha) (vha->hw->tgt.atio_q_in)
 960 #define ISP_ATIO_Q_OUT(vha) (vha->hw->tgt.atio_q_out)
 961
 962 #define MAILBOX_REG(ha, reg, num) \
 963         (IS_QLA2100(ha) || IS_QLA2200(ha) ? \
 964          (num < 8 ? \
 965           &(reg)->u.isp2100.mailbox0 + (num) : \
 966           &(reg)->u_end.isp2200.mailbox8 + (num) - 8) : \
 967          &(reg)->u.isp2300.mailbox0 + (num))
 968 #define RD_MAILBOX_REG(ha, reg, num) \
 969         rd_reg_word(MAILBOX_REG(ha, reg, num))
 970 #define WRT_MAILBOX_REG(ha, reg, num, data) \
 971         wrt_reg_word(MAILBOX_REG(ha, reg, num), data)
 972
 973 #define FB_CMD_REG(ha, reg) \
 974         (IS_QLA2100(ha) || IS_QLA2200(ha) ? \
 975          &(reg)->fb_cmd_2100 : \
 976          &(reg)->u.isp2300.fb_cmd)
 977 #define RD_FB_CMD_REG(ha, reg) \
 978         rd_reg_word(FB_CMD_REG(ha, reg))
 979 #define WRT_FB_CMD_REG(ha, reg, data) \
 980         wrt_reg_word(FB_CMD_REG(ha, reg), data)
 981
 982 typedef struct {
 983         uint32_t        out_mb;         /* outbound from driver */
 984         uint32_t        in_mb;                  /* Incoming from RISC */
 985         uint16_t        mb[MAILBOX_REGISTER_COUNT];
 986         long            buf_size;
 987         void            *bufp;
 988         uint32_t        tov;
 989         uint8_t         flags;
 990 #define MBX_DMA_IN      BIT_0
 991 #define MBX_DMA_OUT     BIT_1
 992 #define IOCTL_CMD       BIT_2
 993 } mbx_cmd_t;
 994
 995 struct mbx_cmd_32 {
 996         uint32_t        out_mb;         /* outbound from driver */
 997         uint32_t        in_mb;                  /* Incoming from RISC */
 998         uint32_t        mb[MAILBOX_REGISTER_COUNT];
 999         long            buf_size;
1000         void            *bufp;
1001         uint32_t        tov;
1002         uint8_t         flags;
1003 #define MBX_DMA_IN      BIT_0
1004 #define MBX_DMA_OUT     BIT_1
1005 #define IOCTL_CMD       BIT_2
1006 };
1007
1008
1009 #define MBX_TOV_SECONDS 30
1010
1011 /*
1012  *  ISP product identification definitions in mailboxes after reset.
1013  */
1014 #define PROD_ID_1               0x4953
1015 #define PROD_ID_2               0x0000
1016 #define PROD_ID_2a              0x5020
1017 #define PROD_ID_3               0x2020
1018
1019 /*
1020  * ISP mailbox Self-Test status codes
1021  */
1022 #define MBS_FRM_ALIVE           0       /* Firmware Alive. */
1023 #define MBS_CHKSUM_ERR          1       /* Checksum Error. */
1024 #define MBS_BUSY                4       /* Busy. */
1025
1026 /*
1027  * ISP mailbox command complete status codes
1028  */
1029 #define MBS_COMMAND_COMPLETE            0x4000
1030 #define MBS_INVALID_COMMAND             0x4001
1031 #define MBS_HOST_INTERFACE_ERROR        0x4002
1032 #define MBS_TEST_FAILED                 0x4003
1033 #define MBS_COMMAND_ERROR               0x4005
1034 #define MBS_COMMAND_PARAMETER_ERROR     0x4006
1035 #define MBS_PORT_ID_USED                0x4007
1036 #define MBS_LOOP_ID_USED                0x4008
1037 #define MBS_ALL_IDS_IN_USE              0x4009
1038 #define MBS_NOT_LOGGED_IN               0x400A
1039 #define MBS_LINK_DOWN_ERROR             0x400B
1040 #define MBS_DIAG_ECHO_TEST_ERROR        0x400C
1041
1042 static inline bool qla2xxx_is_valid_mbs(unsigned int mbs)
1043 {
1044         return MBS_COMMAND_COMPLETE <= mbs && mbs <= MBS_DIAG_ECHO_TEST_ERROR;
1045 }
1046
1047 /*
1048  * ISP mailbox asynchronous event status codes
1049  */
1050 #define MBA_ASYNC_EVENT         0x8000  /* Asynchronous event. */
1051 #define MBA_RESET               0x8001  /* Reset Detected. */
1052 #define MBA_SYSTEM_ERR          0x8002  /* System Error. */
1053 #define MBA_REQ_TRANSFER_ERR    0x8003  /* Request Transfer Error. */
1054 #define MBA_RSP_TRANSFER_ERR    0x8004  /* Response Transfer Error. */
1055 #define MBA_WAKEUP_THRES        0x8005  /* Request Queue Wake-up. */
1056 #define MBA_LIP_OCCURRED        0x8010  /* Loop Initialization Procedure */
1057                                         /* occurred. */
1058 #define MBA_LOOP_UP             0x8011  /* FC Loop UP. */
1059 #define MBA_LOOP_DOWN           0x8012  /* FC Loop Down. */
1060 #define MBA_LIP_RESET           0x8013  /* LIP reset occurred. */
1061 #define MBA_PORT_UPDATE         0x8014  /* Port Database update. */
1062 #define MBA_RSCN_UPDATE         0x8015  /* Register State Chg Notification. */
1063 #define MBA_LIP_F8              0x8016  /* Received a LIP F8. */
1064 #define MBA_LOOP_INIT_ERR       0x8017  /* Loop Initialization Error. */
1065 #define MBA_FABRIC_AUTH_REQ     0x801b  /* Fabric Authentication Required. */
1066 #define MBA_CONGN_NOTI_RECV     0x801e  /* Congestion Notification Received */
1067 #define MBA_SCSI_COMPLETION     0x8020  /* SCSI Command Complete. */
1068 #define MBA_CTIO_COMPLETION     0x8021  /* CTIO Complete. */
1069 #define MBA_IP_COMPLETION       0x8022  /* IP Transmit Command Complete. */
1070 #define MBA_IP_RECEIVE          0x8023  /* IP Received. */
1071 #define MBA_IP_BROADCAST        0x8024  /* IP Broadcast Received. */
1072 #define MBA_IP_LOW_WATER_MARK   0x8025  /* IP Low Water Mark reached. */
1073 #define MBA_IP_RCV_BUFFER_EMPTY 0x8026  /* IP receive buffer queue empty. */
1074 #define MBA_IP_HDR_DATA_SPLIT   0x8027  /* IP header/data splitting feature */
1075                                         /* used. */
1076 #define MBA_TRACE_NOTIFICATION  0x8028  /* Trace/Diagnostic notification. */
1077 #define MBA_POINT_TO_POINT      0x8030  /* Point to point mode. */
1078 #define MBA_CMPLT_1_16BIT       0x8031  /* Completion 1 16bit IOSB. */
1079 #define MBA_CMPLT_2_16BIT       0x8032  /* Completion 2 16bit IOSB. */
1080 #define MBA_CMPLT_3_16BIT       0x8033  /* Completion 3 16bit IOSB. */
1081 #define MBA_CMPLT_4_16BIT       0x8034  /* Completion 4 16bit IOSB. */
1082 #define MBA_CMPLT_5_16BIT       0x8035  /* Completion 5 16bit IOSB. */
1083 #define MBA_CHG_IN_CONNECTION   0x8036  /* Change in connection mode. */
1084 #define MBA_RIO_RESPONSE        0x8040  /* RIO response queue update. */
1085 #define MBA_ZIO_RESPONSE        0x8040  /* ZIO response queue update. */
1086 #define MBA_CMPLT_2_32BIT       0x8042  /* Completion 2 32bit IOSB. */
1087 #define MBA_BYPASS_NOTIFICATION 0x8043  /* Auto bypass notification. */
1088 #define MBA_DISCARD_RND_FRAME   0x8048  /* discard RND frame due to error. */
1089 #define MBA_REJECTED_FCP_CMD    0x8049  /* rejected FCP_CMD. */
1090 #define MBA_FW_NOT_STARTED      0x8050  /* Firmware not started */
1091 #define MBA_FW_STARTING         0x8051  /* Firmware starting */
1092 #define MBA_FW_RESTART_CMPLT    0x8060  /* Firmware restart complete */
1093 #define MBA_INIT_REQUIRED       0x8061  /* Initialization required */
1094 #define MBA_SHUTDOWN_REQUESTED  0x8062  /* Shutdown Requested */
1095 #define MBA_TEMPERATURE_ALERT   0x8070  /* Temperature Alert */
1096 #define MBA_DPORT_DIAGNOSTICS   0x8080  /* D-port Diagnostics */
1097 #define MBA_TRANS_INSERT        0x8130  /* Transceiver Insertion */
1098 #define MBA_TRANS_REMOVE        0x8131  /* Transceiver Removal */
1099 #define MBA_FW_INIT_FAILURE     0x8401  /* Firmware initialization failure */
1100 #define MBA_MIRROR_LUN_CHANGE   0x8402  /* Mirror LUN State Change
1101                                            Notification */
1102 #define MBA_FW_POLL_STATE       0x8600  /* Firmware in poll diagnostic state */
1103 #define MBA_FW_RESET_FCT        0x8502  /* Firmware reset factory defaults */
1104 #define MBA_FW_INIT_INPROGRESS  0x8500  /* Firmware boot in progress */
1105 /* 83XX FCoE specific */
1106 #define MBA_IDC_AEN             0x8200  /* FCoE: NIC Core state change AEN */
1107
1108 /* Interrupt type codes */
1109 #define INTR_ROM_MB_SUCCESS             0x1
1110 #define INTR_ROM_MB_FAILED              0x2
1111 #define INTR_MB_SUCCESS                 0x10
1112 #define INTR_MB_FAILED                  0x11
1113 #define INTR_ASYNC_EVENT                0x12
1114 #define INTR_RSP_QUE_UPDATE             0x13
1115 #define INTR_RSP_QUE_UPDATE_83XX        0x14
1116 #define INTR_ATIO_QUE_UPDATE            0x1C
1117 #define INTR_ATIO_RSP_QUE_UPDATE        0x1D
1118 #define INTR_ATIO_QUE_UPDATE_27XX       0x1E
1119
1120 /* ISP mailbox loopback echo diagnostic error code */
1121 #define MBS_LB_RESET    0x17
1122 /*
1123  * Firmware options 1, 2, 3.
1124  */
1125 #define FO1_AE_ON_LIPF8                 BIT_0
1126 #define FO1_AE_ALL_LIP_RESET            BIT_1
1127 #define FO1_CTIO_RETRY                  BIT_3
1128 #define FO1_DISABLE_LIP_F7_SW           BIT_4
1129 #define FO1_DISABLE_100MS_LOS_WAIT      BIT_5
1130 #define FO1_DISABLE_GPIO6_7             BIT_6   /* LED bits */
1131 #define FO1_AE_ON_LOOP_INIT_ERR         BIT_7
1132 #define FO1_SET_EMPHASIS_SWING          BIT_8
1133 #define FO1_AE_AUTO_BYPASS              BIT_9
1134 #define FO1_ENABLE_PURE_IOCB            BIT_10
1135 #define FO1_AE_PLOGI_RJT                BIT_11
1136 #define FO1_ENABLE_ABORT_SEQUENCE       BIT_12
1137 #define FO1_AE_QUEUE_FULL               BIT_13
1138
1139 #define FO2_ENABLE_ATIO_TYPE_3          BIT_0
1140 #define FO2_REV_LOOPBACK                BIT_1
1141
1142 #define FO3_ENABLE_EMERG_IOCB           BIT_0
1143 #define FO3_AE_RND_ERROR                BIT_1
1144
1145 /* 24XX additional firmware options */
1146 #define ADD_FO_COUNT                    3
1147 #define ADD_FO1_DISABLE_GPIO_LED_CTRL   BIT_6   /* LED bits */
1148 #define ADD_FO1_ENABLE_PUREX_IOCB       BIT_10
1149
1150 #define ADD_FO2_ENABLE_SEL_CLS2         BIT_5
1151
1152 #define ADD_FO3_NO_ABT_ON_LINK_DOWN     BIT_14
1153
1154 /*
1155  * ISP mailbox commands
1156  */
1157 #define MBC_LOAD_RAM                    1       /* Load RAM. */
1158 #define MBC_EXECUTE_FIRMWARE            2       /* Execute firmware. */
1159 #define MBC_READ_RAM_WORD               5       /* Read RAM word. */
1160 #define MBC_MAILBOX_REGISTER_TEST       6       /* Wrap incoming mailboxes */
1161 #define MBC_VERIFY_CHECKSUM             7       /* Verify checksum. */
1162 #define MBC_GET_FIRMWARE_VERSION        8       /* Get firmware revision. */
1163 #define MBC_LOAD_RISC_RAM               9       /* Load RAM command. */
1164 #define MBC_DUMP_RISC_RAM               0xa     /* Dump RAM command. */
1165 #define MBC_SECURE_FLASH_UPDATE         0xa     /* Secure Flash Update(28xx) */
1166 #define MBC_LOAD_RISC_RAM_EXTENDED      0xb     /* Load RAM extended. */
1167 #define MBC_DUMP_RISC_RAM_EXTENDED      0xc     /* Dump RAM extended. */
1168 #define MBC_WRITE_RAM_WORD_EXTENDED     0xd     /* Write RAM word extended */
1169 #define MBC_READ_RAM_EXTENDED           0xf     /* Read RAM extended. */
1170 #define MBC_IOCB_COMMAND                0x12    /* Execute IOCB command. */
1171 #define MBC_STOP_FIRMWARE               0x14    /* Stop firmware. */
1172 #define MBC_ABORT_COMMAND               0x15    /* Abort IOCB command. */
1173 #define MBC_ABORT_DEVICE                0x16    /* Abort device (ID/LUN). */
1174 #define MBC_ABORT_TARGET                0x17    /* Abort target (ID). */
1175 #define MBC_RESET                       0x18    /* Reset. */
1176 #define MBC_GET_ADAPTER_LOOP_ID         0x20    /* Get loop id of ISP2200. */
1177 #define MBC_GET_SET_ZIO_THRESHOLD       0x21    /* Get/SET ZIO THRESHOLD. */
1178 #define MBC_GET_RETRY_COUNT             0x22    /* Get f/w retry cnt/delay. */
1179 #define MBC_DISABLE_VI                  0x24    /* Disable VI operation. */
1180 #define MBC_ENABLE_VI                   0x25    /* Enable VI operation. */
1181 #define MBC_GET_FIRMWARE_OPTION         0x28    /* Get Firmware Options. */
1182 #define MBC_GET_MEM_OFFLOAD_CNTRL_STAT  0x34    /* Memory Offload ctrl/Stat*/
1183 #define MBC_SET_FIRMWARE_OPTION         0x38    /* Set Firmware Options. */
1184 #define MBC_SET_GET_FC_LED_CONFIG       0x3b    /* Set/Get FC LED config */
1185 #define MBC_LOOP_PORT_BYPASS            0x40    /* Loop Port Bypass. */
1186 #define MBC_LOOP_PORT_ENABLE            0x41    /* Loop Port Enable. */
1187 #define MBC_GET_RESOURCE_COUNTS         0x42    /* Get Resource Counts. */
1188 #define MBC_NON_PARTICIPATE             0x43    /* Non-Participating Mode. */
1189 #define MBC_DIAGNOSTIC_ECHO             0x44    /* Diagnostic echo. */
1190 #define MBC_DIAGNOSTIC_LOOP_BACK        0x45    /* Diagnostic loop back. */
1191 #define MBC_ONLINE_SELF_TEST            0x46    /* Online self-test. */
1192 #define MBC_ENHANCED_GET_PORT_DATABASE  0x47    /* Get port database + login */
1193 #define MBC_CONFIGURE_VF                0x4b    /* Configure VFs */
1194 #define MBC_RESET_LINK_STATUS           0x52    /* Reset Link Error Status */
1195 #define MBC_IOCB_COMMAND_A64            0x54    /* Execute IOCB command (64) */
1196 #define MBC_PORT_LOGOUT                 0x56    /* Port Logout request */
1197 #define MBC_SEND_RNID_ELS               0x57    /* Send RNID ELS request */
1198 #define MBC_SET_RNID_PARAMS             0x59    /* Set RNID parameters */
1199 #define MBC_GET_RNID_PARAMS             0x5a    /* Get RNID parameters */
1200 #define MBC_DATA_RATE                   0x5d    /* Data Rate */
1201 #define MBC_INITIALIZE_FIRMWARE         0x60    /* Initialize firmware */
1202 #define MBC_INITIATE_LIP                0x62    /* Initiate Loop */
1203                                                 /* Initialization Procedure */
1204 #define MBC_GET_FC_AL_POSITION_MAP      0x63    /* Get FC_AL Position Map. */
1205 #define MBC_GET_PORT_DATABASE           0x64    /* Get Port Database. */
1206 #define MBC_CLEAR_ACA                   0x65    /* Clear ACA. */
1207 #define MBC_TARGET_RESET                0x66    /* Target Reset. */
1208 #define MBC_CLEAR_TASK_SET              0x67    /* Clear Task Set. */
1209 #define MBC_ABORT_TASK_SET              0x68    /* Abort Task Set. */
1210 #define MBC_GET_FIRMWARE_STATE          0x69    /* Get firmware state. */
1211 #define MBC_GET_PORT_NAME               0x6a    /* Get port name. */
1212 #define MBC_GET_LINK_STATUS             0x6b    /* Get port link status. */
1213 #define MBC_LIP_RESET                   0x6c    /* LIP reset. */
1214 #define MBC_SEND_SNS_COMMAND            0x6e    /* Send Simple Name Server */
1215                                                 /* commandd. */
1216 #define MBC_LOGIN_FABRIC_PORT           0x6f    /* Login fabric port. */
1217 #define MBC_SEND_CHANGE_REQUEST         0x70    /* Send Change Request. */
1218 #define MBC_LOGOUT_FABRIC_PORT          0x71    /* Logout fabric port. */
1219 #define MBC_LIP_FULL_LOGIN              0x72    /* Full login LIP. */
1220 #define MBC_LOGIN_LOOP_PORT             0x74    /* Login Loop Port. */
1221 #define MBC_PORT_NODE_NAME_LIST         0x75    /* Get port/node name list. */
1222 #define MBC_INITIALIZE_RECEIVE_QUEUE    0x77    /* Initialize receive queue */
1223 #define MBC_UNLOAD_IP                   0x79    /* Shutdown IP */
1224 #define MBC_GET_ID_LIST                 0x7C    /* Get Port ID list. */
1225 #define MBC_SEND_LFA_COMMAND            0x7D    /* Send Loop Fabric Address */
1226 #define MBC_LUN_RESET                   0x7E    /* Send LUN reset */
1227
1228 /*
1229  * all the Mt. Rainier mailbox command codes that clash with FC/FCoE ones
1230  * should be defined with MBC_MR_*
1231  */
1232 #define MBC_MR_DRV_SHUTDOWN             0x6A
1233
1234 /*
1235  * ISP24xx mailbox commands
1236  */
1237 #define MBC_WRITE_SERDES                0x3     /* Write serdes word. */
1238 #define MBC_READ_SERDES                 0x4     /* Read serdes word. */
1239 #define MBC_LOAD_DUMP_MPI_RAM           0x5     /* Load/Dump MPI RAM. */
1240 #define MBC_SERDES_PARAMS               0x10    /* Serdes Tx Parameters. */
1241 #define MBC_GET_IOCB_STATUS             0x12    /* Get IOCB status command. */
1242 #define MBC_PORT_PARAMS                 0x1A    /* Port iDMA Parameters. */
1243 #define MBC_GET_TIMEOUT_PARAMS          0x22    /* Get FW timeouts. */
1244 #define MBC_TRACE_CONTROL               0x27    /* Trace control command. */
1245 #define MBC_GEN_SYSTEM_ERROR            0x2a    /* Generate System Error. */
1246 #define MBC_WRITE_SFP                   0x30    /* Write SFP Data. */
1247 #define MBC_READ_SFP                    0x31    /* Read SFP Data. */
1248 #define MBC_SET_TIMEOUT_PARAMS          0x32    /* Set FW timeouts. */
1249 #define MBC_DPORT_DIAGNOSTICS           0x47    /* D-Port Diagnostics */
1250 #define MBC_MID_INITIALIZE_FIRMWARE     0x48    /* MID Initialize firmware. */
1251 #define MBC_MID_GET_VP_DATABASE         0x49    /* MID Get VP Database. */
1252 #define MBC_MID_GET_VP_ENTRY            0x4a    /* MID Get VP Entry. */
1253 #define MBC_HOST_MEMORY_COPY            0x53    /* Host Memory Copy. */
1254 #define MBC_SEND_RNFT_ELS               0x5e    /* Send RNFT ELS request */
1255 #define MBC_GET_LINK_PRIV_STATS         0x6d    /* Get link & private data. */
1256 #define MBC_LINK_INITIALIZATION         0x72    /* Do link initialization. */
1257 #define MBC_SET_VENDOR_ID               0x76    /* Set Vendor ID. */
1258 #define MBC_PORT_RESET                  0x120   /* Port Reset */
1259 #define MBC_SET_PORT_CONFIG             0x122   /* Set port configuration */
1260 #define MBC_GET_PORT_CONFIG             0x123   /* Get port configuration */
1261
1262 /*
1263  * ISP81xx mailbox commands
1264  */
1265 #define MBC_WRITE_MPI_REGISTER          0x01    /* Write MPI Register. */
1266
1267 /*
1268  * ISP8044 mailbox commands
1269  */
1270 #define MBC_SET_GET_ETH_SERDES_REG      0x150
1271 #define HCS_WRITE_SERDES                0x3
1272 #define HCS_READ_SERDES                 0x4
1273
1274 /* Firmware return data sizes */
1275 #define FCAL_MAP_SIZE   128
1276
1277 /* Mailbox bit definitions for out_mb and in_mb */
1278 #define MBX_31          BIT_31
1279 #define MBX_30          BIT_30
1280 #define MBX_29          BIT_29
1281 #define MBX_28          BIT_28
1282 #define MBX_27          BIT_27
1283 #define MBX_26          BIT_26
1284 #define MBX_25          BIT_25
1285 #define MBX_24          BIT_24
1286 #define MBX_23          BIT_23
1287 #define MBX_22          BIT_22
1288 #define MBX_21          BIT_21
1289 #define MBX_20          BIT_20
1290 #define MBX_19          BIT_19
1291 #define MBX_18          BIT_18
1292 #define MBX_17          BIT_17
1293 #define MBX_16          BIT_16
1294 #define MBX_15          BIT_15
1295 #define MBX_14          BIT_14
1296 #define MBX_13          BIT_13
1297 #define MBX_12          BIT_12
1298 #define MBX_11          BIT_11
1299 #define MBX_10          BIT_10
1300 #define MBX_9           BIT_9
1301 #define MBX_8           BIT_8
1302 #define MBX_7           BIT_7
1303 #define MBX_6           BIT_6
1304 #define MBX_5           BIT_5
1305 #define MBX_4           BIT_4
1306 #define MBX_3           BIT_3
1307 #define MBX_2           BIT_2
1308 #define MBX_1           BIT_1
1309 #define MBX_0           BIT_0
1310
1311 #define RNID_TYPE_ELS_CMD       0x5
1312 #define RNID_TYPE_PORT_LOGIN    0x7
1313 #define RNID_BUFFER_CREDITS     0x8
1314 #define RNID_TYPE_SET_VERSION   0x9
1315 #define RNID_TYPE_ASIC_TEMP     0xC
1316
1317 #define ELS_CMD_MAP_SIZE        32
1318
1319 /*
1320  * Firmware state codes from get firmware state mailbox command
1321  */
1322 #define FSTATE_CONFIG_WAIT      0
1323 #define FSTATE_WAIT_AL_PA       1
1324 #define FSTATE_WAIT_LOGIN       2
1325 #define FSTATE_READY            3
1326 #define FSTATE_LOSS_OF_SYNC     4
1327 #define FSTATE_ERROR            5
1328 #define FSTATE_REINIT           6
1329 #define FSTATE_NON_PART         7
1330
1331 #define FSTATE_CONFIG_CORRECT      0
1332 #define FSTATE_P2P_RCV_LIP         1
1333 #define FSTATE_P2P_CHOOSE_LOOP     2
1334 #define FSTATE_P2P_RCV_UNIDEN_LIP  3
1335 #define FSTATE_FATAL_ERROR         4
1336 #define FSTATE_LOOP_BACK_CONN      5
1337
1338 #define QLA27XX_IMG_STATUS_VER_MAJOR   0x01
1339 #define QLA27XX_IMG_STATUS_VER_MINOR    0x00
1340 #define QLA27XX_IMG_STATUS_SIGN   0xFACEFADE
1341 #define QLA28XX_IMG_STATUS_SIGN    0xFACEFADF
1342 #define QLA28XX_IMG_STATUS_SIGN         0xFACEFADF
1343 #define QLA28XX_AUX_IMG_STATUS_SIGN     0xFACEFAED
1344 #define QLA27XX_DEFAULT_IMAGE           0
1345 #define QLA27XX_PRIMARY_IMAGE  1
1346 #define QLA27XX_SECONDARY_IMAGE    2
1347
1348 /*
1349  * Port Database structure definition
1350  * Little endian except where noted.
1351  */
1352 #define PORT_DATABASE_SIZE      128     /* bytes */
1353 typedef struct {
1354         uint8_t options;
1355         uint8_t control;
1356         uint8_t master_state;
1357         uint8_t slave_state;
1358         uint8_t reserved[2];
1359         uint8_t hard_address;
1360         uint8_t reserved_1;
1361         uint8_t port_id[4];
1362         uint8_t node_name[WWN_SIZE];
1363         uint8_t port_name[WWN_SIZE];
1364         __le16  execution_throttle;
1365         uint16_t execution_count;
1366         uint8_t reset_count;
1367         uint8_t reserved_2;
1368         uint16_t resource_allocation;
1369         uint16_t current_allocation;
1370         uint16_t queue_head;
1371         uint16_t queue_tail;
1372         uint16_t transmit_execution_list_next;
1373         uint16_t transmit_execution_list_previous;
1374         uint16_t common_features;
1375         uint16_t total_concurrent_sequences;
1376         uint16_t RO_by_information_category;
1377         uint8_t recipient;
1378         uint8_t initiator;
1379         uint16_t receive_data_size;
1380         uint16_t concurrent_sequences;
1381         uint16_t open_sequences_per_exchange;
1382         uint16_t lun_abort_flags;
1383         uint16_t lun_stop_flags;
1384         uint16_t stop_queue_head;
1385         uint16_t stop_queue_tail;
1386         uint16_t port_retry_timer;
1387         uint16_t next_sequence_id;
1388         uint16_t frame_count;
1389         uint16_t PRLI_payload_length;
1390         uint8_t prli_svc_param_word_0[2];       /* Big endian */
1391                                                 /* Bits 15-0 of word 0 */
1392         uint8_t prli_svc_param_word_3[2];       /* Big endian */
1393                                                 /* Bits 15-0 of word 3 */
1394         uint16_t loop_id;
1395         uint16_t extended_lun_info_list_pointer;
1396         uint16_t extended_lun_stop_list_pointer;
1397 } port_database_t;
1398
1399 /*
1400  * Port database slave/master states
1401  */
1402 #define PD_STATE_DISCOVERY                      0
1403 #define PD_STATE_WAIT_DISCOVERY_ACK             1
1404 #define PD_STATE_PORT_LOGIN                     2
1405 #define PD_STATE_WAIT_PORT_LOGIN_ACK            3
1406 #define PD_STATE_PROCESS_LOGIN                  4
1407 #define PD_STATE_WAIT_PROCESS_LOGIN_ACK         5
1408 #define PD_STATE_PORT_LOGGED_IN                 6
1409 #define PD_STATE_PORT_UNAVAILABLE               7
1410 #define PD_STATE_PROCESS_LOGOUT                 8
1411 #define PD_STATE_WAIT_PROCESS_LOGOUT_ACK        9
1412 #define PD_STATE_PORT_LOGOUT                    10
1413 #define PD_STATE_WAIT_PORT_LOGOUT_ACK           11
1414
1415
1416 #define QLA_ZIO_MODE_6          (BIT_2 | BIT_1)
1417 #define QLA_ZIO_DISABLED        0
1418 #define QLA_ZIO_DEFAULT_TIMER   2
1419
1420 /*
1421  * ISP Initialization Control Block.
1422  * Little endian except where noted.
1423  */
1424 #define ICB_VERSION 1
1425 typedef struct {
1426         uint8_t  version;
1427         uint8_t  reserved_1;
1428
1429         /*
1430          * LSB BIT 0  = Enable Hard Loop Id
1431          * LSB BIT 1  = Enable Fairness
1432          * LSB BIT 2  = Enable Full-Duplex
1433          * LSB BIT 3  = Enable Fast Posting
1434          * LSB BIT 4  = Enable Target Mode
1435          * LSB BIT 5  = Disable Initiator Mode
1436          * LSB BIT 6  = Enable ADISC
1437          * LSB BIT 7  = Enable Target Inquiry Data
1438          *
1439          * MSB BIT 0  = Enable PDBC Notify
1440          * MSB BIT 1  = Non Participating LIP
1441          * MSB BIT 2  = Descending Loop ID Search
1442          * MSB BIT 3  = Acquire Loop ID in LIPA
1443          * MSB BIT 4  = Stop PortQ on Full Status
1444          * MSB BIT 5  = Full Login after LIP
1445          * MSB BIT 6  = Node Name Option
1446          * MSB BIT 7  = Ext IFWCB enable bit
1447          */
1448         uint8_t  firmware_options[2];
1449
1450         __le16  frame_payload_size;
1451         __le16  max_iocb_allocation;
1452         __le16  execution_throttle;
1453         uint8_t  retry_count;
1454         uint8_t  retry_delay;                   /* unused */
1455         uint8_t  port_name[WWN_SIZE];           /* Big endian. */
1456         uint16_t hard_address;
1457         uint8_t  inquiry_data;
1458         uint8_t  login_timeout;
1459         uint8_t  node_name[WWN_SIZE];           /* Big endian. */
1460
1461         __le16  request_q_outpointer;
1462         __le16  response_q_inpointer;
1463         __le16  request_q_length;
1464         __le16  response_q_length;
1465         __le64  request_q_address __packed;
1466         __le64  response_q_address __packed;
1467
1468         __le16  lun_enables;
1469         uint8_t  command_resource_count;
1470         uint8_t  immediate_notify_resource_count;
1471         __le16  timeout;
1472         uint8_t  reserved_2[2];
1473
1474         /*
1475          * LSB BIT 0 = Timer Operation mode bit 0
1476          * LSB BIT 1 = Timer Operation mode bit 1
1477          * LSB BIT 2 = Timer Operation mode bit 2
1478          * LSB BIT 3 = Timer Operation mode bit 3
1479          * LSB BIT 4 = Init Config Mode bit 0
1480          * LSB BIT 5 = Init Config Mode bit 1
1481          * LSB BIT 6 = Init Config Mode bit 2
1482          * LSB BIT 7 = Enable Non part on LIHA failure
1483          *
1484          * MSB BIT 0 = Enable class 2
1485          * MSB BIT 1 = Enable ACK0
1486          * MSB BIT 2 =
1487          * MSB BIT 3 =
1488          * MSB BIT 4 = FC Tape Enable
1489          * MSB BIT 5 = Enable FC Confirm
1490          * MSB BIT 6 = Enable command queuing in target mode
1491          * MSB BIT 7 = No Logo On Link Down
1492          */
1493         uint8_t  add_firmware_options[2];
1494
1495         uint8_t  response_accumulation_timer;
1496         uint8_t  interrupt_delay_timer;
1497
1498         /*
1499          * LSB BIT 0 = Enable Read xfr_rdy
1500          * LSB BIT 1 = Soft ID only
1501          * LSB BIT 2 =
1502          * LSB BIT 3 =
1503          * LSB BIT 4 = FCP RSP Payload [0]
1504          * LSB BIT 5 = FCP RSP Payload [1] / Sbus enable - 2200
1505          * LSB BIT 6 = Enable Out-of-Order frame handling
1506          * LSB BIT 7 = Disable Automatic PLOGI on Local Loop
1507          *
1508          * MSB BIT 0 = Sbus enable - 2300
1509          * MSB BIT 1 =
1510          * MSB BIT 2 =
1511          * MSB BIT 3 =
1512          * MSB BIT 4 = LED mode
1513          * MSB BIT 5 = enable 50 ohm termination
1514          * MSB BIT 6 = Data Rate (2300 only)
1515          * MSB BIT 7 = Data Rate (2300 only)
1516          */
1517         uint8_t  special_options[2];
1518
1519         uint8_t  reserved_3[26];
1520 } init_cb_t;
1521
1522 /* Special Features Control Block */
1523 struct init_sf_cb {
1524         uint8_t format;
1525         uint8_t reserved0;
1526         /*
1527          * BIT 15-14 = Reserved
1528          * BIT_13 = SAN Congestion Management (1 - Enabled, 0 - Disabled)
1529          * BIT_12 = Remote Write Optimization (1 - Enabled, 0 - Disabled)
1530          * BIT 11-0 = Reserved
1531          */
1532         __le16  flags;
1533         uint8_t reserved1[32];
1534         uint16_t discard_OHRB_timeout_value;
1535         uint16_t remote_write_opt_queue_num;
1536         uint8_t reserved2[40];
1537         uint8_t scm_related_parameter[16];
1538         uint8_t reserved3[32];
1539 };
1540
1541 /*
1542  * Get Link Status mailbox command return buffer.
1543  */
1544 #define GLSO_SEND_RPS   BIT_0
1545 #define GLSO_USE_DID    BIT_3
1546
1547 struct link_statistics {
1548         __le32 link_fail_cnt;
1549         __le32 loss_sync_cnt;
1550         __le32 loss_sig_cnt;
1551         __le32 prim_seq_err_cnt;
1552         __le32 inval_xmit_word_cnt;
1553         __le32 inval_crc_cnt;
1554         __le32 lip_cnt;
1555         __le32 link_up_cnt;
1556         __le32 link_down_loop_init_tmo;
1557         __le32 link_down_los;
1558         __le32 link_down_loss_rcv_clk;
1559         uint32_t reserved0[5];
1560         __le32 port_cfg_chg;
1561         uint32_t reserved1[11];
1562         __le32 rsp_q_full;
1563         __le32 atio_q_full;
1564         __le32 drop_ae;
1565         __le32 els_proto_err;
1566         __le32 reserved2;
1567         __le32 tx_frames;
1568         __le32 rx_frames;
1569         __le32 discarded_frames;
1570         __le32 dropped_frames;
1571         uint32_t reserved3;
1572         __le32 nos_rcvd;
1573         uint32_t reserved4[4];
1574         __le32 tx_prjt;
1575         __le32 rcv_exfail;
1576         __le32 rcv_abts;
1577         __le32 seq_frm_miss;
1578         __le32 corr_err;
1579         __le32 mb_rqst;
1580         __le32 nport_full;
1581         __le32 eofa;
1582         uint32_t reserved5;
1583         __le64 fpm_recv_word_cnt;
1584         __le64 fpm_disc_word_cnt;
1585         __le64 fpm_xmit_word_cnt;
1586         uint32_t reserved6[70];
1587 };
1588
1589 /*
1590  * NVRAM Command values.
1591  */
1592 #define NV_START_BIT            BIT_2
1593 #define NV_WRITE_OP             (BIT_26+BIT_24)
1594 #define NV_READ_OP              (BIT_26+BIT_25)
1595 #define NV_ERASE_OP             (BIT_26+BIT_25+BIT_24)
1596 #define NV_MASK_OP              (BIT_26+BIT_25+BIT_24)
1597 #define NV_DELAY_COUNT          10
1598
1599 /*
1600  * QLogic ISP2100, ISP2200 and ISP2300 NVRAM structure definition.
1601  */
1602 typedef struct {
1603         /*
1604          * NVRAM header
1605          */
1606         uint8_t id[4];
1607         uint8_t nvram_version;
1608         uint8_t reserved_0;
1609
1610         /*
1611          * NVRAM RISC parameter block
1612          */
1613         uint8_t parameter_block_version;
1614         uint8_t reserved_1;
1615
1616         /*
1617          * LSB BIT 0  = Enable Hard Loop Id
1618          * LSB BIT 1  = Enable Fairness
1619          * LSB BIT 2  = Enable Full-Duplex
1620          * LSB BIT 3  = Enable Fast Posting
1621          * LSB BIT 4  = Enable Target Mode
1622          * LSB BIT 5  = Disable Initiator Mode
1623          * LSB BIT 6  = Enable ADISC
1624          * LSB BIT 7  = Enable Target Inquiry Data
1625          *
1626          * MSB BIT 0  = Enable PDBC Notify
1627          * MSB BIT 1  = Non Participating LIP
1628          * MSB BIT 2  = Descending Loop ID Search
1629          * MSB BIT 3  = Acquire Loop ID in LIPA
1630          * MSB BIT 4  = Stop PortQ on Full Status
1631          * MSB BIT 5  = Full Login after LIP
1632          * MSB BIT 6  = Node Name Option
1633          * MSB BIT 7  = Ext IFWCB enable bit
1634          */
1635         uint8_t  firmware_options[2];
1636
1637         __le16  frame_payload_size;
1638         __le16  max_iocb_allocation;
1639         __le16  execution_throttle;
1640         uint8_t  retry_count;
1641         uint8_t  retry_delay;                   /* unused */
1642         uint8_t  port_name[WWN_SIZE];           /* Big endian. */
1643         uint16_t hard_address;
1644         uint8_t  inquiry_data;
1645         uint8_t  login_timeout;
1646         uint8_t  node_name[WWN_SIZE];           /* Big endian. */
1647
1648         /*
1649          * LSB BIT 0 = Timer Operation mode bit 0
1650          * LSB BIT 1 = Timer Operation mode bit 1
1651          * LSB BIT 2 = Timer Operation mode bit 2
1652          * LSB BIT 3 = Timer Operation mode bit 3
1653          * LSB BIT 4 = Init Config Mode bit 0
1654          * LSB BIT 5 = Init Config Mode bit 1
1655          * LSB BIT 6 = Init Config Mode bit 2
1656          * LSB BIT 7 = Enable Non part on LIHA failure
1657          *
1658          * MSB BIT 0 = Enable class 2
1659          * MSB BIT 1 = Enable ACK0
1660          * MSB BIT 2 =
1661          * MSB BIT 3 =
1662          * MSB BIT 4 = FC Tape Enable
1663          * MSB BIT 5 = Enable FC Confirm
1664          * MSB BIT 6 = Enable command queuing in target mode
1665          * MSB BIT 7 = No Logo On Link Down
1666          */
1667         uint8_t  add_firmware_options[2];
1668
1669         uint8_t  response_accumulation_timer;
1670         uint8_t  interrupt_delay_timer;
1671
1672         /*
1673          * LSB BIT 0 = Enable Read xfr_rdy
1674          * LSB BIT 1 = Soft ID only
1675          * LSB BIT 2 =
1676          * LSB BIT 3 =
1677          * LSB BIT 4 = FCP RSP Payload [0]
1678          * LSB BIT 5 = FCP RSP Payload [1] / Sbus enable - 2200
1679          * LSB BIT 6 = Enable Out-of-Order frame handling
1680          * LSB BIT 7 = Disable Automatic PLOGI on Local Loop
1681          *
1682          * MSB BIT 0 = Sbus enable - 2300
1683          * MSB BIT 1 =
1684          * MSB BIT 2 =
1685          * MSB BIT 3 =
1686          * MSB BIT 4 = LED mode
1687          * MSB BIT 5 = enable 50 ohm termination
1688          * MSB BIT 6 = Data Rate (2300 only)
1689          * MSB BIT 7 = Data Rate (2300 only)
1690          */
1691         uint8_t  special_options[2];
1692
1693         /* Reserved for expanded RISC parameter block */
1694         uint8_t reserved_2[22];
1695
1696         /*
1697          * LSB BIT 0 = Tx Sensitivity 1G bit 0
1698          * LSB BIT 1 = Tx Sensitivity 1G bit 1
1699          * LSB BIT 2 = Tx Sensitivity 1G bit 2
1700          * LSB BIT 3 = Tx Sensitivity 1G bit 3
1701          * LSB BIT 4 = Rx Sensitivity 1G bit 0
1702          * LSB BIT 5 = Rx Sensitivity 1G bit 1
1703          * LSB BIT 6 = Rx Sensitivity 1G bit 2
1704          * LSB BIT 7 = Rx Sensitivity 1G bit 3
1705          *
1706          * MSB BIT 0 = Tx Sensitivity 2G bit 0
1707          * MSB BIT 1 = Tx Sensitivity 2G bit 1
1708          * MSB BIT 2 = Tx Sensitivity 2G bit 2
1709          * MSB BIT 3 = Tx Sensitivity 2G bit 3
1710          * MSB BIT 4 = Rx Sensitivity 2G bit 0
1711          * MSB BIT 5 = Rx Sensitivity 2G bit 1
1712          * MSB BIT 6 = Rx Sensitivity 2G bit 2
1713          * MSB BIT 7 = Rx Sensitivity 2G bit 3
1714          *
1715          * LSB BIT 0 = Output Swing 1G bit 0
1716          * LSB BIT 1 = Output Swing 1G bit 1
1717          * LSB BIT 2 = Output Swing 1G bit 2
1718          * LSB BIT 3 = Output Emphasis 1G bit 0
1719          * LSB BIT 4 = Output Emphasis 1G bit 1
1720          * LSB BIT 5 = Output Swing 2G bit 0
1721          * LSB BIT 6 = Output Swing 2G bit 1
1722          * LSB BIT 7 = Output Swing 2G bit 2
1723          *
1724          * MSB BIT 0 = Output Emphasis 2G bit 0
1725          * MSB BIT 1 = Output Emphasis 2G bit 1
1726          * MSB BIT 2 = Output Enable
1727          * MSB BIT 3 =
1728          * MSB BIT 4 =
1729          * MSB BIT 5 =
1730          * MSB BIT 6 =
1731          * MSB BIT 7 =
1732          */
1733         uint8_t seriallink_options[4];
1734
1735         /*
1736          * NVRAM host parameter block
1737          *
1738          * LSB BIT 0 = Enable spinup delay
1739          * LSB BIT 1 = Disable BIOS
1740          * LSB BIT 2 = Enable Memory Map BIOS
1741          * LSB BIT 3 = Enable Selectable Boot
1742          * LSB BIT 4 = Disable RISC code load
1743          * LSB BIT 5 = Set cache line size 1
1744          * LSB BIT 6 = PCI Parity Disable
1745          * LSB BIT 7 = Enable extended logging
1746          *
1747          * MSB BIT 0 = Enable 64bit addressing
1748          * MSB BIT 1 = Enable lip reset
1749          * MSB BIT 2 = Enable lip full login
1750          * MSB BIT 3 = Enable target reset
1751          * MSB BIT 4 = Enable database storage
1752          * MSB BIT 5 = Enable cache flush read
1753          * MSB BIT 6 = Enable database load
1754          * MSB BIT 7 = Enable alternate WWN
1755          */
1756         uint8_t host_p[2];
1757
1758         uint8_t boot_node_name[WWN_SIZE];
1759         uint8_t boot_lun_number;
1760         uint8_t reset_delay;
1761         uint8_t port_down_retry_count;
1762         uint8_t boot_id_number;
1763         __le16  max_luns_per_target;
1764         uint8_t fcode_boot_port_name[WWN_SIZE];
1765         uint8_t alternate_port_name[WWN_SIZE];
1766         uint8_t alternate_node_name[WWN_SIZE];
1767
1768         /*
1769          * BIT 0 = Selective Login
1770          * BIT 1 = Alt-Boot Enable
1771          * BIT 2 =
1772          * BIT 3 = Boot Order List
1773          * BIT 4 =
1774          * BIT 5 = Selective LUN
1775          * BIT 6 =
1776          * BIT 7 = unused
1777          */
1778         uint8_t efi_parameters;
1779
1780         uint8_t link_down_timeout;
1781
1782         uint8_t adapter_id[16];
1783
1784         uint8_t alt1_boot_node_name[WWN_SIZE];
1785         uint16_t alt1_boot_lun_number;
1786         uint8_t alt2_boot_node_name[WWN_SIZE];
1787         uint16_t alt2_boot_lun_number;
1788         uint8_t alt3_boot_node_name[WWN_SIZE];
1789         uint16_t alt3_boot_lun_number;
1790         uint8_t alt4_boot_node_name[WWN_SIZE];
1791         uint16_t alt4_boot_lun_number;
1792         uint8_t alt5_boot_node_name[WWN_SIZE];
1793         uint16_t alt5_boot_lun_number;
1794         uint8_t alt6_boot_node_name[WWN_SIZE];
1795         uint16_t alt6_boot_lun_number;
1796         uint8_t alt7_boot_node_name[WWN_SIZE];
1797         uint16_t alt7_boot_lun_number;
1798
1799         uint8_t reserved_3[2];
1800
1801         /* Offset 200-215 : Model Number */
1802         uint8_t model_number[16];
1803
1804         /* OEM related items */
1805         uint8_t oem_specific[16];
1806
1807         /*
1808          * NVRAM Adapter Features offset 232-239
1809          *
1810          * LSB BIT 0 = External GBIC
1811          * LSB BIT 1 = Risc RAM parity
1812          * LSB BIT 2 = Buffer Plus Module
1813          * LSB BIT 3 = Multi Chip Adapter
1814          * LSB BIT 4 = Internal connector
1815          * LSB BIT 5 =
1816          * LSB BIT 6 =
1817          * LSB BIT 7 =
1818          *
1819          * MSB BIT 0 =
1820          * MSB BIT 1 =
1821          * MSB BIT 2 =
1822          * MSB BIT 3 =
1823          * MSB BIT 4 =
1824          * MSB BIT 5 =
1825          * MSB BIT 6 =
1826          * MSB BIT 7 =
1827          */
1828         uint8_t adapter_features[2];
1829
1830         uint8_t reserved_4[16];
1831
1832         /* Subsystem vendor ID for ISP2200 */
1833         uint16_t subsystem_vendor_id_2200;
1834
1835         /* Subsystem device ID for ISP2200 */
1836         uint16_t subsystem_device_id_2200;
1837
1838         uint8_t  reserved_5;
1839         uint8_t  checksum;
1840 } nvram_t;
1841
1842 /*
1843  * ISP queue - response queue entry definition.
1844  */
1845 typedef struct {
1846         uint8_t         entry_type;             /* Entry type. */
1847         uint8_t         entry_count;            /* Entry count. */
1848         uint8_t         sys_define;             /* System defined. */
1849         uint8_t         entry_status;           /* Entry Status. */
1850         uint32_t        handle;                 /* System defined handle */
1851         uint8_t         data[52];
1852         uint32_t        signature;
1853 #define RESPONSE_PROCESSED      0xDEADDEAD      /* Signature */
1854 } response_t;
1855
1856 /*
1857  * ISP queue - ATIO queue entry definition.
1858  */
1859 struct atio {
1860         uint8_t         entry_type;             /* Entry type. */
1861         uint8_t         entry_count;            /* Entry count. */
1862         __le16          attr_n_length;
1863         uint8_t         data[56];
1864         uint32_t        signature;
1865 #define ATIO_PROCESSED 0xDEADDEAD               /* Signature */
1866 };
1867
1868 typedef union {
1869         __le16  extended;
1870         struct {
1871                 uint8_t reserved;
1872                 uint8_t standard;
1873         } id;
1874 } target_id_t;
1875
1876 #define SET_TARGET_ID(ha, to, from)                     \
1877 do {                                                    \
1878         if (HAS_EXTENDED_IDS(ha))                       \
1879                 to.extended = cpu_to_le16(from);        \
1880         else                                            \
1881                 to.id.standard = (uint8_t)from;         \
1882 } while (0)
1883
1884 /*
1885  * ISP queue - command entry structure definition.
1886  */
1887 #define COMMAND_TYPE    0x11            /* Command entry */
1888 typedef struct {
1889         uint8_t entry_type;             /* Entry type. */
1890         uint8_t entry_count;            /* Entry count. */
1891         uint8_t sys_define;             /* System defined. */
1892         uint8_t entry_status;           /* Entry Status. */
1893         uint32_t handle;                /* System handle. */
1894         target_id_t target;             /* SCSI ID */
1895         __le16  lun;                    /* SCSI LUN */
1896         __le16  control_flags;          /* Control flags. */
1897 #define CF_WRITE        BIT_6
1898 #define CF_READ         BIT_5
1899 #define CF_SIMPLE_TAG   BIT_3
1900 #define CF_ORDERED_TAG  BIT_2
1901 #define CF_HEAD_TAG     BIT_1
1902         uint16_t reserved_1;
1903         __le16  timeout;                /* Command timeout. */
1904         __le16  dseg_count;             /* Data segment count. */
1905         uint8_t scsi_cdb[MAX_CMDSZ];    /* SCSI command words. */
1906         __le32  byte_count;             /* Total byte count. */
1907         union {
1908                 struct dsd32 dsd32[3];
1909                 struct dsd64 dsd64[2];
1910         };
1911 } cmd_entry_t;
1912
1913 /*
1914  * ISP queue - 64-Bit addressing, command entry structure definition.
1915  */
1916 #define COMMAND_A64_TYPE        0x19    /* Command A64 entry */
1917 typedef struct {
1918         uint8_t entry_type;             /* Entry type. */
1919         uint8_t entry_count;            /* Entry count. */
1920         uint8_t sys_define;             /* System defined. */
1921         uint8_t entry_status;           /* Entry Status. */
1922         uint32_t handle;                /* System handle. */
1923         target_id_t target;             /* SCSI ID */
1924         __le16  lun;                    /* SCSI LUN */
1925         __le16  control_flags;          /* Control flags. */
1926         uint16_t reserved_1;
1927         __le16  timeout;                /* Command timeout. */
1928         __le16  dseg_count;             /* Data segment count. */
1929         uint8_t scsi_cdb[MAX_CMDSZ];    /* SCSI command words. */
1930         uint32_t byte_count;            /* Total byte count. */
1931         struct dsd64 dsd[2];
1932 } cmd_a64_entry_t, request_t;
1933
1934 /*
1935  * ISP queue - continuation entry structure definition.
1936  */
1937 #define CONTINUE_TYPE           0x02    /* Continuation entry. */
1938 typedef struct {
1939         uint8_t entry_type;             /* Entry type. */
1940         uint8_t entry_count;            /* Entry count. */
1941         uint8_t sys_define;             /* System defined. */
1942         uint8_t entry_status;           /* Entry Status. */
1943         uint32_t reserved;
1944         struct dsd32 dsd[7];
1945 } cont_entry_t;
1946
1947 /*
1948  * ISP queue - 64-Bit addressing, continuation entry structure definition.
1949  */
1950 #define CONTINUE_A64_TYPE       0x0A    /* Continuation A64 entry. */
1951 typedef struct {
1952         uint8_t entry_type;             /* Entry type. */
1953         uint8_t entry_count;            /* Entry count. */
1954         uint8_t sys_define;             /* System defined. */
1955         uint8_t entry_status;           /* Entry Status. */
1956         struct dsd64 dsd[5];
1957 } cont_a64_entry_t;
1958
1959 #define PO_MODE_DIF_INSERT      0
1960 #define PO_MODE_DIF_REMOVE      1
1961 #define PO_MODE_DIF_PASS        2
1962 #define PO_MODE_DIF_REPLACE     3
1963 #define PO_MODE_DIF_TCP_CKSUM   6
1964 #define PO_ENABLE_INCR_GUARD_SEED       BIT_3
1965 #define PO_DISABLE_GUARD_CHECK  BIT_4
1966 #define PO_DISABLE_INCR_REF_TAG BIT_5
1967 #define PO_DIS_HEADER_MODE      BIT_7
1968 #define PO_ENABLE_DIF_BUNDLING  BIT_8
1969 #define PO_DIS_FRAME_MODE       BIT_9
1970 #define PO_DIS_VALD_APP_ESC     BIT_10 /* Dis validation for escape tag/ffffh */
1971 #define PO_DIS_VALD_APP_REF_ESC BIT_11
1972
1973 #define PO_DIS_APP_TAG_REPL     BIT_12 /* disable REG Tag replacement */
1974 #define PO_DIS_REF_TAG_REPL     BIT_13
1975 #define PO_DIS_APP_TAG_VALD     BIT_14 /* disable REF Tag validation */
1976 #define PO_DIS_REF_TAG_VALD     BIT_15
1977
1978 /*
1979  * ISP queue - 64-Bit addressing, continuation crc entry structure definition.
1980  */
1981 struct crc_context {
1982         uint32_t handle;                /* System handle. */
1983         __le32 ref_tag;
1984         __le16 app_tag;
1985         uint8_t ref_tag_mask[4];        /* Validation/Replacement Mask*/
1986         uint8_t app_tag_mask[2];        /* Validation/Replacement Mask*/
1987         __le16 guard_seed;              /* Initial Guard Seed */
1988         __le16 prot_opts;               /* Requested Data Protection Mode */
1989         __le16 blk_size;                /* Data size in bytes */
1990         __le16  runt_blk_guard; /* Guard value for runt block (tape
1991                                          * only) */
1992         __le32 byte_count;              /* Total byte count/ total data
1993                                          * transfer count */
1994         union {
1995                 struct {
1996                         uint32_t        reserved_1;
1997                         uint16_t        reserved_2;
1998                         uint16_t        reserved_3;
1999                         uint32_t        reserved_4;
2000                         struct dsd64    data_dsd[1];
2001                         uint32_t        reserved_5[2];
2002                         uint32_t        reserved_6;
2003                 } nobundling;
2004                 struct {
2005                         __le32  dif_byte_count; /* Total DIF byte
2006                                                          * count */
2007                         uint16_t        reserved_1;
2008                         __le16  dseg_count;     /* Data segment count */
2009                         uint32_t        reserved_2;
2010                         struct dsd64    data_dsd[1];
2011                         struct dsd64    dif_dsd;
2012                 } bundling;
2013         } u;
2014
2015         struct fcp_cmnd fcp_cmnd;
2016         dma_addr_t      crc_ctx_dma;
2017         /* List of DMA context transfers */
2018         struct list_head dsd_list;
2019
2020         /* List of DIF Bundling context DMA address */
2021         struct list_head ldif_dsd_list;
2022         u8 no_ldif_dsd;
2023
2024         struct list_head ldif_dma_hndl_list;
2025         u32 dif_bundl_len;
2026         u8 no_dif_bundl;
2027         /* This structure should not exceed 512 bytes */
2028 };
2029
2030 #define CRC_CONTEXT_LEN_FW      (offsetof(struct crc_context, fcp_cmnd.lun))
2031 #define CRC_CONTEXT_FCPCMND_OFF (offsetof(struct crc_context, fcp_cmnd.lun))
2032
2033 /*
2034  * ISP queue - status entry structure definition.
2035  */
2036 #define STATUS_TYPE     0x03            /* Status entry. */
2037 typedef struct {
2038         uint8_t entry_type;             /* Entry type. */
2039         uint8_t entry_count;            /* Entry count. */
2040         uint8_t sys_define;             /* System defined. */
2041         uint8_t entry_status;           /* Entry Status. */
2042         uint32_t handle;                /* System handle. */
2043         __le16  scsi_status;            /* SCSI status. */
2044         __le16  comp_status;            /* Completion status. */
2045         __le16  state_flags;            /* State flags. */
2046         __le16  status_flags;           /* Status flags. */
2047         __le16  rsp_info_len;           /* Response Info Length. */
2048         __le16  req_sense_length;       /* Request sense data length. */
2049         __le32  residual_length;        /* Residual transfer length. */
2050         uint8_t rsp_info[8];            /* FCP response information. */
2051         uint8_t req_sense_data[32];     /* Request sense data. */
2052 } sts_entry_t;
2053
2054 /*
2055  * Status entry entry status
2056  */
2057 #define RF_RQ_DMA_ERROR BIT_6           /* Request Queue DMA error. */
2058 #define RF_INV_E_ORDER  BIT_5           /* Invalid entry order. */
2059 #define RF_INV_E_COUNT  BIT_4           /* Invalid entry count. */
2060 #define RF_INV_E_PARAM  BIT_3           /* Invalid entry parameter. */
2061 #define RF_INV_E_TYPE   BIT_2           /* Invalid entry type. */
2062 #define RF_BUSY         BIT_1           /* Busy */
2063 #define RF_MASK         (RF_RQ_DMA_ERROR | RF_INV_E_ORDER | RF_INV_E_COUNT | \
2064                          RF_INV_E_PARAM | RF_INV_E_TYPE | RF_BUSY)
2065 #define RF_MASK_24XX    (RF_INV_E_ORDER | RF_INV_E_COUNT | RF_INV_E_PARAM | \
2066                          RF_INV_E_TYPE)
2067
2068 /*
2069  * Status entry SCSI status bit definitions.
2070  */
2071 #define SS_MASK                         0xfff   /* Reserved bits BIT_12-BIT_15*/
2072 #define SS_RESIDUAL_UNDER               BIT_11
2073 #define SS_RESIDUAL_OVER                BIT_10
2074 #define SS_SENSE_LEN_VALID              BIT_9
2075 #define SS_RESPONSE_INFO_LEN_VALID      BIT_8
2076 #define SS_SCSI_STATUS_BYTE     0xff
2077
2078 #define SS_RESERVE_CONFLICT             (BIT_4 | BIT_3)
2079 #define SS_BUSY_CONDITION               BIT_3
2080 #define SS_CONDITION_MET                BIT_2
2081 #define SS_CHECK_CONDITION              BIT_1
2082
2083 /*
2084  * Status entry completion status
2085  */
2086 #define CS_COMPLETE             0x0     /* No errors */
2087 #define CS_INCOMPLETE           0x1     /* Incomplete transfer of cmd. */
2088 #define CS_DMA                  0x2     /* A DMA direction error. */
2089 #define CS_TRANSPORT            0x3     /* Transport error. */
2090 #define CS_RESET                0x4     /* SCSI bus reset occurred */
2091 #define CS_ABORTED              0x5     /* System aborted command. */
2092 #define CS_TIMEOUT              0x6     /* Timeout error. */
2093 #define CS_DATA_OVERRUN         0x7     /* Data overrun. */
2094 #define CS_DIF_ERROR            0xC     /* DIF error detected  */
2095
2096 #define CS_DATA_UNDERRUN        0x15    /* Data Underrun. */
2097 #define CS_QUEUE_FULL           0x1C    /* Queue Full. */
2098 #define CS_PORT_UNAVAILABLE     0x28    /* Port unavailable */
2099                                         /* (selection timeout) */
2100 #define CS_PORT_LOGGED_OUT      0x29    /* Port Logged Out */
2101 #define CS_PORT_CONFIG_CHG      0x2A    /* Port Configuration Changed */
2102 #define CS_PORT_BUSY            0x2B    /* Port Busy */
2103 #define CS_COMPLETE_CHKCOND     0x30    /* Error? */
2104 #define CS_IOCB_ERROR           0x31    /* Generic error for IOCB request
2105                                            failure */
2106 #define CS_REJECT_RECEIVED      0x4E    /* Reject received */
2107 #define CS_BAD_PAYLOAD          0x80    /* Driver defined */
2108 #define CS_UNKNOWN              0x81    /* Driver defined */
2109 #define CS_RETRY                0x82    /* Driver defined */
2110 #define CS_LOOP_DOWN_ABORT      0x83    /* Driver defined */
2111
2112 #define CS_BIDIR_RD_OVERRUN                     0x700
2113 #define CS_BIDIR_RD_WR_OVERRUN                  0x707
2114 #define CS_BIDIR_RD_OVERRUN_WR_UNDERRUN         0x715
2115 #define CS_BIDIR_RD_UNDERRUN                    0x1500
2116 #define CS_BIDIR_RD_UNDERRUN_WR_OVERRUN         0x1507
2117 #define CS_BIDIR_RD_WR_UNDERRUN                 0x1515
2118 #define CS_BIDIR_DMA                            0x200
2119 /*
2120  * Status entry status flags
2121  */
2122 #define SF_ABTS_TERMINATED      BIT_10
2123 #define SF_LOGOUT_SENT          BIT_13
2124
2125 /*
2126  * ISP queue - status continuation entry structure definition.
2127  */
2128 #define STATUS_CONT_TYPE        0x10    /* Status continuation entry. */
2129 typedef struct {
2130         uint8_t entry_type;             /* Entry type. */
2131         uint8_t entry_count;            /* Entry count. */
2132         uint8_t sys_define;             /* System defined. */
2133         uint8_t entry_status;           /* Entry Status. */
2134         uint8_t data[60];               /* data */
2135 } sts_cont_entry_t;
2136
2137 /*
2138  * ISP queue -  RIO Type 1 status entry (32 bit I/O entry handles)
2139  *              structure definition.
2140  */
2141 #define STATUS_TYPE_21 0x21             /* Status entry. */
2142 typedef struct {
2143         uint8_t entry_type;             /* Entry type. */
2144         uint8_t entry_count;            /* Entry count. */
2145         uint8_t handle_count;           /* Handle count. */
2146         uint8_t entry_status;           /* Entry Status. */
2147         uint32_t handle[15];            /* System handles. */
2148 } sts21_entry_t;
2149
2150 /*
2151  * ISP queue -  RIO Type 2 status entry (16 bit I/O entry handles)
2152  *              structure definition.
2153  */
2154 #define STATUS_TYPE_22  0x22            /* Status entry. */
2155 typedef struct {
2156         uint8_t entry_type;             /* Entry type. */
2157         uint8_t entry_count;            /* Entry count. */
2158         uint8_t handle_count;           /* Handle count. */
2159         uint8_t entry_status;           /* Entry Status. */
2160         uint16_t handle[30];            /* System handles. */
2161 } sts22_entry_t;
2162
2163 /*
2164  * ISP queue - marker entry structure definition.
2165  */
2166 #define MARKER_TYPE     0x04            /* Marker entry. */
2167 typedef struct {
2168         uint8_t entry_type;             /* Entry type. */
2169         uint8_t entry_count;            /* Entry count. */
2170         uint8_t handle_count;           /* Handle count. */
2171         uint8_t entry_status;           /* Entry Status. */
2172         uint32_t sys_define_2;          /* System defined. */
2173         target_id_t target;             /* SCSI ID */
2174         uint8_t modifier;               /* Modifier (7-0). */
2175 #define MK_SYNC_ID_LUN  0               /* Synchronize ID/LUN */
2176 #define MK_SYNC_ID      1               /* Synchronize ID */
2177 #define MK_SYNC_ALL     2               /* Synchronize all ID/LUN */
2178 #define MK_SYNC_LIP     3               /* Synchronize all ID/LUN, */
2179                                         /* clear port changed, */
2180                                         /* use sequence number. */
2181         uint8_t reserved_1;
2182         __le16  sequence_number;        /* Sequence number of event */
2183         __le16  lun;                    /* SCSI LUN */
2184         uint8_t reserved_2[48];
2185 } mrk_entry_t;
2186
2187 /*
2188  * ISP queue - Management Server entry structure definition.
2189  */
2190 #define MS_IOCB_TYPE            0x29    /* Management Server IOCB entry */
2191 typedef struct {
2192         uint8_t entry_type;             /* Entry type. */
2193         uint8_t entry_count;            /* Entry count. */
2194         uint8_t handle_count;           /* Handle count. */
2195         uint8_t entry_status;           /* Entry Status. */
2196         uint32_t handle1;               /* System handle. */
2197         target_id_t loop_id;
2198         __le16  status;
2199         __le16  control_flags;          /* Control flags. */
2200         uint16_t reserved2;
2201         __le16  timeout;
2202         __le16  cmd_dsd_count;
2203         __le16  total_dsd_count;
2204         uint8_t type;
2205         uint8_t r_ctl;
2206         __le16  rx_id;
2207         uint16_t reserved3;
2208         uint32_t handle2;
2209         __le32  rsp_bytecount;
2210         __le32  req_bytecount;
2211         struct dsd64 req_dsd;
2212         struct dsd64 rsp_dsd;
2213 } ms_iocb_entry_t;
2214
2215 #define SCM_EDC_ACC_RECEIVED            BIT_6
2216 #define SCM_RDF_ACC_RECEIVED            BIT_7
2217
2218 /*
2219  * ISP queue - Mailbox Command entry structure definition.
2220  */
2221 #define MBX_IOCB_TYPE   0x39
2222 struct mbx_entry {
2223         uint8_t entry_type;
2224         uint8_t entry_count;
2225         uint8_t sys_define1;
2226         /* Use sys_define1 for source type */
2227 #define SOURCE_SCSI     0x00
2228 #define SOURCE_IP       0x01
2229 #define SOURCE_VI       0x02
2230 #define SOURCE_SCTP     0x03
2231 #define SOURCE_MP       0x04
2232 #define SOURCE_MPIOCTL  0x05
2233 #define SOURCE_ASYNC_IOCB 0x07
2234
2235         uint8_t entry_status;
2236
2237         uint32_t handle;
2238         target_id_t loop_id;
2239
2240         __le16  status;
2241         __le16  state_flags;
2242         __le16  status_flags;
2243
2244         uint32_t sys_define2[2];
2245
2246         __le16  mb0;
2247         __le16  mb1;
2248         __le16  mb2;
2249         __le16  mb3;
2250         __le16  mb6;
2251         __le16  mb7;
2252         __le16  mb9;
2253         __le16  mb10;
2254         uint32_t reserved_2[2];
2255         uint8_t node_name[WWN_SIZE];
2256         uint8_t port_name[WWN_SIZE];
2257 };
2258
2259 #ifndef IMMED_NOTIFY_TYPE
2260 #define IMMED_NOTIFY_TYPE 0x0D          /* Immediate notify entry. */
2261 /*
2262  * ISP queue -  immediate notify entry structure definition.
2263  *              This is sent by the ISP to the Target driver.
2264  *              This IOCB would have report of events sent by the
2265  *              initiator, that needs to be handled by the target
2266  *              driver immediately.
2267  */
2268 struct imm_ntfy_from_isp {
2269         uint8_t  entry_type;                /* Entry type. */
2270         uint8_t  entry_count;               /* Entry count. */
2271         uint8_t  sys_define;                /* System defined. */
2272         uint8_t  entry_status;              /* Entry Status. */
2273         union {
2274                 struct {
2275                         __le32  sys_define_2; /* System defined. */
2276                         target_id_t target;
2277                         __le16  lun;
2278                         uint8_t  target_id;
2279                         uint8_t  reserved_1;
2280                         __le16  status_modifier;
2281                         __le16  status;
2282                         __le16  task_flags;
2283                         __le16  seq_id;
2284                         __le16  srr_rx_id;
2285                         __le32  srr_rel_offs;
2286                         __le16  srr_ui;
2287 #define SRR_IU_DATA_IN  0x1
2288 #define SRR_IU_DATA_OUT 0x5
2289 #define SRR_IU_STATUS   0x7
2290                         __le16  srr_ox_id;
2291                         uint8_t reserved_2[28];
2292                 } isp2x;
2293                 struct {
2294                         uint32_t reserved;
2295                         __le16  nport_handle;
2296                         uint16_t reserved_2;
2297                         __le16  flags;
2298 #define NOTIFY24XX_FLAGS_GLOBAL_TPRLO   BIT_1
2299 #define NOTIFY24XX_FLAGS_PUREX_IOCB     BIT_0
2300                         __le16  srr_rx_id;
2301                         __le16  status;
2302                         uint8_t  status_subcode;
2303                         uint8_t  fw_handle;
2304                         __le32  exchange_address;
2305                         __le32  srr_rel_offs;
2306                         __le16  srr_ui;
2307                         __le16  srr_ox_id;
2308                         union {
2309                                 struct {
2310                                         uint8_t node_name[8];
2311                                 } plogi; /* PLOGI/ADISC/PDISC */
2312                                 struct {
2313                                         /* PRLI word 3 bit 0-15 */
2314                                         __le16  wd3_lo;
2315                                         uint8_t resv0[6];
2316                                 } prli;
2317                                 struct {
2318                                         uint8_t port_id[3];
2319                                         uint8_t resv1;
2320                                         __le16  nport_handle;
2321                                         uint16_t resv2;
2322                                 } req_els;
2323                         } u;
2324                         uint8_t port_name[8];
2325                         uint8_t resv3[3];
2326                         uint8_t  vp_index;
2327                         uint32_t reserved_5;
2328                         uint8_t  port_id[3];
2329                         uint8_t  reserved_6;
2330                 } isp24;
2331         } u;
2332         uint16_t reserved_7;
2333         __le16  ox_id;
2334 } __packed;
2335 #endif
2336
2337 /*
2338  * ISP request and response queue entry sizes
2339  */
2340 #define RESPONSE_ENTRY_SIZE     (sizeof(response_t))
2341 #define REQUEST_ENTRY_SIZE      (sizeof(request_t))
2342
2343
2344
2345 /*
2346  * Switch info gathering structure.
2347  */
2348 typedef struct {
2349         port_id_t d_id;
2350         uint8_t node_name[WWN_SIZE];
2351         uint8_t port_name[WWN_SIZE];
2352         uint8_t fabric_port_name[WWN_SIZE];
2353         uint16_t fp_speed;
2354         uint8_t fc4_type;
2355         uint8_t fc4_features;
2356 } sw_info_t;
2357
2358 /* FCP-4 types */
2359 #define FC4_TYPE_FCP_SCSI       0x08
2360 #define FC4_TYPE_NVME           0x28
2361 #define FC4_TYPE_OTHER          0x0
2362 #define FC4_TYPE_UNKNOWN        0xff
2363
2364 /* mailbox command 4G & above */
2365 struct mbx_24xx_entry {
2366         uint8_t         entry_type;
2367         uint8_t         entry_count;
2368         uint8_t         sys_define1;
2369         uint8_t         entry_status;
2370         uint32_t        handle;
2371         uint16_t        mb[28];
2372 };
2373
2374 #define IOCB_SIZE 64
2375
2376 /*
2377  * Fibre channel port type.
2378  */
2379 typedef enum {
2380         FCT_UNKNOWN,
2381         FCT_RSCN,
2382         FCT_SWITCH,
2383         FCT_BROADCAST,
2384         FCT_INITIATOR,
2385         FCT_TARGET,
2386         FCT_NVME_INITIATOR = 0x10,
2387         FCT_NVME_TARGET = 0x20,
2388         FCT_NVME_DISCOVERY = 0x40,
2389         FCT_NVME = 0xf0,
2390 } fc_port_type_t;
2391
2392 enum qla_sess_deletion {
2393         QLA_SESS_DELETION_NONE          = 0,
2394         QLA_SESS_DELETION_IN_PROGRESS,
2395         QLA_SESS_DELETED,
2396 };
2397
2398 enum qlt_plogi_link_t {
2399         QLT_PLOGI_LINK_SAME_WWN,
2400         QLT_PLOGI_LINK_CONFLICT,
2401         QLT_PLOGI_LINK_MAX
2402 };
2403
2404 struct qlt_plogi_ack_t {
2405         struct list_head        list;
2406         struct imm_ntfy_from_isp iocb;
2407         port_id_t       id;
2408         int             ref_count;
2409         void            *fcport;
2410 };
2411
2412 struct ct_sns_desc {
2413         struct ct_sns_pkt       *ct_sns;
2414         dma_addr_t              ct_sns_dma;
2415 };
2416
2417 enum discovery_state {
2418         DSC_DELETED,
2419         DSC_GNN_ID,
2420         DSC_GNL,
2421         DSC_LOGIN_PEND,
2422         DSC_LOGIN_FAILED,
2423         DSC_GPDB,
2424         DSC_UPD_FCPORT,
2425         DSC_LOGIN_COMPLETE,
2426         DSC_ADISC,
2427         DSC_DELETE_PEND,
2428         DSC_LOGIN_AUTH_PEND,
2429 };
2430
2431 enum login_state {      /* FW control Target side */
2432         DSC_LS_LLIOCB_SENT = 2,
2433         DSC_LS_PLOGI_PEND,
2434         DSC_LS_PLOGI_COMP,
2435         DSC_LS_PRLI_PEND,
2436         DSC_LS_PRLI_COMP,
2437         DSC_LS_PORT_UNAVAIL,
2438         DSC_LS_PRLO_PEND = 9,
2439         DSC_LS_LOGO_PEND,
2440 };
2441
2442 enum rscn_addr_format {
2443         RSCN_PORT_ADDR,
2444         RSCN_AREA_ADDR,
2445         RSCN_DOM_ADDR,
2446         RSCN_FAB_ADDR,
2447 };
2448
2449 /*
2450  * Fibre channel port structure.
2451  */
2452 typedef struct fc_port {
2453         struct list_head list;
2454         struct scsi_qla_host *vha;
2455
2456         unsigned int conf_compl_supported:1;
2457         unsigned int deleted:2;
2458         unsigned int free_pending:1;
2459         unsigned int local:1;
2460         unsigned int logout_on_delete:1;
2461         unsigned int logo_ack_needed:1;
2462         unsigned int keep_nport_handle:1;
2463         unsigned int send_els_logo:1;
2464         unsigned int login_pause:1;
2465         unsigned int login_succ:1;
2466         unsigned int query:1;
2467         unsigned int id_changed:1;
2468         unsigned int scan_needed:1;
2469         unsigned int n2n_flag:1;
2470         unsigned int explicit_logout:1;
2471         unsigned int prli_pend_timer:1;
2472         uint8_t nvme_flag;
2473
2474         uint8_t node_name[WWN_SIZE];
2475         uint8_t port_name[WWN_SIZE];
2476         port_id_t d_id;
2477         uint16_t loop_id;
2478         uint16_t old_loop_id;
2479
2480         struct completion nvme_del_done;
2481         uint32_t nvme_prli_service_param;
2482 #define NVME_PRLI_SP_PI_CTRL    BIT_9
2483 #define NVME_PRLI_SP_SLER       BIT_8
2484 #define NVME_PRLI_SP_CONF       BIT_7
2485 #define NVME_PRLI_SP_INITIATOR  BIT_5
2486 #define NVME_PRLI_SP_TARGET     BIT_4
2487 #define NVME_PRLI_SP_DISCOVERY  BIT_3
2488 #define NVME_PRLI_SP_FIRST_BURST        BIT_0
2489
2490         uint32_t nvme_first_burst_size;
2491 #define NVME_FLAG_REGISTERED 4
2492 #define NVME_FLAG_DELETING 2
2493 #define NVME_FLAG_RESETTING 1
2494
2495         struct fc_port *conflict;
2496         unsigned char logout_completed;
2497         int generation;
2498
2499         struct se_session *se_sess;
2500         struct list_head sess_cmd_list;
2501         spinlock_t sess_cmd_lock;
2502         struct kref sess_kref;
2503         struct qla_tgt *tgt;
2504         unsigned long expires;
2505         struct list_head del_list_entry;
2506         struct work_struct free_work;
2507         struct work_struct reg_work;
2508         uint64_t jiffies_at_registration;
2509         unsigned long prli_expired;
2510         struct qlt_plogi_ack_t *plogi_link[QLT_PLOGI_LINK_MAX];
2511
2512         uint16_t tgt_id;
2513         uint16_t old_tgt_id;
2514         uint16_t sec_since_registration;
2515
2516         uint8_t fcp_prio;
2517
2518         uint8_t fabric_port_name[WWN_SIZE];
2519         uint16_t fp_speed;
2520
2521         fc_port_type_t port_type;
2522
2523         atomic_t state;
2524         uint32_t flags;
2525
2526         int login_retry;
2527
2528         struct fc_rport *rport, *drport;
2529         u32 supported_classes;
2530
2531         uint8_t fc4_type;
2532         uint8_t fc4_features;
2533         uint8_t scan_state;
2534
2535         unsigned long last_queue_full;
2536         unsigned long last_ramp_up;
2537
2538         uint16_t port_id;
2539
2540         struct nvme_fc_remote_port *nvme_remote_port;
2541
2542         unsigned long retry_delay_timestamp;
2543         struct qla_tgt_sess *tgt_session;
2544         struct ct_sns_desc ct_desc;
2545         enum discovery_state disc_state;
2546         atomic_t shadow_disc_state;
2547         enum discovery_state next_disc_state;
2548         enum login_state fw_login_state;
2549         unsigned long dm_login_expire;
2550         unsigned long plogi_nack_done_deadline;
2551
2552         u32 login_gen, last_login_gen;
2553         u32 rscn_gen, last_rscn_gen;
2554         u32 chip_reset;
2555         struct list_head gnl_entry;
2556         struct work_struct del_work;
2557         u8 iocb[IOCB_SIZE];
2558         u8 current_login_state;
2559         u8 last_login_state;
2560         u16 n2n_link_reset_cnt;
2561         u16 n2n_chip_reset;
2562
2563         struct dentry *dfs_rport_dir;
2564
2565         u64 tgt_short_link_down_cnt;
2566         u64 tgt_link_down_time;
2567         u64 dev_loss_tmo;
2568         /*
2569          * EDIF parameters for encryption.
2570          */
2571         struct {
2572                 uint32_t        enable:1;       /* device is edif enabled/req'd */
2573                 uint32_t        app_stop:2;
2574                 uint32_t        app_started:1;
2575                 uint32_t        secured_login:1;
2576                 uint32_t        app_sess_online:1;
2577                 uint32_t        tx_rekey_cnt;
2578                 uint32_t        rx_rekey_cnt;
2579                 uint64_t        tx_bytes;
2580                 uint64_t        rx_bytes;
2581                 uint8_t         non_secured_login;
2582                 uint8_t         auth_state;
2583                 uint16_t        rekey_cnt;
2584         } edif;
2585 } fc_port_t;
2586
2587 enum {
2588         FC4_PRIORITY_NVME = 1,
2589         FC4_PRIORITY_FCP  = 2,
2590 };
2591
2592 #define QLA_FCPORT_SCAN         1
2593 #define QLA_FCPORT_FOUND        2
2594
2595 struct event_arg {
2596         fc_port_t               *fcport;
2597         srb_t                   *sp;
2598         port_id_t               id;
2599         u16                     data[2], rc;
2600         u8                      port_name[WWN_SIZE];
2601         u32                     iop[2];
2602 };
2603
2604 #include "qla_mr.h"
2605
2606 /*
2607  * Fibre channel port/lun states.
2608  */
2609 #define FCS_UNCONFIGURED        1
2610 #define FCS_DEVICE_DEAD         2
2611 #define FCS_DEVICE_LOST         3
2612 #define FCS_ONLINE              4
2613
2614 extern const char *const port_state_str[5];
2615
2616 static const char * const port_dstate_str[] = {
2617         "DELETED",
2618         "GNN_ID",
2619         "GNL",
2620         "LOGIN_PEND",
2621         "LOGIN_FAILED",
2622         "GPDB",
2623         "UPD_FCPORT",
2624         "LOGIN_COMPLETE",
2625         "ADISC",
2626         "DELETE_PEND"
2627 };
2628
2629 /*
2630  * FC port flags.
2631  */
2632 #define FCF_FABRIC_DEVICE       BIT_0
2633 #define FCF_LOGIN_NEEDED        BIT_1
2634 #define FCF_FCP2_DEVICE         BIT_2
2635 #define FCF_ASYNC_SENT          BIT_3
2636 #define FCF_CONF_COMP_SUPPORTED BIT_4
2637 #define FCF_ASYNC_ACTIVE        BIT_5
2638 #define FCF_FCSP_DEVICE         BIT_6
2639
2640 /* No loop ID flag. */
2641 #define FC_NO_LOOP_ID           0x1000
2642
2643 /*
2644  * FC-CT interface
2645  *
2646  * NOTE: All structures are big-endian in form.
2647  */
2648
2649 #define CT_REJECT_RESPONSE      0x8001
2650 #define CT_ACCEPT_RESPONSE      0x8002
2651 #define CT_REASON_INVALID_COMMAND_CODE          0x01
2652 #define CT_REASON_CANNOT_PERFORM                0x09
2653 #define CT_REASON_COMMAND_UNSUPPORTED           0x0b
2654 #define CT_EXPL_ALREADY_REGISTERED              0x10
2655 #define CT_EXPL_HBA_ATTR_NOT_REGISTERED         0x11
2656 #define CT_EXPL_MULTIPLE_HBA_ATTR               0x12
2657 #define CT_EXPL_INVALID_HBA_BLOCK_LENGTH        0x13
2658 #define CT_EXPL_MISSING_REQ_HBA_ATTR            0x14
2659 #define CT_EXPL_PORT_NOT_REGISTERED_            0x15
2660 #define CT_EXPL_MISSING_HBA_ID_PORT_LIST        0x16
2661 #define CT_EXPL_HBA_NOT_REGISTERED              0x17
2662 #define CT_EXPL_PORT_ATTR_NOT_REGISTERED        0x20
2663 #define CT_EXPL_PORT_NOT_REGISTERED             0x21
2664 #define CT_EXPL_MULTIPLE_PORT_ATTR              0x22
2665 #define CT_EXPL_INVALID_PORT_BLOCK_LENGTH       0x23
2666
2667 #define NS_N_PORT_TYPE  0x01
2668 #define NS_NL_PORT_TYPE 0x02
2669 #define NS_NX_PORT_TYPE 0x7F
2670
2671 #define GA_NXT_CMD      0x100
2672 #define GA_NXT_REQ_SIZE (16 + 4)
2673 #define GA_NXT_RSP_SIZE (16 + 620)
2674
2675 #define GPN_FT_CMD      0x172
2676 #define GPN_FT_REQ_SIZE (16 + 4)
2677 #define GNN_FT_CMD      0x173
2678 #define GNN_FT_REQ_SIZE (16 + 4)
2679
2680 #define GID_PT_CMD      0x1A1
2681 #define GID_PT_REQ_SIZE (16 + 4)
2682
2683 #define GPN_ID_CMD      0x112
2684 #define GPN_ID_REQ_SIZE (16 + 4)
2685 #define GPN_ID_RSP_SIZE (16 + 8)
2686
2687 #define GNN_ID_CMD      0x113
2688 #define GNN_ID_REQ_SIZE (16 + 4)
2689 #define GNN_ID_RSP_SIZE (16 + 8)
2690
2691 #define GFT_ID_CMD      0x117
2692 #define GFT_ID_REQ_SIZE (16 + 4)
2693 #define GFT_ID_RSP_SIZE (16 + 32)
2694
2695 #define GID_PN_CMD 0x121
2696 #define GID_PN_REQ_SIZE (16 + 8)
2697 #define GID_PN_RSP_SIZE (16 + 4)
2698
2699 #define RFT_ID_CMD      0x217
2700 #define RFT_ID_REQ_SIZE (16 + 4 + 32)
2701 #define RFT_ID_RSP_SIZE 16
2702
2703 #define RFF_ID_CMD      0x21F
2704 #define RFF_ID_REQ_SIZE (16 + 4 + 2 + 1 + 1)
2705 #define RFF_ID_RSP_SIZE 16
2706
2707 #define RNN_ID_CMD      0x213
2708 #define RNN_ID_REQ_SIZE (16 + 4 + 8)
2709 #define RNN_ID_RSP_SIZE 16
2710
2711 #define RSNN_NN_CMD      0x239
2712 #define RSNN_NN_REQ_SIZE (16 + 8 + 1 + 255)
2713 #define RSNN_NN_RSP_SIZE 16
2714
2715 #define GFPN_ID_CMD     0x11C
2716 #define GFPN_ID_REQ_SIZE (16 + 4)
2717 #define GFPN_ID_RSP_SIZE (16 + 8)
2718
2719 #define GPSC_CMD        0x127
2720 #define GPSC_REQ_SIZE   (16 + 8)
2721 #define GPSC_RSP_SIZE   (16 + 2 + 2)
2722
2723 #define GFF_ID_CMD      0x011F
2724 #define GFF_ID_REQ_SIZE (16 + 4)
2725 #define GFF_ID_RSP_SIZE (16 + 128)
2726
2727 /*
2728  * FDMI HBA attribute types.
2729  */
2730 #define FDMI1_HBA_ATTR_COUNT                    9
2731 #define FDMI2_HBA_ATTR_COUNT                    17
2732
2733 #define FDMI_HBA_NODE_NAME                      0x1
2734 #define FDMI_HBA_MANUFACTURER                   0x2
2735 #define FDMI_HBA_SERIAL_NUMBER                  0x3
2736 #define FDMI_HBA_MODEL                          0x4
2737 #define FDMI_HBA_MODEL_DESCRIPTION              0x5
2738 #define FDMI_HBA_HARDWARE_VERSION               0x6
2739 #define FDMI_HBA_DRIVER_VERSION                 0x7
2740 #define FDMI_HBA_OPTION_ROM_VERSION             0x8
2741 #define FDMI_HBA_FIRMWARE_VERSION               0x9
2742 #define FDMI_HBA_OS_NAME_AND_VERSION            0xa
2743 #define FDMI_HBA_MAXIMUM_CT_PAYLOAD_LENGTH      0xb
2744
2745 #define FDMI_HBA_NODE_SYMBOLIC_NAME             0xc
2746 #define FDMI_HBA_VENDOR_SPECIFIC_INFO           0xd
2747 #define FDMI_HBA_NUM_PORTS                      0xe
2748 #define FDMI_HBA_FABRIC_NAME                    0xf
2749 #define FDMI_HBA_BOOT_BIOS_NAME                 0x10
2750 #define FDMI_HBA_VENDOR_IDENTIFIER              0xe0
2751
2752 struct ct_fdmi_hba_attr {
2753         __be16  type;
2754         __be16  len;
2755         union {
2756                 uint8_t node_name[WWN_SIZE];
2757                 uint8_t manufacturer[64];
2758                 uint8_t serial_num[32];
2759                 uint8_t model[16+1];
2760                 uint8_t model_desc[80];
2761                 uint8_t hw_version[32];
2762                 uint8_t driver_version[32];
2763                 uint8_t orom_version[16];
2764                 uint8_t fw_version[32];
2765                 uint8_t os_version[128];
2766                 __be32   max_ct_len;
2767
2768                 uint8_t sym_name[256];
2769                 __be32   vendor_specific_info;
2770                 __be32   num_ports;
2771                 uint8_t fabric_name[WWN_SIZE];
2772                 uint8_t bios_name[32];
2773                 uint8_t vendor_identifier[8];
2774         } a;
2775 };
2776
2777 struct ct_fdmi1_hba_attributes {
2778         __be32  count;
2779         struct ct_fdmi_hba_attr entry[FDMI1_HBA_ATTR_COUNT];
2780 };
2781
2782 struct ct_fdmi2_hba_attributes {
2783         __be32  count;
2784         struct ct_fdmi_hba_attr entry[FDMI2_HBA_ATTR_COUNT];
2785 };
2786
2787 /*
2788  * FDMI Port attribute types.
2789  */
2790 #define FDMI1_PORT_ATTR_COUNT           6
2791 #define FDMI2_PORT_ATTR_COUNT           16
2792 #define FDMI2_SMARTSAN_PORT_ATTR_COUNT  23
2793
2794 #define FDMI_PORT_FC4_TYPES             0x1
2795 #define FDMI_PORT_SUPPORT_SPEED         0x2
2796 #define FDMI_PORT_CURRENT_SPEED         0x3
2797 #define FDMI_PORT_MAX_FRAME_SIZE        0x4
2798 #define FDMI_PORT_OS_DEVICE_NAME        0x5
2799 #define FDMI_PORT_HOST_NAME             0x6
2800
2801 #define FDMI_PORT_NODE_NAME             0x7
2802 #define FDMI_PORT_NAME                  0x8
2803 #define FDMI_PORT_SYM_NAME              0x9
2804 #define FDMI_PORT_TYPE                  0xa
2805 #define FDMI_PORT_SUPP_COS              0xb
2806 #define FDMI_PORT_FABRIC_NAME           0xc
2807 #define FDMI_PORT_FC4_TYPE              0xd
2808 #define FDMI_PORT_STATE                 0x101
2809 #define FDMI_PORT_COUNT                 0x102
2810 #define FDMI_PORT_IDENTIFIER            0x103
2811
2812 #define FDMI_SMARTSAN_SERVICE           0xF100
2813 #define FDMI_SMARTSAN_GUID              0xF101
2814 #define FDMI_SMARTSAN_VERSION           0xF102
2815 #define FDMI_SMARTSAN_PROD_NAME         0xF103
2816 #define FDMI_SMARTSAN_PORT_INFO         0xF104
2817 #define FDMI_SMARTSAN_QOS_SUPPORT       0xF105
2818 #define FDMI_SMARTSAN_SECURITY_SUPPORT  0xF106
2819
2820 #define FDMI_PORT_SPEED_1GB             0x1
2821 #define FDMI_PORT_SPEED_2GB             0x2
2822 #define FDMI_PORT_SPEED_10GB            0x4
2823 #define FDMI_PORT_SPEED_4GB             0x8
2824 #define FDMI_PORT_SPEED_8GB             0x10
2825 #define FDMI_PORT_SPEED_16GB            0x20
2826 #define FDMI_PORT_SPEED_32GB            0x40
2827 #define FDMI_PORT_SPEED_64GB            0x80
2828 #define FDMI_PORT_SPEED_UNKNOWN         0x8000
2829
2830 #define FC_CLASS_2      0x04
2831 #define FC_CLASS_3      0x08
2832 #define FC_CLASS_2_3    0x0C
2833
2834 struct ct_fdmi_port_attr {
2835         __be16  type;
2836         __be16  len;
2837         union {
2838                 uint8_t fc4_types[32];
2839                 __be32  sup_speed;
2840                 __be32  cur_speed;
2841                 __be32  max_frame_size;
2842                 uint8_t os_dev_name[32];
2843                 uint8_t host_name[256];
2844
2845                 uint8_t node_name[WWN_SIZE];
2846                 uint8_t port_name[WWN_SIZE];
2847                 uint8_t port_sym_name[128];
2848                 __be32  port_type;
2849                 __be32  port_supported_cos;
2850                 uint8_t fabric_name[WWN_SIZE];
2851                 uint8_t port_fc4_type[32];
2852                 __be32   port_state;
2853                 __be32   num_ports;
2854                 __be32   port_id;
2855
2856                 uint8_t smartsan_service[24];
2857                 uint8_t smartsan_guid[16];
2858                 uint8_t smartsan_version[24];
2859                 uint8_t smartsan_prod_name[16];
2860                 __be32   smartsan_port_info;
2861                 __be32   smartsan_qos_support;
2862                 __be32   smartsan_security_support;
2863         } a;
2864 };
2865
2866 struct ct_fdmi1_port_attributes {
2867         __be32   count;
2868         struct ct_fdmi_port_attr entry[FDMI1_PORT_ATTR_COUNT];
2869 };
2870
2871 struct ct_fdmi2_port_attributes {
2872         __be32  count;
2873         struct ct_fdmi_port_attr entry[FDMI2_PORT_ATTR_COUNT];
2874 };
2875
2876 #define FDMI_ATTR_TYPELEN(obj) \
2877         (sizeof((obj)->type) + sizeof((obj)->len))
2878
2879 #define FDMI_ATTR_ALIGNMENT(len) \
2880         (4 - ((len) & 3))
2881
2882 /* FDMI register call options */
2883 #define CALLOPT_FDMI1           0
2884 #define CALLOPT_FDMI2           1
2885 #define CALLOPT_FDMI2_SMARTSAN  2
2886
2887 /* FDMI definitions. */
2888 #define GRHL_CMD        0x100
2889 #define GHAT_CMD        0x101
2890 #define GRPL_CMD        0x102
2891 #define GPAT_CMD        0x110
2892
2893 #define RHBA_CMD        0x200
2894 #define RHBA_RSP_SIZE   16
2895
2896 #define RHAT_CMD        0x201
2897
2898 #define RPRT_CMD        0x210
2899 #define RPRT_RSP_SIZE   24
2900
2901 #define RPA_CMD         0x211
2902 #define RPA_RSP_SIZE    16
2903 #define SMARTSAN_RPA_RSP_SIZE   24
2904
2905 #define DHBA_CMD        0x300
2906 #define DHBA_REQ_SIZE   (16 + 8)
2907 #define DHBA_RSP_SIZE   16
2908
2909 #define DHAT_CMD        0x301
2910 #define DPRT_CMD        0x310
2911 #define DPA_CMD         0x311
2912
2913 /* CT command header -- request/response common fields */
2914 struct ct_cmd_hdr {
2915         uint8_t revision;
2916         uint8_t in_id[3];
2917         uint8_t gs_type;
2918         uint8_t gs_subtype;
2919         uint8_t options;
2920         uint8_t reserved;
2921 };
2922
2923 /* CT command request */
2924 struct ct_sns_req {
2925         struct ct_cmd_hdr header;
2926         __be16  command;
2927         __be16  max_rsp_size;
2928         uint8_t fragment_id;
2929         uint8_t reserved[3];
2930
2931         union {
2932                 /* GA_NXT, GPN_ID, GNN_ID, GFT_ID, GFPN_ID */
2933                 struct {
2934                         uint8_t reserved;
2935                         be_id_t port_id;
2936                 } port_id;
2937
2938                 struct {
2939                         uint8_t reserved;
2940                         uint8_t domain;
2941                         uint8_t area;
2942                         uint8_t port_type;
2943                 } gpn_ft;
2944
2945                 struct {
2946                         uint8_t port_type;
2947                         uint8_t domain;
2948                         uint8_t area;
2949                         uint8_t reserved;
2950                 } gid_pt;
2951
2952                 struct {
2953                         uint8_t reserved;
2954                         be_id_t port_id;
2955                         uint8_t fc4_types[32];
2956                 } rft_id;
2957
2958                 struct {
2959                         uint8_t reserved;
2960                         be_id_t port_id;
2961                         uint16_t reserved2;
2962                         uint8_t fc4_feature;
2963                         uint8_t fc4_type;
2964                 } rff_id;
2965
2966                 struct {
2967                         uint8_t reserved;
2968                         be_id_t port_id;
2969                         uint8_t node_name[8];
2970                 } rnn_id;
2971
2972                 struct {
2973                         uint8_t node_name[8];
2974                         uint8_t name_len;
2975                         uint8_t sym_node_name[255];
2976                 } rsnn_nn;
2977
2978                 struct {
2979                         uint8_t hba_identifier[8];
2980                 } ghat;
2981
2982                 struct {
2983                         uint8_t hba_identifier[8];
2984                         __be32  entry_count;
2985                         uint8_t port_name[8];
2986                         struct ct_fdmi2_hba_attributes attrs;
2987                 } rhba;
2988
2989                 struct {
2990                         uint8_t hba_identifier[8];
2991                         struct ct_fdmi1_hba_attributes attrs;
2992                 } rhat;
2993
2994                 struct {
2995                         uint8_t port_name[8];
2996                         struct ct_fdmi2_port_attributes attrs;
2997                 } rpa;
2998
2999                 struct {
3000                         uint8_t hba_identifier[8];
3001                         uint8_t port_name[8];
3002                         struct ct_fdmi2_port_attributes attrs;
3003                 } rprt;
3004
3005                 struct {
3006                         uint8_t port_name[8];
3007                 } dhba;
3008
3009                 struct {
3010                         uint8_t port_name[8];
3011                 } dhat;
3012
3013                 struct {
3014                         uint8_t port_name[8];
3015                 } dprt;
3016
3017                 struct {
3018                         uint8_t port_name[8];
3019                 } dpa;
3020
3021                 struct {
3022                         uint8_t port_name[8];
3023                 } gpsc;
3024
3025                 struct {
3026                         uint8_t reserved;
3027                         uint8_t port_id[3];
3028                 } gff_id;
3029
3030                 struct {
3031                         uint8_t port_name[8];
3032                 } gid_pn;
3033         } req;
3034 };
3035
3036 /* CT command response header */
3037 struct ct_rsp_hdr {
3038         struct ct_cmd_hdr header;
3039         __be16  response;
3040         uint16_t residual;
3041         uint8_t fragment_id;
3042         uint8_t reason_code;
3043         uint8_t explanation_code;
3044         uint8_t vendor_unique;
3045 };
3046
3047 struct ct_sns_gid_pt_data {
3048         uint8_t control_byte;
3049         be_id_t port_id;
3050 };
3051
3052 /* It's the same for both GPN_FT and GNN_FT */
3053 struct ct_sns_gpnft_rsp {
3054         struct {
3055                 struct ct_cmd_hdr header;
3056                 uint16_t response;
3057                 uint16_t residual;
3058                 uint8_t fragment_id;
3059                 uint8_t reason_code;
3060                 uint8_t explanation_code;
3061                 uint8_t vendor_unique;
3062         };
3063         /* Assume the largest number of targets for the union */
3064         struct ct_sns_gpn_ft_data {
3065                 u8 control_byte;
3066                 u8 port_id[3];
3067                 u32 reserved;
3068                 u8 port_name[8];
3069         } entries[1];
3070 };
3071
3072 /* CT command response */
3073 struct ct_sns_rsp {
3074         struct ct_rsp_hdr header;
3075
3076         union {
3077                 struct {
3078                         uint8_t port_type;
3079                         be_id_t port_id;
3080                         uint8_t port_name[8];
3081                         uint8_t sym_port_name_len;
3082                         uint8_t sym_port_name[255];
3083                         uint8_t node_name[8];
3084                         uint8_t sym_node_name_len;
3085                         uint8_t sym_node_name[255];
3086                         uint8_t init_proc_assoc[8];
3087                         uint8_t node_ip_addr[16];
3088                         uint8_t class_of_service[4];
3089                         uint8_t fc4_types[32];
3090                         uint8_t ip_address[16];
3091                         uint8_t fabric_port_name[8];
3092                         uint8_t reserved;
3093                         uint8_t hard_address[3];
3094                 } ga_nxt;
3095
3096                 struct {
3097                         /* Assume the largest number of targets for the union */
3098                         struct ct_sns_gid_pt_data
3099                             entries[MAX_FIBRE_DEVICES_MAX];
3100                 } gid_pt;
3101
3102                 struct {
3103                         uint8_t port_name[8];
3104                 } gpn_id;
3105
3106                 struct {
3107                         uint8_t node_name[8];
3108                 } gnn_id;
3109
3110                 struct {
3111                         uint8_t fc4_types[32];
3112                 } gft_id;
3113
3114                 struct {
3115                         uint32_t entry_count;
3116                         uint8_t port_name[8];
3117                         struct ct_fdmi1_hba_attributes attrs;
3118                 } ghat;
3119
3120                 struct {
3121                         uint8_t port_name[8];
3122                 } gfpn_id;
3123
3124                 struct {
3125                         __be16  speeds;
3126                         __be16  speed;
3127                 } gpsc;
3128
3129 #define GFF_FCP_SCSI_OFFSET     7
3130 #define GFF_NVME_OFFSET         23 /* type = 28h */
3131                 struct {
3132                         uint8_t fc4_features[128];
3133                 } gff_id;
3134                 struct {
3135                         uint8_t reserved;
3136                         uint8_t port_id[3];
3137                 } gid_pn;
3138         } rsp;
3139 };
3140
3141 struct ct_sns_pkt {
3142         union {
3143                 struct ct_sns_req req;
3144                 struct ct_sns_rsp rsp;
3145         } p;
3146 };
3147
3148 struct ct_sns_gpnft_pkt {
3149         union {
3150                 struct ct_sns_req req;
3151                 struct ct_sns_gpnft_rsp rsp;
3152         } p;
3153 };
3154
3155 enum scan_flags_t {
3156         SF_SCANNING = BIT_0,
3157         SF_QUEUED = BIT_1,
3158 };
3159
3160 enum fc4type_t {
3161         FS_FC4TYPE_FCP  = BIT_0,
3162         FS_FC4TYPE_NVME = BIT_1,
3163         FS_FCP_IS_N2N = BIT_7,
3164 };
3165
3166 struct fab_scan_rp {
3167         port_id_t id;
3168         enum fc4type_t fc4type;
3169         u8 port_name[8];
3170         u8 node_name[8];
3171 };
3172
3173 struct fab_scan {
3174         struct fab_scan_rp *l;
3175         u32 size;
3176         u16 scan_retry;
3177 #define MAX_SCAN_RETRIES 5
3178         enum scan_flags_t scan_flags;
3179         struct delayed_work scan_work;
3180 };
3181
3182 /*
3183  * SNS command structures -- for 2200 compatibility.
3184  */
3185 #define RFT_ID_SNS_SCMD_LEN     22
3186 #define RFT_ID_SNS_CMD_SIZE     60
3187 #define RFT_ID_SNS_DATA_SIZE    16
3188
3189 #define RNN_ID_SNS_SCMD_LEN     10
3190 #define RNN_ID_SNS_CMD_SIZE     36
3191 #define RNN_ID_SNS_DATA_SIZE    16
3192
3193 #define GA_NXT_SNS_SCMD_LEN     6
3194 #define GA_NXT_SNS_CMD_SIZE     28
3195 #define GA_NXT_SNS_DATA_SIZE    (620 + 16)
3196
3197 #define GID_PT_SNS_SCMD_LEN     6
3198 #define GID_PT_SNS_CMD_SIZE     28
3199 /*
3200  * Assume MAX_FIBRE_DEVICES_2100 as these defines are only used with older
3201  * adapters.
3202  */
3203 #define GID_PT_SNS_DATA_SIZE    (MAX_FIBRE_DEVICES_2100 * 4 + 16)
3204
3205 #define GPN_ID_SNS_SCMD_LEN     6
3206 #define GPN_ID_SNS_CMD_SIZE     28
3207 #define GPN_ID_SNS_DATA_SIZE    (8 + 16)
3208
3209 #define GNN_ID_SNS_SCMD_LEN     6
3210 #define GNN_ID_SNS_CMD_SIZE     28
3211 #define GNN_ID_SNS_DATA_SIZE    (8 + 16)
3212
3213 struct sns_cmd_pkt {
3214         union {
3215                 struct {
3216                         __le16  buffer_length;
3217                         __le16  reserved_1;
3218                         __le64  buffer_address __packed;
3219                         __le16  subcommand_length;
3220                         __le16  reserved_2;
3221                         __le16  subcommand;
3222                         __le16  size;
3223                         uint32_t reserved_3;
3224                         uint8_t param[36];
3225                 } cmd;
3226
3227                 uint8_t rft_data[RFT_ID_SNS_DATA_SIZE];
3228                 uint8_t rnn_data[RNN_ID_SNS_DATA_SIZE];
3229                 uint8_t gan_data[GA_NXT_SNS_DATA_SIZE];
3230                 uint8_t gid_data[GID_PT_SNS_DATA_SIZE];
3231                 uint8_t gpn_data[GPN_ID_SNS_DATA_SIZE];
3232                 uint8_t gnn_data[GNN_ID_SNS_DATA_SIZE];
3233         } p;
3234 };
3235
3236 struct fw_blob {
3237         char *name;
3238         uint32_t segs[4];
3239         const struct firmware *fw;
3240 };
3241
3242 /* Return data from MBC_GET_ID_LIST call. */
3243 struct gid_list_info {
3244         uint8_t al_pa;
3245         uint8_t area;
3246         uint8_t domain;
3247         uint8_t loop_id_2100;   /* ISP2100/ISP2200 -- 4 bytes. */
3248         __le16  loop_id;        /* ISP23XX         -- 6 bytes. */
3249         uint16_t reserved_1;    /* ISP24XX         -- 8 bytes. */
3250 };
3251
3252 /* NPIV */
3253 typedef struct vport_info {
3254         uint8_t         port_name[WWN_SIZE];
3255         uint8_t         node_name[WWN_SIZE];
3256         int             vp_id;
3257         uint16_t        loop_id;
3258         unsigned long   host_no;
3259         uint8_t         port_id[3];
3260         int             loop_state;
3261 } vport_info_t;
3262
3263 typedef struct vport_params {
3264         uint8_t         port_name[WWN_SIZE];
3265         uint8_t         node_name[WWN_SIZE];
3266         uint32_t        options;
3267 #define VP_OPTS_RETRY_ENABLE    BIT_0
3268 #define VP_OPTS_VP_DISABLE      BIT_1
3269 } vport_params_t;
3270
3271 /* NPIV - return codes of VP create and modify */
3272 #define VP_RET_CODE_OK                  0
3273 #define VP_RET_CODE_FATAL               1
3274 #define VP_RET_CODE_WRONG_ID            2
3275 #define VP_RET_CODE_WWPN                3
3276 #define VP_RET_CODE_RESOURCES           4
3277 #define VP_RET_CODE_NO_MEM              5
3278 #define VP_RET_CODE_NOT_FOUND           6
3279
3280 struct qla_hw_data;
3281 struct rsp_que;
3282 /*
3283  * ISP operations
3284  */
3285 struct isp_operations {
3286
3287         int (*pci_config) (struct scsi_qla_host *);
3288         int (*reset_chip)(struct scsi_qla_host *);
3289         int (*chip_diag) (struct scsi_qla_host *);
3290         void (*config_rings) (struct scsi_qla_host *);
3291         int (*reset_adapter)(struct scsi_qla_host *);
3292         int (*nvram_config) (struct scsi_qla_host *);
3293         void (*update_fw_options) (struct scsi_qla_host *);
3294         int (*load_risc) (struct scsi_qla_host *, uint32_t *);
3295
3296         char * (*pci_info_str)(struct scsi_qla_host *, char *, size_t);
3297         char * (*fw_version_str)(struct scsi_qla_host *, char *, size_t);
3298
3299         irq_handler_t intr_handler;
3300         void (*enable_intrs) (struct qla_hw_data *);
3301         void (*disable_intrs) (struct qla_hw_data *);
3302
3303         int (*abort_command) (srb_t *);
3304         int (*target_reset) (struct fc_port *, uint64_t, int);
3305         int (*lun_reset) (struct fc_port *, uint64_t, int);
3306         int (*fabric_login) (struct scsi_qla_host *, uint16_t, uint8_t,
3307                 uint8_t, uint8_t, uint16_t *, uint8_t);
3308         int (*fabric_logout) (struct scsi_qla_host *, uint16_t, uint8_t,
3309             uint8_t, uint8_t);
3310
3311         uint16_t (*calc_req_entries) (uint16_t);
3312         void (*build_iocbs) (srb_t *, cmd_entry_t *, uint16_t);
3313         void *(*prep_ms_iocb) (struct scsi_qla_host *, struct ct_arg *);
3314         void *(*prep_ms_fdmi_iocb) (struct scsi_qla_host *, uint32_t,
3315             uint32_t);
3316
3317         uint8_t *(*read_nvram)(struct scsi_qla_host *, void *,
3318                 uint32_t, uint32_t);
3319         int (*write_nvram)(struct scsi_qla_host *, void *, uint32_t,
3320                 uint32_t);
3321
3322         void (*fw_dump)(struct scsi_qla_host *vha);
3323         void (*mpi_fw_dump)(struct scsi_qla_host *, int);
3324
3325         /* Context: task, might sleep */
3326         int (*beacon_on) (struct scsi_qla_host *);
3327         int (*beacon_off) (struct scsi_qla_host *);
3328
3329         void (*beacon_blink) (struct scsi_qla_host *);
3330
3331         void *(*read_optrom)(struct scsi_qla_host *, void *,
3332                 uint32_t, uint32_t);
3333         int (*write_optrom)(struct scsi_qla_host *, void *, uint32_t,
3334                 uint32_t);
3335
3336         int (*get_flash_version) (struct scsi_qla_host *, void *);
3337         int (*start_scsi) (srb_t *);
3338         int (*start_scsi_mq) (srb_t *);
3339
3340         /* Context: task, might sleep */
3341         int (*abort_isp) (struct scsi_qla_host *);
3342
3343         int (*iospace_config)(struct qla_hw_data *);
3344         int (*initialize_adapter)(struct scsi_qla_host *);
3345 };
3346
3347 /* MSI-X Support *************************************************************/
3348
3349 #define QLA_MSIX_CHIP_REV_24XX  3
3350 #define QLA_MSIX_FW_MODE(m)     (((m) & (BIT_7|BIT_8|BIT_9)) >> 7)
3351 #define QLA_MSIX_FW_MODE_1(m)   (QLA_MSIX_FW_MODE(m) == 1)
3352
3353 #define QLA_BASE_VECTORS        2 /* default + RSP */
3354 #define QLA_MSIX_RSP_Q                  0x01
3355 #define QLA_ATIO_VECTOR         0x02
3356 #define QLA_MSIX_QPAIR_MULTIQ_RSP_Q     0x03
3357 #define QLA_MSIX_QPAIR_MULTIQ_RSP_Q_HS  0x04
3358
3359 #define QLA_MIDX_DEFAULT        0
3360 #define QLA_MIDX_RSP_Q          1
3361 #define QLA_PCI_MSIX_CONTROL    0xa2
3362 #define QLA_83XX_PCI_MSIX_CONTROL       0x92
3363
3364 struct scsi_qla_host;
3365
3366
3367 #define QLA83XX_RSPQ_MSIX_ENTRY_NUMBER 1 /* refer to qla83xx_msix_entries */
3368
3369 struct qla_msix_entry {
3370         int have_irq;
3371         int in_use;
3372         uint32_t vector;
3373         uint16_t entry;
3374         char name[30];
3375         void *handle;
3376         int cpuid;
3377 };
3378
3379 #define WATCH_INTERVAL          1       /* number of seconds */
3380
3381 /* Work events.  */
3382 enum qla_work_type {
3383         QLA_EVT_AEN,
3384         QLA_EVT_IDC_ACK,
3385         QLA_EVT_ASYNC_LOGIN,
3386         QLA_EVT_ASYNC_LOGOUT,
3387         QLA_EVT_ASYNC_ADISC,
3388         QLA_EVT_UEVENT,
3389         QLA_EVT_AENFX,
3390         QLA_EVT_GPNID,
3391         QLA_EVT_UNMAP,
3392         QLA_EVT_NEW_SESS,
3393         QLA_EVT_GPDB,
3394         QLA_EVT_PRLI,
3395         QLA_EVT_GPSC,
3396         QLA_EVT_GNL,
3397         QLA_EVT_NACK,
3398         QLA_EVT_RELOGIN,
3399         QLA_EVT_ASYNC_PRLO,
3400         QLA_EVT_ASYNC_PRLO_DONE,
3401         QLA_EVT_GPNFT,
3402         QLA_EVT_GPNFT_DONE,
3403         QLA_EVT_GNNFT_DONE,
3404         QLA_EVT_GNNID,
3405         QLA_EVT_GFPNID,
3406         QLA_EVT_SP_RETRY,
3407         QLA_EVT_IIDMA,
3408         QLA_EVT_ELS_PLOGI,
3409 };
3410
3411
3412 struct qla_work_evt {
3413         struct list_head        list;
3414         enum qla_work_type      type;
3415         u32                     flags;
3416 #define QLA_EVT_FLAG_FREE       0x1
3417
3418         union {
3419                 struct {
3420                         enum fc_host_event_code code;
3421                         u32 data;
3422                 } aen;
3423                 struct {
3424 #define QLA_IDC_ACK_REGS        7
3425                         uint16_t mb[QLA_IDC_ACK_REGS];
3426                 } idc_ack;
3427                 struct {
3428                         struct fc_port *fcport;
3429 #define QLA_LOGIO_LOGIN_RETRIED BIT_0
3430                         u16 data[2];
3431                 } logio;
3432                 struct {
3433                         u32 code;
3434 #define QLA_UEVENT_CODE_FW_DUMP 0
3435                 } uevent;
3436                 struct {
3437                         uint32_t        evtcode;
3438                         uint32_t        mbx[8];
3439                         uint32_t        count;
3440                 } aenfx;
3441                 struct {
3442                         srb_t *sp;
3443                 } iosb;
3444                 struct {
3445                         port_id_t id;
3446                 } gpnid;
3447                 struct {
3448                         port_id_t id;
3449                         u8 port_name[8];
3450                         u8 node_name[8];
3451                         void *pla;
3452                         u8 fc4_type;
3453                 } new_sess;
3454                 struct { /*Get PDB, Get Speed, update fcport, gnl, gidpn */
3455                         fc_port_t *fcport;
3456                         u8 opt;
3457                 } fcport;
3458                 struct {
3459                         fc_port_t *fcport;
3460                         u8 iocb[IOCB_SIZE];
3461                         int type;
3462                 } nack;
3463                 struct {
3464                         u8 fc4_type;
3465                         srb_t *sp;
3466                 } gpnft;
3467          } u;
3468 };
3469
3470 struct qla_chip_state_84xx {
3471         struct list_head list;
3472         struct kref kref;
3473
3474         void *bus;
3475         spinlock_t access_lock;
3476         struct mutex fw_update_mutex;
3477         uint32_t fw_update;
3478         uint32_t op_fw_version;
3479         uint32_t op_fw_size;
3480         uint32_t op_fw_seq_size;
3481         uint32_t diag_fw_version;
3482         uint32_t gold_fw_version;
3483 };
3484
3485 struct qla_dif_statistics {
3486         uint64_t dif_input_bytes;
3487         uint64_t dif_output_bytes;
3488         uint64_t dif_input_requests;
3489         uint64_t dif_output_requests;
3490         uint32_t dif_guard_err;
3491         uint32_t dif_ref_tag_err;
3492         uint32_t dif_app_tag_err;
3493 };
3494
3495 struct qla_statistics {
3496         uint32_t total_isp_aborts;
3497         uint64_t input_bytes;
3498         uint64_t output_bytes;
3499         uint64_t input_requests;
3500         uint64_t output_requests;
3501         uint32_t control_requests;
3502
3503         uint64_t jiffies_at_last_reset;
3504         uint32_t stat_max_pend_cmds;
3505         uint32_t stat_max_qfull_cmds_alloc;
3506         uint32_t stat_max_qfull_cmds_dropped;
3507
3508         struct qla_dif_statistics qla_dif_stats;
3509 };
3510
3511 struct bidi_statistics {
3512         unsigned long long io_count;
3513         unsigned long long transfer_bytes;
3514 };
3515
3516 struct qla_tc_param {
3517         struct scsi_qla_host *vha;
3518         uint32_t blk_sz;
3519         uint32_t bufflen;
3520         struct scatterlist *sg;
3521         struct scatterlist *prot_sg;
3522         struct crc_context *ctx;
3523         uint8_t *ctx_dsd_alloced;
3524 };
3525
3526 /* Multi queue support */
3527 #define MBC_INITIALIZE_MULTIQ 0x1f
3528 #define QLA_QUE_PAGE 0X1000
3529 #define QLA_MQ_SIZE 32
3530 #define QLA_MAX_QUEUES 256
3531 #define ISP_QUE_REG(ha, id) \
3532         ((ha->mqenable || IS_QLA83XX(ha) || \
3533           IS_QLA27XX(ha) || IS_QLA28XX(ha)) ? \
3534          ((void __iomem *)ha->mqiobase + (QLA_QUE_PAGE * id)) :\
3535          ((void __iomem *)ha->iobase))
3536 #define QLA_REQ_QUE_ID(tag) \
3537         ((tag < QLA_MAX_QUEUES && tag > 0) ? tag : 0)
3538 #define QLA_DEFAULT_QUE_QOS 5
3539 #define QLA_PRECONFIG_VPORTS 32
3540 #define QLA_MAX_VPORTS_QLA24XX  128
3541 #define QLA_MAX_VPORTS_QLA25XX  256
3542
3543 struct qla_tgt_counters {
3544         uint64_t qla_core_sbt_cmd;
3545         uint64_t core_qla_que_buf;
3546         uint64_t qla_core_ret_ctio;
3547         uint64_t core_qla_snd_status;
3548         uint64_t qla_core_ret_sta_ctio;
3549         uint64_t core_qla_free_cmd;
3550         uint64_t num_q_full_sent;
3551         uint64_t num_alloc_iocb_failed;
3552         uint64_t num_term_xchg_sent;
3553 };
3554
3555 struct qla_counters {
3556         uint64_t input_bytes;
3557         uint64_t input_requests;
3558         uint64_t output_bytes;
3559         uint64_t output_requests;
3560
3561 };
3562
3563 struct qla_qpair;
3564
3565 /* Response queue data structure */
3566 struct rsp_que {
3567         dma_addr_t  dma;
3568         response_t *ring;
3569         response_t *ring_ptr;
3570         __le32  __iomem *rsp_q_in;      /* FWI2-capable only. */
3571         __le32  __iomem *rsp_q_out;
3572         uint16_t  ring_index;
3573         uint16_t  out_ptr;
3574         uint16_t  *in_ptr;              /* queue shadow in index */
3575         uint16_t  length;
3576         uint16_t  options;
3577         uint16_t  rid;
3578         uint16_t  id;
3579         uint16_t  vp_idx;
3580         struct qla_hw_data *hw;
3581         struct qla_msix_entry *msix;
3582         struct req_que *req;
3583         srb_t *status_srb; /* status continuation entry */
3584         struct qla_qpair *qpair;
3585
3586         dma_addr_t  dma_fx00;
3587         response_t *ring_fx00;
3588         uint16_t  length_fx00;
3589         uint8_t rsp_pkt[REQUEST_ENTRY_SIZE];
3590 };
3591
3592 /* Request queue data structure */
3593 struct req_que {
3594         dma_addr_t  dma;
3595         request_t *ring;
3596         request_t *ring_ptr;
3597         __le32  __iomem *req_q_in;      /* FWI2-capable only. */
3598         __le32  __iomem *req_q_out;
3599         uint16_t  ring_index;
3600         uint16_t  in_ptr;
3601         uint16_t  *out_ptr;             /* queue shadow out index */
3602         uint16_t  cnt;
3603         uint16_t  length;
3604         uint16_t  options;
3605         uint16_t  rid;
3606         uint16_t  id;
3607         uint16_t  qos;
3608         uint16_t  vp_idx;
3609         struct rsp_que *rsp;
3610         srb_t **outstanding_cmds;
3611         uint32_t current_outstanding_cmd;
3612         uint16_t num_outstanding_cmds;
3613         int max_q_depth;
3614
3615         dma_addr_t  dma_fx00;
3616         request_t *ring_fx00;
3617         uint16_t  length_fx00;
3618         uint8_t req_pkt[REQUEST_ENTRY_SIZE];
3619 };
3620
3621 struct qla_fw_resources {
3622         u16 iocbs_total;
3623         u16 iocbs_limit;
3624         u16 iocbs_qp_limit;
3625         u16 iocbs_used;
3626 };
3627
3628 #define QLA_IOCB_PCT_LIMIT 95
3629
3630 /*Queue pair data structure */
3631 struct qla_qpair {
3632         spinlock_t qp_lock;
3633         atomic_t ref_count;
3634         uint32_t lun_cnt;
3635         /*
3636          * For qpair 0, qp_lock_ptr will point at hardware_lock due to
3637          * legacy code. For other Qpair(s), it will point at qp_lock.
3638          */
3639         spinlock_t *qp_lock_ptr;
3640         struct scsi_qla_host *vha;
3641         u32 chip_reset;
3642
3643         /* distill these fields down to 'online=0/1'
3644          * ha->flags.eeh_busy
3645          * ha->flags.pci_channel_io_perm_failure
3646          * base_vha->loop_state
3647          */
3648         uint32_t online:1;
3649         /* move vha->flags.difdix_supported here */
3650         uint32_t difdix_supported:1;
3651         uint32_t delete_in_progress:1;
3652         uint32_t fw_started:1;
3653         uint32_t enable_class_2:1;
3654         uint32_t enable_explicit_conf:1;
3655         uint32_t use_shadow_reg:1;
3656         uint32_t rcv_intr:1;
3657
3658         uint16_t id;                    /* qp number used with FW */
3659         uint16_t vp_idx;                /* vport ID */
3660         mempool_t *srb_mempool;
3661
3662         struct pci_dev  *pdev;
3663         void (*reqq_start_iocbs)(struct qla_qpair *);
3664
3665         /* to do: New driver: move queues to here instead of pointers */
3666         struct req_que *req;
3667         struct rsp_que *rsp;
3668         struct atio_que *atio;
3669         struct qla_msix_entry *msix; /* point to &ha->msix_entries[x] */
3670         struct qla_hw_data *hw;
3671         struct work_struct q_work;
3672         struct qla_counters counters;
3673
3674         struct list_head qp_list_elem; /* vha->qp_list */
3675         struct list_head hints_list;
3676
3677         uint16_t retry_term_cnt;
3678         __le32  retry_term_exchg_addr;
3679         uint64_t retry_term_jiff;
3680         struct qla_tgt_counters tgt_counters;
3681         uint16_t cpuid;
3682         struct qla_fw_resources fwres ____cacheline_aligned;
3683         u32     cmd_cnt;
3684         u32     cmd_completion_cnt;
3685 };
3686
3687 /* Place holder for FW buffer parameters */
3688 struct qlfc_fw {
3689         void *fw_buf;
3690         dma_addr_t fw_dma;
3691         uint32_t len;
3692 };
3693
3694 struct rdp_req_payload {
3695         uint32_t        els_request;
3696         uint32_t        desc_list_len;
3697
3698         /* NPIV descriptor */
3699         struct {
3700                 uint32_t desc_tag;
3701                 uint32_t desc_len;
3702                 uint8_t  reserved;
3703                 uint8_t  nport_id[3];
3704         } npiv_desc;
3705 };
3706
3707 struct rdp_rsp_payload {
3708         struct {
3709                 __be32  cmd;
3710                 __be32  len;
3711         } hdr;
3712
3713         /* LS Request Info descriptor */
3714         struct {
3715                 __be32  desc_tag;
3716                 __be32  desc_len;
3717                 __be32  req_payload_word_0;
3718         } ls_req_info_desc;
3719
3720         /* LS Request Info descriptor */
3721         struct {
3722                 __be32  desc_tag;
3723                 __be32  desc_len;
3724                 __be32  req_payload_word_0;
3725         } ls_req_info_desc2;
3726
3727         /* SFP diagnostic param descriptor */
3728         struct {
3729                 __be32  desc_tag;
3730                 __be32  desc_len;
3731                 __be16  temperature;
3732                 __be16  vcc;
3733                 __be16  tx_bias;
3734                 __be16  tx_power;
3735                 __be16  rx_power;
3736                 __be16  sfp_flags;
3737         } sfp_diag_desc;
3738
3739         /* Port Speed Descriptor */
3740         struct {
3741                 __be32  desc_tag;
3742                 __be32  desc_len;
3743                 __be16  speed_capab;
3744                 __be16  operating_speed;
3745         } port_speed_desc;
3746
3747         /* Link Error Status Descriptor */
3748         struct {
3749                 __be32  desc_tag;
3750                 __be32  desc_len;
3751                 __be32  link_fail_cnt;
3752                 __be32  loss_sync_cnt;
3753                 __be32  loss_sig_cnt;
3754                 __be32  prim_seq_err_cnt;
3755                 __be32  inval_xmit_word_cnt;
3756                 __be32  inval_crc_cnt;
3757                 uint8_t  pn_port_phy_type;
3758                 uint8_t  reserved[3];
3759         } ls_err_desc;
3760
3761         /* Port name description with diag param */
3762         struct {
3763                 __be32  desc_tag;
3764                 __be32  desc_len;
3765                 uint8_t WWNN[WWN_SIZE];
3766                 uint8_t WWPN[WWN_SIZE];
3767         } port_name_diag_desc;
3768
3769         /* Port Name desc for Direct attached Fx_Port or Nx_Port */
3770         struct {
3771                 __be32  desc_tag;
3772                 __be32  desc_len;
3773                 uint8_t WWNN[WWN_SIZE];
3774                 uint8_t WWPN[WWN_SIZE];
3775         } port_name_direct_desc;
3776
3777         /* Buffer Credit descriptor */
3778         struct {
3779                 __be32  desc_tag;
3780                 __be32  desc_len;
3781                 __be32  fcport_b2b;
3782                 __be32  attached_fcport_b2b;
3783                 __be32  fcport_rtt;
3784         } buffer_credit_desc;
3785
3786         /* Optical Element Data Descriptor */
3787         struct {
3788                 __be32  desc_tag;
3789                 __be32  desc_len;
3790                 __be16  high_alarm;
3791                 __be16  low_alarm;
3792                 __be16  high_warn;
3793                 __be16  low_warn;
3794                 __be32  element_flags;
3795         } optical_elmt_desc[5];
3796
3797         /* Optical Product Data Descriptor */
3798         struct {
3799                 __be32  desc_tag;
3800                 __be32  desc_len;
3801                 uint8_t  vendor_name[16];
3802                 uint8_t  part_number[16];
3803                 uint8_t  serial_number[16];
3804                 uint8_t  revision[4];
3805                 uint8_t  date[8];
3806         } optical_prod_desc;
3807 };
3808
3809 #define RDP_DESC_LEN(obj) \
3810         (sizeof(obj) - sizeof((obj).desc_tag) - sizeof((obj).desc_len))
3811
3812 #define RDP_PORT_SPEED_1GB              BIT_15
3813 #define RDP_PORT_SPEED_2GB              BIT_14
3814 #define RDP_PORT_SPEED_4GB              BIT_13
3815 #define RDP_PORT_SPEED_10GB             BIT_12
3816 #define RDP_PORT_SPEED_8GB              BIT_11
3817 #define RDP_PORT_SPEED_16GB             BIT_10
3818 #define RDP_PORT_SPEED_32GB             BIT_9
3819 #define RDP_PORT_SPEED_64GB             BIT_8
3820 #define RDP_PORT_SPEED_UNKNOWN          BIT_0
3821
3822 struct scsi_qlt_host {
3823         void *target_lport_ptr;
3824         struct mutex tgt_mutex;
3825         struct mutex tgt_host_action_mutex;
3826         struct qla_tgt *qla_tgt;
3827 };
3828
3829 struct qlt_hw_data {
3830         /* Protected by hw lock */
3831         uint32_t node_name_set:1;
3832
3833         dma_addr_t atio_dma;    /* Physical address. */
3834         struct atio *atio_ring; /* Base virtual address */
3835         struct atio *atio_ring_ptr;     /* Current address. */
3836         uint16_t atio_ring_index; /* Current index. */
3837         uint16_t atio_q_length;
3838         __le32 __iomem *atio_q_in;
3839         __le32 __iomem *atio_q_out;
3840
3841         const struct qla_tgt_func_tmpl *tgt_ops;
3842         struct qla_tgt_vp_map *tgt_vp_map;
3843
3844         int saved_set;
3845         __le16  saved_exchange_count;
3846         __le32  saved_firmware_options_1;
3847         __le32  saved_firmware_options_2;
3848         __le32  saved_firmware_options_3;
3849         uint8_t saved_firmware_options[2];
3850         uint8_t saved_add_firmware_options[2];
3851
3852         uint8_t tgt_node_name[WWN_SIZE];
3853
3854         struct dentry *dfs_tgt_sess;
3855         struct dentry *dfs_tgt_port_database;
3856         struct dentry *dfs_naqp;
3857
3858         struct list_head q_full_list;
3859         uint32_t num_pend_cmds;
3860         uint32_t num_qfull_cmds_alloc;
3861         uint32_t num_qfull_cmds_dropped;
3862         spinlock_t q_full_lock;
3863         uint32_t leak_exchg_thresh_hold;
3864         spinlock_t sess_lock;
3865         int num_act_qpairs;
3866 #define DEFAULT_NAQP 2
3867         spinlock_t atio_lock ____cacheline_aligned;
3868         struct btree_head32 host_map;
3869 };
3870
3871 #define MAX_QFULL_CMDS_ALLOC    8192
3872 #define Q_FULL_THRESH_HOLD_PERCENT 90
3873 #define Q_FULL_THRESH_HOLD(ha) \
3874         ((ha->cur_fw_xcb_count/100) * Q_FULL_THRESH_HOLD_PERCENT)
3875
3876 #define LEAK_EXCHG_THRESH_HOLD_PERCENT 75       /* 75 percent */
3877
3878 struct qla_hw_data_stat {
3879         u32 num_fw_dump;
3880         u32 num_mpi_reset;
3881 };
3882
3883 /* refer to pcie_do_recovery reference */
3884 typedef enum {
3885         QLA_PCI_RESUME,
3886         QLA_PCI_ERR_DETECTED,
3887         QLA_PCI_MMIO_ENABLED,
3888         QLA_PCI_SLOT_RESET,
3889 } pci_error_state_t;
3890 /*
3891  * Qlogic host adapter specific data structure.
3892 */
3893 struct qla_hw_data {
3894         struct pci_dev  *pdev;
3895         /* SRB cache. */
3896 #define SRB_MIN_REQ     128
3897         mempool_t       *srb_mempool;
3898
3899         volatile struct {
3900                 uint32_t        mbox_int                :1;
3901                 uint32_t        mbox_busy               :1;
3902                 uint32_t        disable_risc_code_load  :1;
3903                 uint32_t        enable_64bit_addressing :1;
3904                 uint32_t        enable_lip_reset        :1;
3905                 uint32_t        enable_target_reset     :1;
3906                 uint32_t        enable_lip_full_login   :1;
3907                 uint32_t        enable_led_scheme       :1;
3908
3909                 uint32_t        msi_enabled             :1;
3910                 uint32_t        msix_enabled            :1;
3911                 uint32_t        disable_serdes          :1;
3912                 uint32_t        gpsc_supported          :1;
3913                 uint32_t        npiv_supported          :1;
3914                 uint32_t        pci_channel_io_perm_failure     :1;
3915                 uint32_t        fce_enabled             :1;
3916                 uint32_t        fac_supported           :1;
3917
3918                 uint32_t        chip_reset_done         :1;
3919                 uint32_t        running_gold_fw         :1;
3920                 uint32_t        eeh_busy                :1;
3921                 uint32_t        disable_msix_handshake  :1;
3922                 uint32_t        fcp_prio_enabled        :1;
3923                 uint32_t        isp82xx_fw_hung:1;
3924                 uint32_t        nic_core_hung:1;
3925
3926                 uint32_t        quiesce_owner:1;
3927                 uint32_t        nic_core_reset_hdlr_active:1;
3928                 uint32_t        nic_core_reset_owner:1;
3929                 uint32_t        isp82xx_no_md_cap:1;
3930                 uint32_t        host_shutting_down:1;
3931                 uint32_t        idc_compl_status:1;
3932                 uint32_t        mr_reset_hdlr_active:1;
3933                 uint32_t        mr_intr_valid:1;
3934
3935                 uint32_t        dport_enabled:1;
3936                 uint32_t        fawwpn_enabled:1;
3937                 uint32_t        exlogins_enabled:1;
3938                 uint32_t        exchoffld_enabled:1;
3939
3940                 uint32_t        lip_ae:1;
3941                 uint32_t        n2n_ae:1;
3942                 uint32_t        fw_started:1;
3943                 uint32_t        fw_init_done:1;
3944
3945                 uint32_t        lr_detected:1;
3946
3947                 uint32_t        rida_fmt2:1;
3948                 uint32_t        purge_mbox:1;
3949                 uint32_t        n2n_bigger:1;
3950                 uint32_t        secure_adapter:1;
3951                 uint32_t        secure_fw:1;
3952                                 /* Supported by Adapter */
3953                 uint32_t        scm_supported_a:1;
3954                                 /* Supported by Firmware */
3955                 uint32_t        scm_supported_f:1;
3956                                 /* Enabled in Driver */
3957                 uint32_t        scm_enabled:1;
3958                 uint32_t        edif_enabled:1;
3959                 uint32_t        max_req_queue_warned:1;
3960                 uint32_t        plogi_template_valid:1;
3961                 uint32_t        port_isolated:1;
3962         } flags;
3963
3964         uint16_t max_exchg;
3965         uint16_t lr_distance;   /* 32G & above */
3966 #define LR_DISTANCE_5K  1
3967 #define LR_DISTANCE_10K 0
3968
3969         /* This spinlock is used to protect "io transactions", you must
3970         * acquire it before doing any IO to the card, eg with RD_REG*() and
3971         * WRT_REG*() for the duration of your entire commandtransaction.
3972         *
3973         * This spinlock is of lower priority than the io request lock.
3974         */
3975
3976         spinlock_t      hardware_lock ____cacheline_aligned;
3977         int             bars;
3978         int             mem_only;
3979         device_reg_t *iobase;           /* Base I/O address */
3980         resource_size_t pio_address;
3981
3982 #define MIN_IOBASE_LEN          0x100
3983         dma_addr_t              bar0_hdl;
3984
3985         void __iomem *cregbase;
3986         dma_addr_t              bar2_hdl;
3987 #define BAR0_LEN_FX00                   (1024 * 1024)
3988 #define BAR2_LEN_FX00                   (128 * 1024)
3989
3990         uint32_t                rqstq_intr_code;
3991         uint32_t                mbx_intr_code;
3992         uint32_t                req_que_len;
3993         uint32_t                rsp_que_len;
3994         uint32_t                req_que_off;
3995         uint32_t                rsp_que_off;
3996
3997         /* Multi queue data structs */
3998         device_reg_t *mqiobase;
3999         device_reg_t *msixbase;
4000         uint16_t        msix_count;
4001         uint8_t         mqenable;
4002         struct req_que **req_q_map;
4003         struct rsp_que **rsp_q_map;
4004         struct qla_qpair **queue_pair_map;
4005         unsigned long req_qid_map[(QLA_MAX_QUEUES / 8) / sizeof(unsigned long)];
4006         unsigned long rsp_qid_map[(QLA_MAX_QUEUES / 8) / sizeof(unsigned long)];
4007         unsigned long qpair_qid_map[(QLA_MAX_QUEUES / 8)
4008                 / sizeof(unsigned long)];
4009         uint8_t         max_req_queues;
4010         uint8_t         max_rsp_queues;
4011         uint8_t         max_qpairs;
4012         uint8_t         num_qpairs;
4013         struct qla_qpair *base_qpair;
4014         struct qla_npiv_entry *npiv_info;
4015         uint16_t        nvram_npiv_size;
4016
4017         uint16_t        switch_cap;
4018 #define FLOGI_SEQ_DEL           BIT_8
4019 #define FLOGI_MID_SUPPORT       BIT_10
4020 #define FLOGI_VSAN_SUPPORT      BIT_12
4021 #define FLOGI_SP_SUPPORT        BIT_13
4022
4023         uint8_t         port_no;                /* Physical port of adapter */
4024         uint8_t         exch_starvation;
4025
4026         /* Timeout timers. */
4027         uint8_t         loop_down_abort_time;    /* port down timer */
4028         atomic_t        loop_down_timer;         /* loop down timer */
4029         uint8_t         link_down_timeout;       /* link down timeout */
4030         uint16_t        max_loop_id;
4031         uint16_t        max_fibre_devices;      /* Maximum number of targets */
4032
4033         uint16_t        fb_rev;
4034         uint16_t        min_external_loopid;    /* First external loop Id */
4035
4036 #define PORT_SPEED_UNKNOWN 0xFFFF
4037 #define PORT_SPEED_1GB  0x00
4038 #define PORT_SPEED_2GB  0x01
4039 #define PORT_SPEED_AUTO 0x02
4040 #define PORT_SPEED_4GB  0x03
4041 #define PORT_SPEED_8GB  0x04
4042 #define PORT_SPEED_16GB 0x05
4043 #define PORT_SPEED_32GB 0x06
4044 #define PORT_SPEED_64GB 0x07
4045 #define PORT_SPEED_10GB 0x13
4046         uint16_t        link_data_rate;         /* F/W operating speed */
4047         uint16_t        set_data_rate;          /* Set by user */
4048
4049         uint8_t         current_topology;
4050         uint8_t         prev_topology;
4051 #define ISP_CFG_NL      1
4052 #define ISP_CFG_N       2
4053 #define ISP_CFG_FL      4
4054 #define ISP_CFG_F       8
4055
4056         uint8_t         operating_mode;         /* F/W operating mode */
4057 #define LOOP      0
4058 #define P2P       1
4059 #define LOOP_P2P  2
4060 #define P2P_LOOP  3
4061         uint8_t         interrupts_on;
4062         uint32_t        isp_abort_cnt;
4063 #define PCI_DEVICE_ID_QLOGIC_ISP2532    0x2532
4064 #define PCI_DEVICE_ID_QLOGIC_ISP8432    0x8432
4065 #define PCI_DEVICE_ID_QLOGIC_ISP8001    0x8001
4066 #define PCI_DEVICE_ID_QLOGIC_ISP8031    0x8031
4067 #define PCI_DEVICE_ID_QLOGIC_ISP2031    0x2031
4068 #define PCI_DEVICE_ID_QLOGIC_ISP2071    0x2071
4069 #define PCI_DEVICE_ID_QLOGIC_ISP2271    0x2271
4070 #define PCI_DEVICE_ID_QLOGIC_ISP2261    0x2261
4071 #define PCI_DEVICE_ID_QLOGIC_ISP2061    0x2061
4072 #define PCI_DEVICE_ID_QLOGIC_ISP2081    0x2081
4073 #define PCI_DEVICE_ID_QLOGIC_ISP2089    0x2089
4074 #define PCI_DEVICE_ID_QLOGIC_ISP2281    0x2281
4075 #define PCI_DEVICE_ID_QLOGIC_ISP2289    0x2289
4076
4077         uint32_t        isp_type;
4078 #define DT_ISP2100                      BIT_0
4079 #define DT_ISP2200                      BIT_1
4080 #define DT_ISP2300                      BIT_2
4081 #define DT_ISP2312                      BIT_3
4082 #define DT_ISP2322                      BIT_4
4083 #define DT_ISP6312                      BIT_5
4084 #define DT_ISP6322                      BIT_6
4085 #define DT_ISP2422                      BIT_7
4086 #define DT_ISP2432                      BIT_8
4087 #define DT_ISP5422                      BIT_9
4088 #define DT_ISP5432                      BIT_10
4089 #define DT_ISP2532                      BIT_11
4090 #define DT_ISP8432                      BIT_12
4091 #define DT_ISP8001                      BIT_13
4092 #define DT_ISP8021                      BIT_14
4093 #define DT_ISP2031                      BIT_15
4094 #define DT_ISP8031                      BIT_16
4095 #define DT_ISPFX00                      BIT_17
4096 #define DT_ISP8044                      BIT_18
4097 #define DT_ISP2071                      BIT_19
4098 #define DT_ISP2271                      BIT_20
4099 #define DT_ISP2261                      BIT_21
4100 #define DT_ISP2061                      BIT_22
4101 #define DT_ISP2081                      BIT_23
4102 #define DT_ISP2089                      BIT_24
4103 #define DT_ISP2281                      BIT_25
4104 #define DT_ISP2289                      BIT_26
4105 #define DT_ISP_LAST                     (DT_ISP2289 << 1)
4106
4107         uint32_t        device_type;
4108 #define DT_T10_PI                       BIT_25
4109 #define DT_IIDMA                        BIT_26
4110 #define DT_FWI2                         BIT_27
4111 #define DT_ZIO_SUPPORTED                BIT_28
4112 #define DT_OEM_001                      BIT_29
4113 #define DT_ISP2200A                     BIT_30
4114 #define DT_EXTENDED_IDS                 BIT_31
4115
4116 #define DT_MASK(ha)     ((ha)->isp_type & (DT_ISP_LAST - 1))
4117 #define IS_QLA2100(ha)  (DT_MASK(ha) & DT_ISP2100)
4118 #define IS_QLA2200(ha)  (DT_MASK(ha) & DT_ISP2200)
4119 #define IS_QLA2300(ha)  (DT_MASK(ha) & DT_ISP2300)
4120 #define IS_QLA2312(ha)  (DT_MASK(ha) & DT_ISP2312)
4121 #define IS_QLA2322(ha)  (DT_MASK(ha) & DT_ISP2322)
4122 #define IS_QLA6312(ha)  (DT_MASK(ha) & DT_ISP6312)
4123 #define IS_QLA6322(ha)  (DT_MASK(ha) & DT_ISP6322)
4124 #define IS_QLA2422(ha)  (DT_MASK(ha) & DT_ISP2422)
4125 #define IS_QLA2432(ha)  (DT_MASK(ha) & DT_ISP2432)
4126 #define IS_QLA5422(ha)  (DT_MASK(ha) & DT_ISP5422)
4127 #define IS_QLA5432(ha)  (DT_MASK(ha) & DT_ISP5432)
4128 #define IS_QLA2532(ha)  (DT_MASK(ha) & DT_ISP2532)
4129 #define IS_QLA8432(ha)  (DT_MASK(ha) & DT_ISP8432)
4130 #define IS_QLA8001(ha)  (DT_MASK(ha) & DT_ISP8001)
4131 #define IS_QLA81XX(ha)  (IS_QLA8001(ha))
4132 #define IS_QLA82XX(ha)  (DT_MASK(ha) & DT_ISP8021)
4133 #define IS_QLA8044(ha)  (DT_MASK(ha) & DT_ISP8044)
4134 #define IS_QLA2031(ha)  (DT_MASK(ha) & DT_ISP2031)
4135 #define IS_QLA8031(ha)  (DT_MASK(ha) & DT_ISP8031)
4136 #define IS_QLAFX00(ha)  (DT_MASK(ha) & DT_ISPFX00)
4137 #define IS_QLA2071(ha)  (DT_MASK(ha) & DT_ISP2071)
4138 #define IS_QLA2271(ha)  (DT_MASK(ha) & DT_ISP2271)
4139 #define IS_QLA2261(ha)  (DT_MASK(ha) & DT_ISP2261)
4140 #define IS_QLA2081(ha)  (DT_MASK(ha) & DT_ISP2081)
4141 #define IS_QLA2281(ha)  (DT_MASK(ha) & DT_ISP2281)
4142
4143 #define IS_QLA23XX(ha)  (IS_QLA2300(ha) || IS_QLA2312(ha) || IS_QLA2322(ha) || \
4144                         IS_QLA6312(ha) || IS_QLA6322(ha))
4145 #define IS_QLA24XX(ha)  (IS_QLA2422(ha) || IS_QLA2432(ha))
4146 #define IS_QLA54XX(ha)  (IS_QLA5422(ha) || IS_QLA5432(ha))
4147 #define IS_QLA25XX(ha)  (IS_QLA2532(ha))
4148 #define IS_QLA83XX(ha)  (IS_QLA2031(ha) || IS_QLA8031(ha))
4149 #define IS_QLA84XX(ha)  (IS_QLA8432(ha))
4150 #define IS_QLA27XX(ha)  (IS_QLA2071(ha) || IS_QLA2271(ha) || IS_QLA2261(ha))
4151 #define IS_QLA28XX(ha)  (IS_QLA2081(ha) || IS_QLA2281(ha))
4152 #define IS_QLA24XX_TYPE(ha)     (IS_QLA24XX(ha) || IS_QLA54XX(ha) || \
4153                                 IS_QLA84XX(ha))
4154 #define IS_CNA_CAPABLE(ha)      (IS_QLA81XX(ha) || IS_QLA82XX(ha) || \
4155                                 IS_QLA8031(ha) || IS_QLA8044(ha))
4156 #define IS_P3P_TYPE(ha)         (IS_QLA82XX(ha) || IS_QLA8044(ha))
4157 #define IS_QLA2XXX_MIDTYPE(ha)  (IS_QLA24XX(ha) || IS_QLA84XX(ha) || \
4158                                 IS_QLA25XX(ha) || IS_QLA81XX(ha) || \
4159                                 IS_QLA82XX(ha) || IS_QLA83XX(ha) || \
4160                                 IS_QLA8044(ha) || IS_QLA27XX(ha) || \
4161                                 IS_QLA28XX(ha))
4162 #define IS_MSIX_NACK_CAPABLE(ha) (IS_QLA81XX(ha) || IS_QLA83XX(ha) || \
4163                                 IS_QLA27XX(ha) || IS_QLA28XX(ha))
4164 #define IS_NOPOLLING_TYPE(ha)   (IS_QLA81XX(ha) && (ha)->flags.msix_enabled)
4165 #define IS_FAC_REQUIRED(ha)     (IS_QLA81XX(ha) || IS_QLA83XX(ha) || \
4166                                 IS_QLA27XX(ha) || IS_QLA28XX(ha))
4167 #define IS_NOCACHE_VPD_TYPE(ha) (IS_QLA81XX(ha) || IS_QLA83XX(ha) || \
4168                                 IS_QLA27XX(ha) || IS_QLA28XX(ha))
4169 #define IS_ALOGIO_CAPABLE(ha)   (IS_QLA23XX(ha) || IS_FWI2_CAPABLE(ha))
4170
4171 #define IS_T10_PI_CAPABLE(ha)   ((ha)->device_type & DT_T10_PI)
4172 #define IS_IIDMA_CAPABLE(ha)    ((ha)->device_type & DT_IIDMA)
4173 #define IS_FWI2_CAPABLE(ha)     ((ha)->device_type & DT_FWI2)
4174 #define IS_ZIO_SUPPORTED(ha)    ((ha)->device_type & DT_ZIO_SUPPORTED)
4175 #define IS_OEM_001(ha)          ((ha)->device_type & DT_OEM_001)
4176 #define HAS_EXTENDED_IDS(ha)    ((ha)->device_type & DT_EXTENDED_IDS)
4177 #define IS_CT6_SUPPORTED(ha)    ((ha)->device_type & DT_CT6_SUPPORTED)
4178 #define IS_MQUE_CAPABLE(ha)     ((ha)->mqenable || IS_QLA83XX(ha) || \
4179                                 IS_QLA27XX(ha) || IS_QLA28XX(ha))
4180 #define IS_BIDI_CAPABLE(ha) \
4181     (IS_QLA25XX(ha) || IS_QLA2031(ha) || IS_QLA27XX(ha) || IS_QLA28XX(ha))
4182 /* Bit 21 of fw_attributes decides the MCTP capabilities */
4183 #define IS_MCTP_CAPABLE(ha)     (IS_QLA2031(ha) && \
4184                                 ((ha)->fw_attributes_ext[0] & BIT_0))
4185 #define QLA_ABTS_FW_ENABLED(_ha)       ((_ha)->fw_attributes_ext[0] & BIT_14)
4186 #define QLA_SRB_NVME_LS(_sp) ((_sp)->type == SRB_NVME_LS)
4187 #define QLA_SRB_NVME_CMD(_sp) ((_sp)->type == SRB_NVME_CMD)
4188 #define QLA_NVME_IOS(_sp) (QLA_SRB_NVME_CMD(_sp) || QLA_SRB_NVME_LS(_sp))
4189 #define QLA_LS_ABTS_WAIT_ENABLED(_sp) \
4190         (QLA_SRB_NVME_LS(_sp) && QLA_ABTS_FW_ENABLED(_sp->fcport->vha->hw))
4191 #define QLA_CMD_ABTS_WAIT_ENABLED(_sp) \
4192         (QLA_SRB_NVME_CMD(_sp) && QLA_ABTS_FW_ENABLED(_sp->fcport->vha->hw))
4193 #define QLA_ABTS_WAIT_ENABLED(_sp) \
4194         (QLA_NVME_IOS(_sp) && QLA_ABTS_FW_ENABLED(_sp->fcport->vha->hw))
4195
4196 #define IS_PI_UNINIT_CAPABLE(ha)        (IS_QLA83XX(ha) || IS_QLA27XX(ha))
4197 #define IS_PI_IPGUARD_CAPABLE(ha)       (IS_QLA83XX(ha) || IS_QLA27XX(ha))
4198 #define IS_PI_DIFB_DIX0_CAPABLE(ha)     (0)
4199 #define IS_PI_SPLIT_DET_CAPABLE_HBA(ha) (IS_QLA83XX(ha) || IS_QLA27XX(ha) || \
4200                                         IS_QLA28XX(ha))
4201 #define IS_PI_SPLIT_DET_CAPABLE(ha)     (IS_PI_SPLIT_DET_CAPABLE_HBA(ha) && \
4202     (((ha)->fw_attributes_h << 16 | (ha)->fw_attributes) & BIT_22))
4203 #define IS_ATIO_MSIX_CAPABLE(ha) (IS_QLA83XX(ha) || IS_QLA27XX(ha) || \
4204                                 IS_QLA28XX(ha))
4205 #define IS_TGT_MODE_CAPABLE(ha) (ha->tgt.atio_q_length)
4206 #define IS_SHADOW_REG_CAPABLE(ha)  (IS_QLA27XX(ha) || IS_QLA28XX(ha))
4207 #define IS_DPORT_CAPABLE(ha)  (IS_QLA83XX(ha) || IS_QLA27XX(ha) || \
4208                                 IS_QLA28XX(ha))
4209 #define IS_FAWWN_CAPABLE(ha)    (IS_QLA83XX(ha) || IS_QLA27XX(ha) || \
4210                                 IS_QLA28XX(ha))
4211 #define IS_EXCHG_OFFLD_CAPABLE(ha) \
4212         (IS_QLA81XX(ha) || IS_QLA83XX(ha) || IS_QLA27XX(ha) || IS_QLA28XX(ha))
4213 #define IS_EXLOGIN_OFFLD_CAPABLE(ha) \
4214         (IS_QLA25XX(ha) || IS_QLA81XX(ha) || IS_QLA83XX(ha) || \
4215          IS_QLA27XX(ha) || IS_QLA28XX(ha))
4216 #define USE_ASYNC_SCAN(ha) (IS_QLA25XX(ha) || IS_QLA81XX(ha) ||\
4217         IS_QLA83XX(ha) || IS_QLA27XX(ha) || IS_QLA28XX(ha))
4218
4219 #define IS_ZIO_THRESHOLD_CAPABLE(ha) \
4220         ((IS_QLA83XX(ha) || IS_QLA27XX(ha) || IS_QLA28XX(ha)) &&\
4221          (ha->zio_mode == QLA_ZIO_MODE_6))
4222
4223         /* HBA serial number */
4224         uint8_t         serial0;
4225         uint8_t         serial1;
4226         uint8_t         serial2;
4227
4228         /* NVRAM configuration data */
4229 #define MAX_NVRAM_SIZE  4096
4230 #define VPD_OFFSET      (MAX_NVRAM_SIZE / 2)
4231         uint16_t        nvram_size;
4232         uint16_t        nvram_base;
4233         void            *nvram;
4234         uint16_t        vpd_size;
4235         uint16_t        vpd_base;
4236         void            *vpd;
4237
4238         uint16_t        loop_reset_delay;
4239         uint8_t         retry_count;
4240         uint8_t         login_timeout;
4241         uint16_t        r_a_tov;
4242         int             port_down_retry_count;
4243         uint8_t         mbx_count;
4244         uint8_t         aen_mbx_count;
4245         atomic_t        num_pend_mbx_stage1;
4246         atomic_t        num_pend_mbx_stage2;
4247         atomic_t        num_pend_mbx_stage3;
4248         uint16_t        frame_payload_size;
4249
4250         uint32_t        login_retry_count;
4251         /* SNS command interfaces. */
4252         ms_iocb_entry_t         *ms_iocb;
4253         dma_addr_t              ms_iocb_dma;
4254         struct ct_sns_pkt       *ct_sns;
4255         dma_addr_t              ct_sns_dma;
4256         /* SNS command interfaces for 2200. */
4257         struct sns_cmd_pkt      *sns_cmd;
4258         dma_addr_t              sns_cmd_dma;
4259
4260 #define SFP_DEV_SIZE    512
4261 #define SFP_BLOCK_SIZE  64
4262 #define SFP_RTDI_LEN    SFP_BLOCK_SIZE
4263
4264         void            *sfp_data;
4265         dma_addr_t      sfp_data_dma;
4266
4267         struct qla_flt_header *flt;
4268         dma_addr_t      flt_dma;
4269
4270 #define XGMAC_DATA_SIZE 4096
4271         void            *xgmac_data;
4272         dma_addr_t      xgmac_data_dma;
4273
4274 #define DCBX_TLV_DATA_SIZE 4096
4275         void            *dcbx_tlv;
4276         dma_addr_t      dcbx_tlv_dma;
4277
4278         struct task_struct      *dpc_thread;
4279         uint8_t dpc_active;                  /* DPC routine is active */
4280
4281         dma_addr_t      gid_list_dma;
4282         struct gid_list_info *gid_list;
4283         int             gid_list_info_size;
4284
4285         /* Small DMA pool allocations -- maximum 256 bytes in length. */
4286 #define DMA_POOL_SIZE   256
4287         struct dma_pool *s_dma_pool;
4288
4289         dma_addr_t      init_cb_dma;
4290         init_cb_t       *init_cb;
4291         int             init_cb_size;
4292         dma_addr_t      ex_init_cb_dma;
4293         struct ex_init_cb_81xx *ex_init_cb;
4294         dma_addr_t      sf_init_cb_dma;
4295         struct init_sf_cb *sf_init_cb;
4296
4297         void            *scm_fpin_els_buff;
4298         uint64_t        scm_fpin_els_buff_size;
4299         bool            scm_fpin_valid;
4300         bool            scm_fpin_payload_size;
4301
4302         void            *async_pd;
4303         dma_addr_t      async_pd_dma;
4304
4305 #define ENABLE_EXTENDED_LOGIN   BIT_7
4306
4307         /* Extended Logins  */
4308         void            *exlogin_buf;
4309         dma_addr_t      exlogin_buf_dma;
4310         uint32_t        exlogin_size;
4311
4312 #define ENABLE_EXCHANGE_OFFLD   BIT_2
4313
4314         /* Exchange Offload */
4315         void            *exchoffld_buf;
4316         dma_addr_t      exchoffld_buf_dma;
4317         int             exchoffld_size;
4318         int             exchoffld_count;
4319
4320         /* n2n */
4321         struct fc_els_flogi plogi_els_payld;
4322 #define LOGIN_TEMPLATE_SIZE (sizeof(struct fc_els_flogi) - 4)
4323
4324         void            *swl;
4325
4326         /* These are used by mailbox operations. */
4327         uint16_t mailbox_out[MAILBOX_REGISTER_COUNT];
4328         uint32_t mailbox_out32[MAILBOX_REGISTER_COUNT];
4329         uint32_t aenmb[AEN_MAILBOX_REGISTER_COUNT_FX00];
4330
4331         mbx_cmd_t       *mcp;
4332         struct mbx_cmd_32       *mcp32;
4333
4334         unsigned long   mbx_cmd_flags;
4335 #define MBX_INTERRUPT           1
4336 #define MBX_INTR_WAIT           2
4337 #define MBX_UPDATE_FLASH_ACTIVE 3
4338
4339         struct mutex vport_lock;        /* Virtual port synchronization */
4340         spinlock_t vport_slock; /* order is hardware_lock, then vport_slock */
4341         struct mutex mq_lock;        /* multi-queue synchronization */
4342         struct completion mbx_cmd_comp; /* Serialize mbx access */
4343         struct completion mbx_intr_comp;  /* Used for completion notification */
4344         struct completion dcbx_comp;    /* For set port config notification */
4345         struct completion lb_portup_comp; /* Used to wait for link up during
4346                                            * loopback */
4347 #define DCBX_COMP_TIMEOUT       20
4348 #define LB_PORTUP_COMP_TIMEOUT  10
4349
4350         int notify_dcbx_comp;
4351         int notify_lb_portup_comp;
4352         struct mutex selflogin_lock;
4353
4354         /* Basic firmware related information. */
4355         uint16_t        fw_major_version;
4356         uint16_t        fw_minor_version;
4357         uint16_t        fw_subminor_version;
4358         uint16_t        fw_attributes;
4359         uint16_t        fw_attributes_h;
4360 #define FW_ATTR_H_NVME_FBURST   BIT_1
4361 #define FW_ATTR_H_NVME          BIT_10
4362 #define FW_ATTR_H_NVME_UPDATED  BIT_14
4363
4364         /* About firmware SCM support */
4365 #define FW_ATTR_EXT0_SCM_SUPPORTED      BIT_12
4366         /* Brocade fabric attached */
4367 #define FW_ATTR_EXT0_SCM_BROCADE        0x00001000
4368         /* Cisco fabric attached */
4369 #define FW_ATTR_EXT0_SCM_CISCO          0x00002000
4370 #define FW_ATTR_EXT0_NVME2      BIT_13
4371         uint16_t        fw_attributes_ext[2];
4372         uint32_t        fw_memory_size;
4373         uint32_t        fw_transfer_size;
4374         uint32_t        fw_srisc_address;
4375 #define RISC_START_ADDRESS_2100 0x1000
4376 #define RISC_START_ADDRESS_2300 0x800
4377 #define RISC_START_ADDRESS_2400 0x100000
4378
4379         uint16_t        orig_fw_tgt_xcb_count;
4380         uint16_t        cur_fw_tgt_xcb_count;
4381         uint16_t        orig_fw_xcb_count;
4382         uint16_t        cur_fw_xcb_count;
4383         uint16_t        orig_fw_iocb_count;
4384         uint16_t        cur_fw_iocb_count;
4385         uint16_t        fw_max_fcf_count;
4386
4387         uint32_t        fw_shared_ram_start;
4388         uint32_t        fw_shared_ram_end;
4389         uint32_t        fw_ddr_ram_start;
4390         uint32_t        fw_ddr_ram_end;
4391
4392         uint16_t        fw_options[16];         /* slots: 1,2,3,10,11 */
4393         uint8_t         fw_seriallink_options[4];
4394         __le16          fw_seriallink_options24[4];
4395
4396         uint8_t         serdes_version[3];
4397         uint8_t         mpi_version[3];
4398         uint32_t        mpi_capabilities;
4399         uint8_t         phy_version[3];
4400         uint8_t         pep_version[3];
4401
4402         /* Firmware dump template */
4403         struct fwdt {
4404                 void *template;
4405                 ulong length;
4406                 ulong dump_size;
4407         } fwdt[2];
4408         struct qla2xxx_fw_dump *fw_dump;
4409         uint32_t        fw_dump_len;
4410         u32             fw_dump_alloc_len;
4411         bool            fw_dumped;
4412         unsigned long   fw_dump_cap_flags;
4413 #define RISC_PAUSE_CMPL         0
4414 #define DMA_SHUTDOWN_CMPL       1
4415 #define ISP_RESET_CMPL          2
4416 #define RISC_RDY_AFT_RESET      3
4417 #define RISC_SRAM_DUMP_CMPL     4
4418 #define RISC_EXT_MEM_DUMP_CMPL  5
4419 #define ISP_MBX_RDY             6
4420 #define ISP_SOFT_RESET_CMPL     7
4421         int             fw_dump_reading;
4422         void            *mpi_fw_dump;
4423         u32             mpi_fw_dump_len;
4424         unsigned int    mpi_fw_dump_reading:1;
4425         unsigned int    mpi_fw_dumped:1;
4426         int             prev_minidump_failed;
4427         dma_addr_t      eft_dma;
4428         void            *eft;
4429 /* Current size of mctp dump is 0x086064 bytes */
4430 #define MCTP_DUMP_SIZE  0x086064
4431         dma_addr_t      mctp_dump_dma;
4432         void            *mctp_dump;
4433         int             mctp_dumped;
4434         int             mctp_dump_reading;
4435         uint32_t        chain_offset;
4436         struct dentry *dfs_dir;
4437         struct dentry *dfs_fce;
4438         struct dentry *dfs_tgt_counters;
4439         struct dentry *dfs_fw_resource_cnt;
4440
4441         dma_addr_t      fce_dma;
4442         void            *fce;
4443         uint32_t        fce_bufs;
4444         uint16_t        fce_mb[8];
4445         uint64_t        fce_wr, fce_rd;
4446         struct mutex    fce_mutex;
4447
4448         uint32_t        pci_attr;
4449         uint16_t        chip_revision;
4450
4451         uint16_t        product_id[4];
4452
4453         uint8_t         model_number[16+1];
4454         char            model_desc[80];
4455         uint8_t         adapter_id[16+1];
4456
4457         /* Option ROM information. */
4458         char            *optrom_buffer;
4459         uint32_t        optrom_size;
4460         int             optrom_state;
4461 #define QLA_SWAITING    0
4462 #define QLA_SREADING    1
4463 #define QLA_SWRITING    2
4464         uint32_t        optrom_region_start;
4465         uint32_t        optrom_region_size;
4466         struct mutex    optrom_mutex;
4467
4468 /* PCI expansion ROM image information. */
4469 #define ROM_CODE_TYPE_BIOS      0
4470 #define ROM_CODE_TYPE_FCODE     1
4471 #define ROM_CODE_TYPE_EFI       3
4472         uint8_t         bios_revision[2];
4473         uint8_t         efi_revision[2];
4474         uint8_t         fcode_revision[16];
4475         uint32_t        fw_revision[4];
4476
4477         uint32_t        gold_fw_version[4];
4478
4479         /* Offsets for flash/nvram access (set to ~0 if not used). */
4480         uint32_t        flash_conf_off;
4481         uint32_t        flash_data_off;
4482         uint32_t        nvram_conf_off;
4483         uint32_t        nvram_data_off;
4484
4485         uint32_t        fdt_wrt_disable;
4486         uint32_t        fdt_wrt_enable;
4487         uint32_t        fdt_erase_cmd;
4488         uint32_t        fdt_block_size;
4489         uint32_t        fdt_unprotect_sec_cmd;
4490         uint32_t        fdt_protect_sec_cmd;
4491         uint32_t        fdt_wrt_sts_reg_cmd;
4492
4493         struct {
4494                 uint32_t        flt_region_flt;
4495                 uint32_t        flt_region_fdt;
4496                 uint32_t        flt_region_boot;
4497                 uint32_t        flt_region_boot_sec;
4498                 uint32_t        flt_region_fw;
4499                 uint32_t        flt_region_fw_sec;
4500                 uint32_t        flt_region_vpd_nvram;
4501                 uint32_t        flt_region_vpd_nvram_sec;
4502                 uint32_t        flt_region_vpd;
4503                 uint32_t        flt_region_vpd_sec;
4504                 uint32_t        flt_region_nvram;
4505                 uint32_t        flt_region_nvram_sec;
4506                 uint32_t        flt_region_npiv_conf;
4507                 uint32_t        flt_region_gold_fw;
4508                 uint32_t        flt_region_fcp_prio;
4509                 uint32_t        flt_region_bootload;
4510                 uint32_t        flt_region_img_status_pri;
4511                 uint32_t        flt_region_img_status_sec;
4512                 uint32_t        flt_region_aux_img_status_pri;
4513                 uint32_t        flt_region_aux_img_status_sec;
4514         };
4515         uint8_t         active_image;
4516
4517         /* Needed for BEACON */
4518         uint16_t        beacon_blink_led;
4519         uint8_t         beacon_color_state;
4520 #define QLA_LED_GRN_ON          0x01
4521 #define QLA_LED_YLW_ON          0x02
4522 #define QLA_LED_ABR_ON          0x04
4523 #define QLA_LED_ALL_ON          0x07    /* yellow, green, amber. */
4524                                         /* ISP2322: red, green, amber. */
4525         uint16_t        zio_mode;
4526         uint16_t        zio_timer;
4527
4528         struct qla_msix_entry *msix_entries;
4529
4530         struct list_head        vp_list;        /* list of VP */
4531         unsigned long   vp_idx_map[(MAX_MULTI_ID_FABRIC / 8) /
4532                         sizeof(unsigned long)];
4533         uint16_t        num_vhosts;     /* number of vports created */
4534         uint16_t        num_vsans;      /* number of vsan created */
4535         uint16_t        max_npiv_vports;        /* 63 or 125 per topoloty */
4536         int             cur_vport_count;
4537
4538         struct qla_chip_state_84xx *cs84xx;
4539         struct isp_operations *isp_ops;
4540         struct workqueue_struct *wq;
4541         struct qlfc_fw fw_buf;
4542
4543         /* FCP_CMND priority support */
4544         struct qla_fcp_prio_cfg *fcp_prio_cfg;
4545
4546         struct dma_pool *dl_dma_pool;
4547 #define DSD_LIST_DMA_POOL_SIZE  512
4548
4549         struct dma_pool *fcp_cmnd_dma_pool;
4550         mempool_t       *ctx_mempool;
4551 #define FCP_CMND_DMA_POOL_SIZE 512
4552
4553         void __iomem    *nx_pcibase;            /* Base I/O address */
4554         void __iomem    *nxdb_rd_ptr;           /* Doorbell read pointer */
4555         void __iomem    *nxdb_wr_ptr;           /* Door bell write pointer */
4556
4557         uint32_t        crb_win;
4558         uint32_t        curr_window;
4559         uint32_t        ddr_mn_window;
4560         unsigned long   mn_win_crb;
4561         unsigned long   ms_win_crb;
4562         int             qdr_sn_window;
4563         uint32_t        fcoe_dev_init_timeout;
4564         uint32_t        fcoe_reset_timeout;
4565         rwlock_t        hw_lock;
4566         uint16_t        portnum;                /* port number */
4567         int             link_width;
4568         struct fw_blob  *hablob;
4569         struct qla82xx_legacy_intr_set nx_legacy_intr;
4570
4571         uint16_t        gbl_dsd_inuse;
4572         uint16_t        gbl_dsd_avail;
4573         struct list_head gbl_dsd_list;
4574 #define NUM_DSD_CHAIN 4096
4575
4576         uint8_t fw_type;
4577         uint32_t file_prd_off;  /* File firmware product offset */
4578
4579         uint32_t        md_template_size;
4580         void            *md_tmplt_hdr;
4581         dma_addr_t      md_tmplt_hdr_dma;
4582         void            *md_dump;
4583         uint32_t        md_dump_size;
4584
4585         void            *loop_id_map;
4586
4587         /* QLA83XX IDC specific fields */
4588         uint32_t        idc_audit_ts;
4589         uint32_t        idc_extend_tmo;
4590
4591         /* DPC low-priority workqueue */
4592         struct workqueue_struct *dpc_lp_wq;
4593         struct work_struct idc_aen;
4594         /* DPC high-priority workqueue */
4595         struct workqueue_struct *dpc_hp_wq;
4596         struct work_struct nic_core_reset;
4597         struct work_struct idc_state_handler;
4598         struct work_struct nic_core_unrecoverable;
4599         struct work_struct board_disable;
4600
4601         struct mr_data_fx00 mr;
4602         uint32_t chip_reset;
4603
4604         struct qlt_hw_data tgt;
4605         int     allow_cna_fw_dump;
4606         uint32_t fw_ability_mask;
4607         uint16_t min_supported_speed;
4608         uint16_t max_supported_speed;
4609
4610         /* DMA pool for the DIF bundling buffers */
4611         struct dma_pool *dif_bundl_pool;
4612         #define DIF_BUNDLING_DMA_POOL_SIZE  1024
4613         struct {
4614                 struct {
4615                         struct list_head head;
4616                         uint count;
4617                 } good;
4618                 struct {
4619                         struct list_head head;
4620                         uint count;
4621                 } unusable;
4622         } pool;
4623
4624         unsigned long long dif_bundle_crossed_pages;
4625         unsigned long long dif_bundle_reads;
4626         unsigned long long dif_bundle_writes;
4627         unsigned long long dif_bundle_kallocs;
4628         unsigned long long dif_bundle_dma_allocs;
4629
4630         atomic_t        nvme_active_aen_cnt;
4631         uint16_t        nvme_last_rptd_aen;             /* Last recorded aen count */
4632
4633         uint8_t fc4_type_priority;
4634
4635         atomic_t zio_threshold;
4636         uint16_t last_zio_threshold;
4637
4638 #define DEFAULT_ZIO_THRESHOLD 5
4639
4640         struct qla_hw_data_stat stat;
4641         pci_error_state_t pci_error_state;
4642         u64 prev_cmd_cnt;
4643 };
4644
4645 struct active_regions {
4646         uint8_t global;
4647         struct {
4648                 uint8_t board_config;
4649                 uint8_t vpd_nvram;
4650                 uint8_t npiv_config_0_1;
4651                 uint8_t npiv_config_2_3;
4652         } aux;
4653 };
4654
4655 #define FW_ABILITY_MAX_SPEED_MASK       0xFUL
4656 #define FW_ABILITY_MAX_SPEED_16G        0x0
4657 #define FW_ABILITY_MAX_SPEED_32G        0x1
4658 #define FW_ABILITY_MAX_SPEED(ha)        \
4659         (ha->fw_ability_mask & FW_ABILITY_MAX_SPEED_MASK)
4660
4661 #define QLA_GET_DATA_RATE       0
4662 #define QLA_SET_DATA_RATE_NOLR  1
4663 #define QLA_SET_DATA_RATE_LR    2 /* Set speed and initiate LR */
4664
4665 #define QLA_DEFAULT_PAYLOAD_SIZE        64
4666 /*
4667  * This item might be allocated with a size > sizeof(struct purex_item).
4668  * The "size" variable gives the size of the payload (which
4669  * is variable) starting at "iocb".
4670  */
4671 struct purex_item {
4672         struct list_head list;
4673         struct scsi_qla_host *vha;
4674         void (*process_item)(struct scsi_qla_host *vha,
4675                              struct purex_item *pkt);
4676         atomic_t in_use;
4677         uint16_t size;
4678         struct {
4679                 uint8_t iocb[64];
4680         } iocb;
4681 };
4682
4683 #include "qla_edif.h"
4684
4685 #define SCM_FLAG_RDF_REJECT             0x00
4686 #define SCM_FLAG_RDF_COMPLETED          0x01
4687
4688 #define QLA_CON_PRIMITIVE_RECEIVED      0x1
4689 #define QLA_CONGESTION_ARB_WARNING      0x1
4690 #define QLA_CONGESTION_ARB_ALARM        0X2
4691
4692 /*
4693  * Qlogic scsi host structure
4694  */
4695 typedef struct scsi_qla_host {
4696         struct list_head list;
4697         struct list_head vp_fcports;    /* list of fcports */
4698         struct list_head work_list;
4699         spinlock_t work_lock;
4700         struct work_struct iocb_work;
4701
4702         /* Commonly used flags and state information. */
4703         struct Scsi_Host *host;
4704         unsigned long   host_no;
4705         uint8_t         host_str[16];
4706
4707         volatile struct {
4708                 uint32_t        init_done               :1;
4709                 uint32_t        online                  :1;
4710                 uint32_t        reset_active            :1;
4711
4712                 uint32_t        management_server_logged_in :1;
4713                 uint32_t        process_response_queue  :1;
4714                 uint32_t        difdix_supported:1;
4715                 uint32_t        delete_progress:1;
4716
4717                 uint32_t        fw_tgt_reported:1;
4718                 uint32_t        bbcr_enable:1;
4719                 uint32_t        qpairs_available:1;
4720                 uint32_t        qpairs_req_created:1;
4721                 uint32_t        qpairs_rsp_created:1;
4722                 uint32_t        nvme_enabled:1;
4723                 uint32_t        nvme_first_burst:1;
4724                 uint32_t        nvme2_enabled:1;
4725         } flags;
4726
4727         atomic_t        loop_state;
4728 #define LOOP_TIMEOUT    1
4729 #define LOOP_DOWN       2
4730 #define LOOP_UP         3
4731 #define LOOP_UPDATE     4
4732 #define LOOP_READY      5
4733 #define LOOP_DEAD       6
4734
4735         unsigned long   relogin_jif;
4736         unsigned long   dpc_flags;
4737 #define RESET_MARKER_NEEDED     0       /* Send marker to ISP. */
4738 #define RESET_ACTIVE            1
4739 #define ISP_ABORT_NEEDED        2       /* Initiate ISP abort. */
4740 #define ABORT_ISP_ACTIVE        3       /* ISP abort in progress. */
4741 #define LOOP_RESYNC_NEEDED      4       /* Device Resync needed. */
4742 #define LOOP_RESYNC_ACTIVE      5
4743 #define LOCAL_LOOP_UPDATE       6       /* Perform a local loop update. */
4744 #define RSCN_UPDATE             7       /* Perform an RSCN update. */
4745 #define RELOGIN_NEEDED          8
4746 #define REGISTER_FC4_NEEDED     9       /* SNS FC4 registration required. */
4747 #define ISP_ABORT_RETRY         10      /* ISP aborted. */
4748 #define BEACON_BLINK_NEEDED     11
4749 #define REGISTER_FDMI_NEEDED    12
4750 #define FCPORT_UPDATE_NEEDED    13
4751 #define VP_DPC_NEEDED           14      /* wake up for VP dpc handling */
4752 #define UNLOADING               15
4753 #define NPIV_CONFIG_NEEDED      16
4754 #define ISP_UNRECOVERABLE       17
4755 #define FCOE_CTX_RESET_NEEDED   18      /* Initiate FCoE context reset */
4756 #define MPI_RESET_NEEDED        19      /* Initiate MPI FW reset */
4757 #define ISP_QUIESCE_NEEDED      20      /* Driver need some quiescence */
4758 #define N2N_LINK_RESET          21
4759 #define PORT_UPDATE_NEEDED      22
4760 #define FX00_RESET_RECOVERY     23
4761 #define FX00_TARGET_SCAN        24
4762 #define FX00_CRITEMP_RECOVERY   25
4763 #define FX00_HOST_INFO_RESEND   26
4764 #define QPAIR_ONLINE_CHECK_NEEDED       27
4765 #define DO_EEH_RECOVERY         28
4766 #define DETECT_SFP_CHANGE       29
4767 #define N2N_LOGIN_NEEDED        30
4768 #define IOCB_WORK_ACTIVE        31
4769 #define SET_ZIO_THRESHOLD_NEEDED 32
4770 #define ISP_ABORT_TO_ROM        33
4771 #define VPORT_DELETE            34
4772 #define HEARTBEAT_CHK           38
4773
4774 #define PROCESS_PUREX_IOCB      63
4775
4776         unsigned long   pci_flags;
4777 #define PFLG_DISCONNECTED       0       /* PCI device removed */
4778 #define PFLG_DRIVER_REMOVING    1       /* PCI driver .remove */
4779 #define PFLG_DRIVER_PROBING     2       /* PCI driver .probe */
4780
4781         uint32_t        device_flags;
4782 #define SWITCH_FOUND            BIT_0
4783 #define DFLG_NO_CABLE           BIT_1
4784 #define DFLG_DEV_FAILED         BIT_5
4785
4786         /* ISP configuration data. */
4787         uint16_t        loop_id;                /* Host adapter loop id */
4788         uint16_t        self_login_loop_id;     /* host adapter loop id
4789                                                  * get it on self login
4790                                                  */
4791         fc_port_t       bidir_fcport;           /* fcport used for bidir cmnds
4792                                                  * no need of allocating it for
4793                                                  * each command
4794                                                  */
4795
4796         port_id_t       d_id;                   /* Host adapter port id */
4797         uint8_t         marker_needed;
4798         uint16_t        mgmt_svr_loop_id;
4799
4800
4801
4802         /* Timeout timers. */
4803         uint8_t         loop_down_abort_time;    /* port down timer */
4804         atomic_t        loop_down_timer;         /* loop down timer */
4805         uint8_t         link_down_timeout;       /* link down timeout */
4806
4807         uint32_t        timer_active;
4808         struct timer_list        timer;
4809
4810         uint8_t         node_name[WWN_SIZE];
4811         uint8_t         port_name[WWN_SIZE];
4812         uint8_t         fabric_node_name[WWN_SIZE];
4813         uint8_t         fabric_port_name[WWN_SIZE];
4814
4815         struct          nvme_fc_local_port *nvme_local_port;
4816         struct completion nvme_del_done;
4817
4818         uint16_t        fcoe_vlan_id;
4819         uint16_t        fcoe_fcf_idx;
4820         uint8_t         fcoe_vn_port_mac[6];
4821
4822         /* list of commands waiting on workqueue */
4823         struct list_head        qla_cmd_list;
4824         struct list_head        qla_sess_op_cmd_list;
4825         struct list_head        unknown_atio_list;
4826         spinlock_t              cmd_list_lock;
4827         struct delayed_work     unknown_atio_work;
4828
4829         /* Counter to detect races between ELS and RSCN events */
4830         atomic_t                generation_tick;
4831         /* Time when global fcport update has been scheduled */
4832         int                     total_fcport_update_gen;
4833         /* List of pending LOGOs, protected by tgt_mutex */
4834         struct list_head        logo_list;
4835         /* List of pending PLOGI acks, protected by hw lock */
4836         struct list_head        plogi_ack_list;
4837
4838         struct list_head        qp_list;
4839
4840         uint32_t        vp_abort_cnt;
4841
4842         struct fc_vport *fc_vport;      /* holds fc_vport * for each vport */
4843         uint16_t        vp_idx;         /* vport ID */
4844         struct qla_qpair *qpair;        /* base qpair */
4845
4846         unsigned long           vp_flags;
4847 #define VP_IDX_ACQUIRED         0       /* bit no 0 */
4848 #define VP_CREATE_NEEDED        1
4849 #define VP_BIND_NEEDED          2
4850 #define VP_DELETE_NEEDED        3
4851 #define VP_SCR_NEEDED           4       /* State Change Request registration */
4852 #define VP_CONFIG_OK            5       /* Flag to cfg VP, if FW is ready */
4853         atomic_t                vp_state;
4854 #define VP_OFFLINE              0
4855 #define VP_ACTIVE               1
4856 #define VP_FAILED               2
4857 // #define VP_DISABLE           3
4858         uint16_t        vp_err_state;
4859         uint16_t        vp_prev_err_state;
4860 #define VP_ERR_UNKWN            0
4861 #define VP_ERR_PORTDWN          1
4862 #define VP_ERR_FAB_UNSUPPORTED  2
4863 #define VP_ERR_FAB_NORESOURCES  3
4864 #define VP_ERR_FAB_LOGOUT       4
4865 #define VP_ERR_ADAP_NORESOURCES 5
4866         struct qla_hw_data *hw;
4867         struct scsi_qlt_host vha_tgt;
4868         struct req_que *req;
4869         int             fw_heartbeat_counter;
4870         int             seconds_since_last_heartbeat;
4871         struct fc_host_statistics fc_host_stat;
4872         struct qla_statistics qla_stats;
4873         struct bidi_statistics bidi_stats;
4874         atomic_t        vref_count;
4875         struct qla8044_reset_template reset_tmplt;
4876         uint16_t        bbcr;
4877
4878         uint16_t u_ql2xexchoffld;
4879         uint16_t u_ql2xiniexchg;
4880         uint16_t qlini_mode;
4881         uint16_t ql2xexchoffld;
4882         uint16_t ql2xiniexchg;
4883
4884         struct dentry *dfs_rport_root;
4885
4886         struct purex_list {
4887                 struct list_head head;
4888                 spinlock_t lock;
4889         } purex_list;
4890         struct purex_item default_item;
4891
4892         struct name_list_extended gnl;
4893         /* Count of active session/fcport */
4894         int fcport_count;
4895         wait_queue_head_t fcport_waitQ;
4896         wait_queue_head_t vref_waitq;
4897         uint8_t min_supported_speed;
4898         uint8_t n2n_node_name[WWN_SIZE];
4899         uint8_t n2n_port_name[WWN_SIZE];
4900         uint16_t        n2n_id;
4901         __le16 dport_data[4];
4902         struct list_head gpnid_list;
4903         struct fab_scan scan;
4904         uint8_t scm_fabric_connection_flags;
4905
4906         unsigned int irq_offset;
4907
4908         u64 hw_err_cnt;
4909         u64 interface_err_cnt;
4910         u64 cmd_timeout_cnt;
4911         u64 reset_cmd_err_cnt;
4912         u64 link_down_time;
4913         u64 short_link_down_cnt;
4914         struct edif_dbell e_dbell;
4915         struct pur_core pur_cinfo;
4916 } scsi_qla_host_t;
4917
4918 struct qla27xx_image_status {
4919         uint8_t image_status_mask;
4920         __le16  generation;
4921         uint8_t ver_major;
4922         uint8_t ver_minor;
4923         uint8_t bitmap;         /* 28xx only */
4924         uint8_t reserved[2];
4925         __le32  checksum;
4926         __le32  signature;
4927 } __packed;
4928
4929 /* 28xx aux image status bimap values */
4930 #define QLA28XX_AUX_IMG_BOARD_CONFIG            BIT_0
4931 #define QLA28XX_AUX_IMG_VPD_NVRAM               BIT_1
4932 #define QLA28XX_AUX_IMG_NPIV_CONFIG_0_1         BIT_2
4933 #define QLA28XX_AUX_IMG_NPIV_CONFIG_2_3         BIT_3
4934
4935 #define SET_VP_IDX      1
4936 #define SET_AL_PA       2
4937 #define RESET_VP_IDX    3
4938 #define RESET_AL_PA     4
4939 struct qla_tgt_vp_map {
4940         uint8_t idx;
4941         scsi_qla_host_t *vha;
4942 };
4943
4944 struct qla2_sgx {
4945         dma_addr_t              dma_addr;       /* OUT */
4946         uint32_t                dma_len;        /* OUT */
4947
4948         uint32_t                tot_bytes;      /* IN */
4949         struct scatterlist      *cur_sg;        /* IN */
4950
4951         /* for book keeping, bzero on initial invocation */
4952         uint32_t                bytes_consumed;
4953         uint32_t                num_bytes;
4954         uint32_t                tot_partial;
4955
4956         /* for debugging */
4957         uint32_t                num_sg;
4958         srb_t                   *sp;
4959 };
4960
4961 #define QLA_FW_STARTED(_ha) {                   \
4962         int i;                                  \
4963         _ha->flags.fw_started = 1;              \
4964         _ha->base_qpair->fw_started = 1;        \
4965         for (i = 0; i < _ha->max_qpairs; i++) { \
4966         if (_ha->queue_pair_map[i])     \
4967         _ha->queue_pair_map[i]->fw_started = 1; \
4968         }                                       \
4969 }
4970
4971 #define QLA_FW_STOPPED(_ha) {                   \
4972         int i;                                  \
4973         _ha->flags.fw_started = 0;              \
4974         _ha->base_qpair->fw_started = 0;        \
4975         for (i = 0; i < _ha->max_qpairs; i++) { \
4976         if (_ha->queue_pair_map[i])     \
4977         _ha->queue_pair_map[i]->fw_started = 0; \
4978         }                                       \
4979 }
4980
4981
4982 #define SFUB_CHECKSUM_SIZE      4
4983
4984 struct secure_flash_update_block {
4985         uint32_t        block_info;
4986         uint32_t        signature_lo;
4987         uint32_t        signature_hi;
4988         uint32_t        signature_upper[0x3e];
4989 };
4990
4991 struct secure_flash_update_block_pk {
4992         uint32_t        block_info;
4993         uint32_t        signature_lo;
4994         uint32_t        signature_hi;
4995         uint32_t        signature_upper[0x3e];
4996         uint32_t        public_key[0x41];
4997 };
4998
4999 /*
5000  * Macros to help code, maintain, etc.
5001  */
5002 #define LOOP_TRANSITION(ha) \
5003         (test_bit(ISP_ABORT_NEEDED, &ha->dpc_flags) || \
5004          test_bit(LOOP_RESYNC_NEEDED, &ha->dpc_flags) || \
5005          atomic_read(&ha->loop_state) == LOOP_DOWN)
5006
5007 #define STATE_TRANSITION(ha) \
5008                 (test_bit(ISP_ABORT_NEEDED, &ha->dpc_flags) || \
5009                          test_bit(LOOP_RESYNC_NEEDED, &ha->dpc_flags))
5010
5011 #define QLA_VHA_MARK_BUSY(__vha, __bail) do {           \
5012         atomic_inc(&__vha->vref_count);                 \
5013         mb();                                           \
5014         if (__vha->flags.delete_progress) {             \
5015                 atomic_dec(&__vha->vref_count);         \
5016                 wake_up(&__vha->vref_waitq);            \
5017                 __bail = 1;                             \
5018         } else {                                        \
5019                 __bail = 0;                             \
5020         }                                               \
5021 } while (0)
5022
5023 #define QLA_VHA_MARK_NOT_BUSY(__vha) do {               \
5024         atomic_dec(&__vha->vref_count);                 \
5025         wake_up(&__vha->vref_waitq);                    \
5026 } while (0)                                             \
5027
5028 #define QLA_QPAIR_MARK_BUSY(__qpair, __bail) do {       \
5029         atomic_inc(&__qpair->ref_count);                \
5030         mb();                                           \
5031         if (__qpair->delete_in_progress) {              \
5032                 atomic_dec(&__qpair->ref_count);        \
5033                 __bail = 1;                             \
5034         } else {                                        \
5035                __bail = 0;                              \
5036         }                                               \
5037 } while (0)
5038
5039 #define QLA_QPAIR_MARK_NOT_BUSY(__qpair)                \
5040         atomic_dec(&__qpair->ref_count)
5041
5042 #define QLA_ENA_CONF(_ha) {\
5043     int i;\
5044     _ha->base_qpair->enable_explicit_conf = 1;  \
5045     for (i = 0; i < _ha->max_qpairs; i++) {     \
5046         if (_ha->queue_pair_map[i])             \
5047             _ha->queue_pair_map[i]->enable_explicit_conf = 1; \
5048     }                                           \
5049 }
5050
5051 #define QLA_DIS_CONF(_ha) {\
5052     int i;\
5053     _ha->base_qpair->enable_explicit_conf = 0;  \
5054     for (i = 0; i < _ha->max_qpairs; i++) {     \
5055         if (_ha->queue_pair_map[i])             \
5056             _ha->queue_pair_map[i]->enable_explicit_conf = 0; \
5057     }                                           \
5058 }
5059
5060 /*
5061  * qla2x00 local function return status codes
5062  */
5063 #define MBS_MASK                0x3fff
5064
5065 #define QLA_SUCCESS             (MBS_COMMAND_COMPLETE & MBS_MASK)
5066 #define QLA_INVALID_COMMAND     (MBS_INVALID_COMMAND & MBS_MASK)
5067 #define QLA_INTERFACE_ERROR     (MBS_HOST_INTERFACE_ERROR & MBS_MASK)
5068 #define QLA_TEST_FAILED         (MBS_TEST_FAILED & MBS_MASK)
5069 #define QLA_COMMAND_ERROR       (MBS_COMMAND_ERROR & MBS_MASK)
5070 #define QLA_PARAMETER_ERROR     (MBS_COMMAND_PARAMETER_ERROR & MBS_MASK)
5071 #define QLA_PORT_ID_USED        (MBS_PORT_ID_USED & MBS_MASK)
5072 #define QLA_LOOP_ID_USED        (MBS_LOOP_ID_USED & MBS_MASK)
5073 #define QLA_ALL_IDS_IN_USE      (MBS_ALL_IDS_IN_USE & MBS_MASK)
5074 #define QLA_NOT_LOGGED_IN       (MBS_NOT_LOGGED_IN & MBS_MASK)
5075
5076 #define QLA_FUNCTION_TIMEOUT            0x100
5077 #define QLA_FUNCTION_PARAMETER_ERROR    0x101
5078 #define QLA_FUNCTION_FAILED             0x102
5079 #define QLA_MEMORY_ALLOC_FAILED         0x103
5080 #define QLA_LOCK_TIMEOUT                0x104
5081 #define QLA_ABORTED                     0x105
5082 #define QLA_SUSPENDED                   0x106
5083 #define QLA_BUSY                        0x107
5084 #define QLA_ALREADY_REGISTERED          0x109
5085 #define QLA_OS_TIMER_EXPIRED            0x10a
5086
5087 #define NVRAM_DELAY()           udelay(10)
5088
5089 /*
5090  * Flash support definitions
5091  */
5092 #define OPTROM_SIZE_2300        0x20000
5093 #define OPTROM_SIZE_2322        0x100000
5094 #define OPTROM_SIZE_24XX        0x100000
5095 #define OPTROM_SIZE_25XX        0x200000
5096 #define OPTROM_SIZE_81XX        0x400000
5097 #define OPTROM_SIZE_82XX        0x800000
5098 #define OPTROM_SIZE_83XX        0x1000000
5099 #define OPTROM_SIZE_28XX        0x2000000
5100
5101 #define OPTROM_BURST_SIZE       0x1000
5102 #define OPTROM_BURST_DWORDS     (OPTROM_BURST_SIZE / 4)
5103
5104 #define QLA_DSDS_PER_IOCB       37
5105
5106 #define CMD_SP(Cmnd)            ((Cmnd)->SCp.ptr)
5107
5108 #define QLA_SG_ALL      1024
5109
5110 enum nexus_wait_type {
5111         WAIT_HOST = 0,
5112         WAIT_TARGET,
5113         WAIT_LUN,
5114 };
5115
5116 /* Refer to SNIA SFF 8247 */
5117 struct sff_8247_a0 {
5118         u8 txid;        /* transceiver id */
5119         u8 ext_txid;
5120         u8 connector;
5121         /* compliance code */
5122         u8 eth_infi_cc3;        /* ethernet, inifiband */
5123         u8 sonet_cc4[2];
5124         u8 eth_cc6;
5125         /* link length */
5126 #define FC_LL_VL BIT_7  /* very long */
5127 #define FC_LL_S  BIT_6  /* Short */
5128 #define FC_LL_I  BIT_5  /* Intermidiate*/
5129 #define FC_LL_L  BIT_4  /* Long */
5130 #define FC_LL_M  BIT_3  /* Medium */
5131 #define FC_LL_SA BIT_2  /* ShortWave laser */
5132 #define FC_LL_LC BIT_1  /* LongWave laser */
5133 #define FC_LL_EL BIT_0  /* Electrical inter enclosure */
5134         u8 fc_ll_cc7;
5135         /* FC technology */
5136 #define FC_TEC_EL BIT_7 /* Electrical inter enclosure */
5137 #define FC_TEC_SN BIT_6 /* short wave w/o OFC */
5138 #define FC_TEC_SL BIT_5 /* short wave with OFC */
5139 #define FC_TEC_LL BIT_4 /* Longwave Laser */
5140 #define FC_TEC_ACT BIT_3        /* Active cable */
5141 #define FC_TEC_PAS BIT_2        /* Passive cable */
5142         u8 fc_tec_cc8;
5143         /* Transmission Media */
5144 #define FC_MED_TW BIT_7 /* Twin Ax */
5145 #define FC_MED_TP BIT_6 /* Twited Pair */
5146 #define FC_MED_MI BIT_5 /* Min Coax */
5147 #define FC_MED_TV BIT_4 /* Video Coax */
5148 #define FC_MED_M6 BIT_3 /* Multimode, 62.5um */
5149 #define FC_MED_M5 BIT_2 /* Multimode, 50um */
5150 #define FC_MED_SM BIT_0 /* Single Mode */
5151         u8 fc_med_cc9;
5152         /* speed FC_SP_12: 12*100M = 1200 MB/s */
5153 #define FC_SP_12 BIT_7
5154 #define FC_SP_8  BIT_6
5155 #define FC_SP_16 BIT_5
5156 #define FC_SP_4  BIT_4
5157 #define FC_SP_32 BIT_3
5158 #define FC_SP_2  BIT_2
5159 #define FC_SP_1  BIT_0
5160         u8 fc_sp_cc10;
5161         u8 encode;
5162         u8 bitrate;
5163         u8 rate_id;
5164         u8 length_km;           /* offset 14/eh */
5165         u8 length_100m;
5166         u8 length_50um_10m;
5167         u8 length_62um_10m;
5168         u8 length_om4_10m;
5169         u8 length_om3_10m;
5170 #define SFF_VEN_NAME_LEN 16
5171         u8 vendor_name[SFF_VEN_NAME_LEN];       /* offset 20/14h */
5172         u8 tx_compat;
5173         u8 vendor_oui[3];
5174 #define SFF_PART_NAME_LEN 16
5175         u8 vendor_pn[SFF_PART_NAME_LEN];        /* part number */
5176         u8 vendor_rev[4];
5177         u8 wavelength[2];
5178         u8 resv;
5179         u8 cc_base;
5180         u8 options[2];  /* offset 64 */
5181         u8 br_max;
5182         u8 br_min;
5183         u8 vendor_sn[16];
5184         u8 date_code[8];
5185         u8 diag;
5186         u8 enh_options;
5187         u8 sff_revision;
5188         u8 cc_ext;
5189         u8 vendor_specific[32];
5190         u8 resv2[128];
5191 };
5192
5193 /* BPM -- Buffer Plus Management support. */
5194 #define IS_BPM_CAPABLE(ha) \
5195         (IS_QLA25XX(ha) || IS_QLA81XX(ha) || IS_QLA83XX(ha) || \
5196          IS_QLA27XX(ha) || IS_QLA28XX(ha))
5197 #define IS_BPM_RANGE_CAPABLE(ha) \
5198         (IS_QLA83XX(ha) || IS_QLA27XX(ha) || IS_QLA28XX(ha))
5199 #define IS_BPM_ENABLED(vha) \
5200         (ql2xautodetectsfp && !vha->vp_idx && IS_BPM_CAPABLE(vha->hw))
5201
5202 #define FLASH_SEMAPHORE_REGISTER_ADDR   0x00101016
5203
5204 #define USER_CTRL_IRQ(_ha) (ql2xuctrlirq && QLA_TGT_MODE_ENABLED() && \
5205         (IS_QLA27XX(_ha) || IS_QLA28XX(_ha) || IS_QLA83XX(_ha)))
5206
5207 #define SAVE_TOPO(_ha) { \
5208         if (_ha->current_topology)                              \
5209                 _ha->prev_topology = _ha->current_topology;     \
5210 }
5211
5212 #define N2N_TOPO(ha) \
5213         ((ha->prev_topology == ISP_CFG_N && !ha->current_topology) || \
5214          ha->current_topology == ISP_CFG_N || \
5215          !ha->current_topology)
5216
5217 #define QLA_N2N_WAIT_TIME       5 /* 2 * ra_tov(n2n) + 1 */
5218
5219 #define NVME_TYPE(fcport) \
5220         (fcport->fc4_type & FS_FC4TYPE_NVME) \
5221
5222 #define FCP_TYPE(fcport) \
5223         (fcport->fc4_type & FS_FC4TYPE_FCP) \
5224
5225 #define NVME_ONLY_TARGET(fcport) \
5226         (NVME_TYPE(fcport) && !FCP_TYPE(fcport))  \
5227
5228 #define NVME_FCP_TARGET(fcport) \
5229         (FCP_TYPE(fcport) && NVME_TYPE(fcport)) \
5230
5231 #define NVME_TARGET(ha, fcport) \
5232         ((NVME_FCP_TARGET(fcport) && \
5233         (ha->fc4_type_priority == FC4_PRIORITY_NVME)) || \
5234         NVME_ONLY_TARGET(fcport)) \
5235
5236 #define PRLI_PHASE(_cls) \
5237         ((_cls == DSC_LS_PRLI_PEND) || (_cls == DSC_LS_PRLI_COMP))
5238
5239 enum ql_vnd_host_stat_action {
5240         QLA_STOP = 0,
5241         QLA_START,
5242         QLA_CLEAR,
5243 };
5244
5245 struct ql_vnd_mng_host_stats_param {
5246         u32 stat_type;
5247         enum ql_vnd_host_stat_action action;
5248 } __packed;
5249
5250 struct ql_vnd_mng_host_stats_resp {
5251         u32 status;
5252 } __packed;
5253
5254 struct ql_vnd_stats_param {
5255         u32 stat_type;
5256 } __packed;
5257
5258 struct ql_vnd_tgt_stats_param {
5259         s32 tgt_id;
5260         u32 stat_type;
5261 } __packed;
5262
5263 enum ql_vnd_host_port_action {
5264         QLA_ENABLE = 0,
5265         QLA_DISABLE,
5266 };
5267
5268 struct ql_vnd_mng_host_port_param {
5269         enum ql_vnd_host_port_action action;
5270 } __packed;
5271
5272 struct ql_vnd_mng_host_port_resp {
5273         u32 status;
5274 } __packed;
5275
5276 struct ql_vnd_stat_entry {
5277         u32 stat_type;  /* Failure type */
5278         u32 tgt_num;    /* Target Num */
5279         u64 cnt;        /* Counter value */
5280 } __packed;
5281
5282 struct ql_vnd_stats {
5283         u64 entry_count; /* Num of entries */
5284         u64 rservd;
5285         struct ql_vnd_stat_entry entry[0]; /* Place holder of entries */
5286 } __packed;
5287
5288 struct ql_vnd_host_stats_resp {
5289         u32 status;
5290         struct ql_vnd_stats stats;
5291 } __packed;
5292
5293 struct ql_vnd_tgt_stats_resp {
5294         u32 status;
5295         struct ql_vnd_stats stats;
5296 } __packed;
5297
5298 #include "qla_target.h"
5299 #include "qla_gbl.h"
5300 #include "qla_dbg.h"
5301 #include "qla_inline.h"
5302 #endif