drivers/scsi/qla2xxx/qla_def.h

   1 /* SPDX-License-Identifier: GPL-2.0-only */
   2 /*
   3  * QLogic Fibre Channel HBA Driver
   4  * Copyright (c)  2003-2014 QLogic Corporation
   5  */
   6 #ifndef __QLA_DEF_H
   7 #define __QLA_DEF_H
   8
   9 #include <linux/kernel.h>
  10 #include <linux/init.h>
  11 #include <linux/types.h>
  12 #include <linux/module.h>
  13 #include <linux/list.h>
  14 #include <linux/pci.h>
  15 #include <linux/dma-mapping.h>
  16 #include <linux/sched.h>
  17 #include <linux/slab.h>
  18 #include <linux/dmapool.h>
  19 #include <linux/mempool.h>
  20 #include <linux/spinlock.h>
  21 #include <linux/completion.h>
  22 #include <linux/interrupt.h>
  23 #include <linux/workqueue.h>
  24 #include <linux/firmware.h>
  25 #include <linux/aer.h>
  26 #include <linux/mutex.h>
  27 #include <linux/btree.h>
  28
  29 #include <scsi/scsi.h>
  30 #include <scsi/scsi_host.h>
  31 #include <scsi/scsi_device.h>
  32 #include <scsi/scsi_cmnd.h>
  33 #include <scsi/scsi_transport_fc.h>
  34 #include <scsi/scsi_bsg_fc.h>
  35
  36 #include <uapi/scsi/fc/fc_els.h>
  37
  38 /* Big endian Fibre Channel S_ID (source ID) or D_ID (destination ID). */
  39 typedef struct {
  40         uint8_t domain;
  41         uint8_t area;
  42         uint8_t al_pa;
  43 } be_id_t;
  44
  45 /* Little endian Fibre Channel S_ID (source ID) or D_ID (destination ID). */
  46 typedef struct {
  47         uint8_t al_pa;
  48         uint8_t area;
  49         uint8_t domain;
  50 } le_id_t;
  51
  52 /*
  53  * 24 bit port ID type definition.
  54  */
  55 typedef union {
  56         uint32_t b24 : 24;
  57         struct {
  58 #ifdef __BIG_ENDIAN
  59                 uint8_t domain;
  60                 uint8_t area;
  61                 uint8_t al_pa;
  62 #elif defined(__LITTLE_ENDIAN)
  63                 uint8_t al_pa;
  64                 uint8_t area;
  65                 uint8_t domain;
  66 #else
  67 #error "__BIG_ENDIAN or __LITTLE_ENDIAN must be defined!"
  68 #endif
  69                 uint8_t rsvd_1;
  70         } b;
  71 } port_id_t;
  72 #define INVALID_PORT_ID 0xFFFFFF
  73
  74 #include "qla_bsg.h"
  75 #include "qla_dsd.h"
  76 #include "qla_nx.h"
  77 #include "qla_nx2.h"
  78 #include "qla_nvme.h"
  79 #define QLA2XXX_DRIVER_NAME     "qla2xxx"
  80 #define QLA2XXX_APIDEV          "ql2xapidev"
  81 #define QLA2XXX_MANUFACTURER    "QLogic Corporation"
  82
  83 /*
  84  * We have MAILBOX_REGISTER_COUNT sized arrays in a few places,
  85  * but that's fine as we don't look at the last 24 ones for
  86  * ISP2100 HBAs.
  87  */
  88 #define MAILBOX_REGISTER_COUNT_2100     8
  89 #define MAILBOX_REGISTER_COUNT_2200     24
  90 #define MAILBOX_REGISTER_COUNT          32
  91
  92 #define QLA2200A_RISC_ROM_VER   4
  93 #define FPM_2300                6
  94 #define FPM_2310                7
  95
  96 #include "qla_settings.h"
  97
  98 #define MODE_DUAL (MODE_TARGET | MODE_INITIATOR)
  99
 100 /*
 101  * Data bit definitions
 102  */
 103 #define BIT_0   0x1
 104 #define BIT_1   0x2
 105 #define BIT_2   0x4
 106 #define BIT_3   0x8
 107 #define BIT_4   0x10
 108 #define BIT_5   0x20
 109 #define BIT_6   0x40
 110 #define BIT_7   0x80
 111 #define BIT_8   0x100
 112 #define BIT_9   0x200
 113 #define BIT_10  0x400
 114 #define BIT_11  0x800
 115 #define BIT_12  0x1000
 116 #define BIT_13  0x2000
 117 #define BIT_14  0x4000
 118 #define BIT_15  0x8000
 119 #define BIT_16  0x10000
 120 #define BIT_17  0x20000
 121 #define BIT_18  0x40000
 122 #define BIT_19  0x80000
 123 #define BIT_20  0x100000
 124 #define BIT_21  0x200000
 125 #define BIT_22  0x400000
 126 #define BIT_23  0x800000
 127 #define BIT_24  0x1000000
 128 #define BIT_25  0x2000000
 129 #define BIT_26  0x4000000
 130 #define BIT_27  0x8000000
 131 #define BIT_28  0x10000000
 132 #define BIT_29  0x20000000
 133 #define BIT_30  0x40000000
 134 #define BIT_31  0x80000000
 135
 136 #define LSB(x)  ((uint8_t)(x))
 137 #define MSB(x)  ((uint8_t)((uint16_t)(x) >> 8))
 138
 139 #define LSW(x)  ((uint16_t)(x))
 140 #define MSW(x)  ((uint16_t)((uint32_t)(x) >> 16))
 141
 142 #define LSD(x)  ((uint32_t)((uint64_t)(x)))
 143 #define MSD(x)  ((uint32_t)((((uint64_t)(x)) >> 16) >> 16))
 144
 145 static inline uint32_t make_handle(uint16_t x, uint16_t y)
 146 {
 147         return ((uint32_t)x << 16) | y;
 148 }
 149
 150 /*
 151  * I/O register
 152 */
 153
 154 static inline u8 rd_reg_byte(const volatile u8 __iomem *addr)
 155 {
 156         return readb(addr);
 157 }
 158
 159 static inline u16 rd_reg_word(const volatile __le16 __iomem *addr)
 160 {
 161         return readw(addr);
 162 }
 163
 164 static inline u32 rd_reg_dword(const volatile __le32 __iomem *addr)
 165 {
 166         return readl(addr);
 167 }
 168
 169 static inline u8 rd_reg_byte_relaxed(const volatile u8 __iomem *addr)
 170 {
 171         return readb_relaxed(addr);
 172 }
 173
 174 static inline u16 rd_reg_word_relaxed(const volatile __le16 __iomem *addr)
 175 {
 176         return readw_relaxed(addr);
 177 }
 178
 179 static inline u32 rd_reg_dword_relaxed(const volatile __le32 __iomem *addr)
 180 {
 181         return readl_relaxed(addr);
 182 }
 183
 184 static inline void wrt_reg_byte(volatile u8 __iomem *addr, u8 data)
 185 {
 186         return writeb(data, addr);
 187 }
 188
 189 static inline void wrt_reg_word(volatile __le16 __iomem *addr, u16 data)
 190 {
 191         return writew(data, addr);
 192 }
 193
 194 static inline void wrt_reg_dword(volatile __le32 __iomem *addr, u32 data)
 195 {
 196         return writel(data, addr);
 197 }
 198
 199 /*
 200  * ISP83XX specific remote register addresses
 201  */
 202 #define QLA83XX_LED_PORT0                       0x00201320
 203 #define QLA83XX_LED_PORT1                       0x00201328
 204 #define QLA83XX_IDC_DEV_STATE           0x22102384
 205 #define QLA83XX_IDC_MAJOR_VERSION       0x22102380
 206 #define QLA83XX_IDC_MINOR_VERSION       0x22102398
 207 #define QLA83XX_IDC_DRV_PRESENCE        0x22102388
 208 #define QLA83XX_IDC_DRIVER_ACK          0x2210238c
 209 #define QLA83XX_IDC_CONTROL                     0x22102390
 210 #define QLA83XX_IDC_AUDIT                       0x22102394
 211 #define QLA83XX_IDC_LOCK_RECOVERY       0x2210239c
 212 #define QLA83XX_DRIVER_LOCKID           0x22102104
 213 #define QLA83XX_DRIVER_LOCK                     0x8111c028
 214 #define QLA83XX_DRIVER_UNLOCK           0x8111c02c
 215 #define QLA83XX_FLASH_LOCKID            0x22102100
 216 #define QLA83XX_FLASH_LOCK                      0x8111c010
 217 #define QLA83XX_FLASH_UNLOCK            0x8111c014
 218 #define QLA83XX_DEV_PARTINFO1           0x221023e0
 219 #define QLA83XX_DEV_PARTINFO2           0x221023e4
 220 #define QLA83XX_FW_HEARTBEAT            0x221020b0
 221 #define QLA83XX_PEG_HALT_STATUS1        0x221020a8
 222 #define QLA83XX_PEG_HALT_STATUS2        0x221020ac
 223
 224 /* 83XX: Macros defining 8200 AEN Reason codes */
 225 #define IDC_DEVICE_STATE_CHANGE BIT_0
 226 #define IDC_PEG_HALT_STATUS_CHANGE BIT_1
 227 #define IDC_NIC_FW_REPORTED_FAILURE BIT_2
 228 #define IDC_HEARTBEAT_FAILURE BIT_3
 229
 230 /* 83XX: Macros defining 8200 AEN Error-levels */
 231 #define ERR_LEVEL_NON_FATAL 0x1
 232 #define ERR_LEVEL_RECOVERABLE_FATAL 0x2
 233 #define ERR_LEVEL_UNRECOVERABLE_FATAL 0x4
 234
 235 /* 83XX: Macros for IDC Version */
 236 #define QLA83XX_SUPP_IDC_MAJOR_VERSION 0x01
 237 #define QLA83XX_SUPP_IDC_MINOR_VERSION 0x0
 238
 239 /* 83XX: Macros for scheduling dpc tasks */
 240 #define QLA83XX_NIC_CORE_RESET 0x1
 241 #define QLA83XX_IDC_STATE_HANDLER 0x2
 242 #define QLA83XX_NIC_CORE_UNRECOVERABLE 0x3
 243
 244 /* 83XX: Macros for defining IDC-Control bits */
 245 #define QLA83XX_IDC_RESET_DISABLED BIT_0
 246 #define QLA83XX_IDC_GRACEFUL_RESET BIT_1
 247
 248 /* 83XX: Macros for different timeouts */
 249 #define QLA83XX_IDC_INITIALIZATION_TIMEOUT 30
 250 #define QLA83XX_IDC_RESET_ACK_TIMEOUT 10
 251 #define QLA83XX_MAX_LOCK_RECOVERY_WAIT (2 * HZ)
 252
 253 /* 83XX: Macros for defining class in DEV-Partition Info register */
 254 #define QLA83XX_CLASS_TYPE_NONE         0x0
 255 #define QLA83XX_CLASS_TYPE_NIC          0x1
 256 #define QLA83XX_CLASS_TYPE_FCOE         0x2
 257 #define QLA83XX_CLASS_TYPE_ISCSI        0x3
 258
 259 /* 83XX: Macros for IDC Lock-Recovery stages */
 260 #define IDC_LOCK_RECOVERY_STAGE1        0x1 /* Stage1: Intent for
 261                                              * lock-recovery
 262                                              */
 263 #define IDC_LOCK_RECOVERY_STAGE2        0x2 /* Stage2: Perform lock-recovery */
 264
 265 /* 83XX: Macros for IDC Audit type */
 266 #define IDC_AUDIT_TIMESTAMP             0x0 /* IDC-AUDIT: Record timestamp of
 267                                              * dev-state change to NEED-RESET
 268                                              * or NEED-QUIESCENT
 269                                              */
 270 #define IDC_AUDIT_COMPLETION            0x1 /* IDC-AUDIT: Record duration of
 271                                              * reset-recovery completion is
 272                                              * second
 273                                              */
 274 /* ISP2031: Values for laser on/off */
 275 #define PORT_0_2031     0x00201340
 276 #define PORT_1_2031     0x00201350
 277 #define LASER_ON_2031   0x01800100
 278 #define LASER_OFF_2031  0x01800180
 279
 280 /*
 281  * The ISP2312 v2 chip cannot access the FLASH/GPIO registers via MMIO in an
 282  * 133Mhz slot.
 283  */
 284 #define RD_REG_WORD_PIO(addr)           (inw((unsigned long)addr))
 285 #define WRT_REG_WORD_PIO(addr, data)    (outw(data, (unsigned long)addr))
 286
 287 /*
 288  * Fibre Channel device definitions.
 289  */
 290 #define WWN_SIZE                8       /* Size of WWPN, WWN & WWNN */
 291 #define MAX_FIBRE_DEVICES_2100  512
 292 #define MAX_FIBRE_DEVICES_2400  2048
 293 #define MAX_FIBRE_DEVICES_LOOP  128
 294 #define MAX_FIBRE_DEVICES_MAX   MAX_FIBRE_DEVICES_2400
 295 #define LOOPID_MAP_SIZE         (ha->max_fibre_devices)
 296 #define MAX_FIBRE_LUNS          0xFFFF
 297 #define MAX_HOST_COUNT          16
 298
 299 /*
 300  * Host adapter default definitions.
 301  */
 302 #define MAX_BUSES               1  /* We only have one bus today */
 303 #define MIN_LUNS                8
 304 #define MAX_LUNS                MAX_FIBRE_LUNS
 305 #define MAX_CMDS_PER_LUN        255
 306
 307 /*
 308  * Fibre Channel device definitions.
 309  */
 310 #define SNS_LAST_LOOP_ID_2100   0xfe
 311 #define SNS_LAST_LOOP_ID_2300   0x7ff
 312
 313 #define LAST_LOCAL_LOOP_ID      0x7d
 314 #define SNS_FL_PORT             0x7e
 315 #define FABRIC_CONTROLLER       0x7f
 316 #define SIMPLE_NAME_SERVER      0x80
 317 #define SNS_FIRST_LOOP_ID       0x81
 318 #define MANAGEMENT_SERVER       0xfe
 319 #define BROADCAST               0xff
 320
 321 /*
 322  * There is no correspondence between an N-PORT id and an AL_PA.  Therefore the
 323  * valid range of an N-PORT id is 0 through 0x7ef.
 324  */
 325 #define NPH_LAST_HANDLE         0x7ee
 326 #define NPH_MGMT_SERVER         0x7ef           /*  FFFFEF */
 327 #define NPH_SNS                 0x7fc           /*  FFFFFC */
 328 #define NPH_FABRIC_CONTROLLER   0x7fd           /*  FFFFFD */
 329 #define NPH_F_PORT              0x7fe           /*  FFFFFE */
 330 #define NPH_IP_BROADCAST        0x7ff           /*  FFFFFF */
 331
 332 #define NPH_SNS_LID(ha) (IS_FWI2_CAPABLE(ha) ? NPH_SNS : SIMPLE_NAME_SERVER)
 333
 334 #define MAX_CMDSZ       16              /* SCSI maximum CDB size. */
 335 #include "qla_fw.h"
 336
 337 struct name_list_extended {
 338         struct get_name_list_extended *l;
 339         dma_addr_t              ldma;
 340         struct list_head        fcports;
 341         u32                     size;
 342         u8                      sent;
 343 };
 344
 345 struct els_reject {
 346         struct fc_els_ls_rjt *c;
 347         dma_addr_t  cdma;
 348         u16 size;
 349 };
 350
 351 /*
 352  * Timeout timer counts in seconds
 353  */
 354 #define PORT_RETRY_TIME                 1
 355 #define LOOP_DOWN_TIMEOUT               60
 356 #define LOOP_DOWN_TIME                  255     /* 240 */
 357 #define LOOP_DOWN_RESET                 (LOOP_DOWN_TIME - 30)
 358
 359 #define DEFAULT_OUTSTANDING_COMMANDS    4096
 360 #define MIN_OUTSTANDING_COMMANDS        128
 361
 362 /* ISP request and response entry counts (37-65535) */
 363 #define REQUEST_ENTRY_CNT_2100          128     /* Number of request entries. */
 364 #define REQUEST_ENTRY_CNT_2200          2048    /* Number of request entries. */
 365 #define REQUEST_ENTRY_CNT_24XX          2048    /* Number of request entries. */
 366 #define REQUEST_ENTRY_CNT_83XX          8192    /* Number of request entries. */
 367 #define RESPONSE_ENTRY_CNT_83XX         4096    /* Number of response entries.*/
 368 #define RESPONSE_ENTRY_CNT_2100         64      /* Number of response entries.*/
 369 #define RESPONSE_ENTRY_CNT_2300         512     /* Number of response entries.*/
 370 #define RESPONSE_ENTRY_CNT_MQ           128     /* Number of response entries.*/
 371 #define ATIO_ENTRY_CNT_24XX             4096    /* Number of ATIO entries. */
 372 #define RESPONSE_ENTRY_CNT_FX00         256     /* Number of response entries.*/
 373 #define FW_DEF_EXCHANGES_CNT 2048
 374 #define FW_MAX_EXCHANGES_CNT (32 * 1024)
 375 #define REDUCE_EXCHANGES_CNT  (8 * 1024)
 376
 377 #define SET_DID_STATUS(stat_var, status) (stat_var = status << 16)
 378
 379 struct req_que;
 380 struct qla_tgt_sess;
 381
 382 /*
 383  * SCSI Request Block
 384  */
 385 struct srb_cmd {
 386         struct scsi_cmnd *cmd;          /* Linux SCSI command pkt */
 387         uint32_t request_sense_length;
 388         uint32_t fw_sense_length;
 389         uint8_t *request_sense_ptr;
 390         struct ct6_dsd *ct6_ctx;
 391         struct crc_context *crc_ctx;
 392 };
 393
 394 /*
 395  * SRB flag definitions
 396  */
 397 #define SRB_DMA_VALID                   BIT_0   /* Command sent to ISP */
 398 #define SRB_FCP_CMND_DMA_VALID          BIT_12  /* DIF: DSD List valid */
 399 #define SRB_CRC_CTX_DMA_VALID           BIT_2   /* DIF: context DMA valid */
 400 #define SRB_CRC_PROT_DMA_VALID          BIT_4   /* DIF: prot DMA valid */
 401 #define SRB_CRC_CTX_DSD_VALID           BIT_5   /* DIF: dsd_list valid */
 402 #define SRB_WAKEUP_ON_COMP              BIT_6
 403 #define SRB_DIF_BUNDL_DMA_VALID         BIT_7   /* DIF: DMA list valid */
 404
 405 /* To identify if a srb is of T10-CRC type. @sp => srb_t pointer */
 406 #define IS_PROT_IO(sp)  (sp->flags & SRB_CRC_CTX_DSD_VALID)
 407 #define ISP_REG16_DISCONNECT 0xFFFF
 408
 409 static inline le_id_t be_id_to_le(be_id_t id)
 410 {
 411         le_id_t res;
 412
 413         res.domain = id.domain;
 414         res.area   = id.area;
 415         res.al_pa  = id.al_pa;
 416
 417         return res;
 418 }
 419
 420 static inline be_id_t le_id_to_be(le_id_t id)
 421 {
 422         be_id_t res;
 423
 424         res.domain = id.domain;
 425         res.area   = id.area;
 426         res.al_pa  = id.al_pa;
 427
 428         return res;
 429 }
 430
 431 static inline port_id_t be_to_port_id(be_id_t id)
 432 {
 433         port_id_t res;
 434
 435         res.b.domain = id.domain;
 436         res.b.area   = id.area;
 437         res.b.al_pa  = id.al_pa;
 438         res.b.rsvd_1 = 0;
 439
 440         return res;
 441 }
 442
 443 static inline be_id_t port_id_to_be_id(port_id_t port_id)
 444 {
 445         be_id_t res;
 446
 447         res.domain = port_id.b.domain;
 448         res.area   = port_id.b.area;
 449         res.al_pa  = port_id.b.al_pa;
 450
 451         return res;
 452 }
 453
 454 struct els_logo_payload {
 455         uint8_t opcode;
 456         uint8_t rsvd[3];
 457         uint8_t s_id[3];
 458         uint8_t rsvd1[1];
 459         uint8_t wwpn[WWN_SIZE];
 460 };
 461
 462 struct els_plogi_payload {
 463         uint8_t opcode;
 464         uint8_t rsvd[3];
 465         __be32  data[112 / 4];
 466 };
 467
 468 struct ct_arg {
 469         void            *iocb;
 470         u16             nport_handle;
 471         dma_addr_t      req_dma;
 472         dma_addr_t      rsp_dma;
 473         u32             req_size;
 474         u32             rsp_size;
 475         u32             req_allocated_size;
 476         u32             rsp_allocated_size;
 477         void            *req;
 478         void            *rsp;
 479         port_id_t       id;
 480 };
 481
 482 /*
 483  * SRB extensions.
 484  */
 485 struct srb_iocb {
 486         union {
 487                 struct {
 488                         uint16_t flags;
 489 #define SRB_LOGIN_RETRIED       BIT_0
 490 #define SRB_LOGIN_COND_PLOGI    BIT_1
 491 #define SRB_LOGIN_SKIP_PRLI     BIT_2
 492 #define SRB_LOGIN_NVME_PRLI     BIT_3
 493 #define SRB_LOGIN_PRLI_ONLY     BIT_4
 494                         uint16_t data[2];
 495                         u32 iop[2];
 496                 } logio;
 497                 struct {
 498 #define ELS_DCMD_TIMEOUT 20
 499 #define ELS_DCMD_LOGO 0x5
 500                         uint32_t flags;
 501                         uint32_t els_cmd;
 502                         struct completion comp;
 503                         struct els_logo_payload *els_logo_pyld;
 504                         dma_addr_t els_logo_pyld_dma;
 505                 } els_logo;
 506                 struct els_plogi {
 507 #define ELS_DCMD_PLOGI 0x3
 508                         uint32_t flags;
 509                         uint32_t els_cmd;
 510                         struct completion comp;
 511                         struct els_plogi_payload *els_plogi_pyld;
 512                         struct els_plogi_payload *els_resp_pyld;
 513                         u32 tx_size;
 514                         u32 rx_size;
 515                         dma_addr_t els_plogi_pyld_dma;
 516                         dma_addr_t els_resp_pyld_dma;
 517                         __le32  fw_status[3];
 518                         __le16  comp_status;
 519                         __le16  len;
 520                 } els_plogi;
 521                 struct {
 522                         /*
 523                          * Values for flags field below are as
 524                          * defined in tsk_mgmt_entry struct
 525                          * for control_flags field in qla_fw.h.
 526                          */
 527                         uint64_t lun;
 528                         uint32_t flags;
 529                         uint32_t data;
 530                         struct completion comp;
 531                         __le16 comp_status;
 532                 } tmf;
 533                 struct {
 534 #define SRB_FXDISC_REQ_DMA_VALID        BIT_0
 535 #define SRB_FXDISC_RESP_DMA_VALID       BIT_1
 536 #define SRB_FXDISC_REQ_DWRD_VALID       BIT_2
 537 #define SRB_FXDISC_RSP_DWRD_VALID       BIT_3
 538 #define FXDISC_TIMEOUT 20
 539                         uint8_t flags;
 540                         uint32_t req_len;
 541                         uint32_t rsp_len;
 542                         void *req_addr;
 543                         void *rsp_addr;
 544                         dma_addr_t req_dma_handle;
 545                         dma_addr_t rsp_dma_handle;
 546                         __le32 adapter_id;
 547                         __le32 adapter_id_hi;
 548                         __le16 req_func_type;
 549                         __le32 req_data;
 550                         __le32 req_data_extra;
 551                         __le32 result;
 552                         __le32 seq_number;
 553                         __le16 fw_flags;
 554                         struct completion fxiocb_comp;
 555                         __le32 reserved_0;
 556                         uint8_t reserved_1;
 557                 } fxiocb;
 558                 struct {
 559                         uint32_t cmd_hndl;
 560                         __le16 comp_status;
 561                         __le16 req_que_no;
 562                         struct completion comp;
 563                 } abt;
 564                 struct ct_arg ctarg;
 565 #define MAX_IOCB_MB_REG 28
 566 #define SIZEOF_IOCB_MB_REG (MAX_IOCB_MB_REG * sizeof(uint16_t))
 567                 struct {
 568                         u16 in_mb[MAX_IOCB_MB_REG];     /* from FW */
 569                         u16 out_mb[MAX_IOCB_MB_REG];    /* to FW */
 570                         void *out, *in;
 571                         dma_addr_t out_dma, in_dma;
 572                         struct completion comp;
 573                         int rc;
 574                 } mbx;
 575                 struct {
 576                         struct imm_ntfy_from_isp *ntfy;
 577                 } nack;
 578                 struct {
 579                         __le16 comp_status;
 580                         __le16 rsp_pyld_len;
 581                         uint8_t aen_op;
 582                         void *desc;
 583
 584                         /* These are only used with ls4 requests */
 585                         int cmd_len;
 586                         int rsp_len;
 587                         dma_addr_t cmd_dma;
 588                         dma_addr_t rsp_dma;
 589                         enum nvmefc_fcp_datadir dir;
 590                         uint32_t dl;
 591                         uint32_t timeout_sec;
 592                         struct  list_head   entry;
 593                 } nvme;
 594                 struct {
 595                         u16 cmd;
 596                         u16 vp_index;
 597                 } ctrlvp;
 598         } u;
 599
 600         struct timer_list timer;
 601         void (*timeout)(void *);
 602 };
 603
 604 /* Values for srb_ctx type */
 605 #define SRB_LOGIN_CMD   1
 606 #define SRB_LOGOUT_CMD  2
 607 #define SRB_ELS_CMD_RPT 3
 608 #define SRB_ELS_CMD_HST 4
 609 #define SRB_CT_CMD      5
 610 #define SRB_ADISC_CMD   6
 611 #define SRB_TM_CMD      7
 612 #define SRB_SCSI_CMD    8
 613 #define SRB_BIDI_CMD    9
 614 #define SRB_FXIOCB_DCMD 10
 615 #define SRB_FXIOCB_BCMD 11
 616 #define SRB_ABT_CMD     12
 617 #define SRB_ELS_DCMD    13
 618 #define SRB_MB_IOCB     14
 619 #define SRB_CT_PTHRU_CMD 15
 620 #define SRB_NACK_PLOGI  16
 621 #define SRB_NACK_PRLI   17
 622 #define SRB_NACK_LOGO   18
 623 #define SRB_NVME_CMD    19
 624 #define SRB_NVME_LS     20
 625 #define SRB_PRLI_CMD    21
 626 #define SRB_CTRL_VP     22
 627 #define SRB_PRLO_CMD    23
 628 #define SRB_SA_UPDATE   25
 629 #define SRB_ELS_CMD_HST_NOLOGIN 26
 630 #define SRB_SA_REPLACE  27
 631
 632 struct qla_els_pt_arg {
 633         u8 els_opcode;
 634         u8 vp_idx;
 635         __le16 nport_handle;
 636         u16 control_flags;
 637         __le32 rx_xchg_address;
 638         port_id_t did;
 639         u32 tx_len, tx_byte_count, rx_len, rx_byte_count;
 640         dma_addr_t tx_addr, rx_addr;
 641
 642 };
 643
 644 enum {
 645         TYPE_SRB,
 646         TYPE_TGT_CMD,
 647         TYPE_TGT_TMCMD,         /* task management */
 648 };
 649
 650 struct iocb_resource {
 651         u8 res_type;
 652         u8 pad;
 653         u16 iocb_cnt;
 654 };
 655
 656 struct bsg_cmd {
 657         struct bsg_job *bsg_job;
 658         union {
 659                 struct qla_els_pt_arg els_arg;
 660         } u;
 661 };
 662
 663 typedef struct srb {
 664         /*
 665          * Do not move cmd_type field, it needs to
 666          * line up with qla_tgt_cmd->cmd_type
 667          */
 668         uint8_t cmd_type;
 669         uint8_t pad[3];
 670         struct iocb_resource iores;
 671         struct kref cmd_kref;   /* need to migrate ref_count over to this */
 672         void *priv;
 673         wait_queue_head_t nvme_ls_waitq;
 674         struct fc_port *fcport;
 675         struct scsi_qla_host *vha;
 676         unsigned int start_timer:1;
 677
 678         uint32_t handle;
 679         uint16_t flags;
 680         uint16_t type;
 681         const char *name;
 682         int iocbs;
 683         struct qla_qpair *qpair;
 684         struct srb *cmd_sp;
 685         struct list_head elem;
 686         u32 gen1;       /* scratch */
 687         u32 gen2;       /* scratch */
 688         int rc;
 689         int retry_count;
 690         struct completion *comp;
 691         union {
 692                 struct srb_iocb iocb_cmd;
 693                 struct bsg_job *bsg_job;
 694                 struct srb_cmd scmd;
 695                 struct bsg_cmd bsg_cmd;
 696         } u;
 697         struct {
 698                 bool remapped;
 699                 struct {
 700                         dma_addr_t dma;
 701                         void *buf;
 702                         uint len;
 703                 } req;
 704                 struct {
 705                         dma_addr_t dma;
 706                         void *buf;
 707                         uint len;
 708                 } rsp;
 709         } remap;
 710         /*
 711          * Report completion status @res and call sp_put(@sp). @res is
 712          * an NVMe status code, a SCSI result (e.g. DID_OK << 16) or a
 713          * QLA_* status value.
 714          */
 715         void (*done)(struct srb *sp, int res);
 716         /* Stop the timer and free @sp. Only used by the FCP code. */
 717         void (*free)(struct srb *sp);
 718         /*
 719          * Call nvme_private->fd->done() and free @sp. Only used by the NVMe
 720          * code.
 721          */
 722         void (*put_fn)(struct kref *kref);
 723 } srb_t;
 724
 725 #define GET_CMD_SP(sp) (sp->u.scmd.cmd)
 726
 727 #define GET_CMD_SENSE_LEN(sp) \
 728         (sp->u.scmd.request_sense_length)
 729 #define SET_CMD_SENSE_LEN(sp, len) \
 730         (sp->u.scmd.request_sense_length = len)
 731 #define GET_CMD_SENSE_PTR(sp) \
 732         (sp->u.scmd.request_sense_ptr)
 733 #define SET_CMD_SENSE_PTR(sp, ptr) \
 734         (sp->u.scmd.request_sense_ptr = ptr)
 735 #define GET_FW_SENSE_LEN(sp) \
 736         (sp->u.scmd.fw_sense_length)
 737 #define SET_FW_SENSE_LEN(sp, len) \
 738         (sp->u.scmd.fw_sense_length = len)
 739
 740 struct msg_echo_lb {
 741         dma_addr_t send_dma;
 742         dma_addr_t rcv_dma;
 743         uint16_t req_sg_cnt;
 744         uint16_t rsp_sg_cnt;
 745         uint16_t options;
 746         uint32_t transfer_size;
 747         uint32_t iteration_count;
 748 };
 749
 750 /*
 751  * ISP I/O Register Set structure definitions.
 752  */
 753 struct device_reg_2xxx {
 754         __le16  flash_address;  /* Flash BIOS address */
 755         __le16  flash_data;             /* Flash BIOS data */
 756         __le16  unused_1[1];            /* Gap */
 757         __le16  ctrl_status;            /* Control/Status */
 758 #define CSR_FLASH_64K_BANK      BIT_3   /* Flash upper 64K bank select */
 759 #define CSR_FLASH_ENABLE        BIT_1   /* Flash BIOS Read/Write enable */
 760 #define CSR_ISP_SOFT_RESET      BIT_0   /* ISP soft reset */
 761
 762         __le16  ictrl;                  /* Interrupt control */
 763 #define ICR_EN_INT              BIT_15  /* ISP enable interrupts. */
 764 #define ICR_EN_RISC             BIT_3   /* ISP enable RISC interrupts. */
 765
 766         __le16  istatus;                /* Interrupt status */
 767 #define ISR_RISC_INT            BIT_3   /* RISC interrupt */
 768
 769         __le16  semaphore;              /* Semaphore */
 770         __le16  nvram;                  /* NVRAM register. */
 771 #define NVR_DESELECT            0
 772 #define NVR_BUSY                BIT_15
 773 #define NVR_WRT_ENABLE          BIT_14  /* Write enable */
 774 #define NVR_PR_ENABLE           BIT_13  /* Protection register enable */
 775 #define NVR_DATA_IN             BIT_3
 776 #define NVR_DATA_OUT            BIT_2
 777 #define NVR_SELECT              BIT_1
 778 #define NVR_CLOCK               BIT_0
 779
 780 #define NVR_WAIT_CNT            20000
 781
 782         union {
 783                 struct {
 784                         __le16  mailbox0;
 785                         __le16  mailbox1;
 786                         __le16  mailbox2;
 787                         __le16  mailbox3;
 788                         __le16  mailbox4;
 789                         __le16  mailbox5;
 790                         __le16  mailbox6;
 791                         __le16  mailbox7;
 792                         __le16  unused_2[59];   /* Gap */
 793                 } __attribute__((packed)) isp2100;
 794                 struct {
 795                                                 /* Request Queue */
 796                         __le16  req_q_in;       /*  In-Pointer */
 797                         __le16  req_q_out;      /*  Out-Pointer */
 798                                                 /* Response Queue */
 799                         __le16  rsp_q_in;       /*  In-Pointer */
 800                         __le16  rsp_q_out;      /*  Out-Pointer */
 801
 802                                                 /* RISC to Host Status */
 803                         __le32  host_status;
 804 #define HSR_RISC_INT            BIT_15  /* RISC interrupt */
 805 #define HSR_RISC_PAUSED         BIT_8   /* RISC Paused */
 806
 807                                         /* Host to Host Semaphore */
 808                         __le16  host_semaphore;
 809                         __le16  unused_3[17];   /* Gap */
 810                         __le16  mailbox0;
 811                         __le16  mailbox1;
 812                         __le16  mailbox2;
 813                         __le16  mailbox3;
 814                         __le16  mailbox4;
 815                         __le16  mailbox5;
 816                         __le16  mailbox6;
 817                         __le16  mailbox7;
 818                         __le16  mailbox8;
 819                         __le16  mailbox9;
 820                         __le16  mailbox10;
 821                         __le16  mailbox11;
 822                         __le16  mailbox12;
 823                         __le16  mailbox13;
 824                         __le16  mailbox14;
 825                         __le16  mailbox15;
 826                         __le16  mailbox16;
 827                         __le16  mailbox17;
 828                         __le16  mailbox18;
 829                         __le16  mailbox19;
 830                         __le16  mailbox20;
 831                         __le16  mailbox21;
 832                         __le16  mailbox22;
 833                         __le16  mailbox23;
 834                         __le16  mailbox24;
 835                         __le16  mailbox25;
 836                         __le16  mailbox26;
 837                         __le16  mailbox27;
 838                         __le16  mailbox28;
 839                         __le16  mailbox29;
 840                         __le16  mailbox30;
 841                         __le16  mailbox31;
 842                         __le16  fb_cmd;
 843                         __le16  unused_4[10];   /* Gap */
 844                 } __attribute__((packed)) isp2300;
 845         } u;
 846
 847         __le16  fpm_diag_config;
 848         __le16  unused_5[0x4];          /* Gap */
 849         __le16  risc_hw;
 850         __le16  unused_5_1;             /* Gap */
 851         __le16  pcr;                    /* Processor Control Register. */
 852         __le16  unused_6[0x5];          /* Gap */
 853         __le16  mctr;                   /* Memory Configuration and Timing. */
 854         __le16  unused_7[0x3];          /* Gap */
 855         __le16  fb_cmd_2100;            /* Unused on 23XX */
 856         __le16  unused_8[0x3];          /* Gap */
 857         __le16  hccr;                   /* Host command & control register. */
 858 #define HCCR_HOST_INT           BIT_7   /* Host interrupt bit */
 859 #define HCCR_RISC_PAUSE         BIT_5   /* Pause mode bit */
 860                                         /* HCCR commands */
 861 #define HCCR_RESET_RISC         0x1000  /* Reset RISC */
 862 #define HCCR_PAUSE_RISC         0x2000  /* Pause RISC */
 863 #define HCCR_RELEASE_RISC       0x3000  /* Release RISC from reset. */
 864 #define HCCR_SET_HOST_INT       0x5000  /* Set host interrupt */
 865 #define HCCR_CLR_HOST_INT       0x6000  /* Clear HOST interrupt */
 866 #define HCCR_CLR_RISC_INT       0x7000  /* Clear RISC interrupt */
 867 #define HCCR_DISABLE_PARITY_PAUSE 0x4001 /* Disable parity error RISC pause. */
 868 #define HCCR_ENABLE_PARITY      0xA000  /* Enable PARITY interrupt */
 869
 870         __le16  unused_9[5];            /* Gap */
 871         __le16  gpiod;                  /* GPIO Data register. */
 872         __le16  gpioe;                  /* GPIO Enable register. */
 873 #define GPIO_LED_MASK                   0x00C0
 874 #define GPIO_LED_GREEN_OFF_AMBER_OFF    0x0000
 875 #define GPIO_LED_GREEN_ON_AMBER_OFF     0x0040
 876 #define GPIO_LED_GREEN_OFF_AMBER_ON     0x0080
 877 #define GPIO_LED_GREEN_ON_AMBER_ON      0x00C0
 878 #define GPIO_LED_ALL_OFF                0x0000
 879 #define GPIO_LED_RED_ON_OTHER_OFF       0x0001  /* isp2322 */
 880 #define GPIO_LED_RGA_ON                 0x00C1  /* isp2322: red green amber */
 881
 882         union {
 883                 struct {
 884                         __le16  unused_10[8];   /* Gap */
 885                         __le16  mailbox8;
 886                         __le16  mailbox9;
 887                         __le16  mailbox10;
 888                         __le16  mailbox11;
 889                         __le16  mailbox12;
 890                         __le16  mailbox13;
 891                         __le16  mailbox14;
 892                         __le16  mailbox15;
 893                         __le16  mailbox16;
 894                         __le16  mailbox17;
 895                         __le16  mailbox18;
 896                         __le16  mailbox19;
 897                         __le16  mailbox20;
 898                         __le16  mailbox21;
 899                         __le16  mailbox22;
 900                         __le16  mailbox23;      /* Also probe reg. */
 901                 } __attribute__((packed)) isp2200;
 902         } u_end;
 903 };
 904
 905 struct device_reg_25xxmq {
 906         __le32  req_q_in;
 907         __le32  req_q_out;
 908         __le32  rsp_q_in;
 909         __le32  rsp_q_out;
 910         __le32  atio_q_in;
 911         __le32  atio_q_out;
 912 };
 913
 914
 915 struct device_reg_fx00 {
 916         __le32  mailbox0;               /* 00 */
 917         __le32  mailbox1;               /* 04 */
 918         __le32  mailbox2;               /* 08 */
 919         __le32  mailbox3;               /* 0C */
 920         __le32  mailbox4;               /* 10 */
 921         __le32  mailbox5;               /* 14 */
 922         __le32  mailbox6;               /* 18 */
 923         __le32  mailbox7;               /* 1C */
 924         __le32  mailbox8;               /* 20 */
 925         __le32  mailbox9;               /* 24 */
 926         __le32  mailbox10;              /* 28 */
 927         __le32  mailbox11;
 928         __le32  mailbox12;
 929         __le32  mailbox13;
 930         __le32  mailbox14;
 931         __le32  mailbox15;
 932         __le32  mailbox16;
 933         __le32  mailbox17;
 934         __le32  mailbox18;
 935         __le32  mailbox19;
 936         __le32  mailbox20;
 937         __le32  mailbox21;
 938         __le32  mailbox22;
 939         __le32  mailbox23;
 940         __le32  mailbox24;
 941         __le32  mailbox25;
 942         __le32  mailbox26;
 943         __le32  mailbox27;
 944         __le32  mailbox28;
 945         __le32  mailbox29;
 946         __le32  mailbox30;
 947         __le32  mailbox31;
 948         __le32  aenmailbox0;
 949         __le32  aenmailbox1;
 950         __le32  aenmailbox2;
 951         __le32  aenmailbox3;
 952         __le32  aenmailbox4;
 953         __le32  aenmailbox5;
 954         __le32  aenmailbox6;
 955         __le32  aenmailbox7;
 956         /* Request Queue. */
 957         __le32  req_q_in;               /* A0 - Request Queue In-Pointer */
 958         __le32  req_q_out;              /* A4 - Request Queue Out-Pointer */
 959         /* Response Queue. */
 960         __le32  rsp_q_in;               /* A8 - Response Queue In-Pointer */
 961         __le32  rsp_q_out;              /* AC - Response Queue Out-Pointer */
 962         /* Init values shadowed on FW Up Event */
 963         __le32  initval0;               /* B0 */
 964         __le32  initval1;               /* B4 */
 965         __le32  initval2;               /* B8 */
 966         __le32  initval3;               /* BC */
 967         __le32  initval4;               /* C0 */
 968         __le32  initval5;               /* C4 */
 969         __le32  initval6;               /* C8 */
 970         __le32  initval7;               /* CC */
 971         __le32  fwheartbeat;            /* D0 */
 972         __le32  pseudoaen;              /* D4 */
 973 };
 974
 975
 976
 977 typedef union {
 978                 struct device_reg_2xxx isp;
 979                 struct device_reg_24xx isp24;
 980                 struct device_reg_25xxmq isp25mq;
 981                 struct device_reg_82xx isp82;
 982                 struct device_reg_fx00 ispfx00;
 983 } __iomem device_reg_t;
 984
 985 #define ISP_REQ_Q_IN(ha, reg) \
 986         (IS_QLA2100(ha) || IS_QLA2200(ha) ? \
 987          &(reg)->u.isp2100.mailbox4 : \
 988          &(reg)->u.isp2300.req_q_in)
 989 #define ISP_REQ_Q_OUT(ha, reg) \
 990         (IS_QLA2100(ha) || IS_QLA2200(ha) ? \
 991          &(reg)->u.isp2100.mailbox4 : \
 992          &(reg)->u.isp2300.req_q_out)
 993 #define ISP_RSP_Q_IN(ha, reg) \
 994         (IS_QLA2100(ha) || IS_QLA2200(ha) ? \
 995          &(reg)->u.isp2100.mailbox5 : \
 996          &(reg)->u.isp2300.rsp_q_in)
 997 #define ISP_RSP_Q_OUT(ha, reg) \
 998         (IS_QLA2100(ha) || IS_QLA2200(ha) ? \
 999          &(reg)->u.isp2100.mailbox5 : \
1000          &(reg)->u.isp2300.rsp_q_out)
1001
1002 #define ISP_ATIO_Q_IN(vha) (vha->hw->tgt.atio_q_in)
1003 #define ISP_ATIO_Q_OUT(vha) (vha->hw->tgt.atio_q_out)
1004
1005 #define MAILBOX_REG(ha, reg, num) \
1006         (IS_QLA2100(ha) || IS_QLA2200(ha) ? \
1007          (num < 8 ? \
1008           &(reg)->u.isp2100.mailbox0 + (num) : \
1009           &(reg)->u_end.isp2200.mailbox8 + (num) - 8) : \
1010          &(reg)->u.isp2300.mailbox0 + (num))
1011 #define RD_MAILBOX_REG(ha, reg, num) \
1012         rd_reg_word(MAILBOX_REG(ha, reg, num))
1013 #define WRT_MAILBOX_REG(ha, reg, num, data) \
1014         wrt_reg_word(MAILBOX_REG(ha, reg, num), data)
1015
1016 #define FB_CMD_REG(ha, reg) \
1017         (IS_QLA2100(ha) || IS_QLA2200(ha) ? \
1018          &(reg)->fb_cmd_2100 : \
1019          &(reg)->u.isp2300.fb_cmd)
1020 #define RD_FB_CMD_REG(ha, reg) \
1021         rd_reg_word(FB_CMD_REG(ha, reg))
1022 #define WRT_FB_CMD_REG(ha, reg, data) \
1023         wrt_reg_word(FB_CMD_REG(ha, reg), data)
1024
1025 typedef struct {
1026         uint32_t        out_mb;         /* outbound from driver */
1027         uint32_t        in_mb;                  /* Incoming from RISC */
1028         uint16_t        mb[MAILBOX_REGISTER_COUNT];
1029         long            buf_size;
1030         void            *bufp;
1031         uint32_t        tov;
1032         uint8_t         flags;
1033 #define MBX_DMA_IN      BIT_0
1034 #define MBX_DMA_OUT     BIT_1
1035 #define IOCTL_CMD       BIT_2
1036 } mbx_cmd_t;
1037
1038 struct mbx_cmd_32 {
1039         uint32_t        out_mb;         /* outbound from driver */
1040         uint32_t        in_mb;                  /* Incoming from RISC */
1041         uint32_t        mb[MAILBOX_REGISTER_COUNT];
1042         long            buf_size;
1043         void            *bufp;
1044         uint32_t        tov;
1045         uint8_t         flags;
1046 #define MBX_DMA_IN      BIT_0
1047 #define MBX_DMA_OUT     BIT_1
1048 #define IOCTL_CMD       BIT_2
1049 };
1050
1051
1052 #define MBX_TOV_SECONDS 30
1053
1054 /*
1055  *  ISP product identification definitions in mailboxes after reset.
1056  */
1057 #define PROD_ID_1               0x4953
1058 #define PROD_ID_2               0x0000
1059 #define PROD_ID_2a              0x5020
1060 #define PROD_ID_3               0x2020
1061
1062 /*
1063  * ISP mailbox Self-Test status codes
1064  */
1065 #define MBS_FRM_ALIVE           0       /* Firmware Alive. */
1066 #define MBS_CHKSUM_ERR          1       /* Checksum Error. */
1067 #define MBS_BUSY                4       /* Busy. */
1068
1069 /*
1070  * ISP mailbox command complete status codes
1071  */
1072 #define MBS_COMMAND_COMPLETE            0x4000
1073 #define MBS_INVALID_COMMAND             0x4001
1074 #define MBS_HOST_INTERFACE_ERROR        0x4002
1075 #define MBS_TEST_FAILED                 0x4003
1076 #define MBS_COMMAND_ERROR               0x4005
1077 #define MBS_COMMAND_PARAMETER_ERROR     0x4006
1078 #define MBS_PORT_ID_USED                0x4007
1079 #define MBS_LOOP_ID_USED                0x4008
1080 #define MBS_ALL_IDS_IN_USE              0x4009
1081 #define MBS_NOT_LOGGED_IN               0x400A
1082 #define MBS_LINK_DOWN_ERROR             0x400B
1083 #define MBS_DIAG_ECHO_TEST_ERROR        0x400C
1084
1085 static inline bool qla2xxx_is_valid_mbs(unsigned int mbs)
1086 {
1087         return MBS_COMMAND_COMPLETE <= mbs && mbs <= MBS_DIAG_ECHO_TEST_ERROR;
1088 }
1089
1090 /*
1091  * ISP mailbox asynchronous event status codes
1092  */
1093 #define MBA_ASYNC_EVENT         0x8000  /* Asynchronous event. */
1094 #define MBA_RESET               0x8001  /* Reset Detected. */
1095 #define MBA_SYSTEM_ERR          0x8002  /* System Error. */
1096 #define MBA_REQ_TRANSFER_ERR    0x8003  /* Request Transfer Error. */
1097 #define MBA_RSP_TRANSFER_ERR    0x8004  /* Response Transfer Error. */
1098 #define MBA_WAKEUP_THRES        0x8005  /* Request Queue Wake-up. */
1099 #define MBA_LIP_OCCURRED        0x8010  /* Loop Initialization Procedure */
1100                                         /* occurred. */
1101 #define MBA_LOOP_UP             0x8011  /* FC Loop UP. */
1102 #define MBA_LOOP_DOWN           0x8012  /* FC Loop Down. */
1103 #define MBA_LIP_RESET           0x8013  /* LIP reset occurred. */
1104 #define MBA_PORT_UPDATE         0x8014  /* Port Database update. */
1105 #define MBA_RSCN_UPDATE         0x8015  /* Register State Chg Notification. */
1106 #define MBA_LIP_F8              0x8016  /* Received a LIP F8. */
1107 #define MBA_LOOP_INIT_ERR       0x8017  /* Loop Initialization Error. */
1108 #define MBA_FABRIC_AUTH_REQ     0x801b  /* Fabric Authentication Required. */
1109 #define MBA_CONGN_NOTI_RECV     0x801e  /* Congestion Notification Received */
1110 #define MBA_SCSI_COMPLETION     0x8020  /* SCSI Command Complete. */
1111 #define MBA_CTIO_COMPLETION     0x8021  /* CTIO Complete. */
1112 #define MBA_IP_COMPLETION       0x8022  /* IP Transmit Command Complete. */
1113 #define MBA_IP_RECEIVE          0x8023  /* IP Received. */
1114 #define MBA_IP_BROADCAST        0x8024  /* IP Broadcast Received. */
1115 #define MBA_IP_LOW_WATER_MARK   0x8025  /* IP Low Water Mark reached. */
1116 #define MBA_IP_RCV_BUFFER_EMPTY 0x8026  /* IP receive buffer queue empty. */
1117 #define MBA_IP_HDR_DATA_SPLIT   0x8027  /* IP header/data splitting feature */
1118                                         /* used. */
1119 #define MBA_TRACE_NOTIFICATION  0x8028  /* Trace/Diagnostic notification. */
1120 #define MBA_POINT_TO_POINT      0x8030  /* Point to point mode. */
1121 #define MBA_CMPLT_1_16BIT       0x8031  /* Completion 1 16bit IOSB. */
1122 #define MBA_CMPLT_2_16BIT       0x8032  /* Completion 2 16bit IOSB. */
1123 #define MBA_CMPLT_3_16BIT       0x8033  /* Completion 3 16bit IOSB. */
1124 #define MBA_CMPLT_4_16BIT       0x8034  /* Completion 4 16bit IOSB. */
1125 #define MBA_CMPLT_5_16BIT       0x8035  /* Completion 5 16bit IOSB. */
1126 #define MBA_CHG_IN_CONNECTION   0x8036  /* Change in connection mode. */
1127 #define MBA_RIO_RESPONSE        0x8040  /* RIO response queue update. */
1128 #define MBA_ZIO_RESPONSE        0x8040  /* ZIO response queue update. */
1129 #define MBA_CMPLT_2_32BIT       0x8042  /* Completion 2 32bit IOSB. */
1130 #define MBA_BYPASS_NOTIFICATION 0x8043  /* Auto bypass notification. */
1131 #define MBA_DISCARD_RND_FRAME   0x8048  /* discard RND frame due to error. */
1132 #define MBA_REJECTED_FCP_CMD    0x8049  /* rejected FCP_CMD. */
1133 #define MBA_FW_NOT_STARTED      0x8050  /* Firmware not started */
1134 #define MBA_FW_STARTING         0x8051  /* Firmware starting */
1135 #define MBA_FW_RESTART_CMPLT    0x8060  /* Firmware restart complete */
1136 #define MBA_INIT_REQUIRED       0x8061  /* Initialization required */
1137 #define MBA_SHUTDOWN_REQUESTED  0x8062  /* Shutdown Requested */
1138 #define MBA_TEMPERATURE_ALERT   0x8070  /* Temperature Alert */
1139 #define MBA_DPORT_DIAGNOSTICS   0x8080  /* D-port Diagnostics */
1140 #define MBA_TRANS_INSERT        0x8130  /* Transceiver Insertion */
1141 #define MBA_TRANS_REMOVE        0x8131  /* Transceiver Removal */
1142 #define MBA_FW_INIT_FAILURE     0x8401  /* Firmware initialization failure */
1143 #define MBA_MIRROR_LUN_CHANGE   0x8402  /* Mirror LUN State Change
1144                                            Notification */
1145 #define MBA_FW_POLL_STATE       0x8600  /* Firmware in poll diagnostic state */
1146 #define MBA_FW_RESET_FCT        0x8502  /* Firmware reset factory defaults */
1147 #define MBA_FW_INIT_INPROGRESS  0x8500  /* Firmware boot in progress */
1148 /* 83XX FCoE specific */
1149 #define MBA_IDC_AEN             0x8200  /* FCoE: NIC Core state change AEN */
1150
1151 /* Interrupt type codes */
1152 #define INTR_ROM_MB_SUCCESS             0x1
1153 #define INTR_ROM_MB_FAILED              0x2
1154 #define INTR_MB_SUCCESS                 0x10
1155 #define INTR_MB_FAILED                  0x11
1156 #define INTR_ASYNC_EVENT                0x12
1157 #define INTR_RSP_QUE_UPDATE             0x13
1158 #define INTR_RSP_QUE_UPDATE_83XX        0x14
1159 #define INTR_ATIO_QUE_UPDATE            0x1C
1160 #define INTR_ATIO_RSP_QUE_UPDATE        0x1D
1161 #define INTR_ATIO_QUE_UPDATE_27XX       0x1E
1162
1163 /* ISP mailbox loopback echo diagnostic error code */
1164 #define MBS_LB_RESET    0x17
1165 /*
1166  * Firmware options 1, 2, 3.
1167  */
1168 #define FO1_AE_ON_LIPF8                 BIT_0
1169 #define FO1_AE_ALL_LIP_RESET            BIT_1
1170 #define FO1_CTIO_RETRY                  BIT_3
1171 #define FO1_DISABLE_LIP_F7_SW           BIT_4
1172 #define FO1_DISABLE_100MS_LOS_WAIT      BIT_5
1173 #define FO1_DISABLE_GPIO6_7             BIT_6   /* LED bits */
1174 #define FO1_AE_ON_LOOP_INIT_ERR         BIT_7
1175 #define FO1_SET_EMPHASIS_SWING          BIT_8
1176 #define FO1_AE_AUTO_BYPASS              BIT_9
1177 #define FO1_ENABLE_PURE_IOCB            BIT_10
1178 #define FO1_AE_PLOGI_RJT                BIT_11
1179 #define FO1_ENABLE_ABORT_SEQUENCE       BIT_12
1180 #define FO1_AE_QUEUE_FULL               BIT_13
1181
1182 #define FO2_ENABLE_ATIO_TYPE_3          BIT_0
1183 #define FO2_REV_LOOPBACK                BIT_1
1184
1185 #define FO3_ENABLE_EMERG_IOCB           BIT_0
1186 #define FO3_AE_RND_ERROR                BIT_1
1187
1188 /* 24XX additional firmware options */
1189 #define ADD_FO_COUNT                    3
1190 #define ADD_FO1_DISABLE_GPIO_LED_CTRL   BIT_6   /* LED bits */
1191 #define ADD_FO1_ENABLE_PUREX_IOCB       BIT_10
1192
1193 #define ADD_FO2_ENABLE_SEL_CLS2         BIT_5
1194
1195 #define ADD_FO3_NO_ABT_ON_LINK_DOWN     BIT_14
1196
1197 /*
1198  * ISP mailbox commands
1199  */
1200 #define MBC_LOAD_RAM                    1       /* Load RAM. */
1201 #define MBC_EXECUTE_FIRMWARE            2       /* Execute firmware. */
1202 #define MBC_READ_RAM_WORD               5       /* Read RAM word. */
1203 #define MBC_MAILBOX_REGISTER_TEST       6       /* Wrap incoming mailboxes */
1204 #define MBC_VERIFY_CHECKSUM             7       /* Verify checksum. */
1205 #define MBC_GET_FIRMWARE_VERSION        8       /* Get firmware revision. */
1206 #define MBC_LOAD_RISC_RAM               9       /* Load RAM command. */
1207 #define MBC_DUMP_RISC_RAM               0xa     /* Dump RAM command. */
1208 #define MBC_SECURE_FLASH_UPDATE         0xa     /* Secure Flash Update(28xx) */
1209 #define MBC_LOAD_RISC_RAM_EXTENDED      0xb     /* Load RAM extended. */
1210 #define MBC_DUMP_RISC_RAM_EXTENDED      0xc     /* Dump RAM extended. */
1211 #define MBC_WRITE_RAM_WORD_EXTENDED     0xd     /* Write RAM word extended */
1212 #define MBC_READ_RAM_EXTENDED           0xf     /* Read RAM extended. */
1213 #define MBC_IOCB_COMMAND                0x12    /* Execute IOCB command. */
1214 #define MBC_STOP_FIRMWARE               0x14    /* Stop firmware. */
1215 #define MBC_ABORT_COMMAND               0x15    /* Abort IOCB command. */
1216 #define MBC_ABORT_DEVICE                0x16    /* Abort device (ID/LUN). */
1217 #define MBC_ABORT_TARGET                0x17    /* Abort target (ID). */
1218 #define MBC_RESET                       0x18    /* Reset. */
1219 #define MBC_GET_ADAPTER_LOOP_ID         0x20    /* Get loop id of ISP2200. */
1220 #define MBC_GET_SET_ZIO_THRESHOLD       0x21    /* Get/SET ZIO THRESHOLD. */
1221 #define MBC_GET_RETRY_COUNT             0x22    /* Get f/w retry cnt/delay. */
1222 #define MBC_DISABLE_VI                  0x24    /* Disable VI operation. */
1223 #define MBC_ENABLE_VI                   0x25    /* Enable VI operation. */
1224 #define MBC_GET_FIRMWARE_OPTION         0x28    /* Get Firmware Options. */
1225 #define MBC_GET_MEM_OFFLOAD_CNTRL_STAT  0x34    /* Memory Offload ctrl/Stat*/
1226 #define MBC_SET_FIRMWARE_OPTION         0x38    /* Set Firmware Options. */
1227 #define MBC_SET_GET_FC_LED_CONFIG       0x3b    /* Set/Get FC LED config */
1228 #define MBC_LOOP_PORT_BYPASS            0x40    /* Loop Port Bypass. */
1229 #define MBC_LOOP_PORT_ENABLE            0x41    /* Loop Port Enable. */
1230 #define MBC_GET_RESOURCE_COUNTS         0x42    /* Get Resource Counts. */
1231 #define MBC_NON_PARTICIPATE             0x43    /* Non-Participating Mode. */
1232 #define MBC_DIAGNOSTIC_ECHO             0x44    /* Diagnostic echo. */
1233 #define MBC_DIAGNOSTIC_LOOP_BACK        0x45    /* Diagnostic loop back. */
1234 #define MBC_ONLINE_SELF_TEST            0x46    /* Online self-test. */
1235 #define MBC_ENHANCED_GET_PORT_DATABASE  0x47    /* Get port database + login */
1236 #define MBC_CONFIGURE_VF                0x4b    /* Configure VFs */
1237 #define MBC_RESET_LINK_STATUS           0x52    /* Reset Link Error Status */
1238 #define MBC_IOCB_COMMAND_A64            0x54    /* Execute IOCB command (64) */
1239 #define MBC_PORT_LOGOUT                 0x56    /* Port Logout request */
1240 #define MBC_SEND_RNID_ELS               0x57    /* Send RNID ELS request */
1241 #define MBC_SET_RNID_PARAMS             0x59    /* Set RNID parameters */
1242 #define MBC_GET_RNID_PARAMS             0x5a    /* Get RNID parameters */
1243 #define MBC_DATA_RATE                   0x5d    /* Data Rate */
1244 #define MBC_INITIALIZE_FIRMWARE         0x60    /* Initialize firmware */
1245 #define MBC_INITIATE_LIP                0x62    /* Initiate Loop */
1246                                                 /* Initialization Procedure */
1247 #define MBC_GET_FC_AL_POSITION_MAP      0x63    /* Get FC_AL Position Map. */
1248 #define MBC_GET_PORT_DATABASE           0x64    /* Get Port Database. */
1249 #define MBC_CLEAR_ACA                   0x65    /* Clear ACA. */
1250 #define MBC_TARGET_RESET                0x66    /* Target Reset. */
1251 #define MBC_CLEAR_TASK_SET              0x67    /* Clear Task Set. */
1252 #define MBC_ABORT_TASK_SET              0x68    /* Abort Task Set. */
1253 #define MBC_GET_FIRMWARE_STATE          0x69    /* Get firmware state. */
1254 #define MBC_GET_PORT_NAME               0x6a    /* Get port name. */
1255 #define MBC_GET_LINK_STATUS             0x6b    /* Get port link status. */
1256 #define MBC_LIP_RESET                   0x6c    /* LIP reset. */
1257 #define MBC_SEND_SNS_COMMAND            0x6e    /* Send Simple Name Server */
1258                                                 /* commandd. */
1259 #define MBC_LOGIN_FABRIC_PORT           0x6f    /* Login fabric port. */
1260 #define MBC_SEND_CHANGE_REQUEST         0x70    /* Send Change Request. */
1261 #define MBC_LOGOUT_FABRIC_PORT          0x71    /* Logout fabric port. */
1262 #define MBC_LIP_FULL_LOGIN              0x72    /* Full login LIP. */
1263 #define MBC_LOGIN_LOOP_PORT             0x74    /* Login Loop Port. */
1264 #define MBC_PORT_NODE_NAME_LIST         0x75    /* Get port/node name list. */
1265 #define MBC_INITIALIZE_RECEIVE_QUEUE    0x77    /* Initialize receive queue */
1266 #define MBC_UNLOAD_IP                   0x79    /* Shutdown IP */
1267 #define MBC_GET_ID_LIST                 0x7C    /* Get Port ID list. */
1268 #define MBC_SEND_LFA_COMMAND            0x7D    /* Send Loop Fabric Address */
1269 #define MBC_LUN_RESET                   0x7E    /* Send LUN reset */
1270
1271 /*
1272  * all the Mt. Rainier mailbox command codes that clash with FC/FCoE ones
1273  * should be defined with MBC_MR_*
1274  */
1275 #define MBC_MR_DRV_SHUTDOWN             0x6A
1276
1277 /*
1278  * ISP24xx mailbox commands
1279  */
1280 #define MBC_WRITE_SERDES                0x3     /* Write serdes word. */
1281 #define MBC_READ_SERDES                 0x4     /* Read serdes word. */
1282 #define MBC_LOAD_DUMP_MPI_RAM           0x5     /* Load/Dump MPI RAM. */
1283 #define MBC_SERDES_PARAMS               0x10    /* Serdes Tx Parameters. */
1284 #define MBC_GET_IOCB_STATUS             0x12    /* Get IOCB status command. */
1285 #define MBC_PORT_PARAMS                 0x1A    /* Port iDMA Parameters. */
1286 #define MBC_GET_TIMEOUT_PARAMS          0x22    /* Get FW timeouts. */
1287 #define MBC_TRACE_CONTROL               0x27    /* Trace control command. */
1288 #define MBC_GEN_SYSTEM_ERROR            0x2a    /* Generate System Error. */
1289 #define MBC_WRITE_SFP                   0x30    /* Write SFP Data. */
1290 #define MBC_READ_SFP                    0x31    /* Read SFP Data. */
1291 #define MBC_SET_TIMEOUT_PARAMS          0x32    /* Set FW timeouts. */
1292 #define MBC_DPORT_DIAGNOSTICS           0x47    /* D-Port Diagnostics */
1293 #define MBC_MID_INITIALIZE_FIRMWARE     0x48    /* MID Initialize firmware. */
1294 #define MBC_MID_GET_VP_DATABASE         0x49    /* MID Get VP Database. */
1295 #define MBC_MID_GET_VP_ENTRY            0x4a    /* MID Get VP Entry. */
1296 #define MBC_HOST_MEMORY_COPY            0x53    /* Host Memory Copy. */
1297 #define MBC_SEND_RNFT_ELS               0x5e    /* Send RNFT ELS request */
1298 #define MBC_GET_LINK_PRIV_STATS         0x6d    /* Get link & private data. */
1299 #define MBC_LINK_INITIALIZATION         0x72    /* Do link initialization. */
1300 #define MBC_SET_VENDOR_ID               0x76    /* Set Vendor ID. */
1301 #define MBC_PORT_RESET                  0x120   /* Port Reset */
1302 #define MBC_SET_PORT_CONFIG             0x122   /* Set port configuration */
1303 #define MBC_GET_PORT_CONFIG             0x123   /* Get port configuration */
1304
1305 /*
1306  * ISP81xx mailbox commands
1307  */
1308 #define MBC_WRITE_MPI_REGISTER          0x01    /* Write MPI Register. */
1309
1310 /*
1311  * ISP8044 mailbox commands
1312  */
1313 #define MBC_SET_GET_ETH_SERDES_REG      0x150
1314 #define HCS_WRITE_SERDES                0x3
1315 #define HCS_READ_SERDES                 0x4
1316
1317 /* Firmware return data sizes */
1318 #define FCAL_MAP_SIZE   128
1319
1320 /* Mailbox bit definitions for out_mb and in_mb */
1321 #define MBX_31          BIT_31
1322 #define MBX_30          BIT_30
1323 #define MBX_29          BIT_29
1324 #define MBX_28          BIT_28
1325 #define MBX_27          BIT_27
1326 #define MBX_26          BIT_26
1327 #define MBX_25          BIT_25
1328 #define MBX_24          BIT_24
1329 #define MBX_23          BIT_23
1330 #define MBX_22          BIT_22
1331 #define MBX_21          BIT_21
1332 #define MBX_20          BIT_20
1333 #define MBX_19          BIT_19
1334 #define MBX_18          BIT_18
1335 #define MBX_17          BIT_17
1336 #define MBX_16          BIT_16
1337 #define MBX_15          BIT_15
1338 #define MBX_14          BIT_14
1339 #define MBX_13          BIT_13
1340 #define MBX_12          BIT_12
1341 #define MBX_11          BIT_11
1342 #define MBX_10          BIT_10
1343 #define MBX_9           BIT_9
1344 #define MBX_8           BIT_8
1345 #define MBX_7           BIT_7
1346 #define MBX_6           BIT_6
1347 #define MBX_5           BIT_5
1348 #define MBX_4           BIT_4
1349 #define MBX_3           BIT_3
1350 #define MBX_2           BIT_2
1351 #define MBX_1           BIT_1
1352 #define MBX_0           BIT_0
1353
1354 #define RNID_TYPE_ELS_CMD       0x5
1355 #define RNID_TYPE_PORT_LOGIN    0x7
1356 #define RNID_BUFFER_CREDITS     0x8
1357 #define RNID_TYPE_SET_VERSION   0x9
1358 #define RNID_TYPE_ASIC_TEMP     0xC
1359
1360 #define ELS_CMD_MAP_SIZE        32
1361
1362 /*
1363  * Firmware state codes from get firmware state mailbox command
1364  */
1365 #define FSTATE_CONFIG_WAIT      0
1366 #define FSTATE_WAIT_AL_PA       1
1367 #define FSTATE_WAIT_LOGIN       2
1368 #define FSTATE_READY            3
1369 #define FSTATE_LOSS_OF_SYNC     4
1370 #define FSTATE_ERROR            5
1371 #define FSTATE_REINIT           6
1372 #define FSTATE_NON_PART         7
1373
1374 #define FSTATE_CONFIG_CORRECT      0
1375 #define FSTATE_P2P_RCV_LIP         1
1376 #define FSTATE_P2P_CHOOSE_LOOP     2
1377 #define FSTATE_P2P_RCV_UNIDEN_LIP  3
1378 #define FSTATE_FATAL_ERROR         4
1379 #define FSTATE_LOOP_BACK_CONN      5
1380
1381 #define QLA27XX_IMG_STATUS_VER_MAJOR   0x01
1382 #define QLA27XX_IMG_STATUS_VER_MINOR    0x00
1383 #define QLA27XX_IMG_STATUS_SIGN   0xFACEFADE
1384 #define QLA28XX_IMG_STATUS_SIGN    0xFACEFADF
1385 #define QLA28XX_IMG_STATUS_SIGN         0xFACEFADF
1386 #define QLA28XX_AUX_IMG_STATUS_SIGN     0xFACEFAED
1387 #define QLA27XX_DEFAULT_IMAGE           0
1388 #define QLA27XX_PRIMARY_IMAGE  1
1389 #define QLA27XX_SECONDARY_IMAGE    2
1390
1391 /*
1392  * Port Database structure definition
1393  * Little endian except where noted.
1394  */
1395 #define PORT_DATABASE_SIZE      128     /* bytes */
1396 typedef struct {
1397         uint8_t options;
1398         uint8_t control;
1399         uint8_t master_state;
1400         uint8_t slave_state;
1401         uint8_t reserved[2];
1402         uint8_t hard_address;
1403         uint8_t reserved_1;
1404         uint8_t port_id[4];
1405         uint8_t node_name[WWN_SIZE];
1406         uint8_t port_name[WWN_SIZE];
1407         __le16  execution_throttle;
1408         uint16_t execution_count;
1409         uint8_t reset_count;
1410         uint8_t reserved_2;
1411         uint16_t resource_allocation;
1412         uint16_t current_allocation;
1413         uint16_t queue_head;
1414         uint16_t queue_tail;
1415         uint16_t transmit_execution_list_next;
1416         uint16_t transmit_execution_list_previous;
1417         uint16_t common_features;
1418         uint16_t total_concurrent_sequences;
1419         uint16_t RO_by_information_category;
1420         uint8_t recipient;
1421         uint8_t initiator;
1422         uint16_t receive_data_size;
1423         uint16_t concurrent_sequences;
1424         uint16_t open_sequences_per_exchange;
1425         uint16_t lun_abort_flags;
1426         uint16_t lun_stop_flags;
1427         uint16_t stop_queue_head;
1428         uint16_t stop_queue_tail;
1429         uint16_t port_retry_timer;
1430         uint16_t next_sequence_id;
1431         uint16_t frame_count;
1432         uint16_t PRLI_payload_length;
1433         uint8_t prli_svc_param_word_0[2];       /* Big endian */
1434                                                 /* Bits 15-0 of word 0 */
1435         uint8_t prli_svc_param_word_3[2];       /* Big endian */
1436                                                 /* Bits 15-0 of word 3 */
1437         uint16_t loop_id;
1438         uint16_t extended_lun_info_list_pointer;
1439         uint16_t extended_lun_stop_list_pointer;
1440 } port_database_t;
1441
1442 /*
1443  * Port database slave/master states
1444  */
1445 #define PD_STATE_DISCOVERY                      0
1446 #define PD_STATE_WAIT_DISCOVERY_ACK             1
1447 #define PD_STATE_PORT_LOGIN                     2
1448 #define PD_STATE_WAIT_PORT_LOGIN_ACK            3
1449 #define PD_STATE_PROCESS_LOGIN                  4
1450 #define PD_STATE_WAIT_PROCESS_LOGIN_ACK         5
1451 #define PD_STATE_PORT_LOGGED_IN                 6
1452 #define PD_STATE_PORT_UNAVAILABLE               7
1453 #define PD_STATE_PROCESS_LOGOUT                 8
1454 #define PD_STATE_WAIT_PROCESS_LOGOUT_ACK        9
1455 #define PD_STATE_PORT_LOGOUT                    10
1456 #define PD_STATE_WAIT_PORT_LOGOUT_ACK           11
1457
1458
1459 #define QLA_ZIO_MODE_6          (BIT_2 | BIT_1)
1460 #define QLA_ZIO_DISABLED        0
1461 #define QLA_ZIO_DEFAULT_TIMER   2
1462
1463 /*
1464  * ISP Initialization Control Block.
1465  * Little endian except where noted.
1466  */
1467 #define ICB_VERSION 1
1468 typedef struct {
1469         uint8_t  version;
1470         uint8_t  reserved_1;
1471
1472         /*
1473          * LSB BIT 0  = Enable Hard Loop Id
1474          * LSB BIT 1  = Enable Fairness
1475          * LSB BIT 2  = Enable Full-Duplex
1476          * LSB BIT 3  = Enable Fast Posting
1477          * LSB BIT 4  = Enable Target Mode
1478          * LSB BIT 5  = Disable Initiator Mode
1479          * LSB BIT 6  = Enable ADISC
1480          * LSB BIT 7  = Enable Target Inquiry Data
1481          *
1482          * MSB BIT 0  = Enable PDBC Notify
1483          * MSB BIT 1  = Non Participating LIP
1484          * MSB BIT 2  = Descending Loop ID Search
1485          * MSB BIT 3  = Acquire Loop ID in LIPA
1486          * MSB BIT 4  = Stop PortQ on Full Status
1487          * MSB BIT 5  = Full Login after LIP
1488          * MSB BIT 6  = Node Name Option
1489          * MSB BIT 7  = Ext IFWCB enable bit
1490          */
1491         uint8_t  firmware_options[2];
1492
1493         __le16  frame_payload_size;
1494         __le16  max_iocb_allocation;
1495         __le16  execution_throttle;
1496         uint8_t  retry_count;
1497         uint8_t  retry_delay;                   /* unused */
1498         uint8_t  port_name[WWN_SIZE];           /* Big endian. */
1499         uint16_t hard_address;
1500         uint8_t  inquiry_data;
1501         uint8_t  login_timeout;
1502         uint8_t  node_name[WWN_SIZE];           /* Big endian. */
1503
1504         __le16  request_q_outpointer;
1505         __le16  response_q_inpointer;
1506         __le16  request_q_length;
1507         __le16  response_q_length;
1508         __le64  request_q_address __packed;
1509         __le64  response_q_address __packed;
1510
1511         __le16  lun_enables;
1512         uint8_t  command_resource_count;
1513         uint8_t  immediate_notify_resource_count;
1514         __le16  timeout;
1515         uint8_t  reserved_2[2];
1516
1517         /*
1518          * LSB BIT 0 = Timer Operation mode bit 0
1519          * LSB BIT 1 = Timer Operation mode bit 1
1520          * LSB BIT 2 = Timer Operation mode bit 2
1521          * LSB BIT 3 = Timer Operation mode bit 3
1522          * LSB BIT 4 = Init Config Mode bit 0
1523          * LSB BIT 5 = Init Config Mode bit 1
1524          * LSB BIT 6 = Init Config Mode bit 2
1525          * LSB BIT 7 = Enable Non part on LIHA failure
1526          *
1527          * MSB BIT 0 = Enable class 2
1528          * MSB BIT 1 = Enable ACK0
1529          * MSB BIT 2 =
1530          * MSB BIT 3 =
1531          * MSB BIT 4 = FC Tape Enable
1532          * MSB BIT 5 = Enable FC Confirm
1533          * MSB BIT 6 = Enable command queuing in target mode
1534          * MSB BIT 7 = No Logo On Link Down
1535          */
1536         uint8_t  add_firmware_options[2];
1537
1538         uint8_t  response_accumulation_timer;
1539         uint8_t  interrupt_delay_timer;
1540
1541         /*
1542          * LSB BIT 0 = Enable Read xfr_rdy
1543          * LSB BIT 1 = Soft ID only
1544          * LSB BIT 2 =
1545          * LSB BIT 3 =
1546          * LSB BIT 4 = FCP RSP Payload [0]
1547          * LSB BIT 5 = FCP RSP Payload [1] / Sbus enable - 2200
1548          * LSB BIT 6 = Enable Out-of-Order frame handling
1549          * LSB BIT 7 = Disable Automatic PLOGI on Local Loop
1550          *
1551          * MSB BIT 0 = Sbus enable - 2300
1552          * MSB BIT 1 =
1553          * MSB BIT 2 =
1554          * MSB BIT 3 =
1555          * MSB BIT 4 = LED mode
1556          * MSB BIT 5 = enable 50 ohm termination
1557          * MSB BIT 6 = Data Rate (2300 only)
1558          * MSB BIT 7 = Data Rate (2300 only)
1559          */
1560         uint8_t  special_options[2];
1561
1562         uint8_t  reserved_3[26];
1563 } init_cb_t;
1564
1565 /* Special Features Control Block */
1566 struct init_sf_cb {
1567         uint8_t format;
1568         uint8_t reserved0;
1569         /*
1570          * BIT 15-14 = Reserved
1571          * BIT_13 = SAN Congestion Management (1 - Enabled, 0 - Disabled)
1572          * BIT_12 = Remote Write Optimization (1 - Enabled, 0 - Disabled)
1573          * BIT 11-0 = Reserved
1574          */
1575         __le16  flags;
1576         uint8_t reserved1[32];
1577         uint16_t discard_OHRB_timeout_value;
1578         uint16_t remote_write_opt_queue_num;
1579         uint8_t reserved2[40];
1580         uint8_t scm_related_parameter[16];
1581         uint8_t reserved3[32];
1582 };
1583
1584 /*
1585  * Get Link Status mailbox command return buffer.
1586  */
1587 #define GLSO_SEND_RPS   BIT_0
1588 #define GLSO_USE_DID    BIT_3
1589
1590 struct link_statistics {
1591         __le32 link_fail_cnt;
1592         __le32 loss_sync_cnt;
1593         __le32 loss_sig_cnt;
1594         __le32 prim_seq_err_cnt;
1595         __le32 inval_xmit_word_cnt;
1596         __le32 inval_crc_cnt;
1597         __le32 lip_cnt;
1598         __le32 link_up_cnt;
1599         __le32 link_down_loop_init_tmo;
1600         __le32 link_down_los;
1601         __le32 link_down_loss_rcv_clk;
1602         uint32_t reserved0[5];
1603         __le32 port_cfg_chg;
1604         uint32_t reserved1[11];
1605         __le32 rsp_q_full;
1606         __le32 atio_q_full;
1607         __le32 drop_ae;
1608         __le32 els_proto_err;
1609         __le32 reserved2;
1610         __le32 tx_frames;
1611         __le32 rx_frames;
1612         __le32 discarded_frames;
1613         __le32 dropped_frames;
1614         uint32_t reserved3;
1615         __le32 nos_rcvd;
1616         uint32_t reserved4[4];
1617         __le32 tx_prjt;
1618         __le32 rcv_exfail;
1619         __le32 rcv_abts;
1620         __le32 seq_frm_miss;
1621         __le32 corr_err;
1622         __le32 mb_rqst;
1623         __le32 nport_full;
1624         __le32 eofa;
1625         uint32_t reserved5;
1626         __le64 fpm_recv_word_cnt;
1627         __le64 fpm_disc_word_cnt;
1628         __le64 fpm_xmit_word_cnt;
1629         uint32_t reserved6[70];
1630 };
1631
1632 /*
1633  * NVRAM Command values.
1634  */
1635 #define NV_START_BIT            BIT_2
1636 #define NV_WRITE_OP             (BIT_26+BIT_24)
1637 #define NV_READ_OP              (BIT_26+BIT_25)
1638 #define NV_ERASE_OP             (BIT_26+BIT_25+BIT_24)
1639 #define NV_MASK_OP              (BIT_26+BIT_25+BIT_24)
1640 #define NV_DELAY_COUNT          10
1641
1642 /*
1643  * QLogic ISP2100, ISP2200 and ISP2300 NVRAM structure definition.
1644  */
1645 typedef struct {
1646         /*
1647          * NVRAM header
1648          */
1649         uint8_t id[4];
1650         uint8_t nvram_version;
1651         uint8_t reserved_0;
1652
1653         /*
1654          * NVRAM RISC parameter block
1655          */
1656         uint8_t parameter_block_version;
1657         uint8_t reserved_1;
1658
1659         /*
1660          * LSB BIT 0  = Enable Hard Loop Id
1661          * LSB BIT 1  = Enable Fairness
1662          * LSB BIT 2  = Enable Full-Duplex
1663          * LSB BIT 3  = Enable Fast Posting
1664          * LSB BIT 4  = Enable Target Mode
1665          * LSB BIT 5  = Disable Initiator Mode
1666          * LSB BIT 6  = Enable ADISC
1667          * LSB BIT 7  = Enable Target Inquiry Data
1668          *
1669          * MSB BIT 0  = Enable PDBC Notify
1670          * MSB BIT 1  = Non Participating LIP
1671          * MSB BIT 2  = Descending Loop ID Search
1672          * MSB BIT 3  = Acquire Loop ID in LIPA
1673          * MSB BIT 4  = Stop PortQ on Full Status
1674          * MSB BIT 5  = Full Login after LIP
1675          * MSB BIT 6  = Node Name Option
1676          * MSB BIT 7  = Ext IFWCB enable bit
1677          */
1678         uint8_t  firmware_options[2];
1679
1680         __le16  frame_payload_size;
1681         __le16  max_iocb_allocation;
1682         __le16  execution_throttle;
1683         uint8_t  retry_count;
1684         uint8_t  retry_delay;                   /* unused */
1685         uint8_t  port_name[WWN_SIZE];           /* Big endian. */
1686         uint16_t hard_address;
1687         uint8_t  inquiry_data;
1688         uint8_t  login_timeout;
1689         uint8_t  node_name[WWN_SIZE];           /* Big endian. */
1690
1691         /*
1692          * LSB BIT 0 = Timer Operation mode bit 0
1693          * LSB BIT 1 = Timer Operation mode bit 1
1694          * LSB BIT 2 = Timer Operation mode bit 2
1695          * LSB BIT 3 = Timer Operation mode bit 3
1696          * LSB BIT 4 = Init Config Mode bit 0
1697          * LSB BIT 5 = Init Config Mode bit 1
1698          * LSB BIT 6 = Init Config Mode bit 2
1699          * LSB BIT 7 = Enable Non part on LIHA failure
1700          *
1701          * MSB BIT 0 = Enable class 2
1702          * MSB BIT 1 = Enable ACK0
1703          * MSB BIT 2 =
1704          * MSB BIT 3 =
1705          * MSB BIT 4 = FC Tape Enable
1706          * MSB BIT 5 = Enable FC Confirm
1707          * MSB BIT 6 = Enable command queuing in target mode
1708          * MSB BIT 7 = No Logo On Link Down
1709          */
1710         uint8_t  add_firmware_options[2];
1711
1712         uint8_t  response_accumulation_timer;
1713         uint8_t  interrupt_delay_timer;
1714
1715         /*
1716          * LSB BIT 0 = Enable Read xfr_rdy
1717          * LSB BIT 1 = Soft ID only
1718          * LSB BIT 2 =
1719          * LSB BIT 3 =
1720          * LSB BIT 4 = FCP RSP Payload [0]
1721          * LSB BIT 5 = FCP RSP Payload [1] / Sbus enable - 2200
1722          * LSB BIT 6 = Enable Out-of-Order frame handling
1723          * LSB BIT 7 = Disable Automatic PLOGI on Local Loop
1724          *
1725          * MSB BIT 0 = Sbus enable - 2300
1726          * MSB BIT 1 =
1727          * MSB BIT 2 =
1728          * MSB BIT 3 =
1729          * MSB BIT 4 = LED mode
1730          * MSB BIT 5 = enable 50 ohm termination
1731          * MSB BIT 6 = Data Rate (2300 only)
1732          * MSB BIT 7 = Data Rate (2300 only)
1733          */
1734         uint8_t  special_options[2];
1735
1736         /* Reserved for expanded RISC parameter block */
1737         uint8_t reserved_2[22];
1738
1739         /*
1740          * LSB BIT 0 = Tx Sensitivity 1G bit 0
1741          * LSB BIT 1 = Tx Sensitivity 1G bit 1
1742          * LSB BIT 2 = Tx Sensitivity 1G bit 2
1743          * LSB BIT 3 = Tx Sensitivity 1G bit 3
1744          * LSB BIT 4 = Rx Sensitivity 1G bit 0
1745          * LSB BIT 5 = Rx Sensitivity 1G bit 1
1746          * LSB BIT 6 = Rx Sensitivity 1G bit 2
1747          * LSB BIT 7 = Rx Sensitivity 1G bit 3
1748          *
1749          * MSB BIT 0 = Tx Sensitivity 2G bit 0
1750          * MSB BIT 1 = Tx Sensitivity 2G bit 1
1751          * MSB BIT 2 = Tx Sensitivity 2G bit 2
1752          * MSB BIT 3 = Tx Sensitivity 2G bit 3
1753          * MSB BIT 4 = Rx Sensitivity 2G bit 0
1754          * MSB BIT 5 = Rx Sensitivity 2G bit 1
1755          * MSB BIT 6 = Rx Sensitivity 2G bit 2
1756          * MSB BIT 7 = Rx Sensitivity 2G bit 3
1757          *
1758          * LSB BIT 0 = Output Swing 1G bit 0
1759          * LSB BIT 1 = Output Swing 1G bit 1
1760          * LSB BIT 2 = Output Swing 1G bit 2
1761          * LSB BIT 3 = Output Emphasis 1G bit 0
1762          * LSB BIT 4 = Output Emphasis 1G bit 1
1763          * LSB BIT 5 = Output Swing 2G bit 0
1764          * LSB BIT 6 = Output Swing 2G bit 1
1765          * LSB BIT 7 = Output Swing 2G bit 2
1766          *
1767          * MSB BIT 0 = Output Emphasis 2G bit 0
1768          * MSB BIT 1 = Output Emphasis 2G bit 1
1769          * MSB BIT 2 = Output Enable
1770          * MSB BIT 3 =
1771          * MSB BIT 4 =
1772          * MSB BIT 5 =
1773          * MSB BIT 6 =
1774          * MSB BIT 7 =
1775          */
1776         uint8_t seriallink_options[4];
1777
1778         /*
1779          * NVRAM host parameter block
1780          *
1781          * LSB BIT 0 = Enable spinup delay
1782          * LSB BIT 1 = Disable BIOS
1783          * LSB BIT 2 = Enable Memory Map BIOS
1784          * LSB BIT 3 = Enable Selectable Boot
1785          * LSB BIT 4 = Disable RISC code load
1786          * LSB BIT 5 = Set cache line size 1
1787          * LSB BIT 6 = PCI Parity Disable
1788          * LSB BIT 7 = Enable extended logging
1789          *
1790          * MSB BIT 0 = Enable 64bit addressing
1791          * MSB BIT 1 = Enable lip reset
1792          * MSB BIT 2 = Enable lip full login
1793          * MSB BIT 3 = Enable target reset
1794          * MSB BIT 4 = Enable database storage
1795          * MSB BIT 5 = Enable cache flush read
1796          * MSB BIT 6 = Enable database load
1797          * MSB BIT 7 = Enable alternate WWN
1798          */
1799         uint8_t host_p[2];
1800
1801         uint8_t boot_node_name[WWN_SIZE];
1802         uint8_t boot_lun_number;
1803         uint8_t reset_delay;
1804         uint8_t port_down_retry_count;
1805         uint8_t boot_id_number;
1806         __le16  max_luns_per_target;
1807         uint8_t fcode_boot_port_name[WWN_SIZE];
1808         uint8_t alternate_port_name[WWN_SIZE];
1809         uint8_t alternate_node_name[WWN_SIZE];
1810
1811         /*
1812          * BIT 0 = Selective Login
1813          * BIT 1 = Alt-Boot Enable
1814          * BIT 2 =
1815          * BIT 3 = Boot Order List
1816          * BIT 4 =
1817          * BIT 5 = Selective LUN
1818          * BIT 6 =
1819          * BIT 7 = unused
1820          */
1821         uint8_t efi_parameters;
1822
1823         uint8_t link_down_timeout;
1824
1825         uint8_t adapter_id[16];
1826
1827         uint8_t alt1_boot_node_name[WWN_SIZE];
1828         uint16_t alt1_boot_lun_number;
1829         uint8_t alt2_boot_node_name[WWN_SIZE];
1830         uint16_t alt2_boot_lun_number;
1831         uint8_t alt3_boot_node_name[WWN_SIZE];
1832         uint16_t alt3_boot_lun_number;
1833         uint8_t alt4_boot_node_name[WWN_SIZE];
1834         uint16_t alt4_boot_lun_number;
1835         uint8_t alt5_boot_node_name[WWN_SIZE];
1836         uint16_t alt5_boot_lun_number;
1837         uint8_t alt6_boot_node_name[WWN_SIZE];
1838         uint16_t alt6_boot_lun_number;
1839         uint8_t alt7_boot_node_name[WWN_SIZE];
1840         uint16_t alt7_boot_lun_number;
1841
1842         uint8_t reserved_3[2];
1843
1844         /* Offset 200-215 : Model Number */
1845         uint8_t model_number[16];
1846
1847         /* OEM related items */
1848         uint8_t oem_specific[16];
1849
1850         /*
1851          * NVRAM Adapter Features offset 232-239
1852          *
1853          * LSB BIT 0 = External GBIC
1854          * LSB BIT 1 = Risc RAM parity
1855          * LSB BIT 2 = Buffer Plus Module
1856          * LSB BIT 3 = Multi Chip Adapter
1857          * LSB BIT 4 = Internal connector
1858          * LSB BIT 5 =
1859          * LSB BIT 6 =
1860          * LSB BIT 7 =
1861          *
1862          * MSB BIT 0 =
1863          * MSB BIT 1 =
1864          * MSB BIT 2 =
1865          * MSB BIT 3 =
1866          * MSB BIT 4 =
1867          * MSB BIT 5 =
1868          * MSB BIT 6 =
1869          * MSB BIT 7 =
1870          */
1871         uint8_t adapter_features[2];
1872
1873         uint8_t reserved_4[16];
1874
1875         /* Subsystem vendor ID for ISP2200 */
1876         uint16_t subsystem_vendor_id_2200;
1877
1878         /* Subsystem device ID for ISP2200 */
1879         uint16_t subsystem_device_id_2200;
1880
1881         uint8_t  reserved_5;
1882         uint8_t  checksum;
1883 } nvram_t;
1884
1885 /*
1886  * ISP queue - response queue entry definition.
1887  */
1888 typedef struct {
1889         uint8_t         entry_type;             /* Entry type. */
1890         uint8_t         entry_count;            /* Entry count. */
1891         uint8_t         sys_define;             /* System defined. */
1892         uint8_t         entry_status;           /* Entry Status. */
1893         uint32_t        handle;                 /* System defined handle */
1894         uint8_t         data[52];
1895         uint32_t        signature;
1896 #define RESPONSE_PROCESSED      0xDEADDEAD      /* Signature */
1897 } response_t;
1898
1899 /*
1900  * ISP queue - ATIO queue entry definition.
1901  */
1902 struct atio {
1903         uint8_t         entry_type;             /* Entry type. */
1904         uint8_t         entry_count;            /* Entry count. */
1905         __le16          attr_n_length;
1906         uint8_t         data[56];
1907         uint32_t        signature;
1908 #define ATIO_PROCESSED 0xDEADDEAD               /* Signature */
1909 };
1910
1911 typedef union {
1912         __le16  extended;
1913         struct {
1914                 uint8_t reserved;
1915                 uint8_t standard;
1916         } id;
1917 } target_id_t;
1918
1919 #define SET_TARGET_ID(ha, to, from)                     \
1920 do {                                                    \
1921         if (HAS_EXTENDED_IDS(ha))                       \
1922                 to.extended = cpu_to_le16(from);        \
1923         else                                            \
1924                 to.id.standard = (uint8_t)from;         \
1925 } while (0)
1926
1927 /*
1928  * ISP queue - command entry structure definition.
1929  */
1930 #define COMMAND_TYPE    0x11            /* Command entry */
1931 typedef struct {
1932         uint8_t entry_type;             /* Entry type. */
1933         uint8_t entry_count;            /* Entry count. */
1934         uint8_t sys_define;             /* System defined. */
1935         uint8_t entry_status;           /* Entry Status. */
1936         uint32_t handle;                /* System handle. */
1937         target_id_t target;             /* SCSI ID */
1938         __le16  lun;                    /* SCSI LUN */
1939         __le16  control_flags;          /* Control flags. */
1940 #define CF_WRITE        BIT_6
1941 #define CF_READ         BIT_5
1942 #define CF_SIMPLE_TAG   BIT_3
1943 #define CF_ORDERED_TAG  BIT_2
1944 #define CF_HEAD_TAG     BIT_1
1945         uint16_t reserved_1;
1946         __le16  timeout;                /* Command timeout. */
1947         __le16  dseg_count;             /* Data segment count. */
1948         uint8_t scsi_cdb[MAX_CMDSZ];    /* SCSI command words. */
1949         __le32  byte_count;             /* Total byte count. */
1950         union {
1951                 struct dsd32 dsd32[3];
1952                 struct dsd64 dsd64[2];
1953         };
1954 } cmd_entry_t;
1955
1956 /*
1957  * ISP queue - 64-Bit addressing, command entry structure definition.
1958  */
1959 #define COMMAND_A64_TYPE        0x19    /* Command A64 entry */
1960 typedef struct {
1961         uint8_t entry_type;             /* Entry type. */
1962         uint8_t entry_count;            /* Entry count. */
1963         uint8_t sys_define;             /* System defined. */
1964         uint8_t entry_status;           /* Entry Status. */
1965         uint32_t handle;                /* System handle. */
1966         target_id_t target;             /* SCSI ID */
1967         __le16  lun;                    /* SCSI LUN */
1968         __le16  control_flags;          /* Control flags. */
1969         uint16_t reserved_1;
1970         __le16  timeout;                /* Command timeout. */
1971         __le16  dseg_count;             /* Data segment count. */
1972         uint8_t scsi_cdb[MAX_CMDSZ];    /* SCSI command words. */
1973         uint32_t byte_count;            /* Total byte count. */
1974         struct dsd64 dsd[2];
1975 } cmd_a64_entry_t, request_t;
1976
1977 /*
1978  * ISP queue - continuation entry structure definition.
1979  */
1980 #define CONTINUE_TYPE           0x02    /* Continuation entry. */
1981 typedef struct {
1982         uint8_t entry_type;             /* Entry type. */
1983         uint8_t entry_count;            /* Entry count. */
1984         uint8_t sys_define;             /* System defined. */
1985         uint8_t entry_status;           /* Entry Status. */
1986         uint32_t reserved;
1987         struct dsd32 dsd[7];
1988 } cont_entry_t;
1989
1990 /*
1991  * ISP queue - 64-Bit addressing, continuation entry structure definition.
1992  */
1993 #define CONTINUE_A64_TYPE       0x0A    /* Continuation A64 entry. */
1994 typedef struct {
1995         uint8_t entry_type;             /* Entry type. */
1996         uint8_t entry_count;            /* Entry count. */
1997         uint8_t sys_define;             /* System defined. */
1998         uint8_t entry_status;           /* Entry Status. */
1999         struct dsd64 dsd[5];
2000 } cont_a64_entry_t;
2001
2002 #define PO_MODE_DIF_INSERT      0
2003 #define PO_MODE_DIF_REMOVE      1
2004 #define PO_MODE_DIF_PASS        2
2005 #define PO_MODE_DIF_REPLACE     3
2006 #define PO_MODE_DIF_TCP_CKSUM   6
2007 #define PO_ENABLE_INCR_GUARD_SEED       BIT_3
2008 #define PO_DISABLE_GUARD_CHECK  BIT_4
2009 #define PO_DISABLE_INCR_REF_TAG BIT_5
2010 #define PO_DIS_HEADER_MODE      BIT_7
2011 #define PO_ENABLE_DIF_BUNDLING  BIT_8
2012 #define PO_DIS_FRAME_MODE       BIT_9
2013 #define PO_DIS_VALD_APP_ESC     BIT_10 /* Dis validation for escape tag/ffffh */
2014 #define PO_DIS_VALD_APP_REF_ESC BIT_11
2015
2016 #define PO_DIS_APP_TAG_REPL     BIT_12 /* disable REG Tag replacement */
2017 #define PO_DIS_REF_TAG_REPL     BIT_13
2018 #define PO_DIS_APP_TAG_VALD     BIT_14 /* disable REF Tag validation */
2019 #define PO_DIS_REF_TAG_VALD     BIT_15
2020
2021 /*
2022  * ISP queue - 64-Bit addressing, continuation crc entry structure definition.
2023  */
2024 struct crc_context {
2025         uint32_t handle;                /* System handle. */
2026         __le32 ref_tag;
2027         __le16 app_tag;
2028         uint8_t ref_tag_mask[4];        /* Validation/Replacement Mask*/
2029         uint8_t app_tag_mask[2];        /* Validation/Replacement Mask*/
2030         __le16 guard_seed;              /* Initial Guard Seed */
2031         __le16 prot_opts;               /* Requested Data Protection Mode */
2032         __le16 blk_size;                /* Data size in bytes */
2033         __le16  runt_blk_guard; /* Guard value for runt block (tape
2034                                          * only) */
2035         __le32 byte_count;              /* Total byte count/ total data
2036                                          * transfer count */
2037         union {
2038                 struct {
2039                         uint32_t        reserved_1;
2040                         uint16_t        reserved_2;
2041                         uint16_t        reserved_3;
2042                         uint32_t        reserved_4;
2043                         struct dsd64    data_dsd[1];
2044                         uint32_t        reserved_5[2];
2045                         uint32_t        reserved_6;
2046                 } nobundling;
2047                 struct {
2048                         __le32  dif_byte_count; /* Total DIF byte
2049                                                          * count */
2050                         uint16_t        reserved_1;
2051                         __le16  dseg_count;     /* Data segment count */
2052                         uint32_t        reserved_2;
2053                         struct dsd64    data_dsd[1];
2054                         struct dsd64    dif_dsd;
2055                 } bundling;
2056         } u;
2057
2058         struct fcp_cmnd fcp_cmnd;
2059         dma_addr_t      crc_ctx_dma;
2060         /* List of DMA context transfers */
2061         struct list_head dsd_list;
2062
2063         /* List of DIF Bundling context DMA address */
2064         struct list_head ldif_dsd_list;
2065         u8 no_ldif_dsd;
2066
2067         struct list_head ldif_dma_hndl_list;
2068         u32 dif_bundl_len;
2069         u8 no_dif_bundl;
2070         /* This structure should not exceed 512 bytes */
2071 };
2072
2073 #define CRC_CONTEXT_LEN_FW      (offsetof(struct crc_context, fcp_cmnd.lun))
2074 #define CRC_CONTEXT_FCPCMND_OFF (offsetof(struct crc_context, fcp_cmnd.lun))
2075
2076 /*
2077  * ISP queue - status entry structure definition.
2078  */
2079 #define STATUS_TYPE     0x03            /* Status entry. */
2080 typedef struct {
2081         uint8_t entry_type;             /* Entry type. */
2082         uint8_t entry_count;            /* Entry count. */
2083         uint8_t sys_define;             /* System defined. */
2084         uint8_t entry_status;           /* Entry Status. */
2085         uint32_t handle;                /* System handle. */
2086         __le16  scsi_status;            /* SCSI status. */
2087         __le16  comp_status;            /* Completion status. */
2088         __le16  state_flags;            /* State flags. */
2089         __le16  status_flags;           /* Status flags. */
2090         __le16  rsp_info_len;           /* Response Info Length. */
2091         __le16  req_sense_length;       /* Request sense data length. */
2092         __le32  residual_length;        /* Residual transfer length. */
2093         uint8_t rsp_info[8];            /* FCP response information. */
2094         uint8_t req_sense_data[32];     /* Request sense data. */
2095 } sts_entry_t;
2096
2097 /*
2098  * Status entry entry status
2099  */
2100 #define RF_RQ_DMA_ERROR BIT_6           /* Request Queue DMA error. */
2101 #define RF_INV_E_ORDER  BIT_5           /* Invalid entry order. */
2102 #define RF_INV_E_COUNT  BIT_4           /* Invalid entry count. */
2103 #define RF_INV_E_PARAM  BIT_3           /* Invalid entry parameter. */
2104 #define RF_INV_E_TYPE   BIT_2           /* Invalid entry type. */
2105 #define RF_BUSY         BIT_1           /* Busy */
2106 #define RF_MASK         (RF_RQ_DMA_ERROR | RF_INV_E_ORDER | RF_INV_E_COUNT | \
2107                          RF_INV_E_PARAM | RF_INV_E_TYPE | RF_BUSY)
2108 #define RF_MASK_24XX    (RF_INV_E_ORDER | RF_INV_E_COUNT | RF_INV_E_PARAM | \
2109                          RF_INV_E_TYPE)
2110
2111 /*
2112  * Status entry SCSI status bit definitions.
2113  */
2114 #define SS_MASK                         0xfff   /* Reserved bits BIT_12-BIT_15*/
2115 #define SS_RESIDUAL_UNDER               BIT_11
2116 #define SS_RESIDUAL_OVER                BIT_10
2117 #define SS_SENSE_LEN_VALID              BIT_9
2118 #define SS_RESPONSE_INFO_LEN_VALID      BIT_8
2119 #define SS_SCSI_STATUS_BYTE     0xff
2120
2121 #define SS_RESERVE_CONFLICT             (BIT_4 | BIT_3)
2122 #define SS_BUSY_CONDITION               BIT_3
2123 #define SS_CONDITION_MET                BIT_2
2124 #define SS_CHECK_CONDITION              BIT_1
2125
2126 /*
2127  * Status entry completion status
2128  */
2129 #define CS_COMPLETE             0x0     /* No errors */
2130 #define CS_INCOMPLETE           0x1     /* Incomplete transfer of cmd. */
2131 #define CS_DMA                  0x2     /* A DMA direction error. */
2132 #define CS_TRANSPORT            0x3     /* Transport error. */
2133 #define CS_RESET                0x4     /* SCSI bus reset occurred */
2134 #define CS_ABORTED              0x5     /* System aborted command. */
2135 #define CS_TIMEOUT              0x6     /* Timeout error. */
2136 #define CS_DATA_OVERRUN         0x7     /* Data overrun. */
2137 #define CS_DIF_ERROR            0xC     /* DIF error detected  */
2138
2139 #define CS_DATA_UNDERRUN        0x15    /* Data Underrun. */
2140 #define CS_QUEUE_FULL           0x1C    /* Queue Full. */
2141 #define CS_PORT_UNAVAILABLE     0x28    /* Port unavailable */
2142                                         /* (selection timeout) */
2143 #define CS_PORT_LOGGED_OUT      0x29    /* Port Logged Out */
2144 #define CS_PORT_CONFIG_CHG      0x2A    /* Port Configuration Changed */
2145 #define CS_PORT_BUSY            0x2B    /* Port Busy */
2146 #define CS_COMPLETE_CHKCOND     0x30    /* Error? */
2147 #define CS_IOCB_ERROR           0x31    /* Generic error for IOCB request
2148                                            failure */
2149 #define CS_REJECT_RECEIVED      0x4E    /* Reject received */
2150 #define CS_BAD_PAYLOAD          0x80    /* Driver defined */
2151 #define CS_UNKNOWN              0x81    /* Driver defined */
2152 #define CS_RETRY                0x82    /* Driver defined */
2153 #define CS_LOOP_DOWN_ABORT      0x83    /* Driver defined */
2154
2155 #define CS_BIDIR_RD_OVERRUN                     0x700
2156 #define CS_BIDIR_RD_WR_OVERRUN                  0x707
2157 #define CS_BIDIR_RD_OVERRUN_WR_UNDERRUN         0x715
2158 #define CS_BIDIR_RD_UNDERRUN                    0x1500
2159 #define CS_BIDIR_RD_UNDERRUN_WR_OVERRUN         0x1507
2160 #define CS_BIDIR_RD_WR_UNDERRUN                 0x1515
2161 #define CS_BIDIR_DMA                            0x200
2162 /*
2163  * Status entry status flags
2164  */
2165 #define SF_ABTS_TERMINATED      BIT_10
2166 #define SF_LOGOUT_SENT          BIT_13
2167
2168 /*
2169  * ISP queue - status continuation entry structure definition.
2170  */
2171 #define STATUS_CONT_TYPE        0x10    /* Status continuation entry. */
2172 typedef struct {
2173         uint8_t entry_type;             /* Entry type. */
2174         uint8_t entry_count;            /* Entry count. */
2175         uint8_t sys_define;             /* System defined. */
2176         uint8_t entry_status;           /* Entry Status. */
2177         uint8_t data[60];               /* data */
2178 } sts_cont_entry_t;
2179
2180 /*
2181  * ISP queue -  RIO Type 1 status entry (32 bit I/O entry handles)
2182  *              structure definition.
2183  */
2184 #define STATUS_TYPE_21 0x21             /* Status entry. */
2185 typedef struct {
2186         uint8_t entry_type;             /* Entry type. */
2187         uint8_t entry_count;            /* Entry count. */
2188         uint8_t handle_count;           /* Handle count. */
2189         uint8_t entry_status;           /* Entry Status. */
2190         uint32_t handle[15];            /* System handles. */
2191 } sts21_entry_t;
2192
2193 /*
2194  * ISP queue -  RIO Type 2 status entry (16 bit I/O entry handles)
2195  *              structure definition.
2196  */
2197 #define STATUS_TYPE_22  0x22            /* Status entry. */
2198 typedef struct {
2199         uint8_t entry_type;             /* Entry type. */
2200         uint8_t entry_count;            /* Entry count. */
2201         uint8_t handle_count;           /* Handle count. */
2202         uint8_t entry_status;           /* Entry Status. */
2203         uint16_t handle[30];            /* System handles. */
2204 } sts22_entry_t;
2205
2206 /*
2207  * ISP queue - marker entry structure definition.
2208  */
2209 #define MARKER_TYPE     0x04            /* Marker entry. */
2210 typedef struct {
2211         uint8_t entry_type;             /* Entry type. */
2212         uint8_t entry_count;            /* Entry count. */
2213         uint8_t handle_count;           /* Handle count. */
2214         uint8_t entry_status;           /* Entry Status. */
2215         uint32_t sys_define_2;          /* System defined. */
2216         target_id_t target;             /* SCSI ID */
2217         uint8_t modifier;               /* Modifier (7-0). */
2218 #define MK_SYNC_ID_LUN  0               /* Synchronize ID/LUN */
2219 #define MK_SYNC_ID      1               /* Synchronize ID */
2220 #define MK_SYNC_ALL     2               /* Synchronize all ID/LUN */
2221 #define MK_SYNC_LIP     3               /* Synchronize all ID/LUN, */
2222                                         /* clear port changed, */
2223                                         /* use sequence number. */
2224         uint8_t reserved_1;
2225         __le16  sequence_number;        /* Sequence number of event */
2226         __le16  lun;                    /* SCSI LUN */
2227         uint8_t reserved_2[48];
2228 } mrk_entry_t;
2229
2230 /*
2231  * ISP queue - Management Server entry structure definition.
2232  */
2233 #define MS_IOCB_TYPE            0x29    /* Management Server IOCB entry */
2234 typedef struct {
2235         uint8_t entry_type;             /* Entry type. */
2236         uint8_t entry_count;            /* Entry count. */
2237         uint8_t handle_count;           /* Handle count. */
2238         uint8_t entry_status;           /* Entry Status. */
2239         uint32_t handle1;               /* System handle. */
2240         target_id_t loop_id;
2241         __le16  status;
2242         __le16  control_flags;          /* Control flags. */
2243         uint16_t reserved2;
2244         __le16  timeout;
2245         __le16  cmd_dsd_count;
2246         __le16  total_dsd_count;
2247         uint8_t type;
2248         uint8_t r_ctl;
2249         __le16  rx_id;
2250         uint16_t reserved3;
2251         uint32_t handle2;
2252         __le32  rsp_bytecount;
2253         __le32  req_bytecount;
2254         struct dsd64 req_dsd;
2255         struct dsd64 rsp_dsd;
2256 } ms_iocb_entry_t;
2257
2258 #define SCM_EDC_ACC_RECEIVED            BIT_6
2259 #define SCM_RDF_ACC_RECEIVED            BIT_7
2260
2261 /*
2262  * ISP queue - Mailbox Command entry structure definition.
2263  */
2264 #define MBX_IOCB_TYPE   0x39
2265 struct mbx_entry {
2266         uint8_t entry_type;
2267         uint8_t entry_count;
2268         uint8_t sys_define1;
2269         /* Use sys_define1 for source type */
2270 #define SOURCE_SCSI     0x00
2271 #define SOURCE_IP       0x01
2272 #define SOURCE_VI       0x02
2273 #define SOURCE_SCTP     0x03
2274 #define SOURCE_MP       0x04
2275 #define SOURCE_MPIOCTL  0x05
2276 #define SOURCE_ASYNC_IOCB 0x07
2277
2278         uint8_t entry_status;
2279
2280         uint32_t handle;
2281         target_id_t loop_id;
2282
2283         __le16  status;
2284         __le16  state_flags;
2285         __le16  status_flags;
2286
2287         uint32_t sys_define2[2];
2288
2289         __le16  mb0;
2290         __le16  mb1;
2291         __le16  mb2;
2292         __le16  mb3;
2293         __le16  mb6;
2294         __le16  mb7;
2295         __le16  mb9;
2296         __le16  mb10;
2297         uint32_t reserved_2[2];
2298         uint8_t node_name[WWN_SIZE];
2299         uint8_t port_name[WWN_SIZE];
2300 };
2301
2302 #ifndef IMMED_NOTIFY_TYPE
2303 #define IMMED_NOTIFY_TYPE 0x0D          /* Immediate notify entry. */
2304 /*
2305  * ISP queue -  immediate notify entry structure definition.
2306  *              This is sent by the ISP to the Target driver.
2307  *              This IOCB would have report of events sent by the
2308  *              initiator, that needs to be handled by the target
2309  *              driver immediately.
2310  */
2311 struct imm_ntfy_from_isp {
2312         uint8_t  entry_type;                /* Entry type. */
2313         uint8_t  entry_count;               /* Entry count. */
2314         uint8_t  sys_define;                /* System defined. */
2315         uint8_t  entry_status;              /* Entry Status. */
2316         union {
2317                 struct {
2318                         __le32  sys_define_2; /* System defined. */
2319                         target_id_t target;
2320                         __le16  lun;
2321                         uint8_t  target_id;
2322                         uint8_t  reserved_1;
2323                         __le16  status_modifier;
2324                         __le16  status;
2325                         __le16  task_flags;
2326                         __le16  seq_id;
2327                         __le16  srr_rx_id;
2328                         __le32  srr_rel_offs;
2329                         __le16  srr_ui;
2330 #define SRR_IU_DATA_IN  0x1
2331 #define SRR_IU_DATA_OUT 0x5
2332 #define SRR_IU_STATUS   0x7
2333                         __le16  srr_ox_id;
2334                         uint8_t reserved_2[28];
2335                 } isp2x;
2336                 struct {
2337                         uint32_t reserved;
2338                         __le16  nport_handle;
2339                         uint16_t reserved_2;
2340                         __le16  flags;
2341 #define NOTIFY24XX_FLAGS_GLOBAL_TPRLO   BIT_1
2342 #define NOTIFY24XX_FLAGS_PUREX_IOCB     BIT_0
2343                         __le16  srr_rx_id;
2344                         __le16  status;
2345                         uint8_t  status_subcode;
2346                         uint8_t  fw_handle;
2347                         __le32  exchange_address;
2348                         __le32  srr_rel_offs;
2349                         __le16  srr_ui;
2350                         __le16  srr_ox_id;
2351                         union {
2352                                 struct {
2353                                         uint8_t node_name[8];
2354                                 } plogi; /* PLOGI/ADISC/PDISC */
2355                                 struct {
2356                                         /* PRLI word 3 bit 0-15 */
2357                                         __le16  wd3_lo;
2358                                         uint8_t resv0[6];
2359                                 } prli;
2360                                 struct {
2361                                         uint8_t port_id[3];
2362                                         uint8_t resv1;
2363                                         __le16  nport_handle;
2364                                         uint16_t resv2;
2365                                 } req_els;
2366                         } u;
2367                         uint8_t port_name[8];
2368                         uint8_t resv3[3];
2369                         uint8_t  vp_index;
2370                         uint32_t reserved_5;
2371                         uint8_t  port_id[3];
2372                         uint8_t  reserved_6;
2373                 } isp24;
2374         } u;
2375         uint16_t reserved_7;
2376         __le16  ox_id;
2377 } __packed;
2378 #endif
2379
2380 /*
2381  * ISP request and response queue entry sizes
2382  */
2383 #define RESPONSE_ENTRY_SIZE     (sizeof(response_t))
2384 #define REQUEST_ENTRY_SIZE      (sizeof(request_t))
2385
2386
2387
2388 /*
2389  * Switch info gathering structure.
2390  */
2391 typedef struct {
2392         port_id_t d_id;
2393         uint8_t node_name[WWN_SIZE];
2394         uint8_t port_name[WWN_SIZE];
2395         uint8_t fabric_port_name[WWN_SIZE];
2396         uint16_t fp_speed;
2397         uint8_t fc4_type;
2398         uint8_t fc4_features;
2399 } sw_info_t;
2400
2401 /* FCP-4 types */
2402 #define FC4_TYPE_FCP_SCSI       0x08
2403 #define FC4_TYPE_NVME           0x28
2404 #define FC4_TYPE_OTHER          0x0
2405 #define FC4_TYPE_UNKNOWN        0xff
2406
2407 /* mailbox command 4G & above */
2408 struct mbx_24xx_entry {
2409         uint8_t         entry_type;
2410         uint8_t         entry_count;
2411         uint8_t         sys_define1;
2412         uint8_t         entry_status;
2413         uint32_t        handle;
2414         uint16_t        mb[28];
2415 };
2416
2417 #define IOCB_SIZE 64
2418
2419 /*
2420  * Fibre channel port type.
2421  */
2422 typedef enum {
2423         FCT_UNKNOWN,
2424         FCT_RSCN,
2425         FCT_SWITCH,
2426         FCT_BROADCAST,
2427         FCT_INITIATOR,
2428         FCT_TARGET,
2429         FCT_NVME_INITIATOR = 0x10,
2430         FCT_NVME_TARGET = 0x20,
2431         FCT_NVME_DISCOVERY = 0x40,
2432         FCT_NVME = 0xf0,
2433 } fc_port_type_t;
2434
2435 enum qla_sess_deletion {
2436         QLA_SESS_DELETION_NONE          = 0,
2437         QLA_SESS_DELETION_IN_PROGRESS,
2438         QLA_SESS_DELETED,
2439 };
2440
2441 enum qlt_plogi_link_t {
2442         QLT_PLOGI_LINK_SAME_WWN,
2443         QLT_PLOGI_LINK_CONFLICT,
2444         QLT_PLOGI_LINK_MAX
2445 };
2446
2447 struct qlt_plogi_ack_t {
2448         struct list_head        list;
2449         struct imm_ntfy_from_isp iocb;
2450         port_id_t       id;
2451         int             ref_count;
2452         void            *fcport;
2453 };
2454
2455 struct ct_sns_desc {
2456         struct ct_sns_pkt       *ct_sns;
2457         dma_addr_t              ct_sns_dma;
2458 };
2459
2460 enum discovery_state {
2461         DSC_DELETED,
2462         DSC_GNN_ID,
2463         DSC_GNL,
2464         DSC_LOGIN_PEND,
2465         DSC_LOGIN_FAILED,
2466         DSC_GPDB,
2467         DSC_UPD_FCPORT,
2468         DSC_LOGIN_COMPLETE,
2469         DSC_ADISC,
2470         DSC_DELETE_PEND,
2471         DSC_LOGIN_AUTH_PEND,
2472 };
2473
2474 enum login_state {      /* FW control Target side */
2475         DSC_LS_LLIOCB_SENT = 2,
2476         DSC_LS_PLOGI_PEND,
2477         DSC_LS_PLOGI_COMP,
2478         DSC_LS_PRLI_PEND,
2479         DSC_LS_PRLI_COMP,
2480         DSC_LS_PORT_UNAVAIL,
2481         DSC_LS_PRLO_PEND = 9,
2482         DSC_LS_LOGO_PEND,
2483 };
2484
2485 enum rscn_addr_format {
2486         RSCN_PORT_ADDR,
2487         RSCN_AREA_ADDR,
2488         RSCN_DOM_ADDR,
2489         RSCN_FAB_ADDR,
2490 };
2491
2492 /*
2493  * Fibre channel port structure.
2494  */
2495 typedef struct fc_port {
2496         struct list_head list;
2497         struct scsi_qla_host *vha;
2498
2499         unsigned int conf_compl_supported:1;
2500         unsigned int deleted:2;
2501         unsigned int free_pending:1;
2502         unsigned int local:1;
2503         unsigned int logout_on_delete:1;
2504         unsigned int logo_ack_needed:1;
2505         unsigned int keep_nport_handle:1;
2506         unsigned int send_els_logo:1;
2507         unsigned int login_pause:1;
2508         unsigned int login_succ:1;
2509         unsigned int query:1;
2510         unsigned int id_changed:1;
2511         unsigned int scan_needed:1;
2512         unsigned int n2n_flag:1;
2513         unsigned int explicit_logout:1;
2514         unsigned int prli_pend_timer:1;
2515         uint8_t nvme_flag;
2516
2517         uint8_t node_name[WWN_SIZE];
2518         uint8_t port_name[WWN_SIZE];
2519         port_id_t d_id;
2520         uint16_t loop_id;
2521         uint16_t old_loop_id;
2522
2523         struct completion nvme_del_done;
2524         uint32_t nvme_prli_service_param;
2525 #define NVME_PRLI_SP_PI_CTRL    BIT_9
2526 #define NVME_PRLI_SP_SLER       BIT_8
2527 #define NVME_PRLI_SP_CONF       BIT_7
2528 #define NVME_PRLI_SP_INITIATOR  BIT_5
2529 #define NVME_PRLI_SP_TARGET     BIT_4
2530 #define NVME_PRLI_SP_DISCOVERY  BIT_3
2531 #define NVME_PRLI_SP_FIRST_BURST        BIT_0
2532
2533         uint32_t nvme_first_burst_size;
2534 #define NVME_FLAG_REGISTERED 4
2535 #define NVME_FLAG_DELETING 2
2536 #define NVME_FLAG_RESETTING 1
2537
2538         struct fc_port *conflict;
2539         unsigned char logout_completed;
2540         int generation;
2541
2542         struct se_session *se_sess;
2543         struct list_head sess_cmd_list;
2544         spinlock_t sess_cmd_lock;
2545         struct kref sess_kref;
2546         struct qla_tgt *tgt;
2547         unsigned long expires;
2548         struct list_head del_list_entry;
2549         struct work_struct free_work;
2550         struct work_struct reg_work;
2551         uint64_t jiffies_at_registration;
2552         unsigned long prli_expired;
2553         struct qlt_plogi_ack_t *plogi_link[QLT_PLOGI_LINK_MAX];
2554
2555         uint16_t tgt_id;
2556         uint16_t old_tgt_id;
2557         uint16_t sec_since_registration;
2558
2559         uint8_t fcp_prio;
2560
2561         uint8_t fabric_port_name[WWN_SIZE];
2562         uint16_t fp_speed;
2563
2564         fc_port_type_t port_type;
2565
2566         atomic_t state;
2567         uint32_t flags;
2568
2569         int login_retry;
2570
2571         struct fc_rport *rport, *drport;
2572         u32 supported_classes;
2573
2574         uint8_t fc4_type;
2575         uint8_t fc4_features;
2576         uint8_t scan_state;
2577
2578         unsigned long last_queue_full;
2579         unsigned long last_ramp_up;
2580
2581         uint16_t port_id;
2582
2583         struct nvme_fc_remote_port *nvme_remote_port;
2584
2585         unsigned long retry_delay_timestamp;
2586         struct qla_tgt_sess *tgt_session;
2587         struct ct_sns_desc ct_desc;
2588         enum discovery_state disc_state;
2589         atomic_t shadow_disc_state;
2590         enum discovery_state next_disc_state;
2591         enum login_state fw_login_state;
2592         unsigned long dm_login_expire;
2593         unsigned long plogi_nack_done_deadline;
2594
2595         u32 login_gen, last_login_gen;
2596         u32 rscn_gen, last_rscn_gen;
2597         u32 chip_reset;
2598         struct list_head gnl_entry;
2599         struct work_struct del_work;
2600         u8 iocb[IOCB_SIZE];
2601         u8 current_login_state;
2602         u8 last_login_state;
2603         u16 n2n_link_reset_cnt;
2604         u16 n2n_chip_reset;
2605
2606         struct dentry *dfs_rport_dir;
2607
2608         u64 tgt_short_link_down_cnt;
2609         u64 tgt_link_down_time;
2610         u64 dev_loss_tmo;
2611         /*
2612          * EDIF parameters for encryption.
2613          */
2614         struct {
2615                 uint32_t        enable:1;       /* device is edif enabled/req'd */
2616                 uint32_t        app_stop:2;
2617                 uint32_t        app_started:1;
2618                 uint32_t        secured_login:1;
2619                 uint32_t        app_sess_online:1;
2620                 uint32_t        tx_rekey_cnt;
2621                 uint32_t        rx_rekey_cnt;
2622                 uint64_t        tx_bytes;
2623                 uint64_t        rx_bytes;
2624                 uint8_t         non_secured_login;
2625                 uint8_t         auth_state;
2626                 uint16_t        rekey_cnt;
2627         } edif;
2628 } fc_port_t;
2629
2630 enum {
2631         FC4_PRIORITY_NVME = 1,
2632         FC4_PRIORITY_FCP  = 2,
2633 };
2634
2635 #define QLA_FCPORT_SCAN         1
2636 #define QLA_FCPORT_FOUND        2
2637
2638 struct event_arg {
2639         fc_port_t               *fcport;
2640         srb_t                   *sp;
2641         port_id_t               id;
2642         u16                     data[2], rc;
2643         u8                      port_name[WWN_SIZE];
2644         u32                     iop[2];
2645 };
2646
2647 #include "qla_mr.h"
2648
2649 /*
2650  * Fibre channel port/lun states.
2651  */
2652 #define FCS_UNCONFIGURED        1
2653 #define FCS_DEVICE_DEAD         2
2654 #define FCS_DEVICE_LOST         3
2655 #define FCS_ONLINE              4
2656
2657 extern const char *const port_state_str[5];
2658
2659 static const char * const port_dstate_str[] = {
2660         "DELETED",
2661         "GNN_ID",
2662         "GNL",
2663         "LOGIN_PEND",
2664         "LOGIN_FAILED",
2665         "GPDB",
2666         "UPD_FCPORT",
2667         "LOGIN_COMPLETE",
2668         "ADISC",
2669         "DELETE_PEND"
2670 };
2671
2672 /*
2673  * FC port flags.
2674  */
2675 #define FCF_FABRIC_DEVICE       BIT_0
2676 #define FCF_LOGIN_NEEDED        BIT_1
2677 #define FCF_FCP2_DEVICE         BIT_2
2678 #define FCF_ASYNC_SENT          BIT_3
2679 #define FCF_CONF_COMP_SUPPORTED BIT_4
2680 #define FCF_ASYNC_ACTIVE        BIT_5
2681 #define FCF_FCSP_DEVICE         BIT_6
2682
2683 /* No loop ID flag. */
2684 #define FC_NO_LOOP_ID           0x1000
2685
2686 /*
2687  * FC-CT interface
2688  *
2689  * NOTE: All structures are big-endian in form.
2690  */
2691
2692 #define CT_REJECT_RESPONSE      0x8001
2693 #define CT_ACCEPT_RESPONSE      0x8002
2694 #define CT_REASON_INVALID_COMMAND_CODE          0x01
2695 #define CT_REASON_CANNOT_PERFORM                0x09
2696 #define CT_REASON_COMMAND_UNSUPPORTED           0x0b
2697 #define CT_EXPL_ALREADY_REGISTERED              0x10
2698 #define CT_EXPL_HBA_ATTR_NOT_REGISTERED         0x11
2699 #define CT_EXPL_MULTIPLE_HBA_ATTR               0x12
2700 #define CT_EXPL_INVALID_HBA_BLOCK_LENGTH        0x13
2701 #define CT_EXPL_MISSING_REQ_HBA_ATTR            0x14
2702 #define CT_EXPL_PORT_NOT_REGISTERED_            0x15
2703 #define CT_EXPL_MISSING_HBA_ID_PORT_LIST        0x16
2704 #define CT_EXPL_HBA_NOT_REGISTERED              0x17
2705 #define CT_EXPL_PORT_ATTR_NOT_REGISTERED        0x20
2706 #define CT_EXPL_PORT_NOT_REGISTERED             0x21
2707 #define CT_EXPL_MULTIPLE_PORT_ATTR              0x22
2708 #define CT_EXPL_INVALID_PORT_BLOCK_LENGTH       0x23
2709
2710 #define NS_N_PORT_TYPE  0x01
2711 #define NS_NL_PORT_TYPE 0x02
2712 #define NS_NX_PORT_TYPE 0x7F
2713
2714 #define GA_NXT_CMD      0x100
2715 #define GA_NXT_REQ_SIZE (16 + 4)
2716 #define GA_NXT_RSP_SIZE (16 + 620)
2717
2718 #define GPN_FT_CMD      0x172
2719 #define GPN_FT_REQ_SIZE (16 + 4)
2720 #define GNN_FT_CMD      0x173
2721 #define GNN_FT_REQ_SIZE (16 + 4)
2722
2723 #define GID_PT_CMD      0x1A1
2724 #define GID_PT_REQ_SIZE (16 + 4)
2725
2726 #define GPN_ID_CMD      0x112
2727 #define GPN_ID_REQ_SIZE (16 + 4)
2728 #define GPN_ID_RSP_SIZE (16 + 8)
2729
2730 #define GNN_ID_CMD      0x113
2731 #define GNN_ID_REQ_SIZE (16 + 4)
2732 #define GNN_ID_RSP_SIZE (16 + 8)
2733
2734 #define GFT_ID_CMD      0x117
2735 #define GFT_ID_REQ_SIZE (16 + 4)
2736 #define GFT_ID_RSP_SIZE (16 + 32)
2737
2738 #define GID_PN_CMD 0x121
2739 #define GID_PN_REQ_SIZE (16 + 8)
2740 #define GID_PN_RSP_SIZE (16 + 4)
2741
2742 #define RFT_ID_CMD      0x217
2743 #define RFT_ID_REQ_SIZE (16 + 4 + 32)
2744 #define RFT_ID_RSP_SIZE 16
2745
2746 #define RFF_ID_CMD      0x21F
2747 #define RFF_ID_REQ_SIZE (16 + 4 + 2 + 1 + 1)
2748 #define RFF_ID_RSP_SIZE 16
2749
2750 #define RNN_ID_CMD      0x213
2751 #define RNN_ID_REQ_SIZE (16 + 4 + 8)
2752 #define RNN_ID_RSP_SIZE 16
2753
2754 #define RSNN_NN_CMD      0x239
2755 #define RSNN_NN_REQ_SIZE (16 + 8 + 1 + 255)
2756 #define RSNN_NN_RSP_SIZE 16
2757
2758 #define GFPN_ID_CMD     0x11C
2759 #define GFPN_ID_REQ_SIZE (16 + 4)
2760 #define GFPN_ID_RSP_SIZE (16 + 8)
2761
2762 #define GPSC_CMD        0x127
2763 #define GPSC_REQ_SIZE   (16 + 8)
2764 #define GPSC_RSP_SIZE   (16 + 2 + 2)
2765
2766 #define GFF_ID_CMD      0x011F
2767 #define GFF_ID_REQ_SIZE (16 + 4)
2768 #define GFF_ID_RSP_SIZE (16 + 128)
2769
2770 /*
2771  * FDMI HBA attribute types.
2772  */
2773 #define FDMI1_HBA_ATTR_COUNT                    9
2774 #define FDMI2_HBA_ATTR_COUNT                    17
2775
2776 #define FDMI_HBA_NODE_NAME                      0x1
2777 #define FDMI_HBA_MANUFACTURER                   0x2
2778 #define FDMI_HBA_SERIAL_NUMBER                  0x3
2779 #define FDMI_HBA_MODEL                          0x4
2780 #define FDMI_HBA_MODEL_DESCRIPTION              0x5
2781 #define FDMI_HBA_HARDWARE_VERSION               0x6
2782 #define FDMI_HBA_DRIVER_VERSION                 0x7
2783 #define FDMI_HBA_OPTION_ROM_VERSION             0x8
2784 #define FDMI_HBA_FIRMWARE_VERSION               0x9
2785 #define FDMI_HBA_OS_NAME_AND_VERSION            0xa
2786 #define FDMI_HBA_MAXIMUM_CT_PAYLOAD_LENGTH      0xb
2787
2788 #define FDMI_HBA_NODE_SYMBOLIC_NAME             0xc
2789 #define FDMI_HBA_VENDOR_SPECIFIC_INFO           0xd
2790 #define FDMI_HBA_NUM_PORTS                      0xe
2791 #define FDMI_HBA_FABRIC_NAME                    0xf
2792 #define FDMI_HBA_BOOT_BIOS_NAME                 0x10
2793 #define FDMI_HBA_VENDOR_IDENTIFIER              0xe0
2794
2795 struct ct_fdmi_hba_attr {
2796         __be16  type;
2797         __be16  len;
2798         union {
2799                 uint8_t node_name[WWN_SIZE];
2800                 uint8_t manufacturer[64];
2801                 uint8_t serial_num[32];
2802                 uint8_t model[16+1];
2803                 uint8_t model_desc[80];
2804                 uint8_t hw_version[32];
2805                 uint8_t driver_version[32];
2806                 uint8_t orom_version[16];
2807                 uint8_t fw_version[32];
2808                 uint8_t os_version[128];
2809                 __be32   max_ct_len;
2810
2811                 uint8_t sym_name[256];
2812                 __be32   vendor_specific_info;
2813                 __be32   num_ports;
2814                 uint8_t fabric_name[WWN_SIZE];
2815                 uint8_t bios_name[32];
2816                 uint8_t vendor_identifier[8];
2817         } a;
2818 };
2819
2820 struct ct_fdmi1_hba_attributes {
2821         __be32  count;
2822         struct ct_fdmi_hba_attr entry[FDMI1_HBA_ATTR_COUNT];
2823 };
2824
2825 struct ct_fdmi2_hba_attributes {
2826         __be32  count;
2827         struct ct_fdmi_hba_attr entry[FDMI2_HBA_ATTR_COUNT];
2828 };
2829
2830 /*
2831  * FDMI Port attribute types.
2832  */
2833 #define FDMI1_PORT_ATTR_COUNT           6
2834 #define FDMI2_PORT_ATTR_COUNT           16
2835 #define FDMI2_SMARTSAN_PORT_ATTR_COUNT  23
2836
2837 #define FDMI_PORT_FC4_TYPES             0x1
2838 #define FDMI_PORT_SUPPORT_SPEED         0x2
2839 #define FDMI_PORT_CURRENT_SPEED         0x3
2840 #define FDMI_PORT_MAX_FRAME_SIZE        0x4
2841 #define FDMI_PORT_OS_DEVICE_NAME        0x5
2842 #define FDMI_PORT_HOST_NAME             0x6
2843
2844 #define FDMI_PORT_NODE_NAME             0x7
2845 #define FDMI_PORT_NAME                  0x8
2846 #define FDMI_PORT_SYM_NAME              0x9
2847 #define FDMI_PORT_TYPE                  0xa
2848 #define FDMI_PORT_SUPP_COS              0xb
2849 #define FDMI_PORT_FABRIC_NAME           0xc
2850 #define FDMI_PORT_FC4_TYPE              0xd
2851 #define FDMI_PORT_STATE                 0x101
2852 #define FDMI_PORT_COUNT                 0x102
2853 #define FDMI_PORT_IDENTIFIER            0x103
2854
2855 #define FDMI_SMARTSAN_SERVICE           0xF100
2856 #define FDMI_SMARTSAN_GUID              0xF101
2857 #define FDMI_SMARTSAN_VERSION           0xF102
2858 #define FDMI_SMARTSAN_PROD_NAME         0xF103
2859 #define FDMI_SMARTSAN_PORT_INFO         0xF104
2860 #define FDMI_SMARTSAN_QOS_SUPPORT       0xF105
2861 #define FDMI_SMARTSAN_SECURITY_SUPPORT  0xF106
2862
2863 #define FDMI_PORT_SPEED_1GB             0x1
2864 #define FDMI_PORT_SPEED_2GB             0x2
2865 #define FDMI_PORT_SPEED_10GB            0x4
2866 #define FDMI_PORT_SPEED_4GB             0x8
2867 #define FDMI_PORT_SPEED_8GB             0x10
2868 #define FDMI_PORT_SPEED_16GB            0x20
2869 #define FDMI_PORT_SPEED_32GB            0x40
2870 #define FDMI_PORT_SPEED_64GB            0x80
2871 #define FDMI_PORT_SPEED_UNKNOWN         0x8000
2872
2873 #define FC_CLASS_2      0x04
2874 #define FC_CLASS_3      0x08
2875 #define FC_CLASS_2_3    0x0C
2876
2877 struct ct_fdmi_port_attr {
2878         __be16  type;
2879         __be16  len;
2880         union {
2881                 uint8_t fc4_types[32];
2882                 __be32  sup_speed;
2883                 __be32  cur_speed;
2884                 __be32  max_frame_size;
2885                 uint8_t os_dev_name[32];
2886                 uint8_t host_name[256];
2887
2888                 uint8_t node_name[WWN_SIZE];
2889                 uint8_t port_name[WWN_SIZE];
2890                 uint8_t port_sym_name[128];
2891                 __be32  port_type;
2892                 __be32  port_supported_cos;
2893                 uint8_t fabric_name[WWN_SIZE];
2894                 uint8_t port_fc4_type[32];
2895                 __be32   port_state;
2896                 __be32   num_ports;
2897                 __be32   port_id;
2898
2899                 uint8_t smartsan_service[24];
2900                 uint8_t smartsan_guid[16];
2901                 uint8_t smartsan_version[24];
2902                 uint8_t smartsan_prod_name[16];
2903                 __be32   smartsan_port_info;
2904                 __be32   smartsan_qos_support;
2905                 __be32   smartsan_security_support;
2906         } a;
2907 };
2908
2909 struct ct_fdmi1_port_attributes {
2910         __be32   count;
2911         struct ct_fdmi_port_attr entry[FDMI1_PORT_ATTR_COUNT];
2912 };
2913
2914 struct ct_fdmi2_port_attributes {
2915         __be32  count;
2916         struct ct_fdmi_port_attr entry[FDMI2_PORT_ATTR_COUNT];
2917 };
2918
2919 #define FDMI_ATTR_TYPELEN(obj) \
2920         (sizeof((obj)->type) + sizeof((obj)->len))
2921
2922 #define FDMI_ATTR_ALIGNMENT(len) \
2923         (4 - ((len) & 3))
2924
2925 /* FDMI register call options */
2926 #define CALLOPT_FDMI1           0
2927 #define CALLOPT_FDMI2           1
2928 #define CALLOPT_FDMI2_SMARTSAN  2
2929
2930 /* FDMI definitions. */
2931 #define GRHL_CMD        0x100
2932 #define GHAT_CMD        0x101
2933 #define GRPL_CMD        0x102
2934 #define GPAT_CMD        0x110
2935
2936 #define RHBA_CMD        0x200
2937 #define RHBA_RSP_SIZE   16
2938
2939 #define RHAT_CMD        0x201
2940
2941 #define RPRT_CMD        0x210
2942 #define RPRT_RSP_SIZE   24
2943
2944 #define RPA_CMD         0x211
2945 #define RPA_RSP_SIZE    16
2946 #define SMARTSAN_RPA_RSP_SIZE   24
2947
2948 #define DHBA_CMD        0x300
2949 #define DHBA_REQ_SIZE   (16 + 8)
2950 #define DHBA_RSP_SIZE   16
2951
2952 #define DHAT_CMD        0x301
2953 #define DPRT_CMD        0x310
2954 #define DPA_CMD         0x311
2955
2956 /* CT command header -- request/response common fields */
2957 struct ct_cmd_hdr {
2958         uint8_t revision;
2959         uint8_t in_id[3];
2960         uint8_t gs_type;
2961         uint8_t gs_subtype;
2962         uint8_t options;
2963         uint8_t reserved;
2964 };
2965
2966 /* CT command request */
2967 struct ct_sns_req {
2968         struct ct_cmd_hdr header;
2969         __be16  command;
2970         __be16  max_rsp_size;
2971         uint8_t fragment_id;
2972         uint8_t reserved[3];
2973
2974         union {
2975                 /* GA_NXT, GPN_ID, GNN_ID, GFT_ID, GFPN_ID */
2976                 struct {
2977                         uint8_t reserved;
2978                         be_id_t port_id;
2979                 } port_id;
2980
2981                 struct {
2982                         uint8_t reserved;
2983                         uint8_t domain;
2984                         uint8_t area;
2985                         uint8_t port_type;
2986                 } gpn_ft;
2987
2988                 struct {
2989                         uint8_t port_type;
2990                         uint8_t domain;
2991                         uint8_t area;
2992                         uint8_t reserved;
2993                 } gid_pt;
2994
2995                 struct {
2996                         uint8_t reserved;
2997                         be_id_t port_id;
2998                         uint8_t fc4_types[32];
2999                 } rft_id;
3000
3001                 struct {
3002                         uint8_t reserved;
3003                         be_id_t port_id;
3004                         uint16_t reserved2;
3005                         uint8_t fc4_feature;
3006                         uint8_t fc4_type;
3007                 } rff_id;
3008
3009                 struct {
3010                         uint8_t reserved;
3011                         be_id_t port_id;
3012                         uint8_t node_name[8];
3013                 } rnn_id;
3014
3015                 struct {
3016                         uint8_t node_name[8];
3017                         uint8_t name_len;
3018                         uint8_t sym_node_name[255];
3019                 } rsnn_nn;
3020
3021                 struct {
3022                         uint8_t hba_identifier[8];
3023                 } ghat;
3024
3025                 struct {
3026                         uint8_t hba_identifier[8];
3027                         __be32  entry_count;
3028                         uint8_t port_name[8];
3029                         struct ct_fdmi2_hba_attributes attrs;
3030                 } rhba;
3031
3032                 struct {
3033                         uint8_t hba_identifier[8];
3034                         struct ct_fdmi1_hba_attributes attrs;
3035                 } rhat;
3036
3037                 struct {
3038                         uint8_t port_name[8];
3039                         struct ct_fdmi2_port_attributes attrs;
3040                 } rpa;
3041
3042                 struct {
3043                         uint8_t hba_identifier[8];
3044                         uint8_t port_name[8];
3045                         struct ct_fdmi2_port_attributes attrs;
3046                 } rprt;
3047
3048                 struct {
3049                         uint8_t port_name[8];
3050                 } dhba;
3051
3052                 struct {
3053                         uint8_t port_name[8];
3054                 } dhat;
3055
3056                 struct {
3057                         uint8_t port_name[8];
3058                 } dprt;
3059
3060                 struct {
3061                         uint8_t port_name[8];
3062                 } dpa;
3063
3064                 struct {
3065                         uint8_t port_name[8];
3066                 } gpsc;
3067
3068                 struct {
3069                         uint8_t reserved;
3070                         uint8_t port_id[3];
3071                 } gff_id;
3072
3073                 struct {
3074                         uint8_t port_name[8];
3075                 } gid_pn;
3076         } req;
3077 };
3078
3079 /* CT command response header */
3080 struct ct_rsp_hdr {
3081         struct ct_cmd_hdr header;
3082         __be16  response;
3083         uint16_t residual;
3084         uint8_t fragment_id;
3085         uint8_t reason_code;
3086         uint8_t explanation_code;
3087         uint8_t vendor_unique;
3088 };
3089
3090 struct ct_sns_gid_pt_data {
3091         uint8_t control_byte;
3092         be_id_t port_id;
3093 };
3094
3095 /* It's the same for both GPN_FT and GNN_FT */
3096 struct ct_sns_gpnft_rsp {
3097         struct {
3098                 struct ct_cmd_hdr header;
3099                 uint16_t response;
3100                 uint16_t residual;
3101                 uint8_t fragment_id;
3102                 uint8_t reason_code;
3103                 uint8_t explanation_code;
3104                 uint8_t vendor_unique;
3105         };
3106         /* Assume the largest number of targets for the union */
3107         struct ct_sns_gpn_ft_data {
3108                 u8 control_byte;
3109                 u8 port_id[3];
3110                 u32 reserved;
3111                 u8 port_name[8];
3112         } entries[1];
3113 };
3114
3115 /* CT command response */
3116 struct ct_sns_rsp {
3117         struct ct_rsp_hdr header;
3118
3119         union {
3120                 struct {
3121                         uint8_t port_type;
3122                         be_id_t port_id;
3123                         uint8_t port_name[8];
3124                         uint8_t sym_port_name_len;
3125                         uint8_t sym_port_name[255];
3126                         uint8_t node_name[8];
3127                         uint8_t sym_node_name_len;
3128                         uint8_t sym_node_name[255];
3129                         uint8_t init_proc_assoc[8];
3130                         uint8_t node_ip_addr[16];
3131                         uint8_t class_of_service[4];
3132                         uint8_t fc4_types[32];
3133                         uint8_t ip_address[16];
3134                         uint8_t fabric_port_name[8];
3135                         uint8_t reserved;
3136                         uint8_t hard_address[3];
3137                 } ga_nxt;
3138
3139                 struct {
3140                         /* Assume the largest number of targets for the union */
3141                         struct ct_sns_gid_pt_data
3142                             entries[MAX_FIBRE_DEVICES_MAX];
3143                 } gid_pt;
3144
3145                 struct {
3146                         uint8_t port_name[8];
3147                 } gpn_id;
3148
3149                 struct {
3150                         uint8_t node_name[8];
3151                 } gnn_id;
3152
3153                 struct {
3154                         uint8_t fc4_types[32];
3155                 } gft_id;
3156
3157                 struct {
3158                         uint32_t entry_count;
3159                         uint8_t port_name[8];
3160                         struct ct_fdmi1_hba_attributes attrs;
3161                 } ghat;
3162
3163                 struct {
3164                         uint8_t port_name[8];
3165                 } gfpn_id;
3166
3167                 struct {
3168                         __be16  speeds;
3169                         __be16  speed;
3170                 } gpsc;
3171
3172 #define GFF_FCP_SCSI_OFFSET     7
3173 #define GFF_NVME_OFFSET         23 /* type = 28h */
3174                 struct {
3175                         uint8_t fc4_features[128];
3176                 } gff_id;
3177                 struct {
3178                         uint8_t reserved;
3179                         uint8_t port_id[3];
3180                 } gid_pn;
3181         } rsp;
3182 };
3183
3184 struct ct_sns_pkt {
3185         union {
3186                 struct ct_sns_req req;
3187                 struct ct_sns_rsp rsp;
3188         } p;
3189 };
3190
3191 struct ct_sns_gpnft_pkt {
3192         union {
3193                 struct ct_sns_req req;
3194                 struct ct_sns_gpnft_rsp rsp;
3195         } p;
3196 };
3197
3198 enum scan_flags_t {
3199         SF_SCANNING = BIT_0,
3200         SF_QUEUED = BIT_1,
3201 };
3202
3203 enum fc4type_t {
3204         FS_FC4TYPE_FCP  = BIT_0,
3205         FS_FC4TYPE_NVME = BIT_1,
3206         FS_FCP_IS_N2N = BIT_7,
3207 };
3208
3209 struct fab_scan_rp {
3210         port_id_t id;
3211         enum fc4type_t fc4type;
3212         u8 port_name[8];
3213         u8 node_name[8];
3214 };
3215
3216 struct fab_scan {
3217         struct fab_scan_rp *l;
3218         u32 size;
3219         u16 scan_retry;
3220 #define MAX_SCAN_RETRIES 5
3221         enum scan_flags_t scan_flags;
3222         struct delayed_work scan_work;
3223 };
3224
3225 /*
3226  * SNS command structures -- for 2200 compatibility.
3227  */
3228 #define RFT_ID_SNS_SCMD_LEN     22
3229 #define RFT_ID_SNS_CMD_SIZE     60
3230 #define RFT_ID_SNS_DATA_SIZE    16
3231
3232 #define RNN_ID_SNS_SCMD_LEN     10
3233 #define RNN_ID_SNS_CMD_SIZE     36
3234 #define RNN_ID_SNS_DATA_SIZE    16
3235
3236 #define GA_NXT_SNS_SCMD_LEN     6
3237 #define GA_NXT_SNS_CMD_SIZE     28
3238 #define GA_NXT_SNS_DATA_SIZE    (620 + 16)
3239
3240 #define GID_PT_SNS_SCMD_LEN     6
3241 #define GID_PT_SNS_CMD_SIZE     28
3242 /*
3243  * Assume MAX_FIBRE_DEVICES_2100 as these defines are only used with older
3244  * adapters.
3245  */
3246 #define GID_PT_SNS_DATA_SIZE    (MAX_FIBRE_DEVICES_2100 * 4 + 16)
3247
3248 #define GPN_ID_SNS_SCMD_LEN     6
3249 #define GPN_ID_SNS_CMD_SIZE     28
3250 #define GPN_ID_SNS_DATA_SIZE    (8 + 16)
3251
3252 #define GNN_ID_SNS_SCMD_LEN     6
3253 #define GNN_ID_SNS_CMD_SIZE     28
3254 #define GNN_ID_SNS_DATA_SIZE    (8 + 16)
3255
3256 struct sns_cmd_pkt {
3257         union {
3258                 struct {
3259                         __le16  buffer_length;
3260                         __le16  reserved_1;
3261                         __le64  buffer_address __packed;
3262                         __le16  subcommand_length;
3263                         __le16  reserved_2;
3264                         __le16  subcommand;
3265                         __le16  size;
3266                         uint32_t reserved_3;
3267                         uint8_t param[36];
3268                 } cmd;
3269
3270                 uint8_t rft_data[RFT_ID_SNS_DATA_SIZE];
3271                 uint8_t rnn_data[RNN_ID_SNS_DATA_SIZE];
3272                 uint8_t gan_data[GA_NXT_SNS_DATA_SIZE];
3273                 uint8_t gid_data[GID_PT_SNS_DATA_SIZE];
3274                 uint8_t gpn_data[GPN_ID_SNS_DATA_SIZE];
3275                 uint8_t gnn_data[GNN_ID_SNS_DATA_SIZE];
3276         } p;
3277 };
3278
3279 struct fw_blob {
3280         char *name;
3281         uint32_t segs[4];
3282         const struct firmware *fw;
3283 };
3284
3285 /* Return data from MBC_GET_ID_LIST call. */
3286 struct gid_list_info {
3287         uint8_t al_pa;
3288         uint8_t area;
3289         uint8_t domain;
3290         uint8_t loop_id_2100;   /* ISP2100/ISP2200 -- 4 bytes. */
3291         __le16  loop_id;        /* ISP23XX         -- 6 bytes. */
3292         uint16_t reserved_1;    /* ISP24XX         -- 8 bytes. */
3293 };
3294
3295 /* NPIV */
3296 typedef struct vport_info {
3297         uint8_t         port_name[WWN_SIZE];
3298         uint8_t         node_name[WWN_SIZE];
3299         int             vp_id;
3300         uint16_t        loop_id;
3301         unsigned long   host_no;
3302         uint8_t         port_id[3];
3303         int             loop_state;
3304 } vport_info_t;
3305
3306 typedef struct vport_params {
3307         uint8_t         port_name[WWN_SIZE];
3308         uint8_t         node_name[WWN_SIZE];
3309         uint32_t        options;
3310 #define VP_OPTS_RETRY_ENABLE    BIT_0
3311 #define VP_OPTS_VP_DISABLE      BIT_1
3312 } vport_params_t;
3313
3314 /* NPIV - return codes of VP create and modify */
3315 #define VP_RET_CODE_OK                  0
3316 #define VP_RET_CODE_FATAL               1
3317 #define VP_RET_CODE_WRONG_ID            2
3318 #define VP_RET_CODE_WWPN                3
3319 #define VP_RET_CODE_RESOURCES           4
3320 #define VP_RET_CODE_NO_MEM              5
3321 #define VP_RET_CODE_NOT_FOUND           6
3322
3323 struct qla_hw_data;
3324 struct rsp_que;
3325 /*
3326  * ISP operations
3327  */
3328 struct isp_operations {
3329
3330         int (*pci_config) (struct scsi_qla_host *);
3331         int (*reset_chip)(struct scsi_qla_host *);
3332         int (*chip_diag) (struct scsi_qla_host *);
3333         void (*config_rings) (struct scsi_qla_host *);
3334         int (*reset_adapter)(struct scsi_qla_host *);
3335         int (*nvram_config) (struct scsi_qla_host *);
3336         void (*update_fw_options) (struct scsi_qla_host *);
3337         int (*load_risc) (struct scsi_qla_host *, uint32_t *);
3338
3339         char * (*pci_info_str)(struct scsi_qla_host *, char *, size_t);
3340         char * (*fw_version_str)(struct scsi_qla_host *, char *, size_t);
3341
3342         irq_handler_t intr_handler;
3343         void (*enable_intrs) (struct qla_hw_data *);
3344         void (*disable_intrs) (struct qla_hw_data *);
3345
3346         int (*abort_command) (srb_t *);
3347         int (*target_reset) (struct fc_port *, uint64_t, int);
3348         int (*lun_reset) (struct fc_port *, uint64_t, int);
3349         int (*fabric_login) (struct scsi_qla_host *, uint16_t, uint8_t,
3350                 uint8_t, uint8_t, uint16_t *, uint8_t);
3351         int (*fabric_logout) (struct scsi_qla_host *, uint16_t, uint8_t,
3352             uint8_t, uint8_t);
3353
3354         uint16_t (*calc_req_entries) (uint16_t);
3355         void (*build_iocbs) (srb_t *, cmd_entry_t *, uint16_t);
3356         void *(*prep_ms_iocb) (struct scsi_qla_host *, struct ct_arg *);
3357         void *(*prep_ms_fdmi_iocb) (struct scsi_qla_host *, uint32_t,
3358             uint32_t);
3359
3360         uint8_t *(*read_nvram)(struct scsi_qla_host *, void *,
3361                 uint32_t, uint32_t);
3362         int (*write_nvram)(struct scsi_qla_host *, void *, uint32_t,
3363                 uint32_t);
3364
3365         void (*fw_dump)(struct scsi_qla_host *vha);
3366         void (*mpi_fw_dump)(struct scsi_qla_host *, int);
3367
3368         /* Context: task, might sleep */
3369         int (*beacon_on) (struct scsi_qla_host *);
3370         int (*beacon_off) (struct scsi_qla_host *);
3371
3372         void (*beacon_blink) (struct scsi_qla_host *);
3373
3374         void *(*read_optrom)(struct scsi_qla_host *, void *,
3375                 uint32_t, uint32_t);
3376         int (*write_optrom)(struct scsi_qla_host *, void *, uint32_t,
3377                 uint32_t);
3378
3379         int (*get_flash_version) (struct scsi_qla_host *, void *);
3380         int (*start_scsi) (srb_t *);
3381         int (*start_scsi_mq) (srb_t *);
3382
3383         /* Context: task, might sleep */
3384         int (*abort_isp) (struct scsi_qla_host *);
3385
3386         int (*iospace_config)(struct qla_hw_data *);
3387         int (*initialize_adapter)(struct scsi_qla_host *);
3388 };
3389
3390 /* MSI-X Support *************************************************************/
3391
3392 #define QLA_MSIX_CHIP_REV_24XX  3
3393 #define QLA_MSIX_FW_MODE(m)     (((m) & (BIT_7|BIT_8|BIT_9)) >> 7)
3394 #define QLA_MSIX_FW_MODE_1(m)   (QLA_MSIX_FW_MODE(m) == 1)
3395
3396 #define QLA_BASE_VECTORS        2 /* default + RSP */
3397 #define QLA_MSIX_RSP_Q                  0x01
3398 #define QLA_ATIO_VECTOR         0x02
3399 #define QLA_MSIX_QPAIR_MULTIQ_RSP_Q     0x03
3400 #define QLA_MSIX_QPAIR_MULTIQ_RSP_Q_HS  0x04
3401
3402 #define QLA_MIDX_DEFAULT        0
3403 #define QLA_MIDX_RSP_Q          1
3404 #define QLA_PCI_MSIX_CONTROL    0xa2
3405 #define QLA_83XX_PCI_MSIX_CONTROL       0x92
3406
3407 struct scsi_qla_host;
3408
3409
3410 #define QLA83XX_RSPQ_MSIX_ENTRY_NUMBER 1 /* refer to qla83xx_msix_entries */
3411
3412 struct qla_msix_entry {
3413         int have_irq;
3414         int in_use;
3415         uint32_t vector;
3416         uint16_t entry;
3417         char name[30];
3418         void *handle;
3419         int cpuid;
3420 };
3421
3422 #define WATCH_INTERVAL          1       /* number of seconds */
3423
3424 /* Work events.  */
3425 enum qla_work_type {
3426         QLA_EVT_AEN,
3427         QLA_EVT_IDC_ACK,
3428         QLA_EVT_ASYNC_LOGIN,
3429         QLA_EVT_ASYNC_LOGOUT,
3430         QLA_EVT_ASYNC_ADISC,
3431         QLA_EVT_UEVENT,
3432         QLA_EVT_AENFX,
3433         QLA_EVT_GPNID,
3434         QLA_EVT_UNMAP,
3435         QLA_EVT_NEW_SESS,
3436         QLA_EVT_GPDB,
3437         QLA_EVT_PRLI,
3438         QLA_EVT_GPSC,
3439         QLA_EVT_GNL,
3440         QLA_EVT_NACK,
3441         QLA_EVT_RELOGIN,
3442         QLA_EVT_ASYNC_PRLO,
3443         QLA_EVT_ASYNC_PRLO_DONE,
3444         QLA_EVT_GPNFT,
3445         QLA_EVT_GPNFT_DONE,
3446         QLA_EVT_GNNFT_DONE,
3447         QLA_EVT_GNNID,
3448         QLA_EVT_GFPNID,
3449         QLA_EVT_SP_RETRY,
3450         QLA_EVT_IIDMA,
3451         QLA_EVT_ELS_PLOGI,
3452 };
3453
3454
3455 struct qla_work_evt {
3456         struct list_head        list;
3457         enum qla_work_type      type;
3458         u32                     flags;
3459 #define QLA_EVT_FLAG_FREE       0x1
3460
3461         union {
3462                 struct {
3463                         enum fc_host_event_code code;
3464                         u32 data;
3465                 } aen;
3466                 struct {
3467 #define QLA_IDC_ACK_REGS        7
3468                         uint16_t mb[QLA_IDC_ACK_REGS];
3469                 } idc_ack;
3470                 struct {
3471                         struct fc_port *fcport;
3472 #define QLA_LOGIO_LOGIN_RETRIED BIT_0
3473                         u16 data[2];
3474                 } logio;
3475                 struct {
3476                         u32 code;
3477 #define QLA_UEVENT_CODE_FW_DUMP 0
3478                 } uevent;
3479                 struct {
3480                         uint32_t        evtcode;
3481                         uint32_t        mbx[8];
3482                         uint32_t        count;
3483                 } aenfx;
3484                 struct {
3485                         srb_t *sp;
3486                 } iosb;
3487                 struct {
3488                         port_id_t id;
3489                 } gpnid;
3490                 struct {
3491                         port_id_t id;
3492                         u8 port_name[8];
3493                         u8 node_name[8];
3494                         void *pla;
3495                         u8 fc4_type;
3496                 } new_sess;
3497                 struct { /*Get PDB, Get Speed, update fcport, gnl, gidpn */
3498                         fc_port_t *fcport;
3499                         u8 opt;
3500                 } fcport;
3501                 struct {
3502                         fc_port_t *fcport;
3503                         u8 iocb[IOCB_SIZE];
3504                         int type;
3505                 } nack;
3506                 struct {
3507                         u8 fc4_type;
3508                         srb_t *sp;
3509                 } gpnft;
3510          } u;
3511 };
3512
3513 struct qla_chip_state_84xx {
3514         struct list_head list;
3515         struct kref kref;
3516
3517         void *bus;
3518         spinlock_t access_lock;
3519         struct mutex fw_update_mutex;
3520         uint32_t fw_update;
3521         uint32_t op_fw_version;
3522         uint32_t op_fw_size;
3523         uint32_t op_fw_seq_size;
3524         uint32_t diag_fw_version;
3525         uint32_t gold_fw_version;
3526 };
3527
3528 struct qla_dif_statistics {
3529         uint64_t dif_input_bytes;
3530         uint64_t dif_output_bytes;
3531         uint64_t dif_input_requests;
3532         uint64_t dif_output_requests;
3533         uint32_t dif_guard_err;
3534         uint32_t dif_ref_tag_err;
3535         uint32_t dif_app_tag_err;
3536 };
3537
3538 struct qla_statistics {
3539         uint32_t total_isp_aborts;
3540         uint64_t input_bytes;
3541         uint64_t output_bytes;
3542         uint64_t input_requests;
3543         uint64_t output_requests;
3544         uint32_t control_requests;
3545
3546         uint64_t jiffies_at_last_reset;
3547         uint32_t stat_max_pend_cmds;
3548         uint32_t stat_max_qfull_cmds_alloc;
3549         uint32_t stat_max_qfull_cmds_dropped;
3550
3551         struct qla_dif_statistics qla_dif_stats;
3552 };
3553
3554 struct bidi_statistics {
3555         unsigned long long io_count;
3556         unsigned long long transfer_bytes;
3557 };
3558
3559 struct qla_tc_param {
3560         struct scsi_qla_host *vha;
3561         uint32_t blk_sz;
3562         uint32_t bufflen;
3563         struct scatterlist *sg;
3564         struct scatterlist *prot_sg;
3565         struct crc_context *ctx;
3566         uint8_t *ctx_dsd_alloced;
3567 };
3568
3569 /* Multi queue support */
3570 #define MBC_INITIALIZE_MULTIQ 0x1f
3571 #define QLA_QUE_PAGE 0X1000
3572 #define QLA_MQ_SIZE 32
3573 #define QLA_MAX_QUEUES 256
3574 #define ISP_QUE_REG(ha, id) \
3575         ((ha->mqenable || IS_QLA83XX(ha) || \
3576           IS_QLA27XX(ha) || IS_QLA28XX(ha)) ? \
3577          ((void __iomem *)ha->mqiobase + (QLA_QUE_PAGE * id)) :\
3578          ((void __iomem *)ha->iobase))
3579 #define QLA_REQ_QUE_ID(tag) \
3580         ((tag < QLA_MAX_QUEUES && tag > 0) ? tag : 0)
3581 #define QLA_DEFAULT_QUE_QOS 5
3582 #define QLA_PRECONFIG_VPORTS 32
3583 #define QLA_MAX_VPORTS_QLA24XX  128
3584 #define QLA_MAX_VPORTS_QLA25XX  256
3585
3586 struct qla_tgt_counters {
3587         uint64_t qla_core_sbt_cmd;
3588         uint64_t core_qla_que_buf;
3589         uint64_t qla_core_ret_ctio;
3590         uint64_t core_qla_snd_status;
3591         uint64_t qla_core_ret_sta_ctio;
3592         uint64_t core_qla_free_cmd;
3593         uint64_t num_q_full_sent;
3594         uint64_t num_alloc_iocb_failed;
3595         uint64_t num_term_xchg_sent;
3596 };
3597
3598 struct qla_counters {
3599         uint64_t input_bytes;
3600         uint64_t input_requests;
3601         uint64_t output_bytes;
3602         uint64_t output_requests;
3603
3604 };
3605
3606 struct qla_qpair;
3607
3608 /* Response queue data structure */
3609 struct rsp_que {
3610         dma_addr_t  dma;
3611         response_t *ring;
3612         response_t *ring_ptr;
3613         __le32  __iomem *rsp_q_in;      /* FWI2-capable only. */
3614         __le32  __iomem *rsp_q_out;
3615         uint16_t  ring_index;
3616         uint16_t  out_ptr;
3617         uint16_t  *in_ptr;              /* queue shadow in index */
3618         uint16_t  length;
3619         uint16_t  options;
3620         uint16_t  rid;
3621         uint16_t  id;
3622         uint16_t  vp_idx;
3623         struct qla_hw_data *hw;
3624         struct qla_msix_entry *msix;
3625         struct req_que *req;
3626         srb_t *status_srb; /* status continuation entry */
3627         struct qla_qpair *qpair;
3628
3629         dma_addr_t  dma_fx00;
3630         response_t *ring_fx00;
3631         uint16_t  length_fx00;
3632         uint8_t rsp_pkt[REQUEST_ENTRY_SIZE];
3633 };
3634
3635 /* Request queue data structure */
3636 struct req_que {
3637         dma_addr_t  dma;
3638         request_t *ring;
3639         request_t *ring_ptr;
3640         __le32  __iomem *req_q_in;      /* FWI2-capable only. */
3641         __le32  __iomem *req_q_out;
3642         uint16_t  ring_index;
3643         uint16_t  in_ptr;
3644         uint16_t  *out_ptr;             /* queue shadow out index */
3645         uint16_t  cnt;
3646         uint16_t  length;
3647         uint16_t  options;
3648         uint16_t  rid;
3649         uint16_t  id;
3650         uint16_t  qos;
3651         uint16_t  vp_idx;
3652         struct rsp_que *rsp;
3653         srb_t **outstanding_cmds;
3654         uint32_t current_outstanding_cmd;
3655         uint16_t num_outstanding_cmds;
3656         int max_q_depth;
3657
3658         dma_addr_t  dma_fx00;
3659         request_t *ring_fx00;
3660         uint16_t  length_fx00;
3661         uint8_t req_pkt[REQUEST_ENTRY_SIZE];
3662 };
3663
3664 struct qla_fw_resources {
3665         u16 iocbs_total;
3666         u16 iocbs_limit;
3667         u16 iocbs_qp_limit;
3668         u16 iocbs_used;
3669 };
3670
3671 #define QLA_IOCB_PCT_LIMIT 95
3672
3673 /*Queue pair data structure */
3674 struct qla_qpair {
3675         spinlock_t qp_lock;
3676         atomic_t ref_count;
3677         uint32_t lun_cnt;
3678         /*
3679          * For qpair 0, qp_lock_ptr will point at hardware_lock due to
3680          * legacy code. For other Qpair(s), it will point at qp_lock.
3681          */
3682         spinlock_t *qp_lock_ptr;
3683         struct scsi_qla_host *vha;
3684         u32 chip_reset;
3685
3686         /* distill these fields down to 'online=0/1'
3687          * ha->flags.eeh_busy
3688          * ha->flags.pci_channel_io_perm_failure
3689          * base_vha->loop_state
3690          */
3691         uint32_t online:1;
3692         /* move vha->flags.difdix_supported here */
3693         uint32_t difdix_supported:1;
3694         uint32_t delete_in_progress:1;
3695         uint32_t fw_started:1;
3696         uint32_t enable_class_2:1;
3697         uint32_t enable_explicit_conf:1;
3698         uint32_t use_shadow_reg:1;
3699         uint32_t rcv_intr:1;
3700
3701         uint16_t id;                    /* qp number used with FW */
3702         uint16_t vp_idx;                /* vport ID */
3703         mempool_t *srb_mempool;
3704
3705         struct pci_dev  *pdev;
3706         void (*reqq_start_iocbs)(struct qla_qpair *);
3707
3708         /* to do: New driver: move queues to here instead of pointers */
3709         struct req_que *req;
3710         struct rsp_que *rsp;
3711         struct atio_que *atio;
3712         struct qla_msix_entry *msix; /* point to &ha->msix_entries[x] */
3713         struct qla_hw_data *hw;
3714         struct work_struct q_work;
3715         struct qla_counters counters;
3716
3717         struct list_head qp_list_elem; /* vha->qp_list */
3718         struct list_head hints_list;
3719
3720         uint16_t retry_term_cnt;
3721         __le32  retry_term_exchg_addr;
3722         uint64_t retry_term_jiff;
3723         struct qla_tgt_counters tgt_counters;
3724         uint16_t cpuid;
3725         struct qla_fw_resources fwres ____cacheline_aligned;
3726         u32     cmd_cnt;
3727         u32     cmd_completion_cnt;
3728 };
3729
3730 /* Place holder for FW buffer parameters */
3731 struct qlfc_fw {
3732         void *fw_buf;
3733         dma_addr_t fw_dma;
3734         uint32_t len;
3735 };
3736
3737 struct rdp_req_payload {
3738         uint32_t        els_request;
3739         uint32_t        desc_list_len;
3740
3741         /* NPIV descriptor */
3742         struct {
3743                 uint32_t desc_tag;
3744                 uint32_t desc_len;
3745                 uint8_t  reserved;
3746                 uint8_t  nport_id[3];
3747         } npiv_desc;
3748 };
3749
3750 struct rdp_rsp_payload {
3751         struct {
3752                 __be32  cmd;
3753                 __be32  len;
3754         } hdr;
3755
3756         /* LS Request Info descriptor */
3757         struct {
3758                 __be32  desc_tag;
3759                 __be32  desc_len;
3760                 __be32  req_payload_word_0;
3761         } ls_req_info_desc;
3762
3763         /* LS Request Info descriptor */
3764         struct {
3765                 __be32  desc_tag;
3766                 __be32  desc_len;
3767                 __be32  req_payload_word_0;
3768         } ls_req_info_desc2;
3769
3770         /* SFP diagnostic param descriptor */
3771         struct {
3772                 __be32  desc_tag;
3773                 __be32  desc_len;
3774                 __be16  temperature;
3775                 __be16  vcc;
3776                 __be16  tx_bias;
3777                 __be16  tx_power;
3778                 __be16  rx_power;
3779                 __be16  sfp_flags;
3780         } sfp_diag_desc;
3781
3782         /* Port Speed Descriptor */
3783         struct {
3784                 __be32  desc_tag;
3785                 __be32  desc_len;
3786                 __be16  speed_capab;
3787                 __be16  operating_speed;
3788         } port_speed_desc;
3789
3790         /* Link Error Status Descriptor */
3791         struct {
3792                 __be32  desc_tag;
3793                 __be32  desc_len;
3794                 __be32  link_fail_cnt;
3795                 __be32  loss_sync_cnt;
3796                 __be32  loss_sig_cnt;
3797                 __be32  prim_seq_err_cnt;
3798                 __be32  inval_xmit_word_cnt;
3799                 __be32  inval_crc_cnt;
3800                 uint8_t  pn_port_phy_type;
3801                 uint8_t  reserved[3];
3802         } ls_err_desc;
3803
3804         /* Port name description with diag param */
3805         struct {
3806                 __be32  desc_tag;
3807                 __be32  desc_len;
3808                 uint8_t WWNN[WWN_SIZE];
3809                 uint8_t WWPN[WWN_SIZE];
3810         } port_name_diag_desc;
3811
3812         /* Port Name desc for Direct attached Fx_Port or Nx_Port */
3813         struct {
3814                 __be32  desc_tag;
3815                 __be32  desc_len;
3816                 uint8_t WWNN[WWN_SIZE];
3817                 uint8_t WWPN[WWN_SIZE];
3818         } port_name_direct_desc;
3819
3820         /* Buffer Credit descriptor */
3821         struct {
3822                 __be32  desc_tag;
3823                 __be32  desc_len;
3824                 __be32  fcport_b2b;
3825                 __be32  attached_fcport_b2b;
3826                 __be32  fcport_rtt;
3827         } buffer_credit_desc;
3828
3829         /* Optical Element Data Descriptor */
3830         struct {
3831                 __be32  desc_tag;
3832                 __be32  desc_len;
3833                 __be16  high_alarm;
3834                 __be16  low_alarm;
3835                 __be16  high_warn;
3836                 __be16  low_warn;
3837                 __be32  element_flags;
3838         } optical_elmt_desc[5];
3839
3840         /* Optical Product Data Descriptor */
3841         struct {
3842                 __be32  desc_tag;
3843                 __be32  desc_len;
3844                 uint8_t  vendor_name[16];
3845                 uint8_t  part_number[16];
3846                 uint8_t  serial_number[16];
3847                 uint8_t  revision[4];
3848                 uint8_t  date[8];
3849         } optical_prod_desc;
3850 };
3851
3852 #define RDP_DESC_LEN(obj) \
3853         (sizeof(obj) - sizeof((obj).desc_tag) - sizeof((obj).desc_len))
3854
3855 #define RDP_PORT_SPEED_1GB              BIT_15
3856 #define RDP_PORT_SPEED_2GB              BIT_14
3857 #define RDP_PORT_SPEED_4GB              BIT_13
3858 #define RDP_PORT_SPEED_10GB             BIT_12
3859 #define RDP_PORT_SPEED_8GB              BIT_11
3860 #define RDP_PORT_SPEED_16GB             BIT_10
3861 #define RDP_PORT_SPEED_32GB             BIT_9
3862 #define RDP_PORT_SPEED_64GB             BIT_8
3863 #define RDP_PORT_SPEED_UNKNOWN          BIT_0
3864
3865 struct scsi_qlt_host {
3866         void *target_lport_ptr;
3867         struct mutex tgt_mutex;
3868         struct mutex tgt_host_action_mutex;
3869         struct qla_tgt *qla_tgt;
3870 };
3871
3872 struct qlt_hw_data {
3873         /* Protected by hw lock */
3874         uint32_t node_name_set:1;
3875
3876         dma_addr_t atio_dma;    /* Physical address. */
3877         struct atio *atio_ring; /* Base virtual address */
3878         struct atio *atio_ring_ptr;     /* Current address. */
3879         uint16_t atio_ring_index; /* Current index. */
3880         uint16_t atio_q_length;
3881         __le32 __iomem *atio_q_in;
3882         __le32 __iomem *atio_q_out;
3883
3884         const struct qla_tgt_func_tmpl *tgt_ops;
3885         struct qla_tgt_vp_map *tgt_vp_map;
3886
3887         int saved_set;
3888         __le16  saved_exchange_count;
3889         __le32  saved_firmware_options_1;
3890         __le32  saved_firmware_options_2;
3891         __le32  saved_firmware_options_3;
3892         uint8_t saved_firmware_options[2];
3893         uint8_t saved_add_firmware_options[2];
3894
3895         uint8_t tgt_node_name[WWN_SIZE];
3896
3897         struct dentry *dfs_tgt_sess;
3898         struct dentry *dfs_tgt_port_database;
3899         struct dentry *dfs_naqp;
3900
3901         struct list_head q_full_list;
3902         uint32_t num_pend_cmds;
3903         uint32_t num_qfull_cmds_alloc;
3904         uint32_t num_qfull_cmds_dropped;
3905         spinlock_t q_full_lock;
3906         uint32_t leak_exchg_thresh_hold;
3907         spinlock_t sess_lock;
3908         int num_act_qpairs;
3909 #define DEFAULT_NAQP 2
3910         spinlock_t atio_lock ____cacheline_aligned;
3911 };
3912
3913 #define MAX_QFULL_CMDS_ALLOC    8192
3914 #define Q_FULL_THRESH_HOLD_PERCENT 90
3915 #define Q_FULL_THRESH_HOLD(ha) \
3916         ((ha->cur_fw_xcb_count/100) * Q_FULL_THRESH_HOLD_PERCENT)
3917
3918 #define LEAK_EXCHG_THRESH_HOLD_PERCENT 75       /* 75 percent */
3919
3920 struct qla_hw_data_stat {
3921         u32 num_fw_dump;
3922         u32 num_mpi_reset;
3923 };
3924
3925 /* refer to pcie_do_recovery reference */
3926 typedef enum {
3927         QLA_PCI_RESUME,
3928         QLA_PCI_ERR_DETECTED,
3929         QLA_PCI_MMIO_ENABLED,
3930         QLA_PCI_SLOT_RESET,
3931 } pci_error_state_t;
3932 /*
3933  * Qlogic host adapter specific data structure.
3934 */
3935 struct qla_hw_data {
3936         struct pci_dev  *pdev;
3937         /* SRB cache. */
3938 #define SRB_MIN_REQ     128
3939         mempool_t       *srb_mempool;
3940
3941         volatile struct {
3942                 uint32_t        mbox_int                :1;
3943                 uint32_t        mbox_busy               :1;
3944                 uint32_t        disable_risc_code_load  :1;
3945                 uint32_t        enable_64bit_addressing :1;
3946                 uint32_t        enable_lip_reset        :1;
3947                 uint32_t        enable_target_reset     :1;
3948                 uint32_t        enable_lip_full_login   :1;
3949                 uint32_t        enable_led_scheme       :1;
3950
3951                 uint32_t        msi_enabled             :1;
3952                 uint32_t        msix_enabled            :1;
3953                 uint32_t        disable_serdes          :1;
3954                 uint32_t        gpsc_supported          :1;
3955                 uint32_t        npiv_supported          :1;
3956                 uint32_t        pci_channel_io_perm_failure     :1;
3957                 uint32_t        fce_enabled             :1;
3958                 uint32_t        fac_supported           :1;
3959
3960                 uint32_t        chip_reset_done         :1;
3961                 uint32_t        running_gold_fw         :1;
3962                 uint32_t        eeh_busy                :1;
3963                 uint32_t        disable_msix_handshake  :1;
3964                 uint32_t        fcp_prio_enabled        :1;
3965                 uint32_t        isp82xx_fw_hung:1;
3966                 uint32_t        nic_core_hung:1;
3967
3968                 uint32_t        quiesce_owner:1;
3969                 uint32_t        nic_core_reset_hdlr_active:1;
3970                 uint32_t        nic_core_reset_owner:1;
3971                 uint32_t        isp82xx_no_md_cap:1;
3972                 uint32_t        host_shutting_down:1;
3973                 uint32_t        idc_compl_status:1;
3974                 uint32_t        mr_reset_hdlr_active:1;
3975                 uint32_t        mr_intr_valid:1;
3976
3977                 uint32_t        dport_enabled:1;
3978                 uint32_t        fawwpn_enabled:1;
3979                 uint32_t        exlogins_enabled:1;
3980                 uint32_t        exchoffld_enabled:1;
3981
3982                 uint32_t        lip_ae:1;
3983                 uint32_t        n2n_ae:1;
3984                 uint32_t        fw_started:1;
3985                 uint32_t        fw_init_done:1;
3986
3987                 uint32_t        lr_detected:1;
3988
3989                 uint32_t        rida_fmt2:1;
3990                 uint32_t        purge_mbox:1;
3991                 uint32_t        n2n_bigger:1;
3992                 uint32_t        secure_adapter:1;
3993                 uint32_t        secure_fw:1;
3994                                 /* Supported by Adapter */
3995                 uint32_t        scm_supported_a:1;
3996                                 /* Supported by Firmware */
3997                 uint32_t        scm_supported_f:1;
3998                                 /* Enabled in Driver */
3999                 uint32_t        scm_enabled:1;
4000                 uint32_t        edif_enabled:1;
4001                 uint32_t        max_req_queue_warned:1;
4002                 uint32_t        plogi_template_valid:1;
4003                 uint32_t        port_isolated:1;
4004         } flags;
4005
4006         uint16_t max_exchg;
4007         uint16_t lr_distance;   /* 32G & above */
4008 #define LR_DISTANCE_5K  1
4009 #define LR_DISTANCE_10K 0
4010
4011         /* This spinlock is used to protect "io transactions", you must
4012         * acquire it before doing any IO to the card, eg with RD_REG*() and
4013         * WRT_REG*() for the duration of your entire commandtransaction.
4014         *
4015         * This spinlock is of lower priority than the io request lock.
4016         */
4017
4018         spinlock_t      hardware_lock ____cacheline_aligned;
4019         int             bars;
4020         int             mem_only;
4021         device_reg_t *iobase;           /* Base I/O address */
4022         resource_size_t pio_address;
4023
4024 #define MIN_IOBASE_LEN          0x100
4025         dma_addr_t              bar0_hdl;
4026
4027         void __iomem *cregbase;
4028         dma_addr_t              bar2_hdl;
4029 #define BAR0_LEN_FX00                   (1024 * 1024)
4030 #define BAR2_LEN_FX00                   (128 * 1024)
4031
4032         uint32_t                rqstq_intr_code;
4033         uint32_t                mbx_intr_code;
4034         uint32_t                req_que_len;
4035         uint32_t                rsp_que_len;
4036         uint32_t                req_que_off;
4037         uint32_t                rsp_que_off;
4038
4039         /* Multi queue data structs */
4040         device_reg_t *mqiobase;
4041         device_reg_t *msixbase;
4042         uint16_t        msix_count;
4043         uint8_t         mqenable;
4044         struct req_que **req_q_map;
4045         struct rsp_que **rsp_q_map;
4046         struct qla_qpair **queue_pair_map;
4047         unsigned long req_qid_map[(QLA_MAX_QUEUES / 8) / sizeof(unsigned long)];
4048         unsigned long rsp_qid_map[(QLA_MAX_QUEUES / 8) / sizeof(unsigned long)];
4049         unsigned long qpair_qid_map[(QLA_MAX_QUEUES / 8)
4050                 / sizeof(unsigned long)];
4051         uint8_t         max_req_queues;
4052         uint8_t         max_rsp_queues;
4053         uint8_t         max_qpairs;
4054         uint8_t         num_qpairs;
4055         struct qla_qpair *base_qpair;
4056         struct qla_npiv_entry *npiv_info;
4057         uint16_t        nvram_npiv_size;
4058
4059         uint16_t        switch_cap;
4060 #define FLOGI_SEQ_DEL           BIT_8
4061 #define FLOGI_MID_SUPPORT       BIT_10
4062 #define FLOGI_VSAN_SUPPORT      BIT_12
4063 #define FLOGI_SP_SUPPORT        BIT_13
4064
4065         uint8_t         port_no;                /* Physical port of adapter */
4066         uint8_t         exch_starvation;
4067
4068         /* Timeout timers. */
4069         uint8_t         loop_down_abort_time;    /* port down timer */
4070         atomic_t        loop_down_timer;         /* loop down timer */
4071         uint8_t         link_down_timeout;       /* link down timeout */
4072         uint16_t        max_loop_id;
4073         uint16_t        max_fibre_devices;      /* Maximum number of targets */
4074
4075         uint16_t        fb_rev;
4076         uint16_t        min_external_loopid;    /* First external loop Id */
4077
4078 #define PORT_SPEED_UNKNOWN 0xFFFF
4079 #define PORT_SPEED_1GB  0x00
4080 #define PORT_SPEED_2GB  0x01
4081 #define PORT_SPEED_AUTO 0x02
4082 #define PORT_SPEED_4GB  0x03
4083 #define PORT_SPEED_8GB  0x04
4084 #define PORT_SPEED_16GB 0x05
4085 #define PORT_SPEED_32GB 0x06
4086 #define PORT_SPEED_64GB 0x07
4087 #define PORT_SPEED_10GB 0x13
4088         uint16_t        link_data_rate;         /* F/W operating speed */
4089         uint16_t        set_data_rate;          /* Set by user */
4090
4091         uint8_t         current_topology;
4092         uint8_t         prev_topology;
4093 #define ISP_CFG_NL      1
4094 #define ISP_CFG_N       2
4095 #define ISP_CFG_FL      4
4096 #define ISP_CFG_F       8
4097
4098         uint8_t         operating_mode;         /* F/W operating mode */
4099 #define LOOP      0
4100 #define P2P       1
4101 #define LOOP_P2P  2
4102 #define P2P_LOOP  3
4103         uint8_t         interrupts_on;
4104         uint32_t        isp_abort_cnt;
4105 #define PCI_DEVICE_ID_QLOGIC_ISP2532    0x2532
4106 #define PCI_DEVICE_ID_QLOGIC_ISP8432    0x8432
4107 #define PCI_DEVICE_ID_QLOGIC_ISP8001    0x8001
4108 #define PCI_DEVICE_ID_QLOGIC_ISP8031    0x8031
4109 #define PCI_DEVICE_ID_QLOGIC_ISP2031    0x2031
4110 #define PCI_DEVICE_ID_QLOGIC_ISP2071    0x2071
4111 #define PCI_DEVICE_ID_QLOGIC_ISP2271    0x2271
4112 #define PCI_DEVICE_ID_QLOGIC_ISP2261    0x2261
4113 #define PCI_DEVICE_ID_QLOGIC_ISP2061    0x2061
4114 #define PCI_DEVICE_ID_QLOGIC_ISP2081    0x2081
4115 #define PCI_DEVICE_ID_QLOGIC_ISP2089    0x2089
4116 #define PCI_DEVICE_ID_QLOGIC_ISP2281    0x2281
4117 #define PCI_DEVICE_ID_QLOGIC_ISP2289    0x2289
4118
4119         uint32_t        isp_type;
4120 #define DT_ISP2100                      BIT_0
4121 #define DT_ISP2200                      BIT_1
4122 #define DT_ISP2300                      BIT_2
4123 #define DT_ISP2312                      BIT_3
4124 #define DT_ISP2322                      BIT_4
4125 #define DT_ISP6312                      BIT_5
4126 #define DT_ISP6322                      BIT_6
4127 #define DT_ISP2422                      BIT_7
4128 #define DT_ISP2432                      BIT_8
4129 #define DT_ISP5422                      BIT_9
4130 #define DT_ISP5432                      BIT_10
4131 #define DT_ISP2532                      BIT_11
4132 #define DT_ISP8432                      BIT_12
4133 #define DT_ISP8001                      BIT_13
4134 #define DT_ISP8021                      BIT_14
4135 #define DT_ISP2031                      BIT_15
4136 #define DT_ISP8031                      BIT_16
4137 #define DT_ISPFX00                      BIT_17
4138 #define DT_ISP8044                      BIT_18
4139 #define DT_ISP2071                      BIT_19
4140 #define DT_ISP2271                      BIT_20
4141 #define DT_ISP2261                      BIT_21
4142 #define DT_ISP2061                      BIT_22
4143 #define DT_ISP2081                      BIT_23
4144 #define DT_ISP2089                      BIT_24
4145 #define DT_ISP2281                      BIT_25
4146 #define DT_ISP2289                      BIT_26
4147 #define DT_ISP_LAST                     (DT_ISP2289 << 1)
4148
4149         uint32_t        device_type;
4150 #define DT_T10_PI                       BIT_25
4151 #define DT_IIDMA                        BIT_26
4152 #define DT_FWI2                         BIT_27
4153 #define DT_ZIO_SUPPORTED                BIT_28
4154 #define DT_OEM_001                      BIT_29
4155 #define DT_ISP2200A                     BIT_30
4156 #define DT_EXTENDED_IDS                 BIT_31
4157
4158 #define DT_MASK(ha)     ((ha)->isp_type & (DT_ISP_LAST - 1))
4159 #define IS_QLA2100(ha)  (DT_MASK(ha) & DT_ISP2100)
4160 #define IS_QLA2200(ha)  (DT_MASK(ha) & DT_ISP2200)
4161 #define IS_QLA2300(ha)  (DT_MASK(ha) & DT_ISP2300)
4162 #define IS_QLA2312(ha)  (DT_MASK(ha) & DT_ISP2312)
4163 #define IS_QLA2322(ha)  (DT_MASK(ha) & DT_ISP2322)
4164 #define IS_QLA6312(ha)  (DT_MASK(ha) & DT_ISP6312)
4165 #define IS_QLA6322(ha)  (DT_MASK(ha) & DT_ISP6322)
4166 #define IS_QLA2422(ha)  (DT_MASK(ha) & DT_ISP2422)
4167 #define IS_QLA2432(ha)  (DT_MASK(ha) & DT_ISP2432)
4168 #define IS_QLA5422(ha)  (DT_MASK(ha) & DT_ISP5422)
4169 #define IS_QLA5432(ha)  (DT_MASK(ha) & DT_ISP5432)
4170 #define IS_QLA2532(ha)  (DT_MASK(ha) & DT_ISP2532)
4171 #define IS_QLA8432(ha)  (DT_MASK(ha) & DT_ISP8432)
4172 #define IS_QLA8001(ha)  (DT_MASK(ha) & DT_ISP8001)
4173 #define IS_QLA81XX(ha)  (IS_QLA8001(ha))
4174 #define IS_QLA82XX(ha)  (DT_MASK(ha) & DT_ISP8021)
4175 #define IS_QLA8044(ha)  (DT_MASK(ha) & DT_ISP8044)
4176 #define IS_QLA2031(ha)  (DT_MASK(ha) & DT_ISP2031)
4177 #define IS_QLA8031(ha)  (DT_MASK(ha) & DT_ISP8031)
4178 #define IS_QLAFX00(ha)  (DT_MASK(ha) & DT_ISPFX00)
4179 #define IS_QLA2071(ha)  (DT_MASK(ha) & DT_ISP2071)
4180 #define IS_QLA2271(ha)  (DT_MASK(ha) & DT_ISP2271)
4181 #define IS_QLA2261(ha)  (DT_MASK(ha) & DT_ISP2261)
4182 #define IS_QLA2081(ha)  (DT_MASK(ha) & DT_ISP2081)
4183 #define IS_QLA2281(ha)  (DT_MASK(ha) & DT_ISP2281)
4184
4185 #define IS_QLA23XX(ha)  (IS_QLA2300(ha) || IS_QLA2312(ha) || IS_QLA2322(ha) || \
4186                         IS_QLA6312(ha) || IS_QLA6322(ha))
4187 #define IS_QLA24XX(ha)  (IS_QLA2422(ha) || IS_QLA2432(ha))
4188 #define IS_QLA54XX(ha)  (IS_QLA5422(ha) || IS_QLA5432(ha))
4189 #define IS_QLA25XX(ha)  (IS_QLA2532(ha))
4190 #define IS_QLA83XX(ha)  (IS_QLA2031(ha) || IS_QLA8031(ha))
4191 #define IS_QLA84XX(ha)  (IS_QLA8432(ha))
4192 #define IS_QLA27XX(ha)  (IS_QLA2071(ha) || IS_QLA2271(ha) || IS_QLA2261(ha))
4193 #define IS_QLA28XX(ha)  (IS_QLA2081(ha) || IS_QLA2281(ha))
4194 #define IS_QLA24XX_TYPE(ha)     (IS_QLA24XX(ha) || IS_QLA54XX(ha) || \
4195                                 IS_QLA84XX(ha))
4196 #define IS_CNA_CAPABLE(ha)      (IS_QLA81XX(ha) || IS_QLA82XX(ha) || \
4197                                 IS_QLA8031(ha) || IS_QLA8044(ha))
4198 #define IS_P3P_TYPE(ha)         (IS_QLA82XX(ha) || IS_QLA8044(ha))
4199 #define IS_QLA2XXX_MIDTYPE(ha)  (IS_QLA24XX(ha) || IS_QLA84XX(ha) || \
4200                                 IS_QLA25XX(ha) || IS_QLA81XX(ha) || \
4201                                 IS_QLA82XX(ha) || IS_QLA83XX(ha) || \
4202                                 IS_QLA8044(ha) || IS_QLA27XX(ha) || \
4203                                 IS_QLA28XX(ha))
4204 #define IS_MSIX_NACK_CAPABLE(ha) (IS_QLA81XX(ha) || IS_QLA83XX(ha) || \
4205                                 IS_QLA27XX(ha) || IS_QLA28XX(ha))
4206 #define IS_NOPOLLING_TYPE(ha)   (IS_QLA81XX(ha) && (ha)->flags.msix_enabled)
4207 #define IS_FAC_REQUIRED(ha)     (IS_QLA81XX(ha) || IS_QLA83XX(ha) || \
4208                                 IS_QLA27XX(ha) || IS_QLA28XX(ha))
4209 #define IS_NOCACHE_VPD_TYPE(ha) (IS_QLA81XX(ha) || IS_QLA83XX(ha) || \
4210                                 IS_QLA27XX(ha) || IS_QLA28XX(ha))
4211 #define IS_ALOGIO_CAPABLE(ha)   (IS_QLA23XX(ha) || IS_FWI2_CAPABLE(ha))
4212
4213 #define IS_T10_PI_CAPABLE(ha)   ((ha)->device_type & DT_T10_PI)
4214 #define IS_IIDMA_CAPABLE(ha)    ((ha)->device_type & DT_IIDMA)
4215 #define IS_FWI2_CAPABLE(ha)     ((ha)->device_type & DT_FWI2)
4216 #define IS_ZIO_SUPPORTED(ha)    ((ha)->device_type & DT_ZIO_SUPPORTED)
4217 #define IS_OEM_001(ha)          ((ha)->device_type & DT_OEM_001)
4218 #define HAS_EXTENDED_IDS(ha)    ((ha)->device_type & DT_EXTENDED_IDS)
4219 #define IS_CT6_SUPPORTED(ha)    ((ha)->device_type & DT_CT6_SUPPORTED)
4220 #define IS_MQUE_CAPABLE(ha)     ((ha)->mqenable || IS_QLA83XX(ha) || \
4221                                 IS_QLA27XX(ha) || IS_QLA28XX(ha))
4222 #define IS_BIDI_CAPABLE(ha) \
4223     (IS_QLA25XX(ha) || IS_QLA2031(ha) || IS_QLA27XX(ha) || IS_QLA28XX(ha))
4224 /* Bit 21 of fw_attributes decides the MCTP capabilities */
4225 #define IS_MCTP_CAPABLE(ha)     (IS_QLA2031(ha) && \
4226                                 ((ha)->fw_attributes_ext[0] & BIT_0))
4227 #define QLA_ABTS_FW_ENABLED(_ha)       ((_ha)->fw_attributes_ext[0] & BIT_14)
4228 #define QLA_SRB_NVME_LS(_sp) ((_sp)->type == SRB_NVME_LS)
4229 #define QLA_SRB_NVME_CMD(_sp) ((_sp)->type == SRB_NVME_CMD)
4230 #define QLA_NVME_IOS(_sp) (QLA_SRB_NVME_CMD(_sp) || QLA_SRB_NVME_LS(_sp))
4231 #define QLA_LS_ABTS_WAIT_ENABLED(_sp) \
4232         (QLA_SRB_NVME_LS(_sp) && QLA_ABTS_FW_ENABLED(_sp->fcport->vha->hw))
4233 #define QLA_CMD_ABTS_WAIT_ENABLED(_sp) \
4234         (QLA_SRB_NVME_CMD(_sp) && QLA_ABTS_FW_ENABLED(_sp->fcport->vha->hw))
4235 #define QLA_ABTS_WAIT_ENABLED(_sp) \
4236         (QLA_NVME_IOS(_sp) && QLA_ABTS_FW_ENABLED(_sp->fcport->vha->hw))
4237
4238 #define IS_PI_UNINIT_CAPABLE(ha)        (IS_QLA83XX(ha) || IS_QLA27XX(ha))
4239 #define IS_PI_IPGUARD_CAPABLE(ha)       (IS_QLA83XX(ha) || IS_QLA27XX(ha))
4240 #define IS_PI_DIFB_DIX0_CAPABLE(ha)     (0)
4241 #define IS_PI_SPLIT_DET_CAPABLE_HBA(ha) (IS_QLA83XX(ha) || IS_QLA27XX(ha) || \
4242                                         IS_QLA28XX(ha))
4243 #define IS_PI_SPLIT_DET_CAPABLE(ha)     (IS_PI_SPLIT_DET_CAPABLE_HBA(ha) && \
4244     (((ha)->fw_attributes_h << 16 | (ha)->fw_attributes) & BIT_22))
4245 #define IS_ATIO_MSIX_CAPABLE(ha) (IS_QLA83XX(ha) || IS_QLA27XX(ha) || \
4246                                 IS_QLA28XX(ha))
4247 #define IS_TGT_MODE_CAPABLE(ha) (ha->tgt.atio_q_length)
4248 #define IS_SHADOW_REG_CAPABLE(ha)  (IS_QLA27XX(ha) || IS_QLA28XX(ha))
4249 #define IS_DPORT_CAPABLE(ha)  (IS_QLA83XX(ha) || IS_QLA27XX(ha) || \
4250                                 IS_QLA28XX(ha))
4251 #define IS_FAWWN_CAPABLE(ha)    (IS_QLA83XX(ha) || IS_QLA27XX(ha) || \
4252                                 IS_QLA28XX(ha))
4253 #define IS_EXCHG_OFFLD_CAPABLE(ha) \
4254         (IS_QLA81XX(ha) || IS_QLA83XX(ha) || IS_QLA27XX(ha) || IS_QLA28XX(ha))
4255 #define IS_EXLOGIN_OFFLD_CAPABLE(ha) \
4256         (IS_QLA25XX(ha) || IS_QLA81XX(ha) || IS_QLA83XX(ha) || \
4257          IS_QLA27XX(ha) || IS_QLA28XX(ha))
4258 #define USE_ASYNC_SCAN(ha) (IS_QLA25XX(ha) || IS_QLA81XX(ha) ||\
4259         IS_QLA83XX(ha) || IS_QLA27XX(ha) || IS_QLA28XX(ha))
4260
4261 #define IS_ZIO_THRESHOLD_CAPABLE(ha) \
4262         ((IS_QLA83XX(ha) || IS_QLA27XX(ha) || IS_QLA28XX(ha)) &&\
4263          (ha->zio_mode == QLA_ZIO_MODE_6))
4264
4265         /* HBA serial number */
4266         uint8_t         serial0;
4267         uint8_t         serial1;
4268         uint8_t         serial2;
4269
4270         /* NVRAM configuration data */
4271 #define MAX_NVRAM_SIZE  4096
4272 #define VPD_OFFSET      (MAX_NVRAM_SIZE / 2)
4273         uint16_t        nvram_size;
4274         uint16_t        nvram_base;
4275         void            *nvram;
4276         uint16_t        vpd_size;
4277         uint16_t        vpd_base;
4278         void            *vpd;
4279
4280         uint16_t        loop_reset_delay;
4281         uint8_t         retry_count;
4282         uint8_t         login_timeout;
4283         uint16_t        r_a_tov;
4284         int             port_down_retry_count;
4285         uint8_t         mbx_count;
4286         uint8_t         aen_mbx_count;
4287         atomic_t        num_pend_mbx_stage1;
4288         atomic_t        num_pend_mbx_stage2;
4289         atomic_t        num_pend_mbx_stage3;
4290         uint16_t        frame_payload_size;
4291
4292         uint32_t        login_retry_count;
4293         /* SNS command interfaces. */
4294         ms_iocb_entry_t         *ms_iocb;
4295         dma_addr_t              ms_iocb_dma;
4296         struct ct_sns_pkt       *ct_sns;
4297         dma_addr_t              ct_sns_dma;
4298         /* SNS command interfaces for 2200. */
4299         struct sns_cmd_pkt      *sns_cmd;
4300         dma_addr_t              sns_cmd_dma;
4301
4302 #define SFP_DEV_SIZE    512
4303 #define SFP_BLOCK_SIZE  64
4304 #define SFP_RTDI_LEN    SFP_BLOCK_SIZE
4305
4306         void            *sfp_data;
4307         dma_addr_t      sfp_data_dma;
4308
4309         struct qla_flt_header *flt;
4310         dma_addr_t      flt_dma;
4311
4312 #define XGMAC_DATA_SIZE 4096
4313         void            *xgmac_data;
4314         dma_addr_t      xgmac_data_dma;
4315
4316 #define DCBX_TLV_DATA_SIZE 4096
4317         void            *dcbx_tlv;
4318         dma_addr_t      dcbx_tlv_dma;
4319
4320         struct task_struct      *dpc_thread;
4321         uint8_t dpc_active;                  /* DPC routine is active */
4322
4323         dma_addr_t      gid_list_dma;
4324         struct gid_list_info *gid_list;
4325         int             gid_list_info_size;
4326
4327         /* Small DMA pool allocations -- maximum 256 bytes in length. */
4328 #define DMA_POOL_SIZE   256
4329         struct dma_pool *s_dma_pool;
4330
4331         dma_addr_t      init_cb_dma;
4332         init_cb_t       *init_cb;
4333         int             init_cb_size;
4334         dma_addr_t      ex_init_cb_dma;
4335         struct ex_init_cb_81xx *ex_init_cb;
4336         dma_addr_t      sf_init_cb_dma;
4337         struct init_sf_cb *sf_init_cb;
4338
4339         void            *scm_fpin_els_buff;
4340         uint64_t        scm_fpin_els_buff_size;
4341         bool            scm_fpin_valid;
4342         bool            scm_fpin_payload_size;
4343
4344         void            *async_pd;
4345         dma_addr_t      async_pd_dma;
4346
4347 #define ENABLE_EXTENDED_LOGIN   BIT_7
4348
4349         /* Extended Logins  */
4350         void            *exlogin_buf;
4351         dma_addr_t      exlogin_buf_dma;
4352         uint32_t        exlogin_size;
4353
4354 #define ENABLE_EXCHANGE_OFFLD   BIT_2
4355
4356         /* Exchange Offload */
4357         void            *exchoffld_buf;
4358         dma_addr_t      exchoffld_buf_dma;
4359         int             exchoffld_size;
4360         int             exchoffld_count;
4361
4362         /* n2n */
4363         struct fc_els_flogi plogi_els_payld;
4364 #define LOGIN_TEMPLATE_SIZE (sizeof(struct fc_els_flogi) - 4)
4365
4366         void            *swl;
4367
4368         /* These are used by mailbox operations. */
4369         uint16_t mailbox_out[MAILBOX_REGISTER_COUNT];
4370         uint32_t mailbox_out32[MAILBOX_REGISTER_COUNT];
4371         uint32_t aenmb[AEN_MAILBOX_REGISTER_COUNT_FX00];
4372
4373         mbx_cmd_t       *mcp;
4374         struct mbx_cmd_32       *mcp32;
4375
4376         unsigned long   mbx_cmd_flags;
4377 #define MBX_INTERRUPT           1
4378 #define MBX_INTR_WAIT           2
4379 #define MBX_UPDATE_FLASH_ACTIVE 3
4380
4381         struct mutex vport_lock;        /* Virtual port synchronization */
4382         spinlock_t vport_slock; /* order is hardware_lock, then vport_slock */
4383         struct mutex mq_lock;        /* multi-queue synchronization */
4384         struct completion mbx_cmd_comp; /* Serialize mbx access */
4385         struct completion mbx_intr_comp;  /* Used for completion notification */
4386         struct completion dcbx_comp;    /* For set port config notification */
4387         struct completion lb_portup_comp; /* Used to wait for link up during
4388                                            * loopback */
4389 #define DCBX_COMP_TIMEOUT       20
4390 #define LB_PORTUP_COMP_TIMEOUT  10
4391
4392         int notify_dcbx_comp;
4393         int notify_lb_portup_comp;
4394         struct mutex selflogin_lock;
4395
4396         /* Basic firmware related information. */
4397         uint16_t        fw_major_version;
4398         uint16_t        fw_minor_version;
4399         uint16_t        fw_subminor_version;
4400         uint16_t        fw_attributes;
4401         uint16_t        fw_attributes_h;
4402 #define FW_ATTR_H_NVME_FBURST   BIT_1
4403 #define FW_ATTR_H_NVME          BIT_10
4404 #define FW_ATTR_H_NVME_UPDATED  BIT_14
4405
4406         /* About firmware SCM support */
4407 #define FW_ATTR_EXT0_SCM_SUPPORTED      BIT_12
4408         /* Brocade fabric attached */
4409 #define FW_ATTR_EXT0_SCM_BROCADE        0x00001000
4410         /* Cisco fabric attached */
4411 #define FW_ATTR_EXT0_SCM_CISCO          0x00002000
4412 #define FW_ATTR_EXT0_NVME2      BIT_13
4413         uint16_t        fw_attributes_ext[2];
4414         uint32_t        fw_memory_size;
4415         uint32_t        fw_transfer_size;
4416         uint32_t        fw_srisc_address;
4417 #define RISC_START_ADDRESS_2100 0x1000
4418 #define RISC_START_ADDRESS_2300 0x800
4419 #define RISC_START_ADDRESS_2400 0x100000
4420
4421         uint16_t        orig_fw_tgt_xcb_count;
4422         uint16_t        cur_fw_tgt_xcb_count;
4423         uint16_t        orig_fw_xcb_count;
4424         uint16_t        cur_fw_xcb_count;
4425         uint16_t        orig_fw_iocb_count;
4426         uint16_t        cur_fw_iocb_count;
4427         uint16_t        fw_max_fcf_count;
4428
4429         uint32_t        fw_shared_ram_start;
4430         uint32_t        fw_shared_ram_end;
4431         uint32_t        fw_ddr_ram_start;
4432         uint32_t        fw_ddr_ram_end;
4433
4434         uint16_t        fw_options[16];         /* slots: 1,2,3,10,11 */
4435         uint8_t         fw_seriallink_options[4];
4436         __le16          fw_seriallink_options24[4];
4437
4438         uint8_t         serdes_version[3];
4439         uint8_t         mpi_version[3];
4440         uint32_t        mpi_capabilities;
4441         uint8_t         phy_version[3];
4442         uint8_t         pep_version[3];
4443
4444         /* Firmware dump template */
4445         struct fwdt {
4446                 void *template;
4447                 ulong length;
4448                 ulong dump_size;
4449         } fwdt[2];
4450         struct qla2xxx_fw_dump *fw_dump;
4451         uint32_t        fw_dump_len;
4452         u32             fw_dump_alloc_len;
4453         bool            fw_dumped;
4454         unsigned long   fw_dump_cap_flags;
4455 #define RISC_PAUSE_CMPL         0
4456 #define DMA_SHUTDOWN_CMPL       1
4457 #define ISP_RESET_CMPL          2
4458 #define RISC_RDY_AFT_RESET      3
4459 #define RISC_SRAM_DUMP_CMPL     4
4460 #define RISC_EXT_MEM_DUMP_CMPL  5
4461 #define ISP_MBX_RDY             6
4462 #define ISP_SOFT_RESET_CMPL     7
4463         int             fw_dump_reading;
4464         void            *mpi_fw_dump;
4465         u32             mpi_fw_dump_len;
4466         unsigned int    mpi_fw_dump_reading:1;
4467         unsigned int    mpi_fw_dumped:1;
4468         int             prev_minidump_failed;
4469         dma_addr_t      eft_dma;
4470         void            *eft;
4471 /* Current size of mctp dump is 0x086064 bytes */
4472 #define MCTP_DUMP_SIZE  0x086064
4473         dma_addr_t      mctp_dump_dma;
4474         void            *mctp_dump;
4475         int             mctp_dumped;
4476         int             mctp_dump_reading;
4477         uint32_t        chain_offset;
4478         struct dentry *dfs_dir;
4479         struct dentry *dfs_fce;
4480         struct dentry *dfs_tgt_counters;
4481         struct dentry *dfs_fw_resource_cnt;
4482
4483         dma_addr_t      fce_dma;
4484         void            *fce;
4485         uint32_t        fce_bufs;
4486         uint16_t        fce_mb[8];
4487         uint64_t        fce_wr, fce_rd;
4488         struct mutex    fce_mutex;
4489
4490         uint32_t        pci_attr;
4491         uint16_t        chip_revision;
4492
4493         uint16_t        product_id[4];
4494
4495         uint8_t         model_number[16+1];
4496         char            model_desc[80];
4497         uint8_t         adapter_id[16+1];
4498
4499         /* Option ROM information. */
4500         char            *optrom_buffer;
4501         uint32_t        optrom_size;
4502         int             optrom_state;
4503 #define QLA_SWAITING    0
4504 #define QLA_SREADING    1
4505 #define QLA_SWRITING    2
4506         uint32_t        optrom_region_start;
4507         uint32_t        optrom_region_size;
4508         struct mutex    optrom_mutex;
4509
4510 /* PCI expansion ROM image information. */
4511 #define ROM_CODE_TYPE_BIOS      0
4512 #define ROM_CODE_TYPE_FCODE     1
4513 #define ROM_CODE_TYPE_EFI       3
4514         uint8_t         bios_revision[2];
4515         uint8_t         efi_revision[2];
4516         uint8_t         fcode_revision[16];
4517         uint32_t        fw_revision[4];
4518
4519         uint32_t        gold_fw_version[4];
4520
4521         /* Offsets for flash/nvram access (set to ~0 if not used). */
4522         uint32_t        flash_conf_off;
4523         uint32_t        flash_data_off;
4524         uint32_t        nvram_conf_off;
4525         uint32_t        nvram_data_off;
4526
4527         uint32_t        fdt_wrt_disable;
4528         uint32_t        fdt_wrt_enable;
4529         uint32_t        fdt_erase_cmd;
4530         uint32_t        fdt_block_size;
4531         uint32_t        fdt_unprotect_sec_cmd;
4532         uint32_t        fdt_protect_sec_cmd;
4533         uint32_t        fdt_wrt_sts_reg_cmd;
4534
4535         struct {
4536                 uint32_t        flt_region_flt;
4537                 uint32_t        flt_region_fdt;
4538                 uint32_t        flt_region_boot;
4539                 uint32_t        flt_region_boot_sec;
4540                 uint32_t        flt_region_fw;
4541                 uint32_t        flt_region_fw_sec;
4542                 uint32_t        flt_region_vpd_nvram;
4543                 uint32_t        flt_region_vpd_nvram_sec;
4544                 uint32_t        flt_region_vpd;
4545                 uint32_t        flt_region_vpd_sec;
4546                 uint32_t        flt_region_nvram;
4547                 uint32_t        flt_region_nvram_sec;
4548                 uint32_t        flt_region_npiv_conf;
4549                 uint32_t        flt_region_gold_fw;
4550                 uint32_t        flt_region_fcp_prio;
4551                 uint32_t        flt_region_bootload;
4552                 uint32_t        flt_region_img_status_pri;
4553                 uint32_t        flt_region_img_status_sec;
4554                 uint32_t        flt_region_aux_img_status_pri;
4555                 uint32_t        flt_region_aux_img_status_sec;
4556         };
4557         uint8_t         active_image;
4558
4559         /* Needed for BEACON */
4560         uint16_t        beacon_blink_led;
4561         uint8_t         beacon_color_state;
4562 #define QLA_LED_GRN_ON          0x01
4563 #define QLA_LED_YLW_ON          0x02
4564 #define QLA_LED_ABR_ON          0x04
4565 #define QLA_LED_ALL_ON          0x07    /* yellow, green, amber. */
4566                                         /* ISP2322: red, green, amber. */
4567         uint16_t        zio_mode;
4568         uint16_t        zio_timer;
4569
4570         struct qla_msix_entry *msix_entries;
4571
4572         struct list_head        vp_list;        /* list of VP */
4573         unsigned long   vp_idx_map[(MAX_MULTI_ID_FABRIC / 8) /
4574                         sizeof(unsigned long)];
4575         uint16_t        num_vhosts;     /* number of vports created */
4576         uint16_t        num_vsans;      /* number of vsan created */
4577         uint16_t        max_npiv_vports;        /* 63 or 125 per topoloty */
4578         int             cur_vport_count;
4579
4580         struct qla_chip_state_84xx *cs84xx;
4581         struct isp_operations *isp_ops;
4582         struct workqueue_struct *wq;
4583         struct qlfc_fw fw_buf;
4584
4585         /* FCP_CMND priority support */
4586         struct qla_fcp_prio_cfg *fcp_prio_cfg;
4587
4588         struct dma_pool *dl_dma_pool;
4589 #define DSD_LIST_DMA_POOL_SIZE  512
4590
4591         struct dma_pool *fcp_cmnd_dma_pool;
4592         mempool_t       *ctx_mempool;
4593 #define FCP_CMND_DMA_POOL_SIZE 512
4594
4595         void __iomem    *nx_pcibase;            /* Base I/O address */
4596         void __iomem    *nxdb_rd_ptr;           /* Doorbell read pointer */
4597         void __iomem    *nxdb_wr_ptr;           /* Door bell write pointer */
4598
4599         uint32_t        crb_win;
4600         uint32_t        curr_window;
4601         uint32_t        ddr_mn_window;
4602         unsigned long   mn_win_crb;
4603         unsigned long   ms_win_crb;
4604         int             qdr_sn_window;
4605         uint32_t        fcoe_dev_init_timeout;
4606         uint32_t        fcoe_reset_timeout;
4607         rwlock_t        hw_lock;
4608         uint16_t        portnum;                /* port number */
4609         int             link_width;
4610         struct fw_blob  *hablob;
4611         struct qla82xx_legacy_intr_set nx_legacy_intr;
4612
4613         uint16_t        gbl_dsd_inuse;
4614         uint16_t        gbl_dsd_avail;
4615         struct list_head gbl_dsd_list;
4616 #define NUM_DSD_CHAIN 4096
4617
4618         uint8_t fw_type;
4619         uint32_t file_prd_off;  /* File firmware product offset */
4620
4621         uint32_t        md_template_size;
4622         void            *md_tmplt_hdr;
4623         dma_addr_t      md_tmplt_hdr_dma;
4624         void            *md_dump;
4625         uint32_t        md_dump_size;
4626
4627         void            *loop_id_map;
4628
4629         /* QLA83XX IDC specific fields */
4630         uint32_t        idc_audit_ts;
4631         uint32_t        idc_extend_tmo;
4632
4633         /* DPC low-priority workqueue */
4634         struct workqueue_struct *dpc_lp_wq;
4635         struct work_struct idc_aen;
4636         /* DPC high-priority workqueue */
4637         struct workqueue_struct *dpc_hp_wq;
4638         struct work_struct nic_core_reset;
4639         struct work_struct idc_state_handler;
4640         struct work_struct nic_core_unrecoverable;
4641         struct work_struct board_disable;
4642
4643         struct mr_data_fx00 mr;
4644         uint32_t chip_reset;
4645
4646         struct qlt_hw_data tgt;
4647         int     allow_cna_fw_dump;
4648         uint32_t fw_ability_mask;
4649         uint16_t min_supported_speed;
4650         uint16_t max_supported_speed;
4651
4652         /* DMA pool for the DIF bundling buffers */
4653         struct dma_pool *dif_bundl_pool;
4654         #define DIF_BUNDLING_DMA_POOL_SIZE  1024
4655         struct {
4656                 struct {
4657                         struct list_head head;
4658                         uint count;
4659                 } good;
4660                 struct {
4661                         struct list_head head;
4662                         uint count;
4663                 } unusable;
4664         } pool;
4665
4666         unsigned long long dif_bundle_crossed_pages;
4667         unsigned long long dif_bundle_reads;
4668         unsigned long long dif_bundle_writes;
4669         unsigned long long dif_bundle_kallocs;
4670         unsigned long long dif_bundle_dma_allocs;
4671
4672         atomic_t        nvme_active_aen_cnt;
4673         uint16_t        nvme_last_rptd_aen;             /* Last recorded aen count */
4674
4675         uint8_t fc4_type_priority;
4676
4677         atomic_t zio_threshold;
4678         uint16_t last_zio_threshold;
4679
4680 #define DEFAULT_ZIO_THRESHOLD 5
4681
4682         struct qla_hw_data_stat stat;
4683         pci_error_state_t pci_error_state;
4684         u64 prev_cmd_cnt;
4685         struct dma_pool *purex_dma_pool;
4686         struct btree_head32 host_map;
4687         struct els_reject elsrej;
4688 };
4689
4690 #define RX_ELS_SIZE (roundup(sizeof(struct enode) + ELS_MAX_PAYLOAD, SMP_CACHE_BYTES))
4691
4692 struct active_regions {
4693         uint8_t global;
4694         struct {
4695                 uint8_t board_config;
4696                 uint8_t vpd_nvram;
4697                 uint8_t npiv_config_0_1;
4698                 uint8_t npiv_config_2_3;
4699         } aux;
4700 };
4701
4702 #define FW_ABILITY_MAX_SPEED_MASK       0xFUL
4703 #define FW_ABILITY_MAX_SPEED_16G        0x0
4704 #define FW_ABILITY_MAX_SPEED_32G        0x1
4705 #define FW_ABILITY_MAX_SPEED(ha)        \
4706         (ha->fw_ability_mask & FW_ABILITY_MAX_SPEED_MASK)
4707
4708 #define QLA_GET_DATA_RATE       0
4709 #define QLA_SET_DATA_RATE_NOLR  1
4710 #define QLA_SET_DATA_RATE_LR    2 /* Set speed and initiate LR */
4711
4712 #define QLA_DEFAULT_PAYLOAD_SIZE        64
4713 /*
4714  * This item might be allocated with a size > sizeof(struct purex_item).
4715  * The "size" variable gives the size of the payload (which
4716  * is variable) starting at "iocb".
4717  */
4718 struct purex_item {
4719         struct list_head list;
4720         struct scsi_qla_host *vha;
4721         void (*process_item)(struct scsi_qla_host *vha,
4722                              struct purex_item *pkt);
4723         atomic_t in_use;
4724         uint16_t size;
4725         struct {
4726                 uint8_t iocb[64];
4727         } iocb;
4728 };
4729
4730 #include "qla_edif.h"
4731
4732 #define SCM_FLAG_RDF_REJECT             0x00
4733 #define SCM_FLAG_RDF_COMPLETED          0x01
4734
4735 #define QLA_CON_PRIMITIVE_RECEIVED      0x1
4736 #define QLA_CONGESTION_ARB_WARNING      0x1
4737 #define QLA_CONGESTION_ARB_ALARM        0X2
4738
4739 /*
4740  * Qlogic scsi host structure
4741  */
4742 typedef struct scsi_qla_host {
4743         struct list_head list;
4744         struct list_head vp_fcports;    /* list of fcports */
4745         struct list_head work_list;
4746         spinlock_t work_lock;
4747         struct work_struct iocb_work;
4748
4749         /* Commonly used flags and state information. */
4750         struct Scsi_Host *host;
4751         unsigned long   host_no;
4752         uint8_t         host_str[16];
4753
4754         volatile struct {
4755                 uint32_t        init_done               :1;
4756                 uint32_t        online                  :1;
4757                 uint32_t        reset_active            :1;
4758
4759                 uint32_t        management_server_logged_in :1;
4760                 uint32_t        process_response_queue  :1;
4761                 uint32_t        difdix_supported:1;
4762                 uint32_t        delete_progress:1;
4763
4764                 uint32_t        fw_tgt_reported:1;
4765                 uint32_t        bbcr_enable:1;
4766                 uint32_t        qpairs_available:1;
4767                 uint32_t        qpairs_req_created:1;
4768                 uint32_t        qpairs_rsp_created:1;
4769                 uint32_t        nvme_enabled:1;
4770                 uint32_t        nvme_first_burst:1;
4771                 uint32_t        nvme2_enabled:1;
4772         } flags;
4773
4774         atomic_t        loop_state;
4775 #define LOOP_TIMEOUT    1
4776 #define LOOP_DOWN       2
4777 #define LOOP_UP         3
4778 #define LOOP_UPDATE     4
4779 #define LOOP_READY      5
4780 #define LOOP_DEAD       6
4781
4782         unsigned long   relogin_jif;
4783         unsigned long   dpc_flags;
4784 #define RESET_MARKER_NEEDED     0       /* Send marker to ISP. */
4785 #define RESET_ACTIVE            1
4786 #define ISP_ABORT_NEEDED        2       /* Initiate ISP abort. */
4787 #define ABORT_ISP_ACTIVE        3       /* ISP abort in progress. */
4788 #define LOOP_RESYNC_NEEDED      4       /* Device Resync needed. */
4789 #define LOOP_RESYNC_ACTIVE      5
4790 #define LOCAL_LOOP_UPDATE       6       /* Perform a local loop update. */
4791 #define RSCN_UPDATE             7       /* Perform an RSCN update. */
4792 #define RELOGIN_NEEDED          8
4793 #define REGISTER_FC4_NEEDED     9       /* SNS FC4 registration required. */
4794 #define ISP_ABORT_RETRY         10      /* ISP aborted. */
4795 #define BEACON_BLINK_NEEDED     11
4796 #define REGISTER_FDMI_NEEDED    12
4797 #define FCPORT_UPDATE_NEEDED    13
4798 #define VP_DPC_NEEDED           14      /* wake up for VP dpc handling */
4799 #define UNLOADING               15
4800 #define NPIV_CONFIG_NEEDED      16
4801 #define ISP_UNRECOVERABLE       17
4802 #define FCOE_CTX_RESET_NEEDED   18      /* Initiate FCoE context reset */
4803 #define MPI_RESET_NEEDED        19      /* Initiate MPI FW reset */
4804 #define ISP_QUIESCE_NEEDED      20      /* Driver need some quiescence */
4805 #define N2N_LINK_RESET          21
4806 #define PORT_UPDATE_NEEDED      22
4807 #define FX00_RESET_RECOVERY     23
4808 #define FX00_TARGET_SCAN        24
4809 #define FX00_CRITEMP_RECOVERY   25
4810 #define FX00_HOST_INFO_RESEND   26
4811 #define QPAIR_ONLINE_CHECK_NEEDED       27
4812 #define DO_EEH_RECOVERY         28
4813 #define DETECT_SFP_CHANGE       29
4814 #define N2N_LOGIN_NEEDED        30
4815 #define IOCB_WORK_ACTIVE        31
4816 #define SET_ZIO_THRESHOLD_NEEDED 32
4817 #define ISP_ABORT_TO_ROM        33
4818 #define VPORT_DELETE            34
4819 #define HEARTBEAT_CHK           38
4820
4821 #define PROCESS_PUREX_IOCB      63
4822
4823         unsigned long   pci_flags;
4824 #define PFLG_DISCONNECTED       0       /* PCI device removed */
4825 #define PFLG_DRIVER_REMOVING    1       /* PCI driver .remove */
4826 #define PFLG_DRIVER_PROBING     2       /* PCI driver .probe */
4827
4828         uint32_t        device_flags;
4829 #define SWITCH_FOUND            BIT_0
4830 #define DFLG_NO_CABLE           BIT_1
4831 #define DFLG_DEV_FAILED         BIT_5
4832
4833         /* ISP configuration data. */
4834         uint16_t        loop_id;                /* Host adapter loop id */
4835         uint16_t        self_login_loop_id;     /* host adapter loop id
4836                                                  * get it on self login
4837                                                  */
4838         fc_port_t       bidir_fcport;           /* fcport used for bidir cmnds
4839                                                  * no need of allocating it for
4840                                                  * each command
4841                                                  */
4842
4843         port_id_t       d_id;                   /* Host adapter port id */
4844         uint8_t         marker_needed;
4845         uint16_t        mgmt_svr_loop_id;
4846
4847
4848
4849         /* Timeout timers. */
4850         uint8_t         loop_down_abort_time;    /* port down timer */
4851         atomic_t        loop_down_timer;         /* loop down timer */
4852         uint8_t         link_down_timeout;       /* link down timeout */
4853
4854         uint32_t        timer_active;
4855         struct timer_list        timer;
4856
4857         uint8_t         node_name[WWN_SIZE];
4858         uint8_t         port_name[WWN_SIZE];
4859         uint8_t         fabric_node_name[WWN_SIZE];
4860         uint8_t         fabric_port_name[WWN_SIZE];
4861
4862         struct          nvme_fc_local_port *nvme_local_port;
4863         struct completion nvme_del_done;
4864
4865         uint16_t        fcoe_vlan_id;
4866         uint16_t        fcoe_fcf_idx;
4867         uint8_t         fcoe_vn_port_mac[6];
4868
4869         /* list of commands waiting on workqueue */
4870         struct list_head        qla_cmd_list;
4871         struct list_head        qla_sess_op_cmd_list;
4872         struct list_head        unknown_atio_list;
4873         spinlock_t              cmd_list_lock;
4874         struct delayed_work     unknown_atio_work;
4875
4876         /* Counter to detect races between ELS and RSCN events */
4877         atomic_t                generation_tick;
4878         /* Time when global fcport update has been scheduled */
4879         int                     total_fcport_update_gen;
4880         /* List of pending LOGOs, protected by tgt_mutex */
4881         struct list_head        logo_list;
4882         /* List of pending PLOGI acks, protected by hw lock */
4883         struct list_head        plogi_ack_list;
4884
4885         struct list_head        qp_list;
4886
4887         uint32_t        vp_abort_cnt;
4888
4889         struct fc_vport *fc_vport;      /* holds fc_vport * for each vport */
4890         uint16_t        vp_idx;         /* vport ID */
4891         struct qla_qpair *qpair;        /* base qpair */
4892
4893         unsigned long           vp_flags;
4894 #define VP_IDX_ACQUIRED         0       /* bit no 0 */
4895 #define VP_CREATE_NEEDED        1
4896 #define VP_BIND_NEEDED          2
4897 #define VP_DELETE_NEEDED        3
4898 #define VP_SCR_NEEDED           4       /* State Change Request registration */
4899 #define VP_CONFIG_OK            5       /* Flag to cfg VP, if FW is ready */
4900         atomic_t                vp_state;
4901 #define VP_OFFLINE              0
4902 #define VP_ACTIVE               1
4903 #define VP_FAILED               2
4904 // #define VP_DISABLE           3
4905         uint16_t        vp_err_state;
4906         uint16_t        vp_prev_err_state;
4907 #define VP_ERR_UNKWN            0
4908 #define VP_ERR_PORTDWN          1
4909 #define VP_ERR_FAB_UNSUPPORTED  2
4910 #define VP_ERR_FAB_NORESOURCES  3
4911 #define VP_ERR_FAB_LOGOUT       4
4912 #define VP_ERR_ADAP_NORESOURCES 5
4913         struct qla_hw_data *hw;
4914         struct scsi_qlt_host vha_tgt;
4915         struct req_que *req;
4916         int             fw_heartbeat_counter;
4917         int             seconds_since_last_heartbeat;
4918         struct fc_host_statistics fc_host_stat;
4919         struct qla_statistics qla_stats;
4920         struct bidi_statistics bidi_stats;
4921         atomic_t        vref_count;
4922         struct qla8044_reset_template reset_tmplt;
4923         uint16_t        bbcr;
4924
4925         uint16_t u_ql2xexchoffld;
4926         uint16_t u_ql2xiniexchg;
4927         uint16_t qlini_mode;
4928         uint16_t ql2xexchoffld;
4929         uint16_t ql2xiniexchg;
4930
4931         struct dentry *dfs_rport_root;
4932
4933         struct purex_list {
4934                 struct list_head head;
4935                 spinlock_t lock;
4936         } purex_list;
4937         struct purex_item default_item;
4938
4939         struct name_list_extended gnl;
4940         /* Count of active session/fcport */
4941         int fcport_count;
4942         wait_queue_head_t fcport_waitQ;
4943         wait_queue_head_t vref_waitq;
4944         uint8_t min_supported_speed;
4945         uint8_t n2n_node_name[WWN_SIZE];
4946         uint8_t n2n_port_name[WWN_SIZE];
4947         uint16_t        n2n_id;
4948         __le16 dport_data[4];
4949         struct list_head gpnid_list;
4950         struct fab_scan scan;
4951         uint8_t scm_fabric_connection_flags;
4952
4953         unsigned int irq_offset;
4954
4955         u64 hw_err_cnt;
4956         u64 interface_err_cnt;
4957         u64 cmd_timeout_cnt;
4958         u64 reset_cmd_err_cnt;
4959         u64 link_down_time;
4960         u64 short_link_down_cnt;
4961         struct edif_dbell e_dbell;
4962         struct pur_core pur_cinfo;
4963 } scsi_qla_host_t;
4964
4965 struct qla27xx_image_status {
4966         uint8_t image_status_mask;
4967         __le16  generation;
4968         uint8_t ver_major;
4969         uint8_t ver_minor;
4970         uint8_t bitmap;         /* 28xx only */
4971         uint8_t reserved[2];
4972         __le32  checksum;
4973         __le32  signature;
4974 } __packed;
4975
4976 /* 28xx aux image status bimap values */
4977 #define QLA28XX_AUX_IMG_BOARD_CONFIG            BIT_0
4978 #define QLA28XX_AUX_IMG_VPD_NVRAM               BIT_1
4979 #define QLA28XX_AUX_IMG_NPIV_CONFIG_0_1         BIT_2
4980 #define QLA28XX_AUX_IMG_NPIV_CONFIG_2_3         BIT_3
4981
4982 #define SET_VP_IDX      1
4983 #define SET_AL_PA       2
4984 #define RESET_VP_IDX    3
4985 #define RESET_AL_PA     4
4986 struct qla_tgt_vp_map {
4987         uint8_t idx;
4988         scsi_qla_host_t *vha;
4989 };
4990
4991 struct qla2_sgx {
4992         dma_addr_t              dma_addr;       /* OUT */
4993         uint32_t                dma_len;        /* OUT */
4994
4995         uint32_t                tot_bytes;      /* IN */
4996         struct scatterlist      *cur_sg;        /* IN */
4997
4998         /* for book keeping, bzero on initial invocation */
4999         uint32_t                bytes_consumed;
5000         uint32_t                num_bytes;
5001         uint32_t                tot_partial;
5002
5003         /* for debugging */
5004         uint32_t                num_sg;
5005         srb_t                   *sp;
5006 };
5007
5008 #define QLA_FW_STARTED(_ha) {                   \
5009         int i;                                  \
5010         _ha->flags.fw_started = 1;              \
5011         _ha->base_qpair->fw_started = 1;        \
5012         for (i = 0; i < _ha->max_qpairs; i++) { \
5013         if (_ha->queue_pair_map[i])     \
5014         _ha->queue_pair_map[i]->fw_started = 1; \
5015         }                                       \
5016 }
5017
5018 #define QLA_FW_STOPPED(_ha) {                   \
5019         int i;                                  \
5020         _ha->flags.fw_started = 0;              \
5021         _ha->base_qpair->fw_started = 0;        \
5022         for (i = 0; i < _ha->max_qpairs; i++) { \
5023         if (_ha->queue_pair_map[i])     \
5024         _ha->queue_pair_map[i]->fw_started = 0; \
5025         }                                       \
5026 }
5027
5028
5029 #define SFUB_CHECKSUM_SIZE      4
5030
5031 struct secure_flash_update_block {
5032         uint32_t        block_info;
5033         uint32_t        signature_lo;
5034         uint32_t        signature_hi;
5035         uint32_t        signature_upper[0x3e];
5036 };
5037
5038 struct secure_flash_update_block_pk {
5039         uint32_t        block_info;
5040         uint32_t        signature_lo;
5041         uint32_t        signature_hi;
5042         uint32_t        signature_upper[0x3e];
5043         uint32_t        public_key[0x41];
5044 };
5045
5046 /*
5047  * Macros to help code, maintain, etc.
5048  */
5049 #define LOOP_TRANSITION(ha) \
5050         (test_bit(ISP_ABORT_NEEDED, &ha->dpc_flags) || \
5051          test_bit(LOOP_RESYNC_NEEDED, &ha->dpc_flags) || \
5052          atomic_read(&ha->loop_state) == LOOP_DOWN)
5053
5054 #define STATE_TRANSITION(ha) \
5055                 (test_bit(ISP_ABORT_NEEDED, &ha->dpc_flags) || \
5056                          test_bit(LOOP_RESYNC_NEEDED, &ha->dpc_flags))
5057
5058 #define QLA_VHA_MARK_BUSY(__vha, __bail) do {           \
5059         atomic_inc(&__vha->vref_count);                 \
5060         mb();                                           \
5061         if (__vha->flags.delete_progress) {             \
5062                 atomic_dec(&__vha->vref_count);         \
5063                 wake_up(&__vha->vref_waitq);            \
5064                 __bail = 1;                             \
5065         } else {                                        \
5066                 __bail = 0;                             \
5067         }                                               \
5068 } while (0)
5069
5070 #define QLA_VHA_MARK_NOT_BUSY(__vha) do {               \
5071         atomic_dec(&__vha->vref_count);                 \
5072         wake_up(&__vha->vref_waitq);                    \
5073 } while (0)                                             \
5074
5075 #define QLA_QPAIR_MARK_BUSY(__qpair, __bail) do {       \
5076         atomic_inc(&__qpair->ref_count);                \
5077         mb();                                           \
5078         if (__qpair->delete_in_progress) {              \
5079                 atomic_dec(&__qpair->ref_count);        \
5080                 __bail = 1;                             \
5081         } else {                                        \
5082                __bail = 0;                              \
5083         }                                               \
5084 } while (0)
5085
5086 #define QLA_QPAIR_MARK_NOT_BUSY(__qpair)                \
5087         atomic_dec(&__qpair->ref_count)
5088
5089 #define QLA_ENA_CONF(_ha) {\
5090     int i;\
5091     _ha->base_qpair->enable_explicit_conf = 1;  \
5092     for (i = 0; i < _ha->max_qpairs; i++) {     \
5093         if (_ha->queue_pair_map[i])             \
5094             _ha->queue_pair_map[i]->enable_explicit_conf = 1; \
5095     }                                           \
5096 }
5097
5098 #define QLA_DIS_CONF(_ha) {\
5099     int i;\
5100     _ha->base_qpair->enable_explicit_conf = 0;  \
5101     for (i = 0; i < _ha->max_qpairs; i++) {     \
5102         if (_ha->queue_pair_map[i])             \
5103             _ha->queue_pair_map[i]->enable_explicit_conf = 0; \
5104     }                                           \
5105 }
5106
5107 /*
5108  * qla2x00 local function return status codes
5109  */
5110 #define MBS_MASK                0x3fff
5111
5112 #define QLA_SUCCESS             (MBS_COMMAND_COMPLETE & MBS_MASK)
5113 #define QLA_INVALID_COMMAND     (MBS_INVALID_COMMAND & MBS_MASK)
5114 #define QLA_INTERFACE_ERROR     (MBS_HOST_INTERFACE_ERROR & MBS_MASK)
5115 #define QLA_TEST_FAILED         (MBS_TEST_FAILED & MBS_MASK)
5116 #define QLA_COMMAND_ERROR       (MBS_COMMAND_ERROR & MBS_MASK)
5117 #define QLA_PARAMETER_ERROR     (MBS_COMMAND_PARAMETER_ERROR & MBS_MASK)
5118 #define QLA_PORT_ID_USED        (MBS_PORT_ID_USED & MBS_MASK)
5119 #define QLA_LOOP_ID_USED        (MBS_LOOP_ID_USED & MBS_MASK)
5120 #define QLA_ALL_IDS_IN_USE      (MBS_ALL_IDS_IN_USE & MBS_MASK)
5121 #define QLA_NOT_LOGGED_IN       (MBS_NOT_LOGGED_IN & MBS_MASK)
5122
5123 #define QLA_FUNCTION_TIMEOUT            0x100
5124 #define QLA_FUNCTION_PARAMETER_ERROR    0x101
5125 #define QLA_FUNCTION_FAILED             0x102
5126 #define QLA_MEMORY_ALLOC_FAILED         0x103
5127 #define QLA_LOCK_TIMEOUT                0x104
5128 #define QLA_ABORTED                     0x105
5129 #define QLA_SUSPENDED                   0x106
5130 #define QLA_BUSY                        0x107
5131 #define QLA_ALREADY_REGISTERED          0x109
5132 #define QLA_OS_TIMER_EXPIRED            0x10a
5133
5134 #define NVRAM_DELAY()           udelay(10)
5135
5136 /*
5137  * Flash support definitions
5138  */
5139 #define OPTROM_SIZE_2300        0x20000
5140 #define OPTROM_SIZE_2322        0x100000
5141 #define OPTROM_SIZE_24XX        0x100000
5142 #define OPTROM_SIZE_25XX        0x200000
5143 #define OPTROM_SIZE_81XX        0x400000
5144 #define OPTROM_SIZE_82XX        0x800000
5145 #define OPTROM_SIZE_83XX        0x1000000
5146 #define OPTROM_SIZE_28XX        0x2000000
5147
5148 #define OPTROM_BURST_SIZE       0x1000
5149 #define OPTROM_BURST_DWORDS     (OPTROM_BURST_SIZE / 4)
5150
5151 #define QLA_DSDS_PER_IOCB       37
5152
5153 #define CMD_SP(Cmnd)            ((Cmnd)->SCp.ptr)
5154
5155 #define QLA_SG_ALL      1024
5156
5157 enum nexus_wait_type {
5158         WAIT_HOST = 0,
5159         WAIT_TARGET,
5160         WAIT_LUN,
5161 };
5162
5163 #define QLA_SKIP_HANDLE QLA_TGT_SKIP_HANDLE
5164 /* Refer to SNIA SFF 8247 */
5165 struct sff_8247_a0 {
5166         u8 txid;        /* transceiver id */
5167         u8 ext_txid;
5168         u8 connector;
5169         /* compliance code */
5170         u8 eth_infi_cc3;        /* ethernet, inifiband */
5171         u8 sonet_cc4[2];
5172         u8 eth_cc6;
5173         /* link length */
5174 #define FC_LL_VL BIT_7  /* very long */
5175 #define FC_LL_S  BIT_6  /* Short */
5176 #define FC_LL_I  BIT_5  /* Intermidiate*/
5177 #define FC_LL_L  BIT_4  /* Long */
5178 #define FC_LL_M  BIT_3  /* Medium */
5179 #define FC_LL_SA BIT_2  /* ShortWave laser */
5180 #define FC_LL_LC BIT_1  /* LongWave laser */
5181 #define FC_LL_EL BIT_0  /* Electrical inter enclosure */
5182         u8 fc_ll_cc7;
5183         /* FC technology */
5184 #define FC_TEC_EL BIT_7 /* Electrical inter enclosure */
5185 #define FC_TEC_SN BIT_6 /* short wave w/o OFC */
5186 #define FC_TEC_SL BIT_5 /* short wave with OFC */
5187 #define FC_TEC_LL BIT_4 /* Longwave Laser */
5188 #define FC_TEC_ACT BIT_3        /* Active cable */
5189 #define FC_TEC_PAS BIT_2        /* Passive cable */
5190         u8 fc_tec_cc8;
5191         /* Transmission Media */
5192 #define FC_MED_TW BIT_7 /* Twin Ax */
5193 #define FC_MED_TP BIT_6 /* Twited Pair */
5194 #define FC_MED_MI BIT_5 /* Min Coax */
5195 #define FC_MED_TV BIT_4 /* Video Coax */
5196 #define FC_MED_M6 BIT_3 /* Multimode, 62.5um */
5197 #define FC_MED_M5 BIT_2 /* Multimode, 50um */
5198 #define FC_MED_SM BIT_0 /* Single Mode */
5199         u8 fc_med_cc9;
5200         /* speed FC_SP_12: 12*100M = 1200 MB/s */
5201 #define FC_SP_12 BIT_7
5202 #define FC_SP_8  BIT_6
5203 #define FC_SP_16 BIT_5
5204 #define FC_SP_4  BIT_4
5205 #define FC_SP_32 BIT_3
5206 #define FC_SP_2  BIT_2
5207 #define FC_SP_1  BIT_0
5208         u8 fc_sp_cc10;
5209         u8 encode;
5210         u8 bitrate;
5211         u8 rate_id;
5212         u8 length_km;           /* offset 14/eh */
5213         u8 length_100m;
5214         u8 length_50um_10m;
5215         u8 length_62um_10m;
5216         u8 length_om4_10m;
5217         u8 length_om3_10m;
5218 #define SFF_VEN_NAME_LEN 16
5219         u8 vendor_name[SFF_VEN_NAME_LEN];       /* offset 20/14h */
5220         u8 tx_compat;
5221         u8 vendor_oui[3];
5222 #define SFF_PART_NAME_LEN 16
5223         u8 vendor_pn[SFF_PART_NAME_LEN];        /* part number */
5224         u8 vendor_rev[4];
5225         u8 wavelength[2];
5226         u8 resv;
5227         u8 cc_base;
5228         u8 options[2];  /* offset 64 */
5229         u8 br_max;
5230         u8 br_min;
5231         u8 vendor_sn[16];
5232         u8 date_code[8];
5233         u8 diag;
5234         u8 enh_options;
5235         u8 sff_revision;
5236         u8 cc_ext;
5237         u8 vendor_specific[32];
5238         u8 resv2[128];
5239 };
5240
5241 /* BPM -- Buffer Plus Management support. */
5242 #define IS_BPM_CAPABLE(ha) \
5243         (IS_QLA25XX(ha) || IS_QLA81XX(ha) || IS_QLA83XX(ha) || \
5244          IS_QLA27XX(ha) || IS_QLA28XX(ha))
5245 #define IS_BPM_RANGE_CAPABLE(ha) \
5246         (IS_QLA83XX(ha) || IS_QLA27XX(ha) || IS_QLA28XX(ha))
5247 #define IS_BPM_ENABLED(vha) \
5248         (ql2xautodetectsfp && !vha->vp_idx && IS_BPM_CAPABLE(vha->hw))
5249
5250 #define FLASH_SEMAPHORE_REGISTER_ADDR   0x00101016
5251
5252 #define USER_CTRL_IRQ(_ha) (ql2xuctrlirq && QLA_TGT_MODE_ENABLED() && \
5253         (IS_QLA27XX(_ha) || IS_QLA28XX(_ha) || IS_QLA83XX(_ha)))
5254
5255 #define SAVE_TOPO(_ha) { \
5256         if (_ha->current_topology)                              \
5257                 _ha->prev_topology = _ha->current_topology;     \
5258 }
5259
5260 #define N2N_TOPO(ha) \
5261         ((ha->prev_topology == ISP_CFG_N && !ha->current_topology) || \
5262          ha->current_topology == ISP_CFG_N || \
5263          !ha->current_topology)
5264
5265 #define QLA_N2N_WAIT_TIME       5 /* 2 * ra_tov(n2n) + 1 */
5266
5267 #define NVME_TYPE(fcport) \
5268         (fcport->fc4_type & FS_FC4TYPE_NVME) \
5269
5270 #define FCP_TYPE(fcport) \
5271         (fcport->fc4_type & FS_FC4TYPE_FCP) \
5272
5273 #define NVME_ONLY_TARGET(fcport) \
5274         (NVME_TYPE(fcport) && !FCP_TYPE(fcport))  \
5275
5276 #define NVME_FCP_TARGET(fcport) \
5277         (FCP_TYPE(fcport) && NVME_TYPE(fcport)) \
5278
5279 #define NVME_TARGET(ha, fcport) \
5280         ((NVME_FCP_TARGET(fcport) && \
5281         (ha->fc4_type_priority == FC4_PRIORITY_NVME)) || \
5282         NVME_ONLY_TARGET(fcport)) \
5283
5284 #define PRLI_PHASE(_cls) \
5285         ((_cls == DSC_LS_PRLI_PEND) || (_cls == DSC_LS_PRLI_COMP))
5286
5287 enum ql_vnd_host_stat_action {
5288         QLA_STOP = 0,
5289         QLA_START,
5290         QLA_CLEAR,
5291 };
5292
5293 struct ql_vnd_mng_host_stats_param {
5294         u32 stat_type;
5295         enum ql_vnd_host_stat_action action;
5296 } __packed;
5297
5298 struct ql_vnd_mng_host_stats_resp {
5299         u32 status;
5300 } __packed;
5301
5302 struct ql_vnd_stats_param {
5303         u32 stat_type;
5304 } __packed;
5305
5306 struct ql_vnd_tgt_stats_param {
5307         s32 tgt_id;
5308         u32 stat_type;
5309 } __packed;
5310
5311 enum ql_vnd_host_port_action {
5312         QLA_ENABLE = 0,
5313         QLA_DISABLE,
5314 };
5315
5316 struct ql_vnd_mng_host_port_param {
5317         enum ql_vnd_host_port_action action;
5318 } __packed;
5319
5320 struct ql_vnd_mng_host_port_resp {
5321         u32 status;
5322 } __packed;
5323
5324 struct ql_vnd_stat_entry {
5325         u32 stat_type;  /* Failure type */
5326         u32 tgt_num;    /* Target Num */
5327         u64 cnt;        /* Counter value */
5328 } __packed;
5329
5330 struct ql_vnd_stats {
5331         u64 entry_count; /* Num of entries */
5332         u64 rservd;
5333         struct ql_vnd_stat_entry entry[0]; /* Place holder of entries */
5334 } __packed;
5335
5336 struct ql_vnd_host_stats_resp {
5337         u32 status;
5338         struct ql_vnd_stats stats;
5339 } __packed;
5340
5341 struct ql_vnd_tgt_stats_resp {
5342         u32 status;
5343         struct ql_vnd_stats stats;
5344 } __packed;
5345
5346 #include "qla_target.h"
5347 #include "qla_gbl.h"
5348 #include "qla_dbg.h"
5349 #include "qla_inline.h"
5350 #endif