drivers/scsi/qla2xxx/qla_def.h

   1 /* SPDX-License-Identifier: GPL-2.0-only */
   2 /*
   3  * QLogic Fibre Channel HBA Driver
   4  * Copyright (c)  2003-2014 QLogic Corporation
   5  */
   6 #ifndef __QLA_DEF_H
   7 #define __QLA_DEF_H
   8
   9 #include <linux/kernel.h>
  10 #include <linux/init.h>
  11 #include <linux/types.h>
  12 #include <linux/module.h>
  13 #include <linux/list.h>
  14 #include <linux/pci.h>
  15 #include <linux/dma-mapping.h>
  16 #include <linux/sched.h>
  17 #include <linux/slab.h>
  18 #include <linux/dmapool.h>
  19 #include <linux/mempool.h>
  20 #include <linux/spinlock.h>
  21 #include <linux/completion.h>
  22 #include <linux/interrupt.h>
  23 #include <linux/workqueue.h>
  24 #include <linux/firmware.h>
  25 #include <linux/aer.h>
  26 #include <linux/mutex.h>
  27 #include <linux/btree.h>
  28
  29 #include <scsi/scsi.h>
  30 #include <scsi/scsi_host.h>
  31 #include <scsi/scsi_device.h>
  32 #include <scsi/scsi_cmnd.h>
  33 #include <scsi/scsi_transport_fc.h>
  34 #include <scsi/scsi_bsg_fc.h>
  35
  36 #include <uapi/scsi/fc/fc_els.h>
  37
  38 /* Big endian Fibre Channel S_ID (source ID) or D_ID (destination ID). */
  39 typedef struct {
  40         uint8_t domain;
  41         uint8_t area;
  42         uint8_t al_pa;
  43 } be_id_t;
  44
  45 /* Little endian Fibre Channel S_ID (source ID) or D_ID (destination ID). */
  46 typedef struct {
  47         uint8_t al_pa;
  48         uint8_t area;
  49         uint8_t domain;
  50 } le_id_t;
  51
  52 #include "qla_bsg.h"
  53 #include "qla_dsd.h"
  54 #include "qla_nx.h"
  55 #include "qla_nx2.h"
  56 #include "qla_nvme.h"
  57 #define QLA2XXX_DRIVER_NAME     "qla2xxx"
  58 #define QLA2XXX_APIDEV          "ql2xapidev"
  59 #define QLA2XXX_MANUFACTURER    "QLogic Corporation"
  60
  61 /*
  62  * We have MAILBOX_REGISTER_COUNT sized arrays in a few places,
  63  * but that's fine as we don't look at the last 24 ones for
  64  * ISP2100 HBAs.
  65  */
  66 #define MAILBOX_REGISTER_COUNT_2100     8
  67 #define MAILBOX_REGISTER_COUNT_2200     24
  68 #define MAILBOX_REGISTER_COUNT          32
  69
  70 #define QLA2200A_RISC_ROM_VER   4
  71 #define FPM_2300                6
  72 #define FPM_2310                7
  73
  74 #include "qla_settings.h"
  75
  76 #define MODE_DUAL (MODE_TARGET | MODE_INITIATOR)
  77
  78 /*
  79  * Data bit definitions
  80  */
  81 #define BIT_0   0x1
  82 #define BIT_1   0x2
  83 #define BIT_2   0x4
  84 #define BIT_3   0x8
  85 #define BIT_4   0x10
  86 #define BIT_5   0x20
  87 #define BIT_6   0x40
  88 #define BIT_7   0x80
  89 #define BIT_8   0x100
  90 #define BIT_9   0x200
  91 #define BIT_10  0x400
  92 #define BIT_11  0x800
  93 #define BIT_12  0x1000
  94 #define BIT_13  0x2000
  95 #define BIT_14  0x4000
  96 #define BIT_15  0x8000
  97 #define BIT_16  0x10000
  98 #define BIT_17  0x20000
  99 #define BIT_18  0x40000
 100 #define BIT_19  0x80000
 101 #define BIT_20  0x100000
 102 #define BIT_21  0x200000
 103 #define BIT_22  0x400000
 104 #define BIT_23  0x800000
 105 #define BIT_24  0x1000000
 106 #define BIT_25  0x2000000
 107 #define BIT_26  0x4000000
 108 #define BIT_27  0x8000000
 109 #define BIT_28  0x10000000
 110 #define BIT_29  0x20000000
 111 #define BIT_30  0x40000000
 112 #define BIT_31  0x80000000
 113
 114 #define LSB(x)  ((uint8_t)(x))
 115 #define MSB(x)  ((uint8_t)((uint16_t)(x) >> 8))
 116
 117 #define LSW(x)  ((uint16_t)(x))
 118 #define MSW(x)  ((uint16_t)((uint32_t)(x) >> 16))
 119
 120 #define LSD(x)  ((uint32_t)((uint64_t)(x)))
 121 #define MSD(x)  ((uint32_t)((((uint64_t)(x)) >> 16) >> 16))
 122
 123 static inline uint32_t make_handle(uint16_t x, uint16_t y)
 124 {
 125         return ((uint32_t)x << 16) | y;
 126 }
 127
 128 /*
 129  * I/O register
 130 */
 131
 132 static inline u8 rd_reg_byte(const volatile u8 __iomem *addr)
 133 {
 134         return readb(addr);
 135 }
 136
 137 static inline u16 rd_reg_word(const volatile __le16 __iomem *addr)
 138 {
 139         return readw(addr);
 140 }
 141
 142 static inline u32 rd_reg_dword(const volatile __le32 __iomem *addr)
 143 {
 144         return readl(addr);
 145 }
 146
 147 static inline u8 rd_reg_byte_relaxed(const volatile u8 __iomem *addr)
 148 {
 149         return readb_relaxed(addr);
 150 }
 151
 152 static inline u16 rd_reg_word_relaxed(const volatile __le16 __iomem *addr)
 153 {
 154         return readw_relaxed(addr);
 155 }
 156
 157 static inline u32 rd_reg_dword_relaxed(const volatile __le32 __iomem *addr)
 158 {
 159         return readl_relaxed(addr);
 160 }
 161
 162 static inline void wrt_reg_byte(volatile u8 __iomem *addr, u8 data)
 163 {
 164         return writeb(data, addr);
 165 }
 166
 167 static inline void wrt_reg_word(volatile __le16 __iomem *addr, u16 data)
 168 {
 169         return writew(data, addr);
 170 }
 171
 172 static inline void wrt_reg_dword(volatile __le32 __iomem *addr, u32 data)
 173 {
 174         return writel(data, addr);
 175 }
 176
 177 /*
 178  * ISP83XX specific remote register addresses
 179  */
 180 #define QLA83XX_LED_PORT0                       0x00201320
 181 #define QLA83XX_LED_PORT1                       0x00201328
 182 #define QLA83XX_IDC_DEV_STATE           0x22102384
 183 #define QLA83XX_IDC_MAJOR_VERSION       0x22102380
 184 #define QLA83XX_IDC_MINOR_VERSION       0x22102398
 185 #define QLA83XX_IDC_DRV_PRESENCE        0x22102388
 186 #define QLA83XX_IDC_DRIVER_ACK          0x2210238c
 187 #define QLA83XX_IDC_CONTROL                     0x22102390
 188 #define QLA83XX_IDC_AUDIT                       0x22102394
 189 #define QLA83XX_IDC_LOCK_RECOVERY       0x2210239c
 190 #define QLA83XX_DRIVER_LOCKID           0x22102104
 191 #define QLA83XX_DRIVER_LOCK                     0x8111c028
 192 #define QLA83XX_DRIVER_UNLOCK           0x8111c02c
 193 #define QLA83XX_FLASH_LOCKID            0x22102100
 194 #define QLA83XX_FLASH_LOCK                      0x8111c010
 195 #define QLA83XX_FLASH_UNLOCK            0x8111c014
 196 #define QLA83XX_DEV_PARTINFO1           0x221023e0
 197 #define QLA83XX_DEV_PARTINFO2           0x221023e4
 198 #define QLA83XX_FW_HEARTBEAT            0x221020b0
 199 #define QLA83XX_PEG_HALT_STATUS1        0x221020a8
 200 #define QLA83XX_PEG_HALT_STATUS2        0x221020ac
 201
 202 /* 83XX: Macros defining 8200 AEN Reason codes */
 203 #define IDC_DEVICE_STATE_CHANGE BIT_0
 204 #define IDC_PEG_HALT_STATUS_CHANGE BIT_1
 205 #define IDC_NIC_FW_REPORTED_FAILURE BIT_2
 206 #define IDC_HEARTBEAT_FAILURE BIT_3
 207
 208 /* 83XX: Macros defining 8200 AEN Error-levels */
 209 #define ERR_LEVEL_NON_FATAL 0x1
 210 #define ERR_LEVEL_RECOVERABLE_FATAL 0x2
 211 #define ERR_LEVEL_UNRECOVERABLE_FATAL 0x4
 212
 213 /* 83XX: Macros for IDC Version */
 214 #define QLA83XX_SUPP_IDC_MAJOR_VERSION 0x01
 215 #define QLA83XX_SUPP_IDC_MINOR_VERSION 0x0
 216
 217 /* 83XX: Macros for scheduling dpc tasks */
 218 #define QLA83XX_NIC_CORE_RESET 0x1
 219 #define QLA83XX_IDC_STATE_HANDLER 0x2
 220 #define QLA83XX_NIC_CORE_UNRECOVERABLE 0x3
 221
 222 /* 83XX: Macros for defining IDC-Control bits */
 223 #define QLA83XX_IDC_RESET_DISABLED BIT_0
 224 #define QLA83XX_IDC_GRACEFUL_RESET BIT_1
 225
 226 /* 83XX: Macros for different timeouts */
 227 #define QLA83XX_IDC_INITIALIZATION_TIMEOUT 30
 228 #define QLA83XX_IDC_RESET_ACK_TIMEOUT 10
 229 #define QLA83XX_MAX_LOCK_RECOVERY_WAIT (2 * HZ)
 230
 231 /* 83XX: Macros for defining class in DEV-Partition Info register */
 232 #define QLA83XX_CLASS_TYPE_NONE         0x0
 233 #define QLA83XX_CLASS_TYPE_NIC          0x1
 234 #define QLA83XX_CLASS_TYPE_FCOE         0x2
 235 #define QLA83XX_CLASS_TYPE_ISCSI        0x3
 236
 237 /* 83XX: Macros for IDC Lock-Recovery stages */
 238 #define IDC_LOCK_RECOVERY_STAGE1        0x1 /* Stage1: Intent for
 239                                              * lock-recovery
 240                                              */
 241 #define IDC_LOCK_RECOVERY_STAGE2        0x2 /* Stage2: Perform lock-recovery */
 242
 243 /* 83XX: Macros for IDC Audit type */
 244 #define IDC_AUDIT_TIMESTAMP             0x0 /* IDC-AUDIT: Record timestamp of
 245                                              * dev-state change to NEED-RESET
 246                                              * or NEED-QUIESCENT
 247                                              */
 248 #define IDC_AUDIT_COMPLETION            0x1 /* IDC-AUDIT: Record duration of
 249                                              * reset-recovery completion is
 250                                              * second
 251                                              */
 252 /* ISP2031: Values for laser on/off */
 253 #define PORT_0_2031     0x00201340
 254 #define PORT_1_2031     0x00201350
 255 #define LASER_ON_2031   0x01800100
 256 #define LASER_OFF_2031  0x01800180
 257
 258 /*
 259  * The ISP2312 v2 chip cannot access the FLASH/GPIO registers via MMIO in an
 260  * 133Mhz slot.
 261  */
 262 #define RD_REG_WORD_PIO(addr)           (inw((unsigned long)addr))
 263 #define WRT_REG_WORD_PIO(addr, data)    (outw(data, (unsigned long)addr))
 264
 265 /*
 266  * Fibre Channel device definitions.
 267  */
 268 #define WWN_SIZE                8       /* Size of WWPN, WWN & WWNN */
 269 #define MAX_FIBRE_DEVICES_2100  512
 270 #define MAX_FIBRE_DEVICES_2400  2048
 271 #define MAX_FIBRE_DEVICES_LOOP  128
 272 #define MAX_FIBRE_DEVICES_MAX   MAX_FIBRE_DEVICES_2400
 273 #define LOOPID_MAP_SIZE         (ha->max_fibre_devices)
 274 #define MAX_FIBRE_LUNS          0xFFFF
 275 #define MAX_HOST_COUNT          16
 276
 277 /*
 278  * Host adapter default definitions.
 279  */
 280 #define MAX_BUSES               1  /* We only have one bus today */
 281 #define MIN_LUNS                8
 282 #define MAX_LUNS                MAX_FIBRE_LUNS
 283 #define MAX_CMDS_PER_LUN        255
 284
 285 /*
 286  * Fibre Channel device definitions.
 287  */
 288 #define SNS_LAST_LOOP_ID_2100   0xfe
 289 #define SNS_LAST_LOOP_ID_2300   0x7ff
 290
 291 #define LAST_LOCAL_LOOP_ID      0x7d
 292 #define SNS_FL_PORT             0x7e
 293 #define FABRIC_CONTROLLER       0x7f
 294 #define SIMPLE_NAME_SERVER      0x80
 295 #define SNS_FIRST_LOOP_ID       0x81
 296 #define MANAGEMENT_SERVER       0xfe
 297 #define BROADCAST               0xff
 298
 299 /*
 300  * There is no correspondence between an N-PORT id and an AL_PA.  Therefore the
 301  * valid range of an N-PORT id is 0 through 0x7ef.
 302  */
 303 #define NPH_LAST_HANDLE         0x7ee
 304 #define NPH_MGMT_SERVER         0x7ef           /*  FFFFEF */
 305 #define NPH_SNS                 0x7fc           /*  FFFFFC */
 306 #define NPH_FABRIC_CONTROLLER   0x7fd           /*  FFFFFD */
 307 #define NPH_F_PORT              0x7fe           /*  FFFFFE */
 308 #define NPH_IP_BROADCAST        0x7ff           /*  FFFFFF */
 309
 310 #define NPH_SNS_LID(ha) (IS_FWI2_CAPABLE(ha) ? NPH_SNS : SIMPLE_NAME_SERVER)
 311
 312 #define MAX_CMDSZ       16              /* SCSI maximum CDB size. */
 313 #include "qla_fw.h"
 314
 315 struct name_list_extended {
 316         struct get_name_list_extended *l;
 317         dma_addr_t              ldma;
 318         struct list_head        fcports;
 319         u32                     size;
 320         u8                      sent;
 321 };
 322 /*
 323  * Timeout timer counts in seconds
 324  */
 325 #define PORT_RETRY_TIME                 1
 326 #define LOOP_DOWN_TIMEOUT               60
 327 #define LOOP_DOWN_TIME                  255     /* 240 */
 328 #define LOOP_DOWN_RESET                 (LOOP_DOWN_TIME - 30)
 329
 330 #define DEFAULT_OUTSTANDING_COMMANDS    4096
 331 #define MIN_OUTSTANDING_COMMANDS        128
 332
 333 /* ISP request and response entry counts (37-65535) */
 334 #define REQUEST_ENTRY_CNT_2100          128     /* Number of request entries. */
 335 #define REQUEST_ENTRY_CNT_2200          2048    /* Number of request entries. */
 336 #define REQUEST_ENTRY_CNT_24XX          2048    /* Number of request entries. */
 337 #define REQUEST_ENTRY_CNT_83XX          8192    /* Number of request entries. */
 338 #define RESPONSE_ENTRY_CNT_83XX         4096    /* Number of response entries.*/
 339 #define RESPONSE_ENTRY_CNT_2100         64      /* Number of response entries.*/
 340 #define RESPONSE_ENTRY_CNT_2300         512     /* Number of response entries.*/
 341 #define RESPONSE_ENTRY_CNT_MQ           128     /* Number of response entries.*/
 342 #define ATIO_ENTRY_CNT_24XX             4096    /* Number of ATIO entries. */
 343 #define RESPONSE_ENTRY_CNT_FX00         256     /* Number of response entries.*/
 344 #define FW_DEF_EXCHANGES_CNT 2048
 345 #define FW_MAX_EXCHANGES_CNT (32 * 1024)
 346 #define REDUCE_EXCHANGES_CNT  (8 * 1024)
 347
 348 struct req_que;
 349 struct qla_tgt_sess;
 350
 351 /*
 352  * SCSI Request Block
 353  */
 354 struct srb_cmd {
 355         struct scsi_cmnd *cmd;          /* Linux SCSI command pkt */
 356         uint32_t request_sense_length;
 357         uint32_t fw_sense_length;
 358         uint8_t *request_sense_ptr;
 359         struct ct6_dsd *ct6_ctx;
 360         struct crc_context *crc_ctx;
 361 };
 362
 363 /*
 364  * SRB flag definitions
 365  */
 366 #define SRB_DMA_VALID                   BIT_0   /* Command sent to ISP */
 367 #define SRB_FCP_CMND_DMA_VALID          BIT_12  /* DIF: DSD List valid */
 368 #define SRB_CRC_CTX_DMA_VALID           BIT_2   /* DIF: context DMA valid */
 369 #define SRB_CRC_PROT_DMA_VALID          BIT_4   /* DIF: prot DMA valid */
 370 #define SRB_CRC_CTX_DSD_VALID           BIT_5   /* DIF: dsd_list valid */
 371 #define SRB_WAKEUP_ON_COMP              BIT_6
 372 #define SRB_DIF_BUNDL_DMA_VALID         BIT_7   /* DIF: DMA list valid */
 373
 374 /* To identify if a srb is of T10-CRC type. @sp => srb_t pointer */
 375 #define IS_PROT_IO(sp)  (sp->flags & SRB_CRC_CTX_DSD_VALID)
 376
 377 /*
 378  * 24 bit port ID type definition.
 379  */
 380 typedef union {
 381         uint32_t b24 : 24;
 382
 383         struct {
 384 #ifdef __BIG_ENDIAN
 385                 uint8_t domain;
 386                 uint8_t area;
 387                 uint8_t al_pa;
 388 #elif defined(__LITTLE_ENDIAN)
 389                 uint8_t al_pa;
 390                 uint8_t area;
 391                 uint8_t domain;
 392 #else
 393 #error "__BIG_ENDIAN or __LITTLE_ENDIAN must be defined!"
 394 #endif
 395                 uint8_t rsvd_1;
 396         } b;
 397 } port_id_t;
 398 #define INVALID_PORT_ID 0xFFFFFF
 399
 400 static inline le_id_t be_id_to_le(be_id_t id)
 401 {
 402         le_id_t res;
 403
 404         res.domain = id.domain;
 405         res.area   = id.area;
 406         res.al_pa  = id.al_pa;
 407
 408         return res;
 409 }
 410
 411 static inline be_id_t le_id_to_be(le_id_t id)
 412 {
 413         be_id_t res;
 414
 415         res.domain = id.domain;
 416         res.area   = id.area;
 417         res.al_pa  = id.al_pa;
 418
 419         return res;
 420 }
 421
 422 static inline port_id_t be_to_port_id(be_id_t id)
 423 {
 424         port_id_t res;
 425
 426         res.b.domain = id.domain;
 427         res.b.area   = id.area;
 428         res.b.al_pa  = id.al_pa;
 429         res.b.rsvd_1 = 0;
 430
 431         return res;
 432 }
 433
 434 static inline be_id_t port_id_to_be_id(port_id_t port_id)
 435 {
 436         be_id_t res;
 437
 438         res.domain = port_id.b.domain;
 439         res.area   = port_id.b.area;
 440         res.al_pa  = port_id.b.al_pa;
 441
 442         return res;
 443 }
 444
 445 struct els_logo_payload {
 446         uint8_t opcode;
 447         uint8_t rsvd[3];
 448         uint8_t s_id[3];
 449         uint8_t rsvd1[1];
 450         uint8_t wwpn[WWN_SIZE];
 451 };
 452
 453 struct els_plogi_payload {
 454         uint8_t opcode;
 455         uint8_t rsvd[3];
 456         __be32  data[112 / 4];
 457 };
 458
 459 struct ct_arg {
 460         void            *iocb;
 461         u16             nport_handle;
 462         dma_addr_t      req_dma;
 463         dma_addr_t      rsp_dma;
 464         u32             req_size;
 465         u32             rsp_size;
 466         u32             req_allocated_size;
 467         u32             rsp_allocated_size;
 468         void            *req;
 469         void            *rsp;
 470         port_id_t       id;
 471 };
 472
 473 /*
 474  * SRB extensions.
 475  */
 476 struct srb_iocb {
 477         union {
 478                 struct {
 479                         uint16_t flags;
 480 #define SRB_LOGIN_RETRIED       BIT_0
 481 #define SRB_LOGIN_COND_PLOGI    BIT_1
 482 #define SRB_LOGIN_SKIP_PRLI     BIT_2
 483 #define SRB_LOGIN_NVME_PRLI     BIT_3
 484 #define SRB_LOGIN_PRLI_ONLY     BIT_4
 485                         uint16_t data[2];
 486                         u32 iop[2];
 487                 } logio;
 488                 struct {
 489 #define ELS_DCMD_TIMEOUT 20
 490 #define ELS_DCMD_LOGO 0x5
 491                         uint32_t flags;
 492                         uint32_t els_cmd;
 493                         struct completion comp;
 494                         struct els_logo_payload *els_logo_pyld;
 495                         dma_addr_t els_logo_pyld_dma;
 496                 } els_logo;
 497                 struct els_plogi {
 498 #define ELS_DCMD_PLOGI 0x3
 499                         uint32_t flags;
 500                         uint32_t els_cmd;
 501                         struct completion comp;
 502                         struct els_plogi_payload *els_plogi_pyld;
 503                         struct els_plogi_payload *els_resp_pyld;
 504                         u32 tx_size;
 505                         u32 rx_size;
 506                         dma_addr_t els_plogi_pyld_dma;
 507                         dma_addr_t els_resp_pyld_dma;
 508                         __le32  fw_status[3];
 509                         __le16  comp_status;
 510                         __le16  len;
 511                 } els_plogi;
 512                 struct {
 513                         /*
 514                          * Values for flags field below are as
 515                          * defined in tsk_mgmt_entry struct
 516                          * for control_flags field in qla_fw.h.
 517                          */
 518                         uint64_t lun;
 519                         uint32_t flags;
 520                         uint32_t data;
 521                         struct completion comp;
 522                         __le16 comp_status;
 523                 } tmf;
 524                 struct {
 525 #define SRB_FXDISC_REQ_DMA_VALID        BIT_0
 526 #define SRB_FXDISC_RESP_DMA_VALID       BIT_1
 527 #define SRB_FXDISC_REQ_DWRD_VALID       BIT_2
 528 #define SRB_FXDISC_RSP_DWRD_VALID       BIT_3
 529 #define FXDISC_TIMEOUT 20
 530                         uint8_t flags;
 531                         uint32_t req_len;
 532                         uint32_t rsp_len;
 533                         void *req_addr;
 534                         void *rsp_addr;
 535                         dma_addr_t req_dma_handle;
 536                         dma_addr_t rsp_dma_handle;
 537                         __le32 adapter_id;
 538                         __le32 adapter_id_hi;
 539                         __le16 req_func_type;
 540                         __le32 req_data;
 541                         __le32 req_data_extra;
 542                         __le32 result;
 543                         __le32 seq_number;
 544                         __le16 fw_flags;
 545                         struct completion fxiocb_comp;
 546                         __le32 reserved_0;
 547                         uint8_t reserved_1;
 548                 } fxiocb;
 549                 struct {
 550                         uint32_t cmd_hndl;
 551                         __le16 comp_status;
 552                         __le16 req_que_no;
 553                         struct completion comp;
 554                 } abt;
 555                 struct ct_arg ctarg;
 556 #define MAX_IOCB_MB_REG 28
 557 #define SIZEOF_IOCB_MB_REG (MAX_IOCB_MB_REG * sizeof(uint16_t))
 558                 struct {
 559                         u16 in_mb[MAX_IOCB_MB_REG];     /* from FW */
 560                         u16 out_mb[MAX_IOCB_MB_REG];    /* to FW */
 561                         void *out, *in;
 562                         dma_addr_t out_dma, in_dma;
 563                         struct completion comp;
 564                         int rc;
 565                 } mbx;
 566                 struct {
 567                         struct imm_ntfy_from_isp *ntfy;
 568                 } nack;
 569                 struct {
 570                         __le16 comp_status;
 571                         __le16 rsp_pyld_len;
 572                         uint8_t aen_op;
 573                         void *desc;
 574
 575                         /* These are only used with ls4 requests */
 576                         int cmd_len;
 577                         int rsp_len;
 578                         dma_addr_t cmd_dma;
 579                         dma_addr_t rsp_dma;
 580                         enum nvmefc_fcp_datadir dir;
 581                         uint32_t dl;
 582                         uint32_t timeout_sec;
 583                         struct  list_head   entry;
 584                 } nvme;
 585                 struct {
 586                         u16 cmd;
 587                         u16 vp_index;
 588                 } ctrlvp;
 589         } u;
 590
 591         struct timer_list timer;
 592         void (*timeout)(void *);
 593 };
 594
 595 /* Values for srb_ctx type */
 596 #define SRB_LOGIN_CMD   1
 597 #define SRB_LOGOUT_CMD  2
 598 #define SRB_ELS_CMD_RPT 3
 599 #define SRB_ELS_CMD_HST 4
 600 #define SRB_CT_CMD      5
 601 #define SRB_ADISC_CMD   6
 602 #define SRB_TM_CMD      7
 603 #define SRB_SCSI_CMD    8
 604 #define SRB_BIDI_CMD    9
 605 #define SRB_FXIOCB_DCMD 10
 606 #define SRB_FXIOCB_BCMD 11
 607 #define SRB_ABT_CMD     12
 608 #define SRB_ELS_DCMD    13
 609 #define SRB_MB_IOCB     14
 610 #define SRB_CT_PTHRU_CMD 15
 611 #define SRB_NACK_PLOGI  16
 612 #define SRB_NACK_PRLI   17
 613 #define SRB_NACK_LOGO   18
 614 #define SRB_NVME_CMD    19
 615 #define SRB_NVME_LS     20
 616 #define SRB_PRLI_CMD    21
 617 #define SRB_CTRL_VP     22
 618 #define SRB_PRLO_CMD    23
 619
 620 enum {
 621         TYPE_SRB,
 622         TYPE_TGT_CMD,
 623         TYPE_TGT_TMCMD,         /* task management */
 624 };
 625
 626 typedef struct srb {
 627         /*
 628          * Do not move cmd_type field, it needs to
 629          * line up with qla_tgt_cmd->cmd_type
 630          */
 631         uint8_t cmd_type;
 632         uint8_t pad[3];
 633         struct kref cmd_kref;   /* need to migrate ref_count over to this */
 634         void *priv;
 635         wait_queue_head_t nvme_ls_waitq;
 636         struct fc_port *fcport;
 637         struct scsi_qla_host *vha;
 638         unsigned int start_timer:1;
 639
 640         uint32_t handle;
 641         uint16_t flags;
 642         uint16_t type;
 643         const char *name;
 644         int iocbs;
 645         struct qla_qpair *qpair;
 646         struct srb *cmd_sp;
 647         struct list_head elem;
 648         u32 gen1;       /* scratch */
 649         u32 gen2;       /* scratch */
 650         int rc;
 651         int retry_count;
 652         struct completion *comp;
 653         union {
 654                 struct srb_iocb iocb_cmd;
 655                 struct bsg_job *bsg_job;
 656                 struct srb_cmd scmd;
 657         } u;
 658         /*
 659          * Report completion status @res and call sp_put(@sp). @res is
 660          * an NVMe status code, a SCSI result (e.g. DID_OK << 16) or a
 661          * QLA_* status value.
 662          */
 663         void (*done)(struct srb *sp, int res);
 664         /* Stop the timer and free @sp. Only used by the FCP code. */
 665         void (*free)(struct srb *sp);
 666         /*
 667          * Call nvme_private->fd->done() and free @sp. Only used by the NVMe
 668          * code.
 669          */
 670         void (*put_fn)(struct kref *kref);
 671 } srb_t;
 672
 673 #define GET_CMD_SP(sp) (sp->u.scmd.cmd)
 674
 675 #define GET_CMD_SENSE_LEN(sp) \
 676         (sp->u.scmd.request_sense_length)
 677 #define SET_CMD_SENSE_LEN(sp, len) \
 678         (sp->u.scmd.request_sense_length = len)
 679 #define GET_CMD_SENSE_PTR(sp) \
 680         (sp->u.scmd.request_sense_ptr)
 681 #define SET_CMD_SENSE_PTR(sp, ptr) \
 682         (sp->u.scmd.request_sense_ptr = ptr)
 683 #define GET_FW_SENSE_LEN(sp) \
 684         (sp->u.scmd.fw_sense_length)
 685 #define SET_FW_SENSE_LEN(sp, len) \
 686         (sp->u.scmd.fw_sense_length = len)
 687
 688 struct msg_echo_lb {
 689         dma_addr_t send_dma;
 690         dma_addr_t rcv_dma;
 691         uint16_t req_sg_cnt;
 692         uint16_t rsp_sg_cnt;
 693         uint16_t options;
 694         uint32_t transfer_size;
 695         uint32_t iteration_count;
 696 };
 697
 698 /*
 699  * ISP I/O Register Set structure definitions.
 700  */
 701 struct device_reg_2xxx {
 702         __le16  flash_address;  /* Flash BIOS address */
 703         __le16  flash_data;             /* Flash BIOS data */
 704         __le16  unused_1[1];            /* Gap */
 705         __le16  ctrl_status;            /* Control/Status */
 706 #define CSR_FLASH_64K_BANK      BIT_3   /* Flash upper 64K bank select */
 707 #define CSR_FLASH_ENABLE        BIT_1   /* Flash BIOS Read/Write enable */
 708 #define CSR_ISP_SOFT_RESET      BIT_0   /* ISP soft reset */
 709
 710         __le16  ictrl;                  /* Interrupt control */
 711 #define ICR_EN_INT              BIT_15  /* ISP enable interrupts. */
 712 #define ICR_EN_RISC             BIT_3   /* ISP enable RISC interrupts. */
 713
 714         __le16  istatus;                /* Interrupt status */
 715 #define ISR_RISC_INT            BIT_3   /* RISC interrupt */
 716
 717         __le16  semaphore;              /* Semaphore */
 718         __le16  nvram;                  /* NVRAM register. */
 719 #define NVR_DESELECT            0
 720 #define NVR_BUSY                BIT_15
 721 #define NVR_WRT_ENABLE          BIT_14  /* Write enable */
 722 #define NVR_PR_ENABLE           BIT_13  /* Protection register enable */
 723 #define NVR_DATA_IN             BIT_3
 724 #define NVR_DATA_OUT            BIT_2
 725 #define NVR_SELECT              BIT_1
 726 #define NVR_CLOCK               BIT_0
 727
 728 #define NVR_WAIT_CNT            20000
 729
 730         union {
 731                 struct {
 732                         __le16  mailbox0;
 733                         __le16  mailbox1;
 734                         __le16  mailbox2;
 735                         __le16  mailbox3;
 736                         __le16  mailbox4;
 737                         __le16  mailbox5;
 738                         __le16  mailbox6;
 739                         __le16  mailbox7;
 740                         __le16  unused_2[59];   /* Gap */
 741                 } __attribute__((packed)) isp2100;
 742                 struct {
 743                                                 /* Request Queue */
 744                         __le16  req_q_in;       /*  In-Pointer */
 745                         __le16  req_q_out;      /*  Out-Pointer */
 746                                                 /* Response Queue */
 747                         __le16  rsp_q_in;       /*  In-Pointer */
 748                         __le16  rsp_q_out;      /*  Out-Pointer */
 749
 750                                                 /* RISC to Host Status */
 751                         __le32  host_status;
 752 #define HSR_RISC_INT            BIT_15  /* RISC interrupt */
 753 #define HSR_RISC_PAUSED         BIT_8   /* RISC Paused */
 754
 755                                         /* Host to Host Semaphore */
 756                         __le16  host_semaphore;
 757                         __le16  unused_3[17];   /* Gap */
 758                         __le16  mailbox0;
 759                         __le16  mailbox1;
 760                         __le16  mailbox2;
 761                         __le16  mailbox3;
 762                         __le16  mailbox4;
 763                         __le16  mailbox5;
 764                         __le16  mailbox6;
 765                         __le16  mailbox7;
 766                         __le16  mailbox8;
 767                         __le16  mailbox9;
 768                         __le16  mailbox10;
 769                         __le16  mailbox11;
 770                         __le16  mailbox12;
 771                         __le16  mailbox13;
 772                         __le16  mailbox14;
 773                         __le16  mailbox15;
 774                         __le16  mailbox16;
 775                         __le16  mailbox17;
 776                         __le16  mailbox18;
 777                         __le16  mailbox19;
 778                         __le16  mailbox20;
 779                         __le16  mailbox21;
 780                         __le16  mailbox22;
 781                         __le16  mailbox23;
 782                         __le16  mailbox24;
 783                         __le16  mailbox25;
 784                         __le16  mailbox26;
 785                         __le16  mailbox27;
 786                         __le16  mailbox28;
 787                         __le16  mailbox29;
 788                         __le16  mailbox30;
 789                         __le16  mailbox31;
 790                         __le16  fb_cmd;
 791                         __le16  unused_4[10];   /* Gap */
 792                 } __attribute__((packed)) isp2300;
 793         } u;
 794
 795         __le16  fpm_diag_config;
 796         __le16  unused_5[0x4];          /* Gap */
 797         __le16  risc_hw;
 798         __le16  unused_5_1;             /* Gap */
 799         __le16  pcr;                    /* Processor Control Register. */
 800         __le16  unused_6[0x5];          /* Gap */
 801         __le16  mctr;                   /* Memory Configuration and Timing. */
 802         __le16  unused_7[0x3];          /* Gap */
 803         __le16  fb_cmd_2100;            /* Unused on 23XX */
 804         __le16  unused_8[0x3];          /* Gap */
 805         __le16  hccr;                   /* Host command & control register. */
 806 #define HCCR_HOST_INT           BIT_7   /* Host interrupt bit */
 807 #define HCCR_RISC_PAUSE         BIT_5   /* Pause mode bit */
 808                                         /* HCCR commands */
 809 #define HCCR_RESET_RISC         0x1000  /* Reset RISC */
 810 #define HCCR_PAUSE_RISC         0x2000  /* Pause RISC */
 811 #define HCCR_RELEASE_RISC       0x3000  /* Release RISC from reset. */
 812 #define HCCR_SET_HOST_INT       0x5000  /* Set host interrupt */
 813 #define HCCR_CLR_HOST_INT       0x6000  /* Clear HOST interrupt */
 814 #define HCCR_CLR_RISC_INT       0x7000  /* Clear RISC interrupt */
 815 #define HCCR_DISABLE_PARITY_PAUSE 0x4001 /* Disable parity error RISC pause. */
 816 #define HCCR_ENABLE_PARITY      0xA000  /* Enable PARITY interrupt */
 817
 818         __le16  unused_9[5];            /* Gap */
 819         __le16  gpiod;                  /* GPIO Data register. */
 820         __le16  gpioe;                  /* GPIO Enable register. */
 821 #define GPIO_LED_MASK                   0x00C0
 822 #define GPIO_LED_GREEN_OFF_AMBER_OFF    0x0000
 823 #define GPIO_LED_GREEN_ON_AMBER_OFF     0x0040
 824 #define GPIO_LED_GREEN_OFF_AMBER_ON     0x0080
 825 #define GPIO_LED_GREEN_ON_AMBER_ON      0x00C0
 826 #define GPIO_LED_ALL_OFF                0x0000
 827 #define GPIO_LED_RED_ON_OTHER_OFF       0x0001  /* isp2322 */
 828 #define GPIO_LED_RGA_ON                 0x00C1  /* isp2322: red green amber */
 829
 830         union {
 831                 struct {
 832                         __le16  unused_10[8];   /* Gap */
 833                         __le16  mailbox8;
 834                         __le16  mailbox9;
 835                         __le16  mailbox10;
 836                         __le16  mailbox11;
 837                         __le16  mailbox12;
 838                         __le16  mailbox13;
 839                         __le16  mailbox14;
 840                         __le16  mailbox15;
 841                         __le16  mailbox16;
 842                         __le16  mailbox17;
 843                         __le16  mailbox18;
 844                         __le16  mailbox19;
 845                         __le16  mailbox20;
 846                         __le16  mailbox21;
 847                         __le16  mailbox22;
 848                         __le16  mailbox23;      /* Also probe reg. */
 849                 } __attribute__((packed)) isp2200;
 850         } u_end;
 851 };
 852
 853 struct device_reg_25xxmq {
 854         __le32  req_q_in;
 855         __le32  req_q_out;
 856         __le32  rsp_q_in;
 857         __le32  rsp_q_out;
 858         __le32  atio_q_in;
 859         __le32  atio_q_out;
 860 };
 861
 862
 863 struct device_reg_fx00 {
 864         __le32  mailbox0;               /* 00 */
 865         __le32  mailbox1;               /* 04 */
 866         __le32  mailbox2;               /* 08 */
 867         __le32  mailbox3;               /* 0C */
 868         __le32  mailbox4;               /* 10 */
 869         __le32  mailbox5;               /* 14 */
 870         __le32  mailbox6;               /* 18 */
 871         __le32  mailbox7;               /* 1C */
 872         __le32  mailbox8;               /* 20 */
 873         __le32  mailbox9;               /* 24 */
 874         __le32  mailbox10;              /* 28 */
 875         __le32  mailbox11;
 876         __le32  mailbox12;
 877         __le32  mailbox13;
 878         __le32  mailbox14;
 879         __le32  mailbox15;
 880         __le32  mailbox16;
 881         __le32  mailbox17;
 882         __le32  mailbox18;
 883         __le32  mailbox19;
 884         __le32  mailbox20;
 885         __le32  mailbox21;
 886         __le32  mailbox22;
 887         __le32  mailbox23;
 888         __le32  mailbox24;
 889         __le32  mailbox25;
 890         __le32  mailbox26;
 891         __le32  mailbox27;
 892         __le32  mailbox28;
 893         __le32  mailbox29;
 894         __le32  mailbox30;
 895         __le32  mailbox31;
 896         __le32  aenmailbox0;
 897         __le32  aenmailbox1;
 898         __le32  aenmailbox2;
 899         __le32  aenmailbox3;
 900         __le32  aenmailbox4;
 901         __le32  aenmailbox5;
 902         __le32  aenmailbox6;
 903         __le32  aenmailbox7;
 904         /* Request Queue. */
 905         __le32  req_q_in;               /* A0 - Request Queue In-Pointer */
 906         __le32  req_q_out;              /* A4 - Request Queue Out-Pointer */
 907         /* Response Queue. */
 908         __le32  rsp_q_in;               /* A8 - Response Queue In-Pointer */
 909         __le32  rsp_q_out;              /* AC - Response Queue Out-Pointer */
 910         /* Init values shadowed on FW Up Event */
 911         __le32  initval0;               /* B0 */
 912         __le32  initval1;               /* B4 */
 913         __le32  initval2;               /* B8 */
 914         __le32  initval3;               /* BC */
 915         __le32  initval4;               /* C0 */
 916         __le32  initval5;               /* C4 */
 917         __le32  initval6;               /* C8 */
 918         __le32  initval7;               /* CC */
 919         __le32  fwheartbeat;            /* D0 */
 920         __le32  pseudoaen;              /* D4 */
 921 };
 922
 923
 924
 925 typedef union {
 926                 struct device_reg_2xxx isp;
 927                 struct device_reg_24xx isp24;
 928                 struct device_reg_25xxmq isp25mq;
 929                 struct device_reg_82xx isp82;
 930                 struct device_reg_fx00 ispfx00;
 931 } __iomem device_reg_t;
 932
 933 #define ISP_REQ_Q_IN(ha, reg) \
 934         (IS_QLA2100(ha) || IS_QLA2200(ha) ? \
 935          &(reg)->u.isp2100.mailbox4 : \
 936          &(reg)->u.isp2300.req_q_in)
 937 #define ISP_REQ_Q_OUT(ha, reg) \
 938         (IS_QLA2100(ha) || IS_QLA2200(ha) ? \
 939          &(reg)->u.isp2100.mailbox4 : \
 940          &(reg)->u.isp2300.req_q_out)
 941 #define ISP_RSP_Q_IN(ha, reg) \
 942         (IS_QLA2100(ha) || IS_QLA2200(ha) ? \
 943          &(reg)->u.isp2100.mailbox5 : \
 944          &(reg)->u.isp2300.rsp_q_in)
 945 #define ISP_RSP_Q_OUT(ha, reg) \
 946         (IS_QLA2100(ha) || IS_QLA2200(ha) ? \
 947          &(reg)->u.isp2100.mailbox5 : \
 948          &(reg)->u.isp2300.rsp_q_out)
 949
 950 #define ISP_ATIO_Q_IN(vha) (vha->hw->tgt.atio_q_in)
 951 #define ISP_ATIO_Q_OUT(vha) (vha->hw->tgt.atio_q_out)
 952
 953 #define MAILBOX_REG(ha, reg, num) \
 954         (IS_QLA2100(ha) || IS_QLA2200(ha) ? \
 955          (num < 8 ? \
 956           &(reg)->u.isp2100.mailbox0 + (num) : \
 957           &(reg)->u_end.isp2200.mailbox8 + (num) - 8) : \
 958          &(reg)->u.isp2300.mailbox0 + (num))
 959 #define RD_MAILBOX_REG(ha, reg, num) \
 960         rd_reg_word(MAILBOX_REG(ha, reg, num))
 961 #define WRT_MAILBOX_REG(ha, reg, num, data) \
 962         wrt_reg_word(MAILBOX_REG(ha, reg, num), data)
 963
 964 #define FB_CMD_REG(ha, reg) \
 965         (IS_QLA2100(ha) || IS_QLA2200(ha) ? \
 966          &(reg)->fb_cmd_2100 : \
 967          &(reg)->u.isp2300.fb_cmd)
 968 #define RD_FB_CMD_REG(ha, reg) \
 969         rd_reg_word(FB_CMD_REG(ha, reg))
 970 #define WRT_FB_CMD_REG(ha, reg, data) \
 971         wrt_reg_word(FB_CMD_REG(ha, reg), data)
 972
 973 typedef struct {
 974         uint32_t        out_mb;         /* outbound from driver */
 975         uint32_t        in_mb;                  /* Incoming from RISC */
 976         uint16_t        mb[MAILBOX_REGISTER_COUNT];
 977         long            buf_size;
 978         void            *bufp;
 979         uint32_t        tov;
 980         uint8_t         flags;
 981 #define MBX_DMA_IN      BIT_0
 982 #define MBX_DMA_OUT     BIT_1
 983 #define IOCTL_CMD       BIT_2
 984 } mbx_cmd_t;
 985
 986 struct mbx_cmd_32 {
 987         uint32_t        out_mb;         /* outbound from driver */
 988         uint32_t        in_mb;                  /* Incoming from RISC */
 989         uint32_t        mb[MAILBOX_REGISTER_COUNT];
 990         long            buf_size;
 991         void            *bufp;
 992         uint32_t        tov;
 993         uint8_t         flags;
 994 #define MBX_DMA_IN      BIT_0
 995 #define MBX_DMA_OUT     BIT_1
 996 #define IOCTL_CMD       BIT_2
 997 };
 998
 999
1000 #define MBX_TOV_SECONDS 30
1001
1002 /*
1003  *  ISP product identification definitions in mailboxes after reset.
1004  */
1005 #define PROD_ID_1               0x4953
1006 #define PROD_ID_2               0x0000
1007 #define PROD_ID_2a              0x5020
1008 #define PROD_ID_3               0x2020
1009
1010 /*
1011  * ISP mailbox Self-Test status codes
1012  */
1013 #define MBS_FRM_ALIVE           0       /* Firmware Alive. */
1014 #define MBS_CHKSUM_ERR          1       /* Checksum Error. */
1015 #define MBS_BUSY                4       /* Busy. */
1016
1017 /*
1018  * ISP mailbox command complete status codes
1019  */
1020 #define MBS_COMMAND_COMPLETE            0x4000
1021 #define MBS_INVALID_COMMAND             0x4001
1022 #define MBS_HOST_INTERFACE_ERROR        0x4002
1023 #define MBS_TEST_FAILED                 0x4003
1024 #define MBS_COMMAND_ERROR               0x4005
1025 #define MBS_COMMAND_PARAMETER_ERROR     0x4006
1026 #define MBS_PORT_ID_USED                0x4007
1027 #define MBS_LOOP_ID_USED                0x4008
1028 #define MBS_ALL_IDS_IN_USE              0x4009
1029 #define MBS_NOT_LOGGED_IN               0x400A
1030 #define MBS_LINK_DOWN_ERROR             0x400B
1031 #define MBS_DIAG_ECHO_TEST_ERROR        0x400C
1032
1033 static inline bool qla2xxx_is_valid_mbs(unsigned int mbs)
1034 {
1035         return MBS_COMMAND_COMPLETE <= mbs && mbs <= MBS_DIAG_ECHO_TEST_ERROR;
1036 }
1037
1038 /*
1039  * ISP mailbox asynchronous event status codes
1040  */
1041 #define MBA_ASYNC_EVENT         0x8000  /* Asynchronous event. */
1042 #define MBA_RESET               0x8001  /* Reset Detected. */
1043 #define MBA_SYSTEM_ERR          0x8002  /* System Error. */
1044 #define MBA_REQ_TRANSFER_ERR    0x8003  /* Request Transfer Error. */
1045 #define MBA_RSP_TRANSFER_ERR    0x8004  /* Response Transfer Error. */
1046 #define MBA_WAKEUP_THRES        0x8005  /* Request Queue Wake-up. */
1047 #define MBA_LIP_OCCURRED        0x8010  /* Loop Initialization Procedure */
1048                                         /* occurred. */
1049 #define MBA_LOOP_UP             0x8011  /* FC Loop UP. */
1050 #define MBA_LOOP_DOWN           0x8012  /* FC Loop Down. */
1051 #define MBA_LIP_RESET           0x8013  /* LIP reset occurred. */
1052 #define MBA_PORT_UPDATE         0x8014  /* Port Database update. */
1053 #define MBA_RSCN_UPDATE         0x8015  /* Register State Chg Notification. */
1054 #define MBA_LIP_F8              0x8016  /* Received a LIP F8. */
1055 #define MBA_LOOP_INIT_ERR       0x8017  /* Loop Initialization Error. */
1056 #define MBA_FABRIC_AUTH_REQ     0x801b  /* Fabric Authentication Required. */
1057 #define MBA_CONGN_NOTI_RECV     0x801e  /* Congestion Notification Received */
1058 #define MBA_SCSI_COMPLETION     0x8020  /* SCSI Command Complete. */
1059 #define MBA_CTIO_COMPLETION     0x8021  /* CTIO Complete. */
1060 #define MBA_IP_COMPLETION       0x8022  /* IP Transmit Command Complete. */
1061 #define MBA_IP_RECEIVE          0x8023  /* IP Received. */
1062 #define MBA_IP_BROADCAST        0x8024  /* IP Broadcast Received. */
1063 #define MBA_IP_LOW_WATER_MARK   0x8025  /* IP Low Water Mark reached. */
1064 #define MBA_IP_RCV_BUFFER_EMPTY 0x8026  /* IP receive buffer queue empty. */
1065 #define MBA_IP_HDR_DATA_SPLIT   0x8027  /* IP header/data splitting feature */
1066                                         /* used. */
1067 #define MBA_TRACE_NOTIFICATION  0x8028  /* Trace/Diagnostic notification. */
1068 #define MBA_POINT_TO_POINT      0x8030  /* Point to point mode. */
1069 #define MBA_CMPLT_1_16BIT       0x8031  /* Completion 1 16bit IOSB. */
1070 #define MBA_CMPLT_2_16BIT       0x8032  /* Completion 2 16bit IOSB. */
1071 #define MBA_CMPLT_3_16BIT       0x8033  /* Completion 3 16bit IOSB. */
1072 #define MBA_CMPLT_4_16BIT       0x8034  /* Completion 4 16bit IOSB. */
1073 #define MBA_CMPLT_5_16BIT       0x8035  /* Completion 5 16bit IOSB. */
1074 #define MBA_CHG_IN_CONNECTION   0x8036  /* Change in connection mode. */
1075 #define MBA_RIO_RESPONSE        0x8040  /* RIO response queue update. */
1076 #define MBA_ZIO_RESPONSE        0x8040  /* ZIO response queue update. */
1077 #define MBA_CMPLT_2_32BIT       0x8042  /* Completion 2 32bit IOSB. */
1078 #define MBA_BYPASS_NOTIFICATION 0x8043  /* Auto bypass notification. */
1079 #define MBA_DISCARD_RND_FRAME   0x8048  /* discard RND frame due to error. */
1080 #define MBA_REJECTED_FCP_CMD    0x8049  /* rejected FCP_CMD. */
1081 #define MBA_FW_NOT_STARTED      0x8050  /* Firmware not started */
1082 #define MBA_FW_STARTING         0x8051  /* Firmware starting */
1083 #define MBA_FW_RESTART_CMPLT    0x8060  /* Firmware restart complete */
1084 #define MBA_INIT_REQUIRED       0x8061  /* Initialization required */
1085 #define MBA_SHUTDOWN_REQUESTED  0x8062  /* Shutdown Requested */
1086 #define MBA_TEMPERATURE_ALERT   0x8070  /* Temperature Alert */
1087 #define MBA_DPORT_DIAGNOSTICS   0x8080  /* D-port Diagnostics */
1088 #define MBA_TRANS_INSERT        0x8130  /* Transceiver Insertion */
1089 #define MBA_TRANS_REMOVE        0x8131  /* Transceiver Removal */
1090 #define MBA_FW_INIT_FAILURE     0x8401  /* Firmware initialization failure */
1091 #define MBA_MIRROR_LUN_CHANGE   0x8402  /* Mirror LUN State Change
1092                                            Notification */
1093 #define MBA_FW_POLL_STATE       0x8600  /* Firmware in poll diagnostic state */
1094 #define MBA_FW_RESET_FCT        0x8502  /* Firmware reset factory defaults */
1095 #define MBA_FW_INIT_INPROGRESS  0x8500  /* Firmware boot in progress */
1096 /* 83XX FCoE specific */
1097 #define MBA_IDC_AEN             0x8200  /* FCoE: NIC Core state change AEN */
1098
1099 /* Interrupt type codes */
1100 #define INTR_ROM_MB_SUCCESS             0x1
1101 #define INTR_ROM_MB_FAILED              0x2
1102 #define INTR_MB_SUCCESS                 0x10
1103 #define INTR_MB_FAILED                  0x11
1104 #define INTR_ASYNC_EVENT                0x12
1105 #define INTR_RSP_QUE_UPDATE             0x13
1106 #define INTR_RSP_QUE_UPDATE_83XX        0x14
1107 #define INTR_ATIO_QUE_UPDATE            0x1C
1108 #define INTR_ATIO_RSP_QUE_UPDATE        0x1D
1109 #define INTR_ATIO_QUE_UPDATE_27XX       0x1E
1110
1111 /* ISP mailbox loopback echo diagnostic error code */
1112 #define MBS_LB_RESET    0x17
1113 /*
1114  * Firmware options 1, 2, 3.
1115  */
1116 #define FO1_AE_ON_LIPF8                 BIT_0
1117 #define FO1_AE_ALL_LIP_RESET            BIT_1
1118 #define FO1_CTIO_RETRY                  BIT_3
1119 #define FO1_DISABLE_LIP_F7_SW           BIT_4
1120 #define FO1_DISABLE_100MS_LOS_WAIT      BIT_5
1121 #define FO1_DISABLE_GPIO6_7             BIT_6   /* LED bits */
1122 #define FO1_AE_ON_LOOP_INIT_ERR         BIT_7
1123 #define FO1_SET_EMPHASIS_SWING          BIT_8
1124 #define FO1_AE_AUTO_BYPASS              BIT_9
1125 #define FO1_ENABLE_PURE_IOCB            BIT_10
1126 #define FO1_AE_PLOGI_RJT                BIT_11
1127 #define FO1_ENABLE_ABORT_SEQUENCE       BIT_12
1128 #define FO1_AE_QUEUE_FULL               BIT_13
1129
1130 #define FO2_ENABLE_ATIO_TYPE_3          BIT_0
1131 #define FO2_REV_LOOPBACK                BIT_1
1132
1133 #define FO3_ENABLE_EMERG_IOCB           BIT_0
1134 #define FO3_AE_RND_ERROR                BIT_1
1135
1136 /* 24XX additional firmware options */
1137 #define ADD_FO_COUNT                    3
1138 #define ADD_FO1_DISABLE_GPIO_LED_CTRL   BIT_6   /* LED bits */
1139 #define ADD_FO1_ENABLE_PUREX_IOCB       BIT_10
1140
1141 #define ADD_FO2_ENABLE_SEL_CLS2         BIT_5
1142
1143 #define ADD_FO3_NO_ABT_ON_LINK_DOWN     BIT_14
1144
1145 /*
1146  * ISP mailbox commands
1147  */
1148 #define MBC_LOAD_RAM                    1       /* Load RAM. */
1149 #define MBC_EXECUTE_FIRMWARE            2       /* Execute firmware. */
1150 #define MBC_READ_RAM_WORD               5       /* Read RAM word. */
1151 #define MBC_MAILBOX_REGISTER_TEST       6       /* Wrap incoming mailboxes */
1152 #define MBC_VERIFY_CHECKSUM             7       /* Verify checksum. */
1153 #define MBC_GET_FIRMWARE_VERSION        8       /* Get firmware revision. */
1154 #define MBC_LOAD_RISC_RAM               9       /* Load RAM command. */
1155 #define MBC_DUMP_RISC_RAM               0xa     /* Dump RAM command. */
1156 #define MBC_SECURE_FLASH_UPDATE         0xa     /* Secure Flash Update(28xx) */
1157 #define MBC_LOAD_RISC_RAM_EXTENDED      0xb     /* Load RAM extended. */
1158 #define MBC_DUMP_RISC_RAM_EXTENDED      0xc     /* Dump RAM extended. */
1159 #define MBC_WRITE_RAM_WORD_EXTENDED     0xd     /* Write RAM word extended */
1160 #define MBC_READ_RAM_EXTENDED           0xf     /* Read RAM extended. */
1161 #define MBC_IOCB_COMMAND                0x12    /* Execute IOCB command. */
1162 #define MBC_STOP_FIRMWARE               0x14    /* Stop firmware. */
1163 #define MBC_ABORT_COMMAND               0x15    /* Abort IOCB command. */
1164 #define MBC_ABORT_DEVICE                0x16    /* Abort device (ID/LUN). */
1165 #define MBC_ABORT_TARGET                0x17    /* Abort target (ID). */
1166 #define MBC_RESET                       0x18    /* Reset. */
1167 #define MBC_GET_ADAPTER_LOOP_ID         0x20    /* Get loop id of ISP2200. */
1168 #define MBC_GET_SET_ZIO_THRESHOLD       0x21    /* Get/SET ZIO THRESHOLD. */
1169 #define MBC_GET_RETRY_COUNT             0x22    /* Get f/w retry cnt/delay. */
1170 #define MBC_DISABLE_VI                  0x24    /* Disable VI operation. */
1171 #define MBC_ENABLE_VI                   0x25    /* Enable VI operation. */
1172 #define MBC_GET_FIRMWARE_OPTION         0x28    /* Get Firmware Options. */
1173 #define MBC_GET_MEM_OFFLOAD_CNTRL_STAT  0x34    /* Memory Offload ctrl/Stat*/
1174 #define MBC_SET_FIRMWARE_OPTION         0x38    /* Set Firmware Options. */
1175 #define MBC_SET_GET_FC_LED_CONFIG       0x3b    /* Set/Get FC LED config */
1176 #define MBC_LOOP_PORT_BYPASS            0x40    /* Loop Port Bypass. */
1177 #define MBC_LOOP_PORT_ENABLE            0x41    /* Loop Port Enable. */
1178 #define MBC_GET_RESOURCE_COUNTS         0x42    /* Get Resource Counts. */
1179 #define MBC_NON_PARTICIPATE             0x43    /* Non-Participating Mode. */
1180 #define MBC_DIAGNOSTIC_ECHO             0x44    /* Diagnostic echo. */
1181 #define MBC_DIAGNOSTIC_LOOP_BACK        0x45    /* Diagnostic loop back. */
1182 #define MBC_ONLINE_SELF_TEST            0x46    /* Online self-test. */
1183 #define MBC_ENHANCED_GET_PORT_DATABASE  0x47    /* Get port database + login */
1184 #define MBC_CONFIGURE_VF                0x4b    /* Configure VFs */
1185 #define MBC_RESET_LINK_STATUS           0x52    /* Reset Link Error Status */
1186 #define MBC_IOCB_COMMAND_A64            0x54    /* Execute IOCB command (64) */
1187 #define MBC_PORT_LOGOUT                 0x56    /* Port Logout request */
1188 #define MBC_SEND_RNID_ELS               0x57    /* Send RNID ELS request */
1189 #define MBC_SET_RNID_PARAMS             0x59    /* Set RNID parameters */
1190 #define MBC_GET_RNID_PARAMS             0x5a    /* Get RNID parameters */
1191 #define MBC_DATA_RATE                   0x5d    /* Data Rate */
1192 #define MBC_INITIALIZE_FIRMWARE         0x60    /* Initialize firmware */
1193 #define MBC_INITIATE_LIP                0x62    /* Initiate Loop */
1194                                                 /* Initialization Procedure */
1195 #define MBC_GET_FC_AL_POSITION_MAP      0x63    /* Get FC_AL Position Map. */
1196 #define MBC_GET_PORT_DATABASE           0x64    /* Get Port Database. */
1197 #define MBC_CLEAR_ACA                   0x65    /* Clear ACA. */
1198 #define MBC_TARGET_RESET                0x66    /* Target Reset. */
1199 #define MBC_CLEAR_TASK_SET              0x67    /* Clear Task Set. */
1200 #define MBC_ABORT_TASK_SET              0x68    /* Abort Task Set. */
1201 #define MBC_GET_FIRMWARE_STATE          0x69    /* Get firmware state. */
1202 #define MBC_GET_PORT_NAME               0x6a    /* Get port name. */
1203 #define MBC_GET_LINK_STATUS             0x6b    /* Get port link status. */
1204 #define MBC_LIP_RESET                   0x6c    /* LIP reset. */
1205 #define MBC_SEND_SNS_COMMAND            0x6e    /* Send Simple Name Server */
1206                                                 /* commandd. */
1207 #define MBC_LOGIN_FABRIC_PORT           0x6f    /* Login fabric port. */
1208 #define MBC_SEND_CHANGE_REQUEST         0x70    /* Send Change Request. */
1209 #define MBC_LOGOUT_FABRIC_PORT          0x71    /* Logout fabric port. */
1210 #define MBC_LIP_FULL_LOGIN              0x72    /* Full login LIP. */
1211 #define MBC_LOGIN_LOOP_PORT             0x74    /* Login Loop Port. */
1212 #define MBC_PORT_NODE_NAME_LIST         0x75    /* Get port/node name list. */
1213 #define MBC_INITIALIZE_RECEIVE_QUEUE    0x77    /* Initialize receive queue */
1214 #define MBC_UNLOAD_IP                   0x79    /* Shutdown IP */
1215 #define MBC_GET_ID_LIST                 0x7C    /* Get Port ID list. */
1216 #define MBC_SEND_LFA_COMMAND            0x7D    /* Send Loop Fabric Address */
1217 #define MBC_LUN_RESET                   0x7E    /* Send LUN reset */
1218
1219 /*
1220  * all the Mt. Rainier mailbox command codes that clash with FC/FCoE ones
1221  * should be defined with MBC_MR_*
1222  */
1223 #define MBC_MR_DRV_SHUTDOWN             0x6A
1224
1225 /*
1226  * ISP24xx mailbox commands
1227  */
1228 #define MBC_WRITE_SERDES                0x3     /* Write serdes word. */
1229 #define MBC_READ_SERDES                 0x4     /* Read serdes word. */
1230 #define MBC_LOAD_DUMP_MPI_RAM           0x5     /* Load/Dump MPI RAM. */
1231 #define MBC_SERDES_PARAMS               0x10    /* Serdes Tx Parameters. */
1232 #define MBC_GET_IOCB_STATUS             0x12    /* Get IOCB status command. */
1233 #define MBC_PORT_PARAMS                 0x1A    /* Port iDMA Parameters. */
1234 #define MBC_GET_TIMEOUT_PARAMS          0x22    /* Get FW timeouts. */
1235 #define MBC_TRACE_CONTROL               0x27    /* Trace control command. */
1236 #define MBC_GEN_SYSTEM_ERROR            0x2a    /* Generate System Error. */
1237 #define MBC_WRITE_SFP                   0x30    /* Write SFP Data. */
1238 #define MBC_READ_SFP                    0x31    /* Read SFP Data. */
1239 #define MBC_SET_TIMEOUT_PARAMS          0x32    /* Set FW timeouts. */
1240 #define MBC_DPORT_DIAGNOSTICS           0x47    /* D-Port Diagnostics */
1241 #define MBC_MID_INITIALIZE_FIRMWARE     0x48    /* MID Initialize firmware. */
1242 #define MBC_MID_GET_VP_DATABASE         0x49    /* MID Get VP Database. */
1243 #define MBC_MID_GET_VP_ENTRY            0x4a    /* MID Get VP Entry. */
1244 #define MBC_HOST_MEMORY_COPY            0x53    /* Host Memory Copy. */
1245 #define MBC_SEND_RNFT_ELS               0x5e    /* Send RNFT ELS request */
1246 #define MBC_GET_LINK_PRIV_STATS         0x6d    /* Get link & private data. */
1247 #define MBC_LINK_INITIALIZATION         0x72    /* Do link initialization. */
1248 #define MBC_SET_VENDOR_ID               0x76    /* Set Vendor ID. */
1249 #define MBC_PORT_RESET                  0x120   /* Port Reset */
1250 #define MBC_SET_PORT_CONFIG             0x122   /* Set port configuration */
1251 #define MBC_GET_PORT_CONFIG             0x123   /* Get port configuration */
1252
1253 /*
1254  * ISP81xx mailbox commands
1255  */
1256 #define MBC_WRITE_MPI_REGISTER          0x01    /* Write MPI Register. */
1257
1258 /*
1259  * ISP8044 mailbox commands
1260  */
1261 #define MBC_SET_GET_ETH_SERDES_REG      0x150
1262 #define HCS_WRITE_SERDES                0x3
1263 #define HCS_READ_SERDES                 0x4
1264
1265 /* Firmware return data sizes */
1266 #define FCAL_MAP_SIZE   128
1267
1268 /* Mailbox bit definitions for out_mb and in_mb */
1269 #define MBX_31          BIT_31
1270 #define MBX_30          BIT_30
1271 #define MBX_29          BIT_29
1272 #define MBX_28          BIT_28
1273 #define MBX_27          BIT_27
1274 #define MBX_26          BIT_26
1275 #define MBX_25          BIT_25
1276 #define MBX_24          BIT_24
1277 #define MBX_23          BIT_23
1278 #define MBX_22          BIT_22
1279 #define MBX_21          BIT_21
1280 #define MBX_20          BIT_20
1281 #define MBX_19          BIT_19
1282 #define MBX_18          BIT_18
1283 #define MBX_17          BIT_17
1284 #define MBX_16          BIT_16
1285 #define MBX_15          BIT_15
1286 #define MBX_14          BIT_14
1287 #define MBX_13          BIT_13
1288 #define MBX_12          BIT_12
1289 #define MBX_11          BIT_11
1290 #define MBX_10          BIT_10
1291 #define MBX_9           BIT_9
1292 #define MBX_8           BIT_8
1293 #define MBX_7           BIT_7
1294 #define MBX_6           BIT_6
1295 #define MBX_5           BIT_5
1296 #define MBX_4           BIT_4
1297 #define MBX_3           BIT_3
1298 #define MBX_2           BIT_2
1299 #define MBX_1           BIT_1
1300 #define MBX_0           BIT_0
1301
1302 #define RNID_TYPE_ELS_CMD       0x5
1303 #define RNID_TYPE_PORT_LOGIN    0x7
1304 #define RNID_BUFFER_CREDITS     0x8
1305 #define RNID_TYPE_SET_VERSION   0x9
1306 #define RNID_TYPE_ASIC_TEMP     0xC
1307
1308 #define ELS_CMD_MAP_SIZE        32
1309
1310 /*
1311  * Firmware state codes from get firmware state mailbox command
1312  */
1313 #define FSTATE_CONFIG_WAIT      0
1314 #define FSTATE_WAIT_AL_PA       1
1315 #define FSTATE_WAIT_LOGIN       2
1316 #define FSTATE_READY            3
1317 #define FSTATE_LOSS_OF_SYNC     4
1318 #define FSTATE_ERROR            5
1319 #define FSTATE_REINIT           6
1320 #define FSTATE_NON_PART         7
1321
1322 #define FSTATE_CONFIG_CORRECT      0
1323 #define FSTATE_P2P_RCV_LIP         1
1324 #define FSTATE_P2P_CHOOSE_LOOP     2
1325 #define FSTATE_P2P_RCV_UNIDEN_LIP  3
1326 #define FSTATE_FATAL_ERROR         4
1327 #define FSTATE_LOOP_BACK_CONN      5
1328
1329 #define QLA27XX_IMG_STATUS_VER_MAJOR   0x01
1330 #define QLA27XX_IMG_STATUS_VER_MINOR    0x00
1331 #define QLA27XX_IMG_STATUS_SIGN   0xFACEFADE
1332 #define QLA28XX_IMG_STATUS_SIGN    0xFACEFADF
1333 #define QLA28XX_IMG_STATUS_SIGN         0xFACEFADF
1334 #define QLA28XX_AUX_IMG_STATUS_SIGN     0xFACEFAED
1335 #define QLA27XX_DEFAULT_IMAGE           0
1336 #define QLA27XX_PRIMARY_IMAGE  1
1337 #define QLA27XX_SECONDARY_IMAGE    2
1338
1339 /*
1340  * Port Database structure definition
1341  * Little endian except where noted.
1342  */
1343 #define PORT_DATABASE_SIZE      128     /* bytes */
1344 typedef struct {
1345         uint8_t options;
1346         uint8_t control;
1347         uint8_t master_state;
1348         uint8_t slave_state;
1349         uint8_t reserved[2];
1350         uint8_t hard_address;
1351         uint8_t reserved_1;
1352         uint8_t port_id[4];
1353         uint8_t node_name[WWN_SIZE];
1354         uint8_t port_name[WWN_SIZE];
1355         __le16  execution_throttle;
1356         uint16_t execution_count;
1357         uint8_t reset_count;
1358         uint8_t reserved_2;
1359         uint16_t resource_allocation;
1360         uint16_t current_allocation;
1361         uint16_t queue_head;
1362         uint16_t queue_tail;
1363         uint16_t transmit_execution_list_next;
1364         uint16_t transmit_execution_list_previous;
1365         uint16_t common_features;
1366         uint16_t total_concurrent_sequences;
1367         uint16_t RO_by_information_category;
1368         uint8_t recipient;
1369         uint8_t initiator;
1370         uint16_t receive_data_size;
1371         uint16_t concurrent_sequences;
1372         uint16_t open_sequences_per_exchange;
1373         uint16_t lun_abort_flags;
1374         uint16_t lun_stop_flags;
1375         uint16_t stop_queue_head;
1376         uint16_t stop_queue_tail;
1377         uint16_t port_retry_timer;
1378         uint16_t next_sequence_id;
1379         uint16_t frame_count;
1380         uint16_t PRLI_payload_length;
1381         uint8_t prli_svc_param_word_0[2];       /* Big endian */
1382                                                 /* Bits 15-0 of word 0 */
1383         uint8_t prli_svc_param_word_3[2];       /* Big endian */
1384                                                 /* Bits 15-0 of word 3 */
1385         uint16_t loop_id;
1386         uint16_t extended_lun_info_list_pointer;
1387         uint16_t extended_lun_stop_list_pointer;
1388 } port_database_t;
1389
1390 /*
1391  * Port database slave/master states
1392  */
1393 #define PD_STATE_DISCOVERY                      0
1394 #define PD_STATE_WAIT_DISCOVERY_ACK             1
1395 #define PD_STATE_PORT_LOGIN                     2
1396 #define PD_STATE_WAIT_PORT_LOGIN_ACK            3
1397 #define PD_STATE_PROCESS_LOGIN                  4
1398 #define PD_STATE_WAIT_PROCESS_LOGIN_ACK         5
1399 #define PD_STATE_PORT_LOGGED_IN                 6
1400 #define PD_STATE_PORT_UNAVAILABLE               7
1401 #define PD_STATE_PROCESS_LOGOUT                 8
1402 #define PD_STATE_WAIT_PROCESS_LOGOUT_ACK        9
1403 #define PD_STATE_PORT_LOGOUT                    10
1404 #define PD_STATE_WAIT_PORT_LOGOUT_ACK           11
1405
1406
1407 #define QLA_ZIO_MODE_6          (BIT_2 | BIT_1)
1408 #define QLA_ZIO_DISABLED        0
1409 #define QLA_ZIO_DEFAULT_TIMER   2
1410
1411 /*
1412  * ISP Initialization Control Block.
1413  * Little endian except where noted.
1414  */
1415 #define ICB_VERSION 1
1416 typedef struct {
1417         uint8_t  version;
1418         uint8_t  reserved_1;
1419
1420         /*
1421          * LSB BIT 0  = Enable Hard Loop Id
1422          * LSB BIT 1  = Enable Fairness
1423          * LSB BIT 2  = Enable Full-Duplex
1424          * LSB BIT 3  = Enable Fast Posting
1425          * LSB BIT 4  = Enable Target Mode
1426          * LSB BIT 5  = Disable Initiator Mode
1427          * LSB BIT 6  = Enable ADISC
1428          * LSB BIT 7  = Enable Target Inquiry Data
1429          *
1430          * MSB BIT 0  = Enable PDBC Notify
1431          * MSB BIT 1  = Non Participating LIP
1432          * MSB BIT 2  = Descending Loop ID Search
1433          * MSB BIT 3  = Acquire Loop ID in LIPA
1434          * MSB BIT 4  = Stop PortQ on Full Status
1435          * MSB BIT 5  = Full Login after LIP
1436          * MSB BIT 6  = Node Name Option
1437          * MSB BIT 7  = Ext IFWCB enable bit
1438          */
1439         uint8_t  firmware_options[2];
1440
1441         __le16  frame_payload_size;
1442         __le16  max_iocb_allocation;
1443         __le16  execution_throttle;
1444         uint8_t  retry_count;
1445         uint8_t  retry_delay;                   /* unused */
1446         uint8_t  port_name[WWN_SIZE];           /* Big endian. */
1447         uint16_t hard_address;
1448         uint8_t  inquiry_data;
1449         uint8_t  login_timeout;
1450         uint8_t  node_name[WWN_SIZE];           /* Big endian. */
1451
1452         __le16  request_q_outpointer;
1453         __le16  response_q_inpointer;
1454         __le16  request_q_length;
1455         __le16  response_q_length;
1456         __le64  request_q_address __packed;
1457         __le64  response_q_address __packed;
1458
1459         __le16  lun_enables;
1460         uint8_t  command_resource_count;
1461         uint8_t  immediate_notify_resource_count;
1462         __le16  timeout;
1463         uint8_t  reserved_2[2];
1464
1465         /*
1466          * LSB BIT 0 = Timer Operation mode bit 0
1467          * LSB BIT 1 = Timer Operation mode bit 1
1468          * LSB BIT 2 = Timer Operation mode bit 2
1469          * LSB BIT 3 = Timer Operation mode bit 3
1470          * LSB BIT 4 = Init Config Mode bit 0
1471          * LSB BIT 5 = Init Config Mode bit 1
1472          * LSB BIT 6 = Init Config Mode bit 2
1473          * LSB BIT 7 = Enable Non part on LIHA failure
1474          *
1475          * MSB BIT 0 = Enable class 2
1476          * MSB BIT 1 = Enable ACK0
1477          * MSB BIT 2 =
1478          * MSB BIT 3 =
1479          * MSB BIT 4 = FC Tape Enable
1480          * MSB BIT 5 = Enable FC Confirm
1481          * MSB BIT 6 = Enable command queuing in target mode
1482          * MSB BIT 7 = No Logo On Link Down
1483          */
1484         uint8_t  add_firmware_options[2];
1485
1486         uint8_t  response_accumulation_timer;
1487         uint8_t  interrupt_delay_timer;
1488
1489         /*
1490          * LSB BIT 0 = Enable Read xfr_rdy
1491          * LSB BIT 1 = Soft ID only
1492          * LSB BIT 2 =
1493          * LSB BIT 3 =
1494          * LSB BIT 4 = FCP RSP Payload [0]
1495          * LSB BIT 5 = FCP RSP Payload [1] / Sbus enable - 2200
1496          * LSB BIT 6 = Enable Out-of-Order frame handling
1497          * LSB BIT 7 = Disable Automatic PLOGI on Local Loop
1498          *
1499          * MSB BIT 0 = Sbus enable - 2300
1500          * MSB BIT 1 =
1501          * MSB BIT 2 =
1502          * MSB BIT 3 =
1503          * MSB BIT 4 = LED mode
1504          * MSB BIT 5 = enable 50 ohm termination
1505          * MSB BIT 6 = Data Rate (2300 only)
1506          * MSB BIT 7 = Data Rate (2300 only)
1507          */
1508         uint8_t  special_options[2];
1509
1510         uint8_t  reserved_3[26];
1511 } init_cb_t;
1512
1513 /* Special Features Control Block */
1514 struct init_sf_cb {
1515         uint8_t format;
1516         uint8_t reserved0;
1517         /*
1518          * BIT 15-14 = Reserved
1519          * BIT_13 = SAN Congestion Management (1 - Enabled, 0 - Disabled)
1520          * BIT_12 = Remote Write Optimization (1 - Enabled, 0 - Disabled)
1521          * BIT 11-0 = Reserved
1522          */
1523         uint16_t flags;
1524         uint8_t reserved1[32];
1525         uint16_t discard_OHRB_timeout_value;
1526         uint16_t remote_write_opt_queue_num;
1527         uint8_t reserved2[40];
1528         uint8_t scm_related_parameter[16];
1529         uint8_t reserved3[32];
1530 };
1531
1532 /*
1533  * Get Link Status mailbox command return buffer.
1534  */
1535 #define GLSO_SEND_RPS   BIT_0
1536 #define GLSO_USE_DID    BIT_3
1537
1538 struct link_statistics {
1539         __le32 link_fail_cnt;
1540         __le32 loss_sync_cnt;
1541         __le32 loss_sig_cnt;
1542         __le32 prim_seq_err_cnt;
1543         __le32 inval_xmit_word_cnt;
1544         __le32 inval_crc_cnt;
1545         __le32 lip_cnt;
1546         __le32 link_up_cnt;
1547         __le32 link_down_loop_init_tmo;
1548         __le32 link_down_los;
1549         __le32 link_down_loss_rcv_clk;
1550         uint32_t reserved0[5];
1551         __le32 port_cfg_chg;
1552         uint32_t reserved1[11];
1553         __le32 rsp_q_full;
1554         __le32 atio_q_full;
1555         __le32 drop_ae;
1556         __le32 els_proto_err;
1557         __le32 reserved2;
1558         __le32 tx_frames;
1559         __le32 rx_frames;
1560         __le32 discarded_frames;
1561         __le32 dropped_frames;
1562         uint32_t reserved3;
1563         __le32 nos_rcvd;
1564         uint32_t reserved4[4];
1565         __le32 tx_prjt;
1566         __le32 rcv_exfail;
1567         __le32 rcv_abts;
1568         __le32 seq_frm_miss;
1569         __le32 corr_err;
1570         __le32 mb_rqst;
1571         __le32 nport_full;
1572         __le32 eofa;
1573         uint32_t reserved5;
1574         __le64 fpm_recv_word_cnt;
1575         __le64 fpm_disc_word_cnt;
1576         __le64 fpm_xmit_word_cnt;
1577         uint32_t reserved6[70];
1578 };
1579
1580 /*
1581  * NVRAM Command values.
1582  */
1583 #define NV_START_BIT            BIT_2
1584 #define NV_WRITE_OP             (BIT_26+BIT_24)
1585 #define NV_READ_OP              (BIT_26+BIT_25)
1586 #define NV_ERASE_OP             (BIT_26+BIT_25+BIT_24)
1587 #define NV_MASK_OP              (BIT_26+BIT_25+BIT_24)
1588 #define NV_DELAY_COUNT          10
1589
1590 /*
1591  * QLogic ISP2100, ISP2200 and ISP2300 NVRAM structure definition.
1592  */
1593 typedef struct {
1594         /*
1595          * NVRAM header
1596          */
1597         uint8_t id[4];
1598         uint8_t nvram_version;
1599         uint8_t reserved_0;
1600
1601         /*
1602          * NVRAM RISC parameter block
1603          */
1604         uint8_t parameter_block_version;
1605         uint8_t reserved_1;
1606
1607         /*
1608          * LSB BIT 0  = Enable Hard Loop Id
1609          * LSB BIT 1  = Enable Fairness
1610          * LSB BIT 2  = Enable Full-Duplex
1611          * LSB BIT 3  = Enable Fast Posting
1612          * LSB BIT 4  = Enable Target Mode
1613          * LSB BIT 5  = Disable Initiator Mode
1614          * LSB BIT 6  = Enable ADISC
1615          * LSB BIT 7  = Enable Target Inquiry Data
1616          *
1617          * MSB BIT 0  = Enable PDBC Notify
1618          * MSB BIT 1  = Non Participating LIP
1619          * MSB BIT 2  = Descending Loop ID Search
1620          * MSB BIT 3  = Acquire Loop ID in LIPA
1621          * MSB BIT 4  = Stop PortQ on Full Status
1622          * MSB BIT 5  = Full Login after LIP
1623          * MSB BIT 6  = Node Name Option
1624          * MSB BIT 7  = Ext IFWCB enable bit
1625          */
1626         uint8_t  firmware_options[2];
1627
1628         __le16  frame_payload_size;
1629         __le16  max_iocb_allocation;
1630         __le16  execution_throttle;
1631         uint8_t  retry_count;
1632         uint8_t  retry_delay;                   /* unused */
1633         uint8_t  port_name[WWN_SIZE];           /* Big endian. */
1634         uint16_t hard_address;
1635         uint8_t  inquiry_data;
1636         uint8_t  login_timeout;
1637         uint8_t  node_name[WWN_SIZE];           /* Big endian. */
1638
1639         /*
1640          * LSB BIT 0 = Timer Operation mode bit 0
1641          * LSB BIT 1 = Timer Operation mode bit 1
1642          * LSB BIT 2 = Timer Operation mode bit 2
1643          * LSB BIT 3 = Timer Operation mode bit 3
1644          * LSB BIT 4 = Init Config Mode bit 0
1645          * LSB BIT 5 = Init Config Mode bit 1
1646          * LSB BIT 6 = Init Config Mode bit 2
1647          * LSB BIT 7 = Enable Non part on LIHA failure
1648          *
1649          * MSB BIT 0 = Enable class 2
1650          * MSB BIT 1 = Enable ACK0
1651          * MSB BIT 2 =
1652          * MSB BIT 3 =
1653          * MSB BIT 4 = FC Tape Enable
1654          * MSB BIT 5 = Enable FC Confirm
1655          * MSB BIT 6 = Enable command queuing in target mode
1656          * MSB BIT 7 = No Logo On Link Down
1657          */
1658         uint8_t  add_firmware_options[2];
1659
1660         uint8_t  response_accumulation_timer;
1661         uint8_t  interrupt_delay_timer;
1662
1663         /*
1664          * LSB BIT 0 = Enable Read xfr_rdy
1665          * LSB BIT 1 = Soft ID only
1666          * LSB BIT 2 =
1667          * LSB BIT 3 =
1668          * LSB BIT 4 = FCP RSP Payload [0]
1669          * LSB BIT 5 = FCP RSP Payload [1] / Sbus enable - 2200
1670          * LSB BIT 6 = Enable Out-of-Order frame handling
1671          * LSB BIT 7 = Disable Automatic PLOGI on Local Loop
1672          *
1673          * MSB BIT 0 = Sbus enable - 2300
1674          * MSB BIT 1 =
1675          * MSB BIT 2 =
1676          * MSB BIT 3 =
1677          * MSB BIT 4 = LED mode
1678          * MSB BIT 5 = enable 50 ohm termination
1679          * MSB BIT 6 = Data Rate (2300 only)
1680          * MSB BIT 7 = Data Rate (2300 only)
1681          */
1682         uint8_t  special_options[2];
1683
1684         /* Reserved for expanded RISC parameter block */
1685         uint8_t reserved_2[22];
1686
1687         /*
1688          * LSB BIT 0 = Tx Sensitivity 1G bit 0
1689          * LSB BIT 1 = Tx Sensitivity 1G bit 1
1690          * LSB BIT 2 = Tx Sensitivity 1G bit 2
1691          * LSB BIT 3 = Tx Sensitivity 1G bit 3
1692          * LSB BIT 4 = Rx Sensitivity 1G bit 0
1693          * LSB BIT 5 = Rx Sensitivity 1G bit 1
1694          * LSB BIT 6 = Rx Sensitivity 1G bit 2
1695          * LSB BIT 7 = Rx Sensitivity 1G bit 3
1696          *
1697          * MSB BIT 0 = Tx Sensitivity 2G bit 0
1698          * MSB BIT 1 = Tx Sensitivity 2G bit 1
1699          * MSB BIT 2 = Tx Sensitivity 2G bit 2
1700          * MSB BIT 3 = Tx Sensitivity 2G bit 3
1701          * MSB BIT 4 = Rx Sensitivity 2G bit 0
1702          * MSB BIT 5 = Rx Sensitivity 2G bit 1
1703          * MSB BIT 6 = Rx Sensitivity 2G bit 2
1704          * MSB BIT 7 = Rx Sensitivity 2G bit 3
1705          *
1706          * LSB BIT 0 = Output Swing 1G bit 0
1707          * LSB BIT 1 = Output Swing 1G bit 1
1708          * LSB BIT 2 = Output Swing 1G bit 2
1709          * LSB BIT 3 = Output Emphasis 1G bit 0
1710          * LSB BIT 4 = Output Emphasis 1G bit 1
1711          * LSB BIT 5 = Output Swing 2G bit 0
1712          * LSB BIT 6 = Output Swing 2G bit 1
1713          * LSB BIT 7 = Output Swing 2G bit 2
1714          *
1715          * MSB BIT 0 = Output Emphasis 2G bit 0
1716          * MSB BIT 1 = Output Emphasis 2G bit 1
1717          * MSB BIT 2 = Output Enable
1718          * MSB BIT 3 =
1719          * MSB BIT 4 =
1720          * MSB BIT 5 =
1721          * MSB BIT 6 =
1722          * MSB BIT 7 =
1723          */
1724         uint8_t seriallink_options[4];
1725
1726         /*
1727          * NVRAM host parameter block
1728          *
1729          * LSB BIT 0 = Enable spinup delay
1730          * LSB BIT 1 = Disable BIOS
1731          * LSB BIT 2 = Enable Memory Map BIOS
1732          * LSB BIT 3 = Enable Selectable Boot
1733          * LSB BIT 4 = Disable RISC code load
1734          * LSB BIT 5 = Set cache line size 1
1735          * LSB BIT 6 = PCI Parity Disable
1736          * LSB BIT 7 = Enable extended logging
1737          *
1738          * MSB BIT 0 = Enable 64bit addressing
1739          * MSB BIT 1 = Enable lip reset
1740          * MSB BIT 2 = Enable lip full login
1741          * MSB BIT 3 = Enable target reset
1742          * MSB BIT 4 = Enable database storage
1743          * MSB BIT 5 = Enable cache flush read
1744          * MSB BIT 6 = Enable database load
1745          * MSB BIT 7 = Enable alternate WWN
1746          */
1747         uint8_t host_p[2];
1748
1749         uint8_t boot_node_name[WWN_SIZE];
1750         uint8_t boot_lun_number;
1751         uint8_t reset_delay;
1752         uint8_t port_down_retry_count;
1753         uint8_t boot_id_number;
1754         __le16  max_luns_per_target;
1755         uint8_t fcode_boot_port_name[WWN_SIZE];
1756         uint8_t alternate_port_name[WWN_SIZE];
1757         uint8_t alternate_node_name[WWN_SIZE];
1758
1759         /*
1760          * BIT 0 = Selective Login
1761          * BIT 1 = Alt-Boot Enable
1762          * BIT 2 =
1763          * BIT 3 = Boot Order List
1764          * BIT 4 =
1765          * BIT 5 = Selective LUN
1766          * BIT 6 =
1767          * BIT 7 = unused
1768          */
1769         uint8_t efi_parameters;
1770
1771         uint8_t link_down_timeout;
1772
1773         uint8_t adapter_id[16];
1774
1775         uint8_t alt1_boot_node_name[WWN_SIZE];
1776         uint16_t alt1_boot_lun_number;
1777         uint8_t alt2_boot_node_name[WWN_SIZE];
1778         uint16_t alt2_boot_lun_number;
1779         uint8_t alt3_boot_node_name[WWN_SIZE];
1780         uint16_t alt3_boot_lun_number;
1781         uint8_t alt4_boot_node_name[WWN_SIZE];
1782         uint16_t alt4_boot_lun_number;
1783         uint8_t alt5_boot_node_name[WWN_SIZE];
1784         uint16_t alt5_boot_lun_number;
1785         uint8_t alt6_boot_node_name[WWN_SIZE];
1786         uint16_t alt6_boot_lun_number;
1787         uint8_t alt7_boot_node_name[WWN_SIZE];
1788         uint16_t alt7_boot_lun_number;
1789
1790         uint8_t reserved_3[2];
1791
1792         /* Offset 200-215 : Model Number */
1793         uint8_t model_number[16];
1794
1795         /* OEM related items */
1796         uint8_t oem_specific[16];
1797
1798         /*
1799          * NVRAM Adapter Features offset 232-239
1800          *
1801          * LSB BIT 0 = External GBIC
1802          * LSB BIT 1 = Risc RAM parity
1803          * LSB BIT 2 = Buffer Plus Module
1804          * LSB BIT 3 = Multi Chip Adapter
1805          * LSB BIT 4 = Internal connector
1806          * LSB BIT 5 =
1807          * LSB BIT 6 =
1808          * LSB BIT 7 =
1809          *
1810          * MSB BIT 0 =
1811          * MSB BIT 1 =
1812          * MSB BIT 2 =
1813          * MSB BIT 3 =
1814          * MSB BIT 4 =
1815          * MSB BIT 5 =
1816          * MSB BIT 6 =
1817          * MSB BIT 7 =
1818          */
1819         uint8_t adapter_features[2];
1820
1821         uint8_t reserved_4[16];
1822
1823         /* Subsystem vendor ID for ISP2200 */
1824         uint16_t subsystem_vendor_id_2200;
1825
1826         /* Subsystem device ID for ISP2200 */
1827         uint16_t subsystem_device_id_2200;
1828
1829         uint8_t  reserved_5;
1830         uint8_t  checksum;
1831 } nvram_t;
1832
1833 /*
1834  * ISP queue - response queue entry definition.
1835  */
1836 typedef struct {
1837         uint8_t         entry_type;             /* Entry type. */
1838         uint8_t         entry_count;            /* Entry count. */
1839         uint8_t         sys_define;             /* System defined. */
1840         uint8_t         entry_status;           /* Entry Status. */
1841         uint32_t        handle;                 /* System defined handle */
1842         uint8_t         data[52];
1843         uint32_t        signature;
1844 #define RESPONSE_PROCESSED      0xDEADDEAD      /* Signature */
1845 } response_t;
1846
1847 /*
1848  * ISP queue - ATIO queue entry definition.
1849  */
1850 struct atio {
1851         uint8_t         entry_type;             /* Entry type. */
1852         uint8_t         entry_count;            /* Entry count. */
1853         __le16          attr_n_length;
1854         uint8_t         data[56];
1855         uint32_t        signature;
1856 #define ATIO_PROCESSED 0xDEADDEAD               /* Signature */
1857 };
1858
1859 typedef union {
1860         __le16  extended;
1861         struct {
1862                 uint8_t reserved;
1863                 uint8_t standard;
1864         } id;
1865 } target_id_t;
1866
1867 #define SET_TARGET_ID(ha, to, from)                     \
1868 do {                                                    \
1869         if (HAS_EXTENDED_IDS(ha))                       \
1870                 to.extended = cpu_to_le16(from);        \
1871         else                                            \
1872                 to.id.standard = (uint8_t)from;         \
1873 } while (0)
1874
1875 /*
1876  * ISP queue - command entry structure definition.
1877  */
1878 #define COMMAND_TYPE    0x11            /* Command entry */
1879 typedef struct {
1880         uint8_t entry_type;             /* Entry type. */
1881         uint8_t entry_count;            /* Entry count. */
1882         uint8_t sys_define;             /* System defined. */
1883         uint8_t entry_status;           /* Entry Status. */
1884         uint32_t handle;                /* System handle. */
1885         target_id_t target;             /* SCSI ID */
1886         __le16  lun;                    /* SCSI LUN */
1887         __le16  control_flags;          /* Control flags. */
1888 #define CF_WRITE        BIT_6
1889 #define CF_READ         BIT_5
1890 #define CF_SIMPLE_TAG   BIT_3
1891 #define CF_ORDERED_TAG  BIT_2
1892 #define CF_HEAD_TAG     BIT_1
1893         uint16_t reserved_1;
1894         __le16  timeout;                /* Command timeout. */
1895         __le16  dseg_count;             /* Data segment count. */
1896         uint8_t scsi_cdb[MAX_CMDSZ];    /* SCSI command words. */
1897         __le32  byte_count;             /* Total byte count. */
1898         union {
1899                 struct dsd32 dsd32[3];
1900                 struct dsd64 dsd64[2];
1901         };
1902 } cmd_entry_t;
1903
1904 /*
1905  * ISP queue - 64-Bit addressing, command entry structure definition.
1906  */
1907 #define COMMAND_A64_TYPE        0x19    /* Command A64 entry */
1908 typedef struct {
1909         uint8_t entry_type;             /* Entry type. */
1910         uint8_t entry_count;            /* Entry count. */
1911         uint8_t sys_define;             /* System defined. */
1912         uint8_t entry_status;           /* Entry Status. */
1913         uint32_t handle;                /* System handle. */
1914         target_id_t target;             /* SCSI ID */
1915         __le16  lun;                    /* SCSI LUN */
1916         __le16  control_flags;          /* Control flags. */
1917         uint16_t reserved_1;
1918         __le16  timeout;                /* Command timeout. */
1919         __le16  dseg_count;             /* Data segment count. */
1920         uint8_t scsi_cdb[MAX_CMDSZ];    /* SCSI command words. */
1921         uint32_t byte_count;            /* Total byte count. */
1922         struct dsd64 dsd[2];
1923 } cmd_a64_entry_t, request_t;
1924
1925 /*
1926  * ISP queue - continuation entry structure definition.
1927  */
1928 #define CONTINUE_TYPE           0x02    /* Continuation entry. */
1929 typedef struct {
1930         uint8_t entry_type;             /* Entry type. */
1931         uint8_t entry_count;            /* Entry count. */
1932         uint8_t sys_define;             /* System defined. */
1933         uint8_t entry_status;           /* Entry Status. */
1934         uint32_t reserved;
1935         struct dsd32 dsd[7];
1936 } cont_entry_t;
1937
1938 /*
1939  * ISP queue - 64-Bit addressing, continuation entry structure definition.
1940  */
1941 #define CONTINUE_A64_TYPE       0x0A    /* Continuation A64 entry. */
1942 typedef struct {
1943         uint8_t entry_type;             /* Entry type. */
1944         uint8_t entry_count;            /* Entry count. */
1945         uint8_t sys_define;             /* System defined. */
1946         uint8_t entry_status;           /* Entry Status. */
1947         struct dsd64 dsd[5];
1948 } cont_a64_entry_t;
1949
1950 #define PO_MODE_DIF_INSERT      0
1951 #define PO_MODE_DIF_REMOVE      1
1952 #define PO_MODE_DIF_PASS        2
1953 #define PO_MODE_DIF_REPLACE     3
1954 #define PO_MODE_DIF_TCP_CKSUM   6
1955 #define PO_ENABLE_INCR_GUARD_SEED       BIT_3
1956 #define PO_DISABLE_GUARD_CHECK  BIT_4
1957 #define PO_DISABLE_INCR_REF_TAG BIT_5
1958 #define PO_DIS_HEADER_MODE      BIT_7
1959 #define PO_ENABLE_DIF_BUNDLING  BIT_8
1960 #define PO_DIS_FRAME_MODE       BIT_9
1961 #define PO_DIS_VALD_APP_ESC     BIT_10 /* Dis validation for escape tag/ffffh */
1962 #define PO_DIS_VALD_APP_REF_ESC BIT_11
1963
1964 #define PO_DIS_APP_TAG_REPL     BIT_12 /* disable REG Tag replacement */
1965 #define PO_DIS_REF_TAG_REPL     BIT_13
1966 #define PO_DIS_APP_TAG_VALD     BIT_14 /* disable REF Tag validation */
1967 #define PO_DIS_REF_TAG_VALD     BIT_15
1968
1969 /*
1970  * ISP queue - 64-Bit addressing, continuation crc entry structure definition.
1971  */
1972 struct crc_context {
1973         uint32_t handle;                /* System handle. */
1974         __le32 ref_tag;
1975         __le16 app_tag;
1976         uint8_t ref_tag_mask[4];        /* Validation/Replacement Mask*/
1977         uint8_t app_tag_mask[2];        /* Validation/Replacement Mask*/
1978         __le16 guard_seed;              /* Initial Guard Seed */
1979         __le16 prot_opts;               /* Requested Data Protection Mode */
1980         __le16 blk_size;                /* Data size in bytes */
1981         __le16  runt_blk_guard; /* Guard value for runt block (tape
1982                                          * only) */
1983         __le32 byte_count;              /* Total byte count/ total data
1984                                          * transfer count */
1985         union {
1986                 struct {
1987                         uint32_t        reserved_1;
1988                         uint16_t        reserved_2;
1989                         uint16_t        reserved_3;
1990                         uint32_t        reserved_4;
1991                         struct dsd64    data_dsd[1];
1992                         uint32_t        reserved_5[2];
1993                         uint32_t        reserved_6;
1994                 } nobundling;
1995                 struct {
1996                         __le32  dif_byte_count; /* Total DIF byte
1997                                                          * count */
1998                         uint16_t        reserved_1;
1999                         __le16  dseg_count;     /* Data segment count */
2000                         uint32_t        reserved_2;
2001                         struct dsd64    data_dsd[1];
2002                         struct dsd64    dif_dsd;
2003                 } bundling;
2004         } u;
2005
2006         struct fcp_cmnd fcp_cmnd;
2007         dma_addr_t      crc_ctx_dma;
2008         /* List of DMA context transfers */
2009         struct list_head dsd_list;
2010
2011         /* List of DIF Bundling context DMA address */
2012         struct list_head ldif_dsd_list;
2013         u8 no_ldif_dsd;
2014
2015         struct list_head ldif_dma_hndl_list;
2016         u32 dif_bundl_len;
2017         u8 no_dif_bundl;
2018         /* This structure should not exceed 512 bytes */
2019 };
2020
2021 #define CRC_CONTEXT_LEN_FW      (offsetof(struct crc_context, fcp_cmnd.lun))
2022 #define CRC_CONTEXT_FCPCMND_OFF (offsetof(struct crc_context, fcp_cmnd.lun))
2023
2024 /*
2025  * ISP queue - status entry structure definition.
2026  */
2027 #define STATUS_TYPE     0x03            /* Status entry. */
2028 typedef struct {
2029         uint8_t entry_type;             /* Entry type. */
2030         uint8_t entry_count;            /* Entry count. */
2031         uint8_t sys_define;             /* System defined. */
2032         uint8_t entry_status;           /* Entry Status. */
2033         uint32_t handle;                /* System handle. */
2034         __le16  scsi_status;            /* SCSI status. */
2035         __le16  comp_status;            /* Completion status. */
2036         __le16  state_flags;            /* State flags. */
2037         __le16  status_flags;           /* Status flags. */
2038         __le16  rsp_info_len;           /* Response Info Length. */
2039         __le16  req_sense_length;       /* Request sense data length. */
2040         __le32  residual_length;        /* Residual transfer length. */
2041         uint8_t rsp_info[8];            /* FCP response information. */
2042         uint8_t req_sense_data[32];     /* Request sense data. */
2043 } sts_entry_t;
2044
2045 /*
2046  * Status entry entry status
2047  */
2048 #define RF_RQ_DMA_ERROR BIT_6           /* Request Queue DMA error. */
2049 #define RF_INV_E_ORDER  BIT_5           /* Invalid entry order. */
2050 #define RF_INV_E_COUNT  BIT_4           /* Invalid entry count. */
2051 #define RF_INV_E_PARAM  BIT_3           /* Invalid entry parameter. */
2052 #define RF_INV_E_TYPE   BIT_2           /* Invalid entry type. */
2053 #define RF_BUSY         BIT_1           /* Busy */
2054 #define RF_MASK         (RF_RQ_DMA_ERROR | RF_INV_E_ORDER | RF_INV_E_COUNT | \
2055                          RF_INV_E_PARAM | RF_INV_E_TYPE | RF_BUSY)
2056 #define RF_MASK_24XX    (RF_INV_E_ORDER | RF_INV_E_COUNT | RF_INV_E_PARAM | \
2057                          RF_INV_E_TYPE)
2058
2059 /*
2060  * Status entry SCSI status bit definitions.
2061  */
2062 #define SS_MASK                         0xfff   /* Reserved bits BIT_12-BIT_15*/
2063 #define SS_RESIDUAL_UNDER               BIT_11
2064 #define SS_RESIDUAL_OVER                BIT_10
2065 #define SS_SENSE_LEN_VALID              BIT_9
2066 #define SS_RESPONSE_INFO_LEN_VALID      BIT_8
2067 #define SS_SCSI_STATUS_BYTE     0xff
2068
2069 #define SS_RESERVE_CONFLICT             (BIT_4 | BIT_3)
2070 #define SS_BUSY_CONDITION               BIT_3
2071 #define SS_CONDITION_MET                BIT_2
2072 #define SS_CHECK_CONDITION              BIT_1
2073
2074 /*
2075  * Status entry completion status
2076  */
2077 #define CS_COMPLETE             0x0     /* No errors */
2078 #define CS_INCOMPLETE           0x1     /* Incomplete transfer of cmd. */
2079 #define CS_DMA                  0x2     /* A DMA direction error. */
2080 #define CS_TRANSPORT            0x3     /* Transport error. */
2081 #define CS_RESET                0x4     /* SCSI bus reset occurred */
2082 #define CS_ABORTED              0x5     /* System aborted command. */
2083 #define CS_TIMEOUT              0x6     /* Timeout error. */
2084 #define CS_DATA_OVERRUN         0x7     /* Data overrun. */
2085 #define CS_DIF_ERROR            0xC     /* DIF error detected  */
2086
2087 #define CS_DATA_UNDERRUN        0x15    /* Data Underrun. */
2088 #define CS_QUEUE_FULL           0x1C    /* Queue Full. */
2089 #define CS_PORT_UNAVAILABLE     0x28    /* Port unavailable */
2090                                         /* (selection timeout) */
2091 #define CS_PORT_LOGGED_OUT      0x29    /* Port Logged Out */
2092 #define CS_PORT_CONFIG_CHG      0x2A    /* Port Configuration Changed */
2093 #define CS_PORT_BUSY            0x2B    /* Port Busy */
2094 #define CS_COMPLETE_CHKCOND     0x30    /* Error? */
2095 #define CS_IOCB_ERROR           0x31    /* Generic error for IOCB request
2096                                            failure */
2097 #define CS_BAD_PAYLOAD          0x80    /* Driver defined */
2098 #define CS_UNKNOWN              0x81    /* Driver defined */
2099 #define CS_RETRY                0x82    /* Driver defined */
2100 #define CS_LOOP_DOWN_ABORT      0x83    /* Driver defined */
2101
2102 #define CS_BIDIR_RD_OVERRUN                     0x700
2103 #define CS_BIDIR_RD_WR_OVERRUN                  0x707
2104 #define CS_BIDIR_RD_OVERRUN_WR_UNDERRUN         0x715
2105 #define CS_BIDIR_RD_UNDERRUN                    0x1500
2106 #define CS_BIDIR_RD_UNDERRUN_WR_OVERRUN         0x1507
2107 #define CS_BIDIR_RD_WR_UNDERRUN                 0x1515
2108 #define CS_BIDIR_DMA                            0x200
2109 /*
2110  * Status entry status flags
2111  */
2112 #define SF_ABTS_TERMINATED      BIT_10
2113 #define SF_LOGOUT_SENT          BIT_13
2114
2115 /*
2116  * ISP queue - status continuation entry structure definition.
2117  */
2118 #define STATUS_CONT_TYPE        0x10    /* Status continuation entry. */
2119 typedef struct {
2120         uint8_t entry_type;             /* Entry type. */
2121         uint8_t entry_count;            /* Entry count. */
2122         uint8_t sys_define;             /* System defined. */
2123         uint8_t entry_status;           /* Entry Status. */
2124         uint8_t data[60];               /* data */
2125 } sts_cont_entry_t;
2126
2127 /*
2128  * ISP queue -  RIO Type 1 status entry (32 bit I/O entry handles)
2129  *              structure definition.
2130  */
2131 #define STATUS_TYPE_21 0x21             /* Status entry. */
2132 typedef struct {
2133         uint8_t entry_type;             /* Entry type. */
2134         uint8_t entry_count;            /* Entry count. */
2135         uint8_t handle_count;           /* Handle count. */
2136         uint8_t entry_status;           /* Entry Status. */
2137         uint32_t handle[15];            /* System handles. */
2138 } sts21_entry_t;
2139
2140 /*
2141  * ISP queue -  RIO Type 2 status entry (16 bit I/O entry handles)
2142  *              structure definition.
2143  */
2144 #define STATUS_TYPE_22  0x22            /* Status entry. */
2145 typedef struct {
2146         uint8_t entry_type;             /* Entry type. */
2147         uint8_t entry_count;            /* Entry count. */
2148         uint8_t handle_count;           /* Handle count. */
2149         uint8_t entry_status;           /* Entry Status. */
2150         uint16_t handle[30];            /* System handles. */
2151 } sts22_entry_t;
2152
2153 /*
2154  * ISP queue - marker entry structure definition.
2155  */
2156 #define MARKER_TYPE     0x04            /* Marker entry. */
2157 typedef struct {
2158         uint8_t entry_type;             /* Entry type. */
2159         uint8_t entry_count;            /* Entry count. */
2160         uint8_t handle_count;           /* Handle count. */
2161         uint8_t entry_status;           /* Entry Status. */
2162         uint32_t sys_define_2;          /* System defined. */
2163         target_id_t target;             /* SCSI ID */
2164         uint8_t modifier;               /* Modifier (7-0). */
2165 #define MK_SYNC_ID_LUN  0               /* Synchronize ID/LUN */
2166 #define MK_SYNC_ID      1               /* Synchronize ID */
2167 #define MK_SYNC_ALL     2               /* Synchronize all ID/LUN */
2168 #define MK_SYNC_LIP     3               /* Synchronize all ID/LUN, */
2169                                         /* clear port changed, */
2170                                         /* use sequence number. */
2171         uint8_t reserved_1;
2172         __le16  sequence_number;        /* Sequence number of event */
2173         __le16  lun;                    /* SCSI LUN */
2174         uint8_t reserved_2[48];
2175 } mrk_entry_t;
2176
2177 /*
2178  * ISP queue - Management Server entry structure definition.
2179  */
2180 #define MS_IOCB_TYPE            0x29    /* Management Server IOCB entry */
2181 typedef struct {
2182         uint8_t entry_type;             /* Entry type. */
2183         uint8_t entry_count;            /* Entry count. */
2184         uint8_t handle_count;           /* Handle count. */
2185         uint8_t entry_status;           /* Entry Status. */
2186         uint32_t handle1;               /* System handle. */
2187         target_id_t loop_id;
2188         __le16  status;
2189         __le16  control_flags;          /* Control flags. */
2190         uint16_t reserved2;
2191         __le16  timeout;
2192         __le16  cmd_dsd_count;
2193         __le16  total_dsd_count;
2194         uint8_t type;
2195         uint8_t r_ctl;
2196         __le16  rx_id;
2197         uint16_t reserved3;
2198         uint32_t handle2;
2199         __le32  rsp_bytecount;
2200         __le32  req_bytecount;
2201         struct dsd64 req_dsd;
2202         struct dsd64 rsp_dsd;
2203 } ms_iocb_entry_t;
2204
2205 #define SCM_EDC_ACC_RECEIVED            BIT_6
2206 #define SCM_RDF_ACC_RECEIVED            BIT_7
2207
2208 /*
2209  * ISP queue - Mailbox Command entry structure definition.
2210  */
2211 #define MBX_IOCB_TYPE   0x39
2212 struct mbx_entry {
2213         uint8_t entry_type;
2214         uint8_t entry_count;
2215         uint8_t sys_define1;
2216         /* Use sys_define1 for source type */
2217 #define SOURCE_SCSI     0x00
2218 #define SOURCE_IP       0x01
2219 #define SOURCE_VI       0x02
2220 #define SOURCE_SCTP     0x03
2221 #define SOURCE_MP       0x04
2222 #define SOURCE_MPIOCTL  0x05
2223 #define SOURCE_ASYNC_IOCB 0x07
2224
2225         uint8_t entry_status;
2226
2227         uint32_t handle;
2228         target_id_t loop_id;
2229
2230         __le16  status;
2231         __le16  state_flags;
2232         __le16  status_flags;
2233
2234         uint32_t sys_define2[2];
2235
2236         __le16  mb0;
2237         __le16  mb1;
2238         __le16  mb2;
2239         __le16  mb3;
2240         __le16  mb6;
2241         __le16  mb7;
2242         __le16  mb9;
2243         __le16  mb10;
2244         uint32_t reserved_2[2];
2245         uint8_t node_name[WWN_SIZE];
2246         uint8_t port_name[WWN_SIZE];
2247 };
2248
2249 #ifndef IMMED_NOTIFY_TYPE
2250 #define IMMED_NOTIFY_TYPE 0x0D          /* Immediate notify entry. */
2251 /*
2252  * ISP queue -  immediate notify entry structure definition.
2253  *              This is sent by the ISP to the Target driver.
2254  *              This IOCB would have report of events sent by the
2255  *              initiator, that needs to be handled by the target
2256  *              driver immediately.
2257  */
2258 struct imm_ntfy_from_isp {
2259         uint8_t  entry_type;                /* Entry type. */
2260         uint8_t  entry_count;               /* Entry count. */
2261         uint8_t  sys_define;                /* System defined. */
2262         uint8_t  entry_status;              /* Entry Status. */
2263         union {
2264                 struct {
2265                         __le32  sys_define_2; /* System defined. */
2266                         target_id_t target;
2267                         __le16  lun;
2268                         uint8_t  target_id;
2269                         uint8_t  reserved_1;
2270                         __le16  status_modifier;
2271                         __le16  status;
2272                         __le16  task_flags;
2273                         __le16  seq_id;
2274                         __le16  srr_rx_id;
2275                         __le32  srr_rel_offs;
2276                         __le16  srr_ui;
2277 #define SRR_IU_DATA_IN  0x1
2278 #define SRR_IU_DATA_OUT 0x5
2279 #define SRR_IU_STATUS   0x7
2280                         __le16  srr_ox_id;
2281                         uint8_t reserved_2[28];
2282                 } isp2x;
2283                 struct {
2284                         uint32_t reserved;
2285                         __le16  nport_handle;
2286                         uint16_t reserved_2;
2287                         __le16  flags;
2288 #define NOTIFY24XX_FLAGS_GLOBAL_TPRLO   BIT_1
2289 #define NOTIFY24XX_FLAGS_PUREX_IOCB     BIT_0
2290                         __le16  srr_rx_id;
2291                         __le16  status;
2292                         uint8_t  status_subcode;
2293                         uint8_t  fw_handle;
2294                         __le32  exchange_address;
2295                         __le32  srr_rel_offs;
2296                         __le16  srr_ui;
2297                         __le16  srr_ox_id;
2298                         union {
2299                                 struct {
2300                                         uint8_t node_name[8];
2301                                 } plogi; /* PLOGI/ADISC/PDISC */
2302                                 struct {
2303                                         /* PRLI word 3 bit 0-15 */
2304                                         __le16  wd3_lo;
2305                                         uint8_t resv0[6];
2306                                 } prli;
2307                                 struct {
2308                                         uint8_t port_id[3];
2309                                         uint8_t resv1;
2310                                         __le16  nport_handle;
2311                                         uint16_t resv2;
2312                                 } req_els;
2313                         } u;
2314                         uint8_t port_name[8];
2315                         uint8_t resv3[3];
2316                         uint8_t  vp_index;
2317                         uint32_t reserved_5;
2318                         uint8_t  port_id[3];
2319                         uint8_t  reserved_6;
2320                 } isp24;
2321         } u;
2322         uint16_t reserved_7;
2323         __le16  ox_id;
2324 } __packed;
2325 #endif
2326
2327 /*
2328  * ISP request and response queue entry sizes
2329  */
2330 #define RESPONSE_ENTRY_SIZE     (sizeof(response_t))
2331 #define REQUEST_ENTRY_SIZE      (sizeof(request_t))
2332
2333
2334
2335 /*
2336  * Switch info gathering structure.
2337  */
2338 typedef struct {
2339         port_id_t d_id;
2340         uint8_t node_name[WWN_SIZE];
2341         uint8_t port_name[WWN_SIZE];
2342         uint8_t fabric_port_name[WWN_SIZE];
2343         uint16_t fp_speed;
2344         uint8_t fc4_type;
2345         uint8_t fc4_features;
2346 } sw_info_t;
2347
2348 /* FCP-4 types */
2349 #define FC4_TYPE_FCP_SCSI       0x08
2350 #define FC4_TYPE_NVME           0x28
2351 #define FC4_TYPE_OTHER          0x0
2352 #define FC4_TYPE_UNKNOWN        0xff
2353
2354 /* mailbox command 4G & above */
2355 struct mbx_24xx_entry {
2356         uint8_t         entry_type;
2357         uint8_t         entry_count;
2358         uint8_t         sys_define1;
2359         uint8_t         entry_status;
2360         uint32_t        handle;
2361         uint16_t        mb[28];
2362 };
2363
2364 #define IOCB_SIZE 64
2365
2366 /*
2367  * Fibre channel port type.
2368  */
2369 typedef enum {
2370         FCT_UNKNOWN,
2371         FCT_RSCN,
2372         FCT_SWITCH,
2373         FCT_BROADCAST,
2374         FCT_INITIATOR,
2375         FCT_TARGET,
2376         FCT_NVME_INITIATOR = 0x10,
2377         FCT_NVME_TARGET = 0x20,
2378         FCT_NVME_DISCOVERY = 0x40,
2379         FCT_NVME = 0xf0,
2380 } fc_port_type_t;
2381
2382 enum qla_sess_deletion {
2383         QLA_SESS_DELETION_NONE          = 0,
2384         QLA_SESS_DELETION_IN_PROGRESS,
2385         QLA_SESS_DELETED,
2386 };
2387
2388 enum qlt_plogi_link_t {
2389         QLT_PLOGI_LINK_SAME_WWN,
2390         QLT_PLOGI_LINK_CONFLICT,
2391         QLT_PLOGI_LINK_MAX
2392 };
2393
2394 struct qlt_plogi_ack_t {
2395         struct list_head        list;
2396         struct imm_ntfy_from_isp iocb;
2397         port_id_t       id;
2398         int             ref_count;
2399         void            *fcport;
2400 };
2401
2402 struct ct_sns_desc {
2403         struct ct_sns_pkt       *ct_sns;
2404         dma_addr_t              ct_sns_dma;
2405 };
2406
2407 enum discovery_state {
2408         DSC_DELETED,
2409         DSC_GNN_ID,
2410         DSC_GNL,
2411         DSC_LOGIN_PEND,
2412         DSC_LOGIN_FAILED,
2413         DSC_GPDB,
2414         DSC_UPD_FCPORT,
2415         DSC_LOGIN_COMPLETE,
2416         DSC_ADISC,
2417         DSC_DELETE_PEND,
2418 };
2419
2420 enum login_state {      /* FW control Target side */
2421         DSC_LS_LLIOCB_SENT = 2,
2422         DSC_LS_PLOGI_PEND,
2423         DSC_LS_PLOGI_COMP,
2424         DSC_LS_PRLI_PEND,
2425         DSC_LS_PRLI_COMP,
2426         DSC_LS_PORT_UNAVAIL,
2427         DSC_LS_PRLO_PEND = 9,
2428         DSC_LS_LOGO_PEND,
2429 };
2430
2431 enum rscn_addr_format {
2432         RSCN_PORT_ADDR,
2433         RSCN_AREA_ADDR,
2434         RSCN_DOM_ADDR,
2435         RSCN_FAB_ADDR,
2436 };
2437
2438 /*
2439  * Fibre channel port structure.
2440  */
2441 typedef struct fc_port {
2442         struct list_head list;
2443         struct scsi_qla_host *vha;
2444
2445         uint8_t node_name[WWN_SIZE];
2446         uint8_t port_name[WWN_SIZE];
2447         port_id_t d_id;
2448         uint16_t loop_id;
2449         uint16_t old_loop_id;
2450
2451         unsigned int conf_compl_supported:1;
2452         unsigned int deleted:2;
2453         unsigned int free_pending:1;
2454         unsigned int local:1;
2455         unsigned int logout_on_delete:1;
2456         unsigned int logo_ack_needed:1;
2457         unsigned int keep_nport_handle:1;
2458         unsigned int send_els_logo:1;
2459         unsigned int login_pause:1;
2460         unsigned int login_succ:1;
2461         unsigned int query:1;
2462         unsigned int id_changed:1;
2463         unsigned int scan_needed:1;
2464         unsigned int n2n_flag:1;
2465         unsigned int explicit_logout:1;
2466         unsigned int prli_pend_timer:1;
2467
2468         struct completion nvme_del_done;
2469         uint32_t nvme_prli_service_param;
2470 #define NVME_PRLI_SP_CONF       BIT_7
2471 #define NVME_PRLI_SP_INITIATOR  BIT_5
2472 #define NVME_PRLI_SP_TARGET     BIT_4
2473 #define NVME_PRLI_SP_DISCOVERY  BIT_3
2474 #define NVME_PRLI_SP_FIRST_BURST        BIT_0
2475         uint8_t nvme_flag;
2476         uint32_t nvme_first_burst_size;
2477 #define NVME_FLAG_REGISTERED 4
2478 #define NVME_FLAG_DELETING 2
2479 #define NVME_FLAG_RESETTING 1
2480
2481         struct fc_port *conflict;
2482         unsigned char logout_completed;
2483         int generation;
2484
2485         struct se_session *se_sess;
2486         struct kref sess_kref;
2487         struct qla_tgt *tgt;
2488         unsigned long expires;
2489         struct list_head del_list_entry;
2490         struct work_struct free_work;
2491         struct work_struct reg_work;
2492         uint64_t jiffies_at_registration;
2493         unsigned long prli_expired;
2494         struct qlt_plogi_ack_t *plogi_link[QLT_PLOGI_LINK_MAX];
2495
2496         uint16_t tgt_id;
2497         uint16_t old_tgt_id;
2498         uint16_t sec_since_registration;
2499
2500         uint8_t fcp_prio;
2501
2502         uint8_t fabric_port_name[WWN_SIZE];
2503         uint16_t fp_speed;
2504
2505         fc_port_type_t port_type;
2506
2507         atomic_t state;
2508         uint32_t flags;
2509
2510         int login_retry;
2511
2512         struct fc_rport *rport, *drport;
2513         u32 supported_classes;
2514
2515         uint8_t fc4_type;
2516         uint8_t fc4_features;
2517         uint8_t scan_state;
2518
2519         unsigned long last_queue_full;
2520         unsigned long last_ramp_up;
2521
2522         uint16_t port_id;
2523
2524         struct nvme_fc_remote_port *nvme_remote_port;
2525
2526         unsigned long retry_delay_timestamp;
2527         struct qla_tgt_sess *tgt_session;
2528         struct ct_sns_desc ct_desc;
2529         enum discovery_state disc_state;
2530         atomic_t shadow_disc_state;
2531         enum discovery_state next_disc_state;
2532         enum login_state fw_login_state;
2533         unsigned long dm_login_expire;
2534         unsigned long plogi_nack_done_deadline;
2535
2536         u32 login_gen, last_login_gen;
2537         u32 rscn_gen, last_rscn_gen;
2538         u32 chip_reset;
2539         struct list_head gnl_entry;
2540         struct work_struct del_work;
2541         u8 iocb[IOCB_SIZE];
2542         u8 current_login_state;
2543         u8 last_login_state;
2544         u16 n2n_link_reset_cnt;
2545         u16 n2n_chip_reset;
2546 } fc_port_t;
2547
2548 enum {
2549         FC4_PRIORITY_NVME = 1,
2550         FC4_PRIORITY_FCP  = 2,
2551 };
2552
2553 #define QLA_FCPORT_SCAN         1
2554 #define QLA_FCPORT_FOUND        2
2555
2556 struct event_arg {
2557         fc_port_t               *fcport;
2558         srb_t                   *sp;
2559         port_id_t               id;
2560         u16                     data[2], rc;
2561         u8                      port_name[WWN_SIZE];
2562         u32                     iop[2];
2563 };
2564
2565 #include "qla_mr.h"
2566
2567 /*
2568  * Fibre channel port/lun states.
2569  */
2570 #define FCS_UNCONFIGURED        1
2571 #define FCS_DEVICE_DEAD         2
2572 #define FCS_DEVICE_LOST         3
2573 #define FCS_ONLINE              4
2574
2575 extern const char *const port_state_str[5];
2576
2577 static const char * const port_dstate_str[] = {
2578         "DELETED",
2579         "GNN_ID",
2580         "GNL",
2581         "LOGIN_PEND",
2582         "LOGIN_FAILED",
2583         "GPDB",
2584         "UPD_FCPORT",
2585         "LOGIN_COMPLETE",
2586         "ADISC",
2587         "DELETE_PEND"
2588 };
2589
2590 /*
2591  * FC port flags.
2592  */
2593 #define FCF_FABRIC_DEVICE       BIT_0
2594 #define FCF_LOGIN_NEEDED        BIT_1
2595 #define FCF_FCP2_DEVICE         BIT_2
2596 #define FCF_ASYNC_SENT          BIT_3
2597 #define FCF_CONF_COMP_SUPPORTED BIT_4
2598 #define FCF_ASYNC_ACTIVE        BIT_5
2599
2600 /* No loop ID flag. */
2601 #define FC_NO_LOOP_ID           0x1000
2602
2603 /*
2604  * FC-CT interface
2605  *
2606  * NOTE: All structures are big-endian in form.
2607  */
2608
2609 #define CT_REJECT_RESPONSE      0x8001
2610 #define CT_ACCEPT_RESPONSE      0x8002
2611 #define CT_REASON_INVALID_COMMAND_CODE          0x01
2612 #define CT_REASON_CANNOT_PERFORM                0x09
2613 #define CT_REASON_COMMAND_UNSUPPORTED           0x0b
2614 #define CT_EXPL_ALREADY_REGISTERED              0x10
2615 #define CT_EXPL_HBA_ATTR_NOT_REGISTERED         0x11
2616 #define CT_EXPL_MULTIPLE_HBA_ATTR               0x12
2617 #define CT_EXPL_INVALID_HBA_BLOCK_LENGTH        0x13
2618 #define CT_EXPL_MISSING_REQ_HBA_ATTR            0x14
2619 #define CT_EXPL_PORT_NOT_REGISTERED_            0x15
2620 #define CT_EXPL_MISSING_HBA_ID_PORT_LIST        0x16
2621 #define CT_EXPL_HBA_NOT_REGISTERED              0x17
2622 #define CT_EXPL_PORT_ATTR_NOT_REGISTERED        0x20
2623 #define CT_EXPL_PORT_NOT_REGISTERED             0x21
2624 #define CT_EXPL_MULTIPLE_PORT_ATTR              0x22
2625 #define CT_EXPL_INVALID_PORT_BLOCK_LENGTH       0x23
2626
2627 #define NS_N_PORT_TYPE  0x01
2628 #define NS_NL_PORT_TYPE 0x02
2629 #define NS_NX_PORT_TYPE 0x7F
2630
2631 #define GA_NXT_CMD      0x100
2632 #define GA_NXT_REQ_SIZE (16 + 4)
2633 #define GA_NXT_RSP_SIZE (16 + 620)
2634
2635 #define GPN_FT_CMD      0x172
2636 #define GPN_FT_REQ_SIZE (16 + 4)
2637 #define GNN_FT_CMD      0x173
2638 #define GNN_FT_REQ_SIZE (16 + 4)
2639
2640 #define GID_PT_CMD      0x1A1
2641 #define GID_PT_REQ_SIZE (16 + 4)
2642
2643 #define GPN_ID_CMD      0x112
2644 #define GPN_ID_REQ_SIZE (16 + 4)
2645 #define GPN_ID_RSP_SIZE (16 + 8)
2646
2647 #define GNN_ID_CMD      0x113
2648 #define GNN_ID_REQ_SIZE (16 + 4)
2649 #define GNN_ID_RSP_SIZE (16 + 8)
2650
2651 #define GFT_ID_CMD      0x117
2652 #define GFT_ID_REQ_SIZE (16 + 4)
2653 #define GFT_ID_RSP_SIZE (16 + 32)
2654
2655 #define GID_PN_CMD 0x121
2656 #define GID_PN_REQ_SIZE (16 + 8)
2657 #define GID_PN_RSP_SIZE (16 + 4)
2658
2659 #define RFT_ID_CMD      0x217
2660 #define RFT_ID_REQ_SIZE (16 + 4 + 32)
2661 #define RFT_ID_RSP_SIZE 16
2662
2663 #define RFF_ID_CMD      0x21F
2664 #define RFF_ID_REQ_SIZE (16 + 4 + 2 + 1 + 1)
2665 #define RFF_ID_RSP_SIZE 16
2666
2667 #define RNN_ID_CMD      0x213
2668 #define RNN_ID_REQ_SIZE (16 + 4 + 8)
2669 #define RNN_ID_RSP_SIZE 16
2670
2671 #define RSNN_NN_CMD      0x239
2672 #define RSNN_NN_REQ_SIZE (16 + 8 + 1 + 255)
2673 #define RSNN_NN_RSP_SIZE 16
2674
2675 #define GFPN_ID_CMD     0x11C
2676 #define GFPN_ID_REQ_SIZE (16 + 4)
2677 #define GFPN_ID_RSP_SIZE (16 + 8)
2678
2679 #define GPSC_CMD        0x127
2680 #define GPSC_REQ_SIZE   (16 + 8)
2681 #define GPSC_RSP_SIZE   (16 + 2 + 2)
2682
2683 #define GFF_ID_CMD      0x011F
2684 #define GFF_ID_REQ_SIZE (16 + 4)
2685 #define GFF_ID_RSP_SIZE (16 + 128)
2686
2687 /*
2688  * FDMI HBA attribute types.
2689  */
2690 #define FDMI1_HBA_ATTR_COUNT                    9
2691 #define FDMI2_HBA_ATTR_COUNT                    17
2692
2693 #define FDMI_HBA_NODE_NAME                      0x1
2694 #define FDMI_HBA_MANUFACTURER                   0x2
2695 #define FDMI_HBA_SERIAL_NUMBER                  0x3
2696 #define FDMI_HBA_MODEL                          0x4
2697 #define FDMI_HBA_MODEL_DESCRIPTION              0x5
2698 #define FDMI_HBA_HARDWARE_VERSION               0x6
2699 #define FDMI_HBA_DRIVER_VERSION                 0x7
2700 #define FDMI_HBA_OPTION_ROM_VERSION             0x8
2701 #define FDMI_HBA_FIRMWARE_VERSION               0x9
2702 #define FDMI_HBA_OS_NAME_AND_VERSION            0xa
2703 #define FDMI_HBA_MAXIMUM_CT_PAYLOAD_LENGTH      0xb
2704
2705 #define FDMI_HBA_NODE_SYMBOLIC_NAME             0xc
2706 #define FDMI_HBA_VENDOR_SPECIFIC_INFO           0xd
2707 #define FDMI_HBA_NUM_PORTS                      0xe
2708 #define FDMI_HBA_FABRIC_NAME                    0xf
2709 #define FDMI_HBA_BOOT_BIOS_NAME                 0x10
2710 #define FDMI_HBA_VENDOR_IDENTIFIER              0xe0
2711
2712 struct ct_fdmi_hba_attr {
2713         __be16  type;
2714         __be16  len;
2715         union {
2716                 uint8_t node_name[WWN_SIZE];
2717                 uint8_t manufacturer[64];
2718                 uint8_t serial_num[32];
2719                 uint8_t model[16+1];
2720                 uint8_t model_desc[80];
2721                 uint8_t hw_version[32];
2722                 uint8_t driver_version[32];
2723                 uint8_t orom_version[16];
2724                 uint8_t fw_version[32];
2725                 uint8_t os_version[128];
2726                 __be32   max_ct_len;
2727
2728                 uint8_t sym_name[256];
2729                 __be32   vendor_specific_info;
2730                 __be32   num_ports;
2731                 uint8_t fabric_name[WWN_SIZE];
2732                 uint8_t bios_name[32];
2733                 uint8_t vendor_identifier[8];
2734         } a;
2735 };
2736
2737 struct ct_fdmi1_hba_attributes {
2738         __be32  count;
2739         struct ct_fdmi_hba_attr entry[FDMI1_HBA_ATTR_COUNT];
2740 };
2741
2742 struct ct_fdmi2_hba_attributes {
2743         __be32  count;
2744         struct ct_fdmi_hba_attr entry[FDMI2_HBA_ATTR_COUNT];
2745 };
2746
2747 /*
2748  * FDMI Port attribute types.
2749  */
2750 #define FDMI1_PORT_ATTR_COUNT           6
2751 #define FDMI2_PORT_ATTR_COUNT           16
2752 #define FDMI2_SMARTSAN_PORT_ATTR_COUNT  23
2753
2754 #define FDMI_PORT_FC4_TYPES             0x1
2755 #define FDMI_PORT_SUPPORT_SPEED         0x2
2756 #define FDMI_PORT_CURRENT_SPEED         0x3
2757 #define FDMI_PORT_MAX_FRAME_SIZE        0x4
2758 #define FDMI_PORT_OS_DEVICE_NAME        0x5
2759 #define FDMI_PORT_HOST_NAME             0x6
2760
2761 #define FDMI_PORT_NODE_NAME             0x7
2762 #define FDMI_PORT_NAME                  0x8
2763 #define FDMI_PORT_SYM_NAME              0x9
2764 #define FDMI_PORT_TYPE                  0xa
2765 #define FDMI_PORT_SUPP_COS              0xb
2766 #define FDMI_PORT_FABRIC_NAME           0xc
2767 #define FDMI_PORT_FC4_TYPE              0xd
2768 #define FDMI_PORT_STATE                 0x101
2769 #define FDMI_PORT_COUNT                 0x102
2770 #define FDMI_PORT_IDENTIFIER            0x103
2771
2772 #define FDMI_SMARTSAN_SERVICE           0xF100
2773 #define FDMI_SMARTSAN_GUID              0xF101
2774 #define FDMI_SMARTSAN_VERSION           0xF102
2775 #define FDMI_SMARTSAN_PROD_NAME         0xF103
2776 #define FDMI_SMARTSAN_PORT_INFO         0xF104
2777 #define FDMI_SMARTSAN_QOS_SUPPORT       0xF105
2778 #define FDMI_SMARTSAN_SECURITY_SUPPORT  0xF106
2779
2780 #define FDMI_PORT_SPEED_1GB             0x1
2781 #define FDMI_PORT_SPEED_2GB             0x2
2782 #define FDMI_PORT_SPEED_10GB            0x4
2783 #define FDMI_PORT_SPEED_4GB             0x8
2784 #define FDMI_PORT_SPEED_8GB             0x10
2785 #define FDMI_PORT_SPEED_16GB            0x20
2786 #define FDMI_PORT_SPEED_32GB            0x40
2787 #define FDMI_PORT_SPEED_64GB            0x80
2788 #define FDMI_PORT_SPEED_UNKNOWN         0x8000
2789
2790 #define FC_CLASS_2      0x04
2791 #define FC_CLASS_3      0x08
2792 #define FC_CLASS_2_3    0x0C
2793
2794 struct ct_fdmi_port_attr {
2795         __be16  type;
2796         __be16  len;
2797         union {
2798                 uint8_t fc4_types[32];
2799                 __be32  sup_speed;
2800                 __be32  cur_speed;
2801                 __be32  max_frame_size;
2802                 uint8_t os_dev_name[32];
2803                 uint8_t host_name[256];
2804
2805                 uint8_t node_name[WWN_SIZE];
2806                 uint8_t port_name[WWN_SIZE];
2807                 uint8_t port_sym_name[128];
2808                 __be32  port_type;
2809                 __be32  port_supported_cos;
2810                 uint8_t fabric_name[WWN_SIZE];
2811                 uint8_t port_fc4_type[32];
2812                 __be32   port_state;
2813                 __be32   num_ports;
2814                 __be32   port_id;
2815
2816                 uint8_t smartsan_service[24];
2817                 uint8_t smartsan_guid[16];
2818                 uint8_t smartsan_version[24];
2819                 uint8_t smartsan_prod_name[16];
2820                 __be32   smartsan_port_info;
2821                 __be32   smartsan_qos_support;
2822                 __be32   smartsan_security_support;
2823         } a;
2824 };
2825
2826 struct ct_fdmi1_port_attributes {
2827         __be32   count;
2828         struct ct_fdmi_port_attr entry[FDMI1_PORT_ATTR_COUNT];
2829 };
2830
2831 struct ct_fdmi2_port_attributes {
2832         __be32  count;
2833         struct ct_fdmi_port_attr entry[FDMI2_PORT_ATTR_COUNT];
2834 };
2835
2836 #define FDMI_ATTR_TYPELEN(obj) \
2837         (sizeof((obj)->type) + sizeof((obj)->len))
2838
2839 #define FDMI_ATTR_ALIGNMENT(len) \
2840         (4 - ((len) & 3))
2841
2842 /* FDMI register call options */
2843 #define CALLOPT_FDMI1           0
2844 #define CALLOPT_FDMI2           1
2845 #define CALLOPT_FDMI2_SMARTSAN  2
2846
2847 /* FDMI definitions. */
2848 #define GRHL_CMD        0x100
2849 #define GHAT_CMD        0x101
2850 #define GRPL_CMD        0x102
2851 #define GPAT_CMD        0x110
2852
2853 #define RHBA_CMD        0x200
2854 #define RHBA_RSP_SIZE   16
2855
2856 #define RHAT_CMD        0x201
2857
2858 #define RPRT_CMD        0x210
2859 #define RPRT_RSP_SIZE   24
2860
2861 #define RPA_CMD         0x211
2862 #define RPA_RSP_SIZE    16
2863 #define SMARTSAN_RPA_RSP_SIZE   24
2864
2865 #define DHBA_CMD        0x300
2866 #define DHBA_REQ_SIZE   (16 + 8)
2867 #define DHBA_RSP_SIZE   16
2868
2869 #define DHAT_CMD        0x301
2870 #define DPRT_CMD        0x310
2871 #define DPA_CMD         0x311
2872
2873 /* CT command header -- request/response common fields */
2874 struct ct_cmd_hdr {
2875         uint8_t revision;
2876         uint8_t in_id[3];
2877         uint8_t gs_type;
2878         uint8_t gs_subtype;
2879         uint8_t options;
2880         uint8_t reserved;
2881 };
2882
2883 /* CT command request */
2884 struct ct_sns_req {
2885         struct ct_cmd_hdr header;
2886         __be16  command;
2887         __be16  max_rsp_size;
2888         uint8_t fragment_id;
2889         uint8_t reserved[3];
2890
2891         union {
2892                 /* GA_NXT, GPN_ID, GNN_ID, GFT_ID, GFPN_ID */
2893                 struct {
2894                         uint8_t reserved;
2895                         be_id_t port_id;
2896                 } port_id;
2897
2898                 struct {
2899                         uint8_t reserved;
2900                         uint8_t domain;
2901                         uint8_t area;
2902                         uint8_t port_type;
2903                 } gpn_ft;
2904
2905                 struct {
2906                         uint8_t port_type;
2907                         uint8_t domain;
2908                         uint8_t area;
2909                         uint8_t reserved;
2910                 } gid_pt;
2911
2912                 struct {
2913                         uint8_t reserved;
2914                         be_id_t port_id;
2915                         uint8_t fc4_types[32];
2916                 } rft_id;
2917
2918                 struct {
2919                         uint8_t reserved;
2920                         be_id_t port_id;
2921                         uint16_t reserved2;
2922                         uint8_t fc4_feature;
2923                         uint8_t fc4_type;
2924                 } rff_id;
2925
2926                 struct {
2927                         uint8_t reserved;
2928                         be_id_t port_id;
2929                         uint8_t node_name[8];
2930                 } rnn_id;
2931
2932                 struct {
2933                         uint8_t node_name[8];
2934                         uint8_t name_len;
2935                         uint8_t sym_node_name[255];
2936                 } rsnn_nn;
2937
2938                 struct {
2939                         uint8_t hba_identifier[8];
2940                 } ghat;
2941
2942                 struct {
2943                         uint8_t hba_identifier[8];
2944                         __be32  entry_count;
2945                         uint8_t port_name[8];
2946                         struct ct_fdmi2_hba_attributes attrs;
2947                 } rhba;
2948
2949                 struct {
2950                         uint8_t hba_identifier[8];
2951                         struct ct_fdmi1_hba_attributes attrs;
2952                 } rhat;
2953
2954                 struct {
2955                         uint8_t port_name[8];
2956                         struct ct_fdmi2_port_attributes attrs;
2957                 } rpa;
2958
2959                 struct {
2960                         uint8_t hba_identifier[8];
2961                         uint8_t port_name[8];
2962                         struct ct_fdmi2_port_attributes attrs;
2963                 } rprt;
2964
2965                 struct {
2966                         uint8_t port_name[8];
2967                 } dhba;
2968
2969                 struct {
2970                         uint8_t port_name[8];
2971                 } dhat;
2972
2973                 struct {
2974                         uint8_t port_name[8];
2975                 } dprt;
2976
2977                 struct {
2978                         uint8_t port_name[8];
2979                 } dpa;
2980
2981                 struct {
2982                         uint8_t port_name[8];
2983                 } gpsc;
2984
2985                 struct {
2986                         uint8_t reserved;
2987                         uint8_t port_id[3];
2988                 } gff_id;
2989
2990                 struct {
2991                         uint8_t port_name[8];
2992                 } gid_pn;
2993         } req;
2994 };
2995
2996 /* CT command response header */
2997 struct ct_rsp_hdr {
2998         struct ct_cmd_hdr header;
2999         __be16  response;
3000         uint16_t residual;
3001         uint8_t fragment_id;
3002         uint8_t reason_code;
3003         uint8_t explanation_code;
3004         uint8_t vendor_unique;
3005 };
3006
3007 struct ct_sns_gid_pt_data {
3008         uint8_t control_byte;
3009         be_id_t port_id;
3010 };
3011
3012 /* It's the same for both GPN_FT and GNN_FT */
3013 struct ct_sns_gpnft_rsp {
3014         struct {
3015                 struct ct_cmd_hdr header;
3016                 uint16_t response;
3017                 uint16_t residual;
3018                 uint8_t fragment_id;
3019                 uint8_t reason_code;
3020                 uint8_t explanation_code;
3021                 uint8_t vendor_unique;
3022         };
3023         /* Assume the largest number of targets for the union */
3024         struct ct_sns_gpn_ft_data {
3025                 u8 control_byte;
3026                 u8 port_id[3];
3027                 u32 reserved;
3028                 u8 port_name[8];
3029         } entries[1];
3030 };
3031
3032 /* CT command response */
3033 struct ct_sns_rsp {
3034         struct ct_rsp_hdr header;
3035
3036         union {
3037                 struct {
3038                         uint8_t port_type;
3039                         be_id_t port_id;
3040                         uint8_t port_name[8];
3041                         uint8_t sym_port_name_len;
3042                         uint8_t sym_port_name[255];
3043                         uint8_t node_name[8];
3044                         uint8_t sym_node_name_len;
3045                         uint8_t sym_node_name[255];
3046                         uint8_t init_proc_assoc[8];
3047                         uint8_t node_ip_addr[16];
3048                         uint8_t class_of_service[4];
3049                         uint8_t fc4_types[32];
3050                         uint8_t ip_address[16];
3051                         uint8_t fabric_port_name[8];
3052                         uint8_t reserved;
3053                         uint8_t hard_address[3];
3054                 } ga_nxt;
3055
3056                 struct {
3057                         /* Assume the largest number of targets for the union */
3058                         struct ct_sns_gid_pt_data
3059                             entries[MAX_FIBRE_DEVICES_MAX];
3060                 } gid_pt;
3061
3062                 struct {
3063                         uint8_t port_name[8];
3064                 } gpn_id;
3065
3066                 struct {
3067                         uint8_t node_name[8];
3068                 } gnn_id;
3069
3070                 struct {
3071                         uint8_t fc4_types[32];
3072                 } gft_id;
3073
3074                 struct {
3075                         uint32_t entry_count;
3076                         uint8_t port_name[8];
3077                         struct ct_fdmi1_hba_attributes attrs;
3078                 } ghat;
3079
3080                 struct {
3081                         uint8_t port_name[8];
3082                 } gfpn_id;
3083
3084                 struct {
3085                         __be16  speeds;
3086                         __be16  speed;
3087                 } gpsc;
3088
3089 #define GFF_FCP_SCSI_OFFSET     7
3090 #define GFF_NVME_OFFSET         23 /* type = 28h */
3091                 struct {
3092                         uint8_t fc4_features[128];
3093                 } gff_id;
3094                 struct {
3095                         uint8_t reserved;
3096                         uint8_t port_id[3];
3097                 } gid_pn;
3098         } rsp;
3099 };
3100
3101 struct ct_sns_pkt {
3102         union {
3103                 struct ct_sns_req req;
3104                 struct ct_sns_rsp rsp;
3105         } p;
3106 };
3107
3108 struct ct_sns_gpnft_pkt {
3109         union {
3110                 struct ct_sns_req req;
3111                 struct ct_sns_gpnft_rsp rsp;
3112         } p;
3113 };
3114
3115 enum scan_flags_t {
3116         SF_SCANNING = BIT_0,
3117         SF_QUEUED = BIT_1,
3118 };
3119
3120 enum fc4type_t {
3121         FS_FC4TYPE_FCP  = BIT_0,
3122         FS_FC4TYPE_NVME = BIT_1,
3123         FS_FCP_IS_N2N = BIT_7,
3124 };
3125
3126 struct fab_scan_rp {
3127         port_id_t id;
3128         enum fc4type_t fc4type;
3129         u8 port_name[8];
3130         u8 node_name[8];
3131 };
3132
3133 struct fab_scan {
3134         struct fab_scan_rp *l;
3135         u32 size;
3136         u16 scan_retry;
3137 #define MAX_SCAN_RETRIES 5
3138         enum scan_flags_t scan_flags;
3139         struct delayed_work scan_work;
3140 };
3141
3142 /*
3143  * SNS command structures -- for 2200 compatibility.
3144  */
3145 #define RFT_ID_SNS_SCMD_LEN     22
3146 #define RFT_ID_SNS_CMD_SIZE     60
3147 #define RFT_ID_SNS_DATA_SIZE    16
3148
3149 #define RNN_ID_SNS_SCMD_LEN     10
3150 #define RNN_ID_SNS_CMD_SIZE     36
3151 #define RNN_ID_SNS_DATA_SIZE    16
3152
3153 #define GA_NXT_SNS_SCMD_LEN     6
3154 #define GA_NXT_SNS_CMD_SIZE     28
3155 #define GA_NXT_SNS_DATA_SIZE    (620 + 16)
3156
3157 #define GID_PT_SNS_SCMD_LEN     6
3158 #define GID_PT_SNS_CMD_SIZE     28
3159 /*
3160  * Assume MAX_FIBRE_DEVICES_2100 as these defines are only used with older
3161  * adapters.
3162  */
3163 #define GID_PT_SNS_DATA_SIZE    (MAX_FIBRE_DEVICES_2100 * 4 + 16)
3164
3165 #define GPN_ID_SNS_SCMD_LEN     6
3166 #define GPN_ID_SNS_CMD_SIZE     28
3167 #define GPN_ID_SNS_DATA_SIZE    (8 + 16)
3168
3169 #define GNN_ID_SNS_SCMD_LEN     6
3170 #define GNN_ID_SNS_CMD_SIZE     28
3171 #define GNN_ID_SNS_DATA_SIZE    (8 + 16)
3172
3173 struct sns_cmd_pkt {
3174         union {
3175                 struct {
3176                         __le16  buffer_length;
3177                         __le16  reserved_1;
3178                         __le64  buffer_address __packed;
3179                         __le16  subcommand_length;
3180                         __le16  reserved_2;
3181                         __le16  subcommand;
3182                         __le16  size;
3183                         uint32_t reserved_3;
3184                         uint8_t param[36];
3185                 } cmd;
3186
3187                 uint8_t rft_data[RFT_ID_SNS_DATA_SIZE];
3188                 uint8_t rnn_data[RNN_ID_SNS_DATA_SIZE];
3189                 uint8_t gan_data[GA_NXT_SNS_DATA_SIZE];
3190                 uint8_t gid_data[GID_PT_SNS_DATA_SIZE];
3191                 uint8_t gpn_data[GPN_ID_SNS_DATA_SIZE];
3192                 uint8_t gnn_data[GNN_ID_SNS_DATA_SIZE];
3193         } p;
3194 };
3195
3196 struct fw_blob {
3197         char *name;
3198         uint32_t segs[4];
3199         const struct firmware *fw;
3200 };
3201
3202 /* Return data from MBC_GET_ID_LIST call. */
3203 struct gid_list_info {
3204         uint8_t al_pa;
3205         uint8_t area;
3206         uint8_t domain;
3207         uint8_t loop_id_2100;   /* ISP2100/ISP2200 -- 4 bytes. */
3208         __le16  loop_id;        /* ISP23XX         -- 6 bytes. */
3209         uint16_t reserved_1;    /* ISP24XX         -- 8 bytes. */
3210 };
3211
3212 /* NPIV */
3213 typedef struct vport_info {
3214         uint8_t         port_name[WWN_SIZE];
3215         uint8_t         node_name[WWN_SIZE];
3216         int             vp_id;
3217         uint16_t        loop_id;
3218         unsigned long   host_no;
3219         uint8_t         port_id[3];
3220         int             loop_state;
3221 } vport_info_t;
3222
3223 typedef struct vport_params {
3224         uint8_t         port_name[WWN_SIZE];
3225         uint8_t         node_name[WWN_SIZE];
3226         uint32_t        options;
3227 #define VP_OPTS_RETRY_ENABLE    BIT_0
3228 #define VP_OPTS_VP_DISABLE      BIT_1
3229 } vport_params_t;
3230
3231 /* NPIV - return codes of VP create and modify */
3232 #define VP_RET_CODE_OK                  0
3233 #define VP_RET_CODE_FATAL               1
3234 #define VP_RET_CODE_WRONG_ID            2
3235 #define VP_RET_CODE_WWPN                3
3236 #define VP_RET_CODE_RESOURCES           4
3237 #define VP_RET_CODE_NO_MEM              5
3238 #define VP_RET_CODE_NOT_FOUND           6
3239
3240 struct qla_hw_data;
3241 struct rsp_que;
3242 /*
3243  * ISP operations
3244  */
3245 struct isp_operations {
3246
3247         int (*pci_config) (struct scsi_qla_host *);
3248         int (*reset_chip)(struct scsi_qla_host *);
3249         int (*chip_diag) (struct scsi_qla_host *);
3250         void (*config_rings) (struct scsi_qla_host *);
3251         int (*reset_adapter)(struct scsi_qla_host *);
3252         int (*nvram_config) (struct scsi_qla_host *);
3253         void (*update_fw_options) (struct scsi_qla_host *);
3254         int (*load_risc) (struct scsi_qla_host *, uint32_t *);
3255
3256         char * (*pci_info_str)(struct scsi_qla_host *, char *, size_t);
3257         char * (*fw_version_str)(struct scsi_qla_host *, char *, size_t);
3258
3259         irq_handler_t intr_handler;
3260         void (*enable_intrs) (struct qla_hw_data *);
3261         void (*disable_intrs) (struct qla_hw_data *);
3262
3263         int (*abort_command) (srb_t *);
3264         int (*target_reset) (struct fc_port *, uint64_t, int);
3265         int (*lun_reset) (struct fc_port *, uint64_t, int);
3266         int (*fabric_login) (struct scsi_qla_host *, uint16_t, uint8_t,
3267                 uint8_t, uint8_t, uint16_t *, uint8_t);
3268         int (*fabric_logout) (struct scsi_qla_host *, uint16_t, uint8_t,
3269             uint8_t, uint8_t);
3270
3271         uint16_t (*calc_req_entries) (uint16_t);
3272         void (*build_iocbs) (srb_t *, cmd_entry_t *, uint16_t);
3273         void *(*prep_ms_iocb) (struct scsi_qla_host *, struct ct_arg *);
3274         void *(*prep_ms_fdmi_iocb) (struct scsi_qla_host *, uint32_t,
3275             uint32_t);
3276
3277         uint8_t *(*read_nvram)(struct scsi_qla_host *, void *,
3278                 uint32_t, uint32_t);
3279         int (*write_nvram)(struct scsi_qla_host *, void *, uint32_t,
3280                 uint32_t);
3281
3282         void (*fw_dump)(struct scsi_qla_host *vha);
3283         void (*mpi_fw_dump)(struct scsi_qla_host *, int);
3284
3285         int (*beacon_on) (struct scsi_qla_host *);
3286         int (*beacon_off) (struct scsi_qla_host *);
3287         void (*beacon_blink) (struct scsi_qla_host *);
3288
3289         void *(*read_optrom)(struct scsi_qla_host *, void *,
3290                 uint32_t, uint32_t);
3291         int (*write_optrom)(struct scsi_qla_host *, void *, uint32_t,
3292                 uint32_t);
3293
3294         int (*get_flash_version) (struct scsi_qla_host *, void *);
3295         int (*start_scsi) (srb_t *);
3296         int (*start_scsi_mq) (srb_t *);
3297         int (*abort_isp) (struct scsi_qla_host *);
3298         int (*iospace_config)(struct qla_hw_data *);
3299         int (*initialize_adapter)(struct scsi_qla_host *);
3300 };
3301
3302 /* MSI-X Support *************************************************************/
3303
3304 #define QLA_MSIX_CHIP_REV_24XX  3
3305 #define QLA_MSIX_FW_MODE(m)     (((m) & (BIT_7|BIT_8|BIT_9)) >> 7)
3306 #define QLA_MSIX_FW_MODE_1(m)   (QLA_MSIX_FW_MODE(m) == 1)
3307
3308 #define QLA_BASE_VECTORS        2 /* default + RSP */
3309 #define QLA_MSIX_RSP_Q                  0x01
3310 #define QLA_ATIO_VECTOR         0x02
3311 #define QLA_MSIX_QPAIR_MULTIQ_RSP_Q     0x03
3312 #define QLA_MSIX_QPAIR_MULTIQ_RSP_Q_HS  0x04
3313
3314 #define QLA_MIDX_DEFAULT        0
3315 #define QLA_MIDX_RSP_Q          1
3316 #define QLA_PCI_MSIX_CONTROL    0xa2
3317 #define QLA_83XX_PCI_MSIX_CONTROL       0x92
3318
3319 struct scsi_qla_host;
3320
3321
3322 #define QLA83XX_RSPQ_MSIX_ENTRY_NUMBER 1 /* refer to qla83xx_msix_entries */
3323
3324 struct qla_msix_entry {
3325         int have_irq;
3326         int in_use;
3327         uint32_t vector;
3328         uint16_t entry;
3329         char name[30];
3330         void *handle;
3331         int cpuid;
3332 };
3333
3334 #define WATCH_INTERVAL          1       /* number of seconds */
3335
3336 /* Work events.  */
3337 enum qla_work_type {
3338         QLA_EVT_AEN,
3339         QLA_EVT_IDC_ACK,
3340         QLA_EVT_ASYNC_LOGIN,
3341         QLA_EVT_ASYNC_LOGOUT,
3342         QLA_EVT_ASYNC_ADISC,
3343         QLA_EVT_UEVENT,
3344         QLA_EVT_AENFX,
3345         QLA_EVT_GPNID,
3346         QLA_EVT_UNMAP,
3347         QLA_EVT_NEW_SESS,
3348         QLA_EVT_GPDB,
3349         QLA_EVT_PRLI,
3350         QLA_EVT_GPSC,
3351         QLA_EVT_GNL,
3352         QLA_EVT_NACK,
3353         QLA_EVT_RELOGIN,
3354         QLA_EVT_ASYNC_PRLO,
3355         QLA_EVT_ASYNC_PRLO_DONE,
3356         QLA_EVT_GPNFT,
3357         QLA_EVT_GPNFT_DONE,
3358         QLA_EVT_GNNFT_DONE,
3359         QLA_EVT_GNNID,
3360         QLA_EVT_GFPNID,
3361         QLA_EVT_SP_RETRY,
3362         QLA_EVT_IIDMA,
3363         QLA_EVT_ELS_PLOGI,
3364 };
3365
3366
3367 struct qla_work_evt {
3368         struct list_head        list;
3369         enum qla_work_type      type;
3370         u32                     flags;
3371 #define QLA_EVT_FLAG_FREE       0x1
3372
3373         union {
3374                 struct {
3375                         enum fc_host_event_code code;
3376                         u32 data;
3377                 } aen;
3378                 struct {
3379 #define QLA_IDC_ACK_REGS        7
3380                         uint16_t mb[QLA_IDC_ACK_REGS];
3381                 } idc_ack;
3382                 struct {
3383                         struct fc_port *fcport;
3384 #define QLA_LOGIO_LOGIN_RETRIED BIT_0
3385                         u16 data[2];
3386                 } logio;
3387                 struct {
3388                         u32 code;
3389 #define QLA_UEVENT_CODE_FW_DUMP 0
3390                 } uevent;
3391                 struct {
3392                         uint32_t        evtcode;
3393                         uint32_t        mbx[8];
3394                         uint32_t        count;
3395                 } aenfx;
3396                 struct {
3397                         srb_t *sp;
3398                 } iosb;
3399                 struct {
3400                         port_id_t id;
3401                 } gpnid;
3402                 struct {
3403                         port_id_t id;
3404                         u8 port_name[8];
3405                         u8 node_name[8];
3406                         void *pla;
3407                         u8 fc4_type;
3408                 } new_sess;
3409                 struct { /*Get PDB, Get Speed, update fcport, gnl, gidpn */
3410                         fc_port_t *fcport;
3411                         u8 opt;
3412                 } fcport;
3413                 struct {
3414                         fc_port_t *fcport;
3415                         u8 iocb[IOCB_SIZE];
3416                         int type;
3417                 } nack;
3418                 struct {
3419                         u8 fc4_type;
3420                         srb_t *sp;
3421                 } gpnft;
3422          } u;
3423 };
3424
3425 struct qla_chip_state_84xx {
3426         struct list_head list;
3427         struct kref kref;
3428
3429         void *bus;
3430         spinlock_t access_lock;
3431         struct mutex fw_update_mutex;
3432         uint32_t fw_update;
3433         uint32_t op_fw_version;
3434         uint32_t op_fw_size;
3435         uint32_t op_fw_seq_size;
3436         uint32_t diag_fw_version;
3437         uint32_t gold_fw_version;
3438 };
3439
3440 struct qla_dif_statistics {
3441         uint64_t dif_input_bytes;
3442         uint64_t dif_output_bytes;
3443         uint64_t dif_input_requests;
3444         uint64_t dif_output_requests;
3445         uint32_t dif_guard_err;
3446         uint32_t dif_ref_tag_err;
3447         uint32_t dif_app_tag_err;
3448 };
3449
3450 struct qla_statistics {
3451         uint32_t total_isp_aborts;
3452         uint64_t input_bytes;
3453         uint64_t output_bytes;
3454         uint64_t input_requests;
3455         uint64_t output_requests;
3456         uint32_t control_requests;
3457
3458         uint64_t jiffies_at_last_reset;
3459         uint32_t stat_max_pend_cmds;
3460         uint32_t stat_max_qfull_cmds_alloc;
3461         uint32_t stat_max_qfull_cmds_dropped;
3462
3463         struct qla_dif_statistics qla_dif_stats;
3464 };
3465
3466 struct bidi_statistics {
3467         unsigned long long io_count;
3468         unsigned long long transfer_bytes;
3469 };
3470
3471 struct qla_tc_param {
3472         struct scsi_qla_host *vha;
3473         uint32_t blk_sz;
3474         uint32_t bufflen;
3475         struct scatterlist *sg;
3476         struct scatterlist *prot_sg;
3477         struct crc_context *ctx;
3478         uint8_t *ctx_dsd_alloced;
3479 };
3480
3481 /* Multi queue support */
3482 #define MBC_INITIALIZE_MULTIQ 0x1f
3483 #define QLA_QUE_PAGE 0X1000
3484 #define QLA_MQ_SIZE 32
3485 #define QLA_MAX_QUEUES 256
3486 #define ISP_QUE_REG(ha, id) \
3487         ((ha->mqenable || IS_QLA83XX(ha) || \
3488           IS_QLA27XX(ha) || IS_QLA28XX(ha)) ? \
3489          ((void __iomem *)ha->mqiobase + (QLA_QUE_PAGE * id)) :\
3490          ((void __iomem *)ha->iobase))
3491 #define QLA_REQ_QUE_ID(tag) \
3492         ((tag < QLA_MAX_QUEUES && tag > 0) ? tag : 0)
3493 #define QLA_DEFAULT_QUE_QOS 5
3494 #define QLA_PRECONFIG_VPORTS 32
3495 #define QLA_MAX_VPORTS_QLA24XX  128
3496 #define QLA_MAX_VPORTS_QLA25XX  256
3497
3498 struct qla_tgt_counters {
3499         uint64_t qla_core_sbt_cmd;
3500         uint64_t core_qla_que_buf;
3501         uint64_t qla_core_ret_ctio;
3502         uint64_t core_qla_snd_status;
3503         uint64_t qla_core_ret_sta_ctio;
3504         uint64_t core_qla_free_cmd;
3505         uint64_t num_q_full_sent;
3506         uint64_t num_alloc_iocb_failed;
3507         uint64_t num_term_xchg_sent;
3508 };
3509
3510 struct qla_qpair;
3511
3512 /* Response queue data structure */
3513 struct rsp_que {
3514         dma_addr_t  dma;
3515         response_t *ring;
3516         response_t *ring_ptr;
3517         __le32  __iomem *rsp_q_in;      /* FWI2-capable only. */
3518         __le32  __iomem *rsp_q_out;
3519         uint16_t  ring_index;
3520         uint16_t  out_ptr;
3521         uint16_t  *in_ptr;              /* queue shadow in index */
3522         uint16_t  length;
3523         uint16_t  options;
3524         uint16_t  rid;
3525         uint16_t  id;
3526         uint16_t  vp_idx;
3527         struct qla_hw_data *hw;
3528         struct qla_msix_entry *msix;
3529         struct req_que *req;
3530         srb_t *status_srb; /* status continuation entry */
3531         struct qla_qpair *qpair;
3532
3533         dma_addr_t  dma_fx00;
3534         response_t *ring_fx00;
3535         uint16_t  length_fx00;
3536         uint8_t rsp_pkt[REQUEST_ENTRY_SIZE];
3537 };
3538
3539 /* Request queue data structure */
3540 struct req_que {
3541         dma_addr_t  dma;
3542         request_t *ring;
3543         request_t *ring_ptr;
3544         __le32  __iomem *req_q_in;      /* FWI2-capable only. */
3545         __le32  __iomem *req_q_out;
3546         uint16_t  ring_index;
3547         uint16_t  in_ptr;
3548         uint16_t  *out_ptr;             /* queue shadow out index */
3549         uint16_t  cnt;
3550         uint16_t  length;
3551         uint16_t  options;
3552         uint16_t  rid;
3553         uint16_t  id;
3554         uint16_t  qos;
3555         uint16_t  vp_idx;
3556         struct rsp_que *rsp;
3557         srb_t **outstanding_cmds;
3558         uint32_t current_outstanding_cmd;
3559         uint16_t num_outstanding_cmds;
3560         int max_q_depth;
3561
3562         dma_addr_t  dma_fx00;
3563         request_t *ring_fx00;
3564         uint16_t  length_fx00;
3565         uint8_t req_pkt[REQUEST_ENTRY_SIZE];
3566 };
3567
3568 /*Queue pair data structure */
3569 struct qla_qpair {
3570         spinlock_t qp_lock;
3571         atomic_t ref_count;
3572         uint32_t lun_cnt;
3573         /*
3574          * For qpair 0, qp_lock_ptr will point at hardware_lock due to
3575          * legacy code. For other Qpair(s), it will point at qp_lock.
3576          */
3577         spinlock_t *qp_lock_ptr;
3578         struct scsi_qla_host *vha;
3579         u32 chip_reset;
3580
3581         /* distill these fields down to 'online=0/1'
3582          * ha->flags.eeh_busy
3583          * ha->flags.pci_channel_io_perm_failure
3584          * base_vha->loop_state
3585          */
3586         uint32_t online:1;
3587         /* move vha->flags.difdix_supported here */
3588         uint32_t difdix_supported:1;
3589         uint32_t delete_in_progress:1;
3590         uint32_t fw_started:1;
3591         uint32_t enable_class_2:1;
3592         uint32_t enable_explicit_conf:1;
3593         uint32_t use_shadow_reg:1;
3594
3595         uint16_t id;                    /* qp number used with FW */
3596         uint16_t vp_idx;                /* vport ID */
3597         mempool_t *srb_mempool;
3598
3599         struct pci_dev  *pdev;
3600         void (*reqq_start_iocbs)(struct qla_qpair *);
3601
3602         /* to do: New driver: move queues to here instead of pointers */
3603         struct req_que *req;
3604         struct rsp_que *rsp;
3605         struct atio_que *atio;
3606         struct qla_msix_entry *msix; /* point to &ha->msix_entries[x] */
3607         struct qla_hw_data *hw;
3608         struct work_struct q_work;
3609         struct list_head qp_list_elem; /* vha->qp_list */
3610         struct list_head hints_list;
3611         uint16_t cpuid;
3612         uint16_t retry_term_cnt;
3613         __le32  retry_term_exchg_addr;
3614         uint64_t retry_term_jiff;
3615         struct qla_tgt_counters tgt_counters;
3616 };
3617
3618 /* Place holder for FW buffer parameters */
3619 struct qlfc_fw {
3620         void *fw_buf;
3621         dma_addr_t fw_dma;
3622         uint32_t len;
3623 };
3624
3625 struct rdp_req_payload {
3626         uint32_t        els_request;
3627         uint32_t        desc_list_len;
3628
3629         /* NPIV descriptor */
3630         struct {
3631                 uint32_t desc_tag;
3632                 uint32_t desc_len;
3633                 uint8_t  reserved;
3634                 uint8_t  nport_id[3];
3635         } npiv_desc;
3636 };
3637
3638 struct rdp_rsp_payload {
3639         struct {
3640                 __be32  cmd;
3641                 __be32  len;
3642         } hdr;
3643
3644         /* LS Request Info descriptor */
3645         struct {
3646                 __be32  desc_tag;
3647                 __be32  desc_len;
3648                 __be32  req_payload_word_0;
3649         } ls_req_info_desc;
3650
3651         /* LS Request Info descriptor */
3652         struct {
3653                 __be32  desc_tag;
3654                 __be32  desc_len;
3655                 __be32  req_payload_word_0;
3656         } ls_req_info_desc2;
3657
3658         /* SFP diagnostic param descriptor */
3659         struct {
3660                 __be32  desc_tag;
3661                 __be32  desc_len;
3662                 __be16  temperature;
3663                 __be16  vcc;
3664                 __be16  tx_bias;
3665                 __be16  tx_power;
3666                 __be16  rx_power;
3667                 __be16  sfp_flags;
3668         } sfp_diag_desc;
3669
3670         /* Port Speed Descriptor */
3671         struct {
3672                 __be32  desc_tag;
3673                 __be32  desc_len;
3674                 __be16  speed_capab;
3675                 __be16  operating_speed;
3676         } port_speed_desc;
3677
3678         /* Link Error Status Descriptor */
3679         struct {
3680                 __be32  desc_tag;
3681                 __be32  desc_len;
3682                 __be32  link_fail_cnt;
3683                 __be32  loss_sync_cnt;
3684                 __be32  loss_sig_cnt;
3685                 __be32  prim_seq_err_cnt;
3686                 __be32  inval_xmit_word_cnt;
3687                 __be32  inval_crc_cnt;
3688                 uint8_t  pn_port_phy_type;
3689                 uint8_t  reserved[3];
3690         } ls_err_desc;
3691
3692         /* Port name description with diag param */
3693         struct {
3694                 __be32  desc_tag;
3695                 __be32  desc_len;
3696                 uint8_t WWNN[WWN_SIZE];
3697                 uint8_t WWPN[WWN_SIZE];
3698         } port_name_diag_desc;
3699
3700         /* Port Name desc for Direct attached Fx_Port or Nx_Port */
3701         struct {
3702                 __be32  desc_tag;
3703                 __be32  desc_len;
3704                 uint8_t WWNN[WWN_SIZE];
3705                 uint8_t WWPN[WWN_SIZE];
3706         } port_name_direct_desc;
3707
3708         /* Buffer Credit descriptor */
3709         struct {
3710                 __be32  desc_tag;
3711                 __be32  desc_len;
3712                 __be32  fcport_b2b;
3713                 __be32  attached_fcport_b2b;
3714                 __be32  fcport_rtt;
3715         } buffer_credit_desc;
3716
3717         /* Optical Element Data Descriptor */
3718         struct {
3719                 __be32  desc_tag;
3720                 __be32  desc_len;
3721                 __be16  high_alarm;
3722                 __be16  low_alarm;
3723                 __be16  high_warn;
3724                 __be16  low_warn;
3725                 __be32  element_flags;
3726         } optical_elmt_desc[5];
3727
3728         /* Optical Product Data Descriptor */
3729         struct {
3730                 __be32  desc_tag;
3731                 __be32  desc_len;
3732                 uint8_t  vendor_name[16];
3733                 uint8_t  part_number[16];
3734                 uint8_t  serial_number[16];
3735                 uint8_t  revision[4];
3736                 uint8_t  date[8];
3737         } optical_prod_desc;
3738 };
3739
3740 #define RDP_DESC_LEN(obj) \
3741         (sizeof(obj) - sizeof((obj).desc_tag) - sizeof((obj).desc_len))
3742
3743 #define RDP_PORT_SPEED_1GB              BIT_15
3744 #define RDP_PORT_SPEED_2GB              BIT_14
3745 #define RDP_PORT_SPEED_4GB              BIT_13
3746 #define RDP_PORT_SPEED_10GB             BIT_12
3747 #define RDP_PORT_SPEED_8GB              BIT_11
3748 #define RDP_PORT_SPEED_16GB             BIT_10
3749 #define RDP_PORT_SPEED_32GB             BIT_9
3750 #define RDP_PORT_SPEED_64GB             BIT_8
3751 #define RDP_PORT_SPEED_UNKNOWN          BIT_0
3752
3753 struct scsi_qlt_host {
3754         void *target_lport_ptr;
3755         struct mutex tgt_mutex;
3756         struct mutex tgt_host_action_mutex;
3757         struct qla_tgt *qla_tgt;
3758 };
3759
3760 struct qlt_hw_data {
3761         /* Protected by hw lock */
3762         uint32_t node_name_set:1;
3763
3764         dma_addr_t atio_dma;    /* Physical address. */
3765         struct atio *atio_ring; /* Base virtual address */
3766         struct atio *atio_ring_ptr;     /* Current address. */
3767         uint16_t atio_ring_index; /* Current index. */
3768         uint16_t atio_q_length;
3769         __le32 __iomem *atio_q_in;
3770         __le32 __iomem *atio_q_out;
3771
3772         struct qla_tgt_func_tmpl *tgt_ops;
3773         struct qla_tgt_vp_map *tgt_vp_map;
3774
3775         int saved_set;
3776         __le16  saved_exchange_count;
3777         __le32  saved_firmware_options_1;
3778         __le32  saved_firmware_options_2;
3779         __le32  saved_firmware_options_3;
3780         uint8_t saved_firmware_options[2];
3781         uint8_t saved_add_firmware_options[2];
3782
3783         uint8_t tgt_node_name[WWN_SIZE];
3784
3785         struct dentry *dfs_tgt_sess;
3786         struct dentry *dfs_tgt_port_database;
3787         struct dentry *dfs_naqp;
3788
3789         struct list_head q_full_list;
3790         uint32_t num_pend_cmds;
3791         uint32_t num_qfull_cmds_alloc;
3792         uint32_t num_qfull_cmds_dropped;
3793         spinlock_t q_full_lock;
3794         uint32_t leak_exchg_thresh_hold;
3795         spinlock_t sess_lock;
3796         int num_act_qpairs;
3797 #define DEFAULT_NAQP 2
3798         spinlock_t atio_lock ____cacheline_aligned;
3799         struct btree_head32 host_map;
3800 };
3801
3802 #define MAX_QFULL_CMDS_ALLOC    8192
3803 #define Q_FULL_THRESH_HOLD_PERCENT 90
3804 #define Q_FULL_THRESH_HOLD(ha) \
3805         ((ha->cur_fw_xcb_count/100) * Q_FULL_THRESH_HOLD_PERCENT)
3806
3807 #define LEAK_EXCHG_THRESH_HOLD_PERCENT 75       /* 75 percent */
3808
3809 struct qla_hw_data_stat {
3810         u32 num_fw_dump;
3811         u32 num_mpi_reset;
3812 };
3813
3814 /*
3815  * Qlogic host adapter specific data structure.
3816 */
3817 struct qla_hw_data {
3818         struct pci_dev  *pdev;
3819         /* SRB cache. */
3820 #define SRB_MIN_REQ     128
3821         mempool_t       *srb_mempool;
3822
3823         volatile struct {
3824                 uint32_t        mbox_int                :1;
3825                 uint32_t        mbox_busy               :1;
3826                 uint32_t        disable_risc_code_load  :1;
3827                 uint32_t        enable_64bit_addressing :1;
3828                 uint32_t        enable_lip_reset        :1;
3829                 uint32_t        enable_target_reset     :1;
3830                 uint32_t        enable_lip_full_login   :1;
3831                 uint32_t        enable_led_scheme       :1;
3832
3833                 uint32_t        msi_enabled             :1;
3834                 uint32_t        msix_enabled            :1;
3835                 uint32_t        disable_serdes          :1;
3836                 uint32_t        gpsc_supported          :1;
3837                 uint32_t        npiv_supported          :1;
3838                 uint32_t        pci_channel_io_perm_failure     :1;
3839                 uint32_t        fce_enabled             :1;
3840                 uint32_t        fac_supported           :1;
3841
3842                 uint32_t        chip_reset_done         :1;
3843                 uint32_t        running_gold_fw         :1;
3844                 uint32_t        eeh_busy                :1;
3845                 uint32_t        disable_msix_handshake  :1;
3846                 uint32_t        fcp_prio_enabled        :1;
3847                 uint32_t        isp82xx_fw_hung:1;
3848                 uint32_t        nic_core_hung:1;
3849
3850                 uint32_t        quiesce_owner:1;
3851                 uint32_t        nic_core_reset_hdlr_active:1;
3852                 uint32_t        nic_core_reset_owner:1;
3853                 uint32_t        isp82xx_no_md_cap:1;
3854                 uint32_t        host_shutting_down:1;
3855                 uint32_t        idc_compl_status:1;
3856                 uint32_t        mr_reset_hdlr_active:1;
3857                 uint32_t        mr_intr_valid:1;
3858
3859                 uint32_t        dport_enabled:1;
3860                 uint32_t        fawwpn_enabled:1;
3861                 uint32_t        exlogins_enabled:1;
3862                 uint32_t        exchoffld_enabled:1;
3863
3864                 uint32_t        lip_ae:1;
3865                 uint32_t        n2n_ae:1;
3866                 uint32_t        fw_started:1;
3867                 uint32_t        fw_init_done:1;
3868
3869                 uint32_t        lr_detected:1;
3870
3871                 uint32_t        rida_fmt2:1;
3872                 uint32_t        purge_mbox:1;
3873                 uint32_t        n2n_bigger:1;
3874                 uint32_t        secure_adapter:1;
3875                 uint32_t        secure_fw:1;
3876                                 /* Supported by Adapter */
3877                 uint32_t        scm_supported_a:1;
3878                                 /* Supported by Firmware */
3879                 uint32_t        scm_supported_f:1;
3880                                 /* Enabled in Driver */
3881                 uint32_t        scm_enabled:1;
3882                 uint32_t        max_req_queue_warned:1;
3883         } flags;
3884
3885         uint16_t max_exchg;
3886         uint16_t lr_distance;   /* 32G & above */
3887 #define LR_DISTANCE_5K  1
3888 #define LR_DISTANCE_10K 0
3889
3890         /* This spinlock is used to protect "io transactions", you must
3891         * acquire it before doing any IO to the card, eg with RD_REG*() and
3892         * WRT_REG*() for the duration of your entire commandtransaction.
3893         *
3894         * This spinlock is of lower priority than the io request lock.
3895         */
3896
3897         spinlock_t      hardware_lock ____cacheline_aligned;
3898         int             bars;
3899         int             mem_only;
3900         device_reg_t *iobase;           /* Base I/O address */
3901         resource_size_t pio_address;
3902
3903 #define MIN_IOBASE_LEN          0x100
3904         dma_addr_t              bar0_hdl;
3905
3906         void __iomem *cregbase;
3907         dma_addr_t              bar2_hdl;
3908 #define BAR0_LEN_FX00                   (1024 * 1024)
3909 #define BAR2_LEN_FX00                   (128 * 1024)
3910
3911         uint32_t                rqstq_intr_code;
3912         uint32_t                mbx_intr_code;
3913         uint32_t                req_que_len;
3914         uint32_t                rsp_que_len;
3915         uint32_t                req_que_off;
3916         uint32_t                rsp_que_off;
3917
3918         /* Multi queue data structs */
3919         device_reg_t *mqiobase;
3920         device_reg_t *msixbase;
3921         uint16_t        msix_count;
3922         uint8_t         mqenable;
3923         struct req_que **req_q_map;
3924         struct rsp_que **rsp_q_map;
3925         struct qla_qpair **queue_pair_map;
3926         unsigned long req_qid_map[(QLA_MAX_QUEUES / 8) / sizeof(unsigned long)];
3927         unsigned long rsp_qid_map[(QLA_MAX_QUEUES / 8) / sizeof(unsigned long)];
3928         unsigned long qpair_qid_map[(QLA_MAX_QUEUES / 8)
3929                 / sizeof(unsigned long)];
3930         uint8_t         max_req_queues;
3931         uint8_t         max_rsp_queues;
3932         uint8_t         max_qpairs;
3933         uint8_t         num_qpairs;
3934         struct qla_qpair *base_qpair;
3935         struct qla_npiv_entry *npiv_info;
3936         uint16_t        nvram_npiv_size;
3937
3938         uint16_t        switch_cap;
3939 #define FLOGI_SEQ_DEL           BIT_8
3940 #define FLOGI_MID_SUPPORT       BIT_10
3941 #define FLOGI_VSAN_SUPPORT      BIT_12
3942 #define FLOGI_SP_SUPPORT        BIT_13
3943
3944         uint8_t         port_no;                /* Physical port of adapter */
3945         uint8_t         exch_starvation;
3946
3947         /* Timeout timers. */
3948         uint8_t         loop_down_abort_time;    /* port down timer */
3949         atomic_t        loop_down_timer;         /* loop down timer */
3950         uint8_t         link_down_timeout;       /* link down timeout */
3951         uint16_t        max_loop_id;
3952         uint16_t        max_fibre_devices;      /* Maximum number of targets */
3953
3954         uint16_t        fb_rev;
3955         uint16_t        min_external_loopid;    /* First external loop Id */
3956
3957 #define PORT_SPEED_UNKNOWN 0xFFFF
3958 #define PORT_SPEED_1GB  0x00
3959 #define PORT_SPEED_2GB  0x01
3960 #define PORT_SPEED_AUTO 0x02
3961 #define PORT_SPEED_4GB  0x03
3962 #define PORT_SPEED_8GB  0x04
3963 #define PORT_SPEED_16GB 0x05
3964 #define PORT_SPEED_32GB 0x06
3965 #define PORT_SPEED_64GB 0x07
3966 #define PORT_SPEED_10GB 0x13
3967         uint16_t        link_data_rate;         /* F/W operating speed */
3968         uint16_t        set_data_rate;          /* Set by user */
3969
3970         uint8_t         current_topology;
3971         uint8_t         prev_topology;
3972 #define ISP_CFG_NL      1
3973 #define ISP_CFG_N       2
3974 #define ISP_CFG_FL      4
3975 #define ISP_CFG_F       8
3976
3977         uint8_t         operating_mode;         /* F/W operating mode */
3978 #define LOOP      0
3979 #define P2P       1
3980 #define LOOP_P2P  2
3981 #define P2P_LOOP  3
3982         uint8_t         interrupts_on;
3983         uint32_t        isp_abort_cnt;
3984 #define PCI_DEVICE_ID_QLOGIC_ISP2532    0x2532
3985 #define PCI_DEVICE_ID_QLOGIC_ISP8432    0x8432
3986 #define PCI_DEVICE_ID_QLOGIC_ISP8001    0x8001
3987 #define PCI_DEVICE_ID_QLOGIC_ISP8031    0x8031
3988 #define PCI_DEVICE_ID_QLOGIC_ISP2031    0x2031
3989 #define PCI_DEVICE_ID_QLOGIC_ISP2071    0x2071
3990 #define PCI_DEVICE_ID_QLOGIC_ISP2271    0x2271
3991 #define PCI_DEVICE_ID_QLOGIC_ISP2261    0x2261
3992 #define PCI_DEVICE_ID_QLOGIC_ISP2061    0x2061
3993 #define PCI_DEVICE_ID_QLOGIC_ISP2081    0x2081
3994 #define PCI_DEVICE_ID_QLOGIC_ISP2089    0x2089
3995 #define PCI_DEVICE_ID_QLOGIC_ISP2281    0x2281
3996 #define PCI_DEVICE_ID_QLOGIC_ISP2289    0x2289
3997
3998         uint32_t        isp_type;
3999 #define DT_ISP2100                      BIT_0
4000 #define DT_ISP2200                      BIT_1
4001 #define DT_ISP2300                      BIT_2
4002 #define DT_ISP2312                      BIT_3
4003 #define DT_ISP2322                      BIT_4
4004 #define DT_ISP6312                      BIT_5
4005 #define DT_ISP6322                      BIT_6
4006 #define DT_ISP2422                      BIT_7
4007 #define DT_ISP2432                      BIT_8
4008 #define DT_ISP5422                      BIT_9
4009 #define DT_ISP5432                      BIT_10
4010 #define DT_ISP2532                      BIT_11
4011 #define DT_ISP8432                      BIT_12
4012 #define DT_ISP8001                      BIT_13
4013 #define DT_ISP8021                      BIT_14
4014 #define DT_ISP2031                      BIT_15
4015 #define DT_ISP8031                      BIT_16
4016 #define DT_ISPFX00                      BIT_17
4017 #define DT_ISP8044                      BIT_18
4018 #define DT_ISP2071                      BIT_19
4019 #define DT_ISP2271                      BIT_20
4020 #define DT_ISP2261                      BIT_21
4021 #define DT_ISP2061                      BIT_22
4022 #define DT_ISP2081                      BIT_23
4023 #define DT_ISP2089                      BIT_24
4024 #define DT_ISP2281                      BIT_25
4025 #define DT_ISP2289                      BIT_26
4026 #define DT_ISP_LAST                     (DT_ISP2289 << 1)
4027
4028         uint32_t        device_type;
4029 #define DT_T10_PI                       BIT_25
4030 #define DT_IIDMA                        BIT_26
4031 #define DT_FWI2                         BIT_27
4032 #define DT_ZIO_SUPPORTED                BIT_28
4033 #define DT_OEM_001                      BIT_29
4034 #define DT_ISP2200A                     BIT_30
4035 #define DT_EXTENDED_IDS                 BIT_31
4036
4037 #define DT_MASK(ha)     ((ha)->isp_type & (DT_ISP_LAST - 1))
4038 #define IS_QLA2100(ha)  (DT_MASK(ha) & DT_ISP2100)
4039 #define IS_QLA2200(ha)  (DT_MASK(ha) & DT_ISP2200)
4040 #define IS_QLA2300(ha)  (DT_MASK(ha) & DT_ISP2300)
4041 #define IS_QLA2312(ha)  (DT_MASK(ha) & DT_ISP2312)
4042 #define IS_QLA2322(ha)  (DT_MASK(ha) & DT_ISP2322)
4043 #define IS_QLA6312(ha)  (DT_MASK(ha) & DT_ISP6312)
4044 #define IS_QLA6322(ha)  (DT_MASK(ha) & DT_ISP6322)
4045 #define IS_QLA2422(ha)  (DT_MASK(ha) & DT_ISP2422)
4046 #define IS_QLA2432(ha)  (DT_MASK(ha) & DT_ISP2432)
4047 #define IS_QLA5422(ha)  (DT_MASK(ha) & DT_ISP5422)
4048 #define IS_QLA5432(ha)  (DT_MASK(ha) & DT_ISP5432)
4049 #define IS_QLA2532(ha)  (DT_MASK(ha) & DT_ISP2532)
4050 #define IS_QLA8432(ha)  (DT_MASK(ha) & DT_ISP8432)
4051 #define IS_QLA8001(ha)  (DT_MASK(ha) & DT_ISP8001)
4052 #define IS_QLA81XX(ha)  (IS_QLA8001(ha))
4053 #define IS_QLA82XX(ha)  (DT_MASK(ha) & DT_ISP8021)
4054 #define IS_QLA8044(ha)  (DT_MASK(ha) & DT_ISP8044)
4055 #define IS_QLA2031(ha)  (DT_MASK(ha) & DT_ISP2031)
4056 #define IS_QLA8031(ha)  (DT_MASK(ha) & DT_ISP8031)
4057 #define IS_QLAFX00(ha)  (DT_MASK(ha) & DT_ISPFX00)
4058 #define IS_QLA2071(ha)  (DT_MASK(ha) & DT_ISP2071)
4059 #define IS_QLA2271(ha)  (DT_MASK(ha) & DT_ISP2271)
4060 #define IS_QLA2261(ha)  (DT_MASK(ha) & DT_ISP2261)
4061 #define IS_QLA2081(ha)  (DT_MASK(ha) & DT_ISP2081)
4062 #define IS_QLA2281(ha)  (DT_MASK(ha) & DT_ISP2281)
4063
4064 #define IS_QLA23XX(ha)  (IS_QLA2300(ha) || IS_QLA2312(ha) || IS_QLA2322(ha) || \
4065                         IS_QLA6312(ha) || IS_QLA6322(ha))
4066 #define IS_QLA24XX(ha)  (IS_QLA2422(ha) || IS_QLA2432(ha))
4067 #define IS_QLA54XX(ha)  (IS_QLA5422(ha) || IS_QLA5432(ha))
4068 #define IS_QLA25XX(ha)  (IS_QLA2532(ha))
4069 #define IS_QLA83XX(ha)  (IS_QLA2031(ha) || IS_QLA8031(ha))
4070 #define IS_QLA84XX(ha)  (IS_QLA8432(ha))
4071 #define IS_QLA27XX(ha)  (IS_QLA2071(ha) || IS_QLA2271(ha) || IS_QLA2261(ha))
4072 #define IS_QLA28XX(ha)  (IS_QLA2081(ha) || IS_QLA2281(ha))
4073 #define IS_QLA24XX_TYPE(ha)     (IS_QLA24XX(ha) || IS_QLA54XX(ha) || \
4074                                 IS_QLA84XX(ha))
4075 #define IS_CNA_CAPABLE(ha)      (IS_QLA81XX(ha) || IS_QLA82XX(ha) || \
4076                                 IS_QLA8031(ha) || IS_QLA8044(ha))
4077 #define IS_P3P_TYPE(ha)         (IS_QLA82XX(ha) || IS_QLA8044(ha))
4078 #define IS_QLA2XXX_MIDTYPE(ha)  (IS_QLA24XX(ha) || IS_QLA84XX(ha) || \
4079                                 IS_QLA25XX(ha) || IS_QLA81XX(ha) || \
4080                                 IS_QLA82XX(ha) || IS_QLA83XX(ha) || \
4081                                 IS_QLA8044(ha) || IS_QLA27XX(ha) || \
4082                                 IS_QLA28XX(ha))
4083 #define IS_MSIX_NACK_CAPABLE(ha) (IS_QLA81XX(ha) || IS_QLA83XX(ha) || \
4084                                 IS_QLA27XX(ha) || IS_QLA28XX(ha))
4085 #define IS_NOPOLLING_TYPE(ha)   (IS_QLA81XX(ha) && (ha)->flags.msix_enabled)
4086 #define IS_FAC_REQUIRED(ha)     (IS_QLA81XX(ha) || IS_QLA83XX(ha) || \
4087                                 IS_QLA27XX(ha) || IS_QLA28XX(ha))
4088 #define IS_NOCACHE_VPD_TYPE(ha) (IS_QLA81XX(ha) || IS_QLA83XX(ha) || \
4089                                 IS_QLA27XX(ha) || IS_QLA28XX(ha))
4090 #define IS_ALOGIO_CAPABLE(ha)   (IS_QLA23XX(ha) || IS_FWI2_CAPABLE(ha))
4091
4092 #define IS_T10_PI_CAPABLE(ha)   ((ha)->device_type & DT_T10_PI)
4093 #define IS_IIDMA_CAPABLE(ha)    ((ha)->device_type & DT_IIDMA)
4094 #define IS_FWI2_CAPABLE(ha)     ((ha)->device_type & DT_FWI2)
4095 #define IS_ZIO_SUPPORTED(ha)    ((ha)->device_type & DT_ZIO_SUPPORTED)
4096 #define IS_OEM_001(ha)          ((ha)->device_type & DT_OEM_001)
4097 #define HAS_EXTENDED_IDS(ha)    ((ha)->device_type & DT_EXTENDED_IDS)
4098 #define IS_CT6_SUPPORTED(ha)    ((ha)->device_type & DT_CT6_SUPPORTED)
4099 #define IS_MQUE_CAPABLE(ha)     ((ha)->mqenable || IS_QLA83XX(ha) || \
4100                                 IS_QLA27XX(ha) || IS_QLA28XX(ha))
4101 #define IS_BIDI_CAPABLE(ha) \
4102     (IS_QLA25XX(ha) || IS_QLA2031(ha) || IS_QLA27XX(ha) || IS_QLA28XX(ha))
4103 /* Bit 21 of fw_attributes decides the MCTP capabilities */
4104 #define IS_MCTP_CAPABLE(ha)     (IS_QLA2031(ha) && \
4105                                 ((ha)->fw_attributes_ext[0] & BIT_0))
4106 #define IS_PI_UNINIT_CAPABLE(ha)        (IS_QLA83XX(ha) || IS_QLA27XX(ha))
4107 #define IS_PI_IPGUARD_CAPABLE(ha)       (IS_QLA83XX(ha) || IS_QLA27XX(ha))
4108 #define IS_PI_DIFB_DIX0_CAPABLE(ha)     (0)
4109 #define IS_PI_SPLIT_DET_CAPABLE_HBA(ha) (IS_QLA83XX(ha) || IS_QLA27XX(ha) || \
4110                                         IS_QLA28XX(ha))
4111 #define IS_PI_SPLIT_DET_CAPABLE(ha)     (IS_PI_SPLIT_DET_CAPABLE_HBA(ha) && \
4112     (((ha)->fw_attributes_h << 16 | (ha)->fw_attributes) & BIT_22))
4113 #define IS_ATIO_MSIX_CAPABLE(ha) (IS_QLA83XX(ha) || IS_QLA27XX(ha) || \
4114                                 IS_QLA28XX(ha))
4115 #define IS_TGT_MODE_CAPABLE(ha) (ha->tgt.atio_q_length)
4116 #define IS_SHADOW_REG_CAPABLE(ha)  (IS_QLA27XX(ha) || IS_QLA28XX(ha))
4117 #define IS_DPORT_CAPABLE(ha)  (IS_QLA83XX(ha) || IS_QLA27XX(ha) || \
4118                                 IS_QLA28XX(ha))
4119 #define IS_FAWWN_CAPABLE(ha)    (IS_QLA83XX(ha) || IS_QLA27XX(ha) || \
4120                                 IS_QLA28XX(ha))
4121 #define IS_EXCHG_OFFLD_CAPABLE(ha) \
4122         (IS_QLA81XX(ha) || IS_QLA83XX(ha) || IS_QLA27XX(ha) || IS_QLA28XX(ha))
4123 #define IS_EXLOGIN_OFFLD_CAPABLE(ha) \
4124         (IS_QLA25XX(ha) || IS_QLA81XX(ha) || IS_QLA83XX(ha) || \
4125          IS_QLA27XX(ha) || IS_QLA28XX(ha))
4126 #define USE_ASYNC_SCAN(ha) (IS_QLA25XX(ha) || IS_QLA81XX(ha) ||\
4127         IS_QLA83XX(ha) || IS_QLA27XX(ha) || IS_QLA28XX(ha))
4128
4129         /* HBA serial number */
4130         uint8_t         serial0;
4131         uint8_t         serial1;
4132         uint8_t         serial2;
4133
4134         /* NVRAM configuration data */
4135 #define MAX_NVRAM_SIZE  4096
4136 #define VPD_OFFSET      (MAX_NVRAM_SIZE / 2)
4137         uint16_t        nvram_size;
4138         uint16_t        nvram_base;
4139         void            *nvram;
4140         uint16_t        vpd_size;
4141         uint16_t        vpd_base;
4142         void            *vpd;
4143
4144         uint16_t        loop_reset_delay;
4145         uint8_t         retry_count;
4146         uint8_t         login_timeout;
4147         uint16_t        r_a_tov;
4148         int             port_down_retry_count;
4149         uint8_t         mbx_count;
4150         uint8_t         aen_mbx_count;
4151         atomic_t        num_pend_mbx_stage1;
4152         atomic_t        num_pend_mbx_stage2;
4153         atomic_t        num_pend_mbx_stage3;
4154         uint16_t        frame_payload_size;
4155
4156         uint32_t        login_retry_count;
4157         /* SNS command interfaces. */
4158         ms_iocb_entry_t         *ms_iocb;
4159         dma_addr_t              ms_iocb_dma;
4160         struct ct_sns_pkt       *ct_sns;
4161         dma_addr_t              ct_sns_dma;
4162         /* SNS command interfaces for 2200. */
4163         struct sns_cmd_pkt      *sns_cmd;
4164         dma_addr_t              sns_cmd_dma;
4165
4166 #define SFP_DEV_SIZE    512
4167 #define SFP_BLOCK_SIZE  64
4168 #define SFP_RTDI_LEN    SFP_BLOCK_SIZE
4169
4170         void            *sfp_data;
4171         dma_addr_t      sfp_data_dma;
4172
4173         struct qla_flt_header *flt;
4174         dma_addr_t      flt_dma;
4175
4176 #define XGMAC_DATA_SIZE 4096
4177         void            *xgmac_data;
4178         dma_addr_t      xgmac_data_dma;
4179
4180 #define DCBX_TLV_DATA_SIZE 4096
4181         void            *dcbx_tlv;
4182         dma_addr_t      dcbx_tlv_dma;
4183
4184         struct task_struct      *dpc_thread;
4185         uint8_t dpc_active;                  /* DPC routine is active */
4186
4187         dma_addr_t      gid_list_dma;
4188         struct gid_list_info *gid_list;
4189         int             gid_list_info_size;
4190
4191         /* Small DMA pool allocations -- maximum 256 bytes in length. */
4192 #define DMA_POOL_SIZE   256
4193         struct dma_pool *s_dma_pool;
4194
4195         dma_addr_t      init_cb_dma;
4196         init_cb_t       *init_cb;
4197         int             init_cb_size;
4198         dma_addr_t      ex_init_cb_dma;
4199         struct ex_init_cb_81xx *ex_init_cb;
4200         dma_addr_t      sf_init_cb_dma;
4201         struct init_sf_cb *sf_init_cb;
4202
4203         void            *scm_fpin_els_buff;
4204         uint64_t        scm_fpin_els_buff_size;
4205         bool            scm_fpin_valid;
4206         bool            scm_fpin_payload_size;
4207
4208         void            *async_pd;
4209         dma_addr_t      async_pd_dma;
4210
4211 #define ENABLE_EXTENDED_LOGIN   BIT_7
4212
4213         /* Extended Logins  */
4214         void            *exlogin_buf;
4215         dma_addr_t      exlogin_buf_dma;
4216         int             exlogin_size;
4217
4218 #define ENABLE_EXCHANGE_OFFLD   BIT_2
4219
4220         /* Exchange Offload */
4221         void            *exchoffld_buf;
4222         dma_addr_t      exchoffld_buf_dma;
4223         int             exchoffld_size;
4224         int             exchoffld_count;
4225
4226         /* n2n */
4227         struct els_plogi_payload plogi_els_payld;
4228
4229         void            *swl;
4230
4231         /* These are used by mailbox operations. */
4232         uint16_t mailbox_out[MAILBOX_REGISTER_COUNT];
4233         uint32_t mailbox_out32[MAILBOX_REGISTER_COUNT];
4234         uint32_t aenmb[AEN_MAILBOX_REGISTER_COUNT_FX00];
4235
4236         mbx_cmd_t       *mcp;
4237         struct mbx_cmd_32       *mcp32;
4238
4239         unsigned long   mbx_cmd_flags;
4240 #define MBX_INTERRUPT           1
4241 #define MBX_INTR_WAIT           2
4242 #define MBX_UPDATE_FLASH_ACTIVE 3
4243
4244         struct mutex vport_lock;        /* Virtual port synchronization */
4245         spinlock_t vport_slock; /* order is hardware_lock, then vport_slock */
4246         struct mutex mq_lock;        /* multi-queue synchronization */
4247         struct completion mbx_cmd_comp; /* Serialize mbx access */
4248         struct completion mbx_intr_comp;  /* Used for completion notification */
4249         struct completion dcbx_comp;    /* For set port config notification */
4250         struct completion lb_portup_comp; /* Used to wait for link up during
4251                                            * loopback */
4252 #define DCBX_COMP_TIMEOUT       20
4253 #define LB_PORTUP_COMP_TIMEOUT  10
4254
4255         int notify_dcbx_comp;
4256         int notify_lb_portup_comp;
4257         struct mutex selflogin_lock;
4258
4259         /* Basic firmware related information. */
4260         uint16_t        fw_major_version;
4261         uint16_t        fw_minor_version;
4262         uint16_t        fw_subminor_version;
4263         uint16_t        fw_attributes;
4264         uint16_t        fw_attributes_h;
4265 #define FW_ATTR_H_NVME_FBURST   BIT_1
4266 #define FW_ATTR_H_NVME          BIT_10
4267 #define FW_ATTR_H_NVME_UPDATED  BIT_14
4268
4269         /* About firmware SCM support */
4270 #define FW_ATTR_EXT0_SCM_SUPPORTED      BIT_12
4271         /* Brocade fabric attached */
4272 #define FW_ATTR_EXT0_SCM_BROCADE        0x00001000
4273         /* Cisco fabric attached */
4274 #define FW_ATTR_EXT0_SCM_CISCO          0x00002000
4275         uint16_t        fw_attributes_ext[2];
4276         uint32_t        fw_memory_size;
4277         uint32_t        fw_transfer_size;
4278         uint32_t        fw_srisc_address;
4279 #define RISC_START_ADDRESS_2100 0x1000
4280 #define RISC_START_ADDRESS_2300 0x800
4281 #define RISC_START_ADDRESS_2400 0x100000
4282
4283         uint16_t        orig_fw_tgt_xcb_count;
4284         uint16_t        cur_fw_tgt_xcb_count;
4285         uint16_t        orig_fw_xcb_count;
4286         uint16_t        cur_fw_xcb_count;
4287         uint16_t        orig_fw_iocb_count;
4288         uint16_t        cur_fw_iocb_count;
4289         uint16_t        fw_max_fcf_count;
4290
4291         uint32_t        fw_shared_ram_start;
4292         uint32_t        fw_shared_ram_end;
4293         uint32_t        fw_ddr_ram_start;
4294         uint32_t        fw_ddr_ram_end;
4295
4296         uint16_t        fw_options[16];         /* slots: 1,2,3,10,11 */
4297         uint8_t         fw_seriallink_options[4];
4298         __le16          fw_seriallink_options24[4];
4299
4300         uint8_t         serdes_version[3];
4301         uint8_t         mpi_version[3];
4302         uint32_t        mpi_capabilities;
4303         uint8_t         phy_version[3];
4304         uint8_t         pep_version[3];
4305
4306         /* Firmware dump template */
4307         struct fwdt {
4308                 void *template;
4309                 ulong length;
4310                 ulong dump_size;
4311         } fwdt[2];
4312         struct qla2xxx_fw_dump *fw_dump;
4313         uint32_t        fw_dump_len;
4314         u32             fw_dump_alloc_len;
4315         bool            fw_dumped;
4316         unsigned long   fw_dump_cap_flags;
4317 #define RISC_PAUSE_CMPL         0
4318 #define DMA_SHUTDOWN_CMPL       1
4319 #define ISP_RESET_CMPL          2
4320 #define RISC_RDY_AFT_RESET      3
4321 #define RISC_SRAM_DUMP_CMPL     4
4322 #define RISC_EXT_MEM_DUMP_CMPL  5
4323 #define ISP_MBX_RDY             6
4324 #define ISP_SOFT_RESET_CMPL     7
4325         int             fw_dump_reading;
4326         void            *mpi_fw_dump;
4327         u32             mpi_fw_dump_len;
4328         unsigned int    mpi_fw_dump_reading:1;
4329         unsigned int    mpi_fw_dumped:1;
4330         int             prev_minidump_failed;
4331         dma_addr_t      eft_dma;
4332         void            *eft;
4333 /* Current size of mctp dump is 0x086064 bytes */
4334 #define MCTP_DUMP_SIZE  0x086064
4335         dma_addr_t      mctp_dump_dma;
4336         void            *mctp_dump;
4337         int             mctp_dumped;
4338         int             mctp_dump_reading;
4339         uint32_t        chain_offset;
4340         struct dentry *dfs_dir;
4341         struct dentry *dfs_fce;
4342         struct dentry *dfs_tgt_counters;
4343         struct dentry *dfs_fw_resource_cnt;
4344
4345         dma_addr_t      fce_dma;
4346         void            *fce;
4347         uint32_t        fce_bufs;
4348         uint16_t        fce_mb[8];
4349         uint64_t        fce_wr, fce_rd;
4350         struct mutex    fce_mutex;
4351
4352         uint32_t        pci_attr;
4353         uint16_t        chip_revision;
4354
4355         uint16_t        product_id[4];
4356
4357         uint8_t         model_number[16+1];
4358         char            model_desc[80];
4359         uint8_t         adapter_id[16+1];
4360
4361         /* Option ROM information. */
4362         char            *optrom_buffer;
4363         uint32_t        optrom_size;
4364         int             optrom_state;
4365 #define QLA_SWAITING    0
4366 #define QLA_SREADING    1
4367 #define QLA_SWRITING    2
4368         uint32_t        optrom_region_start;
4369         uint32_t        optrom_region_size;
4370         struct mutex    optrom_mutex;
4371
4372 /* PCI expansion ROM image information. */
4373 #define ROM_CODE_TYPE_BIOS      0
4374 #define ROM_CODE_TYPE_FCODE     1
4375 #define ROM_CODE_TYPE_EFI       3
4376         uint8_t         bios_revision[2];
4377         uint8_t         efi_revision[2];
4378         uint8_t         fcode_revision[16];
4379         uint32_t        fw_revision[4];
4380
4381         uint32_t        gold_fw_version[4];
4382
4383         /* Offsets for flash/nvram access (set to ~0 if not used). */
4384         uint32_t        flash_conf_off;
4385         uint32_t        flash_data_off;
4386         uint32_t        nvram_conf_off;
4387         uint32_t        nvram_data_off;
4388
4389         uint32_t        fdt_wrt_disable;
4390         uint32_t        fdt_wrt_enable;
4391         uint32_t        fdt_erase_cmd;
4392         uint32_t        fdt_block_size;
4393         uint32_t        fdt_unprotect_sec_cmd;
4394         uint32_t        fdt_protect_sec_cmd;
4395         uint32_t        fdt_wrt_sts_reg_cmd;
4396
4397         struct {
4398                 uint32_t        flt_region_flt;
4399                 uint32_t        flt_region_fdt;
4400                 uint32_t        flt_region_boot;
4401                 uint32_t        flt_region_boot_sec;
4402                 uint32_t        flt_region_fw;
4403                 uint32_t        flt_region_fw_sec;
4404                 uint32_t        flt_region_vpd_nvram;
4405                 uint32_t        flt_region_vpd_nvram_sec;
4406                 uint32_t        flt_region_vpd;
4407                 uint32_t        flt_region_vpd_sec;
4408                 uint32_t        flt_region_nvram;
4409                 uint32_t        flt_region_nvram_sec;
4410                 uint32_t        flt_region_npiv_conf;
4411                 uint32_t        flt_region_gold_fw;
4412                 uint32_t        flt_region_fcp_prio;
4413                 uint32_t        flt_region_bootload;
4414                 uint32_t        flt_region_img_status_pri;
4415                 uint32_t        flt_region_img_status_sec;
4416                 uint32_t        flt_region_aux_img_status_pri;
4417                 uint32_t        flt_region_aux_img_status_sec;
4418         };
4419         uint8_t         active_image;
4420
4421         /* Needed for BEACON */
4422         uint16_t        beacon_blink_led;
4423         uint8_t         beacon_color_state;
4424 #define QLA_LED_GRN_ON          0x01
4425 #define QLA_LED_YLW_ON          0x02
4426 #define QLA_LED_ABR_ON          0x04
4427 #define QLA_LED_ALL_ON          0x07    /* yellow, green, amber. */
4428                                         /* ISP2322: red, green, amber. */
4429         uint16_t        zio_mode;
4430         uint16_t        zio_timer;
4431
4432         struct qla_msix_entry *msix_entries;
4433
4434         struct list_head        vp_list;        /* list of VP */
4435         unsigned long   vp_idx_map[(MAX_MULTI_ID_FABRIC / 8) /
4436                         sizeof(unsigned long)];
4437         uint16_t        num_vhosts;     /* number of vports created */
4438         uint16_t        num_vsans;      /* number of vsan created */
4439         uint16_t        max_npiv_vports;        /* 63 or 125 per topoloty */
4440         int             cur_vport_count;
4441
4442         struct qla_chip_state_84xx *cs84xx;
4443         struct isp_operations *isp_ops;
4444         struct workqueue_struct *wq;
4445         struct qlfc_fw fw_buf;
4446
4447         /* FCP_CMND priority support */
4448         struct qla_fcp_prio_cfg *fcp_prio_cfg;
4449
4450         struct dma_pool *dl_dma_pool;
4451 #define DSD_LIST_DMA_POOL_SIZE  512
4452
4453         struct dma_pool *fcp_cmnd_dma_pool;
4454         mempool_t       *ctx_mempool;
4455 #define FCP_CMND_DMA_POOL_SIZE 512
4456
4457         void __iomem    *nx_pcibase;            /* Base I/O address */
4458         void __iomem    *nxdb_rd_ptr;           /* Doorbell read pointer */
4459         void __iomem    *nxdb_wr_ptr;           /* Door bell write pointer */
4460
4461         uint32_t        crb_win;
4462         uint32_t        curr_window;
4463         uint32_t        ddr_mn_window;
4464         unsigned long   mn_win_crb;
4465         unsigned long   ms_win_crb;
4466         int             qdr_sn_window;
4467         uint32_t        fcoe_dev_init_timeout;
4468         uint32_t        fcoe_reset_timeout;
4469         rwlock_t        hw_lock;
4470         uint16_t        portnum;                /* port number */
4471         int             link_width;
4472         struct fw_blob  *hablob;
4473         struct qla82xx_legacy_intr_set nx_legacy_intr;
4474
4475         uint16_t        gbl_dsd_inuse;
4476         uint16_t        gbl_dsd_avail;
4477         struct list_head gbl_dsd_list;
4478 #define NUM_DSD_CHAIN 4096
4479
4480         uint8_t fw_type;
4481         uint32_t file_prd_off;  /* File firmware product offset */
4482
4483         uint32_t        md_template_size;
4484         void            *md_tmplt_hdr;
4485         dma_addr_t      md_tmplt_hdr_dma;
4486         void            *md_dump;
4487         uint32_t        md_dump_size;
4488
4489         void            *loop_id_map;
4490
4491         /* QLA83XX IDC specific fields */
4492         uint32_t        idc_audit_ts;
4493         uint32_t        idc_extend_tmo;
4494
4495         /* DPC low-priority workqueue */
4496         struct workqueue_struct *dpc_lp_wq;
4497         struct work_struct idc_aen;
4498         /* DPC high-priority workqueue */
4499         struct workqueue_struct *dpc_hp_wq;
4500         struct work_struct nic_core_reset;
4501         struct work_struct idc_state_handler;
4502         struct work_struct nic_core_unrecoverable;
4503         struct work_struct board_disable;
4504
4505         struct mr_data_fx00 mr;
4506         uint32_t chip_reset;
4507
4508         struct qlt_hw_data tgt;
4509         int     allow_cna_fw_dump;
4510         uint32_t fw_ability_mask;
4511         uint16_t min_supported_speed;
4512         uint16_t max_supported_speed;
4513
4514         /* DMA pool for the DIF bundling buffers */
4515         struct dma_pool *dif_bundl_pool;
4516         #define DIF_BUNDLING_DMA_POOL_SIZE  1024
4517         struct {
4518                 struct {
4519                         struct list_head head;
4520                         uint count;
4521                 } good;
4522                 struct {
4523                         struct list_head head;
4524                         uint count;
4525                 } unusable;
4526         } pool;
4527
4528         unsigned long long dif_bundle_crossed_pages;
4529         unsigned long long dif_bundle_reads;
4530         unsigned long long dif_bundle_writes;
4531         unsigned long long dif_bundle_kallocs;
4532         unsigned long long dif_bundle_dma_allocs;
4533
4534         atomic_t        nvme_active_aen_cnt;
4535         uint16_t        nvme_last_rptd_aen;             /* Last recorded aen count */
4536
4537         uint8_t fc4_type_priority;
4538
4539         atomic_t zio_threshold;
4540         uint16_t last_zio_threshold;
4541
4542 #define DEFAULT_ZIO_THRESHOLD 5
4543
4544         struct qla_hw_data_stat stat;
4545 };
4546
4547 struct active_regions {
4548         uint8_t global;
4549         struct {
4550                 uint8_t board_config;
4551                 uint8_t vpd_nvram;
4552                 uint8_t npiv_config_0_1;
4553                 uint8_t npiv_config_2_3;
4554         } aux;
4555 };
4556
4557 #define FW_ABILITY_MAX_SPEED_MASK       0xFUL
4558 #define FW_ABILITY_MAX_SPEED_16G        0x0
4559 #define FW_ABILITY_MAX_SPEED_32G        0x1
4560 #define FW_ABILITY_MAX_SPEED(ha)        \
4561         (ha->fw_ability_mask & FW_ABILITY_MAX_SPEED_MASK)
4562
4563 #define QLA_GET_DATA_RATE       0
4564 #define QLA_SET_DATA_RATE_NOLR  1
4565 #define QLA_SET_DATA_RATE_LR    2 /* Set speed and initiate LR */
4566
4567 #define QLA_DEFAULT_PAYLOAD_SIZE        64
4568 /*
4569  * This item might be allocated with a size > sizeof(struct purex_item).
4570  * The "size" variable gives the size of the payload (which
4571  * is variable) starting at "iocb".
4572  */
4573 struct purex_item {
4574         struct list_head list;
4575         struct scsi_qla_host *vha;
4576         void (*process_item)(struct scsi_qla_host *vha,
4577                              struct purex_item *pkt);
4578         atomic_t in_use;
4579         uint16_t size;
4580         struct {
4581                 uint8_t iocb[64];
4582         } iocb;
4583 };
4584
4585 #define SCM_FLAG_RDF_REJECT             0x00
4586 #define SCM_FLAG_RDF_COMPLETED          0x01
4587
4588 #define QLA_CON_PRIMITIVE_RECEIVED      0x1
4589 #define QLA_CONGESTION_ARB_WARNING      0x1
4590 #define QLA_CONGESTION_ARB_ALARM        0X2
4591
4592 /*
4593  * Qlogic scsi host structure
4594  */
4595 typedef struct scsi_qla_host {
4596         struct list_head list;
4597         struct list_head vp_fcports;    /* list of fcports */
4598         struct list_head work_list;
4599         spinlock_t work_lock;
4600         struct work_struct iocb_work;
4601
4602         /* Commonly used flags and state information. */
4603         struct Scsi_Host *host;
4604         unsigned long   host_no;
4605         uint8_t         host_str[16];
4606
4607         volatile struct {
4608                 uint32_t        init_done               :1;
4609                 uint32_t        online                  :1;
4610                 uint32_t        reset_active            :1;
4611
4612                 uint32_t        management_server_logged_in :1;
4613                 uint32_t        process_response_queue  :1;
4614                 uint32_t        difdix_supported:1;
4615                 uint32_t        delete_progress:1;
4616
4617                 uint32_t        fw_tgt_reported:1;
4618                 uint32_t        bbcr_enable:1;
4619                 uint32_t        qpairs_available:1;
4620                 uint32_t        qpairs_req_created:1;
4621                 uint32_t        qpairs_rsp_created:1;
4622                 uint32_t        nvme_enabled:1;
4623                 uint32_t        nvme_first_burst:1;
4624         } flags;
4625
4626         atomic_t        loop_state;
4627 #define LOOP_TIMEOUT    1
4628 #define LOOP_DOWN       2
4629 #define LOOP_UP         3
4630 #define LOOP_UPDATE     4
4631 #define LOOP_READY      5
4632 #define LOOP_DEAD       6
4633
4634         unsigned long   relogin_jif;
4635         unsigned long   dpc_flags;
4636 #define RESET_MARKER_NEEDED     0       /* Send marker to ISP. */
4637 #define RESET_ACTIVE            1
4638 #define ISP_ABORT_NEEDED        2       /* Initiate ISP abort. */
4639 #define ABORT_ISP_ACTIVE        3       /* ISP abort in progress. */
4640 #define LOOP_RESYNC_NEEDED      4       /* Device Resync needed. */
4641 #define LOOP_RESYNC_ACTIVE      5
4642 #define LOCAL_LOOP_UPDATE       6       /* Perform a local loop update. */
4643 #define RSCN_UPDATE             7       /* Perform an RSCN update. */
4644 #define RELOGIN_NEEDED          8
4645 #define REGISTER_FC4_NEEDED     9       /* SNS FC4 registration required. */
4646 #define ISP_ABORT_RETRY         10      /* ISP aborted. */
4647 #define BEACON_BLINK_NEEDED     11
4648 #define REGISTER_FDMI_NEEDED    12
4649 #define FCPORT_UPDATE_NEEDED    13
4650 #define VP_DPC_NEEDED           14      /* wake up for VP dpc handling */
4651 #define UNLOADING               15
4652 #define NPIV_CONFIG_NEEDED      16
4653 #define ISP_UNRECOVERABLE       17
4654 #define FCOE_CTX_RESET_NEEDED   18      /* Initiate FCoE context reset */
4655 #define MPI_RESET_NEEDED        19      /* Initiate MPI FW reset */
4656 #define ISP_QUIESCE_NEEDED      20      /* Driver need some quiescence */
4657 #define N2N_LINK_RESET          21
4658 #define PORT_UPDATE_NEEDED      22
4659 #define FX00_RESET_RECOVERY     23
4660 #define FX00_TARGET_SCAN        24
4661 #define FX00_CRITEMP_RECOVERY   25
4662 #define FX00_HOST_INFO_RESEND   26
4663 #define QPAIR_ONLINE_CHECK_NEEDED       27
4664 #define SET_NVME_ZIO_THRESHOLD_NEEDED   28
4665 #define DETECT_SFP_CHANGE       29
4666 #define N2N_LOGIN_NEEDED        30
4667 #define IOCB_WORK_ACTIVE        31
4668 #define SET_ZIO_THRESHOLD_NEEDED 32
4669 #define ISP_ABORT_TO_ROM        33
4670 #define VPORT_DELETE            34
4671
4672 #define PROCESS_PUREX_IOCB      63
4673
4674         unsigned long   pci_flags;
4675 #define PFLG_DISCONNECTED       0       /* PCI device removed */
4676 #define PFLG_DRIVER_REMOVING    1       /* PCI driver .remove */
4677 #define PFLG_DRIVER_PROBING     2       /* PCI driver .probe */
4678
4679         uint32_t        device_flags;
4680 #define SWITCH_FOUND            BIT_0
4681 #define DFLG_NO_CABLE           BIT_1
4682 #define DFLG_DEV_FAILED         BIT_5
4683
4684         /* ISP configuration data. */
4685         uint16_t        loop_id;                /* Host adapter loop id */
4686         uint16_t        self_login_loop_id;     /* host adapter loop id
4687                                                  * get it on self login
4688                                                  */
4689         fc_port_t       bidir_fcport;           /* fcport used for bidir cmnds
4690                                                  * no need of allocating it for
4691                                                  * each command
4692                                                  */
4693
4694         port_id_t       d_id;                   /* Host adapter port id */
4695         uint8_t         marker_needed;
4696         uint16_t        mgmt_svr_loop_id;
4697
4698
4699
4700         /* Timeout timers. */
4701         uint8_t         loop_down_abort_time;    /* port down timer */
4702         atomic_t        loop_down_timer;         /* loop down timer */
4703         uint8_t         link_down_timeout;       /* link down timeout */
4704
4705         uint32_t        timer_active;
4706         struct timer_list        timer;
4707
4708         uint8_t         node_name[WWN_SIZE];
4709         uint8_t         port_name[WWN_SIZE];
4710         uint8_t         fabric_node_name[WWN_SIZE];
4711         uint8_t         fabric_port_name[WWN_SIZE];
4712
4713         struct          nvme_fc_local_port *nvme_local_port;
4714         struct completion nvme_del_done;
4715
4716         uint16_t        fcoe_vlan_id;
4717         uint16_t        fcoe_fcf_idx;
4718         uint8_t         fcoe_vn_port_mac[6];
4719
4720         /* list of commands waiting on workqueue */
4721         struct list_head        qla_cmd_list;
4722         struct list_head        qla_sess_op_cmd_list;
4723         struct list_head        unknown_atio_list;
4724         spinlock_t              cmd_list_lock;
4725         struct delayed_work     unknown_atio_work;
4726
4727         /* Counter to detect races between ELS and RSCN events */
4728         atomic_t                generation_tick;
4729         /* Time when global fcport update has been scheduled */
4730         int                     total_fcport_update_gen;
4731         /* List of pending LOGOs, protected by tgt_mutex */
4732         struct list_head        logo_list;
4733         /* List of pending PLOGI acks, protected by hw lock */
4734         struct list_head        plogi_ack_list;
4735
4736         struct list_head        qp_list;
4737
4738         uint32_t        vp_abort_cnt;
4739
4740         struct fc_vport *fc_vport;      /* holds fc_vport * for each vport */
4741         uint16_t        vp_idx;         /* vport ID */
4742         struct qla_qpair *qpair;        /* base qpair */
4743
4744         unsigned long           vp_flags;
4745 #define VP_IDX_ACQUIRED         0       /* bit no 0 */
4746 #define VP_CREATE_NEEDED        1
4747 #define VP_BIND_NEEDED          2
4748 #define VP_DELETE_NEEDED        3
4749 #define VP_SCR_NEEDED           4       /* State Change Request registration */
4750 #define VP_CONFIG_OK            5       /* Flag to cfg VP, if FW is ready */
4751         atomic_t                vp_state;
4752 #define VP_OFFLINE              0
4753 #define VP_ACTIVE               1
4754 #define VP_FAILED               2
4755 // #define VP_DISABLE           3
4756         uint16_t        vp_err_state;
4757         uint16_t        vp_prev_err_state;
4758 #define VP_ERR_UNKWN            0
4759 #define VP_ERR_PORTDWN          1
4760 #define VP_ERR_FAB_UNSUPPORTED  2
4761 #define VP_ERR_FAB_NORESOURCES  3
4762 #define VP_ERR_FAB_LOGOUT       4
4763 #define VP_ERR_ADAP_NORESOURCES 5
4764         struct qla_hw_data *hw;
4765         struct scsi_qlt_host vha_tgt;
4766         struct req_que *req;
4767         int             fw_heartbeat_counter;
4768         int             seconds_since_last_heartbeat;
4769         struct fc_host_statistics fc_host_stat;
4770         struct qla_statistics qla_stats;
4771         struct bidi_statistics bidi_stats;
4772         atomic_t        vref_count;
4773         struct qla8044_reset_template reset_tmplt;
4774         uint16_t        bbcr;
4775
4776         uint16_t u_ql2xexchoffld;
4777         uint16_t u_ql2xiniexchg;
4778         uint16_t qlini_mode;
4779         uint16_t ql2xexchoffld;
4780         uint16_t ql2xiniexchg;
4781
4782         struct purex_list {
4783                 struct list_head head;
4784                 spinlock_t lock;
4785         } purex_list;
4786         struct purex_item default_item;
4787
4788         struct name_list_extended gnl;
4789         /* Count of active session/fcport */
4790         int fcport_count;
4791         wait_queue_head_t fcport_waitQ;
4792         wait_queue_head_t vref_waitq;
4793         uint8_t min_supported_speed;
4794         uint8_t n2n_node_name[WWN_SIZE];
4795         uint8_t n2n_port_name[WWN_SIZE];
4796         uint16_t        n2n_id;
4797         __le16 dport_data[4];
4798         struct list_head gpnid_list;
4799         struct fab_scan scan;
4800         uint8_t scm_fabric_connection_flags;
4801
4802         unsigned int irq_offset;
4803 } scsi_qla_host_t;
4804
4805 struct qla27xx_image_status {
4806         uint8_t image_status_mask;
4807         __le16  generation;
4808         uint8_t ver_major;
4809         uint8_t ver_minor;
4810         uint8_t bitmap;         /* 28xx only */
4811         uint8_t reserved[2];
4812         __le32  checksum;
4813         __le32  signature;
4814 } __packed;
4815
4816 /* 28xx aux image status bimap values */
4817 #define QLA28XX_AUX_IMG_BOARD_CONFIG            BIT_0
4818 #define QLA28XX_AUX_IMG_VPD_NVRAM               BIT_1
4819 #define QLA28XX_AUX_IMG_NPIV_CONFIG_0_1         BIT_2
4820 #define QLA28XX_AUX_IMG_NPIV_CONFIG_2_3         BIT_3
4821
4822 #define SET_VP_IDX      1
4823 #define SET_AL_PA       2
4824 #define RESET_VP_IDX    3
4825 #define RESET_AL_PA     4
4826 struct qla_tgt_vp_map {
4827         uint8_t idx;
4828         scsi_qla_host_t *vha;
4829 };
4830
4831 struct qla2_sgx {
4832         dma_addr_t              dma_addr;       /* OUT */
4833         uint32_t                dma_len;        /* OUT */
4834
4835         uint32_t                tot_bytes;      /* IN */
4836         struct scatterlist      *cur_sg;        /* IN */
4837
4838         /* for book keeping, bzero on initial invocation */
4839         uint32_t                bytes_consumed;
4840         uint32_t                num_bytes;
4841         uint32_t                tot_partial;
4842
4843         /* for debugging */
4844         uint32_t                num_sg;
4845         srb_t                   *sp;
4846 };
4847
4848 #define QLA_FW_STARTED(_ha) {                   \
4849         int i;                                  \
4850         _ha->flags.fw_started = 1;              \
4851         _ha->base_qpair->fw_started = 1;        \
4852         for (i = 0; i < _ha->max_qpairs; i++) { \
4853         if (_ha->queue_pair_map[i])     \
4854         _ha->queue_pair_map[i]->fw_started = 1; \
4855         }                                       \
4856 }
4857
4858 #define QLA_FW_STOPPED(_ha) {                   \
4859         int i;                                  \
4860         _ha->flags.fw_started = 0;              \
4861         _ha->base_qpair->fw_started = 0;        \
4862         for (i = 0; i < _ha->max_qpairs; i++) { \
4863         if (_ha->queue_pair_map[i])     \
4864         _ha->queue_pair_map[i]->fw_started = 0; \
4865         }                                       \
4866 }
4867
4868
4869 #define SFUB_CHECKSUM_SIZE      4
4870
4871 struct secure_flash_update_block {
4872         uint32_t        block_info;
4873         uint32_t        signature_lo;
4874         uint32_t        signature_hi;
4875         uint32_t        signature_upper[0x3e];
4876 };
4877
4878 struct secure_flash_update_block_pk {
4879         uint32_t        block_info;
4880         uint32_t        signature_lo;
4881         uint32_t        signature_hi;
4882         uint32_t        signature_upper[0x3e];
4883         uint32_t        public_key[0x41];
4884 };
4885
4886 /*
4887  * Macros to help code, maintain, etc.
4888  */
4889 #define LOOP_TRANSITION(ha) \
4890         (test_bit(ISP_ABORT_NEEDED, &ha->dpc_flags) || \
4891          test_bit(LOOP_RESYNC_NEEDED, &ha->dpc_flags) || \
4892          atomic_read(&ha->loop_state) == LOOP_DOWN)
4893
4894 #define STATE_TRANSITION(ha) \
4895                 (test_bit(ISP_ABORT_NEEDED, &ha->dpc_flags) || \
4896                          test_bit(LOOP_RESYNC_NEEDED, &ha->dpc_flags))
4897
4898 #define QLA_VHA_MARK_BUSY(__vha, __bail) do {           \
4899         atomic_inc(&__vha->vref_count);                 \
4900         mb();                                           \
4901         if (__vha->flags.delete_progress) {             \
4902                 atomic_dec(&__vha->vref_count);         \
4903                 wake_up(&__vha->vref_waitq);            \
4904                 __bail = 1;                             \
4905         } else {                                        \
4906                 __bail = 0;                             \
4907         }                                               \
4908 } while (0)
4909
4910 #define QLA_VHA_MARK_NOT_BUSY(__vha) do {               \
4911         atomic_dec(&__vha->vref_count);                 \
4912         wake_up(&__vha->vref_waitq);                    \
4913 } while (0)                                             \
4914
4915 #define QLA_QPAIR_MARK_BUSY(__qpair, __bail) do {       \
4916         atomic_inc(&__qpair->ref_count);                \
4917         mb();                                           \
4918         if (__qpair->delete_in_progress) {              \
4919                 atomic_dec(&__qpair->ref_count);        \
4920                 __bail = 1;                             \
4921         } else {                                        \
4922                __bail = 0;                              \
4923         }                                               \
4924 } while (0)
4925
4926 #define QLA_QPAIR_MARK_NOT_BUSY(__qpair)                \
4927         atomic_dec(&__qpair->ref_count);                \
4928
4929
4930 #define QLA_ENA_CONF(_ha) {\
4931     int i;\
4932     _ha->base_qpair->enable_explicit_conf = 1;  \
4933     for (i = 0; i < _ha->max_qpairs; i++) {     \
4934         if (_ha->queue_pair_map[i])             \
4935             _ha->queue_pair_map[i]->enable_explicit_conf = 1; \
4936     }                                           \
4937 }
4938
4939 #define QLA_DIS_CONF(_ha) {\
4940     int i;\
4941     _ha->base_qpair->enable_explicit_conf = 0;  \
4942     for (i = 0; i < _ha->max_qpairs; i++) {     \
4943         if (_ha->queue_pair_map[i])             \
4944             _ha->queue_pair_map[i]->enable_explicit_conf = 0; \
4945     }                                           \
4946 }
4947
4948 /*
4949  * qla2x00 local function return status codes
4950  */
4951 #define MBS_MASK                0x3fff
4952
4953 #define QLA_SUCCESS             (MBS_COMMAND_COMPLETE & MBS_MASK)
4954 #define QLA_INVALID_COMMAND     (MBS_INVALID_COMMAND & MBS_MASK)
4955 #define QLA_INTERFACE_ERROR     (MBS_HOST_INTERFACE_ERROR & MBS_MASK)
4956 #define QLA_TEST_FAILED         (MBS_TEST_FAILED & MBS_MASK)
4957 #define QLA_COMMAND_ERROR       (MBS_COMMAND_ERROR & MBS_MASK)
4958 #define QLA_PARAMETER_ERROR     (MBS_COMMAND_PARAMETER_ERROR & MBS_MASK)
4959 #define QLA_PORT_ID_USED        (MBS_PORT_ID_USED & MBS_MASK)
4960 #define QLA_LOOP_ID_USED        (MBS_LOOP_ID_USED & MBS_MASK)
4961 #define QLA_ALL_IDS_IN_USE      (MBS_ALL_IDS_IN_USE & MBS_MASK)
4962 #define QLA_NOT_LOGGED_IN       (MBS_NOT_LOGGED_IN & MBS_MASK)
4963
4964 #define QLA_FUNCTION_TIMEOUT            0x100
4965 #define QLA_FUNCTION_PARAMETER_ERROR    0x101
4966 #define QLA_FUNCTION_FAILED             0x102
4967 #define QLA_MEMORY_ALLOC_FAILED         0x103
4968 #define QLA_LOCK_TIMEOUT                0x104
4969 #define QLA_ABORTED                     0x105
4970 #define QLA_SUSPENDED                   0x106
4971 #define QLA_BUSY                        0x107
4972 #define QLA_ALREADY_REGISTERED          0x109
4973 #define QLA_OS_TIMER_EXPIRED            0x10a
4974
4975 #define NVRAM_DELAY()           udelay(10)
4976
4977 /*
4978  * Flash support definitions
4979  */
4980 #define OPTROM_SIZE_2300        0x20000
4981 #define OPTROM_SIZE_2322        0x100000
4982 #define OPTROM_SIZE_24XX        0x100000
4983 #define OPTROM_SIZE_25XX        0x200000
4984 #define OPTROM_SIZE_81XX        0x400000
4985 #define OPTROM_SIZE_82XX        0x800000
4986 #define OPTROM_SIZE_83XX        0x1000000
4987 #define OPTROM_SIZE_28XX        0x2000000
4988
4989 #define OPTROM_BURST_SIZE       0x1000
4990 #define OPTROM_BURST_DWORDS     (OPTROM_BURST_SIZE / 4)
4991
4992 #define QLA_DSDS_PER_IOCB       37
4993
4994 #define CMD_SP(Cmnd)            ((Cmnd)->SCp.ptr)
4995
4996 #define QLA_SG_ALL      1024
4997
4998 enum nexus_wait_type {
4999         WAIT_HOST = 0,
5000         WAIT_TARGET,
5001         WAIT_LUN,
5002 };
5003
5004 /* Refer to SNIA SFF 8247 */
5005 struct sff_8247_a0 {
5006         u8 txid;        /* transceiver id */
5007         u8 ext_txid;
5008         u8 connector;
5009         /* compliance code */
5010         u8 eth_infi_cc3;        /* ethernet, inifiband */
5011         u8 sonet_cc4[2];
5012         u8 eth_cc6;
5013         /* link length */
5014 #define FC_LL_VL BIT_7  /* very long */
5015 #define FC_LL_S  BIT_6  /* Short */
5016 #define FC_LL_I  BIT_5  /* Intermidiate*/
5017 #define FC_LL_L  BIT_4  /* Long */
5018 #define FC_LL_M  BIT_3  /* Medium */
5019 #define FC_LL_SA BIT_2  /* ShortWave laser */
5020 #define FC_LL_LC BIT_1  /* LongWave laser */
5021 #define FC_LL_EL BIT_0  /* Electrical inter enclosure */
5022         u8 fc_ll_cc7;
5023         /* FC technology */
5024 #define FC_TEC_EL BIT_7 /* Electrical inter enclosure */
5025 #define FC_TEC_SN BIT_6 /* short wave w/o OFC */
5026 #define FC_TEC_SL BIT_5 /* short wave with OFC */
5027 #define FC_TEC_LL BIT_4 /* Longwave Laser */
5028 #define FC_TEC_ACT BIT_3        /* Active cable */
5029 #define FC_TEC_PAS BIT_2        /* Passive cable */
5030         u8 fc_tec_cc8;
5031         /* Transmission Media */
5032 #define FC_MED_TW BIT_7 /* Twin Ax */
5033 #define FC_MED_TP BIT_6 /* Twited Pair */
5034 #define FC_MED_MI BIT_5 /* Min Coax */
5035 #define FC_MED_TV BIT_4 /* Video Coax */
5036 #define FC_MED_M6 BIT_3 /* Multimode, 62.5um */
5037 #define FC_MED_M5 BIT_2 /* Multimode, 50um */
5038 #define FC_MED_SM BIT_0 /* Single Mode */
5039         u8 fc_med_cc9;
5040         /* speed FC_SP_12: 12*100M = 1200 MB/s */
5041 #define FC_SP_12 BIT_7
5042 #define FC_SP_8  BIT_6
5043 #define FC_SP_16 BIT_5
5044 #define FC_SP_4  BIT_4
5045 #define FC_SP_32 BIT_3
5046 #define FC_SP_2  BIT_2
5047 #define FC_SP_1  BIT_0
5048         u8 fc_sp_cc10;
5049         u8 encode;
5050         u8 bitrate;
5051         u8 rate_id;
5052         u8 length_km;           /* offset 14/eh */
5053         u8 length_100m;
5054         u8 length_50um_10m;
5055         u8 length_62um_10m;
5056         u8 length_om4_10m;
5057         u8 length_om3_10m;
5058 #define SFF_VEN_NAME_LEN 16
5059         u8 vendor_name[SFF_VEN_NAME_LEN];       /* offset 20/14h */
5060         u8 tx_compat;
5061         u8 vendor_oui[3];
5062 #define SFF_PART_NAME_LEN 16
5063         u8 vendor_pn[SFF_PART_NAME_LEN];        /* part number */
5064         u8 vendor_rev[4];
5065         u8 wavelength[2];
5066         u8 resv;
5067         u8 cc_base;
5068         u8 options[2];  /* offset 64 */
5069         u8 br_max;
5070         u8 br_min;
5071         u8 vendor_sn[16];
5072         u8 date_code[8];
5073         u8 diag;
5074         u8 enh_options;
5075         u8 sff_revision;
5076         u8 cc_ext;
5077         u8 vendor_specific[32];
5078         u8 resv2[128];
5079 };
5080
5081 /* BPM -- Buffer Plus Management support. */
5082 #define IS_BPM_CAPABLE(ha) \
5083         (IS_QLA25XX(ha) || IS_QLA81XX(ha) || IS_QLA83XX(ha) || \
5084          IS_QLA27XX(ha) || IS_QLA28XX(ha))
5085 #define IS_BPM_RANGE_CAPABLE(ha) \
5086         (IS_QLA83XX(ha) || IS_QLA27XX(ha) || IS_QLA28XX(ha))
5087 #define IS_BPM_ENABLED(vha) \
5088         (ql2xautodetectsfp && !vha->vp_idx && IS_BPM_CAPABLE(vha->hw))
5089
5090 #define FLASH_SEMAPHORE_REGISTER_ADDR   0x00101016
5091
5092 #define USER_CTRL_IRQ(_ha) (ql2xuctrlirq && QLA_TGT_MODE_ENABLED() && \
5093         (IS_QLA27XX(_ha) || IS_QLA28XX(_ha) || IS_QLA83XX(_ha)))
5094
5095 #define SAVE_TOPO(_ha) { \
5096         if (_ha->current_topology)                              \
5097                 _ha->prev_topology = _ha->current_topology;     \
5098 }
5099
5100 #define N2N_TOPO(ha) \
5101         ((ha->prev_topology == ISP_CFG_N && !ha->current_topology) || \
5102          ha->current_topology == ISP_CFG_N || \
5103          !ha->current_topology)
5104
5105 #define NVME_TYPE(fcport) \
5106         (fcport->fc4_type & FS_FC4TYPE_NVME) \
5107
5108 #define FCP_TYPE(fcport) \
5109         (fcport->fc4_type & FS_FC4TYPE_FCP) \
5110
5111 #define NVME_ONLY_TARGET(fcport) \
5112         (NVME_TYPE(fcport) && !FCP_TYPE(fcport))  \
5113
5114 #define NVME_FCP_TARGET(fcport) \
5115         (FCP_TYPE(fcport) && NVME_TYPE(fcport)) \
5116
5117 #define NVME_TARGET(ha, fcport) \
5118         ((NVME_FCP_TARGET(fcport) && \
5119         (ha->fc4_type_priority == FC4_PRIORITY_NVME)) || \
5120         NVME_ONLY_TARGET(fcport)) \
5121
5122 #define PRLI_PHASE(_cls) \
5123         ((_cls == DSC_LS_PRLI_PEND) || (_cls == DSC_LS_PRLI_COMP))
5124
5125 #include "qla_target.h"
5126 #include "qla_gbl.h"
5127 #include "qla_dbg.h"
5128 #include "qla_inline.h"
5129 #endif