drivers/net/wireless/mediatek/mt76/mt76_connac_mcu.h

   1 /* SPDX-License-Identifier: ISC */
   2 /* Copyright (C) 2020 MediaTek Inc. */
   3
   4 #ifndef __MT76_CONNAC_MCU_H
   5 #define __MT76_CONNAC_MCU_H
   6
   7 #include "mt76_connac.h"
   8
   9 struct tlv {
  10         __le16 tag;
  11         __le16 len;
  12 } __packed;
  13
  14 /* sta_rec */
  15
  16 struct sta_ntlv_hdr {
  17         u8 rsv[2];
  18         __le16 tlv_num;
  19 } __packed;
  20
  21 struct sta_req_hdr {
  22         u8 bss_idx;
  23         u8 wlan_idx_lo;
  24         __le16 tlv_num;
  25         u8 is_tlv_append;
  26         u8 muar_idx;
  27         u8 wlan_idx_hi;
  28         u8 rsv;
  29 } __packed;
  30
  31 struct sta_rec_basic {
  32         __le16 tag;
  33         __le16 len;
  34         __le32 conn_type;
  35         u8 conn_state;
  36         u8 qos;
  37         __le16 aid;
  38         u8 peer_addr[ETH_ALEN];
  39 #define EXTRA_INFO_VER  BIT(0)
  40 #define EXTRA_INFO_NEW  BIT(1)
  41         __le16 extra_info;
  42 } __packed;
  43
  44 struct sta_rec_ht {
  45         __le16 tag;
  46         __le16 len;
  47         __le16 ht_cap;
  48         u16 rsv;
  49 } __packed;
  50
  51 struct sta_rec_vht {
  52         __le16 tag;
  53         __le16 len;
  54         __le32 vht_cap;
  55         __le16 vht_rx_mcs_map;
  56         __le16 vht_tx_mcs_map;
  57         /* mt7921 */
  58         u8 rts_bw_sig;
  59         u8 rsv[3];
  60 } __packed;
  61
  62 struct sta_rec_uapsd {
  63         __le16 tag;
  64         __le16 len;
  65         u8 dac_map;
  66         u8 tac_map;
  67         u8 max_sp;
  68         u8 rsv0;
  69         __le16 listen_interval;
  70         u8 rsv1[2];
  71 } __packed;
  72
  73 struct sta_rec_ba {
  74         __le16 tag;
  75         __le16 len;
  76         u8 tid;
  77         u8 ba_type;
  78         u8 amsdu;
  79         u8 ba_en;
  80         __le16 ssn;
  81         __le16 winsize;
  82 } __packed;
  83
  84 struct sta_rec_he {
  85         __le16 tag;
  86         __le16 len;
  87
  88         __le32 he_cap;
  89
  90         u8 t_frame_dur;
  91         u8 max_ampdu_exp;
  92         u8 bw_set;
  93         u8 device_class;
  94         u8 dcm_tx_mode;
  95         u8 dcm_tx_max_nss;
  96         u8 dcm_rx_mode;
  97         u8 dcm_rx_max_nss;
  98         u8 dcm_max_ru;
  99         u8 punc_pream_rx;
 100         u8 pkt_ext;
 101         u8 rsv1;
 102
 103         __le16 max_nss_mcs[CMD_HE_MCS_BW_NUM];
 104
 105         u8 rsv2[2];
 106 } __packed;
 107
 108 struct sta_rec_amsdu {
 109         __le16 tag;
 110         __le16 len;
 111         u8 max_amsdu_num;
 112         u8 max_mpdu_size;
 113         u8 amsdu_en;
 114         u8 rsv;
 115 } __packed;
 116
 117 struct sta_rec_state {
 118         __le16 tag;
 119         __le16 len;
 120         __le32 flags;
 121         u8 state;
 122         u8 vht_opmode;
 123         u8 action;
 124         u8 rsv[1];
 125 } __packed;
 126
 127 #define RA_LEGACY_OFDM GENMASK(13, 6)
 128 #define RA_LEGACY_CCK  GENMASK(3, 0)
 129 #define HT_MCS_MASK_NUM 10
 130 struct sta_rec_ra_info {
 131         __le16 tag;
 132         __le16 len;
 133         __le16 legacy;
 134         u8 rx_mcs_bitmask[HT_MCS_MASK_NUM];
 135 } __packed;
 136
 137 struct sta_rec_phy {
 138         __le16 tag;
 139         __le16 len;
 140         __le16 basic_rate;
 141         u8 phy_type;
 142         u8 ampdu;
 143         u8 rts_policy;
 144         u8 rcpi;
 145         u8 rsv[2];
 146 } __packed;
 147
 148 struct sta_rec_he_6g_capa {
 149         __le16 tag;
 150         __le16 len;
 151         __le16 capa;
 152         u8 rsv[2];
 153 } __packed;
 154
 155 /* wtbl_rec */
 156
 157 struct wtbl_req_hdr {
 158         u8 wlan_idx_lo;
 159         u8 operation;
 160         __le16 tlv_num;
 161         u8 wlan_idx_hi;
 162         u8 rsv[3];
 163 } __packed;
 164
 165 struct wtbl_generic {
 166         __le16 tag;
 167         __le16 len;
 168         u8 peer_addr[ETH_ALEN];
 169         u8 muar_idx;
 170         u8 skip_tx;
 171         u8 cf_ack;
 172         u8 qos;
 173         u8 mesh;
 174         u8 adm;
 175         __le16 partial_aid;
 176         u8 baf_en;
 177         u8 aad_om;
 178 } __packed;
 179
 180 struct wtbl_rx {
 181         __le16 tag;
 182         __le16 len;
 183         u8 rcid;
 184         u8 rca1;
 185         u8 rca2;
 186         u8 rv;
 187         u8 rsv[4];
 188 } __packed;
 189
 190 struct wtbl_ht {
 191         __le16 tag;
 192         __le16 len;
 193         u8 ht;
 194         u8 ldpc;
 195         u8 af;
 196         u8 mm;
 197         u8 rsv[4];
 198 } __packed;
 199
 200 struct wtbl_vht {
 201         __le16 tag;
 202         __le16 len;
 203         u8 ldpc;
 204         u8 dyn_bw;
 205         u8 vht;
 206         u8 txop_ps;
 207         u8 rsv[4];
 208 } __packed;
 209
 210 struct wtbl_tx_ps {
 211         __le16 tag;
 212         __le16 len;
 213         u8 txps;
 214         u8 rsv[3];
 215 } __packed;
 216
 217 struct wtbl_hdr_trans {
 218         __le16 tag;
 219         __le16 len;
 220         u8 to_ds;
 221         u8 from_ds;
 222         u8 no_rx_trans;
 223         u8 rsv;
 224 } __packed;
 225
 226 struct wtbl_ba {
 227         __le16 tag;
 228         __le16 len;
 229         /* common */
 230         u8 tid;
 231         u8 ba_type;
 232         u8 rsv0[2];
 233         /* originator only */
 234         __le16 sn;
 235         u8 ba_en;
 236         u8 ba_winsize_idx;
 237         __le16 ba_winsize;
 238         /* recipient only */
 239         u8 peer_addr[ETH_ALEN];
 240         u8 rst_ba_tid;
 241         u8 rst_ba_sel;
 242         u8 rst_ba_sb;
 243         u8 band_idx;
 244         u8 rsv1[4];
 245 } __packed;
 246
 247 struct wtbl_smps {
 248         __le16 tag;
 249         __le16 len;
 250         u8 smps;
 251         u8 rsv[3];
 252 } __packed;
 253
 254 /* mt7615 only */
 255
 256 struct wtbl_bf {
 257         __le16 tag;
 258         __le16 len;
 259         u8 ibf;
 260         u8 ebf;
 261         u8 ibf_vht;
 262         u8 ebf_vht;
 263         u8 gid;
 264         u8 pfmu_idx;
 265         u8 rsv[2];
 266 } __packed;
 267
 268 struct wtbl_pn {
 269         __le16 tag;
 270         __le16 len;
 271         u8 pn[6];
 272         u8 rsv[2];
 273 } __packed;
 274
 275 struct wtbl_spe {
 276         __le16 tag;
 277         __le16 len;
 278         u8 spe_idx;
 279         u8 rsv[3];
 280 } __packed;
 281
 282 struct wtbl_raw {
 283         __le16 tag;
 284         __le16 len;
 285         u8 wtbl_idx;
 286         u8 dw;
 287         u8 rsv[2];
 288         __le32 msk;
 289         __le32 val;
 290 } __packed;
 291
 292 #define MT76_CONNAC_WTBL_UPDATE_MAX_SIZE (sizeof(struct wtbl_req_hdr) + \
 293                                           sizeof(struct wtbl_generic) + \
 294                                           sizeof(struct wtbl_rx) +      \
 295                                           sizeof(struct wtbl_ht) +      \
 296                                           sizeof(struct wtbl_vht) +     \
 297                                           sizeof(struct wtbl_tx_ps) +   \
 298                                           sizeof(struct wtbl_hdr_trans) +\
 299                                           sizeof(struct wtbl_ba) +      \
 300                                           sizeof(struct wtbl_bf) +      \
 301                                           sizeof(struct wtbl_smps) +    \
 302                                           sizeof(struct wtbl_pn) +      \
 303                                           sizeof(struct wtbl_spe))
 304
 305 #define MT76_CONNAC_STA_UPDATE_MAX_SIZE (sizeof(struct sta_req_hdr) +   \
 306                                          sizeof(struct sta_rec_basic) + \
 307                                          sizeof(struct sta_rec_ht) +    \
 308                                          sizeof(struct sta_rec_he) +    \
 309                                          sizeof(struct sta_rec_ba) +    \
 310                                          sizeof(struct sta_rec_vht) +   \
 311                                          sizeof(struct sta_rec_uapsd) + \
 312                                          sizeof(struct sta_rec_amsdu) + \
 313                                          sizeof(struct sta_rec_he_6g_capa) + \
 314                                          sizeof(struct tlv) +           \
 315                                          MT76_CONNAC_WTBL_UPDATE_MAX_SIZE)
 316
 317 enum {
 318         STA_REC_BASIC,
 319         STA_REC_RA,
 320         STA_REC_RA_CMM_INFO,
 321         STA_REC_RA_UPDATE,
 322         STA_REC_BF,
 323         STA_REC_AMSDU,
 324         STA_REC_BA,
 325         STA_REC_STATE,
 326         STA_REC_TX_PROC,        /* for hdr trans and CSO in CR4 */
 327         STA_REC_HT,
 328         STA_REC_VHT,
 329         STA_REC_APPS,
 330         STA_REC_KEY,
 331         STA_REC_WTBL,
 332         STA_REC_HE,
 333         STA_REC_HW_AMSDU,
 334         STA_REC_WTBL_AADOM,
 335         STA_REC_KEY_V2,
 336         STA_REC_MURU,
 337         STA_REC_MUEDCA,
 338         STA_REC_BFEE,
 339         STA_REC_PHY = 0x15,
 340         STA_REC_HE_6G = 0x17,
 341         STA_REC_MAX_NUM
 342 };
 343
 344 enum {
 345         WTBL_GENERIC,
 346         WTBL_RX,
 347         WTBL_HT,
 348         WTBL_VHT,
 349         WTBL_PEER_PS,           /* not used */
 350         WTBL_TX_PS,
 351         WTBL_HDR_TRANS,
 352         WTBL_SEC_KEY,
 353         WTBL_BA,
 354         WTBL_RDG,               /* obsoleted */
 355         WTBL_PROTECT,           /* not used */
 356         WTBL_CLEAR,             /* not used */
 357         WTBL_BF,
 358         WTBL_SMPS,
 359         WTBL_RAW_DATA,          /* debug only */
 360         WTBL_PN,
 361         WTBL_SPE,
 362         WTBL_MAX_NUM
 363 };
 364
 365 #define STA_TYPE_STA                    BIT(0)
 366 #define STA_TYPE_AP                     BIT(1)
 367 #define STA_TYPE_ADHOC                  BIT(2)
 368 #define STA_TYPE_WDS                    BIT(4)
 369 #define STA_TYPE_BC                     BIT(5)
 370
 371 #define NETWORK_INFRA                   BIT(16)
 372 #define NETWORK_P2P                     BIT(17)
 373 #define NETWORK_IBSS                    BIT(18)
 374 #define NETWORK_WDS                     BIT(21)
 375
 376 #define SCAN_FUNC_RANDOM_MAC            BIT(0)
 377 #define SCAN_FUNC_SPLIT_SCAN            BIT(5)
 378
 379 #define CONNECTION_INFRA_STA            (STA_TYPE_STA | NETWORK_INFRA)
 380 #define CONNECTION_INFRA_AP             (STA_TYPE_AP | NETWORK_INFRA)
 381 #define CONNECTION_P2P_GC               (STA_TYPE_STA | NETWORK_P2P)
 382 #define CONNECTION_P2P_GO               (STA_TYPE_AP | NETWORK_P2P)
 383 #define CONNECTION_IBSS_ADHOC           (STA_TYPE_ADHOC | NETWORK_IBSS)
 384 #define CONNECTION_WDS                  (STA_TYPE_WDS | NETWORK_WDS)
 385 #define CONNECTION_INFRA_BC             (STA_TYPE_BC | NETWORK_INFRA)
 386
 387 #define CONN_STATE_DISCONNECT           0
 388 #define CONN_STATE_CONNECT              1
 389 #define CONN_STATE_PORT_SECURE          2
 390
 391 /* HE MAC */
 392 #define STA_REC_HE_CAP_HTC                      BIT(0)
 393 #define STA_REC_HE_CAP_BQR                      BIT(1)
 394 #define STA_REC_HE_CAP_BSR                      BIT(2)
 395 #define STA_REC_HE_CAP_OM                       BIT(3)
 396 #define STA_REC_HE_CAP_AMSDU_IN_AMPDU           BIT(4)
 397 /* HE PHY */
 398 #define STA_REC_HE_CAP_DUAL_BAND                BIT(5)
 399 #define STA_REC_HE_CAP_LDPC                     BIT(6)
 400 #define STA_REC_HE_CAP_TRIG_CQI_FK              BIT(7)
 401 #define STA_REC_HE_CAP_PARTIAL_BW_EXT_RANGE     BIT(8)
 402 /* STBC */
 403 #define STA_REC_HE_CAP_LE_EQ_80M_TX_STBC        BIT(9)
 404 #define STA_REC_HE_CAP_LE_EQ_80M_RX_STBC        BIT(10)
 405 #define STA_REC_HE_CAP_GT_80M_TX_STBC           BIT(11)
 406 #define STA_REC_HE_CAP_GT_80M_RX_STBC           BIT(12)
 407 /* GI */
 408 #define STA_REC_HE_CAP_SU_PPDU_1LTF_8US_GI      BIT(13)
 409 #define STA_REC_HE_CAP_SU_MU_PPDU_4LTF_8US_GI   BIT(14)
 410 #define STA_REC_HE_CAP_ER_SU_PPDU_1LTF_8US_GI   BIT(15)
 411 #define STA_REC_HE_CAP_ER_SU_PPDU_4LTF_8US_GI   BIT(16)
 412 #define STA_REC_HE_CAP_NDP_4LTF_3DOT2MS_GI      BIT(17)
 413 /* 242 TONE */
 414 #define STA_REC_HE_CAP_BW20_RU242_SUPPORT       BIT(18)
 415 #define STA_REC_HE_CAP_TX_1024QAM_UNDER_RU242   BIT(19)
 416 #define STA_REC_HE_CAP_RX_1024QAM_UNDER_RU242   BIT(20)
 417
 418 #define PHY_MODE_A                              BIT(0)
 419 #define PHY_MODE_B                              BIT(1)
 420 #define PHY_MODE_G                              BIT(2)
 421 #define PHY_MODE_GN                             BIT(3)
 422 #define PHY_MODE_AN                             BIT(4)
 423 #define PHY_MODE_AC                             BIT(5)
 424 #define PHY_MODE_AX_24G                         BIT(6)
 425 #define PHY_MODE_AX_5G                          BIT(7)
 426 #define PHY_MODE_AX_6G                          BIT(8)
 427
 428 #define MODE_CCK                                BIT(0)
 429 #define MODE_OFDM                               BIT(1)
 430 #define MODE_HT                                 BIT(2)
 431 #define MODE_VHT                                BIT(3)
 432 #define MODE_HE                                 BIT(4)
 433
 434 enum {
 435         PHY_TYPE_HR_DSSS_INDEX = 0,
 436         PHY_TYPE_ERP_INDEX,
 437         PHY_TYPE_ERP_P2P_INDEX,
 438         PHY_TYPE_OFDM_INDEX,
 439         PHY_TYPE_HT_INDEX,
 440         PHY_TYPE_VHT_INDEX,
 441         PHY_TYPE_HE_INDEX,
 442         PHY_TYPE_INDEX_NUM
 443 };
 444
 445 #define PHY_TYPE_BIT_HR_DSSS                    BIT(PHY_TYPE_HR_DSSS_INDEX)
 446 #define PHY_TYPE_BIT_ERP                        BIT(PHY_TYPE_ERP_INDEX)
 447 #define PHY_TYPE_BIT_OFDM                       BIT(PHY_TYPE_OFDM_INDEX)
 448 #define PHY_TYPE_BIT_HT                         BIT(PHY_TYPE_HT_INDEX)
 449 #define PHY_TYPE_BIT_VHT                        BIT(PHY_TYPE_VHT_INDEX)
 450 #define PHY_TYPE_BIT_HE                         BIT(PHY_TYPE_HE_INDEX)
 451
 452 #define MT_WTBL_RATE_TX_MODE                    GENMASK(9, 6)
 453 #define MT_WTBL_RATE_MCS                        GENMASK(5, 0)
 454 #define MT_WTBL_RATE_NSS                        GENMASK(12, 10)
 455 #define MT_WTBL_RATE_HE_GI                      GENMASK(7, 4)
 456 #define MT_WTBL_RATE_GI                         GENMASK(3, 0)
 457
 458 #define MT_WTBL_W5_CHANGE_BW_RATE               GENMASK(7, 5)
 459 #define MT_WTBL_W5_SHORT_GI_20                  BIT(8)
 460 #define MT_WTBL_W5_SHORT_GI_40                  BIT(9)
 461 #define MT_WTBL_W5_SHORT_GI_80                  BIT(10)
 462 #define MT_WTBL_W5_SHORT_GI_160                 BIT(11)
 463 #define MT_WTBL_W5_BW_CAP                       GENMASK(13, 12)
 464 #define MT_WTBL_W5_MPDU_FAIL_COUNT              GENMASK(25, 23)
 465 #define MT_WTBL_W5_MPDU_OK_COUNT                GENMASK(28, 26)
 466 #define MT_WTBL_W5_RATE_IDX                     GENMASK(31, 29)
 467
 468 enum {
 469         WTBL_RESET_AND_SET = 1,
 470         WTBL_SET,
 471         WTBL_QUERY,
 472         WTBL_RESET_ALL
 473 };
 474
 475 enum {
 476         MT_BA_TYPE_INVALID,
 477         MT_BA_TYPE_ORIGINATOR,
 478         MT_BA_TYPE_RECIPIENT
 479 };
 480
 481 enum {
 482         RST_BA_MAC_TID_MATCH,
 483         RST_BA_MAC_MATCH,
 484         RST_BA_NO_MATCH
 485 };
 486
 487 enum {
 488         DEV_INFO_ACTIVE,
 489         DEV_INFO_MAX_NUM
 490 };
 491
 492 #define MCU_CMD_ACK                             BIT(0)
 493 #define MCU_CMD_UNI                             BIT(1)
 494 #define MCU_CMD_QUERY                           BIT(2)
 495
 496 #define MCU_CMD_UNI_EXT_ACK                     (MCU_CMD_ACK | MCU_CMD_UNI | \
 497                                                  MCU_CMD_QUERY)
 498
 499 #define MCU_FW_PREFIX                           BIT(31)
 500 #define MCU_UNI_PREFIX                          BIT(30)
 501 #define MCU_CE_PREFIX                           BIT(29)
 502 #define MCU_QUERY_PREFIX                        BIT(28)
 503 #define MCU_CMD_MASK                            ~(MCU_FW_PREFIX | MCU_UNI_PREFIX |      \
 504                                                   MCU_CE_PREFIX | MCU_QUERY_PREFIX)
 505
 506 #define MCU_QUERY_MASK                          BIT(16)
 507
 508 enum {
 509         MCU_EXT_CMD_EFUSE_ACCESS = 0x01,
 510         MCU_EXT_CMD_RF_REG_ACCESS = 0x02,
 511         MCU_EXT_CMD_PM_STATE_CTRL = 0x07,
 512         MCU_EXT_CMD_CHANNEL_SWITCH = 0x08,
 513         MCU_EXT_CMD_SET_TX_POWER_CTRL = 0x11,
 514         MCU_EXT_CMD_FW_LOG_2_HOST = 0x13,
 515         MCU_EXT_CMD_EFUSE_BUFFER_MODE = 0x21,
 516         MCU_EXT_CMD_STA_REC_UPDATE = 0x25,
 517         MCU_EXT_CMD_BSS_INFO_UPDATE = 0x26,
 518         MCU_EXT_CMD_EDCA_UPDATE = 0x27,
 519         MCU_EXT_CMD_DEV_INFO_UPDATE = 0x2A,
 520         MCU_EXT_CMD_GET_TEMP = 0x2c,
 521         MCU_EXT_CMD_WTBL_UPDATE = 0x32,
 522         MCU_EXT_CMD_SET_RDD_CTRL = 0x3a,
 523         MCU_EXT_CMD_ATE_CTRL = 0x3d,
 524         MCU_EXT_CMD_PROTECT_CTRL = 0x3e,
 525         MCU_EXT_CMD_DBDC_CTRL = 0x45,
 526         MCU_EXT_CMD_MAC_INIT_CTRL = 0x46,
 527         MCU_EXT_CMD_RX_HDR_TRANS = 0x47,
 528         MCU_EXT_CMD_MUAR_UPDATE = 0x48,
 529         MCU_EXT_CMD_BCN_OFFLOAD = 0x49,
 530         MCU_EXT_CMD_SET_RX_PATH = 0x4e,
 531         MCU_EXT_CMD_TX_POWER_FEATURE_CTRL = 0x58,
 532         MCU_EXT_CMD_RXDCOC_CAL = 0x59,
 533         MCU_EXT_CMD_TXDPD_CAL = 0x60,
 534         MCU_EXT_CMD_SET_RDD_TH = 0x7c,
 535         MCU_EXT_CMD_SET_RDD_PATTERN = 0x7d,
 536 };
 537
 538 enum {
 539         MCU_UNI_CMD_DEV_INFO_UPDATE = MCU_UNI_PREFIX | 0x01,
 540         MCU_UNI_CMD_BSS_INFO_UPDATE = MCU_UNI_PREFIX | 0x02,
 541         MCU_UNI_CMD_STA_REC_UPDATE = MCU_UNI_PREFIX | 0x03,
 542         MCU_UNI_CMD_SUSPEND = MCU_UNI_PREFIX | 0x05,
 543         MCU_UNI_CMD_OFFLOAD = MCU_UNI_PREFIX | 0x06,
 544         MCU_UNI_CMD_HIF_CTRL = MCU_UNI_PREFIX | 0x07,
 545 };
 546
 547 enum {
 548         MCU_CMD_TARGET_ADDRESS_LEN_REQ = MCU_FW_PREFIX | 0x01,
 549         MCU_CMD_FW_START_REQ = MCU_FW_PREFIX | 0x02,
 550         MCU_CMD_INIT_ACCESS_REG = 0x3,
 551         MCU_CMD_NIC_POWER_CTRL = MCU_FW_PREFIX | 0x4,
 552         MCU_CMD_PATCH_START_REQ = MCU_FW_PREFIX | 0x05,
 553         MCU_CMD_PATCH_FINISH_REQ = MCU_FW_PREFIX | 0x07,
 554         MCU_CMD_PATCH_SEM_CONTROL = MCU_FW_PREFIX | 0x10,
 555         MCU_CMD_EXT_CID = 0xed,
 556         MCU_CMD_FW_SCATTER = MCU_FW_PREFIX | 0xee,
 557         MCU_CMD_RESTART_DL_REQ = MCU_FW_PREFIX | 0xef,
 558 };
 559
 560 /* offload mcu commands */
 561 enum {
 562         MCU_CMD_TEST_CTRL = MCU_CE_PREFIX | 0x01,
 563         MCU_CMD_START_HW_SCAN = MCU_CE_PREFIX | 0x03,
 564         MCU_CMD_SET_PS_PROFILE = MCU_CE_PREFIX | 0x05,
 565         MCU_CMD_SET_CHAN_DOMAIN = MCU_CE_PREFIX | 0x0f,
 566         MCU_CMD_SET_BSS_CONNECTED = MCU_CE_PREFIX | 0x16,
 567         MCU_CMD_SET_BSS_ABORT = MCU_CE_PREFIX | 0x17,
 568         MCU_CMD_CANCEL_HW_SCAN = MCU_CE_PREFIX | 0x1b,
 569         MCU_CMD_SET_ROC = MCU_CE_PREFIX | 0x1d,
 570         MCU_CMD_SET_P2P_OPPPS = MCU_CE_PREFIX | 0x33,
 571         MCU_CMD_SET_RATE_TX_POWER = MCU_CE_PREFIX | 0x5d,
 572         MCU_CMD_SCHED_SCAN_ENABLE = MCU_CE_PREFIX | 0x61,
 573         MCU_CMD_SCHED_SCAN_REQ = MCU_CE_PREFIX | 0x62,
 574         MCU_CMD_GET_NIC_CAPAB = MCU_CE_PREFIX | 0x8a,
 575         MCU_CMD_SET_MU_EDCA_PARMS = MCU_CE_PREFIX | 0xb0,
 576         MCU_CMD_REG_WRITE = MCU_CE_PREFIX | 0xc0,
 577         MCU_CMD_REG_READ = MCU_CE_PREFIX | MCU_QUERY_MASK | 0xc0,
 578         MCU_CMD_CHIP_CONFIG = MCU_CE_PREFIX | 0xca,
 579         MCU_CMD_FWLOG_2_HOST = MCU_CE_PREFIX | 0xc5,
 580         MCU_CMD_GET_WTBL = MCU_CE_PREFIX | 0xcd,
 581         MCU_CMD_GET_TXPWR = MCU_CE_PREFIX | 0xd0,
 582 };
 583
 584 enum {
 585         PATCH_SEM_RELEASE,
 586         PATCH_SEM_GET
 587 };
 588
 589 enum {
 590         UNI_BSS_INFO_BASIC = 0,
 591         UNI_BSS_INFO_RLM = 2,
 592         UNI_BSS_INFO_BSS_COLOR = 4,
 593         UNI_BSS_INFO_HE_BASIC = 5,
 594         UNI_BSS_INFO_BCN_CONTENT = 7,
 595         UNI_BSS_INFO_QBSS = 15,
 596         UNI_BSS_INFO_UAPSD = 19,
 597         UNI_BSS_INFO_PS = 21,
 598         UNI_BSS_INFO_BCNFT = 22,
 599 };
 600
 601 enum {
 602         UNI_OFFLOAD_OFFLOAD_ARP,
 603         UNI_OFFLOAD_OFFLOAD_ND,
 604         UNI_OFFLOAD_OFFLOAD_GTK_REKEY,
 605         UNI_OFFLOAD_OFFLOAD_BMC_RPY_DETECT,
 606 };
 607
 608 enum {
 609         MT_NIC_CAP_TX_RESOURCE,
 610         MT_NIC_CAP_TX_EFUSE_ADDR,
 611         MT_NIC_CAP_COEX,
 612         MT_NIC_CAP_SINGLE_SKU,
 613         MT_NIC_CAP_CSUM_OFFLOAD,
 614         MT_NIC_CAP_HW_VER,
 615         MT_NIC_CAP_SW_VER,
 616         MT_NIC_CAP_MAC_ADDR,
 617         MT_NIC_CAP_PHY,
 618         MT_NIC_CAP_MAC,
 619         MT_NIC_CAP_FRAME_BUF,
 620         MT_NIC_CAP_BEAM_FORM,
 621         MT_NIC_CAP_LOCATION,
 622         MT_NIC_CAP_MUMIMO,
 623         MT_NIC_CAP_BUFFER_MODE_INFO,
 624         MT_NIC_CAP_HW_ADIE_VERSION = 0x14,
 625         MT_NIC_CAP_ANTSWP = 0x16,
 626         MT_NIC_CAP_WFDMA_REALLOC,
 627         MT_NIC_CAP_6G,
 628 };
 629
 630 #define UNI_WOW_DETECT_TYPE_MAGIC               BIT(0)
 631 #define UNI_WOW_DETECT_TYPE_ANY                 BIT(1)
 632 #define UNI_WOW_DETECT_TYPE_DISCONNECT          BIT(2)
 633 #define UNI_WOW_DETECT_TYPE_GTK_REKEY_FAIL      BIT(3)
 634 #define UNI_WOW_DETECT_TYPE_BCN_LOST            BIT(4)
 635 #define UNI_WOW_DETECT_TYPE_SCH_SCAN_HIT        BIT(5)
 636 #define UNI_WOW_DETECT_TYPE_BITMAP              BIT(6)
 637
 638 enum {
 639         UNI_SUSPEND_MODE_SETTING,
 640         UNI_SUSPEND_WOW_CTRL,
 641         UNI_SUSPEND_WOW_GPIO_PARAM,
 642         UNI_SUSPEND_WOW_WAKEUP_PORT,
 643         UNI_SUSPEND_WOW_PATTERN,
 644 };
 645
 646 enum {
 647         WOW_USB = 1,
 648         WOW_PCIE = 2,
 649         WOW_GPIO = 3,
 650 };
 651
 652 struct mt76_connac_bss_basic_tlv {
 653         __le16 tag;
 654         __le16 len;
 655         u8 active;
 656         u8 omac_idx;
 657         u8 hw_bss_idx;
 658         u8 band_idx;
 659         __le32 conn_type;
 660         u8 conn_state;
 661         u8 wmm_idx;
 662         u8 bssid[ETH_ALEN];
 663         __le16 bmc_tx_wlan_idx;
 664         __le16 bcn_interval;
 665         u8 dtim_period;
 666         u8 phymode; /* bit(0): A
 667                      * bit(1): B
 668                      * bit(2): G
 669                      * bit(3): GN
 670                      * bit(4): AN
 671                      * bit(5): AC
 672                      * bit(6): AX2
 673                      * bit(7): AX5
 674                      * bit(8): AX6
 675                      */
 676         __le16 sta_idx;
 677         __le16 nonht_basic_phy;
 678         u8 phymode_ext; /* bit(0) AX_6G */
 679         u8 pad[1];
 680 } __packed;
 681
 682 struct mt76_connac_bss_qos_tlv {
 683         __le16 tag;
 684         __le16 len;
 685         u8 qos;
 686         u8 pad[3];
 687 } __packed;
 688
 689 struct mt76_connac_beacon_loss_event {
 690         u8 bss_idx;
 691         u8 reason;
 692         u8 pad[2];
 693 } __packed;
 694
 695 struct mt76_connac_mcu_bss_event {
 696         u8 bss_idx;
 697         u8 is_absent;
 698         u8 free_quota;
 699         u8 pad;
 700 } __packed;
 701
 702 struct mt76_connac_mcu_scan_ssid {
 703         __le32 ssid_len;
 704         u8 ssid[IEEE80211_MAX_SSID_LEN];
 705 } __packed;
 706
 707 struct mt76_connac_mcu_scan_channel {
 708         u8 band; /* 1: 2.4GHz
 709                   * 2: 5.0GHz
 710                   * Others: Reserved
 711                   */
 712         u8 channel_num;
 713 } __packed;
 714
 715 struct mt76_connac_mcu_scan_match {
 716         __le32 rssi_th;
 717         u8 ssid[IEEE80211_MAX_SSID_LEN];
 718         u8 ssid_len;
 719         u8 rsv[3];
 720 } __packed;
 721
 722 struct mt76_connac_hw_scan_req {
 723         u8 seq_num;
 724         u8 bss_idx;
 725         u8 scan_type; /* 0: PASSIVE SCAN
 726                        * 1: ACTIVE SCAN
 727                        */
 728         u8 ssid_type; /* BIT(0) wildcard SSID
 729                        * BIT(1) P2P wildcard SSID
 730                        * BIT(2) specified SSID + wildcard SSID
 731                        * BIT(2) + ssid_type_ext BIT(0) specified SSID only
 732                        */
 733         u8 ssids_num;
 734         u8 probe_req_num; /* Number of probe request for each SSID */
 735         u8 scan_func; /* BIT(0) Enable random MAC scan
 736                        * BIT(1) Disable DBDC scan type 1~3.
 737                        * BIT(2) Use DBDC scan type 3 (dedicated one RF to scan).
 738                        */
 739         u8 version; /* 0: Not support fields after ies.
 740                      * 1: Support fields after ies.
 741                      */
 742         struct mt76_connac_mcu_scan_ssid ssids[4];
 743         __le16 probe_delay_time;
 744         __le16 channel_dwell_time; /* channel Dwell interval */
 745         __le16 timeout_value;
 746         u8 channel_type; /* 0: Full channels
 747                           * 1: Only 2.4GHz channels
 748                           * 2: Only 5GHz channels
 749                           * 3: P2P social channel only (channel #1, #6 and #11)
 750                           * 4: Specified channels
 751                           * Others: Reserved
 752                           */
 753         u8 channels_num; /* valid when channel_type is 4 */
 754         /* valid when channels_num is set */
 755         struct mt76_connac_mcu_scan_channel channels[32];
 756         __le16 ies_len;
 757         u8 ies[MT76_CONNAC_SCAN_IE_LEN];
 758         /* following fields are valid if version > 0 */
 759         u8 ext_channels_num;
 760         u8 ext_ssids_num;
 761         __le16 channel_min_dwell_time;
 762         struct mt76_connac_mcu_scan_channel ext_channels[32];
 763         struct mt76_connac_mcu_scan_ssid ext_ssids[6];
 764         u8 bssid[ETH_ALEN];
 765         u8 random_mac[ETH_ALEN]; /* valid when BIT(1) in scan_func is set. */
 766         u8 pad[63];
 767         u8 ssid_type_ext;
 768 } __packed;
 769
 770 #define MT76_CONNAC_SCAN_DONE_EVENT_MAX_CHANNEL_NUM             64
 771
 772 struct mt76_connac_hw_scan_done {
 773         u8 seq_num;
 774         u8 sparse_channel_num;
 775         struct mt76_connac_mcu_scan_channel sparse_channel;
 776         u8 complete_channel_num;
 777         u8 current_state;
 778         u8 version;
 779         u8 pad;
 780         __le32 beacon_scan_num;
 781         u8 pno_enabled;
 782         u8 pad2[3];
 783         u8 sparse_channel_valid_num;
 784         u8 pad3[3];
 785         u8 channel_num[MT76_CONNAC_SCAN_DONE_EVENT_MAX_CHANNEL_NUM];
 786         /* idle format for channel_idle_time
 787          * 0: first bytes: idle time(ms) 2nd byte: dwell time(ms)
 788          * 1: first bytes: idle time(8ms) 2nd byte: dwell time(8ms)
 789          * 2: dwell time (16us)
 790          */
 791         __le16 channel_idle_time[MT76_CONNAC_SCAN_DONE_EVENT_MAX_CHANNEL_NUM];
 792         /* beacon and probe response count */
 793         u8 beacon_probe_num[MT76_CONNAC_SCAN_DONE_EVENT_MAX_CHANNEL_NUM];
 794         u8 mdrdy_count[MT76_CONNAC_SCAN_DONE_EVENT_MAX_CHANNEL_NUM];
 795         __le32 beacon_2g_num;
 796         __le32 beacon_5g_num;
 797 } __packed;
 798
 799 struct mt76_connac_sched_scan_req {
 800         u8 version;
 801         u8 seq_num;
 802         u8 stop_on_match;
 803         u8 ssids_num;
 804         u8 match_num;
 805         u8 pad;
 806         __le16 ie_len;
 807         struct mt76_connac_mcu_scan_ssid ssids[MT76_CONNAC_MAX_SCHED_SCAN_SSID];
 808         struct mt76_connac_mcu_scan_match match[MT76_CONNAC_MAX_SCAN_MATCH];
 809         u8 channel_type;
 810         u8 channels_num;
 811         u8 intervals_num;
 812         u8 scan_func; /* MT7663: BIT(0) eable random mac address */
 813         struct mt76_connac_mcu_scan_channel channels[64];
 814         __le16 intervals[MT76_CONNAC_MAX_NUM_SCHED_SCAN_INTERVAL];
 815         union {
 816                 struct {
 817                         u8 random_mac[ETH_ALEN];
 818                         u8 pad2[58];
 819                 } mt7663;
 820                 struct {
 821                         u8 bss_idx;
 822                         u8 pad1[3];
 823                         __le32 delay;
 824                         u8 pad2[12];
 825                         u8 random_mac[ETH_ALEN];
 826                         u8 pad3[38];
 827                 } mt7921;
 828         };
 829 } __packed;
 830
 831 struct mt76_connac_sched_scan_done {
 832         u8 seq_num;
 833         u8 status; /* 0: ssid found */
 834         __le16 pad;
 835 } __packed;
 836
 837 struct bss_info_uni_bss_color {
 838         __le16 tag;
 839         __le16 len;
 840         u8 enable;
 841         u8 bss_color;
 842         u8 rsv[2];
 843 } __packed;
 844
 845 struct bss_info_uni_he {
 846         __le16 tag;
 847         __le16 len;
 848         __le16 he_rts_thres;
 849         u8 he_pe_duration;
 850         u8 su_disable;
 851         __le16 max_nss_mcs[CMD_HE_MCS_BW_NUM];
 852         u8 rsv[2];
 853 } __packed;
 854
 855 struct mt76_connac_gtk_rekey_tlv {
 856         __le16 tag;
 857         __le16 len;
 858         u8 kek[NL80211_KEK_LEN];
 859         u8 kck[NL80211_KCK_LEN];
 860         u8 replay_ctr[NL80211_REPLAY_CTR_LEN];
 861         u8 rekey_mode; /* 0: rekey offload enable
 862                         * 1: rekey offload disable
 863                         * 2: rekey update
 864                         */
 865         u8 keyid;
 866         u8 option; /* 1: rekey data update without enabling offload */
 867         u8 pad[1];
 868         __le32 proto; /* WPA-RSN-WAPI-OPSN */
 869         __le32 pairwise_cipher;
 870         __le32 group_cipher;
 871         __le32 key_mgmt; /* NONE-PSK-IEEE802.1X */
 872         __le32 mgmt_group_cipher;
 873         u8 reserverd[4];
 874 } __packed;
 875
 876 #define MT76_CONNAC_WOW_MASK_MAX_LEN                    16
 877 #define MT76_CONNAC_WOW_PATTEN_MAX_LEN                  128
 878
 879 struct mt76_connac_wow_pattern_tlv {
 880         __le16 tag;
 881         __le16 len;
 882         u8 index; /* pattern index */
 883         u8 enable; /* 0: disable
 884                     * 1: enable
 885                     */
 886         u8 data_len; /* pattern length */
 887         u8 pad;
 888         u8 mask[MT76_CONNAC_WOW_MASK_MAX_LEN];
 889         u8 pattern[MT76_CONNAC_WOW_PATTEN_MAX_LEN];
 890         u8 rsv[4];
 891 } __packed;
 892
 893 struct mt76_connac_wow_ctrl_tlv {
 894         __le16 tag;
 895         __le16 len;
 896         u8 cmd; /* 0x1: PM_WOWLAN_REQ_START
 897                  * 0x2: PM_WOWLAN_REQ_STOP
 898                  * 0x3: PM_WOWLAN_PARAM_CLEAR
 899                  */
 900         u8 trigger; /* 0: NONE
 901                      * BIT(0): NL80211_WOWLAN_TRIG_MAGIC_PKT
 902                      * BIT(1): NL80211_WOWLAN_TRIG_ANY
 903                      * BIT(2): NL80211_WOWLAN_TRIG_DISCONNECT
 904                      * BIT(3): NL80211_WOWLAN_TRIG_GTK_REKEY_FAILURE
 905                      * BIT(4): BEACON_LOST
 906                      * BIT(5): NL80211_WOWLAN_TRIG_NET_DETECT
 907                      */
 908         u8 wakeup_hif; /* 0x0: HIF_SDIO
 909                         * 0x1: HIF_USB
 910                         * 0x2: HIF_PCIE
 911                         * 0x3: HIF_GPIO
 912                         */
 913         u8 pad;
 914         u8 rsv[4];
 915 } __packed;
 916
 917 struct mt76_connac_wow_gpio_param_tlv {
 918         __le16 tag;
 919         __le16 len;
 920         u8 gpio_pin;
 921         u8 trigger_lvl;
 922         u8 pad[2];
 923         __le32 gpio_interval;
 924         u8 rsv[4];
 925 } __packed;
 926
 927 struct mt76_connac_arpns_tlv {
 928         __le16 tag;
 929         __le16 len;
 930         u8 mode;
 931         u8 ips_num;
 932         u8 option;
 933         u8 pad[1];
 934 } __packed;
 935
 936 struct mt76_connac_suspend_tlv {
 937         __le16 tag;
 938         __le16 len;
 939         u8 enable; /* 0: suspend mode disabled
 940                     * 1: suspend mode enabled
 941                     */
 942         u8 mdtim; /* LP parameter */
 943         u8 wow_suspend; /* 0: update by origin policy
 944                          * 1: update by wow dtim
 945                          */
 946         u8 pad[5];
 947 } __packed;
 948
 949 enum mt76_sta_info_state {
 950         MT76_STA_INFO_STATE_NONE,
 951         MT76_STA_INFO_STATE_AUTH,
 952         MT76_STA_INFO_STATE_ASSOC
 953 };
 954
 955 struct mt76_sta_cmd_info {
 956         struct ieee80211_sta *sta;
 957         struct mt76_wcid *wcid;
 958
 959         struct ieee80211_vif *vif;
 960
 961         bool offload_fw;
 962         bool enable;
 963         bool newly;
 964         int cmd;
 965         u8 rcpi;
 966         u8 state;
 967 };
 968
 969 #define MT_SKU_POWER_LIMIT      161
 970
 971 struct mt76_connac_sku_tlv {
 972         u8 channel;
 973         s8 pwr_limit[MT_SKU_POWER_LIMIT];
 974 } __packed;
 975
 976 struct mt76_connac_tx_power_limit_tlv {
 977         /* DW0 - common info*/
 978         u8 ver;
 979         u8 pad0;
 980         __le16 len;
 981         /* DW1 - cmd hint */
 982         u8 n_chan; /* # channel */
 983         u8 band; /* 2.4GHz - 5GHz - 6GHz */
 984         u8 last_msg;
 985         u8 pad1;
 986         /* DW3 */
 987         u8 alpha2[4]; /* regulatory_request.alpha2 */
 988         u8 pad2[32];
 989 } __packed;
 990
 991 struct mt76_connac_config {
 992         __le16 id;
 993         u8 type;
 994         u8 resp_type;
 995         __le16 data_size;
 996         __le16 resv;
 997         u8 data[320];
 998 } __packed;
 999
1000 #define to_wcid_lo(id)          FIELD_GET(GENMASK(7, 0), (u16)id)
1001 #define to_wcid_hi(id)          FIELD_GET(GENMASK(9, 8), (u16)id)
1002
1003 static inline void
1004 mt76_connac_mcu_get_wlan_idx(struct mt76_dev *dev, struct mt76_wcid *wcid,
1005                              u8 *wlan_idx_lo, u8 *wlan_idx_hi)
1006 {
1007         *wlan_idx_hi = 0;
1008
1009         if (is_mt7921(dev)) {
1010                 *wlan_idx_lo = wcid ? to_wcid_lo(wcid->idx) : 0;
1011                 *wlan_idx_hi = wcid ? to_wcid_hi(wcid->idx) : 0;
1012         } else {
1013                 *wlan_idx_lo = wcid ? wcid->idx : 0;
1014         }
1015 }
1016
1017 struct sk_buff *
1018 mt76_connac_mcu_alloc_sta_req(struct mt76_dev *dev, struct mt76_vif *mvif,
1019                               struct mt76_wcid *wcid);
1020 struct wtbl_req_hdr *
1021 mt76_connac_mcu_alloc_wtbl_req(struct mt76_dev *dev, struct mt76_wcid *wcid,
1022                                int cmd, void *sta_wtbl, struct sk_buff **skb);
1023 struct tlv *mt76_connac_mcu_add_nested_tlv(struct sk_buff *skb, int tag,
1024                                            int len, void *sta_ntlv,
1025                                            void *sta_wtbl);
1026 static inline struct tlv *
1027 mt76_connac_mcu_add_tlv(struct sk_buff *skb, int tag, int len)
1028 {
1029         return mt76_connac_mcu_add_nested_tlv(skb, tag, len, skb->data, NULL);
1030 }
1031
1032 int mt76_connac_mcu_set_channel_domain(struct mt76_phy *phy);
1033 int mt76_connac_mcu_set_vif_ps(struct mt76_dev *dev, struct ieee80211_vif *vif);
1034 void mt76_connac_mcu_sta_basic_tlv(struct sk_buff *skb,
1035                                    struct ieee80211_vif *vif,
1036                                    struct ieee80211_sta *sta, bool enable,
1037                                    bool newly);
1038 void mt76_connac_mcu_wtbl_generic_tlv(struct mt76_dev *dev, struct sk_buff *skb,
1039                                       struct ieee80211_vif *vif,
1040                                       struct ieee80211_sta *sta, void *sta_wtbl,
1041                                       void *wtbl_tlv);
1042 void mt76_connac_mcu_wtbl_hdr_trans_tlv(struct sk_buff *skb,
1043                                         struct ieee80211_vif *vif,
1044                                         struct mt76_wcid *wcid,
1045                                         void *sta_wtbl, void *wtbl_tlv);
1046 int mt76_connac_mcu_sta_update_hdr_trans(struct mt76_dev *dev,
1047                                          struct ieee80211_vif *vif,
1048                                          struct mt76_wcid *wcid, int cmd);
1049 void mt76_connac_mcu_sta_tlv(struct mt76_phy *mphy, struct sk_buff *skb,
1050                              struct ieee80211_sta *sta,
1051                              struct ieee80211_vif *vif,
1052                              u8 rcpi, u8 state);
1053 void mt76_connac_mcu_wtbl_ht_tlv(struct mt76_dev *dev, struct sk_buff *skb,
1054                                  struct ieee80211_sta *sta, void *sta_wtbl,
1055                                  void *wtbl_tlv);
1056 void mt76_connac_mcu_wtbl_ba_tlv(struct mt76_dev *dev, struct sk_buff *skb,
1057                                  struct ieee80211_ampdu_params *params,
1058                                  bool enable, bool tx, void *sta_wtbl,
1059                                  void *wtbl_tlv);
1060 void mt76_connac_mcu_sta_ba_tlv(struct sk_buff *skb,
1061                                 struct ieee80211_ampdu_params *params,
1062                                 bool enable, bool tx);
1063 int mt76_connac_mcu_uni_add_dev(struct mt76_phy *phy,
1064                                 struct ieee80211_vif *vif,
1065                                 struct mt76_wcid *wcid,
1066                                 bool enable);
1067 int mt76_connac_mcu_sta_ba(struct mt76_dev *dev, struct mt76_vif *mvif,
1068                            struct ieee80211_ampdu_params *params,
1069                            bool enable, bool tx);
1070 int mt76_connac_mcu_uni_add_bss(struct mt76_phy *phy,
1071                                 struct ieee80211_vif *vif,
1072                                 struct mt76_wcid *wcid,
1073                                 bool enable);
1074 int mt76_connac_mcu_sta_cmd(struct mt76_phy *phy,
1075                             struct mt76_sta_cmd_info *info);
1076 void mt76_connac_mcu_beacon_loss_iter(void *priv, u8 *mac,
1077                                       struct ieee80211_vif *vif);
1078 int mt76_connac_mcu_set_rts_thresh(struct mt76_dev *dev, u32 val, u8 band);
1079 int mt76_connac_mcu_set_mac_enable(struct mt76_dev *dev, int band, bool enable,
1080                                    bool hdr_trans);
1081 int mt76_connac_mcu_init_download(struct mt76_dev *dev, u32 addr, u32 len,
1082                                   u32 mode);
1083 int mt76_connac_mcu_start_patch(struct mt76_dev *dev);
1084 int mt76_connac_mcu_patch_sem_ctrl(struct mt76_dev *dev, bool get);
1085 int mt76_connac_mcu_start_firmware(struct mt76_dev *dev, u32 addr, u32 option);
1086 int mt76_connac_mcu_get_nic_capability(struct mt76_phy *phy);
1087
1088 int mt76_connac_mcu_hw_scan(struct mt76_phy *phy, struct ieee80211_vif *vif,
1089                             struct ieee80211_scan_request *scan_req);
1090 int mt76_connac_mcu_cancel_hw_scan(struct mt76_phy *phy,
1091                                    struct ieee80211_vif *vif);
1092 int mt76_connac_mcu_sched_scan_req(struct mt76_phy *phy,
1093                                    struct ieee80211_vif *vif,
1094                                    struct cfg80211_sched_scan_request *sreq);
1095 int mt76_connac_mcu_sched_scan_enable(struct mt76_phy *phy,
1096                                       struct ieee80211_vif *vif,
1097                                       bool enable);
1098 int mt76_connac_mcu_update_arp_filter(struct mt76_dev *dev,
1099                                       struct mt76_vif *vif,
1100                                       struct ieee80211_bss_conf *info);
1101 int mt76_connac_mcu_update_gtk_rekey(struct ieee80211_hw *hw,
1102                                      struct ieee80211_vif *vif,
1103                                      struct cfg80211_gtk_rekey_data *key);
1104 int mt76_connac_mcu_set_hif_suspend(struct mt76_dev *dev, bool suspend);
1105 void mt76_connac_mcu_set_suspend_iter(void *priv, u8 *mac,
1106                                       struct ieee80211_vif *vif);
1107 int mt76_connac_sta_state_dp(struct mt76_dev *dev,
1108                              enum ieee80211_sta_state old_state,
1109                              enum ieee80211_sta_state new_state);
1110 int mt76_connac_mcu_chip_config(struct mt76_dev *dev);
1111 int mt76_connac_mcu_set_deep_sleep(struct mt76_dev *dev, bool enable);
1112 void mt76_connac_mcu_coredump_event(struct mt76_dev *dev, struct sk_buff *skb,
1113                                     struct mt76_connac_coredump *coredump);
1114 int mt76_connac_mcu_set_rate_txpower(struct mt76_phy *phy);
1115 int mt76_connac_mcu_set_p2p_oppps(struct ieee80211_hw *hw,
1116                                   struct ieee80211_vif *vif);
1117 u32 mt76_connac_mcu_reg_rr(struct mt76_dev *dev, u32 offset);
1118 void mt76_connac_mcu_reg_wr(struct mt76_dev *dev, u32 offset, u32 val);
1119 #endif /* __MT76_CONNAC_MCU_H */