drivers/net/ethernet/mscc/ocelot.c

   1 // SPDX-License-Identifier: (GPL-2.0 OR MIT)
   2 /*
   3  * Microsemi Ocelot Switch driver
   4  *
   5  * Copyright (c) 2017 Microsemi Corporation
   6  */
   7 #include <linux/if_bridge.h>
   8 #include <soc/mscc/ocelot_vcap.h>
   9 #include "ocelot.h"
  10 #include "ocelot_vcap.h"
  11
  12 #define TABLE_UPDATE_SLEEP_US 10
  13 #define TABLE_UPDATE_TIMEOUT_US 100000
  14
  15 struct ocelot_mact_entry {
  16         u8 mac[ETH_ALEN];
  17         u16 vid;
  18         enum macaccess_entry_type type;
  19 };
  20
  21 static inline u32 ocelot_mact_read_macaccess(struct ocelot *ocelot)
  22 {
  23         return ocelot_read(ocelot, ANA_TABLES_MACACCESS);
  24 }
  25
  26 static inline int ocelot_mact_wait_for_completion(struct ocelot *ocelot)
  27 {
  28         u32 val;
  29
  30         return readx_poll_timeout(ocelot_mact_read_macaccess,
  31                 ocelot, val,
  32                 (val & ANA_TABLES_MACACCESS_MAC_TABLE_CMD_M) ==
  33                 MACACCESS_CMD_IDLE,
  34                 TABLE_UPDATE_SLEEP_US, TABLE_UPDATE_TIMEOUT_US);
  35 }
  36
  37 static void ocelot_mact_select(struct ocelot *ocelot,
  38                                const unsigned char mac[ETH_ALEN],
  39                                unsigned int vid)
  40 {
  41         u32 macl = 0, mach = 0;
  42
  43         /* Set the MAC address to handle and the vlan associated in a format
  44          * understood by the hardware.
  45          */
  46         mach |= vid    << 16;
  47         mach |= mac[0] << 8;
  48         mach |= mac[1] << 0;
  49         macl |= mac[2] << 24;
  50         macl |= mac[3] << 16;
  51         macl |= mac[4] << 8;
  52         macl |= mac[5] << 0;
  53
  54         ocelot_write(ocelot, macl, ANA_TABLES_MACLDATA);
  55         ocelot_write(ocelot, mach, ANA_TABLES_MACHDATA);
  56
  57 }
  58
  59 int ocelot_mact_learn(struct ocelot *ocelot, int port,
  60                       const unsigned char mac[ETH_ALEN],
  61                       unsigned int vid, enum macaccess_entry_type type)
  62 {
  63         u32 cmd = ANA_TABLES_MACACCESS_VALID |
  64                 ANA_TABLES_MACACCESS_DEST_IDX(port) |
  65                 ANA_TABLES_MACACCESS_ENTRYTYPE(type) |
  66                 ANA_TABLES_MACACCESS_MAC_TABLE_CMD(MACACCESS_CMD_LEARN);
  67         unsigned int mc_ports;
  68
  69         /* Set MAC_CPU_COPY if the CPU port is used by a multicast entry */
  70         if (type == ENTRYTYPE_MACv4)
  71                 mc_ports = (mac[1] << 8) | mac[2];
  72         else if (type == ENTRYTYPE_MACv6)
  73                 mc_ports = (mac[0] << 8) | mac[1];
  74         else
  75                 mc_ports = 0;
  76
  77         if (mc_ports & BIT(ocelot->num_phys_ports))
  78                 cmd |= ANA_TABLES_MACACCESS_MAC_CPU_COPY;
  79
  80         ocelot_mact_select(ocelot, mac, vid);
  81
  82         /* Issue a write command */
  83         ocelot_write(ocelot, cmd, ANA_TABLES_MACACCESS);
  84
  85         return ocelot_mact_wait_for_completion(ocelot);
  86 }
  87 EXPORT_SYMBOL(ocelot_mact_learn);
  88
  89 int ocelot_mact_forget(struct ocelot *ocelot,
  90                        const unsigned char mac[ETH_ALEN], unsigned int vid)
  91 {
  92         ocelot_mact_select(ocelot, mac, vid);
  93
  94         /* Issue a forget command */
  95         ocelot_write(ocelot,
  96                      ANA_TABLES_MACACCESS_MAC_TABLE_CMD(MACACCESS_CMD_FORGET),
  97                      ANA_TABLES_MACACCESS);
  98
  99         return ocelot_mact_wait_for_completion(ocelot);
 100 }
 101 EXPORT_SYMBOL(ocelot_mact_forget);
 102
 103 static void ocelot_mact_init(struct ocelot *ocelot)
 104 {
 105         /* Configure the learning mode entries attributes:
 106          * - Do not copy the frame to the CPU extraction queues.
 107          * - Use the vlan and mac_cpoy for dmac lookup.
 108          */
 109         ocelot_rmw(ocelot, 0,
 110                    ANA_AGENCTRL_LEARN_CPU_COPY | ANA_AGENCTRL_IGNORE_DMAC_FLAGS
 111                    | ANA_AGENCTRL_LEARN_FWD_KILL
 112                    | ANA_AGENCTRL_LEARN_IGNORE_VLAN,
 113                    ANA_AGENCTRL);
 114
 115         /* Clear the MAC table */
 116         ocelot_write(ocelot, MACACCESS_CMD_INIT, ANA_TABLES_MACACCESS);
 117 }
 118
 119 static void ocelot_vcap_enable(struct ocelot *ocelot, int port)
 120 {
 121         ocelot_write_gix(ocelot, ANA_PORT_VCAP_S2_CFG_S2_ENA |
 122                          ANA_PORT_VCAP_S2_CFG_S2_IP6_CFG(0xa),
 123                          ANA_PORT_VCAP_S2_CFG, port);
 124
 125         ocelot_write_gix(ocelot, ANA_PORT_VCAP_CFG_S1_ENA,
 126                          ANA_PORT_VCAP_CFG, port);
 127
 128         ocelot_rmw_gix(ocelot, REW_PORT_CFG_ES0_EN,
 129                        REW_PORT_CFG_ES0_EN,
 130                        REW_PORT_CFG, port);
 131 }
 132
 133 static inline u32 ocelot_vlant_read_vlanaccess(struct ocelot *ocelot)
 134 {
 135         return ocelot_read(ocelot, ANA_TABLES_VLANACCESS);
 136 }
 137
 138 static inline int ocelot_vlant_wait_for_completion(struct ocelot *ocelot)
 139 {
 140         u32 val;
 141
 142         return readx_poll_timeout(ocelot_vlant_read_vlanaccess,
 143                 ocelot,
 144                 val,
 145                 (val & ANA_TABLES_VLANACCESS_VLAN_TBL_CMD_M) ==
 146                 ANA_TABLES_VLANACCESS_CMD_IDLE,
 147                 TABLE_UPDATE_SLEEP_US, TABLE_UPDATE_TIMEOUT_US);
 148 }
 149
 150 static int ocelot_vlant_set_mask(struct ocelot *ocelot, u16 vid, u32 mask)
 151 {
 152         /* Select the VID to configure */
 153         ocelot_write(ocelot, ANA_TABLES_VLANTIDX_V_INDEX(vid),
 154                      ANA_TABLES_VLANTIDX);
 155         /* Set the vlan port members mask and issue a write command */
 156         ocelot_write(ocelot, ANA_TABLES_VLANACCESS_VLAN_PORT_MASK(mask) |
 157                              ANA_TABLES_VLANACCESS_CMD_WRITE,
 158                      ANA_TABLES_VLANACCESS);
 159
 160         return ocelot_vlant_wait_for_completion(ocelot);
 161 }
 162
 163 static void ocelot_port_set_native_vlan(struct ocelot *ocelot, int port,
 164                                         struct ocelot_vlan native_vlan)
 165 {
 166         struct ocelot_port *ocelot_port = ocelot->ports[port];
 167         u32 val = 0;
 168
 169         ocelot_port->native_vlan = native_vlan;
 170
 171         ocelot_rmw_gix(ocelot, REW_PORT_VLAN_CFG_PORT_VID(native_vlan.vid),
 172                        REW_PORT_VLAN_CFG_PORT_VID_M,
 173                        REW_PORT_VLAN_CFG, port);
 174
 175         if (ocelot_port->vlan_aware) {
 176                 if (native_vlan.valid)
 177                         /* Tag all frames except when VID == DEFAULT_VLAN */
 178                         val = REW_TAG_CFG_TAG_CFG(1);
 179                 else
 180                         /* Tag all frames */
 181                         val = REW_TAG_CFG_TAG_CFG(3);
 182         } else {
 183                 /* Port tagging disabled. */
 184                 val = REW_TAG_CFG_TAG_CFG(0);
 185         }
 186         ocelot_rmw_gix(ocelot, val,
 187                        REW_TAG_CFG_TAG_CFG_M,
 188                        REW_TAG_CFG, port);
 189 }
 190
 191 /* Default vlan to clasify for untagged frames (may be zero) */
 192 static void ocelot_port_set_pvid(struct ocelot *ocelot, int port,
 193                                  struct ocelot_vlan pvid_vlan)
 194 {
 195         struct ocelot_port *ocelot_port = ocelot->ports[port];
 196         u32 val = 0;
 197
 198         ocelot_port->pvid_vlan = pvid_vlan;
 199
 200         if (!ocelot_port->vlan_aware)
 201                 pvid_vlan.vid = 0;
 202
 203         ocelot_rmw_gix(ocelot,
 204                        ANA_PORT_VLAN_CFG_VLAN_VID(pvid_vlan.vid),
 205                        ANA_PORT_VLAN_CFG_VLAN_VID_M,
 206                        ANA_PORT_VLAN_CFG, port);
 207
 208         /* If there's no pvid, we should drop not only untagged traffic (which
 209          * happens automatically), but also 802.1p traffic which gets
 210          * classified to VLAN 0, but that is always in our RX filter, so it
 211          * would get accepted were it not for this setting.
 212          */
 213         if (!pvid_vlan.valid && ocelot_port->vlan_aware)
 214                 val = ANA_PORT_DROP_CFG_DROP_PRIO_S_TAGGED_ENA |
 215                       ANA_PORT_DROP_CFG_DROP_PRIO_C_TAGGED_ENA;
 216
 217         ocelot_rmw_gix(ocelot, val,
 218                        ANA_PORT_DROP_CFG_DROP_PRIO_S_TAGGED_ENA |
 219                        ANA_PORT_DROP_CFG_DROP_PRIO_C_TAGGED_ENA,
 220                        ANA_PORT_DROP_CFG, port);
 221 }
 222
 223 int ocelot_port_vlan_filtering(struct ocelot *ocelot, int port,
 224                                bool vlan_aware)
 225 {
 226         struct ocelot_vcap_block *block = &ocelot->block[VCAP_IS1];
 227         struct ocelot_port *ocelot_port = ocelot->ports[port];
 228         struct ocelot_vcap_filter *filter;
 229         u32 val;
 230
 231         list_for_each_entry(filter, &block->rules, list) {
 232                 if (filter->ingress_port_mask & BIT(port) &&
 233                     filter->action.vid_replace_ena) {
 234                         dev_err(ocelot->dev,
 235                                 "Cannot change VLAN state with vlan modify rules active\n");
 236                         return -EBUSY;
 237                 }
 238         }
 239
 240         ocelot_port->vlan_aware = vlan_aware;
 241
 242         if (vlan_aware)
 243                 val = ANA_PORT_VLAN_CFG_VLAN_AWARE_ENA |
 244                       ANA_PORT_VLAN_CFG_VLAN_POP_CNT(1);
 245         else
 246                 val = 0;
 247         ocelot_rmw_gix(ocelot, val,
 248                        ANA_PORT_VLAN_CFG_VLAN_AWARE_ENA |
 249                        ANA_PORT_VLAN_CFG_VLAN_POP_CNT_M,
 250                        ANA_PORT_VLAN_CFG, port);
 251
 252         ocelot_port_set_pvid(ocelot, port, ocelot_port->pvid_vlan);
 253         ocelot_port_set_native_vlan(ocelot, port, ocelot_port->native_vlan);
 254
 255         return 0;
 256 }
 257 EXPORT_SYMBOL(ocelot_port_vlan_filtering);
 258
 259 int ocelot_vlan_prepare(struct ocelot *ocelot, int port, u16 vid, bool pvid,
 260                         bool untagged)
 261 {
 262         struct ocelot_port *ocelot_port = ocelot->ports[port];
 263
 264         /* Deny changing the native VLAN, but always permit deleting it */
 265         if (untagged && ocelot_port->native_vlan.vid != vid &&
 266             ocelot_port->native_vlan.valid) {
 267                 dev_err(ocelot->dev,
 268                         "Port already has a native VLAN: %d\n",
 269                         ocelot_port->native_vlan.vid);
 270                 return -EBUSY;
 271         }
 272
 273         return 0;
 274 }
 275 EXPORT_SYMBOL(ocelot_vlan_prepare);
 276
 277 int ocelot_vlan_add(struct ocelot *ocelot, int port, u16 vid, bool pvid,
 278                     bool untagged)
 279 {
 280         int ret;
 281
 282         /* Make the port a member of the VLAN */
 283         ocelot->vlan_mask[vid] |= BIT(port);
 284         ret = ocelot_vlant_set_mask(ocelot, vid, ocelot->vlan_mask[vid]);
 285         if (ret)
 286                 return ret;
 287
 288         /* Default ingress vlan classification */
 289         if (pvid) {
 290                 struct ocelot_vlan pvid_vlan;
 291
 292                 pvid_vlan.vid = vid;
 293                 pvid_vlan.valid = true;
 294                 ocelot_port_set_pvid(ocelot, port, pvid_vlan);
 295         }
 296
 297         /* Untagged egress vlan clasification */
 298         if (untagged) {
 299                 struct ocelot_vlan native_vlan;
 300
 301                 native_vlan.vid = vid;
 302                 native_vlan.valid = true;
 303                 ocelot_port_set_native_vlan(ocelot, port, native_vlan);
 304         }
 305
 306         return 0;
 307 }
 308 EXPORT_SYMBOL(ocelot_vlan_add);
 309
 310 int ocelot_vlan_del(struct ocelot *ocelot, int port, u16 vid)
 311 {
 312         struct ocelot_port *ocelot_port = ocelot->ports[port];
 313         int ret;
 314
 315         /* Stop the port from being a member of the vlan */
 316         ocelot->vlan_mask[vid] &= ~BIT(port);
 317         ret = ocelot_vlant_set_mask(ocelot, vid, ocelot->vlan_mask[vid]);
 318         if (ret)
 319                 return ret;
 320
 321         /* Ingress */
 322         if (ocelot_port->pvid_vlan.vid == vid) {
 323                 struct ocelot_vlan pvid_vlan = {0};
 324
 325                 ocelot_port_set_pvid(ocelot, port, pvid_vlan);
 326         }
 327
 328         /* Egress */
 329         if (ocelot_port->native_vlan.vid == vid) {
 330                 struct ocelot_vlan native_vlan = {0};
 331
 332                 ocelot_port_set_native_vlan(ocelot, port, native_vlan);
 333         }
 334
 335         return 0;
 336 }
 337 EXPORT_SYMBOL(ocelot_vlan_del);
 338
 339 static void ocelot_vlan_init(struct ocelot *ocelot)
 340 {
 341         u16 port, vid;
 342
 343         /* Clear VLAN table, by default all ports are members of all VLANs */
 344         ocelot_write(ocelot, ANA_TABLES_VLANACCESS_CMD_INIT,
 345                      ANA_TABLES_VLANACCESS);
 346         ocelot_vlant_wait_for_completion(ocelot);
 347
 348         /* Configure the port VLAN memberships */
 349         for (vid = 1; vid < VLAN_N_VID; vid++) {
 350                 ocelot->vlan_mask[vid] = 0;
 351                 ocelot_vlant_set_mask(ocelot, vid, ocelot->vlan_mask[vid]);
 352         }
 353
 354         /* Because VLAN filtering is enabled, we need VID 0 to get untagged
 355          * traffic.  It is added automatically if 8021q module is loaded, but
 356          * we can't rely on it since module may be not loaded.
 357          */
 358         ocelot->vlan_mask[0] = GENMASK(ocelot->num_phys_ports - 1, 0);
 359         ocelot_vlant_set_mask(ocelot, 0, ocelot->vlan_mask[0]);
 360
 361         /* Set vlan ingress filter mask to all ports but the CPU port by
 362          * default.
 363          */
 364         ocelot_write(ocelot, GENMASK(ocelot->num_phys_ports - 1, 0),
 365                      ANA_VLANMASK);
 366
 367         for (port = 0; port < ocelot->num_phys_ports; port++) {
 368                 ocelot_write_gix(ocelot, 0, REW_PORT_VLAN_CFG, port);
 369                 ocelot_write_gix(ocelot, 0, REW_TAG_CFG, port);
 370         }
 371 }
 372
 373 void ocelot_adjust_link(struct ocelot *ocelot, int port,
 374                         struct phy_device *phydev)
 375 {
 376         struct ocelot_port *ocelot_port = ocelot->ports[port];
 377         int speed, mode = 0;
 378
 379         switch (phydev->speed) {
 380         case SPEED_10:
 381                 speed = OCELOT_SPEED_10;
 382                 break;
 383         case SPEED_100:
 384                 speed = OCELOT_SPEED_100;
 385                 break;
 386         case SPEED_1000:
 387                 speed = OCELOT_SPEED_1000;
 388                 mode = DEV_MAC_MODE_CFG_GIGA_MODE_ENA;
 389                 break;
 390         case SPEED_2500:
 391                 speed = OCELOT_SPEED_2500;
 392                 mode = DEV_MAC_MODE_CFG_GIGA_MODE_ENA;
 393                 break;
 394         default:
 395                 dev_err(ocelot->dev, "Unsupported PHY speed on port %d: %d\n",
 396                         port, phydev->speed);
 397                 return;
 398         }
 399
 400         phy_print_status(phydev);
 401
 402         if (!phydev->link)
 403                 return;
 404
 405         /* Only full duplex supported for now */
 406         ocelot_port_writel(ocelot_port, DEV_MAC_MODE_CFG_FDX_ENA |
 407                            mode, DEV_MAC_MODE_CFG);
 408
 409         /* Disable HDX fast control */
 410         ocelot_port_writel(ocelot_port, DEV_PORT_MISC_HDX_FAST_DIS,
 411                            DEV_PORT_MISC);
 412
 413         /* SGMII only for now */
 414         ocelot_port_writel(ocelot_port, PCS1G_MODE_CFG_SGMII_MODE_ENA,
 415                            PCS1G_MODE_CFG);
 416         ocelot_port_writel(ocelot_port, PCS1G_SD_CFG_SD_SEL, PCS1G_SD_CFG);
 417
 418         /* Enable PCS */
 419         ocelot_port_writel(ocelot_port, PCS1G_CFG_PCS_ENA, PCS1G_CFG);
 420
 421         /* No aneg on SGMII */
 422         ocelot_port_writel(ocelot_port, 0, PCS1G_ANEG_CFG);
 423
 424         /* No loopback */
 425         ocelot_port_writel(ocelot_port, 0, PCS1G_LB_CFG);
 426
 427         /* Enable MAC module */
 428         ocelot_port_writel(ocelot_port, DEV_MAC_ENA_CFG_RX_ENA |
 429                            DEV_MAC_ENA_CFG_TX_ENA, DEV_MAC_ENA_CFG);
 430
 431         /* Take MAC, Port, Phy (intern) and PCS (SGMII/Serdes) clock out of
 432          * reset */
 433         ocelot_port_writel(ocelot_port, DEV_CLOCK_CFG_LINK_SPEED(speed),
 434                            DEV_CLOCK_CFG);
 435
 436         /* No PFC */
 437         ocelot_write_gix(ocelot, ANA_PFC_PFC_CFG_FC_LINK_SPEED(speed),
 438                          ANA_PFC_PFC_CFG, port);
 439
 440         /* Core: Enable port for frame transfer */
 441         ocelot_fields_write(ocelot, port,
 442                             QSYS_SWITCH_PORT_MODE_PORT_ENA, 1);
 443
 444         /* Flow control */
 445         ocelot_write_rix(ocelot, SYS_MAC_FC_CFG_PAUSE_VAL_CFG(0xffff) |
 446                          SYS_MAC_FC_CFG_RX_FC_ENA | SYS_MAC_FC_CFG_TX_FC_ENA |
 447                          SYS_MAC_FC_CFG_ZERO_PAUSE_ENA |
 448                          SYS_MAC_FC_CFG_FC_LATENCY_CFG(0x7) |
 449                          SYS_MAC_FC_CFG_FC_LINK_SPEED(speed),
 450                          SYS_MAC_FC_CFG, port);
 451         ocelot_write_rix(ocelot, 0, ANA_POL_FLOWC, port);
 452 }
 453 EXPORT_SYMBOL(ocelot_adjust_link);
 454
 455 void ocelot_port_enable(struct ocelot *ocelot, int port,
 456                         struct phy_device *phy)
 457 {
 458         /* Enable receiving frames on the port, and activate auto-learning of
 459          * MAC addresses.
 460          */
 461         ocelot_write_gix(ocelot, ANA_PORT_PORT_CFG_LEARNAUTO |
 462                          ANA_PORT_PORT_CFG_RECV_ENA |
 463                          ANA_PORT_PORT_CFG_PORTID_VAL(port),
 464                          ANA_PORT_PORT_CFG, port);
 465 }
 466 EXPORT_SYMBOL(ocelot_port_enable);
 467
 468 void ocelot_port_disable(struct ocelot *ocelot, int port)
 469 {
 470         struct ocelot_port *ocelot_port = ocelot->ports[port];
 471
 472         ocelot_port_writel(ocelot_port, 0, DEV_MAC_ENA_CFG);
 473         ocelot_fields_write(ocelot, port, QSYS_SWITCH_PORT_MODE_PORT_ENA, 0);
 474 }
 475 EXPORT_SYMBOL(ocelot_port_disable);
 476
 477 void ocelot_port_add_txtstamp_skb(struct ocelot *ocelot, int port,
 478                                   struct sk_buff *clone)
 479 {
 480         struct ocelot_port *ocelot_port = ocelot->ports[port];
 481
 482         spin_lock(&ocelot_port->ts_id_lock);
 483
 484         skb_shinfo(clone)->tx_flags |= SKBTX_IN_PROGRESS;
 485         /* Store timestamp ID in cb[0] of sk_buff */
 486         clone->cb[0] = ocelot_port->ts_id;
 487         ocelot_port->ts_id = (ocelot_port->ts_id + 1) % 4;
 488         skb_queue_tail(&ocelot_port->tx_skbs, clone);
 489
 490         spin_unlock(&ocelot_port->ts_id_lock);
 491 }
 492 EXPORT_SYMBOL(ocelot_port_add_txtstamp_skb);
 493
 494 static void ocelot_get_hwtimestamp(struct ocelot *ocelot,
 495                                    struct timespec64 *ts)
 496 {
 497         unsigned long flags;
 498         u32 val;
 499
 500         spin_lock_irqsave(&ocelot->ptp_clock_lock, flags);
 501
 502         /* Read current PTP time to get seconds */
 503         val = ocelot_read_rix(ocelot, PTP_PIN_CFG, TOD_ACC_PIN);
 504
 505         val &= ~(PTP_PIN_CFG_SYNC | PTP_PIN_CFG_ACTION_MASK | PTP_PIN_CFG_DOM);
 506         val |= PTP_PIN_CFG_ACTION(PTP_PIN_ACTION_SAVE);
 507         ocelot_write_rix(ocelot, val, PTP_PIN_CFG, TOD_ACC_PIN);
 508         ts->tv_sec = ocelot_read_rix(ocelot, PTP_PIN_TOD_SEC_LSB, TOD_ACC_PIN);
 509
 510         /* Read packet HW timestamp from FIFO */
 511         val = ocelot_read(ocelot, SYS_PTP_TXSTAMP);
 512         ts->tv_nsec = SYS_PTP_TXSTAMP_PTP_TXSTAMP(val);
 513
 514         /* Sec has incremented since the ts was registered */
 515         if ((ts->tv_sec & 0x1) != !!(val & SYS_PTP_TXSTAMP_PTP_TXSTAMP_SEC))
 516                 ts->tv_sec--;
 517
 518         spin_unlock_irqrestore(&ocelot->ptp_clock_lock, flags);
 519 }
 520
 521 void ocelot_get_txtstamp(struct ocelot *ocelot)
 522 {
 523         int budget = OCELOT_PTP_QUEUE_SZ;
 524
 525         while (budget--) {
 526                 struct sk_buff *skb, *skb_tmp, *skb_match = NULL;
 527                 struct skb_shared_hwtstamps shhwtstamps;
 528                 struct ocelot_port *port;
 529                 struct timespec64 ts;
 530                 unsigned long flags;
 531                 u32 val, id, txport;
 532
 533                 val = ocelot_read(ocelot, SYS_PTP_STATUS);
 534
 535                 /* Check if a timestamp can be retrieved */
 536                 if (!(val & SYS_PTP_STATUS_PTP_MESS_VLD))
 537                         break;
 538
 539                 WARN_ON(val & SYS_PTP_STATUS_PTP_OVFL);
 540
 541                 /* Retrieve the ts ID and Tx port */
 542                 id = SYS_PTP_STATUS_PTP_MESS_ID_X(val);
 543                 txport = SYS_PTP_STATUS_PTP_MESS_TXPORT_X(val);
 544
 545                 /* Retrieve its associated skb */
 546                 port = ocelot->ports[txport];
 547
 548                 spin_lock_irqsave(&port->tx_skbs.lock, flags);
 549
 550                 skb_queue_walk_safe(&port->tx_skbs, skb, skb_tmp) {
 551                         if (skb->cb[0] != id)
 552                                 continue;
 553                         __skb_unlink(skb, &port->tx_skbs);
 554                         skb_match = skb;
 555                         break;
 556                 }
 557
 558                 spin_unlock_irqrestore(&port->tx_skbs.lock, flags);
 559
 560                 /* Get the h/w timestamp */
 561                 ocelot_get_hwtimestamp(ocelot, &ts);
 562
 563                 if (unlikely(!skb_match))
 564                         continue;
 565
 566                 /* Set the timestamp into the skb */
 567                 memset(&shhwtstamps, 0, sizeof(shhwtstamps));
 568                 shhwtstamps.hwtstamp = ktime_set(ts.tv_sec, ts.tv_nsec);
 569                 skb_complete_tx_timestamp(skb_match, &shhwtstamps);
 570
 571                 /* Next ts */
 572                 ocelot_write(ocelot, SYS_PTP_NXT_PTP_NXT, SYS_PTP_NXT);
 573         }
 574 }
 575 EXPORT_SYMBOL(ocelot_get_txtstamp);
 576
 577 int ocelot_fdb_add(struct ocelot *ocelot, int port,
 578                    const unsigned char *addr, u16 vid)
 579 {
 580         int pgid = port;
 581
 582         if (port == ocelot->npi)
 583                 pgid = PGID_CPU;
 584
 585         return ocelot_mact_learn(ocelot, pgid, addr, vid, ENTRYTYPE_LOCKED);
 586 }
 587 EXPORT_SYMBOL(ocelot_fdb_add);
 588
 589 int ocelot_fdb_del(struct ocelot *ocelot, int port,
 590                    const unsigned char *addr, u16 vid)
 591 {
 592         return ocelot_mact_forget(ocelot, addr, vid);
 593 }
 594 EXPORT_SYMBOL(ocelot_fdb_del);
 595
 596 int ocelot_port_fdb_do_dump(const unsigned char *addr, u16 vid,
 597                             bool is_static, void *data)
 598 {
 599         struct ocelot_dump_ctx *dump = data;
 600         u32 portid = NETLINK_CB(dump->cb->skb).portid;
 601         u32 seq = dump->cb->nlh->nlmsg_seq;
 602         struct nlmsghdr *nlh;
 603         struct ndmsg *ndm;
 604
 605         if (dump->idx < dump->cb->args[2])
 606                 goto skip;
 607
 608         nlh = nlmsg_put(dump->skb, portid, seq, RTM_NEWNEIGH,
 609                         sizeof(*ndm), NLM_F_MULTI);
 610         if (!nlh)
 611                 return -EMSGSIZE;
 612
 613         ndm = nlmsg_data(nlh);
 614         ndm->ndm_family  = AF_BRIDGE;
 615         ndm->ndm_pad1    = 0;
 616         ndm->ndm_pad2    = 0;
 617         ndm->ndm_flags   = NTF_SELF;
 618         ndm->ndm_type    = 0;
 619         ndm->ndm_ifindex = dump->dev->ifindex;
 620         ndm->ndm_state   = is_static ? NUD_NOARP : NUD_REACHABLE;
 621
 622         if (nla_put(dump->skb, NDA_LLADDR, ETH_ALEN, addr))
 623                 goto nla_put_failure;
 624
 625         if (vid && nla_put_u16(dump->skb, NDA_VLAN, vid))
 626                 goto nla_put_failure;
 627
 628         nlmsg_end(dump->skb, nlh);
 629
 630 skip:
 631         dump->idx++;
 632         return 0;
 633
 634 nla_put_failure:
 635         nlmsg_cancel(dump->skb, nlh);
 636         return -EMSGSIZE;
 637 }
 638 EXPORT_SYMBOL(ocelot_port_fdb_do_dump);
 639
 640 static int ocelot_mact_read(struct ocelot *ocelot, int port, int row, int col,
 641                             struct ocelot_mact_entry *entry)
 642 {
 643         u32 val, dst, macl, mach;
 644         char mac[ETH_ALEN];
 645
 646         /* Set row and column to read from */
 647         ocelot_field_write(ocelot, ANA_TABLES_MACTINDX_M_INDEX, row);
 648         ocelot_field_write(ocelot, ANA_TABLES_MACTINDX_BUCKET, col);
 649
 650         /* Issue a read command */
 651         ocelot_write(ocelot,
 652                      ANA_TABLES_MACACCESS_MAC_TABLE_CMD(MACACCESS_CMD_READ),
 653                      ANA_TABLES_MACACCESS);
 654
 655         if (ocelot_mact_wait_for_completion(ocelot))
 656                 return -ETIMEDOUT;
 657
 658         /* Read the entry flags */
 659         val = ocelot_read(ocelot, ANA_TABLES_MACACCESS);
 660         if (!(val & ANA_TABLES_MACACCESS_VALID))
 661                 return -EINVAL;
 662
 663         /* If the entry read has another port configured as its destination,
 664          * do not report it.
 665          */
 666         dst = (val & ANA_TABLES_MACACCESS_DEST_IDX_M) >> 3;
 667         if (dst != port)
 668                 return -EINVAL;
 669
 670         /* Get the entry's MAC address and VLAN id */
 671         macl = ocelot_read(ocelot, ANA_TABLES_MACLDATA);
 672         mach = ocelot_read(ocelot, ANA_TABLES_MACHDATA);
 673
 674         mac[0] = (mach >> 8)  & 0xff;
 675         mac[1] = (mach >> 0)  & 0xff;
 676         mac[2] = (macl >> 24) & 0xff;
 677         mac[3] = (macl >> 16) & 0xff;
 678         mac[4] = (macl >> 8)  & 0xff;
 679         mac[5] = (macl >> 0)  & 0xff;
 680
 681         entry->vid = (mach >> 16) & 0xfff;
 682         ether_addr_copy(entry->mac, mac);
 683
 684         return 0;
 685 }
 686
 687 int ocelot_fdb_dump(struct ocelot *ocelot, int port,
 688                     dsa_fdb_dump_cb_t *cb, void *data)
 689 {
 690         int i, j;
 691
 692         /* Loop through all the mac tables entries. */
 693         for (i = 0; i < ocelot->num_mact_rows; i++) {
 694                 for (j = 0; j < 4; j++) {
 695                         struct ocelot_mact_entry entry;
 696                         bool is_static;
 697                         int ret;
 698
 699                         ret = ocelot_mact_read(ocelot, port, i, j, &entry);
 700                         /* If the entry is invalid (wrong port, invalid...),
 701                          * skip it.
 702                          */
 703                         if (ret == -EINVAL)
 704                                 continue;
 705                         else if (ret)
 706                                 return ret;
 707
 708                         is_static = (entry.type == ENTRYTYPE_LOCKED);
 709
 710                         ret = cb(entry.mac, entry.vid, is_static, data);
 711                         if (ret)
 712                                 return ret;
 713                 }
 714         }
 715
 716         return 0;
 717 }
 718 EXPORT_SYMBOL(ocelot_fdb_dump);
 719
 720 int ocelot_hwstamp_get(struct ocelot *ocelot, int port, struct ifreq *ifr)
 721 {
 722         return copy_to_user(ifr->ifr_data, &ocelot->hwtstamp_config,
 723                             sizeof(ocelot->hwtstamp_config)) ? -EFAULT : 0;
 724 }
 725 EXPORT_SYMBOL(ocelot_hwstamp_get);
 726
 727 int ocelot_hwstamp_set(struct ocelot *ocelot, int port, struct ifreq *ifr)
 728 {
 729         struct ocelot_port *ocelot_port = ocelot->ports[port];
 730         struct hwtstamp_config cfg;
 731
 732         if (copy_from_user(&cfg, ifr->ifr_data, sizeof(cfg)))
 733                 return -EFAULT;
 734
 735         /* reserved for future extensions */
 736         if (cfg.flags)
 737                 return -EINVAL;
 738
 739         /* Tx type sanity check */
 740         switch (cfg.tx_type) {
 741         case HWTSTAMP_TX_ON:
 742                 ocelot_port->ptp_cmd = IFH_REW_OP_TWO_STEP_PTP;
 743                 break;
 744         case HWTSTAMP_TX_ONESTEP_SYNC:
 745                 /* IFH_REW_OP_ONE_STEP_PTP updates the correctional field, we
 746                  * need to update the origin time.
 747                  */
 748                 ocelot_port->ptp_cmd = IFH_REW_OP_ORIGIN_PTP;
 749                 break;
 750         case HWTSTAMP_TX_OFF:
 751                 ocelot_port->ptp_cmd = 0;
 752                 break;
 753         default:
 754                 return -ERANGE;
 755         }
 756
 757         mutex_lock(&ocelot->ptp_lock);
 758
 759         switch (cfg.rx_filter) {
 760         case HWTSTAMP_FILTER_NONE:
 761                 break;
 762         case HWTSTAMP_FILTER_ALL:
 763         case HWTSTAMP_FILTER_SOME:
 764         case HWTSTAMP_FILTER_PTP_V1_L4_EVENT:
 765         case HWTSTAMP_FILTER_PTP_V1_L4_SYNC:
 766         case HWTSTAMP_FILTER_PTP_V1_L4_DELAY_REQ:
 767         case HWTSTAMP_FILTER_NTP_ALL:
 768         case HWTSTAMP_FILTER_PTP_V2_L4_EVENT:
 769         case HWTSTAMP_FILTER_PTP_V2_L4_SYNC:
 770         case HWTSTAMP_FILTER_PTP_V2_L4_DELAY_REQ:
 771         case HWTSTAMP_FILTER_PTP_V2_L2_EVENT:
 772         case HWTSTAMP_FILTER_PTP_V2_L2_SYNC:
 773         case HWTSTAMP_FILTER_PTP_V2_L2_DELAY_REQ:
 774         case HWTSTAMP_FILTER_PTP_V2_EVENT:
 775         case HWTSTAMP_FILTER_PTP_V2_SYNC:
 776         case HWTSTAMP_FILTER_PTP_V2_DELAY_REQ:
 777                 cfg.rx_filter = HWTSTAMP_FILTER_PTP_V2_EVENT;
 778                 break;
 779         default:
 780                 mutex_unlock(&ocelot->ptp_lock);
 781                 return -ERANGE;
 782         }
 783
 784         /* Commit back the result & save it */
 785         memcpy(&ocelot->hwtstamp_config, &cfg, sizeof(cfg));
 786         mutex_unlock(&ocelot->ptp_lock);
 787
 788         return copy_to_user(ifr->ifr_data, &cfg, sizeof(cfg)) ? -EFAULT : 0;
 789 }
 790 EXPORT_SYMBOL(ocelot_hwstamp_set);
 791
 792 void ocelot_get_strings(struct ocelot *ocelot, int port, u32 sset, u8 *data)
 793 {
 794         int i;
 795
 796         if (sset != ETH_SS_STATS)
 797                 return;
 798
 799         for (i = 0; i < ocelot->num_stats; i++)
 800                 memcpy(data + i * ETH_GSTRING_LEN, ocelot->stats_layout[i].name,
 801                        ETH_GSTRING_LEN);
 802 }
 803 EXPORT_SYMBOL(ocelot_get_strings);
 804
 805 static void ocelot_update_stats(struct ocelot *ocelot)
 806 {
 807         int i, j;
 808
 809         mutex_lock(&ocelot->stats_lock);
 810
 811         for (i = 0; i < ocelot->num_phys_ports; i++) {
 812                 /* Configure the port to read the stats from */
 813                 ocelot_write(ocelot, SYS_STAT_CFG_STAT_VIEW(i), SYS_STAT_CFG);
 814
 815                 for (j = 0; j < ocelot->num_stats; j++) {
 816                         u32 val;
 817                         unsigned int idx = i * ocelot->num_stats + j;
 818
 819                         val = ocelot_read_rix(ocelot, SYS_COUNT_RX_OCTETS,
 820                                               ocelot->stats_layout[j].offset);
 821
 822                         if (val < (ocelot->stats[idx] & U32_MAX))
 823                                 ocelot->stats[idx] += (u64)1 << 32;
 824
 825                         ocelot->stats[idx] = (ocelot->stats[idx] &
 826                                               ~(u64)U32_MAX) + val;
 827                 }
 828         }
 829
 830         mutex_unlock(&ocelot->stats_lock);
 831 }
 832
 833 static void ocelot_check_stats_work(struct work_struct *work)
 834 {
 835         struct delayed_work *del_work = to_delayed_work(work);
 836         struct ocelot *ocelot = container_of(del_work, struct ocelot,
 837                                              stats_work);
 838
 839         ocelot_update_stats(ocelot);
 840
 841         queue_delayed_work(ocelot->stats_queue, &ocelot->stats_work,
 842                            OCELOT_STATS_CHECK_DELAY);
 843 }
 844
 845 void ocelot_get_ethtool_stats(struct ocelot *ocelot, int port, u64 *data)
 846 {
 847         int i;
 848
 849         /* check and update now */
 850         ocelot_update_stats(ocelot);
 851
 852         /* Copy all counters */
 853         for (i = 0; i < ocelot->num_stats; i++)
 854                 *data++ = ocelot->stats[port * ocelot->num_stats + i];
 855 }
 856 EXPORT_SYMBOL(ocelot_get_ethtool_stats);
 857
 858 int ocelot_get_sset_count(struct ocelot *ocelot, int port, int sset)
 859 {
 860         if (sset != ETH_SS_STATS)
 861                 return -EOPNOTSUPP;
 862
 863         return ocelot->num_stats;
 864 }
 865 EXPORT_SYMBOL(ocelot_get_sset_count);
 866
 867 int ocelot_get_ts_info(struct ocelot *ocelot, int port,
 868                        struct ethtool_ts_info *info)
 869 {
 870         info->phc_index = ocelot->ptp_clock ?
 871                           ptp_clock_index(ocelot->ptp_clock) : -1;
 872         if (info->phc_index == -1) {
 873                 info->so_timestamping |= SOF_TIMESTAMPING_TX_SOFTWARE |
 874                                          SOF_TIMESTAMPING_RX_SOFTWARE |
 875                                          SOF_TIMESTAMPING_SOFTWARE;
 876                 return 0;
 877         }
 878         info->so_timestamping |= SOF_TIMESTAMPING_TX_SOFTWARE |
 879                                  SOF_TIMESTAMPING_RX_SOFTWARE |
 880                                  SOF_TIMESTAMPING_SOFTWARE |
 881                                  SOF_TIMESTAMPING_TX_HARDWARE |
 882                                  SOF_TIMESTAMPING_RX_HARDWARE |
 883                                  SOF_TIMESTAMPING_RAW_HARDWARE;
 884         info->tx_types = BIT(HWTSTAMP_TX_OFF) | BIT(HWTSTAMP_TX_ON) |
 885                          BIT(HWTSTAMP_TX_ONESTEP_SYNC);
 886         info->rx_filters = BIT(HWTSTAMP_FILTER_NONE) | BIT(HWTSTAMP_FILTER_ALL);
 887
 888         return 0;
 889 }
 890 EXPORT_SYMBOL(ocelot_get_ts_info);
 891
 892 static u32 ocelot_get_bond_mask(struct ocelot *ocelot, struct net_device *bond)
 893 {
 894         u32 mask = 0;
 895         int port;
 896
 897         for (port = 0; port < ocelot->num_phys_ports; port++) {
 898                 struct ocelot_port *ocelot_port = ocelot->ports[port];
 899
 900                 if (!ocelot_port)
 901                         continue;
 902
 903                 if (ocelot_port->bond == bond)
 904                         mask |= BIT(port);
 905         }
 906
 907         return mask;
 908 }
 909
 910 static u32 ocelot_get_dsa_8021q_cpu_mask(struct ocelot *ocelot)
 911 {
 912         u32 mask = 0;
 913         int port;
 914
 915         for (port = 0; port < ocelot->num_phys_ports; port++) {
 916                 struct ocelot_port *ocelot_port = ocelot->ports[port];
 917
 918                 if (!ocelot_port)
 919                         continue;
 920
 921                 if (ocelot_port->is_dsa_8021q_cpu)
 922                         mask |= BIT(port);
 923         }
 924
 925         return mask;
 926 }
 927
 928 void ocelot_apply_bridge_fwd_mask(struct ocelot *ocelot)
 929 {
 930         unsigned long cpu_fwd_mask;
 931         int port;
 932
 933         /* If a DSA tag_8021q CPU exists, it needs to be included in the
 934          * regular forwarding path of the front ports regardless of whether
 935          * those are bridged or standalone.
 936          * If DSA tag_8021q is not used, this returns 0, which is fine because
 937          * the hardware-based CPU port module can be a destination for packets
 938          * even if it isn't part of PGID_SRC.
 939          */
 940         cpu_fwd_mask = ocelot_get_dsa_8021q_cpu_mask(ocelot);
 941
 942         /* Apply FWD mask. The loop is needed to add/remove the current port as
 943          * a source for the other ports.
 944          */
 945         for (port = 0; port < ocelot->num_phys_ports; port++) {
 946                 struct ocelot_port *ocelot_port = ocelot->ports[port];
 947                 unsigned long mask;
 948
 949                 if (!ocelot_port) {
 950                         /* Unused ports can't send anywhere */
 951                         mask = 0;
 952                 } else if (ocelot_port->is_dsa_8021q_cpu) {
 953                         /* The DSA tag_8021q CPU ports need to be able to
 954                          * forward packets to all other ports except for
 955                          * themselves
 956                          */
 957                         mask = GENMASK(ocelot->num_phys_ports - 1, 0);
 958                         mask &= ~cpu_fwd_mask;
 959                 } else if (ocelot->bridge_fwd_mask & BIT(port)) {
 960                         struct net_device *bond = ocelot_port->bond;
 961
 962                         mask = ocelot->bridge_fwd_mask & ~BIT(port);
 963                         if (bond)
 964                                 mask &= ~ocelot_get_bond_mask(ocelot, bond);
 965                 } else {
 966                         /* Standalone ports forward only to DSA tag_8021q CPU
 967                          * ports (if those exist), or to the hardware CPU port
 968                          * module otherwise.
 969                          */
 970                         mask = cpu_fwd_mask;
 971                 }
 972
 973                 ocelot_write_rix(ocelot, mask, ANA_PGID_PGID, PGID_SRC + port);
 974         }
 975 }
 976 EXPORT_SYMBOL(ocelot_apply_bridge_fwd_mask);
 977
 978 void ocelot_bridge_stp_state_set(struct ocelot *ocelot, int port, u8 state)
 979 {
 980         u32 port_cfg;
 981
 982         if (!(BIT(port) & ocelot->bridge_mask))
 983                 return;
 984
 985         port_cfg = ocelot_read_gix(ocelot, ANA_PORT_PORT_CFG, port);
 986
 987         switch (state) {
 988         case BR_STATE_FORWARDING:
 989                 ocelot->bridge_fwd_mask |= BIT(port);
 990                 fallthrough;
 991         case BR_STATE_LEARNING:
 992                 port_cfg |= ANA_PORT_PORT_CFG_LEARN_ENA;
 993                 break;
 994
 995         default:
 996                 port_cfg &= ~ANA_PORT_PORT_CFG_LEARN_ENA;
 997                 ocelot->bridge_fwd_mask &= ~BIT(port);
 998                 break;
 999         }
1000
1001         ocelot_write_gix(ocelot, port_cfg, ANA_PORT_PORT_CFG, port);
1002
1003         ocelot_apply_bridge_fwd_mask(ocelot);
1004 }
1005 EXPORT_SYMBOL(ocelot_bridge_stp_state_set);
1006
1007 void ocelot_set_ageing_time(struct ocelot *ocelot, unsigned int msecs)
1008 {
1009         unsigned int age_period = ANA_AUTOAGE_AGE_PERIOD(msecs / 2000);
1010
1011         /* Setting AGE_PERIOD to zero effectively disables automatic aging,
1012          * which is clearly not what our intention is. So avoid that.
1013          */
1014         if (!age_period)
1015                 age_period = 1;
1016
1017         ocelot_rmw(ocelot, age_period, ANA_AUTOAGE_AGE_PERIOD_M, ANA_AUTOAGE);
1018 }
1019 EXPORT_SYMBOL(ocelot_set_ageing_time);
1020
1021 static struct ocelot_multicast *ocelot_multicast_get(struct ocelot *ocelot,
1022                                                      const unsigned char *addr,
1023                                                      u16 vid)
1024 {
1025         struct ocelot_multicast *mc;
1026
1027         list_for_each_entry(mc, &ocelot->multicast, list) {
1028                 if (ether_addr_equal(mc->addr, addr) && mc->vid == vid)
1029                         return mc;
1030         }
1031
1032         return NULL;
1033 }
1034
1035 static enum macaccess_entry_type ocelot_classify_mdb(const unsigned char *addr)
1036 {
1037         if (addr[0] == 0x01 && addr[1] == 0x00 && addr[2] == 0x5e)
1038                 return ENTRYTYPE_MACv4;
1039         if (addr[0] == 0x33 && addr[1] == 0x33)
1040                 return ENTRYTYPE_MACv6;
1041         return ENTRYTYPE_LOCKED;
1042 }
1043
1044 static struct ocelot_pgid *ocelot_pgid_alloc(struct ocelot *ocelot, int index,
1045                                              unsigned long ports)
1046 {
1047         struct ocelot_pgid *pgid;
1048
1049         pgid = kzalloc(sizeof(*pgid), GFP_KERNEL);
1050         if (!pgid)
1051                 return ERR_PTR(-ENOMEM);
1052
1053         pgid->ports = ports;
1054         pgid->index = index;
1055         refcount_set(&pgid->refcount, 1);
1056         list_add_tail(&pgid->list, &ocelot->pgids);
1057
1058         return pgid;
1059 }
1060
1061 static void ocelot_pgid_free(struct ocelot *ocelot, struct ocelot_pgid *pgid)
1062 {
1063         if (!refcount_dec_and_test(&pgid->refcount))
1064                 return;
1065
1066         list_del(&pgid->list);
1067         kfree(pgid);
1068 }
1069
1070 static struct ocelot_pgid *ocelot_mdb_get_pgid(struct ocelot *ocelot,
1071                                                const struct ocelot_multicast *mc)
1072 {
1073         struct ocelot_pgid *pgid;
1074         int index;
1075
1076         /* According to VSC7514 datasheet 3.9.1.5 IPv4 Multicast Entries and
1077          * 3.9.1.6 IPv6 Multicast Entries, "Instead of a lookup in the
1078          * destination mask table (PGID), the destination set is programmed as
1079          * part of the entry MAC address.", and the DEST_IDX is set to 0.
1080          */
1081         if (mc->entry_type == ENTRYTYPE_MACv4 ||
1082             mc->entry_type == ENTRYTYPE_MACv6)
1083                 return ocelot_pgid_alloc(ocelot, 0, mc->ports);
1084
1085         list_for_each_entry(pgid, &ocelot->pgids, list) {
1086                 /* When searching for a nonreserved multicast PGID, ignore the
1087                  * dummy PGID of zero that we have for MACv4/MACv6 entries
1088                  */
1089                 if (pgid->index && pgid->ports == mc->ports) {
1090                         refcount_inc(&pgid->refcount);
1091                         return pgid;
1092                 }
1093         }
1094
1095         /* Search for a free index in the nonreserved multicast PGID area */
1096         for_each_nonreserved_multicast_dest_pgid(ocelot, index) {
1097                 bool used = false;
1098
1099                 list_for_each_entry(pgid, &ocelot->pgids, list) {
1100                         if (pgid->index == index) {
1101                                 used = true;
1102                                 break;
1103                         }
1104                 }
1105
1106                 if (!used)
1107                         return ocelot_pgid_alloc(ocelot, index, mc->ports);
1108         }
1109
1110         return ERR_PTR(-ENOSPC);
1111 }
1112
1113 static void ocelot_encode_ports_to_mdb(unsigned char *addr,
1114                                        struct ocelot_multicast *mc)
1115 {
1116         ether_addr_copy(addr, mc->addr);
1117
1118         if (mc->entry_type == ENTRYTYPE_MACv4) {
1119                 addr[0] = 0;
1120                 addr[1] = mc->ports >> 8;
1121                 addr[2] = mc->ports & 0xff;
1122         } else if (mc->entry_type == ENTRYTYPE_MACv6) {
1123                 addr[0] = mc->ports >> 8;
1124                 addr[1] = mc->ports & 0xff;
1125         }
1126 }
1127
1128 int ocelot_port_mdb_add(struct ocelot *ocelot, int port,
1129                         const struct switchdev_obj_port_mdb *mdb)
1130 {
1131         unsigned char addr[ETH_ALEN];
1132         struct ocelot_multicast *mc;
1133         struct ocelot_pgid *pgid;
1134         u16 vid = mdb->vid;
1135
1136         if (port == ocelot->npi)
1137                 port = ocelot->num_phys_ports;
1138
1139         mc = ocelot_multicast_get(ocelot, mdb->addr, vid);
1140         if (!mc) {
1141                 /* New entry */
1142                 mc = devm_kzalloc(ocelot->dev, sizeof(*mc), GFP_KERNEL);
1143                 if (!mc)
1144                         return -ENOMEM;
1145
1146                 mc->entry_type = ocelot_classify_mdb(mdb->addr);
1147                 ether_addr_copy(mc->addr, mdb->addr);
1148                 mc->vid = vid;
1149
1150                 list_add_tail(&mc->list, &ocelot->multicast);
1151         } else {
1152                 /* Existing entry. Clean up the current port mask from
1153                  * hardware now, because we'll be modifying it.
1154                  */
1155                 ocelot_pgid_free(ocelot, mc->pgid);
1156                 ocelot_encode_ports_to_mdb(addr, mc);
1157                 ocelot_mact_forget(ocelot, addr, vid);
1158         }
1159
1160         mc->ports |= BIT(port);
1161
1162         pgid = ocelot_mdb_get_pgid(ocelot, mc);
1163         if (IS_ERR(pgid)) {
1164                 dev_err(ocelot->dev,
1165                         "Cannot allocate PGID for mdb %pM vid %d\n",
1166                         mc->addr, mc->vid);
1167                 devm_kfree(ocelot->dev, mc);
1168                 return PTR_ERR(pgid);
1169         }
1170         mc->pgid = pgid;
1171
1172         ocelot_encode_ports_to_mdb(addr, mc);
1173
1174         if (mc->entry_type != ENTRYTYPE_MACv4 &&
1175             mc->entry_type != ENTRYTYPE_MACv6)
1176                 ocelot_write_rix(ocelot, pgid->ports, ANA_PGID_PGID,
1177                                  pgid->index);
1178
1179         return ocelot_mact_learn(ocelot, pgid->index, addr, vid,
1180                                  mc->entry_type);
1181 }
1182 EXPORT_SYMBOL(ocelot_port_mdb_add);
1183
1184 int ocelot_port_mdb_del(struct ocelot *ocelot, int port,
1185                         const struct switchdev_obj_port_mdb *mdb)
1186 {
1187         unsigned char addr[ETH_ALEN];
1188         struct ocelot_multicast *mc;
1189         struct ocelot_pgid *pgid;
1190         u16 vid = mdb->vid;
1191
1192         if (port == ocelot->npi)
1193                 port = ocelot->num_phys_ports;
1194
1195         mc = ocelot_multicast_get(ocelot, mdb->addr, vid);
1196         if (!mc)
1197                 return -ENOENT;
1198
1199         ocelot_encode_ports_to_mdb(addr, mc);
1200         ocelot_mact_forget(ocelot, addr, vid);
1201
1202         ocelot_pgid_free(ocelot, mc->pgid);
1203         mc->ports &= ~BIT(port);
1204         if (!mc->ports) {
1205                 list_del(&mc->list);
1206                 devm_kfree(ocelot->dev, mc);
1207                 return 0;
1208         }
1209
1210         /* We have a PGID with fewer ports now */
1211         pgid = ocelot_mdb_get_pgid(ocelot, mc);
1212         if (IS_ERR(pgid))
1213                 return PTR_ERR(pgid);
1214         mc->pgid = pgid;
1215
1216         ocelot_encode_ports_to_mdb(addr, mc);
1217
1218         if (mc->entry_type != ENTRYTYPE_MACv4 &&
1219             mc->entry_type != ENTRYTYPE_MACv6)
1220                 ocelot_write_rix(ocelot, pgid->ports, ANA_PGID_PGID,
1221                                  pgid->index);
1222
1223         return ocelot_mact_learn(ocelot, pgid->index, addr, vid,
1224                                  mc->entry_type);
1225 }
1226 EXPORT_SYMBOL(ocelot_port_mdb_del);
1227
1228 int ocelot_port_bridge_join(struct ocelot *ocelot, int port,
1229                             struct net_device *bridge)
1230 {
1231         if (!ocelot->bridge_mask) {
1232                 ocelot->hw_bridge_dev = bridge;
1233         } else {
1234                 if (ocelot->hw_bridge_dev != bridge)
1235                         /* This is adding the port to a second bridge, this is
1236                          * unsupported */
1237                         return -ENODEV;
1238         }
1239
1240         ocelot->bridge_mask |= BIT(port);
1241
1242         return 0;
1243 }
1244 EXPORT_SYMBOL(ocelot_port_bridge_join);
1245
1246 int ocelot_port_bridge_leave(struct ocelot *ocelot, int port,
1247                              struct net_device *bridge)
1248 {
1249         struct ocelot_vlan pvid = {0}, native_vlan = {0};
1250         int ret;
1251
1252         ocelot->bridge_mask &= ~BIT(port);
1253
1254         if (!ocelot->bridge_mask)
1255                 ocelot->hw_bridge_dev = NULL;
1256
1257         ret = ocelot_port_vlan_filtering(ocelot, port, false);
1258         if (ret)
1259                 return ret;
1260
1261         ocelot_port_set_pvid(ocelot, port, pvid);
1262         ocelot_port_set_native_vlan(ocelot, port, native_vlan);
1263
1264         return 0;
1265 }
1266 EXPORT_SYMBOL(ocelot_port_bridge_leave);
1267
1268 static void ocelot_set_aggr_pgids(struct ocelot *ocelot)
1269 {
1270         unsigned long visited = GENMASK(ocelot->num_phys_ports - 1, 0);
1271         int i, port, lag;
1272
1273         /* Reset destination and aggregation PGIDS */
1274         for_each_unicast_dest_pgid(ocelot, port)
1275                 ocelot_write_rix(ocelot, BIT(port), ANA_PGID_PGID, port);
1276
1277         for_each_aggr_pgid(ocelot, i)
1278                 ocelot_write_rix(ocelot, GENMASK(ocelot->num_phys_ports - 1, 0),
1279                                  ANA_PGID_PGID, i);
1280
1281         /* The visited ports bitmask holds the list of ports offloading any
1282          * bonding interface. Initially we mark all these ports as unvisited,
1283          * then every time we visit a port in this bitmask, we know that it is
1284          * the lowest numbered port, i.e. the one whose logical ID == physical
1285          * port ID == LAG ID. So we mark as visited all further ports in the
1286          * bitmask that are offloading the same bonding interface. This way,
1287          * we set up the aggregation PGIDs only once per bonding interface.
1288          */
1289         for (port = 0; port < ocelot->num_phys_ports; port++) {
1290                 struct ocelot_port *ocelot_port = ocelot->ports[port];
1291
1292                 if (!ocelot_port || !ocelot_port->bond)
1293                         continue;
1294
1295                 visited &= ~BIT(port);
1296         }
1297
1298         /* Now, set PGIDs for each active LAG */
1299         for (lag = 0; lag < ocelot->num_phys_ports; lag++) {
1300                 struct net_device *bond = ocelot->ports[lag]->bond;
1301                 unsigned long bond_mask;
1302                 int aggr_count = 0;
1303                 u8 aggr_idx[16];
1304
1305                 if (!bond || (visited & BIT(lag)))
1306                         continue;
1307
1308                 bond_mask = ocelot_get_bond_mask(ocelot, bond);
1309
1310                 for_each_set_bit(port, &bond_mask, ocelot->num_phys_ports) {
1311                         // Destination mask
1312                         ocelot_write_rix(ocelot, bond_mask,
1313                                          ANA_PGID_PGID, port);
1314                         aggr_idx[aggr_count] = port;
1315                         aggr_count++;
1316                 }
1317
1318                 for_each_aggr_pgid(ocelot, i) {
1319                         u32 ac;
1320
1321                         ac = ocelot_read_rix(ocelot, ANA_PGID_PGID, i);
1322                         ac &= ~bond_mask;
1323                         ac |= BIT(aggr_idx[i % aggr_count]);
1324                         ocelot_write_rix(ocelot, ac, ANA_PGID_PGID, i);
1325                 }
1326
1327                 /* Mark all ports in the same LAG as visited to avoid applying
1328                  * the same config again.
1329                  */
1330                 for (port = lag; port < ocelot->num_phys_ports; port++) {
1331                         struct ocelot_port *ocelot_port = ocelot->ports[port];
1332
1333                         if (!ocelot_port)
1334                                 continue;
1335
1336                         if (ocelot_port->bond == bond)
1337                                 visited |= BIT(port);
1338                 }
1339         }
1340 }
1341
1342 /* When offloading a bonding interface, the switch ports configured under the
1343  * same bond must have the same logical port ID, equal to the physical port ID
1344  * of the lowest numbered physical port in that bond. Otherwise, in standalone/
1345  * bridged mode, each port has a logical port ID equal to its physical port ID.
1346  */
1347 static void ocelot_setup_logical_port_ids(struct ocelot *ocelot)
1348 {
1349         int port;
1350
1351         for (port = 0; port < ocelot->num_phys_ports; port++) {
1352                 struct ocelot_port *ocelot_port = ocelot->ports[port];
1353                 struct net_device *bond;
1354
1355                 if (!ocelot_port)
1356                         continue;
1357
1358                 bond = ocelot_port->bond;
1359                 if (bond) {
1360                         int lag = __ffs(ocelot_get_bond_mask(ocelot, bond));
1361
1362                         ocelot_rmw_gix(ocelot,
1363                                        ANA_PORT_PORT_CFG_PORTID_VAL(lag),
1364                                        ANA_PORT_PORT_CFG_PORTID_VAL_M,
1365                                        ANA_PORT_PORT_CFG, port);
1366                 } else {
1367                         ocelot_rmw_gix(ocelot,
1368                                        ANA_PORT_PORT_CFG_PORTID_VAL(port),
1369                                        ANA_PORT_PORT_CFG_PORTID_VAL_M,
1370                                        ANA_PORT_PORT_CFG, port);
1371                 }
1372         }
1373 }
1374
1375 int ocelot_port_lag_join(struct ocelot *ocelot, int port,
1376                          struct net_device *bond,
1377                          struct netdev_lag_upper_info *info)
1378 {
1379         if (info->tx_type != NETDEV_LAG_TX_TYPE_HASH)
1380                 return -EOPNOTSUPP;
1381
1382         ocelot->ports[port]->bond = bond;
1383
1384         ocelot_setup_logical_port_ids(ocelot);
1385         ocelot_apply_bridge_fwd_mask(ocelot);
1386         ocelot_set_aggr_pgids(ocelot);
1387
1388         return 0;
1389 }
1390 EXPORT_SYMBOL(ocelot_port_lag_join);
1391
1392 void ocelot_port_lag_leave(struct ocelot *ocelot, int port,
1393                            struct net_device *bond)
1394 {
1395         ocelot->ports[port]->bond = NULL;
1396
1397         ocelot_setup_logical_port_ids(ocelot);
1398         ocelot_apply_bridge_fwd_mask(ocelot);
1399         ocelot_set_aggr_pgids(ocelot);
1400 }
1401 EXPORT_SYMBOL(ocelot_port_lag_leave);
1402
1403 /* Configure the maximum SDU (L2 payload) on RX to the value specified in @sdu.
1404  * The length of VLAN tags is accounted for automatically via DEV_MAC_TAGS_CFG.
1405  * In the special case that it's the NPI port that we're configuring, the
1406  * length of the tag and optional prefix needs to be accounted for privately,
1407  * in order to be able to sustain communication at the requested @sdu.
1408  */
1409 void ocelot_port_set_maxlen(struct ocelot *ocelot, int port, size_t sdu)
1410 {
1411         struct ocelot_port *ocelot_port = ocelot->ports[port];
1412         int maxlen = sdu + ETH_HLEN + ETH_FCS_LEN;
1413         int pause_start, pause_stop;
1414         int atop, atop_tot;
1415
1416         if (port == ocelot->npi) {
1417                 maxlen += OCELOT_TAG_LEN;
1418
1419                 if (ocelot->npi_inj_prefix == OCELOT_TAG_PREFIX_SHORT)
1420                         maxlen += OCELOT_SHORT_PREFIX_LEN;
1421                 else if (ocelot->npi_inj_prefix == OCELOT_TAG_PREFIX_LONG)
1422                         maxlen += OCELOT_LONG_PREFIX_LEN;
1423         }
1424
1425         ocelot_port_writel(ocelot_port, maxlen, DEV_MAC_MAXLEN_CFG);
1426
1427         /* Set Pause watermark hysteresis */
1428         pause_start = 6 * maxlen / OCELOT_BUFFER_CELL_SZ;
1429         pause_stop = 4 * maxlen / OCELOT_BUFFER_CELL_SZ;
1430         ocelot_fields_write(ocelot, port, SYS_PAUSE_CFG_PAUSE_START,
1431                             pause_start);
1432         ocelot_fields_write(ocelot, port, SYS_PAUSE_CFG_PAUSE_STOP,
1433                             pause_stop);
1434
1435         /* Tail dropping watermarks */
1436         atop_tot = (ocelot->packet_buffer_size - 9 * maxlen) /
1437                    OCELOT_BUFFER_CELL_SZ;
1438         atop = (9 * maxlen) / OCELOT_BUFFER_CELL_SZ;
1439         ocelot_write_rix(ocelot, ocelot->ops->wm_enc(atop), SYS_ATOP, port);
1440         ocelot_write(ocelot, ocelot->ops->wm_enc(atop_tot), SYS_ATOP_TOT_CFG);
1441 }
1442 EXPORT_SYMBOL(ocelot_port_set_maxlen);
1443
1444 int ocelot_get_max_mtu(struct ocelot *ocelot, int port)
1445 {
1446         int max_mtu = 65535 - ETH_HLEN - ETH_FCS_LEN;
1447
1448         if (port == ocelot->npi) {
1449                 max_mtu -= OCELOT_TAG_LEN;
1450
1451                 if (ocelot->npi_inj_prefix == OCELOT_TAG_PREFIX_SHORT)
1452                         max_mtu -= OCELOT_SHORT_PREFIX_LEN;
1453                 else if (ocelot->npi_inj_prefix == OCELOT_TAG_PREFIX_LONG)
1454                         max_mtu -= OCELOT_LONG_PREFIX_LEN;
1455         }
1456
1457         return max_mtu;
1458 }
1459 EXPORT_SYMBOL(ocelot_get_max_mtu);
1460
1461 void ocelot_init_port(struct ocelot *ocelot, int port)
1462 {
1463         struct ocelot_port *ocelot_port = ocelot->ports[port];
1464
1465         skb_queue_head_init(&ocelot_port->tx_skbs);
1466         spin_lock_init(&ocelot_port->ts_id_lock);
1467
1468         /* Basic L2 initialization */
1469
1470         /* Set MAC IFG Gaps
1471          * FDX: TX_IFG = 5, RX_IFG1 = RX_IFG2 = 0
1472          * !FDX: TX_IFG = 5, RX_IFG1 = RX_IFG2 = 5
1473          */
1474         ocelot_port_writel(ocelot_port, DEV_MAC_IFG_CFG_TX_IFG(5),
1475                            DEV_MAC_IFG_CFG);
1476
1477         /* Load seed (0) and set MAC HDX late collision  */
1478         ocelot_port_writel(ocelot_port, DEV_MAC_HDX_CFG_LATE_COL_POS(67) |
1479                            DEV_MAC_HDX_CFG_SEED_LOAD,
1480                            DEV_MAC_HDX_CFG);
1481         mdelay(1);
1482         ocelot_port_writel(ocelot_port, DEV_MAC_HDX_CFG_LATE_COL_POS(67),
1483                            DEV_MAC_HDX_CFG);
1484
1485         /* Set Max Length and maximum tags allowed */
1486         ocelot_port_set_maxlen(ocelot, port, ETH_DATA_LEN);
1487         ocelot_port_writel(ocelot_port, DEV_MAC_TAGS_CFG_TAG_ID(ETH_P_8021AD) |
1488                            DEV_MAC_TAGS_CFG_VLAN_AWR_ENA |
1489                            DEV_MAC_TAGS_CFG_VLAN_DBL_AWR_ENA |
1490                            DEV_MAC_TAGS_CFG_VLAN_LEN_AWR_ENA,
1491                            DEV_MAC_TAGS_CFG);
1492
1493         /* Set SMAC of Pause frame (00:00:00:00:00:00) */
1494         ocelot_port_writel(ocelot_port, 0, DEV_MAC_FC_MAC_HIGH_CFG);
1495         ocelot_port_writel(ocelot_port, 0, DEV_MAC_FC_MAC_LOW_CFG);
1496
1497         /* Enable transmission of pause frames */
1498         ocelot_fields_write(ocelot, port, SYS_PAUSE_CFG_PAUSE_ENA, 1);
1499
1500         /* Drop frames with multicast source address */
1501         ocelot_rmw_gix(ocelot, ANA_PORT_DROP_CFG_DROP_MC_SMAC_ENA,
1502                        ANA_PORT_DROP_CFG_DROP_MC_SMAC_ENA,
1503                        ANA_PORT_DROP_CFG, port);
1504
1505         /* Set default VLAN and tag type to 8021Q. */
1506         ocelot_rmw_gix(ocelot, REW_PORT_VLAN_CFG_PORT_TPID(ETH_P_8021Q),
1507                        REW_PORT_VLAN_CFG_PORT_TPID_M,
1508                        REW_PORT_VLAN_CFG, port);
1509
1510         /* Enable vcap lookups */
1511         ocelot_vcap_enable(ocelot, port);
1512 }
1513 EXPORT_SYMBOL(ocelot_init_port);
1514
1515 /* Configure and enable the CPU port module, which is a set of queues
1516  * accessible through register MMIO, frame DMA or Ethernet (in case
1517  * NPI mode is used).
1518  */
1519 static void ocelot_cpu_port_init(struct ocelot *ocelot)
1520 {
1521         int cpu = ocelot->num_phys_ports;
1522
1523         /* The unicast destination PGID for the CPU port module is unused */
1524         ocelot_write_rix(ocelot, 0, ANA_PGID_PGID, cpu);
1525         /* Instead set up a multicast destination PGID for traffic copied to
1526          * the CPU. Whitelisted MAC addresses like the port netdevice MAC
1527          * addresses will be copied to the CPU via this PGID.
1528          */
1529         ocelot_write_rix(ocelot, BIT(cpu), ANA_PGID_PGID, PGID_CPU);
1530         ocelot_write_gix(ocelot, ANA_PORT_PORT_CFG_RECV_ENA |
1531                          ANA_PORT_PORT_CFG_PORTID_VAL(cpu),
1532                          ANA_PORT_PORT_CFG, cpu);
1533
1534         /* Enable CPU port module */
1535         ocelot_fields_write(ocelot, cpu, QSYS_SWITCH_PORT_MODE_PORT_ENA, 1);
1536         /* CPU port Injection/Extraction configuration */
1537         ocelot_fields_write(ocelot, cpu, SYS_PORT_MODE_INCL_XTR_HDR,
1538                             OCELOT_TAG_PREFIX_NONE);
1539         ocelot_fields_write(ocelot, cpu, SYS_PORT_MODE_INCL_INJ_HDR,
1540                             OCELOT_TAG_PREFIX_NONE);
1541
1542         /* Configure the CPU port to be VLAN aware */
1543         ocelot_write_gix(ocelot, ANA_PORT_VLAN_CFG_VLAN_VID(0) |
1544                                  ANA_PORT_VLAN_CFG_VLAN_AWARE_ENA |
1545                                  ANA_PORT_VLAN_CFG_VLAN_POP_CNT(1),
1546                          ANA_PORT_VLAN_CFG, cpu);
1547 }
1548
1549 static void ocelot_detect_features(struct ocelot *ocelot)
1550 {
1551         int mmgt, eq_ctrl;
1552
1553         /* For Ocelot, Felix, Seville, Serval etc, SYS:MMGT:MMGT:FREECNT holds
1554          * the number of 240-byte free memory words (aka 4-cell chunks) and not
1555          * 192 bytes as the documentation incorrectly says.
1556          */
1557         mmgt = ocelot_read(ocelot, SYS_MMGT);
1558         ocelot->packet_buffer_size = 240 * SYS_MMGT_FREECNT(mmgt);
1559
1560         eq_ctrl = ocelot_read(ocelot, QSYS_EQ_CTRL);
1561         ocelot->num_frame_refs = QSYS_MMGT_EQ_CTRL_FP_FREE_CNT(eq_ctrl);
1562 }
1563
1564 int ocelot_init(struct ocelot *ocelot)
1565 {
1566         char queue_name[32];
1567         int i, ret;
1568         u32 port;
1569
1570         if (ocelot->ops->reset) {
1571                 ret = ocelot->ops->reset(ocelot);
1572                 if (ret) {
1573                         dev_err(ocelot->dev, "Switch reset failed\n");
1574                         return ret;
1575                 }
1576         }
1577
1578         ocelot->stats = devm_kcalloc(ocelot->dev,
1579                                      ocelot->num_phys_ports * ocelot->num_stats,
1580                                      sizeof(u64), GFP_KERNEL);
1581         if (!ocelot->stats)
1582                 return -ENOMEM;
1583
1584         mutex_init(&ocelot->stats_lock);
1585         mutex_init(&ocelot->ptp_lock);
1586         spin_lock_init(&ocelot->ptp_clock_lock);
1587         snprintf(queue_name, sizeof(queue_name), "%s-stats",
1588                  dev_name(ocelot->dev));
1589         ocelot->stats_queue = create_singlethread_workqueue(queue_name);
1590         if (!ocelot->stats_queue)
1591                 return -ENOMEM;
1592
1593         ocelot->owq = alloc_ordered_workqueue("ocelot-owq", 0);
1594         if (!ocelot->owq) {
1595                 destroy_workqueue(ocelot->stats_queue);
1596                 return -ENOMEM;
1597         }
1598
1599         INIT_LIST_HEAD(&ocelot->multicast);
1600         INIT_LIST_HEAD(&ocelot->pgids);
1601         ocelot_detect_features(ocelot);
1602         ocelot_mact_init(ocelot);
1603         ocelot_vlan_init(ocelot);
1604         ocelot_vcap_init(ocelot);
1605         ocelot_cpu_port_init(ocelot);
1606
1607         for (port = 0; port < ocelot->num_phys_ports; port++) {
1608                 /* Clear all counters (5 groups) */
1609                 ocelot_write(ocelot, SYS_STAT_CFG_STAT_VIEW(port) |
1610                                      SYS_STAT_CFG_STAT_CLEAR_SHOT(0x7f),
1611                              SYS_STAT_CFG);
1612         }
1613
1614         /* Only use S-Tag */
1615         ocelot_write(ocelot, ETH_P_8021AD, SYS_VLAN_ETYPE_CFG);
1616
1617         /* Aggregation mode */
1618         ocelot_write(ocelot, ANA_AGGR_CFG_AC_SMAC_ENA |
1619                              ANA_AGGR_CFG_AC_DMAC_ENA |
1620                              ANA_AGGR_CFG_AC_IP4_SIPDIP_ENA |
1621                              ANA_AGGR_CFG_AC_IP4_TCPUDP_ENA |
1622                              ANA_AGGR_CFG_AC_IP6_FLOW_LBL_ENA |
1623                              ANA_AGGR_CFG_AC_IP6_TCPUDP_ENA,
1624                              ANA_AGGR_CFG);
1625
1626         /* Set MAC age time to default value. The entry is aged after
1627          * 2*AGE_PERIOD
1628          */
1629         ocelot_write(ocelot,
1630                      ANA_AUTOAGE_AGE_PERIOD(BR_DEFAULT_AGEING_TIME / 2 / HZ),
1631                      ANA_AUTOAGE);
1632
1633         /* Disable learning for frames discarded by VLAN ingress filtering */
1634         regmap_field_write(ocelot->regfields[ANA_ADVLEARN_VLAN_CHK], 1);
1635
1636         /* Setup frame ageing - fixed value "2 sec" - in 6.5 us units */
1637         ocelot_write(ocelot, SYS_FRM_AGING_AGE_TX_ENA |
1638                      SYS_FRM_AGING_MAX_AGE(307692), SYS_FRM_AGING);
1639
1640         /* Setup flooding PGIDs */
1641         for (i = 0; i < ocelot->num_flooding_pgids; i++)
1642                 ocelot_write_rix(ocelot, ANA_FLOODING_FLD_MULTICAST(PGID_MC) |
1643                                  ANA_FLOODING_FLD_BROADCAST(PGID_MC) |
1644                                  ANA_FLOODING_FLD_UNICAST(PGID_UC),
1645                                  ANA_FLOODING, i);
1646         ocelot_write(ocelot, ANA_FLOODING_IPMC_FLD_MC6_DATA(PGID_MCIPV6) |
1647                      ANA_FLOODING_IPMC_FLD_MC6_CTRL(PGID_MC) |
1648                      ANA_FLOODING_IPMC_FLD_MC4_DATA(PGID_MCIPV4) |
1649                      ANA_FLOODING_IPMC_FLD_MC4_CTRL(PGID_MC),
1650                      ANA_FLOODING_IPMC);
1651
1652         for (port = 0; port < ocelot->num_phys_ports; port++) {
1653                 /* Transmit the frame to the local port. */
1654                 ocelot_write_rix(ocelot, BIT(port), ANA_PGID_PGID, port);
1655                 /* Do not forward BPDU frames to the front ports. */
1656                 ocelot_write_gix(ocelot,
1657                                  ANA_PORT_CPU_FWD_BPDU_CFG_BPDU_REDIR_ENA(0xffff),
1658                                  ANA_PORT_CPU_FWD_BPDU_CFG,
1659                                  port);
1660                 /* Ensure bridging is disabled */
1661                 ocelot_write_rix(ocelot, 0, ANA_PGID_PGID, PGID_SRC + port);
1662         }
1663
1664         /* Allow broadcast MAC frames. */
1665         for_each_nonreserved_multicast_dest_pgid(ocelot, i) {
1666                 u32 val = ANA_PGID_PGID_PGID(GENMASK(ocelot->num_phys_ports - 1, 0));
1667
1668                 ocelot_write_rix(ocelot, val, ANA_PGID_PGID, i);
1669         }
1670         ocelot_write_rix(ocelot,
1671                          ANA_PGID_PGID_PGID(GENMASK(ocelot->num_phys_ports, 0)),
1672                          ANA_PGID_PGID, PGID_MC);
1673         ocelot_write_rix(ocelot, 0, ANA_PGID_PGID, PGID_MCIPV4);
1674         ocelot_write_rix(ocelot, 0, ANA_PGID_PGID, PGID_MCIPV6);
1675
1676         /* Allow manual injection via DEVCPU_QS registers, and byte swap these
1677          * registers endianness.
1678          */
1679         ocelot_write_rix(ocelot, QS_INJ_GRP_CFG_BYTE_SWAP |
1680                          QS_INJ_GRP_CFG_MODE(1), QS_INJ_GRP_CFG, 0);
1681         ocelot_write_rix(ocelot, QS_XTR_GRP_CFG_BYTE_SWAP |
1682                          QS_XTR_GRP_CFG_MODE(1), QS_XTR_GRP_CFG, 0);
1683         ocelot_write(ocelot, ANA_CPUQ_CFG_CPUQ_MIRROR(2) |
1684                      ANA_CPUQ_CFG_CPUQ_LRN(2) |
1685                      ANA_CPUQ_CFG_CPUQ_MAC_COPY(2) |
1686                      ANA_CPUQ_CFG_CPUQ_SRC_COPY(2) |
1687                      ANA_CPUQ_CFG_CPUQ_LOCKED_PORTMOVE(2) |
1688                      ANA_CPUQ_CFG_CPUQ_ALLBRIDGE(6) |
1689                      ANA_CPUQ_CFG_CPUQ_IPMC_CTRL(6) |
1690                      ANA_CPUQ_CFG_CPUQ_IGMP(6) |
1691                      ANA_CPUQ_CFG_CPUQ_MLD(6), ANA_CPUQ_CFG);
1692         for (i = 0; i < 16; i++)
1693                 ocelot_write_rix(ocelot, ANA_CPUQ_8021_CFG_CPUQ_GARP_VAL(6) |
1694                                  ANA_CPUQ_8021_CFG_CPUQ_BPDU_VAL(6),
1695                                  ANA_CPUQ_8021_CFG, i);
1696
1697         INIT_DELAYED_WORK(&ocelot->stats_work, ocelot_check_stats_work);
1698         queue_delayed_work(ocelot->stats_queue, &ocelot->stats_work,
1699                            OCELOT_STATS_CHECK_DELAY);
1700
1701         return 0;
1702 }
1703 EXPORT_SYMBOL(ocelot_init);
1704
1705 void ocelot_deinit(struct ocelot *ocelot)
1706 {
1707         cancel_delayed_work(&ocelot->stats_work);
1708         destroy_workqueue(ocelot->stats_queue);
1709         destroy_workqueue(ocelot->owq);
1710         mutex_destroy(&ocelot->stats_lock);
1711 }
1712 EXPORT_SYMBOL(ocelot_deinit);
1713
1714 void ocelot_deinit_port(struct ocelot *ocelot, int port)
1715 {
1716         struct ocelot_port *ocelot_port = ocelot->ports[port];
1717
1718         skb_queue_purge(&ocelot_port->tx_skbs);
1719 }
1720 EXPORT_SYMBOL(ocelot_deinit_port);
1721
1722 MODULE_LICENSE("Dual MIT/GPL");