drivers/net/ethernet/mellanox/mlx5/core/pci_irq.h

   1 /* SPDX-License-Identifier: GPL-2.0 OR Linux-OpenIB */
   2 /* Copyright (c) 2021, NVIDIA CORPORATION & AFFILIATES. All rights reserved. */
   3
   4 #ifndef __PCI_IRQ_H__
   5 #define __PCI_IRQ_H__
   6
   7 #include <linux/mlx5/driver.h>
   8
   9 #define MLX5_MAX_IRQ_NAME (32)
  10 #define MLX5_IRQ_NAME_FORMAT_STR ("%s@pci:%s")
  11 #define MLX5_MAX_IRQ_FORMATTED_NAME \
  12         (MLX5_MAX_IRQ_NAME + sizeof(MLX5_IRQ_NAME_FORMAT_STR))
  13 /* max irq_index is 2047, so four chars */
  14 #define MLX5_MAX_IRQ_IDX_CHARS (4)
  15 #define MLX5_EQ_REFS_PER_IRQ (2)
  16
  17 struct mlx5_irq;
  18 struct cpu_rmap;
  19
  20 struct mlx5_irq_pool {
  21         char name[MLX5_MAX_IRQ_NAME - MLX5_MAX_IRQ_IDX_CHARS];
  22         struct xa_limit xa_num_irqs;
  23         struct mutex lock; /* sync IRQs creations */
  24         struct xarray irqs;
  25         u32 max_threshold;
  26         u32 min_threshold;
  27         u16 *irqs_per_cpu;
  28         struct mlx5_core_dev *dev;
  29 };
  30
  31 struct mlx5_irq_pool *mlx5_irq_pool_get(struct mlx5_core_dev *dev);
  32 static inline bool mlx5_irq_pool_is_sf_pool(struct mlx5_irq_pool *pool)
  33 {
  34         return !strncmp("mlx5_sf", pool->name, strlen("mlx5_sf"));
  35 }
  36
  37 struct mlx5_irq *mlx5_irq_alloc(struct mlx5_irq_pool *pool, int i,
  38                                 struct irq_affinity_desc *af_desc,
  39                                 struct cpu_rmap **rmap);
  40 int mlx5_irq_get_locked(struct mlx5_irq *irq);
  41 int mlx5_irq_read_locked(struct mlx5_irq *irq);
  42 int mlx5_irq_put(struct mlx5_irq *irq);
  43
  44 #endif /* __PCI_IRQ_H__ */