drivers/net/ethernet/mellanox/mlx5/core/en.h

   1 /*
   2  * Copyright (c) 2015-2016, Mellanox Technologies. All rights reserved.
   3  *
   4  * This software is available to you under a choice of one of two
   5  * licenses.  You may choose to be licensed under the terms of the GNU
   6  * General Public License (GPL) Version 2, available from the file
   7  * COPYING in the main directory of this source tree, or the
   8  * OpenIB.org BSD license below:
   9  *
  10  *     Redistribution and use in source and binary forms, with or
  11  *     without modification, are permitted provided that the following
  12  *     conditions are met:
  13  *
  14  *      - Redistributions of source code must retain the above
  15  *        copyright notice, this list of conditions and the following
  16  *        disclaimer.
  17  *
  18  *      - Redistributions in binary form must reproduce the above
  19  *        copyright notice, this list of conditions and the following
  20  *        disclaimer in the documentation and/or other materials
  21  *        provided with the distribution.
  22  *
  23  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND,
  24  * EXPRESS OR IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF
  25  * MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE AND
  26  * NONINFRINGEMENT. IN NO EVENT SHALL THE AUTHORS OR COPYRIGHT HOLDERS
  27  * BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY, WHETHER IN AN
  28  * ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF OR IN
  29  * CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE
  30  * SOFTWARE.
  31  */
  32 #ifndef __MLX5_EN_H__
  33 #define __MLX5_EN_H__
  34
  35 #include <linux/if_vlan.h>
  36 #include <linux/etherdevice.h>
  37 #include <linux/timecounter.h>
  38 #include <linux/net_tstamp.h>
  39 #include <linux/crash_dump.h>
  40 #include <linux/mlx5/driver.h>
  41 #include <linux/mlx5/qp.h>
  42 #include <linux/mlx5/cq.h>
  43 #include <linux/mlx5/port.h>
  44 #include <linux/mlx5/vport.h>
  45 #include <linux/mlx5/transobj.h>
  46 #include <linux/mlx5/fs.h>
  47 #include <linux/rhashtable.h>
  48 #include <net/udp_tunnel.h>
  49 #include <net/switchdev.h>
  50 #include <net/xdp.h>
  51 #include <linux/dim.h>
  52 #include <linux/bits.h>
  53 #include "wq.h"
  54 #include "mlx5_core.h"
  55 #include "en_stats.h"
  56 #include "en/dcbnl.h"
  57 #include "en/fs.h"
  58 #include "en/qos.h"
  59 #include "lib/hv_vhca.h"
  60 #include "lib/clock.h"
  61 #include "en/rx_res.h"
  62 #include "en/selq.h"
  63
  64 extern const struct net_device_ops mlx5e_netdev_ops;
  65 struct page_pool;
  66
  67 #define MLX5E_METADATA_ETHER_TYPE (0x8CE4)
  68 #define MLX5E_METADATA_ETHER_LEN 8
  69
  70 #define MLX5E_ETH_HARD_MTU (ETH_HLEN + VLAN_HLEN + ETH_FCS_LEN)
  71
  72 #define MLX5E_HW2SW_MTU(params, hwmtu) ((hwmtu) - ((params)->hard_mtu))
  73 #define MLX5E_SW2HW_MTU(params, swmtu) ((swmtu) + ((params)->hard_mtu))
  74
  75 #define MLX5E_MAX_NUM_TC        8
  76 #define MLX5E_MAX_NUM_MQPRIO_CH_TC TC_QOPT_MAX_QUEUE
  77
  78 #define MLX5_RX_HEADROOM NET_SKB_PAD
  79 #define MLX5_SKB_FRAG_SZ(len)   (SKB_DATA_ALIGN(len) +  \
  80                                  SKB_DATA_ALIGN(sizeof(struct skb_shared_info)))
  81
  82 #define MLX5E_RX_MAX_HEAD (256)
  83 #define MLX5E_SHAMPO_LOG_MAX_HEADER_ENTRY_SIZE (9)
  84 #define MLX5E_SHAMPO_WQ_HEADER_PER_PAGE (PAGE_SIZE >> MLX5E_SHAMPO_LOG_MAX_HEADER_ENTRY_SIZE)
  85 #define MLX5E_SHAMPO_WQ_BASE_HEAD_ENTRY_SIZE (64)
  86 #define MLX5E_SHAMPO_WQ_RESRV_SIZE (64 * 1024)
  87 #define MLX5E_SHAMPO_WQ_BASE_RESRV_SIZE (4096)
  88
  89 #define MLX5_MPWRQ_MIN_LOG_STRIDE_SZ(mdev) \
  90         (6 + MLX5_CAP_GEN(mdev, cache_line_128byte)) /* HW restriction */
  91 #define MLX5_MPWRQ_LOG_STRIDE_SZ(mdev, req) \
  92         max_t(u32, MLX5_MPWRQ_MIN_LOG_STRIDE_SZ(mdev), req)
  93 #define MLX5_MPWRQ_DEF_LOG_STRIDE_SZ(mdev) \
  94         MLX5_MPWRQ_LOG_STRIDE_SZ(mdev, order_base_2(MLX5E_RX_MAX_HEAD))
  95
  96 #define MLX5_MPWRQ_LOG_WQE_SZ                   18
  97 #define MLX5_MPWRQ_WQE_PAGE_ORDER  (MLX5_MPWRQ_LOG_WQE_SZ - PAGE_SHIFT > 0 ? \
  98                                     MLX5_MPWRQ_LOG_WQE_SZ - PAGE_SHIFT : 0)
  99 #define MLX5_MPWRQ_PAGES_PER_WQE                BIT(MLX5_MPWRQ_WQE_PAGE_ORDER)
 100
 101 #define MLX5_ALIGN_MTTS(mtts)           (ALIGN(mtts, 8))
 102 #define MLX5_ALIGNED_MTTS_OCTW(mtts)    ((mtts) / 2)
 103 #define MLX5_MTT_OCTW(mtts)             (MLX5_ALIGNED_MTTS_OCTW(MLX5_ALIGN_MTTS(mtts)))
 104 /* Add another page to MLX5E_REQUIRED_WQE_MTTS as a buffer between
 105  * WQEs, This page will absorb write overflow by the hardware, when
 106  * receiving packets larger than MTU. These oversize packets are
 107  * dropped by the driver at a later stage.
 108  */
 109 #define MLX5E_REQUIRED_WQE_MTTS         (MLX5_ALIGN_MTTS(MLX5_MPWRQ_PAGES_PER_WQE + 1))
 110 #define MLX5E_REQUIRED_MTTS(wqes)       (wqes * MLX5E_REQUIRED_WQE_MTTS)
 111 #define MLX5E_MAX_RQ_NUM_MTTS   \
 112         (ALIGN_DOWN(U16_MAX, 4) * 2) /* So that MLX5_MTT_OCTW(num_mtts) fits into u16 */
 113 #define MLX5E_ORDER2_MAX_PACKET_MTU (order_base_2(10 * 1024))
 114 #define MLX5E_PARAMS_MAXIMUM_LOG_RQ_SIZE_MPW    \
 115                 (ilog2(MLX5E_MAX_RQ_NUM_MTTS / MLX5E_REQUIRED_WQE_MTTS))
 116 #define MLX5E_LOG_MAX_RQ_NUM_PACKETS_MPW \
 117         (MLX5E_PARAMS_MAXIMUM_LOG_RQ_SIZE_MPW + \
 118          (MLX5_MPWRQ_LOG_WQE_SZ - MLX5E_ORDER2_MAX_PACKET_MTU))
 119
 120 #define MLX5E_MIN_SKB_FRAG_SZ           (MLX5_SKB_FRAG_SZ(MLX5_RX_HEADROOM))
 121 #define MLX5E_LOG_MAX_RX_WQE_BULK       \
 122         (ilog2(PAGE_SIZE / roundup_pow_of_two(MLX5E_MIN_SKB_FRAG_SZ)))
 123
 124 #define MLX5E_PARAMS_MINIMUM_LOG_SQ_SIZE                0x6
 125 #define MLX5E_PARAMS_DEFAULT_LOG_SQ_SIZE                0xa
 126 #define MLX5E_PARAMS_MAXIMUM_LOG_SQ_SIZE                0xd
 127
 128 #define MLX5E_PARAMS_MINIMUM_LOG_RQ_SIZE (1 + MLX5E_LOG_MAX_RX_WQE_BULK)
 129 #define MLX5E_PARAMS_DEFAULT_LOG_RQ_SIZE                0xa
 130 #define MLX5E_PARAMS_MAXIMUM_LOG_RQ_SIZE min_t(u8, 0xd, \
 131                                                MLX5E_LOG_MAX_RQ_NUM_PACKETS_MPW)
 132
 133 #define MLX5E_PARAMS_MINIMUM_LOG_RQ_SIZE_MPW            0x2
 134
 135 #define MLX5E_DEFAULT_LRO_TIMEOUT                       32
 136 #define MLX5E_LRO_TIMEOUT_ARR_SIZE                      4
 137
 138 #define MLX5E_PARAMS_DEFAULT_RX_CQ_MODERATION_USEC      0x10
 139 #define MLX5E_PARAMS_DEFAULT_RX_CQ_MODERATION_USEC_FROM_CQE 0x3
 140 #define MLX5E_PARAMS_DEFAULT_RX_CQ_MODERATION_PKTS      0x20
 141 #define MLX5E_PARAMS_DEFAULT_TX_CQ_MODERATION_USEC      0x10
 142 #define MLX5E_PARAMS_DEFAULT_TX_CQ_MODERATION_USEC_FROM_CQE 0x10
 143 #define MLX5E_PARAMS_DEFAULT_TX_CQ_MODERATION_PKTS      0x20
 144 #define MLX5E_PARAMS_DEFAULT_MIN_RX_WQES                0x80
 145 #define MLX5E_PARAMS_DEFAULT_MIN_RX_WQES_MPW            0x2
 146
 147 #define MLX5E_MIN_NUM_CHANNELS         0x1
 148 #define MLX5E_MAX_NUM_CHANNELS         (MLX5E_INDIR_RQT_SIZE / 2)
 149 #define MLX5E_TX_CQ_POLL_BUDGET        128
 150 #define MLX5E_TX_XSK_POLL_BUDGET       64
 151 #define MLX5E_SQ_RECOVER_MIN_INTERVAL  500 /* msecs */
 152
 153 #define MLX5E_UMR_WQE_INLINE_SZ \
 154         (sizeof(struct mlx5e_umr_wqe) + \
 155          ALIGN(MLX5_MPWRQ_PAGES_PER_WQE * sizeof(struct mlx5_mtt), \
 156                MLX5_UMR_MTT_ALIGNMENT))
 157 #define MLX5E_UMR_WQEBBS \
 158         (DIV_ROUND_UP(MLX5E_UMR_WQE_INLINE_SZ, MLX5_SEND_WQE_BB))
 159
 160 #define MLX5E_KLM_UMR_WQE_SZ(sgl_len)\
 161         (sizeof(struct mlx5e_umr_wqe) +\
 162         (sizeof(struct mlx5_klm) * (sgl_len)))
 163
 164 #define MLX5E_KLM_UMR_WQEBBS(klm_entries) \
 165         (DIV_ROUND_UP(MLX5E_KLM_UMR_WQE_SZ(klm_entries), MLX5_SEND_WQE_BB))
 166
 167 #define MLX5E_KLM_UMR_DS_CNT(klm_entries)\
 168         (DIV_ROUND_UP(MLX5E_KLM_UMR_WQE_SZ(klm_entries), MLX5_SEND_WQE_DS))
 169
 170 #define MLX5E_KLM_MAX_ENTRIES_PER_WQE(wqe_size)\
 171         (((wqe_size) - sizeof(struct mlx5e_umr_wqe)) / sizeof(struct mlx5_klm))
 172
 173 #define MLX5E_KLM_ENTRIES_PER_WQE(wqe_size)\
 174         ALIGN_DOWN(MLX5E_KLM_MAX_ENTRIES_PER_WQE(wqe_size), MLX5_UMR_KLM_ALIGNMENT)
 175
 176 #define MLX5E_MAX_KLM_PER_WQE(mdev) \
 177         MLX5E_KLM_ENTRIES_PER_WQE(MLX5_SEND_WQE_BB * \
 178                 mlx5e_get_sw_max_sq_mpw_wqebbs(mlx5e_get_max_sq_wqebbs(mdev)))
 179
 180 #define MLX5E_MSG_LEVEL                 NETIF_MSG_LINK
 181
 182 #define mlx5e_dbg(mlevel, priv, format, ...)                    \
 183 do {                                                            \
 184         if (NETIF_MSG_##mlevel & (priv)->msglevel)              \
 185                 netdev_warn(priv->netdev, format,               \
 186                             ##__VA_ARGS__);                     \
 187 } while (0)
 188
 189 #define mlx5e_state_dereference(priv, p) \
 190         rcu_dereference_protected((p), lockdep_is_held(&(priv)->state_lock))
 191
 192 enum mlx5e_rq_group {
 193         MLX5E_RQ_GROUP_REGULAR,
 194         MLX5E_RQ_GROUP_XSK,
 195 #define MLX5E_NUM_RQ_GROUPS(g) (1 + MLX5E_RQ_GROUP_##g)
 196 };
 197
 198 static inline u8 mlx5e_get_num_lag_ports(struct mlx5_core_dev *mdev)
 199 {
 200         if (mlx5_lag_is_lacp_owner(mdev))
 201                 return 1;
 202
 203         return clamp_t(u8, MLX5_CAP_GEN(mdev, num_lag_ports), 1, MLX5_MAX_PORTS);
 204 }
 205
 206 static inline u16 mlx5_min_rx_wqes(int wq_type, u32 wq_size)
 207 {
 208         switch (wq_type) {
 209         case MLX5_WQ_TYPE_LINKED_LIST_STRIDING_RQ:
 210                 return min_t(u16, MLX5E_PARAMS_DEFAULT_MIN_RX_WQES_MPW,
 211                              wq_size / 2);
 212         default:
 213                 return min_t(u16, MLX5E_PARAMS_DEFAULT_MIN_RX_WQES,
 214                              wq_size / 2);
 215         }
 216 }
 217
 218 /* Use this function to get max num channels (rxqs/txqs) only to create netdev */
 219 static inline int mlx5e_get_max_num_channels(struct mlx5_core_dev *mdev)
 220 {
 221         return is_kdump_kernel() ?
 222                 MLX5E_MIN_NUM_CHANNELS :
 223                 min_t(int, mlx5_comp_vectors_count(mdev), MLX5E_MAX_NUM_CHANNELS);
 224 }
 225
 226 /* The maximum WQE size can be retrieved by max_wqe_sz_sq in
 227  * bytes units. Driver hardens the limitation to 1KB (16
 228  * WQEBBs), unless firmware capability is stricter.
 229  */
 230 static inline u16 mlx5e_get_max_sq_wqebbs(struct mlx5_core_dev *mdev)
 231 {
 232         return min_t(u16, MLX5_SEND_WQE_MAX_WQEBBS,
 233                      MLX5_CAP_GEN(mdev, max_wqe_sz_sq) / MLX5_SEND_WQE_BB);
 234 }
 235
 236 static inline u8 mlx5e_get_sw_max_sq_mpw_wqebbs(u8 max_sq_wqebbs)
 237 {
 238 /* The return value will be multiplied by MLX5_SEND_WQEBB_NUM_DS.
 239  * Since max_sq_wqebbs may be up to MLX5_SEND_WQE_MAX_WQEBBS == 16,
 240  * see mlx5e_get_max_sq_wqebbs(), the multiplication (16 * 4 == 64)
 241  * overflows the 6-bit DS field of Ctrl Segment. Use a bound lower
 242  * than MLX5_SEND_WQE_MAX_WQEBBS to let a full-session WQE be
 243  * cache-aligned.
 244  */
 245         u8 wqebbs = min_t(u8, max_sq_wqebbs, MLX5_SEND_WQE_MAX_WQEBBS - 1);
 246
 247 #if L1_CACHE_BYTES >= 128
 248         wqebbs = ALIGN_DOWN(wqebbs, 2);
 249 #endif
 250         return wqebbs;
 251 }
 252
 253 struct mlx5e_tx_wqe {
 254         struct mlx5_wqe_ctrl_seg ctrl;
 255         struct mlx5_wqe_eth_seg  eth;
 256         struct mlx5_wqe_data_seg data[];
 257 };
 258
 259 struct mlx5e_rx_wqe_ll {
 260         struct mlx5_wqe_srq_next_seg  next;
 261         struct mlx5_wqe_data_seg      data[];
 262 };
 263
 264 struct mlx5e_rx_wqe_cyc {
 265         struct mlx5_wqe_data_seg      data[0];
 266 };
 267
 268 struct mlx5e_umr_wqe {
 269         struct mlx5_wqe_ctrl_seg       ctrl;
 270         struct mlx5_wqe_umr_ctrl_seg   uctrl;
 271         struct mlx5_mkey_seg           mkc;
 272         union {
 273                 DECLARE_FLEX_ARRAY(struct mlx5_mtt, inline_mtts);
 274                 DECLARE_FLEX_ARRAY(struct mlx5_klm, inline_klms);
 275         };
 276 };
 277
 278 enum mlx5e_priv_flag {
 279         MLX5E_PFLAG_RX_CQE_BASED_MODER,
 280         MLX5E_PFLAG_TX_CQE_BASED_MODER,
 281         MLX5E_PFLAG_RX_CQE_COMPRESS,
 282         MLX5E_PFLAG_RX_STRIDING_RQ,
 283         MLX5E_PFLAG_RX_NO_CSUM_COMPLETE,
 284         MLX5E_PFLAG_XDP_TX_MPWQE,
 285         MLX5E_PFLAG_SKB_TX_MPWQE,
 286         MLX5E_PFLAG_TX_PORT_TS,
 287         MLX5E_NUM_PFLAGS, /* Keep last */
 288 };
 289
 290 #define MLX5E_SET_PFLAG(params, pflag, enable)                  \
 291         do {                                                    \
 292                 if (enable)                                     \
 293                         (params)->pflags |= BIT(pflag);         \
 294                 else                                            \
 295                         (params)->pflags &= ~(BIT(pflag));      \
 296         } while (0)
 297
 298 #define MLX5E_GET_PFLAG(params, pflag) (!!((params)->pflags & (BIT(pflag))))
 299
 300 enum packet_merge {
 301         MLX5E_PACKET_MERGE_NONE,
 302         MLX5E_PACKET_MERGE_LRO,
 303         MLX5E_PACKET_MERGE_SHAMPO,
 304 };
 305
 306 struct mlx5e_packet_merge_param {
 307         enum packet_merge type;
 308         u32 timeout;
 309         struct {
 310                 u8 match_criteria_type;
 311                 u8 alignment_granularity;
 312         } shampo;
 313 };
 314
 315 struct mlx5e_params {
 316         u8  log_sq_size;
 317         u8  rq_wq_type;
 318         u8  log_rq_mtu_frames;
 319         u16 num_channels;
 320         struct {
 321                 u16 mode;
 322                 u8 num_tc;
 323                 struct netdev_tc_txq tc_to_txq[TC_MAX_QUEUE];
 324                 struct {
 325                         struct mlx5e_mqprio_rl *rl;
 326                 } channel;
 327         } mqprio;
 328         bool rx_cqe_compress_def;
 329         bool tunneled_offload_en;
 330         struct dim_cq_moder rx_cq_moderation;
 331         struct dim_cq_moder tx_cq_moderation;
 332         struct mlx5e_packet_merge_param packet_merge;
 333         u8  tx_min_inline_mode;
 334         bool vlan_strip_disable;
 335         bool scatter_fcs_en;
 336         bool rx_dim_enabled;
 337         bool tx_dim_enabled;
 338         u32 pflags;
 339         struct bpf_prog *xdp_prog;
 340         struct mlx5e_xsk *xsk;
 341         unsigned int sw_mtu;
 342         int hard_mtu;
 343         bool ptp_rx;
 344 };
 345
 346 static inline u8 mlx5e_get_dcb_num_tc(struct mlx5e_params *params)
 347 {
 348         return params->mqprio.mode == TC_MQPRIO_MODE_DCB ?
 349                 params->mqprio.num_tc : 1;
 350 }
 351
 352 enum {
 353         MLX5E_RQ_STATE_ENABLED,
 354         MLX5E_RQ_STATE_RECOVERING,
 355         MLX5E_RQ_STATE_AM,
 356         MLX5E_RQ_STATE_NO_CSUM_COMPLETE,
 357         MLX5E_RQ_STATE_CSUM_FULL, /* cqe_csum_full hw bit is set */
 358         MLX5E_RQ_STATE_MINI_CQE_HW_STRIDX, /* set when mini_cqe_resp_stride_index cap is used */
 359         MLX5E_RQ_STATE_SHAMPO, /* set when SHAMPO cap is used */
 360 };
 361
 362 struct mlx5e_cq {
 363         /* data path - accessed per cqe */
 364         struct mlx5_cqwq           wq;
 365
 366         /* data path - accessed per napi poll */
 367         u16                        event_ctr;
 368         struct napi_struct        *napi;
 369         struct mlx5_core_cq        mcq;
 370         struct mlx5e_ch_stats     *ch_stats;
 371
 372         /* control */
 373         struct net_device         *netdev;
 374         struct mlx5_core_dev      *mdev;
 375         struct mlx5e_priv         *priv;
 376         struct mlx5_wq_ctrl        wq_ctrl;
 377 } ____cacheline_aligned_in_smp;
 378
 379 struct mlx5e_cq_decomp {
 380         /* cqe decompression */
 381         struct mlx5_cqe64          title;
 382         struct mlx5_mini_cqe8      mini_arr[MLX5_MINI_CQE_ARRAY_SIZE];
 383         u8                         mini_arr_idx;
 384         u16                        left;
 385         u16                        wqe_counter;
 386 } ____cacheline_aligned_in_smp;
 387
 388 enum mlx5e_dma_map_type {
 389         MLX5E_DMA_MAP_SINGLE,
 390         MLX5E_DMA_MAP_PAGE
 391 };
 392
 393 struct mlx5e_sq_dma {
 394         dma_addr_t              addr;
 395         u32                     size;
 396         enum mlx5e_dma_map_type type;
 397 };
 398
 399 enum {
 400         MLX5E_SQ_STATE_ENABLED,
 401         MLX5E_SQ_STATE_MPWQE,
 402         MLX5E_SQ_STATE_RECOVERING,
 403         MLX5E_SQ_STATE_IPSEC,
 404         MLX5E_SQ_STATE_AM,
 405         MLX5E_SQ_STATE_VLAN_NEED_L2_INLINE,
 406         MLX5E_SQ_STATE_PENDING_XSK_TX,
 407         MLX5E_SQ_STATE_PENDING_TLS_RX_RESYNC,
 408         MLX5E_SQ_STATE_XDP_MULTIBUF,
 409 };
 410
 411 struct mlx5e_tx_mpwqe {
 412         /* Current MPWQE session */
 413         struct mlx5e_tx_wqe *wqe;
 414         u32 bytes_count;
 415         u8 ds_count;
 416         u8 pkt_count;
 417         u8 inline_on;
 418 };
 419
 420 struct mlx5e_skb_fifo {
 421         struct sk_buff **fifo;
 422         u16 *pc;
 423         u16 *cc;
 424         u16 mask;
 425 };
 426
 427 struct mlx5e_ptpsq;
 428
 429 struct mlx5e_txqsq {
 430         /* data path */
 431
 432         /* dirtied @completion */
 433         u16                        cc;
 434         u16                        skb_fifo_cc;
 435         u32                        dma_fifo_cc;
 436         struct dim                 dim; /* Adaptive Moderation */
 437
 438         /* dirtied @xmit */
 439         u16                        pc ____cacheline_aligned_in_smp;
 440         u16                        skb_fifo_pc;
 441         u32                        dma_fifo_pc;
 442         struct mlx5e_tx_mpwqe      mpwqe;
 443
 444         struct mlx5e_cq            cq;
 445
 446         /* read only */
 447         struct mlx5_wq_cyc         wq;
 448         u32                        dma_fifo_mask;
 449         struct mlx5e_sq_stats     *stats;
 450         struct {
 451                 struct mlx5e_sq_dma       *dma_fifo;
 452                 struct mlx5e_skb_fifo      skb_fifo;
 453                 struct mlx5e_tx_wqe_info  *wqe_info;
 454         } db;
 455         void __iomem              *uar_map;
 456         struct netdev_queue       *txq;
 457         u32                        sqn;
 458         u16                        stop_room;
 459         u8                         max_sq_mpw_wqebbs;
 460         u8                         min_inline_mode;
 461         struct device             *pdev;
 462         __be32                     mkey_be;
 463         unsigned long              state;
 464         unsigned int               hw_mtu;
 465         struct mlx5_clock         *clock;
 466         struct net_device         *netdev;
 467         struct mlx5_core_dev      *mdev;
 468         struct mlx5e_priv         *priv;
 469
 470         /* control path */
 471         struct mlx5_wq_ctrl        wq_ctrl;
 472         int                        ch_ix;
 473         int                        txq_ix;
 474         u32                        rate_limit;
 475         struct work_struct         recover_work;
 476         struct mlx5e_ptpsq        *ptpsq;
 477         cqe_ts_to_ns               ptp_cyc2time;
 478         u16                        max_sq_wqebbs;
 479 } ____cacheline_aligned_in_smp;
 480
 481 struct mlx5e_dma_info {
 482         dma_addr_t addr;
 483         union {
 484                 struct page *page;
 485                 struct xdp_buff *xsk;
 486         };
 487 };
 488
 489 /* XDP packets can be transmitted in different ways. On completion, we need to
 490  * distinguish between them to clean up things in a proper way.
 491  */
 492 enum mlx5e_xdp_xmit_mode {
 493         /* An xdp_frame was transmitted due to either XDP_REDIRECT from another
 494          * device or XDP_TX from an XSK RQ. The frame has to be unmapped and
 495          * returned.
 496          */
 497         MLX5E_XDP_XMIT_MODE_FRAME,
 498
 499         /* The xdp_frame was created in place as a result of XDP_TX from a
 500          * regular RQ. No DMA remapping happened, and the page belongs to us.
 501          */
 502         MLX5E_XDP_XMIT_MODE_PAGE,
 503
 504         /* No xdp_frame was created at all, the transmit happened from a UMEM
 505          * page. The UMEM Completion Ring producer pointer has to be increased.
 506          */
 507         MLX5E_XDP_XMIT_MODE_XSK,
 508 };
 509
 510 struct mlx5e_xdp_info {
 511         enum mlx5e_xdp_xmit_mode mode;
 512         union {
 513                 struct {
 514                         struct xdp_frame *xdpf;
 515                         dma_addr_t dma_addr;
 516                 } frame;
 517                 struct {
 518                         struct mlx5e_rq *rq;
 519                         struct page *page;
 520                 } page;
 521         };
 522 };
 523
 524 struct mlx5e_xmit_data {
 525         dma_addr_t  dma_addr;
 526         void       *data;
 527         u32         len;
 528 };
 529
 530 struct mlx5e_xdp_info_fifo {
 531         struct mlx5e_xdp_info *xi;
 532         u32 *cc;
 533         u32 *pc;
 534         u32 mask;
 535 };
 536
 537 struct mlx5e_xdpsq;
 538 typedef int (*mlx5e_fp_xmit_xdp_frame_check)(struct mlx5e_xdpsq *);
 539 typedef bool (*mlx5e_fp_xmit_xdp_frame)(struct mlx5e_xdpsq *,
 540                                         struct mlx5e_xmit_data *,
 541                                         struct skb_shared_info *,
 542                                         int);
 543
 544 struct mlx5e_xdpsq {
 545         /* data path */
 546
 547         /* dirtied @completion */
 548         u32                        xdpi_fifo_cc;
 549         u16                        cc;
 550
 551         /* dirtied @xmit */
 552         u32                        xdpi_fifo_pc ____cacheline_aligned_in_smp;
 553         u16                        pc;
 554         struct mlx5_wqe_ctrl_seg   *doorbell_cseg;
 555         struct mlx5e_tx_mpwqe      mpwqe;
 556
 557         struct mlx5e_cq            cq;
 558
 559         /* read only */
 560         struct xsk_buff_pool      *xsk_pool;
 561         struct mlx5_wq_cyc         wq;
 562         struct mlx5e_xdpsq_stats  *stats;
 563         mlx5e_fp_xmit_xdp_frame_check xmit_xdp_frame_check;
 564         mlx5e_fp_xmit_xdp_frame    xmit_xdp_frame;
 565         struct {
 566                 struct mlx5e_xdp_wqe_info *wqe_info;
 567                 struct mlx5e_xdp_info_fifo xdpi_fifo;
 568         } db;
 569         void __iomem              *uar_map;
 570         u32                        sqn;
 571         struct device             *pdev;
 572         __be32                     mkey_be;
 573         u16                        stop_room;
 574         u8                         max_sq_mpw_wqebbs;
 575         u8                         min_inline_mode;
 576         unsigned long              state;
 577         unsigned int               hw_mtu;
 578
 579         /* control path */
 580         struct mlx5_wq_ctrl        wq_ctrl;
 581         struct mlx5e_channel      *channel;
 582         u16                        max_sq_wqebbs;
 583 } ____cacheline_aligned_in_smp;
 584
 585 struct mlx5e_ktls_resync_resp;
 586
 587 struct mlx5e_icosq {
 588         /* data path */
 589         u16                        cc;
 590         u16                        pc;
 591
 592         struct mlx5_wqe_ctrl_seg  *doorbell_cseg;
 593         struct mlx5e_cq            cq;
 594
 595         /* write@xmit, read@completion */
 596         struct {
 597                 struct mlx5e_icosq_wqe_info *wqe_info;
 598         } db;
 599
 600         /* read only */
 601         struct mlx5_wq_cyc         wq;
 602         void __iomem              *uar_map;
 603         u32                        sqn;
 604         u16                        reserved_room;
 605         unsigned long              state;
 606         struct mlx5e_ktls_resync_resp *ktls_resync;
 607
 608         /* control path */
 609         struct mlx5_wq_ctrl        wq_ctrl;
 610         struct mlx5e_channel      *channel;
 611         u16                        max_sq_wqebbs;
 612
 613         struct work_struct         recover_work;
 614 } ____cacheline_aligned_in_smp;
 615
 616 struct mlx5e_wqe_frag_info {
 617         struct mlx5e_dma_info *di;
 618         u32 offset;
 619         bool last_in_page;
 620 };
 621
 622 struct mlx5e_umr_dma_info {
 623         struct mlx5e_dma_info  dma_info[MLX5_MPWRQ_PAGES_PER_WQE];
 624 };
 625
 626 struct mlx5e_mpw_info {
 627         struct mlx5e_umr_dma_info umr;
 628         u16 consumed_strides;
 629         DECLARE_BITMAP(xdp_xmit_bitmap, MLX5_MPWRQ_PAGES_PER_WQE);
 630 };
 631
 632 #define MLX5E_MAX_RX_FRAGS 4
 633
 634 /* a single cache unit is capable to serve one napi call (for non-striding rq)
 635  * or a MPWQE (for striding rq).
 636  */
 637 #define MLX5E_CACHE_UNIT        (MLX5_MPWRQ_PAGES_PER_WQE > NAPI_POLL_WEIGHT ? \
 638                                  MLX5_MPWRQ_PAGES_PER_WQE : NAPI_POLL_WEIGHT)
 639 #define MLX5E_CACHE_SIZE        (4 * roundup_pow_of_two(MLX5E_CACHE_UNIT))
 640 struct mlx5e_page_cache {
 641         u32 head;
 642         u32 tail;
 643         struct mlx5e_dma_info page_cache[MLX5E_CACHE_SIZE];
 644 };
 645
 646 struct mlx5e_rq;
 647 typedef void (*mlx5e_fp_handle_rx_cqe)(struct mlx5e_rq*, struct mlx5_cqe64*);
 648 typedef struct sk_buff *
 649 (*mlx5e_fp_skb_from_cqe_mpwrq)(struct mlx5e_rq *rq, struct mlx5e_mpw_info *wi,
 650                                u16 cqe_bcnt, u32 head_offset, u32 page_idx);
 651 typedef struct sk_buff *
 652 (*mlx5e_fp_skb_from_cqe)(struct mlx5e_rq *rq, struct mlx5e_wqe_frag_info *wi,
 653                          u32 cqe_bcnt);
 654 typedef bool (*mlx5e_fp_post_rx_wqes)(struct mlx5e_rq *rq);
 655 typedef void (*mlx5e_fp_dealloc_wqe)(struct mlx5e_rq*, u16);
 656 typedef void (*mlx5e_fp_shampo_dealloc_hd)(struct mlx5e_rq*, u16, u16, bool);
 657
 658 int mlx5e_rq_set_handlers(struct mlx5e_rq *rq, struct mlx5e_params *params, bool xsk);
 659 void mlx5e_rq_set_trap_handlers(struct mlx5e_rq *rq, struct mlx5e_params *params);
 660
 661 enum mlx5e_rq_flag {
 662         MLX5E_RQ_FLAG_XDP_XMIT,
 663         MLX5E_RQ_FLAG_XDP_REDIRECT,
 664 };
 665
 666 struct mlx5e_rq_frag_info {
 667         int frag_size;
 668         int frag_stride;
 669 };
 670
 671 struct mlx5e_rq_frags_info {
 672         struct mlx5e_rq_frag_info arr[MLX5E_MAX_RX_FRAGS];
 673         u8 num_frags;
 674         u8 log_num_frags;
 675         u8 wqe_bulk;
 676 };
 677
 678 struct mlx5e_shampo_hd {
 679         u32 mkey;
 680         struct mlx5e_dma_info *info;
 681         struct page *last_page;
 682         u16 hd_per_wq;
 683         u16 hd_per_wqe;
 684         unsigned long *bitmap;
 685         u16 pi;
 686         u16 ci;
 687         __be32 key;
 688         u64 last_addr;
 689 };
 690
 691 struct mlx5e_hw_gro_data {
 692         struct sk_buff *skb;
 693         struct flow_keys fk;
 694         int second_ip_id;
 695 };
 696
 697 struct mlx5e_rq {
 698         /* data path */
 699         union {
 700                 struct {
 701                         struct mlx5_wq_cyc          wq;
 702                         struct mlx5e_wqe_frag_info *frags;
 703                         struct mlx5e_dma_info      *di;
 704                         struct mlx5e_rq_frags_info  info;
 705                         mlx5e_fp_skb_from_cqe       skb_from_cqe;
 706                 } wqe;
 707                 struct {
 708                         struct mlx5_wq_ll      wq;
 709                         struct mlx5e_umr_wqe   umr_wqe;
 710                         struct mlx5e_mpw_info *info;
 711                         mlx5e_fp_skb_from_cqe_mpwrq skb_from_cqe_mpwrq;
 712                         u16                    num_strides;
 713                         u16                    actual_wq_head;
 714                         u8                     log_stride_sz;
 715                         u8                     umr_in_progress;
 716                         u8                     umr_last_bulk;
 717                         u8                     umr_completed;
 718                         u8                     min_wqe_bulk;
 719                         struct mlx5e_shampo_hd *shampo;
 720                 } mpwqe;
 721         };
 722         struct {
 723                 u16            headroom;
 724                 u32            frame0_sz;
 725                 u8             map_dir;   /* dma map direction */
 726         } buff;
 727
 728         struct device         *pdev;
 729         struct net_device     *netdev;
 730         struct mlx5e_rq_stats *stats;
 731         struct mlx5e_cq        cq;
 732         struct mlx5e_cq_decomp cqd;
 733         struct mlx5e_page_cache page_cache;
 734         struct hwtstamp_config *tstamp;
 735         struct mlx5_clock      *clock;
 736         struct mlx5e_icosq    *icosq;
 737         struct mlx5e_priv     *priv;
 738
 739         struct mlx5e_hw_gro_data *hw_gro_data;
 740
 741         mlx5e_fp_handle_rx_cqe handle_rx_cqe;
 742         mlx5e_fp_post_rx_wqes  post_wqes;
 743         mlx5e_fp_dealloc_wqe   dealloc_wqe;
 744
 745         unsigned long          state;
 746         int                    ix;
 747         unsigned int           hw_mtu;
 748
 749         struct dim         dim; /* Dynamic Interrupt Moderation */
 750
 751         /* XDP */
 752         struct bpf_prog __rcu *xdp_prog;
 753         struct mlx5e_xdpsq    *xdpsq;
 754         DECLARE_BITMAP(flags, 8);
 755         struct page_pool      *page_pool;
 756
 757         /* AF_XDP zero-copy */
 758         struct xsk_buff_pool  *xsk_pool;
 759
 760         struct work_struct     recover_work;
 761
 762         /* control */
 763         struct mlx5_wq_ctrl    wq_ctrl;
 764         __be32                 mkey_be;
 765         u8                     wq_type;
 766         u32                    rqn;
 767         struct mlx5_core_dev  *mdev;
 768         struct mlx5e_channel  *channel;
 769         u32  umr_mkey;
 770         struct mlx5e_dma_info  wqe_overflow;
 771
 772         /* XDP read-mostly */
 773         struct xdp_rxq_info    xdp_rxq;
 774         cqe_ts_to_ns           ptp_cyc2time;
 775 } ____cacheline_aligned_in_smp;
 776
 777 enum mlx5e_channel_state {
 778         MLX5E_CHANNEL_STATE_XSK,
 779         MLX5E_CHANNEL_NUM_STATES
 780 };
 781
 782 struct mlx5e_channel {
 783         /* data path */
 784         struct mlx5e_rq            rq;
 785         struct mlx5e_xdpsq         rq_xdpsq;
 786         struct mlx5e_txqsq         sq[MLX5E_MAX_NUM_TC];
 787         struct mlx5e_icosq         icosq;   /* internal control operations */
 788         struct mlx5e_txqsq __rcu * __rcu *qos_sqs;
 789         bool                       xdp;
 790         struct napi_struct         napi;
 791         struct device             *pdev;
 792         struct net_device         *netdev;
 793         __be32                     mkey_be;
 794         u16                        qos_sqs_size;
 795         u8                         num_tc;
 796         u8                         lag_port;
 797
 798         /* XDP_REDIRECT */
 799         struct mlx5e_xdpsq         xdpsq;
 800
 801         /* AF_XDP zero-copy */
 802         struct mlx5e_rq            xskrq;
 803         struct mlx5e_xdpsq         xsksq;
 804
 805         /* Async ICOSQ */
 806         struct mlx5e_icosq         async_icosq;
 807         /* async_icosq can be accessed from any CPU - the spinlock protects it. */
 808         spinlock_t                 async_icosq_lock;
 809
 810         /* data path - accessed per napi poll */
 811         const struct cpumask      *aff_mask;
 812         struct mlx5e_ch_stats     *stats;
 813
 814         /* control */
 815         struct mlx5e_priv         *priv;
 816         struct mlx5_core_dev      *mdev;
 817         struct hwtstamp_config    *tstamp;
 818         DECLARE_BITMAP(state, MLX5E_CHANNEL_NUM_STATES);
 819         int                        ix;
 820         int                        cpu;
 821         /* Sync between icosq recovery and XSK enable/disable. */
 822         struct mutex               icosq_recovery_lock;
 823 };
 824
 825 struct mlx5e_ptp;
 826
 827 struct mlx5e_channels {
 828         struct mlx5e_channel **c;
 829         struct mlx5e_ptp      *ptp;
 830         unsigned int           num;
 831         struct mlx5e_params    params;
 832 };
 833
 834 struct mlx5e_channel_stats {
 835         struct mlx5e_ch_stats ch;
 836         struct mlx5e_sq_stats sq[MLX5E_MAX_NUM_TC];
 837         struct mlx5e_rq_stats rq;
 838         struct mlx5e_rq_stats xskrq;
 839         struct mlx5e_xdpsq_stats rq_xdpsq;
 840         struct mlx5e_xdpsq_stats xdpsq;
 841         struct mlx5e_xdpsq_stats xsksq;
 842 } ____cacheline_aligned_in_smp;
 843
 844 struct mlx5e_ptp_stats {
 845         struct mlx5e_ch_stats ch;
 846         struct mlx5e_sq_stats sq[MLX5E_MAX_NUM_TC];
 847         struct mlx5e_ptp_cq_stats cq[MLX5E_MAX_NUM_TC];
 848         struct mlx5e_rq_stats rq;
 849 } ____cacheline_aligned_in_smp;
 850
 851 enum {
 852         MLX5E_STATE_OPENED,
 853         MLX5E_STATE_DESTROYING,
 854         MLX5E_STATE_XDP_TX_ENABLED,
 855         MLX5E_STATE_XDP_ACTIVE,
 856 };
 857
 858 enum {
 859         MLX5E_TC_PRIO = 0,
 860         MLX5E_NIC_PRIO
 861 };
 862
 863 struct mlx5e_modify_sq_param {
 864         int curr_state;
 865         int next_state;
 866         int rl_update;
 867         int rl_index;
 868         bool qos_update;
 869         u16 qos_queue_group_id;
 870 };
 871
 872 #if IS_ENABLED(CONFIG_PCI_HYPERV_INTERFACE)
 873 struct mlx5e_hv_vhca_stats_agent {
 874         struct mlx5_hv_vhca_agent *agent;
 875         struct delayed_work        work;
 876         u16                        delay;
 877         void                      *buf;
 878 };
 879 #endif
 880
 881 struct mlx5e_xsk {
 882         /* XSK buffer pools are stored separately from channels,
 883          * because we don't want to lose them when channels are
 884          * recreated. The kernel also stores buffer pool, but it doesn't
 885          * distinguish between zero-copy and non-zero-copy UMEMs, so
 886          * rely on our mechanism.
 887          */
 888         struct xsk_buff_pool **pools;
 889         u16 refcnt;
 890         bool ever_used;
 891 };
 892
 893 /* Temporary storage for variables that are allocated when struct mlx5e_priv is
 894  * initialized, and used where we can't allocate them because that functions
 895  * must not fail. Use with care and make sure the same variable is not used
 896  * simultaneously by multiple users.
 897  */
 898 struct mlx5e_scratchpad {
 899         cpumask_var_t cpumask;
 900 };
 901
 902 struct mlx5e_htb {
 903         DECLARE_HASHTABLE(qos_tc2node, order_base_2(MLX5E_QOS_MAX_LEAF_NODES));
 904         DECLARE_BITMAP(qos_used_qids, MLX5E_QOS_MAX_LEAF_NODES);
 905         struct mlx5e_sq_stats **qos_sq_stats;
 906         u16 max_qos_sqs;
 907         u16 maj_id;
 908         u16 defcls;
 909 };
 910
 911 struct mlx5e_trap;
 912
 913 struct mlx5e_priv {
 914         /* priv data path fields - start */
 915         struct mlx5e_selq selq;
 916         struct mlx5e_txqsq **txq2sq;
 917 #ifdef CONFIG_MLX5_CORE_EN_DCB
 918         struct mlx5e_dcbx_dp       dcbx_dp;
 919 #endif
 920         /* priv data path fields - end */
 921
 922         u32                        msglevel;
 923         unsigned long              state;
 924         struct mutex               state_lock; /* Protects Interface state */
 925         struct mlx5e_rq            drop_rq;
 926
 927         struct mlx5e_channels      channels;
 928         u32                        tisn[MLX5_MAX_PORTS][MLX5E_MAX_NUM_TC];
 929         struct mlx5e_rx_res       *rx_res;
 930         u32                       *tx_rates;
 931
 932         struct mlx5e_flow_steering fs;
 933
 934         struct workqueue_struct    *wq;
 935         struct work_struct         update_carrier_work;
 936         struct work_struct         set_rx_mode_work;
 937         struct work_struct         tx_timeout_work;
 938         struct work_struct         update_stats_work;
 939         struct work_struct         monitor_counters_work;
 940         struct mlx5_nb             monitor_counters_nb;
 941
 942         struct mlx5_core_dev      *mdev;
 943         struct net_device         *netdev;
 944         struct mlx5e_trap         *en_trap;
 945         struct mlx5e_stats         stats;
 946         struct mlx5e_channel_stats **channel_stats;
 947         struct mlx5e_channel_stats trap_stats;
 948         struct mlx5e_ptp_stats     ptp_stats;
 949         u16                        stats_nch;
 950         u16                        max_nch;
 951         u8                         max_opened_tc;
 952         bool                       tx_ptp_opened;
 953         bool                       rx_ptp_opened;
 954         struct hwtstamp_config     tstamp;
 955         u16                        q_counter;
 956         u16                        drop_rq_q_counter;
 957         struct notifier_block      events_nb;
 958         struct notifier_block      blocking_events_nb;
 959
 960         struct udp_tunnel_nic_info nic_info;
 961 #ifdef CONFIG_MLX5_CORE_EN_DCB
 962         struct mlx5e_dcbx          dcbx;
 963 #endif
 964
 965         const struct mlx5e_profile *profile;
 966         void                      *ppriv;
 967 #ifdef CONFIG_MLX5_EN_IPSEC
 968         struct mlx5e_ipsec        *ipsec;
 969 #endif
 970 #ifdef CONFIG_MLX5_EN_TLS
 971         struct mlx5e_tls          *tls;
 972 #endif
 973         struct devlink_health_reporter *tx_reporter;
 974         struct devlink_health_reporter *rx_reporter;
 975         struct mlx5e_xsk           xsk;
 976 #if IS_ENABLED(CONFIG_PCI_HYPERV_INTERFACE)
 977         struct mlx5e_hv_vhca_stats_agent stats_agent;
 978 #endif
 979         struct mlx5e_scratchpad    scratchpad;
 980         struct mlx5e_htb           htb;
 981         struct mlx5e_mqprio_rl    *mqprio_rl;
 982 };
 983
 984 struct mlx5e_rx_handlers {
 985         mlx5e_fp_handle_rx_cqe handle_rx_cqe;
 986         mlx5e_fp_handle_rx_cqe handle_rx_cqe_mpwqe;
 987         mlx5e_fp_handle_rx_cqe handle_rx_cqe_mpwqe_shampo;
 988 };
 989
 990 extern const struct mlx5e_rx_handlers mlx5e_rx_handlers_nic;
 991
 992 enum mlx5e_profile_feature {
 993         MLX5E_PROFILE_FEATURE_PTP_RX,
 994         MLX5E_PROFILE_FEATURE_PTP_TX,
 995         MLX5E_PROFILE_FEATURE_QOS_HTB,
 996 };
 997
 998 struct mlx5e_profile {
 999         int     (*init)(struct mlx5_core_dev *mdev,
1000                         struct net_device *netdev);
1001         void    (*cleanup)(struct mlx5e_priv *priv);
1002         int     (*init_rx)(struct mlx5e_priv *priv);
1003         void    (*cleanup_rx)(struct mlx5e_priv *priv);
1004         int     (*init_tx)(struct mlx5e_priv *priv);
1005         void    (*cleanup_tx)(struct mlx5e_priv *priv);
1006         void    (*enable)(struct mlx5e_priv *priv);
1007         void    (*disable)(struct mlx5e_priv *priv);
1008         int     (*update_rx)(struct mlx5e_priv *priv);
1009         void    (*update_stats)(struct mlx5e_priv *priv);
1010         void    (*update_carrier)(struct mlx5e_priv *priv);
1011         int     (*max_nch_limit)(struct mlx5_core_dev *mdev);
1012         unsigned int (*stats_grps_num)(struct mlx5e_priv *priv);
1013         mlx5e_stats_grp_t *stats_grps;
1014         const struct mlx5e_rx_handlers *rx_handlers;
1015         int     max_tc;
1016         u8      rq_groups;
1017         u32     features;
1018 };
1019
1020 #define mlx5e_profile_feature_cap(profile, feature)     \
1021         ((profile)->features & BIT(MLX5E_PROFILE_FEATURE_##feature))
1022
1023 void mlx5e_build_ptys2ethtool_map(void);
1024
1025 bool mlx5e_check_fragmented_striding_rq_cap(struct mlx5_core_dev *mdev);
1026
1027 void mlx5e_shampo_dealloc_hd(struct mlx5e_rq *rq, u16 len, u16 start, bool close);
1028 void mlx5e_get_stats(struct net_device *dev, struct rtnl_link_stats64 *stats);
1029 void mlx5e_fold_sw_stats64(struct mlx5e_priv *priv, struct rtnl_link_stats64 *s);
1030
1031 void mlx5e_init_l2_addr(struct mlx5e_priv *priv);
1032 int mlx5e_self_test_num(struct mlx5e_priv *priv);
1033 int mlx5e_self_test_fill_strings(struct mlx5e_priv *priv, u8 *data);
1034 void mlx5e_self_test(struct net_device *ndev, struct ethtool_test *etest,
1035                      u64 *buf);
1036 void mlx5e_set_rx_mode_work(struct work_struct *work);
1037
1038 int mlx5e_hwstamp_set(struct mlx5e_priv *priv, struct ifreq *ifr);
1039 int mlx5e_hwstamp_get(struct mlx5e_priv *priv, struct ifreq *ifr);
1040 int mlx5e_modify_rx_cqe_compression_locked(struct mlx5e_priv *priv, bool val, bool rx_filter);
1041
1042 int mlx5e_vlan_rx_add_vid(struct net_device *dev, __always_unused __be16 proto,
1043                           u16 vid);
1044 int mlx5e_vlan_rx_kill_vid(struct net_device *dev, __always_unused __be16 proto,
1045                            u16 vid);
1046 void mlx5e_timestamp_init(struct mlx5e_priv *priv);
1047
1048 struct mlx5e_xsk_param;
1049
1050 struct mlx5e_rq_param;
1051 int mlx5e_open_rq(struct mlx5e_params *params, struct mlx5e_rq_param *param,
1052                   struct mlx5e_xsk_param *xsk, int node,
1053                   struct mlx5e_rq *rq);
1054 int mlx5e_wait_for_min_rx_wqes(struct mlx5e_rq *rq, int wait_time);
1055 void mlx5e_close_rq(struct mlx5e_rq *rq);
1056 int mlx5e_create_rq(struct mlx5e_rq *rq, struct mlx5e_rq_param *param);
1057 void mlx5e_destroy_rq(struct mlx5e_rq *rq);
1058
1059 struct mlx5e_sq_param;
1060 int mlx5e_open_xdpsq(struct mlx5e_channel *c, struct mlx5e_params *params,
1061                      struct mlx5e_sq_param *param, struct xsk_buff_pool *xsk_pool,
1062                      struct mlx5e_xdpsq *sq, bool is_redirect);
1063 void mlx5e_close_xdpsq(struct mlx5e_xdpsq *sq);
1064
1065 struct mlx5e_create_cq_param {
1066         struct napi_struct *napi;
1067         struct mlx5e_ch_stats *ch_stats;
1068         int node;
1069         int ix;
1070 };
1071
1072 struct mlx5e_cq_param;
1073 int mlx5e_open_cq(struct mlx5e_priv *priv, struct dim_cq_moder moder,
1074                   struct mlx5e_cq_param *param, struct mlx5e_create_cq_param *ccp,
1075                   struct mlx5e_cq *cq);
1076 void mlx5e_close_cq(struct mlx5e_cq *cq);
1077
1078 int mlx5e_open_locked(struct net_device *netdev);
1079 int mlx5e_close_locked(struct net_device *netdev);
1080
1081 void mlx5e_trigger_napi_icosq(struct mlx5e_channel *c);
1082 void mlx5e_trigger_napi_sched(struct napi_struct *napi);
1083
1084 int mlx5e_open_channels(struct mlx5e_priv *priv,
1085                         struct mlx5e_channels *chs);
1086 void mlx5e_close_channels(struct mlx5e_channels *chs);
1087
1088 /* Function pointer to be used to modify HW or kernel settings while
1089  * switching channels
1090  */
1091 typedef int (*mlx5e_fp_preactivate)(struct mlx5e_priv *priv, void *context);
1092 #define MLX5E_DEFINE_PREACTIVATE_WRAPPER_CTX(fn) \
1093 int fn##_ctx(struct mlx5e_priv *priv, void *context) \
1094 { \
1095         return fn(priv); \
1096 }
1097 int mlx5e_safe_reopen_channels(struct mlx5e_priv *priv);
1098 int mlx5e_safe_switch_params(struct mlx5e_priv *priv,
1099                              struct mlx5e_params *new_params,
1100                              mlx5e_fp_preactivate preactivate,
1101                              void *context, bool reset);
1102 int mlx5e_update_tx_netdev_queues(struct mlx5e_priv *priv);
1103 int mlx5e_num_channels_changed_ctx(struct mlx5e_priv *priv, void *context);
1104 void mlx5e_activate_priv_channels(struct mlx5e_priv *priv);
1105 void mlx5e_deactivate_priv_channels(struct mlx5e_priv *priv);
1106 int mlx5e_ptp_rx_manage_fs_ctx(struct mlx5e_priv *priv, void *ctx);
1107
1108 int mlx5e_modify_rq_state(struct mlx5e_rq *rq, int curr_state, int next_state);
1109 void mlx5e_activate_rq(struct mlx5e_rq *rq);
1110 void mlx5e_deactivate_rq(struct mlx5e_rq *rq);
1111 void mlx5e_activate_icosq(struct mlx5e_icosq *icosq);
1112 void mlx5e_deactivate_icosq(struct mlx5e_icosq *icosq);
1113
1114 int mlx5e_modify_sq(struct mlx5_core_dev *mdev, u32 sqn,
1115                     struct mlx5e_modify_sq_param *p);
1116 int mlx5e_open_txqsq(struct mlx5e_channel *c, u32 tisn, int txq_ix,
1117                      struct mlx5e_params *params, struct mlx5e_sq_param *param,
1118                      struct mlx5e_txqsq *sq, int tc, u16 qos_queue_group_id,
1119                      struct mlx5e_sq_stats *sq_stats);
1120 void mlx5e_activate_txqsq(struct mlx5e_txqsq *sq);
1121 void mlx5e_deactivate_txqsq(struct mlx5e_txqsq *sq);
1122 void mlx5e_free_txqsq(struct mlx5e_txqsq *sq);
1123 void mlx5e_tx_disable_queue(struct netdev_queue *txq);
1124 int mlx5e_alloc_txqsq_db(struct mlx5e_txqsq *sq, int numa);
1125 void mlx5e_free_txqsq_db(struct mlx5e_txqsq *sq);
1126 struct mlx5e_create_sq_param;
1127 int mlx5e_create_sq_rdy(struct mlx5_core_dev *mdev,
1128                         struct mlx5e_sq_param *param,
1129                         struct mlx5e_create_sq_param *csp,
1130                         u16 qos_queue_group_id,
1131                         u32 *sqn);
1132 void mlx5e_tx_err_cqe_work(struct work_struct *recover_work);
1133 void mlx5e_close_txqsq(struct mlx5e_txqsq *sq);
1134
1135 static inline bool mlx5_tx_swp_supported(struct mlx5_core_dev *mdev)
1136 {
1137         return MLX5_CAP_ETH(mdev, swp) &&
1138                 MLX5_CAP_ETH(mdev, swp_csum) && MLX5_CAP_ETH(mdev, swp_lso);
1139 }
1140
1141 extern const struct ethtool_ops mlx5e_ethtool_ops;
1142
1143 int mlx5e_create_mdev_resources(struct mlx5_core_dev *mdev);
1144 void mlx5e_destroy_mdev_resources(struct mlx5_core_dev *mdev);
1145 int mlx5e_refresh_tirs(struct mlx5e_priv *priv, bool enable_uc_lb,
1146                        bool enable_mc_lb);
1147 void mlx5e_mkey_set_relaxed_ordering(struct mlx5_core_dev *mdev, void *mkc);
1148
1149 /* common netdev helpers */
1150 void mlx5e_create_q_counters(struct mlx5e_priv *priv);
1151 void mlx5e_destroy_q_counters(struct mlx5e_priv *priv);
1152 int mlx5e_open_drop_rq(struct mlx5e_priv *priv,
1153                        struct mlx5e_rq *drop_rq);
1154 void mlx5e_close_drop_rq(struct mlx5e_rq *drop_rq);
1155 int mlx5e_init_di_list(struct mlx5e_rq *rq, int wq_sz, int node);
1156 void mlx5e_free_di_list(struct mlx5e_rq *rq);
1157
1158 int mlx5e_create_tis(struct mlx5_core_dev *mdev, void *in, u32 *tisn);
1159 void mlx5e_destroy_tis(struct mlx5_core_dev *mdev, u32 tisn);
1160
1161 int mlx5e_create_tises(struct mlx5e_priv *priv);
1162 void mlx5e_destroy_tises(struct mlx5e_priv *priv);
1163 int mlx5e_update_nic_rx(struct mlx5e_priv *priv);
1164 void mlx5e_update_carrier(struct mlx5e_priv *priv);
1165 int mlx5e_close(struct net_device *netdev);
1166 int mlx5e_open(struct net_device *netdev);
1167
1168 void mlx5e_queue_update_stats(struct mlx5e_priv *priv);
1169
1170 int mlx5e_set_dev_port_mtu(struct mlx5e_priv *priv);
1171 int mlx5e_set_dev_port_mtu_ctx(struct mlx5e_priv *priv, void *context);
1172 int mlx5e_change_mtu(struct net_device *netdev, int new_mtu,
1173                      mlx5e_fp_preactivate preactivate);
1174 void mlx5e_vxlan_set_netdev_info(struct mlx5e_priv *priv);
1175
1176 /* ethtool helpers */
1177 void mlx5e_ethtool_get_drvinfo(struct mlx5e_priv *priv,
1178                                struct ethtool_drvinfo *drvinfo);
1179 void mlx5e_ethtool_get_strings(struct mlx5e_priv *priv,
1180                                uint32_t stringset, uint8_t *data);
1181 int mlx5e_ethtool_get_sset_count(struct mlx5e_priv *priv, int sset);
1182 void mlx5e_ethtool_get_ethtool_stats(struct mlx5e_priv *priv,
1183                                      struct ethtool_stats *stats, u64 *data);
1184 void mlx5e_ethtool_get_ringparam(struct mlx5e_priv *priv,
1185                                  struct ethtool_ringparam *param);
1186 int mlx5e_ethtool_set_ringparam(struct mlx5e_priv *priv,
1187                                 struct ethtool_ringparam *param);
1188 void mlx5e_ethtool_get_channels(struct mlx5e_priv *priv,
1189                                 struct ethtool_channels *ch);
1190 int mlx5e_ethtool_set_channels(struct mlx5e_priv *priv,
1191                                struct ethtool_channels *ch);
1192 int mlx5e_ethtool_get_coalesce(struct mlx5e_priv *priv,
1193                                struct ethtool_coalesce *coal,
1194                                struct kernel_ethtool_coalesce *kernel_coal);
1195 int mlx5e_ethtool_set_coalesce(struct mlx5e_priv *priv,
1196                                struct ethtool_coalesce *coal,
1197                                struct kernel_ethtool_coalesce *kernel_coal,
1198                                struct netlink_ext_ack *extack);
1199 int mlx5e_ethtool_get_link_ksettings(struct mlx5e_priv *priv,
1200                                      struct ethtool_link_ksettings *link_ksettings);
1201 int mlx5e_ethtool_set_link_ksettings(struct mlx5e_priv *priv,
1202                                      const struct ethtool_link_ksettings *link_ksettings);
1203 int mlx5e_get_rxfh(struct net_device *netdev, u32 *indir, u8 *key, u8 *hfunc);
1204 int mlx5e_set_rxfh(struct net_device *dev, const u32 *indir, const u8 *key,
1205                    const u8 hfunc);
1206 int mlx5e_get_rxnfc(struct net_device *dev, struct ethtool_rxnfc *info,
1207                     u32 *rule_locs);
1208 int mlx5e_set_rxnfc(struct net_device *dev, struct ethtool_rxnfc *cmd);
1209 u32 mlx5e_ethtool_get_rxfh_key_size(struct mlx5e_priv *priv);
1210 u32 mlx5e_ethtool_get_rxfh_indir_size(struct mlx5e_priv *priv);
1211 int mlx5e_ethtool_get_ts_info(struct mlx5e_priv *priv,
1212                               struct ethtool_ts_info *info);
1213 int mlx5e_ethtool_flash_device(struct mlx5e_priv *priv,
1214                                struct ethtool_flash *flash);
1215 void mlx5e_ethtool_get_pauseparam(struct mlx5e_priv *priv,
1216                                   struct ethtool_pauseparam *pauseparam);
1217 int mlx5e_ethtool_set_pauseparam(struct mlx5e_priv *priv,
1218                                  struct ethtool_pauseparam *pauseparam);
1219
1220 /* mlx5e generic netdev management API */
1221 static inline bool
1222 mlx5e_tx_mpwqe_supported(struct mlx5_core_dev *mdev)
1223 {
1224         return !is_kdump_kernel() &&
1225                 MLX5_CAP_ETH(mdev, enhanced_multi_pkt_send_wqe);
1226 }
1227
1228 int mlx5e_get_pf_num_tirs(struct mlx5_core_dev *mdev);
1229 int mlx5e_priv_init(struct mlx5e_priv *priv,
1230                     const struct mlx5e_profile *profile,
1231                     struct net_device *netdev,
1232                     struct mlx5_core_dev *mdev);
1233 void mlx5e_priv_cleanup(struct mlx5e_priv *priv);
1234 struct net_device *
1235 mlx5e_create_netdev(struct mlx5_core_dev *mdev, const struct mlx5e_profile *profile);
1236 int mlx5e_attach_netdev(struct mlx5e_priv *priv);
1237 void mlx5e_detach_netdev(struct mlx5e_priv *priv);
1238 void mlx5e_destroy_netdev(struct mlx5e_priv *priv);
1239 int mlx5e_netdev_change_profile(struct mlx5e_priv *priv,
1240                                 const struct mlx5e_profile *new_profile, void *new_ppriv);
1241 void mlx5e_netdev_attach_nic_profile(struct mlx5e_priv *priv);
1242 void mlx5e_set_netdev_mtu_boundaries(struct mlx5e_priv *priv);
1243 void mlx5e_build_nic_params(struct mlx5e_priv *priv, struct mlx5e_xsk *xsk, u16 mtu);
1244 void mlx5e_rx_dim_work(struct work_struct *work);
1245 void mlx5e_tx_dim_work(struct work_struct *work);
1246
1247 netdev_features_t mlx5e_features_check(struct sk_buff *skb,
1248                                        struct net_device *netdev,
1249                                        netdev_features_t features);
1250 int mlx5e_set_features(struct net_device *netdev, netdev_features_t features);
1251 #ifdef CONFIG_MLX5_ESWITCH
1252 int mlx5e_set_vf_mac(struct net_device *dev, int vf, u8 *mac);
1253 int mlx5e_set_vf_rate(struct net_device *dev, int vf, int min_tx_rate, int max_tx_rate);
1254 int mlx5e_get_vf_config(struct net_device *dev, int vf, struct ifla_vf_info *ivi);
1255 int mlx5e_get_vf_stats(struct net_device *dev, int vf, struct ifla_vf_stats *vf_stats);
1256 #endif
1257 #endif /* __MLX5_EN_H__ */