drivers/net/ethernet/mellanox/mlx5/core/en.h

   1 /*
   2  * Copyright (c) 2015-2016, Mellanox Technologies. All rights reserved.
   3  *
   4  * This software is available to you under a choice of one of two
   5  * licenses.  You may choose to be licensed under the terms of the GNU
   6  * General Public License (GPL) Version 2, available from the file
   7  * COPYING in the main directory of this source tree, or the
   8  * OpenIB.org BSD license below:
   9  *
  10  *     Redistribution and use in source and binary forms, with or
  11  *     without modification, are permitted provided that the following
  12  *     conditions are met:
  13  *
  14  *      - Redistributions of source code must retain the above
  15  *        copyright notice, this list of conditions and the following
  16  *        disclaimer.
  17  *
  18  *      - Redistributions in binary form must reproduce the above
  19  *        copyright notice, this list of conditions and the following
  20  *        disclaimer in the documentation and/or other materials
  21  *        provided with the distribution.
  22  *
  23  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND,
  24  * EXPRESS OR IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF
  25  * MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE AND
  26  * NONINFRINGEMENT. IN NO EVENT SHALL THE AUTHORS OR COPYRIGHT HOLDERS
  27  * BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY, WHETHER IN AN
  28  * ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF OR IN
  29  * CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE
  30  * SOFTWARE.
  31  */
  32 #ifndef __MLX5_EN_H__
  33 #define __MLX5_EN_H__
  34
  35 #include <linux/if_vlan.h>
  36 #include <linux/etherdevice.h>
  37 #include <linux/timecounter.h>
  38 #include <linux/net_tstamp.h>
  39 #include <linux/crash_dump.h>
  40 #include <linux/mlx5/driver.h>
  41 #include <linux/mlx5/qp.h>
  42 #include <linux/mlx5/cq.h>
  43 #include <linux/mlx5/port.h>
  44 #include <linux/mlx5/vport.h>
  45 #include <linux/mlx5/transobj.h>
  46 #include <linux/mlx5/fs.h>
  47 #include <linux/rhashtable.h>
  48 #include <net/switchdev.h>
  49 #include <net/xdp.h>
  50 #include <linux/dim.h>
  51 #include <linux/bits.h>
  52 #include "wq.h"
  53 #include "mlx5_core.h"
  54 #include "en_stats.h"
  55 #include "en/dcbnl.h"
  56 #include "en/fs.h"
  57 #include "lib/hv_vhca.h"
  58
  59 extern const struct net_device_ops mlx5e_netdev_ops;
  60 struct page_pool;
  61
  62 #define MLX5E_METADATA_ETHER_TYPE (0x8CE4)
  63 #define MLX5E_METADATA_ETHER_LEN 8
  64
  65 #define MLX5_SET_CFG(p, f, v) MLX5_SET(create_flow_group_in, p, f, v)
  66
  67 #define MLX5E_ETH_HARD_MTU (ETH_HLEN + VLAN_HLEN + ETH_FCS_LEN)
  68
  69 #define MLX5E_HW2SW_MTU(params, hwmtu) ((hwmtu) - ((params)->hard_mtu))
  70 #define MLX5E_SW2HW_MTU(params, swmtu) ((swmtu) + ((params)->hard_mtu))
  71
  72 #define MLX5E_MAX_NUM_TC        8
  73
  74 #define MLX5_RX_HEADROOM NET_SKB_PAD
  75 #define MLX5_SKB_FRAG_SZ(len)   (SKB_DATA_ALIGN(len) +  \
  76                                  SKB_DATA_ALIGN(sizeof(struct skb_shared_info)))
  77
  78 #define MLX5E_RX_MAX_HEAD (256)
  79
  80 #define MLX5_MPWRQ_MIN_LOG_STRIDE_SZ(mdev) \
  81         (6 + MLX5_CAP_GEN(mdev, cache_line_128byte)) /* HW restriction */
  82 #define MLX5_MPWRQ_LOG_STRIDE_SZ(mdev, req) \
  83         max_t(u32, MLX5_MPWRQ_MIN_LOG_STRIDE_SZ(mdev), req)
  84 #define MLX5_MPWRQ_DEF_LOG_STRIDE_SZ(mdev) \
  85         MLX5_MPWRQ_LOG_STRIDE_SZ(mdev, order_base_2(MLX5E_RX_MAX_HEAD))
  86
  87 #define MLX5_MPWRQ_LOG_WQE_SZ                   18
  88 #define MLX5_MPWRQ_WQE_PAGE_ORDER  (MLX5_MPWRQ_LOG_WQE_SZ - PAGE_SHIFT > 0 ? \
  89                                     MLX5_MPWRQ_LOG_WQE_SZ - PAGE_SHIFT : 0)
  90 #define MLX5_MPWRQ_PAGES_PER_WQE                BIT(MLX5_MPWRQ_WQE_PAGE_ORDER)
  91
  92 #define MLX5_MTT_OCTW(npages) (ALIGN(npages, 8) / 2)
  93 #define MLX5E_REQUIRED_WQE_MTTS         (ALIGN(MLX5_MPWRQ_PAGES_PER_WQE, 8))
  94 #define MLX5E_LOG_ALIGNED_MPWQE_PPW     (ilog2(MLX5E_REQUIRED_WQE_MTTS))
  95 #define MLX5E_REQUIRED_MTTS(wqes)       (wqes * MLX5E_REQUIRED_WQE_MTTS)
  96 #define MLX5E_MAX_RQ_NUM_MTTS   \
  97         ((1 << 16) * 2) /* So that MLX5_MTT_OCTW(num_mtts) fits into u16 */
  98 #define MLX5E_ORDER2_MAX_PACKET_MTU (order_base_2(10 * 1024))
  99 #define MLX5E_PARAMS_MAXIMUM_LOG_RQ_SIZE_MPW    \
 100                 (ilog2(MLX5E_MAX_RQ_NUM_MTTS / MLX5E_REQUIRED_WQE_MTTS))
 101 #define MLX5E_LOG_MAX_RQ_NUM_PACKETS_MPW \
 102         (MLX5E_PARAMS_MAXIMUM_LOG_RQ_SIZE_MPW + \
 103          (MLX5_MPWRQ_LOG_WQE_SZ - MLX5E_ORDER2_MAX_PACKET_MTU))
 104
 105 #define MLX5E_MIN_SKB_FRAG_SZ           (MLX5_SKB_FRAG_SZ(MLX5_RX_HEADROOM))
 106 #define MLX5E_LOG_MAX_RX_WQE_BULK       \
 107         (ilog2(PAGE_SIZE / roundup_pow_of_two(MLX5E_MIN_SKB_FRAG_SZ)))
 108
 109 #define MLX5E_PARAMS_MINIMUM_LOG_SQ_SIZE                0x6
 110 #define MLX5E_PARAMS_DEFAULT_LOG_SQ_SIZE                0xa
 111 #define MLX5E_PARAMS_MAXIMUM_LOG_SQ_SIZE                0xd
 112
 113 #define MLX5E_PARAMS_MINIMUM_LOG_RQ_SIZE (1 + MLX5E_LOG_MAX_RX_WQE_BULK)
 114 #define MLX5E_PARAMS_DEFAULT_LOG_RQ_SIZE                0xa
 115 #define MLX5E_PARAMS_MAXIMUM_LOG_RQ_SIZE min_t(u8, 0xd, \
 116                                                MLX5E_LOG_MAX_RQ_NUM_PACKETS_MPW)
 117
 118 #define MLX5E_PARAMS_MINIMUM_LOG_RQ_SIZE_MPW            0x2
 119
 120 #define MLX5E_PARAMS_DEFAULT_LRO_WQE_SZ                 (64 * 1024)
 121 #define MLX5E_DEFAULT_LRO_TIMEOUT                       32
 122 #define MLX5E_LRO_TIMEOUT_ARR_SIZE                      4
 123
 124 #define MLX5E_PARAMS_DEFAULT_RX_CQ_MODERATION_USEC      0x10
 125 #define MLX5E_PARAMS_DEFAULT_RX_CQ_MODERATION_USEC_FROM_CQE 0x3
 126 #define MLX5E_PARAMS_DEFAULT_RX_CQ_MODERATION_PKTS      0x20
 127 #define MLX5E_PARAMS_DEFAULT_TX_CQ_MODERATION_USEC      0x10
 128 #define MLX5E_PARAMS_DEFAULT_TX_CQ_MODERATION_USEC_FROM_CQE 0x10
 129 #define MLX5E_PARAMS_DEFAULT_TX_CQ_MODERATION_PKTS      0x20
 130 #define MLX5E_PARAMS_DEFAULT_MIN_RX_WQES                0x80
 131 #define MLX5E_PARAMS_DEFAULT_MIN_RX_WQES_MPW            0x2
 132
 133 #define MLX5E_LOG_INDIR_RQT_SIZE       0x7
 134 #define MLX5E_INDIR_RQT_SIZE           BIT(MLX5E_LOG_INDIR_RQT_SIZE)
 135 #define MLX5E_MIN_NUM_CHANNELS         0x1
 136 #define MLX5E_MAX_NUM_CHANNELS         MLX5E_INDIR_RQT_SIZE
 137 #define MLX5E_MAX_NUM_SQS              (MLX5E_MAX_NUM_CHANNELS * MLX5E_MAX_NUM_TC)
 138 #define MLX5E_TX_CQ_POLL_BUDGET        128
 139 #define MLX5E_TX_XSK_POLL_BUDGET       64
 140 #define MLX5E_SQ_RECOVER_MIN_INTERVAL  500 /* msecs */
 141
 142 #define MLX5E_UMR_WQE_INLINE_SZ \
 143         (sizeof(struct mlx5e_umr_wqe) + \
 144          ALIGN(MLX5_MPWRQ_PAGES_PER_WQE * sizeof(struct mlx5_mtt), \
 145                MLX5_UMR_MTT_ALIGNMENT))
 146 #define MLX5E_UMR_WQEBBS \
 147         (DIV_ROUND_UP(MLX5E_UMR_WQE_INLINE_SZ, MLX5_SEND_WQE_BB))
 148
 149 #define MLX5E_MSG_LEVEL                 NETIF_MSG_LINK
 150
 151 #define mlx5e_dbg(mlevel, priv, format, ...)                    \
 152 do {                                                            \
 153         if (NETIF_MSG_##mlevel & (priv)->msglevel)              \
 154                 netdev_warn(priv->netdev, format,               \
 155                             ##__VA_ARGS__);                     \
 156 } while (0)
 157
 158 enum mlx5e_rq_group {
 159         MLX5E_RQ_GROUP_REGULAR,
 160         MLX5E_RQ_GROUP_XSK,
 161 #define MLX5E_NUM_RQ_GROUPS(g) (1 + MLX5E_RQ_GROUP_##g)
 162 };
 163
 164 static inline u8 mlx5e_get_num_lag_ports(struct mlx5_core_dev *mdev)
 165 {
 166         if (mlx5_lag_is_lacp_owner(mdev))
 167                 return 1;
 168
 169         return clamp_t(u8, MLX5_CAP_GEN(mdev, num_lag_ports), 1, MLX5_MAX_PORTS);
 170 }
 171
 172 static inline u16 mlx5_min_rx_wqes(int wq_type, u32 wq_size)
 173 {
 174         switch (wq_type) {
 175         case MLX5_WQ_TYPE_LINKED_LIST_STRIDING_RQ:
 176                 return min_t(u16, MLX5E_PARAMS_DEFAULT_MIN_RX_WQES_MPW,
 177                              wq_size / 2);
 178         default:
 179                 return min_t(u16, MLX5E_PARAMS_DEFAULT_MIN_RX_WQES,
 180                              wq_size / 2);
 181         }
 182 }
 183
 184 /* Use this function to get max num channels (rxqs/txqs) only to create netdev */
 185 static inline int mlx5e_get_max_num_channels(struct mlx5_core_dev *mdev)
 186 {
 187         return is_kdump_kernel() ?
 188                 MLX5E_MIN_NUM_CHANNELS :
 189                 min_t(int, mlx5_comp_vectors_count(mdev), MLX5E_MAX_NUM_CHANNELS);
 190 }
 191
 192 struct mlx5e_tx_wqe {
 193         struct mlx5_wqe_ctrl_seg ctrl;
 194         union {
 195                 struct {
 196                         struct mlx5_wqe_eth_seg  eth;
 197                         struct mlx5_wqe_data_seg data[0];
 198                 };
 199                 u8 tls_progress_params_ctx[0];
 200         };
 201 };
 202
 203 struct mlx5e_rx_wqe_ll {
 204         struct mlx5_wqe_srq_next_seg  next;
 205         struct mlx5_wqe_data_seg      data[];
 206 };
 207
 208 struct mlx5e_rx_wqe_cyc {
 209         struct mlx5_wqe_data_seg      data[0];
 210 };
 211
 212 struct mlx5e_umr_wqe {
 213         struct mlx5_wqe_ctrl_seg       ctrl;
 214         struct mlx5_wqe_umr_ctrl_seg   uctrl;
 215         struct mlx5_mkey_seg           mkc;
 216         union {
 217                 struct mlx5_mtt        inline_mtts[0];
 218                 u8                     tls_static_params_ctx[0];
 219         };
 220 };
 221
 222 extern const char mlx5e_self_tests[][ETH_GSTRING_LEN];
 223
 224 enum mlx5e_priv_flag {
 225         MLX5E_PFLAG_RX_CQE_BASED_MODER,
 226         MLX5E_PFLAG_TX_CQE_BASED_MODER,
 227         MLX5E_PFLAG_RX_CQE_COMPRESS,
 228         MLX5E_PFLAG_RX_STRIDING_RQ,
 229         MLX5E_PFLAG_RX_NO_CSUM_COMPLETE,
 230         MLX5E_PFLAG_XDP_TX_MPWQE,
 231         MLX5E_NUM_PFLAGS, /* Keep last */
 232 };
 233
 234 #define MLX5E_SET_PFLAG(params, pflag, enable)                  \
 235         do {                                                    \
 236                 if (enable)                                     \
 237                         (params)->pflags |= BIT(pflag);         \
 238                 else                                            \
 239                         (params)->pflags &= ~(BIT(pflag));      \
 240         } while (0)
 241
 242 #define MLX5E_GET_PFLAG(params, pflag) (!!((params)->pflags & (BIT(pflag))))
 243
 244 struct mlx5e_params {
 245         u8  log_sq_size;
 246         u8  rq_wq_type;
 247         u8  log_rq_mtu_frames;
 248         u16 num_channels;
 249         u8  num_tc;
 250         bool rx_cqe_compress_def;
 251         bool tunneled_offload_en;
 252         struct dim_cq_moder rx_cq_moderation;
 253         struct dim_cq_moder tx_cq_moderation;
 254         bool lro_en;
 255         u8  tx_min_inline_mode;
 256         bool vlan_strip_disable;
 257         bool scatter_fcs_en;
 258         bool rx_dim_enabled;
 259         bool tx_dim_enabled;
 260         u32 lro_timeout;
 261         u32 pflags;
 262         struct bpf_prog *xdp_prog;
 263         struct mlx5e_xsk *xsk;
 264         unsigned int sw_mtu;
 265         int hard_mtu;
 266 };
 267
 268 enum {
 269         MLX5E_RQ_STATE_ENABLED,
 270         MLX5E_RQ_STATE_RECOVERING,
 271         MLX5E_RQ_STATE_AM,
 272         MLX5E_RQ_STATE_NO_CSUM_COMPLETE,
 273         MLX5E_RQ_STATE_CSUM_FULL, /* cqe_csum_full hw bit is set */
 274 };
 275
 276 struct mlx5e_cq {
 277         /* data path - accessed per cqe */
 278         struct mlx5_cqwq           wq;
 279
 280         /* data path - accessed per napi poll */
 281         u16                        event_ctr;
 282         struct napi_struct        *napi;
 283         struct mlx5_core_cq        mcq;
 284         struct mlx5e_channel      *channel;
 285
 286         /* control */
 287         struct mlx5_core_dev      *mdev;
 288         struct mlx5_wq_ctrl        wq_ctrl;
 289 } ____cacheline_aligned_in_smp;
 290
 291 struct mlx5e_cq_decomp {
 292         /* cqe decompression */
 293         struct mlx5_cqe64          title;
 294         struct mlx5_mini_cqe8      mini_arr[MLX5_MINI_CQE_ARRAY_SIZE];
 295         u8                         mini_arr_idx;
 296         u16                        left;
 297         u16                        wqe_counter;
 298 } ____cacheline_aligned_in_smp;
 299
 300 enum mlx5e_dma_map_type {
 301         MLX5E_DMA_MAP_SINGLE,
 302         MLX5E_DMA_MAP_PAGE
 303 };
 304
 305 struct mlx5e_sq_dma {
 306         dma_addr_t              addr;
 307         u32                     size;
 308         enum mlx5e_dma_map_type type;
 309 };
 310
 311 enum {
 312         MLX5E_SQ_STATE_ENABLED,
 313         MLX5E_SQ_STATE_RECOVERING,
 314         MLX5E_SQ_STATE_IPSEC,
 315         MLX5E_SQ_STATE_AM,
 316         MLX5E_SQ_STATE_TLS,
 317         MLX5E_SQ_STATE_VLAN_NEED_L2_INLINE,
 318         MLX5E_SQ_STATE_PENDING_XSK_TX,
 319 };
 320
 321 struct mlx5e_txqsq {
 322         /* data path */
 323
 324         /* dirtied @completion */
 325         u16                        cc;
 326         u32                        dma_fifo_cc;
 327         struct dim                 dim; /* Adaptive Moderation */
 328
 329         /* dirtied @xmit */
 330         u16                        pc ____cacheline_aligned_in_smp;
 331         u32                        dma_fifo_pc;
 332
 333         struct mlx5e_cq            cq;
 334
 335         /* read only */
 336         struct mlx5_wq_cyc         wq;
 337         u32                        dma_fifo_mask;
 338         struct mlx5e_sq_stats     *stats;
 339         struct {
 340                 struct mlx5e_sq_dma       *dma_fifo;
 341                 struct mlx5e_tx_wqe_info  *wqe_info;
 342         } db;
 343         void __iomem              *uar_map;
 344         struct netdev_queue       *txq;
 345         u32                        sqn;
 346         u16                        stop_room;
 347         u8                         min_inline_mode;
 348         struct device             *pdev;
 349         __be32                     mkey_be;
 350         unsigned long              state;
 351         unsigned int               hw_mtu;
 352         struct hwtstamp_config    *tstamp;
 353         struct mlx5_clock         *clock;
 354
 355         /* control path */
 356         struct mlx5_wq_ctrl        wq_ctrl;
 357         struct mlx5e_channel      *channel;
 358         int                        ch_ix;
 359         int                        txq_ix;
 360         u32                        rate_limit;
 361         struct work_struct         recover_work;
 362 } ____cacheline_aligned_in_smp;
 363
 364 struct mlx5e_dma_info {
 365         dma_addr_t addr;
 366         union {
 367                 struct page *page;
 368                 struct xdp_buff *xsk;
 369         };
 370 };
 371
 372 /* XDP packets can be transmitted in different ways. On completion, we need to
 373  * distinguish between them to clean up things in a proper way.
 374  */
 375 enum mlx5e_xdp_xmit_mode {
 376         /* An xdp_frame was transmitted due to either XDP_REDIRECT from another
 377          * device or XDP_TX from an XSK RQ. The frame has to be unmapped and
 378          * returned.
 379          */
 380         MLX5E_XDP_XMIT_MODE_FRAME,
 381
 382         /* The xdp_frame was created in place as a result of XDP_TX from a
 383          * regular RQ. No DMA remapping happened, and the page belongs to us.
 384          */
 385         MLX5E_XDP_XMIT_MODE_PAGE,
 386
 387         /* No xdp_frame was created at all, the transmit happened from a UMEM
 388          * page. The UMEM Completion Ring producer pointer has to be increased.
 389          */
 390         MLX5E_XDP_XMIT_MODE_XSK,
 391 };
 392
 393 struct mlx5e_xdp_info {
 394         enum mlx5e_xdp_xmit_mode mode;
 395         union {
 396                 struct {
 397                         struct xdp_frame *xdpf;
 398                         dma_addr_t dma_addr;
 399                 } frame;
 400                 struct {
 401                         struct mlx5e_rq *rq;
 402                         struct mlx5e_dma_info di;
 403                 } page;
 404         };
 405 };
 406
 407 struct mlx5e_xdp_xmit_data {
 408         dma_addr_t  dma_addr;
 409         void       *data;
 410         u32         len;
 411 };
 412
 413 struct mlx5e_xdp_info_fifo {
 414         struct mlx5e_xdp_info *xi;
 415         u32 *cc;
 416         u32 *pc;
 417         u32 mask;
 418 };
 419
 420 struct mlx5e_xdp_mpwqe {
 421         /* Current MPWQE session */
 422         struct mlx5e_tx_wqe *wqe;
 423         u8                   ds_count;
 424         u8                   pkt_count;
 425         u8                   inline_on;
 426 };
 427
 428 struct mlx5e_xdpsq;
 429 typedef int (*mlx5e_fp_xmit_xdp_frame_check)(struct mlx5e_xdpsq *);
 430 typedef bool (*mlx5e_fp_xmit_xdp_frame)(struct mlx5e_xdpsq *,
 431                                         struct mlx5e_xdp_xmit_data *,
 432                                         struct mlx5e_xdp_info *,
 433                                         int);
 434
 435 struct mlx5e_xdpsq {
 436         /* data path */
 437
 438         /* dirtied @completion */
 439         u32                        xdpi_fifo_cc;
 440         u16                        cc;
 441
 442         /* dirtied @xmit */
 443         u32                        xdpi_fifo_pc ____cacheline_aligned_in_smp;
 444         u16                        pc;
 445         struct mlx5_wqe_ctrl_seg   *doorbell_cseg;
 446         struct mlx5e_xdp_mpwqe     mpwqe;
 447
 448         struct mlx5e_cq            cq;
 449
 450         /* read only */
 451         struct xdp_umem           *umem;
 452         struct mlx5_wq_cyc         wq;
 453         struct mlx5e_xdpsq_stats  *stats;
 454         mlx5e_fp_xmit_xdp_frame_check xmit_xdp_frame_check;
 455         mlx5e_fp_xmit_xdp_frame    xmit_xdp_frame;
 456         struct {
 457                 struct mlx5e_xdp_wqe_info *wqe_info;
 458                 struct mlx5e_xdp_info_fifo xdpi_fifo;
 459         } db;
 460         void __iomem              *uar_map;
 461         u32                        sqn;
 462         struct device             *pdev;
 463         __be32                     mkey_be;
 464         u8                         min_inline_mode;
 465         unsigned long              state;
 466         unsigned int               hw_mtu;
 467
 468         /* control path */
 469         struct mlx5_wq_ctrl        wq_ctrl;
 470         struct mlx5e_channel      *channel;
 471 } ____cacheline_aligned_in_smp;
 472
 473 struct mlx5e_icosq {
 474         /* data path */
 475         u16                        cc;
 476         u16                        pc;
 477
 478         struct mlx5_wqe_ctrl_seg  *doorbell_cseg;
 479         struct mlx5e_cq            cq;
 480
 481         /* write@xmit, read@completion */
 482         struct {
 483                 struct mlx5e_icosq_wqe_info *wqe_info;
 484         } db;
 485
 486         /* read only */
 487         struct mlx5_wq_cyc         wq;
 488         void __iomem              *uar_map;
 489         u32                        sqn;
 490         unsigned long              state;
 491
 492         /* control path */
 493         struct mlx5_wq_ctrl        wq_ctrl;
 494         struct mlx5e_channel      *channel;
 495
 496         struct work_struct         recover_work;
 497 } ____cacheline_aligned_in_smp;
 498
 499 struct mlx5e_wqe_frag_info {
 500         struct mlx5e_dma_info *di;
 501         u32 offset;
 502         bool last_in_page;
 503 };
 504
 505 struct mlx5e_umr_dma_info {
 506         struct mlx5e_dma_info  dma_info[MLX5_MPWRQ_PAGES_PER_WQE];
 507 };
 508
 509 struct mlx5e_mpw_info {
 510         struct mlx5e_umr_dma_info umr;
 511         u16 consumed_strides;
 512         DECLARE_BITMAP(xdp_xmit_bitmap, MLX5_MPWRQ_PAGES_PER_WQE);
 513 };
 514
 515 #define MLX5E_MAX_RX_FRAGS 4
 516
 517 /* a single cache unit is capable to serve one napi call (for non-striding rq)
 518  * or a MPWQE (for striding rq).
 519  */
 520 #define MLX5E_CACHE_UNIT        (MLX5_MPWRQ_PAGES_PER_WQE > NAPI_POLL_WEIGHT ? \
 521                                  MLX5_MPWRQ_PAGES_PER_WQE : NAPI_POLL_WEIGHT)
 522 #define MLX5E_CACHE_SIZE        (4 * roundup_pow_of_two(MLX5E_CACHE_UNIT))
 523 struct mlx5e_page_cache {
 524         u32 head;
 525         u32 tail;
 526         struct mlx5e_dma_info page_cache[MLX5E_CACHE_SIZE];
 527 };
 528
 529 struct mlx5e_rq;
 530 typedef void (*mlx5e_fp_handle_rx_cqe)(struct mlx5e_rq*, struct mlx5_cqe64*);
 531 typedef struct sk_buff *
 532 (*mlx5e_fp_skb_from_cqe_mpwrq)(struct mlx5e_rq *rq, struct mlx5e_mpw_info *wi,
 533                                u16 cqe_bcnt, u32 head_offset, u32 page_idx);
 534 typedef struct sk_buff *
 535 (*mlx5e_fp_skb_from_cqe)(struct mlx5e_rq *rq, struct mlx5_cqe64 *cqe,
 536                          struct mlx5e_wqe_frag_info *wi, u32 cqe_bcnt);
 537 typedef bool (*mlx5e_fp_post_rx_wqes)(struct mlx5e_rq *rq);
 538 typedef void (*mlx5e_fp_dealloc_wqe)(struct mlx5e_rq*, u16);
 539
 540 enum mlx5e_rq_flag {
 541         MLX5E_RQ_FLAG_XDP_XMIT,
 542         MLX5E_RQ_FLAG_XDP_REDIRECT,
 543 };
 544
 545 struct mlx5e_rq_frag_info {
 546         int frag_size;
 547         int frag_stride;
 548 };
 549
 550 struct mlx5e_rq_frags_info {
 551         struct mlx5e_rq_frag_info arr[MLX5E_MAX_RX_FRAGS];
 552         u8 num_frags;
 553         u8 log_num_frags;
 554         u8 wqe_bulk;
 555 };
 556
 557 struct mlx5e_rq {
 558         /* data path */
 559         union {
 560                 struct {
 561                         struct mlx5_wq_cyc          wq;
 562                         struct mlx5e_wqe_frag_info *frags;
 563                         struct mlx5e_dma_info      *di;
 564                         struct mlx5e_rq_frags_info  info;
 565                         mlx5e_fp_skb_from_cqe       skb_from_cqe;
 566                 } wqe;
 567                 struct {
 568                         struct mlx5_wq_ll      wq;
 569                         struct mlx5e_umr_wqe   umr_wqe;
 570                         struct mlx5e_mpw_info *info;
 571                         mlx5e_fp_skb_from_cqe_mpwrq skb_from_cqe_mpwrq;
 572                         u16                    num_strides;
 573                         u16                    actual_wq_head;
 574                         u8                     log_stride_sz;
 575                         u8                     umr_in_progress;
 576                         u8                     umr_last_bulk;
 577                         u8                     umr_completed;
 578                 } mpwqe;
 579         };
 580         struct {
 581                 u16            headroom;
 582                 u32            frame0_sz;
 583                 u8             map_dir;   /* dma map direction */
 584         } buff;
 585
 586         struct mlx5e_channel  *channel;
 587         struct device         *pdev;
 588         struct net_device     *netdev;
 589         struct mlx5e_rq_stats *stats;
 590         struct mlx5e_cq        cq;
 591         struct mlx5e_cq_decomp cqd;
 592         struct mlx5e_page_cache page_cache;
 593         struct hwtstamp_config *tstamp;
 594         struct mlx5_clock      *clock;
 595
 596         mlx5e_fp_handle_rx_cqe handle_rx_cqe;
 597         mlx5e_fp_post_rx_wqes  post_wqes;
 598         mlx5e_fp_dealloc_wqe   dealloc_wqe;
 599
 600         unsigned long          state;
 601         int                    ix;
 602         unsigned int           hw_mtu;
 603
 604         struct dim         dim; /* Dynamic Interrupt Moderation */
 605
 606         /* XDP */
 607         struct bpf_prog       *xdp_prog;
 608         struct mlx5e_xdpsq    *xdpsq;
 609         DECLARE_BITMAP(flags, 8);
 610         struct page_pool      *page_pool;
 611
 612         /* AF_XDP zero-copy */
 613         struct xdp_umem       *umem;
 614
 615         struct work_struct     recover_work;
 616
 617         /* control */
 618         struct mlx5_wq_ctrl    wq_ctrl;
 619         __be32                 mkey_be;
 620         u8                     wq_type;
 621         u32                    rqn;
 622         struct mlx5_core_dev  *mdev;
 623         struct mlx5_core_mkey  umr_mkey;
 624
 625         /* XDP read-mostly */
 626         struct xdp_rxq_info    xdp_rxq;
 627 } ____cacheline_aligned_in_smp;
 628
 629 enum mlx5e_channel_state {
 630         MLX5E_CHANNEL_STATE_XSK,
 631         MLX5E_CHANNEL_NUM_STATES
 632 };
 633
 634 struct mlx5e_channel {
 635         /* data path */
 636         struct mlx5e_rq            rq;
 637         struct mlx5e_xdpsq         rq_xdpsq;
 638         struct mlx5e_txqsq         sq[MLX5E_MAX_NUM_TC];
 639         struct mlx5e_icosq         icosq;   /* internal control operations */
 640         bool                       xdp;
 641         struct napi_struct         napi;
 642         struct device             *pdev;
 643         struct net_device         *netdev;
 644         __be32                     mkey_be;
 645         u8                         num_tc;
 646         u8                         lag_port;
 647
 648         /* XDP_REDIRECT */
 649         struct mlx5e_xdpsq         xdpsq;
 650
 651         /* AF_XDP zero-copy */
 652         struct mlx5e_rq            xskrq;
 653         struct mlx5e_xdpsq         xsksq;
 654
 655         /* Async ICOSQ */
 656         struct mlx5e_icosq         async_icosq;
 657         /* async_icosq can be accessed from any CPU - the spinlock protects it. */
 658         spinlock_t                 async_icosq_lock;
 659
 660         /* data path - accessed per napi poll */
 661         struct irq_desc *irq_desc;
 662         struct mlx5e_ch_stats     *stats;
 663
 664         /* control */
 665         struct mlx5e_priv         *priv;
 666         struct mlx5_core_dev      *mdev;
 667         struct hwtstamp_config    *tstamp;
 668         DECLARE_BITMAP(state, MLX5E_CHANNEL_NUM_STATES);
 669         int                        ix;
 670         int                        cpu;
 671 };
 672
 673 struct mlx5e_channels {
 674         struct mlx5e_channel **c;
 675         unsigned int           num;
 676         struct mlx5e_params    params;
 677 };
 678
 679 struct mlx5e_channel_stats {
 680         struct mlx5e_ch_stats ch;
 681         struct mlx5e_sq_stats sq[MLX5E_MAX_NUM_TC];
 682         struct mlx5e_rq_stats rq;
 683         struct mlx5e_rq_stats xskrq;
 684         struct mlx5e_xdpsq_stats rq_xdpsq;
 685         struct mlx5e_xdpsq_stats xdpsq;
 686         struct mlx5e_xdpsq_stats xsksq;
 687 } ____cacheline_aligned_in_smp;
 688
 689 enum {
 690         MLX5E_STATE_OPENED,
 691         MLX5E_STATE_DESTROYING,
 692         MLX5E_STATE_XDP_TX_ENABLED,
 693         MLX5E_STATE_XDP_ACTIVE,
 694 };
 695
 696 struct mlx5e_rqt {
 697         u32              rqtn;
 698         bool             enabled;
 699 };
 700
 701 struct mlx5e_tir {
 702         u32               tirn;
 703         struct mlx5e_rqt  rqt;
 704         struct list_head  list;
 705 };
 706
 707 enum {
 708         MLX5E_TC_PRIO = 0,
 709         MLX5E_NIC_PRIO
 710 };
 711
 712 struct mlx5e_rss_params {
 713         u32     indirection_rqt[MLX5E_INDIR_RQT_SIZE];
 714         u32     rx_hash_fields[MLX5E_NUM_INDIR_TIRS];
 715         u8      toeplitz_hash_key[40];
 716         u8      hfunc;
 717 };
 718
 719 struct mlx5e_modify_sq_param {
 720         int curr_state;
 721         int next_state;
 722         int rl_update;
 723         int rl_index;
 724 };
 725
 726 #if IS_ENABLED(CONFIG_PCI_HYPERV_INTERFACE)
 727 struct mlx5e_hv_vhca_stats_agent {
 728         struct mlx5_hv_vhca_agent *agent;
 729         struct delayed_work        work;
 730         u16                        delay;
 731         void                      *buf;
 732 };
 733 #endif
 734
 735 struct mlx5e_xsk {
 736         /* UMEMs are stored separately from channels, because we don't want to
 737          * lose them when channels are recreated. The kernel also stores UMEMs,
 738          * but it doesn't distinguish between zero-copy and non-zero-copy UMEMs,
 739          * so rely on our mechanism.
 740          */
 741         struct xdp_umem **umems;
 742         u16 refcnt;
 743         bool ever_used;
 744 };
 745
 746 /* Temporary storage for variables that are allocated when struct mlx5e_priv is
 747  * initialized, and used where we can't allocate them because that functions
 748  * must not fail. Use with care and make sure the same variable is not used
 749  * simultaneously by multiple users.
 750  */
 751 struct mlx5e_scratchpad {
 752         cpumask_var_t cpumask;
 753 };
 754
 755 struct mlx5e_priv {
 756         /* priv data path fields - start */
 757         struct mlx5e_txqsq *txq2sq[MLX5E_MAX_NUM_CHANNELS * MLX5E_MAX_NUM_TC];
 758         int channel_tc2realtxq[MLX5E_MAX_NUM_CHANNELS][MLX5E_MAX_NUM_TC];
 759 #ifdef CONFIG_MLX5_CORE_EN_DCB
 760         struct mlx5e_dcbx_dp       dcbx_dp;
 761 #endif
 762         /* priv data path fields - end */
 763
 764         u32                        msglevel;
 765         unsigned long              state;
 766         struct mutex               state_lock; /* Protects Interface state */
 767         struct mlx5e_rq            drop_rq;
 768
 769         struct mlx5e_channels      channels;
 770         u32                        tisn[MLX5_MAX_PORTS][MLX5E_MAX_NUM_TC];
 771         struct mlx5e_rqt           indir_rqt;
 772         struct mlx5e_tir           indir_tir[MLX5E_NUM_INDIR_TIRS];
 773         struct mlx5e_tir           inner_indir_tir[MLX5E_NUM_INDIR_TIRS];
 774         struct mlx5e_tir           direct_tir[MLX5E_MAX_NUM_CHANNELS];
 775         struct mlx5e_tir           xsk_tir[MLX5E_MAX_NUM_CHANNELS];
 776         struct mlx5e_rss_params    rss_params;
 777         u32                        tx_rates[MLX5E_MAX_NUM_SQS];
 778
 779         struct mlx5e_flow_steering fs;
 780
 781         struct workqueue_struct    *wq;
 782         struct work_struct         update_carrier_work;
 783         struct work_struct         set_rx_mode_work;
 784         struct work_struct         tx_timeout_work;
 785         struct work_struct         update_stats_work;
 786         struct work_struct         monitor_counters_work;
 787         struct mlx5_nb             monitor_counters_nb;
 788
 789         struct mlx5_core_dev      *mdev;
 790         struct net_device         *netdev;
 791         struct mlx5e_stats         stats;
 792         struct mlx5e_channel_stats channel_stats[MLX5E_MAX_NUM_CHANNELS];
 793         u16                        max_nch;
 794         u8                         max_opened_tc;
 795         struct hwtstamp_config     tstamp;
 796         u16                        q_counter;
 797         u16                        drop_rq_q_counter;
 798         struct notifier_block      events_nb;
 799
 800 #ifdef CONFIG_MLX5_CORE_EN_DCB
 801         struct mlx5e_dcbx          dcbx;
 802 #endif
 803
 804         const struct mlx5e_profile *profile;
 805         void                      *ppriv;
 806 #ifdef CONFIG_MLX5_EN_IPSEC
 807         struct mlx5e_ipsec        *ipsec;
 808 #endif
 809 #ifdef CONFIG_MLX5_EN_TLS
 810         struct mlx5e_tls          *tls;
 811 #endif
 812         struct devlink_health_reporter *tx_reporter;
 813         struct devlink_health_reporter *rx_reporter;
 814         struct devlink_port            dl_port;
 815         struct mlx5e_xsk           xsk;
 816 #if IS_ENABLED(CONFIG_PCI_HYPERV_INTERFACE)
 817         struct mlx5e_hv_vhca_stats_agent stats_agent;
 818 #endif
 819         struct mlx5e_scratchpad    scratchpad;
 820 };
 821
 822 struct mlx5e_profile {
 823         int     (*init)(struct mlx5_core_dev *mdev,
 824                         struct net_device *netdev,
 825                         const struct mlx5e_profile *profile, void *ppriv);
 826         void    (*cleanup)(struct mlx5e_priv *priv);
 827         int     (*init_rx)(struct mlx5e_priv *priv);
 828         void    (*cleanup_rx)(struct mlx5e_priv *priv);
 829         int     (*init_tx)(struct mlx5e_priv *priv);
 830         void    (*cleanup_tx)(struct mlx5e_priv *priv);
 831         void    (*enable)(struct mlx5e_priv *priv);
 832         void    (*disable)(struct mlx5e_priv *priv);
 833         int     (*update_rx)(struct mlx5e_priv *priv);
 834         void    (*update_stats)(struct mlx5e_priv *priv);
 835         void    (*update_carrier)(struct mlx5e_priv *priv);
 836         unsigned int (*stats_grps_num)(struct mlx5e_priv *priv);
 837         mlx5e_stats_grp_t *stats_grps;
 838         struct {
 839                 mlx5e_fp_handle_rx_cqe handle_rx_cqe;
 840                 mlx5e_fp_handle_rx_cqe handle_rx_cqe_mpwqe;
 841         } rx_handlers;
 842         int     max_tc;
 843         u8      rq_groups;
 844 };
 845
 846 void mlx5e_build_ptys2ethtool_map(void);
 847
 848 u16 mlx5e_select_queue(struct net_device *dev, struct sk_buff *skb,
 849                        struct net_device *sb_dev);
 850 netdev_tx_t mlx5e_xmit(struct sk_buff *skb, struct net_device *dev);
 851 void mlx5e_sq_xmit(struct mlx5e_txqsq *sq, struct sk_buff *skb,
 852                    struct mlx5e_tx_wqe *wqe, u16 pi, bool xmit_more);
 853
 854 void mlx5e_trigger_irq(struct mlx5e_icosq *sq);
 855 void mlx5e_completion_event(struct mlx5_core_cq *mcq, struct mlx5_eqe *eqe);
 856 void mlx5e_cq_error_event(struct mlx5_core_cq *mcq, enum mlx5_event event);
 857 int mlx5e_napi_poll(struct napi_struct *napi, int budget);
 858 bool mlx5e_poll_tx_cq(struct mlx5e_cq *cq, int napi_budget);
 859 int mlx5e_poll_rx_cq(struct mlx5e_cq *cq, int budget);
 860 void mlx5e_free_txqsq_descs(struct mlx5e_txqsq *sq);
 861
 862 static inline u32 mlx5e_rqwq_get_size(struct mlx5e_rq *rq)
 863 {
 864         switch (rq->wq_type) {
 865         case MLX5_WQ_TYPE_LINKED_LIST_STRIDING_RQ:
 866                 return mlx5_wq_ll_get_size(&rq->mpwqe.wq);
 867         default:
 868                 return mlx5_wq_cyc_get_size(&rq->wqe.wq);
 869         }
 870 }
 871
 872 static inline u32 mlx5e_rqwq_get_cur_sz(struct mlx5e_rq *rq)
 873 {
 874         switch (rq->wq_type) {
 875         case MLX5_WQ_TYPE_LINKED_LIST_STRIDING_RQ:
 876                 return rq->mpwqe.wq.cur_sz;
 877         default:
 878                 return rq->wqe.wq.cur_sz;
 879         }
 880 }
 881
 882 bool mlx5e_check_fragmented_striding_rq_cap(struct mlx5_core_dev *mdev);
 883 bool mlx5e_striding_rq_possible(struct mlx5_core_dev *mdev,
 884                                 struct mlx5e_params *params);
 885
 886 void mlx5e_page_dma_unmap(struct mlx5e_rq *rq, struct mlx5e_dma_info *dma_info);
 887 void mlx5e_page_release_dynamic(struct mlx5e_rq *rq,
 888                                 struct mlx5e_dma_info *dma_info,
 889                                 bool recycle);
 890 void mlx5e_handle_rx_cqe(struct mlx5e_rq *rq, struct mlx5_cqe64 *cqe);
 891 void mlx5e_handle_rx_cqe_mpwrq(struct mlx5e_rq *rq, struct mlx5_cqe64 *cqe);
 892 bool mlx5e_post_rx_wqes(struct mlx5e_rq *rq);
 893 int mlx5e_poll_ico_cq(struct mlx5e_cq *cq);
 894 bool mlx5e_post_rx_mpwqes(struct mlx5e_rq *rq);
 895 void mlx5e_dealloc_rx_wqe(struct mlx5e_rq *rq, u16 ix);
 896 void mlx5e_dealloc_rx_mpwqe(struct mlx5e_rq *rq, u16 ix);
 897 struct sk_buff *
 898 mlx5e_skb_from_cqe_mpwrq_linear(struct mlx5e_rq *rq, struct mlx5e_mpw_info *wi,
 899                                 u16 cqe_bcnt, u32 head_offset, u32 page_idx);
 900 struct sk_buff *
 901 mlx5e_skb_from_cqe_mpwrq_nonlinear(struct mlx5e_rq *rq, struct mlx5e_mpw_info *wi,
 902                                    u16 cqe_bcnt, u32 head_offset, u32 page_idx);
 903 struct sk_buff *
 904 mlx5e_skb_from_cqe_linear(struct mlx5e_rq *rq, struct mlx5_cqe64 *cqe,
 905                           struct mlx5e_wqe_frag_info *wi, u32 cqe_bcnt);
 906 struct sk_buff *
 907 mlx5e_skb_from_cqe_nonlinear(struct mlx5e_rq *rq, struct mlx5_cqe64 *cqe,
 908                              struct mlx5e_wqe_frag_info *wi, u32 cqe_bcnt);
 909
 910 void mlx5e_get_stats(struct net_device *dev, struct rtnl_link_stats64 *stats);
 911 void mlx5e_fold_sw_stats64(struct mlx5e_priv *priv, struct rtnl_link_stats64 *s);
 912
 913 void mlx5e_init_l2_addr(struct mlx5e_priv *priv);
 914 int mlx5e_self_test_num(struct mlx5e_priv *priv);
 915 void mlx5e_self_test(struct net_device *ndev, struct ethtool_test *etest,
 916                      u64 *buf);
 917 void mlx5e_set_rx_mode_work(struct work_struct *work);
 918
 919 int mlx5e_hwstamp_set(struct mlx5e_priv *priv, struct ifreq *ifr);
 920 int mlx5e_hwstamp_get(struct mlx5e_priv *priv, struct ifreq *ifr);
 921 int mlx5e_modify_rx_cqe_compression_locked(struct mlx5e_priv *priv, bool val);
 922
 923 int mlx5e_vlan_rx_add_vid(struct net_device *dev, __always_unused __be16 proto,
 924                           u16 vid);
 925 int mlx5e_vlan_rx_kill_vid(struct net_device *dev, __always_unused __be16 proto,
 926                            u16 vid);
 927 void mlx5e_timestamp_init(struct mlx5e_priv *priv);
 928
 929 struct mlx5e_redirect_rqt_param {
 930         bool is_rss;
 931         union {
 932                 u32 rqn; /* Direct RQN (Non-RSS) */
 933                 struct {
 934                         u8 hfunc;
 935                         struct mlx5e_channels *channels;
 936                 } rss; /* RSS data */
 937         };
 938 };
 939
 940 int mlx5e_redirect_rqt(struct mlx5e_priv *priv, u32 rqtn, int sz,
 941                        struct mlx5e_redirect_rqt_param rrp);
 942 void mlx5e_build_indir_tir_ctx_hash(struct mlx5e_rss_params *rss_params,
 943                                     const struct mlx5e_tirc_config *ttconfig,
 944                                     void *tirc, bool inner);
 945 void mlx5e_modify_tirs_hash(struct mlx5e_priv *priv, void *in);
 946 struct mlx5e_tirc_config mlx5e_tirc_get_default_config(enum mlx5e_traffic_types tt);
 947
 948 struct mlx5e_xsk_param;
 949
 950 struct mlx5e_rq_param;
 951 int mlx5e_open_rq(struct mlx5e_channel *c, struct mlx5e_params *params,
 952                   struct mlx5e_rq_param *param, struct mlx5e_xsk_param *xsk,
 953                   struct xdp_umem *umem, struct mlx5e_rq *rq);
 954 int mlx5e_wait_for_min_rx_wqes(struct mlx5e_rq *rq, int wait_time);
 955 void mlx5e_deactivate_rq(struct mlx5e_rq *rq);
 956 void mlx5e_close_rq(struct mlx5e_rq *rq);
 957
 958 struct mlx5e_sq_param;
 959 int mlx5e_open_icosq(struct mlx5e_channel *c, struct mlx5e_params *params,
 960                      struct mlx5e_sq_param *param, struct mlx5e_icosq *sq);
 961 void mlx5e_close_icosq(struct mlx5e_icosq *sq);
 962 int mlx5e_open_xdpsq(struct mlx5e_channel *c, struct mlx5e_params *params,
 963                      struct mlx5e_sq_param *param, struct xdp_umem *umem,
 964                      struct mlx5e_xdpsq *sq, bool is_redirect);
 965 void mlx5e_close_xdpsq(struct mlx5e_xdpsq *sq);
 966
 967 struct mlx5e_cq_param;
 968 int mlx5e_open_cq(struct mlx5e_channel *c, struct dim_cq_moder moder,
 969                   struct mlx5e_cq_param *param, struct mlx5e_cq *cq);
 970 void mlx5e_close_cq(struct mlx5e_cq *cq);
 971
 972 int mlx5e_open_locked(struct net_device *netdev);
 973 int mlx5e_close_locked(struct net_device *netdev);
 974
 975 int mlx5e_open_channels(struct mlx5e_priv *priv,
 976                         struct mlx5e_channels *chs);
 977 void mlx5e_close_channels(struct mlx5e_channels *chs);
 978
 979 /* Function pointer to be used to modify HW or kernel settings while
 980  * switching channels
 981  */
 982 typedef int (*mlx5e_fp_preactivate)(struct mlx5e_priv *priv, void *context);
 983 #define MLX5E_DEFINE_PREACTIVATE_WRAPPER_CTX(fn) \
 984 int fn##_ctx(struct mlx5e_priv *priv, void *context) \
 985 { \
 986         return fn(priv); \
 987 }
 988 int mlx5e_safe_reopen_channels(struct mlx5e_priv *priv);
 989 int mlx5e_safe_switch_channels(struct mlx5e_priv *priv,
 990                                struct mlx5e_channels *new_chs,
 991                                mlx5e_fp_preactivate preactivate,
 992                                void *context);
 993 int mlx5e_num_channels_changed(struct mlx5e_priv *priv);
 994 int mlx5e_num_channels_changed_ctx(struct mlx5e_priv *priv, void *context);
 995 void mlx5e_activate_priv_channels(struct mlx5e_priv *priv);
 996 void mlx5e_deactivate_priv_channels(struct mlx5e_priv *priv);
 997
 998 void mlx5e_build_default_indir_rqt(u32 *indirection_rqt, int len,
 999                                    int num_channels);
1000
1001 void mlx5e_reset_tx_moderation(struct mlx5e_params *params, u8 cq_period_mode);
1002 void mlx5e_reset_rx_moderation(struct mlx5e_params *params, u8 cq_period_mode);
1003 void mlx5e_set_tx_cq_mode_params(struct mlx5e_params *params, u8 cq_period_mode);
1004 void mlx5e_set_rx_cq_mode_params(struct mlx5e_params *params, u8 cq_period_mode);
1005
1006 void mlx5e_set_rq_type(struct mlx5_core_dev *mdev, struct mlx5e_params *params);
1007 void mlx5e_init_rq_type_params(struct mlx5_core_dev *mdev,
1008                                struct mlx5e_params *params);
1009 int mlx5e_modify_rq_state(struct mlx5e_rq *rq, int curr_state, int next_state);
1010 void mlx5e_activate_rq(struct mlx5e_rq *rq);
1011 void mlx5e_deactivate_rq(struct mlx5e_rq *rq);
1012 void mlx5e_free_rx_descs(struct mlx5e_rq *rq);
1013 void mlx5e_free_rx_in_progress_descs(struct mlx5e_rq *rq);
1014 void mlx5e_activate_icosq(struct mlx5e_icosq *icosq);
1015 void mlx5e_deactivate_icosq(struct mlx5e_icosq *icosq);
1016
1017 int mlx5e_modify_sq(struct mlx5_core_dev *mdev, u32 sqn,
1018                     struct mlx5e_modify_sq_param *p);
1019 void mlx5e_activate_txqsq(struct mlx5e_txqsq *sq);
1020 void mlx5e_tx_disable_queue(struct netdev_queue *txq);
1021
1022 static inline bool mlx5_tx_swp_supported(struct mlx5_core_dev *mdev)
1023 {
1024         return MLX5_CAP_ETH(mdev, swp) &&
1025                 MLX5_CAP_ETH(mdev, swp_csum) && MLX5_CAP_ETH(mdev, swp_lso);
1026 }
1027
1028 extern const struct ethtool_ops mlx5e_ethtool_ops;
1029
1030 int mlx5e_create_tir(struct mlx5_core_dev *mdev, struct mlx5e_tir *tir,
1031                      u32 *in);
1032 void mlx5e_destroy_tir(struct mlx5_core_dev *mdev,
1033                        struct mlx5e_tir *tir);
1034 int mlx5e_create_mdev_resources(struct mlx5_core_dev *mdev);
1035 void mlx5e_destroy_mdev_resources(struct mlx5_core_dev *mdev);
1036 int mlx5e_refresh_tirs(struct mlx5e_priv *priv, bool enable_uc_lb,
1037                        bool enable_mc_lb);
1038
1039 /* common netdev helpers */
1040 void mlx5e_create_q_counters(struct mlx5e_priv *priv);
1041 void mlx5e_destroy_q_counters(struct mlx5e_priv *priv);
1042 int mlx5e_open_drop_rq(struct mlx5e_priv *priv,
1043                        struct mlx5e_rq *drop_rq);
1044 void mlx5e_close_drop_rq(struct mlx5e_rq *drop_rq);
1045
1046 int mlx5e_create_indirect_rqt(struct mlx5e_priv *priv);
1047
1048 int mlx5e_create_indirect_tirs(struct mlx5e_priv *priv, bool inner_ttc);
1049 void mlx5e_destroy_indirect_tirs(struct mlx5e_priv *priv);
1050
1051 int mlx5e_create_direct_rqts(struct mlx5e_priv *priv, struct mlx5e_tir *tirs);
1052 void mlx5e_destroy_direct_rqts(struct mlx5e_priv *priv, struct mlx5e_tir *tirs);
1053 int mlx5e_create_direct_tirs(struct mlx5e_priv *priv, struct mlx5e_tir *tirs);
1054 void mlx5e_destroy_direct_tirs(struct mlx5e_priv *priv, struct mlx5e_tir *tirs);
1055 void mlx5e_destroy_rqt(struct mlx5e_priv *priv, struct mlx5e_rqt *rqt);
1056
1057 int mlx5e_create_tis(struct mlx5_core_dev *mdev, void *in, u32 *tisn);
1058 void mlx5e_destroy_tis(struct mlx5_core_dev *mdev, u32 tisn);
1059
1060 int mlx5e_create_tises(struct mlx5e_priv *priv);
1061 void mlx5e_destroy_tises(struct mlx5e_priv *priv);
1062 int mlx5e_update_nic_rx(struct mlx5e_priv *priv);
1063 void mlx5e_update_carrier(struct mlx5e_priv *priv);
1064 int mlx5e_close(struct net_device *netdev);
1065 int mlx5e_open(struct net_device *netdev);
1066 void mlx5e_update_ndo_stats(struct mlx5e_priv *priv);
1067
1068 void mlx5e_queue_update_stats(struct mlx5e_priv *priv);
1069 int mlx5e_bits_invert(unsigned long a, int size);
1070
1071 int mlx5e_set_dev_port_mtu(struct mlx5e_priv *priv);
1072 int mlx5e_set_dev_port_mtu_ctx(struct mlx5e_priv *priv, void *context);
1073 int mlx5e_change_mtu(struct net_device *netdev, int new_mtu,
1074                      mlx5e_fp_preactivate preactivate);
1075
1076 /* ethtool helpers */
1077 void mlx5e_ethtool_get_drvinfo(struct mlx5e_priv *priv,
1078                                struct ethtool_drvinfo *drvinfo);
1079 void mlx5e_ethtool_get_strings(struct mlx5e_priv *priv,
1080                                uint32_t stringset, uint8_t *data);
1081 int mlx5e_ethtool_get_sset_count(struct mlx5e_priv *priv, int sset);
1082 void mlx5e_ethtool_get_ethtool_stats(struct mlx5e_priv *priv,
1083                                      struct ethtool_stats *stats, u64 *data);
1084 void mlx5e_ethtool_get_ringparam(struct mlx5e_priv *priv,
1085                                  struct ethtool_ringparam *param);
1086 int mlx5e_ethtool_set_ringparam(struct mlx5e_priv *priv,
1087                                 struct ethtool_ringparam *param);
1088 void mlx5e_ethtool_get_channels(struct mlx5e_priv *priv,
1089                                 struct ethtool_channels *ch);
1090 int mlx5e_ethtool_set_channels(struct mlx5e_priv *priv,
1091                                struct ethtool_channels *ch);
1092 int mlx5e_ethtool_get_coalesce(struct mlx5e_priv *priv,
1093                                struct ethtool_coalesce *coal);
1094 int mlx5e_ethtool_set_coalesce(struct mlx5e_priv *priv,
1095                                struct ethtool_coalesce *coal);
1096 int mlx5e_ethtool_get_link_ksettings(struct mlx5e_priv *priv,
1097                                      struct ethtool_link_ksettings *link_ksettings);
1098 int mlx5e_ethtool_set_link_ksettings(struct mlx5e_priv *priv,
1099                                      const struct ethtool_link_ksettings *link_ksettings);
1100 int mlx5e_get_rxfh(struct net_device *netdev, u32 *indir, u8 *key, u8 *hfunc);
1101 int mlx5e_set_rxfh(struct net_device *dev, const u32 *indir, const u8 *key,
1102                    const u8 hfunc);
1103 int mlx5e_get_rxnfc(struct net_device *dev, struct ethtool_rxnfc *info,
1104                     u32 *rule_locs);
1105 int mlx5e_set_rxnfc(struct net_device *dev, struct ethtool_rxnfc *cmd);
1106 u32 mlx5e_ethtool_get_rxfh_key_size(struct mlx5e_priv *priv);
1107 u32 mlx5e_ethtool_get_rxfh_indir_size(struct mlx5e_priv *priv);
1108 int mlx5e_ethtool_get_ts_info(struct mlx5e_priv *priv,
1109                               struct ethtool_ts_info *info);
1110 int mlx5e_ethtool_flash_device(struct mlx5e_priv *priv,
1111                                struct ethtool_flash *flash);
1112 void mlx5e_ethtool_get_pauseparam(struct mlx5e_priv *priv,
1113                                   struct ethtool_pauseparam *pauseparam);
1114 int mlx5e_ethtool_set_pauseparam(struct mlx5e_priv *priv,
1115                                  struct ethtool_pauseparam *pauseparam);
1116
1117 /* mlx5e generic netdev management API */
1118 int mlx5e_netdev_init(struct net_device *netdev,
1119                       struct mlx5e_priv *priv,
1120                       struct mlx5_core_dev *mdev,
1121                       const struct mlx5e_profile *profile,
1122                       void *ppriv);
1123 void mlx5e_netdev_cleanup(struct net_device *netdev, struct mlx5e_priv *priv);
1124 struct net_device*
1125 mlx5e_create_netdev(struct mlx5_core_dev *mdev, const struct mlx5e_profile *profile,
1126                     int nch, void *ppriv);
1127 int mlx5e_attach_netdev(struct mlx5e_priv *priv);
1128 void mlx5e_detach_netdev(struct mlx5e_priv *priv);
1129 void mlx5e_destroy_netdev(struct mlx5e_priv *priv);
1130 void mlx5e_set_netdev_mtu_boundaries(struct mlx5e_priv *priv);
1131 void mlx5e_build_nic_params(struct mlx5e_priv *priv,
1132                             struct mlx5e_xsk *xsk,
1133                             struct mlx5e_rss_params *rss_params,
1134                             struct mlx5e_params *params,
1135                             u16 mtu);
1136 void mlx5e_build_rq_params(struct mlx5_core_dev *mdev,
1137                            struct mlx5e_params *params);
1138 void mlx5e_build_rss_params(struct mlx5e_rss_params *rss_params,
1139                             u16 num_channels);
1140 void mlx5e_rx_dim_work(struct work_struct *work);
1141 void mlx5e_tx_dim_work(struct work_struct *work);
1142
1143 void mlx5e_add_vxlan_port(struct net_device *netdev, struct udp_tunnel_info *ti);
1144 void mlx5e_del_vxlan_port(struct net_device *netdev, struct udp_tunnel_info *ti);
1145 netdev_features_t mlx5e_features_check(struct sk_buff *skb,
1146                                        struct net_device *netdev,
1147                                        netdev_features_t features);
1148 int mlx5e_set_features(struct net_device *netdev, netdev_features_t features);
1149 #ifdef CONFIG_MLX5_ESWITCH
1150 int mlx5e_set_vf_mac(struct net_device *dev, int vf, u8 *mac);
1151 int mlx5e_set_vf_rate(struct net_device *dev, int vf, int min_tx_rate, int max_tx_rate);
1152 int mlx5e_get_vf_config(struct net_device *dev, int vf, struct ifla_vf_info *ivi);
1153 int mlx5e_get_vf_stats(struct net_device *dev, int vf, struct ifla_vf_stats *vf_stats);
1154 #endif
1155 #endif /* __MLX5_EN_H__ */