drivers/net/ethernet/marvell/octeontx2/af/cgx.h

   1 /* SPDX-License-Identifier: GPL-2.0 */
   2 /* Marvell OcteonTx2 CGX driver
   3  *
   4  * Copyright (C) 2018 Marvell.
   5  *
   6  */
   7
   8 #ifndef CGX_H
   9 #define CGX_H
  10
  11 #include "mbox.h"
  12 #include "cgx_fw_if.h"
  13 #include "rpm.h"
  14
  15  /* PCI device IDs */
  16 #define PCI_DEVID_OCTEONTX2_CGX         0xA059
  17
  18 /* PCI BAR nos */
  19 #define PCI_CFG_REG_BAR_NUM             0
  20
  21 #define CGX_ID_MASK                     0xF
  22
  23 /* Registers */
  24 #define CGXX_CMRX_CFG                   0x00
  25 #define CMR_P2X_SEL_MASK                GENMASK_ULL(61, 59)
  26 #define CMR_P2X_SEL_SHIFT               59ULL
  27 #define CMR_P2X_SEL_NIX0                1ULL
  28 #define CMR_P2X_SEL_NIX1                2ULL
  29 #define DATA_PKT_TX_EN                  BIT_ULL(53)
  30 #define DATA_PKT_RX_EN                  BIT_ULL(54)
  31 #define CGX_LMAC_TYPE_SHIFT             40
  32 #define CGX_LMAC_TYPE_MASK              0xF
  33 #define CGXX_CMRX_INT                   0x040
  34 #define FW_CGX_INT                      BIT_ULL(1)
  35 #define CGXX_CMRX_INT_ENA_W1S           0x058
  36 #define CGXX_CMRX_RX_ID_MAP             0x060
  37 #define CGXX_CMRX_RX_STAT0              0x070
  38 #define CGXX_CMRX_RX_LOGL_XON           0x100
  39 #define CGXX_CMRX_RX_LMACS              0x128
  40 #define CGXX_CMRX_RX_DMAC_CTL0          (0x1F8 + mac_ops->csr_offset)
  41 #define CGX_DMAC_CTL0_CAM_ENABLE        BIT_ULL(3)
  42 #define CGX_DMAC_CAM_ACCEPT             BIT_ULL(3)
  43 #define CGX_DMAC_MCAST_MODE_CAM         BIT_ULL(2)
  44 #define CGX_DMAC_MCAST_MODE             BIT_ULL(1)
  45 #define CGX_DMAC_BCAST_MODE             BIT_ULL(0)
  46 #define CGXX_CMRX_RX_DMAC_CAM0          (0x200 + mac_ops->csr_offset)
  47 #define CGX_DMAC_CAM_ADDR_ENABLE        BIT_ULL(48)
  48 #define CGX_DMAC_CAM_ENTRY_LMACID       GENMASK_ULL(50, 49)
  49 #define CGXX_CMRX_RX_DMAC_CAM1          0x400
  50 #define CGX_RX_DMAC_ADR_MASK            GENMASK_ULL(47, 0)
  51 #define CGXX_CMRX_TX_STAT0              0x700
  52 #define CGXX_SCRATCH0_REG               0x1050
  53 #define CGXX_SCRATCH1_REG               0x1058
  54 #define CGX_CONST                       0x2000
  55 #define CGX_CONST_RXFIFO_SIZE           GENMASK_ULL(55, 32)
  56 #define CGX_CONST_MAX_LMACS             GENMASK_ULL(31, 24)
  57 #define CGXX_SPUX_CONTROL1              0x10000
  58 #define CGXX_SPUX_LNX_FEC_CORR_BLOCKS   0x10700
  59 #define CGXX_SPUX_LNX_FEC_UNCORR_BLOCKS 0x10800
  60 #define CGXX_SPUX_RSFEC_CORR            0x10088
  61 #define CGXX_SPUX_RSFEC_UNCORR          0x10090
  62
  63 #define CGXX_SPUX_CONTROL1_LBK          BIT_ULL(14)
  64 #define CGXX_GMP_PCS_MRX_CTL            0x30000
  65 #define CGXX_GMP_PCS_MRX_CTL_LBK        BIT_ULL(14)
  66
  67 #define CGXX_SMUX_RX_FRM_CTL            0x20020
  68 #define CGX_SMUX_RX_FRM_CTL_CTL_BCK     BIT_ULL(3)
  69 #define CGX_SMUX_RX_FRM_CTL_PTP_MODE    BIT_ULL(12)
  70 #define CGXX_GMP_GMI_RXX_FRM_CTL        0x38028
  71 #define CGX_GMP_GMI_RXX_FRM_CTL_CTL_BCK BIT_ULL(3)
  72 #define CGX_GMP_GMI_RXX_FRM_CTL_PTP_MODE BIT_ULL(12)
  73 #define CGXX_SMUX_TX_CTL                0x20178
  74 #define CGXX_SMUX_TX_PAUSE_PKT_TIME     0x20110
  75 #define CGXX_SMUX_TX_PAUSE_PKT_INTERVAL 0x20120
  76 #define CGXX_SMUX_SMAC                        0x20108
  77 #define CGXX_SMUX_CBFC_CTL                    0x20218
  78 #define CGXX_SMUX_CBFC_CTL_RX_EN             BIT_ULL(0)
  79 #define CGXX_SMUX_CBFC_CTL_TX_EN             BIT_ULL(1)
  80 #define CGXX_SMUX_CBFC_CTL_DRP_EN            BIT_ULL(2)
  81 #define CGXX_SMUX_CBFC_CTL_BCK_EN            BIT_ULL(3)
  82 #define CGX_PFC_CLASS_MASK                   GENMASK_ULL(47, 32)
  83 #define CGXX_GMP_GMI_TX_PAUSE_PKT_TIME  0x38230
  84 #define CGXX_GMP_GMI_TX_PAUSE_PKT_INTERVAL      0x38248
  85 #define CGX_SMUX_TX_CTL_L2P_BP_CONV     BIT_ULL(7)
  86 #define CGXX_CMR_RX_OVR_BP              0x130
  87 #define CGX_CMR_RX_OVR_BP_EN(X)         BIT_ULL(((X) + 8))
  88 #define CGX_CMR_RX_OVR_BP_BP(X)         BIT_ULL(((X) + 4))
  89
  90 #define CGX_COMMAND_REG                 CGXX_SCRATCH1_REG
  91 #define CGX_EVENT_REG                   CGXX_SCRATCH0_REG
  92 #define CGX_CMD_TIMEOUT                 5000 /* msecs */
  93 #define DEFAULT_PAUSE_TIME              0x7FF
  94
  95 #define CGX_LMAC_FWI                    0
  96
  97 enum  cgx_nix_stat_type {
  98         NIX_STATS_RX,
  99         NIX_STATS_TX,
 100 };
 101
 102 enum LMAC_TYPE {
 103         LMAC_MODE_SGMII         = 0,
 104         LMAC_MODE_XAUI          = 1,
 105         LMAC_MODE_RXAUI         = 2,
 106         LMAC_MODE_10G_R         = 3,
 107         LMAC_MODE_40G_R         = 4,
 108         LMAC_MODE_QSGMII        = 6,
 109         LMAC_MODE_25G_R         = 7,
 110         LMAC_MODE_50G_R         = 8,
 111         LMAC_MODE_100G_R        = 9,
 112         LMAC_MODE_USXGMII       = 10,
 113         LMAC_MODE_USGMII        = 11,
 114         LMAC_MODE_MAX,
 115 };
 116
 117 struct cgx_link_event {
 118         struct cgx_link_user_info link_uinfo;
 119         u8 cgx_id;
 120         u8 lmac_id;
 121 };
 122
 123 /**
 124  * struct cgx_event_cb
 125  * @notify_link_chg:    callback for link change notification
 126  * @data:       data passed to callback function
 127  */
 128 struct cgx_event_cb {
 129         int (*notify_link_chg)(struct cgx_link_event *event, void *data);
 130         void *data;
 131 };
 132
 133 extern struct pci_driver cgx_driver;
 134
 135 int cgx_get_cgxcnt_max(void);
 136 int cgx_get_cgxid(void *cgxd);
 137 int cgx_get_lmac_cnt(void *cgxd);
 138 void *cgx_get_pdata(int cgx_id);
 139 int cgx_set_pkind(void *cgxd, u8 lmac_id, int pkind);
 140 int cgx_lmac_evh_register(struct cgx_event_cb *cb, void *cgxd, int lmac_id);
 141 int cgx_lmac_evh_unregister(void *cgxd, int lmac_id);
 142 int cgx_get_tx_stats(void *cgxd, int lmac_id, int idx, u64 *tx_stat);
 143 int cgx_get_rx_stats(void *cgxd, int lmac_id, int idx, u64 *rx_stat);
 144 int cgx_lmac_rx_tx_enable(void *cgxd, int lmac_id, bool enable);
 145 int cgx_lmac_tx_enable(void *cgxd, int lmac_id, bool enable);
 146 int cgx_lmac_addr_set(u8 cgx_id, u8 lmac_id, u8 *mac_addr);
 147 int cgx_lmac_addr_reset(u8 cgx_id, u8 lmac_id);
 148 u64 cgx_lmac_addr_get(u8 cgx_id, u8 lmac_id);
 149 int cgx_lmac_addr_add(u8 cgx_id, u8 lmac_id, u8 *mac_addr);
 150 int cgx_lmac_addr_del(u8 cgx_id, u8 lmac_id, u8 index);
 151 int cgx_lmac_addr_max_entries_get(u8 cgx_id, u8 lmac_id);
 152 void cgx_lmac_promisc_config(int cgx_id, int lmac_id, bool enable);
 153 void cgx_lmac_enadis_rx_pause_fwding(void *cgxd, int lmac_id, bool enable);
 154 int cgx_lmac_internal_loopback(void *cgxd, int lmac_id, bool enable);
 155 int cgx_get_link_info(void *cgxd, int lmac_id,
 156                       struct cgx_link_user_info *linfo);
 157 int cgx_lmac_linkup_start(void *cgxd);
 158 int cgx_get_fwdata_base(u64 *base);
 159 int cgx_lmac_get_pause_frm(void *cgxd, int lmac_id,
 160                            u8 *tx_pause, u8 *rx_pause);
 161 int cgx_lmac_set_pause_frm(void *cgxd, int lmac_id,
 162                            u8 tx_pause, u8 rx_pause);
 163 void cgx_lmac_ptp_config(void *cgxd, int lmac_id, bool enable);
 164 u8 cgx_lmac_get_p2x(int cgx_id, int lmac_id);
 165 int cgx_set_fec(u64 fec, int cgx_id, int lmac_id);
 166 int cgx_get_fec_stats(void *cgxd, int lmac_id, struct cgx_fec_stats_rsp *rsp);
 167 int cgx_get_phy_fec_stats(void *cgxd, int lmac_id);
 168 int cgx_set_link_mode(void *cgxd, struct cgx_set_link_mode_args args,
 169                       int cgx_id, int lmac_id);
 170 u64 cgx_features_get(void *cgxd);
 171 struct mac_ops *get_mac_ops(void *cgxd);
 172 int cgx_get_nr_lmacs(void *cgxd);
 173 u8 cgx_get_lmacid(void *cgxd, u8 lmac_index);
 174 unsigned long cgx_get_lmac_bmap(void *cgxd);
 175 void cgx_lmac_write(int cgx_id, int lmac_id, u64 offset, u64 val);
 176 u64 cgx_lmac_read(int cgx_id, int lmac_id, u64 offset);
 177 int cgx_lmac_addr_update(u8 cgx_id, u8 lmac_id, u8 *mac_addr, u8 index);
 178 u64 cgx_read_dmac_ctrl(void *cgxd, int lmac_id);
 179 u64 cgx_read_dmac_entry(void *cgxd, int index);
 180 int cgx_lmac_pfc_config(void *cgxd, int lmac_id, u8 tx_pause, u8 rx_pause,
 181                         u16 pfc_en);
 182 int cgx_lmac_get_pfc_frm_cfg(void *cgxd, int lmac_id, u8 *tx_pause,
 183                              u8 *rx_pause);
 184 int verify_lmac_fc_cfg(void *cgxd, int lmac_id, u8 tx_pause, u8 rx_pause,
 185                        int pfvf_idx);
 186 int cgx_lmac_reset(void *cgxd, int lmac_id, u8 pf_req_flr);
 187 #endif /* CGX_H */