drivers/net/ethernet/intel/ice/ice_adminq_cmd.h

   1 /* SPDX-License-Identifier: GPL-2.0 */
   2 /* Copyright (c) 2018, Intel Corporation. */
   3
   4 #ifndef _ICE_ADMINQ_CMD_H_
   5 #define _ICE_ADMINQ_CMD_H_
   6
   7 /* This header file defines the Admin Queue commands, error codes and
   8  * descriptor format. It is shared between Firmware and Software.
   9  */
  10
  11 #define ICE_MAX_VSI                     768
  12 #define ICE_AQC_TOPO_MAX_LEVEL_NUM      0x9
  13 #define ICE_AQ_SET_MAC_FRAME_SIZE_MAX   9728
  14
  15 struct ice_aqc_generic {
  16         __le32 param0;
  17         __le32 param1;
  18         __le32 addr_high;
  19         __le32 addr_low;
  20 };
  21
  22 /* Get version (direct 0x0001) */
  23 struct ice_aqc_get_ver {
  24         __le32 rom_ver;
  25         __le32 fw_build;
  26         u8 fw_branch;
  27         u8 fw_major;
  28         u8 fw_minor;
  29         u8 fw_patch;
  30         u8 api_branch;
  31         u8 api_major;
  32         u8 api_minor;
  33         u8 api_patch;
  34 };
  35
  36 /* Send driver version (indirect 0x0002) */
  37 struct ice_aqc_driver_ver {
  38         u8 major_ver;
  39         u8 minor_ver;
  40         u8 build_ver;
  41         u8 subbuild_ver;
  42         u8 reserved[4];
  43         __le32 addr_high;
  44         __le32 addr_low;
  45 };
  46
  47 /* Queue Shutdown (direct 0x0003) */
  48 struct ice_aqc_q_shutdown {
  49         u8 driver_unloading;
  50 #define ICE_AQC_DRIVER_UNLOADING        BIT(0)
  51         u8 reserved[15];
  52 };
  53
  54 /* Request resource ownership (direct 0x0008)
  55  * Release resource ownership (direct 0x0009)
  56  */
  57 struct ice_aqc_req_res {
  58         __le16 res_id;
  59 #define ICE_AQC_RES_ID_NVM              1
  60 #define ICE_AQC_RES_ID_SDP              2
  61 #define ICE_AQC_RES_ID_CHNG_LOCK        3
  62 #define ICE_AQC_RES_ID_GLBL_LOCK        4
  63         __le16 access_type;
  64 #define ICE_AQC_RES_ACCESS_READ         1
  65 #define ICE_AQC_RES_ACCESS_WRITE        2
  66
  67         /* Upon successful completion, FW writes this value and driver is
  68          * expected to release resource before timeout. This value is provided
  69          * in milliseconds.
  70          */
  71         __le32 timeout;
  72 #define ICE_AQ_RES_NVM_READ_DFLT_TIMEOUT_MS     3000
  73 #define ICE_AQ_RES_NVM_WRITE_DFLT_TIMEOUT_MS    180000
  74 #define ICE_AQ_RES_CHNG_LOCK_DFLT_TIMEOUT_MS    1000
  75 #define ICE_AQ_RES_GLBL_LOCK_DFLT_TIMEOUT_MS    3000
  76         /* For SDP: pin ID of the SDP */
  77         __le32 res_number;
  78         /* Status is only used for ICE_AQC_RES_ID_GLBL_LOCK */
  79         __le16 status;
  80 #define ICE_AQ_RES_GLBL_SUCCESS         0
  81 #define ICE_AQ_RES_GLBL_IN_PROG         1
  82 #define ICE_AQ_RES_GLBL_DONE            2
  83         u8 reserved[2];
  84 };
  85
  86 /* Get function capabilities (indirect 0x000A)
  87  * Get device capabilities (indirect 0x000B)
  88  */
  89 struct ice_aqc_list_caps {
  90         u8 cmd_flags;
  91         u8 pf_index;
  92         u8 reserved[2];
  93         __le32 count;
  94         __le32 addr_high;
  95         __le32 addr_low;
  96 };
  97
  98 /* Device/Function buffer entry, repeated per reported capability */
  99 struct ice_aqc_list_caps_elem {
 100         __le16 cap;
 101 #define ICE_AQC_CAPS_VALID_FUNCTIONS                    0x0005
 102 #define ICE_AQC_CAPS_SRIOV                              0x0012
 103 #define ICE_AQC_CAPS_VF                                 0x0013
 104 #define ICE_AQC_CAPS_VSI                                0x0017
 105 #define ICE_AQC_CAPS_DCB                                0x0018
 106 #define ICE_AQC_CAPS_RSS                                0x0040
 107 #define ICE_AQC_CAPS_RXQS                               0x0041
 108 #define ICE_AQC_CAPS_TXQS                               0x0042
 109 #define ICE_AQC_CAPS_MSIX                               0x0043
 110 #define ICE_AQC_CAPS_FD                                 0x0045
 111 #define ICE_AQC_CAPS_MAX_MTU                            0x0047
 112
 113         u8 major_ver;
 114         u8 minor_ver;
 115         /* Number of resources described by this capability */
 116         __le32 number;
 117         /* Only meaningful for some types of resources */
 118         __le32 logical_id;
 119         /* Only meaningful for some types of resources */
 120         __le32 phys_id;
 121         __le64 rsvd1;
 122         __le64 rsvd2;
 123 };
 124
 125 /* Manage MAC address, read command - indirect (0x0107)
 126  * This struct is also used for the response
 127  */
 128 struct ice_aqc_manage_mac_read {
 129         __le16 flags; /* Zeroed by device driver */
 130 #define ICE_AQC_MAN_MAC_LAN_ADDR_VALID          BIT(4)
 131 #define ICE_AQC_MAN_MAC_SAN_ADDR_VALID          BIT(5)
 132 #define ICE_AQC_MAN_MAC_PORT_ADDR_VALID         BIT(6)
 133 #define ICE_AQC_MAN_MAC_WOL_ADDR_VALID          BIT(7)
 134 #define ICE_AQC_MAN_MAC_READ_S                  4
 135 #define ICE_AQC_MAN_MAC_READ_M                  (0xF << ICE_AQC_MAN_MAC_READ_S)
 136         u8 rsvd[2];
 137         u8 num_addr; /* Used in response */
 138         u8 rsvd1[3];
 139         __le32 addr_high;
 140         __le32 addr_low;
 141 };
 142
 143 /* Response buffer format for manage MAC read command */
 144 struct ice_aqc_manage_mac_read_resp {
 145         u8 lport_num;
 146         u8 addr_type;
 147 #define ICE_AQC_MAN_MAC_ADDR_TYPE_LAN           0
 148 #define ICE_AQC_MAN_MAC_ADDR_TYPE_WOL           1
 149         u8 mac_addr[ETH_ALEN];
 150 };
 151
 152 /* Manage MAC address, write command - direct (0x0108) */
 153 struct ice_aqc_manage_mac_write {
 154         u8 rsvd;
 155         u8 flags;
 156 #define ICE_AQC_MAN_MAC_WR_MC_MAG_EN            BIT(0)
 157 #define ICE_AQC_MAN_MAC_WR_WOL_LAA_PFR_KEEP     BIT(1)
 158 #define ICE_AQC_MAN_MAC_WR_S            6
 159 #define ICE_AQC_MAN_MAC_WR_M            ICE_M(3, ICE_AQC_MAN_MAC_WR_S)
 160 #define ICE_AQC_MAN_MAC_UPDATE_LAA      0
 161 #define ICE_AQC_MAN_MAC_UPDATE_LAA_WOL  BIT(ICE_AQC_MAN_MAC_WR_S)
 162         /* byte stream in network order */
 163         u8 mac_addr[ETH_ALEN];
 164         __le32 addr_high;
 165         __le32 addr_low;
 166 };
 167
 168 /* Clear PXE Command and response (direct 0x0110) */
 169 struct ice_aqc_clear_pxe {
 170         u8 rx_cnt;
 171 #define ICE_AQC_CLEAR_PXE_RX_CNT                0x2
 172         u8 reserved[15];
 173 };
 174
 175 /* Get switch configuration (0x0200) */
 176 struct ice_aqc_get_sw_cfg {
 177         /* Reserved for command and copy of request flags for response */
 178         __le16 flags;
 179         /* First desc in case of command and next_elem in case of response
 180          * In case of response, if it is not zero, means all the configuration
 181          * was not returned and new command shall be sent with this value in
 182          * the 'first desc' field
 183          */
 184         __le16 element;
 185         /* Reserved for command, only used for response */
 186         __le16 num_elems;
 187         __le16 rsvd;
 188         __le32 addr_high;
 189         __le32 addr_low;
 190 };
 191
 192 /* Each entry in the response buffer is of the following type: */
 193 struct ice_aqc_get_sw_cfg_resp_elem {
 194         /* VSI/Port Number */
 195         __le16 vsi_port_num;
 196 #define ICE_AQC_GET_SW_CONF_RESP_VSI_PORT_NUM_S 0
 197 #define ICE_AQC_GET_SW_CONF_RESP_VSI_PORT_NUM_M \
 198                         (0x3FF << ICE_AQC_GET_SW_CONF_RESP_VSI_PORT_NUM_S)
 199 #define ICE_AQC_GET_SW_CONF_RESP_TYPE_S 14
 200 #define ICE_AQC_GET_SW_CONF_RESP_TYPE_M (0x3 << ICE_AQC_GET_SW_CONF_RESP_TYPE_S)
 201 #define ICE_AQC_GET_SW_CONF_RESP_PHYS_PORT      0
 202 #define ICE_AQC_GET_SW_CONF_RESP_VIRT_PORT      1
 203 #define ICE_AQC_GET_SW_CONF_RESP_VSI            2
 204
 205         /* SWID VSI/Port belongs to */
 206         __le16 swid;
 207
 208         /* Bit 14..0 : PF/VF number VSI belongs to
 209          * Bit 15 : VF indication bit
 210          */
 211         __le16 pf_vf_num;
 212 #define ICE_AQC_GET_SW_CONF_RESP_FUNC_NUM_S     0
 213 #define ICE_AQC_GET_SW_CONF_RESP_FUNC_NUM_M     \
 214                                 (0x7FFF << ICE_AQC_GET_SW_CONF_RESP_FUNC_NUM_S)
 215 #define ICE_AQC_GET_SW_CONF_RESP_IS_VF          BIT(15)
 216 };
 217
 218 /* The response buffer is as follows. Note that the length of the
 219  * elements array varies with the length of the command response.
 220  */
 221 struct ice_aqc_get_sw_cfg_resp {
 222         struct ice_aqc_get_sw_cfg_resp_elem elements[1];
 223 };
 224
 225 /* These resource type defines are used for all switch resource
 226  * commands where a resource type is required, such as:
 227  * Get Resource Allocation command (indirect 0x0204)
 228  * Allocate Resources command (indirect 0x0208)
 229  * Free Resources command (indirect 0x0209)
 230  * Get Allocated Resource Descriptors Command (indirect 0x020A)
 231  */
 232 #define ICE_AQC_RES_TYPE_VSI_LIST_REP                   0x03
 233 #define ICE_AQC_RES_TYPE_VSI_LIST_PRUNE                 0x04
 234 #define ICE_AQC_RES_TYPE_FDIR_COUNTER_BLOCK             0x21
 235 #define ICE_AQC_RES_TYPE_FDIR_GUARANTEED_ENTRIES        0x22
 236 #define ICE_AQC_RES_TYPE_FDIR_SHARED_ENTRIES            0x23
 237 #define ICE_AQC_RES_TYPE_FD_PROF_BLDR_PROFID            0x58
 238 #define ICE_AQC_RES_TYPE_FD_PROF_BLDR_TCAM              0x59
 239 #define ICE_AQC_RES_TYPE_HASH_PROF_BLDR_PROFID          0x60
 240 #define ICE_AQC_RES_TYPE_HASH_PROF_BLDR_TCAM            0x61
 241
 242 #define ICE_AQC_RES_TYPE_FLAG_SCAN_BOTTOM               BIT(12)
 243 #define ICE_AQC_RES_TYPE_FLAG_IGNORE_INDEX              BIT(13)
 244
 245 #define ICE_AQC_RES_TYPE_FLAG_DEDICATED                 0x00
 246
 247 #define ICE_AQC_RES_TYPE_S      0
 248 #define ICE_AQC_RES_TYPE_M      (0x07F << ICE_AQC_RES_TYPE_S)
 249
 250 /* Allocate Resources command (indirect 0x0208)
 251  * Free Resources command (indirect 0x0209)
 252  */
 253 struct ice_aqc_alloc_free_res_cmd {
 254         __le16 num_entries; /* Number of Resource entries */
 255         u8 reserved[6];
 256         __le32 addr_high;
 257         __le32 addr_low;
 258 };
 259
 260 /* Resource descriptor */
 261 struct ice_aqc_res_elem {
 262         union {
 263                 __le16 sw_resp;
 264                 __le16 flu_resp;
 265         } e;
 266 };
 267
 268 /* Buffer for Allocate/Free Resources commands */
 269 struct ice_aqc_alloc_free_res_elem {
 270         __le16 res_type; /* Types defined above cmd 0x0204 */
 271 #define ICE_AQC_RES_TYPE_SHARED_S       7
 272 #define ICE_AQC_RES_TYPE_SHARED_M       (0x1 << ICE_AQC_RES_TYPE_SHARED_S)
 273 #define ICE_AQC_RES_TYPE_VSI_PRUNE_LIST_S       8
 274 #define ICE_AQC_RES_TYPE_VSI_PRUNE_LIST_M       \
 275                                 (0xF << ICE_AQC_RES_TYPE_VSI_PRUNE_LIST_S)
 276         __le16 num_elems;
 277         struct ice_aqc_res_elem elem[1];
 278 };
 279
 280 /* Add VSI (indirect 0x0210)
 281  * Update VSI (indirect 0x0211)
 282  * Get VSI (indirect 0x0212)
 283  * Free VSI (indirect 0x0213)
 284  */
 285 struct ice_aqc_add_get_update_free_vsi {
 286         __le16 vsi_num;
 287 #define ICE_AQ_VSI_NUM_S        0
 288 #define ICE_AQ_VSI_NUM_M        (0x03FF << ICE_AQ_VSI_NUM_S)
 289 #define ICE_AQ_VSI_IS_VALID     BIT(15)
 290         __le16 cmd_flags;
 291 #define ICE_AQ_VSI_KEEP_ALLOC   0x1
 292         u8 vf_id;
 293         u8 reserved;
 294         __le16 vsi_flags;
 295 #define ICE_AQ_VSI_TYPE_S       0
 296 #define ICE_AQ_VSI_TYPE_M       (0x3 << ICE_AQ_VSI_TYPE_S)
 297 #define ICE_AQ_VSI_TYPE_VF      0x0
 298 #define ICE_AQ_VSI_TYPE_VMDQ2   0x1
 299 #define ICE_AQ_VSI_TYPE_PF      0x2
 300 #define ICE_AQ_VSI_TYPE_EMP_MNG 0x3
 301         __le32 addr_high;
 302         __le32 addr_low;
 303 };
 304
 305 /* Response descriptor for:
 306  * Add VSI (indirect 0x0210)
 307  * Update VSI (indirect 0x0211)
 308  * Free VSI (indirect 0x0213)
 309  */
 310 struct ice_aqc_add_update_free_vsi_resp {
 311         __le16 vsi_num;
 312         __le16 ext_status;
 313         __le16 vsi_used;
 314         __le16 vsi_free;
 315         __le32 addr_high;
 316         __le32 addr_low;
 317 };
 318
 319 struct ice_aqc_vsi_props {
 320         __le16 valid_sections;
 321 #define ICE_AQ_VSI_PROP_SW_VALID                BIT(0)
 322 #define ICE_AQ_VSI_PROP_SECURITY_VALID          BIT(1)
 323 #define ICE_AQ_VSI_PROP_VLAN_VALID              BIT(2)
 324 #define ICE_AQ_VSI_PROP_OUTER_TAG_VALID         BIT(3)
 325 #define ICE_AQ_VSI_PROP_INGRESS_UP_VALID        BIT(4)
 326 #define ICE_AQ_VSI_PROP_EGRESS_UP_VALID         BIT(5)
 327 #define ICE_AQ_VSI_PROP_RXQ_MAP_VALID           BIT(6)
 328 #define ICE_AQ_VSI_PROP_Q_OPT_VALID             BIT(7)
 329 #define ICE_AQ_VSI_PROP_OUTER_UP_VALID          BIT(8)
 330 #define ICE_AQ_VSI_PROP_FLOW_DIR_VALID          BIT(11)
 331 #define ICE_AQ_VSI_PROP_PASID_VALID             BIT(12)
 332         /* switch section */
 333         u8 sw_id;
 334         u8 sw_flags;
 335 #define ICE_AQ_VSI_SW_FLAG_ALLOW_LB             BIT(5)
 336 #define ICE_AQ_VSI_SW_FLAG_LOCAL_LB             BIT(6)
 337 #define ICE_AQ_VSI_SW_FLAG_SRC_PRUNE            BIT(7)
 338         u8 sw_flags2;
 339 #define ICE_AQ_VSI_SW_FLAG_RX_PRUNE_EN_S        0
 340 #define ICE_AQ_VSI_SW_FLAG_RX_PRUNE_EN_M        \
 341                                 (0xF << ICE_AQ_VSI_SW_FLAG_RX_PRUNE_EN_S)
 342 #define ICE_AQ_VSI_SW_FLAG_RX_VLAN_PRUNE_ENA    BIT(0)
 343 #define ICE_AQ_VSI_SW_FLAG_LAN_ENA              BIT(4)
 344         u8 veb_stat_id;
 345 #define ICE_AQ_VSI_SW_VEB_STAT_ID_S             0
 346 #define ICE_AQ_VSI_SW_VEB_STAT_ID_M     (0x1F << ICE_AQ_VSI_SW_VEB_STAT_ID_S)
 347 #define ICE_AQ_VSI_SW_VEB_STAT_ID_VALID         BIT(5)
 348         /* security section */
 349         u8 sec_flags;
 350 #define ICE_AQ_VSI_SEC_FLAG_ALLOW_DEST_OVRD     BIT(0)
 351 #define ICE_AQ_VSI_SEC_FLAG_ENA_MAC_ANTI_SPOOF  BIT(2)
 352 #define ICE_AQ_VSI_SEC_TX_PRUNE_ENA_S   4
 353 #define ICE_AQ_VSI_SEC_TX_PRUNE_ENA_M   (0xF << ICE_AQ_VSI_SEC_TX_PRUNE_ENA_S)
 354 #define ICE_AQ_VSI_SEC_TX_VLAN_PRUNE_ENA        BIT(0)
 355         u8 sec_reserved;
 356         /* VLAN section */
 357         __le16 pvid; /* VLANS include priority bits */
 358         u8 pvlan_reserved[2];
 359         u8 vlan_flags;
 360 #define ICE_AQ_VSI_VLAN_MODE_S  0
 361 #define ICE_AQ_VSI_VLAN_MODE_M  (0x3 << ICE_AQ_VSI_VLAN_MODE_S)
 362 #define ICE_AQ_VSI_VLAN_MODE_UNTAGGED   0x1
 363 #define ICE_AQ_VSI_VLAN_MODE_TAGGED     0x2
 364 #define ICE_AQ_VSI_VLAN_MODE_ALL        0x3
 365 #define ICE_AQ_VSI_PVLAN_INSERT_PVID    BIT(2)
 366 #define ICE_AQ_VSI_VLAN_EMOD_S          3
 367 #define ICE_AQ_VSI_VLAN_EMOD_M          (0x3 << ICE_AQ_VSI_VLAN_EMOD_S)
 368 #define ICE_AQ_VSI_VLAN_EMOD_STR_BOTH   (0x0 << ICE_AQ_VSI_VLAN_EMOD_S)
 369 #define ICE_AQ_VSI_VLAN_EMOD_STR_UP     (0x1 << ICE_AQ_VSI_VLAN_EMOD_S)
 370 #define ICE_AQ_VSI_VLAN_EMOD_STR        (0x2 << ICE_AQ_VSI_VLAN_EMOD_S)
 371 #define ICE_AQ_VSI_VLAN_EMOD_NOTHING    (0x3 << ICE_AQ_VSI_VLAN_EMOD_S)
 372         u8 pvlan_reserved2[3];
 373         /* ingress egress up sections */
 374         __le32 ingress_table; /* bitmap, 3 bits per up */
 375 #define ICE_AQ_VSI_UP_TABLE_UP0_S       0
 376 #define ICE_AQ_VSI_UP_TABLE_UP0_M       (0x7 << ICE_AQ_VSI_UP_TABLE_UP0_S)
 377 #define ICE_AQ_VSI_UP_TABLE_UP1_S       3
 378 #define ICE_AQ_VSI_UP_TABLE_UP1_M       (0x7 << ICE_AQ_VSI_UP_TABLE_UP1_S)
 379 #define ICE_AQ_VSI_UP_TABLE_UP2_S       6
 380 #define ICE_AQ_VSI_UP_TABLE_UP2_M       (0x7 << ICE_AQ_VSI_UP_TABLE_UP2_S)
 381 #define ICE_AQ_VSI_UP_TABLE_UP3_S       9
 382 #define ICE_AQ_VSI_UP_TABLE_UP3_M       (0x7 << ICE_AQ_VSI_UP_TABLE_UP3_S)
 383 #define ICE_AQ_VSI_UP_TABLE_UP4_S       12
 384 #define ICE_AQ_VSI_UP_TABLE_UP4_M       (0x7 << ICE_AQ_VSI_UP_TABLE_UP4_S)
 385 #define ICE_AQ_VSI_UP_TABLE_UP5_S       15
 386 #define ICE_AQ_VSI_UP_TABLE_UP5_M       (0x7 << ICE_AQ_VSI_UP_TABLE_UP5_S)
 387 #define ICE_AQ_VSI_UP_TABLE_UP6_S       18
 388 #define ICE_AQ_VSI_UP_TABLE_UP6_M       (0x7 << ICE_AQ_VSI_UP_TABLE_UP6_S)
 389 #define ICE_AQ_VSI_UP_TABLE_UP7_S       21
 390 #define ICE_AQ_VSI_UP_TABLE_UP7_M       (0x7 << ICE_AQ_VSI_UP_TABLE_UP7_S)
 391         __le32 egress_table;   /* same defines as for ingress table */
 392         /* outer tags section */
 393         __le16 outer_tag;
 394         u8 outer_tag_flags;
 395 #define ICE_AQ_VSI_OUTER_TAG_MODE_S     0
 396 #define ICE_AQ_VSI_OUTER_TAG_MODE_M     (0x3 << ICE_AQ_VSI_OUTER_TAG_MODE_S)
 397 #define ICE_AQ_VSI_OUTER_TAG_NOTHING    0x0
 398 #define ICE_AQ_VSI_OUTER_TAG_REMOVE     0x1
 399 #define ICE_AQ_VSI_OUTER_TAG_COPY       0x2
 400 #define ICE_AQ_VSI_OUTER_TAG_TYPE_S     2
 401 #define ICE_AQ_VSI_OUTER_TAG_TYPE_M     (0x3 << ICE_AQ_VSI_OUTER_TAG_TYPE_S)
 402 #define ICE_AQ_VSI_OUTER_TAG_NONE       0x0
 403 #define ICE_AQ_VSI_OUTER_TAG_STAG       0x1
 404 #define ICE_AQ_VSI_OUTER_TAG_VLAN_8100  0x2
 405 #define ICE_AQ_VSI_OUTER_TAG_VLAN_9100  0x3
 406 #define ICE_AQ_VSI_OUTER_TAG_INSERT     BIT(4)
 407 #define ICE_AQ_VSI_OUTER_TAG_ACCEPT_HOST BIT(6)
 408         u8 outer_tag_reserved;
 409         /* queue mapping section */
 410         __le16 mapping_flags;
 411 #define ICE_AQ_VSI_Q_MAP_CONTIG 0x0
 412 #define ICE_AQ_VSI_Q_MAP_NONCONTIG      BIT(0)
 413         __le16 q_mapping[16];
 414 #define ICE_AQ_VSI_Q_S          0
 415 #define ICE_AQ_VSI_Q_M          (0x7FF << ICE_AQ_VSI_Q_S)
 416         __le16 tc_mapping[8];
 417 #define ICE_AQ_VSI_TC_Q_OFFSET_S        0
 418 #define ICE_AQ_VSI_TC_Q_OFFSET_M        (0x7FF << ICE_AQ_VSI_TC_Q_OFFSET_S)
 419 #define ICE_AQ_VSI_TC_Q_NUM_S           11
 420 #define ICE_AQ_VSI_TC_Q_NUM_M           (0xF << ICE_AQ_VSI_TC_Q_NUM_S)
 421         /* queueing option section */
 422         u8 q_opt_rss;
 423 #define ICE_AQ_VSI_Q_OPT_RSS_LUT_S      0
 424 #define ICE_AQ_VSI_Q_OPT_RSS_LUT_M      (0x3 << ICE_AQ_VSI_Q_OPT_RSS_LUT_S)
 425 #define ICE_AQ_VSI_Q_OPT_RSS_LUT_VSI    0x0
 426 #define ICE_AQ_VSI_Q_OPT_RSS_LUT_PF     0x2
 427 #define ICE_AQ_VSI_Q_OPT_RSS_LUT_GBL    0x3
 428 #define ICE_AQ_VSI_Q_OPT_RSS_GBL_LUT_S  2
 429 #define ICE_AQ_VSI_Q_OPT_RSS_GBL_LUT_M  (0xF << ICE_AQ_VSI_Q_OPT_RSS_GBL_LUT_S)
 430 #define ICE_AQ_VSI_Q_OPT_RSS_HASH_S     6
 431 #define ICE_AQ_VSI_Q_OPT_RSS_HASH_M     (0x3 << ICE_AQ_VSI_Q_OPT_RSS_HASH_S)
 432 #define ICE_AQ_VSI_Q_OPT_RSS_TPLZ       (0x0 << ICE_AQ_VSI_Q_OPT_RSS_HASH_S)
 433 #define ICE_AQ_VSI_Q_OPT_RSS_SYM_TPLZ   (0x1 << ICE_AQ_VSI_Q_OPT_RSS_HASH_S)
 434 #define ICE_AQ_VSI_Q_OPT_RSS_XOR        (0x2 << ICE_AQ_VSI_Q_OPT_RSS_HASH_S)
 435 #define ICE_AQ_VSI_Q_OPT_RSS_JHASH      (0x3 << ICE_AQ_VSI_Q_OPT_RSS_HASH_S)
 436         u8 q_opt_tc;
 437 #define ICE_AQ_VSI_Q_OPT_TC_OVR_S       0
 438 #define ICE_AQ_VSI_Q_OPT_TC_OVR_M       (0x1F << ICE_AQ_VSI_Q_OPT_TC_OVR_S)
 439 #define ICE_AQ_VSI_Q_OPT_PROF_TC_OVR    BIT(7)
 440         u8 q_opt_flags;
 441 #define ICE_AQ_VSI_Q_OPT_PE_FLTR_EN     BIT(0)
 442         u8 q_opt_reserved[3];
 443         /* outer up section */
 444         __le32 outer_up_table; /* same structure and defines as ingress tbl */
 445         /* section 10 */
 446         __le16 sect_10_reserved;
 447         /* flow director section */
 448         __le16 fd_options;
 449 #define ICE_AQ_VSI_FD_ENABLE            BIT(0)
 450 #define ICE_AQ_VSI_FD_TX_AUTO_ENABLE    BIT(1)
 451 #define ICE_AQ_VSI_FD_PROG_ENABLE       BIT(3)
 452         __le16 max_fd_fltr_dedicated;
 453         __le16 max_fd_fltr_shared;
 454         __le16 fd_def_q;
 455 #define ICE_AQ_VSI_FD_DEF_Q_S           0
 456 #define ICE_AQ_VSI_FD_DEF_Q_M           (0x7FF << ICE_AQ_VSI_FD_DEF_Q_S)
 457 #define ICE_AQ_VSI_FD_DEF_GRP_S 12
 458 #define ICE_AQ_VSI_FD_DEF_GRP_M (0x7 << ICE_AQ_VSI_FD_DEF_GRP_S)
 459         __le16 fd_report_opt;
 460 #define ICE_AQ_VSI_FD_REPORT_Q_S        0
 461 #define ICE_AQ_VSI_FD_REPORT_Q_M        (0x7FF << ICE_AQ_VSI_FD_REPORT_Q_S)
 462 #define ICE_AQ_VSI_FD_DEF_PRIORITY_S    12
 463 #define ICE_AQ_VSI_FD_DEF_PRIORITY_M    (0x7 << ICE_AQ_VSI_FD_DEF_PRIORITY_S)
 464 #define ICE_AQ_VSI_FD_DEF_DROP          BIT(15)
 465         /* PASID section */
 466         __le32 pasid_id;
 467 #define ICE_AQ_VSI_PASID_ID_S           0
 468 #define ICE_AQ_VSI_PASID_ID_M           (0xFFFFF << ICE_AQ_VSI_PASID_ID_S)
 469 #define ICE_AQ_VSI_PASID_ID_VALID       BIT(31)
 470         u8 reserved[24];
 471 };
 472
 473 #define ICE_MAX_NUM_RECIPES 64
 474
 475 /* Add/Update/Remove/Get switch rules (indirect 0x02A0, 0x02A1, 0x02A2, 0x02A3)
 476  */
 477 struct ice_aqc_sw_rules {
 478         /* ops: add switch rules, referring the number of rules.
 479          * ops: update switch rules, referring the number of filters
 480          * ops: remove switch rules, referring the entry index.
 481          * ops: get switch rules, referring to the number of filters.
 482          */
 483         __le16 num_rules_fltr_entry_index;
 484         u8 reserved[6];
 485         __le32 addr_high;
 486         __le32 addr_low;
 487 };
 488
 489 /* Add/Update/Get/Remove lookup Rx/Tx command/response entry
 490  * This structures describes the lookup rules and associated actions. "index"
 491  * is returned as part of a response to a successful Add command, and can be
 492  * used to identify the rule for Update/Get/Remove commands.
 493  */
 494 struct ice_sw_rule_lkup_rx_tx {
 495         __le16 recipe_id;
 496 #define ICE_SW_RECIPE_LOGICAL_PORT_FWD          10
 497         /* Source port for LOOKUP_RX and source VSI in case of LOOKUP_TX */
 498         __le16 src;
 499         __le32 act;
 500
 501         /* Bit 0:1 - Action type */
 502 #define ICE_SINGLE_ACT_TYPE_S   0x00
 503 #define ICE_SINGLE_ACT_TYPE_M   (0x3 << ICE_SINGLE_ACT_TYPE_S)
 504
 505         /* Bit 2 - Loop back enable
 506          * Bit 3 - LAN enable
 507          */
 508 #define ICE_SINGLE_ACT_LB_ENABLE        BIT(2)
 509 #define ICE_SINGLE_ACT_LAN_ENABLE       BIT(3)
 510
 511         /* Action type = 0 - Forward to VSI or VSI list */
 512 #define ICE_SINGLE_ACT_VSI_FORWARDING   0x0
 513
 514 #define ICE_SINGLE_ACT_VSI_ID_S         4
 515 #define ICE_SINGLE_ACT_VSI_ID_M         (0x3FF << ICE_SINGLE_ACT_VSI_ID_S)
 516 #define ICE_SINGLE_ACT_VSI_LIST_ID_S    4
 517 #define ICE_SINGLE_ACT_VSI_LIST_ID_M    (0x3FF << ICE_SINGLE_ACT_VSI_LIST_ID_S)
 518         /* This bit needs to be set if action is forward to VSI list */
 519 #define ICE_SINGLE_ACT_VSI_LIST         BIT(14)
 520 #define ICE_SINGLE_ACT_VALID_BIT        BIT(17)
 521 #define ICE_SINGLE_ACT_DROP             BIT(18)
 522
 523         /* Action type = 1 - Forward to Queue of Queue group */
 524 #define ICE_SINGLE_ACT_TO_Q             0x1
 525 #define ICE_SINGLE_ACT_Q_INDEX_S        4
 526 #define ICE_SINGLE_ACT_Q_INDEX_M        (0x7FF << ICE_SINGLE_ACT_Q_INDEX_S)
 527 #define ICE_SINGLE_ACT_Q_REGION_S       15
 528 #define ICE_SINGLE_ACT_Q_REGION_M       (0x7 << ICE_SINGLE_ACT_Q_REGION_S)
 529 #define ICE_SINGLE_ACT_Q_PRIORITY       BIT(18)
 530
 531         /* Action type = 2 - Prune */
 532 #define ICE_SINGLE_ACT_PRUNE            0x2
 533 #define ICE_SINGLE_ACT_EGRESS           BIT(15)
 534 #define ICE_SINGLE_ACT_INGRESS          BIT(16)
 535 #define ICE_SINGLE_ACT_PRUNET           BIT(17)
 536         /* Bit 18 should be set to 0 for this action */
 537
 538         /* Action type = 2 - Pointer */
 539 #define ICE_SINGLE_ACT_PTR              0x2
 540 #define ICE_SINGLE_ACT_PTR_VAL_S        4
 541 #define ICE_SINGLE_ACT_PTR_VAL_M        (0x1FFF << ICE_SINGLE_ACT_PTR_VAL_S)
 542         /* Bit 18 should be set to 1 */
 543 #define ICE_SINGLE_ACT_PTR_BIT          BIT(18)
 544
 545         /* Action type = 3 - Other actions. Last two bits
 546          * are other action identifier
 547          */
 548 #define ICE_SINGLE_ACT_OTHER_ACTS               0x3
 549 #define ICE_SINGLE_OTHER_ACT_IDENTIFIER_S       17
 550 #define ICE_SINGLE_OTHER_ACT_IDENTIFIER_M       \
 551                                 (0x3 << ICE_SINGLE_OTHER_ACT_IDENTIFIER_S)
 552
 553         /* Bit 17:18 - Defines other actions */
 554         /* Other action = 0 - Mirror VSI */
 555 #define ICE_SINGLE_OTHER_ACT_MIRROR             0
 556 #define ICE_SINGLE_ACT_MIRROR_VSI_ID_S  4
 557 #define ICE_SINGLE_ACT_MIRROR_VSI_ID_M  \
 558                                 (0x3FF << ICE_SINGLE_ACT_MIRROR_VSI_ID_S)
 559
 560         /* Other action = 3 - Set Stat count */
 561 #define ICE_SINGLE_OTHER_ACT_STAT_COUNT         3
 562 #define ICE_SINGLE_ACT_STAT_COUNT_INDEX_S       4
 563 #define ICE_SINGLE_ACT_STAT_COUNT_INDEX_M       \
 564                                 (0x7F << ICE_SINGLE_ACT_STAT_COUNT_INDEX_S)
 565
 566         __le16 index; /* The index of the rule in the lookup table */
 567         /* Length and values of the header to be matched per recipe or
 568          * lookup-type
 569          */
 570         __le16 hdr_len;
 571         u8 hdr[1];
 572 } __packed;
 573
 574 /* Add/Update/Remove large action command/response entry
 575  * "index" is returned as part of a response to a successful Add command, and
 576  * can be used to identify the action for Update/Get/Remove commands.
 577  */
 578 struct ice_sw_rule_lg_act {
 579         __le16 index; /* Index in large action table */
 580         __le16 size;
 581         __le32 act[1]; /* array of size for actions */
 582         /* Max number of large actions */
 583 #define ICE_MAX_LG_ACT  4
 584         /* Bit 0:1 - Action type */
 585 #define ICE_LG_ACT_TYPE_S       0
 586 #define ICE_LG_ACT_TYPE_M       (0x7 << ICE_LG_ACT_TYPE_S)
 587
 588         /* Action type = 0 - Forward to VSI or VSI list */
 589 #define ICE_LG_ACT_VSI_FORWARDING       0
 590 #define ICE_LG_ACT_VSI_ID_S             3
 591 #define ICE_LG_ACT_VSI_ID_M             (0x3FF << ICE_LG_ACT_VSI_ID_S)
 592 #define ICE_LG_ACT_VSI_LIST_ID_S        3
 593 #define ICE_LG_ACT_VSI_LIST_ID_M        (0x3FF << ICE_LG_ACT_VSI_LIST_ID_S)
 594         /* This bit needs to be set if action is forward to VSI list */
 595 #define ICE_LG_ACT_VSI_LIST             BIT(13)
 596
 597 #define ICE_LG_ACT_VALID_BIT            BIT(16)
 598
 599         /* Action type = 1 - Forward to Queue of Queue group */
 600 #define ICE_LG_ACT_TO_Q                 0x1
 601 #define ICE_LG_ACT_Q_INDEX_S            3
 602 #define ICE_LG_ACT_Q_INDEX_M            (0x7FF << ICE_LG_ACT_Q_INDEX_S)
 603 #define ICE_LG_ACT_Q_REGION_S           14
 604 #define ICE_LG_ACT_Q_REGION_M           (0x7 << ICE_LG_ACT_Q_REGION_S)
 605 #define ICE_LG_ACT_Q_PRIORITY_SET       BIT(17)
 606
 607         /* Action type = 2 - Prune */
 608 #define ICE_LG_ACT_PRUNE                0x2
 609 #define ICE_LG_ACT_EGRESS               BIT(14)
 610 #define ICE_LG_ACT_INGRESS              BIT(15)
 611 #define ICE_LG_ACT_PRUNET               BIT(16)
 612
 613         /* Action type = 3 - Mirror VSI */
 614 #define ICE_LG_OTHER_ACT_MIRROR         0x3
 615 #define ICE_LG_ACT_MIRROR_VSI_ID_S      3
 616 #define ICE_LG_ACT_MIRROR_VSI_ID_M      (0x3FF << ICE_LG_ACT_MIRROR_VSI_ID_S)
 617
 618         /* Action type = 5 - Generic Value */
 619 #define ICE_LG_ACT_GENERIC              0x5
 620 #define ICE_LG_ACT_GENERIC_VALUE_S      3
 621 #define ICE_LG_ACT_GENERIC_VALUE_M      (0xFFFF << ICE_LG_ACT_GENERIC_VALUE_S)
 622 #define ICE_LG_ACT_GENERIC_OFFSET_S     19
 623 #define ICE_LG_ACT_GENERIC_OFFSET_M     (0x7 << ICE_LG_ACT_GENERIC_OFFSET_S)
 624 #define ICE_LG_ACT_GENERIC_PRIORITY_S   22
 625 #define ICE_LG_ACT_GENERIC_PRIORITY_M   (0x7 << ICE_LG_ACT_GENERIC_PRIORITY_S)
 626 #define ICE_LG_ACT_GENERIC_OFF_RX_DESC_PROF_IDX 7
 627
 628         /* Action = 7 - Set Stat count */
 629 #define ICE_LG_ACT_STAT_COUNT           0x7
 630 #define ICE_LG_ACT_STAT_COUNT_S         3
 631 #define ICE_LG_ACT_STAT_COUNT_M         (0x7F << ICE_LG_ACT_STAT_COUNT_S)
 632 };
 633
 634 /* Add/Update/Remove VSI list command/response entry
 635  * "index" is returned as part of a response to a successful Add command, and
 636  * can be used to identify the VSI list for Update/Get/Remove commands.
 637  */
 638 struct ice_sw_rule_vsi_list {
 639         __le16 index; /* Index of VSI/Prune list */
 640         __le16 number_vsi;
 641         __le16 vsi[1]; /* Array of number_vsi VSI numbers */
 642 };
 643
 644 /* Query VSI list command/response entry */
 645 struct ice_sw_rule_vsi_list_query {
 646         __le16 index;
 647         DECLARE_BITMAP(vsi_list, ICE_MAX_VSI);
 648 } __packed;
 649
 650 /* Add switch rule response:
 651  * Content of return buffer is same as the input buffer. The status field and
 652  * LUT index are updated as part of the response
 653  */
 654 struct ice_aqc_sw_rules_elem {
 655         __le16 type; /* Switch rule type, one of T_... */
 656 #define ICE_AQC_SW_RULES_T_LKUP_RX              0x0
 657 #define ICE_AQC_SW_RULES_T_LKUP_TX              0x1
 658 #define ICE_AQC_SW_RULES_T_LG_ACT               0x2
 659 #define ICE_AQC_SW_RULES_T_VSI_LIST_SET         0x3
 660 #define ICE_AQC_SW_RULES_T_VSI_LIST_CLEAR       0x4
 661 #define ICE_AQC_SW_RULES_T_PRUNE_LIST_SET       0x5
 662 #define ICE_AQC_SW_RULES_T_PRUNE_LIST_CLEAR     0x6
 663         __le16 status;
 664         union {
 665                 struct ice_sw_rule_lkup_rx_tx lkup_tx_rx;
 666                 struct ice_sw_rule_lg_act lg_act;
 667                 struct ice_sw_rule_vsi_list vsi_list;
 668                 struct ice_sw_rule_vsi_list_query vsi_list_query;
 669         } __packed pdata;
 670 };
 671
 672 /* Get Default Topology (indirect 0x0400) */
 673 struct ice_aqc_get_topo {
 674         u8 port_num;
 675         u8 num_branches;
 676         __le16 reserved1;
 677         __le32 reserved2;
 678         __le32 addr_high;
 679         __le32 addr_low;
 680 };
 681
 682 /* Update TSE (indirect 0x0403)
 683  * Get TSE (indirect 0x0404)
 684  * Add TSE (indirect 0x0401)
 685  * Delete TSE (indirect 0x040F)
 686  * Move TSE (indirect 0x0408)
 687  * Suspend Nodes (indirect 0x0409)
 688  * Resume Nodes (indirect 0x040A)
 689  */
 690 struct ice_aqc_sched_elem_cmd {
 691         __le16 num_elem_req;    /* Used by commands */
 692         __le16 num_elem_resp;   /* Used by responses */
 693         __le32 reserved;
 694         __le32 addr_high;
 695         __le32 addr_low;
 696 };
 697
 698 /* This is the buffer for:
 699  * Suspend Nodes (indirect 0x0409)
 700  * Resume Nodes (indirect 0x040A)
 701  */
 702 struct ice_aqc_suspend_resume_elem {
 703         __le32 teid[1];
 704 };
 705
 706 struct ice_aqc_elem_info_bw {
 707         __le16 bw_profile_idx;
 708         __le16 bw_alloc;
 709 };
 710
 711 struct ice_aqc_txsched_elem {
 712         u8 elem_type; /* Special field, reserved for some aq calls */
 713 #define ICE_AQC_ELEM_TYPE_UNDEFINED             0x0
 714 #define ICE_AQC_ELEM_TYPE_ROOT_PORT             0x1
 715 #define ICE_AQC_ELEM_TYPE_TC                    0x2
 716 #define ICE_AQC_ELEM_TYPE_SE_GENERIC            0x3
 717 #define ICE_AQC_ELEM_TYPE_ENTRY_POINT           0x4
 718 #define ICE_AQC_ELEM_TYPE_LEAF                  0x5
 719 #define ICE_AQC_ELEM_TYPE_SE_PADDED             0x6
 720         u8 valid_sections;
 721 #define ICE_AQC_ELEM_VALID_GENERIC              BIT(0)
 722 #define ICE_AQC_ELEM_VALID_CIR                  BIT(1)
 723 #define ICE_AQC_ELEM_VALID_EIR                  BIT(2)
 724 #define ICE_AQC_ELEM_VALID_SHARED               BIT(3)
 725         u8 generic;
 726 #define ICE_AQC_ELEM_GENERIC_MODE_M             0x1
 727 #define ICE_AQC_ELEM_GENERIC_PRIO_S             0x1
 728 #define ICE_AQC_ELEM_GENERIC_PRIO_M     (0x7 << ICE_AQC_ELEM_GENERIC_PRIO_S)
 729 #define ICE_AQC_ELEM_GENERIC_SP_S               0x4
 730 #define ICE_AQC_ELEM_GENERIC_SP_M       (0x1 << ICE_AQC_ELEM_GENERIC_SP_S)
 731 #define ICE_AQC_ELEM_GENERIC_ADJUST_VAL_S       0x5
 732 #define ICE_AQC_ELEM_GENERIC_ADJUST_VAL_M       \
 733         (0x3 << ICE_AQC_ELEM_GENERIC_ADJUST_VAL_S)
 734         u8 flags; /* Special field, reserved for some aq calls */
 735 #define ICE_AQC_ELEM_FLAG_SUSPEND_M             0x1
 736         struct ice_aqc_elem_info_bw cir_bw;
 737         struct ice_aqc_elem_info_bw eir_bw;
 738         __le16 srl_id;
 739         __le16 reserved2;
 740 };
 741
 742 struct ice_aqc_txsched_elem_data {
 743         __le32 parent_teid;
 744         __le32 node_teid;
 745         struct ice_aqc_txsched_elem data;
 746 };
 747
 748 struct ice_aqc_txsched_topo_grp_info_hdr {
 749         __le32 parent_teid;
 750         __le16 num_elems;
 751         __le16 reserved2;
 752 };
 753
 754 struct ice_aqc_add_elem {
 755         struct ice_aqc_txsched_topo_grp_info_hdr hdr;
 756         struct ice_aqc_txsched_elem_data generic[1];
 757 };
 758
 759 struct ice_aqc_conf_elem {
 760         struct ice_aqc_txsched_elem_data generic[1];
 761 };
 762
 763 struct ice_aqc_get_elem {
 764         struct ice_aqc_txsched_elem_data generic[1];
 765 };
 766
 767 struct ice_aqc_get_topo_elem {
 768         struct ice_aqc_txsched_topo_grp_info_hdr hdr;
 769         struct ice_aqc_txsched_elem_data
 770                 generic[ICE_AQC_TOPO_MAX_LEVEL_NUM];
 771 };
 772
 773 struct ice_aqc_delete_elem {
 774         struct ice_aqc_txsched_topo_grp_info_hdr hdr;
 775         __le32 teid[1];
 776 };
 777
 778 /* Query Port ETS (indirect 0x040E)
 779  *
 780  * This indirect command is used to query port TC node configuration.
 781  */
 782 struct ice_aqc_query_port_ets {
 783         __le32 port_teid;
 784         __le32 reserved;
 785         __le32 addr_high;
 786         __le32 addr_low;
 787 };
 788
 789 struct ice_aqc_port_ets_elem {
 790         u8 tc_valid_bits;
 791         u8 reserved[3];
 792         /* 3 bits for UP per TC 0-7, 4th byte reserved */
 793         __le32 up2tc;
 794         u8 tc_bw_share[8];
 795         __le32 port_eir_prof_id;
 796         __le32 port_cir_prof_id;
 797         /* 3 bits per Node priority to TC 0-7, 4th byte reserved */
 798         __le32 tc_node_prio;
 799 #define ICE_TC_NODE_PRIO_S      0x4
 800         u8 reserved1[4];
 801         __le32 tc_node_teid[8]; /* Used for response, reserved in command */
 802 };
 803
 804 /* Rate limiting profile for
 805  * Add RL profile (indirect 0x0410)
 806  * Query RL profile (indirect 0x0411)
 807  * Remove RL profile (indirect 0x0415)
 808  * These indirect commands acts on single or multiple
 809  * RL profiles with specified data.
 810  */
 811 struct ice_aqc_rl_profile {
 812         __le16 num_profiles;
 813         __le16 num_processed; /* Only for response. Reserved in Command. */
 814         u8 reserved[4];
 815         __le32 addr_high;
 816         __le32 addr_low;
 817 };
 818
 819 struct ice_aqc_rl_profile_elem {
 820         u8 level;
 821         u8 flags;
 822 #define ICE_AQC_RL_PROFILE_TYPE_S       0x0
 823 #define ICE_AQC_RL_PROFILE_TYPE_M       (0x3 << ICE_AQC_RL_PROFILE_TYPE_S)
 824 #define ICE_AQC_RL_PROFILE_TYPE_CIR     0
 825 #define ICE_AQC_RL_PROFILE_TYPE_EIR     1
 826 #define ICE_AQC_RL_PROFILE_TYPE_SRL     2
 827 /* The following flag is used for Query RL Profile Data */
 828 #define ICE_AQC_RL_PROFILE_INVAL_S      0x7
 829 #define ICE_AQC_RL_PROFILE_INVAL_M      (0x1 << ICE_AQC_RL_PROFILE_INVAL_S)
 830
 831         __le16 profile_id;
 832         __le16 max_burst_size;
 833         __le16 rl_multiply;
 834         __le16 wake_up_calc;
 835         __le16 rl_encode;
 836 };
 837
 838 struct ice_aqc_rl_profile_generic_elem {
 839         struct ice_aqc_rl_profile_elem generic[1];
 840 };
 841
 842 /* Query Scheduler Resource Allocation (indirect 0x0412)
 843  * This indirect command retrieves the scheduler resources allocated by
 844  * EMP Firmware to the given PF.
 845  */
 846 struct ice_aqc_query_txsched_res {
 847         u8 reserved[8];
 848         __le32 addr_high;
 849         __le32 addr_low;
 850 };
 851
 852 struct ice_aqc_generic_sched_props {
 853         __le16 phys_levels;
 854         __le16 logical_levels;
 855         u8 flattening_bitmap;
 856         u8 max_device_cgds;
 857         u8 max_pf_cgds;
 858         u8 rsvd0;
 859         __le16 rdma_qsets;
 860         u8 rsvd1[22];
 861 };
 862
 863 struct ice_aqc_layer_props {
 864         u8 logical_layer;
 865         u8 chunk_size;
 866         __le16 max_device_nodes;
 867         __le16 max_pf_nodes;
 868         u8 rsvd0[4];
 869         __le16 max_sibl_grp_sz;
 870         __le16 max_cir_rl_profiles;
 871         __le16 max_eir_rl_profiles;
 872         __le16 max_srl_profiles;
 873         u8 rsvd1[14];
 874 };
 875
 876 struct ice_aqc_query_txsched_res_resp {
 877         struct ice_aqc_generic_sched_props sched_props;
 878         struct ice_aqc_layer_props layer_props[ICE_AQC_TOPO_MAX_LEVEL_NUM];
 879 };
 880
 881 /* Get PHY capabilities (indirect 0x0600) */
 882 struct ice_aqc_get_phy_caps {
 883         u8 lport_num;
 884         u8 reserved;
 885         __le16 param0;
 886         /* 18.0 - Report qualified modules */
 887 #define ICE_AQC_GET_PHY_RQM             BIT(0)
 888         /* 18.1 - 18.2 : Report mode
 889          * 00b - Report NVM capabilities
 890          * 01b - Report topology capabilities
 891          * 10b - Report SW configured
 892          */
 893 #define ICE_AQC_REPORT_MODE_S           1
 894 #define ICE_AQC_REPORT_MODE_M           (3 << ICE_AQC_REPORT_MODE_S)
 895 #define ICE_AQC_REPORT_NVM_CAP          0
 896 #define ICE_AQC_REPORT_TOPO_CAP         BIT(1)
 897 #define ICE_AQC_REPORT_SW_CFG           BIT(2)
 898         __le32 reserved1;
 899         __le32 addr_high;
 900         __le32 addr_low;
 901 };
 902
 903 /* This is #define of PHY type (Extended):
 904  * The first set of defines is for phy_type_low.
 905  */
 906 #define ICE_PHY_TYPE_LOW_100BASE_TX             BIT_ULL(0)
 907 #define ICE_PHY_TYPE_LOW_100M_SGMII             BIT_ULL(1)
 908 #define ICE_PHY_TYPE_LOW_1000BASE_T             BIT_ULL(2)
 909 #define ICE_PHY_TYPE_LOW_1000BASE_SX            BIT_ULL(3)
 910 #define ICE_PHY_TYPE_LOW_1000BASE_LX            BIT_ULL(4)
 911 #define ICE_PHY_TYPE_LOW_1000BASE_KX            BIT_ULL(5)
 912 #define ICE_PHY_TYPE_LOW_1G_SGMII               BIT_ULL(6)
 913 #define ICE_PHY_TYPE_LOW_2500BASE_T             BIT_ULL(7)
 914 #define ICE_PHY_TYPE_LOW_2500BASE_X             BIT_ULL(8)
 915 #define ICE_PHY_TYPE_LOW_2500BASE_KX            BIT_ULL(9)
 916 #define ICE_PHY_TYPE_LOW_5GBASE_T               BIT_ULL(10)
 917 #define ICE_PHY_TYPE_LOW_5GBASE_KR              BIT_ULL(11)
 918 #define ICE_PHY_TYPE_LOW_10GBASE_T              BIT_ULL(12)
 919 #define ICE_PHY_TYPE_LOW_10G_SFI_DA             BIT_ULL(13)
 920 #define ICE_PHY_TYPE_LOW_10GBASE_SR             BIT_ULL(14)
 921 #define ICE_PHY_TYPE_LOW_10GBASE_LR             BIT_ULL(15)
 922 #define ICE_PHY_TYPE_LOW_10GBASE_KR_CR1         BIT_ULL(16)
 923 #define ICE_PHY_TYPE_LOW_10G_SFI_AOC_ACC        BIT_ULL(17)
 924 #define ICE_PHY_TYPE_LOW_10G_SFI_C2C            BIT_ULL(18)
 925 #define ICE_PHY_TYPE_LOW_25GBASE_T              BIT_ULL(19)
 926 #define ICE_PHY_TYPE_LOW_25GBASE_CR             BIT_ULL(20)
 927 #define ICE_PHY_TYPE_LOW_25GBASE_CR_S           BIT_ULL(21)
 928 #define ICE_PHY_TYPE_LOW_25GBASE_CR1            BIT_ULL(22)
 929 #define ICE_PHY_TYPE_LOW_25GBASE_SR             BIT_ULL(23)
 930 #define ICE_PHY_TYPE_LOW_25GBASE_LR             BIT_ULL(24)
 931 #define ICE_PHY_TYPE_LOW_25GBASE_KR             BIT_ULL(25)
 932 #define ICE_PHY_TYPE_LOW_25GBASE_KR_S           BIT_ULL(26)
 933 #define ICE_PHY_TYPE_LOW_25GBASE_KR1            BIT_ULL(27)
 934 #define ICE_PHY_TYPE_LOW_25G_AUI_AOC_ACC        BIT_ULL(28)
 935 #define ICE_PHY_TYPE_LOW_25G_AUI_C2C            BIT_ULL(29)
 936 #define ICE_PHY_TYPE_LOW_40GBASE_CR4            BIT_ULL(30)
 937 #define ICE_PHY_TYPE_LOW_40GBASE_SR4            BIT_ULL(31)
 938 #define ICE_PHY_TYPE_LOW_40GBASE_LR4            BIT_ULL(32)
 939 #define ICE_PHY_TYPE_LOW_40GBASE_KR4            BIT_ULL(33)
 940 #define ICE_PHY_TYPE_LOW_40G_XLAUI_AOC_ACC      BIT_ULL(34)
 941 #define ICE_PHY_TYPE_LOW_40G_XLAUI              BIT_ULL(35)
 942 #define ICE_PHY_TYPE_LOW_50GBASE_CR2            BIT_ULL(36)
 943 #define ICE_PHY_TYPE_LOW_50GBASE_SR2            BIT_ULL(37)
 944 #define ICE_PHY_TYPE_LOW_50GBASE_LR2            BIT_ULL(38)
 945 #define ICE_PHY_TYPE_LOW_50GBASE_KR2            BIT_ULL(39)
 946 #define ICE_PHY_TYPE_LOW_50G_LAUI2_AOC_ACC      BIT_ULL(40)
 947 #define ICE_PHY_TYPE_LOW_50G_LAUI2              BIT_ULL(41)
 948 #define ICE_PHY_TYPE_LOW_50G_AUI2_AOC_ACC       BIT_ULL(42)
 949 #define ICE_PHY_TYPE_LOW_50G_AUI2               BIT_ULL(43)
 950 #define ICE_PHY_TYPE_LOW_50GBASE_CP             BIT_ULL(44)
 951 #define ICE_PHY_TYPE_LOW_50GBASE_SR             BIT_ULL(45)
 952 #define ICE_PHY_TYPE_LOW_50GBASE_FR             BIT_ULL(46)
 953 #define ICE_PHY_TYPE_LOW_50GBASE_LR             BIT_ULL(47)
 954 #define ICE_PHY_TYPE_LOW_50GBASE_KR_PAM4        BIT_ULL(48)
 955 #define ICE_PHY_TYPE_LOW_50G_AUI1_AOC_ACC       BIT_ULL(49)
 956 #define ICE_PHY_TYPE_LOW_50G_AUI1               BIT_ULL(50)
 957 #define ICE_PHY_TYPE_LOW_100GBASE_CR4           BIT_ULL(51)
 958 #define ICE_PHY_TYPE_LOW_100GBASE_SR4           BIT_ULL(52)
 959 #define ICE_PHY_TYPE_LOW_100GBASE_LR4           BIT_ULL(53)
 960 #define ICE_PHY_TYPE_LOW_100GBASE_KR4           BIT_ULL(54)
 961 #define ICE_PHY_TYPE_LOW_100G_CAUI4_AOC_ACC     BIT_ULL(55)
 962 #define ICE_PHY_TYPE_LOW_100G_CAUI4             BIT_ULL(56)
 963 #define ICE_PHY_TYPE_LOW_100G_AUI4_AOC_ACC      BIT_ULL(57)
 964 #define ICE_PHY_TYPE_LOW_100G_AUI4              BIT_ULL(58)
 965 #define ICE_PHY_TYPE_LOW_100GBASE_CR_PAM4       BIT_ULL(59)
 966 #define ICE_PHY_TYPE_LOW_100GBASE_KR_PAM4       BIT_ULL(60)
 967 #define ICE_PHY_TYPE_LOW_100GBASE_CP2           BIT_ULL(61)
 968 #define ICE_PHY_TYPE_LOW_100GBASE_SR2           BIT_ULL(62)
 969 #define ICE_PHY_TYPE_LOW_100GBASE_DR            BIT_ULL(63)
 970 #define ICE_PHY_TYPE_LOW_MAX_INDEX              63
 971 /* The second set of defines is for phy_type_high. */
 972 #define ICE_PHY_TYPE_HIGH_100GBASE_KR2_PAM4     BIT_ULL(0)
 973 #define ICE_PHY_TYPE_HIGH_100G_CAUI2_AOC_ACC    BIT_ULL(1)
 974 #define ICE_PHY_TYPE_HIGH_100G_CAUI2            BIT_ULL(2)
 975 #define ICE_PHY_TYPE_HIGH_100G_AUI2_AOC_ACC     BIT_ULL(3)
 976 #define ICE_PHY_TYPE_HIGH_100G_AUI2             BIT_ULL(4)
 977 #define ICE_PHY_TYPE_HIGH_MAX_INDEX             5
 978
 979 struct ice_aqc_get_phy_caps_data {
 980         __le64 phy_type_low; /* Use values from ICE_PHY_TYPE_LOW_* */
 981         __le64 phy_type_high; /* Use values from ICE_PHY_TYPE_HIGH_* */
 982         u8 caps;
 983 #define ICE_AQC_PHY_EN_TX_LINK_PAUSE                    BIT(0)
 984 #define ICE_AQC_PHY_EN_RX_LINK_PAUSE                    BIT(1)
 985 #define ICE_AQC_PHY_LOW_POWER_MODE                      BIT(2)
 986 #define ICE_AQC_PHY_EN_LINK                             BIT(3)
 987 #define ICE_AQC_PHY_AN_MODE                             BIT(4)
 988 #define ICE_AQC_GET_PHY_EN_MOD_QUAL                     BIT(5)
 989 #define ICE_AQC_PHY_EN_AUTO_FEC                         BIT(7)
 990 #define ICE_AQC_PHY_CAPS_MASK                           ICE_M(0xff, 0)
 991         u8 low_power_ctrl;
 992 #define ICE_AQC_PHY_EN_D3COLD_LOW_POWER_AUTONEG         BIT(0)
 993         __le16 eee_cap;
 994 #define ICE_AQC_PHY_EEE_EN_100BASE_TX                   BIT(0)
 995 #define ICE_AQC_PHY_EEE_EN_1000BASE_T                   BIT(1)
 996 #define ICE_AQC_PHY_EEE_EN_10GBASE_T                    BIT(2)
 997 #define ICE_AQC_PHY_EEE_EN_1000BASE_KX                  BIT(3)
 998 #define ICE_AQC_PHY_EEE_EN_10GBASE_KR                   BIT(4)
 999 #define ICE_AQC_PHY_EEE_EN_25GBASE_KR                   BIT(5)
1000 #define ICE_AQC_PHY_EEE_EN_40GBASE_KR4                  BIT(6)
1001         __le16 eeer_value;
1002         u8 phy_id_oui[4]; /* PHY/Module ID connected on the port */
1003         u8 phy_fw_ver[8];
1004         u8 link_fec_options;
1005 #define ICE_AQC_PHY_FEC_10G_KR_40G_KR4_EN               BIT(0)
1006 #define ICE_AQC_PHY_FEC_10G_KR_40G_KR4_REQ              BIT(1)
1007 #define ICE_AQC_PHY_FEC_25G_RS_528_REQ                  BIT(2)
1008 #define ICE_AQC_PHY_FEC_25G_KR_REQ                      BIT(3)
1009 #define ICE_AQC_PHY_FEC_25G_RS_544_REQ                  BIT(4)
1010 #define ICE_AQC_PHY_FEC_25G_RS_CLAUSE91_EN              BIT(6)
1011 #define ICE_AQC_PHY_FEC_25G_KR_CLAUSE74_EN              BIT(7)
1012 #define ICE_AQC_PHY_FEC_MASK                            ICE_M(0xdf, 0)
1013         u8 rsvd1;       /* Byte 35 reserved */
1014         u8 extended_compliance_code;
1015 #define ICE_MODULE_TYPE_TOTAL_BYTE                      3
1016         u8 module_type[ICE_MODULE_TYPE_TOTAL_BYTE];
1017 #define ICE_AQC_MOD_TYPE_BYTE0_SFP_PLUS                 0xA0
1018 #define ICE_AQC_MOD_TYPE_BYTE0_QSFP_PLUS                0x80
1019 #define ICE_AQC_MOD_TYPE_BYTE1_SFP_PLUS_CU_PASSIVE      BIT(0)
1020 #define ICE_AQC_MOD_TYPE_BYTE1_SFP_PLUS_CU_ACTIVE       BIT(1)
1021 #define ICE_AQC_MOD_TYPE_BYTE1_10G_BASE_SR              BIT(4)
1022 #define ICE_AQC_MOD_TYPE_BYTE1_10G_BASE_LR              BIT(5)
1023 #define ICE_AQC_MOD_TYPE_BYTE1_10G_BASE_LRM             BIT(6)
1024 #define ICE_AQC_MOD_TYPE_BYTE1_10G_BASE_ER              BIT(7)
1025 #define ICE_AQC_MOD_TYPE_BYTE2_SFP_PLUS                 0xA0
1026 #define ICE_AQC_MOD_TYPE_BYTE2_QSFP_PLUS                0x86
1027         u8 qualified_module_count;
1028         u8 rsvd2[7];    /* Bytes 47:41 reserved */
1029 #define ICE_AQC_QUAL_MOD_COUNT_MAX                      16
1030         struct {
1031                 u8 v_oui[3];
1032                 u8 rsvd3;
1033                 u8 v_part[16];
1034                 __le32 v_rev;
1035                 __le64 rsvd4;
1036         } qual_modules[ICE_AQC_QUAL_MOD_COUNT_MAX];
1037 };
1038
1039 /* Set PHY capabilities (direct 0x0601)
1040  * NOTE: This command must be followed by setup link and restart auto-neg
1041  */
1042 struct ice_aqc_set_phy_cfg {
1043         u8 lport_num;
1044         u8 reserved[7];
1045         __le32 addr_high;
1046         __le32 addr_low;
1047 };
1048
1049 /* Set PHY config command data structure */
1050 struct ice_aqc_set_phy_cfg_data {
1051         __le64 phy_type_low; /* Use values from ICE_PHY_TYPE_LOW_* */
1052         __le64 phy_type_high; /* Use values from ICE_PHY_TYPE_HIGH_* */
1053         u8 caps;
1054 #define ICE_AQ_PHY_ENA_VALID_MASK       ICE_M(0xef, 0)
1055 #define ICE_AQ_PHY_ENA_TX_PAUSE_ABILITY BIT(0)
1056 #define ICE_AQ_PHY_ENA_RX_PAUSE_ABILITY BIT(1)
1057 #define ICE_AQ_PHY_ENA_LOW_POWER        BIT(2)
1058 #define ICE_AQ_PHY_ENA_LINK             BIT(3)
1059 #define ICE_AQ_PHY_ENA_AUTO_LINK_UPDT   BIT(5)
1060 #define ICE_AQ_PHY_ENA_LESM             BIT(6)
1061 #define ICE_AQ_PHY_ENA_AUTO_FEC         BIT(7)
1062         u8 low_power_ctrl;
1063         __le16 eee_cap; /* Value from ice_aqc_get_phy_caps */
1064         __le16 eeer_value;
1065         u8 link_fec_opt; /* Use defines from ice_aqc_get_phy_caps */
1066         u8 rsvd1;
1067 };
1068
1069 /* Set MAC Config command data structure (direct 0x0603) */
1070 struct ice_aqc_set_mac_cfg {
1071         __le16 max_frame_size;
1072         u8 params;
1073 #define ICE_AQ_SET_MAC_PACE_S           3
1074 #define ICE_AQ_SET_MAC_PACE_M           (0xF << ICE_AQ_SET_MAC_PACE_S)
1075 #define ICE_AQ_SET_MAC_PACE_TYPE_M      BIT(7)
1076 #define ICE_AQ_SET_MAC_PACE_TYPE_RATE   0
1077 #define ICE_AQ_SET_MAC_PACE_TYPE_FIXED  ICE_AQ_SET_MAC_PACE_TYPE_M
1078         u8 tx_tmr_priority;
1079         __le16 tx_tmr_value;
1080         __le16 fc_refresh_threshold;
1081         u8 drop_opts;
1082 #define ICE_AQ_SET_MAC_AUTO_DROP_MASK           BIT(0)
1083 #define ICE_AQ_SET_MAC_AUTO_DROP_NONE           0
1084 #define ICE_AQ_SET_MAC_AUTO_DROP_BLOCKING_PKTS  BIT(0)
1085         u8 reserved[7];
1086 };
1087
1088 /* Restart AN command data structure (direct 0x0605)
1089  * Also used for response, with only the lport_num field present.
1090  */
1091 struct ice_aqc_restart_an {
1092         u8 lport_num;
1093         u8 reserved;
1094         u8 cmd_flags;
1095 #define ICE_AQC_RESTART_AN_LINK_RESTART BIT(1)
1096 #define ICE_AQC_RESTART_AN_LINK_ENABLE  BIT(2)
1097         u8 reserved2[13];
1098 };
1099
1100 /* Get link status (indirect 0x0607), also used for Link Status Event */
1101 struct ice_aqc_get_link_status {
1102         u8 lport_num;
1103         u8 reserved;
1104         __le16 cmd_flags;
1105 #define ICE_AQ_LSE_M                    0x3
1106 #define ICE_AQ_LSE_NOP                  0x0
1107 #define ICE_AQ_LSE_DIS                  0x2
1108 #define ICE_AQ_LSE_ENA                  0x3
1109         /* only response uses this flag */
1110 #define ICE_AQ_LSE_IS_ENABLED           0x1
1111         __le32 reserved2;
1112         __le32 addr_high;
1113         __le32 addr_low;
1114 };
1115
1116 /* Get link status response data structure, also used for Link Status Event */
1117 struct ice_aqc_get_link_status_data {
1118         u8 topo_media_conflict;
1119 #define ICE_AQ_LINK_TOPO_CONFLICT       BIT(0)
1120 #define ICE_AQ_LINK_MEDIA_CONFLICT      BIT(1)
1121 #define ICE_AQ_LINK_TOPO_CORRUPT        BIT(2)
1122 #define ICE_AQ_LINK_TOPO_UNREACH_PRT    BIT(4)
1123 #define ICE_AQ_LINK_TOPO_UNDRUTIL_PRT   BIT(5)
1124 #define ICE_AQ_LINK_TOPO_UNDRUTIL_MEDIA BIT(6)
1125 #define ICE_AQ_LINK_TOPO_UNSUPP_MEDIA   BIT(7)
1126         u8 reserved1;
1127         u8 link_info;
1128 #define ICE_AQ_LINK_UP                  BIT(0)  /* Link Status */
1129 #define ICE_AQ_LINK_FAULT               BIT(1)
1130 #define ICE_AQ_LINK_FAULT_TX            BIT(2)
1131 #define ICE_AQ_LINK_FAULT_RX            BIT(3)
1132 #define ICE_AQ_LINK_FAULT_REMOTE        BIT(4)
1133 #define ICE_AQ_LINK_UP_PORT             BIT(5)  /* External Port Link Status */
1134 #define ICE_AQ_MEDIA_AVAILABLE          BIT(6)
1135 #define ICE_AQ_SIGNAL_DETECT            BIT(7)
1136         u8 an_info;
1137 #define ICE_AQ_AN_COMPLETED             BIT(0)
1138 #define ICE_AQ_LP_AN_ABILITY            BIT(1)
1139 #define ICE_AQ_PD_FAULT                 BIT(2)  /* Parallel Detection Fault */
1140 #define ICE_AQ_FEC_EN                   BIT(3)
1141 #define ICE_AQ_PHY_LOW_POWER            BIT(4)  /* Low Power State */
1142 #define ICE_AQ_LINK_PAUSE_TX            BIT(5)
1143 #define ICE_AQ_LINK_PAUSE_RX            BIT(6)
1144 #define ICE_AQ_QUALIFIED_MODULE         BIT(7)
1145         u8 ext_info;
1146 #define ICE_AQ_LINK_PHY_TEMP_ALARM      BIT(0)
1147 #define ICE_AQ_LINK_EXCESSIVE_ERRORS    BIT(1)  /* Excessive Link Errors */
1148         /* Port Tx Suspended */
1149 #define ICE_AQ_LINK_TX_S                2
1150 #define ICE_AQ_LINK_TX_M                (0x03 << ICE_AQ_LINK_TX_S)
1151 #define ICE_AQ_LINK_TX_ACTIVE           0
1152 #define ICE_AQ_LINK_TX_DRAINED          1
1153 #define ICE_AQ_LINK_TX_FLUSHED          3
1154         u8 reserved2;
1155         __le16 max_frame_size;
1156         u8 cfg;
1157 #define ICE_AQ_LINK_25G_KR_FEC_EN       BIT(0)
1158 #define ICE_AQ_LINK_25G_RS_528_FEC_EN   BIT(1)
1159 #define ICE_AQ_LINK_25G_RS_544_FEC_EN   BIT(2)
1160 #define ICE_AQ_FEC_MASK                 ICE_M(0x7, 0)
1161         /* Pacing Config */
1162 #define ICE_AQ_CFG_PACING_S             3
1163 #define ICE_AQ_CFG_PACING_M             (0xF << ICE_AQ_CFG_PACING_S)
1164 #define ICE_AQ_CFG_PACING_TYPE_M        BIT(7)
1165 #define ICE_AQ_CFG_PACING_TYPE_AVG      0
1166 #define ICE_AQ_CFG_PACING_TYPE_FIXED    ICE_AQ_CFG_PACING_TYPE_M
1167         /* External Device Power Ability */
1168         u8 power_desc;
1169 #define ICE_AQ_PWR_CLASS_M              0x3
1170 #define ICE_AQ_LINK_PWR_BASET_LOW_HIGH  0
1171 #define ICE_AQ_LINK_PWR_BASET_HIGH      1
1172 #define ICE_AQ_LINK_PWR_QSFP_CLASS_1    0
1173 #define ICE_AQ_LINK_PWR_QSFP_CLASS_2    1
1174 #define ICE_AQ_LINK_PWR_QSFP_CLASS_3    2
1175 #define ICE_AQ_LINK_PWR_QSFP_CLASS_4    3
1176         __le16 link_speed;
1177 #define ICE_AQ_LINK_SPEED_10MB          BIT(0)
1178 #define ICE_AQ_LINK_SPEED_100MB         BIT(1)
1179 #define ICE_AQ_LINK_SPEED_1000MB        BIT(2)
1180 #define ICE_AQ_LINK_SPEED_2500MB        BIT(3)
1181 #define ICE_AQ_LINK_SPEED_5GB           BIT(4)
1182 #define ICE_AQ_LINK_SPEED_10GB          BIT(5)
1183 #define ICE_AQ_LINK_SPEED_20GB          BIT(6)
1184 #define ICE_AQ_LINK_SPEED_25GB          BIT(7)
1185 #define ICE_AQ_LINK_SPEED_40GB          BIT(8)
1186 #define ICE_AQ_LINK_SPEED_50GB          BIT(9)
1187 #define ICE_AQ_LINK_SPEED_100GB         BIT(10)
1188 #define ICE_AQ_LINK_SPEED_UNKNOWN       BIT(15)
1189         __le32 reserved3; /* Aligns next field to 8-byte boundary */
1190         __le64 phy_type_low; /* Use values from ICE_PHY_TYPE_LOW_* */
1191         __le64 phy_type_high; /* Use values from ICE_PHY_TYPE_HIGH_* */
1192 };
1193
1194 /* Set event mask command (direct 0x0613) */
1195 struct ice_aqc_set_event_mask {
1196         u8      lport_num;
1197         u8      reserved[7];
1198         __le16  event_mask;
1199 #define ICE_AQ_LINK_EVENT_UPDOWN                BIT(1)
1200 #define ICE_AQ_LINK_EVENT_MEDIA_NA              BIT(2)
1201 #define ICE_AQ_LINK_EVENT_LINK_FAULT            BIT(3)
1202 #define ICE_AQ_LINK_EVENT_PHY_TEMP_ALARM        BIT(4)
1203 #define ICE_AQ_LINK_EVENT_EXCESSIVE_ERRORS      BIT(5)
1204 #define ICE_AQ_LINK_EVENT_SIGNAL_DETECT         BIT(6)
1205 #define ICE_AQ_LINK_EVENT_AN_COMPLETED          BIT(7)
1206 #define ICE_AQ_LINK_EVENT_MODULE_QUAL_FAIL      BIT(8)
1207 #define ICE_AQ_LINK_EVENT_PORT_TX_SUSPENDED     BIT(9)
1208         u8      reserved1[6];
1209 };
1210
1211 /* Set MAC Loopback command (direct 0x0620) */
1212 struct ice_aqc_set_mac_lb {
1213         u8 lb_mode;
1214 #define ICE_AQ_MAC_LB_EN                BIT(0)
1215 #define ICE_AQ_MAC_LB_OSC_CLK           BIT(1)
1216         u8 reserved[15];
1217 };
1218
1219 /* Set Port Identification LED (direct, 0x06E9) */
1220 struct ice_aqc_set_port_id_led {
1221         u8 lport_num;
1222         u8 lport_num_valid;
1223         u8 ident_mode;
1224 #define ICE_AQC_PORT_IDENT_LED_BLINK    BIT(0)
1225 #define ICE_AQC_PORT_IDENT_LED_ORIG     0
1226         u8 rsvd[13];
1227 };
1228
1229 /* Read/Write SFF EEPROM command (indirect 0x06EE) */
1230 struct ice_aqc_sff_eeprom {
1231         u8 lport_num;
1232         u8 lport_num_valid;
1233 #define ICE_AQC_SFF_PORT_NUM_VALID      BIT(0)
1234         __le16 i2c_bus_addr;
1235 #define ICE_AQC_SFF_I2CBUS_7BIT_M       0x7F
1236 #define ICE_AQC_SFF_I2CBUS_10BIT_M      0x3FF
1237 #define ICE_AQC_SFF_I2CBUS_TYPE_M       BIT(10)
1238 #define ICE_AQC_SFF_I2CBUS_TYPE_7BIT    0
1239 #define ICE_AQC_SFF_I2CBUS_TYPE_10BIT   ICE_AQC_SFF_I2CBUS_TYPE_M
1240 #define ICE_AQC_SFF_SET_EEPROM_PAGE_S   11
1241 #define ICE_AQC_SFF_SET_EEPROM_PAGE_M   (0x3 << ICE_AQC_SFF_SET_EEPROM_PAGE_S)
1242 #define ICE_AQC_SFF_NO_PAGE_CHANGE      0
1243 #define ICE_AQC_SFF_SET_23_ON_MISMATCH  1
1244 #define ICE_AQC_SFF_SET_22_ON_MISMATCH  2
1245 #define ICE_AQC_SFF_IS_WRITE            BIT(15)
1246         __le16 i2c_mem_addr;
1247         __le16 eeprom_page;
1248 #define  ICE_AQC_SFF_EEPROM_BANK_S 0
1249 #define  ICE_AQC_SFF_EEPROM_BANK_M (0xFF << ICE_AQC_SFF_EEPROM_BANK_S)
1250 #define  ICE_AQC_SFF_EEPROM_PAGE_S 8
1251 #define  ICE_AQC_SFF_EEPROM_PAGE_M (0xFF << ICE_AQC_SFF_EEPROM_PAGE_S)
1252         __le32 addr_high;
1253         __le32 addr_low;
1254 };
1255
1256 /* NVM Read command (indirect 0x0701)
1257  * NVM Erase commands (direct 0x0702)
1258  * NVM Update commands (indirect 0x0703)
1259  */
1260 struct ice_aqc_nvm {
1261 #define ICE_AQC_NVM_MAX_OFFSET          0xFFFFFF
1262         __le16 offset_low;
1263         u8 offset_high;
1264         u8 cmd_flags;
1265 #define ICE_AQC_NVM_LAST_CMD            BIT(0)
1266 #define ICE_AQC_NVM_PCIR_REQ            BIT(0)  /* Used by NVM Update reply */
1267 #define ICE_AQC_NVM_PRESERVATION_S      1
1268 #define ICE_AQC_NVM_PRESERVATION_M      (3 << ICE_AQC_NVM_PRESERVATION_S)
1269 #define ICE_AQC_NVM_NO_PRESERVATION     (0 << ICE_AQC_NVM_PRESERVATION_S)
1270 #define ICE_AQC_NVM_PRESERVE_ALL        BIT(1)
1271 #define ICE_AQC_NVM_PRESERVE_SELECTED   (3 << ICE_AQC_NVM_PRESERVATION_S)
1272 #define ICE_AQC_NVM_FLASH_ONLY          BIT(7)
1273         __le16 module_typeid;
1274         __le16 length;
1275 #define ICE_AQC_NVM_ERASE_LEN   0xFFFF
1276         __le32 addr_high;
1277         __le32 addr_low;
1278 };
1279
1280 #define ICE_AQC_NVM_START_POINT                 0
1281
1282 /* NVM Checksum Command (direct, 0x0706) */
1283 struct ice_aqc_nvm_checksum {
1284         u8 flags;
1285 #define ICE_AQC_NVM_CHECKSUM_VERIFY     BIT(0)
1286 #define ICE_AQC_NVM_CHECKSUM_RECALC     BIT(1)
1287         u8 rsvd;
1288         __le16 checksum; /* Used only by response */
1289 #define ICE_AQC_NVM_CHECKSUM_CORRECT    0xBABA
1290         u8 rsvd2[12];
1291 };
1292
1293 /* The result of netlist NVM read comes in a TLV format. The actual data
1294  * (netlist header) starts from word offset 1 (byte 2). The FW strips
1295  * out the type field from the TLV header so all the netlist fields
1296  * should adjust their offset value by 1 word (2 bytes) in order to map
1297  * their correct location.
1298  */
1299 #define ICE_AQC_NVM_LINK_TOPO_NETLIST_MOD_ID            0x11B
1300 #define ICE_AQC_NVM_LINK_TOPO_NETLIST_LEN_OFFSET        1
1301 #define ICE_AQC_NVM_LINK_TOPO_NETLIST_LEN               2 /* In bytes */
1302 #define ICE_AQC_NVM_NETLIST_NODE_COUNT_OFFSET           2
1303 #define ICE_AQC_NVM_NETLIST_NODE_COUNT_LEN              2 /* In bytes */
1304 #define ICE_AQC_NVM_NETLIST_NODE_COUNT_M                ICE_M(0x3FF, 0)
1305 #define ICE_AQC_NVM_NETLIST_ID_BLK_START_OFFSET         5
1306 #define ICE_AQC_NVM_NETLIST_ID_BLK_LEN                  0x30 /* In words */
1307
1308 /* netlist ID block field offsets (word offsets) */
1309 #define ICE_AQC_NVM_NETLIST_ID_BLK_MAJOR_VER_LOW        2
1310 #define ICE_AQC_NVM_NETLIST_ID_BLK_MAJOR_VER_HIGH       3
1311 #define ICE_AQC_NVM_NETLIST_ID_BLK_MINOR_VER_LOW        4
1312 #define ICE_AQC_NVM_NETLIST_ID_BLK_MINOR_VER_HIGH       5
1313 #define ICE_AQC_NVM_NETLIST_ID_BLK_TYPE_LOW             6
1314 #define ICE_AQC_NVM_NETLIST_ID_BLK_TYPE_HIGH            7
1315 #define ICE_AQC_NVM_NETLIST_ID_BLK_REV_LOW              8
1316 #define ICE_AQC_NVM_NETLIST_ID_BLK_REV_HIGH             9
1317 #define ICE_AQC_NVM_NETLIST_ID_BLK_SHA_HASH             0xA
1318 #define ICE_AQC_NVM_NETLIST_ID_BLK_CUST_VER             0x2F
1319
1320 /**
1321  * Send to PF command (indirect 0x0801) ID is only used by PF
1322  *
1323  * Send to VF command (indirect 0x0802) ID is only used by PF
1324  *
1325  */
1326 struct ice_aqc_pf_vf_msg {
1327         __le32 id;
1328         u32 reserved;
1329         __le32 addr_high;
1330         __le32 addr_low;
1331 };
1332
1333 /* Get LLDP MIB (indirect 0x0A00)
1334  * Note: This is also used by the LLDP MIB Change Event (0x0A01)
1335  * as the format is the same.
1336  */
1337 struct ice_aqc_lldp_get_mib {
1338         u8 type;
1339 #define ICE_AQ_LLDP_MIB_TYPE_S                  0
1340 #define ICE_AQ_LLDP_MIB_TYPE_M                  (0x3 << ICE_AQ_LLDP_MIB_TYPE_S)
1341 #define ICE_AQ_LLDP_MIB_LOCAL                   0
1342 #define ICE_AQ_LLDP_MIB_REMOTE                  1
1343 #define ICE_AQ_LLDP_MIB_LOCAL_AND_REMOTE        2
1344 #define ICE_AQ_LLDP_BRID_TYPE_S                 2
1345 #define ICE_AQ_LLDP_BRID_TYPE_M                 (0x3 << ICE_AQ_LLDP_BRID_TYPE_S)
1346 #define ICE_AQ_LLDP_BRID_TYPE_NEAREST_BRID      0
1347 #define ICE_AQ_LLDP_BRID_TYPE_NON_TPMR          1
1348 /* Tx pause flags in the 0xA01 event use ICE_AQ_LLDP_TX_* */
1349 #define ICE_AQ_LLDP_TX_S                        0x4
1350 #define ICE_AQ_LLDP_TX_M                        (0x03 << ICE_AQ_LLDP_TX_S)
1351 #define ICE_AQ_LLDP_TX_ACTIVE                   0
1352 #define ICE_AQ_LLDP_TX_SUSPENDED                1
1353 #define ICE_AQ_LLDP_TX_FLUSHED                  3
1354 /* The following bytes are reserved for the Get LLDP MIB command (0x0A00)
1355  * and in the LLDP MIB Change Event (0x0A01). They are valid for the
1356  * Get LLDP MIB (0x0A00) response only.
1357  */
1358         u8 reserved1;
1359         __le16 local_len;
1360         __le16 remote_len;
1361         u8 reserved2[2];
1362         __le32 addr_high;
1363         __le32 addr_low;
1364 };
1365
1366 /* Configure LLDP MIB Change Event (direct 0x0A01) */
1367 /* For MIB Change Event use ice_aqc_lldp_get_mib structure above */
1368 struct ice_aqc_lldp_set_mib_change {
1369         u8 command;
1370 #define ICE_AQ_LLDP_MIB_UPDATE_ENABLE           0x0
1371 #define ICE_AQ_LLDP_MIB_UPDATE_DIS              0x1
1372         u8 reserved[15];
1373 };
1374
1375 /* Stop LLDP (direct 0x0A05) */
1376 struct ice_aqc_lldp_stop {
1377         u8 command;
1378 #define ICE_AQ_LLDP_AGENT_STATE_MASK    BIT(0)
1379 #define ICE_AQ_LLDP_AGENT_STOP          0x0
1380 #define ICE_AQ_LLDP_AGENT_SHUTDOWN      ICE_AQ_LLDP_AGENT_STATE_MASK
1381 #define ICE_AQ_LLDP_AGENT_PERSIST_DIS   BIT(1)
1382         u8 reserved[15];
1383 };
1384
1385 /* Start LLDP (direct 0x0A06) */
1386 struct ice_aqc_lldp_start {
1387         u8 command;
1388 #define ICE_AQ_LLDP_AGENT_START         BIT(0)
1389 #define ICE_AQ_LLDP_AGENT_PERSIST_ENA   BIT(1)
1390         u8 reserved[15];
1391 };
1392
1393 /* Get CEE DCBX Oper Config (0x0A07)
1394  * The command uses the generic descriptor struct and
1395  * returns the struct below as an indirect response.
1396  */
1397 struct ice_aqc_get_cee_dcb_cfg_resp {
1398         u8 oper_num_tc;
1399         u8 oper_prio_tc[4];
1400         u8 oper_tc_bw[8];
1401         u8 oper_pfc_en;
1402         __le16 oper_app_prio;
1403 #define ICE_AQC_CEE_APP_FCOE_S          0
1404 #define ICE_AQC_CEE_APP_FCOE_M          (0x7 << ICE_AQC_CEE_APP_FCOE_S)
1405 #define ICE_AQC_CEE_APP_ISCSI_S         3
1406 #define ICE_AQC_CEE_APP_ISCSI_M         (0x7 << ICE_AQC_CEE_APP_ISCSI_S)
1407 #define ICE_AQC_CEE_APP_FIP_S           8
1408 #define ICE_AQC_CEE_APP_FIP_M           (0x7 << ICE_AQC_CEE_APP_FIP_S)
1409         __le32 tlv_status;
1410 #define ICE_AQC_CEE_PG_STATUS_S         0
1411 #define ICE_AQC_CEE_PG_STATUS_M         (0x7 << ICE_AQC_CEE_PG_STATUS_S)
1412 #define ICE_AQC_CEE_PFC_STATUS_S        3
1413 #define ICE_AQC_CEE_PFC_STATUS_M        (0x7 << ICE_AQC_CEE_PFC_STATUS_S)
1414 #define ICE_AQC_CEE_FCOE_STATUS_S       8
1415 #define ICE_AQC_CEE_FCOE_STATUS_M       (0x7 << ICE_AQC_CEE_FCOE_STATUS_S)
1416 #define ICE_AQC_CEE_ISCSI_STATUS_S      11
1417 #define ICE_AQC_CEE_ISCSI_STATUS_M      (0x7 << ICE_AQC_CEE_ISCSI_STATUS_S)
1418 #define ICE_AQC_CEE_FIP_STATUS_S        16
1419 #define ICE_AQC_CEE_FIP_STATUS_M        (0x7 << ICE_AQC_CEE_FIP_STATUS_S)
1420         u8 reserved[12];
1421 };
1422
1423 /* Set Local LLDP MIB (indirect 0x0A08)
1424  * Used to replace the local MIB of a given LLDP agent. e.g. DCBX
1425  */
1426 struct ice_aqc_lldp_set_local_mib {
1427         u8 type;
1428 #define SET_LOCAL_MIB_TYPE_DCBX_M               BIT(0)
1429 #define SET_LOCAL_MIB_TYPE_LOCAL_MIB            0
1430 #define SET_LOCAL_MIB_TYPE_CEE_M                BIT(1)
1431 #define SET_LOCAL_MIB_TYPE_CEE_WILLING          0
1432 #define SET_LOCAL_MIB_TYPE_CEE_NON_WILLING      SET_LOCAL_MIB_TYPE_CEE_M
1433         u8 reserved0;
1434         __le16 length;
1435         u8 reserved1[4];
1436         __le32 addr_high;
1437         __le32 addr_low;
1438 };
1439
1440 /* Stop/Start LLDP Agent (direct 0x0A09)
1441  * Used for stopping/starting specific LLDP agent. e.g. DCBX.
1442  * The same structure is used for the response, with the command field
1443  * being used as the status field.
1444  */
1445 struct ice_aqc_lldp_stop_start_specific_agent {
1446         u8 command;
1447 #define ICE_AQC_START_STOP_AGENT_M              BIT(0)
1448 #define ICE_AQC_START_STOP_AGENT_STOP_DCBX      0
1449 #define ICE_AQC_START_STOP_AGENT_START_DCBX     ICE_AQC_START_STOP_AGENT_M
1450         u8 reserved[15];
1451 };
1452
1453 /* Get/Set RSS key (indirect 0x0B04/0x0B02) */
1454 struct ice_aqc_get_set_rss_key {
1455 #define ICE_AQC_GSET_RSS_KEY_VSI_VALID  BIT(15)
1456 #define ICE_AQC_GSET_RSS_KEY_VSI_ID_S   0
1457 #define ICE_AQC_GSET_RSS_KEY_VSI_ID_M   (0x3FF << ICE_AQC_GSET_RSS_KEY_VSI_ID_S)
1458         __le16 vsi_id;
1459         u8 reserved[6];
1460         __le32 addr_high;
1461         __le32 addr_low;
1462 };
1463
1464 #define ICE_AQC_GET_SET_RSS_KEY_DATA_RSS_KEY_SIZE       0x28
1465 #define ICE_AQC_GET_SET_RSS_KEY_DATA_HASH_KEY_SIZE      0xC
1466 #define ICE_GET_SET_RSS_KEY_EXTEND_KEY_SIZE \
1467                                 (ICE_AQC_GET_SET_RSS_KEY_DATA_RSS_KEY_SIZE + \
1468                                  ICE_AQC_GET_SET_RSS_KEY_DATA_HASH_KEY_SIZE)
1469
1470 struct ice_aqc_get_set_rss_keys {
1471         u8 standard_rss_key[ICE_AQC_GET_SET_RSS_KEY_DATA_RSS_KEY_SIZE];
1472         u8 extended_hash_key[ICE_AQC_GET_SET_RSS_KEY_DATA_HASH_KEY_SIZE];
1473 };
1474
1475 /* Get/Set RSS LUT (indirect 0x0B05/0x0B03) */
1476 struct ice_aqc_get_set_rss_lut {
1477 #define ICE_AQC_GSET_RSS_LUT_VSI_VALID  BIT(15)
1478 #define ICE_AQC_GSET_RSS_LUT_VSI_ID_S   0
1479 #define ICE_AQC_GSET_RSS_LUT_VSI_ID_M   (0x1FF << ICE_AQC_GSET_RSS_LUT_VSI_ID_S)
1480         __le16 vsi_id;
1481 #define ICE_AQC_GSET_RSS_LUT_TABLE_TYPE_S       0
1482 #define ICE_AQC_GSET_RSS_LUT_TABLE_TYPE_M       \
1483                                 (0x3 << ICE_AQC_GSET_RSS_LUT_TABLE_TYPE_S)
1484
1485 #define ICE_AQC_GSET_RSS_LUT_TABLE_TYPE_VSI      0
1486 #define ICE_AQC_GSET_RSS_LUT_TABLE_TYPE_PF       1
1487 #define ICE_AQC_GSET_RSS_LUT_TABLE_TYPE_GLOBAL   2
1488
1489 #define ICE_AQC_GSET_RSS_LUT_TABLE_SIZE_S        2
1490 #define ICE_AQC_GSET_RSS_LUT_TABLE_SIZE_M        \
1491                                 (0x3 << ICE_AQC_GSET_RSS_LUT_TABLE_SIZE_S)
1492
1493 #define ICE_AQC_GSET_RSS_LUT_TABLE_SIZE_128      128
1494 #define ICE_AQC_GSET_RSS_LUT_TABLE_SIZE_128_FLAG 0
1495 #define ICE_AQC_GSET_RSS_LUT_TABLE_SIZE_512      512
1496 #define ICE_AQC_GSET_RSS_LUT_TABLE_SIZE_512_FLAG 1
1497 #define ICE_AQC_GSET_RSS_LUT_TABLE_SIZE_2K       2048
1498 #define ICE_AQC_GSET_RSS_LUT_TABLE_SIZE_2K_FLAG  2
1499
1500 #define ICE_AQC_GSET_RSS_LUT_GLOBAL_IDX_S        4
1501 #define ICE_AQC_GSET_RSS_LUT_GLOBAL_IDX_M        \
1502                                 (0xF << ICE_AQC_GSET_RSS_LUT_GLOBAL_IDX_S)
1503
1504         __le16 flags;
1505         __le32 reserved;
1506         __le32 addr_high;
1507         __le32 addr_low;
1508 };
1509
1510 /* Add Tx LAN Queues (indirect 0x0C30) */
1511 struct ice_aqc_add_txqs {
1512         u8 num_qgrps;
1513         u8 reserved[3];
1514         __le32 reserved1;
1515         __le32 addr_high;
1516         __le32 addr_low;
1517 };
1518
1519 /* This is the descriptor of each queue entry for the Add Tx LAN Queues
1520  * command (0x0C30). Only used within struct ice_aqc_add_tx_qgrp.
1521  */
1522 struct ice_aqc_add_txqs_perq {
1523         __le16 txq_id;
1524         u8 rsvd[2];
1525         __le32 q_teid;
1526         u8 txq_ctx[22];
1527         u8 rsvd2[2];
1528         struct ice_aqc_txsched_elem info;
1529 };
1530
1531 /* The format of the command buffer for Add Tx LAN Queues (0x0C30)
1532  * is an array of the following structs. Please note that the length of
1533  * each struct ice_aqc_add_tx_qgrp is variable due
1534  * to the variable number of queues in each group!
1535  */
1536 struct ice_aqc_add_tx_qgrp {
1537         __le32 parent_teid;
1538         u8 num_txqs;
1539         u8 rsvd[3];
1540         struct ice_aqc_add_txqs_perq txqs[1];
1541 };
1542
1543 /* Disable Tx LAN Queues (indirect 0x0C31) */
1544 struct ice_aqc_dis_txqs {
1545         u8 cmd_type;
1546 #define ICE_AQC_Q_DIS_CMD_S             0
1547 #define ICE_AQC_Q_DIS_CMD_M             (0x3 << ICE_AQC_Q_DIS_CMD_S)
1548 #define ICE_AQC_Q_DIS_CMD_NO_FUNC_RESET (0 << ICE_AQC_Q_DIS_CMD_S)
1549 #define ICE_AQC_Q_DIS_CMD_VM_RESET      BIT(ICE_AQC_Q_DIS_CMD_S)
1550 #define ICE_AQC_Q_DIS_CMD_VF_RESET      (2 << ICE_AQC_Q_DIS_CMD_S)
1551 #define ICE_AQC_Q_DIS_CMD_PF_RESET      (3 << ICE_AQC_Q_DIS_CMD_S)
1552 #define ICE_AQC_Q_DIS_CMD_SUBSEQ_CALL   BIT(2)
1553 #define ICE_AQC_Q_DIS_CMD_FLUSH_PIPE    BIT(3)
1554         u8 num_entries;
1555         __le16 vmvf_and_timeout;
1556 #define ICE_AQC_Q_DIS_VMVF_NUM_S        0
1557 #define ICE_AQC_Q_DIS_VMVF_NUM_M        (0x3FF << ICE_AQC_Q_DIS_VMVF_NUM_S)
1558 #define ICE_AQC_Q_DIS_TIMEOUT_S         10
1559 #define ICE_AQC_Q_DIS_TIMEOUT_M         (0x3F << ICE_AQC_Q_DIS_TIMEOUT_S)
1560         __le32 blocked_cgds;
1561         __le32 addr_high;
1562         __le32 addr_low;
1563 };
1564
1565 /* The buffer for Disable Tx LAN Queues (indirect 0x0C31)
1566  * contains the following structures, arrayed one after the
1567  * other.
1568  * Note: Since the q_id is 16 bits wide, if the
1569  * number of queues is even, then 2 bytes of alignment MUST be
1570  * added before the start of the next group, to allow correct
1571  * alignment of the parent_teid field.
1572  */
1573 struct ice_aqc_dis_txq_item {
1574         __le32 parent_teid;
1575         u8 num_qs;
1576         u8 rsvd;
1577         /* The length of the q_id array varies according to num_qs */
1578         __le16 q_id[1];
1579         /* This only applies from F8 onward */
1580 #define ICE_AQC_Q_DIS_BUF_ELEM_TYPE_S           15
1581 #define ICE_AQC_Q_DIS_BUF_ELEM_TYPE_LAN_Q       \
1582                         (0 << ICE_AQC_Q_DIS_BUF_ELEM_TYPE_S)
1583 #define ICE_AQC_Q_DIS_BUF_ELEM_TYPE_RDMA_QSET   \
1584                         (1 << ICE_AQC_Q_DIS_BUF_ELEM_TYPE_S)
1585 };
1586
1587 struct ice_aqc_dis_txq {
1588         struct ice_aqc_dis_txq_item qgrps[1];
1589 };
1590
1591 /* Configure Firmware Logging Command (indirect 0xFF09)
1592  * Logging Information Read Response (indirect 0xFF10)
1593  * Note: The 0xFF10 command has no input parameters.
1594  */
1595 struct ice_aqc_fw_logging {
1596         u8 log_ctrl;
1597 #define ICE_AQC_FW_LOG_AQ_EN            BIT(0)
1598 #define ICE_AQC_FW_LOG_UART_EN          BIT(1)
1599         u8 rsvd0;
1600         u8 log_ctrl_valid; /* Not used by 0xFF10 Response */
1601 #define ICE_AQC_FW_LOG_AQ_VALID         BIT(0)
1602 #define ICE_AQC_FW_LOG_UART_VALID       BIT(1)
1603         u8 rsvd1[5];
1604         __le32 addr_high;
1605         __le32 addr_low;
1606 };
1607
1608 enum ice_aqc_fw_logging_mod {
1609         ICE_AQC_FW_LOG_ID_GENERAL = 0,
1610         ICE_AQC_FW_LOG_ID_CTRL,
1611         ICE_AQC_FW_LOG_ID_LINK,
1612         ICE_AQC_FW_LOG_ID_LINK_TOPO,
1613         ICE_AQC_FW_LOG_ID_DNL,
1614         ICE_AQC_FW_LOG_ID_I2C,
1615         ICE_AQC_FW_LOG_ID_SDP,
1616         ICE_AQC_FW_LOG_ID_MDIO,
1617         ICE_AQC_FW_LOG_ID_ADMINQ,
1618         ICE_AQC_FW_LOG_ID_HDMA,
1619         ICE_AQC_FW_LOG_ID_LLDP,
1620         ICE_AQC_FW_LOG_ID_DCBX,
1621         ICE_AQC_FW_LOG_ID_DCB,
1622         ICE_AQC_FW_LOG_ID_NETPROXY,
1623         ICE_AQC_FW_LOG_ID_NVM,
1624         ICE_AQC_FW_LOG_ID_AUTH,
1625         ICE_AQC_FW_LOG_ID_VPD,
1626         ICE_AQC_FW_LOG_ID_IOSF,
1627         ICE_AQC_FW_LOG_ID_PARSER,
1628         ICE_AQC_FW_LOG_ID_SW,
1629         ICE_AQC_FW_LOG_ID_SCHEDULER,
1630         ICE_AQC_FW_LOG_ID_TXQ,
1631         ICE_AQC_FW_LOG_ID_RSVD,
1632         ICE_AQC_FW_LOG_ID_POST,
1633         ICE_AQC_FW_LOG_ID_WATCHDOG,
1634         ICE_AQC_FW_LOG_ID_TASK_DISPATCH,
1635         ICE_AQC_FW_LOG_ID_MNG,
1636         ICE_AQC_FW_LOG_ID_MAX,
1637 };
1638
1639 /* This is the buffer for both of the logging commands.
1640  * The entry array size depends on the datalen parameter in the descriptor.
1641  * There will be a total of datalen / 2 entries.
1642  */
1643 struct ice_aqc_fw_logging_data {
1644         __le16 entry[1];
1645 #define ICE_AQC_FW_LOG_ID_S             0
1646 #define ICE_AQC_FW_LOG_ID_M             (0xFFF << ICE_AQC_FW_LOG_ID_S)
1647
1648 #define ICE_AQC_FW_LOG_CONF_SUCCESS     0       /* Used by response */
1649 #define ICE_AQC_FW_LOG_CONF_BAD_INDX    BIT(12) /* Used by response */
1650
1651 #define ICE_AQC_FW_LOG_EN_S             12
1652 #define ICE_AQC_FW_LOG_EN_M             (0xF << ICE_AQC_FW_LOG_EN_S)
1653 #define ICE_AQC_FW_LOG_INFO_EN          BIT(12) /* Used by command */
1654 #define ICE_AQC_FW_LOG_INIT_EN          BIT(13) /* Used by command */
1655 #define ICE_AQC_FW_LOG_FLOW_EN          BIT(14) /* Used by command */
1656 #define ICE_AQC_FW_LOG_ERR_EN           BIT(15) /* Used by command */
1657 };
1658
1659 /* Get/Clear FW Log (indirect 0xFF11) */
1660 struct ice_aqc_get_clear_fw_log {
1661         u8 flags;
1662 #define ICE_AQC_FW_LOG_CLEAR            BIT(0)
1663 #define ICE_AQC_FW_LOG_MORE_DATA_AVAIL  BIT(1)
1664         u8 rsvd1[7];
1665         __le32 addr_high;
1666         __le32 addr_low;
1667 };
1668
1669 /* Download Package (indirect 0x0C40) */
1670 /* Also used for Update Package (indirect 0x0C42) */
1671 struct ice_aqc_download_pkg {
1672         u8 flags;
1673 #define ICE_AQC_DOWNLOAD_PKG_LAST_BUF   0x01
1674         u8 reserved[3];
1675         __le32 reserved1;
1676         __le32 addr_high;
1677         __le32 addr_low;
1678 };
1679
1680 struct ice_aqc_download_pkg_resp {
1681         __le32 error_offset;
1682         __le32 error_info;
1683         __le32 addr_high;
1684         __le32 addr_low;
1685 };
1686
1687 /* Get Package Info List (indirect 0x0C43) */
1688 struct ice_aqc_get_pkg_info_list {
1689         __le32 reserved1;
1690         __le32 reserved2;
1691         __le32 addr_high;
1692         __le32 addr_low;
1693 };
1694
1695 /* Version format for packages */
1696 struct ice_pkg_ver {
1697         u8 major;
1698         u8 minor;
1699         u8 update;
1700         u8 draft;
1701 };
1702
1703 #define ICE_PKG_NAME_SIZE       32
1704 #define ICE_SEG_NAME_SIZE       28
1705
1706 struct ice_aqc_get_pkg_info {
1707         struct ice_pkg_ver ver;
1708         char name[ICE_SEG_NAME_SIZE];
1709         __le32 track_id;
1710         u8 is_in_nvm;
1711         u8 is_active;
1712         u8 is_active_at_boot;
1713         u8 is_modified;
1714 };
1715
1716 /* Get Package Info List response buffer format (0x0C43) */
1717 struct ice_aqc_get_pkg_info_resp {
1718         __le32 count;
1719         struct ice_aqc_get_pkg_info pkg_info[1];
1720 };
1721
1722 /* Lan Queue Overflow Event (direct, 0x1001) */
1723 struct ice_aqc_event_lan_overflow {
1724         __le32 prtdcb_ruptq;
1725         __le32 qtx_ctl;
1726         u8 reserved[8];
1727 };
1728
1729 /**
1730  * struct ice_aq_desc - Admin Queue (AQ) descriptor
1731  * @flags: ICE_AQ_FLAG_* flags
1732  * @opcode: AQ command opcode
1733  * @datalen: length in bytes of indirect/external data buffer
1734  * @retval: return value from firmware
1735  * @cookie_h: opaque data high-half
1736  * @cookie_l: opaque data low-half
1737  * @params: command-specific parameters
1738  *
1739  * Descriptor format for commands the driver posts on the Admin Transmit Queue
1740  * (ATQ). The firmware writes back onto the command descriptor and returns
1741  * the result of the command. Asynchronous events that are not an immediate
1742  * result of the command are written to the Admin Receive Queue (ARQ) using
1743  * the same descriptor format. Descriptors are in little-endian notation with
1744  * 32-bit words.
1745  */
1746 struct ice_aq_desc {
1747         __le16 flags;
1748         __le16 opcode;
1749         __le16 datalen;
1750         __le16 retval;
1751         __le32 cookie_high;
1752         __le32 cookie_low;
1753         union {
1754                 u8 raw[16];
1755                 struct ice_aqc_generic generic;
1756                 struct ice_aqc_get_ver get_ver;
1757                 struct ice_aqc_driver_ver driver_ver;
1758                 struct ice_aqc_q_shutdown q_shutdown;
1759                 struct ice_aqc_req_res res_owner;
1760                 struct ice_aqc_manage_mac_read mac_read;
1761                 struct ice_aqc_manage_mac_write mac_write;
1762                 struct ice_aqc_clear_pxe clear_pxe;
1763                 struct ice_aqc_list_caps get_cap;
1764                 struct ice_aqc_get_phy_caps get_phy;
1765                 struct ice_aqc_set_phy_cfg set_phy;
1766                 struct ice_aqc_restart_an restart_an;
1767                 struct ice_aqc_sff_eeprom read_write_sff_param;
1768                 struct ice_aqc_set_port_id_led set_port_id_led;
1769                 struct ice_aqc_get_sw_cfg get_sw_conf;
1770                 struct ice_aqc_sw_rules sw_rules;
1771                 struct ice_aqc_get_topo get_topo;
1772                 struct ice_aqc_sched_elem_cmd sched_elem_cmd;
1773                 struct ice_aqc_query_txsched_res query_sched_res;
1774                 struct ice_aqc_query_port_ets port_ets;
1775                 struct ice_aqc_rl_profile rl_profile;
1776                 struct ice_aqc_nvm nvm;
1777                 struct ice_aqc_nvm_checksum nvm_checksum;
1778                 struct ice_aqc_pf_vf_msg virt;
1779                 struct ice_aqc_lldp_get_mib lldp_get_mib;
1780                 struct ice_aqc_lldp_set_mib_change lldp_set_event;
1781                 struct ice_aqc_lldp_stop lldp_stop;
1782                 struct ice_aqc_lldp_start lldp_start;
1783                 struct ice_aqc_lldp_set_local_mib lldp_set_mib;
1784                 struct ice_aqc_lldp_stop_start_specific_agent lldp_agent_ctrl;
1785                 struct ice_aqc_get_set_rss_lut get_set_rss_lut;
1786                 struct ice_aqc_get_set_rss_key get_set_rss_key;
1787                 struct ice_aqc_add_txqs add_txqs;
1788                 struct ice_aqc_dis_txqs dis_txqs;
1789                 struct ice_aqc_add_get_update_free_vsi vsi_cmd;
1790                 struct ice_aqc_add_update_free_vsi_resp add_update_free_vsi_res;
1791                 struct ice_aqc_fw_logging fw_logging;
1792                 struct ice_aqc_get_clear_fw_log get_clear_fw_log;
1793                 struct ice_aqc_download_pkg download_pkg;
1794                 struct ice_aqc_set_mac_lb set_mac_lb;
1795                 struct ice_aqc_alloc_free_res_cmd sw_res_ctrl;
1796                 struct ice_aqc_set_mac_cfg set_mac_cfg;
1797                 struct ice_aqc_set_event_mask set_event_mask;
1798                 struct ice_aqc_get_link_status get_link_status;
1799                 struct ice_aqc_event_lan_overflow lan_overflow;
1800         } params;
1801 };
1802
1803 /* FW defined boundary for a large buffer, 4k >= Large buffer > 512 bytes */
1804 #define ICE_AQ_LG_BUF   512
1805
1806 #define ICE_AQ_FLAG_ERR_S       2
1807 #define ICE_AQ_FLAG_LB_S        9
1808 #define ICE_AQ_FLAG_RD_S        10
1809 #define ICE_AQ_FLAG_BUF_S       12
1810 #define ICE_AQ_FLAG_SI_S        13
1811
1812 #define ICE_AQ_FLAG_ERR         BIT(ICE_AQ_FLAG_ERR_S) /* 0x4    */
1813 #define ICE_AQ_FLAG_LB          BIT(ICE_AQ_FLAG_LB_S)  /* 0x200  */
1814 #define ICE_AQ_FLAG_RD          BIT(ICE_AQ_FLAG_RD_S)  /* 0x400  */
1815 #define ICE_AQ_FLAG_BUF         BIT(ICE_AQ_FLAG_BUF_S) /* 0x1000 */
1816 #define ICE_AQ_FLAG_SI          BIT(ICE_AQ_FLAG_SI_S)  /* 0x2000 */
1817
1818 /* error codes */
1819 enum ice_aq_err {
1820         ICE_AQ_RC_OK            = 0,  /* Success */
1821         ICE_AQ_RC_EPERM         = 1,  /* Operation not permitted */
1822         ICE_AQ_RC_ENOENT        = 2,  /* No such element */
1823         ICE_AQ_RC_ENOMEM        = 9,  /* Out of memory */
1824         ICE_AQ_RC_EBUSY         = 12, /* Device or resource busy */
1825         ICE_AQ_RC_EEXIST        = 13, /* Object already exists */
1826         ICE_AQ_RC_EINVAL        = 14, /* Invalid argument */
1827         ICE_AQ_RC_ENOSPC        = 16, /* No space left or allocation failure */
1828         ICE_AQ_RC_ENOSYS        = 17, /* Function not implemented */
1829         ICE_AQ_RC_EMODE         = 21, /* Op not allowed in current dev mode */
1830         ICE_AQ_RC_ENOSEC        = 24, /* Missing security manifest */
1831         ICE_AQ_RC_EBADSIG       = 25, /* Bad RSA signature */
1832         ICE_AQ_RC_ESVN          = 26, /* SVN number prohibits this package */
1833         ICE_AQ_RC_EBADMAN       = 27, /* Manifest hash mismatch */
1834         ICE_AQ_RC_EBADBUF       = 28, /* Buffer hash mismatches manifest */
1835 };
1836
1837 /* Admin Queue command opcodes */
1838 enum ice_adminq_opc {
1839         /* AQ commands */
1840         ice_aqc_opc_get_ver                             = 0x0001,
1841         ice_aqc_opc_driver_ver                          = 0x0002,
1842         ice_aqc_opc_q_shutdown                          = 0x0003,
1843
1844         /* resource ownership */
1845         ice_aqc_opc_req_res                             = 0x0008,
1846         ice_aqc_opc_release_res                         = 0x0009,
1847
1848         /* device/function capabilities */
1849         ice_aqc_opc_list_func_caps                      = 0x000A,
1850         ice_aqc_opc_list_dev_caps                       = 0x000B,
1851
1852         /* manage MAC address */
1853         ice_aqc_opc_manage_mac_read                     = 0x0107,
1854         ice_aqc_opc_manage_mac_write                    = 0x0108,
1855
1856         /* PXE */
1857         ice_aqc_opc_clear_pxe_mode                      = 0x0110,
1858
1859         /* internal switch commands */
1860         ice_aqc_opc_get_sw_cfg                          = 0x0200,
1861
1862         /* Alloc/Free/Get Resources */
1863         ice_aqc_opc_alloc_res                           = 0x0208,
1864         ice_aqc_opc_free_res                            = 0x0209,
1865
1866         /* VSI commands */
1867         ice_aqc_opc_add_vsi                             = 0x0210,
1868         ice_aqc_opc_update_vsi                          = 0x0211,
1869         ice_aqc_opc_free_vsi                            = 0x0213,
1870
1871         /* switch rules population commands */
1872         ice_aqc_opc_add_sw_rules                        = 0x02A0,
1873         ice_aqc_opc_update_sw_rules                     = 0x02A1,
1874         ice_aqc_opc_remove_sw_rules                     = 0x02A2,
1875
1876         ice_aqc_opc_clear_pf_cfg                        = 0x02A4,
1877
1878         /* transmit scheduler commands */
1879         ice_aqc_opc_get_dflt_topo                       = 0x0400,
1880         ice_aqc_opc_add_sched_elems                     = 0x0401,
1881         ice_aqc_opc_cfg_sched_elems                     = 0x0403,
1882         ice_aqc_opc_get_sched_elems                     = 0x0404,
1883         ice_aqc_opc_suspend_sched_elems                 = 0x0409,
1884         ice_aqc_opc_resume_sched_elems                  = 0x040A,
1885         ice_aqc_opc_query_port_ets                      = 0x040E,
1886         ice_aqc_opc_delete_sched_elems                  = 0x040F,
1887         ice_aqc_opc_add_rl_profiles                     = 0x0410,
1888         ice_aqc_opc_query_sched_res                     = 0x0412,
1889         ice_aqc_opc_remove_rl_profiles                  = 0x0415,
1890
1891         /* PHY commands */
1892         ice_aqc_opc_get_phy_caps                        = 0x0600,
1893         ice_aqc_opc_set_phy_cfg                         = 0x0601,
1894         ice_aqc_opc_set_mac_cfg                         = 0x0603,
1895         ice_aqc_opc_restart_an                          = 0x0605,
1896         ice_aqc_opc_get_link_status                     = 0x0607,
1897         ice_aqc_opc_set_event_mask                      = 0x0613,
1898         ice_aqc_opc_set_mac_lb                          = 0x0620,
1899         ice_aqc_opc_set_port_id_led                     = 0x06E9,
1900         ice_aqc_opc_sff_eeprom                          = 0x06EE,
1901
1902         /* NVM commands */
1903         ice_aqc_opc_nvm_read                            = 0x0701,
1904         ice_aqc_opc_nvm_checksum                        = 0x0706,
1905
1906         /* PF/VF mailbox commands */
1907         ice_mbx_opc_send_msg_to_pf                      = 0x0801,
1908         ice_mbx_opc_send_msg_to_vf                      = 0x0802,
1909         /* LLDP commands */
1910         ice_aqc_opc_lldp_get_mib                        = 0x0A00,
1911         ice_aqc_opc_lldp_set_mib_change                 = 0x0A01,
1912         ice_aqc_opc_lldp_stop                           = 0x0A05,
1913         ice_aqc_opc_lldp_start                          = 0x0A06,
1914         ice_aqc_opc_get_cee_dcb_cfg                     = 0x0A07,
1915         ice_aqc_opc_lldp_set_local_mib                  = 0x0A08,
1916         ice_aqc_opc_lldp_stop_start_specific_agent      = 0x0A09,
1917
1918         /* RSS commands */
1919         ice_aqc_opc_set_rss_key                         = 0x0B02,
1920         ice_aqc_opc_set_rss_lut                         = 0x0B03,
1921         ice_aqc_opc_get_rss_key                         = 0x0B04,
1922         ice_aqc_opc_get_rss_lut                         = 0x0B05,
1923
1924         /* Tx queue handling commands/events */
1925         ice_aqc_opc_add_txqs                            = 0x0C30,
1926         ice_aqc_opc_dis_txqs                            = 0x0C31,
1927
1928         /* package commands */
1929         ice_aqc_opc_download_pkg                        = 0x0C40,
1930         ice_aqc_opc_update_pkg                          = 0x0C42,
1931         ice_aqc_opc_get_pkg_info_list                   = 0x0C43,
1932
1933         /* Standalone Commands/Events */
1934         ice_aqc_opc_event_lan_overflow                  = 0x1001,
1935
1936         /* debug commands */
1937         ice_aqc_opc_fw_logging                          = 0xFF09,
1938         ice_aqc_opc_fw_logging_info                     = 0xFF10,
1939 };
1940
1941 #endif /* _ICE_ADMINQ_CMD_H_ */