drivers/net/ethernet/freescale/fec_main.c

   1 // SPDX-License-Identifier: GPL-2.0+
   2 /*
   3  * Fast Ethernet Controller (FEC) driver for Motorola MPC8xx.
   4  * Copyright (c) 1997 Dan Malek (dmalek@jlc.net)
   5  *
   6  * Right now, I am very wasteful with the buffers.  I allocate memory
   7  * pages and then divide them into 2K frame buffers.  This way I know I
   8  * have buffers large enough to hold one frame within one buffer descriptor.
   9  * Once I get this working, I will use 64 or 128 byte CPM buffers, which
  10  * will be much more memory efficient and will easily handle lots of
  11  * small packets.
  12  *
  13  * Much better multiple PHY support by Magnus Damm.
  14  * Copyright (c) 2000 Ericsson Radio Systems AB.
  15  *
  16  * Support for FEC controller of ColdFire processors.
  17  * Copyright (c) 2001-2005 Greg Ungerer (gerg@snapgear.com)
  18  *
  19  * Bug fixes and cleanup by Philippe De Muyter (phdm@macqel.be)
  20  * Copyright (c) 2004-2006 Macq Electronique SA.
  21  *
  22  * Copyright (C) 2010-2011 Freescale Semiconductor, Inc.
  23  */
  24
  25 #include <linux/module.h>
  26 #include <linux/kernel.h>
  27 #include <linux/string.h>
  28 #include <linux/pm_runtime.h>
  29 #include <linux/ptrace.h>
  30 #include <linux/errno.h>
  31 #include <linux/ioport.h>
  32 #include <linux/slab.h>
  33 #include <linux/interrupt.h>
  34 #include <linux/delay.h>
  35 #include <linux/netdevice.h>
  36 #include <linux/etherdevice.h>
  37 #include <linux/skbuff.h>
  38 #include <linux/in.h>
  39 #include <linux/ip.h>
  40 #include <net/ip.h>
  41 #include <net/tso.h>
  42 #include <linux/tcp.h>
  43 #include <linux/udp.h>
  44 #include <linux/icmp.h>
  45 #include <linux/spinlock.h>
  46 #include <linux/workqueue.h>
  47 #include <linux/bitops.h>
  48 #include <linux/io.h>
  49 #include <linux/irq.h>
  50 #include <linux/clk.h>
  51 #include <linux/crc32.h>
  52 #include <linux/platform_device.h>
  53 #include <linux/mdio.h>
  54 #include <linux/phy.h>
  55 #include <linux/fec.h>
  56 #include <linux/of.h>
  57 #include <linux/of_device.h>
  58 #include <linux/of_gpio.h>
  59 #include <linux/of_mdio.h>
  60 #include <linux/of_net.h>
  61 #include <linux/regulator/consumer.h>
  62 #include <linux/if_vlan.h>
  63 #include <linux/pinctrl/consumer.h>
  64 #include <linux/prefetch.h>
  65 #include <linux/mfd/syscon.h>
  66 #include <linux/regmap.h>
  67 #include <soc/imx/cpuidle.h>
  68
  69 #include <asm/cacheflush.h>
  70
  71 #include "fec.h"
  72
  73 static void set_multicast_list(struct net_device *ndev);
  74 static void fec_enet_itr_coal_init(struct net_device *ndev);
  75
  76 #define DRIVER_NAME     "fec"
  77
  78 /* Pause frame feild and FIFO threshold */
  79 #define FEC_ENET_FCE    (1 << 5)
  80 #define FEC_ENET_RSEM_V 0x84
  81 #define FEC_ENET_RSFL_V 16
  82 #define FEC_ENET_RAEM_V 0x8
  83 #define FEC_ENET_RAFL_V 0x8
  84 #define FEC_ENET_OPD_V  0xFFF0
  85 #define FEC_MDIO_PM_TIMEOUT  100 /* ms */
  86
  87 struct fec_devinfo {
  88         u32 quirks;
  89 };
  90
  91 static const struct fec_devinfo fec_imx25_info = {
  92         .quirks = FEC_QUIRK_USE_GASKET | FEC_QUIRK_MIB_CLEAR |
  93                   FEC_QUIRK_HAS_FRREG,
  94 };
  95
  96 static const struct fec_devinfo fec_imx27_info = {
  97         .quirks = FEC_QUIRK_MIB_CLEAR | FEC_QUIRK_HAS_FRREG,
  98 };
  99
 100 static const struct fec_devinfo fec_imx28_info = {
 101         .quirks = FEC_QUIRK_ENET_MAC | FEC_QUIRK_SWAP_FRAME |
 102                   FEC_QUIRK_SINGLE_MDIO | FEC_QUIRK_HAS_RACC |
 103                   FEC_QUIRK_HAS_FRREG | FEC_QUIRK_CLEAR_SETUP_MII,
 104 };
 105
 106 static const struct fec_devinfo fec_imx6q_info = {
 107         .quirks = FEC_QUIRK_ENET_MAC | FEC_QUIRK_HAS_GBIT |
 108                   FEC_QUIRK_HAS_BUFDESC_EX | FEC_QUIRK_HAS_CSUM |
 109                   FEC_QUIRK_HAS_VLAN | FEC_QUIRK_ERR006358 |
 110                   FEC_QUIRK_HAS_RACC | FEC_QUIRK_CLEAR_SETUP_MII,
 111 };
 112
 113 static const struct fec_devinfo fec_mvf600_info = {
 114         .quirks = FEC_QUIRK_ENET_MAC | FEC_QUIRK_HAS_RACC,
 115 };
 116
 117 static const struct fec_devinfo fec_imx6x_info = {
 118         .quirks = FEC_QUIRK_ENET_MAC | FEC_QUIRK_HAS_GBIT |
 119                   FEC_QUIRK_HAS_BUFDESC_EX | FEC_QUIRK_HAS_CSUM |
 120                   FEC_QUIRK_HAS_VLAN | FEC_QUIRK_HAS_AVB |
 121                   FEC_QUIRK_ERR007885 | FEC_QUIRK_BUG_CAPTURE |
 122                   FEC_QUIRK_HAS_RACC | FEC_QUIRK_HAS_COALESCE |
 123                   FEC_QUIRK_CLEAR_SETUP_MII,
 124 };
 125
 126 static const struct fec_devinfo fec_imx6ul_info = {
 127         .quirks = FEC_QUIRK_ENET_MAC | FEC_QUIRK_HAS_GBIT |
 128                   FEC_QUIRK_HAS_BUFDESC_EX | FEC_QUIRK_HAS_CSUM |
 129                   FEC_QUIRK_HAS_VLAN | FEC_QUIRK_ERR007885 |
 130                   FEC_QUIRK_BUG_CAPTURE | FEC_QUIRK_HAS_RACC |
 131                   FEC_QUIRK_HAS_COALESCE | FEC_QUIRK_CLEAR_SETUP_MII,
 132 };
 133
 134 static struct platform_device_id fec_devtype[] = {
 135         {
 136                 /* keep it for coldfire */
 137                 .name = DRIVER_NAME,
 138                 .driver_data = 0,
 139         }, {
 140                 .name = "imx25-fec",
 141                 .driver_data = (kernel_ulong_t)&fec_imx25_info,
 142         }, {
 143                 .name = "imx27-fec",
 144                 .driver_data = (kernel_ulong_t)&fec_imx27_info,
 145         }, {
 146                 .name = "imx28-fec",
 147                 .driver_data = (kernel_ulong_t)&fec_imx28_info,
 148         }, {
 149                 .name = "imx6q-fec",
 150                 .driver_data = (kernel_ulong_t)&fec_imx6q_info,
 151         }, {
 152                 .name = "mvf600-fec",
 153                 .driver_data = (kernel_ulong_t)&fec_mvf600_info,
 154         }, {
 155                 .name = "imx6sx-fec",
 156                 .driver_data = (kernel_ulong_t)&fec_imx6x_info,
 157         }, {
 158                 .name = "imx6ul-fec",
 159                 .driver_data = (kernel_ulong_t)&fec_imx6ul_info,
 160         }, {
 161                 /* sentinel */
 162         }
 163 };
 164 MODULE_DEVICE_TABLE(platform, fec_devtype);
 165
 166 enum imx_fec_type {
 167         IMX25_FEC = 1,  /* runs on i.mx25/50/53 */
 168         IMX27_FEC,      /* runs on i.mx27/35/51 */
 169         IMX28_FEC,
 170         IMX6Q_FEC,
 171         MVF600_FEC,
 172         IMX6SX_FEC,
 173         IMX6UL_FEC,
 174 };
 175
 176 static const struct of_device_id fec_dt_ids[] = {
 177         { .compatible = "fsl,imx25-fec", .data = &fec_devtype[IMX25_FEC], },
 178         { .compatible = "fsl,imx27-fec", .data = &fec_devtype[IMX27_FEC], },
 179         { .compatible = "fsl,imx28-fec", .data = &fec_devtype[IMX28_FEC], },
 180         { .compatible = "fsl,imx6q-fec", .data = &fec_devtype[IMX6Q_FEC], },
 181         { .compatible = "fsl,mvf600-fec", .data = &fec_devtype[MVF600_FEC], },
 182         { .compatible = "fsl,imx6sx-fec", .data = &fec_devtype[IMX6SX_FEC], },
 183         { .compatible = "fsl,imx6ul-fec", .data = &fec_devtype[IMX6UL_FEC], },
 184         { /* sentinel */ }
 185 };
 186 MODULE_DEVICE_TABLE(of, fec_dt_ids);
 187
 188 static unsigned char macaddr[ETH_ALEN];
 189 module_param_array(macaddr, byte, NULL, 0);
 190 MODULE_PARM_DESC(macaddr, "FEC Ethernet MAC address");
 191
 192 #if defined(CONFIG_M5272)
 193 /*
 194  * Some hardware gets it MAC address out of local flash memory.
 195  * if this is non-zero then assume it is the address to get MAC from.
 196  */
 197 #if defined(CONFIG_NETtel)
 198 #define FEC_FLASHMAC    0xf0006006
 199 #elif defined(CONFIG_GILBARCONAP) || defined(CONFIG_SCALES)
 200 #define FEC_FLASHMAC    0xf0006000
 201 #elif defined(CONFIG_CANCam)
 202 #define FEC_FLASHMAC    0xf0020000
 203 #elif defined (CONFIG_M5272C3)
 204 #define FEC_FLASHMAC    (0xffe04000 + 4)
 205 #elif defined(CONFIG_MOD5272)
 206 #define FEC_FLASHMAC    0xffc0406b
 207 #else
 208 #define FEC_FLASHMAC    0
 209 #endif
 210 #endif /* CONFIG_M5272 */
 211
 212 /* The FEC stores dest/src/type/vlan, data, and checksum for receive packets.
 213  *
 214  * 2048 byte skbufs are allocated. However, alignment requirements
 215  * varies between FEC variants. Worst case is 64, so round down by 64.
 216  */
 217 #define PKT_MAXBUF_SIZE         (round_down(2048 - 64, 64))
 218 #define PKT_MINBUF_SIZE         64
 219
 220 /* FEC receive acceleration */
 221 #define FEC_RACC_IPDIS          (1 << 1)
 222 #define FEC_RACC_PRODIS         (1 << 2)
 223 #define FEC_RACC_SHIFT16        BIT(7)
 224 #define FEC_RACC_OPTIONS        (FEC_RACC_IPDIS | FEC_RACC_PRODIS)
 225
 226 /* MIB Control Register */
 227 #define FEC_MIB_CTRLSTAT_DISABLE        BIT(31)
 228
 229 /*
 230  * The 5270/5271/5280/5282/532x RX control register also contains maximum frame
 231  * size bits. Other FEC hardware does not, so we need to take that into
 232  * account when setting it.
 233  */
 234 #if defined(CONFIG_M523x) || defined(CONFIG_M527x) || defined(CONFIG_M528x) || \
 235     defined(CONFIG_M520x) || defined(CONFIG_M532x) || defined(CONFIG_ARM) || \
 236     defined(CONFIG_ARM64)
 237 #define OPT_FRAME_SIZE  (PKT_MAXBUF_SIZE << 16)
 238 #else
 239 #define OPT_FRAME_SIZE  0
 240 #endif
 241
 242 /* FEC MII MMFR bits definition */
 243 #define FEC_MMFR_ST             (1 << 30)
 244 #define FEC_MMFR_ST_C45         (0)
 245 #define FEC_MMFR_OP_READ        (2 << 28)
 246 #define FEC_MMFR_OP_READ_C45    (3 << 28)
 247 #define FEC_MMFR_OP_WRITE       (1 << 28)
 248 #define FEC_MMFR_OP_ADDR_WRITE  (0)
 249 #define FEC_MMFR_PA(v)          ((v & 0x1f) << 23)
 250 #define FEC_MMFR_RA(v)          ((v & 0x1f) << 18)
 251 #define FEC_MMFR_TA             (2 << 16)
 252 #define FEC_MMFR_DATA(v)        (v & 0xffff)
 253 /* FEC ECR bits definition */
 254 #define FEC_ECR_MAGICEN         (1 << 2)
 255 #define FEC_ECR_SLEEP           (1 << 3)
 256
 257 #define FEC_MII_TIMEOUT         30000 /* us */
 258
 259 /* Transmitter timeout */
 260 #define TX_TIMEOUT (2 * HZ)
 261
 262 #define FEC_PAUSE_FLAG_AUTONEG  0x1
 263 #define FEC_PAUSE_FLAG_ENABLE   0x2
 264 #define FEC_WOL_HAS_MAGIC_PACKET        (0x1 << 0)
 265 #define FEC_WOL_FLAG_ENABLE             (0x1 << 1)
 266 #define FEC_WOL_FLAG_SLEEP_ON           (0x1 << 2)
 267
 268 #define COPYBREAK_DEFAULT       256
 269
 270 /* Max number of allowed TCP segments for software TSO */
 271 #define FEC_MAX_TSO_SEGS        100
 272 #define FEC_MAX_SKB_DESCS       (FEC_MAX_TSO_SEGS * 2 + MAX_SKB_FRAGS)
 273
 274 #define IS_TSO_HEADER(txq, addr) \
 275         ((addr >= txq->tso_hdrs_dma) && \
 276         (addr < txq->tso_hdrs_dma + txq->bd.ring_size * TSO_HEADER_SIZE))
 277
 278 static int mii_cnt;
 279
 280 static struct bufdesc *fec_enet_get_nextdesc(struct bufdesc *bdp,
 281                                              struct bufdesc_prop *bd)
 282 {
 283         return (bdp >= bd->last) ? bd->base
 284                         : (struct bufdesc *)(((void *)bdp) + bd->dsize);
 285 }
 286
 287 static struct bufdesc *fec_enet_get_prevdesc(struct bufdesc *bdp,
 288                                              struct bufdesc_prop *bd)
 289 {
 290         return (bdp <= bd->base) ? bd->last
 291                         : (struct bufdesc *)(((void *)bdp) - bd->dsize);
 292 }
 293
 294 static int fec_enet_get_bd_index(struct bufdesc *bdp,
 295                                  struct bufdesc_prop *bd)
 296 {
 297         return ((const char *)bdp - (const char *)bd->base) >> bd->dsize_log2;
 298 }
 299
 300 static int fec_enet_get_free_txdesc_num(struct fec_enet_priv_tx_q *txq)
 301 {
 302         int entries;
 303
 304         entries = (((const char *)txq->dirty_tx -
 305                         (const char *)txq->bd.cur) >> txq->bd.dsize_log2) - 1;
 306
 307         return entries >= 0 ? entries : entries + txq->bd.ring_size;
 308 }
 309
 310 static void swap_buffer(void *bufaddr, int len)
 311 {
 312         int i;
 313         unsigned int *buf = bufaddr;
 314
 315         for (i = 0; i < len; i += 4, buf++)
 316                 swab32s(buf);
 317 }
 318
 319 static void swap_buffer2(void *dst_buf, void *src_buf, int len)
 320 {
 321         int i;
 322         unsigned int *src = src_buf;
 323         unsigned int *dst = dst_buf;
 324
 325         for (i = 0; i < len; i += 4, src++, dst++)
 326                 *dst = swab32p(src);
 327 }
 328
 329 static void fec_dump(struct net_device *ndev)
 330 {
 331         struct fec_enet_private *fep = netdev_priv(ndev);
 332         struct bufdesc *bdp;
 333         struct fec_enet_priv_tx_q *txq;
 334         int index = 0;
 335
 336         netdev_info(ndev, "TX ring dump\n");
 337         pr_info("Nr     SC     addr       len  SKB\n");
 338
 339         txq = fep->tx_queue[0];
 340         bdp = txq->bd.base;
 341
 342         do {
 343                 pr_info("%3u %c%c 0x%04x 0x%08x %4u %p\n",
 344                         index,
 345                         bdp == txq->bd.cur ? 'S' : ' ',
 346                         bdp == txq->dirty_tx ? 'H' : ' ',
 347                         fec16_to_cpu(bdp->cbd_sc),
 348                         fec32_to_cpu(bdp->cbd_bufaddr),
 349                         fec16_to_cpu(bdp->cbd_datlen),
 350                         txq->tx_skbuff[index]);
 351                 bdp = fec_enet_get_nextdesc(bdp, &txq->bd);
 352                 index++;
 353         } while (bdp != txq->bd.base);
 354 }
 355
 356 static inline bool is_ipv4_pkt(struct sk_buff *skb)
 357 {
 358         return skb->protocol == htons(ETH_P_IP) && ip_hdr(skb)->version == 4;
 359 }
 360
 361 static int
 362 fec_enet_clear_csum(struct sk_buff *skb, struct net_device *ndev)
 363 {
 364         /* Only run for packets requiring a checksum. */
 365         if (skb->ip_summed != CHECKSUM_PARTIAL)
 366                 return 0;
 367
 368         if (unlikely(skb_cow_head(skb, 0)))
 369                 return -1;
 370
 371         if (is_ipv4_pkt(skb))
 372                 ip_hdr(skb)->check = 0;
 373         *(__sum16 *)(skb->head + skb->csum_start + skb->csum_offset) = 0;
 374
 375         return 0;
 376 }
 377
 378 static struct bufdesc *
 379 fec_enet_txq_submit_frag_skb(struct fec_enet_priv_tx_q *txq,
 380                              struct sk_buff *skb,
 381                              struct net_device *ndev)
 382 {
 383         struct fec_enet_private *fep = netdev_priv(ndev);
 384         struct bufdesc *bdp = txq->bd.cur;
 385         struct bufdesc_ex *ebdp;
 386         int nr_frags = skb_shinfo(skb)->nr_frags;
 387         int frag, frag_len;
 388         unsigned short status;
 389         unsigned int estatus = 0;
 390         skb_frag_t *this_frag;
 391         unsigned int index;
 392         void *bufaddr;
 393         dma_addr_t addr;
 394         int i;
 395
 396         for (frag = 0; frag < nr_frags; frag++) {
 397                 this_frag = &skb_shinfo(skb)->frags[frag];
 398                 bdp = fec_enet_get_nextdesc(bdp, &txq->bd);
 399                 ebdp = (struct bufdesc_ex *)bdp;
 400
 401                 status = fec16_to_cpu(bdp->cbd_sc);
 402                 status &= ~BD_ENET_TX_STATS;
 403                 status |= (BD_ENET_TX_TC | BD_ENET_TX_READY);
 404                 frag_len = skb_frag_size(&skb_shinfo(skb)->frags[frag]);
 405
 406                 /* Handle the last BD specially */
 407                 if (frag == nr_frags - 1) {
 408                         status |= (BD_ENET_TX_INTR | BD_ENET_TX_LAST);
 409                         if (fep->bufdesc_ex) {
 410                                 estatus |= BD_ENET_TX_INT;
 411                                 if (unlikely(skb_shinfo(skb)->tx_flags &
 412                                         SKBTX_HW_TSTAMP && fep->hwts_tx_en))
 413                                         estatus |= BD_ENET_TX_TS;
 414                         }
 415                 }
 416
 417                 if (fep->bufdesc_ex) {
 418                         if (fep->quirks & FEC_QUIRK_HAS_AVB)
 419                                 estatus |= FEC_TX_BD_FTYPE(txq->bd.qid);
 420                         if (skb->ip_summed == CHECKSUM_PARTIAL)
 421                                 estatus |= BD_ENET_TX_PINS | BD_ENET_TX_IINS;
 422                         ebdp->cbd_bdu = 0;
 423                         ebdp->cbd_esc = cpu_to_fec32(estatus);
 424                 }
 425
 426                 bufaddr = skb_frag_address(this_frag);
 427
 428                 index = fec_enet_get_bd_index(bdp, &txq->bd);
 429                 if (((unsigned long) bufaddr) & fep->tx_align ||
 430                         fep->quirks & FEC_QUIRK_SWAP_FRAME) {
 431                         memcpy(txq->tx_bounce[index], bufaddr, frag_len);
 432                         bufaddr = txq->tx_bounce[index];
 433
 434                         if (fep->quirks & FEC_QUIRK_SWAP_FRAME)
 435                                 swap_buffer(bufaddr, frag_len);
 436                 }
 437
 438                 addr = dma_map_single(&fep->pdev->dev, bufaddr, frag_len,
 439                                       DMA_TO_DEVICE);
 440                 if (dma_mapping_error(&fep->pdev->dev, addr)) {
 441                         if (net_ratelimit())
 442                                 netdev_err(ndev, "Tx DMA memory map failed\n");
 443                         goto dma_mapping_error;
 444                 }
 445
 446                 bdp->cbd_bufaddr = cpu_to_fec32(addr);
 447                 bdp->cbd_datlen = cpu_to_fec16(frag_len);
 448                 /* Make sure the updates to rest of the descriptor are
 449                  * performed before transferring ownership.
 450                  */
 451                 wmb();
 452                 bdp->cbd_sc = cpu_to_fec16(status);
 453         }
 454
 455         return bdp;
 456 dma_mapping_error:
 457         bdp = txq->bd.cur;
 458         for (i = 0; i < frag; i++) {
 459                 bdp = fec_enet_get_nextdesc(bdp, &txq->bd);
 460                 dma_unmap_single(&fep->pdev->dev, fec32_to_cpu(bdp->cbd_bufaddr),
 461                                  fec16_to_cpu(bdp->cbd_datlen), DMA_TO_DEVICE);
 462         }
 463         return ERR_PTR(-ENOMEM);
 464 }
 465
 466 static int fec_enet_txq_submit_skb(struct fec_enet_priv_tx_q *txq,
 467                                    struct sk_buff *skb, struct net_device *ndev)
 468 {
 469         struct fec_enet_private *fep = netdev_priv(ndev);
 470         int nr_frags = skb_shinfo(skb)->nr_frags;
 471         struct bufdesc *bdp, *last_bdp;
 472         void *bufaddr;
 473         dma_addr_t addr;
 474         unsigned short status;
 475         unsigned short buflen;
 476         unsigned int estatus = 0;
 477         unsigned int index;
 478         int entries_free;
 479
 480         entries_free = fec_enet_get_free_txdesc_num(txq);
 481         if (entries_free < MAX_SKB_FRAGS + 1) {
 482                 dev_kfree_skb_any(skb);
 483                 if (net_ratelimit())
 484                         netdev_err(ndev, "NOT enough BD for SG!\n");
 485                 return NETDEV_TX_OK;
 486         }
 487
 488         /* Protocol checksum off-load for TCP and UDP. */
 489         if (fec_enet_clear_csum(skb, ndev)) {
 490                 dev_kfree_skb_any(skb);
 491                 return NETDEV_TX_OK;
 492         }
 493
 494         /* Fill in a Tx ring entry */
 495         bdp = txq->bd.cur;
 496         last_bdp = bdp;
 497         status = fec16_to_cpu(bdp->cbd_sc);
 498         status &= ~BD_ENET_TX_STATS;
 499
 500         /* Set buffer length and buffer pointer */
 501         bufaddr = skb->data;
 502         buflen = skb_headlen(skb);
 503
 504         index = fec_enet_get_bd_index(bdp, &txq->bd);
 505         if (((unsigned long) bufaddr) & fep->tx_align ||
 506                 fep->quirks & FEC_QUIRK_SWAP_FRAME) {
 507                 memcpy(txq->tx_bounce[index], skb->data, buflen);
 508                 bufaddr = txq->tx_bounce[index];
 509
 510                 if (fep->quirks & FEC_QUIRK_SWAP_FRAME)
 511                         swap_buffer(bufaddr, buflen);
 512         }
 513
 514         /* Push the data cache so the CPM does not get stale memory data. */
 515         addr = dma_map_single(&fep->pdev->dev, bufaddr, buflen, DMA_TO_DEVICE);
 516         if (dma_mapping_error(&fep->pdev->dev, addr)) {
 517                 dev_kfree_skb_any(skb);
 518                 if (net_ratelimit())
 519                         netdev_err(ndev, "Tx DMA memory map failed\n");
 520                 return NETDEV_TX_OK;
 521         }
 522
 523         if (nr_frags) {
 524                 last_bdp = fec_enet_txq_submit_frag_skb(txq, skb, ndev);
 525                 if (IS_ERR(last_bdp)) {
 526                         dma_unmap_single(&fep->pdev->dev, addr,
 527                                          buflen, DMA_TO_DEVICE);
 528                         dev_kfree_skb_any(skb);
 529                         return NETDEV_TX_OK;
 530                 }
 531         } else {
 532                 status |= (BD_ENET_TX_INTR | BD_ENET_TX_LAST);
 533                 if (fep->bufdesc_ex) {
 534                         estatus = BD_ENET_TX_INT;
 535                         if (unlikely(skb_shinfo(skb)->tx_flags &
 536                                 SKBTX_HW_TSTAMP && fep->hwts_tx_en))
 537                                 estatus |= BD_ENET_TX_TS;
 538                 }
 539         }
 540         bdp->cbd_bufaddr = cpu_to_fec32(addr);
 541         bdp->cbd_datlen = cpu_to_fec16(buflen);
 542
 543         if (fep->bufdesc_ex) {
 544
 545                 struct bufdesc_ex *ebdp = (struct bufdesc_ex *)bdp;
 546
 547                 if (unlikely(skb_shinfo(skb)->tx_flags & SKBTX_HW_TSTAMP &&
 548                         fep->hwts_tx_en))
 549                         skb_shinfo(skb)->tx_flags |= SKBTX_IN_PROGRESS;
 550
 551                 if (fep->quirks & FEC_QUIRK_HAS_AVB)
 552                         estatus |= FEC_TX_BD_FTYPE(txq->bd.qid);
 553
 554                 if (skb->ip_summed == CHECKSUM_PARTIAL)
 555                         estatus |= BD_ENET_TX_PINS | BD_ENET_TX_IINS;
 556
 557                 ebdp->cbd_bdu = 0;
 558                 ebdp->cbd_esc = cpu_to_fec32(estatus);
 559         }
 560
 561         index = fec_enet_get_bd_index(last_bdp, &txq->bd);
 562         /* Save skb pointer */
 563         txq->tx_skbuff[index] = skb;
 564
 565         /* Make sure the updates to rest of the descriptor are performed before
 566          * transferring ownership.
 567          */
 568         wmb();
 569
 570         /* Send it on its way.  Tell FEC it's ready, interrupt when done,
 571          * it's the last BD of the frame, and to put the CRC on the end.
 572          */
 573         status |= (BD_ENET_TX_READY | BD_ENET_TX_TC);
 574         bdp->cbd_sc = cpu_to_fec16(status);
 575
 576         /* If this was the last BD in the ring, start at the beginning again. */
 577         bdp = fec_enet_get_nextdesc(last_bdp, &txq->bd);
 578
 579         skb_tx_timestamp(skb);
 580
 581         /* Make sure the update to bdp and tx_skbuff are performed before
 582          * txq->bd.cur.
 583          */
 584         wmb();
 585         txq->bd.cur = bdp;
 586
 587         /* Trigger transmission start */
 588         writel(0, txq->bd.reg_desc_active);
 589
 590         return 0;
 591 }
 592
 593 static int
 594 fec_enet_txq_put_data_tso(struct fec_enet_priv_tx_q *txq, struct sk_buff *skb,
 595                           struct net_device *ndev,
 596                           struct bufdesc *bdp, int index, char *data,
 597                           int size, bool last_tcp, bool is_last)
 598 {
 599         struct fec_enet_private *fep = netdev_priv(ndev);
 600         struct bufdesc_ex *ebdp = container_of(bdp, struct bufdesc_ex, desc);
 601         unsigned short status;
 602         unsigned int estatus = 0;
 603         dma_addr_t addr;
 604
 605         status = fec16_to_cpu(bdp->cbd_sc);
 606         status &= ~BD_ENET_TX_STATS;
 607
 608         status |= (BD_ENET_TX_TC | BD_ENET_TX_READY);
 609
 610         if (((unsigned long) data) & fep->tx_align ||
 611                 fep->quirks & FEC_QUIRK_SWAP_FRAME) {
 612                 memcpy(txq->tx_bounce[index], data, size);
 613                 data = txq->tx_bounce[index];
 614
 615                 if (fep->quirks & FEC_QUIRK_SWAP_FRAME)
 616                         swap_buffer(data, size);
 617         }
 618
 619         addr = dma_map_single(&fep->pdev->dev, data, size, DMA_TO_DEVICE);
 620         if (dma_mapping_error(&fep->pdev->dev, addr)) {
 621                 dev_kfree_skb_any(skb);
 622                 if (net_ratelimit())
 623                         netdev_err(ndev, "Tx DMA memory map failed\n");
 624                 return NETDEV_TX_BUSY;
 625         }
 626
 627         bdp->cbd_datlen = cpu_to_fec16(size);
 628         bdp->cbd_bufaddr = cpu_to_fec32(addr);
 629
 630         if (fep->bufdesc_ex) {
 631                 if (fep->quirks & FEC_QUIRK_HAS_AVB)
 632                         estatus |= FEC_TX_BD_FTYPE(txq->bd.qid);
 633                 if (skb->ip_summed == CHECKSUM_PARTIAL)
 634                         estatus |= BD_ENET_TX_PINS | BD_ENET_TX_IINS;
 635                 ebdp->cbd_bdu = 0;
 636                 ebdp->cbd_esc = cpu_to_fec32(estatus);
 637         }
 638
 639         /* Handle the last BD specially */
 640         if (last_tcp)
 641                 status |= (BD_ENET_TX_LAST | BD_ENET_TX_TC);
 642         if (is_last) {
 643                 status |= BD_ENET_TX_INTR;
 644                 if (fep->bufdesc_ex)
 645                         ebdp->cbd_esc |= cpu_to_fec32(BD_ENET_TX_INT);
 646         }
 647
 648         bdp->cbd_sc = cpu_to_fec16(status);
 649
 650         return 0;
 651 }
 652
 653 static int
 654 fec_enet_txq_put_hdr_tso(struct fec_enet_priv_tx_q *txq,
 655                          struct sk_buff *skb, struct net_device *ndev,
 656                          struct bufdesc *bdp, int index)
 657 {
 658         struct fec_enet_private *fep = netdev_priv(ndev);
 659         int hdr_len = skb_transport_offset(skb) + tcp_hdrlen(skb);
 660         struct bufdesc_ex *ebdp = container_of(bdp, struct bufdesc_ex, desc);
 661         void *bufaddr;
 662         unsigned long dmabuf;
 663         unsigned short status;
 664         unsigned int estatus = 0;
 665
 666         status = fec16_to_cpu(bdp->cbd_sc);
 667         status &= ~BD_ENET_TX_STATS;
 668         status |= (BD_ENET_TX_TC | BD_ENET_TX_READY);
 669
 670         bufaddr = txq->tso_hdrs + index * TSO_HEADER_SIZE;
 671         dmabuf = txq->tso_hdrs_dma + index * TSO_HEADER_SIZE;
 672         if (((unsigned long)bufaddr) & fep->tx_align ||
 673                 fep->quirks & FEC_QUIRK_SWAP_FRAME) {
 674                 memcpy(txq->tx_bounce[index], skb->data, hdr_len);
 675                 bufaddr = txq->tx_bounce[index];
 676
 677                 if (fep->quirks & FEC_QUIRK_SWAP_FRAME)
 678                         swap_buffer(bufaddr, hdr_len);
 679
 680                 dmabuf = dma_map_single(&fep->pdev->dev, bufaddr,
 681                                         hdr_len, DMA_TO_DEVICE);
 682                 if (dma_mapping_error(&fep->pdev->dev, dmabuf)) {
 683                         dev_kfree_skb_any(skb);
 684                         if (net_ratelimit())
 685                                 netdev_err(ndev, "Tx DMA memory map failed\n");
 686                         return NETDEV_TX_BUSY;
 687                 }
 688         }
 689
 690         bdp->cbd_bufaddr = cpu_to_fec32(dmabuf);
 691         bdp->cbd_datlen = cpu_to_fec16(hdr_len);
 692
 693         if (fep->bufdesc_ex) {
 694                 if (fep->quirks & FEC_QUIRK_HAS_AVB)
 695                         estatus |= FEC_TX_BD_FTYPE(txq->bd.qid);
 696                 if (skb->ip_summed == CHECKSUM_PARTIAL)
 697                         estatus |= BD_ENET_TX_PINS | BD_ENET_TX_IINS;
 698                 ebdp->cbd_bdu = 0;
 699                 ebdp->cbd_esc = cpu_to_fec32(estatus);
 700         }
 701
 702         bdp->cbd_sc = cpu_to_fec16(status);
 703
 704         return 0;
 705 }
 706
 707 static int fec_enet_txq_submit_tso(struct fec_enet_priv_tx_q *txq,
 708                                    struct sk_buff *skb,
 709                                    struct net_device *ndev)
 710 {
 711         struct fec_enet_private *fep = netdev_priv(ndev);
 712         int hdr_len, total_len, data_left;
 713         struct bufdesc *bdp = txq->bd.cur;
 714         struct tso_t tso;
 715         unsigned int index = 0;
 716         int ret;
 717
 718         if (tso_count_descs(skb) >= fec_enet_get_free_txdesc_num(txq)) {
 719                 dev_kfree_skb_any(skb);
 720                 if (net_ratelimit())
 721                         netdev_err(ndev, "NOT enough BD for TSO!\n");
 722                 return NETDEV_TX_OK;
 723         }
 724
 725         /* Protocol checksum off-load for TCP and UDP. */
 726         if (fec_enet_clear_csum(skb, ndev)) {
 727                 dev_kfree_skb_any(skb);
 728                 return NETDEV_TX_OK;
 729         }
 730
 731         /* Initialize the TSO handler, and prepare the first payload */
 732         hdr_len = tso_start(skb, &tso);
 733
 734         total_len = skb->len - hdr_len;
 735         while (total_len > 0) {
 736                 char *hdr;
 737
 738                 index = fec_enet_get_bd_index(bdp, &txq->bd);
 739                 data_left = min_t(int, skb_shinfo(skb)->gso_size, total_len);
 740                 total_len -= data_left;
 741
 742                 /* prepare packet headers: MAC + IP + TCP */
 743                 hdr = txq->tso_hdrs + index * TSO_HEADER_SIZE;
 744                 tso_build_hdr(skb, hdr, &tso, data_left, total_len == 0);
 745                 ret = fec_enet_txq_put_hdr_tso(txq, skb, ndev, bdp, index);
 746                 if (ret)
 747                         goto err_release;
 748
 749                 while (data_left > 0) {
 750                         int size;
 751
 752                         size = min_t(int, tso.size, data_left);
 753                         bdp = fec_enet_get_nextdesc(bdp, &txq->bd);
 754                         index = fec_enet_get_bd_index(bdp, &txq->bd);
 755                         ret = fec_enet_txq_put_data_tso(txq, skb, ndev,
 756                                                         bdp, index,
 757                                                         tso.data, size,
 758                                                         size == data_left,
 759                                                         total_len == 0);
 760                         if (ret)
 761                                 goto err_release;
 762
 763                         data_left -= size;
 764                         tso_build_data(skb, &tso, size);
 765                 }
 766
 767                 bdp = fec_enet_get_nextdesc(bdp, &txq->bd);
 768         }
 769
 770         /* Save skb pointer */
 771         txq->tx_skbuff[index] = skb;
 772
 773         skb_tx_timestamp(skb);
 774         txq->bd.cur = bdp;
 775
 776         /* Trigger transmission start */
 777         if (!(fep->quirks & FEC_QUIRK_ERR007885) ||
 778             !readl(txq->bd.reg_desc_active) ||
 779             !readl(txq->bd.reg_desc_active) ||
 780             !readl(txq->bd.reg_desc_active) ||
 781             !readl(txq->bd.reg_desc_active))
 782                 writel(0, txq->bd.reg_desc_active);
 783
 784         return 0;
 785
 786 err_release:
 787         /* TODO: Release all used data descriptors for TSO */
 788         return ret;
 789 }
 790
 791 static netdev_tx_t
 792 fec_enet_start_xmit(struct sk_buff *skb, struct net_device *ndev)
 793 {
 794         struct fec_enet_private *fep = netdev_priv(ndev);
 795         int entries_free;
 796         unsigned short queue;
 797         struct fec_enet_priv_tx_q *txq;
 798         struct netdev_queue *nq;
 799         int ret;
 800
 801         queue = skb_get_queue_mapping(skb);
 802         txq = fep->tx_queue[queue];
 803         nq = netdev_get_tx_queue(ndev, queue);
 804
 805         if (skb_is_gso(skb))
 806                 ret = fec_enet_txq_submit_tso(txq, skb, ndev);
 807         else
 808                 ret = fec_enet_txq_submit_skb(txq, skb, ndev);
 809         if (ret)
 810                 return ret;
 811
 812         entries_free = fec_enet_get_free_txdesc_num(txq);
 813         if (entries_free <= txq->tx_stop_threshold)
 814                 netif_tx_stop_queue(nq);
 815
 816         return NETDEV_TX_OK;
 817 }
 818
 819 /* Init RX & TX buffer descriptors
 820  */
 821 static void fec_enet_bd_init(struct net_device *dev)
 822 {
 823         struct fec_enet_private *fep = netdev_priv(dev);
 824         struct fec_enet_priv_tx_q *txq;
 825         struct fec_enet_priv_rx_q *rxq;
 826         struct bufdesc *bdp;
 827         unsigned int i;
 828         unsigned int q;
 829
 830         for (q = 0; q < fep->num_rx_queues; q++) {
 831                 /* Initialize the receive buffer descriptors. */
 832                 rxq = fep->rx_queue[q];
 833                 bdp = rxq->bd.base;
 834
 835                 for (i = 0; i < rxq->bd.ring_size; i++) {
 836
 837                         /* Initialize the BD for every fragment in the page. */
 838                         if (bdp->cbd_bufaddr)
 839                                 bdp->cbd_sc = cpu_to_fec16(BD_ENET_RX_EMPTY);
 840                         else
 841                                 bdp->cbd_sc = cpu_to_fec16(0);
 842                         bdp = fec_enet_get_nextdesc(bdp, &rxq->bd);
 843                 }
 844
 845                 /* Set the last buffer to wrap */
 846                 bdp = fec_enet_get_prevdesc(bdp, &rxq->bd);
 847                 bdp->cbd_sc |= cpu_to_fec16(BD_SC_WRAP);
 848
 849                 rxq->bd.cur = rxq->bd.base;
 850         }
 851
 852         for (q = 0; q < fep->num_tx_queues; q++) {
 853                 /* ...and the same for transmit */
 854                 txq = fep->tx_queue[q];
 855                 bdp = txq->bd.base;
 856                 txq->bd.cur = bdp;
 857
 858                 for (i = 0; i < txq->bd.ring_size; i++) {
 859                         /* Initialize the BD for every fragment in the page. */
 860                         bdp->cbd_sc = cpu_to_fec16(0);
 861                         if (bdp->cbd_bufaddr &&
 862                             !IS_TSO_HEADER(txq, fec32_to_cpu(bdp->cbd_bufaddr)))
 863                                 dma_unmap_single(&fep->pdev->dev,
 864                                                  fec32_to_cpu(bdp->cbd_bufaddr),
 865                                                  fec16_to_cpu(bdp->cbd_datlen),
 866                                                  DMA_TO_DEVICE);
 867                         if (txq->tx_skbuff[i]) {
 868                                 dev_kfree_skb_any(txq->tx_skbuff[i]);
 869                                 txq->tx_skbuff[i] = NULL;
 870                         }
 871                         bdp->cbd_bufaddr = cpu_to_fec32(0);
 872                         bdp = fec_enet_get_nextdesc(bdp, &txq->bd);
 873                 }
 874
 875                 /* Set the last buffer to wrap */
 876                 bdp = fec_enet_get_prevdesc(bdp, &txq->bd);
 877                 bdp->cbd_sc |= cpu_to_fec16(BD_SC_WRAP);
 878                 txq->dirty_tx = bdp;
 879         }
 880 }
 881
 882 static void fec_enet_active_rxring(struct net_device *ndev)
 883 {
 884         struct fec_enet_private *fep = netdev_priv(ndev);
 885         int i;
 886
 887         for (i = 0; i < fep->num_rx_queues; i++)
 888                 writel(0, fep->rx_queue[i]->bd.reg_desc_active);
 889 }
 890
 891 static void fec_enet_enable_ring(struct net_device *ndev)
 892 {
 893         struct fec_enet_private *fep = netdev_priv(ndev);
 894         struct fec_enet_priv_tx_q *txq;
 895         struct fec_enet_priv_rx_q *rxq;
 896         int i;
 897
 898         for (i = 0; i < fep->num_rx_queues; i++) {
 899                 rxq = fep->rx_queue[i];
 900                 writel(rxq->bd.dma, fep->hwp + FEC_R_DES_START(i));
 901                 writel(PKT_MAXBUF_SIZE, fep->hwp + FEC_R_BUFF_SIZE(i));
 902
 903                 /* enable DMA1/2 */
 904                 if (i)
 905                         writel(RCMR_MATCHEN | RCMR_CMP(i),
 906                                fep->hwp + FEC_RCMR(i));
 907         }
 908
 909         for (i = 0; i < fep->num_tx_queues; i++) {
 910                 txq = fep->tx_queue[i];
 911                 writel(txq->bd.dma, fep->hwp + FEC_X_DES_START(i));
 912
 913                 /* enable DMA1/2 */
 914                 if (i)
 915                         writel(DMA_CLASS_EN | IDLE_SLOPE(i),
 916                                fep->hwp + FEC_DMA_CFG(i));
 917         }
 918 }
 919
 920 static void fec_enet_reset_skb(struct net_device *ndev)
 921 {
 922         struct fec_enet_private *fep = netdev_priv(ndev);
 923         struct fec_enet_priv_tx_q *txq;
 924         int i, j;
 925
 926         for (i = 0; i < fep->num_tx_queues; i++) {
 927                 txq = fep->tx_queue[i];
 928
 929                 for (j = 0; j < txq->bd.ring_size; j++) {
 930                         if (txq->tx_skbuff[j]) {
 931                                 dev_kfree_skb_any(txq->tx_skbuff[j]);
 932                                 txq->tx_skbuff[j] = NULL;
 933                         }
 934                 }
 935         }
 936 }
 937
 938 /*
 939  * This function is called to start or restart the FEC during a link
 940  * change, transmit timeout, or to reconfigure the FEC.  The network
 941  * packet processing for this device must be stopped before this call.
 942  */
 943 static void
 944 fec_restart(struct net_device *ndev)
 945 {
 946         struct fec_enet_private *fep = netdev_priv(ndev);
 947         u32 val;
 948         u32 temp_mac[2];
 949         u32 rcntl = OPT_FRAME_SIZE | 0x04;
 950         u32 ecntl = 0x2; /* ETHEREN */
 951
 952         /* Whack a reset.  We should wait for this.
 953          * For i.MX6SX SOC, enet use AXI bus, we use disable MAC
 954          * instead of reset MAC itself.
 955          */
 956         if (fep->quirks & FEC_QUIRK_HAS_AVB) {
 957                 writel(0, fep->hwp + FEC_ECNTRL);
 958         } else {
 959                 writel(1, fep->hwp + FEC_ECNTRL);
 960                 udelay(10);
 961         }
 962
 963         /*
 964          * enet-mac reset will reset mac address registers too,
 965          * so need to reconfigure it.
 966          */
 967         memcpy(&temp_mac, ndev->dev_addr, ETH_ALEN);
 968         writel((__force u32)cpu_to_be32(temp_mac[0]),
 969                fep->hwp + FEC_ADDR_LOW);
 970         writel((__force u32)cpu_to_be32(temp_mac[1]),
 971                fep->hwp + FEC_ADDR_HIGH);
 972
 973         /* Clear any outstanding interrupt, except MDIO. */
 974         writel((0xffffffff & ~FEC_ENET_MII), fep->hwp + FEC_IEVENT);
 975
 976         fec_enet_bd_init(ndev);
 977
 978         fec_enet_enable_ring(ndev);
 979
 980         /* Reset tx SKB buffers. */
 981         fec_enet_reset_skb(ndev);
 982
 983         /* Enable MII mode */
 984         if (fep->full_duplex == DUPLEX_FULL) {
 985                 /* FD enable */
 986                 writel(0x04, fep->hwp + FEC_X_CNTRL);
 987         } else {
 988                 /* No Rcv on Xmit */
 989                 rcntl |= 0x02;
 990                 writel(0x0, fep->hwp + FEC_X_CNTRL);
 991         }
 992
 993         /* Set MII speed */
 994         writel(fep->phy_speed, fep->hwp + FEC_MII_SPEED);
 995
 996 #if !defined(CONFIG_M5272)
 997         if (fep->quirks & FEC_QUIRK_HAS_RACC) {
 998                 val = readl(fep->hwp + FEC_RACC);
 999                 /* align IP header */
1000                 val |= FEC_RACC_SHIFT16;
1001                 if (fep->csum_flags & FLAG_RX_CSUM_ENABLED)
1002                         /* set RX checksum */
1003                         val |= FEC_RACC_OPTIONS;
1004                 else
1005                         val &= ~FEC_RACC_OPTIONS;
1006                 writel(val, fep->hwp + FEC_RACC);
1007                 writel(PKT_MAXBUF_SIZE, fep->hwp + FEC_FTRL);
1008         }
1009 #endif
1010
1011         /*
1012          * The phy interface and speed need to get configured
1013          * differently on enet-mac.
1014          */
1015         if (fep->quirks & FEC_QUIRK_ENET_MAC) {
1016                 /* Enable flow control and length check */
1017                 rcntl |= 0x40000000 | 0x00000020;
1018
1019                 /* RGMII, RMII or MII */
1020                 if (fep->phy_interface == PHY_INTERFACE_MODE_RGMII ||
1021                     fep->phy_interface == PHY_INTERFACE_MODE_RGMII_ID ||
1022                     fep->phy_interface == PHY_INTERFACE_MODE_RGMII_RXID ||
1023                     fep->phy_interface == PHY_INTERFACE_MODE_RGMII_TXID)
1024                         rcntl |= (1 << 6);
1025                 else if (fep->phy_interface == PHY_INTERFACE_MODE_RMII)
1026                         rcntl |= (1 << 8);
1027                 else
1028                         rcntl &= ~(1 << 8);
1029
1030                 /* 1G, 100M or 10M */
1031                 if (ndev->phydev) {
1032                         if (ndev->phydev->speed == SPEED_1000)
1033                                 ecntl |= (1 << 5);
1034                         else if (ndev->phydev->speed == SPEED_100)
1035                                 rcntl &= ~(1 << 9);
1036                         else
1037                                 rcntl |= (1 << 9);
1038                 }
1039         } else {
1040 #ifdef FEC_MIIGSK_ENR
1041                 if (fep->quirks & FEC_QUIRK_USE_GASKET) {
1042                         u32 cfgr;
1043                         /* disable the gasket and wait */
1044                         writel(0, fep->hwp + FEC_MIIGSK_ENR);
1045                         while (readl(fep->hwp + FEC_MIIGSK_ENR) & 4)
1046                                 udelay(1);
1047
1048                         /*
1049                          * configure the gasket:
1050                          *   RMII, 50 MHz, no loopback, no echo
1051                          *   MII, 25 MHz, no loopback, no echo
1052                          */
1053                         cfgr = (fep->phy_interface == PHY_INTERFACE_MODE_RMII)
1054                                 ? BM_MIIGSK_CFGR_RMII : BM_MIIGSK_CFGR_MII;
1055                         if (ndev->phydev && ndev->phydev->speed == SPEED_10)
1056                                 cfgr |= BM_MIIGSK_CFGR_FRCONT_10M;
1057                         writel(cfgr, fep->hwp + FEC_MIIGSK_CFGR);
1058
1059                         /* re-enable the gasket */
1060                         writel(2, fep->hwp + FEC_MIIGSK_ENR);
1061                 }
1062 #endif
1063         }
1064
1065 #if !defined(CONFIG_M5272)
1066         /* enable pause frame*/
1067         if ((fep->pause_flag & FEC_PAUSE_FLAG_ENABLE) ||
1068             ((fep->pause_flag & FEC_PAUSE_FLAG_AUTONEG) &&
1069              ndev->phydev && ndev->phydev->pause)) {
1070                 rcntl |= FEC_ENET_FCE;
1071
1072                 /* set FIFO threshold parameter to reduce overrun */
1073                 writel(FEC_ENET_RSEM_V, fep->hwp + FEC_R_FIFO_RSEM);
1074                 writel(FEC_ENET_RSFL_V, fep->hwp + FEC_R_FIFO_RSFL);
1075                 writel(FEC_ENET_RAEM_V, fep->hwp + FEC_R_FIFO_RAEM);
1076                 writel(FEC_ENET_RAFL_V, fep->hwp + FEC_R_FIFO_RAFL);
1077
1078                 /* OPD */
1079                 writel(FEC_ENET_OPD_V, fep->hwp + FEC_OPD);
1080         } else {
1081                 rcntl &= ~FEC_ENET_FCE;
1082         }
1083 #endif /* !defined(CONFIG_M5272) */
1084
1085         writel(rcntl, fep->hwp + FEC_R_CNTRL);
1086
1087         /* Setup multicast filter. */
1088         set_multicast_list(ndev);
1089 #ifndef CONFIG_M5272
1090         writel(0, fep->hwp + FEC_HASH_TABLE_HIGH);
1091         writel(0, fep->hwp + FEC_HASH_TABLE_LOW);
1092 #endif
1093
1094         if (fep->quirks & FEC_QUIRK_ENET_MAC) {
1095                 /* enable ENET endian swap */
1096                 ecntl |= (1 << 8);
1097                 /* enable ENET store and forward mode */
1098                 writel(1 << 8, fep->hwp + FEC_X_WMRK);
1099         }
1100
1101         if (fep->bufdesc_ex)
1102                 ecntl |= (1 << 4);
1103
1104 #ifndef CONFIG_M5272
1105         /* Enable the MIB statistic event counters */
1106         writel(0 << 31, fep->hwp + FEC_MIB_CTRLSTAT);
1107 #endif
1108
1109         /* And last, enable the transmit and receive processing */
1110         writel(ecntl, fep->hwp + FEC_ECNTRL);
1111         fec_enet_active_rxring(ndev);
1112
1113         if (fep->bufdesc_ex)
1114                 fec_ptp_start_cyclecounter(ndev);
1115
1116         /* Enable interrupts we wish to service */
1117         if (fep->link)
1118                 writel(FEC_DEFAULT_IMASK, fep->hwp + FEC_IMASK);
1119         else
1120                 writel(0, fep->hwp + FEC_IMASK);
1121
1122         /* Init the interrupt coalescing */
1123         fec_enet_itr_coal_init(ndev);
1124
1125 }
1126
1127 static void fec_enet_stop_mode(struct fec_enet_private *fep, bool enabled)
1128 {
1129         struct fec_platform_data *pdata = fep->pdev->dev.platform_data;
1130         struct fec_stop_mode_gpr *stop_gpr = &fep->stop_gpr;
1131
1132         if (stop_gpr->gpr) {
1133                 if (enabled)
1134                         regmap_update_bits(stop_gpr->gpr, stop_gpr->reg,
1135                                            BIT(stop_gpr->bit),
1136                                            BIT(stop_gpr->bit));
1137                 else
1138                         regmap_update_bits(stop_gpr->gpr, stop_gpr->reg,
1139                                            BIT(stop_gpr->bit), 0);
1140         } else if (pdata && pdata->sleep_mode_enable) {
1141                 pdata->sleep_mode_enable(enabled);
1142         }
1143 }
1144
1145 static void
1146 fec_stop(struct net_device *ndev)
1147 {
1148         struct fec_enet_private *fep = netdev_priv(ndev);
1149         u32 rmii_mode = readl(fep->hwp + FEC_R_CNTRL) & (1 << 8);
1150         u32 val;
1151
1152         /* We cannot expect a graceful transmit stop without link !!! */
1153         if (fep->link) {
1154                 writel(1, fep->hwp + FEC_X_CNTRL); /* Graceful transmit stop */
1155                 udelay(10);
1156                 if (!(readl(fep->hwp + FEC_IEVENT) & FEC_ENET_GRA))
1157                         netdev_err(ndev, "Graceful transmit stop did not complete!\n");
1158         }
1159
1160         /* Whack a reset.  We should wait for this.
1161          * For i.MX6SX SOC, enet use AXI bus, we use disable MAC
1162          * instead of reset MAC itself.
1163          */
1164         if (!(fep->wol_flag & FEC_WOL_FLAG_SLEEP_ON)) {
1165                 if (fep->quirks & FEC_QUIRK_HAS_AVB) {
1166                         writel(0, fep->hwp + FEC_ECNTRL);
1167                 } else {
1168                         writel(1, fep->hwp + FEC_ECNTRL);
1169                         udelay(10);
1170                 }
1171                 writel(FEC_DEFAULT_IMASK, fep->hwp + FEC_IMASK);
1172         } else {
1173                 writel(FEC_DEFAULT_IMASK | FEC_ENET_WAKEUP, fep->hwp + FEC_IMASK);
1174                 val = readl(fep->hwp + FEC_ECNTRL);
1175                 val |= (FEC_ECR_MAGICEN | FEC_ECR_SLEEP);
1176                 writel(val, fep->hwp + FEC_ECNTRL);
1177                 fec_enet_stop_mode(fep, true);
1178         }
1179         writel(fep->phy_speed, fep->hwp + FEC_MII_SPEED);
1180
1181         /* We have to keep ENET enabled to have MII interrupt stay working */
1182         if (fep->quirks & FEC_QUIRK_ENET_MAC &&
1183                 !(fep->wol_flag & FEC_WOL_FLAG_SLEEP_ON)) {
1184                 writel(2, fep->hwp + FEC_ECNTRL);
1185                 writel(rmii_mode, fep->hwp + FEC_R_CNTRL);
1186         }
1187 }
1188
1189
1190 static void
1191 fec_timeout(struct net_device *ndev, unsigned int txqueue)
1192 {
1193         struct fec_enet_private *fep = netdev_priv(ndev);
1194
1195         fec_dump(ndev);
1196
1197         ndev->stats.tx_errors++;
1198
1199         schedule_work(&fep->tx_timeout_work);
1200 }
1201
1202 static void fec_enet_timeout_work(struct work_struct *work)
1203 {
1204         struct fec_enet_private *fep =
1205                 container_of(work, struct fec_enet_private, tx_timeout_work);
1206         struct net_device *ndev = fep->netdev;
1207
1208         rtnl_lock();
1209         if (netif_device_present(ndev) || netif_running(ndev)) {
1210                 napi_disable(&fep->napi);
1211                 netif_tx_lock_bh(ndev);
1212                 fec_restart(ndev);
1213                 netif_tx_wake_all_queues(ndev);
1214                 netif_tx_unlock_bh(ndev);
1215                 napi_enable(&fep->napi);
1216         }
1217         rtnl_unlock();
1218 }
1219
1220 static void
1221 fec_enet_hwtstamp(struct fec_enet_private *fep, unsigned ts,
1222         struct skb_shared_hwtstamps *hwtstamps)
1223 {
1224         unsigned long flags;
1225         u64 ns;
1226
1227         spin_lock_irqsave(&fep->tmreg_lock, flags);
1228         ns = timecounter_cyc2time(&fep->tc, ts);
1229         spin_unlock_irqrestore(&fep->tmreg_lock, flags);
1230
1231         memset(hwtstamps, 0, sizeof(*hwtstamps));
1232         hwtstamps->hwtstamp = ns_to_ktime(ns);
1233 }
1234
1235 static void
1236 fec_enet_tx_queue(struct net_device *ndev, u16 queue_id)
1237 {
1238         struct  fec_enet_private *fep;
1239         struct bufdesc *bdp;
1240         unsigned short status;
1241         struct  sk_buff *skb;
1242         struct fec_enet_priv_tx_q *txq;
1243         struct netdev_queue *nq;
1244         int     index = 0;
1245         int     entries_free;
1246
1247         fep = netdev_priv(ndev);
1248
1249         txq = fep->tx_queue[queue_id];
1250         /* get next bdp of dirty_tx */
1251         nq = netdev_get_tx_queue(ndev, queue_id);
1252         bdp = txq->dirty_tx;
1253
1254         /* get next bdp of dirty_tx */
1255         bdp = fec_enet_get_nextdesc(bdp, &txq->bd);
1256
1257         while (bdp != READ_ONCE(txq->bd.cur)) {
1258                 /* Order the load of bd.cur and cbd_sc */
1259                 rmb();
1260                 status = fec16_to_cpu(READ_ONCE(bdp->cbd_sc));
1261                 if (status & BD_ENET_TX_READY)
1262                         break;
1263
1264                 index = fec_enet_get_bd_index(bdp, &txq->bd);
1265
1266                 skb = txq->tx_skbuff[index];
1267                 txq->tx_skbuff[index] = NULL;
1268                 if (!IS_TSO_HEADER(txq, fec32_to_cpu(bdp->cbd_bufaddr)))
1269                         dma_unmap_single(&fep->pdev->dev,
1270                                          fec32_to_cpu(bdp->cbd_bufaddr),
1271                                          fec16_to_cpu(bdp->cbd_datlen),
1272                                          DMA_TO_DEVICE);
1273                 bdp->cbd_bufaddr = cpu_to_fec32(0);
1274                 if (!skb)
1275                         goto skb_done;
1276
1277                 /* Check for errors. */
1278                 if (status & (BD_ENET_TX_HB | BD_ENET_TX_LC |
1279                                    BD_ENET_TX_RL | BD_ENET_TX_UN |
1280                                    BD_ENET_TX_CSL)) {
1281                         ndev->stats.tx_errors++;
1282                         if (status & BD_ENET_TX_HB)  /* No heartbeat */
1283                                 ndev->stats.tx_heartbeat_errors++;
1284                         if (status & BD_ENET_TX_LC)  /* Late collision */
1285                                 ndev->stats.tx_window_errors++;
1286                         if (status & BD_ENET_TX_RL)  /* Retrans limit */
1287                                 ndev->stats.tx_aborted_errors++;
1288                         if (status & BD_ENET_TX_UN)  /* Underrun */
1289                                 ndev->stats.tx_fifo_errors++;
1290                         if (status & BD_ENET_TX_CSL) /* Carrier lost */
1291                                 ndev->stats.tx_carrier_errors++;
1292                 } else {
1293                         ndev->stats.tx_packets++;
1294                         ndev->stats.tx_bytes += skb->len;
1295                 }
1296
1297                 /* NOTE: SKBTX_IN_PROGRESS being set does not imply it's we who
1298                  * are to time stamp the packet, so we still need to check time
1299                  * stamping enabled flag.
1300                  */
1301                 if (unlikely(skb_shinfo(skb)->tx_flags & SKBTX_IN_PROGRESS &&
1302                              fep->hwts_tx_en) &&
1303                     fep->bufdesc_ex) {
1304                         struct skb_shared_hwtstamps shhwtstamps;
1305                         struct bufdesc_ex *ebdp = (struct bufdesc_ex *)bdp;
1306
1307                         fec_enet_hwtstamp(fep, fec32_to_cpu(ebdp->ts), &shhwtstamps);
1308                         skb_tstamp_tx(skb, &shhwtstamps);
1309                 }
1310
1311                 /* Deferred means some collisions occurred during transmit,
1312                  * but we eventually sent the packet OK.
1313                  */
1314                 if (status & BD_ENET_TX_DEF)
1315                         ndev->stats.collisions++;
1316
1317                 /* Free the sk buffer associated with this last transmit */
1318                 dev_kfree_skb_any(skb);
1319 skb_done:
1320                 /* Make sure the update to bdp and tx_skbuff are performed
1321                  * before dirty_tx
1322                  */
1323                 wmb();
1324                 txq->dirty_tx = bdp;
1325
1326                 /* Update pointer to next buffer descriptor to be transmitted */
1327                 bdp = fec_enet_get_nextdesc(bdp, &txq->bd);
1328
1329                 /* Since we have freed up a buffer, the ring is no longer full
1330                  */
1331                 if (netif_tx_queue_stopped(nq)) {
1332                         entries_free = fec_enet_get_free_txdesc_num(txq);
1333                         if (entries_free >= txq->tx_wake_threshold)
1334                                 netif_tx_wake_queue(nq);
1335                 }
1336         }
1337
1338         /* ERR006358: Keep the transmitter going */
1339         if (bdp != txq->bd.cur &&
1340             readl(txq->bd.reg_desc_active) == 0)
1341                 writel(0, txq->bd.reg_desc_active);
1342 }
1343
1344 static void fec_enet_tx(struct net_device *ndev)
1345 {
1346         struct fec_enet_private *fep = netdev_priv(ndev);
1347         int i;
1348
1349         /* Make sure that AVB queues are processed first. */
1350         for (i = fep->num_tx_queues - 1; i >= 0; i--)
1351                 fec_enet_tx_queue(ndev, i);
1352 }
1353
1354 static int
1355 fec_enet_new_rxbdp(struct net_device *ndev, struct bufdesc *bdp, struct sk_buff *skb)
1356 {
1357         struct  fec_enet_private *fep = netdev_priv(ndev);
1358         int off;
1359
1360         off = ((unsigned long)skb->data) & fep->rx_align;
1361         if (off)
1362                 skb_reserve(skb, fep->rx_align + 1 - off);
1363
1364         bdp->cbd_bufaddr = cpu_to_fec32(dma_map_single(&fep->pdev->dev, skb->data, FEC_ENET_RX_FRSIZE - fep->rx_align, DMA_FROM_DEVICE));
1365         if (dma_mapping_error(&fep->pdev->dev, fec32_to_cpu(bdp->cbd_bufaddr))) {
1366                 if (net_ratelimit())
1367                         netdev_err(ndev, "Rx DMA memory map failed\n");
1368                 return -ENOMEM;
1369         }
1370
1371         return 0;
1372 }
1373
1374 static bool fec_enet_copybreak(struct net_device *ndev, struct sk_buff **skb,
1375                                struct bufdesc *bdp, u32 length, bool swap)
1376 {
1377         struct  fec_enet_private *fep = netdev_priv(ndev);
1378         struct sk_buff *new_skb;
1379
1380         if (length > fep->rx_copybreak)
1381                 return false;
1382
1383         new_skb = netdev_alloc_skb(ndev, length);
1384         if (!new_skb)
1385                 return false;
1386
1387         dma_sync_single_for_cpu(&fep->pdev->dev,
1388                                 fec32_to_cpu(bdp->cbd_bufaddr),
1389                                 FEC_ENET_RX_FRSIZE - fep->rx_align,
1390                                 DMA_FROM_DEVICE);
1391         if (!swap)
1392                 memcpy(new_skb->data, (*skb)->data, length);
1393         else
1394                 swap_buffer2(new_skb->data, (*skb)->data, length);
1395         *skb = new_skb;
1396
1397         return true;
1398 }
1399
1400 /* During a receive, the bd_rx.cur points to the current incoming buffer.
1401  * When we update through the ring, if the next incoming buffer has
1402  * not been given to the system, we just set the empty indicator,
1403  * effectively tossing the packet.
1404  */
1405 static int
1406 fec_enet_rx_queue(struct net_device *ndev, int budget, u16 queue_id)
1407 {
1408         struct fec_enet_private *fep = netdev_priv(ndev);
1409         struct fec_enet_priv_rx_q *rxq;
1410         struct bufdesc *bdp;
1411         unsigned short status;
1412         struct  sk_buff *skb_new = NULL;
1413         struct  sk_buff *skb;
1414         ushort  pkt_len;
1415         __u8 *data;
1416         int     pkt_received = 0;
1417         struct  bufdesc_ex *ebdp = NULL;
1418         bool    vlan_packet_rcvd = false;
1419         u16     vlan_tag;
1420         int     index = 0;
1421         bool    is_copybreak;
1422         bool    need_swap = fep->quirks & FEC_QUIRK_SWAP_FRAME;
1423
1424 #ifdef CONFIG_M532x
1425         flush_cache_all();
1426 #endif
1427         rxq = fep->rx_queue[queue_id];
1428
1429         /* First, grab all of the stats for the incoming packet.
1430          * These get messed up if we get called due to a busy condition.
1431          */
1432         bdp = rxq->bd.cur;
1433
1434         while (!((status = fec16_to_cpu(bdp->cbd_sc)) & BD_ENET_RX_EMPTY)) {
1435
1436                 if (pkt_received >= budget)
1437                         break;
1438                 pkt_received++;
1439
1440                 writel(FEC_ENET_RXF, fep->hwp + FEC_IEVENT);
1441
1442                 /* Check for errors. */
1443                 status ^= BD_ENET_RX_LAST;
1444                 if (status & (BD_ENET_RX_LG | BD_ENET_RX_SH | BD_ENET_RX_NO |
1445                            BD_ENET_RX_CR | BD_ENET_RX_OV | BD_ENET_RX_LAST |
1446                            BD_ENET_RX_CL)) {
1447                         ndev->stats.rx_errors++;
1448                         if (status & BD_ENET_RX_OV) {
1449                                 /* FIFO overrun */
1450                                 ndev->stats.rx_fifo_errors++;
1451                                 goto rx_processing_done;
1452                         }
1453                         if (status & (BD_ENET_RX_LG | BD_ENET_RX_SH
1454                                                 | BD_ENET_RX_LAST)) {
1455                                 /* Frame too long or too short. */
1456                                 ndev->stats.rx_length_errors++;
1457                                 if (status & BD_ENET_RX_LAST)
1458                                         netdev_err(ndev, "rcv is not +last\n");
1459                         }
1460                         if (status & BD_ENET_RX_CR)     /* CRC Error */
1461                                 ndev->stats.rx_crc_errors++;
1462                         /* Report late collisions as a frame error. */
1463                         if (status & (BD_ENET_RX_NO | BD_ENET_RX_CL))
1464                                 ndev->stats.rx_frame_errors++;
1465                         goto rx_processing_done;
1466                 }
1467
1468                 /* Process the incoming frame. */
1469                 ndev->stats.rx_packets++;
1470                 pkt_len = fec16_to_cpu(bdp->cbd_datlen);
1471                 ndev->stats.rx_bytes += pkt_len;
1472
1473                 index = fec_enet_get_bd_index(bdp, &rxq->bd);
1474                 skb = rxq->rx_skbuff[index];
1475
1476                 /* The packet length includes FCS, but we don't want to
1477                  * include that when passing upstream as it messes up
1478                  * bridging applications.
1479                  */
1480                 is_copybreak = fec_enet_copybreak(ndev, &skb, bdp, pkt_len - 4,
1481                                                   need_swap);
1482                 if (!is_copybreak) {
1483                         skb_new = netdev_alloc_skb(ndev, FEC_ENET_RX_FRSIZE);
1484                         if (unlikely(!skb_new)) {
1485                                 ndev->stats.rx_dropped++;
1486                                 goto rx_processing_done;
1487                         }
1488                         dma_unmap_single(&fep->pdev->dev,
1489                                          fec32_to_cpu(bdp->cbd_bufaddr),
1490                                          FEC_ENET_RX_FRSIZE - fep->rx_align,
1491                                          DMA_FROM_DEVICE);
1492                 }
1493
1494                 prefetch(skb->data - NET_IP_ALIGN);
1495                 skb_put(skb, pkt_len - 4);
1496                 data = skb->data;
1497
1498                 if (!is_copybreak && need_swap)
1499                         swap_buffer(data, pkt_len);
1500
1501 #if !defined(CONFIG_M5272)
1502                 if (fep->quirks & FEC_QUIRK_HAS_RACC)
1503                         data = skb_pull_inline(skb, 2);
1504 #endif
1505
1506                 /* Extract the enhanced buffer descriptor */
1507                 ebdp = NULL;
1508                 if (fep->bufdesc_ex)
1509                         ebdp = (struct bufdesc_ex *)bdp;
1510
1511                 /* If this is a VLAN packet remove the VLAN Tag */
1512                 vlan_packet_rcvd = false;
1513                 if ((ndev->features & NETIF_F_HW_VLAN_CTAG_RX) &&
1514                     fep->bufdesc_ex &&
1515                     (ebdp->cbd_esc & cpu_to_fec32(BD_ENET_RX_VLAN))) {
1516                         /* Push and remove the vlan tag */
1517                         struct vlan_hdr *vlan_header =
1518                                         (struct vlan_hdr *) (data + ETH_HLEN);
1519                         vlan_tag = ntohs(vlan_header->h_vlan_TCI);
1520
1521                         vlan_packet_rcvd = true;
1522
1523                         memmove(skb->data + VLAN_HLEN, data, ETH_ALEN * 2);
1524                         skb_pull(skb, VLAN_HLEN);
1525                 }
1526
1527                 skb->protocol = eth_type_trans(skb, ndev);
1528
1529                 /* Get receive timestamp from the skb */
1530                 if (fep->hwts_rx_en && fep->bufdesc_ex)
1531                         fec_enet_hwtstamp(fep, fec32_to_cpu(ebdp->ts),
1532                                           skb_hwtstamps(skb));
1533
1534                 if (fep->bufdesc_ex &&
1535                     (fep->csum_flags & FLAG_RX_CSUM_ENABLED)) {
1536                         if (!(ebdp->cbd_esc & cpu_to_fec32(FLAG_RX_CSUM_ERROR))) {
1537                                 /* don't check it */
1538                                 skb->ip_summed = CHECKSUM_UNNECESSARY;
1539                         } else {
1540                                 skb_checksum_none_assert(skb);
1541                         }
1542                 }
1543
1544                 /* Handle received VLAN packets */
1545                 if (vlan_packet_rcvd)
1546                         __vlan_hwaccel_put_tag(skb,
1547                                                htons(ETH_P_8021Q),
1548                                                vlan_tag);
1549
1550                 skb_record_rx_queue(skb, queue_id);
1551                 napi_gro_receive(&fep->napi, skb);
1552
1553                 if (is_copybreak) {
1554                         dma_sync_single_for_device(&fep->pdev->dev,
1555                                                    fec32_to_cpu(bdp->cbd_bufaddr),
1556                                                    FEC_ENET_RX_FRSIZE - fep->rx_align,
1557                                                    DMA_FROM_DEVICE);
1558                 } else {
1559                         rxq->rx_skbuff[index] = skb_new;
1560                         fec_enet_new_rxbdp(ndev, bdp, skb_new);
1561                 }
1562
1563 rx_processing_done:
1564                 /* Clear the status flags for this buffer */
1565                 status &= ~BD_ENET_RX_STATS;
1566
1567                 /* Mark the buffer empty */
1568                 status |= BD_ENET_RX_EMPTY;
1569
1570                 if (fep->bufdesc_ex) {
1571                         struct bufdesc_ex *ebdp = (struct bufdesc_ex *)bdp;
1572
1573                         ebdp->cbd_esc = cpu_to_fec32(BD_ENET_RX_INT);
1574                         ebdp->cbd_prot = 0;
1575                         ebdp->cbd_bdu = 0;
1576                 }
1577                 /* Make sure the updates to rest of the descriptor are
1578                  * performed before transferring ownership.
1579                  */
1580                 wmb();
1581                 bdp->cbd_sc = cpu_to_fec16(status);
1582
1583                 /* Update BD pointer to next entry */
1584                 bdp = fec_enet_get_nextdesc(bdp, &rxq->bd);
1585
1586                 /* Doing this here will keep the FEC running while we process
1587                  * incoming frames.  On a heavily loaded network, we should be
1588                  * able to keep up at the expense of system resources.
1589                  */
1590                 writel(0, rxq->bd.reg_desc_active);
1591         }
1592         rxq->bd.cur = bdp;
1593         return pkt_received;
1594 }
1595
1596 static int fec_enet_rx(struct net_device *ndev, int budget)
1597 {
1598         struct fec_enet_private *fep = netdev_priv(ndev);
1599         int i, done = 0;
1600
1601         /* Make sure that AVB queues are processed first. */
1602         for (i = fep->num_rx_queues - 1; i >= 0; i--)
1603                 done += fec_enet_rx_queue(ndev, budget - done, i);
1604
1605         return done;
1606 }
1607
1608 static bool fec_enet_collect_events(struct fec_enet_private *fep)
1609 {
1610         uint int_events;
1611
1612         int_events = readl(fep->hwp + FEC_IEVENT);
1613
1614         /* Don't clear MDIO events, we poll for those */
1615         int_events &= ~FEC_ENET_MII;
1616
1617         writel(int_events, fep->hwp + FEC_IEVENT);
1618
1619         return int_events != 0;
1620 }
1621
1622 static irqreturn_t
1623 fec_enet_interrupt(int irq, void *dev_id)
1624 {
1625         struct net_device *ndev = dev_id;
1626         struct fec_enet_private *fep = netdev_priv(ndev);
1627         irqreturn_t ret = IRQ_NONE;
1628
1629         if (fec_enet_collect_events(fep) && fep->link) {
1630                 ret = IRQ_HANDLED;
1631
1632                 if (napi_schedule_prep(&fep->napi)) {
1633                         /* Disable interrupts */
1634                         writel(0, fep->hwp + FEC_IMASK);
1635                         __napi_schedule(&fep->napi);
1636                 }
1637         }
1638
1639         return ret;
1640 }
1641
1642 static int fec_enet_rx_napi(struct napi_struct *napi, int budget)
1643 {
1644         struct net_device *ndev = napi->dev;
1645         struct fec_enet_private *fep = netdev_priv(ndev);
1646         int done = 0;
1647
1648         do {
1649                 done += fec_enet_rx(ndev, budget - done);
1650                 fec_enet_tx(ndev);
1651         } while ((done < budget) && fec_enet_collect_events(fep));
1652
1653         if (done < budget) {
1654                 napi_complete_done(napi, done);
1655                 writel(FEC_DEFAULT_IMASK, fep->hwp + FEC_IMASK);
1656         }
1657
1658         return done;
1659 }
1660
1661 /* ------------------------------------------------------------------------- */
1662 static void fec_get_mac(struct net_device *ndev)
1663 {
1664         struct fec_enet_private *fep = netdev_priv(ndev);
1665         struct fec_platform_data *pdata = dev_get_platdata(&fep->pdev->dev);
1666         unsigned char *iap, tmpaddr[ETH_ALEN];
1667
1668         /*
1669          * try to get mac address in following order:
1670          *
1671          * 1) module parameter via kernel command line in form
1672          *    fec.macaddr=0x00,0x04,0x9f,0x01,0x30,0xe0
1673          */
1674         iap = macaddr;
1675
1676         /*
1677          * 2) from device tree data
1678          */
1679         if (!is_valid_ether_addr(iap)) {
1680                 struct device_node *np = fep->pdev->dev.of_node;
1681                 if (np) {
1682                         const char *mac = of_get_mac_address(np);
1683                         if (!IS_ERR(mac))
1684                                 iap = (unsigned char *) mac;
1685                 }
1686         }
1687
1688         /*
1689          * 3) from flash or fuse (via platform data)
1690          */
1691         if (!is_valid_ether_addr(iap)) {
1692 #ifdef CONFIG_M5272
1693                 if (FEC_FLASHMAC)
1694                         iap = (unsigned char *)FEC_FLASHMAC;
1695 #else
1696                 if (pdata)
1697                         iap = (unsigned char *)&pdata->mac;
1698 #endif
1699         }
1700
1701         /*
1702          * 4) FEC mac registers set by bootloader
1703          */
1704         if (!is_valid_ether_addr(iap)) {
1705                 *((__be32 *) &tmpaddr[0]) =
1706                         cpu_to_be32(readl(fep->hwp + FEC_ADDR_LOW));
1707                 *((__be16 *) &tmpaddr[4]) =
1708                         cpu_to_be16(readl(fep->hwp + FEC_ADDR_HIGH) >> 16);
1709                 iap = &tmpaddr[0];
1710         }
1711
1712         /*
1713          * 5) random mac address
1714          */
1715         if (!is_valid_ether_addr(iap)) {
1716                 /* Report it and use a random ethernet address instead */
1717                 dev_err(&fep->pdev->dev, "Invalid MAC address: %pM\n", iap);
1718                 eth_hw_addr_random(ndev);
1719                 dev_info(&fep->pdev->dev, "Using random MAC address: %pM\n",
1720                          ndev->dev_addr);
1721                 return;
1722         }
1723
1724         memcpy(ndev->dev_addr, iap, ETH_ALEN);
1725
1726         /* Adjust MAC if using macaddr */
1727         if (iap == macaddr)
1728                  ndev->dev_addr[ETH_ALEN-1] = macaddr[ETH_ALEN-1] + fep->dev_id;
1729 }
1730
1731 /* ------------------------------------------------------------------------- */
1732
1733 /*
1734  * Phy section
1735  */
1736 static void fec_enet_adjust_link(struct net_device *ndev)
1737 {
1738         struct fec_enet_private *fep = netdev_priv(ndev);
1739         struct phy_device *phy_dev = ndev->phydev;
1740         int status_change = 0;
1741
1742         /*
1743          * If the netdev is down, or is going down, we're not interested
1744          * in link state events, so just mark our idea of the link as down
1745          * and ignore the event.
1746          */
1747         if (!netif_running(ndev) || !netif_device_present(ndev)) {
1748                 fep->link = 0;
1749         } else if (phy_dev->link) {
1750                 if (!fep->link) {
1751                         fep->link = phy_dev->link;
1752                         status_change = 1;
1753                 }
1754
1755                 if (fep->full_duplex != phy_dev->duplex) {
1756                         fep->full_duplex = phy_dev->duplex;
1757                         status_change = 1;
1758                 }
1759
1760                 if (phy_dev->speed != fep->speed) {
1761                         fep->speed = phy_dev->speed;
1762                         status_change = 1;
1763                 }
1764
1765                 /* if any of the above changed restart the FEC */
1766                 if (status_change) {
1767                         napi_disable(&fep->napi);
1768                         netif_tx_lock_bh(ndev);
1769                         fec_restart(ndev);
1770                         netif_tx_wake_all_queues(ndev);
1771                         netif_tx_unlock_bh(ndev);
1772                         napi_enable(&fep->napi);
1773                 }
1774         } else {
1775                 if (fep->link) {
1776                         napi_disable(&fep->napi);
1777                         netif_tx_lock_bh(ndev);
1778                         fec_stop(ndev);
1779                         netif_tx_unlock_bh(ndev);
1780                         napi_enable(&fep->napi);
1781                         fep->link = phy_dev->link;
1782                         status_change = 1;
1783                 }
1784         }
1785
1786         if (status_change)
1787                 phy_print_status(phy_dev);
1788 }
1789
1790 static int fec_enet_mdio_wait(struct fec_enet_private *fep)
1791 {
1792         uint ievent;
1793         int ret;
1794
1795         ret = readl_poll_timeout_atomic(fep->hwp + FEC_IEVENT, ievent,
1796                                         ievent & FEC_ENET_MII, 2, 30000);
1797
1798         if (!ret)
1799                 writel(FEC_ENET_MII, fep->hwp + FEC_IEVENT);
1800
1801         return ret;
1802 }
1803
1804 static int fec_enet_mdio_read(struct mii_bus *bus, int mii_id, int regnum)
1805 {
1806         struct fec_enet_private *fep = bus->priv;
1807         struct device *dev = &fep->pdev->dev;
1808         int ret = 0, frame_start, frame_addr, frame_op;
1809         bool is_c45 = !!(regnum & MII_ADDR_C45);
1810
1811         ret = pm_runtime_get_sync(dev);
1812         if (ret < 0)
1813                 return ret;
1814
1815         if (is_c45) {
1816                 frame_start = FEC_MMFR_ST_C45;
1817
1818                 /* write address */
1819                 frame_addr = (regnum >> 16);
1820                 writel(frame_start | FEC_MMFR_OP_ADDR_WRITE |
1821                        FEC_MMFR_PA(mii_id) | FEC_MMFR_RA(frame_addr) |
1822                        FEC_MMFR_TA | (regnum & 0xFFFF),
1823                        fep->hwp + FEC_MII_DATA);
1824
1825                 /* wait for end of transfer */
1826                 ret = fec_enet_mdio_wait(fep);
1827                 if (ret) {
1828                         netdev_err(fep->netdev, "MDIO address write timeout\n");
1829                         goto out;
1830                 }
1831
1832                 frame_op = FEC_MMFR_OP_READ_C45;
1833
1834         } else {
1835                 /* C22 read */
1836                 frame_op = FEC_MMFR_OP_READ;
1837                 frame_start = FEC_MMFR_ST;
1838                 frame_addr = regnum;
1839         }
1840
1841         /* start a read op */
1842         writel(frame_start | frame_op |
1843                 FEC_MMFR_PA(mii_id) | FEC_MMFR_RA(frame_addr) |
1844                 FEC_MMFR_TA, fep->hwp + FEC_MII_DATA);
1845
1846         /* wait for end of transfer */
1847         ret = fec_enet_mdio_wait(fep);
1848         if (ret) {
1849                 netdev_err(fep->netdev, "MDIO read timeout\n");
1850                 goto out;
1851         }
1852
1853         ret = FEC_MMFR_DATA(readl(fep->hwp + FEC_MII_DATA));
1854
1855 out:
1856         pm_runtime_mark_last_busy(dev);
1857         pm_runtime_put_autosuspend(dev);
1858
1859         return ret;
1860 }
1861
1862 static int fec_enet_mdio_write(struct mii_bus *bus, int mii_id, int regnum,
1863                            u16 value)
1864 {
1865         struct fec_enet_private *fep = bus->priv;
1866         struct device *dev = &fep->pdev->dev;
1867         int ret, frame_start, frame_addr;
1868         bool is_c45 = !!(regnum & MII_ADDR_C45);
1869
1870         ret = pm_runtime_get_sync(dev);
1871         if (ret < 0)
1872                 return ret;
1873         else
1874                 ret = 0;
1875
1876         if (is_c45) {
1877                 frame_start = FEC_MMFR_ST_C45;
1878
1879                 /* write address */
1880                 frame_addr = (regnum >> 16);
1881                 writel(frame_start | FEC_MMFR_OP_ADDR_WRITE |
1882                        FEC_MMFR_PA(mii_id) | FEC_MMFR_RA(frame_addr) |
1883                        FEC_MMFR_TA | (regnum & 0xFFFF),
1884                        fep->hwp + FEC_MII_DATA);
1885
1886                 /* wait for end of transfer */
1887                 ret = fec_enet_mdio_wait(fep);
1888                 if (ret) {
1889                         netdev_err(fep->netdev, "MDIO address write timeout\n");
1890                         goto out;
1891                 }
1892         } else {
1893                 /* C22 write */
1894                 frame_start = FEC_MMFR_ST;
1895                 frame_addr = regnum;
1896         }
1897
1898         /* start a write op */
1899         writel(frame_start | FEC_MMFR_OP_WRITE |
1900                 FEC_MMFR_PA(mii_id) | FEC_MMFR_RA(frame_addr) |
1901                 FEC_MMFR_TA | FEC_MMFR_DATA(value),
1902                 fep->hwp + FEC_MII_DATA);
1903
1904         /* wait for end of transfer */
1905         ret = fec_enet_mdio_wait(fep);
1906         if (ret)
1907                 netdev_err(fep->netdev, "MDIO write timeout\n");
1908
1909 out:
1910         pm_runtime_mark_last_busy(dev);
1911         pm_runtime_put_autosuspend(dev);
1912
1913         return ret;
1914 }
1915
1916 static void fec_enet_phy_reset_after_clk_enable(struct net_device *ndev)
1917 {
1918         struct fec_enet_private *fep = netdev_priv(ndev);
1919         struct phy_device *phy_dev = ndev->phydev;
1920
1921         if (phy_dev) {
1922                 phy_reset_after_clk_enable(phy_dev);
1923         } else if (fep->phy_node) {
1924                 /*
1925                  * If the PHY still is not bound to the MAC, but there is
1926                  * OF PHY node and a matching PHY device instance already,
1927                  * use the OF PHY node to obtain the PHY device instance,
1928                  * and then use that PHY device instance when triggering
1929                  * the PHY reset.
1930                  */
1931                 phy_dev = of_phy_find_device(fep->phy_node);
1932                 phy_reset_after_clk_enable(phy_dev);
1933                 put_device(&phy_dev->mdio.dev);
1934         }
1935 }
1936
1937 static int fec_enet_clk_enable(struct net_device *ndev, bool enable)
1938 {
1939         struct fec_enet_private *fep = netdev_priv(ndev);
1940         int ret;
1941
1942         if (enable) {
1943                 ret = clk_prepare_enable(fep->clk_enet_out);
1944                 if (ret)
1945                         return ret;
1946
1947                 if (fep->clk_ptp) {
1948                         mutex_lock(&fep->ptp_clk_mutex);
1949                         ret = clk_prepare_enable(fep->clk_ptp);
1950                         if (ret) {
1951                                 mutex_unlock(&fep->ptp_clk_mutex);
1952                                 goto failed_clk_ptp;
1953                         } else {
1954                                 fep->ptp_clk_on = true;
1955                         }
1956                         mutex_unlock(&fep->ptp_clk_mutex);
1957                 }
1958
1959                 ret = clk_prepare_enable(fep->clk_ref);
1960                 if (ret)
1961                         goto failed_clk_ref;
1962
1963                 fec_enet_phy_reset_after_clk_enable(ndev);
1964         } else {
1965                 clk_disable_unprepare(fep->clk_enet_out);
1966                 if (fep->clk_ptp) {
1967                         mutex_lock(&fep->ptp_clk_mutex);
1968                         clk_disable_unprepare(fep->clk_ptp);
1969                         fep->ptp_clk_on = false;
1970                         mutex_unlock(&fep->ptp_clk_mutex);
1971                 }
1972                 clk_disable_unprepare(fep->clk_ref);
1973         }
1974
1975         return 0;
1976
1977 failed_clk_ref:
1978         if (fep->clk_ptp) {
1979                 mutex_lock(&fep->ptp_clk_mutex);
1980                 clk_disable_unprepare(fep->clk_ptp);
1981                 fep->ptp_clk_on = false;
1982                 mutex_unlock(&fep->ptp_clk_mutex);
1983         }
1984 failed_clk_ptp:
1985         clk_disable_unprepare(fep->clk_enet_out);
1986
1987         return ret;
1988 }
1989
1990 static int fec_enet_mii_probe(struct net_device *ndev)
1991 {
1992         struct fec_enet_private *fep = netdev_priv(ndev);
1993         struct phy_device *phy_dev = NULL;
1994         char mdio_bus_id[MII_BUS_ID_SIZE];
1995         char phy_name[MII_BUS_ID_SIZE + 3];
1996         int phy_id;
1997         int dev_id = fep->dev_id;
1998
1999         if (fep->phy_node) {
2000                 phy_dev = of_phy_connect(ndev, fep->phy_node,
2001                                          &fec_enet_adjust_link, 0,
2002                                          fep->phy_interface);
2003                 if (!phy_dev) {
2004                         netdev_err(ndev, "Unable to connect to phy\n");
2005                         return -ENODEV;
2006                 }
2007         } else {
2008                 /* check for attached phy */
2009                 for (phy_id = 0; (phy_id < PHY_MAX_ADDR); phy_id++) {
2010                         if (!mdiobus_is_registered_device(fep->mii_bus, phy_id))
2011                                 continue;
2012                         if (dev_id--)
2013                                 continue;
2014                         strlcpy(mdio_bus_id, fep->mii_bus->id, MII_BUS_ID_SIZE);
2015                         break;
2016                 }
2017
2018                 if (phy_id >= PHY_MAX_ADDR) {
2019                         netdev_info(ndev, "no PHY, assuming direct connection to switch\n");
2020                         strlcpy(mdio_bus_id, "fixed-0", MII_BUS_ID_SIZE);
2021                         phy_id = 0;
2022                 }
2023
2024                 snprintf(phy_name, sizeof(phy_name),
2025                          PHY_ID_FMT, mdio_bus_id, phy_id);
2026                 phy_dev = phy_connect(ndev, phy_name, &fec_enet_adjust_link,
2027                                       fep->phy_interface);
2028         }
2029
2030         if (IS_ERR(phy_dev)) {
2031                 netdev_err(ndev, "could not attach to PHY\n");
2032                 return PTR_ERR(phy_dev);
2033         }
2034
2035         /* mask with MAC supported features */
2036         if (fep->quirks & FEC_QUIRK_HAS_GBIT) {
2037                 phy_set_max_speed(phy_dev, 1000);
2038                 phy_remove_link_mode(phy_dev,
2039                                      ETHTOOL_LINK_MODE_1000baseT_Half_BIT);
2040 #if !defined(CONFIG_M5272)
2041                 phy_support_sym_pause(phy_dev);
2042 #endif
2043         }
2044         else
2045                 phy_set_max_speed(phy_dev, 100);
2046
2047         fep->link = 0;
2048         fep->full_duplex = 0;
2049
2050         phy_attached_info(phy_dev);
2051
2052         return 0;
2053 }
2054
2055 static int fec_enet_mii_init(struct platform_device *pdev)
2056 {
2057         static struct mii_bus *fec0_mii_bus;
2058         struct net_device *ndev = platform_get_drvdata(pdev);
2059         struct fec_enet_private *fep = netdev_priv(ndev);
2060         bool suppress_preamble = false;
2061         struct device_node *node;
2062         int err = -ENXIO;
2063         u32 mii_speed, holdtime;
2064         u32 bus_freq;
2065
2066         /*
2067          * The i.MX28 dual fec interfaces are not equal.
2068          * Here are the differences:
2069          *
2070          *  - fec0 supports MII & RMII modes while fec1 only supports RMII
2071          *  - fec0 acts as the 1588 time master while fec1 is slave
2072          *  - external phys can only be configured by fec0
2073          *
2074          * That is to say fec1 can not work independently. It only works
2075          * when fec0 is working. The reason behind this design is that the
2076          * second interface is added primarily for Switch mode.
2077          *
2078          * Because of the last point above, both phys are attached on fec0
2079          * mdio interface in board design, and need to be configured by
2080          * fec0 mii_bus.
2081          */
2082         if ((fep->quirks & FEC_QUIRK_SINGLE_MDIO) && fep->dev_id > 0) {
2083                 /* fec1 uses fec0 mii_bus */
2084                 if (mii_cnt && fec0_mii_bus) {
2085                         fep->mii_bus = fec0_mii_bus;
2086                         mii_cnt++;
2087                         return 0;
2088                 }
2089                 return -ENOENT;
2090         }
2091
2092         bus_freq = 2500000; /* 2.5MHz by default */
2093         node = of_get_child_by_name(pdev->dev.of_node, "mdio");
2094         if (node) {
2095                 of_property_read_u32(node, "clock-frequency", &bus_freq);
2096                 suppress_preamble = of_property_read_bool(node,
2097                                                           "suppress-preamble");
2098         }
2099
2100         /*
2101          * Set MII speed (= clk_get_rate() / 2 * phy_speed)
2102          *
2103          * The formula for FEC MDC is 'ref_freq / (MII_SPEED x 2)' while
2104          * for ENET-MAC is 'ref_freq / ((MII_SPEED + 1) x 2)'.  The i.MX28
2105          * Reference Manual has an error on this, and gets fixed on i.MX6Q
2106          * document.
2107          */
2108         mii_speed = DIV_ROUND_UP(clk_get_rate(fep->clk_ipg), bus_freq * 2);
2109         if (fep->quirks & FEC_QUIRK_ENET_MAC)
2110                 mii_speed--;
2111         if (mii_speed > 63) {
2112                 dev_err(&pdev->dev,
2113                         "fec clock (%lu) too fast to get right mii speed\n",
2114                         clk_get_rate(fep->clk_ipg));
2115                 err = -EINVAL;
2116                 goto err_out;
2117         }
2118
2119         /*
2120          * The i.MX28 and i.MX6 types have another filed in the MSCR (aka
2121          * MII_SPEED) register that defines the MDIO output hold time. Earlier
2122          * versions are RAZ there, so just ignore the difference and write the
2123          * register always.
2124          * The minimal hold time according to IEE802.3 (clause 22) is 10 ns.
2125          * HOLDTIME + 1 is the number of clk cycles the fec is holding the
2126          * output.
2127          * The HOLDTIME bitfield takes values between 0 and 7 (inclusive).
2128          * Given that ceil(clkrate / 5000000) <= 64, the calculation for
2129          * holdtime cannot result in a value greater than 3.
2130          */
2131         holdtime = DIV_ROUND_UP(clk_get_rate(fep->clk_ipg), 100000000) - 1;
2132
2133         fep->phy_speed = mii_speed << 1 | holdtime << 8;
2134
2135         if (suppress_preamble)
2136                 fep->phy_speed |= BIT(7);
2137
2138         if (fep->quirks & FEC_QUIRK_CLEAR_SETUP_MII) {
2139                 /* Clear MMFR to avoid to generate MII event by writing MSCR.
2140                  * MII event generation condition:
2141                  * - writing MSCR:
2142                  *      - mmfr[31:0]_not_zero & mscr[7:0]_is_zero &
2143                  *        mscr_reg_data_in[7:0] != 0
2144                  * - writing MMFR:
2145                  *      - mscr[7:0]_not_zero
2146                  */
2147                 writel(0, fep->hwp + FEC_MII_DATA);
2148         }
2149
2150         writel(fep->phy_speed, fep->hwp + FEC_MII_SPEED);
2151
2152         /* Clear any pending transaction complete indication */
2153         writel(FEC_ENET_MII, fep->hwp + FEC_IEVENT);
2154
2155         fep->mii_bus = mdiobus_alloc();
2156         if (fep->mii_bus == NULL) {
2157                 err = -ENOMEM;
2158                 goto err_out;
2159         }
2160
2161         fep->mii_bus->name = "fec_enet_mii_bus";
2162         fep->mii_bus->read = fec_enet_mdio_read;
2163         fep->mii_bus->write = fec_enet_mdio_write;
2164         snprintf(fep->mii_bus->id, MII_BUS_ID_SIZE, "%s-%x",
2165                 pdev->name, fep->dev_id + 1);
2166         fep->mii_bus->priv = fep;
2167         fep->mii_bus->parent = &pdev->dev;
2168
2169         err = of_mdiobus_register(fep->mii_bus, node);
2170         of_node_put(node);
2171         if (err)
2172                 goto err_out_free_mdiobus;
2173
2174         mii_cnt++;
2175
2176         /* save fec0 mii_bus */
2177         if (fep->quirks & FEC_QUIRK_SINGLE_MDIO)
2178                 fec0_mii_bus = fep->mii_bus;
2179
2180         return 0;
2181
2182 err_out_free_mdiobus:
2183         mdiobus_free(fep->mii_bus);
2184 err_out:
2185         return err;
2186 }
2187
2188 static void fec_enet_mii_remove(struct fec_enet_private *fep)
2189 {
2190         if (--mii_cnt == 0) {
2191                 mdiobus_unregister(fep->mii_bus);
2192                 mdiobus_free(fep->mii_bus);
2193         }
2194 }
2195
2196 static void fec_enet_get_drvinfo(struct net_device *ndev,
2197                                  struct ethtool_drvinfo *info)
2198 {
2199         struct fec_enet_private *fep = netdev_priv(ndev);
2200
2201         strlcpy(info->driver, fep->pdev->dev.driver->name,
2202                 sizeof(info->driver));
2203         strlcpy(info->bus_info, dev_name(&ndev->dev), sizeof(info->bus_info));
2204 }
2205
2206 static int fec_enet_get_regs_len(struct net_device *ndev)
2207 {
2208         struct fec_enet_private *fep = netdev_priv(ndev);
2209         struct resource *r;
2210         int s = 0;
2211
2212         r = platform_get_resource(fep->pdev, IORESOURCE_MEM, 0);
2213         if (r)
2214                 s = resource_size(r);
2215
2216         return s;
2217 }
2218
2219 /* List of registers that can be safety be read to dump them with ethtool */
2220 #if defined(CONFIG_M523x) || defined(CONFIG_M527x) || defined(CONFIG_M528x) || \
2221         defined(CONFIG_M520x) || defined(CONFIG_M532x) || defined(CONFIG_ARM) || \
2222         defined(CONFIG_ARM64) || defined(CONFIG_COMPILE_TEST)
2223 static __u32 fec_enet_register_version = 2;
2224 static u32 fec_enet_register_offset[] = {
2225         FEC_IEVENT, FEC_IMASK, FEC_R_DES_ACTIVE_0, FEC_X_DES_ACTIVE_0,
2226         FEC_ECNTRL, FEC_MII_DATA, FEC_MII_SPEED, FEC_MIB_CTRLSTAT, FEC_R_CNTRL,
2227         FEC_X_CNTRL, FEC_ADDR_LOW, FEC_ADDR_HIGH, FEC_OPD, FEC_TXIC0, FEC_TXIC1,
2228         FEC_TXIC2, FEC_RXIC0, FEC_RXIC1, FEC_RXIC2, FEC_HASH_TABLE_HIGH,
2229         FEC_HASH_TABLE_LOW, FEC_GRP_HASH_TABLE_HIGH, FEC_GRP_HASH_TABLE_LOW,
2230         FEC_X_WMRK, FEC_R_BOUND, FEC_R_FSTART, FEC_R_DES_START_1,
2231         FEC_X_DES_START_1, FEC_R_BUFF_SIZE_1, FEC_R_DES_START_2,
2232         FEC_X_DES_START_2, FEC_R_BUFF_SIZE_2, FEC_R_DES_START_0,
2233         FEC_X_DES_START_0, FEC_R_BUFF_SIZE_0, FEC_R_FIFO_RSFL, FEC_R_FIFO_RSEM,
2234         FEC_R_FIFO_RAEM, FEC_R_FIFO_RAFL, FEC_RACC, FEC_RCMR_1, FEC_RCMR_2,
2235         FEC_DMA_CFG_1, FEC_DMA_CFG_2, FEC_R_DES_ACTIVE_1, FEC_X_DES_ACTIVE_1,
2236         FEC_R_DES_ACTIVE_2, FEC_X_DES_ACTIVE_2, FEC_QOS_SCHEME,
2237         RMON_T_DROP, RMON_T_PACKETS, RMON_T_BC_PKT, RMON_T_MC_PKT,
2238         RMON_T_CRC_ALIGN, RMON_T_UNDERSIZE, RMON_T_OVERSIZE, RMON_T_FRAG,
2239         RMON_T_JAB, RMON_T_COL, RMON_T_P64, RMON_T_P65TO127, RMON_T_P128TO255,
2240         RMON_T_P256TO511, RMON_T_P512TO1023, RMON_T_P1024TO2047,
2241         RMON_T_P_GTE2048, RMON_T_OCTETS,
2242         IEEE_T_DROP, IEEE_T_FRAME_OK, IEEE_T_1COL, IEEE_T_MCOL, IEEE_T_DEF,
2243         IEEE_T_LCOL, IEEE_T_EXCOL, IEEE_T_MACERR, IEEE_T_CSERR, IEEE_T_SQE,
2244         IEEE_T_FDXFC, IEEE_T_OCTETS_OK,
2245         RMON_R_PACKETS, RMON_R_BC_PKT, RMON_R_MC_PKT, RMON_R_CRC_ALIGN,
2246         RMON_R_UNDERSIZE, RMON_R_OVERSIZE, RMON_R_FRAG, RMON_R_JAB,
2247         RMON_R_RESVD_O, RMON_R_P64, RMON_R_P65TO127, RMON_R_P128TO255,
2248         RMON_R_P256TO511, RMON_R_P512TO1023, RMON_R_P1024TO2047,
2249         RMON_R_P_GTE2048, RMON_R_OCTETS,
2250         IEEE_R_DROP, IEEE_R_FRAME_OK, IEEE_R_CRC, IEEE_R_ALIGN, IEEE_R_MACERR,
2251         IEEE_R_FDXFC, IEEE_R_OCTETS_OK
2252 };
2253 #else
2254 static __u32 fec_enet_register_version = 1;
2255 static u32 fec_enet_register_offset[] = {
2256         FEC_ECNTRL, FEC_IEVENT, FEC_IMASK, FEC_IVEC, FEC_R_DES_ACTIVE_0,
2257         FEC_R_DES_ACTIVE_1, FEC_R_DES_ACTIVE_2, FEC_X_DES_ACTIVE_0,
2258         FEC_X_DES_ACTIVE_1, FEC_X_DES_ACTIVE_2, FEC_MII_DATA, FEC_MII_SPEED,
2259         FEC_R_BOUND, FEC_R_FSTART, FEC_X_WMRK, FEC_X_FSTART, FEC_R_CNTRL,
2260         FEC_MAX_FRM_LEN, FEC_X_CNTRL, FEC_ADDR_LOW, FEC_ADDR_HIGH,
2261         FEC_GRP_HASH_TABLE_HIGH, FEC_GRP_HASH_TABLE_LOW, FEC_R_DES_START_0,
2262         FEC_R_DES_START_1, FEC_R_DES_START_2, FEC_X_DES_START_0,
2263         FEC_X_DES_START_1, FEC_X_DES_START_2, FEC_R_BUFF_SIZE_0,
2264         FEC_R_BUFF_SIZE_1, FEC_R_BUFF_SIZE_2
2265 };
2266 #endif
2267
2268 static void fec_enet_get_regs(struct net_device *ndev,
2269                               struct ethtool_regs *regs, void *regbuf)
2270 {
2271         struct fec_enet_private *fep = netdev_priv(ndev);
2272         u32 __iomem *theregs = (u32 __iomem *)fep->hwp;
2273         struct device *dev = &fep->pdev->dev;
2274         u32 *buf = (u32 *)regbuf;
2275         u32 i, off;
2276         int ret;
2277
2278         ret = pm_runtime_get_sync(dev);
2279         if (ret < 0)
2280                 return;
2281
2282         regs->version = fec_enet_register_version;
2283
2284         memset(buf, 0, regs->len);
2285
2286         for (i = 0; i < ARRAY_SIZE(fec_enet_register_offset); i++) {
2287                 off = fec_enet_register_offset[i];
2288
2289                 if ((off == FEC_R_BOUND || off == FEC_R_FSTART) &&
2290                     !(fep->quirks & FEC_QUIRK_HAS_FRREG))
2291                         continue;
2292
2293                 off >>= 2;
2294                 buf[off] = readl(&theregs[off]);
2295         }
2296
2297         pm_runtime_mark_last_busy(dev);
2298         pm_runtime_put_autosuspend(dev);
2299 }
2300
2301 static int fec_enet_get_ts_info(struct net_device *ndev,
2302                                 struct ethtool_ts_info *info)
2303 {
2304         struct fec_enet_private *fep = netdev_priv(ndev);
2305
2306         if (fep->bufdesc_ex) {
2307
2308                 info->so_timestamping = SOF_TIMESTAMPING_TX_SOFTWARE |
2309                                         SOF_TIMESTAMPING_RX_SOFTWARE |
2310                                         SOF_TIMESTAMPING_SOFTWARE |
2311                                         SOF_TIMESTAMPING_TX_HARDWARE |
2312                                         SOF_TIMESTAMPING_RX_HARDWARE |
2313                                         SOF_TIMESTAMPING_RAW_HARDWARE;
2314                 if (fep->ptp_clock)
2315                         info->phc_index = ptp_clock_index(fep->ptp_clock);
2316                 else
2317                         info->phc_index = -1;
2318
2319                 info->tx_types = (1 << HWTSTAMP_TX_OFF) |
2320                                  (1 << HWTSTAMP_TX_ON);
2321
2322                 info->rx_filters = (1 << HWTSTAMP_FILTER_NONE) |
2323                                    (1 << HWTSTAMP_FILTER_ALL);
2324                 return 0;
2325         } else {
2326                 return ethtool_op_get_ts_info(ndev, info);
2327         }
2328 }
2329
2330 #if !defined(CONFIG_M5272)
2331
2332 static void fec_enet_get_pauseparam(struct net_device *ndev,
2333                                     struct ethtool_pauseparam *pause)
2334 {
2335         struct fec_enet_private *fep = netdev_priv(ndev);
2336
2337         pause->autoneg = (fep->pause_flag & FEC_PAUSE_FLAG_AUTONEG) != 0;
2338         pause->tx_pause = (fep->pause_flag & FEC_PAUSE_FLAG_ENABLE) != 0;
2339         pause->rx_pause = pause->tx_pause;
2340 }
2341
2342 static int fec_enet_set_pauseparam(struct net_device *ndev,
2343                                    struct ethtool_pauseparam *pause)
2344 {
2345         struct fec_enet_private *fep = netdev_priv(ndev);
2346
2347         if (!ndev->phydev)
2348                 return -ENODEV;
2349
2350         if (pause->tx_pause != pause->rx_pause) {
2351                 netdev_info(ndev,
2352                         "hardware only support enable/disable both tx and rx");
2353                 return -EINVAL;
2354         }
2355
2356         fep->pause_flag = 0;
2357
2358         /* tx pause must be same as rx pause */
2359         fep->pause_flag |= pause->rx_pause ? FEC_PAUSE_FLAG_ENABLE : 0;
2360         fep->pause_flag |= pause->autoneg ? FEC_PAUSE_FLAG_AUTONEG : 0;
2361
2362         phy_set_sym_pause(ndev->phydev, pause->rx_pause, pause->tx_pause,
2363                           pause->autoneg);
2364
2365         if (pause->autoneg) {
2366                 if (netif_running(ndev))
2367                         fec_stop(ndev);
2368                 phy_start_aneg(ndev->phydev);
2369         }
2370         if (netif_running(ndev)) {
2371                 napi_disable(&fep->napi);
2372                 netif_tx_lock_bh(ndev);
2373                 fec_restart(ndev);
2374                 netif_tx_wake_all_queues(ndev);
2375                 netif_tx_unlock_bh(ndev);
2376                 napi_enable(&fep->napi);
2377         }
2378
2379         return 0;
2380 }
2381
2382 static const struct fec_stat {
2383         char name[ETH_GSTRING_LEN];
2384         u16 offset;
2385 } fec_stats[] = {
2386         /* RMON TX */
2387         { "tx_dropped", RMON_T_DROP },
2388         { "tx_packets", RMON_T_PACKETS },
2389         { "tx_broadcast", RMON_T_BC_PKT },
2390         { "tx_multicast", RMON_T_MC_PKT },
2391         { "tx_crc_errors", RMON_T_CRC_ALIGN },
2392         { "tx_undersize", RMON_T_UNDERSIZE },
2393         { "tx_oversize", RMON_T_OVERSIZE },
2394         { "tx_fragment", RMON_T_FRAG },
2395         { "tx_jabber", RMON_T_JAB },
2396         { "tx_collision", RMON_T_COL },
2397         { "tx_64byte", RMON_T_P64 },
2398         { "tx_65to127byte", RMON_T_P65TO127 },
2399         { "tx_128to255byte", RMON_T_P128TO255 },
2400         { "tx_256to511byte", RMON_T_P256TO511 },
2401         { "tx_512to1023byte", RMON_T_P512TO1023 },
2402         { "tx_1024to2047byte", RMON_T_P1024TO2047 },
2403         { "tx_GTE2048byte", RMON_T_P_GTE2048 },
2404         { "tx_octets", RMON_T_OCTETS },
2405
2406         /* IEEE TX */
2407         { "IEEE_tx_drop", IEEE_T_DROP },
2408         { "IEEE_tx_frame_ok", IEEE_T_FRAME_OK },
2409         { "IEEE_tx_1col", IEEE_T_1COL },
2410         { "IEEE_tx_mcol", IEEE_T_MCOL },
2411         { "IEEE_tx_def", IEEE_T_DEF },
2412         { "IEEE_tx_lcol", IEEE_T_LCOL },
2413         { "IEEE_tx_excol", IEEE_T_EXCOL },
2414         { "IEEE_tx_macerr", IEEE_T_MACERR },
2415         { "IEEE_tx_cserr", IEEE_T_CSERR },
2416         { "IEEE_tx_sqe", IEEE_T_SQE },
2417         { "IEEE_tx_fdxfc", IEEE_T_FDXFC },
2418         { "IEEE_tx_octets_ok", IEEE_T_OCTETS_OK },
2419
2420         /* RMON RX */
2421         { "rx_packets", RMON_R_PACKETS },
2422         { "rx_broadcast", RMON_R_BC_PKT },
2423         { "rx_multicast", RMON_R_MC_PKT },
2424         { "rx_crc_errors", RMON_R_CRC_ALIGN },
2425         { "rx_undersize", RMON_R_UNDERSIZE },
2426         { "rx_oversize", RMON_R_OVERSIZE },
2427         { "rx_fragment", RMON_R_FRAG },
2428         { "rx_jabber", RMON_R_JAB },
2429         { "rx_64byte", RMON_R_P64 },
2430         { "rx_65to127byte", RMON_R_P65TO127 },
2431         { "rx_128to255byte", RMON_R_P128TO255 },
2432         { "rx_256to511byte", RMON_R_P256TO511 },
2433         { "rx_512to1023byte", RMON_R_P512TO1023 },
2434         { "rx_1024to2047byte", RMON_R_P1024TO2047 },
2435         { "rx_GTE2048byte", RMON_R_P_GTE2048 },
2436         { "rx_octets", RMON_R_OCTETS },
2437
2438         /* IEEE RX */
2439         { "IEEE_rx_drop", IEEE_R_DROP },
2440         { "IEEE_rx_frame_ok", IEEE_R_FRAME_OK },
2441         { "IEEE_rx_crc", IEEE_R_CRC },
2442         { "IEEE_rx_align", IEEE_R_ALIGN },
2443         { "IEEE_rx_macerr", IEEE_R_MACERR },
2444         { "IEEE_rx_fdxfc", IEEE_R_FDXFC },
2445         { "IEEE_rx_octets_ok", IEEE_R_OCTETS_OK },
2446 };
2447
2448 #define FEC_STATS_SIZE          (ARRAY_SIZE(fec_stats) * sizeof(u64))
2449
2450 static void fec_enet_update_ethtool_stats(struct net_device *dev)
2451 {
2452         struct fec_enet_private *fep = netdev_priv(dev);
2453         int i;
2454
2455         for (i = 0; i < ARRAY_SIZE(fec_stats); i++)
2456                 fep->ethtool_stats[i] = readl(fep->hwp + fec_stats[i].offset);
2457 }
2458
2459 static void fec_enet_get_ethtool_stats(struct net_device *dev,
2460                                        struct ethtool_stats *stats, u64 *data)
2461 {
2462         struct fec_enet_private *fep = netdev_priv(dev);
2463
2464         if (netif_running(dev))
2465                 fec_enet_update_ethtool_stats(dev);
2466
2467         memcpy(data, fep->ethtool_stats, FEC_STATS_SIZE);
2468 }
2469
2470 static void fec_enet_get_strings(struct net_device *netdev,
2471         u32 stringset, u8 *data)
2472 {
2473         int i;
2474         switch (stringset) {
2475         case ETH_SS_STATS:
2476                 for (i = 0; i < ARRAY_SIZE(fec_stats); i++)
2477                         memcpy(data + i * ETH_GSTRING_LEN,
2478                                 fec_stats[i].name, ETH_GSTRING_LEN);
2479                 break;
2480         }
2481 }
2482
2483 static int fec_enet_get_sset_count(struct net_device *dev, int sset)
2484 {
2485         switch (sset) {
2486         case ETH_SS_STATS:
2487                 return ARRAY_SIZE(fec_stats);
2488         default:
2489                 return -EOPNOTSUPP;
2490         }
2491 }
2492
2493 static void fec_enet_clear_ethtool_stats(struct net_device *dev)
2494 {
2495         struct fec_enet_private *fep = netdev_priv(dev);
2496         int i;
2497
2498         /* Disable MIB statistics counters */
2499         writel(FEC_MIB_CTRLSTAT_DISABLE, fep->hwp + FEC_MIB_CTRLSTAT);
2500
2501         for (i = 0; i < ARRAY_SIZE(fec_stats); i++)
2502                 writel(0, fep->hwp + fec_stats[i].offset);
2503
2504         /* Don't disable MIB statistics counters */
2505         writel(0, fep->hwp + FEC_MIB_CTRLSTAT);
2506 }
2507
2508 #else   /* !defined(CONFIG_M5272) */
2509 #define FEC_STATS_SIZE  0
2510 static inline void fec_enet_update_ethtool_stats(struct net_device *dev)
2511 {
2512 }
2513
2514 static inline void fec_enet_clear_ethtool_stats(struct net_device *dev)
2515 {
2516 }
2517 #endif /* !defined(CONFIG_M5272) */
2518
2519 /* ITR clock source is enet system clock (clk_ahb).
2520  * TCTT unit is cycle_ns * 64 cycle
2521  * So, the ICTT value = X us / (cycle_ns * 64)
2522  */
2523 static int fec_enet_us_to_itr_clock(struct net_device *ndev, int us)
2524 {
2525         struct fec_enet_private *fep = netdev_priv(ndev);
2526
2527         return us * (fep->itr_clk_rate / 64000) / 1000;
2528 }
2529
2530 /* Set threshold for interrupt coalescing */
2531 static void fec_enet_itr_coal_set(struct net_device *ndev)
2532 {
2533         struct fec_enet_private *fep = netdev_priv(ndev);
2534         int rx_itr, tx_itr;
2535
2536         /* Must be greater than zero to avoid unpredictable behavior */
2537         if (!fep->rx_time_itr || !fep->rx_pkts_itr ||
2538             !fep->tx_time_itr || !fep->tx_pkts_itr)
2539                 return;
2540
2541         /* Select enet system clock as Interrupt Coalescing
2542          * timer Clock Source
2543          */
2544         rx_itr = FEC_ITR_CLK_SEL;
2545         tx_itr = FEC_ITR_CLK_SEL;
2546
2547         /* set ICFT and ICTT */
2548         rx_itr |= FEC_ITR_ICFT(fep->rx_pkts_itr);
2549         rx_itr |= FEC_ITR_ICTT(fec_enet_us_to_itr_clock(ndev, fep->rx_time_itr));
2550         tx_itr |= FEC_ITR_ICFT(fep->tx_pkts_itr);
2551         tx_itr |= FEC_ITR_ICTT(fec_enet_us_to_itr_clock(ndev, fep->tx_time_itr));
2552
2553         rx_itr |= FEC_ITR_EN;
2554         tx_itr |= FEC_ITR_EN;
2555
2556         writel(tx_itr, fep->hwp + FEC_TXIC0);
2557         writel(rx_itr, fep->hwp + FEC_RXIC0);
2558         if (fep->quirks & FEC_QUIRK_HAS_AVB) {
2559                 writel(tx_itr, fep->hwp + FEC_TXIC1);
2560                 writel(rx_itr, fep->hwp + FEC_RXIC1);
2561                 writel(tx_itr, fep->hwp + FEC_TXIC2);
2562                 writel(rx_itr, fep->hwp + FEC_RXIC2);
2563         }
2564 }
2565
2566 static int
2567 fec_enet_get_coalesce(struct net_device *ndev, struct ethtool_coalesce *ec)
2568 {
2569         struct fec_enet_private *fep = netdev_priv(ndev);
2570
2571         if (!(fep->quirks & FEC_QUIRK_HAS_COALESCE))
2572                 return -EOPNOTSUPP;
2573
2574         ec->rx_coalesce_usecs = fep->rx_time_itr;
2575         ec->rx_max_coalesced_frames = fep->rx_pkts_itr;
2576
2577         ec->tx_coalesce_usecs = fep->tx_time_itr;
2578         ec->tx_max_coalesced_frames = fep->tx_pkts_itr;
2579
2580         return 0;
2581 }
2582
2583 static int
2584 fec_enet_set_coalesce(struct net_device *ndev, struct ethtool_coalesce *ec)
2585 {
2586         struct fec_enet_private *fep = netdev_priv(ndev);
2587         struct device *dev = &fep->pdev->dev;
2588         unsigned int cycle;
2589
2590         if (!(fep->quirks & FEC_QUIRK_HAS_COALESCE))
2591                 return -EOPNOTSUPP;
2592
2593         if (ec->rx_max_coalesced_frames > 255) {
2594                 dev_err(dev, "Rx coalesced frames exceed hardware limitation\n");
2595                 return -EINVAL;
2596         }
2597
2598         if (ec->tx_max_coalesced_frames > 255) {
2599                 dev_err(dev, "Tx coalesced frame exceed hardware limitation\n");
2600                 return -EINVAL;
2601         }
2602
2603         cycle = fec_enet_us_to_itr_clock(ndev, ec->rx_coalesce_usecs);
2604         if (cycle > 0xFFFF) {
2605                 dev_err(dev, "Rx coalesced usec exceed hardware limitation\n");
2606                 return -EINVAL;
2607         }
2608
2609         cycle = fec_enet_us_to_itr_clock(ndev, ec->tx_coalesce_usecs);
2610         if (cycle > 0xFFFF) {
2611                 dev_err(dev, "Tx coalesced usec exceed hardware limitation\n");
2612                 return -EINVAL;
2613         }
2614
2615         fep->rx_time_itr = ec->rx_coalesce_usecs;
2616         fep->rx_pkts_itr = ec->rx_max_coalesced_frames;
2617
2618         fep->tx_time_itr = ec->tx_coalesce_usecs;
2619         fep->tx_pkts_itr = ec->tx_max_coalesced_frames;
2620
2621         fec_enet_itr_coal_set(ndev);
2622
2623         return 0;
2624 }
2625
2626 static void fec_enet_itr_coal_init(struct net_device *ndev)
2627 {
2628         struct ethtool_coalesce ec;
2629
2630         ec.rx_coalesce_usecs = FEC_ITR_ICTT_DEFAULT;
2631         ec.rx_max_coalesced_frames = FEC_ITR_ICFT_DEFAULT;
2632
2633         ec.tx_coalesce_usecs = FEC_ITR_ICTT_DEFAULT;
2634         ec.tx_max_coalesced_frames = FEC_ITR_ICFT_DEFAULT;
2635
2636         fec_enet_set_coalesce(ndev, &ec);
2637 }
2638
2639 static int fec_enet_get_tunable(struct net_device *netdev,
2640                                 const struct ethtool_tunable *tuna,
2641                                 void *data)
2642 {
2643         struct fec_enet_private *fep = netdev_priv(netdev);
2644         int ret = 0;
2645
2646         switch (tuna->id) {
2647         case ETHTOOL_RX_COPYBREAK:
2648                 *(u32 *)data = fep->rx_copybreak;
2649                 break;
2650         default:
2651                 ret = -EINVAL;
2652                 break;
2653         }
2654
2655         return ret;
2656 }
2657
2658 static int fec_enet_set_tunable(struct net_device *netdev,
2659                                 const struct ethtool_tunable *tuna,
2660                                 const void *data)
2661 {
2662         struct fec_enet_private *fep = netdev_priv(netdev);
2663         int ret = 0;
2664
2665         switch (tuna->id) {
2666         case ETHTOOL_RX_COPYBREAK:
2667                 fep->rx_copybreak = *(u32 *)data;
2668                 break;
2669         default:
2670                 ret = -EINVAL;
2671                 break;
2672         }
2673
2674         return ret;
2675 }
2676
2677 static void
2678 fec_enet_get_wol(struct net_device *ndev, struct ethtool_wolinfo *wol)
2679 {
2680         struct fec_enet_private *fep = netdev_priv(ndev);
2681
2682         if (fep->wol_flag & FEC_WOL_HAS_MAGIC_PACKET) {
2683                 wol->supported = WAKE_MAGIC;
2684                 wol->wolopts = fep->wol_flag & FEC_WOL_FLAG_ENABLE ? WAKE_MAGIC : 0;
2685         } else {
2686                 wol->supported = wol->wolopts = 0;
2687         }
2688 }
2689
2690 static int
2691 fec_enet_set_wol(struct net_device *ndev, struct ethtool_wolinfo *wol)
2692 {
2693         struct fec_enet_private *fep = netdev_priv(ndev);
2694
2695         if (!(fep->wol_flag & FEC_WOL_HAS_MAGIC_PACKET))
2696                 return -EINVAL;
2697
2698         if (wol->wolopts & ~WAKE_MAGIC)
2699                 return -EINVAL;
2700
2701         device_set_wakeup_enable(&ndev->dev, wol->wolopts & WAKE_MAGIC);
2702         if (device_may_wakeup(&ndev->dev)) {
2703                 fep->wol_flag |= FEC_WOL_FLAG_ENABLE;
2704                 if (fep->irq[0] > 0)
2705                         enable_irq_wake(fep->irq[0]);
2706         } else {
2707                 fep->wol_flag &= (~FEC_WOL_FLAG_ENABLE);
2708                 if (fep->irq[0] > 0)
2709                         disable_irq_wake(fep->irq[0]);
2710         }
2711
2712         return 0;
2713 }
2714
2715 static const struct ethtool_ops fec_enet_ethtool_ops = {
2716         .supported_coalesce_params = ETHTOOL_COALESCE_USECS |
2717                                      ETHTOOL_COALESCE_MAX_FRAMES,
2718         .get_drvinfo            = fec_enet_get_drvinfo,
2719         .get_regs_len           = fec_enet_get_regs_len,
2720         .get_regs               = fec_enet_get_regs,
2721         .nway_reset             = phy_ethtool_nway_reset,
2722         .get_link               = ethtool_op_get_link,
2723         .get_coalesce           = fec_enet_get_coalesce,
2724         .set_coalesce           = fec_enet_set_coalesce,
2725 #ifndef CONFIG_M5272
2726         .get_pauseparam         = fec_enet_get_pauseparam,
2727         .set_pauseparam         = fec_enet_set_pauseparam,
2728         .get_strings            = fec_enet_get_strings,
2729         .get_ethtool_stats      = fec_enet_get_ethtool_stats,
2730         .get_sset_count         = fec_enet_get_sset_count,
2731 #endif
2732         .get_ts_info            = fec_enet_get_ts_info,
2733         .get_tunable            = fec_enet_get_tunable,
2734         .set_tunable            = fec_enet_set_tunable,
2735         .get_wol                = fec_enet_get_wol,
2736         .set_wol                = fec_enet_set_wol,
2737         .get_link_ksettings     = phy_ethtool_get_link_ksettings,
2738         .set_link_ksettings     = phy_ethtool_set_link_ksettings,
2739 };
2740
2741 static int fec_enet_ioctl(struct net_device *ndev, struct ifreq *rq, int cmd)
2742 {
2743         struct fec_enet_private *fep = netdev_priv(ndev);
2744         struct phy_device *phydev = ndev->phydev;
2745
2746         if (!netif_running(ndev))
2747                 return -EINVAL;
2748
2749         if (!phydev)
2750                 return -ENODEV;
2751
2752         if (fep->bufdesc_ex) {
2753                 bool use_fec_hwts = !phy_has_hwtstamp(phydev);
2754
2755                 if (cmd == SIOCSHWTSTAMP) {
2756                         if (use_fec_hwts)
2757                                 return fec_ptp_set(ndev, rq);
2758                         fec_ptp_disable_hwts(ndev);
2759                 } else if (cmd == SIOCGHWTSTAMP) {
2760                         if (use_fec_hwts)
2761                                 return fec_ptp_get(ndev, rq);
2762                 }
2763         }
2764
2765         return phy_mii_ioctl(phydev, rq, cmd);
2766 }
2767
2768 static void fec_enet_free_buffers(struct net_device *ndev)
2769 {
2770         struct fec_enet_private *fep = netdev_priv(ndev);
2771         unsigned int i;
2772         struct sk_buff *skb;
2773         struct bufdesc  *bdp;
2774         struct fec_enet_priv_tx_q *txq;
2775         struct fec_enet_priv_rx_q *rxq;
2776         unsigned int q;
2777
2778         for (q = 0; q < fep->num_rx_queues; q++) {
2779                 rxq = fep->rx_queue[q];
2780                 bdp = rxq->bd.base;
2781                 for (i = 0; i < rxq->bd.ring_size; i++) {
2782                         skb = rxq->rx_skbuff[i];
2783                         rxq->rx_skbuff[i] = NULL;
2784                         if (skb) {
2785                                 dma_unmap_single(&fep->pdev->dev,
2786                                                  fec32_to_cpu(bdp->cbd_bufaddr),
2787                                                  FEC_ENET_RX_FRSIZE - fep->rx_align,
2788                                                  DMA_FROM_DEVICE);
2789                                 dev_kfree_skb(skb);
2790                         }
2791                         bdp = fec_enet_get_nextdesc(bdp, &rxq->bd);
2792                 }
2793         }
2794
2795         for (q = 0; q < fep->num_tx_queues; q++) {
2796                 txq = fep->tx_queue[q];
2797                 for (i = 0; i < txq->bd.ring_size; i++) {
2798                         kfree(txq->tx_bounce[i]);
2799                         txq->tx_bounce[i] = NULL;
2800                         skb = txq->tx_skbuff[i];
2801                         txq->tx_skbuff[i] = NULL;
2802                         dev_kfree_skb(skb);
2803                 }
2804         }
2805 }
2806
2807 static void fec_enet_free_queue(struct net_device *ndev)
2808 {
2809         struct fec_enet_private *fep = netdev_priv(ndev);
2810         int i;
2811         struct fec_enet_priv_tx_q *txq;
2812
2813         for (i = 0; i < fep->num_tx_queues; i++)
2814                 if (fep->tx_queue[i] && fep->tx_queue[i]->tso_hdrs) {
2815                         txq = fep->tx_queue[i];
2816                         dma_free_coherent(&fep->pdev->dev,
2817                                           txq->bd.ring_size * TSO_HEADER_SIZE,
2818                                           txq->tso_hdrs,
2819                                           txq->tso_hdrs_dma);
2820                 }
2821
2822         for (i = 0; i < fep->num_rx_queues; i++)
2823                 kfree(fep->rx_queue[i]);
2824         for (i = 0; i < fep->num_tx_queues; i++)
2825                 kfree(fep->tx_queue[i]);
2826 }
2827
2828 static int fec_enet_alloc_queue(struct net_device *ndev)
2829 {
2830         struct fec_enet_private *fep = netdev_priv(ndev);
2831         int i;
2832         int ret = 0;
2833         struct fec_enet_priv_tx_q *txq;
2834
2835         for (i = 0; i < fep->num_tx_queues; i++) {
2836                 txq = kzalloc(sizeof(*txq), GFP_KERNEL);
2837                 if (!txq) {
2838                         ret = -ENOMEM;
2839                         goto alloc_failed;
2840                 }
2841
2842                 fep->tx_queue[i] = txq;
2843                 txq->bd.ring_size = TX_RING_SIZE;
2844                 fep->total_tx_ring_size += fep->tx_queue[i]->bd.ring_size;
2845
2846                 txq->tx_stop_threshold = FEC_MAX_SKB_DESCS;
2847                 txq->tx_wake_threshold =
2848                         (txq->bd.ring_size - txq->tx_stop_threshold) / 2;
2849
2850                 txq->tso_hdrs = dma_alloc_coherent(&fep->pdev->dev,
2851                                         txq->bd.ring_size * TSO_HEADER_SIZE,
2852                                         &txq->tso_hdrs_dma,
2853                                         GFP_KERNEL);
2854                 if (!txq->tso_hdrs) {
2855                         ret = -ENOMEM;
2856                         goto alloc_failed;
2857                 }
2858         }
2859
2860         for (i = 0; i < fep->num_rx_queues; i++) {
2861                 fep->rx_queue[i] = kzalloc(sizeof(*fep->rx_queue[i]),
2862                                            GFP_KERNEL);
2863                 if (!fep->rx_queue[i]) {
2864                         ret = -ENOMEM;
2865                         goto alloc_failed;
2866                 }
2867
2868                 fep->rx_queue[i]->bd.ring_size = RX_RING_SIZE;
2869                 fep->total_rx_ring_size += fep->rx_queue[i]->bd.ring_size;
2870         }
2871         return ret;
2872
2873 alloc_failed:
2874         fec_enet_free_queue(ndev);
2875         return ret;
2876 }
2877
2878 static int
2879 fec_enet_alloc_rxq_buffers(struct net_device *ndev, unsigned int queue)
2880 {
2881         struct fec_enet_private *fep = netdev_priv(ndev);
2882         unsigned int i;
2883         struct sk_buff *skb;
2884         struct bufdesc  *bdp;
2885         struct fec_enet_priv_rx_q *rxq;
2886
2887         rxq = fep->rx_queue[queue];
2888         bdp = rxq->bd.base;
2889         for (i = 0; i < rxq->bd.ring_size; i++) {
2890                 skb = netdev_alloc_skb(ndev, FEC_ENET_RX_FRSIZE);
2891                 if (!skb)
2892                         goto err_alloc;
2893
2894                 if (fec_enet_new_rxbdp(ndev, bdp, skb)) {
2895                         dev_kfree_skb(skb);
2896                         goto err_alloc;
2897                 }
2898
2899                 rxq->rx_skbuff[i] = skb;
2900                 bdp->cbd_sc = cpu_to_fec16(BD_ENET_RX_EMPTY);
2901
2902                 if (fep->bufdesc_ex) {
2903                         struct bufdesc_ex *ebdp = (struct bufdesc_ex *)bdp;
2904                         ebdp->cbd_esc = cpu_to_fec32(BD_ENET_RX_INT);
2905                 }
2906
2907                 bdp = fec_enet_get_nextdesc(bdp, &rxq->bd);
2908         }
2909
2910         /* Set the last buffer to wrap. */
2911         bdp = fec_enet_get_prevdesc(bdp, &rxq->bd);
2912         bdp->cbd_sc |= cpu_to_fec16(BD_SC_WRAP);
2913         return 0;
2914
2915  err_alloc:
2916         fec_enet_free_buffers(ndev);
2917         return -ENOMEM;
2918 }
2919
2920 static int
2921 fec_enet_alloc_txq_buffers(struct net_device *ndev, unsigned int queue)
2922 {
2923         struct fec_enet_private *fep = netdev_priv(ndev);
2924         unsigned int i;
2925         struct bufdesc  *bdp;
2926         struct fec_enet_priv_tx_q *txq;
2927
2928         txq = fep->tx_queue[queue];
2929         bdp = txq->bd.base;
2930         for (i = 0; i < txq->bd.ring_size; i++) {
2931                 txq->tx_bounce[i] = kmalloc(FEC_ENET_TX_FRSIZE, GFP_KERNEL);
2932                 if (!txq->tx_bounce[i])
2933                         goto err_alloc;
2934
2935                 bdp->cbd_sc = cpu_to_fec16(0);
2936                 bdp->cbd_bufaddr = cpu_to_fec32(0);
2937
2938                 if (fep->bufdesc_ex) {
2939                         struct bufdesc_ex *ebdp = (struct bufdesc_ex *)bdp;
2940                         ebdp->cbd_esc = cpu_to_fec32(BD_ENET_TX_INT);
2941                 }
2942
2943                 bdp = fec_enet_get_nextdesc(bdp, &txq->bd);
2944         }
2945
2946         /* Set the last buffer to wrap. */
2947         bdp = fec_enet_get_prevdesc(bdp, &txq->bd);
2948         bdp->cbd_sc |= cpu_to_fec16(BD_SC_WRAP);
2949
2950         return 0;
2951
2952  err_alloc:
2953         fec_enet_free_buffers(ndev);
2954         return -ENOMEM;
2955 }
2956
2957 static int fec_enet_alloc_buffers(struct net_device *ndev)
2958 {
2959         struct fec_enet_private *fep = netdev_priv(ndev);
2960         unsigned int i;
2961
2962         for (i = 0; i < fep->num_rx_queues; i++)
2963                 if (fec_enet_alloc_rxq_buffers(ndev, i))
2964                         return -ENOMEM;
2965
2966         for (i = 0; i < fep->num_tx_queues; i++)
2967                 if (fec_enet_alloc_txq_buffers(ndev, i))
2968                         return -ENOMEM;
2969         return 0;
2970 }
2971
2972 static int
2973 fec_enet_open(struct net_device *ndev)
2974 {
2975         struct fec_enet_private *fep = netdev_priv(ndev);
2976         int ret;
2977         bool reset_again;
2978
2979         ret = pm_runtime_get_sync(&fep->pdev->dev);
2980         if (ret < 0)
2981                 return ret;
2982
2983         pinctrl_pm_select_default_state(&fep->pdev->dev);
2984         ret = fec_enet_clk_enable(ndev, true);
2985         if (ret)
2986                 goto clk_enable;
2987
2988         /* During the first fec_enet_open call the PHY isn't probed at this
2989          * point. Therefore the phy_reset_after_clk_enable() call within
2990          * fec_enet_clk_enable() fails. As we need this reset in order to be
2991          * sure the PHY is working correctly we check if we need to reset again
2992          * later when the PHY is probed
2993          */
2994         if (ndev->phydev && ndev->phydev->drv)
2995                 reset_again = false;
2996         else
2997                 reset_again = true;
2998
2999         /* I should reset the ring buffers here, but I don't yet know
3000          * a simple way to do that.
3001          */
3002
3003         ret = fec_enet_alloc_buffers(ndev);
3004         if (ret)
3005                 goto err_enet_alloc;
3006
3007         /* Init MAC prior to mii bus probe */
3008         fec_restart(ndev);
3009
3010         /* Call phy_reset_after_clk_enable() again if it failed during
3011          * phy_reset_after_clk_enable() before because the PHY wasn't probed.
3012          */
3013         if (reset_again)
3014                 fec_enet_phy_reset_after_clk_enable(ndev);
3015
3016         /* Probe and connect to PHY when open the interface */
3017         ret = fec_enet_mii_probe(ndev);
3018         if (ret)
3019                 goto err_enet_mii_probe;
3020
3021         if (fep->quirks & FEC_QUIRK_ERR006687)
3022                 imx6q_cpuidle_fec_irqs_used();
3023
3024         napi_enable(&fep->napi);
3025         phy_start(ndev->phydev);
3026         netif_tx_start_all_queues(ndev);
3027
3028         device_set_wakeup_enable(&ndev->dev, fep->wol_flag &
3029                                  FEC_WOL_FLAG_ENABLE);
3030
3031         return 0;
3032
3033 err_enet_mii_probe:
3034         fec_enet_free_buffers(ndev);
3035 err_enet_alloc:
3036         fec_enet_clk_enable(ndev, false);
3037 clk_enable:
3038         pm_runtime_mark_last_busy(&fep->pdev->dev);
3039         pm_runtime_put_autosuspend(&fep->pdev->dev);
3040         pinctrl_pm_select_sleep_state(&fep->pdev->dev);
3041         return ret;
3042 }
3043
3044 static int
3045 fec_enet_close(struct net_device *ndev)
3046 {
3047         struct fec_enet_private *fep = netdev_priv(ndev);
3048
3049         phy_stop(ndev->phydev);
3050
3051         if (netif_device_present(ndev)) {
3052                 napi_disable(&fep->napi);
3053                 netif_tx_disable(ndev);
3054                 fec_stop(ndev);
3055         }
3056
3057         phy_disconnect(ndev->phydev);
3058
3059         if (fep->quirks & FEC_QUIRK_ERR006687)
3060                 imx6q_cpuidle_fec_irqs_unused();
3061
3062         fec_enet_update_ethtool_stats(ndev);
3063
3064         fec_enet_clk_enable(ndev, false);
3065         pinctrl_pm_select_sleep_state(&fep->pdev->dev);
3066         pm_runtime_mark_last_busy(&fep->pdev->dev);
3067         pm_runtime_put_autosuspend(&fep->pdev->dev);
3068
3069         fec_enet_free_buffers(ndev);
3070
3071         return 0;
3072 }
3073
3074 /* Set or clear the multicast filter for this adaptor.
3075  * Skeleton taken from sunlance driver.
3076  * The CPM Ethernet implementation allows Multicast as well as individual
3077  * MAC address filtering.  Some of the drivers check to make sure it is
3078  * a group multicast address, and discard those that are not.  I guess I
3079  * will do the same for now, but just remove the test if you want
3080  * individual filtering as well (do the upper net layers want or support
3081  * this kind of feature?).
3082  */
3083
3084 #define FEC_HASH_BITS   6               /* #bits in hash */
3085
3086 static void set_multicast_list(struct net_device *ndev)
3087 {
3088         struct fec_enet_private *fep = netdev_priv(ndev);
3089         struct netdev_hw_addr *ha;
3090         unsigned int crc, tmp;
3091         unsigned char hash;
3092         unsigned int hash_high = 0, hash_low = 0;
3093
3094         if (ndev->flags & IFF_PROMISC) {
3095                 tmp = readl(fep->hwp + FEC_R_CNTRL);
3096                 tmp |= 0x8;
3097                 writel(tmp, fep->hwp + FEC_R_CNTRL);
3098                 return;
3099         }
3100
3101         tmp = readl(fep->hwp + FEC_R_CNTRL);
3102         tmp &= ~0x8;
3103         writel(tmp, fep->hwp + FEC_R_CNTRL);
3104
3105         if (ndev->flags & IFF_ALLMULTI) {
3106                 /* Catch all multicast addresses, so set the
3107                  * filter to all 1's
3108                  */
3109                 writel(0xffffffff, fep->hwp + FEC_GRP_HASH_TABLE_HIGH);
3110                 writel(0xffffffff, fep->hwp + FEC_GRP_HASH_TABLE_LOW);
3111
3112                 return;
3113         }
3114
3115         /* Add the addresses in hash register */
3116         netdev_for_each_mc_addr(ha, ndev) {
3117                 /* calculate crc32 value of mac address */
3118                 crc = ether_crc_le(ndev->addr_len, ha->addr);
3119
3120                 /* only upper 6 bits (FEC_HASH_BITS) are used
3121                  * which point to specific bit in the hash registers
3122                  */
3123                 hash = (crc >> (32 - FEC_HASH_BITS)) & 0x3f;
3124
3125                 if (hash > 31)
3126                         hash_high |= 1 << (hash - 32);
3127                 else
3128                         hash_low |= 1 << hash;
3129         }
3130
3131         writel(hash_high, fep->hwp + FEC_GRP_HASH_TABLE_HIGH);
3132         writel(hash_low, fep->hwp + FEC_GRP_HASH_TABLE_LOW);
3133 }
3134
3135 /* Set a MAC change in hardware. */
3136 static int
3137 fec_set_mac_address(struct net_device *ndev, void *p)
3138 {
3139         struct fec_enet_private *fep = netdev_priv(ndev);
3140         struct sockaddr *addr = p;
3141
3142         if (addr) {
3143                 if (!is_valid_ether_addr(addr->sa_data))
3144                         return -EADDRNOTAVAIL;
3145                 memcpy(ndev->dev_addr, addr->sa_data, ndev->addr_len);
3146         }
3147
3148         /* Add netif status check here to avoid system hang in below case:
3149          * ifconfig ethx down; ifconfig ethx hw ether xx:xx:xx:xx:xx:xx;
3150          * After ethx down, fec all clocks are gated off and then register
3151          * access causes system hang.
3152          */
3153         if (!netif_running(ndev))
3154                 return 0;
3155
3156         writel(ndev->dev_addr[3] | (ndev->dev_addr[2] << 8) |
3157                 (ndev->dev_addr[1] << 16) | (ndev->dev_addr[0] << 24),
3158                 fep->hwp + FEC_ADDR_LOW);
3159         writel((ndev->dev_addr[5] << 16) | (ndev->dev_addr[4] << 24),
3160                 fep->hwp + FEC_ADDR_HIGH);
3161         return 0;
3162 }
3163
3164 #ifdef CONFIG_NET_POLL_CONTROLLER
3165 /**
3166  * fec_poll_controller - FEC Poll controller function
3167  * @dev: The FEC network adapter
3168  *
3169  * Polled functionality used by netconsole and others in non interrupt mode
3170  *
3171  */
3172 static void fec_poll_controller(struct net_device *dev)
3173 {
3174         int i;
3175         struct fec_enet_private *fep = netdev_priv(dev);
3176
3177         for (i = 0; i < FEC_IRQ_NUM; i++) {
3178                 if (fep->irq[i] > 0) {
3179                         disable_irq(fep->irq[i]);
3180                         fec_enet_interrupt(fep->irq[i], dev);
3181                         enable_irq(fep->irq[i]);
3182                 }
3183         }
3184 }
3185 #endif
3186
3187 static inline void fec_enet_set_netdev_features(struct net_device *netdev,
3188         netdev_features_t features)
3189 {
3190         struct fec_enet_private *fep = netdev_priv(netdev);
3191         netdev_features_t changed = features ^ netdev->features;
3192
3193         netdev->features = features;
3194
3195         /* Receive checksum has been changed */
3196         if (changed & NETIF_F_RXCSUM) {
3197                 if (features & NETIF_F_RXCSUM)
3198                         fep->csum_flags |= FLAG_RX_CSUM_ENABLED;
3199                 else
3200                         fep->csum_flags &= ~FLAG_RX_CSUM_ENABLED;
3201         }
3202 }
3203
3204 static int fec_set_features(struct net_device *netdev,
3205         netdev_features_t features)
3206 {
3207         struct fec_enet_private *fep = netdev_priv(netdev);
3208         netdev_features_t changed = features ^ netdev->features;
3209
3210         if (netif_running(netdev) && changed & NETIF_F_RXCSUM) {
3211                 napi_disable(&fep->napi);
3212                 netif_tx_lock_bh(netdev);
3213                 fec_stop(netdev);
3214                 fec_enet_set_netdev_features(netdev, features);
3215                 fec_restart(netdev);
3216                 netif_tx_wake_all_queues(netdev);
3217                 netif_tx_unlock_bh(netdev);
3218                 napi_enable(&fep->napi);
3219         } else {
3220                 fec_enet_set_netdev_features(netdev, features);
3221         }
3222
3223         return 0;
3224 }
3225
3226 static const struct net_device_ops fec_netdev_ops = {
3227         .ndo_open               = fec_enet_open,
3228         .ndo_stop               = fec_enet_close,
3229         .ndo_start_xmit         = fec_enet_start_xmit,
3230         .ndo_set_rx_mode        = set_multicast_list,
3231         .ndo_validate_addr      = eth_validate_addr,
3232         .ndo_tx_timeout         = fec_timeout,
3233         .ndo_set_mac_address    = fec_set_mac_address,
3234         .ndo_do_ioctl           = fec_enet_ioctl,
3235 #ifdef CONFIG_NET_POLL_CONTROLLER
3236         .ndo_poll_controller    = fec_poll_controller,
3237 #endif
3238         .ndo_set_features       = fec_set_features,
3239 };
3240
3241 static const unsigned short offset_des_active_rxq[] = {
3242         FEC_R_DES_ACTIVE_0, FEC_R_DES_ACTIVE_1, FEC_R_DES_ACTIVE_2
3243 };
3244
3245 static const unsigned short offset_des_active_txq[] = {
3246         FEC_X_DES_ACTIVE_0, FEC_X_DES_ACTIVE_1, FEC_X_DES_ACTIVE_2
3247 };
3248
3249  /*
3250   * XXX:  We need to clean up on failure exits here.
3251   *
3252   */
3253 static int fec_enet_init(struct net_device *ndev)
3254 {
3255         struct fec_enet_private *fep = netdev_priv(ndev);
3256         struct bufdesc *cbd_base;
3257         dma_addr_t bd_dma;
3258         int bd_size;
3259         unsigned int i;
3260         unsigned dsize = fep->bufdesc_ex ? sizeof(struct bufdesc_ex) :
3261                         sizeof(struct bufdesc);
3262         unsigned dsize_log2 = __fls(dsize);
3263         int ret;
3264
3265         WARN_ON(dsize != (1 << dsize_log2));
3266 #if defined(CONFIG_ARM) || defined(CONFIG_ARM64)
3267         fep->rx_align = 0xf;
3268         fep->tx_align = 0xf;
3269 #else
3270         fep->rx_align = 0x3;
3271         fep->tx_align = 0x3;
3272 #endif
3273
3274         /* Check mask of the streaming and coherent API */
3275         ret = dma_set_mask_and_coherent(&fep->pdev->dev, DMA_BIT_MASK(32));
3276         if (ret < 0) {
3277                 dev_warn(&fep->pdev->dev, "No suitable DMA available\n");
3278                 return ret;
3279         }
3280
3281         fec_enet_alloc_queue(ndev);
3282
3283         bd_size = (fep->total_tx_ring_size + fep->total_rx_ring_size) * dsize;
3284
3285         /* Allocate memory for buffer descriptors. */
3286         cbd_base = dmam_alloc_coherent(&fep->pdev->dev, bd_size, &bd_dma,
3287                                        GFP_KERNEL);
3288         if (!cbd_base) {
3289                 return -ENOMEM;
3290         }
3291
3292         /* Get the Ethernet address */
3293         fec_get_mac(ndev);
3294         /* make sure MAC we just acquired is programmed into the hw */
3295         fec_set_mac_address(ndev, NULL);
3296
3297         /* Set receive and transmit descriptor base. */
3298         for (i = 0; i < fep->num_rx_queues; i++) {
3299                 struct fec_enet_priv_rx_q *rxq = fep->rx_queue[i];
3300                 unsigned size = dsize * rxq->bd.ring_size;
3301
3302                 rxq->bd.qid = i;
3303                 rxq->bd.base = cbd_base;
3304                 rxq->bd.cur = cbd_base;
3305                 rxq->bd.dma = bd_dma;
3306                 rxq->bd.dsize = dsize;
3307                 rxq->bd.dsize_log2 = dsize_log2;
3308                 rxq->bd.reg_desc_active = fep->hwp + offset_des_active_rxq[i];
3309                 bd_dma += size;
3310                 cbd_base = (struct bufdesc *)(((void *)cbd_base) + size);
3311                 rxq->bd.last = (struct bufdesc *)(((void *)cbd_base) - dsize);
3312         }
3313
3314         for (i = 0; i < fep->num_tx_queues; i++) {
3315                 struct fec_enet_priv_tx_q *txq = fep->tx_queue[i];
3316                 unsigned size = dsize * txq->bd.ring_size;
3317
3318                 txq->bd.qid = i;
3319                 txq->bd.base = cbd_base;
3320                 txq->bd.cur = cbd_base;
3321                 txq->bd.dma = bd_dma;
3322                 txq->bd.dsize = dsize;
3323                 txq->bd.dsize_log2 = dsize_log2;
3324                 txq->bd.reg_desc_active = fep->hwp + offset_des_active_txq[i];
3325                 bd_dma += size;
3326                 cbd_base = (struct bufdesc *)(((void *)cbd_base) + size);
3327                 txq->bd.last = (struct bufdesc *)(((void *)cbd_base) - dsize);
3328         }
3329
3330
3331         /* The FEC Ethernet specific entries in the device structure */
3332         ndev->watchdog_timeo = TX_TIMEOUT;
3333         ndev->netdev_ops = &fec_netdev_ops;
3334         ndev->ethtool_ops = &fec_enet_ethtool_ops;
3335
3336         writel(FEC_RX_DISABLED_IMASK, fep->hwp + FEC_IMASK);
3337         netif_napi_add(ndev, &fep->napi, fec_enet_rx_napi, NAPI_POLL_WEIGHT);
3338
3339         if (fep->quirks & FEC_QUIRK_HAS_VLAN)
3340                 /* enable hw VLAN support */
3341                 ndev->features |= NETIF_F_HW_VLAN_CTAG_RX;
3342
3343         if (fep->quirks & FEC_QUIRK_HAS_CSUM) {
3344                 ndev->gso_max_segs = FEC_MAX_TSO_SEGS;
3345
3346                 /* enable hw accelerator */
3347                 ndev->features |= (NETIF_F_IP_CSUM | NETIF_F_IPV6_CSUM
3348                                 | NETIF_F_RXCSUM | NETIF_F_SG | NETIF_F_TSO);
3349                 fep->csum_flags |= FLAG_RX_CSUM_ENABLED;
3350         }
3351
3352         if (fep->quirks & FEC_QUIRK_HAS_AVB) {
3353                 fep->tx_align = 0;
3354                 fep->rx_align = 0x3f;
3355         }
3356
3357         ndev->hw_features = ndev->features;
3358
3359         fec_restart(ndev);
3360
3361         if (fep->quirks & FEC_QUIRK_MIB_CLEAR)
3362                 fec_enet_clear_ethtool_stats(ndev);
3363         else
3364                 fec_enet_update_ethtool_stats(ndev);
3365
3366         return 0;
3367 }
3368
3369 #ifdef CONFIG_OF
3370 static int fec_reset_phy(struct platform_device *pdev)
3371 {
3372         int err, phy_reset;
3373         bool active_high = false;
3374         int msec = 1, phy_post_delay = 0;
3375         struct device_node *np = pdev->dev.of_node;
3376
3377         if (!np)
3378                 return 0;
3379
3380         err = of_property_read_u32(np, "phy-reset-duration", &msec);
3381         /* A sane reset duration should not be longer than 1s */
3382         if (!err && msec > 1000)
3383                 msec = 1;
3384
3385         phy_reset = of_get_named_gpio(np, "phy-reset-gpios", 0);
3386         if (phy_reset == -EPROBE_DEFER)
3387                 return phy_reset;
3388         else if (!gpio_is_valid(phy_reset))
3389                 return 0;
3390
3391         err = of_property_read_u32(np, "phy-reset-post-delay", &phy_post_delay);
3392         /* valid reset duration should be less than 1s */
3393         if (!err && phy_post_delay > 1000)
3394                 return -EINVAL;
3395
3396         active_high = of_property_read_bool(np, "phy-reset-active-high");
3397
3398         err = devm_gpio_request_one(&pdev->dev, phy_reset,
3399                         active_high ? GPIOF_OUT_INIT_HIGH : GPIOF_OUT_INIT_LOW,
3400                         "phy-reset");
3401         if (err) {
3402                 dev_err(&pdev->dev, "failed to get phy-reset-gpios: %d\n", err);
3403                 return err;
3404         }
3405
3406         if (msec > 20)
3407                 msleep(msec);
3408         else
3409                 usleep_range(msec * 1000, msec * 1000 + 1000);
3410
3411         gpio_set_value_cansleep(phy_reset, !active_high);
3412
3413         if (!phy_post_delay)
3414                 return 0;
3415
3416         if (phy_post_delay > 20)
3417                 msleep(phy_post_delay);
3418         else
3419                 usleep_range(phy_post_delay * 1000,
3420                              phy_post_delay * 1000 + 1000);
3421
3422         return 0;
3423 }
3424 #else /* CONFIG_OF */
3425 static int fec_reset_phy(struct platform_device *pdev)
3426 {
3427         /*
3428          * In case of platform probe, the reset has been done
3429          * by machine code.
3430          */
3431         return 0;
3432 }
3433 #endif /* CONFIG_OF */
3434
3435 static void
3436 fec_enet_get_queue_num(struct platform_device *pdev, int *num_tx, int *num_rx)
3437 {
3438         struct device_node *np = pdev->dev.of_node;
3439
3440         *num_tx = *num_rx = 1;
3441
3442         if (!np || !of_device_is_available(np))
3443                 return;
3444
3445         /* parse the num of tx and rx queues */
3446         of_property_read_u32(np, "fsl,num-tx-queues", num_tx);
3447
3448         of_property_read_u32(np, "fsl,num-rx-queues", num_rx);
3449
3450         if (*num_tx < 1 || *num_tx > FEC_ENET_MAX_TX_QS) {
3451                 dev_warn(&pdev->dev, "Invalid num_tx(=%d), fall back to 1\n",
3452                          *num_tx);
3453                 *num_tx = 1;
3454                 return;
3455         }
3456
3457         if (*num_rx < 1 || *num_rx > FEC_ENET_MAX_RX_QS) {
3458                 dev_warn(&pdev->dev, "Invalid num_rx(=%d), fall back to 1\n",
3459                          *num_rx);
3460                 *num_rx = 1;
3461                 return;
3462         }
3463
3464 }
3465
3466 static int fec_enet_get_irq_cnt(struct platform_device *pdev)
3467 {
3468         int irq_cnt = platform_irq_count(pdev);
3469
3470         if (irq_cnt > FEC_IRQ_NUM)
3471                 irq_cnt = FEC_IRQ_NUM;  /* last for pps */
3472         else if (irq_cnt == 2)
3473                 irq_cnt = 1;    /* last for pps */
3474         else if (irq_cnt <= 0)
3475                 irq_cnt = 1;    /* At least 1 irq is needed */
3476         return irq_cnt;
3477 }
3478
3479 static int fec_enet_init_stop_mode(struct fec_enet_private *fep,
3480                                    struct device_node *np)
3481 {
3482         struct device_node *gpr_np;
3483         u32 out_val[3];
3484         int ret = 0;
3485
3486         gpr_np = of_parse_phandle(np, "fsl,stop-mode", 0);
3487         if (!gpr_np)
3488                 return 0;
3489
3490         ret = of_property_read_u32_array(np, "fsl,stop-mode", out_val,
3491                                          ARRAY_SIZE(out_val));
3492         if (ret) {
3493                 dev_dbg(&fep->pdev->dev, "no stop mode property\n");
3494                 return ret;
3495         }
3496
3497         fep->stop_gpr.gpr = syscon_node_to_regmap(gpr_np);
3498         if (IS_ERR(fep->stop_gpr.gpr)) {
3499                 dev_err(&fep->pdev->dev, "could not find gpr regmap\n");
3500                 ret = PTR_ERR(fep->stop_gpr.gpr);
3501                 fep->stop_gpr.gpr = NULL;
3502                 goto out;
3503         }
3504
3505         fep->stop_gpr.reg = out_val[1];
3506         fep->stop_gpr.bit = out_val[2];
3507
3508 out:
3509         of_node_put(gpr_np);
3510
3511         return ret;
3512 }
3513
3514 static int
3515 fec_probe(struct platform_device *pdev)
3516 {
3517         struct fec_enet_private *fep;
3518         struct fec_platform_data *pdata;
3519         phy_interface_t interface;
3520         struct net_device *ndev;
3521         int i, irq, ret = 0;
3522         const struct of_device_id *of_id;
3523         static int dev_id;
3524         struct device_node *np = pdev->dev.of_node, *phy_node;
3525         int num_tx_qs;
3526         int num_rx_qs;
3527         char irq_name[8];
3528         int irq_cnt;
3529         struct fec_devinfo *dev_info;
3530
3531         fec_enet_get_queue_num(pdev, &num_tx_qs, &num_rx_qs);
3532
3533         /* Init network device */
3534         ndev = alloc_etherdev_mqs(sizeof(struct fec_enet_private) +
3535                                   FEC_STATS_SIZE, num_tx_qs, num_rx_qs);
3536         if (!ndev)
3537                 return -ENOMEM;
3538
3539         SET_NETDEV_DEV(ndev, &pdev->dev);
3540
3541         /* setup board info structure */
3542         fep = netdev_priv(ndev);
3543
3544         of_id = of_match_device(fec_dt_ids, &pdev->dev);
3545         if (of_id)
3546                 pdev->id_entry = of_id->data;
3547         dev_info = (struct fec_devinfo *)pdev->id_entry->driver_data;
3548         if (dev_info)
3549                 fep->quirks = dev_info->quirks;
3550
3551         fep->netdev = ndev;
3552         fep->num_rx_queues = num_rx_qs;
3553         fep->num_tx_queues = num_tx_qs;
3554
3555 #if !defined(CONFIG_M5272)
3556         /* default enable pause frame auto negotiation */
3557         if (fep->quirks & FEC_QUIRK_HAS_GBIT)
3558                 fep->pause_flag |= FEC_PAUSE_FLAG_AUTONEG;
3559 #endif
3560
3561         /* Select default pin state */
3562         pinctrl_pm_select_default_state(&pdev->dev);
3563
3564         fep->hwp = devm_platform_ioremap_resource(pdev, 0);
3565         if (IS_ERR(fep->hwp)) {
3566                 ret = PTR_ERR(fep->hwp);
3567                 goto failed_ioremap;
3568         }
3569
3570         fep->pdev = pdev;
3571         fep->dev_id = dev_id++;
3572
3573         platform_set_drvdata(pdev, ndev);
3574
3575         if ((of_machine_is_compatible("fsl,imx6q") ||
3576              of_machine_is_compatible("fsl,imx6dl")) &&
3577             !of_property_read_bool(np, "fsl,err006687-workaround-present"))
3578                 fep->quirks |= FEC_QUIRK_ERR006687;
3579
3580         if (of_get_property(np, "fsl,magic-packet", NULL))
3581                 fep->wol_flag |= FEC_WOL_HAS_MAGIC_PACKET;
3582
3583         ret = fec_enet_init_stop_mode(fep, np);
3584         if (ret)
3585                 goto failed_stop_mode;
3586
3587         phy_node = of_parse_phandle(np, "phy-handle", 0);
3588         if (!phy_node && of_phy_is_fixed_link(np)) {
3589                 ret = of_phy_register_fixed_link(np);
3590                 if (ret < 0) {
3591                         dev_err(&pdev->dev,
3592                                 "broken fixed-link specification\n");
3593                         goto failed_phy;
3594                 }
3595                 phy_node = of_node_get(np);
3596         }
3597         fep->phy_node = phy_node;
3598
3599         ret = of_get_phy_mode(pdev->dev.of_node, &interface);
3600         if (ret) {
3601                 pdata = dev_get_platdata(&pdev->dev);
3602                 if (pdata)
3603                         fep->phy_interface = pdata->phy;
3604                 else
3605                         fep->phy_interface = PHY_INTERFACE_MODE_MII;
3606         } else {
3607                 fep->phy_interface = interface;
3608         }
3609
3610         fep->clk_ipg = devm_clk_get(&pdev->dev, "ipg");
3611         if (IS_ERR(fep->clk_ipg)) {
3612                 ret = PTR_ERR(fep->clk_ipg);
3613                 goto failed_clk;
3614         }
3615
3616         fep->clk_ahb = devm_clk_get(&pdev->dev, "ahb");
3617         if (IS_ERR(fep->clk_ahb)) {
3618                 ret = PTR_ERR(fep->clk_ahb);
3619                 goto failed_clk;
3620         }
3621
3622         fep->itr_clk_rate = clk_get_rate(fep->clk_ahb);
3623
3624         /* enet_out is optional, depends on board */
3625         fep->clk_enet_out = devm_clk_get(&pdev->dev, "enet_out");
3626         if (IS_ERR(fep->clk_enet_out))
3627                 fep->clk_enet_out = NULL;
3628
3629         fep->ptp_clk_on = false;
3630         mutex_init(&fep->ptp_clk_mutex);
3631
3632         /* clk_ref is optional, depends on board */
3633         fep->clk_ref = devm_clk_get(&pdev->dev, "enet_clk_ref");
3634         if (IS_ERR(fep->clk_ref))
3635                 fep->clk_ref = NULL;
3636
3637         fep->bufdesc_ex = fep->quirks & FEC_QUIRK_HAS_BUFDESC_EX;
3638         fep->clk_ptp = devm_clk_get(&pdev->dev, "ptp");
3639         if (IS_ERR(fep->clk_ptp)) {
3640                 fep->clk_ptp = NULL;
3641                 fep->bufdesc_ex = false;
3642         }
3643
3644         ret = fec_enet_clk_enable(ndev, true);
3645         if (ret)
3646                 goto failed_clk;
3647
3648         ret = clk_prepare_enable(fep->clk_ipg);
3649         if (ret)
3650                 goto failed_clk_ipg;
3651         ret = clk_prepare_enable(fep->clk_ahb);
3652         if (ret)
3653                 goto failed_clk_ahb;
3654
3655         fep->reg_phy = devm_regulator_get_optional(&pdev->dev, "phy");
3656         if (!IS_ERR(fep->reg_phy)) {
3657                 ret = regulator_enable(fep->reg_phy);
3658                 if (ret) {
3659                         dev_err(&pdev->dev,
3660                                 "Failed to enable phy regulator: %d\n", ret);
3661                         goto failed_regulator;
3662                 }
3663         } else {
3664                 if (PTR_ERR(fep->reg_phy) == -EPROBE_DEFER) {
3665                         ret = -EPROBE_DEFER;
3666                         goto failed_regulator;
3667                 }
3668                 fep->reg_phy = NULL;
3669         }
3670
3671         pm_runtime_set_autosuspend_delay(&pdev->dev, FEC_MDIO_PM_TIMEOUT);
3672         pm_runtime_use_autosuspend(&pdev->dev);
3673         pm_runtime_get_noresume(&pdev->dev);
3674         pm_runtime_set_active(&pdev->dev);
3675         pm_runtime_enable(&pdev->dev);
3676
3677         ret = fec_reset_phy(pdev);
3678         if (ret)
3679                 goto failed_reset;
3680
3681         irq_cnt = fec_enet_get_irq_cnt(pdev);
3682         if (fep->bufdesc_ex)
3683                 fec_ptp_init(pdev, irq_cnt);
3684
3685         ret = fec_enet_init(ndev);
3686         if (ret)
3687                 goto failed_init;
3688
3689         for (i = 0; i < irq_cnt; i++) {
3690                 snprintf(irq_name, sizeof(irq_name), "int%d", i);
3691                 irq = platform_get_irq_byname_optional(pdev, irq_name);
3692                 if (irq < 0)
3693                         irq = platform_get_irq(pdev, i);
3694                 if (irq < 0) {
3695                         ret = irq;
3696                         goto failed_irq;
3697                 }
3698                 ret = devm_request_irq(&pdev->dev, irq, fec_enet_interrupt,
3699                                        0, pdev->name, ndev);
3700                 if (ret)
3701                         goto failed_irq;
3702
3703                 fep->irq[i] = irq;
3704         }
3705
3706         ret = fec_enet_mii_init(pdev);
3707         if (ret)
3708                 goto failed_mii_init;
3709
3710         /* Carrier starts down, phylib will bring it up */
3711         netif_carrier_off(ndev);
3712         fec_enet_clk_enable(ndev, false);
3713         pinctrl_pm_select_sleep_state(&pdev->dev);
3714
3715         ndev->max_mtu = PKT_MAXBUF_SIZE - ETH_HLEN - ETH_FCS_LEN;
3716
3717         ret = register_netdev(ndev);
3718         if (ret)
3719                 goto failed_register;
3720
3721         device_init_wakeup(&ndev->dev, fep->wol_flag &
3722                            FEC_WOL_HAS_MAGIC_PACKET);
3723
3724         if (fep->bufdesc_ex && fep->ptp_clock)
3725                 netdev_info(ndev, "registered PHC device %d\n", fep->dev_id);
3726
3727         fep->rx_copybreak = COPYBREAK_DEFAULT;
3728         INIT_WORK(&fep->tx_timeout_work, fec_enet_timeout_work);
3729
3730         pm_runtime_mark_last_busy(&pdev->dev);
3731         pm_runtime_put_autosuspend(&pdev->dev);
3732
3733         return 0;
3734
3735 failed_register:
3736         fec_enet_mii_remove(fep);
3737 failed_mii_init:
3738 failed_irq:
3739 failed_init:
3740         fec_ptp_stop(pdev);
3741 failed_reset:
3742         pm_runtime_put_noidle(&pdev->dev);
3743         pm_runtime_disable(&pdev->dev);
3744         if (fep->reg_phy)
3745                 regulator_disable(fep->reg_phy);
3746 failed_regulator:
3747         clk_disable_unprepare(fep->clk_ahb);
3748 failed_clk_ahb:
3749         clk_disable_unprepare(fep->clk_ipg);
3750 failed_clk_ipg:
3751         fec_enet_clk_enable(ndev, false);
3752 failed_clk:
3753         if (of_phy_is_fixed_link(np))
3754                 of_phy_deregister_fixed_link(np);
3755         of_node_put(phy_node);
3756 failed_stop_mode:
3757 failed_phy:
3758         dev_id--;
3759 failed_ioremap:
3760         free_netdev(ndev);
3761
3762         return ret;
3763 }
3764
3765 static int
3766 fec_drv_remove(struct platform_device *pdev)
3767 {
3768         struct net_device *ndev = platform_get_drvdata(pdev);
3769         struct fec_enet_private *fep = netdev_priv(ndev);
3770         struct device_node *np = pdev->dev.of_node;
3771         int ret;
3772
3773         ret = pm_runtime_get_sync(&pdev->dev);
3774         if (ret < 0)
3775                 return ret;
3776
3777         cancel_work_sync(&fep->tx_timeout_work);
3778         fec_ptp_stop(pdev);
3779         unregister_netdev(ndev);
3780         fec_enet_mii_remove(fep);
3781         if (fep->reg_phy)
3782                 regulator_disable(fep->reg_phy);
3783
3784         if (of_phy_is_fixed_link(np))
3785                 of_phy_deregister_fixed_link(np);
3786         of_node_put(fep->phy_node);
3787         free_netdev(ndev);
3788
3789         clk_disable_unprepare(fep->clk_ahb);
3790         clk_disable_unprepare(fep->clk_ipg);
3791         pm_runtime_put_noidle(&pdev->dev);
3792         pm_runtime_disable(&pdev->dev);
3793
3794         return 0;
3795 }
3796
3797 static int __maybe_unused fec_suspend(struct device *dev)
3798 {
3799         struct net_device *ndev = dev_get_drvdata(dev);
3800         struct fec_enet_private *fep = netdev_priv(ndev);
3801
3802         rtnl_lock();
3803         if (netif_running(ndev)) {
3804                 if (fep->wol_flag & FEC_WOL_FLAG_ENABLE)
3805                         fep->wol_flag |= FEC_WOL_FLAG_SLEEP_ON;
3806                 phy_stop(ndev->phydev);
3807                 napi_disable(&fep->napi);
3808                 netif_tx_lock_bh(ndev);
3809                 netif_device_detach(ndev);
3810                 netif_tx_unlock_bh(ndev);
3811                 fec_stop(ndev);
3812                 fec_enet_clk_enable(ndev, false);
3813                 if (!(fep->wol_flag & FEC_WOL_FLAG_ENABLE))
3814                         pinctrl_pm_select_sleep_state(&fep->pdev->dev);
3815         }
3816         rtnl_unlock();
3817
3818         if (fep->reg_phy && !(fep->wol_flag & FEC_WOL_FLAG_ENABLE))
3819                 regulator_disable(fep->reg_phy);
3820
3821         /* SOC supply clock to phy, when clock is disabled, phy link down
3822          * SOC control phy regulator, when regulator is disabled, phy link down
3823          */
3824         if (fep->clk_enet_out || fep->reg_phy)
3825                 fep->link = 0;
3826
3827         return 0;
3828 }
3829
3830 static int __maybe_unused fec_resume(struct device *dev)
3831 {
3832         struct net_device *ndev = dev_get_drvdata(dev);
3833         struct fec_enet_private *fep = netdev_priv(ndev);
3834         int ret;
3835         int val;
3836
3837         if (fep->reg_phy && !(fep->wol_flag & FEC_WOL_FLAG_ENABLE)) {
3838                 ret = regulator_enable(fep->reg_phy);
3839                 if (ret)
3840                         return ret;
3841         }
3842
3843         rtnl_lock();
3844         if (netif_running(ndev)) {
3845                 ret = fec_enet_clk_enable(ndev, true);
3846                 if (ret) {
3847                         rtnl_unlock();
3848                         goto failed_clk;
3849                 }
3850                 if (fep->wol_flag & FEC_WOL_FLAG_ENABLE) {
3851                         fec_enet_stop_mode(fep, false);
3852
3853                         val = readl(fep->hwp + FEC_ECNTRL);
3854                         val &= ~(FEC_ECR_MAGICEN | FEC_ECR_SLEEP);
3855                         writel(val, fep->hwp + FEC_ECNTRL);
3856                         fep->wol_flag &= ~FEC_WOL_FLAG_SLEEP_ON;
3857                 } else {
3858                         pinctrl_pm_select_default_state(&fep->pdev->dev);
3859                 }
3860                 fec_restart(ndev);
3861                 netif_tx_lock_bh(ndev);
3862                 netif_device_attach(ndev);
3863                 netif_tx_unlock_bh(ndev);
3864                 napi_enable(&fep->napi);
3865                 phy_start(ndev->phydev);
3866         }
3867         rtnl_unlock();
3868
3869         return 0;
3870
3871 failed_clk:
3872         if (fep->reg_phy)
3873                 regulator_disable(fep->reg_phy);
3874         return ret;
3875 }
3876
3877 static int __maybe_unused fec_runtime_suspend(struct device *dev)
3878 {
3879         struct net_device *ndev = dev_get_drvdata(dev);
3880         struct fec_enet_private *fep = netdev_priv(ndev);
3881
3882         clk_disable_unprepare(fep->clk_ahb);
3883         clk_disable_unprepare(fep->clk_ipg);
3884
3885         return 0;
3886 }
3887
3888 static int __maybe_unused fec_runtime_resume(struct device *dev)
3889 {
3890         struct net_device *ndev = dev_get_drvdata(dev);
3891         struct fec_enet_private *fep = netdev_priv(ndev);
3892         int ret;
3893
3894         ret = clk_prepare_enable(fep->clk_ahb);
3895         if (ret)
3896                 return ret;
3897         ret = clk_prepare_enable(fep->clk_ipg);
3898         if (ret)
3899                 goto failed_clk_ipg;
3900
3901         return 0;
3902
3903 failed_clk_ipg:
3904         clk_disable_unprepare(fep->clk_ahb);
3905         return ret;
3906 }
3907
3908 static const struct dev_pm_ops fec_pm_ops = {
3909         SET_SYSTEM_SLEEP_PM_OPS(fec_suspend, fec_resume)
3910         SET_RUNTIME_PM_OPS(fec_runtime_suspend, fec_runtime_resume, NULL)
3911 };
3912
3913 static struct platform_driver fec_driver = {
3914         .driver = {
3915                 .name   = DRIVER_NAME,
3916                 .pm     = &fec_pm_ops,
3917                 .of_match_table = fec_dt_ids,
3918                 .suppress_bind_attrs = true,
3919         },
3920         .id_table = fec_devtype,
3921         .probe  = fec_probe,
3922         .remove = fec_drv_remove,
3923 };
3924
3925 module_platform_driver(fec_driver);
3926
3927 MODULE_ALIAS("platform:"DRIVER_NAME);
3928 MODULE_LICENSE("GPL");