drivers/net/ethernet/freescale/fec_main.c

   1 // SPDX-License-Identifier: GPL-2.0+
   2 /*
   3  * Fast Ethernet Controller (FEC) driver for Motorola MPC8xx.
   4  * Copyright (c) 1997 Dan Malek (dmalek@jlc.net)
   5  *
   6  * Right now, I am very wasteful with the buffers.  I allocate memory
   7  * pages and then divide them into 2K frame buffers.  This way I know I
   8  * have buffers large enough to hold one frame within one buffer descriptor.
   9  * Once I get this working, I will use 64 or 128 byte CPM buffers, which
  10  * will be much more memory efficient and will easily handle lots of
  11  * small packets.
  12  *
  13  * Much better multiple PHY support by Magnus Damm.
  14  * Copyright (c) 2000 Ericsson Radio Systems AB.
  15  *
  16  * Support for FEC controller of ColdFire processors.
  17  * Copyright (c) 2001-2005 Greg Ungerer (gerg@snapgear.com)
  18  *
  19  * Bug fixes and cleanup by Philippe De Muyter (phdm@macqel.be)
  20  * Copyright (c) 2004-2006 Macq Electronique SA.
  21  *
  22  * Copyright (C) 2010-2011 Freescale Semiconductor, Inc.
  23  */
  24
  25 #include <linux/module.h>
  26 #include <linux/kernel.h>
  27 #include <linux/string.h>
  28 #include <linux/pm_runtime.h>
  29 #include <linux/ptrace.h>
  30 #include <linux/errno.h>
  31 #include <linux/ioport.h>
  32 #include <linux/slab.h>
  33 #include <linux/interrupt.h>
  34 #include <linux/delay.h>
  35 #include <linux/netdevice.h>
  36 #include <linux/etherdevice.h>
  37 #include <linux/skbuff.h>
  38 #include <linux/in.h>
  39 #include <linux/ip.h>
  40 #include <net/ip.h>
  41 #include <net/tso.h>
  42 #include <linux/tcp.h>
  43 #include <linux/udp.h>
  44 #include <linux/icmp.h>
  45 #include <linux/spinlock.h>
  46 #include <linux/workqueue.h>
  47 #include <linux/bitops.h>
  48 #include <linux/io.h>
  49 #include <linux/irq.h>
  50 #include <linux/clk.h>
  51 #include <linux/crc32.h>
  52 #include <linux/platform_device.h>
  53 #include <linux/mdio.h>
  54 #include <linux/phy.h>
  55 #include <linux/fec.h>
  56 #include <linux/of.h>
  57 #include <linux/of_device.h>
  58 #include <linux/of_gpio.h>
  59 #include <linux/of_mdio.h>
  60 #include <linux/of_net.h>
  61 #include <linux/regulator/consumer.h>
  62 #include <linux/if_vlan.h>
  63 #include <linux/pinctrl/consumer.h>
  64 #include <linux/prefetch.h>
  65 #include <linux/mfd/syscon.h>
  66 #include <linux/regmap.h>
  67 #include <soc/imx/cpuidle.h>
  68
  69 #include <asm/cacheflush.h>
  70
  71 #include "fec.h"
  72
  73 static void set_multicast_list(struct net_device *ndev);
  74 static void fec_enet_itr_coal_init(struct net_device *ndev);
  75
  76 #define DRIVER_NAME     "fec"
  77
  78 #define FEC_ENET_GET_QUQUE(_x) ((_x == 0) ? 1 : ((_x == 1) ? 2 : 0))
  79
  80 /* Pause frame feild and FIFO threshold */
  81 #define FEC_ENET_FCE    (1 << 5)
  82 #define FEC_ENET_RSEM_V 0x84
  83 #define FEC_ENET_RSFL_V 16
  84 #define FEC_ENET_RAEM_V 0x8
  85 #define FEC_ENET_RAFL_V 0x8
  86 #define FEC_ENET_OPD_V  0xFFF0
  87 #define FEC_MDIO_PM_TIMEOUT  100 /* ms */
  88
  89 struct fec_devinfo {
  90         u32 quirks;
  91         u8 stop_gpr_reg;
  92         u8 stop_gpr_bit;
  93 };
  94
  95 static const struct fec_devinfo fec_imx25_info = {
  96         .quirks = FEC_QUIRK_USE_GASKET | FEC_QUIRK_MIB_CLEAR |
  97                   FEC_QUIRK_HAS_FRREG,
  98 };
  99
 100 static const struct fec_devinfo fec_imx27_info = {
 101         .quirks = FEC_QUIRK_MIB_CLEAR | FEC_QUIRK_HAS_FRREG,
 102 };
 103
 104 static const struct fec_devinfo fec_imx28_info = {
 105         .quirks = FEC_QUIRK_ENET_MAC | FEC_QUIRK_SWAP_FRAME |
 106                   FEC_QUIRK_SINGLE_MDIO | FEC_QUIRK_HAS_RACC |
 107                   FEC_QUIRK_HAS_FRREG,
 108 };
 109
 110 static const struct fec_devinfo fec_imx6q_info = {
 111         .quirks = FEC_QUIRK_ENET_MAC | FEC_QUIRK_HAS_GBIT |
 112                   FEC_QUIRK_HAS_BUFDESC_EX | FEC_QUIRK_HAS_CSUM |
 113                   FEC_QUIRK_HAS_VLAN | FEC_QUIRK_ERR006358 |
 114                   FEC_QUIRK_HAS_RACC,
 115         .stop_gpr_reg = 0x34,
 116         .stop_gpr_bit = 27,
 117 };
 118
 119 static const struct fec_devinfo fec_mvf600_info = {
 120         .quirks = FEC_QUIRK_ENET_MAC | FEC_QUIRK_HAS_RACC,
 121 };
 122
 123 static const struct fec_devinfo fec_imx6x_info = {
 124         .quirks = FEC_QUIRK_ENET_MAC | FEC_QUIRK_HAS_GBIT |
 125                   FEC_QUIRK_HAS_BUFDESC_EX | FEC_QUIRK_HAS_CSUM |
 126                   FEC_QUIRK_HAS_VLAN | FEC_QUIRK_HAS_AVB |
 127                   FEC_QUIRK_ERR007885 | FEC_QUIRK_BUG_CAPTURE |
 128                   FEC_QUIRK_HAS_RACC | FEC_QUIRK_HAS_COALESCE,
 129 };
 130
 131 static const struct fec_devinfo fec_imx6ul_info = {
 132         .quirks = FEC_QUIRK_ENET_MAC | FEC_QUIRK_HAS_GBIT |
 133                   FEC_QUIRK_HAS_BUFDESC_EX | FEC_QUIRK_HAS_CSUM |
 134                   FEC_QUIRK_HAS_VLAN | FEC_QUIRK_ERR007885 |
 135                   FEC_QUIRK_BUG_CAPTURE | FEC_QUIRK_HAS_RACC |
 136                   FEC_QUIRK_HAS_COALESCE,
 137 };
 138
 139 static struct platform_device_id fec_devtype[] = {
 140         {
 141                 /* keep it for coldfire */
 142                 .name = DRIVER_NAME,
 143                 .driver_data = 0,
 144         }, {
 145                 .name = "imx25-fec",
 146                 .driver_data = (kernel_ulong_t)&fec_imx25_info,
 147         }, {
 148                 .name = "imx27-fec",
 149                 .driver_data = (kernel_ulong_t)&fec_imx27_info,
 150         }, {
 151                 .name = "imx28-fec",
 152                 .driver_data = (kernel_ulong_t)&fec_imx28_info,
 153         }, {
 154                 .name = "imx6q-fec",
 155                 .driver_data = (kernel_ulong_t)&fec_imx6q_info,
 156         }, {
 157                 .name = "mvf600-fec",
 158                 .driver_data = (kernel_ulong_t)&fec_mvf600_info,
 159         }, {
 160                 .name = "imx6sx-fec",
 161                 .driver_data = (kernel_ulong_t)&fec_imx6x_info,
 162         }, {
 163                 .name = "imx6ul-fec",
 164                 .driver_data = (kernel_ulong_t)&fec_imx6ul_info,
 165         }, {
 166                 /* sentinel */
 167         }
 168 };
 169 MODULE_DEVICE_TABLE(platform, fec_devtype);
 170
 171 enum imx_fec_type {
 172         IMX25_FEC = 1,  /* runs on i.mx25/50/53 */
 173         IMX27_FEC,      /* runs on i.mx27/35/51 */
 174         IMX28_FEC,
 175         IMX6Q_FEC,
 176         MVF600_FEC,
 177         IMX6SX_FEC,
 178         IMX6UL_FEC,
 179 };
 180
 181 static const struct of_device_id fec_dt_ids[] = {
 182         { .compatible = "fsl,imx25-fec", .data = &fec_devtype[IMX25_FEC], },
 183         { .compatible = "fsl,imx27-fec", .data = &fec_devtype[IMX27_FEC], },
 184         { .compatible = "fsl,imx28-fec", .data = &fec_devtype[IMX28_FEC], },
 185         { .compatible = "fsl,imx6q-fec", .data = &fec_devtype[IMX6Q_FEC], },
 186         { .compatible = "fsl,mvf600-fec", .data = &fec_devtype[MVF600_FEC], },
 187         { .compatible = "fsl,imx6sx-fec", .data = &fec_devtype[IMX6SX_FEC], },
 188         { .compatible = "fsl,imx6ul-fec", .data = &fec_devtype[IMX6UL_FEC], },
 189         { /* sentinel */ }
 190 };
 191 MODULE_DEVICE_TABLE(of, fec_dt_ids);
 192
 193 static unsigned char macaddr[ETH_ALEN];
 194 module_param_array(macaddr, byte, NULL, 0);
 195 MODULE_PARM_DESC(macaddr, "FEC Ethernet MAC address");
 196
 197 #if defined(CONFIG_M5272)
 198 /*
 199  * Some hardware gets it MAC address out of local flash memory.
 200  * if this is non-zero then assume it is the address to get MAC from.
 201  */
 202 #if defined(CONFIG_NETtel)
 203 #define FEC_FLASHMAC    0xf0006006
 204 #elif defined(CONFIG_GILBARCONAP) || defined(CONFIG_SCALES)
 205 #define FEC_FLASHMAC    0xf0006000
 206 #elif defined(CONFIG_CANCam)
 207 #define FEC_FLASHMAC    0xf0020000
 208 #elif defined (CONFIG_M5272C3)
 209 #define FEC_FLASHMAC    (0xffe04000 + 4)
 210 #elif defined(CONFIG_MOD5272)
 211 #define FEC_FLASHMAC    0xffc0406b
 212 #else
 213 #define FEC_FLASHMAC    0
 214 #endif
 215 #endif /* CONFIG_M5272 */
 216
 217 /* The FEC stores dest/src/type/vlan, data, and checksum for receive packets.
 218  *
 219  * 2048 byte skbufs are allocated. However, alignment requirements
 220  * varies between FEC variants. Worst case is 64, so round down by 64.
 221  */
 222 #define PKT_MAXBUF_SIZE         (round_down(2048 - 64, 64))
 223 #define PKT_MINBUF_SIZE         64
 224
 225 /* FEC receive acceleration */
 226 #define FEC_RACC_IPDIS          (1 << 1)
 227 #define FEC_RACC_PRODIS         (1 << 2)
 228 #define FEC_RACC_SHIFT16        BIT(7)
 229 #define FEC_RACC_OPTIONS        (FEC_RACC_IPDIS | FEC_RACC_PRODIS)
 230
 231 /* MIB Control Register */
 232 #define FEC_MIB_CTRLSTAT_DISABLE        BIT(31)
 233
 234 /*
 235  * The 5270/5271/5280/5282/532x RX control register also contains maximum frame
 236  * size bits. Other FEC hardware does not, so we need to take that into
 237  * account when setting it.
 238  */
 239 #if defined(CONFIG_M523x) || defined(CONFIG_M527x) || defined(CONFIG_M528x) || \
 240     defined(CONFIG_M520x) || defined(CONFIG_M532x) || defined(CONFIG_ARM) || \
 241     defined(CONFIG_ARM64)
 242 #define OPT_FRAME_SIZE  (PKT_MAXBUF_SIZE << 16)
 243 #else
 244 #define OPT_FRAME_SIZE  0
 245 #endif
 246
 247 /* FEC MII MMFR bits definition */
 248 #define FEC_MMFR_ST             (1 << 30)
 249 #define FEC_MMFR_ST_C45         (0)
 250 #define FEC_MMFR_OP_READ        (2 << 28)
 251 #define FEC_MMFR_OP_READ_C45    (3 << 28)
 252 #define FEC_MMFR_OP_WRITE       (1 << 28)
 253 #define FEC_MMFR_OP_ADDR_WRITE  (0)
 254 #define FEC_MMFR_PA(v)          ((v & 0x1f) << 23)
 255 #define FEC_MMFR_RA(v)          ((v & 0x1f) << 18)
 256 #define FEC_MMFR_TA             (2 << 16)
 257 #define FEC_MMFR_DATA(v)        (v & 0xffff)
 258 /* FEC ECR bits definition */
 259 #define FEC_ECR_MAGICEN         (1 << 2)
 260 #define FEC_ECR_SLEEP           (1 << 3)
 261
 262 #define FEC_MII_TIMEOUT         30000 /* us */
 263
 264 /* Transmitter timeout */
 265 #define TX_TIMEOUT (2 * HZ)
 266
 267 #define FEC_PAUSE_FLAG_AUTONEG  0x1
 268 #define FEC_PAUSE_FLAG_ENABLE   0x2
 269 #define FEC_WOL_HAS_MAGIC_PACKET        (0x1 << 0)
 270 #define FEC_WOL_FLAG_ENABLE             (0x1 << 1)
 271 #define FEC_WOL_FLAG_SLEEP_ON           (0x1 << 2)
 272
 273 #define COPYBREAK_DEFAULT       256
 274
 275 /* Max number of allowed TCP segments for software TSO */
 276 #define FEC_MAX_TSO_SEGS        100
 277 #define FEC_MAX_SKB_DESCS       (FEC_MAX_TSO_SEGS * 2 + MAX_SKB_FRAGS)
 278
 279 #define IS_TSO_HEADER(txq, addr) \
 280         ((addr >= txq->tso_hdrs_dma) && \
 281         (addr < txq->tso_hdrs_dma + txq->bd.ring_size * TSO_HEADER_SIZE))
 282
 283 static int mii_cnt;
 284
 285 static struct bufdesc *fec_enet_get_nextdesc(struct bufdesc *bdp,
 286                                              struct bufdesc_prop *bd)
 287 {
 288         return (bdp >= bd->last) ? bd->base
 289                         : (struct bufdesc *)(((void *)bdp) + bd->dsize);
 290 }
 291
 292 static struct bufdesc *fec_enet_get_prevdesc(struct bufdesc *bdp,
 293                                              struct bufdesc_prop *bd)
 294 {
 295         return (bdp <= bd->base) ? bd->last
 296                         : (struct bufdesc *)(((void *)bdp) - bd->dsize);
 297 }
 298
 299 static int fec_enet_get_bd_index(struct bufdesc *bdp,
 300                                  struct bufdesc_prop *bd)
 301 {
 302         return ((const char *)bdp - (const char *)bd->base) >> bd->dsize_log2;
 303 }
 304
 305 static int fec_enet_get_free_txdesc_num(struct fec_enet_priv_tx_q *txq)
 306 {
 307         int entries;
 308
 309         entries = (((const char *)txq->dirty_tx -
 310                         (const char *)txq->bd.cur) >> txq->bd.dsize_log2) - 1;
 311
 312         return entries >= 0 ? entries : entries + txq->bd.ring_size;
 313 }
 314
 315 static void swap_buffer(void *bufaddr, int len)
 316 {
 317         int i;
 318         unsigned int *buf = bufaddr;
 319
 320         for (i = 0; i < len; i += 4, buf++)
 321                 swab32s(buf);
 322 }
 323
 324 static void swap_buffer2(void *dst_buf, void *src_buf, int len)
 325 {
 326         int i;
 327         unsigned int *src = src_buf;
 328         unsigned int *dst = dst_buf;
 329
 330         for (i = 0; i < len; i += 4, src++, dst++)
 331                 *dst = swab32p(src);
 332 }
 333
 334 static void fec_dump(struct net_device *ndev)
 335 {
 336         struct fec_enet_private *fep = netdev_priv(ndev);
 337         struct bufdesc *bdp;
 338         struct fec_enet_priv_tx_q *txq;
 339         int index = 0;
 340
 341         netdev_info(ndev, "TX ring dump\n");
 342         pr_info("Nr     SC     addr       len  SKB\n");
 343
 344         txq = fep->tx_queue[0];
 345         bdp = txq->bd.base;
 346
 347         do {
 348                 pr_info("%3u %c%c 0x%04x 0x%08x %4u %p\n",
 349                         index,
 350                         bdp == txq->bd.cur ? 'S' : ' ',
 351                         bdp == txq->dirty_tx ? 'H' : ' ',
 352                         fec16_to_cpu(bdp->cbd_sc),
 353                         fec32_to_cpu(bdp->cbd_bufaddr),
 354                         fec16_to_cpu(bdp->cbd_datlen),
 355                         txq->tx_skbuff[index]);
 356                 bdp = fec_enet_get_nextdesc(bdp, &txq->bd);
 357                 index++;
 358         } while (bdp != txq->bd.base);
 359 }
 360
 361 static inline bool is_ipv4_pkt(struct sk_buff *skb)
 362 {
 363         return skb->protocol == htons(ETH_P_IP) && ip_hdr(skb)->version == 4;
 364 }
 365
 366 static int
 367 fec_enet_clear_csum(struct sk_buff *skb, struct net_device *ndev)
 368 {
 369         /* Only run for packets requiring a checksum. */
 370         if (skb->ip_summed != CHECKSUM_PARTIAL)
 371                 return 0;
 372
 373         if (unlikely(skb_cow_head(skb, 0)))
 374                 return -1;
 375
 376         if (is_ipv4_pkt(skb))
 377                 ip_hdr(skb)->check = 0;
 378         *(__sum16 *)(skb->head + skb->csum_start + skb->csum_offset) = 0;
 379
 380         return 0;
 381 }
 382
 383 static struct bufdesc *
 384 fec_enet_txq_submit_frag_skb(struct fec_enet_priv_tx_q *txq,
 385                              struct sk_buff *skb,
 386                              struct net_device *ndev)
 387 {
 388         struct fec_enet_private *fep = netdev_priv(ndev);
 389         struct bufdesc *bdp = txq->bd.cur;
 390         struct bufdesc_ex *ebdp;
 391         int nr_frags = skb_shinfo(skb)->nr_frags;
 392         int frag, frag_len;
 393         unsigned short status;
 394         unsigned int estatus = 0;
 395         skb_frag_t *this_frag;
 396         unsigned int index;
 397         void *bufaddr;
 398         dma_addr_t addr;
 399         int i;
 400
 401         for (frag = 0; frag < nr_frags; frag++) {
 402                 this_frag = &skb_shinfo(skb)->frags[frag];
 403                 bdp = fec_enet_get_nextdesc(bdp, &txq->bd);
 404                 ebdp = (struct bufdesc_ex *)bdp;
 405
 406                 status = fec16_to_cpu(bdp->cbd_sc);
 407                 status &= ~BD_ENET_TX_STATS;
 408                 status |= (BD_ENET_TX_TC | BD_ENET_TX_READY);
 409                 frag_len = skb_frag_size(&skb_shinfo(skb)->frags[frag]);
 410
 411                 /* Handle the last BD specially */
 412                 if (frag == nr_frags - 1) {
 413                         status |= (BD_ENET_TX_INTR | BD_ENET_TX_LAST);
 414                         if (fep->bufdesc_ex) {
 415                                 estatus |= BD_ENET_TX_INT;
 416                                 if (unlikely(skb_shinfo(skb)->tx_flags &
 417                                         SKBTX_HW_TSTAMP && fep->hwts_tx_en))
 418                                         estatus |= BD_ENET_TX_TS;
 419                         }
 420                 }
 421
 422                 if (fep->bufdesc_ex) {
 423                         if (fep->quirks & FEC_QUIRK_HAS_AVB)
 424                                 estatus |= FEC_TX_BD_FTYPE(txq->bd.qid);
 425                         if (skb->ip_summed == CHECKSUM_PARTIAL)
 426                                 estatus |= BD_ENET_TX_PINS | BD_ENET_TX_IINS;
 427                         ebdp->cbd_bdu = 0;
 428                         ebdp->cbd_esc = cpu_to_fec32(estatus);
 429                 }
 430
 431                 bufaddr = skb_frag_address(this_frag);
 432
 433                 index = fec_enet_get_bd_index(bdp, &txq->bd);
 434                 if (((unsigned long) bufaddr) & fep->tx_align ||
 435                         fep->quirks & FEC_QUIRK_SWAP_FRAME) {
 436                         memcpy(txq->tx_bounce[index], bufaddr, frag_len);
 437                         bufaddr = txq->tx_bounce[index];
 438
 439                         if (fep->quirks & FEC_QUIRK_SWAP_FRAME)
 440                                 swap_buffer(bufaddr, frag_len);
 441                 }
 442
 443                 addr = dma_map_single(&fep->pdev->dev, bufaddr, frag_len,
 444                                       DMA_TO_DEVICE);
 445                 if (dma_mapping_error(&fep->pdev->dev, addr)) {
 446                         if (net_ratelimit())
 447                                 netdev_err(ndev, "Tx DMA memory map failed\n");
 448                         goto dma_mapping_error;
 449                 }
 450
 451                 bdp->cbd_bufaddr = cpu_to_fec32(addr);
 452                 bdp->cbd_datlen = cpu_to_fec16(frag_len);
 453                 /* Make sure the updates to rest of the descriptor are
 454                  * performed before transferring ownership.
 455                  */
 456                 wmb();
 457                 bdp->cbd_sc = cpu_to_fec16(status);
 458         }
 459
 460         return bdp;
 461 dma_mapping_error:
 462         bdp = txq->bd.cur;
 463         for (i = 0; i < frag; i++) {
 464                 bdp = fec_enet_get_nextdesc(bdp, &txq->bd);
 465                 dma_unmap_single(&fep->pdev->dev, fec32_to_cpu(bdp->cbd_bufaddr),
 466                                  fec16_to_cpu(bdp->cbd_datlen), DMA_TO_DEVICE);
 467         }
 468         return ERR_PTR(-ENOMEM);
 469 }
 470
 471 static int fec_enet_txq_submit_skb(struct fec_enet_priv_tx_q *txq,
 472                                    struct sk_buff *skb, struct net_device *ndev)
 473 {
 474         struct fec_enet_private *fep = netdev_priv(ndev);
 475         int nr_frags = skb_shinfo(skb)->nr_frags;
 476         struct bufdesc *bdp, *last_bdp;
 477         void *bufaddr;
 478         dma_addr_t addr;
 479         unsigned short status;
 480         unsigned short buflen;
 481         unsigned int estatus = 0;
 482         unsigned int index;
 483         int entries_free;
 484
 485         entries_free = fec_enet_get_free_txdesc_num(txq);
 486         if (entries_free < MAX_SKB_FRAGS + 1) {
 487                 dev_kfree_skb_any(skb);
 488                 if (net_ratelimit())
 489                         netdev_err(ndev, "NOT enough BD for SG!\n");
 490                 return NETDEV_TX_OK;
 491         }
 492
 493         /* Protocol checksum off-load for TCP and UDP. */
 494         if (fec_enet_clear_csum(skb, ndev)) {
 495                 dev_kfree_skb_any(skb);
 496                 return NETDEV_TX_OK;
 497         }
 498
 499         /* Fill in a Tx ring entry */
 500         bdp = txq->bd.cur;
 501         last_bdp = bdp;
 502         status = fec16_to_cpu(bdp->cbd_sc);
 503         status &= ~BD_ENET_TX_STATS;
 504
 505         /* Set buffer length and buffer pointer */
 506         bufaddr = skb->data;
 507         buflen = skb_headlen(skb);
 508
 509         index = fec_enet_get_bd_index(bdp, &txq->bd);
 510         if (((unsigned long) bufaddr) & fep->tx_align ||
 511                 fep->quirks & FEC_QUIRK_SWAP_FRAME) {
 512                 memcpy(txq->tx_bounce[index], skb->data, buflen);
 513                 bufaddr = txq->tx_bounce[index];
 514
 515                 if (fep->quirks & FEC_QUIRK_SWAP_FRAME)
 516                         swap_buffer(bufaddr, buflen);
 517         }
 518
 519         /* Push the data cache so the CPM does not get stale memory data. */
 520         addr = dma_map_single(&fep->pdev->dev, bufaddr, buflen, DMA_TO_DEVICE);
 521         if (dma_mapping_error(&fep->pdev->dev, addr)) {
 522                 dev_kfree_skb_any(skb);
 523                 if (net_ratelimit())
 524                         netdev_err(ndev, "Tx DMA memory map failed\n");
 525                 return NETDEV_TX_OK;
 526         }
 527
 528         if (nr_frags) {
 529                 last_bdp = fec_enet_txq_submit_frag_skb(txq, skb, ndev);
 530                 if (IS_ERR(last_bdp)) {
 531                         dma_unmap_single(&fep->pdev->dev, addr,
 532                                          buflen, DMA_TO_DEVICE);
 533                         dev_kfree_skb_any(skb);
 534                         return NETDEV_TX_OK;
 535                 }
 536         } else {
 537                 status |= (BD_ENET_TX_INTR | BD_ENET_TX_LAST);
 538                 if (fep->bufdesc_ex) {
 539                         estatus = BD_ENET_TX_INT;
 540                         if (unlikely(skb_shinfo(skb)->tx_flags &
 541                                 SKBTX_HW_TSTAMP && fep->hwts_tx_en))
 542                                 estatus |= BD_ENET_TX_TS;
 543                 }
 544         }
 545         bdp->cbd_bufaddr = cpu_to_fec32(addr);
 546         bdp->cbd_datlen = cpu_to_fec16(buflen);
 547
 548         if (fep->bufdesc_ex) {
 549
 550                 struct bufdesc_ex *ebdp = (struct bufdesc_ex *)bdp;
 551
 552                 if (unlikely(skb_shinfo(skb)->tx_flags & SKBTX_HW_TSTAMP &&
 553                         fep->hwts_tx_en))
 554                         skb_shinfo(skb)->tx_flags |= SKBTX_IN_PROGRESS;
 555
 556                 if (fep->quirks & FEC_QUIRK_HAS_AVB)
 557                         estatus |= FEC_TX_BD_FTYPE(txq->bd.qid);
 558
 559                 if (skb->ip_summed == CHECKSUM_PARTIAL)
 560                         estatus |= BD_ENET_TX_PINS | BD_ENET_TX_IINS;
 561
 562                 ebdp->cbd_bdu = 0;
 563                 ebdp->cbd_esc = cpu_to_fec32(estatus);
 564         }
 565
 566         index = fec_enet_get_bd_index(last_bdp, &txq->bd);
 567         /* Save skb pointer */
 568         txq->tx_skbuff[index] = skb;
 569
 570         /* Make sure the updates to rest of the descriptor are performed before
 571          * transferring ownership.
 572          */
 573         wmb();
 574
 575         /* Send it on its way.  Tell FEC it's ready, interrupt when done,
 576          * it's the last BD of the frame, and to put the CRC on the end.
 577          */
 578         status |= (BD_ENET_TX_READY | BD_ENET_TX_TC);
 579         bdp->cbd_sc = cpu_to_fec16(status);
 580
 581         /* If this was the last BD in the ring, start at the beginning again. */
 582         bdp = fec_enet_get_nextdesc(last_bdp, &txq->bd);
 583
 584         skb_tx_timestamp(skb);
 585
 586         /* Make sure the update to bdp and tx_skbuff are performed before
 587          * txq->bd.cur.
 588          */
 589         wmb();
 590         txq->bd.cur = bdp;
 591
 592         /* Trigger transmission start */
 593         writel(0, txq->bd.reg_desc_active);
 594
 595         return 0;
 596 }
 597
 598 static int
 599 fec_enet_txq_put_data_tso(struct fec_enet_priv_tx_q *txq, struct sk_buff *skb,
 600                           struct net_device *ndev,
 601                           struct bufdesc *bdp, int index, char *data,
 602                           int size, bool last_tcp, bool is_last)
 603 {
 604         struct fec_enet_private *fep = netdev_priv(ndev);
 605         struct bufdesc_ex *ebdp = container_of(bdp, struct bufdesc_ex, desc);
 606         unsigned short status;
 607         unsigned int estatus = 0;
 608         dma_addr_t addr;
 609
 610         status = fec16_to_cpu(bdp->cbd_sc);
 611         status &= ~BD_ENET_TX_STATS;
 612
 613         status |= (BD_ENET_TX_TC | BD_ENET_TX_READY);
 614
 615         if (((unsigned long) data) & fep->tx_align ||
 616                 fep->quirks & FEC_QUIRK_SWAP_FRAME) {
 617                 memcpy(txq->tx_bounce[index], data, size);
 618                 data = txq->tx_bounce[index];
 619
 620                 if (fep->quirks & FEC_QUIRK_SWAP_FRAME)
 621                         swap_buffer(data, size);
 622         }
 623
 624         addr = dma_map_single(&fep->pdev->dev, data, size, DMA_TO_DEVICE);
 625         if (dma_mapping_error(&fep->pdev->dev, addr)) {
 626                 dev_kfree_skb_any(skb);
 627                 if (net_ratelimit())
 628                         netdev_err(ndev, "Tx DMA memory map failed\n");
 629                 return NETDEV_TX_BUSY;
 630         }
 631
 632         bdp->cbd_datlen = cpu_to_fec16(size);
 633         bdp->cbd_bufaddr = cpu_to_fec32(addr);
 634
 635         if (fep->bufdesc_ex) {
 636                 if (fep->quirks & FEC_QUIRK_HAS_AVB)
 637                         estatus |= FEC_TX_BD_FTYPE(txq->bd.qid);
 638                 if (skb->ip_summed == CHECKSUM_PARTIAL)
 639                         estatus |= BD_ENET_TX_PINS | BD_ENET_TX_IINS;
 640                 ebdp->cbd_bdu = 0;
 641                 ebdp->cbd_esc = cpu_to_fec32(estatus);
 642         }
 643
 644         /* Handle the last BD specially */
 645         if (last_tcp)
 646                 status |= (BD_ENET_TX_LAST | BD_ENET_TX_TC);
 647         if (is_last) {
 648                 status |= BD_ENET_TX_INTR;
 649                 if (fep->bufdesc_ex)
 650                         ebdp->cbd_esc |= cpu_to_fec32(BD_ENET_TX_INT);
 651         }
 652
 653         bdp->cbd_sc = cpu_to_fec16(status);
 654
 655         return 0;
 656 }
 657
 658 static int
 659 fec_enet_txq_put_hdr_tso(struct fec_enet_priv_tx_q *txq,
 660                          struct sk_buff *skb, struct net_device *ndev,
 661                          struct bufdesc *bdp, int index)
 662 {
 663         struct fec_enet_private *fep = netdev_priv(ndev);
 664         int hdr_len = skb_transport_offset(skb) + tcp_hdrlen(skb);
 665         struct bufdesc_ex *ebdp = container_of(bdp, struct bufdesc_ex, desc);
 666         void *bufaddr;
 667         unsigned long dmabuf;
 668         unsigned short status;
 669         unsigned int estatus = 0;
 670
 671         status = fec16_to_cpu(bdp->cbd_sc);
 672         status &= ~BD_ENET_TX_STATS;
 673         status |= (BD_ENET_TX_TC | BD_ENET_TX_READY);
 674
 675         bufaddr = txq->tso_hdrs + index * TSO_HEADER_SIZE;
 676         dmabuf = txq->tso_hdrs_dma + index * TSO_HEADER_SIZE;
 677         if (((unsigned long)bufaddr) & fep->tx_align ||
 678                 fep->quirks & FEC_QUIRK_SWAP_FRAME) {
 679                 memcpy(txq->tx_bounce[index], skb->data, hdr_len);
 680                 bufaddr = txq->tx_bounce[index];
 681
 682                 if (fep->quirks & FEC_QUIRK_SWAP_FRAME)
 683                         swap_buffer(bufaddr, hdr_len);
 684
 685                 dmabuf = dma_map_single(&fep->pdev->dev, bufaddr,
 686                                         hdr_len, DMA_TO_DEVICE);
 687                 if (dma_mapping_error(&fep->pdev->dev, dmabuf)) {
 688                         dev_kfree_skb_any(skb);
 689                         if (net_ratelimit())
 690                                 netdev_err(ndev, "Tx DMA memory map failed\n");
 691                         return NETDEV_TX_BUSY;
 692                 }
 693         }
 694
 695         bdp->cbd_bufaddr = cpu_to_fec32(dmabuf);
 696         bdp->cbd_datlen = cpu_to_fec16(hdr_len);
 697
 698         if (fep->bufdesc_ex) {
 699                 if (fep->quirks & FEC_QUIRK_HAS_AVB)
 700                         estatus |= FEC_TX_BD_FTYPE(txq->bd.qid);
 701                 if (skb->ip_summed == CHECKSUM_PARTIAL)
 702                         estatus |= BD_ENET_TX_PINS | BD_ENET_TX_IINS;
 703                 ebdp->cbd_bdu = 0;
 704                 ebdp->cbd_esc = cpu_to_fec32(estatus);
 705         }
 706
 707         bdp->cbd_sc = cpu_to_fec16(status);
 708
 709         return 0;
 710 }
 711
 712 static int fec_enet_txq_submit_tso(struct fec_enet_priv_tx_q *txq,
 713                                    struct sk_buff *skb,
 714                                    struct net_device *ndev)
 715 {
 716         struct fec_enet_private *fep = netdev_priv(ndev);
 717         int hdr_len = skb_transport_offset(skb) + tcp_hdrlen(skb);
 718         int total_len, data_left;
 719         struct bufdesc *bdp = txq->bd.cur;
 720         struct tso_t tso;
 721         unsigned int index = 0;
 722         int ret;
 723
 724         if (tso_count_descs(skb) >= fec_enet_get_free_txdesc_num(txq)) {
 725                 dev_kfree_skb_any(skb);
 726                 if (net_ratelimit())
 727                         netdev_err(ndev, "NOT enough BD for TSO!\n");
 728                 return NETDEV_TX_OK;
 729         }
 730
 731         /* Protocol checksum off-load for TCP and UDP. */
 732         if (fec_enet_clear_csum(skb, ndev)) {
 733                 dev_kfree_skb_any(skb);
 734                 return NETDEV_TX_OK;
 735         }
 736
 737         /* Initialize the TSO handler, and prepare the first payload */
 738         tso_start(skb, &tso);
 739
 740         total_len = skb->len - hdr_len;
 741         while (total_len > 0) {
 742                 char *hdr;
 743
 744                 index = fec_enet_get_bd_index(bdp, &txq->bd);
 745                 data_left = min_t(int, skb_shinfo(skb)->gso_size, total_len);
 746                 total_len -= data_left;
 747
 748                 /* prepare packet headers: MAC + IP + TCP */
 749                 hdr = txq->tso_hdrs + index * TSO_HEADER_SIZE;
 750                 tso_build_hdr(skb, hdr, &tso, data_left, total_len == 0);
 751                 ret = fec_enet_txq_put_hdr_tso(txq, skb, ndev, bdp, index);
 752                 if (ret)
 753                         goto err_release;
 754
 755                 while (data_left > 0) {
 756                         int size;
 757
 758                         size = min_t(int, tso.size, data_left);
 759                         bdp = fec_enet_get_nextdesc(bdp, &txq->bd);
 760                         index = fec_enet_get_bd_index(bdp, &txq->bd);
 761                         ret = fec_enet_txq_put_data_tso(txq, skb, ndev,
 762                                                         bdp, index,
 763                                                         tso.data, size,
 764                                                         size == data_left,
 765                                                         total_len == 0);
 766                         if (ret)
 767                                 goto err_release;
 768
 769                         data_left -= size;
 770                         tso_build_data(skb, &tso, size);
 771                 }
 772
 773                 bdp = fec_enet_get_nextdesc(bdp, &txq->bd);
 774         }
 775
 776         /* Save skb pointer */
 777         txq->tx_skbuff[index] = skb;
 778
 779         skb_tx_timestamp(skb);
 780         txq->bd.cur = bdp;
 781
 782         /* Trigger transmission start */
 783         if (!(fep->quirks & FEC_QUIRK_ERR007885) ||
 784             !readl(txq->bd.reg_desc_active) ||
 785             !readl(txq->bd.reg_desc_active) ||
 786             !readl(txq->bd.reg_desc_active) ||
 787             !readl(txq->bd.reg_desc_active))
 788                 writel(0, txq->bd.reg_desc_active);
 789
 790         return 0;
 791
 792 err_release:
 793         /* TODO: Release all used data descriptors for TSO */
 794         return ret;
 795 }
 796
 797 static netdev_tx_t
 798 fec_enet_start_xmit(struct sk_buff *skb, struct net_device *ndev)
 799 {
 800         struct fec_enet_private *fep = netdev_priv(ndev);
 801         int entries_free;
 802         unsigned short queue;
 803         struct fec_enet_priv_tx_q *txq;
 804         struct netdev_queue *nq;
 805         int ret;
 806
 807         queue = skb_get_queue_mapping(skb);
 808         txq = fep->tx_queue[queue];
 809         nq = netdev_get_tx_queue(ndev, queue);
 810
 811         if (skb_is_gso(skb))
 812                 ret = fec_enet_txq_submit_tso(txq, skb, ndev);
 813         else
 814                 ret = fec_enet_txq_submit_skb(txq, skb, ndev);
 815         if (ret)
 816                 return ret;
 817
 818         entries_free = fec_enet_get_free_txdesc_num(txq);
 819         if (entries_free <= txq->tx_stop_threshold)
 820                 netif_tx_stop_queue(nq);
 821
 822         return NETDEV_TX_OK;
 823 }
 824
 825 /* Init RX & TX buffer descriptors
 826  */
 827 static void fec_enet_bd_init(struct net_device *dev)
 828 {
 829         struct fec_enet_private *fep = netdev_priv(dev);
 830         struct fec_enet_priv_tx_q *txq;
 831         struct fec_enet_priv_rx_q *rxq;
 832         struct bufdesc *bdp;
 833         unsigned int i;
 834         unsigned int q;
 835
 836         for (q = 0; q < fep->num_rx_queues; q++) {
 837                 /* Initialize the receive buffer descriptors. */
 838                 rxq = fep->rx_queue[q];
 839                 bdp = rxq->bd.base;
 840
 841                 for (i = 0; i < rxq->bd.ring_size; i++) {
 842
 843                         /* Initialize the BD for every fragment in the page. */
 844                         if (bdp->cbd_bufaddr)
 845                                 bdp->cbd_sc = cpu_to_fec16(BD_ENET_RX_EMPTY);
 846                         else
 847                                 bdp->cbd_sc = cpu_to_fec16(0);
 848                         bdp = fec_enet_get_nextdesc(bdp, &rxq->bd);
 849                 }
 850
 851                 /* Set the last buffer to wrap */
 852                 bdp = fec_enet_get_prevdesc(bdp, &rxq->bd);
 853                 bdp->cbd_sc |= cpu_to_fec16(BD_SC_WRAP);
 854
 855                 rxq->bd.cur = rxq->bd.base;
 856         }
 857
 858         for (q = 0; q < fep->num_tx_queues; q++) {
 859                 /* ...and the same for transmit */
 860                 txq = fep->tx_queue[q];
 861                 bdp = txq->bd.base;
 862                 txq->bd.cur = bdp;
 863
 864                 for (i = 0; i < txq->bd.ring_size; i++) {
 865                         /* Initialize the BD for every fragment in the page. */
 866                         bdp->cbd_sc = cpu_to_fec16(0);
 867                         if (bdp->cbd_bufaddr &&
 868                             !IS_TSO_HEADER(txq, fec32_to_cpu(bdp->cbd_bufaddr)))
 869                                 dma_unmap_single(&fep->pdev->dev,
 870                                                  fec32_to_cpu(bdp->cbd_bufaddr),
 871                                                  fec16_to_cpu(bdp->cbd_datlen),
 872                                                  DMA_TO_DEVICE);
 873                         if (txq->tx_skbuff[i]) {
 874                                 dev_kfree_skb_any(txq->tx_skbuff[i]);
 875                                 txq->tx_skbuff[i] = NULL;
 876                         }
 877                         bdp->cbd_bufaddr = cpu_to_fec32(0);
 878                         bdp = fec_enet_get_nextdesc(bdp, &txq->bd);
 879                 }
 880
 881                 /* Set the last buffer to wrap */
 882                 bdp = fec_enet_get_prevdesc(bdp, &txq->bd);
 883                 bdp->cbd_sc |= cpu_to_fec16(BD_SC_WRAP);
 884                 txq->dirty_tx = bdp;
 885         }
 886 }
 887
 888 static void fec_enet_active_rxring(struct net_device *ndev)
 889 {
 890         struct fec_enet_private *fep = netdev_priv(ndev);
 891         int i;
 892
 893         for (i = 0; i < fep->num_rx_queues; i++)
 894                 writel(0, fep->rx_queue[i]->bd.reg_desc_active);
 895 }
 896
 897 static void fec_enet_enable_ring(struct net_device *ndev)
 898 {
 899         struct fec_enet_private *fep = netdev_priv(ndev);
 900         struct fec_enet_priv_tx_q *txq;
 901         struct fec_enet_priv_rx_q *rxq;
 902         int i;
 903
 904         for (i = 0; i < fep->num_rx_queues; i++) {
 905                 rxq = fep->rx_queue[i];
 906                 writel(rxq->bd.dma, fep->hwp + FEC_R_DES_START(i));
 907                 writel(PKT_MAXBUF_SIZE, fep->hwp + FEC_R_BUFF_SIZE(i));
 908
 909                 /* enable DMA1/2 */
 910                 if (i)
 911                         writel(RCMR_MATCHEN | RCMR_CMP(i),
 912                                fep->hwp + FEC_RCMR(i));
 913         }
 914
 915         for (i = 0; i < fep->num_tx_queues; i++) {
 916                 txq = fep->tx_queue[i];
 917                 writel(txq->bd.dma, fep->hwp + FEC_X_DES_START(i));
 918
 919                 /* enable DMA1/2 */
 920                 if (i)
 921                         writel(DMA_CLASS_EN | IDLE_SLOPE(i),
 922                                fep->hwp + FEC_DMA_CFG(i));
 923         }
 924 }
 925
 926 static void fec_enet_reset_skb(struct net_device *ndev)
 927 {
 928         struct fec_enet_private *fep = netdev_priv(ndev);
 929         struct fec_enet_priv_tx_q *txq;
 930         int i, j;
 931
 932         for (i = 0; i < fep->num_tx_queues; i++) {
 933                 txq = fep->tx_queue[i];
 934
 935                 for (j = 0; j < txq->bd.ring_size; j++) {
 936                         if (txq->tx_skbuff[j]) {
 937                                 dev_kfree_skb_any(txq->tx_skbuff[j]);
 938                                 txq->tx_skbuff[j] = NULL;
 939                         }
 940                 }
 941         }
 942 }
 943
 944 /*
 945  * This function is called to start or restart the FEC during a link
 946  * change, transmit timeout, or to reconfigure the FEC.  The network
 947  * packet processing for this device must be stopped before this call.
 948  */
 949 static void
 950 fec_restart(struct net_device *ndev)
 951 {
 952         struct fec_enet_private *fep = netdev_priv(ndev);
 953         u32 val;
 954         u32 temp_mac[2];
 955         u32 rcntl = OPT_FRAME_SIZE | 0x04;
 956         u32 ecntl = 0x2; /* ETHEREN */
 957
 958         /* Whack a reset.  We should wait for this.
 959          * For i.MX6SX SOC, enet use AXI bus, we use disable MAC
 960          * instead of reset MAC itself.
 961          */
 962         if (fep->quirks & FEC_QUIRK_HAS_AVB) {
 963                 writel(0, fep->hwp + FEC_ECNTRL);
 964         } else {
 965                 writel(1, fep->hwp + FEC_ECNTRL);
 966                 udelay(10);
 967         }
 968
 969         /*
 970          * enet-mac reset will reset mac address registers too,
 971          * so need to reconfigure it.
 972          */
 973         memcpy(&temp_mac, ndev->dev_addr, ETH_ALEN);
 974         writel((__force u32)cpu_to_be32(temp_mac[0]),
 975                fep->hwp + FEC_ADDR_LOW);
 976         writel((__force u32)cpu_to_be32(temp_mac[1]),
 977                fep->hwp + FEC_ADDR_HIGH);
 978
 979         /* Clear any outstanding interrupt, except MDIO. */
 980         writel((0xffffffff & ~FEC_ENET_MII), fep->hwp + FEC_IEVENT);
 981
 982         fec_enet_bd_init(ndev);
 983
 984         fec_enet_enable_ring(ndev);
 985
 986         /* Reset tx SKB buffers. */
 987         fec_enet_reset_skb(ndev);
 988
 989         /* Enable MII mode */
 990         if (fep->full_duplex == DUPLEX_FULL) {
 991                 /* FD enable */
 992                 writel(0x04, fep->hwp + FEC_X_CNTRL);
 993         } else {
 994                 /* No Rcv on Xmit */
 995                 rcntl |= 0x02;
 996                 writel(0x0, fep->hwp + FEC_X_CNTRL);
 997         }
 998
 999         /* Prevent an MII event being report when changing speed */
1000         writel(0, fep->hwp + FEC_MII_DATA);
1001
1002         /* Set MII speed */
1003         writel(fep->phy_speed, fep->hwp + FEC_MII_SPEED);
1004
1005 #if !defined(CONFIG_M5272)
1006         if (fep->quirks & FEC_QUIRK_HAS_RACC) {
1007                 val = readl(fep->hwp + FEC_RACC);
1008                 /* align IP header */
1009                 val |= FEC_RACC_SHIFT16;
1010                 if (fep->csum_flags & FLAG_RX_CSUM_ENABLED)
1011                         /* set RX checksum */
1012                         val |= FEC_RACC_OPTIONS;
1013                 else
1014                         val &= ~FEC_RACC_OPTIONS;
1015                 writel(val, fep->hwp + FEC_RACC);
1016                 writel(PKT_MAXBUF_SIZE, fep->hwp + FEC_FTRL);
1017         }
1018 #endif
1019
1020         /*
1021          * The phy interface and speed need to get configured
1022          * differently on enet-mac.
1023          */
1024         if (fep->quirks & FEC_QUIRK_ENET_MAC) {
1025                 /* Enable flow control and length check */
1026                 rcntl |= 0x40000000 | 0x00000020;
1027
1028                 /* RGMII, RMII or MII */
1029                 if (fep->phy_interface == PHY_INTERFACE_MODE_RGMII ||
1030                     fep->phy_interface == PHY_INTERFACE_MODE_RGMII_ID ||
1031                     fep->phy_interface == PHY_INTERFACE_MODE_RGMII_RXID ||
1032                     fep->phy_interface == PHY_INTERFACE_MODE_RGMII_TXID)
1033                         rcntl |= (1 << 6);
1034                 else if (fep->phy_interface == PHY_INTERFACE_MODE_RMII)
1035                         rcntl |= (1 << 8);
1036                 else
1037                         rcntl &= ~(1 << 8);
1038
1039                 /* 1G, 100M or 10M */
1040                 if (ndev->phydev) {
1041                         if (ndev->phydev->speed == SPEED_1000)
1042                                 ecntl |= (1 << 5);
1043                         else if (ndev->phydev->speed == SPEED_100)
1044                                 rcntl &= ~(1 << 9);
1045                         else
1046                                 rcntl |= (1 << 9);
1047                 }
1048         } else {
1049 #ifdef FEC_MIIGSK_ENR
1050                 if (fep->quirks & FEC_QUIRK_USE_GASKET) {
1051                         u32 cfgr;
1052                         /* disable the gasket and wait */
1053                         writel(0, fep->hwp + FEC_MIIGSK_ENR);
1054                         while (readl(fep->hwp + FEC_MIIGSK_ENR) & 4)
1055                                 udelay(1);
1056
1057                         /*
1058                          * configure the gasket:
1059                          *   RMII, 50 MHz, no loopback, no echo
1060                          *   MII, 25 MHz, no loopback, no echo
1061                          */
1062                         cfgr = (fep->phy_interface == PHY_INTERFACE_MODE_RMII)
1063                                 ? BM_MIIGSK_CFGR_RMII : BM_MIIGSK_CFGR_MII;
1064                         if (ndev->phydev && ndev->phydev->speed == SPEED_10)
1065                                 cfgr |= BM_MIIGSK_CFGR_FRCONT_10M;
1066                         writel(cfgr, fep->hwp + FEC_MIIGSK_CFGR);
1067
1068                         /* re-enable the gasket */
1069                         writel(2, fep->hwp + FEC_MIIGSK_ENR);
1070                 }
1071 #endif
1072         }
1073
1074 #if !defined(CONFIG_M5272)
1075         /* enable pause frame*/
1076         if ((fep->pause_flag & FEC_PAUSE_FLAG_ENABLE) ||
1077             ((fep->pause_flag & FEC_PAUSE_FLAG_AUTONEG) &&
1078              ndev->phydev && ndev->phydev->pause)) {
1079                 rcntl |= FEC_ENET_FCE;
1080
1081                 /* set FIFO threshold parameter to reduce overrun */
1082                 writel(FEC_ENET_RSEM_V, fep->hwp + FEC_R_FIFO_RSEM);
1083                 writel(FEC_ENET_RSFL_V, fep->hwp + FEC_R_FIFO_RSFL);
1084                 writel(FEC_ENET_RAEM_V, fep->hwp + FEC_R_FIFO_RAEM);
1085                 writel(FEC_ENET_RAFL_V, fep->hwp + FEC_R_FIFO_RAFL);
1086
1087                 /* OPD */
1088                 writel(FEC_ENET_OPD_V, fep->hwp + FEC_OPD);
1089         } else {
1090                 rcntl &= ~FEC_ENET_FCE;
1091         }
1092 #endif /* !defined(CONFIG_M5272) */
1093
1094         writel(rcntl, fep->hwp + FEC_R_CNTRL);
1095
1096         /* Setup multicast filter. */
1097         set_multicast_list(ndev);
1098 #ifndef CONFIG_M5272
1099         writel(0, fep->hwp + FEC_HASH_TABLE_HIGH);
1100         writel(0, fep->hwp + FEC_HASH_TABLE_LOW);
1101 #endif
1102
1103         if (fep->quirks & FEC_QUIRK_ENET_MAC) {
1104                 /* enable ENET endian swap */
1105                 ecntl |= (1 << 8);
1106                 /* enable ENET store and forward mode */
1107                 writel(1 << 8, fep->hwp + FEC_X_WMRK);
1108         }
1109
1110         if (fep->bufdesc_ex)
1111                 ecntl |= (1 << 4);
1112
1113 #ifndef CONFIG_M5272
1114         /* Enable the MIB statistic event counters */
1115         writel(0 << 31, fep->hwp + FEC_MIB_CTRLSTAT);
1116 #endif
1117
1118         /* And last, enable the transmit and receive processing */
1119         writel(ecntl, fep->hwp + FEC_ECNTRL);
1120         fec_enet_active_rxring(ndev);
1121
1122         if (fep->bufdesc_ex)
1123                 fec_ptp_start_cyclecounter(ndev);
1124
1125         /* Enable interrupts we wish to service */
1126         if (fep->link)
1127                 writel(FEC_DEFAULT_IMASK, fep->hwp + FEC_IMASK);
1128         else
1129                 writel(0, fep->hwp + FEC_IMASK);
1130
1131         /* Init the interrupt coalescing */
1132         fec_enet_itr_coal_init(ndev);
1133
1134 }
1135
1136 static void fec_enet_stop_mode(struct fec_enet_private *fep, bool enabled)
1137 {
1138         struct fec_platform_data *pdata = fep->pdev->dev.platform_data;
1139         struct fec_stop_mode_gpr *stop_gpr = &fep->stop_gpr;
1140
1141         if (stop_gpr->gpr) {
1142                 if (enabled)
1143                         regmap_update_bits(stop_gpr->gpr, stop_gpr->reg,
1144                                            BIT(stop_gpr->bit),
1145                                            BIT(stop_gpr->bit));
1146                 else
1147                         regmap_update_bits(stop_gpr->gpr, stop_gpr->reg,
1148                                            BIT(stop_gpr->bit), 0);
1149         } else if (pdata && pdata->sleep_mode_enable) {
1150                 pdata->sleep_mode_enable(enabled);
1151         }
1152 }
1153
1154 static void
1155 fec_stop(struct net_device *ndev)
1156 {
1157         struct fec_enet_private *fep = netdev_priv(ndev);
1158         u32 rmii_mode = readl(fep->hwp + FEC_R_CNTRL) & (1 << 8);
1159         u32 val;
1160
1161         /* We cannot expect a graceful transmit stop without link !!! */
1162         if (fep->link) {
1163                 writel(1, fep->hwp + FEC_X_CNTRL); /* Graceful transmit stop */
1164                 udelay(10);
1165                 if (!(readl(fep->hwp + FEC_IEVENT) & FEC_ENET_GRA))
1166                         netdev_err(ndev, "Graceful transmit stop did not complete!\n");
1167         }
1168
1169         /* Whack a reset.  We should wait for this.
1170          * For i.MX6SX SOC, enet use AXI bus, we use disable MAC
1171          * instead of reset MAC itself.
1172          */
1173         if (!(fep->wol_flag & FEC_WOL_FLAG_SLEEP_ON)) {
1174                 if (fep->quirks & FEC_QUIRK_HAS_AVB) {
1175                         writel(0, fep->hwp + FEC_ECNTRL);
1176                 } else {
1177                         writel(1, fep->hwp + FEC_ECNTRL);
1178                         udelay(10);
1179                 }
1180                 writel(FEC_DEFAULT_IMASK, fep->hwp + FEC_IMASK);
1181         } else {
1182                 writel(FEC_DEFAULT_IMASK | FEC_ENET_WAKEUP, fep->hwp + FEC_IMASK);
1183                 val = readl(fep->hwp + FEC_ECNTRL);
1184                 val |= (FEC_ECR_MAGICEN | FEC_ECR_SLEEP);
1185                 writel(val, fep->hwp + FEC_ECNTRL);
1186                 fec_enet_stop_mode(fep, true);
1187         }
1188
1189         /* Prevent an MII event being report when changing speed */
1190         writel(0, fep->hwp + FEC_MII_DATA);
1191
1192         writel(fep->phy_speed, fep->hwp + FEC_MII_SPEED);
1193
1194         /* We have to keep ENET enabled to have MII interrupt stay working */
1195         if (fep->quirks & FEC_QUIRK_ENET_MAC &&
1196                 !(fep->wol_flag & FEC_WOL_FLAG_SLEEP_ON)) {
1197                 writel(2, fep->hwp + FEC_ECNTRL);
1198                 writel(rmii_mode, fep->hwp + FEC_R_CNTRL);
1199         }
1200 }
1201
1202
1203 static void
1204 fec_timeout(struct net_device *ndev, unsigned int txqueue)
1205 {
1206         struct fec_enet_private *fep = netdev_priv(ndev);
1207
1208         fec_dump(ndev);
1209
1210         ndev->stats.tx_errors++;
1211
1212         schedule_work(&fep->tx_timeout_work);
1213 }
1214
1215 static void fec_enet_timeout_work(struct work_struct *work)
1216 {
1217         struct fec_enet_private *fep =
1218                 container_of(work, struct fec_enet_private, tx_timeout_work);
1219         struct net_device *ndev = fep->netdev;
1220
1221         rtnl_lock();
1222         if (netif_device_present(ndev) || netif_running(ndev)) {
1223                 napi_disable(&fep->napi);
1224                 netif_tx_lock_bh(ndev);
1225                 fec_restart(ndev);
1226                 netif_tx_wake_all_queues(ndev);
1227                 netif_tx_unlock_bh(ndev);
1228                 napi_enable(&fep->napi);
1229         }
1230         rtnl_unlock();
1231 }
1232
1233 static void
1234 fec_enet_hwtstamp(struct fec_enet_private *fep, unsigned ts,
1235         struct skb_shared_hwtstamps *hwtstamps)
1236 {
1237         unsigned long flags;
1238         u64 ns;
1239
1240         spin_lock_irqsave(&fep->tmreg_lock, flags);
1241         ns = timecounter_cyc2time(&fep->tc, ts);
1242         spin_unlock_irqrestore(&fep->tmreg_lock, flags);
1243
1244         memset(hwtstamps, 0, sizeof(*hwtstamps));
1245         hwtstamps->hwtstamp = ns_to_ktime(ns);
1246 }
1247
1248 static void
1249 fec_enet_tx_queue(struct net_device *ndev, u16 queue_id)
1250 {
1251         struct  fec_enet_private *fep;
1252         struct bufdesc *bdp;
1253         unsigned short status;
1254         struct  sk_buff *skb;
1255         struct fec_enet_priv_tx_q *txq;
1256         struct netdev_queue *nq;
1257         int     index = 0;
1258         int     entries_free;
1259
1260         fep = netdev_priv(ndev);
1261
1262         queue_id = FEC_ENET_GET_QUQUE(queue_id);
1263
1264         txq = fep->tx_queue[queue_id];
1265         /* get next bdp of dirty_tx */
1266         nq = netdev_get_tx_queue(ndev, queue_id);
1267         bdp = txq->dirty_tx;
1268
1269         /* get next bdp of dirty_tx */
1270         bdp = fec_enet_get_nextdesc(bdp, &txq->bd);
1271
1272         while (bdp != READ_ONCE(txq->bd.cur)) {
1273                 /* Order the load of bd.cur and cbd_sc */
1274                 rmb();
1275                 status = fec16_to_cpu(READ_ONCE(bdp->cbd_sc));
1276                 if (status & BD_ENET_TX_READY)
1277                         break;
1278
1279                 index = fec_enet_get_bd_index(bdp, &txq->bd);
1280
1281                 skb = txq->tx_skbuff[index];
1282                 txq->tx_skbuff[index] = NULL;
1283                 if (!IS_TSO_HEADER(txq, fec32_to_cpu(bdp->cbd_bufaddr)))
1284                         dma_unmap_single(&fep->pdev->dev,
1285                                          fec32_to_cpu(bdp->cbd_bufaddr),
1286                                          fec16_to_cpu(bdp->cbd_datlen),
1287                                          DMA_TO_DEVICE);
1288                 bdp->cbd_bufaddr = cpu_to_fec32(0);
1289                 if (!skb)
1290                         goto skb_done;
1291
1292                 /* Check for errors. */
1293                 if (status & (BD_ENET_TX_HB | BD_ENET_TX_LC |
1294                                    BD_ENET_TX_RL | BD_ENET_TX_UN |
1295                                    BD_ENET_TX_CSL)) {
1296                         ndev->stats.tx_errors++;
1297                         if (status & BD_ENET_TX_HB)  /* No heartbeat */
1298                                 ndev->stats.tx_heartbeat_errors++;
1299                         if (status & BD_ENET_TX_LC)  /* Late collision */
1300                                 ndev->stats.tx_window_errors++;
1301                         if (status & BD_ENET_TX_RL)  /* Retrans limit */
1302                                 ndev->stats.tx_aborted_errors++;
1303                         if (status & BD_ENET_TX_UN)  /* Underrun */
1304                                 ndev->stats.tx_fifo_errors++;
1305                         if (status & BD_ENET_TX_CSL) /* Carrier lost */
1306                                 ndev->stats.tx_carrier_errors++;
1307                 } else {
1308                         ndev->stats.tx_packets++;
1309                         ndev->stats.tx_bytes += skb->len;
1310                 }
1311
1312                 if (unlikely(skb_shinfo(skb)->tx_flags & SKBTX_IN_PROGRESS) &&
1313                         fep->bufdesc_ex) {
1314                         struct skb_shared_hwtstamps shhwtstamps;
1315                         struct bufdesc_ex *ebdp = (struct bufdesc_ex *)bdp;
1316
1317                         fec_enet_hwtstamp(fep, fec32_to_cpu(ebdp->ts), &shhwtstamps);
1318                         skb_tstamp_tx(skb, &shhwtstamps);
1319                 }
1320
1321                 /* Deferred means some collisions occurred during transmit,
1322                  * but we eventually sent the packet OK.
1323                  */
1324                 if (status & BD_ENET_TX_DEF)
1325                         ndev->stats.collisions++;
1326
1327                 /* Free the sk buffer associated with this last transmit */
1328                 dev_kfree_skb_any(skb);
1329 skb_done:
1330                 /* Make sure the update to bdp and tx_skbuff are performed
1331                  * before dirty_tx
1332                  */
1333                 wmb();
1334                 txq->dirty_tx = bdp;
1335
1336                 /* Update pointer to next buffer descriptor to be transmitted */
1337                 bdp = fec_enet_get_nextdesc(bdp, &txq->bd);
1338
1339                 /* Since we have freed up a buffer, the ring is no longer full
1340                  */
1341                 if (netif_tx_queue_stopped(nq)) {
1342                         entries_free = fec_enet_get_free_txdesc_num(txq);
1343                         if (entries_free >= txq->tx_wake_threshold)
1344                                 netif_tx_wake_queue(nq);
1345                 }
1346         }
1347
1348         /* ERR006358: Keep the transmitter going */
1349         if (bdp != txq->bd.cur &&
1350             readl(txq->bd.reg_desc_active) == 0)
1351                 writel(0, txq->bd.reg_desc_active);
1352 }
1353
1354 static void
1355 fec_enet_tx(struct net_device *ndev)
1356 {
1357         struct fec_enet_private *fep = netdev_priv(ndev);
1358         u16 queue_id;
1359         /* First process class A queue, then Class B and Best Effort queue */
1360         for_each_set_bit(queue_id, &fep->work_tx, FEC_ENET_MAX_TX_QS) {
1361                 clear_bit(queue_id, &fep->work_tx);
1362                 fec_enet_tx_queue(ndev, queue_id);
1363         }
1364         return;
1365 }
1366
1367 static int
1368 fec_enet_new_rxbdp(struct net_device *ndev, struct bufdesc *bdp, struct sk_buff *skb)
1369 {
1370         struct  fec_enet_private *fep = netdev_priv(ndev);
1371         int off;
1372
1373         off = ((unsigned long)skb->data) & fep->rx_align;
1374         if (off)
1375                 skb_reserve(skb, fep->rx_align + 1 - off);
1376
1377         bdp->cbd_bufaddr = cpu_to_fec32(dma_map_single(&fep->pdev->dev, skb->data, FEC_ENET_RX_FRSIZE - fep->rx_align, DMA_FROM_DEVICE));
1378         if (dma_mapping_error(&fep->pdev->dev, fec32_to_cpu(bdp->cbd_bufaddr))) {
1379                 if (net_ratelimit())
1380                         netdev_err(ndev, "Rx DMA memory map failed\n");
1381                 return -ENOMEM;
1382         }
1383
1384         return 0;
1385 }
1386
1387 static bool fec_enet_copybreak(struct net_device *ndev, struct sk_buff **skb,
1388                                struct bufdesc *bdp, u32 length, bool swap)
1389 {
1390         struct  fec_enet_private *fep = netdev_priv(ndev);
1391         struct sk_buff *new_skb;
1392
1393         if (length > fep->rx_copybreak)
1394                 return false;
1395
1396         new_skb = netdev_alloc_skb(ndev, length);
1397         if (!new_skb)
1398                 return false;
1399
1400         dma_sync_single_for_cpu(&fep->pdev->dev,
1401                                 fec32_to_cpu(bdp->cbd_bufaddr),
1402                                 FEC_ENET_RX_FRSIZE - fep->rx_align,
1403                                 DMA_FROM_DEVICE);
1404         if (!swap)
1405                 memcpy(new_skb->data, (*skb)->data, length);
1406         else
1407                 swap_buffer2(new_skb->data, (*skb)->data, length);
1408         *skb = new_skb;
1409
1410         return true;
1411 }
1412
1413 /* During a receive, the bd_rx.cur points to the current incoming buffer.
1414  * When we update through the ring, if the next incoming buffer has
1415  * not been given to the system, we just set the empty indicator,
1416  * effectively tossing the packet.
1417  */
1418 static int
1419 fec_enet_rx_queue(struct net_device *ndev, int budget, u16 queue_id)
1420 {
1421         struct fec_enet_private *fep = netdev_priv(ndev);
1422         struct fec_enet_priv_rx_q *rxq;
1423         struct bufdesc *bdp;
1424         unsigned short status;
1425         struct  sk_buff *skb_new = NULL;
1426         struct  sk_buff *skb;
1427         ushort  pkt_len;
1428         __u8 *data;
1429         int     pkt_received = 0;
1430         struct  bufdesc_ex *ebdp = NULL;
1431         bool    vlan_packet_rcvd = false;
1432         u16     vlan_tag;
1433         int     index = 0;
1434         bool    is_copybreak;
1435         bool    need_swap = fep->quirks & FEC_QUIRK_SWAP_FRAME;
1436
1437 #ifdef CONFIG_M532x
1438         flush_cache_all();
1439 #endif
1440         queue_id = FEC_ENET_GET_QUQUE(queue_id);
1441         rxq = fep->rx_queue[queue_id];
1442
1443         /* First, grab all of the stats for the incoming packet.
1444          * These get messed up if we get called due to a busy condition.
1445          */
1446         bdp = rxq->bd.cur;
1447
1448         while (!((status = fec16_to_cpu(bdp->cbd_sc)) & BD_ENET_RX_EMPTY)) {
1449
1450                 if (pkt_received >= budget)
1451                         break;
1452                 pkt_received++;
1453
1454                 writel(FEC_ENET_RXF, fep->hwp + FEC_IEVENT);
1455
1456                 /* Check for errors. */
1457                 status ^= BD_ENET_RX_LAST;
1458                 if (status & (BD_ENET_RX_LG | BD_ENET_RX_SH | BD_ENET_RX_NO |
1459                            BD_ENET_RX_CR | BD_ENET_RX_OV | BD_ENET_RX_LAST |
1460                            BD_ENET_RX_CL)) {
1461                         ndev->stats.rx_errors++;
1462                         if (status & BD_ENET_RX_OV) {
1463                                 /* FIFO overrun */
1464                                 ndev->stats.rx_fifo_errors++;
1465                                 goto rx_processing_done;
1466                         }
1467                         if (status & (BD_ENET_RX_LG | BD_ENET_RX_SH
1468                                                 | BD_ENET_RX_LAST)) {
1469                                 /* Frame too long or too short. */
1470                                 ndev->stats.rx_length_errors++;
1471                                 if (status & BD_ENET_RX_LAST)
1472                                         netdev_err(ndev, "rcv is not +last\n");
1473                         }
1474                         if (status & BD_ENET_RX_CR)     /* CRC Error */
1475                                 ndev->stats.rx_crc_errors++;
1476                         /* Report late collisions as a frame error. */
1477                         if (status & (BD_ENET_RX_NO | BD_ENET_RX_CL))
1478                                 ndev->stats.rx_frame_errors++;
1479                         goto rx_processing_done;
1480                 }
1481
1482                 /* Process the incoming frame. */
1483                 ndev->stats.rx_packets++;
1484                 pkt_len = fec16_to_cpu(bdp->cbd_datlen);
1485                 ndev->stats.rx_bytes += pkt_len;
1486
1487                 index = fec_enet_get_bd_index(bdp, &rxq->bd);
1488                 skb = rxq->rx_skbuff[index];
1489
1490                 /* The packet length includes FCS, but we don't want to
1491                  * include that when passing upstream as it messes up
1492                  * bridging applications.
1493                  */
1494                 is_copybreak = fec_enet_copybreak(ndev, &skb, bdp, pkt_len - 4,
1495                                                   need_swap);
1496                 if (!is_copybreak) {
1497                         skb_new = netdev_alloc_skb(ndev, FEC_ENET_RX_FRSIZE);
1498                         if (unlikely(!skb_new)) {
1499                                 ndev->stats.rx_dropped++;
1500                                 goto rx_processing_done;
1501                         }
1502                         dma_unmap_single(&fep->pdev->dev,
1503                                          fec32_to_cpu(bdp->cbd_bufaddr),
1504                                          FEC_ENET_RX_FRSIZE - fep->rx_align,
1505                                          DMA_FROM_DEVICE);
1506                 }
1507
1508                 prefetch(skb->data - NET_IP_ALIGN);
1509                 skb_put(skb, pkt_len - 4);
1510                 data = skb->data;
1511
1512                 if (!is_copybreak && need_swap)
1513                         swap_buffer(data, pkt_len);
1514
1515 #if !defined(CONFIG_M5272)
1516                 if (fep->quirks & FEC_QUIRK_HAS_RACC)
1517                         data = skb_pull_inline(skb, 2);
1518 #endif
1519
1520                 /* Extract the enhanced buffer descriptor */
1521                 ebdp = NULL;
1522                 if (fep->bufdesc_ex)
1523                         ebdp = (struct bufdesc_ex *)bdp;
1524
1525                 /* If this is a VLAN packet remove the VLAN Tag */
1526                 vlan_packet_rcvd = false;
1527                 if ((ndev->features & NETIF_F_HW_VLAN_CTAG_RX) &&
1528                     fep->bufdesc_ex &&
1529                     (ebdp->cbd_esc & cpu_to_fec32(BD_ENET_RX_VLAN))) {
1530                         /* Push and remove the vlan tag */
1531                         struct vlan_hdr *vlan_header =
1532                                         (struct vlan_hdr *) (data + ETH_HLEN);
1533                         vlan_tag = ntohs(vlan_header->h_vlan_TCI);
1534
1535                         vlan_packet_rcvd = true;
1536
1537                         memmove(skb->data + VLAN_HLEN, data, ETH_ALEN * 2);
1538                         skb_pull(skb, VLAN_HLEN);
1539                 }
1540
1541                 skb->protocol = eth_type_trans(skb, ndev);
1542
1543                 /* Get receive timestamp from the skb */
1544                 if (fep->hwts_rx_en && fep->bufdesc_ex)
1545                         fec_enet_hwtstamp(fep, fec32_to_cpu(ebdp->ts),
1546                                           skb_hwtstamps(skb));
1547
1548                 if (fep->bufdesc_ex &&
1549                     (fep->csum_flags & FLAG_RX_CSUM_ENABLED)) {
1550                         if (!(ebdp->cbd_esc & cpu_to_fec32(FLAG_RX_CSUM_ERROR))) {
1551                                 /* don't check it */
1552                                 skb->ip_summed = CHECKSUM_UNNECESSARY;
1553                         } else {
1554                                 skb_checksum_none_assert(skb);
1555                         }
1556                 }
1557
1558                 /* Handle received VLAN packets */
1559                 if (vlan_packet_rcvd)
1560                         __vlan_hwaccel_put_tag(skb,
1561                                                htons(ETH_P_8021Q),
1562                                                vlan_tag);
1563
1564                 napi_gro_receive(&fep->napi, skb);
1565
1566                 if (is_copybreak) {
1567                         dma_sync_single_for_device(&fep->pdev->dev,
1568                                                    fec32_to_cpu(bdp->cbd_bufaddr),
1569                                                    FEC_ENET_RX_FRSIZE - fep->rx_align,
1570                                                    DMA_FROM_DEVICE);
1571                 } else {
1572                         rxq->rx_skbuff[index] = skb_new;
1573                         fec_enet_new_rxbdp(ndev, bdp, skb_new);
1574                 }
1575
1576 rx_processing_done:
1577                 /* Clear the status flags for this buffer */
1578                 status &= ~BD_ENET_RX_STATS;
1579
1580                 /* Mark the buffer empty */
1581                 status |= BD_ENET_RX_EMPTY;
1582
1583                 if (fep->bufdesc_ex) {
1584                         struct bufdesc_ex *ebdp = (struct bufdesc_ex *)bdp;
1585
1586                         ebdp->cbd_esc = cpu_to_fec32(BD_ENET_RX_INT);
1587                         ebdp->cbd_prot = 0;
1588                         ebdp->cbd_bdu = 0;
1589                 }
1590                 /* Make sure the updates to rest of the descriptor are
1591                  * performed before transferring ownership.
1592                  */
1593                 wmb();
1594                 bdp->cbd_sc = cpu_to_fec16(status);
1595
1596                 /* Update BD pointer to next entry */
1597                 bdp = fec_enet_get_nextdesc(bdp, &rxq->bd);
1598
1599                 /* Doing this here will keep the FEC running while we process
1600                  * incoming frames.  On a heavily loaded network, we should be
1601                  * able to keep up at the expense of system resources.
1602                  */
1603                 writel(0, rxq->bd.reg_desc_active);
1604         }
1605         rxq->bd.cur = bdp;
1606         return pkt_received;
1607 }
1608
1609 static int
1610 fec_enet_rx(struct net_device *ndev, int budget)
1611 {
1612         int     pkt_received = 0;
1613         u16     queue_id;
1614         struct fec_enet_private *fep = netdev_priv(ndev);
1615
1616         for_each_set_bit(queue_id, &fep->work_rx, FEC_ENET_MAX_RX_QS) {
1617                 int ret;
1618
1619                 ret = fec_enet_rx_queue(ndev,
1620                                         budget - pkt_received, queue_id);
1621
1622                 if (ret < budget - pkt_received)
1623                         clear_bit(queue_id, &fep->work_rx);
1624
1625                 pkt_received += ret;
1626         }
1627         return pkt_received;
1628 }
1629
1630 static bool
1631 fec_enet_collect_events(struct fec_enet_private *fep, uint int_events)
1632 {
1633         if (int_events == 0)
1634                 return false;
1635
1636         if (int_events & FEC_ENET_RXF_0)
1637                 fep->work_rx |= (1 << 2);
1638         if (int_events & FEC_ENET_RXF_1)
1639                 fep->work_rx |= (1 << 0);
1640         if (int_events & FEC_ENET_RXF_2)
1641                 fep->work_rx |= (1 << 1);
1642
1643         if (int_events & FEC_ENET_TXF_0)
1644                 fep->work_tx |= (1 << 2);
1645         if (int_events & FEC_ENET_TXF_1)
1646                 fep->work_tx |= (1 << 0);
1647         if (int_events & FEC_ENET_TXF_2)
1648                 fep->work_tx |= (1 << 1);
1649
1650         return true;
1651 }
1652
1653 static irqreturn_t
1654 fec_enet_interrupt(int irq, void *dev_id)
1655 {
1656         struct net_device *ndev = dev_id;
1657         struct fec_enet_private *fep = netdev_priv(ndev);
1658         uint int_events;
1659         irqreturn_t ret = IRQ_NONE;
1660
1661         int_events = readl(fep->hwp + FEC_IEVENT);
1662
1663         /* Don't clear MDIO events, we poll for those */
1664         int_events &= ~FEC_ENET_MII;
1665
1666         writel(int_events, fep->hwp + FEC_IEVENT);
1667         fec_enet_collect_events(fep, int_events);
1668
1669         if ((fep->work_tx || fep->work_rx) && fep->link) {
1670                 ret = IRQ_HANDLED;
1671
1672                 if (napi_schedule_prep(&fep->napi)) {
1673                         /* Disable interrupts */
1674                         writel(0, fep->hwp + FEC_IMASK);
1675                         __napi_schedule(&fep->napi);
1676                 }
1677         }
1678
1679         return ret;
1680 }
1681
1682 static int fec_enet_rx_napi(struct napi_struct *napi, int budget)
1683 {
1684         struct net_device *ndev = napi->dev;
1685         struct fec_enet_private *fep = netdev_priv(ndev);
1686         int pkts;
1687
1688         pkts = fec_enet_rx(ndev, budget);
1689
1690         fec_enet_tx(ndev);
1691
1692         if (pkts < budget) {
1693                 napi_complete_done(napi, pkts);
1694                 writel(FEC_DEFAULT_IMASK, fep->hwp + FEC_IMASK);
1695         }
1696         return pkts;
1697 }
1698
1699 /* ------------------------------------------------------------------------- */
1700 static void fec_get_mac(struct net_device *ndev)
1701 {
1702         struct fec_enet_private *fep = netdev_priv(ndev);
1703         struct fec_platform_data *pdata = dev_get_platdata(&fep->pdev->dev);
1704         unsigned char *iap, tmpaddr[ETH_ALEN];
1705
1706         /*
1707          * try to get mac address in following order:
1708          *
1709          * 1) module parameter via kernel command line in form
1710          *    fec.macaddr=0x00,0x04,0x9f,0x01,0x30,0xe0
1711          */
1712         iap = macaddr;
1713
1714         /*
1715          * 2) from device tree data
1716          */
1717         if (!is_valid_ether_addr(iap)) {
1718                 struct device_node *np = fep->pdev->dev.of_node;
1719                 if (np) {
1720                         const char *mac = of_get_mac_address(np);
1721                         if (!IS_ERR(mac))
1722                                 iap = (unsigned char *) mac;
1723                 }
1724         }
1725
1726         /*
1727          * 3) from flash or fuse (via platform data)
1728          */
1729         if (!is_valid_ether_addr(iap)) {
1730 #ifdef CONFIG_M5272
1731                 if (FEC_FLASHMAC)
1732                         iap = (unsigned char *)FEC_FLASHMAC;
1733 #else
1734                 if (pdata)
1735                         iap = (unsigned char *)&pdata->mac;
1736 #endif
1737         }
1738
1739         /*
1740          * 4) FEC mac registers set by bootloader
1741          */
1742         if (!is_valid_ether_addr(iap)) {
1743                 *((__be32 *) &tmpaddr[0]) =
1744                         cpu_to_be32(readl(fep->hwp + FEC_ADDR_LOW));
1745                 *((__be16 *) &tmpaddr[4]) =
1746                         cpu_to_be16(readl(fep->hwp + FEC_ADDR_HIGH) >> 16);
1747                 iap = &tmpaddr[0];
1748         }
1749
1750         /*
1751          * 5) random mac address
1752          */
1753         if (!is_valid_ether_addr(iap)) {
1754                 /* Report it and use a random ethernet address instead */
1755                 dev_err(&fep->pdev->dev, "Invalid MAC address: %pM\n", iap);
1756                 eth_hw_addr_random(ndev);
1757                 dev_info(&fep->pdev->dev, "Using random MAC address: %pM\n",
1758                          ndev->dev_addr);
1759                 return;
1760         }
1761
1762         memcpy(ndev->dev_addr, iap, ETH_ALEN);
1763
1764         /* Adjust MAC if using macaddr */
1765         if (iap == macaddr)
1766                  ndev->dev_addr[ETH_ALEN-1] = macaddr[ETH_ALEN-1] + fep->dev_id;
1767 }
1768
1769 /* ------------------------------------------------------------------------- */
1770
1771 /*
1772  * Phy section
1773  */
1774 static void fec_enet_adjust_link(struct net_device *ndev)
1775 {
1776         struct fec_enet_private *fep = netdev_priv(ndev);
1777         struct phy_device *phy_dev = ndev->phydev;
1778         int status_change = 0;
1779
1780         /*
1781          * If the netdev is down, or is going down, we're not interested
1782          * in link state events, so just mark our idea of the link as down
1783          * and ignore the event.
1784          */
1785         if (!netif_running(ndev) || !netif_device_present(ndev)) {
1786                 fep->link = 0;
1787         } else if (phy_dev->link) {
1788                 if (!fep->link) {
1789                         fep->link = phy_dev->link;
1790                         status_change = 1;
1791                 }
1792
1793                 if (fep->full_duplex != phy_dev->duplex) {
1794                         fep->full_duplex = phy_dev->duplex;
1795                         status_change = 1;
1796                 }
1797
1798                 if (phy_dev->speed != fep->speed) {
1799                         fep->speed = phy_dev->speed;
1800                         status_change = 1;
1801                 }
1802
1803                 /* if any of the above changed restart the FEC */
1804                 if (status_change) {
1805                         napi_disable(&fep->napi);
1806                         netif_tx_lock_bh(ndev);
1807                         fec_restart(ndev);
1808                         netif_tx_wake_all_queues(ndev);
1809                         netif_tx_unlock_bh(ndev);
1810                         napi_enable(&fep->napi);
1811                 }
1812         } else {
1813                 if (fep->link) {
1814                         napi_disable(&fep->napi);
1815                         netif_tx_lock_bh(ndev);
1816                         fec_stop(ndev);
1817                         netif_tx_unlock_bh(ndev);
1818                         napi_enable(&fep->napi);
1819                         fep->link = phy_dev->link;
1820                         status_change = 1;
1821                 }
1822         }
1823
1824         if (status_change)
1825                 phy_print_status(phy_dev);
1826 }
1827
1828 static int fec_enet_mdio_wait(struct fec_enet_private *fep)
1829 {
1830         uint ievent;
1831         int ret;
1832
1833         ret = readl_poll_timeout_atomic(fep->hwp + FEC_IEVENT, ievent,
1834                                         ievent & FEC_ENET_MII, 2, 30000);
1835
1836         if (!ret)
1837                 writel(FEC_ENET_MII, fep->hwp + FEC_IEVENT);
1838
1839         return ret;
1840 }
1841
1842 static int fec_enet_mdio_read(struct mii_bus *bus, int mii_id, int regnum)
1843 {
1844         struct fec_enet_private *fep = bus->priv;
1845         struct device *dev = &fep->pdev->dev;
1846         int ret = 0, frame_start, frame_addr, frame_op;
1847         bool is_c45 = !!(regnum & MII_ADDR_C45);
1848
1849         ret = pm_runtime_get_sync(dev);
1850         if (ret < 0)
1851                 return ret;
1852
1853         if (is_c45) {
1854                 frame_start = FEC_MMFR_ST_C45;
1855
1856                 /* write address */
1857                 frame_addr = (regnum >> 16);
1858                 writel(frame_start | FEC_MMFR_OP_ADDR_WRITE |
1859                        FEC_MMFR_PA(mii_id) | FEC_MMFR_RA(frame_addr) |
1860                        FEC_MMFR_TA | (regnum & 0xFFFF),
1861                        fep->hwp + FEC_MII_DATA);
1862
1863                 /* wait for end of transfer */
1864                 ret = fec_enet_mdio_wait(fep);
1865                 if (ret) {
1866                         netdev_err(fep->netdev, "MDIO address write timeout\n");
1867                         goto out;
1868                 }
1869
1870                 frame_op = FEC_MMFR_OP_READ_C45;
1871
1872         } else {
1873                 /* C22 read */
1874                 frame_op = FEC_MMFR_OP_READ;
1875                 frame_start = FEC_MMFR_ST;
1876                 frame_addr = regnum;
1877         }
1878
1879         /* start a read op */
1880         writel(frame_start | frame_op |
1881                 FEC_MMFR_PA(mii_id) | FEC_MMFR_RA(frame_addr) |
1882                 FEC_MMFR_TA, fep->hwp + FEC_MII_DATA);
1883
1884         /* wait for end of transfer */
1885         ret = fec_enet_mdio_wait(fep);
1886         if (ret) {
1887                 netdev_err(fep->netdev, "MDIO read timeout\n");
1888                 goto out;
1889         }
1890
1891         ret = FEC_MMFR_DATA(readl(fep->hwp + FEC_MII_DATA));
1892
1893 out:
1894         pm_runtime_mark_last_busy(dev);
1895         pm_runtime_put_autosuspend(dev);
1896
1897         return ret;
1898 }
1899
1900 static int fec_enet_mdio_write(struct mii_bus *bus, int mii_id, int regnum,
1901                            u16 value)
1902 {
1903         struct fec_enet_private *fep = bus->priv;
1904         struct device *dev = &fep->pdev->dev;
1905         int ret, frame_start, frame_addr;
1906         bool is_c45 = !!(regnum & MII_ADDR_C45);
1907
1908         ret = pm_runtime_get_sync(dev);
1909         if (ret < 0)
1910                 return ret;
1911         else
1912                 ret = 0;
1913
1914         if (is_c45) {
1915                 frame_start = FEC_MMFR_ST_C45;
1916
1917                 /* write address */
1918                 frame_addr = (regnum >> 16);
1919                 writel(frame_start | FEC_MMFR_OP_ADDR_WRITE |
1920                        FEC_MMFR_PA(mii_id) | FEC_MMFR_RA(frame_addr) |
1921                        FEC_MMFR_TA | (regnum & 0xFFFF),
1922                        fep->hwp + FEC_MII_DATA);
1923
1924                 /* wait for end of transfer */
1925                 ret = fec_enet_mdio_wait(fep);
1926                 if (ret) {
1927                         netdev_err(fep->netdev, "MDIO address write timeout\n");
1928                         goto out;
1929                 }
1930         } else {
1931                 /* C22 write */
1932                 frame_start = FEC_MMFR_ST;
1933                 frame_addr = regnum;
1934         }
1935
1936         /* start a write op */
1937         writel(frame_start | FEC_MMFR_OP_WRITE |
1938                 FEC_MMFR_PA(mii_id) | FEC_MMFR_RA(frame_addr) |
1939                 FEC_MMFR_TA | FEC_MMFR_DATA(value),
1940                 fep->hwp + FEC_MII_DATA);
1941
1942         /* wait for end of transfer */
1943         ret = fec_enet_mdio_wait(fep);
1944         if (ret)
1945                 netdev_err(fep->netdev, "MDIO write timeout\n");
1946
1947 out:
1948         pm_runtime_mark_last_busy(dev);
1949         pm_runtime_put_autosuspend(dev);
1950
1951         return ret;
1952 }
1953
1954 static int fec_enet_clk_enable(struct net_device *ndev, bool enable)
1955 {
1956         struct fec_enet_private *fep = netdev_priv(ndev);
1957         int ret;
1958
1959         if (enable) {
1960                 ret = clk_prepare_enable(fep->clk_enet_out);
1961                 if (ret)
1962                         return ret;
1963
1964                 if (fep->clk_ptp) {
1965                         mutex_lock(&fep->ptp_clk_mutex);
1966                         ret = clk_prepare_enable(fep->clk_ptp);
1967                         if (ret) {
1968                                 mutex_unlock(&fep->ptp_clk_mutex);
1969                                 goto failed_clk_ptp;
1970                         } else {
1971                                 fep->ptp_clk_on = true;
1972                         }
1973                         mutex_unlock(&fep->ptp_clk_mutex);
1974                 }
1975
1976                 ret = clk_prepare_enable(fep->clk_ref);
1977                 if (ret)
1978                         goto failed_clk_ref;
1979
1980                 phy_reset_after_clk_enable(ndev->phydev);
1981         } else {
1982                 clk_disable_unprepare(fep->clk_enet_out);
1983                 if (fep->clk_ptp) {
1984                         mutex_lock(&fep->ptp_clk_mutex);
1985                         clk_disable_unprepare(fep->clk_ptp);
1986                         fep->ptp_clk_on = false;
1987                         mutex_unlock(&fep->ptp_clk_mutex);
1988                 }
1989                 clk_disable_unprepare(fep->clk_ref);
1990         }
1991
1992         return 0;
1993
1994 failed_clk_ref:
1995         if (fep->clk_ref)
1996                 clk_disable_unprepare(fep->clk_ref);
1997 failed_clk_ptp:
1998         if (fep->clk_enet_out)
1999                 clk_disable_unprepare(fep->clk_enet_out);
2000
2001         return ret;
2002 }
2003
2004 static int fec_enet_mii_probe(struct net_device *ndev)
2005 {
2006         struct fec_enet_private *fep = netdev_priv(ndev);
2007         struct phy_device *phy_dev = NULL;
2008         char mdio_bus_id[MII_BUS_ID_SIZE];
2009         char phy_name[MII_BUS_ID_SIZE + 3];
2010         int phy_id;
2011         int dev_id = fep->dev_id;
2012
2013         if (fep->phy_node) {
2014                 phy_dev = of_phy_connect(ndev, fep->phy_node,
2015                                          &fec_enet_adjust_link, 0,
2016                                          fep->phy_interface);
2017                 if (!phy_dev) {
2018                         netdev_err(ndev, "Unable to connect to phy\n");
2019                         return -ENODEV;
2020                 }
2021         } else {
2022                 /* check for attached phy */
2023                 for (phy_id = 0; (phy_id < PHY_MAX_ADDR); phy_id++) {
2024                         if (!mdiobus_is_registered_device(fep->mii_bus, phy_id))
2025                                 continue;
2026                         if (dev_id--)
2027                                 continue;
2028                         strlcpy(mdio_bus_id, fep->mii_bus->id, MII_BUS_ID_SIZE);
2029                         break;
2030                 }
2031
2032                 if (phy_id >= PHY_MAX_ADDR) {
2033                         netdev_info(ndev, "no PHY, assuming direct connection to switch\n");
2034                         strlcpy(mdio_bus_id, "fixed-0", MII_BUS_ID_SIZE);
2035                         phy_id = 0;
2036                 }
2037
2038                 snprintf(phy_name, sizeof(phy_name),
2039                          PHY_ID_FMT, mdio_bus_id, phy_id);
2040                 phy_dev = phy_connect(ndev, phy_name, &fec_enet_adjust_link,
2041                                       fep->phy_interface);
2042         }
2043
2044         if (IS_ERR(phy_dev)) {
2045                 netdev_err(ndev, "could not attach to PHY\n");
2046                 return PTR_ERR(phy_dev);
2047         }
2048
2049         /* mask with MAC supported features */
2050         if (fep->quirks & FEC_QUIRK_HAS_GBIT) {
2051                 phy_set_max_speed(phy_dev, 1000);
2052                 phy_remove_link_mode(phy_dev,
2053                                      ETHTOOL_LINK_MODE_1000baseT_Half_BIT);
2054 #if !defined(CONFIG_M5272)
2055                 phy_support_sym_pause(phy_dev);
2056 #endif
2057         }
2058         else
2059                 phy_set_max_speed(phy_dev, 100);
2060
2061         fep->link = 0;
2062         fep->full_duplex = 0;
2063
2064         phy_attached_info(phy_dev);
2065
2066         return 0;
2067 }
2068
2069 static int fec_enet_mii_init(struct platform_device *pdev)
2070 {
2071         static struct mii_bus *fec0_mii_bus;
2072         struct net_device *ndev = platform_get_drvdata(pdev);
2073         struct fec_enet_private *fep = netdev_priv(ndev);
2074         bool suppress_preamble = false;
2075         struct device_node *node;
2076         int err = -ENXIO;
2077         u32 mii_speed, holdtime;
2078         u32 bus_freq;
2079
2080         /*
2081          * The i.MX28 dual fec interfaces are not equal.
2082          * Here are the differences:
2083          *
2084          *  - fec0 supports MII & RMII modes while fec1 only supports RMII
2085          *  - fec0 acts as the 1588 time master while fec1 is slave
2086          *  - external phys can only be configured by fec0
2087          *
2088          * That is to say fec1 can not work independently. It only works
2089          * when fec0 is working. The reason behind this design is that the
2090          * second interface is added primarily for Switch mode.
2091          *
2092          * Because of the last point above, both phys are attached on fec0
2093          * mdio interface in board design, and need to be configured by
2094          * fec0 mii_bus.
2095          */
2096         if ((fep->quirks & FEC_QUIRK_SINGLE_MDIO) && fep->dev_id > 0) {
2097                 /* fec1 uses fec0 mii_bus */
2098                 if (mii_cnt && fec0_mii_bus) {
2099                         fep->mii_bus = fec0_mii_bus;
2100                         mii_cnt++;
2101                         return 0;
2102                 }
2103                 return -ENOENT;
2104         }
2105
2106         bus_freq = 2500000; /* 2.5MHz by default */
2107         node = of_get_child_by_name(pdev->dev.of_node, "mdio");
2108         if (node) {
2109                 of_property_read_u32(node, "clock-frequency", &bus_freq);
2110                 suppress_preamble = of_property_read_bool(node,
2111                                                           "suppress-preamble");
2112         }
2113
2114         /*
2115          * Set MII speed (= clk_get_rate() / 2 * phy_speed)
2116          *
2117          * The formula for FEC MDC is 'ref_freq / (MII_SPEED x 2)' while
2118          * for ENET-MAC is 'ref_freq / ((MII_SPEED + 1) x 2)'.  The i.MX28
2119          * Reference Manual has an error on this, and gets fixed on i.MX6Q
2120          * document.
2121          */
2122         mii_speed = DIV_ROUND_UP(clk_get_rate(fep->clk_ipg), bus_freq * 2);
2123         if (fep->quirks & FEC_QUIRK_ENET_MAC)
2124                 mii_speed--;
2125         if (mii_speed > 63) {
2126                 dev_err(&pdev->dev,
2127                         "fec clock (%lu) too fast to get right mii speed\n",
2128                         clk_get_rate(fep->clk_ipg));
2129                 err = -EINVAL;
2130                 goto err_out;
2131         }
2132
2133         /*
2134          * The i.MX28 and i.MX6 types have another filed in the MSCR (aka
2135          * MII_SPEED) register that defines the MDIO output hold time. Earlier
2136          * versions are RAZ there, so just ignore the difference and write the
2137          * register always.
2138          * The minimal hold time according to IEE802.3 (clause 22) is 10 ns.
2139          * HOLDTIME + 1 is the number of clk cycles the fec is holding the
2140          * output.
2141          * The HOLDTIME bitfield takes values between 0 and 7 (inclusive).
2142          * Given that ceil(clkrate / 5000000) <= 64, the calculation for
2143          * holdtime cannot result in a value greater than 3.
2144          */
2145         holdtime = DIV_ROUND_UP(clk_get_rate(fep->clk_ipg), 100000000) - 1;
2146
2147         fep->phy_speed = mii_speed << 1 | holdtime << 8;
2148
2149         if (suppress_preamble)
2150                 fep->phy_speed |= BIT(7);
2151
2152         /* Clear MMFR to avoid to generate MII event by writing MSCR.
2153          * MII event generation condition:
2154          * - writing MSCR:
2155          *      - mmfr[31:0]_not_zero & mscr[7:0]_is_zero &
2156          *        mscr_reg_data_in[7:0] != 0
2157          * - writing MMFR:
2158          *      - mscr[7:0]_not_zero
2159          */
2160         writel(0, fep->hwp + FEC_MII_DATA);
2161
2162         writel(fep->phy_speed, fep->hwp + FEC_MII_SPEED);
2163
2164         /* Clear any pending transaction complete indication */
2165         writel(FEC_ENET_MII, fep->hwp + FEC_IEVENT);
2166
2167         fep->mii_bus = mdiobus_alloc();
2168         if (fep->mii_bus == NULL) {
2169                 err = -ENOMEM;
2170                 goto err_out;
2171         }
2172
2173         fep->mii_bus->name = "fec_enet_mii_bus";
2174         fep->mii_bus->read = fec_enet_mdio_read;
2175         fep->mii_bus->write = fec_enet_mdio_write;
2176         snprintf(fep->mii_bus->id, MII_BUS_ID_SIZE, "%s-%x",
2177                 pdev->name, fep->dev_id + 1);
2178         fep->mii_bus->priv = fep;
2179         fep->mii_bus->parent = &pdev->dev;
2180
2181         err = of_mdiobus_register(fep->mii_bus, node);
2182         of_node_put(node);
2183         if (err)
2184                 goto err_out_free_mdiobus;
2185
2186         mii_cnt++;
2187
2188         /* save fec0 mii_bus */
2189         if (fep->quirks & FEC_QUIRK_SINGLE_MDIO)
2190                 fec0_mii_bus = fep->mii_bus;
2191
2192         return 0;
2193
2194 err_out_free_mdiobus:
2195         mdiobus_free(fep->mii_bus);
2196 err_out:
2197         return err;
2198 }
2199
2200 static void fec_enet_mii_remove(struct fec_enet_private *fep)
2201 {
2202         if (--mii_cnt == 0) {
2203                 mdiobus_unregister(fep->mii_bus);
2204                 mdiobus_free(fep->mii_bus);
2205         }
2206 }
2207
2208 static void fec_enet_get_drvinfo(struct net_device *ndev,
2209                                  struct ethtool_drvinfo *info)
2210 {
2211         struct fec_enet_private *fep = netdev_priv(ndev);
2212
2213         strlcpy(info->driver, fep->pdev->dev.driver->name,
2214                 sizeof(info->driver));
2215         strlcpy(info->bus_info, dev_name(&ndev->dev), sizeof(info->bus_info));
2216 }
2217
2218 static int fec_enet_get_regs_len(struct net_device *ndev)
2219 {
2220         struct fec_enet_private *fep = netdev_priv(ndev);
2221         struct resource *r;
2222         int s = 0;
2223
2224         r = platform_get_resource(fep->pdev, IORESOURCE_MEM, 0);
2225         if (r)
2226                 s = resource_size(r);
2227
2228         return s;
2229 }
2230
2231 /* List of registers that can be safety be read to dump them with ethtool */
2232 #if defined(CONFIG_M523x) || defined(CONFIG_M527x) || defined(CONFIG_M528x) || \
2233         defined(CONFIG_M520x) || defined(CONFIG_M532x) || defined(CONFIG_ARM) || \
2234         defined(CONFIG_ARM64) || defined(CONFIG_COMPILE_TEST)
2235 static __u32 fec_enet_register_version = 2;
2236 static u32 fec_enet_register_offset[] = {
2237         FEC_IEVENT, FEC_IMASK, FEC_R_DES_ACTIVE_0, FEC_X_DES_ACTIVE_0,
2238         FEC_ECNTRL, FEC_MII_DATA, FEC_MII_SPEED, FEC_MIB_CTRLSTAT, FEC_R_CNTRL,
2239         FEC_X_CNTRL, FEC_ADDR_LOW, FEC_ADDR_HIGH, FEC_OPD, FEC_TXIC0, FEC_TXIC1,
2240         FEC_TXIC2, FEC_RXIC0, FEC_RXIC1, FEC_RXIC2, FEC_HASH_TABLE_HIGH,
2241         FEC_HASH_TABLE_LOW, FEC_GRP_HASH_TABLE_HIGH, FEC_GRP_HASH_TABLE_LOW,
2242         FEC_X_WMRK, FEC_R_BOUND, FEC_R_FSTART, FEC_R_DES_START_1,
2243         FEC_X_DES_START_1, FEC_R_BUFF_SIZE_1, FEC_R_DES_START_2,
2244         FEC_X_DES_START_2, FEC_R_BUFF_SIZE_2, FEC_R_DES_START_0,
2245         FEC_X_DES_START_0, FEC_R_BUFF_SIZE_0, FEC_R_FIFO_RSFL, FEC_R_FIFO_RSEM,
2246         FEC_R_FIFO_RAEM, FEC_R_FIFO_RAFL, FEC_RACC, FEC_RCMR_1, FEC_RCMR_2,
2247         FEC_DMA_CFG_1, FEC_DMA_CFG_2, FEC_R_DES_ACTIVE_1, FEC_X_DES_ACTIVE_1,
2248         FEC_R_DES_ACTIVE_2, FEC_X_DES_ACTIVE_2, FEC_QOS_SCHEME,
2249         RMON_T_DROP, RMON_T_PACKETS, RMON_T_BC_PKT, RMON_T_MC_PKT,
2250         RMON_T_CRC_ALIGN, RMON_T_UNDERSIZE, RMON_T_OVERSIZE, RMON_T_FRAG,
2251         RMON_T_JAB, RMON_T_COL, RMON_T_P64, RMON_T_P65TO127, RMON_T_P128TO255,
2252         RMON_T_P256TO511, RMON_T_P512TO1023, RMON_T_P1024TO2047,
2253         RMON_T_P_GTE2048, RMON_T_OCTETS,
2254         IEEE_T_DROP, IEEE_T_FRAME_OK, IEEE_T_1COL, IEEE_T_MCOL, IEEE_T_DEF,
2255         IEEE_T_LCOL, IEEE_T_EXCOL, IEEE_T_MACERR, IEEE_T_CSERR, IEEE_T_SQE,
2256         IEEE_T_FDXFC, IEEE_T_OCTETS_OK,
2257         RMON_R_PACKETS, RMON_R_BC_PKT, RMON_R_MC_PKT, RMON_R_CRC_ALIGN,
2258         RMON_R_UNDERSIZE, RMON_R_OVERSIZE, RMON_R_FRAG, RMON_R_JAB,
2259         RMON_R_RESVD_O, RMON_R_P64, RMON_R_P65TO127, RMON_R_P128TO255,
2260         RMON_R_P256TO511, RMON_R_P512TO1023, RMON_R_P1024TO2047,
2261         RMON_R_P_GTE2048, RMON_R_OCTETS,
2262         IEEE_R_DROP, IEEE_R_FRAME_OK, IEEE_R_CRC, IEEE_R_ALIGN, IEEE_R_MACERR,
2263         IEEE_R_FDXFC, IEEE_R_OCTETS_OK
2264 };
2265 #else
2266 static __u32 fec_enet_register_version = 1;
2267 static u32 fec_enet_register_offset[] = {
2268         FEC_ECNTRL, FEC_IEVENT, FEC_IMASK, FEC_IVEC, FEC_R_DES_ACTIVE_0,
2269         FEC_R_DES_ACTIVE_1, FEC_R_DES_ACTIVE_2, FEC_X_DES_ACTIVE_0,
2270         FEC_X_DES_ACTIVE_1, FEC_X_DES_ACTIVE_2, FEC_MII_DATA, FEC_MII_SPEED,
2271         FEC_R_BOUND, FEC_R_FSTART, FEC_X_WMRK, FEC_X_FSTART, FEC_R_CNTRL,
2272         FEC_MAX_FRM_LEN, FEC_X_CNTRL, FEC_ADDR_LOW, FEC_ADDR_HIGH,
2273         FEC_GRP_HASH_TABLE_HIGH, FEC_GRP_HASH_TABLE_LOW, FEC_R_DES_START_0,
2274         FEC_R_DES_START_1, FEC_R_DES_START_2, FEC_X_DES_START_0,
2275         FEC_X_DES_START_1, FEC_X_DES_START_2, FEC_R_BUFF_SIZE_0,
2276         FEC_R_BUFF_SIZE_1, FEC_R_BUFF_SIZE_2
2277 };
2278 #endif
2279
2280 static void fec_enet_get_regs(struct net_device *ndev,
2281                               struct ethtool_regs *regs, void *regbuf)
2282 {
2283         struct fec_enet_private *fep = netdev_priv(ndev);
2284         u32 __iomem *theregs = (u32 __iomem *)fep->hwp;
2285         struct device *dev = &fep->pdev->dev;
2286         u32 *buf = (u32 *)regbuf;
2287         u32 i, off;
2288         int ret;
2289
2290         ret = pm_runtime_get_sync(dev);
2291         if (ret < 0)
2292                 return;
2293
2294         regs->version = fec_enet_register_version;
2295
2296         memset(buf, 0, regs->len);
2297
2298         for (i = 0; i < ARRAY_SIZE(fec_enet_register_offset); i++) {
2299                 off = fec_enet_register_offset[i];
2300
2301                 if ((off == FEC_R_BOUND || off == FEC_R_FSTART) &&
2302                     !(fep->quirks & FEC_QUIRK_HAS_FRREG))
2303                         continue;
2304
2305                 off >>= 2;
2306                 buf[off] = readl(&theregs[off]);
2307         }
2308
2309         pm_runtime_mark_last_busy(dev);
2310         pm_runtime_put_autosuspend(dev);
2311 }
2312
2313 static int fec_enet_get_ts_info(struct net_device *ndev,
2314                                 struct ethtool_ts_info *info)
2315 {
2316         struct fec_enet_private *fep = netdev_priv(ndev);
2317
2318         if (fep->bufdesc_ex) {
2319
2320                 info->so_timestamping = SOF_TIMESTAMPING_TX_SOFTWARE |
2321                                         SOF_TIMESTAMPING_RX_SOFTWARE |
2322                                         SOF_TIMESTAMPING_SOFTWARE |
2323                                         SOF_TIMESTAMPING_TX_HARDWARE |
2324                                         SOF_TIMESTAMPING_RX_HARDWARE |
2325                                         SOF_TIMESTAMPING_RAW_HARDWARE;
2326                 if (fep->ptp_clock)
2327                         info->phc_index = ptp_clock_index(fep->ptp_clock);
2328                 else
2329                         info->phc_index = -1;
2330
2331                 info->tx_types = (1 << HWTSTAMP_TX_OFF) |
2332                                  (1 << HWTSTAMP_TX_ON);
2333
2334                 info->rx_filters = (1 << HWTSTAMP_FILTER_NONE) |
2335                                    (1 << HWTSTAMP_FILTER_ALL);
2336                 return 0;
2337         } else {
2338                 return ethtool_op_get_ts_info(ndev, info);
2339         }
2340 }
2341
2342 #if !defined(CONFIG_M5272)
2343
2344 static void fec_enet_get_pauseparam(struct net_device *ndev,
2345                                     struct ethtool_pauseparam *pause)
2346 {
2347         struct fec_enet_private *fep = netdev_priv(ndev);
2348
2349         pause->autoneg = (fep->pause_flag & FEC_PAUSE_FLAG_AUTONEG) != 0;
2350         pause->tx_pause = (fep->pause_flag & FEC_PAUSE_FLAG_ENABLE) != 0;
2351         pause->rx_pause = pause->tx_pause;
2352 }
2353
2354 static int fec_enet_set_pauseparam(struct net_device *ndev,
2355                                    struct ethtool_pauseparam *pause)
2356 {
2357         struct fec_enet_private *fep = netdev_priv(ndev);
2358
2359         if (!ndev->phydev)
2360                 return -ENODEV;
2361
2362         if (pause->tx_pause != pause->rx_pause) {
2363                 netdev_info(ndev,
2364                         "hardware only support enable/disable both tx and rx");
2365                 return -EINVAL;
2366         }
2367
2368         fep->pause_flag = 0;
2369
2370         /* tx pause must be same as rx pause */
2371         fep->pause_flag |= pause->rx_pause ? FEC_PAUSE_FLAG_ENABLE : 0;
2372         fep->pause_flag |= pause->autoneg ? FEC_PAUSE_FLAG_AUTONEG : 0;
2373
2374         phy_set_sym_pause(ndev->phydev, pause->rx_pause, pause->tx_pause,
2375                           pause->autoneg);
2376
2377         if (pause->autoneg) {
2378                 if (netif_running(ndev))
2379                         fec_stop(ndev);
2380                 phy_start_aneg(ndev->phydev);
2381         }
2382         if (netif_running(ndev)) {
2383                 napi_disable(&fep->napi);
2384                 netif_tx_lock_bh(ndev);
2385                 fec_restart(ndev);
2386                 netif_tx_wake_all_queues(ndev);
2387                 netif_tx_unlock_bh(ndev);
2388                 napi_enable(&fep->napi);
2389         }
2390
2391         return 0;
2392 }
2393
2394 static const struct fec_stat {
2395         char name[ETH_GSTRING_LEN];
2396         u16 offset;
2397 } fec_stats[] = {
2398         /* RMON TX */
2399         { "tx_dropped", RMON_T_DROP },
2400         { "tx_packets", RMON_T_PACKETS },
2401         { "tx_broadcast", RMON_T_BC_PKT },
2402         { "tx_multicast", RMON_T_MC_PKT },
2403         { "tx_crc_errors", RMON_T_CRC_ALIGN },
2404         { "tx_undersize", RMON_T_UNDERSIZE },
2405         { "tx_oversize", RMON_T_OVERSIZE },
2406         { "tx_fragment", RMON_T_FRAG },
2407         { "tx_jabber", RMON_T_JAB },
2408         { "tx_collision", RMON_T_COL },
2409         { "tx_64byte", RMON_T_P64 },
2410         { "tx_65to127byte", RMON_T_P65TO127 },
2411         { "tx_128to255byte", RMON_T_P128TO255 },
2412         { "tx_256to511byte", RMON_T_P256TO511 },
2413         { "tx_512to1023byte", RMON_T_P512TO1023 },
2414         { "tx_1024to2047byte", RMON_T_P1024TO2047 },
2415         { "tx_GTE2048byte", RMON_T_P_GTE2048 },
2416         { "tx_octets", RMON_T_OCTETS },
2417
2418         /* IEEE TX */
2419         { "IEEE_tx_drop", IEEE_T_DROP },
2420         { "IEEE_tx_frame_ok", IEEE_T_FRAME_OK },
2421         { "IEEE_tx_1col", IEEE_T_1COL },
2422         { "IEEE_tx_mcol", IEEE_T_MCOL },
2423         { "IEEE_tx_def", IEEE_T_DEF },
2424         { "IEEE_tx_lcol", IEEE_T_LCOL },
2425         { "IEEE_tx_excol", IEEE_T_EXCOL },
2426         { "IEEE_tx_macerr", IEEE_T_MACERR },
2427         { "IEEE_tx_cserr", IEEE_T_CSERR },
2428         { "IEEE_tx_sqe", IEEE_T_SQE },
2429         { "IEEE_tx_fdxfc", IEEE_T_FDXFC },
2430         { "IEEE_tx_octets_ok", IEEE_T_OCTETS_OK },
2431
2432         /* RMON RX */
2433         { "rx_packets", RMON_R_PACKETS },
2434         { "rx_broadcast", RMON_R_BC_PKT },
2435         { "rx_multicast", RMON_R_MC_PKT },
2436         { "rx_crc_errors", RMON_R_CRC_ALIGN },
2437         { "rx_undersize", RMON_R_UNDERSIZE },
2438         { "rx_oversize", RMON_R_OVERSIZE },
2439         { "rx_fragment", RMON_R_FRAG },
2440         { "rx_jabber", RMON_R_JAB },
2441         { "rx_64byte", RMON_R_P64 },
2442         { "rx_65to127byte", RMON_R_P65TO127 },
2443         { "rx_128to255byte", RMON_R_P128TO255 },
2444         { "rx_256to511byte", RMON_R_P256TO511 },
2445         { "rx_512to1023byte", RMON_R_P512TO1023 },
2446         { "rx_1024to2047byte", RMON_R_P1024TO2047 },
2447         { "rx_GTE2048byte", RMON_R_P_GTE2048 },
2448         { "rx_octets", RMON_R_OCTETS },
2449
2450         /* IEEE RX */
2451         { "IEEE_rx_drop", IEEE_R_DROP },
2452         { "IEEE_rx_frame_ok", IEEE_R_FRAME_OK },
2453         { "IEEE_rx_crc", IEEE_R_CRC },
2454         { "IEEE_rx_align", IEEE_R_ALIGN },
2455         { "IEEE_rx_macerr", IEEE_R_MACERR },
2456         { "IEEE_rx_fdxfc", IEEE_R_FDXFC },
2457         { "IEEE_rx_octets_ok", IEEE_R_OCTETS_OK },
2458 };
2459
2460 #define FEC_STATS_SIZE          (ARRAY_SIZE(fec_stats) * sizeof(u64))
2461
2462 static void fec_enet_update_ethtool_stats(struct net_device *dev)
2463 {
2464         struct fec_enet_private *fep = netdev_priv(dev);
2465         int i;
2466
2467         for (i = 0; i < ARRAY_SIZE(fec_stats); i++)
2468                 fep->ethtool_stats[i] = readl(fep->hwp + fec_stats[i].offset);
2469 }
2470
2471 static void fec_enet_get_ethtool_stats(struct net_device *dev,
2472                                        struct ethtool_stats *stats, u64 *data)
2473 {
2474         struct fec_enet_private *fep = netdev_priv(dev);
2475
2476         if (netif_running(dev))
2477                 fec_enet_update_ethtool_stats(dev);
2478
2479         memcpy(data, fep->ethtool_stats, FEC_STATS_SIZE);
2480 }
2481
2482 static void fec_enet_get_strings(struct net_device *netdev,
2483         u32 stringset, u8 *data)
2484 {
2485         int i;
2486         switch (stringset) {
2487         case ETH_SS_STATS:
2488                 for (i = 0; i < ARRAY_SIZE(fec_stats); i++)
2489                         memcpy(data + i * ETH_GSTRING_LEN,
2490                                 fec_stats[i].name, ETH_GSTRING_LEN);
2491                 break;
2492         }
2493 }
2494
2495 static int fec_enet_get_sset_count(struct net_device *dev, int sset)
2496 {
2497         switch (sset) {
2498         case ETH_SS_STATS:
2499                 return ARRAY_SIZE(fec_stats);
2500         default:
2501                 return -EOPNOTSUPP;
2502         }
2503 }
2504
2505 static void fec_enet_clear_ethtool_stats(struct net_device *dev)
2506 {
2507         struct fec_enet_private *fep = netdev_priv(dev);
2508         int i;
2509
2510         /* Disable MIB statistics counters */
2511         writel(FEC_MIB_CTRLSTAT_DISABLE, fep->hwp + FEC_MIB_CTRLSTAT);
2512
2513         for (i = 0; i < ARRAY_SIZE(fec_stats); i++)
2514                 writel(0, fep->hwp + fec_stats[i].offset);
2515
2516         /* Don't disable MIB statistics counters */
2517         writel(0, fep->hwp + FEC_MIB_CTRLSTAT);
2518 }
2519
2520 #else   /* !defined(CONFIG_M5272) */
2521 #define FEC_STATS_SIZE  0
2522 static inline void fec_enet_update_ethtool_stats(struct net_device *dev)
2523 {
2524 }
2525
2526 static inline void fec_enet_clear_ethtool_stats(struct net_device *dev)
2527 {
2528 }
2529 #endif /* !defined(CONFIG_M5272) */
2530
2531 /* ITR clock source is enet system clock (clk_ahb).
2532  * TCTT unit is cycle_ns * 64 cycle
2533  * So, the ICTT value = X us / (cycle_ns * 64)
2534  */
2535 static int fec_enet_us_to_itr_clock(struct net_device *ndev, int us)
2536 {
2537         struct fec_enet_private *fep = netdev_priv(ndev);
2538
2539         return us * (fep->itr_clk_rate / 64000) / 1000;
2540 }
2541
2542 /* Set threshold for interrupt coalescing */
2543 static void fec_enet_itr_coal_set(struct net_device *ndev)
2544 {
2545         struct fec_enet_private *fep = netdev_priv(ndev);
2546         int rx_itr, tx_itr;
2547
2548         /* Must be greater than zero to avoid unpredictable behavior */
2549         if (!fep->rx_time_itr || !fep->rx_pkts_itr ||
2550             !fep->tx_time_itr || !fep->tx_pkts_itr)
2551                 return;
2552
2553         /* Select enet system clock as Interrupt Coalescing
2554          * timer Clock Source
2555          */
2556         rx_itr = FEC_ITR_CLK_SEL;
2557         tx_itr = FEC_ITR_CLK_SEL;
2558
2559         /* set ICFT and ICTT */
2560         rx_itr |= FEC_ITR_ICFT(fep->rx_pkts_itr);
2561         rx_itr |= FEC_ITR_ICTT(fec_enet_us_to_itr_clock(ndev, fep->rx_time_itr));
2562         tx_itr |= FEC_ITR_ICFT(fep->tx_pkts_itr);
2563         tx_itr |= FEC_ITR_ICTT(fec_enet_us_to_itr_clock(ndev, fep->tx_time_itr));
2564
2565         rx_itr |= FEC_ITR_EN;
2566         tx_itr |= FEC_ITR_EN;
2567
2568         writel(tx_itr, fep->hwp + FEC_TXIC0);
2569         writel(rx_itr, fep->hwp + FEC_RXIC0);
2570         if (fep->quirks & FEC_QUIRK_HAS_AVB) {
2571                 writel(tx_itr, fep->hwp + FEC_TXIC1);
2572                 writel(rx_itr, fep->hwp + FEC_RXIC1);
2573                 writel(tx_itr, fep->hwp + FEC_TXIC2);
2574                 writel(rx_itr, fep->hwp + FEC_RXIC2);
2575         }
2576 }
2577
2578 static int
2579 fec_enet_get_coalesce(struct net_device *ndev, struct ethtool_coalesce *ec)
2580 {
2581         struct fec_enet_private *fep = netdev_priv(ndev);
2582
2583         if (!(fep->quirks & FEC_QUIRK_HAS_COALESCE))
2584                 return -EOPNOTSUPP;
2585
2586         ec->rx_coalesce_usecs = fep->rx_time_itr;
2587         ec->rx_max_coalesced_frames = fep->rx_pkts_itr;
2588
2589         ec->tx_coalesce_usecs = fep->tx_time_itr;
2590         ec->tx_max_coalesced_frames = fep->tx_pkts_itr;
2591
2592         return 0;
2593 }
2594
2595 static int
2596 fec_enet_set_coalesce(struct net_device *ndev, struct ethtool_coalesce *ec)
2597 {
2598         struct fec_enet_private *fep = netdev_priv(ndev);
2599         struct device *dev = &fep->pdev->dev;
2600         unsigned int cycle;
2601
2602         if (!(fep->quirks & FEC_QUIRK_HAS_COALESCE))
2603                 return -EOPNOTSUPP;
2604
2605         if (ec->rx_max_coalesced_frames > 255) {
2606                 dev_err(dev, "Rx coalesced frames exceed hardware limitation\n");
2607                 return -EINVAL;
2608         }
2609
2610         if (ec->tx_max_coalesced_frames > 255) {
2611                 dev_err(dev, "Tx coalesced frame exceed hardware limitation\n");
2612                 return -EINVAL;
2613         }
2614
2615         cycle = fec_enet_us_to_itr_clock(ndev, ec->rx_coalesce_usecs);
2616         if (cycle > 0xFFFF) {
2617                 dev_err(dev, "Rx coalesced usec exceed hardware limitation\n");
2618                 return -EINVAL;
2619         }
2620
2621         cycle = fec_enet_us_to_itr_clock(ndev, ec->tx_coalesce_usecs);
2622         if (cycle > 0xFFFF) {
2623                 dev_err(dev, "Tx coalesced usec exceed hardware limitation\n");
2624                 return -EINVAL;
2625         }
2626
2627         fep->rx_time_itr = ec->rx_coalesce_usecs;
2628         fep->rx_pkts_itr = ec->rx_max_coalesced_frames;
2629
2630         fep->tx_time_itr = ec->tx_coalesce_usecs;
2631         fep->tx_pkts_itr = ec->tx_max_coalesced_frames;
2632
2633         fec_enet_itr_coal_set(ndev);
2634
2635         return 0;
2636 }
2637
2638 static void fec_enet_itr_coal_init(struct net_device *ndev)
2639 {
2640         struct ethtool_coalesce ec;
2641
2642         ec.rx_coalesce_usecs = FEC_ITR_ICTT_DEFAULT;
2643         ec.rx_max_coalesced_frames = FEC_ITR_ICFT_DEFAULT;
2644
2645         ec.tx_coalesce_usecs = FEC_ITR_ICTT_DEFAULT;
2646         ec.tx_max_coalesced_frames = FEC_ITR_ICFT_DEFAULT;
2647
2648         fec_enet_set_coalesce(ndev, &ec);
2649 }
2650
2651 static int fec_enet_get_tunable(struct net_device *netdev,
2652                                 const struct ethtool_tunable *tuna,
2653                                 void *data)
2654 {
2655         struct fec_enet_private *fep = netdev_priv(netdev);
2656         int ret = 0;
2657
2658         switch (tuna->id) {
2659         case ETHTOOL_RX_COPYBREAK:
2660                 *(u32 *)data = fep->rx_copybreak;
2661                 break;
2662         default:
2663                 ret = -EINVAL;
2664                 break;
2665         }
2666
2667         return ret;
2668 }
2669
2670 static int fec_enet_set_tunable(struct net_device *netdev,
2671                                 const struct ethtool_tunable *tuna,
2672                                 const void *data)
2673 {
2674         struct fec_enet_private *fep = netdev_priv(netdev);
2675         int ret = 0;
2676
2677         switch (tuna->id) {
2678         case ETHTOOL_RX_COPYBREAK:
2679                 fep->rx_copybreak = *(u32 *)data;
2680                 break;
2681         default:
2682                 ret = -EINVAL;
2683                 break;
2684         }
2685
2686         return ret;
2687 }
2688
2689 static void
2690 fec_enet_get_wol(struct net_device *ndev, struct ethtool_wolinfo *wol)
2691 {
2692         struct fec_enet_private *fep = netdev_priv(ndev);
2693
2694         if (fep->wol_flag & FEC_WOL_HAS_MAGIC_PACKET) {
2695                 wol->supported = WAKE_MAGIC;
2696                 wol->wolopts = fep->wol_flag & FEC_WOL_FLAG_ENABLE ? WAKE_MAGIC : 0;
2697         } else {
2698                 wol->supported = wol->wolopts = 0;
2699         }
2700 }
2701
2702 static int
2703 fec_enet_set_wol(struct net_device *ndev, struct ethtool_wolinfo *wol)
2704 {
2705         struct fec_enet_private *fep = netdev_priv(ndev);
2706
2707         if (!(fep->wol_flag & FEC_WOL_HAS_MAGIC_PACKET))
2708                 return -EINVAL;
2709
2710         if (wol->wolopts & ~WAKE_MAGIC)
2711                 return -EINVAL;
2712
2713         device_set_wakeup_enable(&ndev->dev, wol->wolopts & WAKE_MAGIC);
2714         if (device_may_wakeup(&ndev->dev)) {
2715                 fep->wol_flag |= FEC_WOL_FLAG_ENABLE;
2716                 if (fep->irq[0] > 0)
2717                         enable_irq_wake(fep->irq[0]);
2718         } else {
2719                 fep->wol_flag &= (~FEC_WOL_FLAG_ENABLE);
2720                 if (fep->irq[0] > 0)
2721                         disable_irq_wake(fep->irq[0]);
2722         }
2723
2724         return 0;
2725 }
2726
2727 static const struct ethtool_ops fec_enet_ethtool_ops = {
2728         .supported_coalesce_params = ETHTOOL_COALESCE_USECS |
2729                                      ETHTOOL_COALESCE_MAX_FRAMES,
2730         .get_drvinfo            = fec_enet_get_drvinfo,
2731         .get_regs_len           = fec_enet_get_regs_len,
2732         .get_regs               = fec_enet_get_regs,
2733         .nway_reset             = phy_ethtool_nway_reset,
2734         .get_link               = ethtool_op_get_link,
2735         .get_coalesce           = fec_enet_get_coalesce,
2736         .set_coalesce           = fec_enet_set_coalesce,
2737 #ifndef CONFIG_M5272
2738         .get_pauseparam         = fec_enet_get_pauseparam,
2739         .set_pauseparam         = fec_enet_set_pauseparam,
2740         .get_strings            = fec_enet_get_strings,
2741         .get_ethtool_stats      = fec_enet_get_ethtool_stats,
2742         .get_sset_count         = fec_enet_get_sset_count,
2743 #endif
2744         .get_ts_info            = fec_enet_get_ts_info,
2745         .get_tunable            = fec_enet_get_tunable,
2746         .set_tunable            = fec_enet_set_tunable,
2747         .get_wol                = fec_enet_get_wol,
2748         .set_wol                = fec_enet_set_wol,
2749         .get_link_ksettings     = phy_ethtool_get_link_ksettings,
2750         .set_link_ksettings     = phy_ethtool_set_link_ksettings,
2751 };
2752
2753 static int fec_enet_ioctl(struct net_device *ndev, struct ifreq *rq, int cmd)
2754 {
2755         struct fec_enet_private *fep = netdev_priv(ndev);
2756         struct phy_device *phydev = ndev->phydev;
2757
2758         if (!netif_running(ndev))
2759                 return -EINVAL;
2760
2761         if (!phydev)
2762                 return -ENODEV;
2763
2764         if (fep->bufdesc_ex) {
2765                 if (cmd == SIOCSHWTSTAMP)
2766                         return fec_ptp_set(ndev, rq);
2767                 if (cmd == SIOCGHWTSTAMP)
2768                         return fec_ptp_get(ndev, rq);
2769         }
2770
2771         return phy_mii_ioctl(phydev, rq, cmd);
2772 }
2773
2774 static void fec_enet_free_buffers(struct net_device *ndev)
2775 {
2776         struct fec_enet_private *fep = netdev_priv(ndev);
2777         unsigned int i;
2778         struct sk_buff *skb;
2779         struct bufdesc  *bdp;
2780         struct fec_enet_priv_tx_q *txq;
2781         struct fec_enet_priv_rx_q *rxq;
2782         unsigned int q;
2783
2784         for (q = 0; q < fep->num_rx_queues; q++) {
2785                 rxq = fep->rx_queue[q];
2786                 bdp = rxq->bd.base;
2787                 for (i = 0; i < rxq->bd.ring_size; i++) {
2788                         skb = rxq->rx_skbuff[i];
2789                         rxq->rx_skbuff[i] = NULL;
2790                         if (skb) {
2791                                 dma_unmap_single(&fep->pdev->dev,
2792                                                  fec32_to_cpu(bdp->cbd_bufaddr),
2793                                                  FEC_ENET_RX_FRSIZE - fep->rx_align,
2794                                                  DMA_FROM_DEVICE);
2795                                 dev_kfree_skb(skb);
2796                         }
2797                         bdp = fec_enet_get_nextdesc(bdp, &rxq->bd);
2798                 }
2799         }
2800
2801         for (q = 0; q < fep->num_tx_queues; q++) {
2802                 txq = fep->tx_queue[q];
2803                 for (i = 0; i < txq->bd.ring_size; i++) {
2804                         kfree(txq->tx_bounce[i]);
2805                         txq->tx_bounce[i] = NULL;
2806                         skb = txq->tx_skbuff[i];
2807                         txq->tx_skbuff[i] = NULL;
2808                         dev_kfree_skb(skb);
2809                 }
2810         }
2811 }
2812
2813 static void fec_enet_free_queue(struct net_device *ndev)
2814 {
2815         struct fec_enet_private *fep = netdev_priv(ndev);
2816         int i;
2817         struct fec_enet_priv_tx_q *txq;
2818
2819         for (i = 0; i < fep->num_tx_queues; i++)
2820                 if (fep->tx_queue[i] && fep->tx_queue[i]->tso_hdrs) {
2821                         txq = fep->tx_queue[i];
2822                         dma_free_coherent(&fep->pdev->dev,
2823                                           txq->bd.ring_size * TSO_HEADER_SIZE,
2824                                           txq->tso_hdrs,
2825                                           txq->tso_hdrs_dma);
2826                 }
2827
2828         for (i = 0; i < fep->num_rx_queues; i++)
2829                 kfree(fep->rx_queue[i]);
2830         for (i = 0; i < fep->num_tx_queues; i++)
2831                 kfree(fep->tx_queue[i]);
2832 }
2833
2834 static int fec_enet_alloc_queue(struct net_device *ndev)
2835 {
2836         struct fec_enet_private *fep = netdev_priv(ndev);
2837         int i;
2838         int ret = 0;
2839         struct fec_enet_priv_tx_q *txq;
2840
2841         for (i = 0; i < fep->num_tx_queues; i++) {
2842                 txq = kzalloc(sizeof(*txq), GFP_KERNEL);
2843                 if (!txq) {
2844                         ret = -ENOMEM;
2845                         goto alloc_failed;
2846                 }
2847
2848                 fep->tx_queue[i] = txq;
2849                 txq->bd.ring_size = TX_RING_SIZE;
2850                 fep->total_tx_ring_size += fep->tx_queue[i]->bd.ring_size;
2851
2852                 txq->tx_stop_threshold = FEC_MAX_SKB_DESCS;
2853                 txq->tx_wake_threshold =
2854                         (txq->bd.ring_size - txq->tx_stop_threshold) / 2;
2855
2856                 txq->tso_hdrs = dma_alloc_coherent(&fep->pdev->dev,
2857                                         txq->bd.ring_size * TSO_HEADER_SIZE,
2858                                         &txq->tso_hdrs_dma,
2859                                         GFP_KERNEL);
2860                 if (!txq->tso_hdrs) {
2861                         ret = -ENOMEM;
2862                         goto alloc_failed;
2863                 }
2864         }
2865
2866         for (i = 0; i < fep->num_rx_queues; i++) {
2867                 fep->rx_queue[i] = kzalloc(sizeof(*fep->rx_queue[i]),
2868                                            GFP_KERNEL);
2869                 if (!fep->rx_queue[i]) {
2870                         ret = -ENOMEM;
2871                         goto alloc_failed;
2872                 }
2873
2874                 fep->rx_queue[i]->bd.ring_size = RX_RING_SIZE;
2875                 fep->total_rx_ring_size += fep->rx_queue[i]->bd.ring_size;
2876         }
2877         return ret;
2878
2879 alloc_failed:
2880         fec_enet_free_queue(ndev);
2881         return ret;
2882 }
2883
2884 static int
2885 fec_enet_alloc_rxq_buffers(struct net_device *ndev, unsigned int queue)
2886 {
2887         struct fec_enet_private *fep = netdev_priv(ndev);
2888         unsigned int i;
2889         struct sk_buff *skb;
2890         struct bufdesc  *bdp;
2891         struct fec_enet_priv_rx_q *rxq;
2892
2893         rxq = fep->rx_queue[queue];
2894         bdp = rxq->bd.base;
2895         for (i = 0; i < rxq->bd.ring_size; i++) {
2896                 skb = netdev_alloc_skb(ndev, FEC_ENET_RX_FRSIZE);
2897                 if (!skb)
2898                         goto err_alloc;
2899
2900                 if (fec_enet_new_rxbdp(ndev, bdp, skb)) {
2901                         dev_kfree_skb(skb);
2902                         goto err_alloc;
2903                 }
2904
2905                 rxq->rx_skbuff[i] = skb;
2906                 bdp->cbd_sc = cpu_to_fec16(BD_ENET_RX_EMPTY);
2907
2908                 if (fep->bufdesc_ex) {
2909                         struct bufdesc_ex *ebdp = (struct bufdesc_ex *)bdp;
2910                         ebdp->cbd_esc = cpu_to_fec32(BD_ENET_RX_INT);
2911                 }
2912
2913                 bdp = fec_enet_get_nextdesc(bdp, &rxq->bd);
2914         }
2915
2916         /* Set the last buffer to wrap. */
2917         bdp = fec_enet_get_prevdesc(bdp, &rxq->bd);
2918         bdp->cbd_sc |= cpu_to_fec16(BD_SC_WRAP);
2919         return 0;
2920
2921  err_alloc:
2922         fec_enet_free_buffers(ndev);
2923         return -ENOMEM;
2924 }
2925
2926 static int
2927 fec_enet_alloc_txq_buffers(struct net_device *ndev, unsigned int queue)
2928 {
2929         struct fec_enet_private *fep = netdev_priv(ndev);
2930         unsigned int i;
2931         struct bufdesc  *bdp;
2932         struct fec_enet_priv_tx_q *txq;
2933
2934         txq = fep->tx_queue[queue];
2935         bdp = txq->bd.base;
2936         for (i = 0; i < txq->bd.ring_size; i++) {
2937                 txq->tx_bounce[i] = kmalloc(FEC_ENET_TX_FRSIZE, GFP_KERNEL);
2938                 if (!txq->tx_bounce[i])
2939                         goto err_alloc;
2940
2941                 bdp->cbd_sc = cpu_to_fec16(0);
2942                 bdp->cbd_bufaddr = cpu_to_fec32(0);
2943
2944                 if (fep->bufdesc_ex) {
2945                         struct bufdesc_ex *ebdp = (struct bufdesc_ex *)bdp;
2946                         ebdp->cbd_esc = cpu_to_fec32(BD_ENET_TX_INT);
2947                 }
2948
2949                 bdp = fec_enet_get_nextdesc(bdp, &txq->bd);
2950         }
2951
2952         /* Set the last buffer to wrap. */
2953         bdp = fec_enet_get_prevdesc(bdp, &txq->bd);
2954         bdp->cbd_sc |= cpu_to_fec16(BD_SC_WRAP);
2955
2956         return 0;
2957
2958  err_alloc:
2959         fec_enet_free_buffers(ndev);
2960         return -ENOMEM;
2961 }
2962
2963 static int fec_enet_alloc_buffers(struct net_device *ndev)
2964 {
2965         struct fec_enet_private *fep = netdev_priv(ndev);
2966         unsigned int i;
2967
2968         for (i = 0; i < fep->num_rx_queues; i++)
2969                 if (fec_enet_alloc_rxq_buffers(ndev, i))
2970                         return -ENOMEM;
2971
2972         for (i = 0; i < fep->num_tx_queues; i++)
2973                 if (fec_enet_alloc_txq_buffers(ndev, i))
2974                         return -ENOMEM;
2975         return 0;
2976 }
2977
2978 static int
2979 fec_enet_open(struct net_device *ndev)
2980 {
2981         struct fec_enet_private *fep = netdev_priv(ndev);
2982         int ret;
2983         bool reset_again;
2984
2985         ret = pm_runtime_get_sync(&fep->pdev->dev);
2986         if (ret < 0)
2987                 return ret;
2988
2989         pinctrl_pm_select_default_state(&fep->pdev->dev);
2990         ret = fec_enet_clk_enable(ndev, true);
2991         if (ret)
2992                 goto clk_enable;
2993
2994         /* During the first fec_enet_open call the PHY isn't probed at this
2995          * point. Therefore the phy_reset_after_clk_enable() call within
2996          * fec_enet_clk_enable() fails. As we need this reset in order to be
2997          * sure the PHY is working correctly we check if we need to reset again
2998          * later when the PHY is probed
2999          */
3000         if (ndev->phydev && ndev->phydev->drv)
3001                 reset_again = false;
3002         else
3003                 reset_again = true;
3004
3005         /* I should reset the ring buffers here, but I don't yet know
3006          * a simple way to do that.
3007          */
3008
3009         ret = fec_enet_alloc_buffers(ndev);
3010         if (ret)
3011                 goto err_enet_alloc;
3012
3013         /* Init MAC prior to mii bus probe */
3014         fec_restart(ndev);
3015
3016         /* Probe and connect to PHY when open the interface */
3017         ret = fec_enet_mii_probe(ndev);
3018         if (ret)
3019                 goto err_enet_mii_probe;
3020
3021         /* Call phy_reset_after_clk_enable() again if it failed during
3022          * phy_reset_after_clk_enable() before because the PHY wasn't probed.
3023          */
3024         if (reset_again)
3025                 phy_reset_after_clk_enable(ndev->phydev);
3026
3027         if (fep->quirks & FEC_QUIRK_ERR006687)
3028                 imx6q_cpuidle_fec_irqs_used();
3029
3030         napi_enable(&fep->napi);
3031         phy_start(ndev->phydev);
3032         netif_tx_start_all_queues(ndev);
3033
3034         device_set_wakeup_enable(&ndev->dev, fep->wol_flag &
3035                                  FEC_WOL_FLAG_ENABLE);
3036
3037         return 0;
3038
3039 err_enet_mii_probe:
3040         fec_enet_free_buffers(ndev);
3041 err_enet_alloc:
3042         fec_enet_clk_enable(ndev, false);
3043 clk_enable:
3044         pm_runtime_mark_last_busy(&fep->pdev->dev);
3045         pm_runtime_put_autosuspend(&fep->pdev->dev);
3046         pinctrl_pm_select_sleep_state(&fep->pdev->dev);
3047         return ret;
3048 }
3049
3050 static int
3051 fec_enet_close(struct net_device *ndev)
3052 {
3053         struct fec_enet_private *fep = netdev_priv(ndev);
3054
3055         phy_stop(ndev->phydev);
3056
3057         if (netif_device_present(ndev)) {
3058                 napi_disable(&fep->napi);
3059                 netif_tx_disable(ndev);
3060                 fec_stop(ndev);
3061         }
3062
3063         phy_disconnect(ndev->phydev);
3064
3065         if (fep->quirks & FEC_QUIRK_ERR006687)
3066                 imx6q_cpuidle_fec_irqs_unused();
3067
3068         fec_enet_update_ethtool_stats(ndev);
3069
3070         fec_enet_clk_enable(ndev, false);
3071         pinctrl_pm_select_sleep_state(&fep->pdev->dev);
3072         pm_runtime_mark_last_busy(&fep->pdev->dev);
3073         pm_runtime_put_autosuspend(&fep->pdev->dev);
3074
3075         fec_enet_free_buffers(ndev);
3076
3077         return 0;
3078 }
3079
3080 /* Set or clear the multicast filter for this adaptor.
3081  * Skeleton taken from sunlance driver.
3082  * The CPM Ethernet implementation allows Multicast as well as individual
3083  * MAC address filtering.  Some of the drivers check to make sure it is
3084  * a group multicast address, and discard those that are not.  I guess I
3085  * will do the same for now, but just remove the test if you want
3086  * individual filtering as well (do the upper net layers want or support
3087  * this kind of feature?).
3088  */
3089
3090 #define FEC_HASH_BITS   6               /* #bits in hash */
3091
3092 static void set_multicast_list(struct net_device *ndev)
3093 {
3094         struct fec_enet_private *fep = netdev_priv(ndev);
3095         struct netdev_hw_addr *ha;
3096         unsigned int crc, tmp;
3097         unsigned char hash;
3098         unsigned int hash_high = 0, hash_low = 0;
3099
3100         if (ndev->flags & IFF_PROMISC) {
3101                 tmp = readl(fep->hwp + FEC_R_CNTRL);
3102                 tmp |= 0x8;
3103                 writel(tmp, fep->hwp + FEC_R_CNTRL);
3104                 return;
3105         }
3106
3107         tmp = readl(fep->hwp + FEC_R_CNTRL);
3108         tmp &= ~0x8;
3109         writel(tmp, fep->hwp + FEC_R_CNTRL);
3110
3111         if (ndev->flags & IFF_ALLMULTI) {
3112                 /* Catch all multicast addresses, so set the
3113                  * filter to all 1's
3114                  */
3115                 writel(0xffffffff, fep->hwp + FEC_GRP_HASH_TABLE_HIGH);
3116                 writel(0xffffffff, fep->hwp + FEC_GRP_HASH_TABLE_LOW);
3117
3118                 return;
3119         }
3120
3121         /* Add the addresses in hash register */
3122         netdev_for_each_mc_addr(ha, ndev) {
3123                 /* calculate crc32 value of mac address */
3124                 crc = ether_crc_le(ndev->addr_len, ha->addr);
3125
3126                 /* only upper 6 bits (FEC_HASH_BITS) are used
3127                  * which point to specific bit in the hash registers
3128                  */
3129                 hash = (crc >> (32 - FEC_HASH_BITS)) & 0x3f;
3130
3131                 if (hash > 31)
3132                         hash_high |= 1 << (hash - 32);
3133                 else
3134                         hash_low |= 1 << hash;
3135         }
3136
3137         writel(hash_high, fep->hwp + FEC_GRP_HASH_TABLE_HIGH);
3138         writel(hash_low, fep->hwp + FEC_GRP_HASH_TABLE_LOW);
3139 }
3140
3141 /* Set a MAC change in hardware. */
3142 static int
3143 fec_set_mac_address(struct net_device *ndev, void *p)
3144 {
3145         struct fec_enet_private *fep = netdev_priv(ndev);
3146         struct sockaddr *addr = p;
3147
3148         if (addr) {
3149                 if (!is_valid_ether_addr(addr->sa_data))
3150                         return -EADDRNOTAVAIL;
3151                 memcpy(ndev->dev_addr, addr->sa_data, ndev->addr_len);
3152         }
3153
3154         /* Add netif status check here to avoid system hang in below case:
3155          * ifconfig ethx down; ifconfig ethx hw ether xx:xx:xx:xx:xx:xx;
3156          * After ethx down, fec all clocks are gated off and then register
3157          * access causes system hang.
3158          */
3159         if (!netif_running(ndev))
3160                 return 0;
3161
3162         writel(ndev->dev_addr[3] | (ndev->dev_addr[2] << 8) |
3163                 (ndev->dev_addr[1] << 16) | (ndev->dev_addr[0] << 24),
3164                 fep->hwp + FEC_ADDR_LOW);
3165         writel((ndev->dev_addr[5] << 16) | (ndev->dev_addr[4] << 24),
3166                 fep->hwp + FEC_ADDR_HIGH);
3167         return 0;
3168 }
3169
3170 #ifdef CONFIG_NET_POLL_CONTROLLER
3171 /**
3172  * fec_poll_controller - FEC Poll controller function
3173  * @dev: The FEC network adapter
3174  *
3175  * Polled functionality used by netconsole and others in non interrupt mode
3176  *
3177  */
3178 static void fec_poll_controller(struct net_device *dev)
3179 {
3180         int i;
3181         struct fec_enet_private *fep = netdev_priv(dev);
3182
3183         for (i = 0; i < FEC_IRQ_NUM; i++) {
3184                 if (fep->irq[i] > 0) {
3185                         disable_irq(fep->irq[i]);
3186                         fec_enet_interrupt(fep->irq[i], dev);
3187                         enable_irq(fep->irq[i]);
3188                 }
3189         }
3190 }
3191 #endif
3192
3193 static inline void fec_enet_set_netdev_features(struct net_device *netdev,
3194         netdev_features_t features)
3195 {
3196         struct fec_enet_private *fep = netdev_priv(netdev);
3197         netdev_features_t changed = features ^ netdev->features;
3198
3199         netdev->features = features;
3200
3201         /* Receive checksum has been changed */
3202         if (changed & NETIF_F_RXCSUM) {
3203                 if (features & NETIF_F_RXCSUM)
3204                         fep->csum_flags |= FLAG_RX_CSUM_ENABLED;
3205                 else
3206                         fep->csum_flags &= ~FLAG_RX_CSUM_ENABLED;
3207         }
3208 }
3209
3210 static int fec_set_features(struct net_device *netdev,
3211         netdev_features_t features)
3212 {
3213         struct fec_enet_private *fep = netdev_priv(netdev);
3214         netdev_features_t changed = features ^ netdev->features;
3215
3216         if (netif_running(netdev) && changed & NETIF_F_RXCSUM) {
3217                 napi_disable(&fep->napi);
3218                 netif_tx_lock_bh(netdev);
3219                 fec_stop(netdev);
3220                 fec_enet_set_netdev_features(netdev, features);
3221                 fec_restart(netdev);
3222                 netif_tx_wake_all_queues(netdev);
3223                 netif_tx_unlock_bh(netdev);
3224                 napi_enable(&fep->napi);
3225         } else {
3226                 fec_enet_set_netdev_features(netdev, features);
3227         }
3228
3229         return 0;
3230 }
3231
3232 static const struct net_device_ops fec_netdev_ops = {
3233         .ndo_open               = fec_enet_open,
3234         .ndo_stop               = fec_enet_close,
3235         .ndo_start_xmit         = fec_enet_start_xmit,
3236         .ndo_set_rx_mode        = set_multicast_list,
3237         .ndo_validate_addr      = eth_validate_addr,
3238         .ndo_tx_timeout         = fec_timeout,
3239         .ndo_set_mac_address    = fec_set_mac_address,
3240         .ndo_do_ioctl           = fec_enet_ioctl,
3241 #ifdef CONFIG_NET_POLL_CONTROLLER
3242         .ndo_poll_controller    = fec_poll_controller,
3243 #endif
3244         .ndo_set_features       = fec_set_features,
3245 };
3246
3247 static const unsigned short offset_des_active_rxq[] = {
3248         FEC_R_DES_ACTIVE_0, FEC_R_DES_ACTIVE_1, FEC_R_DES_ACTIVE_2
3249 };
3250
3251 static const unsigned short offset_des_active_txq[] = {
3252         FEC_X_DES_ACTIVE_0, FEC_X_DES_ACTIVE_1, FEC_X_DES_ACTIVE_2
3253 };
3254
3255  /*
3256   * XXX:  We need to clean up on failure exits here.
3257   *
3258   */
3259 static int fec_enet_init(struct net_device *ndev)
3260 {
3261         struct fec_enet_private *fep = netdev_priv(ndev);
3262         struct bufdesc *cbd_base;
3263         dma_addr_t bd_dma;
3264         int bd_size;
3265         unsigned int i;
3266         unsigned dsize = fep->bufdesc_ex ? sizeof(struct bufdesc_ex) :
3267                         sizeof(struct bufdesc);
3268         unsigned dsize_log2 = __fls(dsize);
3269         int ret;
3270
3271         WARN_ON(dsize != (1 << dsize_log2));
3272 #if defined(CONFIG_ARM) || defined(CONFIG_ARM64)
3273         fep->rx_align = 0xf;
3274         fep->tx_align = 0xf;
3275 #else
3276         fep->rx_align = 0x3;
3277         fep->tx_align = 0x3;
3278 #endif
3279
3280         /* Check mask of the streaming and coherent API */
3281         ret = dma_set_mask_and_coherent(&fep->pdev->dev, DMA_BIT_MASK(32));
3282         if (ret < 0) {
3283                 dev_warn(&fep->pdev->dev, "No suitable DMA available\n");
3284                 return ret;
3285         }
3286
3287         fec_enet_alloc_queue(ndev);
3288
3289         bd_size = (fep->total_tx_ring_size + fep->total_rx_ring_size) * dsize;
3290
3291         /* Allocate memory for buffer descriptors. */
3292         cbd_base = dmam_alloc_coherent(&fep->pdev->dev, bd_size, &bd_dma,
3293                                        GFP_KERNEL);
3294         if (!cbd_base) {
3295                 return -ENOMEM;
3296         }
3297
3298         /* Get the Ethernet address */
3299         fec_get_mac(ndev);
3300         /* make sure MAC we just acquired is programmed into the hw */
3301         fec_set_mac_address(ndev, NULL);
3302
3303         /* Set receive and transmit descriptor base. */
3304         for (i = 0; i < fep->num_rx_queues; i++) {
3305                 struct fec_enet_priv_rx_q *rxq = fep->rx_queue[i];
3306                 unsigned size = dsize * rxq->bd.ring_size;
3307
3308                 rxq->bd.qid = i;
3309                 rxq->bd.base = cbd_base;
3310                 rxq->bd.cur = cbd_base;
3311                 rxq->bd.dma = bd_dma;
3312                 rxq->bd.dsize = dsize;
3313                 rxq->bd.dsize_log2 = dsize_log2;
3314                 rxq->bd.reg_desc_active = fep->hwp + offset_des_active_rxq[i];
3315                 bd_dma += size;
3316                 cbd_base = (struct bufdesc *)(((void *)cbd_base) + size);
3317                 rxq->bd.last = (struct bufdesc *)(((void *)cbd_base) - dsize);
3318         }
3319
3320         for (i = 0; i < fep->num_tx_queues; i++) {
3321                 struct fec_enet_priv_tx_q *txq = fep->tx_queue[i];
3322                 unsigned size = dsize * txq->bd.ring_size;
3323
3324                 txq->bd.qid = i;
3325                 txq->bd.base = cbd_base;
3326                 txq->bd.cur = cbd_base;
3327                 txq->bd.dma = bd_dma;
3328                 txq->bd.dsize = dsize;
3329                 txq->bd.dsize_log2 = dsize_log2;
3330                 txq->bd.reg_desc_active = fep->hwp + offset_des_active_txq[i];
3331                 bd_dma += size;
3332                 cbd_base = (struct bufdesc *)(((void *)cbd_base) + size);
3333                 txq->bd.last = (struct bufdesc *)(((void *)cbd_base) - dsize);
3334         }
3335
3336
3337         /* The FEC Ethernet specific entries in the device structure */
3338         ndev->watchdog_timeo = TX_TIMEOUT;
3339         ndev->netdev_ops = &fec_netdev_ops;
3340         ndev->ethtool_ops = &fec_enet_ethtool_ops;
3341
3342         writel(FEC_RX_DISABLED_IMASK, fep->hwp + FEC_IMASK);
3343         netif_napi_add(ndev, &fep->napi, fec_enet_rx_napi, NAPI_POLL_WEIGHT);
3344
3345         if (fep->quirks & FEC_QUIRK_HAS_VLAN)
3346                 /* enable hw VLAN support */
3347                 ndev->features |= NETIF_F_HW_VLAN_CTAG_RX;
3348
3349         if (fep->quirks & FEC_QUIRK_HAS_CSUM) {
3350                 ndev->gso_max_segs = FEC_MAX_TSO_SEGS;
3351
3352                 /* enable hw accelerator */
3353                 ndev->features |= (NETIF_F_IP_CSUM | NETIF_F_IPV6_CSUM
3354                                 | NETIF_F_RXCSUM | NETIF_F_SG | NETIF_F_TSO);
3355                 fep->csum_flags |= FLAG_RX_CSUM_ENABLED;
3356         }
3357
3358         if (fep->quirks & FEC_QUIRK_HAS_AVB) {
3359                 fep->tx_align = 0;
3360                 fep->rx_align = 0x3f;
3361         }
3362
3363         ndev->hw_features = ndev->features;
3364
3365         fec_restart(ndev);
3366
3367         if (fep->quirks & FEC_QUIRK_MIB_CLEAR)
3368                 fec_enet_clear_ethtool_stats(ndev);
3369         else
3370                 fec_enet_update_ethtool_stats(ndev);
3371
3372         return 0;
3373 }
3374
3375 #ifdef CONFIG_OF
3376 static int fec_reset_phy(struct platform_device *pdev)
3377 {
3378         int err, phy_reset;
3379         bool active_high = false;
3380         int msec = 1, phy_post_delay = 0;
3381         struct device_node *np = pdev->dev.of_node;
3382
3383         if (!np)
3384                 return 0;
3385
3386         err = of_property_read_u32(np, "phy-reset-duration", &msec);
3387         /* A sane reset duration should not be longer than 1s */
3388         if (!err && msec > 1000)
3389                 msec = 1;
3390
3391         phy_reset = of_get_named_gpio(np, "phy-reset-gpios", 0);
3392         if (phy_reset == -EPROBE_DEFER)
3393                 return phy_reset;
3394         else if (!gpio_is_valid(phy_reset))
3395                 return 0;
3396
3397         err = of_property_read_u32(np, "phy-reset-post-delay", &phy_post_delay);
3398         /* valid reset duration should be less than 1s */
3399         if (!err && phy_post_delay > 1000)
3400                 return -EINVAL;
3401
3402         active_high = of_property_read_bool(np, "phy-reset-active-high");
3403
3404         err = devm_gpio_request_one(&pdev->dev, phy_reset,
3405                         active_high ? GPIOF_OUT_INIT_HIGH : GPIOF_OUT_INIT_LOW,
3406                         "phy-reset");
3407         if (err) {
3408                 dev_err(&pdev->dev, "failed to get phy-reset-gpios: %d\n", err);
3409                 return err;
3410         }
3411
3412         if (msec > 20)
3413                 msleep(msec);
3414         else
3415                 usleep_range(msec * 1000, msec * 1000 + 1000);
3416
3417         gpio_set_value_cansleep(phy_reset, !active_high);
3418
3419         if (!phy_post_delay)
3420                 return 0;
3421
3422         if (phy_post_delay > 20)
3423                 msleep(phy_post_delay);
3424         else
3425                 usleep_range(phy_post_delay * 1000,
3426                              phy_post_delay * 1000 + 1000);
3427
3428         return 0;
3429 }
3430 #else /* CONFIG_OF */
3431 static int fec_reset_phy(struct platform_device *pdev)
3432 {
3433         /*
3434          * In case of platform probe, the reset has been done
3435          * by machine code.
3436          */
3437         return 0;
3438 }
3439 #endif /* CONFIG_OF */
3440
3441 static void
3442 fec_enet_get_queue_num(struct platform_device *pdev, int *num_tx, int *num_rx)
3443 {
3444         struct device_node *np = pdev->dev.of_node;
3445
3446         *num_tx = *num_rx = 1;
3447
3448         if (!np || !of_device_is_available(np))
3449                 return;
3450
3451         /* parse the num of tx and rx queues */
3452         of_property_read_u32(np, "fsl,num-tx-queues", num_tx);
3453
3454         of_property_read_u32(np, "fsl,num-rx-queues", num_rx);
3455
3456         if (*num_tx < 1 || *num_tx > FEC_ENET_MAX_TX_QS) {
3457                 dev_warn(&pdev->dev, "Invalid num_tx(=%d), fall back to 1\n",
3458                          *num_tx);
3459                 *num_tx = 1;
3460                 return;
3461         }
3462
3463         if (*num_rx < 1 || *num_rx > FEC_ENET_MAX_RX_QS) {
3464                 dev_warn(&pdev->dev, "Invalid num_rx(=%d), fall back to 1\n",
3465                          *num_rx);
3466                 *num_rx = 1;
3467                 return;
3468         }
3469
3470 }
3471
3472 static int fec_enet_get_irq_cnt(struct platform_device *pdev)
3473 {
3474         int irq_cnt = platform_irq_count(pdev);
3475
3476         if (irq_cnt > FEC_IRQ_NUM)
3477                 irq_cnt = FEC_IRQ_NUM;  /* last for pps */
3478         else if (irq_cnt == 2)
3479                 irq_cnt = 1;    /* last for pps */
3480         else if (irq_cnt <= 0)
3481                 irq_cnt = 1;    /* At least 1 irq is needed */
3482         return irq_cnt;
3483 }
3484
3485 static int fec_enet_init_stop_mode(struct fec_enet_private *fep,
3486                                    struct fec_devinfo *dev_info,
3487                                    struct device_node *np)
3488 {
3489         struct device_node *gpr_np;
3490         int ret = 0;
3491
3492         if (!dev_info)
3493                 return 0;
3494
3495         gpr_np = of_parse_phandle(np, "gpr", 0);
3496         if (!gpr_np)
3497                 return 0;
3498
3499         fep->stop_gpr.gpr = syscon_node_to_regmap(gpr_np);
3500         if (IS_ERR(fep->stop_gpr.gpr)) {
3501                 dev_err(&fep->pdev->dev, "could not find gpr regmap\n");
3502                 ret = PTR_ERR(fep->stop_gpr.gpr);
3503                 fep->stop_gpr.gpr = NULL;
3504                 goto out;
3505         }
3506
3507         fep->stop_gpr.reg = dev_info->stop_gpr_reg;
3508         fep->stop_gpr.bit = dev_info->stop_gpr_bit;
3509
3510 out:
3511         of_node_put(gpr_np);
3512
3513         return ret;
3514 }
3515
3516 static int
3517 fec_probe(struct platform_device *pdev)
3518 {
3519         struct fec_enet_private *fep;
3520         struct fec_platform_data *pdata;
3521         phy_interface_t interface;
3522         struct net_device *ndev;
3523         int i, irq, ret = 0;
3524         const struct of_device_id *of_id;
3525         static int dev_id;
3526         struct device_node *np = pdev->dev.of_node, *phy_node;
3527         int num_tx_qs;
3528         int num_rx_qs;
3529         char irq_name[8];
3530         int irq_cnt;
3531         struct fec_devinfo *dev_info;
3532
3533         fec_enet_get_queue_num(pdev, &num_tx_qs, &num_rx_qs);
3534
3535         /* Init network device */
3536         ndev = alloc_etherdev_mqs(sizeof(struct fec_enet_private) +
3537                                   FEC_STATS_SIZE, num_tx_qs, num_rx_qs);
3538         if (!ndev)
3539                 return -ENOMEM;
3540
3541         SET_NETDEV_DEV(ndev, &pdev->dev);
3542
3543         /* setup board info structure */
3544         fep = netdev_priv(ndev);
3545
3546         of_id = of_match_device(fec_dt_ids, &pdev->dev);
3547         if (of_id)
3548                 pdev->id_entry = of_id->data;
3549         dev_info = (struct fec_devinfo *)pdev->id_entry->driver_data;
3550         if (dev_info)
3551                 fep->quirks = dev_info->quirks;
3552
3553         fep->netdev = ndev;
3554         fep->num_rx_queues = num_rx_qs;
3555         fep->num_tx_queues = num_tx_qs;
3556
3557 #if !defined(CONFIG_M5272)
3558         /* default enable pause frame auto negotiation */
3559         if (fep->quirks & FEC_QUIRK_HAS_GBIT)
3560                 fep->pause_flag |= FEC_PAUSE_FLAG_AUTONEG;
3561 #endif
3562
3563         /* Select default pin state */
3564         pinctrl_pm_select_default_state(&pdev->dev);
3565
3566         fep->hwp = devm_platform_ioremap_resource(pdev, 0);
3567         if (IS_ERR(fep->hwp)) {
3568                 ret = PTR_ERR(fep->hwp);
3569                 goto failed_ioremap;
3570         }
3571
3572         fep->pdev = pdev;
3573         fep->dev_id = dev_id++;
3574
3575         platform_set_drvdata(pdev, ndev);
3576
3577         if ((of_machine_is_compatible("fsl,imx6q") ||
3578              of_machine_is_compatible("fsl,imx6dl")) &&
3579             !of_property_read_bool(np, "fsl,err006687-workaround-present"))
3580                 fep->quirks |= FEC_QUIRK_ERR006687;
3581
3582         if (of_get_property(np, "fsl,magic-packet", NULL))
3583                 fep->wol_flag |= FEC_WOL_HAS_MAGIC_PACKET;
3584
3585         ret = fec_enet_init_stop_mode(fep, dev_info, np);
3586         if (ret)
3587                 goto failed_stop_mode;
3588
3589         phy_node = of_parse_phandle(np, "phy-handle", 0);
3590         if (!phy_node && of_phy_is_fixed_link(np)) {
3591                 ret = of_phy_register_fixed_link(np);
3592                 if (ret < 0) {
3593                         dev_err(&pdev->dev,
3594                                 "broken fixed-link specification\n");
3595                         goto failed_phy;
3596                 }
3597                 phy_node = of_node_get(np);
3598         }
3599         fep->phy_node = phy_node;
3600
3601         ret = of_get_phy_mode(pdev->dev.of_node, &interface);
3602         if (ret) {
3603                 pdata = dev_get_platdata(&pdev->dev);
3604                 if (pdata)
3605                         fep->phy_interface = pdata->phy;
3606                 else
3607                         fep->phy_interface = PHY_INTERFACE_MODE_MII;
3608         } else {
3609                 fep->phy_interface = interface;
3610         }
3611
3612         fep->clk_ipg = devm_clk_get(&pdev->dev, "ipg");
3613         if (IS_ERR(fep->clk_ipg)) {
3614                 ret = PTR_ERR(fep->clk_ipg);
3615                 goto failed_clk;
3616         }
3617
3618         fep->clk_ahb = devm_clk_get(&pdev->dev, "ahb");
3619         if (IS_ERR(fep->clk_ahb)) {
3620                 ret = PTR_ERR(fep->clk_ahb);
3621                 goto failed_clk;
3622         }
3623
3624         fep->itr_clk_rate = clk_get_rate(fep->clk_ahb);
3625
3626         /* enet_out is optional, depends on board */
3627         fep->clk_enet_out = devm_clk_get(&pdev->dev, "enet_out");
3628         if (IS_ERR(fep->clk_enet_out))
3629                 fep->clk_enet_out = NULL;
3630
3631         fep->ptp_clk_on = false;
3632         mutex_init(&fep->ptp_clk_mutex);
3633
3634         /* clk_ref is optional, depends on board */
3635         fep->clk_ref = devm_clk_get(&pdev->dev, "enet_clk_ref");
3636         if (IS_ERR(fep->clk_ref))
3637                 fep->clk_ref = NULL;
3638
3639         fep->bufdesc_ex = fep->quirks & FEC_QUIRK_HAS_BUFDESC_EX;
3640         fep->clk_ptp = devm_clk_get(&pdev->dev, "ptp");
3641         if (IS_ERR(fep->clk_ptp)) {
3642                 fep->clk_ptp = NULL;
3643                 fep->bufdesc_ex = false;
3644         }
3645
3646         ret = fec_enet_clk_enable(ndev, true);
3647         if (ret)
3648                 goto failed_clk;
3649
3650         ret = clk_prepare_enable(fep->clk_ipg);
3651         if (ret)
3652                 goto failed_clk_ipg;
3653         ret = clk_prepare_enable(fep->clk_ahb);
3654         if (ret)
3655                 goto failed_clk_ahb;
3656
3657         fep->reg_phy = devm_regulator_get_optional(&pdev->dev, "phy");
3658         if (!IS_ERR(fep->reg_phy)) {
3659                 ret = regulator_enable(fep->reg_phy);
3660                 if (ret) {
3661                         dev_err(&pdev->dev,
3662                                 "Failed to enable phy regulator: %d\n", ret);
3663                         goto failed_regulator;
3664                 }
3665         } else {
3666                 if (PTR_ERR(fep->reg_phy) == -EPROBE_DEFER) {
3667                         ret = -EPROBE_DEFER;
3668                         goto failed_regulator;
3669                 }
3670                 fep->reg_phy = NULL;
3671         }
3672
3673         pm_runtime_set_autosuspend_delay(&pdev->dev, FEC_MDIO_PM_TIMEOUT);
3674         pm_runtime_use_autosuspend(&pdev->dev);
3675         pm_runtime_get_noresume(&pdev->dev);
3676         pm_runtime_set_active(&pdev->dev);
3677         pm_runtime_enable(&pdev->dev);
3678
3679         ret = fec_reset_phy(pdev);
3680         if (ret)
3681                 goto failed_reset;
3682
3683         irq_cnt = fec_enet_get_irq_cnt(pdev);
3684         if (fep->bufdesc_ex)
3685                 fec_ptp_init(pdev, irq_cnt);
3686
3687         ret = fec_enet_init(ndev);
3688         if (ret)
3689                 goto failed_init;
3690
3691         for (i = 0; i < irq_cnt; i++) {
3692                 snprintf(irq_name, sizeof(irq_name), "int%d", i);
3693                 irq = platform_get_irq_byname_optional(pdev, irq_name);
3694                 if (irq < 0)
3695                         irq = platform_get_irq(pdev, i);
3696                 if (irq < 0) {
3697                         ret = irq;
3698                         goto failed_irq;
3699                 }
3700                 ret = devm_request_irq(&pdev->dev, irq, fec_enet_interrupt,
3701                                        0, pdev->name, ndev);
3702                 if (ret)
3703                         goto failed_irq;
3704
3705                 fep->irq[i] = irq;
3706         }
3707
3708         ret = fec_enet_mii_init(pdev);
3709         if (ret)
3710                 goto failed_mii_init;
3711
3712         /* Carrier starts down, phylib will bring it up */
3713         netif_carrier_off(ndev);
3714         fec_enet_clk_enable(ndev, false);
3715         pinctrl_pm_select_sleep_state(&pdev->dev);
3716
3717         ret = register_netdev(ndev);
3718         if (ret)
3719                 goto failed_register;
3720
3721         device_init_wakeup(&ndev->dev, fep->wol_flag &
3722                            FEC_WOL_HAS_MAGIC_PACKET);
3723
3724         if (fep->bufdesc_ex && fep->ptp_clock)
3725                 netdev_info(ndev, "registered PHC device %d\n", fep->dev_id);
3726
3727         fep->rx_copybreak = COPYBREAK_DEFAULT;
3728         INIT_WORK(&fep->tx_timeout_work, fec_enet_timeout_work);
3729
3730         pm_runtime_mark_last_busy(&pdev->dev);
3731         pm_runtime_put_autosuspend(&pdev->dev);
3732
3733         return 0;
3734
3735 failed_register:
3736         fec_enet_mii_remove(fep);
3737 failed_mii_init:
3738 failed_irq:
3739 failed_init:
3740         fec_ptp_stop(pdev);
3741         if (fep->reg_phy)
3742                 regulator_disable(fep->reg_phy);
3743 failed_reset:
3744         pm_runtime_put_noidle(&pdev->dev);
3745         pm_runtime_disable(&pdev->dev);
3746 failed_regulator:
3747         clk_disable_unprepare(fep->clk_ahb);
3748 failed_clk_ahb:
3749         clk_disable_unprepare(fep->clk_ipg);
3750 failed_clk_ipg:
3751         fec_enet_clk_enable(ndev, false);
3752 failed_clk:
3753         if (of_phy_is_fixed_link(np))
3754                 of_phy_deregister_fixed_link(np);
3755         of_node_put(phy_node);
3756 failed_stop_mode:
3757 failed_phy:
3758         dev_id--;
3759 failed_ioremap:
3760         free_netdev(ndev);
3761
3762         return ret;
3763 }
3764
3765 static int
3766 fec_drv_remove(struct platform_device *pdev)
3767 {
3768         struct net_device *ndev = platform_get_drvdata(pdev);
3769         struct fec_enet_private *fep = netdev_priv(ndev);
3770         struct device_node *np = pdev->dev.of_node;
3771         int ret;
3772
3773         ret = pm_runtime_get_sync(&pdev->dev);
3774         if (ret < 0)
3775                 return ret;
3776
3777         cancel_work_sync(&fep->tx_timeout_work);
3778         fec_ptp_stop(pdev);
3779         unregister_netdev(ndev);
3780         fec_enet_mii_remove(fep);
3781         if (fep->reg_phy)
3782                 regulator_disable(fep->reg_phy);
3783
3784         if (of_phy_is_fixed_link(np))
3785                 of_phy_deregister_fixed_link(np);
3786         of_node_put(fep->phy_node);
3787         free_netdev(ndev);
3788
3789         clk_disable_unprepare(fep->clk_ahb);
3790         clk_disable_unprepare(fep->clk_ipg);
3791         pm_runtime_put_noidle(&pdev->dev);
3792         pm_runtime_disable(&pdev->dev);
3793
3794         return 0;
3795 }
3796
3797 static int __maybe_unused fec_suspend(struct device *dev)
3798 {
3799         struct net_device *ndev = dev_get_drvdata(dev);
3800         struct fec_enet_private *fep = netdev_priv(ndev);
3801
3802         rtnl_lock();
3803         if (netif_running(ndev)) {
3804                 if (fep->wol_flag & FEC_WOL_FLAG_ENABLE)
3805                         fep->wol_flag |= FEC_WOL_FLAG_SLEEP_ON;
3806                 phy_stop(ndev->phydev);
3807                 napi_disable(&fep->napi);
3808                 netif_tx_lock_bh(ndev);
3809                 netif_device_detach(ndev);
3810                 netif_tx_unlock_bh(ndev);
3811                 fec_stop(ndev);
3812                 fec_enet_clk_enable(ndev, false);
3813                 if (!(fep->wol_flag & FEC_WOL_FLAG_ENABLE))
3814                         pinctrl_pm_select_sleep_state(&fep->pdev->dev);
3815         }
3816         rtnl_unlock();
3817
3818         if (fep->reg_phy && !(fep->wol_flag & FEC_WOL_FLAG_ENABLE))
3819                 regulator_disable(fep->reg_phy);
3820
3821         /* SOC supply clock to phy, when clock is disabled, phy link down
3822          * SOC control phy regulator, when regulator is disabled, phy link down
3823          */
3824         if (fep->clk_enet_out || fep->reg_phy)
3825                 fep->link = 0;
3826
3827         return 0;
3828 }
3829
3830 static int __maybe_unused fec_resume(struct device *dev)
3831 {
3832         struct net_device *ndev = dev_get_drvdata(dev);
3833         struct fec_enet_private *fep = netdev_priv(ndev);
3834         int ret;
3835         int val;
3836
3837         if (fep->reg_phy && !(fep->wol_flag & FEC_WOL_FLAG_ENABLE)) {
3838                 ret = regulator_enable(fep->reg_phy);
3839                 if (ret)
3840                         return ret;
3841         }
3842
3843         rtnl_lock();
3844         if (netif_running(ndev)) {
3845                 ret = fec_enet_clk_enable(ndev, true);
3846                 if (ret) {
3847                         rtnl_unlock();
3848                         goto failed_clk;
3849                 }
3850                 if (fep->wol_flag & FEC_WOL_FLAG_ENABLE) {
3851                         fec_enet_stop_mode(fep, false);
3852
3853                         val = readl(fep->hwp + FEC_ECNTRL);
3854                         val &= ~(FEC_ECR_MAGICEN | FEC_ECR_SLEEP);
3855                         writel(val, fep->hwp + FEC_ECNTRL);
3856                         fep->wol_flag &= ~FEC_WOL_FLAG_SLEEP_ON;
3857                 } else {
3858                         pinctrl_pm_select_default_state(&fep->pdev->dev);
3859                 }
3860                 fec_restart(ndev);
3861                 netif_tx_lock_bh(ndev);
3862                 netif_device_attach(ndev);
3863                 netif_tx_unlock_bh(ndev);
3864                 napi_enable(&fep->napi);
3865                 phy_start(ndev->phydev);
3866         }
3867         rtnl_unlock();
3868
3869         return 0;
3870
3871 failed_clk:
3872         if (fep->reg_phy)
3873                 regulator_disable(fep->reg_phy);
3874         return ret;
3875 }
3876
3877 static int __maybe_unused fec_runtime_suspend(struct device *dev)
3878 {
3879         struct net_device *ndev = dev_get_drvdata(dev);
3880         struct fec_enet_private *fep = netdev_priv(ndev);
3881
3882         clk_disable_unprepare(fep->clk_ahb);
3883         clk_disable_unprepare(fep->clk_ipg);
3884
3885         return 0;
3886 }
3887
3888 static int __maybe_unused fec_runtime_resume(struct device *dev)
3889 {
3890         struct net_device *ndev = dev_get_drvdata(dev);
3891         struct fec_enet_private *fep = netdev_priv(ndev);
3892         int ret;
3893
3894         ret = clk_prepare_enable(fep->clk_ahb);
3895         if (ret)
3896                 return ret;
3897         ret = clk_prepare_enable(fep->clk_ipg);
3898         if (ret)
3899                 goto failed_clk_ipg;
3900
3901         return 0;
3902
3903 failed_clk_ipg:
3904         clk_disable_unprepare(fep->clk_ahb);
3905         return ret;
3906 }
3907
3908 static const struct dev_pm_ops fec_pm_ops = {
3909         SET_SYSTEM_SLEEP_PM_OPS(fec_suspend, fec_resume)
3910         SET_RUNTIME_PM_OPS(fec_runtime_suspend, fec_runtime_resume, NULL)
3911 };
3912
3913 static struct platform_driver fec_driver = {
3914         .driver = {
3915                 .name   = DRIVER_NAME,
3916                 .pm     = &fec_pm_ops,
3917                 .of_match_table = fec_dt_ids,
3918                 .suppress_bind_attrs = true,
3919         },
3920         .id_table = fec_devtype,
3921         .probe  = fec_probe,
3922         .remove = fec_drv_remove,
3923 };
3924
3925 module_platform_driver(fec_driver);
3926
3927 MODULE_ALIAS("platform:"DRIVER_NAME);
3928 MODULE_LICENSE("GPL");