drivers/iommu/io-pgtable-arm.c

   1 // SPDX-License-Identifier: GPL-2.0-only
   2 /*
   3  * CPU-agnostic ARM page table allocator.
   4  *
   5  * Copyright (C) 2014 ARM Limited
   6  *
   7  * Author: Will Deacon <will.deacon@arm.com>
   8  */
   9
  10 #define pr_fmt(fmt)     "arm-lpae io-pgtable: " fmt
  11
  12 #include <linux/atomic.h>
  13 #include <linux/bitops.h>
  14 #include <linux/io-pgtable.h>
  15 #include <linux/kernel.h>
  16 #include <linux/sizes.h>
  17 #include <linux/slab.h>
  18 #include <linux/types.h>
  19 #include <linux/dma-mapping.h>
  20
  21 #include <asm/barrier.h>
  22
  23 #include "io-pgtable-arm.h"
  24
  25 #define ARM_LPAE_MAX_ADDR_BITS          52
  26 #define ARM_LPAE_S2_MAX_CONCAT_PAGES    16
  27 #define ARM_LPAE_MAX_LEVELS             4
  28
  29 /* Struct accessors */
  30 #define io_pgtable_to_data(x)                                           \
  31         container_of((x), struct arm_lpae_io_pgtable, iop)
  32
  33 #define io_pgtable_ops_to_data(x)                                       \
  34         io_pgtable_to_data(io_pgtable_ops_to_pgtable(x))
  35
  36 /*
  37  * Calculate the right shift amount to get to the portion describing level l
  38  * in a virtual address mapped by the pagetable in d.
  39  */
  40 #define ARM_LPAE_LVL_SHIFT(l,d)                                         \
  41         (((ARM_LPAE_MAX_LEVELS - (l)) * (d)->bits_per_level) +          \
  42         ilog2(sizeof(arm_lpae_iopte)))
  43
  44 #define ARM_LPAE_GRANULE(d)                                             \
  45         (sizeof(arm_lpae_iopte) << (d)->bits_per_level)
  46 #define ARM_LPAE_PGD_SIZE(d)                                            \
  47         (sizeof(arm_lpae_iopte) << (d)->pgd_bits)
  48
  49 /*
  50  * Calculate the index at level l used to map virtual address a using the
  51  * pagetable in d.
  52  */
  53 #define ARM_LPAE_PGD_IDX(l,d)                                           \
  54         ((l) == (d)->start_level ? (d)->pgd_bits - (d)->bits_per_level : 0)
  55
  56 #define ARM_LPAE_LVL_IDX(a,l,d)                                         \
  57         (((u64)(a) >> ARM_LPAE_LVL_SHIFT(l,d)) &                        \
  58          ((1 << ((d)->bits_per_level + ARM_LPAE_PGD_IDX(l,d))) - 1))
  59
  60 /* Calculate the block/page mapping size at level l for pagetable in d. */
  61 #define ARM_LPAE_BLOCK_SIZE(l,d)        (1ULL << ARM_LPAE_LVL_SHIFT(l,d))
  62
  63 /* Page table bits */
  64 #define ARM_LPAE_PTE_TYPE_SHIFT         0
  65 #define ARM_LPAE_PTE_TYPE_MASK          0x3
  66
  67 #define ARM_LPAE_PTE_TYPE_BLOCK         1
  68 #define ARM_LPAE_PTE_TYPE_TABLE         3
  69 #define ARM_LPAE_PTE_TYPE_PAGE          3
  70
  71 #define ARM_LPAE_PTE_ADDR_MASK          GENMASK_ULL(47,12)
  72
  73 #define ARM_LPAE_PTE_NSTABLE            (((arm_lpae_iopte)1) << 63)
  74 #define ARM_LPAE_PTE_XN                 (((arm_lpae_iopte)3) << 53)
  75 #define ARM_LPAE_PTE_AF                 (((arm_lpae_iopte)1) << 10)
  76 #define ARM_LPAE_PTE_SH_NS              (((arm_lpae_iopte)0) << 8)
  77 #define ARM_LPAE_PTE_SH_OS              (((arm_lpae_iopte)2) << 8)
  78 #define ARM_LPAE_PTE_SH_IS              (((arm_lpae_iopte)3) << 8)
  79 #define ARM_LPAE_PTE_NS                 (((arm_lpae_iopte)1) << 5)
  80 #define ARM_LPAE_PTE_VALID              (((arm_lpae_iopte)1) << 0)
  81
  82 #define ARM_LPAE_PTE_ATTR_LO_MASK       (((arm_lpae_iopte)0x3ff) << 2)
  83 /* Ignore the contiguous bit for block splitting */
  84 #define ARM_LPAE_PTE_ATTR_HI_MASK       (((arm_lpae_iopte)6) << 52)
  85 #define ARM_LPAE_PTE_ATTR_MASK          (ARM_LPAE_PTE_ATTR_LO_MASK |    \
  86                                          ARM_LPAE_PTE_ATTR_HI_MASK)
  87 /* Software bit for solving coherency races */
  88 #define ARM_LPAE_PTE_SW_SYNC            (((arm_lpae_iopte)1) << 55)
  89
  90 /* Stage-1 PTE */
  91 #define ARM_LPAE_PTE_AP_UNPRIV          (((arm_lpae_iopte)1) << 6)
  92 #define ARM_LPAE_PTE_AP_RDONLY          (((arm_lpae_iopte)2) << 6)
  93 #define ARM_LPAE_PTE_ATTRINDX_SHIFT     2
  94 #define ARM_LPAE_PTE_nG                 (((arm_lpae_iopte)1) << 11)
  95
  96 /* Stage-2 PTE */
  97 #define ARM_LPAE_PTE_HAP_FAULT          (((arm_lpae_iopte)0) << 6)
  98 #define ARM_LPAE_PTE_HAP_READ           (((arm_lpae_iopte)1) << 6)
  99 #define ARM_LPAE_PTE_HAP_WRITE          (((arm_lpae_iopte)2) << 6)
 100 #define ARM_LPAE_PTE_MEMATTR_OIWB       (((arm_lpae_iopte)0xf) << 2)
 101 #define ARM_LPAE_PTE_MEMATTR_NC         (((arm_lpae_iopte)0x5) << 2)
 102 #define ARM_LPAE_PTE_MEMATTR_DEV        (((arm_lpae_iopte)0x1) << 2)
 103
 104 /* Register bits */
 105 #define ARM_LPAE_VTCR_SL0_MASK          0x3
 106
 107 #define ARM_LPAE_TCR_T0SZ_SHIFT         0
 108
 109 #define ARM_LPAE_VTCR_PS_SHIFT          16
 110 #define ARM_LPAE_VTCR_PS_MASK           0x7
 111
 112 #define ARM_LPAE_MAIR_ATTR_SHIFT(n)     ((n) << 3)
 113 #define ARM_LPAE_MAIR_ATTR_MASK         0xff
 114 #define ARM_LPAE_MAIR_ATTR_DEVICE       0x04
 115 #define ARM_LPAE_MAIR_ATTR_NC           0x44
 116 #define ARM_LPAE_MAIR_ATTR_INC_OWBRWA   0xf4
 117 #define ARM_LPAE_MAIR_ATTR_WBRWA        0xff
 118 #define ARM_LPAE_MAIR_ATTR_IDX_NC       0
 119 #define ARM_LPAE_MAIR_ATTR_IDX_CACHE    1
 120 #define ARM_LPAE_MAIR_ATTR_IDX_DEV      2
 121 #define ARM_LPAE_MAIR_ATTR_IDX_INC_OCACHE       3
 122
 123 #define ARM_MALI_LPAE_TTBR_ADRMODE_TABLE (3u << 0)
 124 #define ARM_MALI_LPAE_TTBR_READ_INNER   BIT(2)
 125 #define ARM_MALI_LPAE_TTBR_SHARE_OUTER  BIT(4)
 126
 127 #define ARM_MALI_LPAE_MEMATTR_IMP_DEF   0x88ULL
 128 #define ARM_MALI_LPAE_MEMATTR_WRITE_ALLOC 0x8DULL
 129
 130 /* IOPTE accessors */
 131 #define iopte_deref(pte,d) __va(iopte_to_paddr(pte, d))
 132
 133 #define iopte_type(pte,l)                                       \
 134         (((pte) >> ARM_LPAE_PTE_TYPE_SHIFT) & ARM_LPAE_PTE_TYPE_MASK)
 135
 136 #define iopte_prot(pte) ((pte) & ARM_LPAE_PTE_ATTR_MASK)
 137
 138 struct arm_lpae_io_pgtable {
 139         struct io_pgtable       iop;
 140
 141         int                     pgd_bits;
 142         int                     start_level;
 143         int                     bits_per_level;
 144
 145         void                    *pgd;
 146 };
 147
 148 typedef u64 arm_lpae_iopte;
 149
 150 static inline bool iopte_leaf(arm_lpae_iopte pte, int lvl,
 151                               enum io_pgtable_fmt fmt)
 152 {
 153         if (lvl == (ARM_LPAE_MAX_LEVELS - 1) && fmt != ARM_MALI_LPAE)
 154                 return iopte_type(pte, lvl) == ARM_LPAE_PTE_TYPE_PAGE;
 155
 156         return iopte_type(pte, lvl) == ARM_LPAE_PTE_TYPE_BLOCK;
 157 }
 158
 159 static arm_lpae_iopte paddr_to_iopte(phys_addr_t paddr,
 160                                      struct arm_lpae_io_pgtable *data)
 161 {
 162         arm_lpae_iopte pte = paddr;
 163
 164         /* Of the bits which overlap, either 51:48 or 15:12 are always RES0 */
 165         return (pte | (pte >> (48 - 12))) & ARM_LPAE_PTE_ADDR_MASK;
 166 }
 167
 168 static phys_addr_t iopte_to_paddr(arm_lpae_iopte pte,
 169                                   struct arm_lpae_io_pgtable *data)
 170 {
 171         u64 paddr = pte & ARM_LPAE_PTE_ADDR_MASK;
 172
 173         if (ARM_LPAE_GRANULE(data) < SZ_64K)
 174                 return paddr;
 175
 176         /* Rotate the packed high-order bits back to the top */
 177         return (paddr | (paddr << (48 - 12))) & (ARM_LPAE_PTE_ADDR_MASK << 4);
 178 }
 179
 180 static bool selftest_running = false;
 181
 182 static dma_addr_t __arm_lpae_dma_addr(void *pages)
 183 {
 184         return (dma_addr_t)virt_to_phys(pages);
 185 }
 186
 187 static void *__arm_lpae_alloc_pages(size_t size, gfp_t gfp,
 188                                     struct io_pgtable_cfg *cfg)
 189 {
 190         struct device *dev = cfg->iommu_dev;
 191         int order = get_order(size);
 192         struct page *p;
 193         dma_addr_t dma;
 194         void *pages;
 195
 196         VM_BUG_ON((gfp & __GFP_HIGHMEM));
 197         p = alloc_pages_node(dev ? dev_to_node(dev) : NUMA_NO_NODE,
 198                              gfp | __GFP_ZERO, order);
 199         if (!p)
 200                 return NULL;
 201
 202         pages = page_address(p);
 203         if (!cfg->coherent_walk) {
 204                 dma = dma_map_single(dev, pages, size, DMA_TO_DEVICE);
 205                 if (dma_mapping_error(dev, dma))
 206                         goto out_free;
 207                 /*
 208                  * We depend on the IOMMU being able to work with any physical
 209                  * address directly, so if the DMA layer suggests otherwise by
 210                  * translating or truncating them, that bodes very badly...
 211                  */
 212                 if (dma != virt_to_phys(pages))
 213                         goto out_unmap;
 214         }
 215
 216         return pages;
 217
 218 out_unmap:
 219         dev_err(dev, "Cannot accommodate DMA translation for IOMMU page tables\n");
 220         dma_unmap_single(dev, dma, size, DMA_TO_DEVICE);
 221 out_free:
 222         __free_pages(p, order);
 223         return NULL;
 224 }
 225
 226 static void __arm_lpae_free_pages(void *pages, size_t size,
 227                                   struct io_pgtable_cfg *cfg)
 228 {
 229         if (!cfg->coherent_walk)
 230                 dma_unmap_single(cfg->iommu_dev, __arm_lpae_dma_addr(pages),
 231                                  size, DMA_TO_DEVICE);
 232         free_pages((unsigned long)pages, get_order(size));
 233 }
 234
 235 static void __arm_lpae_sync_pte(arm_lpae_iopte *ptep,
 236                                 struct io_pgtable_cfg *cfg)
 237 {
 238         dma_sync_single_for_device(cfg->iommu_dev, __arm_lpae_dma_addr(ptep),
 239                                    sizeof(*ptep), DMA_TO_DEVICE);
 240 }
 241
 242 static void __arm_lpae_set_pte(arm_lpae_iopte *ptep, arm_lpae_iopte pte,
 243                                struct io_pgtable_cfg *cfg)
 244 {
 245         *ptep = pte;
 246
 247         if (!cfg->coherent_walk)
 248                 __arm_lpae_sync_pte(ptep, cfg);
 249 }
 250
 251 static size_t __arm_lpae_unmap(struct arm_lpae_io_pgtable *data,
 252                                struct iommu_iotlb_gather *gather,
 253                                unsigned long iova, size_t size, int lvl,
 254                                arm_lpae_iopte *ptep);
 255
 256 static void __arm_lpae_init_pte(struct arm_lpae_io_pgtable *data,
 257                                 phys_addr_t paddr, arm_lpae_iopte prot,
 258                                 int lvl, arm_lpae_iopte *ptep)
 259 {
 260         arm_lpae_iopte pte = prot;
 261
 262         if (data->iop.fmt != ARM_MALI_LPAE && lvl == ARM_LPAE_MAX_LEVELS - 1)
 263                 pte |= ARM_LPAE_PTE_TYPE_PAGE;
 264         else
 265                 pte |= ARM_LPAE_PTE_TYPE_BLOCK;
 266
 267         pte |= paddr_to_iopte(paddr, data);
 268
 269         __arm_lpae_set_pte(ptep, pte, &data->iop.cfg);
 270 }
 271
 272 static int arm_lpae_init_pte(struct arm_lpae_io_pgtable *data,
 273                              unsigned long iova, phys_addr_t paddr,
 274                              arm_lpae_iopte prot, int lvl,
 275                              arm_lpae_iopte *ptep)
 276 {
 277         arm_lpae_iopte pte = *ptep;
 278
 279         if (iopte_leaf(pte, lvl, data->iop.fmt)) {
 280                 /* We require an unmap first */
 281                 WARN_ON(!selftest_running);
 282                 return -EEXIST;
 283         } else if (iopte_type(pte, lvl) == ARM_LPAE_PTE_TYPE_TABLE) {
 284                 /*
 285                  * We need to unmap and free the old table before
 286                  * overwriting it with a block entry.
 287                  */
 288                 arm_lpae_iopte *tblp;
 289                 size_t sz = ARM_LPAE_BLOCK_SIZE(lvl, data);
 290
 291                 tblp = ptep - ARM_LPAE_LVL_IDX(iova, lvl, data);
 292                 if (__arm_lpae_unmap(data, NULL, iova, sz, lvl, tblp) != sz) {
 293                         WARN_ON(1);
 294                         return -EINVAL;
 295                 }
 296         }
 297
 298         __arm_lpae_init_pte(data, paddr, prot, lvl, ptep);
 299         return 0;
 300 }
 301
 302 static arm_lpae_iopte arm_lpae_install_table(arm_lpae_iopte *table,
 303                                              arm_lpae_iopte *ptep,
 304                                              arm_lpae_iopte curr,
 305                                              struct io_pgtable_cfg *cfg)
 306 {
 307         arm_lpae_iopte old, new;
 308
 309         new = __pa(table) | ARM_LPAE_PTE_TYPE_TABLE;
 310         if (cfg->quirks & IO_PGTABLE_QUIRK_ARM_NS)
 311                 new |= ARM_LPAE_PTE_NSTABLE;
 312
 313         /*
 314          * Ensure the table itself is visible before its PTE can be.
 315          * Whilst we could get away with cmpxchg64_release below, this
 316          * doesn't have any ordering semantics when !CONFIG_SMP.
 317          */
 318         dma_wmb();
 319
 320         old = cmpxchg64_relaxed(ptep, curr, new);
 321
 322         if (cfg->coherent_walk || (old & ARM_LPAE_PTE_SW_SYNC))
 323                 return old;
 324
 325         /* Even if it's not ours, there's no point waiting; just kick it */
 326         __arm_lpae_sync_pte(ptep, cfg);
 327         if (old == curr)
 328                 WRITE_ONCE(*ptep, new | ARM_LPAE_PTE_SW_SYNC);
 329
 330         return old;
 331 }
 332
 333 static int __arm_lpae_map(struct arm_lpae_io_pgtable *data, unsigned long iova,
 334                           phys_addr_t paddr, size_t size, arm_lpae_iopte prot,
 335                           int lvl, arm_lpae_iopte *ptep, gfp_t gfp)
 336 {
 337         arm_lpae_iopte *cptep, pte;
 338         size_t block_size = ARM_LPAE_BLOCK_SIZE(lvl, data);
 339         size_t tblsz = ARM_LPAE_GRANULE(data);
 340         struct io_pgtable_cfg *cfg = &data->iop.cfg;
 341
 342         /* Find our entry at the current level */
 343         ptep += ARM_LPAE_LVL_IDX(iova, lvl, data);
 344
 345         /* If we can install a leaf entry at this level, then do so */
 346         if (size == block_size)
 347                 return arm_lpae_init_pte(data, iova, paddr, prot, lvl, ptep);
 348
 349         /* We can't allocate tables at the final level */
 350         if (WARN_ON(lvl >= ARM_LPAE_MAX_LEVELS - 1))
 351                 return -EINVAL;
 352
 353         /* Grab a pointer to the next level */
 354         pte = READ_ONCE(*ptep);
 355         if (!pte) {
 356                 cptep = __arm_lpae_alloc_pages(tblsz, gfp, cfg);
 357                 if (!cptep)
 358                         return -ENOMEM;
 359
 360                 pte = arm_lpae_install_table(cptep, ptep, 0, cfg);
 361                 if (pte)
 362                         __arm_lpae_free_pages(cptep, tblsz, cfg);
 363         } else if (!cfg->coherent_walk && !(pte & ARM_LPAE_PTE_SW_SYNC)) {
 364                 __arm_lpae_sync_pte(ptep, cfg);
 365         }
 366
 367         if (pte && !iopte_leaf(pte, lvl, data->iop.fmt)) {
 368                 cptep = iopte_deref(pte, data);
 369         } else if (pte) {
 370                 /* We require an unmap first */
 371                 WARN_ON(!selftest_running);
 372                 return -EEXIST;
 373         }
 374
 375         /* Rinse, repeat */
 376         return __arm_lpae_map(data, iova, paddr, size, prot, lvl + 1, cptep, gfp);
 377 }
 378
 379 static arm_lpae_iopte arm_lpae_prot_to_pte(struct arm_lpae_io_pgtable *data,
 380                                            int prot)
 381 {
 382         arm_lpae_iopte pte;
 383
 384         if (data->iop.fmt == ARM_64_LPAE_S1 ||
 385             data->iop.fmt == ARM_32_LPAE_S1) {
 386                 pte = ARM_LPAE_PTE_nG;
 387                 if (!(prot & IOMMU_WRITE) && (prot & IOMMU_READ))
 388                         pte |= ARM_LPAE_PTE_AP_RDONLY;
 389                 if (!(prot & IOMMU_PRIV))
 390                         pte |= ARM_LPAE_PTE_AP_UNPRIV;
 391         } else {
 392                 pte = ARM_LPAE_PTE_HAP_FAULT;
 393                 if (prot & IOMMU_READ)
 394                         pte |= ARM_LPAE_PTE_HAP_READ;
 395                 if (prot & IOMMU_WRITE)
 396                         pte |= ARM_LPAE_PTE_HAP_WRITE;
 397         }
 398
 399         /*
 400          * Note that this logic is structured to accommodate Mali LPAE
 401          * having stage-1-like attributes but stage-2-like permissions.
 402          */
 403         if (data->iop.fmt == ARM_64_LPAE_S2 ||
 404             data->iop.fmt == ARM_32_LPAE_S2) {
 405                 if (prot & IOMMU_MMIO)
 406                         pte |= ARM_LPAE_PTE_MEMATTR_DEV;
 407                 else if (prot & IOMMU_CACHE)
 408                         pte |= ARM_LPAE_PTE_MEMATTR_OIWB;
 409                 else
 410                         pte |= ARM_LPAE_PTE_MEMATTR_NC;
 411         } else {
 412                 if (prot & IOMMU_MMIO)
 413                         pte |= (ARM_LPAE_MAIR_ATTR_IDX_DEV
 414                                 << ARM_LPAE_PTE_ATTRINDX_SHIFT);
 415                 else if (prot & IOMMU_CACHE)
 416                         pte |= (ARM_LPAE_MAIR_ATTR_IDX_CACHE
 417                                 << ARM_LPAE_PTE_ATTRINDX_SHIFT);
 418         }
 419
 420         if (prot & IOMMU_CACHE)
 421                 pte |= ARM_LPAE_PTE_SH_IS;
 422         else
 423                 pte |= ARM_LPAE_PTE_SH_OS;
 424
 425         if (prot & IOMMU_NOEXEC)
 426                 pte |= ARM_LPAE_PTE_XN;
 427
 428         if (data->iop.cfg.quirks & IO_PGTABLE_QUIRK_ARM_NS)
 429                 pte |= ARM_LPAE_PTE_NS;
 430
 431         if (data->iop.fmt != ARM_MALI_LPAE)
 432                 pte |= ARM_LPAE_PTE_AF;
 433
 434         return pte;
 435 }
 436
 437 static int arm_lpae_map(struct io_pgtable_ops *ops, unsigned long iova,
 438                         phys_addr_t paddr, size_t size, int iommu_prot, gfp_t gfp)
 439 {
 440         struct arm_lpae_io_pgtable *data = io_pgtable_ops_to_data(ops);
 441         struct io_pgtable_cfg *cfg = &data->iop.cfg;
 442         arm_lpae_iopte *ptep = data->pgd;
 443         int ret, lvl = data->start_level;
 444         arm_lpae_iopte prot;
 445         long iaext = (s64)iova >> cfg->ias;
 446
 447         /* If no access, then nothing to do */
 448         if (!(iommu_prot & (IOMMU_READ | IOMMU_WRITE)))
 449                 return 0;
 450
 451         if (WARN_ON(!size || (size & cfg->pgsize_bitmap) != size))
 452                 return -EINVAL;
 453
 454         if (cfg->quirks & IO_PGTABLE_QUIRK_ARM_TTBR1)
 455                 iaext = ~iaext;
 456         if (WARN_ON(iaext || paddr >> cfg->oas))
 457                 return -ERANGE;
 458
 459         prot = arm_lpae_prot_to_pte(data, iommu_prot);
 460         ret = __arm_lpae_map(data, iova, paddr, size, prot, lvl, ptep, gfp);
 461         /*
 462          * Synchronise all PTE updates for the new mapping before there's
 463          * a chance for anything to kick off a table walk for the new iova.
 464          */
 465         wmb();
 466
 467         return ret;
 468 }
 469
 470 static void __arm_lpae_free_pgtable(struct arm_lpae_io_pgtable *data, int lvl,
 471                                     arm_lpae_iopte *ptep)
 472 {
 473         arm_lpae_iopte *start, *end;
 474         unsigned long table_size;
 475
 476         if (lvl == data->start_level)
 477                 table_size = ARM_LPAE_PGD_SIZE(data);
 478         else
 479                 table_size = ARM_LPAE_GRANULE(data);
 480
 481         start = ptep;
 482
 483         /* Only leaf entries at the last level */
 484         if (lvl == ARM_LPAE_MAX_LEVELS - 1)
 485                 end = ptep;
 486         else
 487                 end = (void *)ptep + table_size;
 488
 489         while (ptep != end) {
 490                 arm_lpae_iopte pte = *ptep++;
 491
 492                 if (!pte || iopte_leaf(pte, lvl, data->iop.fmt))
 493                         continue;
 494
 495                 __arm_lpae_free_pgtable(data, lvl + 1, iopte_deref(pte, data));
 496         }
 497
 498         __arm_lpae_free_pages(start, table_size, &data->iop.cfg);
 499 }
 500
 501 static void arm_lpae_free_pgtable(struct io_pgtable *iop)
 502 {
 503         struct arm_lpae_io_pgtable *data = io_pgtable_to_data(iop);
 504
 505         __arm_lpae_free_pgtable(data, data->start_level, data->pgd);
 506         kfree(data);
 507 }
 508
 509 static size_t arm_lpae_split_blk_unmap(struct arm_lpae_io_pgtable *data,
 510                                        struct iommu_iotlb_gather *gather,
 511                                        unsigned long iova, size_t size,
 512                                        arm_lpae_iopte blk_pte, int lvl,
 513                                        arm_lpae_iopte *ptep)
 514 {
 515         struct io_pgtable_cfg *cfg = &data->iop.cfg;
 516         arm_lpae_iopte pte, *tablep;
 517         phys_addr_t blk_paddr;
 518         size_t tablesz = ARM_LPAE_GRANULE(data);
 519         size_t split_sz = ARM_LPAE_BLOCK_SIZE(lvl, data);
 520         int i, unmap_idx = -1;
 521
 522         if (WARN_ON(lvl == ARM_LPAE_MAX_LEVELS))
 523                 return 0;
 524
 525         tablep = __arm_lpae_alloc_pages(tablesz, GFP_ATOMIC, cfg);
 526         if (!tablep)
 527                 return 0; /* Bytes unmapped */
 528
 529         if (size == split_sz)
 530                 unmap_idx = ARM_LPAE_LVL_IDX(iova, lvl, data);
 531
 532         blk_paddr = iopte_to_paddr(blk_pte, data);
 533         pte = iopte_prot(blk_pte);
 534
 535         for (i = 0; i < tablesz / sizeof(pte); i++, blk_paddr += split_sz) {
 536                 /* Unmap! */
 537                 if (i == unmap_idx)
 538                         continue;
 539
 540                 __arm_lpae_init_pte(data, blk_paddr, pte, lvl, &tablep[i]);
 541         }
 542
 543         pte = arm_lpae_install_table(tablep, ptep, blk_pte, cfg);
 544         if (pte != blk_pte) {
 545                 __arm_lpae_free_pages(tablep, tablesz, cfg);
 546                 /*
 547                  * We may race against someone unmapping another part of this
 548                  * block, but anything else is invalid. We can't misinterpret
 549                  * a page entry here since we're never at the last level.
 550                  */
 551                 if (iopte_type(pte, lvl - 1) != ARM_LPAE_PTE_TYPE_TABLE)
 552                         return 0;
 553
 554                 tablep = iopte_deref(pte, data);
 555         } else if (unmap_idx >= 0) {
 556                 io_pgtable_tlb_add_page(&data->iop, gather, iova, size);
 557                 return size;
 558         }
 559
 560         return __arm_lpae_unmap(data, gather, iova, size, lvl, tablep);
 561 }
 562
 563 static size_t __arm_lpae_unmap(struct arm_lpae_io_pgtable *data,
 564                                struct iommu_iotlb_gather *gather,
 565                                unsigned long iova, size_t size, int lvl,
 566                                arm_lpae_iopte *ptep)
 567 {
 568         arm_lpae_iopte pte;
 569         struct io_pgtable *iop = &data->iop;
 570
 571         /* Something went horribly wrong and we ran out of page table */
 572         if (WARN_ON(lvl == ARM_LPAE_MAX_LEVELS))
 573                 return 0;
 574
 575         ptep += ARM_LPAE_LVL_IDX(iova, lvl, data);
 576         pte = READ_ONCE(*ptep);
 577         if (WARN_ON(!pte))
 578                 return 0;
 579
 580         /* If the size matches this level, we're in the right place */
 581         if (size == ARM_LPAE_BLOCK_SIZE(lvl, data)) {
 582                 __arm_lpae_set_pte(ptep, 0, &iop->cfg);
 583
 584                 if (!iopte_leaf(pte, lvl, iop->fmt)) {
 585                         /* Also flush any partial walks */
 586                         io_pgtable_tlb_flush_walk(iop, iova, size,
 587                                                   ARM_LPAE_GRANULE(data));
 588                         ptep = iopte_deref(pte, data);
 589                         __arm_lpae_free_pgtable(data, lvl + 1, ptep);
 590                 } else if (iop->cfg.quirks & IO_PGTABLE_QUIRK_NON_STRICT) {
 591                         /*
 592                          * Order the PTE update against queueing the IOVA, to
 593                          * guarantee that a flush callback from a different CPU
 594                          * has observed it before the TLBIALL can be issued.
 595                          */
 596                         smp_wmb();
 597                 } else {
 598                         io_pgtable_tlb_add_page(iop, gather, iova, size);
 599                 }
 600
 601                 return size;
 602         } else if (iopte_leaf(pte, lvl, iop->fmt)) {
 603                 /*
 604                  * Insert a table at the next level to map the old region,
 605                  * minus the part we want to unmap
 606                  */
 607                 return arm_lpae_split_blk_unmap(data, gather, iova, size, pte,
 608                                                 lvl + 1, ptep);
 609         }
 610
 611         /* Keep on walkin' */
 612         ptep = iopte_deref(pte, data);
 613         return __arm_lpae_unmap(data, gather, iova, size, lvl + 1, ptep);
 614 }
 615
 616 static size_t arm_lpae_unmap(struct io_pgtable_ops *ops, unsigned long iova,
 617                              size_t size, struct iommu_iotlb_gather *gather)
 618 {
 619         struct arm_lpae_io_pgtable *data = io_pgtable_ops_to_data(ops);
 620         struct io_pgtable_cfg *cfg = &data->iop.cfg;
 621         arm_lpae_iopte *ptep = data->pgd;
 622         long iaext = (s64)iova >> cfg->ias;
 623
 624         if (WARN_ON(!size || (size & cfg->pgsize_bitmap) != size))
 625                 return 0;
 626
 627         if (cfg->quirks & IO_PGTABLE_QUIRK_ARM_TTBR1)
 628                 iaext = ~iaext;
 629         if (WARN_ON(iaext))
 630                 return 0;
 631
 632         return __arm_lpae_unmap(data, gather, iova, size, data->start_level, ptep);
 633 }
 634
 635 static phys_addr_t arm_lpae_iova_to_phys(struct io_pgtable_ops *ops,
 636                                          unsigned long iova)
 637 {
 638         struct arm_lpae_io_pgtable *data = io_pgtable_ops_to_data(ops);
 639         arm_lpae_iopte pte, *ptep = data->pgd;
 640         int lvl = data->start_level;
 641
 642         do {
 643                 /* Valid IOPTE pointer? */
 644                 if (!ptep)
 645                         return 0;
 646
 647                 /* Grab the IOPTE we're interested in */
 648                 ptep += ARM_LPAE_LVL_IDX(iova, lvl, data);
 649                 pte = READ_ONCE(*ptep);
 650
 651                 /* Valid entry? */
 652                 if (!pte)
 653                         return 0;
 654
 655                 /* Leaf entry? */
 656                 if (iopte_leaf(pte, lvl, data->iop.fmt))
 657                         goto found_translation;
 658
 659                 /* Take it to the next level */
 660                 ptep = iopte_deref(pte, data);
 661         } while (++lvl < ARM_LPAE_MAX_LEVELS);
 662
 663         /* Ran out of page tables to walk */
 664         return 0;
 665
 666 found_translation:
 667         iova &= (ARM_LPAE_BLOCK_SIZE(lvl, data) - 1);
 668         return iopte_to_paddr(pte, data) | iova;
 669 }
 670
 671 static void arm_lpae_restrict_pgsizes(struct io_pgtable_cfg *cfg)
 672 {
 673         unsigned long granule, page_sizes;
 674         unsigned int max_addr_bits = 48;
 675
 676         /*
 677          * We need to restrict the supported page sizes to match the
 678          * translation regime for a particular granule. Aim to match
 679          * the CPU page size if possible, otherwise prefer smaller sizes.
 680          * While we're at it, restrict the block sizes to match the
 681          * chosen granule.
 682          */
 683         if (cfg->pgsize_bitmap & PAGE_SIZE)
 684                 granule = PAGE_SIZE;
 685         else if (cfg->pgsize_bitmap & ~PAGE_MASK)
 686                 granule = 1UL << __fls(cfg->pgsize_bitmap & ~PAGE_MASK);
 687         else if (cfg->pgsize_bitmap & PAGE_MASK)
 688                 granule = 1UL << __ffs(cfg->pgsize_bitmap & PAGE_MASK);
 689         else
 690                 granule = 0;
 691
 692         switch (granule) {
 693         case SZ_4K:
 694                 page_sizes = (SZ_4K | SZ_2M | SZ_1G);
 695                 break;
 696         case SZ_16K:
 697                 page_sizes = (SZ_16K | SZ_32M);
 698                 break;
 699         case SZ_64K:
 700                 max_addr_bits = 52;
 701                 page_sizes = (SZ_64K | SZ_512M);
 702                 if (cfg->oas > 48)
 703                         page_sizes |= 1ULL << 42; /* 4TB */
 704                 break;
 705         default:
 706                 page_sizes = 0;
 707         }
 708
 709         cfg->pgsize_bitmap &= page_sizes;
 710         cfg->ias = min(cfg->ias, max_addr_bits);
 711         cfg->oas = min(cfg->oas, max_addr_bits);
 712 }
 713
 714 static struct arm_lpae_io_pgtable *
 715 arm_lpae_alloc_pgtable(struct io_pgtable_cfg *cfg)
 716 {
 717         struct arm_lpae_io_pgtable *data;
 718         int levels, va_bits, pg_shift;
 719
 720         arm_lpae_restrict_pgsizes(cfg);
 721
 722         if (!(cfg->pgsize_bitmap & (SZ_4K | SZ_16K | SZ_64K)))
 723                 return NULL;
 724
 725         if (cfg->ias > ARM_LPAE_MAX_ADDR_BITS)
 726                 return NULL;
 727
 728         if (cfg->oas > ARM_LPAE_MAX_ADDR_BITS)
 729                 return NULL;
 730
 731         if (!selftest_running && cfg->iommu_dev->dma_pfn_offset) {
 732                 dev_err(cfg->iommu_dev, "Cannot accommodate DMA offset for IOMMU page tables\n");
 733                 return NULL;
 734         }
 735
 736         data = kmalloc(sizeof(*data), GFP_KERNEL);
 737         if (!data)
 738                 return NULL;
 739
 740         pg_shift = __ffs(cfg->pgsize_bitmap);
 741         data->bits_per_level = pg_shift - ilog2(sizeof(arm_lpae_iopte));
 742
 743         va_bits = cfg->ias - pg_shift;
 744         levels = DIV_ROUND_UP(va_bits, data->bits_per_level);
 745         data->start_level = ARM_LPAE_MAX_LEVELS - levels;
 746
 747         /* Calculate the actual size of our pgd (without concatenation) */
 748         data->pgd_bits = va_bits - (data->bits_per_level * (levels - 1));
 749
 750         data->iop.ops = (struct io_pgtable_ops) {
 751                 .map            = arm_lpae_map,
 752                 .unmap          = arm_lpae_unmap,
 753                 .iova_to_phys   = arm_lpae_iova_to_phys,
 754         };
 755
 756         return data;
 757 }
 758
 759 static struct io_pgtable *
 760 arm_64_lpae_alloc_pgtable_s1(struct io_pgtable_cfg *cfg, void *cookie)
 761 {
 762         u64 reg;
 763         struct arm_lpae_io_pgtable *data;
 764         typeof(&cfg->arm_lpae_s1_cfg.tcr) tcr = &cfg->arm_lpae_s1_cfg.tcr;
 765         bool tg1;
 766
 767         if (cfg->quirks & ~(IO_PGTABLE_QUIRK_ARM_NS |
 768                             IO_PGTABLE_QUIRK_NON_STRICT |
 769                             IO_PGTABLE_QUIRK_ARM_TTBR1))
 770                 return NULL;
 771
 772         data = arm_lpae_alloc_pgtable(cfg);
 773         if (!data)
 774                 return NULL;
 775
 776         /* TCR */
 777         if (cfg->coherent_walk) {
 778                 tcr->sh = ARM_LPAE_TCR_SH_IS;
 779                 tcr->irgn = ARM_LPAE_TCR_RGN_WBWA;
 780                 tcr->orgn = ARM_LPAE_TCR_RGN_WBWA;
 781         } else {
 782                 tcr->sh = ARM_LPAE_TCR_SH_OS;
 783                 tcr->irgn = ARM_LPAE_TCR_RGN_NC;
 784                 tcr->orgn = ARM_LPAE_TCR_RGN_NC;
 785         }
 786
 787         tg1 = cfg->quirks & IO_PGTABLE_QUIRK_ARM_TTBR1;
 788         switch (ARM_LPAE_GRANULE(data)) {
 789         case SZ_4K:
 790                 tcr->tg = tg1 ? ARM_LPAE_TCR_TG1_4K : ARM_LPAE_TCR_TG0_4K;
 791                 break;
 792         case SZ_16K:
 793                 tcr->tg = tg1 ? ARM_LPAE_TCR_TG1_16K : ARM_LPAE_TCR_TG0_16K;
 794                 break;
 795         case SZ_64K:
 796                 tcr->tg = tg1 ? ARM_LPAE_TCR_TG1_64K : ARM_LPAE_TCR_TG0_64K;
 797                 break;
 798         }
 799
 800         switch (cfg->oas) {
 801         case 32:
 802                 tcr->ips = ARM_LPAE_TCR_PS_32_BIT;
 803                 break;
 804         case 36:
 805                 tcr->ips = ARM_LPAE_TCR_PS_36_BIT;
 806                 break;
 807         case 40:
 808                 tcr->ips = ARM_LPAE_TCR_PS_40_BIT;
 809                 break;
 810         case 42:
 811                 tcr->ips = ARM_LPAE_TCR_PS_42_BIT;
 812                 break;
 813         case 44:
 814                 tcr->ips = ARM_LPAE_TCR_PS_44_BIT;
 815                 break;
 816         case 48:
 817                 tcr->ips = ARM_LPAE_TCR_PS_48_BIT;
 818                 break;
 819         case 52:
 820                 tcr->ips = ARM_LPAE_TCR_PS_52_BIT;
 821                 break;
 822         default:
 823                 goto out_free_data;
 824         }
 825
 826         tcr->tsz = 64ULL - cfg->ias;
 827
 828         /* MAIRs */
 829         reg = (ARM_LPAE_MAIR_ATTR_NC
 830                << ARM_LPAE_MAIR_ATTR_SHIFT(ARM_LPAE_MAIR_ATTR_IDX_NC)) |
 831               (ARM_LPAE_MAIR_ATTR_WBRWA
 832                << ARM_LPAE_MAIR_ATTR_SHIFT(ARM_LPAE_MAIR_ATTR_IDX_CACHE)) |
 833               (ARM_LPAE_MAIR_ATTR_DEVICE
 834                << ARM_LPAE_MAIR_ATTR_SHIFT(ARM_LPAE_MAIR_ATTR_IDX_DEV)) |
 835               (ARM_LPAE_MAIR_ATTR_INC_OWBRWA
 836                << ARM_LPAE_MAIR_ATTR_SHIFT(ARM_LPAE_MAIR_ATTR_IDX_INC_OCACHE));
 837
 838         cfg->arm_lpae_s1_cfg.mair = reg;
 839
 840         /* Looking good; allocate a pgd */
 841         data->pgd = __arm_lpae_alloc_pages(ARM_LPAE_PGD_SIZE(data),
 842                                            GFP_KERNEL, cfg);
 843         if (!data->pgd)
 844                 goto out_free_data;
 845
 846         /* Ensure the empty pgd is visible before any actual TTBR write */
 847         wmb();
 848
 849         /* TTBR */
 850         cfg->arm_lpae_s1_cfg.ttbr = virt_to_phys(data->pgd);
 851         return &data->iop;
 852
 853 out_free_data:
 854         kfree(data);
 855         return NULL;
 856 }
 857
 858 static struct io_pgtable *
 859 arm_64_lpae_alloc_pgtable_s2(struct io_pgtable_cfg *cfg, void *cookie)
 860 {
 861         u64 sl;
 862         struct arm_lpae_io_pgtable *data;
 863         typeof(&cfg->arm_lpae_s2_cfg.vtcr) vtcr = &cfg->arm_lpae_s2_cfg.vtcr;
 864
 865         /* The NS quirk doesn't apply at stage 2 */
 866         if (cfg->quirks & ~(IO_PGTABLE_QUIRK_NON_STRICT))
 867                 return NULL;
 868
 869         data = arm_lpae_alloc_pgtable(cfg);
 870         if (!data)
 871                 return NULL;
 872
 873         /*
 874          * Concatenate PGDs at level 1 if possible in order to reduce
 875          * the depth of the stage-2 walk.
 876          */
 877         if (data->start_level == 0) {
 878                 unsigned long pgd_pages;
 879
 880                 pgd_pages = ARM_LPAE_PGD_SIZE(data) / sizeof(arm_lpae_iopte);
 881                 if (pgd_pages <= ARM_LPAE_S2_MAX_CONCAT_PAGES) {
 882                         data->pgd_bits += data->bits_per_level;
 883                         data->start_level++;
 884                 }
 885         }
 886
 887         /* VTCR */
 888         if (cfg->coherent_walk) {
 889                 vtcr->sh = ARM_LPAE_TCR_SH_IS;
 890                 vtcr->irgn = ARM_LPAE_TCR_RGN_WBWA;
 891                 vtcr->orgn = ARM_LPAE_TCR_RGN_WBWA;
 892         } else {
 893                 vtcr->sh = ARM_LPAE_TCR_SH_OS;
 894                 vtcr->irgn = ARM_LPAE_TCR_RGN_NC;
 895                 vtcr->orgn = ARM_LPAE_TCR_RGN_NC;
 896         }
 897
 898         sl = data->start_level;
 899
 900         switch (ARM_LPAE_GRANULE(data)) {
 901         case SZ_4K:
 902                 vtcr->tg = ARM_LPAE_TCR_TG0_4K;
 903                 sl++; /* SL0 format is different for 4K granule size */
 904                 break;
 905         case SZ_16K:
 906                 vtcr->tg = ARM_LPAE_TCR_TG0_16K;
 907                 break;
 908         case SZ_64K:
 909                 vtcr->tg = ARM_LPAE_TCR_TG0_64K;
 910                 break;
 911         }
 912
 913         switch (cfg->oas) {
 914         case 32:
 915                 vtcr->ps = ARM_LPAE_TCR_PS_32_BIT;
 916                 break;
 917         case 36:
 918                 vtcr->ps = ARM_LPAE_TCR_PS_36_BIT;
 919                 break;
 920         case 40:
 921                 vtcr->ps = ARM_LPAE_TCR_PS_40_BIT;
 922                 break;
 923         case 42:
 924                 vtcr->ps = ARM_LPAE_TCR_PS_42_BIT;
 925                 break;
 926         case 44:
 927                 vtcr->ps = ARM_LPAE_TCR_PS_44_BIT;
 928                 break;
 929         case 48:
 930                 vtcr->ps = ARM_LPAE_TCR_PS_48_BIT;
 931                 break;
 932         case 52:
 933                 vtcr->ps = ARM_LPAE_TCR_PS_52_BIT;
 934                 break;
 935         default:
 936                 goto out_free_data;
 937         }
 938
 939         vtcr->tsz = 64ULL - cfg->ias;
 940         vtcr->sl = ~sl & ARM_LPAE_VTCR_SL0_MASK;
 941
 942         /* Allocate pgd pages */
 943         data->pgd = __arm_lpae_alloc_pages(ARM_LPAE_PGD_SIZE(data),
 944                                            GFP_KERNEL, cfg);
 945         if (!data->pgd)
 946                 goto out_free_data;
 947
 948         /* Ensure the empty pgd is visible before any actual TTBR write */
 949         wmb();
 950
 951         /* VTTBR */
 952         cfg->arm_lpae_s2_cfg.vttbr = virt_to_phys(data->pgd);
 953         return &data->iop;
 954
 955 out_free_data:
 956         kfree(data);
 957         return NULL;
 958 }
 959
 960 static struct io_pgtable *
 961 arm_32_lpae_alloc_pgtable_s1(struct io_pgtable_cfg *cfg, void *cookie)
 962 {
 963         if (cfg->ias > 32 || cfg->oas > 40)
 964                 return NULL;
 965
 966         cfg->pgsize_bitmap &= (SZ_4K | SZ_2M | SZ_1G);
 967         return arm_64_lpae_alloc_pgtable_s1(cfg, cookie);
 968 }
 969
 970 static struct io_pgtable *
 971 arm_32_lpae_alloc_pgtable_s2(struct io_pgtable_cfg *cfg, void *cookie)
 972 {
 973         if (cfg->ias > 40 || cfg->oas > 40)
 974                 return NULL;
 975
 976         cfg->pgsize_bitmap &= (SZ_4K | SZ_2M | SZ_1G);
 977         return arm_64_lpae_alloc_pgtable_s2(cfg, cookie);
 978 }
 979
 980 static struct io_pgtable *
 981 arm_mali_lpae_alloc_pgtable(struct io_pgtable_cfg *cfg, void *cookie)
 982 {
 983         struct arm_lpae_io_pgtable *data;
 984
 985         /* No quirks for Mali (hopefully) */
 986         if (cfg->quirks)
 987                 return NULL;
 988
 989         if (cfg->ias > 48 || cfg->oas > 40)
 990                 return NULL;
 991
 992         cfg->pgsize_bitmap &= (SZ_4K | SZ_2M | SZ_1G);
 993
 994         data = arm_lpae_alloc_pgtable(cfg);
 995         if (!data)
 996                 return NULL;
 997
 998         /* Mali seems to need a full 4-level table regardless of IAS */
 999         if (data->start_level > 0) {
1000                 data->start_level = 0;
1001                 data->pgd_bits = 0;
1002         }
1003         /*
1004          * MEMATTR: Mali has no actual notion of a non-cacheable type, so the
1005          * best we can do is mimic the out-of-tree driver and hope that the
1006          * "implementation-defined caching policy" is good enough. Similarly,
1007          * we'll use it for the sake of a valid attribute for our 'device'
1008          * index, although callers should never request that in practice.
1009          */
1010         cfg->arm_mali_lpae_cfg.memattr =
1011                 (ARM_MALI_LPAE_MEMATTR_IMP_DEF
1012                  << ARM_LPAE_MAIR_ATTR_SHIFT(ARM_LPAE_MAIR_ATTR_IDX_NC)) |
1013                 (ARM_MALI_LPAE_MEMATTR_WRITE_ALLOC
1014                  << ARM_LPAE_MAIR_ATTR_SHIFT(ARM_LPAE_MAIR_ATTR_IDX_CACHE)) |
1015                 (ARM_MALI_LPAE_MEMATTR_IMP_DEF
1016                  << ARM_LPAE_MAIR_ATTR_SHIFT(ARM_LPAE_MAIR_ATTR_IDX_DEV));
1017
1018         data->pgd = __arm_lpae_alloc_pages(ARM_LPAE_PGD_SIZE(data), GFP_KERNEL,
1019                                            cfg);
1020         if (!data->pgd)
1021                 goto out_free_data;
1022
1023         /* Ensure the empty pgd is visible before TRANSTAB can be written */
1024         wmb();
1025
1026         cfg->arm_mali_lpae_cfg.transtab = virt_to_phys(data->pgd) |
1027                                           ARM_MALI_LPAE_TTBR_READ_INNER |
1028                                           ARM_MALI_LPAE_TTBR_ADRMODE_TABLE;
1029         return &data->iop;
1030
1031 out_free_data:
1032         kfree(data);
1033         return NULL;
1034 }
1035
1036 struct io_pgtable_init_fns io_pgtable_arm_64_lpae_s1_init_fns = {
1037         .alloc  = arm_64_lpae_alloc_pgtable_s1,
1038         .free   = arm_lpae_free_pgtable,
1039 };
1040
1041 struct io_pgtable_init_fns io_pgtable_arm_64_lpae_s2_init_fns = {
1042         .alloc  = arm_64_lpae_alloc_pgtable_s2,
1043         .free   = arm_lpae_free_pgtable,
1044 };
1045
1046 struct io_pgtable_init_fns io_pgtable_arm_32_lpae_s1_init_fns = {
1047         .alloc  = arm_32_lpae_alloc_pgtable_s1,
1048         .free   = arm_lpae_free_pgtable,
1049 };
1050
1051 struct io_pgtable_init_fns io_pgtable_arm_32_lpae_s2_init_fns = {
1052         .alloc  = arm_32_lpae_alloc_pgtable_s2,
1053         .free   = arm_lpae_free_pgtable,
1054 };
1055
1056 struct io_pgtable_init_fns io_pgtable_arm_mali_lpae_init_fns = {
1057         .alloc  = arm_mali_lpae_alloc_pgtable,
1058         .free   = arm_lpae_free_pgtable,
1059 };
1060
1061 #ifdef CONFIG_IOMMU_IO_PGTABLE_LPAE_SELFTEST
1062
1063 static struct io_pgtable_cfg *cfg_cookie __initdata;
1064
1065 static void __init dummy_tlb_flush_all(void *cookie)
1066 {
1067         WARN_ON(cookie != cfg_cookie);
1068 }
1069
1070 static void __init dummy_tlb_flush(unsigned long iova, size_t size,
1071                                    size_t granule, void *cookie)
1072 {
1073         WARN_ON(cookie != cfg_cookie);
1074         WARN_ON(!(size & cfg_cookie->pgsize_bitmap));
1075 }
1076
1077 static void __init dummy_tlb_add_page(struct iommu_iotlb_gather *gather,
1078                                       unsigned long iova, size_t granule,
1079                                       void *cookie)
1080 {
1081         dummy_tlb_flush(iova, granule, granule, cookie);
1082 }
1083
1084 static const struct iommu_flush_ops dummy_tlb_ops __initconst = {
1085         .tlb_flush_all  = dummy_tlb_flush_all,
1086         .tlb_flush_walk = dummy_tlb_flush,
1087         .tlb_flush_leaf = dummy_tlb_flush,
1088         .tlb_add_page   = dummy_tlb_add_page,
1089 };
1090
1091 static void __init arm_lpae_dump_ops(struct io_pgtable_ops *ops)
1092 {
1093         struct arm_lpae_io_pgtable *data = io_pgtable_ops_to_data(ops);
1094         struct io_pgtable_cfg *cfg = &data->iop.cfg;
1095
1096         pr_err("cfg: pgsize_bitmap 0x%lx, ias %u-bit\n",
1097                 cfg->pgsize_bitmap, cfg->ias);
1098         pr_err("data: %d levels, 0x%zx pgd_size, %u pg_shift, %u bits_per_level, pgd @ %p\n",
1099                 ARM_LPAE_MAX_LEVELS - data->start_level, ARM_LPAE_PGD_SIZE(data),
1100                 ilog2(ARM_LPAE_GRANULE(data)), data->bits_per_level, data->pgd);
1101 }
1102
1103 #define __FAIL(ops, i)  ({                                              \
1104                 WARN(1, "selftest: test failed for fmt idx %d\n", (i)); \
1105                 arm_lpae_dump_ops(ops);                                 \
1106                 selftest_running = false;                               \
1107                 -EFAULT;                                                \
1108 })
1109
1110 static int __init arm_lpae_run_tests(struct io_pgtable_cfg *cfg)
1111 {
1112         static const enum io_pgtable_fmt fmts[] __initconst = {
1113                 ARM_64_LPAE_S1,
1114                 ARM_64_LPAE_S2,
1115         };
1116
1117         int i, j;
1118         unsigned long iova;
1119         size_t size;
1120         struct io_pgtable_ops *ops;
1121
1122         selftest_running = true;
1123
1124         for (i = 0; i < ARRAY_SIZE(fmts); ++i) {
1125                 cfg_cookie = cfg;
1126                 ops = alloc_io_pgtable_ops(fmts[i], cfg, cfg);
1127                 if (!ops) {
1128                         pr_err("selftest: failed to allocate io pgtable ops\n");
1129                         return -ENOMEM;
1130                 }
1131
1132                 /*
1133                  * Initial sanity checks.
1134                  * Empty page tables shouldn't provide any translations.
1135                  */
1136                 if (ops->iova_to_phys(ops, 42))
1137                         return __FAIL(ops, i);
1138
1139                 if (ops->iova_to_phys(ops, SZ_1G + 42))
1140                         return __FAIL(ops, i);
1141
1142                 if (ops->iova_to_phys(ops, SZ_2G + 42))
1143                         return __FAIL(ops, i);
1144
1145                 /*
1146                  * Distinct mappings of different granule sizes.
1147                  */
1148                 iova = 0;
1149                 for_each_set_bit(j, &cfg->pgsize_bitmap, BITS_PER_LONG) {
1150                         size = 1UL << j;
1151
1152                         if (ops->map(ops, iova, iova, size, IOMMU_READ |
1153                                                             IOMMU_WRITE |
1154                                                             IOMMU_NOEXEC |
1155                                                             IOMMU_CACHE, GFP_KERNEL))
1156                                 return __FAIL(ops, i);
1157
1158                         /* Overlapping mappings */
1159                         if (!ops->map(ops, iova, iova + size, size,
1160                                       IOMMU_READ | IOMMU_NOEXEC, GFP_KERNEL))
1161                                 return __FAIL(ops, i);
1162
1163                         if (ops->iova_to_phys(ops, iova + 42) != (iova + 42))
1164                                 return __FAIL(ops, i);
1165
1166                         iova += SZ_1G;
1167                 }
1168
1169                 /* Partial unmap */
1170                 size = 1UL << __ffs(cfg->pgsize_bitmap);
1171                 if (ops->unmap(ops, SZ_1G + size, size, NULL) != size)
1172                         return __FAIL(ops, i);
1173
1174                 /* Remap of partial unmap */
1175                 if (ops->map(ops, SZ_1G + size, size, size, IOMMU_READ, GFP_KERNEL))
1176                         return __FAIL(ops, i);
1177
1178                 if (ops->iova_to_phys(ops, SZ_1G + size + 42) != (size + 42))
1179                         return __FAIL(ops, i);
1180
1181                 /* Full unmap */
1182                 iova = 0;
1183                 for_each_set_bit(j, &cfg->pgsize_bitmap, BITS_PER_LONG) {
1184                         size = 1UL << j;
1185
1186                         if (ops->unmap(ops, iova, size, NULL) != size)
1187                                 return __FAIL(ops, i);
1188
1189                         if (ops->iova_to_phys(ops, iova + 42))
1190                                 return __FAIL(ops, i);
1191
1192                         /* Remap full block */
1193                         if (ops->map(ops, iova, iova, size, IOMMU_WRITE, GFP_KERNEL))
1194                                 return __FAIL(ops, i);
1195
1196                         if (ops->iova_to_phys(ops, iova + 42) != (iova + 42))
1197                                 return __FAIL(ops, i);
1198
1199                         iova += SZ_1G;
1200                 }
1201
1202                 free_io_pgtable_ops(ops);
1203         }
1204
1205         selftest_running = false;
1206         return 0;
1207 }
1208
1209 static int __init arm_lpae_do_selftests(void)
1210 {
1211         static const unsigned long pgsize[] __initconst = {
1212                 SZ_4K | SZ_2M | SZ_1G,
1213                 SZ_16K | SZ_32M,
1214                 SZ_64K | SZ_512M,
1215         };
1216
1217         static const unsigned int ias[] __initconst = {
1218                 32, 36, 40, 42, 44, 48,
1219         };
1220
1221         int i, j, pass = 0, fail = 0;
1222         struct io_pgtable_cfg cfg = {
1223                 .tlb = &dummy_tlb_ops,
1224                 .oas = 48,
1225                 .coherent_walk = true,
1226         };
1227
1228         for (i = 0; i < ARRAY_SIZE(pgsize); ++i) {
1229                 for (j = 0; j < ARRAY_SIZE(ias); ++j) {
1230                         cfg.pgsize_bitmap = pgsize[i];
1231                         cfg.ias = ias[j];
1232                         pr_info("selftest: pgsize_bitmap 0x%08lx, IAS %u\n",
1233                                 pgsize[i], ias[j]);
1234                         if (arm_lpae_run_tests(&cfg))
1235                                 fail++;
1236                         else
1237                                 pass++;
1238                 }
1239         }
1240
1241         pr_info("selftest: completed with %d PASS %d FAIL\n", pass, fail);
1242         return fail ? -EFAULT : 0;
1243 }
1244 subsys_initcall(arm_lpae_do_selftests);
1245 #endif