drivers/iommu/intel_irq_remapping.c

   1 // SPDX-License-Identifier: GPL-2.0
   2
   3 #define pr_fmt(fmt)     "DMAR-IR: " fmt
   4
   5 #include <linux/interrupt.h>
   6 #include <linux/dmar.h>
   7 #include <linux/spinlock.h>
   8 #include <linux/slab.h>
   9 #include <linux/jiffies.h>
  10 #include <linux/hpet.h>
  11 #include <linux/pci.h>
  12 #include <linux/irq.h>
  13 #include <linux/intel-iommu.h>
  14 #include <linux/acpi.h>
  15 #include <linux/irqdomain.h>
  16 #include <linux/crash_dump.h>
  17 #include <asm/io_apic.h>
  18 #include <asm/smp.h>
  19 #include <asm/cpu.h>
  20 #include <asm/irq_remapping.h>
  21 #include <asm/pci-direct.h>
  22 #include <asm/msidef.h>
  23
  24 #include "irq_remapping.h"
  25
  26 enum irq_mode {
  27         IRQ_REMAPPING,
  28         IRQ_POSTING,
  29 };
  30
  31 struct ioapic_scope {
  32         struct intel_iommu *iommu;
  33         unsigned int id;
  34         unsigned int bus;       /* PCI bus number */
  35         unsigned int devfn;     /* PCI devfn number */
  36 };
  37
  38 struct hpet_scope {
  39         struct intel_iommu *iommu;
  40         u8 id;
  41         unsigned int bus;
  42         unsigned int devfn;
  43 };
  44
  45 struct irq_2_iommu {
  46         struct intel_iommu *iommu;
  47         u16 irte_index;
  48         u16 sub_handle;
  49         u8  irte_mask;
  50         enum irq_mode mode;
  51 };
  52
  53 struct intel_ir_data {
  54         struct irq_2_iommu                      irq_2_iommu;
  55         struct irte                             irte_entry;
  56         union {
  57                 struct msi_msg                  msi_entry;
  58         };
  59 };
  60
  61 #define IR_X2APIC_MODE(mode) (mode ? (1 << 11) : 0)
  62 #define IRTE_DEST(dest) ((eim_mode) ? dest : dest << 8)
  63
  64 static int __read_mostly eim_mode;
  65 static struct ioapic_scope ir_ioapic[MAX_IO_APICS];
  66 static struct hpet_scope ir_hpet[MAX_HPET_TBS];
  67
  68 /*
  69  * Lock ordering:
  70  * ->dmar_global_lock
  71  *      ->irq_2_ir_lock
  72  *              ->qi->q_lock
  73  *      ->iommu->register_lock
  74  * Note:
  75  * intel_irq_remap_ops.{supported,prepare,enable,disable,reenable} are called
  76  * in single-threaded environment with interrupt disabled, so no need to tabke
  77  * the dmar_global_lock.
  78  */
  79 DEFINE_RAW_SPINLOCK(irq_2_ir_lock);
  80 static const struct irq_domain_ops intel_ir_domain_ops;
  81
  82 static void iommu_disable_irq_remapping(struct intel_iommu *iommu);
  83 static int __init parse_ioapics_under_ir(void);
  84
  85 static bool ir_pre_enabled(struct intel_iommu *iommu)
  86 {
  87         return (iommu->flags & VTD_FLAG_IRQ_REMAP_PRE_ENABLED);
  88 }
  89
  90 static void clear_ir_pre_enabled(struct intel_iommu *iommu)
  91 {
  92         iommu->flags &= ~VTD_FLAG_IRQ_REMAP_PRE_ENABLED;
  93 }
  94
  95 static void init_ir_status(struct intel_iommu *iommu)
  96 {
  97         u32 gsts;
  98
  99         gsts = readl(iommu->reg + DMAR_GSTS_REG);
 100         if (gsts & DMA_GSTS_IRES)
 101                 iommu->flags |= VTD_FLAG_IRQ_REMAP_PRE_ENABLED;
 102 }
 103
 104 static int alloc_irte(struct intel_iommu *iommu, int irq,
 105                       struct irq_2_iommu *irq_iommu, u16 count)
 106 {
 107         struct ir_table *table = iommu->ir_table;
 108         unsigned int mask = 0;
 109         unsigned long flags;
 110         int index;
 111
 112         if (!count || !irq_iommu)
 113                 return -1;
 114
 115         if (count > 1) {
 116                 count = __roundup_pow_of_two(count);
 117                 mask = ilog2(count);
 118         }
 119
 120         if (mask > ecap_max_handle_mask(iommu->ecap)) {
 121                 pr_err("Requested mask %x exceeds the max invalidation handle"
 122                        " mask value %Lx\n", mask,
 123                        ecap_max_handle_mask(iommu->ecap));
 124                 return -1;
 125         }
 126
 127         raw_spin_lock_irqsave(&irq_2_ir_lock, flags);
 128         index = bitmap_find_free_region(table->bitmap,
 129                                         INTR_REMAP_TABLE_ENTRIES, mask);
 130         if (index < 0) {
 131                 pr_warn("IR%d: can't allocate an IRTE\n", iommu->seq_id);
 132         } else {
 133                 irq_iommu->iommu = iommu;
 134                 irq_iommu->irte_index =  index;
 135                 irq_iommu->sub_handle = 0;
 136                 irq_iommu->irte_mask = mask;
 137                 irq_iommu->mode = IRQ_REMAPPING;
 138         }
 139         raw_spin_unlock_irqrestore(&irq_2_ir_lock, flags);
 140
 141         return index;
 142 }
 143
 144 static int qi_flush_iec(struct intel_iommu *iommu, int index, int mask)
 145 {
 146         struct qi_desc desc;
 147
 148         desc.qw0 = QI_IEC_IIDEX(index) | QI_IEC_TYPE | QI_IEC_IM(mask)
 149                    | QI_IEC_SELECTIVE;
 150         desc.qw1 = 0;
 151         desc.qw2 = 0;
 152         desc.qw3 = 0;
 153
 154         return qi_submit_sync(&desc, iommu);
 155 }
 156
 157 static int modify_irte(struct irq_2_iommu *irq_iommu,
 158                        struct irte *irte_modified)
 159 {
 160         struct intel_iommu *iommu;
 161         unsigned long flags;
 162         struct irte *irte;
 163         int rc, index;
 164
 165         if (!irq_iommu)
 166                 return -1;
 167
 168         raw_spin_lock_irqsave(&irq_2_ir_lock, flags);
 169
 170         iommu = irq_iommu->iommu;
 171
 172         index = irq_iommu->irte_index + irq_iommu->sub_handle;
 173         irte = &iommu->ir_table->base[index];
 174
 175 #if defined(CONFIG_HAVE_CMPXCHG_DOUBLE)
 176         if ((irte->pst == 1) || (irte_modified->pst == 1)) {
 177                 bool ret;
 178
 179                 ret = cmpxchg_double(&irte->low, &irte->high,
 180                                      irte->low, irte->high,
 181                                      irte_modified->low, irte_modified->high);
 182                 /*
 183                  * We use cmpxchg16 to atomically update the 128-bit IRTE,
 184                  * and it cannot be updated by the hardware or other processors
 185                  * behind us, so the return value of cmpxchg16 should be the
 186                  * same as the old value.
 187                  */
 188                 WARN_ON(!ret);
 189         } else
 190 #endif
 191         {
 192                 set_64bit(&irte->low, irte_modified->low);
 193                 set_64bit(&irte->high, irte_modified->high);
 194         }
 195         __iommu_flush_cache(iommu, irte, sizeof(*irte));
 196
 197         rc = qi_flush_iec(iommu, index, 0);
 198
 199         /* Update iommu mode according to the IRTE mode */
 200         irq_iommu->mode = irte->pst ? IRQ_POSTING : IRQ_REMAPPING;
 201         raw_spin_unlock_irqrestore(&irq_2_ir_lock, flags);
 202
 203         return rc;
 204 }
 205
 206 static struct intel_iommu *map_hpet_to_ir(u8 hpet_id)
 207 {
 208         int i;
 209
 210         for (i = 0; i < MAX_HPET_TBS; i++)
 211                 if (ir_hpet[i].id == hpet_id && ir_hpet[i].iommu)
 212                         return ir_hpet[i].iommu;
 213         return NULL;
 214 }
 215
 216 static struct intel_iommu *map_ioapic_to_ir(int apic)
 217 {
 218         int i;
 219
 220         for (i = 0; i < MAX_IO_APICS; i++)
 221                 if (ir_ioapic[i].id == apic && ir_ioapic[i].iommu)
 222                         return ir_ioapic[i].iommu;
 223         return NULL;
 224 }
 225
 226 static struct intel_iommu *map_dev_to_ir(struct pci_dev *dev)
 227 {
 228         struct dmar_drhd_unit *drhd;
 229
 230         drhd = dmar_find_matched_drhd_unit(dev);
 231         if (!drhd)
 232                 return NULL;
 233
 234         return drhd->iommu;
 235 }
 236
 237 static int clear_entries(struct irq_2_iommu *irq_iommu)
 238 {
 239         struct irte *start, *entry, *end;
 240         struct intel_iommu *iommu;
 241         int index;
 242
 243         if (irq_iommu->sub_handle)
 244                 return 0;
 245
 246         iommu = irq_iommu->iommu;
 247         index = irq_iommu->irte_index;
 248
 249         start = iommu->ir_table->base + index;
 250         end = start + (1 << irq_iommu->irte_mask);
 251
 252         for (entry = start; entry < end; entry++) {
 253                 set_64bit(&entry->low, 0);
 254                 set_64bit(&entry->high, 0);
 255         }
 256         bitmap_release_region(iommu->ir_table->bitmap, index,
 257                               irq_iommu->irte_mask);
 258
 259         return qi_flush_iec(iommu, index, irq_iommu->irte_mask);
 260 }
 261
 262 /*
 263  * source validation type
 264  */
 265 #define SVT_NO_VERIFY           0x0  /* no verification is required */
 266 #define SVT_VERIFY_SID_SQ       0x1  /* verify using SID and SQ fields */
 267 #define SVT_VERIFY_BUS          0x2  /* verify bus of request-id */
 268
 269 /*
 270  * source-id qualifier
 271  */
 272 #define SQ_ALL_16       0x0  /* verify all 16 bits of request-id */
 273 #define SQ_13_IGNORE_1  0x1  /* verify most significant 13 bits, ignore
 274                               * the third least significant bit
 275                               */
 276 #define SQ_13_IGNORE_2  0x2  /* verify most significant 13 bits, ignore
 277                               * the second and third least significant bits
 278                               */
 279 #define SQ_13_IGNORE_3  0x3  /* verify most significant 13 bits, ignore
 280                               * the least three significant bits
 281                               */
 282
 283 /*
 284  * set SVT, SQ and SID fields of irte to verify
 285  * source ids of interrupt requests
 286  */
 287 static void set_irte_sid(struct irte *irte, unsigned int svt,
 288                          unsigned int sq, unsigned int sid)
 289 {
 290         if (disable_sourceid_checking)
 291                 svt = SVT_NO_VERIFY;
 292         irte->svt = svt;
 293         irte->sq = sq;
 294         irte->sid = sid;
 295 }
 296
 297 /*
 298  * Set an IRTE to match only the bus number. Interrupt requests that reference
 299  * this IRTE must have a requester-id whose bus number is between or equal
 300  * to the start_bus and end_bus arguments.
 301  */
 302 static void set_irte_verify_bus(struct irte *irte, unsigned int start_bus,
 303                                 unsigned int end_bus)
 304 {
 305         set_irte_sid(irte, SVT_VERIFY_BUS, SQ_ALL_16,
 306                      (start_bus << 8) | end_bus);
 307 }
 308
 309 static int set_ioapic_sid(struct irte *irte, int apic)
 310 {
 311         int i;
 312         u16 sid = 0;
 313
 314         if (!irte)
 315                 return -1;
 316
 317         down_read(&dmar_global_lock);
 318         for (i = 0; i < MAX_IO_APICS; i++) {
 319                 if (ir_ioapic[i].iommu && ir_ioapic[i].id == apic) {
 320                         sid = (ir_ioapic[i].bus << 8) | ir_ioapic[i].devfn;
 321                         break;
 322                 }
 323         }
 324         up_read(&dmar_global_lock);
 325
 326         if (sid == 0) {
 327                 pr_warn("Failed to set source-id of IOAPIC (%d)\n", apic);
 328                 return -1;
 329         }
 330
 331         set_irte_sid(irte, SVT_VERIFY_SID_SQ, SQ_ALL_16, sid);
 332
 333         return 0;
 334 }
 335
 336 static int set_hpet_sid(struct irte *irte, u8 id)
 337 {
 338         int i;
 339         u16 sid = 0;
 340
 341         if (!irte)
 342                 return -1;
 343
 344         down_read(&dmar_global_lock);
 345         for (i = 0; i < MAX_HPET_TBS; i++) {
 346                 if (ir_hpet[i].iommu && ir_hpet[i].id == id) {
 347                         sid = (ir_hpet[i].bus << 8) | ir_hpet[i].devfn;
 348                         break;
 349                 }
 350         }
 351         up_read(&dmar_global_lock);
 352
 353         if (sid == 0) {
 354                 pr_warn("Failed to set source-id of HPET block (%d)\n", id);
 355                 return -1;
 356         }
 357
 358         /*
 359          * Should really use SQ_ALL_16. Some platforms are broken.
 360          * While we figure out the right quirks for these broken platforms, use
 361          * SQ_13_IGNORE_3 for now.
 362          */
 363         set_irte_sid(irte, SVT_VERIFY_SID_SQ, SQ_13_IGNORE_3, sid);
 364
 365         return 0;
 366 }
 367
 368 struct set_msi_sid_data {
 369         struct pci_dev *pdev;
 370         u16 alias;
 371 };
 372
 373 static int set_msi_sid_cb(struct pci_dev *pdev, u16 alias, void *opaque)
 374 {
 375         struct set_msi_sid_data *data = opaque;
 376
 377         data->pdev = pdev;
 378         data->alias = alias;
 379
 380         return 0;
 381 }
 382
 383 static int set_msi_sid(struct irte *irte, struct pci_dev *dev)
 384 {
 385         struct set_msi_sid_data data;
 386
 387         if (!irte || !dev)
 388                 return -1;
 389
 390         pci_for_each_dma_alias(dev, set_msi_sid_cb, &data);
 391
 392         /*
 393          * DMA alias provides us with a PCI device and alias.  The only case
 394          * where the it will return an alias on a different bus than the
 395          * device is the case of a PCIe-to-PCI bridge, where the alias is for
 396          * the subordinate bus.  In this case we can only verify the bus.
 397          *
 398          * If the alias device is on a different bus than our source device
 399          * then we have a topology based alias, use it.
 400          *
 401          * Otherwise, the alias is for a device DMA quirk and we cannot
 402          * assume that MSI uses the same requester ID.  Therefore use the
 403          * original device.
 404          */
 405         if (PCI_BUS_NUM(data.alias) != data.pdev->bus->number)
 406                 set_irte_verify_bus(irte, PCI_BUS_NUM(data.alias),
 407                                     dev->bus->number);
 408         else if (data.pdev->bus->number != dev->bus->number)
 409                 set_irte_sid(irte, SVT_VERIFY_SID_SQ, SQ_ALL_16, data.alias);
 410         else
 411                 set_irte_sid(irte, SVT_VERIFY_SID_SQ, SQ_ALL_16,
 412                              PCI_DEVID(dev->bus->number, dev->devfn));
 413
 414         return 0;
 415 }
 416
 417 static int iommu_load_old_irte(struct intel_iommu *iommu)
 418 {
 419         struct irte *old_ir_table;
 420         phys_addr_t irt_phys;
 421         unsigned int i;
 422         size_t size;
 423         u64 irta;
 424
 425         /* Check whether the old ir-table has the same size as ours */
 426         irta = dmar_readq(iommu->reg + DMAR_IRTA_REG);
 427         if ((irta & INTR_REMAP_TABLE_REG_SIZE_MASK)
 428              != INTR_REMAP_TABLE_REG_SIZE)
 429                 return -EINVAL;
 430
 431         irt_phys = irta & VTD_PAGE_MASK;
 432         size     = INTR_REMAP_TABLE_ENTRIES*sizeof(struct irte);
 433
 434         /* Map the old IR table */
 435         old_ir_table = memremap(irt_phys, size, MEMREMAP_WB);
 436         if (!old_ir_table)
 437                 return -ENOMEM;
 438
 439         /* Copy data over */
 440         memcpy(iommu->ir_table->base, old_ir_table, size);
 441
 442         __iommu_flush_cache(iommu, iommu->ir_table->base, size);
 443
 444         /*
 445          * Now check the table for used entries and mark those as
 446          * allocated in the bitmap
 447          */
 448         for (i = 0; i < INTR_REMAP_TABLE_ENTRIES; i++) {
 449                 if (iommu->ir_table->base[i].present)
 450                         bitmap_set(iommu->ir_table->bitmap, i, 1);
 451         }
 452
 453         memunmap(old_ir_table);
 454
 455         return 0;
 456 }
 457
 458
 459 static void iommu_set_irq_remapping(struct intel_iommu *iommu, int mode)
 460 {
 461         unsigned long flags;
 462         u64 addr;
 463         u32 sts;
 464
 465         addr = virt_to_phys((void *)iommu->ir_table->base);
 466
 467         raw_spin_lock_irqsave(&iommu->register_lock, flags);
 468
 469         dmar_writeq(iommu->reg + DMAR_IRTA_REG,
 470                     (addr) | IR_X2APIC_MODE(mode) | INTR_REMAP_TABLE_REG_SIZE);
 471
 472         /* Set interrupt-remapping table pointer */
 473         writel(iommu->gcmd | DMA_GCMD_SIRTP, iommu->reg + DMAR_GCMD_REG);
 474
 475         IOMMU_WAIT_OP(iommu, DMAR_GSTS_REG,
 476                       readl, (sts & DMA_GSTS_IRTPS), sts);
 477         raw_spin_unlock_irqrestore(&iommu->register_lock, flags);
 478
 479         /*
 480          * Global invalidation of interrupt entry cache to make sure the
 481          * hardware uses the new irq remapping table.
 482          */
 483         qi_global_iec(iommu);
 484 }
 485
 486 static void iommu_enable_irq_remapping(struct intel_iommu *iommu)
 487 {
 488         unsigned long flags;
 489         u32 sts;
 490
 491         raw_spin_lock_irqsave(&iommu->register_lock, flags);
 492
 493         /* Enable interrupt-remapping */
 494         iommu->gcmd |= DMA_GCMD_IRE;
 495         iommu->gcmd &= ~DMA_GCMD_CFI;  /* Block compatibility-format MSIs */
 496         writel(iommu->gcmd, iommu->reg + DMAR_GCMD_REG);
 497
 498         IOMMU_WAIT_OP(iommu, DMAR_GSTS_REG,
 499                       readl, (sts & DMA_GSTS_IRES), sts);
 500
 501         /*
 502          * With CFI clear in the Global Command register, we should be
 503          * protected from dangerous (i.e. compatibility) interrupts
 504          * regardless of x2apic status.  Check just to be sure.
 505          */
 506         if (sts & DMA_GSTS_CFIS)
 507                 WARN(1, KERN_WARNING
 508                         "Compatibility-format IRQs enabled despite intr remapping;\n"
 509                         "you are vulnerable to IRQ injection.\n");
 510
 511         raw_spin_unlock_irqrestore(&iommu->register_lock, flags);
 512 }
 513
 514 static int intel_setup_irq_remapping(struct intel_iommu *iommu)
 515 {
 516         struct ir_table *ir_table;
 517         struct fwnode_handle *fn;
 518         unsigned long *bitmap;
 519         struct page *pages;
 520
 521         if (iommu->ir_table)
 522                 return 0;
 523
 524         ir_table = kzalloc(sizeof(struct ir_table), GFP_KERNEL);
 525         if (!ir_table)
 526                 return -ENOMEM;
 527
 528         pages = alloc_pages_node(iommu->node, GFP_KERNEL | __GFP_ZERO,
 529                                  INTR_REMAP_PAGE_ORDER);
 530         if (!pages) {
 531                 pr_err("IR%d: failed to allocate pages of order %d\n",
 532                        iommu->seq_id, INTR_REMAP_PAGE_ORDER);
 533                 goto out_free_table;
 534         }
 535
 536         bitmap = kcalloc(BITS_TO_LONGS(INTR_REMAP_TABLE_ENTRIES),
 537                          sizeof(long), GFP_ATOMIC);
 538         if (bitmap == NULL) {
 539                 pr_err("IR%d: failed to allocate bitmap\n", iommu->seq_id);
 540                 goto out_free_pages;
 541         }
 542
 543         fn = irq_domain_alloc_named_id_fwnode("INTEL-IR", iommu->seq_id);
 544         if (!fn)
 545                 goto out_free_bitmap;
 546
 547         iommu->ir_domain =
 548                 irq_domain_create_hierarchy(arch_get_ir_parent_domain(),
 549                                             0, INTR_REMAP_TABLE_ENTRIES,
 550                                             fn, &intel_ir_domain_ops,
 551                                             iommu);
 552         irq_domain_free_fwnode(fn);
 553         if (!iommu->ir_domain) {
 554                 pr_err("IR%d: failed to allocate irqdomain\n", iommu->seq_id);
 555                 goto out_free_bitmap;
 556         }
 557         iommu->ir_msi_domain =
 558                 arch_create_remap_msi_irq_domain(iommu->ir_domain,
 559                                                  "INTEL-IR-MSI",
 560                                                  iommu->seq_id);
 561
 562         ir_table->base = page_address(pages);
 563         ir_table->bitmap = bitmap;
 564         iommu->ir_table = ir_table;
 565
 566         /*
 567          * If the queued invalidation is already initialized,
 568          * shouldn't disable it.
 569          */
 570         if (!iommu->qi) {
 571                 /*
 572                  * Clear previous faults.
 573                  */
 574                 dmar_fault(-1, iommu);
 575                 dmar_disable_qi(iommu);
 576
 577                 if (dmar_enable_qi(iommu)) {
 578                         pr_err("Failed to enable queued invalidation\n");
 579                         goto out_free_bitmap;
 580                 }
 581         }
 582
 583         init_ir_status(iommu);
 584
 585         if (ir_pre_enabled(iommu)) {
 586                 if (!is_kdump_kernel()) {
 587                         pr_warn("IRQ remapping was enabled on %s but we are not in kdump mode\n",
 588                                 iommu->name);
 589                         clear_ir_pre_enabled(iommu);
 590                         iommu_disable_irq_remapping(iommu);
 591                 } else if (iommu_load_old_irte(iommu))
 592                         pr_err("Failed to copy IR table for %s from previous kernel\n",
 593                                iommu->name);
 594                 else
 595                         pr_info("Copied IR table for %s from previous kernel\n",
 596                                 iommu->name);
 597         }
 598
 599         iommu_set_irq_remapping(iommu, eim_mode);
 600
 601         return 0;
 602
 603 out_free_bitmap:
 604         kfree(bitmap);
 605 out_free_pages:
 606         __free_pages(pages, INTR_REMAP_PAGE_ORDER);
 607 out_free_table:
 608         kfree(ir_table);
 609
 610         iommu->ir_table  = NULL;
 611
 612         return -ENOMEM;
 613 }
 614
 615 static void intel_teardown_irq_remapping(struct intel_iommu *iommu)
 616 {
 617         if (iommu && iommu->ir_table) {
 618                 if (iommu->ir_msi_domain) {
 619                         irq_domain_remove(iommu->ir_msi_domain);
 620                         iommu->ir_msi_domain = NULL;
 621                 }
 622                 if (iommu->ir_domain) {
 623                         irq_domain_remove(iommu->ir_domain);
 624                         iommu->ir_domain = NULL;
 625                 }
 626                 free_pages((unsigned long)iommu->ir_table->base,
 627                            INTR_REMAP_PAGE_ORDER);
 628                 kfree(iommu->ir_table->bitmap);
 629                 kfree(iommu->ir_table);
 630                 iommu->ir_table = NULL;
 631         }
 632 }
 633
 634 /*
 635  * Disable Interrupt Remapping.
 636  */
 637 static void iommu_disable_irq_remapping(struct intel_iommu *iommu)
 638 {
 639         unsigned long flags;
 640         u32 sts;
 641
 642         if (!ecap_ir_support(iommu->ecap))
 643                 return;
 644
 645         /*
 646          * global invalidation of interrupt entry cache before disabling
 647          * interrupt-remapping.
 648          */
 649         qi_global_iec(iommu);
 650
 651         raw_spin_lock_irqsave(&iommu->register_lock, flags);
 652
 653         sts = readl(iommu->reg + DMAR_GSTS_REG);
 654         if (!(sts & DMA_GSTS_IRES))
 655                 goto end;
 656
 657         iommu->gcmd &= ~DMA_GCMD_IRE;
 658         writel(iommu->gcmd, iommu->reg + DMAR_GCMD_REG);
 659
 660         IOMMU_WAIT_OP(iommu, DMAR_GSTS_REG,
 661                       readl, !(sts & DMA_GSTS_IRES), sts);
 662
 663 end:
 664         raw_spin_unlock_irqrestore(&iommu->register_lock, flags);
 665 }
 666
 667 static int __init dmar_x2apic_optout(void)
 668 {
 669         struct acpi_table_dmar *dmar;
 670         dmar = (struct acpi_table_dmar *)dmar_tbl;
 671         if (!dmar || no_x2apic_optout)
 672                 return 0;
 673         return dmar->flags & DMAR_X2APIC_OPT_OUT;
 674 }
 675
 676 static void __init intel_cleanup_irq_remapping(void)
 677 {
 678         struct dmar_drhd_unit *drhd;
 679         struct intel_iommu *iommu;
 680
 681         for_each_iommu(iommu, drhd) {
 682                 if (ecap_ir_support(iommu->ecap)) {
 683                         iommu_disable_irq_remapping(iommu);
 684                         intel_teardown_irq_remapping(iommu);
 685                 }
 686         }
 687
 688         if (x2apic_supported())
 689                 pr_warn("Failed to enable irq remapping. You are vulnerable to irq-injection attacks.\n");
 690 }
 691
 692 static int __init intel_prepare_irq_remapping(void)
 693 {
 694         struct dmar_drhd_unit *drhd;
 695         struct intel_iommu *iommu;
 696         int eim = 0;
 697
 698         if (irq_remap_broken) {
 699                 pr_warn("This system BIOS has enabled interrupt remapping\n"
 700                         "on a chipset that contains an erratum making that\n"
 701                         "feature unstable.  To maintain system stability\n"
 702                         "interrupt remapping is being disabled.  Please\n"
 703                         "contact your BIOS vendor for an update\n");
 704                 add_taint(TAINT_FIRMWARE_WORKAROUND, LOCKDEP_STILL_OK);
 705                 return -ENODEV;
 706         }
 707
 708         if (dmar_table_init() < 0)
 709                 return -ENODEV;
 710
 711         if (!dmar_ir_support())
 712                 return -ENODEV;
 713
 714         if (parse_ioapics_under_ir()) {
 715                 pr_info("Not enabling interrupt remapping\n");
 716                 goto error;
 717         }
 718
 719         /* First make sure all IOMMUs support IRQ remapping */
 720         for_each_iommu(iommu, drhd)
 721                 if (!ecap_ir_support(iommu->ecap))
 722                         goto error;
 723
 724         /* Detect remapping mode: lapic or x2apic */
 725         if (x2apic_supported()) {
 726                 eim = !dmar_x2apic_optout();
 727                 if (!eim) {
 728                         pr_info("x2apic is disabled because BIOS sets x2apic opt out bit.");
 729                         pr_info("Use 'intremap=no_x2apic_optout' to override the BIOS setting.\n");
 730                 }
 731         }
 732
 733         for_each_iommu(iommu, drhd) {
 734                 if (eim && !ecap_eim_support(iommu->ecap)) {
 735                         pr_info("%s does not support EIM\n", iommu->name);
 736                         eim = 0;
 737                 }
 738         }
 739
 740         eim_mode = eim;
 741         if (eim)
 742                 pr_info("Queued invalidation will be enabled to support x2apic and Intr-remapping.\n");
 743
 744         /* Do the initializations early */
 745         for_each_iommu(iommu, drhd) {
 746                 if (intel_setup_irq_remapping(iommu)) {
 747                         pr_err("Failed to setup irq remapping for %s\n",
 748                                iommu->name);
 749                         goto error;
 750                 }
 751         }
 752
 753         return 0;
 754
 755 error:
 756         intel_cleanup_irq_remapping();
 757         return -ENODEV;
 758 }
 759
 760 /*
 761  * Set Posted-Interrupts capability.
 762  */
 763 static inline void set_irq_posting_cap(void)
 764 {
 765         struct dmar_drhd_unit *drhd;
 766         struct intel_iommu *iommu;
 767
 768         if (!disable_irq_post) {
 769                 /*
 770                  * If IRTE is in posted format, the 'pda' field goes across the
 771                  * 64-bit boundary, we need use cmpxchg16b to atomically update
 772                  * it. We only expose posted-interrupt when X86_FEATURE_CX16
 773                  * is supported. Actually, hardware platforms supporting PI
 774                  * should have X86_FEATURE_CX16 support, this has been confirmed
 775                  * with Intel hardware guys.
 776                  */
 777                 if (boot_cpu_has(X86_FEATURE_CX16))
 778                         intel_irq_remap_ops.capability |= 1 << IRQ_POSTING_CAP;
 779
 780                 for_each_iommu(iommu, drhd)
 781                         if (!cap_pi_support(iommu->cap)) {
 782                                 intel_irq_remap_ops.capability &=
 783                                                 ~(1 << IRQ_POSTING_CAP);
 784                                 break;
 785                         }
 786         }
 787 }
 788
 789 static int __init intel_enable_irq_remapping(void)
 790 {
 791         struct dmar_drhd_unit *drhd;
 792         struct intel_iommu *iommu;
 793         bool setup = false;
 794
 795         /*
 796          * Setup Interrupt-remapping for all the DRHD's now.
 797          */
 798         for_each_iommu(iommu, drhd) {
 799                 if (!ir_pre_enabled(iommu))
 800                         iommu_enable_irq_remapping(iommu);
 801                 setup = true;
 802         }
 803
 804         if (!setup)
 805                 goto error;
 806
 807         irq_remapping_enabled = 1;
 808
 809         set_irq_posting_cap();
 810
 811         pr_info("Enabled IRQ remapping in %s mode\n", eim_mode ? "x2apic" : "xapic");
 812
 813         return eim_mode ? IRQ_REMAP_X2APIC_MODE : IRQ_REMAP_XAPIC_MODE;
 814
 815 error:
 816         intel_cleanup_irq_remapping();
 817         return -1;
 818 }
 819
 820 static int ir_parse_one_hpet_scope(struct acpi_dmar_device_scope *scope,
 821                                    struct intel_iommu *iommu,
 822                                    struct acpi_dmar_hardware_unit *drhd)
 823 {
 824         struct acpi_dmar_pci_path *path;
 825         u8 bus;
 826         int count, free = -1;
 827
 828         bus = scope->bus;
 829         path = (struct acpi_dmar_pci_path *)(scope + 1);
 830         count = (scope->length - sizeof(struct acpi_dmar_device_scope))
 831                 / sizeof(struct acpi_dmar_pci_path);
 832
 833         while (--count > 0) {
 834                 /*
 835                  * Access PCI directly due to the PCI
 836                  * subsystem isn't initialized yet.
 837                  */
 838                 bus = read_pci_config_byte(bus, path->device, path->function,
 839                                            PCI_SECONDARY_BUS);
 840                 path++;
 841         }
 842
 843         for (count = 0; count < MAX_HPET_TBS; count++) {
 844                 if (ir_hpet[count].iommu == iommu &&
 845                     ir_hpet[count].id == scope->enumeration_id)
 846                         return 0;
 847                 else if (ir_hpet[count].iommu == NULL && free == -1)
 848                         free = count;
 849         }
 850         if (free == -1) {
 851                 pr_warn("Exceeded Max HPET blocks\n");
 852                 return -ENOSPC;
 853         }
 854
 855         ir_hpet[free].iommu = iommu;
 856         ir_hpet[free].id    = scope->enumeration_id;
 857         ir_hpet[free].bus   = bus;
 858         ir_hpet[free].devfn = PCI_DEVFN(path->device, path->function);
 859         pr_info("HPET id %d under DRHD base 0x%Lx\n",
 860                 scope->enumeration_id, drhd->address);
 861
 862         return 0;
 863 }
 864
 865 static int ir_parse_one_ioapic_scope(struct acpi_dmar_device_scope *scope,
 866                                      struct intel_iommu *iommu,
 867                                      struct acpi_dmar_hardware_unit *drhd)
 868 {
 869         struct acpi_dmar_pci_path *path;
 870         u8 bus;
 871         int count, free = -1;
 872
 873         bus = scope->bus;
 874         path = (struct acpi_dmar_pci_path *)(scope + 1);
 875         count = (scope->length - sizeof(struct acpi_dmar_device_scope))
 876                 / sizeof(struct acpi_dmar_pci_path);
 877
 878         while (--count > 0) {
 879                 /*
 880                  * Access PCI directly due to the PCI
 881                  * subsystem isn't initialized yet.
 882                  */
 883                 bus = read_pci_config_byte(bus, path->device, path->function,
 884                                            PCI_SECONDARY_BUS);
 885                 path++;
 886         }
 887
 888         for (count = 0; count < MAX_IO_APICS; count++) {
 889                 if (ir_ioapic[count].iommu == iommu &&
 890                     ir_ioapic[count].id == scope->enumeration_id)
 891                         return 0;
 892                 else if (ir_ioapic[count].iommu == NULL && free == -1)
 893                         free = count;
 894         }
 895         if (free == -1) {
 896                 pr_warn("Exceeded Max IO APICS\n");
 897                 return -ENOSPC;
 898         }
 899
 900         ir_ioapic[free].bus   = bus;
 901         ir_ioapic[free].devfn = PCI_DEVFN(path->device, path->function);
 902         ir_ioapic[free].iommu = iommu;
 903         ir_ioapic[free].id    = scope->enumeration_id;
 904         pr_info("IOAPIC id %d under DRHD base  0x%Lx IOMMU %d\n",
 905                 scope->enumeration_id, drhd->address, iommu->seq_id);
 906
 907         return 0;
 908 }
 909
 910 static int ir_parse_ioapic_hpet_scope(struct acpi_dmar_header *header,
 911                                       struct intel_iommu *iommu)
 912 {
 913         int ret = 0;
 914         struct acpi_dmar_hardware_unit *drhd;
 915         struct acpi_dmar_device_scope *scope;
 916         void *start, *end;
 917
 918         drhd = (struct acpi_dmar_hardware_unit *)header;
 919         start = (void *)(drhd + 1);
 920         end = ((void *)drhd) + header->length;
 921
 922         while (start < end && ret == 0) {
 923                 scope = start;
 924                 if (scope->entry_type == ACPI_DMAR_SCOPE_TYPE_IOAPIC)
 925                         ret = ir_parse_one_ioapic_scope(scope, iommu, drhd);
 926                 else if (scope->entry_type == ACPI_DMAR_SCOPE_TYPE_HPET)
 927                         ret = ir_parse_one_hpet_scope(scope, iommu, drhd);
 928                 start += scope->length;
 929         }
 930
 931         return ret;
 932 }
 933
 934 static void ir_remove_ioapic_hpet_scope(struct intel_iommu *iommu)
 935 {
 936         int i;
 937
 938         for (i = 0; i < MAX_HPET_TBS; i++)
 939                 if (ir_hpet[i].iommu == iommu)
 940                         ir_hpet[i].iommu = NULL;
 941
 942         for (i = 0; i < MAX_IO_APICS; i++)
 943                 if (ir_ioapic[i].iommu == iommu)
 944                         ir_ioapic[i].iommu = NULL;
 945 }
 946
 947 /*
 948  * Finds the assocaition between IOAPIC's and its Interrupt-remapping
 949  * hardware unit.
 950  */
 951 static int __init parse_ioapics_under_ir(void)
 952 {
 953         struct dmar_drhd_unit *drhd;
 954         struct intel_iommu *iommu;
 955         bool ir_supported = false;
 956         int ioapic_idx;
 957
 958         for_each_iommu(iommu, drhd) {
 959                 int ret;
 960
 961                 if (!ecap_ir_support(iommu->ecap))
 962                         continue;
 963
 964                 ret = ir_parse_ioapic_hpet_scope(drhd->hdr, iommu);
 965                 if (ret)
 966                         return ret;
 967
 968                 ir_supported = true;
 969         }
 970
 971         if (!ir_supported)
 972                 return -ENODEV;
 973
 974         for (ioapic_idx = 0; ioapic_idx < nr_ioapics; ioapic_idx++) {
 975                 int ioapic_id = mpc_ioapic_id(ioapic_idx);
 976                 if (!map_ioapic_to_ir(ioapic_id)) {
 977                         pr_err(FW_BUG "ioapic %d has no mapping iommu, "
 978                                "interrupt remapping will be disabled\n",
 979                                ioapic_id);
 980                         return -1;
 981                 }
 982         }
 983
 984         return 0;
 985 }
 986
 987 static int __init ir_dev_scope_init(void)
 988 {
 989         int ret;
 990
 991         if (!irq_remapping_enabled)
 992                 return 0;
 993
 994         down_write(&dmar_global_lock);
 995         ret = dmar_dev_scope_init();
 996         up_write(&dmar_global_lock);
 997
 998         return ret;
 999 }
1000 rootfs_initcall(ir_dev_scope_init);
1001
1002 static void disable_irq_remapping(void)
1003 {
1004         struct dmar_drhd_unit *drhd;
1005         struct intel_iommu *iommu = NULL;
1006
1007         /*
1008          * Disable Interrupt-remapping for all the DRHD's now.
1009          */
1010         for_each_iommu(iommu, drhd) {
1011                 if (!ecap_ir_support(iommu->ecap))
1012                         continue;
1013
1014                 iommu_disable_irq_remapping(iommu);
1015         }
1016
1017         /*
1018          * Clear Posted-Interrupts capability.
1019          */
1020         if (!disable_irq_post)
1021                 intel_irq_remap_ops.capability &= ~(1 << IRQ_POSTING_CAP);
1022 }
1023
1024 static int reenable_irq_remapping(int eim)
1025 {
1026         struct dmar_drhd_unit *drhd;
1027         bool setup = false;
1028         struct intel_iommu *iommu = NULL;
1029
1030         for_each_iommu(iommu, drhd)
1031                 if (iommu->qi)
1032                         dmar_reenable_qi(iommu);
1033
1034         /*
1035          * Setup Interrupt-remapping for all the DRHD's now.
1036          */
1037         for_each_iommu(iommu, drhd) {
1038                 if (!ecap_ir_support(iommu->ecap))
1039                         continue;
1040
1041                 /* Set up interrupt remapping for iommu.*/
1042                 iommu_set_irq_remapping(iommu, eim);
1043                 iommu_enable_irq_remapping(iommu);
1044                 setup = true;
1045         }
1046
1047         if (!setup)
1048                 goto error;
1049
1050         set_irq_posting_cap();
1051
1052         return 0;
1053
1054 error:
1055         /*
1056          * handle error condition gracefully here!
1057          */
1058         return -1;
1059 }
1060
1061 static void prepare_irte(struct irte *irte, int vector, unsigned int dest)
1062 {
1063         memset(irte, 0, sizeof(*irte));
1064
1065         irte->present = 1;
1066         irte->dst_mode = apic->irq_dest_mode;
1067         /*
1068          * Trigger mode in the IRTE will always be edge, and for IO-APIC, the
1069          * actual level or edge trigger will be setup in the IO-APIC
1070          * RTE. This will help simplify level triggered irq migration.
1071          * For more details, see the comments (in io_apic.c) explainig IO-APIC
1072          * irq migration in the presence of interrupt-remapping.
1073         */
1074         irte->trigger_mode = 0;
1075         irte->dlvry_mode = apic->irq_delivery_mode;
1076         irte->vector = vector;
1077         irte->dest_id = IRTE_DEST(dest);
1078         irte->redir_hint = 1;
1079 }
1080
1081 static struct irq_domain *intel_get_ir_irq_domain(struct irq_alloc_info *info)
1082 {
1083         struct intel_iommu *iommu = NULL;
1084
1085         if (!info)
1086                 return NULL;
1087
1088         switch (info->type) {
1089         case X86_IRQ_ALLOC_TYPE_IOAPIC:
1090                 iommu = map_ioapic_to_ir(info->ioapic_id);
1091                 break;
1092         case X86_IRQ_ALLOC_TYPE_HPET:
1093                 iommu = map_hpet_to_ir(info->hpet_id);
1094                 break;
1095         case X86_IRQ_ALLOC_TYPE_MSI:
1096         case X86_IRQ_ALLOC_TYPE_MSIX:
1097                 iommu = map_dev_to_ir(info->msi_dev);
1098                 break;
1099         default:
1100                 BUG_ON(1);
1101                 break;
1102         }
1103
1104         return iommu ? iommu->ir_domain : NULL;
1105 }
1106
1107 static struct irq_domain *intel_get_irq_domain(struct irq_alloc_info *info)
1108 {
1109         struct intel_iommu *iommu;
1110
1111         if (!info)
1112                 return NULL;
1113
1114         switch (info->type) {
1115         case X86_IRQ_ALLOC_TYPE_MSI:
1116         case X86_IRQ_ALLOC_TYPE_MSIX:
1117                 iommu = map_dev_to_ir(info->msi_dev);
1118                 if (iommu)
1119                         return iommu->ir_msi_domain;
1120                 break;
1121         default:
1122                 break;
1123         }
1124
1125         return NULL;
1126 }
1127
1128 struct irq_remap_ops intel_irq_remap_ops = {
1129         .prepare                = intel_prepare_irq_remapping,
1130         .enable                 = intel_enable_irq_remapping,
1131         .disable                = disable_irq_remapping,
1132         .reenable               = reenable_irq_remapping,
1133         .enable_faulting        = enable_drhd_fault_handling,
1134         .get_ir_irq_domain      = intel_get_ir_irq_domain,
1135         .get_irq_domain         = intel_get_irq_domain,
1136 };
1137
1138 static void intel_ir_reconfigure_irte(struct irq_data *irqd, bool force)
1139 {
1140         struct intel_ir_data *ir_data = irqd->chip_data;
1141         struct irte *irte = &ir_data->irte_entry;
1142         struct irq_cfg *cfg = irqd_cfg(irqd);
1143
1144         /*
1145          * Atomically updates the IRTE with the new destination, vector
1146          * and flushes the interrupt entry cache.
1147          */
1148         irte->vector = cfg->vector;
1149         irte->dest_id = IRTE_DEST(cfg->dest_apicid);
1150
1151         /* Update the hardware only if the interrupt is in remapped mode. */
1152         if (force || ir_data->irq_2_iommu.mode == IRQ_REMAPPING)
1153                 modify_irte(&ir_data->irq_2_iommu, irte);
1154 }
1155
1156 /*
1157  * Migrate the IO-APIC irq in the presence of intr-remapping.
1158  *
1159  * For both level and edge triggered, irq migration is a simple atomic
1160  * update(of vector and cpu destination) of IRTE and flush the hardware cache.
1161  *
1162  * For level triggered, we eliminate the io-apic RTE modification (with the
1163  * updated vector information), by using a virtual vector (io-apic pin number).
1164  * Real vector that is used for interrupting cpu will be coming from
1165  * the interrupt-remapping table entry.
1166  *
1167  * As the migration is a simple atomic update of IRTE, the same mechanism
1168  * is used to migrate MSI irq's in the presence of interrupt-remapping.
1169  */
1170 static int
1171 intel_ir_set_affinity(struct irq_data *data, const struct cpumask *mask,
1172                       bool force)
1173 {
1174         struct irq_data *parent = data->parent_data;
1175         struct irq_cfg *cfg = irqd_cfg(data);
1176         int ret;
1177
1178         ret = parent->chip->irq_set_affinity(parent, mask, force);
1179         if (ret < 0 || ret == IRQ_SET_MASK_OK_DONE)
1180                 return ret;
1181
1182         intel_ir_reconfigure_irte(data, false);
1183         /*
1184          * After this point, all the interrupts will start arriving
1185          * at the new destination. So, time to cleanup the previous
1186          * vector allocation.
1187          */
1188         send_cleanup_vector(cfg);
1189
1190         return IRQ_SET_MASK_OK_DONE;
1191 }
1192
1193 static void intel_ir_compose_msi_msg(struct irq_data *irq_data,
1194                                      struct msi_msg *msg)
1195 {
1196         struct intel_ir_data *ir_data = irq_data->chip_data;
1197
1198         *msg = ir_data->msi_entry;
1199 }
1200
1201 static int intel_ir_set_vcpu_affinity(struct irq_data *data, void *info)
1202 {
1203         struct intel_ir_data *ir_data = data->chip_data;
1204         struct vcpu_data *vcpu_pi_info = info;
1205
1206         /* stop posting interrupts, back to remapping mode */
1207         if (!vcpu_pi_info) {
1208                 modify_irte(&ir_data->irq_2_iommu, &ir_data->irte_entry);
1209         } else {
1210                 struct irte irte_pi;
1211
1212                 /*
1213                  * We are not caching the posted interrupt entry. We
1214                  * copy the data from the remapped entry and modify
1215                  * the fields which are relevant for posted mode. The
1216                  * cached remapped entry is used for switching back to
1217                  * remapped mode.
1218                  */
1219                 memset(&irte_pi, 0, sizeof(irte_pi));
1220                 dmar_copy_shared_irte(&irte_pi, &ir_data->irte_entry);
1221
1222                 /* Update the posted mode fields */
1223                 irte_pi.p_pst = 1;
1224                 irte_pi.p_urgent = 0;
1225                 irte_pi.p_vector = vcpu_pi_info->vector;
1226                 irte_pi.pda_l = (vcpu_pi_info->pi_desc_addr >>
1227                                 (32 - PDA_LOW_BIT)) & ~(-1UL << PDA_LOW_BIT);
1228                 irte_pi.pda_h = (vcpu_pi_info->pi_desc_addr >> 32) &
1229                                 ~(-1UL << PDA_HIGH_BIT);
1230
1231                 modify_irte(&ir_data->irq_2_iommu, &irte_pi);
1232         }
1233
1234         return 0;
1235 }
1236
1237 static struct irq_chip intel_ir_chip = {
1238         .name                   = "INTEL-IR",
1239         .irq_ack                = apic_ack_irq,
1240         .irq_set_affinity       = intel_ir_set_affinity,
1241         .irq_compose_msi_msg    = intel_ir_compose_msi_msg,
1242         .irq_set_vcpu_affinity  = intel_ir_set_vcpu_affinity,
1243 };
1244
1245 static void intel_irq_remapping_prepare_irte(struct intel_ir_data *data,
1246                                              struct irq_cfg *irq_cfg,
1247                                              struct irq_alloc_info *info,
1248                                              int index, int sub_handle)
1249 {
1250         struct IR_IO_APIC_route_entry *entry;
1251         struct irte *irte = &data->irte_entry;
1252         struct msi_msg *msg = &data->msi_entry;
1253
1254         prepare_irte(irte, irq_cfg->vector, irq_cfg->dest_apicid);
1255         switch (info->type) {
1256         case X86_IRQ_ALLOC_TYPE_IOAPIC:
1257                 /* Set source-id of interrupt request */
1258                 set_ioapic_sid(irte, info->ioapic_id);
1259                 apic_printk(APIC_VERBOSE, KERN_DEBUG "IOAPIC[%d]: Set IRTE entry (P:%d FPD:%d Dst_Mode:%d Redir_hint:%d Trig_Mode:%d Dlvry_Mode:%X Avail:%X Vector:%02X Dest:%08X SID:%04X SQ:%X SVT:%X)\n",
1260                         info->ioapic_id, irte->present, irte->fpd,
1261                         irte->dst_mode, irte->redir_hint,
1262                         irte->trigger_mode, irte->dlvry_mode,
1263                         irte->avail, irte->vector, irte->dest_id,
1264                         irte->sid, irte->sq, irte->svt);
1265
1266                 entry = (struct IR_IO_APIC_route_entry *)info->ioapic_entry;
1267                 info->ioapic_entry = NULL;
1268                 memset(entry, 0, sizeof(*entry));
1269                 entry->index2   = (index >> 15) & 0x1;
1270                 entry->zero     = 0;
1271                 entry->format   = 1;
1272                 entry->index    = (index & 0x7fff);
1273                 /*
1274                  * IO-APIC RTE will be configured with virtual vector.
1275                  * irq handler will do the explicit EOI to the io-apic.
1276                  */
1277                 entry->vector   = info->ioapic_pin;
1278                 entry->mask     = 0;                    /* enable IRQ */
1279                 entry->trigger  = info->ioapic_trigger;
1280                 entry->polarity = info->ioapic_polarity;
1281                 if (info->ioapic_trigger)
1282                         entry->mask = 1; /* Mask level triggered irqs. */
1283                 break;
1284
1285         case X86_IRQ_ALLOC_TYPE_HPET:
1286         case X86_IRQ_ALLOC_TYPE_MSI:
1287         case X86_IRQ_ALLOC_TYPE_MSIX:
1288                 if (info->type == X86_IRQ_ALLOC_TYPE_HPET)
1289                         set_hpet_sid(irte, info->hpet_id);
1290                 else
1291                         set_msi_sid(irte, info->msi_dev);
1292
1293                 msg->address_hi = MSI_ADDR_BASE_HI;
1294                 msg->data = sub_handle;
1295                 msg->address_lo = MSI_ADDR_BASE_LO | MSI_ADDR_IR_EXT_INT |
1296                                   MSI_ADDR_IR_SHV |
1297                                   MSI_ADDR_IR_INDEX1(index) |
1298                                   MSI_ADDR_IR_INDEX2(index);
1299                 break;
1300
1301         default:
1302                 BUG_ON(1);
1303                 break;
1304         }
1305 }
1306
1307 static void intel_free_irq_resources(struct irq_domain *domain,
1308                                      unsigned int virq, unsigned int nr_irqs)
1309 {
1310         struct irq_data *irq_data;
1311         struct intel_ir_data *data;
1312         struct irq_2_iommu *irq_iommu;
1313         unsigned long flags;
1314         int i;
1315         for (i = 0; i < nr_irqs; i++) {
1316                 irq_data = irq_domain_get_irq_data(domain, virq  + i);
1317                 if (irq_data && irq_data->chip_data) {
1318                         data = irq_data->chip_data;
1319                         irq_iommu = &data->irq_2_iommu;
1320                         raw_spin_lock_irqsave(&irq_2_ir_lock, flags);
1321                         clear_entries(irq_iommu);
1322                         raw_spin_unlock_irqrestore(&irq_2_ir_lock, flags);
1323                         irq_domain_reset_irq_data(irq_data);
1324                         kfree(data);
1325                 }
1326         }
1327 }
1328
1329 static int intel_irq_remapping_alloc(struct irq_domain *domain,
1330                                      unsigned int virq, unsigned int nr_irqs,
1331                                      void *arg)
1332 {
1333         struct intel_iommu *iommu = domain->host_data;
1334         struct irq_alloc_info *info = arg;
1335         struct intel_ir_data *data, *ird;
1336         struct irq_data *irq_data;
1337         struct irq_cfg *irq_cfg;
1338         int i, ret, index;
1339
1340         if (!info || !iommu)
1341                 return -EINVAL;
1342         if (nr_irqs > 1 && info->type != X86_IRQ_ALLOC_TYPE_MSI &&
1343             info->type != X86_IRQ_ALLOC_TYPE_MSIX)
1344                 return -EINVAL;
1345
1346         /*
1347          * With IRQ remapping enabled, don't need contiguous CPU vectors
1348          * to support multiple MSI interrupts.
1349          */
1350         if (info->type == X86_IRQ_ALLOC_TYPE_MSI)
1351                 info->flags &= ~X86_IRQ_ALLOC_CONTIGUOUS_VECTORS;
1352
1353         ret = irq_domain_alloc_irqs_parent(domain, virq, nr_irqs, arg);
1354         if (ret < 0)
1355                 return ret;
1356
1357         ret = -ENOMEM;
1358         data = kzalloc(sizeof(*data), GFP_KERNEL);
1359         if (!data)
1360                 goto out_free_parent;
1361
1362         down_read(&dmar_global_lock);
1363         index = alloc_irte(iommu, virq, &data->irq_2_iommu, nr_irqs);
1364         up_read(&dmar_global_lock);
1365         if (index < 0) {
1366                 pr_warn("Failed to allocate IRTE\n");
1367                 kfree(data);
1368                 goto out_free_parent;
1369         }
1370
1371         for (i = 0; i < nr_irqs; i++) {
1372                 irq_data = irq_domain_get_irq_data(domain, virq + i);
1373                 irq_cfg = irqd_cfg(irq_data);
1374                 if (!irq_data || !irq_cfg) {
1375                         ret = -EINVAL;
1376                         goto out_free_data;
1377                 }
1378
1379                 if (i > 0) {
1380                         ird = kzalloc(sizeof(*ird), GFP_KERNEL);
1381                         if (!ird)
1382                                 goto out_free_data;
1383                         /* Initialize the common data */
1384                         ird->irq_2_iommu = data->irq_2_iommu;
1385                         ird->irq_2_iommu.sub_handle = i;
1386                 } else {
1387                         ird = data;
1388                 }
1389
1390                 irq_data->hwirq = (index << 16) + i;
1391                 irq_data->chip_data = ird;
1392                 irq_data->chip = &intel_ir_chip;
1393                 intel_irq_remapping_prepare_irte(ird, irq_cfg, info, index, i);
1394                 irq_set_status_flags(virq + i, IRQ_MOVE_PCNTXT);
1395         }
1396         return 0;
1397
1398 out_free_data:
1399         intel_free_irq_resources(domain, virq, i);
1400 out_free_parent:
1401         irq_domain_free_irqs_common(domain, virq, nr_irqs);
1402         return ret;
1403 }
1404
1405 static void intel_irq_remapping_free(struct irq_domain *domain,
1406                                      unsigned int virq, unsigned int nr_irqs)
1407 {
1408         intel_free_irq_resources(domain, virq, nr_irqs);
1409         irq_domain_free_irqs_common(domain, virq, nr_irqs);
1410 }
1411
1412 static int intel_irq_remapping_activate(struct irq_domain *domain,
1413                                         struct irq_data *irq_data, bool reserve)
1414 {
1415         intel_ir_reconfigure_irte(irq_data, true);
1416         return 0;
1417 }
1418
1419 static void intel_irq_remapping_deactivate(struct irq_domain *domain,
1420                                            struct irq_data *irq_data)
1421 {
1422         struct intel_ir_data *data = irq_data->chip_data;
1423         struct irte entry;
1424
1425         memset(&entry, 0, sizeof(entry));
1426         modify_irte(&data->irq_2_iommu, &entry);
1427 }
1428
1429 static const struct irq_domain_ops intel_ir_domain_ops = {
1430         .alloc = intel_irq_remapping_alloc,
1431         .free = intel_irq_remapping_free,
1432         .activate = intel_irq_remapping_activate,
1433         .deactivate = intel_irq_remapping_deactivate,
1434 };
1435
1436 /*
1437  * Support of Interrupt Remapping Unit Hotplug
1438  */
1439 static int dmar_ir_add(struct dmar_drhd_unit *dmaru, struct intel_iommu *iommu)
1440 {
1441         int ret;
1442         int eim = x2apic_enabled();
1443
1444         if (eim && !ecap_eim_support(iommu->ecap)) {
1445                 pr_info("DRHD %Lx: EIM not supported by DRHD, ecap %Lx\n",
1446                         iommu->reg_phys, iommu->ecap);
1447                 return -ENODEV;
1448         }
1449
1450         if (ir_parse_ioapic_hpet_scope(dmaru->hdr, iommu)) {
1451                 pr_warn("DRHD %Lx: failed to parse managed IOAPIC/HPET\n",
1452                         iommu->reg_phys);
1453                 return -ENODEV;
1454         }
1455
1456         /* TODO: check all IOAPICs are covered by IOMMU */
1457
1458         /* Setup Interrupt-remapping now. */
1459         ret = intel_setup_irq_remapping(iommu);
1460         if (ret) {
1461                 pr_err("Failed to setup irq remapping for %s\n",
1462                        iommu->name);
1463                 intel_teardown_irq_remapping(iommu);
1464                 ir_remove_ioapic_hpet_scope(iommu);
1465         } else {
1466                 iommu_enable_irq_remapping(iommu);
1467         }
1468
1469         return ret;
1470 }
1471
1472 int dmar_ir_hotplug(struct dmar_drhd_unit *dmaru, bool insert)
1473 {
1474         int ret = 0;
1475         struct intel_iommu *iommu = dmaru->iommu;
1476
1477         if (!irq_remapping_enabled)
1478                 return 0;
1479         if (iommu == NULL)
1480                 return -EINVAL;
1481         if (!ecap_ir_support(iommu->ecap))
1482                 return 0;
1483         if (irq_remapping_cap(IRQ_POSTING_CAP) &&
1484             !cap_pi_support(iommu->cap))
1485                 return -EBUSY;
1486
1487         if (insert) {
1488                 if (!iommu->ir_table)
1489                         ret = dmar_ir_add(dmaru, iommu);
1490         } else {
1491                 if (iommu->ir_table) {
1492                         if (!bitmap_empty(iommu->ir_table->bitmap,
1493                                           INTR_REMAP_TABLE_ENTRIES)) {
1494                                 ret = -EBUSY;
1495                         } else {
1496                                 iommu_disable_irq_remapping(iommu);
1497                                 intel_teardown_irq_remapping(iommu);
1498                                 ir_remove_ioapic_hpet_scope(iommu);
1499                         }
1500                 }
1501         }
1502
1503         return ret;
1504 }