drivers/iommu/intel_irq_remapping.c

   1 // SPDX-License-Identifier: GPL-2.0
   2
   3 #define pr_fmt(fmt)     "DMAR-IR: " fmt
   4
   5 #include <linux/interrupt.h>
   6 #include <linux/dmar.h>
   7 #include <linux/spinlock.h>
   8 #include <linux/slab.h>
   9 #include <linux/jiffies.h>
  10 #include <linux/hpet.h>
  11 #include <linux/pci.h>
  12 #include <linux/irq.h>
  13 #include <linux/intel-iommu.h>
  14 #include <linux/acpi.h>
  15 #include <linux/irqdomain.h>
  16 #include <linux/crash_dump.h>
  17 #include <asm/io_apic.h>
  18 #include <asm/smp.h>
  19 #include <asm/cpu.h>
  20 #include <asm/irq_remapping.h>
  21 #include <asm/pci-direct.h>
  22 #include <asm/msidef.h>
  23
  24 #include "irq_remapping.h"
  25
  26 enum irq_mode {
  27         IRQ_REMAPPING,
  28         IRQ_POSTING,
  29 };
  30
  31 struct ioapic_scope {
  32         struct intel_iommu *iommu;
  33         unsigned int id;
  34         unsigned int bus;       /* PCI bus number */
  35         unsigned int devfn;     /* PCI devfn number */
  36 };
  37
  38 struct hpet_scope {
  39         struct intel_iommu *iommu;
  40         u8 id;
  41         unsigned int bus;
  42         unsigned int devfn;
  43 };
  44
  45 struct irq_2_iommu {
  46         struct intel_iommu *iommu;
  47         u16 irte_index;
  48         u16 sub_handle;
  49         u8  irte_mask;
  50         enum irq_mode mode;
  51 };
  52
  53 struct intel_ir_data {
  54         struct irq_2_iommu                      irq_2_iommu;
  55         struct irte                             irte_entry;
  56         union {
  57                 struct msi_msg                  msi_entry;
  58         };
  59 };
  60
  61 #define IR_X2APIC_MODE(mode) (mode ? (1 << 11) : 0)
  62 #define IRTE_DEST(dest) ((eim_mode) ? dest : dest << 8)
  63
  64 static int __read_mostly eim_mode;
  65 static struct ioapic_scope ir_ioapic[MAX_IO_APICS];
  66 static struct hpet_scope ir_hpet[MAX_HPET_TBS];
  67
  68 /*
  69  * Lock ordering:
  70  * ->dmar_global_lock
  71  *      ->irq_2_ir_lock
  72  *              ->qi->q_lock
  73  *      ->iommu->register_lock
  74  * Note:
  75  * intel_irq_remap_ops.{supported,prepare,enable,disable,reenable} are called
  76  * in single-threaded environment with interrupt disabled, so no need to tabke
  77  * the dmar_global_lock.
  78  */
  79 DEFINE_RAW_SPINLOCK(irq_2_ir_lock);
  80 static const struct irq_domain_ops intel_ir_domain_ops;
  81
  82 static void iommu_disable_irq_remapping(struct intel_iommu *iommu);
  83 static int __init parse_ioapics_under_ir(void);
  84
  85 static bool ir_pre_enabled(struct intel_iommu *iommu)
  86 {
  87         return (iommu->flags & VTD_FLAG_IRQ_REMAP_PRE_ENABLED);
  88 }
  89
  90 static void clear_ir_pre_enabled(struct intel_iommu *iommu)
  91 {
  92         iommu->flags &= ~VTD_FLAG_IRQ_REMAP_PRE_ENABLED;
  93 }
  94
  95 static void init_ir_status(struct intel_iommu *iommu)
  96 {
  97         u32 gsts;
  98
  99         gsts = readl(iommu->reg + DMAR_GSTS_REG);
 100         if (gsts & DMA_GSTS_IRES)
 101                 iommu->flags |= VTD_FLAG_IRQ_REMAP_PRE_ENABLED;
 102 }
 103
 104 static int alloc_irte(struct intel_iommu *iommu, int irq,
 105                       struct irq_2_iommu *irq_iommu, u16 count)
 106 {
 107         struct ir_table *table = iommu->ir_table;
 108         unsigned int mask = 0;
 109         unsigned long flags;
 110         int index;
 111
 112         if (!count || !irq_iommu)
 113                 return -1;
 114
 115         if (count > 1) {
 116                 count = __roundup_pow_of_two(count);
 117                 mask = ilog2(count);
 118         }
 119
 120         if (mask > ecap_max_handle_mask(iommu->ecap)) {
 121                 pr_err("Requested mask %x exceeds the max invalidation handle"
 122                        " mask value %Lx\n", mask,
 123                        ecap_max_handle_mask(iommu->ecap));
 124                 return -1;
 125         }
 126
 127         raw_spin_lock_irqsave(&irq_2_ir_lock, flags);
 128         index = bitmap_find_free_region(table->bitmap,
 129                                         INTR_REMAP_TABLE_ENTRIES, mask);
 130         if (index < 0) {
 131                 pr_warn("IR%d: can't allocate an IRTE\n", iommu->seq_id);
 132         } else {
 133                 irq_iommu->iommu = iommu;
 134                 irq_iommu->irte_index =  index;
 135                 irq_iommu->sub_handle = 0;
 136                 irq_iommu->irte_mask = mask;
 137                 irq_iommu->mode = IRQ_REMAPPING;
 138         }
 139         raw_spin_unlock_irqrestore(&irq_2_ir_lock, flags);
 140
 141         return index;
 142 }
 143
 144 static int qi_flush_iec(struct intel_iommu *iommu, int index, int mask)
 145 {
 146         struct qi_desc desc;
 147
 148         desc.qw0 = QI_IEC_IIDEX(index) | QI_IEC_TYPE | QI_IEC_IM(mask)
 149                    | QI_IEC_SELECTIVE;
 150         desc.qw1 = 0;
 151         desc.qw2 = 0;
 152         desc.qw3 = 0;
 153
 154         return qi_submit_sync(&desc, iommu);
 155 }
 156
 157 static int modify_irte(struct irq_2_iommu *irq_iommu,
 158                        struct irte *irte_modified)
 159 {
 160         struct intel_iommu *iommu;
 161         unsigned long flags;
 162         struct irte *irte;
 163         int rc, index;
 164
 165         if (!irq_iommu)
 166                 return -1;
 167
 168         raw_spin_lock_irqsave(&irq_2_ir_lock, flags);
 169
 170         iommu = irq_iommu->iommu;
 171
 172         index = irq_iommu->irte_index + irq_iommu->sub_handle;
 173         irte = &iommu->ir_table->base[index];
 174
 175 #if defined(CONFIG_HAVE_CMPXCHG_DOUBLE)
 176         if ((irte->pst == 1) || (irte_modified->pst == 1)) {
 177                 bool ret;
 178
 179                 ret = cmpxchg_double(&irte->low, &irte->high,
 180                                      irte->low, irte->high,
 181                                      irte_modified->low, irte_modified->high);
 182                 /*
 183                  * We use cmpxchg16 to atomically update the 128-bit IRTE,
 184                  * and it cannot be updated by the hardware or other processors
 185                  * behind us, so the return value of cmpxchg16 should be the
 186                  * same as the old value.
 187                  */
 188                 WARN_ON(!ret);
 189         } else
 190 #endif
 191         {
 192                 set_64bit(&irte->low, irte_modified->low);
 193                 set_64bit(&irte->high, irte_modified->high);
 194         }
 195         __iommu_flush_cache(iommu, irte, sizeof(*irte));
 196
 197         rc = qi_flush_iec(iommu, index, 0);
 198
 199         /* Update iommu mode according to the IRTE mode */
 200         irq_iommu->mode = irte->pst ? IRQ_POSTING : IRQ_REMAPPING;
 201         raw_spin_unlock_irqrestore(&irq_2_ir_lock, flags);
 202
 203         return rc;
 204 }
 205
 206 static struct intel_iommu *map_hpet_to_ir(u8 hpet_id)
 207 {
 208         int i;
 209
 210         for (i = 0; i < MAX_HPET_TBS; i++)
 211                 if (ir_hpet[i].id == hpet_id && ir_hpet[i].iommu)
 212                         return ir_hpet[i].iommu;
 213         return NULL;
 214 }
 215
 216 static struct intel_iommu *map_ioapic_to_ir(int apic)
 217 {
 218         int i;
 219
 220         for (i = 0; i < MAX_IO_APICS; i++)
 221                 if (ir_ioapic[i].id == apic && ir_ioapic[i].iommu)
 222                         return ir_ioapic[i].iommu;
 223         return NULL;
 224 }
 225
 226 static struct intel_iommu *map_dev_to_ir(struct pci_dev *dev)
 227 {
 228         struct dmar_drhd_unit *drhd;
 229
 230         drhd = dmar_find_matched_drhd_unit(dev);
 231         if (!drhd)
 232                 return NULL;
 233
 234         return drhd->iommu;
 235 }
 236
 237 static int clear_entries(struct irq_2_iommu *irq_iommu)
 238 {
 239         struct irte *start, *entry, *end;
 240         struct intel_iommu *iommu;
 241         int index;
 242
 243         if (irq_iommu->sub_handle)
 244                 return 0;
 245
 246         iommu = irq_iommu->iommu;
 247         index = irq_iommu->irte_index;
 248
 249         start = iommu->ir_table->base + index;
 250         end = start + (1 << irq_iommu->irte_mask);
 251
 252         for (entry = start; entry < end; entry++) {
 253                 set_64bit(&entry->low, 0);
 254                 set_64bit(&entry->high, 0);
 255         }
 256         bitmap_release_region(iommu->ir_table->bitmap, index,
 257                               irq_iommu->irte_mask);
 258
 259         return qi_flush_iec(iommu, index, irq_iommu->irte_mask);
 260 }
 261
 262 /*
 263  * source validation type
 264  */
 265 #define SVT_NO_VERIFY           0x0  /* no verification is required */
 266 #define SVT_VERIFY_SID_SQ       0x1  /* verify using SID and SQ fields */
 267 #define SVT_VERIFY_BUS          0x2  /* verify bus of request-id */
 268
 269 /*
 270  * source-id qualifier
 271  */
 272 #define SQ_ALL_16       0x0  /* verify all 16 bits of request-id */
 273 #define SQ_13_IGNORE_1  0x1  /* verify most significant 13 bits, ignore
 274                               * the third least significant bit
 275                               */
 276 #define SQ_13_IGNORE_2  0x2  /* verify most significant 13 bits, ignore
 277                               * the second and third least significant bits
 278                               */
 279 #define SQ_13_IGNORE_3  0x3  /* verify most significant 13 bits, ignore
 280                               * the least three significant bits
 281                               */
 282
 283 /*
 284  * set SVT, SQ and SID fields of irte to verify
 285  * source ids of interrupt requests
 286  */
 287 static void set_irte_sid(struct irte *irte, unsigned int svt,
 288                          unsigned int sq, unsigned int sid)
 289 {
 290         if (disable_sourceid_checking)
 291                 svt = SVT_NO_VERIFY;
 292         irte->svt = svt;
 293         irte->sq = sq;
 294         irte->sid = sid;
 295 }
 296
 297 static int set_ioapic_sid(struct irte *irte, int apic)
 298 {
 299         int i;
 300         u16 sid = 0;
 301
 302         if (!irte)
 303                 return -1;
 304
 305         down_read(&dmar_global_lock);
 306         for (i = 0; i < MAX_IO_APICS; i++) {
 307                 if (ir_ioapic[i].iommu && ir_ioapic[i].id == apic) {
 308                         sid = (ir_ioapic[i].bus << 8) | ir_ioapic[i].devfn;
 309                         break;
 310                 }
 311         }
 312         up_read(&dmar_global_lock);
 313
 314         if (sid == 0) {
 315                 pr_warn("Failed to set source-id of IOAPIC (%d)\n", apic);
 316                 return -1;
 317         }
 318
 319         set_irte_sid(irte, SVT_VERIFY_SID_SQ, SQ_ALL_16, sid);
 320
 321         return 0;
 322 }
 323
 324 static int set_hpet_sid(struct irte *irte, u8 id)
 325 {
 326         int i;
 327         u16 sid = 0;
 328
 329         if (!irte)
 330                 return -1;
 331
 332         down_read(&dmar_global_lock);
 333         for (i = 0; i < MAX_HPET_TBS; i++) {
 334                 if (ir_hpet[i].iommu && ir_hpet[i].id == id) {
 335                         sid = (ir_hpet[i].bus << 8) | ir_hpet[i].devfn;
 336                         break;
 337                 }
 338         }
 339         up_read(&dmar_global_lock);
 340
 341         if (sid == 0) {
 342                 pr_warn("Failed to set source-id of HPET block (%d)\n", id);
 343                 return -1;
 344         }
 345
 346         /*
 347          * Should really use SQ_ALL_16. Some platforms are broken.
 348          * While we figure out the right quirks for these broken platforms, use
 349          * SQ_13_IGNORE_3 for now.
 350          */
 351         set_irte_sid(irte, SVT_VERIFY_SID_SQ, SQ_13_IGNORE_3, sid);
 352
 353         return 0;
 354 }
 355
 356 struct set_msi_sid_data {
 357         struct pci_dev *pdev;
 358         u16 alias;
 359 };
 360
 361 static int set_msi_sid_cb(struct pci_dev *pdev, u16 alias, void *opaque)
 362 {
 363         struct set_msi_sid_data *data = opaque;
 364
 365         data->pdev = pdev;
 366         data->alias = alias;
 367
 368         return 0;
 369 }
 370
 371 static int set_msi_sid(struct irte *irte, struct pci_dev *dev)
 372 {
 373         struct set_msi_sid_data data;
 374
 375         if (!irte || !dev)
 376                 return -1;
 377
 378         pci_for_each_dma_alias(dev, set_msi_sid_cb, &data);
 379
 380         /*
 381          * DMA alias provides us with a PCI device and alias.  The only case
 382          * where the it will return an alias on a different bus than the
 383          * device is the case of a PCIe-to-PCI bridge, where the alias is for
 384          * the subordinate bus.  In this case we can only verify the bus.
 385          *
 386          * If the alias device is on a different bus than our source device
 387          * then we have a topology based alias, use it.
 388          *
 389          * Otherwise, the alias is for a device DMA quirk and we cannot
 390          * assume that MSI uses the same requester ID.  Therefore use the
 391          * original device.
 392          */
 393         if (PCI_BUS_NUM(data.alias) != data.pdev->bus->number)
 394                 set_irte_sid(irte, SVT_VERIFY_BUS, SQ_ALL_16,
 395                              PCI_DEVID(PCI_BUS_NUM(data.alias),
 396                                        dev->bus->number));
 397         else if (data.pdev->bus->number != dev->bus->number)
 398                 set_irte_sid(irte, SVT_VERIFY_SID_SQ, SQ_ALL_16, data.alias);
 399         else
 400                 set_irte_sid(irte, SVT_VERIFY_SID_SQ, SQ_ALL_16,
 401                              PCI_DEVID(dev->bus->number, dev->devfn));
 402
 403         return 0;
 404 }
 405
 406 static int iommu_load_old_irte(struct intel_iommu *iommu)
 407 {
 408         struct irte *old_ir_table;
 409         phys_addr_t irt_phys;
 410         unsigned int i;
 411         size_t size;
 412         u64 irta;
 413
 414         /* Check whether the old ir-table has the same size as ours */
 415         irta = dmar_readq(iommu->reg + DMAR_IRTA_REG);
 416         if ((irta & INTR_REMAP_TABLE_REG_SIZE_MASK)
 417              != INTR_REMAP_TABLE_REG_SIZE)
 418                 return -EINVAL;
 419
 420         irt_phys = irta & VTD_PAGE_MASK;
 421         size     = INTR_REMAP_TABLE_ENTRIES*sizeof(struct irte);
 422
 423         /* Map the old IR table */
 424         old_ir_table = memremap(irt_phys, size, MEMREMAP_WB);
 425         if (!old_ir_table)
 426                 return -ENOMEM;
 427
 428         /* Copy data over */
 429         memcpy(iommu->ir_table->base, old_ir_table, size);
 430
 431         __iommu_flush_cache(iommu, iommu->ir_table->base, size);
 432
 433         /*
 434          * Now check the table for used entries and mark those as
 435          * allocated in the bitmap
 436          */
 437         for (i = 0; i < INTR_REMAP_TABLE_ENTRIES; i++) {
 438                 if (iommu->ir_table->base[i].present)
 439                         bitmap_set(iommu->ir_table->bitmap, i, 1);
 440         }
 441
 442         memunmap(old_ir_table);
 443
 444         return 0;
 445 }
 446
 447
 448 static void iommu_set_irq_remapping(struct intel_iommu *iommu, int mode)
 449 {
 450         unsigned long flags;
 451         u64 addr;
 452         u32 sts;
 453
 454         addr = virt_to_phys((void *)iommu->ir_table->base);
 455
 456         raw_spin_lock_irqsave(&iommu->register_lock, flags);
 457
 458         dmar_writeq(iommu->reg + DMAR_IRTA_REG,
 459                     (addr) | IR_X2APIC_MODE(mode) | INTR_REMAP_TABLE_REG_SIZE);
 460
 461         /* Set interrupt-remapping table pointer */
 462         writel(iommu->gcmd | DMA_GCMD_SIRTP, iommu->reg + DMAR_GCMD_REG);
 463
 464         IOMMU_WAIT_OP(iommu, DMAR_GSTS_REG,
 465                       readl, (sts & DMA_GSTS_IRTPS), sts);
 466         raw_spin_unlock_irqrestore(&iommu->register_lock, flags);
 467
 468         /*
 469          * Global invalidation of interrupt entry cache to make sure the
 470          * hardware uses the new irq remapping table.
 471          */
 472         qi_global_iec(iommu);
 473 }
 474
 475 static void iommu_enable_irq_remapping(struct intel_iommu *iommu)
 476 {
 477         unsigned long flags;
 478         u32 sts;
 479
 480         raw_spin_lock_irqsave(&iommu->register_lock, flags);
 481
 482         /* Enable interrupt-remapping */
 483         iommu->gcmd |= DMA_GCMD_IRE;
 484         iommu->gcmd &= ~DMA_GCMD_CFI;  /* Block compatibility-format MSIs */
 485         writel(iommu->gcmd, iommu->reg + DMAR_GCMD_REG);
 486
 487         IOMMU_WAIT_OP(iommu, DMAR_GSTS_REG,
 488                       readl, (sts & DMA_GSTS_IRES), sts);
 489
 490         /*
 491          * With CFI clear in the Global Command register, we should be
 492          * protected from dangerous (i.e. compatibility) interrupts
 493          * regardless of x2apic status.  Check just to be sure.
 494          */
 495         if (sts & DMA_GSTS_CFIS)
 496                 WARN(1, KERN_WARNING
 497                         "Compatibility-format IRQs enabled despite intr remapping;\n"
 498                         "you are vulnerable to IRQ injection.\n");
 499
 500         raw_spin_unlock_irqrestore(&iommu->register_lock, flags);
 501 }
 502
 503 static int intel_setup_irq_remapping(struct intel_iommu *iommu)
 504 {
 505         struct ir_table *ir_table;
 506         struct fwnode_handle *fn;
 507         unsigned long *bitmap;
 508         struct page *pages;
 509
 510         if (iommu->ir_table)
 511                 return 0;
 512
 513         ir_table = kzalloc(sizeof(struct ir_table), GFP_KERNEL);
 514         if (!ir_table)
 515                 return -ENOMEM;
 516
 517         pages = alloc_pages_node(iommu->node, GFP_KERNEL | __GFP_ZERO,
 518                                  INTR_REMAP_PAGE_ORDER);
 519         if (!pages) {
 520                 pr_err("IR%d: failed to allocate pages of order %d\n",
 521                        iommu->seq_id, INTR_REMAP_PAGE_ORDER);
 522                 goto out_free_table;
 523         }
 524
 525         bitmap = kcalloc(BITS_TO_LONGS(INTR_REMAP_TABLE_ENTRIES),
 526                          sizeof(long), GFP_ATOMIC);
 527         if (bitmap == NULL) {
 528                 pr_err("IR%d: failed to allocate bitmap\n", iommu->seq_id);
 529                 goto out_free_pages;
 530         }
 531
 532         fn = irq_domain_alloc_named_id_fwnode("INTEL-IR", iommu->seq_id);
 533         if (!fn)
 534                 goto out_free_bitmap;
 535
 536         iommu->ir_domain =
 537                 irq_domain_create_hierarchy(arch_get_ir_parent_domain(),
 538                                             0, INTR_REMAP_TABLE_ENTRIES,
 539                                             fn, &intel_ir_domain_ops,
 540                                             iommu);
 541         irq_domain_free_fwnode(fn);
 542         if (!iommu->ir_domain) {
 543                 pr_err("IR%d: failed to allocate irqdomain\n", iommu->seq_id);
 544                 goto out_free_bitmap;
 545         }
 546         iommu->ir_msi_domain =
 547                 arch_create_remap_msi_irq_domain(iommu->ir_domain,
 548                                                  "INTEL-IR-MSI",
 549                                                  iommu->seq_id);
 550
 551         ir_table->base = page_address(pages);
 552         ir_table->bitmap = bitmap;
 553         iommu->ir_table = ir_table;
 554
 555         /*
 556          * If the queued invalidation is already initialized,
 557          * shouldn't disable it.
 558          */
 559         if (!iommu->qi) {
 560                 /*
 561                  * Clear previous faults.
 562                  */
 563                 dmar_fault(-1, iommu);
 564                 dmar_disable_qi(iommu);
 565
 566                 if (dmar_enable_qi(iommu)) {
 567                         pr_err("Failed to enable queued invalidation\n");
 568                         goto out_free_bitmap;
 569                 }
 570         }
 571
 572         init_ir_status(iommu);
 573
 574         if (ir_pre_enabled(iommu)) {
 575                 if (!is_kdump_kernel()) {
 576                         pr_warn("IRQ remapping was enabled on %s but we are not in kdump mode\n",
 577                                 iommu->name);
 578                         clear_ir_pre_enabled(iommu);
 579                         iommu_disable_irq_remapping(iommu);
 580                 } else if (iommu_load_old_irte(iommu))
 581                         pr_err("Failed to copy IR table for %s from previous kernel\n",
 582                                iommu->name);
 583                 else
 584                         pr_info("Copied IR table for %s from previous kernel\n",
 585                                 iommu->name);
 586         }
 587
 588         iommu_set_irq_remapping(iommu, eim_mode);
 589
 590         return 0;
 591
 592 out_free_bitmap:
 593         kfree(bitmap);
 594 out_free_pages:
 595         __free_pages(pages, INTR_REMAP_PAGE_ORDER);
 596 out_free_table:
 597         kfree(ir_table);
 598
 599         iommu->ir_table  = NULL;
 600
 601         return -ENOMEM;
 602 }
 603
 604 static void intel_teardown_irq_remapping(struct intel_iommu *iommu)
 605 {
 606         if (iommu && iommu->ir_table) {
 607                 if (iommu->ir_msi_domain) {
 608                         irq_domain_remove(iommu->ir_msi_domain);
 609                         iommu->ir_msi_domain = NULL;
 610                 }
 611                 if (iommu->ir_domain) {
 612                         irq_domain_remove(iommu->ir_domain);
 613                         iommu->ir_domain = NULL;
 614                 }
 615                 free_pages((unsigned long)iommu->ir_table->base,
 616                            INTR_REMAP_PAGE_ORDER);
 617                 kfree(iommu->ir_table->bitmap);
 618                 kfree(iommu->ir_table);
 619                 iommu->ir_table = NULL;
 620         }
 621 }
 622
 623 /*
 624  * Disable Interrupt Remapping.
 625  */
 626 static void iommu_disable_irq_remapping(struct intel_iommu *iommu)
 627 {
 628         unsigned long flags;
 629         u32 sts;
 630
 631         if (!ecap_ir_support(iommu->ecap))
 632                 return;
 633
 634         /*
 635          * global invalidation of interrupt entry cache before disabling
 636          * interrupt-remapping.
 637          */
 638         qi_global_iec(iommu);
 639
 640         raw_spin_lock_irqsave(&iommu->register_lock, flags);
 641
 642         sts = readl(iommu->reg + DMAR_GSTS_REG);
 643         if (!(sts & DMA_GSTS_IRES))
 644                 goto end;
 645
 646         iommu->gcmd &= ~DMA_GCMD_IRE;
 647         writel(iommu->gcmd, iommu->reg + DMAR_GCMD_REG);
 648
 649         IOMMU_WAIT_OP(iommu, DMAR_GSTS_REG,
 650                       readl, !(sts & DMA_GSTS_IRES), sts);
 651
 652 end:
 653         raw_spin_unlock_irqrestore(&iommu->register_lock, flags);
 654 }
 655
 656 static int __init dmar_x2apic_optout(void)
 657 {
 658         struct acpi_table_dmar *dmar;
 659         dmar = (struct acpi_table_dmar *)dmar_tbl;
 660         if (!dmar || no_x2apic_optout)
 661                 return 0;
 662         return dmar->flags & DMAR_X2APIC_OPT_OUT;
 663 }
 664
 665 static void __init intel_cleanup_irq_remapping(void)
 666 {
 667         struct dmar_drhd_unit *drhd;
 668         struct intel_iommu *iommu;
 669
 670         for_each_iommu(iommu, drhd) {
 671                 if (ecap_ir_support(iommu->ecap)) {
 672                         iommu_disable_irq_remapping(iommu);
 673                         intel_teardown_irq_remapping(iommu);
 674                 }
 675         }
 676
 677         if (x2apic_supported())
 678                 pr_warn("Failed to enable irq remapping. You are vulnerable to irq-injection attacks.\n");
 679 }
 680
 681 static int __init intel_prepare_irq_remapping(void)
 682 {
 683         struct dmar_drhd_unit *drhd;
 684         struct intel_iommu *iommu;
 685         int eim = 0;
 686
 687         if (irq_remap_broken) {
 688                 pr_warn("This system BIOS has enabled interrupt remapping\n"
 689                         "on a chipset that contains an erratum making that\n"
 690                         "feature unstable.  To maintain system stability\n"
 691                         "interrupt remapping is being disabled.  Please\n"
 692                         "contact your BIOS vendor for an update\n");
 693                 add_taint(TAINT_FIRMWARE_WORKAROUND, LOCKDEP_STILL_OK);
 694                 return -ENODEV;
 695         }
 696
 697         if (dmar_table_init() < 0)
 698                 return -ENODEV;
 699
 700         if (!dmar_ir_support())
 701                 return -ENODEV;
 702
 703         if (parse_ioapics_under_ir()) {
 704                 pr_info("Not enabling interrupt remapping\n");
 705                 goto error;
 706         }
 707
 708         /* First make sure all IOMMUs support IRQ remapping */
 709         for_each_iommu(iommu, drhd)
 710                 if (!ecap_ir_support(iommu->ecap))
 711                         goto error;
 712
 713         /* Detect remapping mode: lapic or x2apic */
 714         if (x2apic_supported()) {
 715                 eim = !dmar_x2apic_optout();
 716                 if (!eim) {
 717                         pr_info("x2apic is disabled because BIOS sets x2apic opt out bit.");
 718                         pr_info("Use 'intremap=no_x2apic_optout' to override the BIOS setting.\n");
 719                 }
 720         }
 721
 722         for_each_iommu(iommu, drhd) {
 723                 if (eim && !ecap_eim_support(iommu->ecap)) {
 724                         pr_info("%s does not support EIM\n", iommu->name);
 725                         eim = 0;
 726                 }
 727         }
 728
 729         eim_mode = eim;
 730         if (eim)
 731                 pr_info("Queued invalidation will be enabled to support x2apic and Intr-remapping.\n");
 732
 733         /* Do the initializations early */
 734         for_each_iommu(iommu, drhd) {
 735                 if (intel_setup_irq_remapping(iommu)) {
 736                         pr_err("Failed to setup irq remapping for %s\n",
 737                                iommu->name);
 738                         goto error;
 739                 }
 740         }
 741
 742         return 0;
 743
 744 error:
 745         intel_cleanup_irq_remapping();
 746         return -ENODEV;
 747 }
 748
 749 /*
 750  * Set Posted-Interrupts capability.
 751  */
 752 static inline void set_irq_posting_cap(void)
 753 {
 754         struct dmar_drhd_unit *drhd;
 755         struct intel_iommu *iommu;
 756
 757         if (!disable_irq_post) {
 758                 /*
 759                  * If IRTE is in posted format, the 'pda' field goes across the
 760                  * 64-bit boundary, we need use cmpxchg16b to atomically update
 761                  * it. We only expose posted-interrupt when X86_FEATURE_CX16
 762                  * is supported. Actually, hardware platforms supporting PI
 763                  * should have X86_FEATURE_CX16 support, this has been confirmed
 764                  * with Intel hardware guys.
 765                  */
 766                 if (boot_cpu_has(X86_FEATURE_CX16))
 767                         intel_irq_remap_ops.capability |= 1 << IRQ_POSTING_CAP;
 768
 769                 for_each_iommu(iommu, drhd)
 770                         if (!cap_pi_support(iommu->cap)) {
 771                                 intel_irq_remap_ops.capability &=
 772                                                 ~(1 << IRQ_POSTING_CAP);
 773                                 break;
 774                         }
 775         }
 776 }
 777
 778 static int __init intel_enable_irq_remapping(void)
 779 {
 780         struct dmar_drhd_unit *drhd;
 781         struct intel_iommu *iommu;
 782         bool setup = false;
 783
 784         /*
 785          * Setup Interrupt-remapping for all the DRHD's now.
 786          */
 787         for_each_iommu(iommu, drhd) {
 788                 if (!ir_pre_enabled(iommu))
 789                         iommu_enable_irq_remapping(iommu);
 790                 setup = true;
 791         }
 792
 793         if (!setup)
 794                 goto error;
 795
 796         irq_remapping_enabled = 1;
 797
 798         set_irq_posting_cap();
 799
 800         pr_info("Enabled IRQ remapping in %s mode\n", eim_mode ? "x2apic" : "xapic");
 801
 802         return eim_mode ? IRQ_REMAP_X2APIC_MODE : IRQ_REMAP_XAPIC_MODE;
 803
 804 error:
 805         intel_cleanup_irq_remapping();
 806         return -1;
 807 }
 808
 809 static int ir_parse_one_hpet_scope(struct acpi_dmar_device_scope *scope,
 810                                    struct intel_iommu *iommu,
 811                                    struct acpi_dmar_hardware_unit *drhd)
 812 {
 813         struct acpi_dmar_pci_path *path;
 814         u8 bus;
 815         int count, free = -1;
 816
 817         bus = scope->bus;
 818         path = (struct acpi_dmar_pci_path *)(scope + 1);
 819         count = (scope->length - sizeof(struct acpi_dmar_device_scope))
 820                 / sizeof(struct acpi_dmar_pci_path);
 821
 822         while (--count > 0) {
 823                 /*
 824                  * Access PCI directly due to the PCI
 825                  * subsystem isn't initialized yet.
 826                  */
 827                 bus = read_pci_config_byte(bus, path->device, path->function,
 828                                            PCI_SECONDARY_BUS);
 829                 path++;
 830         }
 831
 832         for (count = 0; count < MAX_HPET_TBS; count++) {
 833                 if (ir_hpet[count].iommu == iommu &&
 834                     ir_hpet[count].id == scope->enumeration_id)
 835                         return 0;
 836                 else if (ir_hpet[count].iommu == NULL && free == -1)
 837                         free = count;
 838         }
 839         if (free == -1) {
 840                 pr_warn("Exceeded Max HPET blocks\n");
 841                 return -ENOSPC;
 842         }
 843
 844         ir_hpet[free].iommu = iommu;
 845         ir_hpet[free].id    = scope->enumeration_id;
 846         ir_hpet[free].bus   = bus;
 847         ir_hpet[free].devfn = PCI_DEVFN(path->device, path->function);
 848         pr_info("HPET id %d under DRHD base 0x%Lx\n",
 849                 scope->enumeration_id, drhd->address);
 850
 851         return 0;
 852 }
 853
 854 static int ir_parse_one_ioapic_scope(struct acpi_dmar_device_scope *scope,
 855                                      struct intel_iommu *iommu,
 856                                      struct acpi_dmar_hardware_unit *drhd)
 857 {
 858         struct acpi_dmar_pci_path *path;
 859         u8 bus;
 860         int count, free = -1;
 861
 862         bus = scope->bus;
 863         path = (struct acpi_dmar_pci_path *)(scope + 1);
 864         count = (scope->length - sizeof(struct acpi_dmar_device_scope))
 865                 / sizeof(struct acpi_dmar_pci_path);
 866
 867         while (--count > 0) {
 868                 /*
 869                  * Access PCI directly due to the PCI
 870                  * subsystem isn't initialized yet.
 871                  */
 872                 bus = read_pci_config_byte(bus, path->device, path->function,
 873                                            PCI_SECONDARY_BUS);
 874                 path++;
 875         }
 876
 877         for (count = 0; count < MAX_IO_APICS; count++) {
 878                 if (ir_ioapic[count].iommu == iommu &&
 879                     ir_ioapic[count].id == scope->enumeration_id)
 880                         return 0;
 881                 else if (ir_ioapic[count].iommu == NULL && free == -1)
 882                         free = count;
 883         }
 884         if (free == -1) {
 885                 pr_warn("Exceeded Max IO APICS\n");
 886                 return -ENOSPC;
 887         }
 888
 889         ir_ioapic[free].bus   = bus;
 890         ir_ioapic[free].devfn = PCI_DEVFN(path->device, path->function);
 891         ir_ioapic[free].iommu = iommu;
 892         ir_ioapic[free].id    = scope->enumeration_id;
 893         pr_info("IOAPIC id %d under DRHD base  0x%Lx IOMMU %d\n",
 894                 scope->enumeration_id, drhd->address, iommu->seq_id);
 895
 896         return 0;
 897 }
 898
 899 static int ir_parse_ioapic_hpet_scope(struct acpi_dmar_header *header,
 900                                       struct intel_iommu *iommu)
 901 {
 902         int ret = 0;
 903         struct acpi_dmar_hardware_unit *drhd;
 904         struct acpi_dmar_device_scope *scope;
 905         void *start, *end;
 906
 907         drhd = (struct acpi_dmar_hardware_unit *)header;
 908         start = (void *)(drhd + 1);
 909         end = ((void *)drhd) + header->length;
 910
 911         while (start < end && ret == 0) {
 912                 scope = start;
 913                 if (scope->entry_type == ACPI_DMAR_SCOPE_TYPE_IOAPIC)
 914                         ret = ir_parse_one_ioapic_scope(scope, iommu, drhd);
 915                 else if (scope->entry_type == ACPI_DMAR_SCOPE_TYPE_HPET)
 916                         ret = ir_parse_one_hpet_scope(scope, iommu, drhd);
 917                 start += scope->length;
 918         }
 919
 920         return ret;
 921 }
 922
 923 static void ir_remove_ioapic_hpet_scope(struct intel_iommu *iommu)
 924 {
 925         int i;
 926
 927         for (i = 0; i < MAX_HPET_TBS; i++)
 928                 if (ir_hpet[i].iommu == iommu)
 929                         ir_hpet[i].iommu = NULL;
 930
 931         for (i = 0; i < MAX_IO_APICS; i++)
 932                 if (ir_ioapic[i].iommu == iommu)
 933                         ir_ioapic[i].iommu = NULL;
 934 }
 935
 936 /*
 937  * Finds the assocaition between IOAPIC's and its Interrupt-remapping
 938  * hardware unit.
 939  */
 940 static int __init parse_ioapics_under_ir(void)
 941 {
 942         struct dmar_drhd_unit *drhd;
 943         struct intel_iommu *iommu;
 944         bool ir_supported = false;
 945         int ioapic_idx;
 946
 947         for_each_iommu(iommu, drhd) {
 948                 int ret;
 949
 950                 if (!ecap_ir_support(iommu->ecap))
 951                         continue;
 952
 953                 ret = ir_parse_ioapic_hpet_scope(drhd->hdr, iommu);
 954                 if (ret)
 955                         return ret;
 956
 957                 ir_supported = true;
 958         }
 959
 960         if (!ir_supported)
 961                 return -ENODEV;
 962
 963         for (ioapic_idx = 0; ioapic_idx < nr_ioapics; ioapic_idx++) {
 964                 int ioapic_id = mpc_ioapic_id(ioapic_idx);
 965                 if (!map_ioapic_to_ir(ioapic_id)) {
 966                         pr_err(FW_BUG "ioapic %d has no mapping iommu, "
 967                                "interrupt remapping will be disabled\n",
 968                                ioapic_id);
 969                         return -1;
 970                 }
 971         }
 972
 973         return 0;
 974 }
 975
 976 static int __init ir_dev_scope_init(void)
 977 {
 978         int ret;
 979
 980         if (!irq_remapping_enabled)
 981                 return 0;
 982
 983         down_write(&dmar_global_lock);
 984         ret = dmar_dev_scope_init();
 985         up_write(&dmar_global_lock);
 986
 987         return ret;
 988 }
 989 rootfs_initcall(ir_dev_scope_init);
 990
 991 static void disable_irq_remapping(void)
 992 {
 993         struct dmar_drhd_unit *drhd;
 994         struct intel_iommu *iommu = NULL;
 995
 996         /*
 997          * Disable Interrupt-remapping for all the DRHD's now.
 998          */
 999         for_each_iommu(iommu, drhd) {
1000                 if (!ecap_ir_support(iommu->ecap))
1001                         continue;
1002
1003                 iommu_disable_irq_remapping(iommu);
1004         }
1005
1006         /*
1007          * Clear Posted-Interrupts capability.
1008          */
1009         if (!disable_irq_post)
1010                 intel_irq_remap_ops.capability &= ~(1 << IRQ_POSTING_CAP);
1011 }
1012
1013 static int reenable_irq_remapping(int eim)
1014 {
1015         struct dmar_drhd_unit *drhd;
1016         bool setup = false;
1017         struct intel_iommu *iommu = NULL;
1018
1019         for_each_iommu(iommu, drhd)
1020                 if (iommu->qi)
1021                         dmar_reenable_qi(iommu);
1022
1023         /*
1024          * Setup Interrupt-remapping for all the DRHD's now.
1025          */
1026         for_each_iommu(iommu, drhd) {
1027                 if (!ecap_ir_support(iommu->ecap))
1028                         continue;
1029
1030                 /* Set up interrupt remapping for iommu.*/
1031                 iommu_set_irq_remapping(iommu, eim);
1032                 iommu_enable_irq_remapping(iommu);
1033                 setup = true;
1034         }
1035
1036         if (!setup)
1037                 goto error;
1038
1039         set_irq_posting_cap();
1040
1041         return 0;
1042
1043 error:
1044         /*
1045          * handle error condition gracefully here!
1046          */
1047         return -1;
1048 }
1049
1050 static void prepare_irte(struct irte *irte, int vector, unsigned int dest)
1051 {
1052         memset(irte, 0, sizeof(*irte));
1053
1054         irte->present = 1;
1055         irte->dst_mode = apic->irq_dest_mode;
1056         /*
1057          * Trigger mode in the IRTE will always be edge, and for IO-APIC, the
1058          * actual level or edge trigger will be setup in the IO-APIC
1059          * RTE. This will help simplify level triggered irq migration.
1060          * For more details, see the comments (in io_apic.c) explainig IO-APIC
1061          * irq migration in the presence of interrupt-remapping.
1062         */
1063         irte->trigger_mode = 0;
1064         irte->dlvry_mode = apic->irq_delivery_mode;
1065         irte->vector = vector;
1066         irte->dest_id = IRTE_DEST(dest);
1067         irte->redir_hint = 1;
1068 }
1069
1070 static struct irq_domain *intel_get_ir_irq_domain(struct irq_alloc_info *info)
1071 {
1072         struct intel_iommu *iommu = NULL;
1073
1074         if (!info)
1075                 return NULL;
1076
1077         switch (info->type) {
1078         case X86_IRQ_ALLOC_TYPE_IOAPIC:
1079                 iommu = map_ioapic_to_ir(info->ioapic_id);
1080                 break;
1081         case X86_IRQ_ALLOC_TYPE_HPET:
1082                 iommu = map_hpet_to_ir(info->hpet_id);
1083                 break;
1084         case X86_IRQ_ALLOC_TYPE_MSI:
1085         case X86_IRQ_ALLOC_TYPE_MSIX:
1086                 iommu = map_dev_to_ir(info->msi_dev);
1087                 break;
1088         default:
1089                 BUG_ON(1);
1090                 break;
1091         }
1092
1093         return iommu ? iommu->ir_domain : NULL;
1094 }
1095
1096 static struct irq_domain *intel_get_irq_domain(struct irq_alloc_info *info)
1097 {
1098         struct intel_iommu *iommu;
1099
1100         if (!info)
1101                 return NULL;
1102
1103         switch (info->type) {
1104         case X86_IRQ_ALLOC_TYPE_MSI:
1105         case X86_IRQ_ALLOC_TYPE_MSIX:
1106                 iommu = map_dev_to_ir(info->msi_dev);
1107                 if (iommu)
1108                         return iommu->ir_msi_domain;
1109                 break;
1110         default:
1111                 break;
1112         }
1113
1114         return NULL;
1115 }
1116
1117 struct irq_remap_ops intel_irq_remap_ops = {
1118         .prepare                = intel_prepare_irq_remapping,
1119         .enable                 = intel_enable_irq_remapping,
1120         .disable                = disable_irq_remapping,
1121         .reenable               = reenable_irq_remapping,
1122         .enable_faulting        = enable_drhd_fault_handling,
1123         .get_ir_irq_domain      = intel_get_ir_irq_domain,
1124         .get_irq_domain         = intel_get_irq_domain,
1125 };
1126
1127 static void intel_ir_reconfigure_irte(struct irq_data *irqd, bool force)
1128 {
1129         struct intel_ir_data *ir_data = irqd->chip_data;
1130         struct irte *irte = &ir_data->irte_entry;
1131         struct irq_cfg *cfg = irqd_cfg(irqd);
1132
1133         /*
1134          * Atomically updates the IRTE with the new destination, vector
1135          * and flushes the interrupt entry cache.
1136          */
1137         irte->vector = cfg->vector;
1138         irte->dest_id = IRTE_DEST(cfg->dest_apicid);
1139
1140         /* Update the hardware only if the interrupt is in remapped mode. */
1141         if (force || ir_data->irq_2_iommu.mode == IRQ_REMAPPING)
1142                 modify_irte(&ir_data->irq_2_iommu, irte);
1143 }
1144
1145 /*
1146  * Migrate the IO-APIC irq in the presence of intr-remapping.
1147  *
1148  * For both level and edge triggered, irq migration is a simple atomic
1149  * update(of vector and cpu destination) of IRTE and flush the hardware cache.
1150  *
1151  * For level triggered, we eliminate the io-apic RTE modification (with the
1152  * updated vector information), by using a virtual vector (io-apic pin number).
1153  * Real vector that is used for interrupting cpu will be coming from
1154  * the interrupt-remapping table entry.
1155  *
1156  * As the migration is a simple atomic update of IRTE, the same mechanism
1157  * is used to migrate MSI irq's in the presence of interrupt-remapping.
1158  */
1159 static int
1160 intel_ir_set_affinity(struct irq_data *data, const struct cpumask *mask,
1161                       bool force)
1162 {
1163         struct irq_data *parent = data->parent_data;
1164         struct irq_cfg *cfg = irqd_cfg(data);
1165         int ret;
1166
1167         ret = parent->chip->irq_set_affinity(parent, mask, force);
1168         if (ret < 0 || ret == IRQ_SET_MASK_OK_DONE)
1169                 return ret;
1170
1171         intel_ir_reconfigure_irte(data, false);
1172         /*
1173          * After this point, all the interrupts will start arriving
1174          * at the new destination. So, time to cleanup the previous
1175          * vector allocation.
1176          */
1177         send_cleanup_vector(cfg);
1178
1179         return IRQ_SET_MASK_OK_DONE;
1180 }
1181
1182 static void intel_ir_compose_msi_msg(struct irq_data *irq_data,
1183                                      struct msi_msg *msg)
1184 {
1185         struct intel_ir_data *ir_data = irq_data->chip_data;
1186
1187         *msg = ir_data->msi_entry;
1188 }
1189
1190 static int intel_ir_set_vcpu_affinity(struct irq_data *data, void *info)
1191 {
1192         struct intel_ir_data *ir_data = data->chip_data;
1193         struct vcpu_data *vcpu_pi_info = info;
1194
1195         /* stop posting interrupts, back to remapping mode */
1196         if (!vcpu_pi_info) {
1197                 modify_irte(&ir_data->irq_2_iommu, &ir_data->irte_entry);
1198         } else {
1199                 struct irte irte_pi;
1200
1201                 /*
1202                  * We are not caching the posted interrupt entry. We
1203                  * copy the data from the remapped entry and modify
1204                  * the fields which are relevant for posted mode. The
1205                  * cached remapped entry is used for switching back to
1206                  * remapped mode.
1207                  */
1208                 memset(&irte_pi, 0, sizeof(irte_pi));
1209                 dmar_copy_shared_irte(&irte_pi, &ir_data->irte_entry);
1210
1211                 /* Update the posted mode fields */
1212                 irte_pi.p_pst = 1;
1213                 irte_pi.p_urgent = 0;
1214                 irte_pi.p_vector = vcpu_pi_info->vector;
1215                 irte_pi.pda_l = (vcpu_pi_info->pi_desc_addr >>
1216                                 (32 - PDA_LOW_BIT)) & ~(-1UL << PDA_LOW_BIT);
1217                 irte_pi.pda_h = (vcpu_pi_info->pi_desc_addr >> 32) &
1218                                 ~(-1UL << PDA_HIGH_BIT);
1219
1220                 modify_irte(&ir_data->irq_2_iommu, &irte_pi);
1221         }
1222
1223         return 0;
1224 }
1225
1226 static struct irq_chip intel_ir_chip = {
1227         .name                   = "INTEL-IR",
1228         .irq_ack                = apic_ack_irq,
1229         .irq_set_affinity       = intel_ir_set_affinity,
1230         .irq_compose_msi_msg    = intel_ir_compose_msi_msg,
1231         .irq_set_vcpu_affinity  = intel_ir_set_vcpu_affinity,
1232 };
1233
1234 static void intel_irq_remapping_prepare_irte(struct intel_ir_data *data,
1235                                              struct irq_cfg *irq_cfg,
1236                                              struct irq_alloc_info *info,
1237                                              int index, int sub_handle)
1238 {
1239         struct IR_IO_APIC_route_entry *entry;
1240         struct irte *irte = &data->irte_entry;
1241         struct msi_msg *msg = &data->msi_entry;
1242
1243         prepare_irte(irte, irq_cfg->vector, irq_cfg->dest_apicid);
1244         switch (info->type) {
1245         case X86_IRQ_ALLOC_TYPE_IOAPIC:
1246                 /* Set source-id of interrupt request */
1247                 set_ioapic_sid(irte, info->ioapic_id);
1248                 apic_printk(APIC_VERBOSE, KERN_DEBUG "IOAPIC[%d]: Set IRTE entry (P:%d FPD:%d Dst_Mode:%d Redir_hint:%d Trig_Mode:%d Dlvry_Mode:%X Avail:%X Vector:%02X Dest:%08X SID:%04X SQ:%X SVT:%X)\n",
1249                         info->ioapic_id, irte->present, irte->fpd,
1250                         irte->dst_mode, irte->redir_hint,
1251                         irte->trigger_mode, irte->dlvry_mode,
1252                         irte->avail, irte->vector, irte->dest_id,
1253                         irte->sid, irte->sq, irte->svt);
1254
1255                 entry = (struct IR_IO_APIC_route_entry *)info->ioapic_entry;
1256                 info->ioapic_entry = NULL;
1257                 memset(entry, 0, sizeof(*entry));
1258                 entry->index2   = (index >> 15) & 0x1;
1259                 entry->zero     = 0;
1260                 entry->format   = 1;
1261                 entry->index    = (index & 0x7fff);
1262                 /*
1263                  * IO-APIC RTE will be configured with virtual vector.
1264                  * irq handler will do the explicit EOI to the io-apic.
1265                  */
1266                 entry->vector   = info->ioapic_pin;
1267                 entry->mask     = 0;                    /* enable IRQ */
1268                 entry->trigger  = info->ioapic_trigger;
1269                 entry->polarity = info->ioapic_polarity;
1270                 if (info->ioapic_trigger)
1271                         entry->mask = 1; /* Mask level triggered irqs. */
1272                 break;
1273
1274         case X86_IRQ_ALLOC_TYPE_HPET:
1275         case X86_IRQ_ALLOC_TYPE_MSI:
1276         case X86_IRQ_ALLOC_TYPE_MSIX:
1277                 if (info->type == X86_IRQ_ALLOC_TYPE_HPET)
1278                         set_hpet_sid(irte, info->hpet_id);
1279                 else
1280                         set_msi_sid(irte, info->msi_dev);
1281
1282                 msg->address_hi = MSI_ADDR_BASE_HI;
1283                 msg->data = sub_handle;
1284                 msg->address_lo = MSI_ADDR_BASE_LO | MSI_ADDR_IR_EXT_INT |
1285                                   MSI_ADDR_IR_SHV |
1286                                   MSI_ADDR_IR_INDEX1(index) |
1287                                   MSI_ADDR_IR_INDEX2(index);
1288                 break;
1289
1290         default:
1291                 BUG_ON(1);
1292                 break;
1293         }
1294 }
1295
1296 static void intel_free_irq_resources(struct irq_domain *domain,
1297                                      unsigned int virq, unsigned int nr_irqs)
1298 {
1299         struct irq_data *irq_data;
1300         struct intel_ir_data *data;
1301         struct irq_2_iommu *irq_iommu;
1302         unsigned long flags;
1303         int i;
1304         for (i = 0; i < nr_irqs; i++) {
1305                 irq_data = irq_domain_get_irq_data(domain, virq  + i);
1306                 if (irq_data && irq_data->chip_data) {
1307                         data = irq_data->chip_data;
1308                         irq_iommu = &data->irq_2_iommu;
1309                         raw_spin_lock_irqsave(&irq_2_ir_lock, flags);
1310                         clear_entries(irq_iommu);
1311                         raw_spin_unlock_irqrestore(&irq_2_ir_lock, flags);
1312                         irq_domain_reset_irq_data(irq_data);
1313                         kfree(data);
1314                 }
1315         }
1316 }
1317
1318 static int intel_irq_remapping_alloc(struct irq_domain *domain,
1319                                      unsigned int virq, unsigned int nr_irqs,
1320                                      void *arg)
1321 {
1322         struct intel_iommu *iommu = domain->host_data;
1323         struct irq_alloc_info *info = arg;
1324         struct intel_ir_data *data, *ird;
1325         struct irq_data *irq_data;
1326         struct irq_cfg *irq_cfg;
1327         int i, ret, index;
1328
1329         if (!info || !iommu)
1330                 return -EINVAL;
1331         if (nr_irqs > 1 && info->type != X86_IRQ_ALLOC_TYPE_MSI &&
1332             info->type != X86_IRQ_ALLOC_TYPE_MSIX)
1333                 return -EINVAL;
1334
1335         /*
1336          * With IRQ remapping enabled, don't need contiguous CPU vectors
1337          * to support multiple MSI interrupts.
1338          */
1339         if (info->type == X86_IRQ_ALLOC_TYPE_MSI)
1340                 info->flags &= ~X86_IRQ_ALLOC_CONTIGUOUS_VECTORS;
1341
1342         ret = irq_domain_alloc_irqs_parent(domain, virq, nr_irqs, arg);
1343         if (ret < 0)
1344                 return ret;
1345
1346         ret = -ENOMEM;
1347         data = kzalloc(sizeof(*data), GFP_KERNEL);
1348         if (!data)
1349                 goto out_free_parent;
1350
1351         down_read(&dmar_global_lock);
1352         index = alloc_irte(iommu, virq, &data->irq_2_iommu, nr_irqs);
1353         up_read(&dmar_global_lock);
1354         if (index < 0) {
1355                 pr_warn("Failed to allocate IRTE\n");
1356                 kfree(data);
1357                 goto out_free_parent;
1358         }
1359
1360         for (i = 0; i < nr_irqs; i++) {
1361                 irq_data = irq_domain_get_irq_data(domain, virq + i);
1362                 irq_cfg = irqd_cfg(irq_data);
1363                 if (!irq_data || !irq_cfg) {
1364                         ret = -EINVAL;
1365                         goto out_free_data;
1366                 }
1367
1368                 if (i > 0) {
1369                         ird = kzalloc(sizeof(*ird), GFP_KERNEL);
1370                         if (!ird)
1371                                 goto out_free_data;
1372                         /* Initialize the common data */
1373                         ird->irq_2_iommu = data->irq_2_iommu;
1374                         ird->irq_2_iommu.sub_handle = i;
1375                 } else {
1376                         ird = data;
1377                 }
1378
1379                 irq_data->hwirq = (index << 16) + i;
1380                 irq_data->chip_data = ird;
1381                 irq_data->chip = &intel_ir_chip;
1382                 intel_irq_remapping_prepare_irte(ird, irq_cfg, info, index, i);
1383                 irq_set_status_flags(virq + i, IRQ_MOVE_PCNTXT);
1384         }
1385         return 0;
1386
1387 out_free_data:
1388         intel_free_irq_resources(domain, virq, i);
1389 out_free_parent:
1390         irq_domain_free_irqs_common(domain, virq, nr_irqs);
1391         return ret;
1392 }
1393
1394 static void intel_irq_remapping_free(struct irq_domain *domain,
1395                                      unsigned int virq, unsigned int nr_irqs)
1396 {
1397         intel_free_irq_resources(domain, virq, nr_irqs);
1398         irq_domain_free_irqs_common(domain, virq, nr_irqs);
1399 }
1400
1401 static int intel_irq_remapping_activate(struct irq_domain *domain,
1402                                         struct irq_data *irq_data, bool reserve)
1403 {
1404         intel_ir_reconfigure_irte(irq_data, true);
1405         return 0;
1406 }
1407
1408 static void intel_irq_remapping_deactivate(struct irq_domain *domain,
1409                                            struct irq_data *irq_data)
1410 {
1411         struct intel_ir_data *data = irq_data->chip_data;
1412         struct irte entry;
1413
1414         memset(&entry, 0, sizeof(entry));
1415         modify_irte(&data->irq_2_iommu, &entry);
1416 }
1417
1418 static const struct irq_domain_ops intel_ir_domain_ops = {
1419         .alloc = intel_irq_remapping_alloc,
1420         .free = intel_irq_remapping_free,
1421         .activate = intel_irq_remapping_activate,
1422         .deactivate = intel_irq_remapping_deactivate,
1423 };
1424
1425 /*
1426  * Support of Interrupt Remapping Unit Hotplug
1427  */
1428 static int dmar_ir_add(struct dmar_drhd_unit *dmaru, struct intel_iommu *iommu)
1429 {
1430         int ret;
1431         int eim = x2apic_enabled();
1432
1433         if (eim && !ecap_eim_support(iommu->ecap)) {
1434                 pr_info("DRHD %Lx: EIM not supported by DRHD, ecap %Lx\n",
1435                         iommu->reg_phys, iommu->ecap);
1436                 return -ENODEV;
1437         }
1438
1439         if (ir_parse_ioapic_hpet_scope(dmaru->hdr, iommu)) {
1440                 pr_warn("DRHD %Lx: failed to parse managed IOAPIC/HPET\n",
1441                         iommu->reg_phys);
1442                 return -ENODEV;
1443         }
1444
1445         /* TODO: check all IOAPICs are covered by IOMMU */
1446
1447         /* Setup Interrupt-remapping now. */
1448         ret = intel_setup_irq_remapping(iommu);
1449         if (ret) {
1450                 pr_err("Failed to setup irq remapping for %s\n",
1451                        iommu->name);
1452                 intel_teardown_irq_remapping(iommu);
1453                 ir_remove_ioapic_hpet_scope(iommu);
1454         } else {
1455                 iommu_enable_irq_remapping(iommu);
1456         }
1457
1458         return ret;
1459 }
1460
1461 int dmar_ir_hotplug(struct dmar_drhd_unit *dmaru, bool insert)
1462 {
1463         int ret = 0;
1464         struct intel_iommu *iommu = dmaru->iommu;
1465
1466         if (!irq_remapping_enabled)
1467                 return 0;
1468         if (iommu == NULL)
1469                 return -EINVAL;
1470         if (!ecap_ir_support(iommu->ecap))
1471                 return 0;
1472         if (irq_remapping_cap(IRQ_POSTING_CAP) &&
1473             !cap_pi_support(iommu->cap))
1474                 return -EBUSY;
1475
1476         if (insert) {
1477                 if (!iommu->ir_table)
1478                         ret = dmar_ir_add(dmaru, iommu);
1479         } else {
1480                 if (iommu->ir_table) {
1481                         if (!bitmap_empty(iommu->ir_table->bitmap,
1482                                           INTR_REMAP_TABLE_ENTRIES)) {
1483                                 ret = -EBUSY;
1484                         } else {
1485                                 iommu_disable_irq_remapping(iommu);
1486                                 intel_teardown_irq_remapping(iommu);
1487                                 ir_remove_ioapic_hpet_scope(iommu);
1488                         }
1489                 }
1490         }
1491
1492         return ret;
1493 }