drivers/infiniband/hw/mlx5/mlx5_ib.h

   1 /*
   2  * Copyright (c) 2013-2015, Mellanox Technologies. All rights reserved.
   3  *
   4  * This software is available to you under a choice of one of two
   5  * licenses.  You may choose to be licensed under the terms of the GNU
   6  * General Public License (GPL) Version 2, available from the file
   7  * COPYING in the main directory of this source tree, or the
   8  * OpenIB.org BSD license below:
   9  *
  10  *     Redistribution and use in source and binary forms, with or
  11  *     without modification, are permitted provided that the following
  12  *     conditions are met:
  13  *
  14  *      - Redistributions of source code must retain the above
  15  *        copyright notice, this list of conditions and the following
  16  *        disclaimer.
  17  *
  18  *      - Redistributions in binary form must reproduce the above
  19  *        copyright notice, this list of conditions and the following
  20  *        disclaimer in the documentation and/or other materials
  21  *        provided with the distribution.
  22  *
  23  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND,
  24  * EXPRESS OR IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF
  25  * MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE AND
  26  * NONINFRINGEMENT. IN NO EVENT SHALL THE AUTHORS OR COPYRIGHT HOLDERS
  27  * BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY, WHETHER IN AN
  28  * ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF OR IN
  29  * CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE
  30  * SOFTWARE.
  31  */
  32
  33 #ifndef MLX5_IB_H
  34 #define MLX5_IB_H
  35
  36 #include <linux/kernel.h>
  37 #include <linux/sched.h>
  38 #include <rdma/ib_verbs.h>
  39 #include <rdma/ib_umem.h>
  40 #include <rdma/ib_smi.h>
  41 #include <linux/mlx5/driver.h>
  42 #include <linux/mlx5/cq.h>
  43 #include <linux/mlx5/fs.h>
  44 #include <linux/mlx5/qp.h>
  45 #include <linux/types.h>
  46 #include <linux/mlx5/transobj.h>
  47 #include <rdma/ib_user_verbs.h>
  48 #include <rdma/mlx5-abi.h>
  49 #include <rdma/uverbs_ioctl.h>
  50 #include <rdma/mlx5_user_ioctl_cmds.h>
  51 #include <rdma/mlx5_user_ioctl_verbs.h>
  52
  53 #include "srq.h"
  54
  55 #define mlx5_ib_dbg(_dev, format, arg...)                                      \
  56         dev_dbg(&(_dev)->ib_dev.dev, "%s:%d:(pid %d): " format, __func__,      \
  57                 __LINE__, current->pid, ##arg)
  58
  59 #define mlx5_ib_err(_dev, format, arg...)                                      \
  60         dev_err(&(_dev)->ib_dev.dev, "%s:%d:(pid %d): " format, __func__,      \
  61                 __LINE__, current->pid, ##arg)
  62
  63 #define mlx5_ib_warn(_dev, format, arg...)                                     \
  64         dev_warn(&(_dev)->ib_dev.dev, "%s:%d:(pid %d): " format, __func__,     \
  65                  __LINE__, current->pid, ##arg)
  66
  67 #define field_avail(type, fld, sz) (offsetof(type, fld) +               \
  68                                     sizeof(((type *)0)->fld) <= (sz))
  69 #define MLX5_IB_DEFAULT_UIDX 0xffffff
  70 #define MLX5_USER_ASSIGNED_UIDX_MASK __mlx5_mask(qpc, user_index)
  71
  72 #define MLX5_MKEY_PAGE_SHIFT_MASK __mlx5_mask(mkc, log_page_size)
  73
  74 enum {
  75         MLX5_IB_MMAP_OFFSET_START = 9,
  76         MLX5_IB_MMAP_OFFSET_END = 255,
  77 };
  78
  79 enum {
  80         MLX5_IB_MMAP_CMD_SHIFT  = 8,
  81         MLX5_IB_MMAP_CMD_MASK   = 0xff,
  82 };
  83
  84 enum {
  85         MLX5_RES_SCAT_DATA32_CQE        = 0x1,
  86         MLX5_RES_SCAT_DATA64_CQE        = 0x2,
  87         MLX5_REQ_SCAT_DATA32_CQE        = 0x11,
  88         MLX5_REQ_SCAT_DATA64_CQE        = 0x22,
  89 };
  90
  91 enum mlx5_ib_mad_ifc_flags {
  92         MLX5_MAD_IFC_IGNORE_MKEY        = 1,
  93         MLX5_MAD_IFC_IGNORE_BKEY        = 2,
  94         MLX5_MAD_IFC_NET_VIEW           = 4,
  95 };
  96
  97 enum {
  98         MLX5_CROSS_CHANNEL_BFREG         = 0,
  99 };
 100
 101 enum {
 102         MLX5_CQE_VERSION_V0,
 103         MLX5_CQE_VERSION_V1,
 104 };
 105
 106 enum {
 107         MLX5_TM_MAX_RNDV_MSG_SIZE       = 64,
 108         MLX5_TM_MAX_SGE                 = 1,
 109 };
 110
 111 enum {
 112         MLX5_IB_INVALID_UAR_INDEX       = BIT(31),
 113         MLX5_IB_INVALID_BFREG           = BIT(31),
 114 };
 115
 116 enum {
 117         MLX5_MAX_MEMIC_PAGES = 0x100,
 118         MLX5_MEMIC_ALLOC_SIZE_MASK = 0x3f,
 119 };
 120
 121 enum {
 122         MLX5_MEMIC_BASE_ALIGN   = 6,
 123         MLX5_MEMIC_BASE_SIZE    = 1 << MLX5_MEMIC_BASE_ALIGN,
 124 };
 125
 126 enum mlx5_ib_mmap_type {
 127         MLX5_IB_MMAP_TYPE_MEMIC = 1,
 128         MLX5_IB_MMAP_TYPE_VAR = 2,
 129 };
 130
 131 #define MLX5_LOG_SW_ICM_BLOCK_SIZE(dev)                                        \
 132         (MLX5_CAP_DEV_MEM(dev, log_sw_icm_alloc_granularity))
 133 #define MLX5_SW_ICM_BLOCK_SIZE(dev) (1 << MLX5_LOG_SW_ICM_BLOCK_SIZE(dev))
 134
 135 struct mlx5_ib_ucontext {
 136         struct ib_ucontext      ibucontext;
 137         struct list_head        db_page_list;
 138
 139         /* protect doorbell record alloc/free
 140          */
 141         struct mutex            db_page_mutex;
 142         struct mlx5_bfreg_info  bfregi;
 143         u8                      cqe_version;
 144         /* Transport Domain number */
 145         u32                     tdn;
 146
 147         u64                     lib_caps;
 148         u16                     devx_uid;
 149         /* For RoCE LAG TX affinity */
 150         atomic_t                tx_port_affinity;
 151 };
 152
 153 static inline struct mlx5_ib_ucontext *to_mucontext(struct ib_ucontext *ibucontext)
 154 {
 155         return container_of(ibucontext, struct mlx5_ib_ucontext, ibucontext);
 156 }
 157
 158 struct mlx5_ib_pd {
 159         struct ib_pd            ibpd;
 160         u32                     pdn;
 161         u16                     uid;
 162 };
 163
 164 enum {
 165         MLX5_IB_FLOW_ACTION_MODIFY_HEADER,
 166         MLX5_IB_FLOW_ACTION_PACKET_REFORMAT,
 167         MLX5_IB_FLOW_ACTION_DECAP,
 168 };
 169
 170 #define MLX5_IB_FLOW_MCAST_PRIO         (MLX5_BY_PASS_NUM_PRIOS - 1)
 171 #define MLX5_IB_FLOW_LAST_PRIO          (MLX5_BY_PASS_NUM_REGULAR_PRIOS - 1)
 172 #if (MLX5_IB_FLOW_LAST_PRIO <= 0)
 173 #error "Invalid number of bypass priorities"
 174 #endif
 175 #define MLX5_IB_FLOW_LEFTOVERS_PRIO     (MLX5_IB_FLOW_MCAST_PRIO + 1)
 176
 177 #define MLX5_IB_NUM_FLOW_FT             (MLX5_IB_FLOW_LEFTOVERS_PRIO + 1)
 178 #define MLX5_IB_NUM_SNIFFER_FTS         2
 179 #define MLX5_IB_NUM_EGRESS_FTS          1
 180 struct mlx5_ib_flow_prio {
 181         struct mlx5_flow_table          *flow_table;
 182         unsigned int                    refcount;
 183 };
 184
 185 struct mlx5_ib_flow_handler {
 186         struct list_head                list;
 187         struct ib_flow                  ibflow;
 188         struct mlx5_ib_flow_prio        *prio;
 189         struct mlx5_flow_handle         *rule;
 190         struct ib_counters              *ibcounters;
 191         struct mlx5_ib_dev              *dev;
 192         struct mlx5_ib_flow_matcher     *flow_matcher;
 193 };
 194
 195 struct mlx5_ib_flow_matcher {
 196         struct mlx5_ib_match_params matcher_mask;
 197         int                     mask_len;
 198         enum mlx5_ib_flow_type  flow_type;
 199         enum mlx5_flow_namespace_type ns_type;
 200         u16                     priority;
 201         struct mlx5_core_dev    *mdev;
 202         atomic_t                usecnt;
 203         u8                      match_criteria_enable;
 204 };
 205
 206 struct mlx5_ib_flow_db {
 207         struct mlx5_ib_flow_prio        prios[MLX5_IB_NUM_FLOW_FT];
 208         struct mlx5_ib_flow_prio        egress_prios[MLX5_IB_NUM_FLOW_FT];
 209         struct mlx5_ib_flow_prio        sniffer[MLX5_IB_NUM_SNIFFER_FTS];
 210         struct mlx5_ib_flow_prio        egress[MLX5_IB_NUM_EGRESS_FTS];
 211         struct mlx5_ib_flow_prio        fdb;
 212         struct mlx5_ib_flow_prio        rdma_rx[MLX5_IB_NUM_FLOW_FT];
 213         struct mlx5_flow_table          *lag_demux_ft;
 214         /* Protect flow steering bypass flow tables
 215          * when add/del flow rules.
 216          * only single add/removal of flow steering rule could be done
 217          * simultaneously.
 218          */
 219         struct mutex                    lock;
 220 };
 221
 222 /* Use macros here so that don't have to duplicate
 223  * enum ib_send_flags and enum ib_qp_type for low-level driver
 224  */
 225
 226 #define MLX5_IB_SEND_UMR_ENABLE_MR             (IB_SEND_RESERVED_START << 0)
 227 #define MLX5_IB_SEND_UMR_DISABLE_MR            (IB_SEND_RESERVED_START << 1)
 228 #define MLX5_IB_SEND_UMR_FAIL_IF_FREE          (IB_SEND_RESERVED_START << 2)
 229 #define MLX5_IB_SEND_UMR_UPDATE_XLT            (IB_SEND_RESERVED_START << 3)
 230 #define MLX5_IB_SEND_UMR_UPDATE_TRANSLATION    (IB_SEND_RESERVED_START << 4)
 231 #define MLX5_IB_SEND_UMR_UPDATE_PD_ACCESS       IB_SEND_RESERVED_END
 232
 233 #define MLX5_IB_QPT_REG_UMR     IB_QPT_RESERVED1
 234 /*
 235  * IB_QPT_GSI creates the software wrapper around GSI, and MLX5_IB_QPT_HW_GSI
 236  * creates the actual hardware QP.
 237  */
 238 #define MLX5_IB_QPT_HW_GSI      IB_QPT_RESERVED2
 239 #define MLX5_IB_QPT_DCI         IB_QPT_RESERVED3
 240 #define MLX5_IB_QPT_DCT         IB_QPT_RESERVED4
 241 #define MLX5_IB_WR_UMR          IB_WR_RESERVED1
 242
 243 #define MLX5_IB_UMR_OCTOWORD           16
 244 #define MLX5_IB_UMR_XLT_ALIGNMENT      64
 245
 246 #define MLX5_IB_UPD_XLT_ZAP           BIT(0)
 247 #define MLX5_IB_UPD_XLT_ENABLE        BIT(1)
 248 #define MLX5_IB_UPD_XLT_ATOMIC        BIT(2)
 249 #define MLX5_IB_UPD_XLT_ADDR          BIT(3)
 250 #define MLX5_IB_UPD_XLT_PD            BIT(4)
 251 #define MLX5_IB_UPD_XLT_ACCESS        BIT(5)
 252 #define MLX5_IB_UPD_XLT_INDIRECT      BIT(6)
 253
 254 /* Private QP creation flags to be passed in ib_qp_init_attr.create_flags.
 255  *
 256  * These flags are intended for internal use by the mlx5_ib driver, and they
 257  * rely on the range reserved for that use in the ib_qp_create_flags enum.
 258  */
 259 #define MLX5_IB_QP_CREATE_SQPN_QP1      IB_QP_CREATE_RESERVED_START
 260 #define MLX5_IB_QP_CREATE_WC_TEST       (IB_QP_CREATE_RESERVED_START << 1)
 261
 262 struct wr_list {
 263         u16     opcode;
 264         u16     next;
 265 };
 266
 267 enum mlx5_ib_rq_flags {
 268         MLX5_IB_RQ_CVLAN_STRIPPING      = 1 << 0,
 269         MLX5_IB_RQ_PCI_WRITE_END_PADDING        = 1 << 1,
 270 };
 271
 272 struct mlx5_ib_wq {
 273         struct mlx5_frag_buf_ctrl fbc;
 274         u64                    *wrid;
 275         u32                    *wr_data;
 276         struct wr_list         *w_list;
 277         unsigned               *wqe_head;
 278         u16                     unsig_count;
 279
 280         /* serialize post to the work queue
 281          */
 282         spinlock_t              lock;
 283         int                     wqe_cnt;
 284         int                     max_post;
 285         int                     max_gs;
 286         int                     offset;
 287         int                     wqe_shift;
 288         unsigned                head;
 289         unsigned                tail;
 290         u16                     cur_post;
 291         void                    *cur_edge;
 292 };
 293
 294 enum mlx5_ib_wq_flags {
 295         MLX5_IB_WQ_FLAGS_DELAY_DROP = 0x1,
 296         MLX5_IB_WQ_FLAGS_STRIDING_RQ = 0x2,
 297 };
 298
 299 #define MLX5_MIN_SINGLE_WQE_LOG_NUM_STRIDES 9
 300 #define MLX5_MAX_SINGLE_WQE_LOG_NUM_STRIDES 16
 301 #define MLX5_MIN_SINGLE_STRIDE_LOG_NUM_BYTES 6
 302 #define MLX5_MAX_SINGLE_STRIDE_LOG_NUM_BYTES 13
 303 #define MLX5_EXT_MIN_SINGLE_WQE_LOG_NUM_STRIDES 3
 304
 305 struct mlx5_ib_rwq {
 306         struct ib_wq            ibwq;
 307         struct mlx5_core_qp     core_qp;
 308         u32                     rq_num_pas;
 309         u32                     log_rq_stride;
 310         u32                     log_rq_size;
 311         u32                     rq_page_offset;
 312         u32                     log_page_size;
 313         u32                     log_num_strides;
 314         u32                     two_byte_shift_en;
 315         u32                     single_stride_log_num_of_bytes;
 316         struct ib_umem          *umem;
 317         size_t                  buf_size;
 318         unsigned int            page_shift;
 319         int                     create_type;
 320         struct mlx5_db          db;
 321         u32                     user_index;
 322         u32                     wqe_count;
 323         u32                     wqe_shift;
 324         int                     wq_sig;
 325         u32                     create_flags; /* Use enum mlx5_ib_wq_flags */
 326 };
 327
 328 enum {
 329         MLX5_QP_USER,
 330         MLX5_QP_KERNEL,
 331         MLX5_QP_EMPTY
 332 };
 333
 334 enum {
 335         MLX5_WQ_USER,
 336         MLX5_WQ_KERNEL
 337 };
 338
 339 struct mlx5_ib_rwq_ind_table {
 340         struct ib_rwq_ind_table ib_rwq_ind_tbl;
 341         u32                     rqtn;
 342         u16                     uid;
 343 };
 344
 345 struct mlx5_ib_ubuffer {
 346         struct ib_umem         *umem;
 347         int                     buf_size;
 348         u64                     buf_addr;
 349 };
 350
 351 struct mlx5_ib_qp_base {
 352         struct mlx5_ib_qp       *container_mibqp;
 353         struct mlx5_core_qp     mqp;
 354         struct mlx5_ib_ubuffer  ubuffer;
 355 };
 356
 357 struct mlx5_ib_qp_trans {
 358         struct mlx5_ib_qp_base  base;
 359         u16                     xrcdn;
 360         u8                      alt_port;
 361         u8                      atomic_rd_en;
 362         u8                      resp_depth;
 363 };
 364
 365 struct mlx5_ib_rss_qp {
 366         u32     tirn;
 367 };
 368
 369 struct mlx5_ib_rq {
 370         struct mlx5_ib_qp_base base;
 371         struct mlx5_ib_wq       *rq;
 372         struct mlx5_ib_ubuffer  ubuffer;
 373         struct mlx5_db          *doorbell;
 374         u32                     tirn;
 375         u8                      state;
 376         u32                     flags;
 377 };
 378
 379 struct mlx5_ib_sq {
 380         struct mlx5_ib_qp_base base;
 381         struct mlx5_ib_wq       *sq;
 382         struct mlx5_ib_ubuffer  ubuffer;
 383         struct mlx5_db          *doorbell;
 384         struct mlx5_flow_handle *flow_rule;
 385         u32                     tisn;
 386         u8                      state;
 387 };
 388
 389 struct mlx5_ib_raw_packet_qp {
 390         struct mlx5_ib_sq sq;
 391         struct mlx5_ib_rq rq;
 392 };
 393
 394 struct mlx5_bf {
 395         int                     buf_size;
 396         unsigned long           offset;
 397         struct mlx5_sq_bfreg   *bfreg;
 398 };
 399
 400 struct mlx5_ib_dct {
 401         struct mlx5_core_dct    mdct;
 402         u32                     *in;
 403 };
 404
 405 struct mlx5_ib_qp {
 406         struct ib_qp            ibqp;
 407         union {
 408                 struct mlx5_ib_qp_trans trans_qp;
 409                 struct mlx5_ib_raw_packet_qp raw_packet_qp;
 410                 struct mlx5_ib_rss_qp rss_qp;
 411                 struct mlx5_ib_dct dct;
 412         };
 413         struct mlx5_frag_buf    buf;
 414
 415         struct mlx5_db          db;
 416         struct mlx5_ib_wq       rq;
 417
 418         u8                      sq_signal_bits;
 419         u8                      next_fence;
 420         struct mlx5_ib_wq       sq;
 421
 422         /* serialize qp state modifications
 423          */
 424         struct mutex            mutex;
 425         u32                     flags;
 426         u8                      port;
 427         u8                      state;
 428         int                     wq_sig;
 429         int                     scat_cqe;
 430         int                     max_inline_data;
 431         struct mlx5_bf          bf;
 432         int                     has_rq;
 433
 434         /* only for user space QPs. For kernel
 435          * we have it from the bf object
 436          */
 437         int                     bfregn;
 438
 439         int                     create_type;
 440
 441         struct list_head        qps_list;
 442         struct list_head        cq_recv_list;
 443         struct list_head        cq_send_list;
 444         struct mlx5_rate_limit  rl;
 445         u32                     underlay_qpn;
 446         u32                     flags_en;
 447         /* storage for qp sub type when core qp type is IB_QPT_DRIVER */
 448         enum ib_qp_type         qp_sub_type;
 449         /* A flag to indicate if there's a new counter is configured
 450          * but not take effective
 451          */
 452         u32                     counter_pending;
 453 };
 454
 455 struct mlx5_ib_cq_buf {
 456         struct mlx5_frag_buf_ctrl fbc;
 457         struct mlx5_frag_buf    frag_buf;
 458         struct ib_umem          *umem;
 459         int                     cqe_size;
 460         int                     nent;
 461 };
 462
 463 enum mlx5_ib_qp_flags {
 464         MLX5_IB_QP_LSO                          = IB_QP_CREATE_IPOIB_UD_LSO,
 465         MLX5_IB_QP_BLOCK_MULTICAST_LOOPBACK     = IB_QP_CREATE_BLOCK_MULTICAST_LOOPBACK,
 466         MLX5_IB_QP_CROSS_CHANNEL            = IB_QP_CREATE_CROSS_CHANNEL,
 467         MLX5_IB_QP_MANAGED_SEND             = IB_QP_CREATE_MANAGED_SEND,
 468         MLX5_IB_QP_MANAGED_RECV             = IB_QP_CREATE_MANAGED_RECV,
 469         MLX5_IB_QP_SIGNATURE_HANDLING           = 1 << 5,
 470         /* QP uses 1 as its source QP number */
 471         MLX5_IB_QP_SQPN_QP1                     = 1 << 6,
 472         MLX5_IB_QP_CAP_SCATTER_FCS              = 1 << 7,
 473         MLX5_IB_QP_RSS                          = 1 << 8,
 474         MLX5_IB_QP_CVLAN_STRIPPING              = 1 << 9,
 475         MLX5_IB_QP_UNDERLAY                     = 1 << 10,
 476         MLX5_IB_QP_PCI_WRITE_END_PADDING        = 1 << 11,
 477         MLX5_IB_QP_TUNNEL_OFFLOAD               = 1 << 12,
 478         MLX5_IB_QP_PACKET_BASED_CREDIT          = 1 << 13,
 479 };
 480
 481 struct mlx5_umr_wr {
 482         struct ib_send_wr               wr;
 483         u64                             virt_addr;
 484         u64                             offset;
 485         struct ib_pd                   *pd;
 486         unsigned int                    page_shift;
 487         unsigned int                    xlt_size;
 488         u64                             length;
 489         int                             access_flags;
 490         u32                             mkey;
 491         u8                              ignore_free_state:1;
 492 };
 493
 494 static inline const struct mlx5_umr_wr *umr_wr(const struct ib_send_wr *wr)
 495 {
 496         return container_of(wr, struct mlx5_umr_wr, wr);
 497 }
 498
 499 struct mlx5_shared_mr_info {
 500         int mr_id;
 501         struct ib_umem          *umem;
 502 };
 503
 504 enum mlx5_ib_cq_pr_flags {
 505         MLX5_IB_CQ_PR_FLAGS_CQE_128_PAD = 1 << 0,
 506 };
 507
 508 struct mlx5_ib_cq {
 509         struct ib_cq            ibcq;
 510         struct mlx5_core_cq     mcq;
 511         struct mlx5_ib_cq_buf   buf;
 512         struct mlx5_db          db;
 513
 514         /* serialize access to the CQ
 515          */
 516         spinlock_t              lock;
 517
 518         /* protect resize cq
 519          */
 520         struct mutex            resize_mutex;
 521         struct mlx5_ib_cq_buf  *resize_buf;
 522         struct ib_umem         *resize_umem;
 523         int                     cqe_size;
 524         struct list_head        list_send_qp;
 525         struct list_head        list_recv_qp;
 526         u32                     create_flags;
 527         struct list_head        wc_list;
 528         enum ib_cq_notify_flags notify_flags;
 529         struct work_struct      notify_work;
 530         u16                     private_flags; /* Use mlx5_ib_cq_pr_flags */
 531 };
 532
 533 struct mlx5_ib_wc {
 534         struct ib_wc wc;
 535         struct list_head list;
 536 };
 537
 538 struct mlx5_ib_srq {
 539         struct ib_srq           ibsrq;
 540         struct mlx5_core_srq    msrq;
 541         struct mlx5_frag_buf    buf;
 542         struct mlx5_db          db;
 543         struct mlx5_frag_buf_ctrl fbc;
 544         u64                    *wrid;
 545         /* protect SRQ hanlding
 546          */
 547         spinlock_t              lock;
 548         int                     head;
 549         int                     tail;
 550         u16                     wqe_ctr;
 551         struct ib_umem         *umem;
 552         /* serialize arming a SRQ
 553          */
 554         struct mutex            mutex;
 555         int                     wq_sig;
 556 };
 557
 558 struct mlx5_ib_xrcd {
 559         struct ib_xrcd          ibxrcd;
 560         u32                     xrcdn;
 561 };
 562
 563 enum mlx5_ib_mtt_access_flags {
 564         MLX5_IB_MTT_READ  = (1 << 0),
 565         MLX5_IB_MTT_WRITE = (1 << 1),
 566 };
 567
 568 struct mlx5_user_mmap_entry {
 569         struct rdma_user_mmap_entry rdma_entry;
 570         u8 mmap_flag;
 571         u64 address;
 572         u32 page_idx;
 573 };
 574
 575 struct mlx5_ib_dm {
 576         struct ib_dm            ibdm;
 577         phys_addr_t             dev_addr;
 578         u32                     type;
 579         size_t                  size;
 580         union {
 581                 struct {
 582                         u32     obj_id;
 583                 } icm_dm;
 584                 /* other dm types specific params should be added here */
 585         };
 586         struct mlx5_user_mmap_entry mentry;
 587 };
 588
 589 #define MLX5_IB_MTT_PRESENT (MLX5_IB_MTT_READ | MLX5_IB_MTT_WRITE)
 590
 591 #define MLX5_IB_DM_MEMIC_ALLOWED_ACCESS (IB_ACCESS_LOCAL_WRITE   |\
 592                                          IB_ACCESS_REMOTE_WRITE  |\
 593                                          IB_ACCESS_REMOTE_READ   |\
 594                                          IB_ACCESS_REMOTE_ATOMIC |\
 595                                          IB_ZERO_BASED)
 596
 597 #define MLX5_IB_DM_SW_ICM_ALLOWED_ACCESS (IB_ACCESS_LOCAL_WRITE   |\
 598                                           IB_ACCESS_REMOTE_WRITE  |\
 599                                           IB_ACCESS_REMOTE_READ   |\
 600                                           IB_ZERO_BASED)
 601
 602 #define mlx5_update_odp_stats(mr, counter_name, value)          \
 603         atomic64_add(value, &((mr)->odp_stats.counter_name))
 604
 605 struct mlx5_ib_mr {
 606         struct ib_mr            ibmr;
 607         void                    *descs;
 608         dma_addr_t              desc_map;
 609         int                     ndescs;
 610         int                     data_length;
 611         int                     meta_ndescs;
 612         int                     meta_length;
 613         int                     max_descs;
 614         int                     desc_size;
 615         int                     access_mode;
 616         struct mlx5_core_mkey   mmkey;
 617         struct ib_umem         *umem;
 618         struct mlx5_shared_mr_info      *smr_info;
 619         struct list_head        list;
 620         int                     order;
 621         bool                    allocated_from_cache;
 622         int                     npages;
 623         struct mlx5_ib_dev     *dev;
 624         u32 out[MLX5_ST_SZ_DW(create_mkey_out)];
 625         struct mlx5_core_sig_ctx    *sig;
 626         void                    *descs_alloc;
 627         int                     access_flags; /* Needed for rereg MR */
 628
 629         struct mlx5_ib_mr      *parent;
 630         /* Needed for IB_MR_TYPE_INTEGRITY */
 631         struct mlx5_ib_mr      *pi_mr;
 632         struct mlx5_ib_mr      *klm_mr;
 633         struct mlx5_ib_mr      *mtt_mr;
 634         u64                     data_iova;
 635         u64                     pi_iova;
 636
 637         /* For ODP and implicit */
 638         atomic_t                num_deferred_work;
 639         wait_queue_head_t       q_deferred_work;
 640         struct xarray           implicit_children;
 641         union {
 642                 struct rcu_head rcu;
 643                 struct list_head elm;
 644                 struct work_struct work;
 645         } odp_destroy;
 646         struct ib_odp_counters  odp_stats;
 647         bool                    is_odp_implicit;
 648
 649         struct mlx5_async_work  cb_work;
 650 };
 651
 652 static inline bool is_odp_mr(struct mlx5_ib_mr *mr)
 653 {
 654         return IS_ENABLED(CONFIG_INFINIBAND_ON_DEMAND_PAGING) && mr->umem &&
 655                mr->umem->is_odp;
 656 }
 657
 658 struct mlx5_ib_mw {
 659         struct ib_mw            ibmw;
 660         struct mlx5_core_mkey   mmkey;
 661         int                     ndescs;
 662 };
 663
 664 struct mlx5_ib_devx_mr {
 665         struct mlx5_core_mkey   mmkey;
 666         int                     ndescs;
 667 };
 668
 669 struct mlx5_ib_umr_context {
 670         struct ib_cqe           cqe;
 671         enum ib_wc_status       status;
 672         struct completion       done;
 673 };
 674
 675 struct umr_common {
 676         struct ib_pd    *pd;
 677         struct ib_cq    *cq;
 678         struct ib_qp    *qp;
 679         /* control access to UMR QP
 680          */
 681         struct semaphore        sem;
 682 };
 683
 684 enum {
 685         MLX5_FMR_INVALID,
 686         MLX5_FMR_VALID,
 687         MLX5_FMR_BUSY,
 688 };
 689
 690 struct mlx5_cache_ent {
 691         struct list_head        head;
 692         /* sync access to the cahce entry
 693          */
 694         spinlock_t              lock;
 695
 696
 697         char                    name[4];
 698         u32                     order;
 699         u32                     xlt;
 700         u32                     access_mode;
 701         u32                     page;
 702
 703         u32                     size;
 704         u32                     cur;
 705         u32                     miss;
 706         u32                     limit;
 707
 708         struct mlx5_ib_dev     *dev;
 709         struct work_struct      work;
 710         struct delayed_work     dwork;
 711         int                     pending;
 712         struct completion       compl;
 713 };
 714
 715 struct mlx5_mr_cache {
 716         struct workqueue_struct *wq;
 717         struct mlx5_cache_ent   ent[MAX_MR_CACHE_ENTRIES];
 718         int                     stopped;
 719         struct dentry           *root;
 720         unsigned long           last_add;
 721 };
 722
 723 struct mlx5_ib_gsi_qp;
 724
 725 struct mlx5_ib_port_resources {
 726         struct mlx5_ib_resources *devr;
 727         struct mlx5_ib_gsi_qp *gsi;
 728         struct work_struct pkey_change_work;
 729 };
 730
 731 struct mlx5_ib_resources {
 732         struct ib_cq    *c0;
 733         struct ib_xrcd  *x0;
 734         struct ib_xrcd  *x1;
 735         struct ib_pd    *p0;
 736         struct ib_srq   *s0;
 737         struct ib_srq   *s1;
 738         struct mlx5_ib_port_resources ports[2];
 739         /* Protects changes to the port resources */
 740         struct mutex    mutex;
 741 };
 742
 743 struct mlx5_ib_counters {
 744         const char **names;
 745         size_t *offsets;
 746         u32 num_q_counters;
 747         u32 num_cong_counters;
 748         u32 num_ext_ppcnt_counters;
 749         u16 set_id;
 750         bool set_id_valid;
 751 };
 752
 753 struct mlx5_ib_multiport_info;
 754
 755 struct mlx5_ib_multiport {
 756         struct mlx5_ib_multiport_info *mpi;
 757         /* To be held when accessing the multiport info */
 758         spinlock_t mpi_lock;
 759 };
 760
 761 struct mlx5_roce {
 762         /* Protect mlx5_ib_get_netdev from invoking dev_hold() with a NULL
 763          * netdev pointer
 764          */
 765         rwlock_t                netdev_lock;
 766         struct net_device       *netdev;
 767         struct notifier_block   nb;
 768         atomic_t                tx_port_affinity;
 769         enum ib_port_state last_port_state;
 770         struct mlx5_ib_dev      *dev;
 771         u8                      native_port_num;
 772 };
 773
 774 struct mlx5_ib_port {
 775         struct mlx5_ib_counters cnts;
 776         struct mlx5_ib_multiport mp;
 777         struct mlx5_ib_dbg_cc_params *dbg_cc_params;
 778         struct mlx5_roce roce;
 779         struct mlx5_eswitch_rep         *rep;
 780 };
 781
 782 struct mlx5_ib_dbg_param {
 783         int                     offset;
 784         struct mlx5_ib_dev      *dev;
 785         struct dentry           *dentry;
 786         u8                      port_num;
 787 };
 788
 789 enum mlx5_ib_dbg_cc_types {
 790         MLX5_IB_DBG_CC_RP_CLAMP_TGT_RATE,
 791         MLX5_IB_DBG_CC_RP_CLAMP_TGT_RATE_ATI,
 792         MLX5_IB_DBG_CC_RP_TIME_RESET,
 793         MLX5_IB_DBG_CC_RP_BYTE_RESET,
 794         MLX5_IB_DBG_CC_RP_THRESHOLD,
 795         MLX5_IB_DBG_CC_RP_AI_RATE,
 796         MLX5_IB_DBG_CC_RP_HAI_RATE,
 797         MLX5_IB_DBG_CC_RP_MIN_DEC_FAC,
 798         MLX5_IB_DBG_CC_RP_MIN_RATE,
 799         MLX5_IB_DBG_CC_RP_RATE_TO_SET_ON_FIRST_CNP,
 800         MLX5_IB_DBG_CC_RP_DCE_TCP_G,
 801         MLX5_IB_DBG_CC_RP_DCE_TCP_RTT,
 802         MLX5_IB_DBG_CC_RP_RATE_REDUCE_MONITOR_PERIOD,
 803         MLX5_IB_DBG_CC_RP_INITIAL_ALPHA_VALUE,
 804         MLX5_IB_DBG_CC_RP_GD,
 805         MLX5_IB_DBG_CC_NP_CNP_DSCP,
 806         MLX5_IB_DBG_CC_NP_CNP_PRIO_MODE,
 807         MLX5_IB_DBG_CC_NP_CNP_PRIO,
 808         MLX5_IB_DBG_CC_MAX,
 809 };
 810
 811 struct mlx5_ib_dbg_cc_params {
 812         struct dentry                   *root;
 813         struct mlx5_ib_dbg_param        params[MLX5_IB_DBG_CC_MAX];
 814 };
 815
 816 enum {
 817         MLX5_MAX_DELAY_DROP_TIMEOUT_MS = 100,
 818 };
 819
 820 struct mlx5_ib_delay_drop {
 821         struct mlx5_ib_dev     *dev;
 822         struct work_struct      delay_drop_work;
 823         /* serialize setting of delay drop */
 824         struct mutex            lock;
 825         u32                     timeout;
 826         bool                    activate;
 827         atomic_t                events_cnt;
 828         atomic_t                rqs_cnt;
 829         struct dentry           *dir_debugfs;
 830 };
 831
 832 enum mlx5_ib_stages {
 833         MLX5_IB_STAGE_INIT,
 834         MLX5_IB_STAGE_FLOW_DB,
 835         MLX5_IB_STAGE_CAPS,
 836         MLX5_IB_STAGE_NON_DEFAULT_CB,
 837         MLX5_IB_STAGE_ROCE,
 838         MLX5_IB_STAGE_SRQ,
 839         MLX5_IB_STAGE_DEVICE_RESOURCES,
 840         MLX5_IB_STAGE_DEVICE_NOTIFIER,
 841         MLX5_IB_STAGE_ODP,
 842         MLX5_IB_STAGE_COUNTERS,
 843         MLX5_IB_STAGE_CONG_DEBUGFS,
 844         MLX5_IB_STAGE_UAR,
 845         MLX5_IB_STAGE_BFREG,
 846         MLX5_IB_STAGE_PRE_IB_REG_UMR,
 847         MLX5_IB_STAGE_WHITELIST_UID,
 848         MLX5_IB_STAGE_IB_REG,
 849         MLX5_IB_STAGE_POST_IB_REG_UMR,
 850         MLX5_IB_STAGE_DELAY_DROP,
 851         MLX5_IB_STAGE_CLASS_ATTR,
 852         MLX5_IB_STAGE_MAX,
 853 };
 854
 855 struct mlx5_ib_stage {
 856         int (*init)(struct mlx5_ib_dev *dev);
 857         void (*cleanup)(struct mlx5_ib_dev *dev);
 858 };
 859
 860 #define STAGE_CREATE(_stage, _init, _cleanup) \
 861         .stage[_stage] = {.init = _init, .cleanup = _cleanup}
 862
 863 struct mlx5_ib_profile {
 864         struct mlx5_ib_stage stage[MLX5_IB_STAGE_MAX];
 865 };
 866
 867 struct mlx5_ib_multiport_info {
 868         struct list_head list;
 869         struct mlx5_ib_dev *ibdev;
 870         struct mlx5_core_dev *mdev;
 871         struct notifier_block mdev_events;
 872         struct completion unref_comp;
 873         u64 sys_image_guid;
 874         u32 mdev_refcnt;
 875         bool is_master;
 876         bool unaffiliate;
 877 };
 878
 879 struct mlx5_ib_flow_action {
 880         struct ib_flow_action           ib_action;
 881         union {
 882                 struct {
 883                         u64                         ib_flags;
 884                         struct mlx5_accel_esp_xfrm *ctx;
 885                 } esp_aes_gcm;
 886                 struct {
 887                         struct mlx5_ib_dev *dev;
 888                         u32 sub_type;
 889                         union {
 890                                 struct mlx5_modify_hdr *modify_hdr;
 891                                 struct mlx5_pkt_reformat *pkt_reformat;
 892                         };
 893                 } flow_action_raw;
 894         };
 895 };
 896
 897 struct mlx5_dm {
 898         struct mlx5_core_dev *dev;
 899         /* This lock is used to protect the access to the shared
 900          * allocation map when concurrent requests by different
 901          * processes are handled.
 902          */
 903         spinlock_t lock;
 904         DECLARE_BITMAP(memic_alloc_pages, MLX5_MAX_MEMIC_PAGES);
 905 };
 906
 907 struct mlx5_read_counters_attr {
 908         struct mlx5_fc *hw_cntrs_hndl;
 909         u64 *out;
 910         u32 flags;
 911 };
 912
 913 enum mlx5_ib_counters_type {
 914         MLX5_IB_COUNTERS_FLOW,
 915 };
 916
 917 struct mlx5_ib_mcounters {
 918         struct ib_counters ibcntrs;
 919         enum mlx5_ib_counters_type type;
 920         /* number of counters supported for this counters type */
 921         u32 counters_num;
 922         struct mlx5_fc *hw_cntrs_hndl;
 923         /* read function for this counters type */
 924         int (*read_counters)(struct ib_device *ibdev,
 925                              struct mlx5_read_counters_attr *read_attr);
 926         /* max index set as part of create_flow */
 927         u32 cntrs_max_index;
 928         /* number of counters data entries (<description,index> pair) */
 929         u32 ncounters;
 930         /* counters data array for descriptions and indexes */
 931         struct mlx5_ib_flow_counters_desc *counters_data;
 932         /* protects access to mcounters internal data */
 933         struct mutex mcntrs_mutex;
 934 };
 935
 936 static inline struct mlx5_ib_mcounters *
 937 to_mcounters(struct ib_counters *ibcntrs)
 938 {
 939         return container_of(ibcntrs, struct mlx5_ib_mcounters, ibcntrs);
 940 }
 941
 942 int parse_flow_flow_action(struct mlx5_ib_flow_action *maction,
 943                            bool is_egress,
 944                            struct mlx5_flow_act *action);
 945 struct mlx5_ib_lb_state {
 946         /* protect the user_td */
 947         struct mutex            mutex;
 948         u32                     user_td;
 949         int                     qps;
 950         bool                    enabled;
 951 };
 952
 953 struct mlx5_ib_pf_eq {
 954         struct notifier_block irq_nb;
 955         struct mlx5_ib_dev *dev;
 956         struct mlx5_eq *core;
 957         struct work_struct work;
 958         spinlock_t lock; /* Pagefaults spinlock */
 959         struct workqueue_struct *wq;
 960         mempool_t *pool;
 961 };
 962
 963 struct mlx5_devx_event_table {
 964         struct mlx5_nb devx_nb;
 965         /* serialize updating the event_xa */
 966         struct mutex event_xa_lock;
 967         struct xarray event_xa;
 968 };
 969
 970 struct mlx5_var_table {
 971         /* serialize updating the bitmap */
 972         struct mutex bitmap_lock;
 973         unsigned long *bitmap;
 974         u64 hw_start_addr;
 975         u32 stride_size;
 976         u64 num_var_hw_entries;
 977 };
 978
 979 struct mlx5_ib_dev {
 980         struct ib_device                ib_dev;
 981         struct mlx5_core_dev            *mdev;
 982         struct notifier_block           mdev_events;
 983         int                             num_ports;
 984         /* serialize update of capability mask
 985          */
 986         struct mutex                    cap_mask_mutex;
 987         u8                              ib_active:1;
 988         u8                              fill_delay:1;
 989         u8                              is_rep:1;
 990         u8                              lag_active:1;
 991         u8                              wc_support:1;
 992         struct umr_common               umrc;
 993         /* sync used page count stats
 994          */
 995         struct mlx5_ib_resources        devr;
 996         struct mlx5_mr_cache            cache;
 997         struct timer_list               delay_timer;
 998         /* Prevents soft lock on massive reg MRs */
 999         struct mutex                    slow_path_mutex;
1000         struct ib_odp_caps      odp_caps;
1001         u64                     odp_max_size;
1002         struct mlx5_ib_pf_eq    odp_pf_eq;
1003
1004         /*
1005          * Sleepable RCU that prevents destruction of MRs while they are still
1006          * being used by a page fault handler.
1007          */
1008         struct srcu_struct      odp_srcu;
1009         struct xarray           odp_mkeys;
1010
1011         u32                     null_mkey;
1012         struct mlx5_ib_flow_db  *flow_db;
1013         /* protect resources needed as part of reset flow */
1014         spinlock_t              reset_flow_resource_lock;
1015         struct list_head        qp_list;
1016         /* Array with num_ports elements */
1017         struct mlx5_ib_port     *port;
1018         struct mlx5_sq_bfreg    bfreg;
1019         struct mlx5_sq_bfreg    wc_bfreg;
1020         struct mlx5_sq_bfreg    fp_bfreg;
1021         struct mlx5_ib_delay_drop       delay_drop;
1022         const struct mlx5_ib_profile    *profile;
1023
1024         struct mlx5_ib_lb_state         lb;
1025         u8                      umr_fence;
1026         struct list_head        ib_dev_list;
1027         u64                     sys_image_guid;
1028         struct mlx5_dm          dm;
1029         u16                     devx_whitelist_uid;
1030         struct mlx5_srq_table   srq_table;
1031         struct mlx5_async_ctx   async_ctx;
1032         struct mlx5_devx_event_table devx_event_table;
1033         struct mlx5_var_table var_table;
1034
1035         struct xarray sig_mrs;
1036 };
1037
1038 static inline struct mlx5_ib_cq *to_mibcq(struct mlx5_core_cq *mcq)
1039 {
1040         return container_of(mcq, struct mlx5_ib_cq, mcq);
1041 }
1042
1043 static inline struct mlx5_ib_xrcd *to_mxrcd(struct ib_xrcd *ibxrcd)
1044 {
1045         return container_of(ibxrcd, struct mlx5_ib_xrcd, ibxrcd);
1046 }
1047
1048 static inline struct mlx5_ib_dev *to_mdev(struct ib_device *ibdev)
1049 {
1050         return container_of(ibdev, struct mlx5_ib_dev, ib_dev);
1051 }
1052
1053 static inline struct mlx5_ib_dev *mlx5_udata_to_mdev(struct ib_udata *udata)
1054 {
1055         struct mlx5_ib_ucontext *context = rdma_udata_to_drv_context(
1056                 udata, struct mlx5_ib_ucontext, ibucontext);
1057
1058         return to_mdev(context->ibucontext.device);
1059 }
1060
1061 static inline struct mlx5_ib_cq *to_mcq(struct ib_cq *ibcq)
1062 {
1063         return container_of(ibcq, struct mlx5_ib_cq, ibcq);
1064 }
1065
1066 static inline struct mlx5_ib_qp *to_mibqp(struct mlx5_core_qp *mqp)
1067 {
1068         return container_of(mqp, struct mlx5_ib_qp_base, mqp)->container_mibqp;
1069 }
1070
1071 static inline struct mlx5_ib_rwq *to_mibrwq(struct mlx5_core_qp *core_qp)
1072 {
1073         return container_of(core_qp, struct mlx5_ib_rwq, core_qp);
1074 }
1075
1076 static inline struct mlx5_ib_mr *to_mibmr(struct mlx5_core_mkey *mmkey)
1077 {
1078         return container_of(mmkey, struct mlx5_ib_mr, mmkey);
1079 }
1080
1081 static inline struct mlx5_ib_pd *to_mpd(struct ib_pd *ibpd)
1082 {
1083         return container_of(ibpd, struct mlx5_ib_pd, ibpd);
1084 }
1085
1086 static inline struct mlx5_ib_srq *to_msrq(struct ib_srq *ibsrq)
1087 {
1088         return container_of(ibsrq, struct mlx5_ib_srq, ibsrq);
1089 }
1090
1091 static inline struct mlx5_ib_qp *to_mqp(struct ib_qp *ibqp)
1092 {
1093         return container_of(ibqp, struct mlx5_ib_qp, ibqp);
1094 }
1095
1096 static inline struct mlx5_ib_rwq *to_mrwq(struct ib_wq *ibwq)
1097 {
1098         return container_of(ibwq, struct mlx5_ib_rwq, ibwq);
1099 }
1100
1101 static inline struct mlx5_ib_rwq_ind_table *to_mrwq_ind_table(struct ib_rwq_ind_table *ib_rwq_ind_tbl)
1102 {
1103         return container_of(ib_rwq_ind_tbl, struct mlx5_ib_rwq_ind_table, ib_rwq_ind_tbl);
1104 }
1105
1106 static inline struct mlx5_ib_srq *to_mibsrq(struct mlx5_core_srq *msrq)
1107 {
1108         return container_of(msrq, struct mlx5_ib_srq, msrq);
1109 }
1110
1111 static inline struct mlx5_ib_dm *to_mdm(struct ib_dm *ibdm)
1112 {
1113         return container_of(ibdm, struct mlx5_ib_dm, ibdm);
1114 }
1115
1116 static inline struct mlx5_ib_mr *to_mmr(struct ib_mr *ibmr)
1117 {
1118         return container_of(ibmr, struct mlx5_ib_mr, ibmr);
1119 }
1120
1121 static inline struct mlx5_ib_mw *to_mmw(struct ib_mw *ibmw)
1122 {
1123         return container_of(ibmw, struct mlx5_ib_mw, ibmw);
1124 }
1125
1126 static inline struct mlx5_ib_flow_action *
1127 to_mflow_act(struct ib_flow_action *ibact)
1128 {
1129         return container_of(ibact, struct mlx5_ib_flow_action, ib_action);
1130 }
1131
1132 static inline struct mlx5_user_mmap_entry *
1133 to_mmmap(struct rdma_user_mmap_entry *rdma_entry)
1134 {
1135         return container_of(rdma_entry,
1136                 struct mlx5_user_mmap_entry, rdma_entry);
1137 }
1138
1139 int mlx5_ib_db_map_user(struct mlx5_ib_ucontext *context,
1140                         struct ib_udata *udata, unsigned long virt,
1141                         struct mlx5_db *db);
1142 void mlx5_ib_db_unmap_user(struct mlx5_ib_ucontext *context, struct mlx5_db *db);
1143 void __mlx5_ib_cq_clean(struct mlx5_ib_cq *cq, u32 qpn, struct mlx5_ib_srq *srq);
1144 void mlx5_ib_cq_clean(struct mlx5_ib_cq *cq, u32 qpn, struct mlx5_ib_srq *srq);
1145 void mlx5_ib_free_srq_wqe(struct mlx5_ib_srq *srq, int wqe_index);
1146 int mlx5_ib_create_ah(struct ib_ah *ah, struct rdma_ah_attr *ah_attr, u32 flags,
1147                       struct ib_udata *udata);
1148 int mlx5_ib_query_ah(struct ib_ah *ibah, struct rdma_ah_attr *ah_attr);
1149 void mlx5_ib_destroy_ah(struct ib_ah *ah, u32 flags);
1150 int mlx5_ib_create_srq(struct ib_srq *srq, struct ib_srq_init_attr *init_attr,
1151                        struct ib_udata *udata);
1152 int mlx5_ib_modify_srq(struct ib_srq *ibsrq, struct ib_srq_attr *attr,
1153                        enum ib_srq_attr_mask attr_mask, struct ib_udata *udata);
1154 int mlx5_ib_query_srq(struct ib_srq *ibsrq, struct ib_srq_attr *srq_attr);
1155 void mlx5_ib_destroy_srq(struct ib_srq *srq, struct ib_udata *udata);
1156 int mlx5_ib_post_srq_recv(struct ib_srq *ibsrq, const struct ib_recv_wr *wr,
1157                           const struct ib_recv_wr **bad_wr);
1158 int mlx5_ib_enable_lb(struct mlx5_ib_dev *dev, bool td, bool qp);
1159 void mlx5_ib_disable_lb(struct mlx5_ib_dev *dev, bool td, bool qp);
1160 struct ib_qp *mlx5_ib_create_qp(struct ib_pd *pd,
1161                                 struct ib_qp_init_attr *init_attr,
1162                                 struct ib_udata *udata);
1163 int mlx5_ib_modify_qp(struct ib_qp *ibqp, struct ib_qp_attr *attr,
1164                       int attr_mask, struct ib_udata *udata);
1165 int mlx5_ib_query_qp(struct ib_qp *ibqp, struct ib_qp_attr *qp_attr, int qp_attr_mask,
1166                      struct ib_qp_init_attr *qp_init_attr);
1167 int mlx5_ib_destroy_qp(struct ib_qp *qp, struct ib_udata *udata);
1168 void mlx5_ib_drain_sq(struct ib_qp *qp);
1169 void mlx5_ib_drain_rq(struct ib_qp *qp);
1170 int mlx5_ib_post_send(struct ib_qp *ibqp, const struct ib_send_wr *wr,
1171                       const struct ib_send_wr **bad_wr);
1172 int mlx5_ib_post_recv(struct ib_qp *ibqp, const struct ib_recv_wr *wr,
1173                       const struct ib_recv_wr **bad_wr);
1174 int mlx5_ib_read_wqe_sq(struct mlx5_ib_qp *qp, int wqe_index, void *buffer,
1175                         size_t buflen, size_t *bc);
1176 int mlx5_ib_read_wqe_rq(struct mlx5_ib_qp *qp, int wqe_index, void *buffer,
1177                         size_t buflen, size_t *bc);
1178 int mlx5_ib_read_wqe_srq(struct mlx5_ib_srq *srq, int wqe_index, void *buffer,
1179                          size_t buflen, size_t *bc);
1180 int mlx5_ib_create_cq(struct ib_cq *ibcq, const struct ib_cq_init_attr *attr,
1181                       struct ib_udata *udata);
1182 void mlx5_ib_destroy_cq(struct ib_cq *cq, struct ib_udata *udata);
1183 int mlx5_ib_poll_cq(struct ib_cq *ibcq, int num_entries, struct ib_wc *wc);
1184 int mlx5_ib_arm_cq(struct ib_cq *ibcq, enum ib_cq_notify_flags flags);
1185 int mlx5_ib_modify_cq(struct ib_cq *cq, u16 cq_count, u16 cq_period);
1186 int mlx5_ib_resize_cq(struct ib_cq *ibcq, int entries, struct ib_udata *udata);
1187 struct ib_mr *mlx5_ib_get_dma_mr(struct ib_pd *pd, int acc);
1188 struct ib_mr *mlx5_ib_reg_user_mr(struct ib_pd *pd, u64 start, u64 length,
1189                                   u64 virt_addr, int access_flags,
1190                                   struct ib_udata *udata);
1191 int mlx5_ib_advise_mr(struct ib_pd *pd,
1192                       enum ib_uverbs_advise_mr_advice advice,
1193                       u32 flags,
1194                       struct ib_sge *sg_list,
1195                       u32 num_sge,
1196                       struct uverbs_attr_bundle *attrs);
1197 struct ib_mw *mlx5_ib_alloc_mw(struct ib_pd *pd, enum ib_mw_type type,
1198                                struct ib_udata *udata);
1199 int mlx5_ib_dealloc_mw(struct ib_mw *mw);
1200 int mlx5_ib_update_xlt(struct mlx5_ib_mr *mr, u64 idx, int npages,
1201                        int page_shift, int flags);
1202 struct mlx5_ib_mr *mlx5_ib_alloc_implicit_mr(struct mlx5_ib_pd *pd,
1203                                              struct ib_udata *udata,
1204                                              int access_flags);
1205 void mlx5_ib_free_implicit_mr(struct mlx5_ib_mr *mr);
1206 void mlx5_ib_fence_odp_mr(struct mlx5_ib_mr *mr);
1207 int mlx5_ib_rereg_user_mr(struct ib_mr *ib_mr, int flags, u64 start,
1208                           u64 length, u64 virt_addr, int access_flags,
1209                           struct ib_pd *pd, struct ib_udata *udata);
1210 int mlx5_ib_dereg_mr(struct ib_mr *ibmr, struct ib_udata *udata);
1211 struct ib_mr *mlx5_ib_alloc_mr(struct ib_pd *pd, enum ib_mr_type mr_type,
1212                                u32 max_num_sg, struct ib_udata *udata);
1213 struct ib_mr *mlx5_ib_alloc_mr_integrity(struct ib_pd *pd,
1214                                          u32 max_num_sg,
1215                                          u32 max_num_meta_sg);
1216 int mlx5_ib_map_mr_sg(struct ib_mr *ibmr, struct scatterlist *sg, int sg_nents,
1217                       unsigned int *sg_offset);
1218 int mlx5_ib_map_mr_sg_pi(struct ib_mr *ibmr, struct scatterlist *data_sg,
1219                          int data_sg_nents, unsigned int *data_sg_offset,
1220                          struct scatterlist *meta_sg, int meta_sg_nents,
1221                          unsigned int *meta_sg_offset);
1222 int mlx5_ib_process_mad(struct ib_device *ibdev, int mad_flags, u8 port_num,
1223                         const struct ib_wc *in_wc, const struct ib_grh *in_grh,
1224                         const struct ib_mad *in, struct ib_mad *out,
1225                         size_t *out_mad_size, u16 *out_mad_pkey_index);
1226 struct ib_xrcd *mlx5_ib_alloc_xrcd(struct ib_device *ibdev,
1227                                    struct ib_udata *udata);
1228 int mlx5_ib_dealloc_xrcd(struct ib_xrcd *xrcd, struct ib_udata *udata);
1229 int mlx5_ib_get_buf_offset(u64 addr, int page_shift, u32 *offset);
1230 int mlx5_query_ext_port_caps(struct mlx5_ib_dev *dev, u8 port);
1231 int mlx5_query_mad_ifc_smp_attr_node_info(struct ib_device *ibdev,
1232                                           struct ib_smp *out_mad);
1233 int mlx5_query_mad_ifc_system_image_guid(struct ib_device *ibdev,
1234                                          __be64 *sys_image_guid);
1235 int mlx5_query_mad_ifc_max_pkeys(struct ib_device *ibdev,
1236                                  u16 *max_pkeys);
1237 int mlx5_query_mad_ifc_vendor_id(struct ib_device *ibdev,
1238                                  u32 *vendor_id);
1239 int mlx5_query_mad_ifc_node_desc(struct mlx5_ib_dev *dev, char *node_desc);
1240 int mlx5_query_mad_ifc_node_guid(struct mlx5_ib_dev *dev, __be64 *node_guid);
1241 int mlx5_query_mad_ifc_pkey(struct ib_device *ibdev, u8 port, u16 index,
1242                             u16 *pkey);
1243 int mlx5_query_mad_ifc_gids(struct ib_device *ibdev, u8 port, int index,
1244                             union ib_gid *gid);
1245 int mlx5_query_mad_ifc_port(struct ib_device *ibdev, u8 port,
1246                             struct ib_port_attr *props);
1247 int mlx5_ib_query_port(struct ib_device *ibdev, u8 port,
1248                        struct ib_port_attr *props);
1249 int mlx5_ib_init_fmr(struct mlx5_ib_dev *dev);
1250 void mlx5_ib_cleanup_fmr(struct mlx5_ib_dev *dev);
1251 void mlx5_ib_cont_pages(struct ib_umem *umem, u64 addr,
1252                         unsigned long max_page_shift,
1253                         int *count, int *shift,
1254                         int *ncont, int *order);
1255 void __mlx5_ib_populate_pas(struct mlx5_ib_dev *dev, struct ib_umem *umem,
1256                             int page_shift, size_t offset, size_t num_pages,
1257                             __be64 *pas, int access_flags);
1258 void mlx5_ib_populate_pas(struct mlx5_ib_dev *dev, struct ib_umem *umem,
1259                           int page_shift, __be64 *pas, int access_flags);
1260 void mlx5_ib_copy_pas(u64 *old, u64 *new, int step, int num);
1261 int mlx5_ib_get_cqe_size(struct ib_cq *ibcq);
1262 int mlx5_mr_cache_init(struct mlx5_ib_dev *dev);
1263 int mlx5_mr_cache_cleanup(struct mlx5_ib_dev *dev);
1264
1265 struct mlx5_ib_mr *mlx5_mr_cache_alloc(struct mlx5_ib_dev *dev, int entry);
1266 void mlx5_mr_cache_free(struct mlx5_ib_dev *dev, struct mlx5_ib_mr *mr);
1267 int mlx5_mr_cache_invalidate(struct mlx5_ib_mr *mr);
1268
1269 int mlx5_ib_check_mr_status(struct ib_mr *ibmr, u32 check_mask,
1270                             struct ib_mr_status *mr_status);
1271 struct ib_wq *mlx5_ib_create_wq(struct ib_pd *pd,
1272                                 struct ib_wq_init_attr *init_attr,
1273                                 struct ib_udata *udata);
1274 void mlx5_ib_destroy_wq(struct ib_wq *wq, struct ib_udata *udata);
1275 int mlx5_ib_modify_wq(struct ib_wq *wq, struct ib_wq_attr *wq_attr,
1276                       u32 wq_attr_mask, struct ib_udata *udata);
1277 struct ib_rwq_ind_table *mlx5_ib_create_rwq_ind_table(struct ib_device *device,
1278                                                       struct ib_rwq_ind_table_init_attr *init_attr,
1279                                                       struct ib_udata *udata);
1280 int mlx5_ib_destroy_rwq_ind_table(struct ib_rwq_ind_table *wq_ind_table);
1281 struct ib_dm *mlx5_ib_alloc_dm(struct ib_device *ibdev,
1282                                struct ib_ucontext *context,
1283                                struct ib_dm_alloc_attr *attr,
1284                                struct uverbs_attr_bundle *attrs);
1285 int mlx5_ib_dealloc_dm(struct ib_dm *ibdm, struct uverbs_attr_bundle *attrs);
1286 struct ib_mr *mlx5_ib_reg_dm_mr(struct ib_pd *pd, struct ib_dm *dm,
1287                                 struct ib_dm_mr_attr *attr,
1288                                 struct uverbs_attr_bundle *attrs);
1289
1290 #ifdef CONFIG_INFINIBAND_ON_DEMAND_PAGING
1291 void mlx5_ib_internal_fill_odp_caps(struct mlx5_ib_dev *dev);
1292 int mlx5_ib_odp_init_one(struct mlx5_ib_dev *ibdev);
1293 void mlx5_ib_odp_cleanup_one(struct mlx5_ib_dev *ibdev);
1294 int __init mlx5_ib_odp_init(void);
1295 void mlx5_ib_odp_cleanup(void);
1296 void mlx5_odp_init_mr_cache_entry(struct mlx5_cache_ent *ent);
1297 void mlx5_odp_populate_xlt(void *xlt, size_t idx, size_t nentries,
1298                            struct mlx5_ib_mr *mr, int flags);
1299
1300 int mlx5_ib_advise_mr_prefetch(struct ib_pd *pd,
1301                                enum ib_uverbs_advise_mr_advice advice,
1302                                u32 flags, struct ib_sge *sg_list, u32 num_sge);
1303 #else /* CONFIG_INFINIBAND_ON_DEMAND_PAGING */
1304 static inline void mlx5_ib_internal_fill_odp_caps(struct mlx5_ib_dev *dev)
1305 {
1306         return;
1307 }
1308
1309 static inline int mlx5_ib_odp_init_one(struct mlx5_ib_dev *ibdev) { return 0; }
1310 static inline void mlx5_ib_odp_cleanup_one(struct mlx5_ib_dev *ibdev) {}
1311 static inline int mlx5_ib_odp_init(void) { return 0; }
1312 static inline void mlx5_ib_odp_cleanup(void)                                {}
1313 static inline void mlx5_odp_init_mr_cache_entry(struct mlx5_cache_ent *ent) {}
1314 static inline void mlx5_odp_populate_xlt(void *xlt, size_t idx, size_t nentries,
1315                                          struct mlx5_ib_mr *mr, int flags) {}
1316
1317 static inline int
1318 mlx5_ib_advise_mr_prefetch(struct ib_pd *pd,
1319                            enum ib_uverbs_advise_mr_advice advice, u32 flags,
1320                            struct ib_sge *sg_list, u32 num_sge)
1321 {
1322         return -EOPNOTSUPP;
1323 }
1324 #endif /* CONFIG_INFINIBAND_ON_DEMAND_PAGING */
1325
1326 extern const struct mmu_interval_notifier_ops mlx5_mn_ops;
1327
1328 /* Needed for rep profile */
1329 void __mlx5_ib_remove(struct mlx5_ib_dev *dev,
1330                       const struct mlx5_ib_profile *profile,
1331                       int stage);
1332 void *__mlx5_ib_add(struct mlx5_ib_dev *dev,
1333                     const struct mlx5_ib_profile *profile);
1334
1335 int mlx5_ib_get_vf_config(struct ib_device *device, int vf,
1336                           u8 port, struct ifla_vf_info *info);
1337 int mlx5_ib_set_vf_link_state(struct ib_device *device, int vf,
1338                               u8 port, int state);
1339 int mlx5_ib_get_vf_stats(struct ib_device *device, int vf,
1340                          u8 port, struct ifla_vf_stats *stats);
1341 int mlx5_ib_get_vf_guid(struct ib_device *device, int vf, u8 port,
1342                         struct ifla_vf_guid *node_guid,
1343                         struct ifla_vf_guid *port_guid);
1344 int mlx5_ib_set_vf_guid(struct ib_device *device, int vf, u8 port,
1345                         u64 guid, int type);
1346
1347 __be16 mlx5_get_roce_udp_sport(struct mlx5_ib_dev *dev,
1348                                const struct ib_gid_attr *attr);
1349
1350 void mlx5_ib_cleanup_cong_debugfs(struct mlx5_ib_dev *dev, u8 port_num);
1351 void mlx5_ib_init_cong_debugfs(struct mlx5_ib_dev *dev, u8 port_num);
1352
1353 /* GSI QP helper functions */
1354 struct ib_qp *mlx5_ib_gsi_create_qp(struct ib_pd *pd,
1355                                     struct ib_qp_init_attr *init_attr);
1356 int mlx5_ib_gsi_destroy_qp(struct ib_qp *qp);
1357 int mlx5_ib_gsi_modify_qp(struct ib_qp *qp, struct ib_qp_attr *attr,
1358                           int attr_mask);
1359 int mlx5_ib_gsi_query_qp(struct ib_qp *qp, struct ib_qp_attr *qp_attr,
1360                          int qp_attr_mask,
1361                          struct ib_qp_init_attr *qp_init_attr);
1362 int mlx5_ib_gsi_post_send(struct ib_qp *qp, const struct ib_send_wr *wr,
1363                           const struct ib_send_wr **bad_wr);
1364 int mlx5_ib_gsi_post_recv(struct ib_qp *qp, const struct ib_recv_wr *wr,
1365                           const struct ib_recv_wr **bad_wr);
1366 void mlx5_ib_gsi_pkey_change(struct mlx5_ib_gsi_qp *gsi);
1367
1368 int mlx5_ib_generate_wc(struct ib_cq *ibcq, struct ib_wc *wc);
1369
1370 void mlx5_ib_free_bfreg(struct mlx5_ib_dev *dev, struct mlx5_bfreg_info *bfregi,
1371                         int bfregn);
1372 struct mlx5_ib_dev *mlx5_ib_get_ibdev_from_mpi(struct mlx5_ib_multiport_info *mpi);
1373 struct mlx5_core_dev *mlx5_ib_get_native_port_mdev(struct mlx5_ib_dev *dev,
1374                                                    u8 ib_port_num,
1375                                                    u8 *native_port_num);
1376 void mlx5_ib_put_native_port_mdev(struct mlx5_ib_dev *dev,
1377                                   u8 port_num);
1378 int mlx5_ib_fill_res_entry(struct sk_buff *msg,
1379                            struct rdma_restrack_entry *res);
1380 int mlx5_ib_fill_stat_entry(struct sk_buff *msg,
1381                             struct rdma_restrack_entry *res);
1382
1383 extern const struct uapi_definition mlx5_ib_devx_defs[];
1384 extern const struct uapi_definition mlx5_ib_flow_defs[];
1385
1386 #if IS_ENABLED(CONFIG_INFINIBAND_USER_ACCESS)
1387 int mlx5_ib_devx_create(struct mlx5_ib_dev *dev, bool is_user);
1388 void mlx5_ib_devx_destroy(struct mlx5_ib_dev *dev, u16 uid);
1389 void mlx5_ib_devx_init_event_table(struct mlx5_ib_dev *dev);
1390 void mlx5_ib_devx_cleanup_event_table(struct mlx5_ib_dev *dev);
1391 struct mlx5_ib_flow_handler *mlx5_ib_raw_fs_rule_add(
1392         struct mlx5_ib_dev *dev, struct mlx5_ib_flow_matcher *fs_matcher,
1393         struct mlx5_flow_context *flow_context,
1394         struct mlx5_flow_act *flow_act, u32 counter_id,
1395         void *cmd_in, int inlen, int dest_id, int dest_type);
1396 bool mlx5_ib_devx_is_flow_dest(void *obj, int *dest_id, int *dest_type);
1397 bool mlx5_ib_devx_is_flow_counter(void *obj, u32 offset, u32 *counter_id);
1398 void mlx5_ib_destroy_flow_action_raw(struct mlx5_ib_flow_action *maction);
1399 #else
1400 static inline int
1401 mlx5_ib_devx_create(struct mlx5_ib_dev *dev,
1402                            bool is_user) { return -EOPNOTSUPP; }
1403 static inline void mlx5_ib_devx_destroy(struct mlx5_ib_dev *dev, u16 uid) {}
1404 static inline void mlx5_ib_devx_init_event_table(struct mlx5_ib_dev *dev) {}
1405 static inline void mlx5_ib_devx_cleanup_event_table(struct mlx5_ib_dev *dev) {}
1406 static inline bool mlx5_ib_devx_is_flow_dest(void *obj, int *dest_id,
1407                                              int *dest_type)
1408 {
1409         return false;
1410 }
1411 static inline void
1412 mlx5_ib_destroy_flow_action_raw(struct mlx5_ib_flow_action *maction)
1413 {
1414         return;
1415 };
1416 #endif
1417 static inline void init_query_mad(struct ib_smp *mad)
1418 {
1419         mad->base_version  = 1;
1420         mad->mgmt_class    = IB_MGMT_CLASS_SUBN_LID_ROUTED;
1421         mad->class_version = 1;
1422         mad->method        = IB_MGMT_METHOD_GET;
1423 }
1424
1425 static inline u8 convert_access(int acc)
1426 {
1427         return (acc & IB_ACCESS_REMOTE_ATOMIC ? MLX5_PERM_ATOMIC       : 0) |
1428                (acc & IB_ACCESS_REMOTE_WRITE  ? MLX5_PERM_REMOTE_WRITE : 0) |
1429                (acc & IB_ACCESS_REMOTE_READ   ? MLX5_PERM_REMOTE_READ  : 0) |
1430                (acc & IB_ACCESS_LOCAL_WRITE   ? MLX5_PERM_LOCAL_WRITE  : 0) |
1431                MLX5_PERM_LOCAL_READ;
1432 }
1433
1434 static inline int is_qp1(enum ib_qp_type qp_type)
1435 {
1436         return qp_type == MLX5_IB_QPT_HW_GSI;
1437 }
1438
1439 #define MLX5_MAX_UMR_SHIFT 16
1440 #define MLX5_MAX_UMR_PAGES (1 << MLX5_MAX_UMR_SHIFT)
1441
1442 static inline u32 check_cq_create_flags(u32 flags)
1443 {
1444         /*
1445          * It returns non-zero value for unsupported CQ
1446          * create flags, otherwise it returns zero.
1447          */
1448         return (flags & ~(IB_UVERBS_CQ_FLAGS_IGNORE_OVERRUN |
1449                           IB_UVERBS_CQ_FLAGS_TIMESTAMP_COMPLETION));
1450 }
1451
1452 static inline int verify_assign_uidx(u8 cqe_version, u32 cmd_uidx,
1453                                      u32 *user_index)
1454 {
1455         if (cqe_version) {
1456                 if ((cmd_uidx == MLX5_IB_DEFAULT_UIDX) ||
1457                     (cmd_uidx & ~MLX5_USER_ASSIGNED_UIDX_MASK))
1458                         return -EINVAL;
1459                 *user_index = cmd_uidx;
1460         } else {
1461                 *user_index = MLX5_IB_DEFAULT_UIDX;
1462         }
1463
1464         return 0;
1465 }
1466
1467 static inline int get_qp_user_index(struct mlx5_ib_ucontext *ucontext,
1468                                     struct mlx5_ib_create_qp *ucmd,
1469                                     int inlen,
1470                                     u32 *user_index)
1471 {
1472         u8 cqe_version = ucontext->cqe_version;
1473
1474         if (field_avail(struct mlx5_ib_create_qp, uidx, inlen) &&
1475             !cqe_version && (ucmd->uidx == MLX5_IB_DEFAULT_UIDX))
1476                 return 0;
1477
1478         if (!!(field_avail(struct mlx5_ib_create_qp, uidx, inlen) !=
1479                !!cqe_version))
1480                 return -EINVAL;
1481
1482         return verify_assign_uidx(cqe_version, ucmd->uidx, user_index);
1483 }
1484
1485 static inline int get_srq_user_index(struct mlx5_ib_ucontext *ucontext,
1486                                      struct mlx5_ib_create_srq *ucmd,
1487                                      int inlen,
1488                                      u32 *user_index)
1489 {
1490         u8 cqe_version = ucontext->cqe_version;
1491
1492         if (field_avail(struct mlx5_ib_create_srq, uidx, inlen) &&
1493             !cqe_version && (ucmd->uidx == MLX5_IB_DEFAULT_UIDX))
1494                 return 0;
1495
1496         if (!!(field_avail(struct mlx5_ib_create_srq, uidx, inlen) !=
1497                !!cqe_version))
1498                 return -EINVAL;
1499
1500         return verify_assign_uidx(cqe_version, ucmd->uidx, user_index);
1501 }
1502
1503 static inline int get_uars_per_sys_page(struct mlx5_ib_dev *dev, bool lib_support)
1504 {
1505         return lib_support && MLX5_CAP_GEN(dev->mdev, uar_4k) ?
1506                                 MLX5_UARS_IN_PAGE : 1;
1507 }
1508
1509 static inline int get_num_static_uars(struct mlx5_ib_dev *dev,
1510                                       struct mlx5_bfreg_info *bfregi)
1511 {
1512         return get_uars_per_sys_page(dev, bfregi->lib_uar_4k) * bfregi->num_static_sys_pages;
1513 }
1514
1515 unsigned long mlx5_ib_get_xlt_emergency_page(void);
1516 void mlx5_ib_put_xlt_emergency_page(void);
1517
1518 int bfregn_to_uar_index(struct mlx5_ib_dev *dev,
1519                         struct mlx5_bfreg_info *bfregi, u32 bfregn,
1520                         bool dyn_bfreg);
1521
1522 int mlx5_ib_qp_set_counter(struct ib_qp *qp, struct rdma_counter *counter);
1523 u16 mlx5_ib_get_counters_id(struct mlx5_ib_dev *dev, u8 port_num);
1524
1525 static inline bool mlx5_ib_can_use_umr(struct mlx5_ib_dev *dev,
1526                                        bool do_modify_atomic, int access_flags)
1527 {
1528         if (MLX5_CAP_GEN(dev->mdev, umr_modify_entity_size_disabled))
1529                 return false;
1530
1531         if (do_modify_atomic &&
1532             MLX5_CAP_GEN(dev->mdev, atomic) &&
1533             MLX5_CAP_GEN(dev->mdev, umr_modify_atomic_disabled))
1534                 return false;
1535
1536         if (access_flags & IB_ACCESS_RELAXED_ORDERING)
1537                 return false;
1538
1539         return true;
1540 }
1541
1542 int mlx5_ib_enable_driver(struct ib_device *dev);
1543 int mlx5_ib_test_wc(struct mlx5_ib_dev *dev);
1544 #endif /* MLX5_IB_H */