drivers/infiniband/hw/hfi1/hfi.h

   1 #ifndef _HFI1_KERNEL_H
   2 #define _HFI1_KERNEL_H
   3 /*
   4  * Copyright(c) 2015-2017 Intel Corporation.
   5  *
   6  * This file is provided under a dual BSD/GPLv2 license.  When using or
   7  * redistributing this file, you may do so under either license.
   8  *
   9  * GPL LICENSE SUMMARY
  10  *
  11  * This program is free software; you can redistribute it and/or modify
  12  * it under the terms of version 2 of the GNU General Public License as
  13  * published by the Free Software Foundation.
  14  *
  15  * This program is distributed in the hope that it will be useful, but
  16  * WITHOUT ANY WARRANTY; without even the implied warranty of
  17  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU
  18  * General Public License for more details.
  19  *
  20  * BSD LICENSE
  21  *
  22  * Redistribution and use in source and binary forms, with or without
  23  * modification, are permitted provided that the following conditions
  24  * are met:
  25  *
  26  *  - Redistributions of source code must retain the above copyright
  27  *    notice, this list of conditions and the following disclaimer.
  28  *  - Redistributions in binary form must reproduce the above copyright
  29  *    notice, this list of conditions and the following disclaimer in
  30  *    the documentation and/or other materials provided with the
  31  *    distribution.
  32  *  - Neither the name of Intel Corporation nor the names of its
  33  *    contributors may be used to endorse or promote products derived
  34  *    from this software without specific prior written permission.
  35  *
  36  * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS
  37  * "AS IS" AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT
  38  * LIMITED TO, THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR
  39  * A PARTICULAR PURPOSE ARE DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT
  40  * OWNER OR CONTRIBUTORS BE LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL,
  41  * SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT
  42  * LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES; LOSS OF USE,
  43  * DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON ANY
  44  * THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT
  45  * (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE
  46  * OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
  47  *
  48  */
  49
  50 #include <linux/interrupt.h>
  51 #include <linux/pci.h>
  52 #include <linux/dma-mapping.h>
  53 #include <linux/mutex.h>
  54 #include <linux/list.h>
  55 #include <linux/scatterlist.h>
  56 #include <linux/slab.h>
  57 #include <linux/idr.h>
  58 #include <linux/io.h>
  59 #include <linux/fs.h>
  60 #include <linux/completion.h>
  61 #include <linux/kref.h>
  62 #include <linux/sched.h>
  63 #include <linux/cdev.h>
  64 #include <linux/delay.h>
  65 #include <linux/kthread.h>
  66 #include <linux/i2c.h>
  67 #include <linux/i2c-algo-bit.h>
  68 #include <rdma/ib_hdrs.h>
  69 #include <rdma/opa_addr.h>
  70 #include <linux/rhashtable.h>
  71 #include <linux/netdevice.h>
  72 #include <rdma/rdma_vt.h>
  73 #include <rdma/opa_addr.h>
  74
  75 #include "chip_registers.h"
  76 #include "common.h"
  77 #include "verbs.h"
  78 #include "pio.h"
  79 #include "chip.h"
  80 #include "mad.h"
  81 #include "qsfp.h"
  82 #include "platform.h"
  83 #include "affinity.h"
  84
  85 /* bumped 1 from s/w major version of TrueScale */
  86 #define HFI1_CHIP_VERS_MAJ 3U
  87
  88 /* don't care about this except printing */
  89 #define HFI1_CHIP_VERS_MIN 0U
  90
  91 /* The Organization Unique Identifier (Mfg code), and its position in GUID */
  92 #define HFI1_OUI 0x001175
  93 #define HFI1_OUI_LSB 40
  94
  95 #define DROP_PACKET_OFF         0
  96 #define DROP_PACKET_ON          1
  97
  98 extern unsigned long hfi1_cap_mask;
  99 #define HFI1_CAP_KGET_MASK(mask, cap) ((mask) & HFI1_CAP_##cap)
 100 #define HFI1_CAP_UGET_MASK(mask, cap) \
 101         (((mask) >> HFI1_CAP_USER_SHIFT) & HFI1_CAP_##cap)
 102 #define HFI1_CAP_KGET(cap) (HFI1_CAP_KGET_MASK(hfi1_cap_mask, cap))
 103 #define HFI1_CAP_UGET(cap) (HFI1_CAP_UGET_MASK(hfi1_cap_mask, cap))
 104 #define HFI1_CAP_IS_KSET(cap) (!!HFI1_CAP_KGET(cap))
 105 #define HFI1_CAP_IS_USET(cap) (!!HFI1_CAP_UGET(cap))
 106 #define HFI1_MISC_GET() ((hfi1_cap_mask >> HFI1_CAP_MISC_SHIFT) & \
 107                         HFI1_CAP_MISC_MASK)
 108 /* Offline Disabled Reason is 4-bits */
 109 #define HFI1_ODR_MASK(rsn) ((rsn) & OPA_PI_MASK_OFFLINE_REASON)
 110
 111 /*
 112  * Control context is always 0 and handles the error packets.
 113  * It also handles the VL15 and multicast packets.
 114  */
 115 #define HFI1_CTRL_CTXT    0
 116
 117 /*
 118  * Driver context will store software counters for each of the events
 119  * associated with these status registers
 120  */
 121 #define NUM_CCE_ERR_STATUS_COUNTERS 41
 122 #define NUM_RCV_ERR_STATUS_COUNTERS 64
 123 #define NUM_MISC_ERR_STATUS_COUNTERS 13
 124 #define NUM_SEND_PIO_ERR_STATUS_COUNTERS 36
 125 #define NUM_SEND_DMA_ERR_STATUS_COUNTERS 4
 126 #define NUM_SEND_EGRESS_ERR_STATUS_COUNTERS 64
 127 #define NUM_SEND_ERR_STATUS_COUNTERS 3
 128 #define NUM_SEND_CTXT_ERR_STATUS_COUNTERS 5
 129 #define NUM_SEND_DMA_ENG_ERR_STATUS_COUNTERS 24
 130
 131 /*
 132  * per driver stats, either not device nor port-specific, or
 133  * summed over all of the devices and ports.
 134  * They are described by name via ipathfs filesystem, so layout
 135  * and number of elements can change without breaking compatibility.
 136  * If members are added or deleted hfi1_statnames[] in debugfs.c must
 137  * change to match.
 138  */
 139 struct hfi1_ib_stats {
 140         __u64 sps_ints; /* number of interrupts handled */
 141         __u64 sps_errints; /* number of error interrupts */
 142         __u64 sps_txerrs; /* tx-related packet errors */
 143         __u64 sps_rcverrs; /* non-crc rcv packet errors */
 144         __u64 sps_hwerrs; /* hardware errors reported (parity, etc.) */
 145         __u64 sps_nopiobufs; /* no pio bufs avail from kernel */
 146         __u64 sps_ctxts; /* number of contexts currently open */
 147         __u64 sps_lenerrs; /* number of kernel packets where RHF != LRH len */
 148         __u64 sps_buffull;
 149         __u64 sps_hdrfull;
 150 };
 151
 152 extern struct hfi1_ib_stats hfi1_stats;
 153 extern const struct pci_error_handlers hfi1_pci_err_handler;
 154
 155 /*
 156  * First-cut criterion for "device is active" is
 157  * two thousand dwords combined Tx, Rx traffic per
 158  * 5-second interval. SMA packets are 64 dwords,
 159  * and occur "a few per second", presumably each way.
 160  */
 161 #define HFI1_TRAFFIC_ACTIVE_THRESHOLD (2000)
 162
 163 /*
 164  * Below contains all data related to a single context (formerly called port).
 165  */
 166
 167 #ifdef CONFIG_DEBUG_FS
 168 struct hfi1_opcode_stats_perctx;
 169 #endif
 170
 171 struct ctxt_eager_bufs {
 172         ssize_t size;            /* total size of eager buffers */
 173         u32 count;               /* size of buffers array */
 174         u32 numbufs;             /* number of buffers allocated */
 175         u32 alloced;             /* number of rcvarray entries used */
 176         u32 rcvtid_size;         /* size of each eager rcv tid */
 177         u32 threshold;           /* head update threshold */
 178         struct eager_buffer {
 179                 void *addr;
 180                 dma_addr_t dma;
 181                 ssize_t len;
 182         } *buffers;
 183         struct {
 184                 void *addr;
 185                 dma_addr_t dma;
 186         } *rcvtids;
 187 };
 188
 189 struct exp_tid_set {
 190         struct list_head list;
 191         u32 count;
 192 };
 193
 194 struct hfi1_ctxtdata {
 195         /* shadow the ctxt's RcvCtrl register */
 196         u64 rcvctrl;
 197         /* rcvhdrq base, needs mmap before useful */
 198         void *rcvhdrq;
 199         /* kernel virtual address where hdrqtail is updated */
 200         volatile __le64 *rcvhdrtail_kvaddr;
 201         /* when waiting for rcv or pioavail */
 202         wait_queue_head_t wait;
 203         /* rcvhdrq size (for freeing) */
 204         size_t rcvhdrq_size;
 205         /* number of rcvhdrq entries */
 206         u16 rcvhdrq_cnt;
 207         /* size of each of the rcvhdrq entries */
 208         u16 rcvhdrqentsize;
 209         /* mmap of hdrq, must fit in 44 bits */
 210         dma_addr_t rcvhdrq_dma;
 211         dma_addr_t rcvhdrqtailaddr_dma;
 212         struct ctxt_eager_bufs egrbufs;
 213         /* this receive context's assigned PIO ACK send context */
 214         struct send_context *sc;
 215
 216         /* dynamic receive available interrupt timeout */
 217         u32 rcvavail_timeout;
 218         /* Reference count the base context usage */
 219         struct kref kref;
 220
 221         /* Device context index */
 222         u16 ctxt;
 223         /*
 224          * non-zero if ctxt can be shared, and defines the maximum number of
 225          * sub-contexts for this device context.
 226          */
 227         u16 subctxt_cnt;
 228         /* non-zero if ctxt is being shared. */
 229         u16 subctxt_id;
 230         u8 uuid[16];
 231         /* job key */
 232         u16 jkey;
 233         /* number of RcvArray groups for this context. */
 234         u32 rcv_array_groups;
 235         /* index of first eager TID entry. */
 236         u32 eager_base;
 237         /* number of expected TID entries */
 238         u32 expected_count;
 239         /* index of first expected TID entry. */
 240         u32 expected_base;
 241
 242         struct exp_tid_set tid_group_list;
 243         struct exp_tid_set tid_used_list;
 244         struct exp_tid_set tid_full_list;
 245
 246         /* lock protecting all Expected TID data */
 247         struct mutex exp_lock;
 248         /* per-context configuration flags */
 249         unsigned long flags;
 250         /* per-context event flags for fileops/intr communication */
 251         unsigned long event_flags;
 252         /* total number of polled urgent packets */
 253         u32 urgent;
 254         /* saved total number of polled urgent packets for poll edge trigger */
 255         u32 urgent_poll;
 256         /* same size as task_struct .comm[], command that opened context */
 257         char comm[TASK_COMM_LEN];
 258         /* so file ops can get at unit */
 259         struct hfi1_devdata *dd;
 260         /* so functions that need physical port can get it easily */
 261         struct hfi1_pportdata *ppd;
 262         /* associated msix interrupt */
 263         u32 msix_intr;
 264         /* A page of memory for rcvhdrhead, rcvegrhead, rcvegrtail * N */
 265         void *subctxt_uregbase;
 266         /* An array of pages for the eager receive buffers * N */
 267         void *subctxt_rcvegrbuf;
 268         /* An array of pages for the eager header queue entries * N */
 269         void *subctxt_rcvhdr_base;
 270         /* Bitmask of in use context(s) */
 271         DECLARE_BITMAP(in_use_ctxts, HFI1_MAX_SHARED_CTXTS);
 272         /* The version of the library which opened this ctxt */
 273         u32 userversion;
 274         /* Type of packets or conditions we want to poll for */
 275         u16 poll_type;
 276         /* receive packet sequence counter */
 277         u8 seq_cnt;
 278         /* ctxt rcvhdrq head offset */
 279         u32 head;
 280         /* QPs waiting for context processing */
 281         struct list_head qp_wait_list;
 282         /* interrupt handling */
 283         u64 imask;      /* clear interrupt mask */
 284         int ireg;       /* clear interrupt register */
 285         unsigned numa_id; /* numa node of this context */
 286         /* verbs stats per CTX */
 287         struct hfi1_opcode_stats_perctx *opstats;
 288
 289         /* Is ASPM interrupt supported for this context */
 290         bool aspm_intr_supported;
 291         /* ASPM state (enabled/disabled) for this context */
 292         bool aspm_enabled;
 293         /* Timer for re-enabling ASPM if interrupt activity quietens down */
 294         struct timer_list aspm_timer;
 295         /* Lock to serialize between intr, timer intr and user threads */
 296         spinlock_t aspm_lock;
 297         /* Is ASPM processing enabled for this context (in intr context) */
 298         bool aspm_intr_enable;
 299         /* Last interrupt timestamp */
 300         ktime_t aspm_ts_last_intr;
 301         /* Last timestamp at which we scheduled a timer for this context */
 302         ktime_t aspm_ts_timer_sched;
 303
 304         /*
 305          * The interrupt handler for a particular receive context can vary
 306          * throughout it's lifetime. This is not a lock protected data member so
 307          * it must be updated atomically and the prev and new value must always
 308          * be valid. Worst case is we process an extra interrupt and up to 64
 309          * packets with the wrong interrupt handler.
 310          */
 311         int (*do_interrupt)(struct hfi1_ctxtdata *rcd, int threaded);
 312
 313         /* Indicates that this is vnic context */
 314         bool is_vnic;
 315
 316         /* vnic queue index this context is mapped to */
 317         u8 vnic_q_idx;
 318 };
 319
 320 /*
 321  * Represents a single packet at a high level. Put commonly computed things in
 322  * here so we do not have to keep doing them over and over. The rule of thumb is
 323  * if something is used one time to derive some value, store that something in
 324  * here. If it is used multiple times, then store the result of that derivation
 325  * in here.
 326  */
 327 struct hfi1_packet {
 328         void *ebuf;
 329         void *hdr;
 330         void *payload;
 331         struct hfi1_ctxtdata *rcd;
 332         __le32 *rhf_addr;
 333         struct rvt_qp *qp;
 334         struct ib_other_headers *ohdr;
 335         struct ib_grh *grh;
 336         u64 rhf;
 337         u32 maxcnt;
 338         u32 rhqoff;
 339         u32 dlid;
 340         u32 slid;
 341         u16 tlen;
 342         s16 etail;
 343         u8 hlen;
 344         u8 numpkt;
 345         u8 rsize;
 346         u8 updegr;
 347         u8 etype;
 348         u8 extra_byte;
 349         u8 pad;
 350         u8 sc;
 351         u8 sl;
 352         u8 opcode;
 353         bool becn;
 354         bool fecn;
 355 };
 356
 357 /* Packet types */
 358 #define HFI1_PKT_TYPE_9B  0
 359 #define HFI1_PKT_TYPE_16B 1
 360
 361 /*
 362  * OPA 16B Header
 363  */
 364 #define OPA_16B_L4_MASK         0xFFull
 365 #define OPA_16B_SC_MASK         0x1F00000ull
 366 #define OPA_16B_SC_SHIFT        20
 367 #define OPA_16B_LID_MASK        0xFFFFFull
 368 #define OPA_16B_DLID_MASK       0xF000ull
 369 #define OPA_16B_DLID_SHIFT      20
 370 #define OPA_16B_DLID_HIGH_SHIFT 12
 371 #define OPA_16B_SLID_MASK       0xF00ull
 372 #define OPA_16B_SLID_SHIFT      20
 373 #define OPA_16B_SLID_HIGH_SHIFT 8
 374 #define OPA_16B_BECN_MASK       0x80000000ull
 375 #define OPA_16B_BECN_SHIFT      31
 376 #define OPA_16B_FECN_MASK       0x10000000ull
 377 #define OPA_16B_FECN_SHIFT      28
 378 #define OPA_16B_L2_MASK         0x60000000ull
 379 #define OPA_16B_L2_SHIFT        29
 380 #define OPA_16B_PKEY_MASK       0xFFFF0000ull
 381 #define OPA_16B_PKEY_SHIFT      16
 382 #define OPA_16B_LEN_MASK        0x7FF00000ull
 383 #define OPA_16B_LEN_SHIFT       20
 384
 385 /*
 386  * OPA 16B L2/L4 Encodings
 387  */
 388 #define OPA_16B_L2_TYPE         0x02
 389 #define OPA_16B_L4_IB_LOCAL     0x09
 390 #define OPA_16B_L4_IB_GLOBAL    0x0A
 391 #define OPA_16B_L4_ETHR         OPA_VNIC_L4_ETHR
 392
 393 static inline u8 hfi1_16B_get_l4(struct hfi1_16b_header *hdr)
 394 {
 395         return (u8)(hdr->lrh[2] & OPA_16B_L4_MASK);
 396 }
 397
 398 static inline u8 hfi1_16B_get_sc(struct hfi1_16b_header *hdr)
 399 {
 400         return (u8)((hdr->lrh[1] & OPA_16B_SC_MASK) >> OPA_16B_SC_SHIFT);
 401 }
 402
 403 static inline u32 hfi1_16B_get_dlid(struct hfi1_16b_header *hdr)
 404 {
 405         return (u32)((hdr->lrh[1] & OPA_16B_LID_MASK) |
 406                      (((hdr->lrh[2] & OPA_16B_DLID_MASK) >>
 407                      OPA_16B_DLID_HIGH_SHIFT) << OPA_16B_DLID_SHIFT));
 408 }
 409
 410 static inline u32 hfi1_16B_get_slid(struct hfi1_16b_header *hdr)
 411 {
 412         return (u32)((hdr->lrh[0] & OPA_16B_LID_MASK) |
 413                      (((hdr->lrh[2] & OPA_16B_SLID_MASK) >>
 414                      OPA_16B_SLID_HIGH_SHIFT) << OPA_16B_SLID_SHIFT));
 415 }
 416
 417 static inline u8 hfi1_16B_get_becn(struct hfi1_16b_header *hdr)
 418 {
 419         return (u8)((hdr->lrh[0] & OPA_16B_BECN_MASK) >> OPA_16B_BECN_SHIFT);
 420 }
 421
 422 static inline u8 hfi1_16B_get_fecn(struct hfi1_16b_header *hdr)
 423 {
 424         return (u8)((hdr->lrh[1] & OPA_16B_FECN_MASK) >> OPA_16B_FECN_SHIFT);
 425 }
 426
 427 static inline u8 hfi1_16B_get_l2(struct hfi1_16b_header *hdr)
 428 {
 429         return (u8)((hdr->lrh[1] & OPA_16B_L2_MASK) >> OPA_16B_L2_SHIFT);
 430 }
 431
 432 static inline u16 hfi1_16B_get_pkey(struct hfi1_16b_header *hdr)
 433 {
 434         return (u16)((hdr->lrh[2] & OPA_16B_PKEY_MASK) >> OPA_16B_PKEY_SHIFT);
 435 }
 436
 437 /*
 438  * BTH
 439  */
 440 #define OPA_16B_BTH_PAD_MASK    7
 441 static inline u8 hfi1_16B_bth_get_pad(struct ib_other_headers *ohdr)
 442 {
 443         return (u8)((be32_to_cpu(ohdr->bth[0]) >> IB_BTH_PAD_SHIFT) &
 444                    OPA_16B_BTH_PAD_MASK);
 445 }
 446
 447 struct rvt_sge_state;
 448
 449 /*
 450  * Get/Set IB link-level config parameters for f_get/set_ib_cfg()
 451  * Mostly for MADs that set or query link parameters, also ipath
 452  * config interfaces
 453  */
 454 #define HFI1_IB_CFG_LIDLMC 0 /* LID (LS16b) and Mask (MS16b) */
 455 #define HFI1_IB_CFG_LWID_DG_ENB 1 /* allowed Link-width downgrade */
 456 #define HFI1_IB_CFG_LWID_ENB 2 /* allowed Link-width */
 457 #define HFI1_IB_CFG_LWID 3 /* currently active Link-width */
 458 #define HFI1_IB_CFG_SPD_ENB 4 /* allowed Link speeds */
 459 #define HFI1_IB_CFG_SPD 5 /* current Link spd */
 460 #define HFI1_IB_CFG_RXPOL_ENB 6 /* Auto-RX-polarity enable */
 461 #define HFI1_IB_CFG_LREV_ENB 7 /* Auto-Lane-reversal enable */
 462 #define HFI1_IB_CFG_LINKLATENCY 8 /* Link Latency (IB1.2 only) */
 463 #define HFI1_IB_CFG_HRTBT 9 /* IB heartbeat off/enable/auto; DDR/QDR only */
 464 #define HFI1_IB_CFG_OP_VLS 10 /* operational VLs */
 465 #define HFI1_IB_CFG_VL_HIGH_CAP 11 /* num of VL high priority weights */
 466 #define HFI1_IB_CFG_VL_LOW_CAP 12 /* num of VL low priority weights */
 467 #define HFI1_IB_CFG_OVERRUN_THRESH 13 /* IB overrun threshold */
 468 #define HFI1_IB_CFG_PHYERR_THRESH 14 /* IB PHY error threshold */
 469 #define HFI1_IB_CFG_LINKDEFAULT 15 /* IB link default (sleep/poll) */
 470 #define HFI1_IB_CFG_PKEYS 16 /* update partition keys */
 471 #define HFI1_IB_CFG_MTU 17 /* update MTU in IBC */
 472 #define HFI1_IB_CFG_VL_HIGH_LIMIT 19
 473 #define HFI1_IB_CFG_PMA_TICKS 20 /* PMA sample tick resolution */
 474 #define HFI1_IB_CFG_PORT 21 /* switch port we are connected to */
 475
 476 /*
 477  * HFI or Host Link States
 478  *
 479  * These describe the states the driver thinks the logical and physical
 480  * states are in.  Used as an argument to set_link_state().  Implemented
 481  * as bits for easy multi-state checking.  The actual state can only be
 482  * one.
 483  */
 484 #define __HLS_UP_INIT_BP        0
 485 #define __HLS_UP_ARMED_BP       1
 486 #define __HLS_UP_ACTIVE_BP      2
 487 #define __HLS_DN_DOWNDEF_BP     3       /* link down default */
 488 #define __HLS_DN_POLL_BP        4
 489 #define __HLS_DN_DISABLE_BP     5
 490 #define __HLS_DN_OFFLINE_BP     6
 491 #define __HLS_VERIFY_CAP_BP     7
 492 #define __HLS_GOING_UP_BP       8
 493 #define __HLS_GOING_OFFLINE_BP  9
 494 #define __HLS_LINK_COOLDOWN_BP 10
 495
 496 #define HLS_UP_INIT       BIT(__HLS_UP_INIT_BP)
 497 #define HLS_UP_ARMED      BIT(__HLS_UP_ARMED_BP)
 498 #define HLS_UP_ACTIVE     BIT(__HLS_UP_ACTIVE_BP)
 499 #define HLS_DN_DOWNDEF    BIT(__HLS_DN_DOWNDEF_BP) /* link down default */
 500 #define HLS_DN_POLL       BIT(__HLS_DN_POLL_BP)
 501 #define HLS_DN_DISABLE    BIT(__HLS_DN_DISABLE_BP)
 502 #define HLS_DN_OFFLINE    BIT(__HLS_DN_OFFLINE_BP)
 503 #define HLS_VERIFY_CAP    BIT(__HLS_VERIFY_CAP_BP)
 504 #define HLS_GOING_UP      BIT(__HLS_GOING_UP_BP)
 505 #define HLS_GOING_OFFLINE BIT(__HLS_GOING_OFFLINE_BP)
 506 #define HLS_LINK_COOLDOWN BIT(__HLS_LINK_COOLDOWN_BP)
 507
 508 #define HLS_UP (HLS_UP_INIT | HLS_UP_ARMED | HLS_UP_ACTIVE)
 509 #define HLS_DOWN ~(HLS_UP)
 510
 511 /* use this MTU size if none other is given */
 512 #define HFI1_DEFAULT_ACTIVE_MTU 10240
 513 /* use this MTU size as the default maximum */
 514 #define HFI1_DEFAULT_MAX_MTU 10240
 515 /* default partition key */
 516 #define DEFAULT_PKEY 0xffff
 517
 518 /*
 519  * Possible fabric manager config parameters for fm_{get,set}_table()
 520  */
 521 #define FM_TBL_VL_HIGH_ARB              1 /* Get/set VL high prio weights */
 522 #define FM_TBL_VL_LOW_ARB               2 /* Get/set VL low prio weights */
 523 #define FM_TBL_BUFFER_CONTROL           3 /* Get/set Buffer Control */
 524 #define FM_TBL_SC2VLNT                  4 /* Get/set SC->VLnt */
 525 #define FM_TBL_VL_PREEMPT_ELEMS         5 /* Get (no set) VL preempt elems */
 526 #define FM_TBL_VL_PREEMPT_MATRIX        6 /* Get (no set) VL preempt matrix */
 527
 528 /*
 529  * Possible "operations" for f_rcvctrl(ppd, op, ctxt)
 530  * these are bits so they can be combined, e.g.
 531  * HFI1_RCVCTRL_INTRAVAIL_ENB | HFI1_RCVCTRL_CTXT_ENB
 532  */
 533 #define HFI1_RCVCTRL_TAILUPD_ENB 0x01
 534 #define HFI1_RCVCTRL_TAILUPD_DIS 0x02
 535 #define HFI1_RCVCTRL_CTXT_ENB 0x04
 536 #define HFI1_RCVCTRL_CTXT_DIS 0x08
 537 #define HFI1_RCVCTRL_INTRAVAIL_ENB 0x10
 538 #define HFI1_RCVCTRL_INTRAVAIL_DIS 0x20
 539 #define HFI1_RCVCTRL_PKEY_ENB 0x40  /* Note, default is enabled */
 540 #define HFI1_RCVCTRL_PKEY_DIS 0x80
 541 #define HFI1_RCVCTRL_TIDFLOW_ENB 0x0400
 542 #define HFI1_RCVCTRL_TIDFLOW_DIS 0x0800
 543 #define HFI1_RCVCTRL_ONE_PKT_EGR_ENB 0x1000
 544 #define HFI1_RCVCTRL_ONE_PKT_EGR_DIS 0x2000
 545 #define HFI1_RCVCTRL_NO_RHQ_DROP_ENB 0x4000
 546 #define HFI1_RCVCTRL_NO_RHQ_DROP_DIS 0x8000
 547 #define HFI1_RCVCTRL_NO_EGR_DROP_ENB 0x10000
 548 #define HFI1_RCVCTRL_NO_EGR_DROP_DIS 0x20000
 549
 550 /* partition enforcement flags */
 551 #define HFI1_PART_ENFORCE_IN    0x1
 552 #define HFI1_PART_ENFORCE_OUT   0x2
 553
 554 /* how often we check for synthetic counter wrap around */
 555 #define SYNTH_CNT_TIME 3
 556
 557 /* Counter flags */
 558 #define CNTR_NORMAL             0x0 /* Normal counters, just read register */
 559 #define CNTR_SYNTH              0x1 /* Synthetic counters, saturate at all 1s */
 560 #define CNTR_DISABLED           0x2 /* Disable this counter */
 561 #define CNTR_32BIT              0x4 /* Simulate 64 bits for this counter */
 562 #define CNTR_VL                 0x8 /* Per VL counter */
 563 #define CNTR_SDMA              0x10
 564 #define CNTR_INVALID_VL         -1  /* Specifies invalid VL */
 565 #define CNTR_MODE_W             0x0
 566 #define CNTR_MODE_R             0x1
 567
 568 /* VLs Supported/Operational */
 569 #define HFI1_MIN_VLS_SUPPORTED 1
 570 #define HFI1_MAX_VLS_SUPPORTED 8
 571
 572 #define HFI1_GUIDS_PER_PORT  5
 573 #define HFI1_PORT_GUID_INDEX 0
 574
 575 static inline void incr_cntr64(u64 *cntr)
 576 {
 577         if (*cntr < (u64)-1LL)
 578                 (*cntr)++;
 579 }
 580
 581 static inline void incr_cntr32(u32 *cntr)
 582 {
 583         if (*cntr < (u32)-1LL)
 584                 (*cntr)++;
 585 }
 586
 587 #define MAX_NAME_SIZE 64
 588 struct hfi1_msix_entry {
 589         enum irq_type type;
 590         int irq;
 591         void *arg;
 592         char name[MAX_NAME_SIZE];
 593         cpumask_t mask;
 594         struct irq_affinity_notify notify;
 595 };
 596
 597 /* per-SL CCA information */
 598 struct cca_timer {
 599         struct hrtimer hrtimer;
 600         struct hfi1_pportdata *ppd; /* read-only */
 601         int sl; /* read-only */
 602         u16 ccti; /* read/write - current value of CCTI */
 603 };
 604
 605 struct link_down_reason {
 606         /*
 607          * SMA-facing value.  Should be set from .latest when
 608          * HLS_UP_* -> HLS_DN_* transition actually occurs.
 609          */
 610         u8 sma;
 611         u8 latest;
 612 };
 613
 614 enum {
 615         LO_PRIO_TABLE,
 616         HI_PRIO_TABLE,
 617         MAX_PRIO_TABLE
 618 };
 619
 620 struct vl_arb_cache {
 621         /* protect vl arb cache */
 622         spinlock_t lock;
 623         struct ib_vl_weight_elem table[VL_ARB_TABLE_SIZE];
 624 };
 625
 626 /*
 627  * The structure below encapsulates data relevant to a physical IB Port.
 628  * Current chips support only one such port, but the separation
 629  * clarifies things a bit. Note that to conform to IB conventions,
 630  * port-numbers are one-based. The first or only port is port1.
 631  */
 632 struct hfi1_pportdata {
 633         struct hfi1_ibport ibport_data;
 634
 635         struct hfi1_devdata *dd;
 636         struct kobject pport_cc_kobj;
 637         struct kobject sc2vl_kobj;
 638         struct kobject sl2sc_kobj;
 639         struct kobject vl2mtu_kobj;
 640
 641         /* PHY support */
 642         struct qsfp_data qsfp_info;
 643         /* Values for SI tuning of SerDes */
 644         u32 port_type;
 645         u32 tx_preset_eq;
 646         u32 tx_preset_noeq;
 647         u32 rx_preset;
 648         u8  local_atten;
 649         u8  remote_atten;
 650         u8  default_atten;
 651         u8  max_power_class;
 652
 653         /* GUIDs for this interface, in host order, guids[0] is a port guid */
 654         u64 guids[HFI1_GUIDS_PER_PORT];
 655
 656         /* GUID for peer interface, in host order */
 657         u64 neighbor_guid;
 658
 659         /* up or down physical link state */
 660         u32 linkup;
 661
 662         /*
 663          * this address is mapped read-only into user processes so they can
 664          * get status cheaply, whenever they want.  One qword of status per port
 665          */
 666         u64 *statusp;
 667
 668         /* SendDMA related entries */
 669
 670         struct workqueue_struct *hfi1_wq;
 671         struct workqueue_struct *link_wq;
 672
 673         /* move out of interrupt context */
 674         struct work_struct link_vc_work;
 675         struct work_struct link_up_work;
 676         struct work_struct link_down_work;
 677         struct work_struct sma_message_work;
 678         struct work_struct freeze_work;
 679         struct work_struct link_downgrade_work;
 680         struct work_struct link_bounce_work;
 681         struct delayed_work start_link_work;
 682         /* host link state variables */
 683         struct mutex hls_lock;
 684         u32 host_link_state;
 685
 686         /* these are the "32 bit" regs */
 687
 688         u32 ibmtu; /* The MTU programmed for this unit */
 689         /*
 690          * Current max size IB packet (in bytes) including IB headers, that
 691          * we can send. Changes when ibmtu changes.
 692          */
 693         u32 ibmaxlen;
 694         u32 current_egress_rate; /* units [10^6 bits/sec] */
 695         /* LID programmed for this instance */
 696         u16 lid;
 697         /* list of pkeys programmed; 0 if not set */
 698         u16 pkeys[MAX_PKEY_VALUES];
 699         u16 link_width_supported;
 700         u16 link_width_downgrade_supported;
 701         u16 link_speed_supported;
 702         u16 link_width_enabled;
 703         u16 link_width_downgrade_enabled;
 704         u16 link_speed_enabled;
 705         u16 link_width_active;
 706         u16 link_width_downgrade_tx_active;
 707         u16 link_width_downgrade_rx_active;
 708         u16 link_speed_active;
 709         u8 vls_supported;
 710         u8 vls_operational;
 711         u8 actual_vls_operational;
 712         /* LID mask control */
 713         u8 lmc;
 714         /* Rx Polarity inversion (compensate for ~tx on partner) */
 715         u8 rx_pol_inv;
 716
 717         u8 hw_pidx;     /* physical port index */
 718         u8 port;        /* IB port number and index into dd->pports - 1 */
 719         /* type of neighbor node */
 720         u8 neighbor_type;
 721         u8 neighbor_normal;
 722         u8 neighbor_fm_security; /* 1 if firmware checking is disabled */
 723         u8 neighbor_port_number;
 724         u8 is_sm_config_started;
 725         u8 offline_disabled_reason;
 726         u8 is_active_optimize_enabled;
 727         u8 driver_link_ready;   /* driver ready for active link */
 728         u8 link_enabled;        /* link enabled? */
 729         u8 linkinit_reason;
 730         u8 local_tx_rate;       /* rate given to 8051 firmware */
 731         u8 pstate;              /* info only */
 732         u8 qsfp_retry_count;
 733
 734         /* placeholders for IB MAD packet settings */
 735         u8 overrun_threshold;
 736         u8 phy_error_threshold;
 737         unsigned int is_link_down_queued;
 738
 739         /* Used to override LED behavior for things like maintenance beaconing*/
 740         /*
 741          * Alternates per phase of blink
 742          * [0] holds LED off duration, [1] holds LED on duration
 743          */
 744         unsigned long led_override_vals[2];
 745         u8 led_override_phase; /* LSB picks from vals[] */
 746         atomic_t led_override_timer_active;
 747         /* Used to flash LEDs in override mode */
 748         struct timer_list led_override_timer;
 749
 750         u32 sm_trap_qp;
 751         u32 sa_qp;
 752
 753         /*
 754          * cca_timer_lock protects access to the per-SL cca_timer
 755          * structures (specifically the ccti member).
 756          */
 757         spinlock_t cca_timer_lock ____cacheline_aligned_in_smp;
 758         struct cca_timer cca_timer[OPA_MAX_SLS];
 759
 760         /* List of congestion control table entries */
 761         struct ib_cc_table_entry_shadow ccti_entries[CC_TABLE_SHADOW_MAX];
 762
 763         /* congestion entries, each entry corresponding to a SL */
 764         struct opa_congestion_setting_entry_shadow
 765                 congestion_entries[OPA_MAX_SLS];
 766
 767         /*
 768          * cc_state_lock protects (write) access to the per-port
 769          * struct cc_state.
 770          */
 771         spinlock_t cc_state_lock ____cacheline_aligned_in_smp;
 772
 773         struct cc_state __rcu *cc_state;
 774
 775         /* Total number of congestion control table entries */
 776         u16 total_cct_entry;
 777
 778         /* Bit map identifying service level */
 779         u32 cc_sl_control_map;
 780
 781         /* CA's max number of 64 entry units in the congestion control table */
 782         u8 cc_max_table_entries;
 783
 784         /*
 785          * begin congestion log related entries
 786          * cc_log_lock protects all congestion log related data
 787          */
 788         spinlock_t cc_log_lock ____cacheline_aligned_in_smp;
 789         u8 threshold_cong_event_map[OPA_MAX_SLS / 8];
 790         u16 threshold_event_counter;
 791         struct opa_hfi1_cong_log_event_internal cc_events[OPA_CONG_LOG_ELEMS];
 792         int cc_log_idx; /* index for logging events */
 793         int cc_mad_idx; /* index for reporting events */
 794         /* end congestion log related entries */
 795
 796         struct vl_arb_cache vl_arb_cache[MAX_PRIO_TABLE];
 797
 798         /* port relative counter buffer */
 799         u64 *cntrs;
 800         /* port relative synthetic counter buffer */
 801         u64 *scntrs;
 802         /* port_xmit_discards are synthesized from different egress errors */
 803         u64 port_xmit_discards;
 804         u64 port_xmit_discards_vl[C_VL_COUNT];
 805         u64 port_xmit_constraint_errors;
 806         u64 port_rcv_constraint_errors;
 807         /* count of 'link_err' interrupts from DC */
 808         u64 link_downed;
 809         /* number of times link retrained successfully */
 810         u64 link_up;
 811         /* number of times a link unknown frame was reported */
 812         u64 unknown_frame_count;
 813         /* port_ltp_crc_mode is returned in 'portinfo' MADs */
 814         u16 port_ltp_crc_mode;
 815         /* port_crc_mode_enabled is the crc we support */
 816         u8 port_crc_mode_enabled;
 817         /* mgmt_allowed is also returned in 'portinfo' MADs */
 818         u8 mgmt_allowed;
 819         u8 part_enforce; /* partition enforcement flags */
 820         struct link_down_reason local_link_down_reason;
 821         struct link_down_reason neigh_link_down_reason;
 822         /* Value to be sent to link peer on LinkDown .*/
 823         u8 remote_link_down_reason;
 824         /* Error events that will cause a port bounce. */
 825         u32 port_error_action;
 826         struct work_struct linkstate_active_work;
 827         /* Does this port need to prescan for FECNs */
 828         bool cc_prescan;
 829 };
 830
 831 typedef int (*rhf_rcv_function_ptr)(struct hfi1_packet *packet);
 832
 833 typedef void (*opcode_handler)(struct hfi1_packet *packet);
 834
 835 /* return values for the RHF receive functions */
 836 #define RHF_RCV_CONTINUE  0     /* keep going */
 837 #define RHF_RCV_DONE      1     /* stop, this packet processed */
 838 #define RHF_RCV_REPROCESS 2     /* stop. retain this packet */
 839
 840 struct rcv_array_data {
 841         u8 group_size;
 842         u16 ngroups;
 843         u16 nctxt_extra;
 844 };
 845
 846 struct per_vl_data {
 847         u16 mtu;
 848         struct send_context *sc;
 849 };
 850
 851 /* 16 to directly index */
 852 #define PER_VL_SEND_CONTEXTS 16
 853
 854 struct err_info_rcvport {
 855         u8 status_and_code;
 856         u64 packet_flit1;
 857         u64 packet_flit2;
 858 };
 859
 860 struct err_info_constraint {
 861         u8 status;
 862         u16 pkey;
 863         u32 slid;
 864 };
 865
 866 struct hfi1_temp {
 867         unsigned int curr;       /* current temperature */
 868         unsigned int lo_lim;     /* low temperature limit */
 869         unsigned int hi_lim;     /* high temperature limit */
 870         unsigned int crit_lim;   /* critical temperature limit */
 871         u8 triggers;      /* temperature triggers */
 872 };
 873
 874 struct hfi1_i2c_bus {
 875         struct hfi1_devdata *controlling_dd; /* current controlling device */
 876         struct i2c_adapter adapter;     /* bus details */
 877         struct i2c_algo_bit_data algo;  /* bus algorithm details */
 878         int num;                        /* bus number, 0 or 1 */
 879 };
 880
 881 /* common data between shared ASIC HFIs */
 882 struct hfi1_asic_data {
 883         struct hfi1_devdata *dds[2];    /* back pointers */
 884         struct mutex asic_resource_mutex;
 885         struct hfi1_i2c_bus *i2c_bus0;
 886         struct hfi1_i2c_bus *i2c_bus1;
 887 };
 888
 889 /* sizes for both the QP and RSM map tables */
 890 #define NUM_MAP_ENTRIES  256
 891 #define NUM_MAP_REGS      32
 892
 893 /*
 894  * Number of VNIC contexts used. Ensure it is less than or equal to
 895  * max queues supported by VNIC (HFI1_VNIC_MAX_QUEUE).
 896  */
 897 #define HFI1_NUM_VNIC_CTXT   8
 898
 899 /* Number of VNIC RSM entries */
 900 #define NUM_VNIC_MAP_ENTRIES 8
 901
 902 /* Virtual NIC information */
 903 struct hfi1_vnic_data {
 904         struct hfi1_ctxtdata *ctxt[HFI1_NUM_VNIC_CTXT];
 905         struct kmem_cache *txreq_cache;
 906         u8 num_vports;
 907         struct idr vesw_idr;
 908         u8 rmt_start;
 909         u8 num_ctxt;
 910         u32 msix_idx;
 911 };
 912
 913 struct hfi1_vnic_vport_info;
 914
 915 /* device data struct now contains only "general per-device" info.
 916  * fields related to a physical IB port are in a hfi1_pportdata struct.
 917  */
 918 struct sdma_engine;
 919 struct sdma_vl_map;
 920
 921 #define BOARD_VERS_MAX 96 /* how long the version string can be */
 922 #define SERIAL_MAX 16 /* length of the serial number */
 923
 924 typedef int (*send_routine)(struct rvt_qp *, struct hfi1_pkt_state *, u64);
 925 struct hfi1_devdata {
 926         struct hfi1_ibdev verbs_dev;     /* must be first */
 927         struct list_head list;
 928         /* pointers to related structs for this device */
 929         /* pci access data structure */
 930         struct pci_dev *pcidev;
 931         struct cdev user_cdev;
 932         struct cdev diag_cdev;
 933         struct cdev ui_cdev;
 934         struct device *user_device;
 935         struct device *diag_device;
 936         struct device *ui_device;
 937
 938         /* first mapping up to RcvArray */
 939         u8 __iomem *kregbase1;
 940         resource_size_t physaddr;
 941
 942         /* second uncached mapping from RcvArray to pio send buffers */
 943         u8 __iomem *kregbase2;
 944         /* for detecting offset above kregbase2 address */
 945         u32 base2_start;
 946
 947         /* Per VL data. Enough for all VLs but not all elements are set/used. */
 948         struct per_vl_data vld[PER_VL_SEND_CONTEXTS];
 949         /* send context data */
 950         struct send_context_info *send_contexts;
 951         /* map hardware send contexts to software index */
 952         u8 *hw_to_sw;
 953         /* spinlock for allocating and releasing send context resources */
 954         spinlock_t sc_lock;
 955         /* lock for pio_map */
 956         spinlock_t pio_map_lock;
 957         /* Send Context initialization lock. */
 958         spinlock_t sc_init_lock;
 959         /* lock for sdma_map */
 960         spinlock_t                          sde_map_lock;
 961         /* array of kernel send contexts */
 962         struct send_context **kernel_send_context;
 963         /* array of vl maps */
 964         struct pio_vl_map __rcu *pio_map;
 965         /* default flags to last descriptor */
 966         u64 default_desc1;
 967
 968         /* fields common to all SDMA engines */
 969
 970         volatile __le64                    *sdma_heads_dma; /* DMA'ed by chip */
 971         dma_addr_t                          sdma_heads_phys;
 972         void                               *sdma_pad_dma; /* DMA'ed by chip */
 973         dma_addr_t                          sdma_pad_phys;
 974         /* for deallocation */
 975         size_t                              sdma_heads_size;
 976         /* number from the chip */
 977         u32                                 chip_sdma_engines;
 978         /* num used */
 979         u32                                 num_sdma;
 980         /* array of engines sized by num_sdma */
 981         struct sdma_engine                 *per_sdma;
 982         /* array of vl maps */
 983         struct sdma_vl_map __rcu           *sdma_map;
 984         /* SPC freeze waitqueue and variable */
 985         wait_queue_head_t                 sdma_unfreeze_wq;
 986         atomic_t                          sdma_unfreeze_count;
 987
 988         u32 lcb_access_count;           /* count of LCB users */
 989
 990         /* common data between shared ASIC HFIs in this OS */
 991         struct hfi1_asic_data *asic_data;
 992
 993         /* mem-mapped pointer to base of PIO buffers */
 994         void __iomem *piobase;
 995         /*
 996          * write-combining mem-mapped pointer to base of RcvArray
 997          * memory.
 998          */
 999         void __iomem *rcvarray_wc;
1000         /*
1001          * credit return base - a per-NUMA range of DMA address that
1002          * the chip will use to update the per-context free counter
1003          */
1004         struct credit_return_base *cr_base;
1005
1006         /* send context numbers and sizes for each type */
1007         struct sc_config_sizes sc_sizes[SC_MAX];
1008
1009         char *boardname; /* human readable board info */
1010
1011         /* reset value */
1012         u64 z_int_counter;
1013         u64 z_rcv_limit;
1014         u64 z_send_schedule;
1015
1016         u64 __percpu *send_schedule;
1017         /* number of receive contexts in use by the driver */
1018         u32 num_rcv_contexts;
1019         /* number of pio send contexts in use by the driver */
1020         u32 num_send_contexts;
1021         /*
1022          * number of ctxts available for PSM open
1023          */
1024         u32 freectxts;
1025         /* total number of available user/PSM contexts */
1026         u32 num_user_contexts;
1027         /* base receive interrupt timeout, in CSR units */
1028         u32 rcv_intr_timeout_csr;
1029
1030         u32 freezelen; /* max length of freezemsg */
1031         u64 __iomem *egrtidbase;
1032         spinlock_t sendctrl_lock; /* protect changes to SendCtrl */
1033         spinlock_t rcvctrl_lock; /* protect changes to RcvCtrl */
1034         spinlock_t uctxt_lock; /* protect rcd changes */
1035         struct mutex dc8051_lock; /* exclusive access to 8051 */
1036         struct workqueue_struct *update_cntr_wq;
1037         struct work_struct update_cntr_work;
1038         /* exclusive access to 8051 memory */
1039         spinlock_t dc8051_memlock;
1040         int dc8051_timed_out;   /* remember if the 8051 timed out */
1041         /*
1042          * A page that will hold event notification bitmaps for all
1043          * contexts. This page will be mapped into all processes.
1044          */
1045         unsigned long *events;
1046         /*
1047          * per unit status, see also portdata statusp
1048          * mapped read-only into user processes so they can get unit and
1049          * IB link status cheaply
1050          */
1051         struct hfi1_status *status;
1052
1053         /* revision register shadow */
1054         u64 revision;
1055         /* Base GUID for device (network order) */
1056         u64 base_guid;
1057
1058         /* these are the "32 bit" regs */
1059
1060         /* value we put in kr_rcvhdrsize */
1061         u32 rcvhdrsize;
1062         /* number of receive contexts the chip supports */
1063         u32 chip_rcv_contexts;
1064         /* number of receive array entries */
1065         u32 chip_rcv_array_count;
1066         /* number of PIO send contexts the chip supports */
1067         u32 chip_send_contexts;
1068         /* number of bytes in the PIO memory buffer */
1069         u32 chip_pio_mem_size;
1070         /* number of bytes in the SDMA memory buffer */
1071         u32 chip_sdma_mem_size;
1072
1073         /* size of each rcvegrbuffer */
1074         u32 rcvegrbufsize;
1075         /* log2 of above */
1076         u16 rcvegrbufsize_shift;
1077         /* both sides of the PCIe link are gen3 capable */
1078         u8 link_gen3_capable;
1079         /* default link down value (poll/sleep) */
1080         u8 link_default;
1081         /* localbus width (1, 2,4,8,16,32) from config space  */
1082         u32 lbus_width;
1083         /* localbus speed in MHz */
1084         u32 lbus_speed;
1085         int unit; /* unit # of this chip */
1086         int node; /* home node of this chip */
1087
1088         /* save these PCI fields to restore after a reset */
1089         u32 pcibar0;
1090         u32 pcibar1;
1091         u32 pci_rom;
1092         u16 pci_command;
1093         u16 pcie_devctl;
1094         u16 pcie_lnkctl;
1095         u16 pcie_devctl2;
1096         u32 pci_msix0;
1097         u32 pci_lnkctl3;
1098         u32 pci_tph2;
1099
1100         /*
1101          * ASCII serial number, from flash, large enough for original
1102          * all digit strings, and longer serial number format
1103          */
1104         u8 serial[SERIAL_MAX];
1105         /* human readable board version */
1106         u8 boardversion[BOARD_VERS_MAX];
1107         u8 lbus_info[32]; /* human readable localbus info */
1108         /* chip major rev, from CceRevision */
1109         u8 majrev;
1110         /* chip minor rev, from CceRevision */
1111         u8 minrev;
1112         /* hardware ID */
1113         u8 hfi1_id;
1114         /* implementation code */
1115         u8 icode;
1116         /* vAU of this device */
1117         u8 vau;
1118         /* vCU of this device */
1119         u8 vcu;
1120         /* link credits of this device */
1121         u16 link_credits;
1122         /* initial vl15 credits to use */
1123         u16 vl15_init;
1124
1125         /*
1126          * Cached value for vl15buf, read during verify cap interrupt. VL15
1127          * credits are to be kept at 0 and set when handling the link-up
1128          * interrupt. This removes the possibility of receiving VL15 MAD
1129          * packets before this HFI is ready.
1130          */
1131         u16 vl15buf_cached;
1132
1133         /* Misc small ints */
1134         u8 n_krcv_queues;
1135         u8 qos_shift;
1136
1137         u16 irev;       /* implementation revision */
1138         u32 dc8051_ver; /* 8051 firmware version */
1139
1140         spinlock_t hfi1_diag_trans_lock; /* protect diag observer ops */
1141         struct platform_config platform_config;
1142         struct platform_config_cache pcfg_cache;
1143
1144         struct diag_client *diag_client;
1145
1146         /* MSI-X information */
1147         struct hfi1_msix_entry *msix_entries;
1148         u32 num_msix_entries;
1149         u32 first_dyn_msix_idx;
1150
1151         /* INTx information */
1152         u32 requested_intx_irq;         /* did we request one? */
1153         char intx_name[MAX_NAME_SIZE];  /* INTx name */
1154
1155         /* general interrupt: mask of handled interrupts */
1156         u64 gi_mask[CCE_NUM_INT_CSRS];
1157
1158         struct rcv_array_data rcv_entries;
1159
1160         /* cycle length of PS* counters in HW (in picoseconds) */
1161         u16 psxmitwait_check_rate;
1162
1163         /*
1164          * 64 bit synthetic counters
1165          */
1166         struct timer_list synth_stats_timer;
1167
1168         /*
1169          * device counters
1170          */
1171         char *cntrnames;
1172         size_t cntrnameslen;
1173         size_t ndevcntrs;
1174         u64 *cntrs;
1175         u64 *scntrs;
1176
1177         /*
1178          * remembered values for synthetic counters
1179          */
1180         u64 last_tx;
1181         u64 last_rx;
1182
1183         /*
1184          * per-port counters
1185          */
1186         size_t nportcntrs;
1187         char *portcntrnames;
1188         size_t portcntrnameslen;
1189
1190         struct err_info_rcvport err_info_rcvport;
1191         struct err_info_constraint err_info_rcv_constraint;
1192         struct err_info_constraint err_info_xmit_constraint;
1193
1194         atomic_t drop_packet;
1195         u8 do_drop;
1196         u8 err_info_uncorrectable;
1197         u8 err_info_fmconfig;
1198
1199         /*
1200          * Software counters for the status bits defined by the
1201          * associated error status registers
1202          */
1203         u64 cce_err_status_cnt[NUM_CCE_ERR_STATUS_COUNTERS];
1204         u64 rcv_err_status_cnt[NUM_RCV_ERR_STATUS_COUNTERS];
1205         u64 misc_err_status_cnt[NUM_MISC_ERR_STATUS_COUNTERS];
1206         u64 send_pio_err_status_cnt[NUM_SEND_PIO_ERR_STATUS_COUNTERS];
1207         u64 send_dma_err_status_cnt[NUM_SEND_DMA_ERR_STATUS_COUNTERS];
1208         u64 send_egress_err_status_cnt[NUM_SEND_EGRESS_ERR_STATUS_COUNTERS];
1209         u64 send_err_status_cnt[NUM_SEND_ERR_STATUS_COUNTERS];
1210
1211         /* Software counter that spans all contexts */
1212         u64 sw_ctxt_err_status_cnt[NUM_SEND_CTXT_ERR_STATUS_COUNTERS];
1213         /* Software counter that spans all DMA engines */
1214         u64 sw_send_dma_eng_err_status_cnt[
1215                 NUM_SEND_DMA_ENG_ERR_STATUS_COUNTERS];
1216         /* Software counter that aggregates all cce_err_status errors */
1217         u64 sw_cce_err_status_aggregate;
1218         /* Software counter that aggregates all bypass packet rcv errors */
1219         u64 sw_rcv_bypass_packet_errors;
1220         /* receive interrupt function */
1221         rhf_rcv_function_ptr normal_rhf_rcv_functions[8];
1222
1223         /* Save the enabled LCB error bits */
1224         u64 lcb_err_en;
1225
1226         /*
1227          * Capability to have different send engines simply by changing a
1228          * pointer value.
1229          */
1230         send_routine process_pio_send ____cacheline_aligned_in_smp;
1231         send_routine process_dma_send;
1232         void (*pio_inline_send)(struct hfi1_devdata *dd, struct pio_buf *pbuf,
1233                                 u64 pbc, const void *from, size_t count);
1234         int (*process_vnic_dma_send)(struct hfi1_devdata *dd, u8 q_idx,
1235                                      struct hfi1_vnic_vport_info *vinfo,
1236                                      struct sk_buff *skb, u64 pbc, u8 plen);
1237         /* hfi1_pportdata, points to array of (physical) port-specific
1238          * data structs, indexed by pidx (0..n-1)
1239          */
1240         struct hfi1_pportdata *pport;
1241         /* receive context data */
1242         struct hfi1_ctxtdata **rcd;
1243         u64 __percpu *int_counter;
1244         /* device (not port) flags, basically device capabilities */
1245         u16 flags;
1246         /* Number of physical ports available */
1247         u8 num_pports;
1248         /* Lowest context number which can be used by user processes or VNIC */
1249         u8 first_dyn_alloc_ctxt;
1250         /* adding a new field here would make it part of this cacheline */
1251
1252         /* seqlock for sc2vl */
1253         seqlock_t sc2vl_lock ____cacheline_aligned_in_smp;
1254         u64 sc2vl[4];
1255         /* receive interrupt functions */
1256         rhf_rcv_function_ptr *rhf_rcv_function_map;
1257         u64 __percpu *rcv_limit;
1258         u16 rhf_offset; /* offset of RHF within receive header entry */
1259         /* adding a new field here would make it part of this cacheline */
1260
1261         /* OUI comes from the HW. Used everywhere as 3 separate bytes. */
1262         u8 oui1;
1263         u8 oui2;
1264         u8 oui3;
1265         u8 dc_shutdown;
1266
1267         /* Timer and counter used to detect RcvBufOvflCnt changes */
1268         struct timer_list rcverr_timer;
1269
1270         wait_queue_head_t event_queue;
1271
1272         /* receive context tail dummy address */
1273         __le64 *rcvhdrtail_dummy_kvaddr;
1274         dma_addr_t rcvhdrtail_dummy_dma;
1275
1276         u32 rcv_ovfl_cnt;
1277         /* Serialize ASPM enable/disable between multiple verbs contexts */
1278         spinlock_t aspm_lock;
1279         /* Number of verbs contexts which have disabled ASPM */
1280         atomic_t aspm_disabled_cnt;
1281         /* Keeps track of user space clients */
1282         atomic_t user_refcount;
1283         /* Used to wait for outstanding user space clients before dev removal */
1284         struct completion user_comp;
1285
1286         bool eprom_available;   /* true if EPROM is available for this device */
1287         bool aspm_supported;    /* Does HW support ASPM */
1288         bool aspm_enabled;      /* ASPM state: enabled/disabled */
1289         struct rhashtable *sdma_rht;
1290
1291         struct kobject kobj;
1292
1293         /* vnic data */
1294         struct hfi1_vnic_data vnic;
1295 };
1296
1297 static inline bool hfi1_vnic_is_rsm_full(struct hfi1_devdata *dd, int spare)
1298 {
1299         return (dd->vnic.rmt_start + spare) > NUM_MAP_ENTRIES;
1300 }
1301
1302 /* 8051 firmware version helper */
1303 #define dc8051_ver(a, b, c) ((a) << 16 | (b) << 8 | (c))
1304 #define dc8051_ver_maj(a) (((a) & 0xff0000) >> 16)
1305 #define dc8051_ver_min(a) (((a) & 0x00ff00) >> 8)
1306 #define dc8051_ver_patch(a) ((a) & 0x0000ff)
1307
1308 /* f_put_tid types */
1309 #define PT_EXPECTED       0
1310 #define PT_EAGER          1
1311 #define PT_INVALID_FLUSH  2
1312 #define PT_INVALID        3
1313
1314 struct tid_rb_node;
1315 struct mmu_rb_node;
1316 struct mmu_rb_handler;
1317
1318 /* Private data for file operations */
1319 struct hfi1_filedata {
1320         struct hfi1_devdata *dd;
1321         struct hfi1_ctxtdata *uctxt;
1322         struct hfi1_user_sdma_comp_q *cq;
1323         struct hfi1_user_sdma_pkt_q *pq;
1324         u16 subctxt;
1325         /* for cpu affinity; -1 if none */
1326         int rec_cpu_num;
1327         u32 tid_n_pinned;
1328         struct mmu_rb_handler *handler;
1329         struct tid_rb_node **entry_to_rb;
1330         spinlock_t tid_lock; /* protect tid_[limit,used] counters */
1331         u32 tid_limit;
1332         u32 tid_used;
1333         u32 *invalid_tids;
1334         u32 invalid_tid_idx;
1335         /* protect invalid_tids array and invalid_tid_idx */
1336         spinlock_t invalid_lock;
1337         struct mm_struct *mm;
1338 };
1339
1340 extern struct list_head hfi1_dev_list;
1341 extern spinlock_t hfi1_devs_lock;
1342 struct hfi1_devdata *hfi1_lookup(int unit);
1343 extern u32 hfi1_cpulist_count;
1344 extern unsigned long *hfi1_cpulist;
1345
1346 int hfi1_init(struct hfi1_devdata *dd, int reinit);
1347 int hfi1_count_active_units(void);
1348
1349 int hfi1_diag_add(struct hfi1_devdata *dd);
1350 void hfi1_diag_remove(struct hfi1_devdata *dd);
1351 void handle_linkup_change(struct hfi1_devdata *dd, u32 linkup);
1352
1353 void handle_user_interrupt(struct hfi1_ctxtdata *rcd);
1354
1355 int hfi1_create_rcvhdrq(struct hfi1_devdata *dd, struct hfi1_ctxtdata *rcd);
1356 int hfi1_setup_eagerbufs(struct hfi1_ctxtdata *rcd);
1357 int hfi1_create_kctxts(struct hfi1_devdata *dd);
1358 int hfi1_create_ctxtdata(struct hfi1_pportdata *ppd, int numa,
1359                          struct hfi1_ctxtdata **rcd);
1360 void hfi1_free_ctxt(struct hfi1_ctxtdata *rcd);
1361 void hfi1_init_pportdata(struct pci_dev *pdev, struct hfi1_pportdata *ppd,
1362                          struct hfi1_devdata *dd, u8 hw_pidx, u8 port);
1363 void hfi1_free_ctxtdata(struct hfi1_devdata *dd, struct hfi1_ctxtdata *rcd);
1364 int hfi1_rcd_put(struct hfi1_ctxtdata *rcd);
1365 void hfi1_rcd_get(struct hfi1_ctxtdata *rcd);
1366 struct hfi1_ctxtdata *hfi1_rcd_get_by_index(struct hfi1_devdata *dd, u16 ctxt);
1367 int handle_receive_interrupt(struct hfi1_ctxtdata *rcd, int thread);
1368 int handle_receive_interrupt_nodma_rtail(struct hfi1_ctxtdata *rcd, int thread);
1369 int handle_receive_interrupt_dma_rtail(struct hfi1_ctxtdata *rcd, int thread);
1370 void set_all_slowpath(struct hfi1_devdata *dd);
1371 void hfi1_vnic_synchronize_irq(struct hfi1_devdata *dd);
1372 void hfi1_set_vnic_msix_info(struct hfi1_ctxtdata *rcd);
1373 void hfi1_reset_vnic_msix_info(struct hfi1_ctxtdata *rcd);
1374
1375 extern const struct pci_device_id hfi1_pci_tbl[];
1376
1377 /* receive packet handler dispositions */
1378 #define RCV_PKT_OK      0x0 /* keep going */
1379 #define RCV_PKT_LIMIT   0x1 /* stop, hit limit, start thread */
1380 #define RCV_PKT_DONE    0x2 /* stop, no more packets detected */
1381
1382 /* calculate the current RHF address */
1383 static inline __le32 *get_rhf_addr(struct hfi1_ctxtdata *rcd)
1384 {
1385         return (__le32 *)rcd->rcvhdrq + rcd->head + rcd->dd->rhf_offset;
1386 }
1387
1388 int hfi1_reset_device(int);
1389
1390 /* return the driver's idea of the physical OPA port state */
1391 static inline u32 driver_pstate(struct hfi1_pportdata *ppd)
1392 {
1393         /*
1394          * When DC is shut down and state is changed, its CSRs are not
1395          * impacted, therefore host_link_state should be used to get
1396          * current physical state.
1397          */
1398         if (ppd->dd->dc_shutdown)
1399                 return driver_physical_state(ppd);
1400         /*
1401          * The driver does some processing from the time the physical
1402          * link state is at LINKUP to the time the SM can be notified
1403          * as such. Return IB_PORTPHYSSTATE_TRAINING until the software
1404          * state is ready.
1405          */
1406         if (ppd->pstate == PLS_LINKUP &&
1407             !(ppd->host_link_state & HLS_UP))
1408                 return IB_PORTPHYSSTATE_TRAINING;
1409         else
1410                 return chip_to_opa_pstate(ppd->dd, ppd->pstate);
1411 }
1412
1413 void receive_interrupt_work(struct work_struct *work);
1414
1415 /* extract service channel from header and rhf */
1416 static inline int hfi1_9B_get_sc5(struct ib_header *hdr, u64 rhf)
1417 {
1418         return ib_get_sc(hdr) | ((!!(rhf_dc_info(rhf))) << 4);
1419 }
1420
1421 #define HFI1_JKEY_WIDTH       16
1422 #define HFI1_JKEY_MASK        (BIT(16) - 1)
1423 #define HFI1_ADMIN_JKEY_RANGE 32
1424
1425 /*
1426  * J_KEYs are split and allocated in the following groups:
1427  *   0 - 31    - users with administrator privileges
1428  *  32 - 63    - kernel protocols using KDETH packets
1429  *  64 - 65535 - all other users using KDETH packets
1430  */
1431 static inline u16 generate_jkey(kuid_t uid)
1432 {
1433         u16 jkey = from_kuid(current_user_ns(), uid) & HFI1_JKEY_MASK;
1434
1435         if (capable(CAP_SYS_ADMIN))
1436                 jkey &= HFI1_ADMIN_JKEY_RANGE - 1;
1437         else if (jkey < 64)
1438                 jkey |= BIT(HFI1_JKEY_WIDTH - 1);
1439
1440         return jkey;
1441 }
1442
1443 /*
1444  * active_egress_rate
1445  *
1446  * returns the active egress rate in units of [10^6 bits/sec]
1447  */
1448 static inline u32 active_egress_rate(struct hfi1_pportdata *ppd)
1449 {
1450         u16 link_speed = ppd->link_speed_active;
1451         u16 link_width = ppd->link_width_active;
1452         u32 egress_rate;
1453
1454         if (link_speed == OPA_LINK_SPEED_25G)
1455                 egress_rate = 25000;
1456         else /* assume OPA_LINK_SPEED_12_5G */
1457                 egress_rate = 12500;
1458
1459         switch (link_width) {
1460         case OPA_LINK_WIDTH_4X:
1461                 egress_rate *= 4;
1462                 break;
1463         case OPA_LINK_WIDTH_3X:
1464                 egress_rate *= 3;
1465                 break;
1466         case OPA_LINK_WIDTH_2X:
1467                 egress_rate *= 2;
1468                 break;
1469         default:
1470                 /* assume IB_WIDTH_1X */
1471                 break;
1472         }
1473
1474         return egress_rate;
1475 }
1476
1477 /*
1478  * egress_cycles
1479  *
1480  * Returns the number of 'fabric clock cycles' to egress a packet
1481  * of length 'len' bytes, at 'rate' Mbit/s. Since the fabric clock
1482  * rate is (approximately) 805 MHz, the units of the returned value
1483  * are (1/805 MHz).
1484  */
1485 static inline u32 egress_cycles(u32 len, u32 rate)
1486 {
1487         u32 cycles;
1488
1489         /*
1490          * cycles is:
1491          *
1492          *          (length) [bits] / (rate) [bits/sec]
1493          *  ---------------------------------------------------
1494          *  fabric_clock_period == 1 /(805 * 10^6) [cycles/sec]
1495          */
1496
1497         cycles = len * 8; /* bits */
1498         cycles *= 805;
1499         cycles /= rate;
1500
1501         return cycles;
1502 }
1503
1504 void set_link_ipg(struct hfi1_pportdata *ppd);
1505 void process_becn(struct hfi1_pportdata *ppd, u8 sl,  u16 rlid, u32 lqpn,
1506                   u32 rqpn, u8 svc_type);
1507 void return_cnp(struct hfi1_ibport *ibp, struct rvt_qp *qp, u32 remote_qpn,
1508                 u32 pkey, u32 slid, u32 dlid, u8 sc5,
1509                 const struct ib_grh *old_grh);
1510 #define PKEY_CHECK_INVALID -1
1511 int egress_pkey_check(struct hfi1_pportdata *ppd, __be16 *lrh, __be32 *bth,
1512                       u8 sc5, int8_t s_pkey_index);
1513
1514 #define PACKET_EGRESS_TIMEOUT 350
1515 static inline void pause_for_credit_return(struct hfi1_devdata *dd)
1516 {
1517         /* Pause at least 1us, to ensure chip returns all credits */
1518         u32 usec = cclock_to_ns(dd, PACKET_EGRESS_TIMEOUT) / 1000;
1519
1520         udelay(usec ? usec : 1);
1521 }
1522
1523 /**
1524  * sc_to_vlt() reverse lookup sc to vl
1525  * @dd - devdata
1526  * @sc5 - 5 bit sc
1527  */
1528 static inline u8 sc_to_vlt(struct hfi1_devdata *dd, u8 sc5)
1529 {
1530         unsigned seq;
1531         u8 rval;
1532
1533         if (sc5 >= OPA_MAX_SCS)
1534                 return (u8)(0xff);
1535
1536         do {
1537                 seq = read_seqbegin(&dd->sc2vl_lock);
1538                 rval = *(((u8 *)dd->sc2vl) + sc5);
1539         } while (read_seqretry(&dd->sc2vl_lock, seq));
1540
1541         return rval;
1542 }
1543
1544 #define PKEY_MEMBER_MASK 0x8000
1545 #define PKEY_LOW_15_MASK 0x7fff
1546
1547 /*
1548  * ingress_pkey_matches_entry - return 1 if the pkey matches ent (ent
1549  * being an entry from the ingress partition key table), return 0
1550  * otherwise. Use the matching criteria for ingress partition keys
1551  * specified in the OPAv1 spec., section 9.10.14.
1552  */
1553 static inline int ingress_pkey_matches_entry(u16 pkey, u16 ent)
1554 {
1555         u16 mkey = pkey & PKEY_LOW_15_MASK;
1556         u16 ment = ent & PKEY_LOW_15_MASK;
1557
1558         if (mkey == ment) {
1559                 /*
1560                  * If pkey[15] is clear (limited partition member),
1561                  * is bit 15 in the corresponding table element
1562                  * clear (limited member)?
1563                  */
1564                 if (!(pkey & PKEY_MEMBER_MASK))
1565                         return !!(ent & PKEY_MEMBER_MASK);
1566                 return 1;
1567         }
1568         return 0;
1569 }
1570
1571 /*
1572  * ingress_pkey_table_search - search the entire pkey table for
1573  * an entry which matches 'pkey'. return 0 if a match is found,
1574  * and 1 otherwise.
1575  */
1576 static int ingress_pkey_table_search(struct hfi1_pportdata *ppd, u16 pkey)
1577 {
1578         int i;
1579
1580         for (i = 0; i < MAX_PKEY_VALUES; i++) {
1581                 if (ingress_pkey_matches_entry(pkey, ppd->pkeys[i]))
1582                         return 0;
1583         }
1584         return 1;
1585 }
1586
1587 /*
1588  * ingress_pkey_table_fail - record a failure of ingress pkey validation,
1589  * i.e., increment port_rcv_constraint_errors for the port, and record
1590  * the 'error info' for this failure.
1591  */
1592 static void ingress_pkey_table_fail(struct hfi1_pportdata *ppd, u16 pkey,
1593                                     u16 slid)
1594 {
1595         struct hfi1_devdata *dd = ppd->dd;
1596
1597         incr_cntr64(&ppd->port_rcv_constraint_errors);
1598         if (!(dd->err_info_rcv_constraint.status & OPA_EI_STATUS_SMASK)) {
1599                 dd->err_info_rcv_constraint.status |= OPA_EI_STATUS_SMASK;
1600                 dd->err_info_rcv_constraint.slid = slid;
1601                 dd->err_info_rcv_constraint.pkey = pkey;
1602         }
1603 }
1604
1605 /*
1606  * ingress_pkey_check - Return 0 if the ingress pkey is valid, return 1
1607  * otherwise. Use the criteria in the OPAv1 spec, section 9.10.14. idx
1608  * is a hint as to the best place in the partition key table to begin
1609  * searching. This function should not be called on the data path because
1610  * of performance reasons. On datapath pkey check is expected to be done
1611  * by HW and rcv_pkey_check function should be called instead.
1612  */
1613 static inline int ingress_pkey_check(struct hfi1_pportdata *ppd, u16 pkey,
1614                                      u8 sc5, u8 idx, u32 slid, bool force)
1615 {
1616         if (!(force) && !(ppd->part_enforce & HFI1_PART_ENFORCE_IN))
1617                 return 0;
1618
1619         /* If SC15, pkey[0:14] must be 0x7fff */
1620         if ((sc5 == 0xf) && ((pkey & PKEY_LOW_15_MASK) != PKEY_LOW_15_MASK))
1621                 goto bad;
1622
1623         /* Is the pkey = 0x0, or 0x8000? */
1624         if ((pkey & PKEY_LOW_15_MASK) == 0)
1625                 goto bad;
1626
1627         /* The most likely matching pkey has index 'idx' */
1628         if (ingress_pkey_matches_entry(pkey, ppd->pkeys[idx]))
1629                 return 0;
1630
1631         /* no match - try the whole table */
1632         if (!ingress_pkey_table_search(ppd, pkey))
1633                 return 0;
1634
1635 bad:
1636         ingress_pkey_table_fail(ppd, pkey, slid);
1637         return 1;
1638 }
1639
1640 /*
1641  * rcv_pkey_check - Return 0 if the ingress pkey is valid, return 1
1642  * otherwise. It only ensures pkey is vlid for QP0. This function
1643  * should be called on the data path instead of ingress_pkey_check
1644  * as on data path, pkey check is done by HW (except for QP0).
1645  */
1646 static inline int rcv_pkey_check(struct hfi1_pportdata *ppd, u16 pkey,
1647                                  u8 sc5, u16 slid)
1648 {
1649         if (!(ppd->part_enforce & HFI1_PART_ENFORCE_IN))
1650                 return 0;
1651
1652         /* If SC15, pkey[0:14] must be 0x7fff */
1653         if ((sc5 == 0xf) && ((pkey & PKEY_LOW_15_MASK) != PKEY_LOW_15_MASK))
1654                 goto bad;
1655
1656         return 0;
1657 bad:
1658         ingress_pkey_table_fail(ppd, pkey, slid);
1659         return 1;
1660 }
1661
1662 /* MTU handling */
1663
1664 /* MTU enumeration, 256-4k match IB */
1665 #define OPA_MTU_0     0
1666 #define OPA_MTU_256   1
1667 #define OPA_MTU_512   2
1668 #define OPA_MTU_1024  3
1669 #define OPA_MTU_2048  4
1670 #define OPA_MTU_4096  5
1671
1672 u32 lrh_max_header_bytes(struct hfi1_devdata *dd);
1673 int mtu_to_enum(u32 mtu, int default_if_bad);
1674 u16 enum_to_mtu(int mtu);
1675 static inline int valid_ib_mtu(unsigned int mtu)
1676 {
1677         return mtu == 256 || mtu == 512 ||
1678                 mtu == 1024 || mtu == 2048 ||
1679                 mtu == 4096;
1680 }
1681
1682 static inline int valid_opa_max_mtu(unsigned int mtu)
1683 {
1684         return mtu >= 2048 &&
1685                 (valid_ib_mtu(mtu) || mtu == 8192 || mtu == 10240);
1686 }
1687
1688 int set_mtu(struct hfi1_pportdata *ppd);
1689
1690 int hfi1_set_lid(struct hfi1_pportdata *ppd, u32 lid, u8 lmc);
1691 void hfi1_disable_after_error(struct hfi1_devdata *dd);
1692 int hfi1_set_uevent_bits(struct hfi1_pportdata *ppd, const int evtbit);
1693 int hfi1_rcvbuf_validate(u32 size, u8 type, u16 *encode);
1694
1695 int fm_get_table(struct hfi1_pportdata *ppd, int which, void *t);
1696 int fm_set_table(struct hfi1_pportdata *ppd, int which, void *t);
1697
1698 void set_up_vau(struct hfi1_devdata *dd, u8 vau);
1699 void set_up_vl15(struct hfi1_devdata *dd, u16 vl15buf);
1700 void reset_link_credits(struct hfi1_devdata *dd);
1701 void assign_remote_cm_au_table(struct hfi1_devdata *dd, u8 vcu);
1702
1703 int set_buffer_control(struct hfi1_pportdata *ppd, struct buffer_control *bc);
1704
1705 static inline struct hfi1_devdata *dd_from_ppd(struct hfi1_pportdata *ppd)
1706 {
1707         return ppd->dd;
1708 }
1709
1710 static inline struct hfi1_devdata *dd_from_dev(struct hfi1_ibdev *dev)
1711 {
1712         return container_of(dev, struct hfi1_devdata, verbs_dev);
1713 }
1714
1715 static inline struct hfi1_devdata *dd_from_ibdev(struct ib_device *ibdev)
1716 {
1717         return dd_from_dev(to_idev(ibdev));
1718 }
1719
1720 static inline struct hfi1_pportdata *ppd_from_ibp(struct hfi1_ibport *ibp)
1721 {
1722         return container_of(ibp, struct hfi1_pportdata, ibport_data);
1723 }
1724
1725 static inline struct hfi1_ibdev *dev_from_rdi(struct rvt_dev_info *rdi)
1726 {
1727         return container_of(rdi, struct hfi1_ibdev, rdi);
1728 }
1729
1730 static inline struct hfi1_ibport *to_iport(struct ib_device *ibdev, u8 port)
1731 {
1732         struct hfi1_devdata *dd = dd_from_ibdev(ibdev);
1733         unsigned pidx = port - 1; /* IB number port from 1, hdw from 0 */
1734
1735         WARN_ON(pidx >= dd->num_pports);
1736         return &dd->pport[pidx].ibport_data;
1737 }
1738
1739 static inline struct hfi1_ibport *rcd_to_iport(struct hfi1_ctxtdata *rcd)
1740 {
1741         return &rcd->ppd->ibport_data;
1742 }
1743
1744 void hfi1_process_ecn_slowpath(struct rvt_qp *qp, struct hfi1_packet *pkt,
1745                                bool do_cnp);
1746 static inline bool process_ecn(struct rvt_qp *qp, struct hfi1_packet *pkt,
1747                                bool do_cnp)
1748 {
1749         struct ib_other_headers *ohdr = pkt->ohdr;
1750         u32 bth1;
1751
1752         bth1 = be32_to_cpu(ohdr->bth[1]);
1753         if (unlikely(bth1 & (IB_BECN_SMASK | IB_FECN_SMASK))) {
1754                 hfi1_process_ecn_slowpath(qp, pkt, do_cnp);
1755                 return !!(bth1 & IB_FECN_SMASK);
1756         }
1757         return false;
1758 }
1759
1760 /*
1761  * Return the indexed PKEY from the port PKEY table.
1762  */
1763 static inline u16 hfi1_get_pkey(struct hfi1_ibport *ibp, unsigned index)
1764 {
1765         struct hfi1_pportdata *ppd = ppd_from_ibp(ibp);
1766         u16 ret;
1767
1768         if (index >= ARRAY_SIZE(ppd->pkeys))
1769                 ret = 0;
1770         else
1771                 ret = ppd->pkeys[index];
1772
1773         return ret;
1774 }
1775
1776 /*
1777  * Return the indexed GUID from the port GUIDs table.
1778  */
1779 static inline __be64 get_sguid(struct hfi1_ibport *ibp, unsigned int index)
1780 {
1781         struct hfi1_pportdata *ppd = ppd_from_ibp(ibp);
1782
1783         WARN_ON(index >= HFI1_GUIDS_PER_PORT);
1784         return cpu_to_be64(ppd->guids[index]);
1785 }
1786
1787 /*
1788  * Called by readers of cc_state only, must call under rcu_read_lock().
1789  */
1790 static inline struct cc_state *get_cc_state(struct hfi1_pportdata *ppd)
1791 {
1792         return rcu_dereference(ppd->cc_state);
1793 }
1794
1795 /*
1796  * Called by writers of cc_state only,  must call under cc_state_lock.
1797  */
1798 static inline
1799 struct cc_state *get_cc_state_protected(struct hfi1_pportdata *ppd)
1800 {
1801         return rcu_dereference_protected(ppd->cc_state,
1802                                          lockdep_is_held(&ppd->cc_state_lock));
1803 }
1804
1805 /*
1806  * values for dd->flags (_device_ related flags)
1807  */
1808 #define HFI1_INITTED           0x1    /* chip and driver up and initted */
1809 #define HFI1_PRESENT           0x2    /* chip accesses can be done */
1810 #define HFI1_FROZEN            0x4    /* chip in SPC freeze */
1811 #define HFI1_HAS_SDMA_TIMEOUT  0x8
1812 #define HFI1_HAS_SEND_DMA      0x10   /* Supports Send DMA */
1813 #define HFI1_FORCED_FREEZE     0x80   /* driver forced freeze mode */
1814
1815 /* IB dword length mask in PBC (lower 11 bits); same for all chips */
1816 #define HFI1_PBC_LENGTH_MASK                     ((1 << 11) - 1)
1817
1818 /* ctxt_flag bit offsets */
1819                 /* base context has not finished initializing */
1820 #define HFI1_CTXT_BASE_UNINIT 1
1821                 /* base context initaliation failed */
1822 #define HFI1_CTXT_BASE_FAILED 2
1823                 /* waiting for a packet to arrive */
1824 #define HFI1_CTXT_WAITING_RCV 3
1825                 /* waiting for an urgent packet to arrive */
1826 #define HFI1_CTXT_WAITING_URG 4
1827
1828 /* free up any allocated data at closes */
1829 struct hfi1_devdata *hfi1_init_dd(struct pci_dev *pdev,
1830                                   const struct pci_device_id *ent);
1831 void hfi1_free_devdata(struct hfi1_devdata *dd);
1832 struct hfi1_devdata *hfi1_alloc_devdata(struct pci_dev *pdev, size_t extra);
1833
1834 /* LED beaconing functions */
1835 void hfi1_start_led_override(struct hfi1_pportdata *ppd, unsigned int timeon,
1836                              unsigned int timeoff);
1837 void shutdown_led_override(struct hfi1_pportdata *ppd);
1838
1839 #define HFI1_CREDIT_RETURN_RATE (100)
1840
1841 /*
1842  * The number of words for the KDETH protocol field.  If this is
1843  * larger then the actual field used, then part of the payload
1844  * will be in the header.
1845  *
1846  * Optimally, we want this sized so that a typical case will
1847  * use full cache lines.  The typical local KDETH header would
1848  * be:
1849  *
1850  *      Bytes   Field
1851  *        8     LRH
1852  *       12     BHT
1853  *       ??     KDETH
1854  *        8     RHF
1855  *      ---
1856  *       28 + KDETH
1857  *
1858  * For a 64-byte cache line, KDETH would need to be 36 bytes or 9 DWORDS
1859  */
1860 #define DEFAULT_RCVHDRSIZE 9
1861
1862 /*
1863  * Maximal header byte count:
1864  *
1865  *      Bytes   Field
1866  *        8     LRH
1867  *       40     GRH (optional)
1868  *       12     BTH
1869  *       ??     KDETH
1870  *        8     RHF
1871  *      ---
1872  *       68 + KDETH
1873  *
1874  * We also want to maintain a cache line alignment to assist DMA'ing
1875  * of the header bytes.  Round up to a good size.
1876  */
1877 #define DEFAULT_RCVHDR_ENTSIZE 32
1878
1879 bool hfi1_can_pin_pages(struct hfi1_devdata *dd, struct mm_struct *mm,
1880                         u32 nlocked, u32 npages);
1881 int hfi1_acquire_user_pages(struct mm_struct *mm, unsigned long vaddr,
1882                             size_t npages, bool writable, struct page **pages);
1883 void hfi1_release_user_pages(struct mm_struct *mm, struct page **p,
1884                              size_t npages, bool dirty);
1885
1886 static inline void clear_rcvhdrtail(const struct hfi1_ctxtdata *rcd)
1887 {
1888         *((u64 *)rcd->rcvhdrtail_kvaddr) = 0ULL;
1889 }
1890
1891 static inline u32 get_rcvhdrtail(const struct hfi1_ctxtdata *rcd)
1892 {
1893         /*
1894          * volatile because it's a DMA target from the chip, routine is
1895          * inlined, and don't want register caching or reordering.
1896          */
1897         return (u32)le64_to_cpu(*rcd->rcvhdrtail_kvaddr);
1898 }
1899
1900 /*
1901  * sysfs interface.
1902  */
1903
1904 extern const char ib_hfi1_version[];
1905
1906 int hfi1_device_create(struct hfi1_devdata *dd);
1907 void hfi1_device_remove(struct hfi1_devdata *dd);
1908
1909 int hfi1_create_port_files(struct ib_device *ibdev, u8 port_num,
1910                            struct kobject *kobj);
1911 int hfi1_verbs_register_sysfs(struct hfi1_devdata *dd);
1912 void hfi1_verbs_unregister_sysfs(struct hfi1_devdata *dd);
1913 /* Hook for sysfs read of QSFP */
1914 int qsfp_dump(struct hfi1_pportdata *ppd, char *buf, int len);
1915
1916 int hfi1_pcie_init(struct pci_dev *pdev, const struct pci_device_id *ent);
1917 void hfi1_pcie_cleanup(struct pci_dev *pdev);
1918 int hfi1_pcie_ddinit(struct hfi1_devdata *dd, struct pci_dev *pdev);
1919 void hfi1_pcie_ddcleanup(struct hfi1_devdata *);
1920 int pcie_speeds(struct hfi1_devdata *dd);
1921 int request_msix(struct hfi1_devdata *dd, u32 msireq);
1922 int restore_pci_variables(struct hfi1_devdata *dd);
1923 int save_pci_variables(struct hfi1_devdata *dd);
1924 int do_pcie_gen3_transition(struct hfi1_devdata *dd);
1925 int parse_platform_config(struct hfi1_devdata *dd);
1926 int get_platform_config_field(struct hfi1_devdata *dd,
1927                               enum platform_config_table_type_encoding
1928                               table_type, int table_index, int field_index,
1929                               u32 *data, u32 len);
1930
1931 const char *get_unit_name(int unit);
1932 const char *get_card_name(struct rvt_dev_info *rdi);
1933 struct pci_dev *get_pci_dev(struct rvt_dev_info *rdi);
1934
1935 /*
1936  * Flush write combining store buffers (if present) and perform a write
1937  * barrier.
1938  */
1939 static inline void flush_wc(void)
1940 {
1941         asm volatile("sfence" : : : "memory");
1942 }
1943
1944 void handle_eflags(struct hfi1_packet *packet);
1945 int process_receive_ib(struct hfi1_packet *packet);
1946 int process_receive_bypass(struct hfi1_packet *packet);
1947 int process_receive_error(struct hfi1_packet *packet);
1948 int kdeth_process_expected(struct hfi1_packet *packet);
1949 int kdeth_process_eager(struct hfi1_packet *packet);
1950 int process_receive_invalid(struct hfi1_packet *packet);
1951
1952 /* global module parameter variables */
1953 extern unsigned int hfi1_max_mtu;
1954 extern unsigned int hfi1_cu;
1955 extern unsigned int user_credit_return_threshold;
1956 extern int num_user_contexts;
1957 extern unsigned long n_krcvqs;
1958 extern uint krcvqs[];
1959 extern int krcvqsset;
1960 extern uint kdeth_qp;
1961 extern uint loopback;
1962 extern uint quick_linkup;
1963 extern uint rcv_intr_timeout;
1964 extern uint rcv_intr_count;
1965 extern uint rcv_intr_dynamic;
1966 extern ushort link_crc_mask;
1967
1968 extern struct mutex hfi1_mutex;
1969
1970 /* Number of seconds before our card status check...  */
1971 #define STATUS_TIMEOUT 60
1972
1973 #define DRIVER_NAME             "hfi1"
1974 #define HFI1_USER_MINOR_BASE     0
1975 #define HFI1_TRACE_MINOR         127
1976 #define HFI1_NMINORS             255
1977
1978 #define PCI_VENDOR_ID_INTEL 0x8086
1979 #define PCI_DEVICE_ID_INTEL0 0x24f0
1980 #define PCI_DEVICE_ID_INTEL1 0x24f1
1981
1982 #define HFI1_PKT_USER_SC_INTEGRITY                                          \
1983         (SEND_CTXT_CHECK_ENABLE_DISALLOW_NON_KDETH_PACKETS_SMASK            \
1984         | SEND_CTXT_CHECK_ENABLE_DISALLOW_KDETH_PACKETS_SMASK           \
1985         | SEND_CTXT_CHECK_ENABLE_DISALLOW_BYPASS_SMASK              \
1986         | SEND_CTXT_CHECK_ENABLE_DISALLOW_GRH_SMASK)
1987
1988 #define HFI1_PKT_KERNEL_SC_INTEGRITY                                        \
1989         (SEND_CTXT_CHECK_ENABLE_DISALLOW_KDETH_PACKETS_SMASK)
1990
1991 static inline u64 hfi1_pkt_default_send_ctxt_mask(struct hfi1_devdata *dd,
1992                                                   u16 ctxt_type)
1993 {
1994         u64 base_sc_integrity;
1995
1996         /* No integrity checks if HFI1_CAP_NO_INTEGRITY is set */
1997         if (HFI1_CAP_IS_KSET(NO_INTEGRITY))
1998                 return 0;
1999
2000         base_sc_integrity =
2001         SEND_CTXT_CHECK_ENABLE_DISALLOW_BYPASS_BAD_PKT_LEN_SMASK
2002         | SEND_CTXT_CHECK_ENABLE_DISALLOW_PBC_STATIC_RATE_CONTROL_SMASK
2003         | SEND_CTXT_CHECK_ENABLE_DISALLOW_TOO_LONG_BYPASS_PACKETS_SMASK
2004         | SEND_CTXT_CHECK_ENABLE_DISALLOW_TOO_LONG_IB_PACKETS_SMASK
2005         | SEND_CTXT_CHECK_ENABLE_DISALLOW_BAD_PKT_LEN_SMASK
2006         | SEND_CTXT_CHECK_ENABLE_DISALLOW_PBC_TEST_SMASK
2007         | SEND_CTXT_CHECK_ENABLE_DISALLOW_TOO_SMALL_BYPASS_PACKETS_SMASK
2008         | SEND_CTXT_CHECK_ENABLE_DISALLOW_TOO_SMALL_IB_PACKETS_SMASK
2009         | SEND_CTXT_CHECK_ENABLE_DISALLOW_RAW_IPV6_SMASK
2010         | SEND_CTXT_CHECK_ENABLE_DISALLOW_RAW_SMASK
2011         | SEND_CTXT_CHECK_ENABLE_CHECK_BYPASS_VL_MAPPING_SMASK
2012         | SEND_CTXT_CHECK_ENABLE_CHECK_VL_MAPPING_SMASK
2013         | SEND_CTXT_CHECK_ENABLE_CHECK_OPCODE_SMASK
2014         | SEND_CTXT_CHECK_ENABLE_CHECK_SLID_SMASK
2015         | SEND_CTXT_CHECK_ENABLE_CHECK_VL_SMASK
2016         | SEND_CTXT_CHECK_ENABLE_CHECK_ENABLE_SMASK;
2017
2018         if (ctxt_type == SC_USER)
2019                 base_sc_integrity |= HFI1_PKT_USER_SC_INTEGRITY;
2020         else
2021                 base_sc_integrity |= HFI1_PKT_KERNEL_SC_INTEGRITY;
2022
2023         /* turn on send-side job key checks if !A0 */
2024         if (!is_ax(dd))
2025                 base_sc_integrity |= SEND_CTXT_CHECK_ENABLE_CHECK_JOB_KEY_SMASK;
2026
2027         return base_sc_integrity;
2028 }
2029
2030 static inline u64 hfi1_pkt_base_sdma_integrity(struct hfi1_devdata *dd)
2031 {
2032         u64 base_sdma_integrity;
2033
2034         /* No integrity checks if HFI1_CAP_NO_INTEGRITY is set */
2035         if (HFI1_CAP_IS_KSET(NO_INTEGRITY))
2036                 return 0;
2037
2038         base_sdma_integrity =
2039         SEND_DMA_CHECK_ENABLE_DISALLOW_BYPASS_BAD_PKT_LEN_SMASK
2040         | SEND_DMA_CHECK_ENABLE_DISALLOW_TOO_LONG_BYPASS_PACKETS_SMASK
2041         | SEND_DMA_CHECK_ENABLE_DISALLOW_TOO_LONG_IB_PACKETS_SMASK
2042         | SEND_DMA_CHECK_ENABLE_DISALLOW_BAD_PKT_LEN_SMASK
2043         | SEND_DMA_CHECK_ENABLE_DISALLOW_TOO_SMALL_BYPASS_PACKETS_SMASK
2044         | SEND_DMA_CHECK_ENABLE_DISALLOW_TOO_SMALL_IB_PACKETS_SMASK
2045         | SEND_DMA_CHECK_ENABLE_DISALLOW_RAW_IPV6_SMASK
2046         | SEND_DMA_CHECK_ENABLE_DISALLOW_RAW_SMASK
2047         | SEND_DMA_CHECK_ENABLE_CHECK_BYPASS_VL_MAPPING_SMASK
2048         | SEND_DMA_CHECK_ENABLE_CHECK_VL_MAPPING_SMASK
2049         | SEND_DMA_CHECK_ENABLE_CHECK_OPCODE_SMASK
2050         | SEND_DMA_CHECK_ENABLE_CHECK_SLID_SMASK
2051         | SEND_DMA_CHECK_ENABLE_CHECK_VL_SMASK
2052         | SEND_DMA_CHECK_ENABLE_CHECK_ENABLE_SMASK;
2053
2054         if (!HFI1_CAP_IS_KSET(STATIC_RATE_CTRL))
2055                 base_sdma_integrity |=
2056                 SEND_DMA_CHECK_ENABLE_DISALLOW_PBC_STATIC_RATE_CONTROL_SMASK;
2057
2058         /* turn on send-side job key checks if !A0 */
2059         if (!is_ax(dd))
2060                 base_sdma_integrity |=
2061                         SEND_DMA_CHECK_ENABLE_CHECK_JOB_KEY_SMASK;
2062
2063         return base_sdma_integrity;
2064 }
2065
2066 /*
2067  * hfi1_early_err is used (only!) to print early errors before devdata is
2068  * allocated, or when dd->pcidev may not be valid, and at the tail end of
2069  * cleanup when devdata may have been freed, etc.  hfi1_dev_porterr is
2070  * the same as dd_dev_err, but is used when the message really needs
2071  * the IB port# to be definitive as to what's happening..
2072  */
2073 #define hfi1_early_err(dev, fmt, ...) \
2074         dev_err(dev, fmt, ##__VA_ARGS__)
2075
2076 #define hfi1_early_info(dev, fmt, ...) \
2077         dev_info(dev, fmt, ##__VA_ARGS__)
2078
2079 #define dd_dev_emerg(dd, fmt, ...) \
2080         dev_emerg(&(dd)->pcidev->dev, "%s: " fmt, \
2081                   get_unit_name((dd)->unit), ##__VA_ARGS__)
2082 #define dd_dev_err(dd, fmt, ...) \
2083         dev_err(&(dd)->pcidev->dev, "%s: " fmt, \
2084                         get_unit_name((dd)->unit), ##__VA_ARGS__)
2085 #define dd_dev_warn(dd, fmt, ...) \
2086         dev_warn(&(dd)->pcidev->dev, "%s: " fmt, \
2087                         get_unit_name((dd)->unit), ##__VA_ARGS__)
2088
2089 #define dd_dev_warn_ratelimited(dd, fmt, ...) \
2090         dev_warn_ratelimited(&(dd)->pcidev->dev, "%s: " fmt, \
2091                         get_unit_name((dd)->unit), ##__VA_ARGS__)
2092
2093 #define dd_dev_info(dd, fmt, ...) \
2094         dev_info(&(dd)->pcidev->dev, "%s: " fmt, \
2095                         get_unit_name((dd)->unit), ##__VA_ARGS__)
2096
2097 #define dd_dev_info_ratelimited(dd, fmt, ...) \
2098         dev_info_ratelimited(&(dd)->pcidev->dev, "%s: " fmt, \
2099                         get_unit_name((dd)->unit), ##__VA_ARGS__)
2100
2101 #define dd_dev_dbg(dd, fmt, ...) \
2102         dev_dbg(&(dd)->pcidev->dev, "%s: " fmt, \
2103                 get_unit_name((dd)->unit), ##__VA_ARGS__)
2104
2105 #define hfi1_dev_porterr(dd, port, fmt, ...) \
2106         dev_err(&(dd)->pcidev->dev, "%s: port %u: " fmt, \
2107                         get_unit_name((dd)->unit), (port), ##__VA_ARGS__)
2108
2109 /*
2110  * this is used for formatting hw error messages...
2111  */
2112 struct hfi1_hwerror_msgs {
2113         u64 mask;
2114         const char *msg;
2115         size_t sz;
2116 };
2117
2118 /* in intr.c... */
2119 void hfi1_format_hwerrors(u64 hwerrs,
2120                           const struct hfi1_hwerror_msgs *hwerrmsgs,
2121                           size_t nhwerrmsgs, char *msg, size_t lmsg);
2122
2123 #define USER_OPCODE_CHECK_VAL 0xC0
2124 #define USER_OPCODE_CHECK_MASK 0xC0
2125 #define OPCODE_CHECK_VAL_DISABLED 0x0
2126 #define OPCODE_CHECK_MASK_DISABLED 0x0
2127
2128 static inline void hfi1_reset_cpu_counters(struct hfi1_devdata *dd)
2129 {
2130         struct hfi1_pportdata *ppd;
2131         int i;
2132
2133         dd->z_int_counter = get_all_cpu_total(dd->int_counter);
2134         dd->z_rcv_limit = get_all_cpu_total(dd->rcv_limit);
2135         dd->z_send_schedule = get_all_cpu_total(dd->send_schedule);
2136
2137         ppd = (struct hfi1_pportdata *)(dd + 1);
2138         for (i = 0; i < dd->num_pports; i++, ppd++) {
2139                 ppd->ibport_data.rvp.z_rc_acks =
2140                         get_all_cpu_total(ppd->ibport_data.rvp.rc_acks);
2141                 ppd->ibport_data.rvp.z_rc_qacks =
2142                         get_all_cpu_total(ppd->ibport_data.rvp.rc_qacks);
2143         }
2144 }
2145
2146 /* Control LED state */
2147 static inline void setextled(struct hfi1_devdata *dd, u32 on)
2148 {
2149         if (on)
2150                 write_csr(dd, DCC_CFG_LED_CNTRL, 0x1F);
2151         else
2152                 write_csr(dd, DCC_CFG_LED_CNTRL, 0x10);
2153 }
2154
2155 /* return the i2c resource given the target */
2156 static inline u32 i2c_target(u32 target)
2157 {
2158         return target ? CR_I2C2 : CR_I2C1;
2159 }
2160
2161 /* return the i2c chain chip resource that this HFI uses for QSFP */
2162 static inline u32 qsfp_resource(struct hfi1_devdata *dd)
2163 {
2164         return i2c_target(dd->hfi1_id);
2165 }
2166
2167 /* Is this device integrated or discrete? */
2168 static inline bool is_integrated(struct hfi1_devdata *dd)
2169 {
2170         return dd->pcidev->device == PCI_DEVICE_ID_INTEL1;
2171 }
2172
2173 int hfi1_tempsense_rd(struct hfi1_devdata *dd, struct hfi1_temp *temp);
2174
2175 #define DD_DEV_ENTRY(dd)       __string(dev, dev_name(&(dd)->pcidev->dev))
2176 #define DD_DEV_ASSIGN(dd)      __assign_str(dev, dev_name(&(dd)->pcidev->dev))
2177
2178 static inline void hfi1_update_ah_attr(struct ib_device *ibdev,
2179                                        struct rdma_ah_attr *attr)
2180 {
2181         struct hfi1_pportdata *ppd;
2182         struct hfi1_ibport *ibp;
2183         u32 dlid = rdma_ah_get_dlid(attr);
2184
2185         /*
2186          * Kernel clients may not have setup GRH information
2187          * Set that here.
2188          */
2189         ibp = to_iport(ibdev, rdma_ah_get_port_num(attr));
2190         ppd = ppd_from_ibp(ibp);
2191         if ((((dlid >= be16_to_cpu(IB_MULTICAST_LID_BASE)) ||
2192               (ppd->lid >= be16_to_cpu(IB_MULTICAST_LID_BASE))) &&
2193             (dlid != be32_to_cpu(OPA_LID_PERMISSIVE)) &&
2194             (dlid != be16_to_cpu(IB_LID_PERMISSIVE)) &&
2195             (!(rdma_ah_get_ah_flags(attr) & IB_AH_GRH))) ||
2196             (rdma_ah_get_make_grd(attr))) {
2197                 rdma_ah_set_ah_flags(attr, IB_AH_GRH);
2198                 rdma_ah_set_interface_id(attr, OPA_MAKE_ID(dlid));
2199                 rdma_ah_set_subnet_prefix(attr, ibp->rvp.gid_prefix);
2200         }
2201 }
2202
2203 /*
2204  * hfi1_check_mcast- Check if the given lid is
2205  * in the OPA multicast range.
2206  *
2207  * The LID might either reside in ah.dlid or might be
2208  * in the GRH of the address handle as DGID if extended
2209  * addresses are in use.
2210  */
2211 static inline bool hfi1_check_mcast(u32 lid)
2212 {
2213         return ((lid >= opa_get_mcast_base(OPA_MCAST_NR)) &&
2214                 (lid != be32_to_cpu(OPA_LID_PERMISSIVE)));
2215 }
2216
2217 #define opa_get_lid(lid, format)        \
2218         __opa_get_lid(lid, OPA_PORT_PACKET_FORMAT_##format)
2219
2220 /* Convert a lid to a specific lid space */
2221 static inline u32 __opa_get_lid(u32 lid, u8 format)
2222 {
2223         bool is_mcast = hfi1_check_mcast(lid);
2224
2225         switch (format) {
2226         case OPA_PORT_PACKET_FORMAT_8B:
2227         case OPA_PORT_PACKET_FORMAT_10B:
2228                 if (is_mcast)
2229                         return (lid - opa_get_mcast_base(OPA_MCAST_NR) +
2230                                 0xF0000);
2231                 return lid & 0xFFFFF;
2232         case OPA_PORT_PACKET_FORMAT_16B:
2233                 if (is_mcast)
2234                         return (lid - opa_get_mcast_base(OPA_MCAST_NR) +
2235                                 0xF00000);
2236                 return lid & 0xFFFFFF;
2237         case OPA_PORT_PACKET_FORMAT_9B:
2238                 if (is_mcast)
2239                         return (lid -
2240                                 opa_get_mcast_base(OPA_MCAST_NR) +
2241                                 be16_to_cpu(IB_MULTICAST_LID_BASE));
2242                 else
2243                         return lid & 0xFFFF;
2244         default:
2245                 return lid;
2246         }
2247 }
2248
2249 /* Return true if the given lid is the OPA 16B multicast range */
2250 static inline bool hfi1_is_16B_mcast(u32 lid)
2251 {
2252         return ((lid >=
2253                 opa_get_lid(opa_get_mcast_base(OPA_MCAST_NR), 16B)) &&
2254                 (lid != opa_get_lid(be32_to_cpu(OPA_LID_PERMISSIVE), 16B)));
2255 }
2256
2257 static inline void hfi1_make_opa_lid(struct rdma_ah_attr *attr)
2258 {
2259         const struct ib_global_route *grh = rdma_ah_read_grh(attr);
2260         u32 dlid = rdma_ah_get_dlid(attr);
2261
2262         /* Modify ah_attr.dlid to be in the 32 bit LID space.
2263          * This is how the address will be laid out:
2264          * Assuming MCAST_NR to be 4,
2265          * 32 bit permissive LID = 0xFFFFFFFF
2266          * Multicast LID range = 0xFFFFFFFE to 0xF0000000
2267          * Unicast LID range = 0xEFFFFFFF to 1
2268          * Invalid LID = 0
2269          */
2270         if (ib_is_opa_gid(&grh->dgid))
2271                 dlid = opa_get_lid_from_gid(&grh->dgid);
2272         else if ((dlid >= be16_to_cpu(IB_MULTICAST_LID_BASE)) &&
2273                  (dlid != be16_to_cpu(IB_LID_PERMISSIVE)) &&
2274                  (dlid != be32_to_cpu(OPA_LID_PERMISSIVE)))
2275                 dlid = dlid - be16_to_cpu(IB_MULTICAST_LID_BASE) +
2276                         opa_get_mcast_base(OPA_MCAST_NR);
2277         else if (dlid == be16_to_cpu(IB_LID_PERMISSIVE))
2278                 dlid = be32_to_cpu(OPA_LID_PERMISSIVE);
2279
2280         rdma_ah_set_dlid(attr, dlid);
2281 }
2282
2283 static inline u8 hfi1_get_packet_type(u32 lid)
2284 {
2285         /* 9B if lid > 0xF0000000 */
2286         if (lid >= opa_get_mcast_base(OPA_MCAST_NR))
2287                 return HFI1_PKT_TYPE_9B;
2288
2289         /* 16B if lid > 0xC000 */
2290         if (lid >= opa_get_lid(opa_get_mcast_base(OPA_MCAST_NR), 9B))
2291                 return HFI1_PKT_TYPE_16B;
2292
2293         return HFI1_PKT_TYPE_9B;
2294 }
2295
2296 static inline bool hfi1_get_hdr_type(u32 lid, struct rdma_ah_attr *attr)
2297 {
2298         /*
2299          * If there was an incoming 16B packet with permissive
2300          * LIDs, OPA GIDs would have been programmed when those
2301          * packets were received. A 16B packet will have to
2302          * be sent in response to that packet. Return a 16B
2303          * header type if that's the case.
2304          */
2305         if (rdma_ah_get_dlid(attr) == be32_to_cpu(OPA_LID_PERMISSIVE))
2306                 return (ib_is_opa_gid(&rdma_ah_read_grh(attr)->dgid)) ?
2307                         HFI1_PKT_TYPE_16B : HFI1_PKT_TYPE_9B;
2308
2309         /*
2310          * Return a 16B header type if either the the destination
2311          * or source lid is extended.
2312          */
2313         if (hfi1_get_packet_type(rdma_ah_get_dlid(attr)) == HFI1_PKT_TYPE_16B)
2314                 return HFI1_PKT_TYPE_16B;
2315
2316         return hfi1_get_packet_type(lid);
2317 }
2318 #endif                          /* _HFI1_KERNEL_H */