drivers/gpu/drm/vc4/vc4_drv.h

   1 /* SPDX-License-Identifier: GPL-2.0-only */
   2 /*
   3  * Copyright (C) 2015 Broadcom
   4  */
   5 #ifndef _VC4_DRV_H_
   6 #define _VC4_DRV_H_
   7
   8 #include <linux/delay.h>
   9 #include <linux/refcount.h>
  10 #include <linux/uaccess.h>
  11
  12 #include <drm/drm_atomic.h>
  13 #include <drm/drm_debugfs.h>
  14 #include <drm/drm_device.h>
  15 #include <drm/drm_encoder.h>
  16 #include <drm/drm_gem_cma_helper.h>
  17 #include <drm/drm_mm.h>
  18 #include <drm/drm_modeset_lock.h>
  19
  20 #include "uapi/drm/vc4_drm.h"
  21
  22 struct drm_device;
  23 struct drm_gem_object;
  24
  25 /* Don't forget to update vc4_bo.c: bo_type_names[] when adding to
  26  * this.
  27  */
  28 enum vc4_kernel_bo_type {
  29         /* Any kernel allocation (gem_create_object hook) before it
  30          * gets another type set.
  31          */
  32         VC4_BO_TYPE_KERNEL,
  33         VC4_BO_TYPE_V3D,
  34         VC4_BO_TYPE_V3D_SHADER,
  35         VC4_BO_TYPE_DUMB,
  36         VC4_BO_TYPE_BIN,
  37         VC4_BO_TYPE_RCL,
  38         VC4_BO_TYPE_BCL,
  39         VC4_BO_TYPE_KERNEL_CACHE,
  40         VC4_BO_TYPE_COUNT
  41 };
  42
  43 /* Performance monitor object. The perform lifetime is controlled by userspace
  44  * using perfmon related ioctls. A perfmon can be attached to a submit_cl
  45  * request, and when this is the case, HW perf counters will be activated just
  46  * before the submit_cl is submitted to the GPU and disabled when the job is
  47  * done. This way, only events related to a specific job will be counted.
  48  */
  49 struct vc4_perfmon {
  50         /* Tracks the number of users of the perfmon, when this counter reaches
  51          * zero the perfmon is destroyed.
  52          */
  53         refcount_t refcnt;
  54
  55         /* Number of counters activated in this perfmon instance
  56          * (should be less than DRM_VC4_MAX_PERF_COUNTERS).
  57          */
  58         u8 ncounters;
  59
  60         /* Events counted by the HW perf counters. */
  61         u8 events[DRM_VC4_MAX_PERF_COUNTERS];
  62
  63         /* Storage for counter values. Counters are incremented by the HW
  64          * perf counter values every time the perfmon is attached to a GPU job.
  65          * This way, perfmon users don't have to retrieve the results after
  66          * each job if they want to track events covering several submissions.
  67          * Note that counter values can't be reset, but you can fake a reset by
  68          * destroying the perfmon and creating a new one.
  69          */
  70         u64 counters[];
  71 };
  72
  73 struct vc4_dev {
  74         struct drm_device *dev;
  75
  76         struct vc4_hdmi *hdmi;
  77         struct vc4_hvs *hvs;
  78         struct vc4_v3d *v3d;
  79         struct vc4_dpi *dpi;
  80         struct vc4_dsi *dsi1;
  81         struct vc4_vec *vec;
  82         struct vc4_txp *txp;
  83
  84         struct vc4_hang_state *hang_state;
  85
  86         /* The kernel-space BO cache.  Tracks buffers that have been
  87          * unreferenced by all other users (refcounts of 0!) but not
  88          * yet freed, so we can do cheap allocations.
  89          */
  90         struct vc4_bo_cache {
  91                 /* Array of list heads for entries in the BO cache,
  92                  * based on number of pages, so we can do O(1) lookups
  93                  * in the cache when allocating.
  94                  */
  95                 struct list_head *size_list;
  96                 uint32_t size_list_size;
  97
  98                 /* List of all BOs in the cache, ordered by age, so we
  99                  * can do O(1) lookups when trying to free old
 100                  * buffers.
 101                  */
 102                 struct list_head time_list;
 103                 struct work_struct time_work;
 104                 struct timer_list time_timer;
 105         } bo_cache;
 106
 107         u32 num_labels;
 108         struct vc4_label {
 109                 const char *name;
 110                 u32 num_allocated;
 111                 u32 size_allocated;
 112         } *bo_labels;
 113
 114         /* Protects bo_cache and bo_labels. */
 115         struct mutex bo_lock;
 116
 117         /* Purgeable BO pool. All BOs in this pool can have their memory
 118          * reclaimed if the driver is unable to allocate new BOs. We also
 119          * keep stats related to the purge mechanism here.
 120          */
 121         struct {
 122                 struct list_head list;
 123                 unsigned int num;
 124                 size_t size;
 125                 unsigned int purged_num;
 126                 size_t purged_size;
 127                 struct mutex lock;
 128         } purgeable;
 129
 130         uint64_t dma_fence_context;
 131
 132         /* Sequence number for the last job queued in bin_job_list.
 133          * Starts at 0 (no jobs emitted).
 134          */
 135         uint64_t emit_seqno;
 136
 137         /* Sequence number for the last completed job on the GPU.
 138          * Starts at 0 (no jobs completed).
 139          */
 140         uint64_t finished_seqno;
 141
 142         /* List of all struct vc4_exec_info for jobs to be executed in
 143          * the binner.  The first job in the list is the one currently
 144          * programmed into ct0ca for execution.
 145          */
 146         struct list_head bin_job_list;
 147
 148         /* List of all struct vc4_exec_info for jobs that have
 149          * completed binning and are ready for rendering.  The first
 150          * job in the list is the one currently programmed into ct1ca
 151          * for execution.
 152          */
 153         struct list_head render_job_list;
 154
 155         /* List of the finished vc4_exec_infos waiting to be freed by
 156          * job_done_work.
 157          */
 158         struct list_head job_done_list;
 159         /* Spinlock used to synchronize the job_list and seqno
 160          * accesses between the IRQ handler and GEM ioctls.
 161          */
 162         spinlock_t job_lock;
 163         wait_queue_head_t job_wait_queue;
 164         struct work_struct job_done_work;
 165
 166         /* Used to track the active perfmon if any. Access to this field is
 167          * protected by job_lock.
 168          */
 169         struct vc4_perfmon *active_perfmon;
 170
 171         /* List of struct vc4_seqno_cb for callbacks to be made from a
 172          * workqueue when the given seqno is passed.
 173          */
 174         struct list_head seqno_cb_list;
 175
 176         /* The memory used for storing binner tile alloc, tile state,
 177          * and overflow memory allocations.  This is freed when V3D
 178          * powers down.
 179          */
 180         struct vc4_bo *bin_bo;
 181
 182         /* Size of blocks allocated within bin_bo. */
 183         uint32_t bin_alloc_size;
 184
 185         /* Bitmask of the bin_alloc_size chunks in bin_bo that are
 186          * used.
 187          */
 188         uint32_t bin_alloc_used;
 189
 190         /* Bitmask of the current bin_alloc used for overflow memory. */
 191         uint32_t bin_alloc_overflow;
 192
 193         /* Incremented when an underrun error happened after an atomic commit.
 194          * This is particularly useful to detect when a specific modeset is too
 195          * demanding in term of memory or HVS bandwidth which is hard to guess
 196          * at atomic check time.
 197          */
 198         atomic_t underrun;
 199
 200         struct work_struct overflow_mem_work;
 201
 202         int power_refcount;
 203
 204         /* Set to true when the load tracker is active. */
 205         bool load_tracker_enabled;
 206
 207         /* Mutex controlling the power refcount. */
 208         struct mutex power_lock;
 209
 210         struct {
 211                 struct timer_list timer;
 212                 struct work_struct reset_work;
 213         } hangcheck;
 214
 215         struct semaphore async_modeset;
 216
 217         struct drm_modeset_lock ctm_state_lock;
 218         struct drm_private_obj ctm_manager;
 219         struct drm_private_obj load_tracker;
 220
 221         /* List of vc4_debugfs_info_entry for adding to debugfs once
 222          * the minor is available (after drm_dev_register()).
 223          */
 224         struct list_head debugfs_list;
 225
 226         /* Mutex for binner bo allocation. */
 227         struct mutex bin_bo_lock;
 228         /* Reference count for our binner bo. */
 229         struct kref bin_bo_kref;
 230 };
 231
 232 static inline struct vc4_dev *
 233 to_vc4_dev(struct drm_device *dev)
 234 {
 235         return (struct vc4_dev *)dev->dev_private;
 236 }
 237
 238 struct vc4_bo {
 239         struct drm_gem_cma_object base;
 240
 241         /* seqno of the last job to render using this BO. */
 242         uint64_t seqno;
 243
 244         /* seqno of the last job to use the RCL to write to this BO.
 245          *
 246          * Note that this doesn't include binner overflow memory
 247          * writes.
 248          */
 249         uint64_t write_seqno;
 250
 251         bool t_format;
 252
 253         /* List entry for the BO's position in either
 254          * vc4_exec_info->unref_list or vc4_dev->bo_cache.time_list
 255          */
 256         struct list_head unref_head;
 257
 258         /* Time in jiffies when the BO was put in vc4->bo_cache. */
 259         unsigned long free_time;
 260
 261         /* List entry for the BO's position in vc4_dev->bo_cache.size_list */
 262         struct list_head size_head;
 263
 264         /* Struct for shader validation state, if created by
 265          * DRM_IOCTL_VC4_CREATE_SHADER_BO.
 266          */
 267         struct vc4_validated_shader_info *validated_shader;
 268
 269         /* One of enum vc4_kernel_bo_type, or VC4_BO_TYPE_COUNT + i
 270          * for user-allocated labels.
 271          */
 272         int label;
 273
 274         /* Count the number of active users. This is needed to determine
 275          * whether we can move the BO to the purgeable list or not (when the BO
 276          * is used by the GPU or the display engine we can't purge it).
 277          */
 278         refcount_t usecnt;
 279
 280         /* Store purgeable/purged state here */
 281         u32 madv;
 282         struct mutex madv_lock;
 283 };
 284
 285 static inline struct vc4_bo *
 286 to_vc4_bo(struct drm_gem_object *bo)
 287 {
 288         return (struct vc4_bo *)bo;
 289 }
 290
 291 struct vc4_fence {
 292         struct dma_fence base;
 293         struct drm_device *dev;
 294         /* vc4 seqno for signaled() test */
 295         uint64_t seqno;
 296 };
 297
 298 static inline struct vc4_fence *
 299 to_vc4_fence(struct dma_fence *fence)
 300 {
 301         return (struct vc4_fence *)fence;
 302 }
 303
 304 struct vc4_seqno_cb {
 305         struct work_struct work;
 306         uint64_t seqno;
 307         void (*func)(struct vc4_seqno_cb *cb);
 308 };
 309
 310 struct vc4_v3d {
 311         struct vc4_dev *vc4;
 312         struct platform_device *pdev;
 313         void __iomem *regs;
 314         struct clk *clk;
 315         struct debugfs_regset32 regset;
 316 };
 317
 318 struct vc4_hvs {
 319         struct platform_device *pdev;
 320         void __iomem *regs;
 321         u32 __iomem *dlist;
 322
 323         /* Memory manager for CRTCs to allocate space in the display
 324          * list.  Units are dwords.
 325          */
 326         struct drm_mm dlist_mm;
 327         /* Memory manager for the LBM memory used by HVS scaling. */
 328         struct drm_mm lbm_mm;
 329         spinlock_t mm_lock;
 330
 331         struct drm_mm_node mitchell_netravali_filter;
 332
 333         struct debugfs_regset32 regset;
 334
 335         /* HVS version 5 flag, therefore requires updated dlist structures */
 336         bool hvs5;
 337 };
 338
 339 struct vc4_plane {
 340         struct drm_plane base;
 341 };
 342
 343 static inline struct vc4_plane *
 344 to_vc4_plane(struct drm_plane *plane)
 345 {
 346         return (struct vc4_plane *)plane;
 347 }
 348
 349 enum vc4_scaling_mode {
 350         VC4_SCALING_NONE,
 351         VC4_SCALING_TPZ,
 352         VC4_SCALING_PPF,
 353 };
 354
 355 struct vc4_plane_state {
 356         struct drm_plane_state base;
 357         /* System memory copy of the display list for this element, computed
 358          * at atomic_check time.
 359          */
 360         u32 *dlist;
 361         u32 dlist_size; /* Number of dwords allocated for the display list */
 362         u32 dlist_count; /* Number of used dwords in the display list. */
 363
 364         /* Offset in the dlist to various words, for pageflip or
 365          * cursor updates.
 366          */
 367         u32 pos0_offset;
 368         u32 pos2_offset;
 369         u32 ptr0_offset;
 370         u32 lbm_offset;
 371
 372         /* Offset where the plane's dlist was last stored in the
 373          * hardware at vc4_crtc_atomic_flush() time.
 374          */
 375         u32 __iomem *hw_dlist;
 376
 377         /* Clipped coordinates of the plane on the display. */
 378         int crtc_x, crtc_y, crtc_w, crtc_h;
 379         /* Clipped area being scanned from in the FB. */
 380         u32 src_x, src_y;
 381
 382         u32 src_w[2], src_h[2];
 383
 384         /* Scaling selection for the RGB/Y plane and the Cb/Cr planes. */
 385         enum vc4_scaling_mode x_scaling[2], y_scaling[2];
 386         bool is_unity;
 387         bool is_yuv;
 388
 389         /* Offset to start scanning out from the start of the plane's
 390          * BO.
 391          */
 392         u32 offsets[3];
 393
 394         /* Our allocation in LBM for temporary storage during scaling. */
 395         struct drm_mm_node lbm;
 396
 397         /* Set when the plane has per-pixel alpha content or does not cover
 398          * the entire screen. This is a hint to the CRTC that it might need
 399          * to enable background color fill.
 400          */
 401         bool needs_bg_fill;
 402
 403         /* Mark the dlist as initialized. Useful to avoid initializing it twice
 404          * when async update is not possible.
 405          */
 406         bool dlist_initialized;
 407
 408         /* Load of this plane on the HVS block. The load is expressed in HVS
 409          * cycles/sec.
 410          */
 411         u64 hvs_load;
 412
 413         /* Memory bandwidth needed for this plane. This is expressed in
 414          * bytes/sec.
 415          */
 416         u64 membus_load;
 417 };
 418
 419 static inline struct vc4_plane_state *
 420 to_vc4_plane_state(struct drm_plane_state *state)
 421 {
 422         return (struct vc4_plane_state *)state;
 423 }
 424
 425 enum vc4_encoder_type {
 426         VC4_ENCODER_TYPE_NONE,
 427         VC4_ENCODER_TYPE_HDMI,
 428         VC4_ENCODER_TYPE_VEC,
 429         VC4_ENCODER_TYPE_DSI0,
 430         VC4_ENCODER_TYPE_DSI1,
 431         VC4_ENCODER_TYPE_SMI,
 432         VC4_ENCODER_TYPE_DPI,
 433 };
 434
 435 struct vc4_encoder {
 436         struct drm_encoder base;
 437         enum vc4_encoder_type type;
 438         u32 clock_select;
 439 };
 440
 441 static inline struct vc4_encoder *
 442 to_vc4_encoder(struct drm_encoder *encoder)
 443 {
 444         return container_of(encoder, struct vc4_encoder, base);
 445 }
 446
 447 struct vc4_crtc_data {
 448         /* Which channel of the HVS this pixelvalve sources from. */
 449         int hvs_channel;
 450 };
 451
 452 struct vc4_pv_data {
 453         struct vc4_crtc_data    base;
 454
 455         enum vc4_encoder_type encoder_types[4];
 456         const char *debugfs_name;
 457
 458 };
 459
 460 struct vc4_crtc {
 461         struct drm_crtc base;
 462         struct platform_device *pdev;
 463         const struct vc4_crtc_data *data;
 464         void __iomem *regs;
 465
 466         /* Timestamp at start of vblank irq - unaffected by lock delays. */
 467         ktime_t t_vblank;
 468
 469         /* Which HVS channel we're using for our CRTC. */
 470         int channel;
 471
 472         u8 lut_r[256];
 473         u8 lut_g[256];
 474         u8 lut_b[256];
 475         /* Size in pixels of the COB memory allocated to this CRTC. */
 476         u32 cob_size;
 477
 478         struct drm_pending_vblank_event *event;
 479
 480         struct debugfs_regset32 regset;
 481 };
 482
 483 static inline struct vc4_crtc *
 484 to_vc4_crtc(struct drm_crtc *crtc)
 485 {
 486         return (struct vc4_crtc *)crtc;
 487 }
 488
 489 static inline const struct vc4_crtc_data *
 490 vc4_crtc_to_vc4_crtc_data(const struct vc4_crtc *crtc)
 491 {
 492         return crtc->data;
 493 }
 494
 495 static inline const struct vc4_pv_data *
 496 vc4_crtc_to_vc4_pv_data(const struct vc4_crtc *crtc)
 497 {
 498         const struct vc4_crtc_data *data = vc4_crtc_to_vc4_crtc_data(crtc);
 499
 500         return container_of(data, struct vc4_pv_data, base);
 501 }
 502
 503 struct vc4_crtc_state {
 504         struct drm_crtc_state base;
 505         /* Dlist area for this CRTC configuration. */
 506         struct drm_mm_node mm;
 507         bool feed_txp;
 508         bool txp_armed;
 509
 510         struct {
 511                 unsigned int left;
 512                 unsigned int right;
 513                 unsigned int top;
 514                 unsigned int bottom;
 515         } margins;
 516 };
 517
 518 static inline struct vc4_crtc_state *
 519 to_vc4_crtc_state(struct drm_crtc_state *crtc_state)
 520 {
 521         return (struct vc4_crtc_state *)crtc_state;
 522 }
 523
 524 #define V3D_READ(offset) readl(vc4->v3d->regs + offset)
 525 #define V3D_WRITE(offset, val) writel(val, vc4->v3d->regs + offset)
 526 #define HVS_READ(offset) readl(vc4->hvs->regs + offset)
 527 #define HVS_WRITE(offset, val) writel(val, vc4->hvs->regs + offset)
 528
 529 #define VC4_REG32(reg) { .name = #reg, .offset = reg }
 530
 531 struct vc4_exec_info {
 532         /* Sequence number for this bin/render job. */
 533         uint64_t seqno;
 534
 535         /* Latest write_seqno of any BO that binning depends on. */
 536         uint64_t bin_dep_seqno;
 537
 538         struct dma_fence *fence;
 539
 540         /* Last current addresses the hardware was processing when the
 541          * hangcheck timer checked on us.
 542          */
 543         uint32_t last_ct0ca, last_ct1ca;
 544
 545         /* Kernel-space copy of the ioctl arguments */
 546         struct drm_vc4_submit_cl *args;
 547
 548         /* This is the array of BOs that were looked up at the start of exec.
 549          * Command validation will use indices into this array.
 550          */
 551         struct drm_gem_cma_object **bo;
 552         uint32_t bo_count;
 553
 554         /* List of BOs that are being written by the RCL.  Other than
 555          * the binner temporary storage, this is all the BOs written
 556          * by the job.
 557          */
 558         struct drm_gem_cma_object *rcl_write_bo[4];
 559         uint32_t rcl_write_bo_count;
 560
 561         /* Pointers for our position in vc4->job_list */
 562         struct list_head head;
 563
 564         /* List of other BOs used in the job that need to be released
 565          * once the job is complete.
 566          */
 567         struct list_head unref_list;
 568
 569         /* Current unvalidated indices into @bo loaded by the non-hardware
 570          * VC4_PACKET_GEM_HANDLES.
 571          */
 572         uint32_t bo_index[2];
 573
 574         /* This is the BO where we store the validated command lists, shader
 575          * records, and uniforms.
 576          */
 577         struct drm_gem_cma_object *exec_bo;
 578
 579         /**
 580          * This tracks the per-shader-record state (packet 64) that
 581          * determines the length of the shader record and the offset
 582          * it's expected to be found at.  It gets read in from the
 583          * command lists.
 584          */
 585         struct vc4_shader_state {
 586                 uint32_t addr;
 587                 /* Maximum vertex index referenced by any primitive using this
 588                  * shader state.
 589                  */
 590                 uint32_t max_index;
 591         } *shader_state;
 592
 593         /** How many shader states the user declared they were using. */
 594         uint32_t shader_state_size;
 595         /** How many shader state records the validator has seen. */
 596         uint32_t shader_state_count;
 597
 598         bool found_tile_binning_mode_config_packet;
 599         bool found_start_tile_binning_packet;
 600         bool found_increment_semaphore_packet;
 601         bool found_flush;
 602         uint8_t bin_tiles_x, bin_tiles_y;
 603         /* Physical address of the start of the tile alloc array
 604          * (where each tile's binned CL will start)
 605          */
 606         uint32_t tile_alloc_offset;
 607         /* Bitmask of which binner slots are freed when this job completes. */
 608         uint32_t bin_slots;
 609
 610         /**
 611          * Computed addresses pointing into exec_bo where we start the
 612          * bin thread (ct0) and render thread (ct1).
 613          */
 614         uint32_t ct0ca, ct0ea;
 615         uint32_t ct1ca, ct1ea;
 616
 617         /* Pointer to the unvalidated bin CL (if present). */
 618         void *bin_u;
 619
 620         /* Pointers to the shader recs.  These paddr gets incremented as CL
 621          * packets are relocated in validate_gl_shader_state, and the vaddrs
 622          * (u and v) get incremented and size decremented as the shader recs
 623          * themselves are validated.
 624          */
 625         void *shader_rec_u;
 626         void *shader_rec_v;
 627         uint32_t shader_rec_p;
 628         uint32_t shader_rec_size;
 629
 630         /* Pointers to the uniform data.  These pointers are incremented, and
 631          * size decremented, as each batch of uniforms is uploaded.
 632          */
 633         void *uniforms_u;
 634         void *uniforms_v;
 635         uint32_t uniforms_p;
 636         uint32_t uniforms_size;
 637
 638         /* Pointer to a performance monitor object if the user requested it,
 639          * NULL otherwise.
 640          */
 641         struct vc4_perfmon *perfmon;
 642
 643         /* Whether the exec has taken a reference to the binner BO, which should
 644          * happen with a VC4_PACKET_TILE_BINNING_MODE_CONFIG packet.
 645          */
 646         bool bin_bo_used;
 647 };
 648
 649 /* Per-open file private data. Any driver-specific resource that has to be
 650  * released when the DRM file is closed should be placed here.
 651  */
 652 struct vc4_file {
 653         struct {
 654                 struct idr idr;
 655                 struct mutex lock;
 656         } perfmon;
 657
 658         bool bin_bo_used;
 659 };
 660
 661 static inline struct vc4_exec_info *
 662 vc4_first_bin_job(struct vc4_dev *vc4)
 663 {
 664         return list_first_entry_or_null(&vc4->bin_job_list,
 665                                         struct vc4_exec_info, head);
 666 }
 667
 668 static inline struct vc4_exec_info *
 669 vc4_first_render_job(struct vc4_dev *vc4)
 670 {
 671         return list_first_entry_or_null(&vc4->render_job_list,
 672                                         struct vc4_exec_info, head);
 673 }
 674
 675 static inline struct vc4_exec_info *
 676 vc4_last_render_job(struct vc4_dev *vc4)
 677 {
 678         if (list_empty(&vc4->render_job_list))
 679                 return NULL;
 680         return list_last_entry(&vc4->render_job_list,
 681                                struct vc4_exec_info, head);
 682 }
 683
 684 /**
 685  * struct vc4_texture_sample_info - saves the offsets into the UBO for texture
 686  * setup parameters.
 687  *
 688  * This will be used at draw time to relocate the reference to the texture
 689  * contents in p0, and validate that the offset combined with
 690  * width/height/stride/etc. from p1 and p2/p3 doesn't sample outside the BO.
 691  * Note that the hardware treats unprovided config parameters as 0, so not all
 692  * of them need to be set up for every texure sample, and we'll store ~0 as
 693  * the offset to mark the unused ones.
 694  *
 695  * See the VC4 3D architecture guide page 41 ("Texture and Memory Lookup Unit
 696  * Setup") for definitions of the texture parameters.
 697  */
 698 struct vc4_texture_sample_info {
 699         bool is_direct;
 700         uint32_t p_offset[4];
 701 };
 702
 703 /**
 704  * struct vc4_validated_shader_info - information about validated shaders that
 705  * needs to be used from command list validation.
 706  *
 707  * For a given shader, each time a shader state record references it, we need
 708  * to verify that the shader doesn't read more uniforms than the shader state
 709  * record's uniform BO pointer can provide, and we need to apply relocations
 710  * and validate the shader state record's uniforms that define the texture
 711  * samples.
 712  */
 713 struct vc4_validated_shader_info {
 714         uint32_t uniforms_size;
 715         uint32_t uniforms_src_size;
 716         uint32_t num_texture_samples;
 717         struct vc4_texture_sample_info *texture_samples;
 718
 719         uint32_t num_uniform_addr_offsets;
 720         uint32_t *uniform_addr_offsets;
 721
 722         bool is_threaded;
 723 };
 724
 725 /**
 726  * __wait_for - magic wait macro
 727  *
 728  * Macro to help avoid open coding check/wait/timeout patterns. Note that it's
 729  * important that we check the condition again after having timed out, since the
 730  * timeout could be due to preemption or similar and we've never had a chance to
 731  * check the condition before the timeout.
 732  */
 733 #define __wait_for(OP, COND, US, Wmin, Wmax) ({ \
 734         const ktime_t end__ = ktime_add_ns(ktime_get_raw(), 1000ll * (US)); \
 735         long wait__ = (Wmin); /* recommended min for usleep is 10 us */ \
 736         int ret__;                                                      \
 737         might_sleep();                                                  \
 738         for (;;) {                                                      \
 739                 const bool expired__ = ktime_after(ktime_get_raw(), end__); \
 740                 OP;                                                     \
 741                 /* Guarantee COND check prior to timeout */             \
 742                 barrier();                                              \
 743                 if (COND) {                                             \
 744                         ret__ = 0;                                      \
 745                         break;                                          \
 746                 }                                                       \
 747                 if (expired__) {                                        \
 748                         ret__ = -ETIMEDOUT;                             \
 749                         break;                                          \
 750                 }                                                       \
 751                 usleep_range(wait__, wait__ * 2);                       \
 752                 if (wait__ < (Wmax))                                    \
 753                         wait__ <<= 1;                                   \
 754         }                                                               \
 755         ret__;                                                          \
 756 })
 757
 758 #define _wait_for(COND, US, Wmin, Wmax) __wait_for(, (COND), (US), (Wmin), \
 759                                                    (Wmax))
 760 #define wait_for(COND, MS)              _wait_for((COND), (MS) * 1000, 10, 1000)
 761
 762 /* vc4_bo.c */
 763 struct drm_gem_object *vc4_create_object(struct drm_device *dev, size_t size);
 764 void vc4_free_object(struct drm_gem_object *gem_obj);
 765 struct vc4_bo *vc4_bo_create(struct drm_device *dev, size_t size,
 766                              bool from_cache, enum vc4_kernel_bo_type type);
 767 int vc4_dumb_create(struct drm_file *file_priv,
 768                     struct drm_device *dev,
 769                     struct drm_mode_create_dumb *args);
 770 struct dma_buf *vc4_prime_export(struct drm_gem_object *obj, int flags);
 771 int vc4_create_bo_ioctl(struct drm_device *dev, void *data,
 772                         struct drm_file *file_priv);
 773 int vc4_create_shader_bo_ioctl(struct drm_device *dev, void *data,
 774                                struct drm_file *file_priv);
 775 int vc4_mmap_bo_ioctl(struct drm_device *dev, void *data,
 776                       struct drm_file *file_priv);
 777 int vc4_set_tiling_ioctl(struct drm_device *dev, void *data,
 778                          struct drm_file *file_priv);
 779 int vc4_get_tiling_ioctl(struct drm_device *dev, void *data,
 780                          struct drm_file *file_priv);
 781 int vc4_get_hang_state_ioctl(struct drm_device *dev, void *data,
 782                              struct drm_file *file_priv);
 783 int vc4_label_bo_ioctl(struct drm_device *dev, void *data,
 784                        struct drm_file *file_priv);
 785 vm_fault_t vc4_fault(struct vm_fault *vmf);
 786 int vc4_mmap(struct file *filp, struct vm_area_struct *vma);
 787 int vc4_prime_mmap(struct drm_gem_object *obj, struct vm_area_struct *vma);
 788 struct drm_gem_object *vc4_prime_import_sg_table(struct drm_device *dev,
 789                                                  struct dma_buf_attachment *attach,
 790                                                  struct sg_table *sgt);
 791 void *vc4_prime_vmap(struct drm_gem_object *obj);
 792 int vc4_bo_cache_init(struct drm_device *dev);
 793 void vc4_bo_cache_destroy(struct drm_device *dev);
 794 int vc4_bo_inc_usecnt(struct vc4_bo *bo);
 795 void vc4_bo_dec_usecnt(struct vc4_bo *bo);
 796 void vc4_bo_add_to_purgeable_pool(struct vc4_bo *bo);
 797 void vc4_bo_remove_from_purgeable_pool(struct vc4_bo *bo);
 798
 799 /* vc4_crtc.c */
 800 extern struct platform_driver vc4_crtc_driver;
 801 int vc4_crtc_init(struct drm_device *drm, struct vc4_crtc *vc4_crtc,
 802                   const struct drm_crtc_funcs *crtc_funcs,
 803                   const struct drm_crtc_helper_funcs *crtc_helper_funcs);
 804 void vc4_crtc_destroy(struct drm_crtc *crtc);
 805 int vc4_page_flip(struct drm_crtc *crtc,
 806                   struct drm_framebuffer *fb,
 807                   struct drm_pending_vblank_event *event,
 808                   uint32_t flags,
 809                   struct drm_modeset_acquire_ctx *ctx);
 810 struct drm_crtc_state *vc4_crtc_duplicate_state(struct drm_crtc *crtc);
 811 void vc4_crtc_destroy_state(struct drm_crtc *crtc,
 812                             struct drm_crtc_state *state);
 813 void vc4_crtc_reset(struct drm_crtc *crtc);
 814 void vc4_crtc_handle_vblank(struct vc4_crtc *crtc);
 815 void vc4_crtc_get_margins(struct drm_crtc_state *state,
 816                           unsigned int *right, unsigned int *left,
 817                           unsigned int *top, unsigned int *bottom);
 818
 819 /* vc4_debugfs.c */
 820 void vc4_debugfs_init(struct drm_minor *minor);
 821 #ifdef CONFIG_DEBUG_FS
 822 void vc4_debugfs_add_file(struct drm_device *drm,
 823                           const char *filename,
 824                           int (*show)(struct seq_file*, void*),
 825                           void *data);
 826 void vc4_debugfs_add_regset32(struct drm_device *drm,
 827                               const char *filename,
 828                               struct debugfs_regset32 *regset);
 829 #else
 830 static inline void vc4_debugfs_add_file(struct drm_device *drm,
 831                                         const char *filename,
 832                                         int (*show)(struct seq_file*, void*),
 833                                         void *data)
 834 {
 835 }
 836
 837 static inline void vc4_debugfs_add_regset32(struct drm_device *drm,
 838                                             const char *filename,
 839                                             struct debugfs_regset32 *regset)
 840 {
 841 }
 842 #endif
 843
 844 /* vc4_drv.c */
 845 void __iomem *vc4_ioremap_regs(struct platform_device *dev, int index);
 846
 847 /* vc4_dpi.c */
 848 extern struct platform_driver vc4_dpi_driver;
 849
 850 /* vc4_dsi.c */
 851 extern struct platform_driver vc4_dsi_driver;
 852
 853 /* vc4_fence.c */
 854 extern const struct dma_fence_ops vc4_fence_ops;
 855
 856 /* vc4_gem.c */
 857 void vc4_gem_init(struct drm_device *dev);
 858 void vc4_gem_destroy(struct drm_device *dev);
 859 int vc4_submit_cl_ioctl(struct drm_device *dev, void *data,
 860                         struct drm_file *file_priv);
 861 int vc4_wait_seqno_ioctl(struct drm_device *dev, void *data,
 862                          struct drm_file *file_priv);
 863 int vc4_wait_bo_ioctl(struct drm_device *dev, void *data,
 864                       struct drm_file *file_priv);
 865 void vc4_submit_next_bin_job(struct drm_device *dev);
 866 void vc4_submit_next_render_job(struct drm_device *dev);
 867 void vc4_move_job_to_render(struct drm_device *dev, struct vc4_exec_info *exec);
 868 int vc4_wait_for_seqno(struct drm_device *dev, uint64_t seqno,
 869                        uint64_t timeout_ns, bool interruptible);
 870 void vc4_job_handle_completed(struct vc4_dev *vc4);
 871 int vc4_queue_seqno_cb(struct drm_device *dev,
 872                        struct vc4_seqno_cb *cb, uint64_t seqno,
 873                        void (*func)(struct vc4_seqno_cb *cb));
 874 int vc4_gem_madvise_ioctl(struct drm_device *dev, void *data,
 875                           struct drm_file *file_priv);
 876
 877 /* vc4_hdmi.c */
 878 extern struct platform_driver vc4_hdmi_driver;
 879
 880 /* vc4_vec.c */
 881 extern struct platform_driver vc4_vec_driver;
 882
 883 /* vc4_txp.c */
 884 extern struct platform_driver vc4_txp_driver;
 885
 886 /* vc4_irq.c */
 887 irqreturn_t vc4_irq(int irq, void *arg);
 888 void vc4_irq_preinstall(struct drm_device *dev);
 889 int vc4_irq_postinstall(struct drm_device *dev);
 890 void vc4_irq_uninstall(struct drm_device *dev);
 891 void vc4_irq_reset(struct drm_device *dev);
 892
 893 /* vc4_hvs.c */
 894 extern struct platform_driver vc4_hvs_driver;
 895 int vc4_hvs_atomic_check(struct drm_crtc *crtc, struct drm_crtc_state *state);
 896 void vc4_hvs_atomic_enable(struct drm_crtc *crtc, struct drm_crtc_state *old_state);
 897 void vc4_hvs_atomic_disable(struct drm_crtc *crtc, struct drm_crtc_state *old_state);
 898 void vc4_hvs_atomic_flush(struct drm_crtc *crtc, struct drm_crtc_state *state);
 899 void vc4_hvs_mode_set_nofb(struct drm_crtc *crtc);
 900 void vc4_hvs_dump_state(struct drm_device *dev);
 901 void vc4_hvs_unmask_underrun(struct drm_device *dev, int channel);
 902 void vc4_hvs_mask_underrun(struct drm_device *dev, int channel);
 903
 904 /* vc4_kms.c */
 905 int vc4_kms_load(struct drm_device *dev);
 906
 907 /* vc4_plane.c */
 908 struct drm_plane *vc4_plane_init(struct drm_device *dev,
 909                                  enum drm_plane_type type);
 910 int vc4_plane_create_additional_planes(struct drm_device *dev);
 911 u32 vc4_plane_write_dlist(struct drm_plane *plane, u32 __iomem *dlist);
 912 u32 vc4_plane_dlist_size(const struct drm_plane_state *state);
 913 void vc4_plane_async_set_fb(struct drm_plane *plane,
 914                             struct drm_framebuffer *fb);
 915
 916 /* vc4_v3d.c */
 917 extern struct platform_driver vc4_v3d_driver;
 918 extern const struct of_device_id vc4_v3d_dt_match[];
 919 int vc4_v3d_get_bin_slot(struct vc4_dev *vc4);
 920 int vc4_v3d_bin_bo_get(struct vc4_dev *vc4, bool *used);
 921 void vc4_v3d_bin_bo_put(struct vc4_dev *vc4);
 922 int vc4_v3d_pm_get(struct vc4_dev *vc4);
 923 void vc4_v3d_pm_put(struct vc4_dev *vc4);
 924
 925 /* vc4_validate.c */
 926 int
 927 vc4_validate_bin_cl(struct drm_device *dev,
 928                     void *validated,
 929                     void *unvalidated,
 930                     struct vc4_exec_info *exec);
 931
 932 int
 933 vc4_validate_shader_recs(struct drm_device *dev, struct vc4_exec_info *exec);
 934
 935 struct drm_gem_cma_object *vc4_use_bo(struct vc4_exec_info *exec,
 936                                       uint32_t hindex);
 937
 938 int vc4_get_rcl(struct drm_device *dev, struct vc4_exec_info *exec);
 939
 940 bool vc4_check_tex_size(struct vc4_exec_info *exec,
 941                         struct drm_gem_cma_object *fbo,
 942                         uint32_t offset, uint8_t tiling_format,
 943                         uint32_t width, uint32_t height, uint8_t cpp);
 944
 945 /* vc4_validate_shader.c */
 946 struct vc4_validated_shader_info *
 947 vc4_validate_shader(struct drm_gem_cma_object *shader_obj);
 948
 949 /* vc4_perfmon.c */
 950 void vc4_perfmon_get(struct vc4_perfmon *perfmon);
 951 void vc4_perfmon_put(struct vc4_perfmon *perfmon);
 952 void vc4_perfmon_start(struct vc4_dev *vc4, struct vc4_perfmon *perfmon);
 953 void vc4_perfmon_stop(struct vc4_dev *vc4, struct vc4_perfmon *perfmon,
 954                       bool capture);
 955 struct vc4_perfmon *vc4_perfmon_find(struct vc4_file *vc4file, int id);
 956 void vc4_perfmon_open_file(struct vc4_file *vc4file);
 957 void vc4_perfmon_close_file(struct vc4_file *vc4file);
 958 int vc4_perfmon_create_ioctl(struct drm_device *dev, void *data,
 959                              struct drm_file *file_priv);
 960 int vc4_perfmon_destroy_ioctl(struct drm_device *dev, void *data,
 961                               struct drm_file *file_priv);
 962 int vc4_perfmon_get_values_ioctl(struct drm_device *dev, void *data,
 963                                  struct drm_file *file_priv);
 964
 965 #endif /* _VC4_DRV_H_ */