drivers/gpu/drm/nouveau/core/subdev/devinit/nva3.c

   1 /*
   2  * Copyright 2013 Red Hat Inc.
   3  *
   4  * Permission is hereby granted, free of charge, to any person obtaining a
   5  * copy of this software and associated documentation files (the "Software"),
   6  * to deal in the Software without restriction, including without limitation
   7  * the rights to use, copy, modify, merge, publish, distribute, sublicense,
   8  * and/or sell copies of the Software, and to permit persons to whom the
   9  * Software is furnished to do so, subject to the following conditions:
  10  *
  11  * The above copyright notice and this permission notice shall be included in
  12  * all copies or substantial portions of the Software.
  13  *
  14  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
  15  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
  16  * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT.  IN NO EVENT SHALL
  17  * THE COPYRIGHT HOLDER(S) OR AUTHOR(S) BE LIABLE FOR ANY CLAIM, DAMAGES OR
  18  * OTHER LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE,
  19  * ARISING FROM, OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR
  20  * OTHER DEALINGS IN THE SOFTWARE.
  21  *
  22  * Authors: Ben Skeggs
  23  */
  24
  25 #include "nv50.h"
  26
  27 int
  28 nva3_devinit_pll_set(struct nouveau_devinit *devinit, u32 type, u32 freq)
  29 {
  30         struct nv50_devinit_priv *priv = (void *)devinit;
  31         struct nouveau_bios *bios = nouveau_bios(priv);
  32         struct nvbios_pll info;
  33         int N, fN, M, P;
  34         int ret;
  35
  36         ret = nvbios_pll_parse(bios, type, &info);
  37         if (ret)
  38                 return ret;
  39
  40         ret = nva3_pll_calc(nv_subdev(devinit), &info, freq, &N, &fN, &M, &P);
  41         if (ret < 0)
  42                 return ret;
  43
  44         switch (info.type) {
  45         case PLL_VPLL0:
  46         case PLL_VPLL1:
  47                 nv_wr32(priv, info.reg + 0, 0x50000610);
  48                 nv_mask(priv, info.reg + 4, 0x003fffff,
  49                                             (P << 16) | (M << 8) | N);
  50                 nv_wr32(priv, info.reg + 8, fN);
  51                 break;
  52         default:
  53                 nv_warn(priv, "0x%08x/%dKhz unimplemented\n", type, freq);
  54                 ret = -EINVAL;
  55                 break;
  56         }
  57
  58         return ret;
  59 }
  60
  61 static u64
  62 nva3_devinit_disable(struct nouveau_devinit *devinit)
  63 {
  64         struct nv50_devinit_priv *priv = (void *)devinit;
  65         u32 r001540 = nv_rd32(priv, 0x001540);
  66         u32 r00154c = nv_rd32(priv, 0x00154c);
  67         u64 disable = 0ULL;
  68
  69         if (!(r001540 & 0x40000000)) {
  70                 disable |= (1ULL << NVDEV_ENGINE_VP);
  71                 disable |= (1ULL << NVDEV_ENGINE_PPP);
  72         }
  73
  74         if (!(r00154c & 0x00000004))
  75                 disable |= (1ULL << NVDEV_ENGINE_DISP);
  76         if (!(r00154c & 0x00000020))
  77                 disable |= (1ULL << NVDEV_ENGINE_BSP);
  78         if (!(r00154c & 0x00000200))
  79                 disable |= (1ULL << NVDEV_ENGINE_COPY0);
  80
  81         return disable;
  82 }
  83
  84 struct nouveau_oclass *
  85 nva3_devinit_oclass = &(struct nouveau_devinit_impl) {
  86         .base.handle = NV_SUBDEV(DEVINIT, 0xa3),
  87         .base.ofuncs = &(struct nouveau_ofuncs) {
  88                 .ctor = nv50_devinit_ctor,
  89                 .dtor = _nouveau_devinit_dtor,
  90                 .init = nv50_devinit_init,
  91                 .fini = _nouveau_devinit_fini,
  92         },
  93         .pll_set = nva3_devinit_pll_set,
  94         .disable = nva3_devinit_disable,
  95 }.base;