drivers/gpu/drm/bridge/analogix/anx7625.c

   1 // SPDX-License-Identifier: GPL-2.0-only
   2 /*
   3  * Copyright(c) 2020, Analogix Semiconductor. All rights reserved.
   4  *
   5  */
   6 #include <linux/gcd.h>
   7 #include <linux/gpio/consumer.h>
   8 #include <linux/i2c.h>
   9 #include <linux/interrupt.h>
  10 #include <linux/iopoll.h>
  11 #include <linux/kernel.h>
  12 #include <linux/module.h>
  13 #include <linux/mutex.h>
  14 #include <linux/pm_runtime.h>
  15 #include <linux/regulator/consumer.h>
  16 #include <linux/slab.h>
  17 #include <linux/types.h>
  18 #include <linux/workqueue.h>
  19
  20 #include <linux/of_gpio.h>
  21 #include <linux/of_graph.h>
  22 #include <linux/of_platform.h>
  23
  24 #include <drm/display/drm_dp_aux_bus.h>
  25 #include <drm/display/drm_dp_helper.h>
  26 #include <drm/display/drm_hdcp_helper.h>
  27 #include <drm/drm_atomic_helper.h>
  28 #include <drm/drm_bridge.h>
  29 #include <drm/drm_crtc_helper.h>
  30 #include <drm/drm_edid.h>
  31 #include <drm/drm_mipi_dsi.h>
  32 #include <drm/drm_of.h>
  33 #include <drm/drm_panel.h>
  34 #include <drm/drm_print.h>
  35 #include <drm/drm_probe_helper.h>
  36
  37 #include <media/v4l2-fwnode.h>
  38 #include <sound/hdmi-codec.h>
  39 #include <video/display_timing.h>
  40
  41 #include "anx7625.h"
  42
  43 /*
  44  * There is a sync issue while access I2C register between AP(CPU) and
  45  * internal firmware(OCM), to avoid the race condition, AP should access
  46  * the reserved slave address before slave address occurs changes.
  47  */
  48 static int i2c_access_workaround(struct anx7625_data *ctx,
  49                                  struct i2c_client *client)
  50 {
  51         u8 offset;
  52         struct device *dev = &client->dev;
  53         int ret;
  54
  55         if (client == ctx->last_client)
  56                 return 0;
  57
  58         ctx->last_client = client;
  59
  60         if (client == ctx->i2c.tcpc_client)
  61                 offset = RSVD_00_ADDR;
  62         else if (client == ctx->i2c.tx_p0_client)
  63                 offset = RSVD_D1_ADDR;
  64         else if (client == ctx->i2c.tx_p1_client)
  65                 offset = RSVD_60_ADDR;
  66         else if (client == ctx->i2c.rx_p0_client)
  67                 offset = RSVD_39_ADDR;
  68         else if (client == ctx->i2c.rx_p1_client)
  69                 offset = RSVD_7F_ADDR;
  70         else
  71                 offset = RSVD_00_ADDR;
  72
  73         ret = i2c_smbus_write_byte_data(client, offset, 0x00);
  74         if (ret < 0)
  75                 DRM_DEV_ERROR(dev,
  76                               "fail to access i2c id=%x\n:%x",
  77                               client->addr, offset);
  78
  79         return ret;
  80 }
  81
  82 static int anx7625_reg_read(struct anx7625_data *ctx,
  83                             struct i2c_client *client, u8 reg_addr)
  84 {
  85         int ret;
  86         struct device *dev = &client->dev;
  87
  88         i2c_access_workaround(ctx, client);
  89
  90         ret = i2c_smbus_read_byte_data(client, reg_addr);
  91         if (ret < 0)
  92                 DRM_DEV_ERROR(dev, "read i2c fail id=%x:%x\n",
  93                               client->addr, reg_addr);
  94
  95         return ret;
  96 }
  97
  98 static int anx7625_reg_block_read(struct anx7625_data *ctx,
  99                                   struct i2c_client *client,
 100                                   u8 reg_addr, u8 len, u8 *buf)
 101 {
 102         int ret;
 103         struct device *dev = &client->dev;
 104
 105         i2c_access_workaround(ctx, client);
 106
 107         ret = i2c_smbus_read_i2c_block_data(client, reg_addr, len, buf);
 108         if (ret < 0)
 109                 DRM_DEV_ERROR(dev, "read i2c block fail id=%x:%x\n",
 110                               client->addr, reg_addr);
 111
 112         return ret;
 113 }
 114
 115 static int anx7625_reg_write(struct anx7625_data *ctx,
 116                              struct i2c_client *client,
 117                              u8 reg_addr, u8 reg_val)
 118 {
 119         int ret;
 120         struct device *dev = &client->dev;
 121
 122         i2c_access_workaround(ctx, client);
 123
 124         ret = i2c_smbus_write_byte_data(client, reg_addr, reg_val);
 125
 126         if (ret < 0)
 127                 DRM_DEV_ERROR(dev, "fail to write i2c id=%x\n:%x",
 128                               client->addr, reg_addr);
 129
 130         return ret;
 131 }
 132
 133 static int anx7625_reg_block_write(struct anx7625_data *ctx,
 134                                    struct i2c_client *client,
 135                                    u8 reg_addr, u8 len, u8 *buf)
 136 {
 137         int ret;
 138         struct device *dev = &client->dev;
 139
 140         i2c_access_workaround(ctx, client);
 141
 142         ret = i2c_smbus_write_i2c_block_data(client, reg_addr, len, buf);
 143         if (ret < 0)
 144                 dev_err(dev, "write i2c block failed id=%x\n:%x",
 145                         client->addr, reg_addr);
 146
 147         return ret;
 148 }
 149
 150 static int anx7625_write_or(struct anx7625_data *ctx,
 151                             struct i2c_client *client,
 152                             u8 offset, u8 mask)
 153 {
 154         int val;
 155
 156         val = anx7625_reg_read(ctx, client, offset);
 157         if (val < 0)
 158                 return val;
 159
 160         return anx7625_reg_write(ctx, client, offset, (val | (mask)));
 161 }
 162
 163 static int anx7625_write_and(struct anx7625_data *ctx,
 164                              struct i2c_client *client,
 165                              u8 offset, u8 mask)
 166 {
 167         int val;
 168
 169         val = anx7625_reg_read(ctx, client, offset);
 170         if (val < 0)
 171                 return val;
 172
 173         return anx7625_reg_write(ctx, client, offset, (val & (mask)));
 174 }
 175
 176 static int anx7625_write_and_or(struct anx7625_data *ctx,
 177                                 struct i2c_client *client,
 178                                 u8 offset, u8 and_mask, u8 or_mask)
 179 {
 180         int val;
 181
 182         val = anx7625_reg_read(ctx, client, offset);
 183         if (val < 0)
 184                 return val;
 185
 186         return anx7625_reg_write(ctx, client,
 187                                  offset, (val & and_mask) | (or_mask));
 188 }
 189
 190 static int anx7625_config_bit_matrix(struct anx7625_data *ctx)
 191 {
 192         int i, ret;
 193
 194         ret = anx7625_write_or(ctx, ctx->i2c.tx_p2_client,
 195                                AUDIO_CONTROL_REGISTER, 0x80);
 196         for (i = 0; i < 13; i++)
 197                 ret |= anx7625_reg_write(ctx, ctx->i2c.tx_p2_client,
 198                                          VIDEO_BIT_MATRIX_12 + i,
 199                                          0x18 + i);
 200
 201         return ret;
 202 }
 203
 204 static int anx7625_read_ctrl_status_p0(struct anx7625_data *ctx)
 205 {
 206         return anx7625_reg_read(ctx, ctx->i2c.rx_p0_client, AP_AUX_CTRL_STATUS);
 207 }
 208
 209 static int wait_aux_op_finish(struct anx7625_data *ctx)
 210 {
 211         struct device *dev = &ctx->client->dev;
 212         int val;
 213         int ret;
 214
 215         ret = readx_poll_timeout(anx7625_read_ctrl_status_p0,
 216                                  ctx, val,
 217                                  (!(val & AP_AUX_CTRL_OP_EN) || (val < 0)),
 218                                  2000,
 219                                  2000 * 150);
 220         if (ret) {
 221                 DRM_DEV_ERROR(dev, "aux operation fail!\n");
 222                 return -EIO;
 223         }
 224
 225         val = anx7625_reg_read(ctx, ctx->i2c.rx_p0_client,
 226                                AP_AUX_CTRL_STATUS);
 227         if (val < 0 || (val & 0x0F)) {
 228                 DRM_DEV_ERROR(dev, "aux status %02x\n", val);
 229                 return -EIO;
 230         }
 231
 232         return 0;
 233 }
 234
 235 static int anx7625_aux_trans(struct anx7625_data *ctx, u8 op, u32 address,
 236                              u8 len, u8 *buf)
 237 {
 238         struct device *dev = &ctx->client->dev;
 239         int ret;
 240         u8 addrh, addrm, addrl;
 241         u8 cmd;
 242         bool is_write = !(op & DP_AUX_I2C_READ);
 243
 244         if (len > DP_AUX_MAX_PAYLOAD_BYTES) {
 245                 dev_err(dev, "exceed aux buffer len.\n");
 246                 return -EINVAL;
 247         }
 248
 249         if (!len)
 250                 return len;
 251
 252         addrl = address & 0xFF;
 253         addrm = (address >> 8) & 0xFF;
 254         addrh = (address >> 16) & 0xFF;
 255
 256         if (!is_write)
 257                 op &= ~DP_AUX_I2C_MOT;
 258         cmd = DPCD_CMD(len, op);
 259
 260         /* Set command and length */
 261         ret = anx7625_reg_write(ctx, ctx->i2c.rx_p0_client,
 262                                 AP_AUX_COMMAND, cmd);
 263
 264         /* Set aux access address */
 265         ret |= anx7625_reg_write(ctx, ctx->i2c.rx_p0_client,
 266                                  AP_AUX_ADDR_7_0, addrl);
 267         ret |= anx7625_reg_write(ctx, ctx->i2c.rx_p0_client,
 268                                  AP_AUX_ADDR_15_8, addrm);
 269         ret |= anx7625_reg_write(ctx, ctx->i2c.rx_p0_client,
 270                                  AP_AUX_ADDR_19_16, addrh);
 271
 272         if (is_write)
 273                 ret |= anx7625_reg_block_write(ctx, ctx->i2c.rx_p0_client,
 274                                                AP_AUX_BUFF_START, len, buf);
 275         /* Enable aux access */
 276         ret |= anx7625_write_or(ctx, ctx->i2c.rx_p0_client,
 277                                 AP_AUX_CTRL_STATUS, AP_AUX_CTRL_OP_EN);
 278
 279         if (ret < 0) {
 280                 dev_err(dev, "cannot access aux related register.\n");
 281                 return -EIO;
 282         }
 283
 284         ret = wait_aux_op_finish(ctx);
 285         if (ret < 0) {
 286                 dev_err(dev, "aux IO error: wait aux op finish.\n");
 287                 return ret;
 288         }
 289
 290         /* Write done */
 291         if (is_write)
 292                 return len;
 293
 294         /* Read done, read out dpcd data */
 295         ret = anx7625_reg_block_read(ctx, ctx->i2c.rx_p0_client,
 296                                      AP_AUX_BUFF_START, len, buf);
 297         if (ret < 0) {
 298                 dev_err(dev, "read dpcd register failed\n");
 299                 return -EIO;
 300         }
 301
 302         return len;
 303 }
 304
 305 static int anx7625_video_mute_control(struct anx7625_data *ctx,
 306                                       u8 status)
 307 {
 308         int ret;
 309
 310         if (status) {
 311                 /* Set mute on flag */
 312                 ret = anx7625_write_or(ctx, ctx->i2c.rx_p0_client,
 313                                        AP_AV_STATUS, AP_MIPI_MUTE);
 314                 /* Clear mipi RX en */
 315                 ret |= anx7625_write_and(ctx, ctx->i2c.rx_p0_client,
 316                                          AP_AV_STATUS, (u8)~AP_MIPI_RX_EN);
 317         } else {
 318                 /* Mute off flag */
 319                 ret = anx7625_write_and(ctx, ctx->i2c.rx_p0_client,
 320                                         AP_AV_STATUS, (u8)~AP_MIPI_MUTE);
 321                 /* Set MIPI RX EN */
 322                 ret |= anx7625_write_or(ctx, ctx->i2c.rx_p0_client,
 323                                         AP_AV_STATUS, AP_MIPI_RX_EN);
 324         }
 325
 326         return ret;
 327 }
 328
 329 /* Reduction of fraction a/b */
 330 static void anx7625_reduction_of_a_fraction(unsigned long *a, unsigned long *b)
 331 {
 332         unsigned long gcd_num;
 333         unsigned long tmp_a, tmp_b;
 334         u32 i = 1;
 335
 336         gcd_num = gcd(*a, *b);
 337         *a /= gcd_num;
 338         *b /= gcd_num;
 339
 340         tmp_a = *a;
 341         tmp_b = *b;
 342
 343         while ((*a > MAX_UNSIGNED_24BIT) || (*b > MAX_UNSIGNED_24BIT)) {
 344                 i++;
 345                 *a = tmp_a / i;
 346                 *b = tmp_b / i;
 347         }
 348
 349         /*
 350          * In the end, make a, b larger to have higher ODFC PLL
 351          * output frequency accuracy
 352          */
 353         while ((*a < MAX_UNSIGNED_24BIT) && (*b < MAX_UNSIGNED_24BIT)) {
 354                 *a <<= 1;
 355                 *b <<= 1;
 356         }
 357
 358         *a >>= 1;
 359         *b >>= 1;
 360 }
 361
 362 static int anx7625_calculate_m_n(u32 pixelclock,
 363                                  unsigned long *m,
 364                                  unsigned long *n,
 365                                  u8 *post_divider)
 366 {
 367         if (pixelclock > PLL_OUT_FREQ_ABS_MAX / POST_DIVIDER_MIN) {
 368                 /* Pixel clock frequency is too high */
 369                 DRM_ERROR("pixelclock too high, act(%d), maximum(%lu)\n",
 370                           pixelclock,
 371                           PLL_OUT_FREQ_ABS_MAX / POST_DIVIDER_MIN);
 372                 return -EINVAL;
 373         }
 374
 375         if (pixelclock < PLL_OUT_FREQ_ABS_MIN / POST_DIVIDER_MAX) {
 376                 /* Pixel clock frequency is too low */
 377                 DRM_ERROR("pixelclock too low, act(%d), maximum(%lu)\n",
 378                           pixelclock,
 379                           PLL_OUT_FREQ_ABS_MIN / POST_DIVIDER_MAX);
 380                 return -EINVAL;
 381         }
 382
 383         for (*post_divider = 1;
 384                 pixelclock < (PLL_OUT_FREQ_MIN / (*post_divider));)
 385                 *post_divider += 1;
 386
 387         if (*post_divider > POST_DIVIDER_MAX) {
 388                 for (*post_divider = 1;
 389                         (pixelclock <
 390                          (PLL_OUT_FREQ_ABS_MIN / (*post_divider)));)
 391                         *post_divider += 1;
 392
 393                 if (*post_divider > POST_DIVIDER_MAX) {
 394                         DRM_ERROR("cannot find property post_divider(%d)\n",
 395                                   *post_divider);
 396                         return -EDOM;
 397                 }
 398         }
 399
 400         /* Patch to improve the accuracy */
 401         if (*post_divider == 7) {
 402                 /* 27,000,000 is not divisible by 7 */
 403                 *post_divider = 8;
 404         } else if (*post_divider == 11) {
 405                 /* 27,000,000 is not divisible by 11 */
 406                 *post_divider = 12;
 407         } else if ((*post_divider == 13) || (*post_divider == 14)) {
 408                 /* 27,000,000 is not divisible by 13 or 14 */
 409                 *post_divider = 15;
 410         }
 411
 412         if (pixelclock * (*post_divider) > PLL_OUT_FREQ_ABS_MAX) {
 413                 DRM_ERROR("act clock(%u) large than maximum(%lu)\n",
 414                           pixelclock * (*post_divider),
 415                           PLL_OUT_FREQ_ABS_MAX);
 416                 return -EDOM;
 417         }
 418
 419         *m = pixelclock;
 420         *n = XTAL_FRQ / (*post_divider);
 421
 422         anx7625_reduction_of_a_fraction(m, n);
 423
 424         return 0;
 425 }
 426
 427 static int anx7625_odfc_config(struct anx7625_data *ctx,
 428                                u8 post_divider)
 429 {
 430         int ret;
 431         struct device *dev = &ctx->client->dev;
 432
 433         /* Config input reference clock frequency 27MHz/19.2MHz */
 434         ret = anx7625_write_and(ctx, ctx->i2c.rx_p1_client, MIPI_DIGITAL_PLL_16,
 435                                 ~(REF_CLK_27000KHZ << MIPI_FREF_D_IND));
 436         ret |= anx7625_write_or(ctx, ctx->i2c.rx_p1_client, MIPI_DIGITAL_PLL_16,
 437                                 (REF_CLK_27000KHZ << MIPI_FREF_D_IND));
 438         /* Post divider */
 439         ret |= anx7625_write_and(ctx, ctx->i2c.rx_p1_client,
 440                                  MIPI_DIGITAL_PLL_8, 0x0f);
 441         ret |= anx7625_write_or(ctx, ctx->i2c.rx_p1_client, MIPI_DIGITAL_PLL_8,
 442                                 post_divider << 4);
 443
 444         /* Add patch for MIS2-125 (5pcs ANX7625 fail ATE MBIST test) */
 445         ret |= anx7625_write_and(ctx, ctx->i2c.rx_p1_client, MIPI_DIGITAL_PLL_7,
 446                                  ~MIPI_PLL_VCO_TUNE_REG_VAL);
 447
 448         /* Reset ODFC PLL */
 449         ret |= anx7625_write_and(ctx, ctx->i2c.rx_p1_client, MIPI_DIGITAL_PLL_7,
 450                                  ~MIPI_PLL_RESET_N);
 451         ret |= anx7625_write_or(ctx, ctx->i2c.rx_p1_client, MIPI_DIGITAL_PLL_7,
 452                                 MIPI_PLL_RESET_N);
 453
 454         if (ret < 0)
 455                 DRM_DEV_ERROR(dev, "IO error.\n");
 456
 457         return ret;
 458 }
 459
 460 /*
 461  * The MIPI source video data exist large variation (e.g. 59Hz ~ 61Hz),
 462  * anx7625 defined K ratio for matching MIPI input video clock and
 463  * DP output video clock. Increase K value can match bigger video data
 464  * variation. IVO panel has small variation than DP CTS spec, need
 465  * decrease the K value.
 466  */
 467 static int anx7625_set_k_value(struct anx7625_data *ctx)
 468 {
 469         struct edid *edid = (struct edid *)ctx->slimport_edid_p.edid_raw_data;
 470
 471         if (edid->mfg_id[0] == IVO_MID0 && edid->mfg_id[1] == IVO_MID1)
 472                 return anx7625_reg_write(ctx, ctx->i2c.rx_p1_client,
 473                                          MIPI_DIGITAL_ADJ_1, 0x3B);
 474
 475         return anx7625_reg_write(ctx, ctx->i2c.rx_p1_client,
 476                                  MIPI_DIGITAL_ADJ_1, 0x3D);
 477 }
 478
 479 static int anx7625_dsi_video_timing_config(struct anx7625_data *ctx)
 480 {
 481         struct device *dev = &ctx->client->dev;
 482         unsigned long m, n;
 483         u16 htotal;
 484         int ret;
 485         u8 post_divider = 0;
 486
 487         ret = anx7625_calculate_m_n(ctx->dt.pixelclock.min * 1000,
 488                                     &m, &n, &post_divider);
 489
 490         if (ret) {
 491                 DRM_DEV_ERROR(dev, "cannot get property m n value.\n");
 492                 return ret;
 493         }
 494
 495         DRM_DEV_DEBUG_DRIVER(dev, "compute M(%lu), N(%lu), divider(%d).\n",
 496                              m, n, post_divider);
 497
 498         /* Configure pixel clock */
 499         ret = anx7625_reg_write(ctx, ctx->i2c.rx_p0_client, PIXEL_CLOCK_L,
 500                                 (ctx->dt.pixelclock.min / 1000) & 0xFF);
 501         ret |= anx7625_reg_write(ctx, ctx->i2c.rx_p0_client, PIXEL_CLOCK_H,
 502                                  (ctx->dt.pixelclock.min / 1000) >> 8);
 503         /* Lane count */
 504         ret |= anx7625_write_and(ctx, ctx->i2c.rx_p1_client,
 505                         MIPI_LANE_CTRL_0, 0xfc);
 506         ret |= anx7625_write_or(ctx, ctx->i2c.rx_p1_client,
 507                                 MIPI_LANE_CTRL_0, ctx->pdata.mipi_lanes - 1);
 508
 509         /* Htotal */
 510         htotal = ctx->dt.hactive.min + ctx->dt.hfront_porch.min +
 511                 ctx->dt.hback_porch.min + ctx->dt.hsync_len.min;
 512         ret |= anx7625_reg_write(ctx, ctx->i2c.rx_p2_client,
 513                         HORIZONTAL_TOTAL_PIXELS_L, htotal & 0xFF);
 514         ret |= anx7625_reg_write(ctx, ctx->i2c.rx_p2_client,
 515                         HORIZONTAL_TOTAL_PIXELS_H, htotal >> 8);
 516         /* Hactive */
 517         ret |= anx7625_reg_write(ctx, ctx->i2c.rx_p2_client,
 518                         HORIZONTAL_ACTIVE_PIXELS_L, ctx->dt.hactive.min & 0xFF);
 519         ret |= anx7625_reg_write(ctx, ctx->i2c.rx_p2_client,
 520                         HORIZONTAL_ACTIVE_PIXELS_H, ctx->dt.hactive.min >> 8);
 521         /* HFP */
 522         ret |= anx7625_reg_write(ctx, ctx->i2c.rx_p2_client,
 523                         HORIZONTAL_FRONT_PORCH_L, ctx->dt.hfront_porch.min);
 524         ret |= anx7625_reg_write(ctx, ctx->i2c.rx_p2_client,
 525                         HORIZONTAL_FRONT_PORCH_H,
 526                         ctx->dt.hfront_porch.min >> 8);
 527         /* HWS */
 528         ret |= anx7625_reg_write(ctx, ctx->i2c.rx_p2_client,
 529                         HORIZONTAL_SYNC_WIDTH_L, ctx->dt.hsync_len.min);
 530         ret |= anx7625_reg_write(ctx, ctx->i2c.rx_p2_client,
 531                         HORIZONTAL_SYNC_WIDTH_H, ctx->dt.hsync_len.min >> 8);
 532         /* HBP */
 533         ret |= anx7625_reg_write(ctx, ctx->i2c.rx_p2_client,
 534                         HORIZONTAL_BACK_PORCH_L, ctx->dt.hback_porch.min);
 535         ret |= anx7625_reg_write(ctx, ctx->i2c.rx_p2_client,
 536                         HORIZONTAL_BACK_PORCH_H, ctx->dt.hback_porch.min >> 8);
 537         /* Vactive */
 538         ret |= anx7625_reg_write(ctx, ctx->i2c.rx_p2_client, ACTIVE_LINES_L,
 539                         ctx->dt.vactive.min);
 540         ret |= anx7625_reg_write(ctx, ctx->i2c.rx_p2_client, ACTIVE_LINES_H,
 541                         ctx->dt.vactive.min >> 8);
 542         /* VFP */
 543         ret |= anx7625_reg_write(ctx, ctx->i2c.rx_p2_client,
 544                         VERTICAL_FRONT_PORCH, ctx->dt.vfront_porch.min);
 545         /* VWS */
 546         ret |= anx7625_reg_write(ctx, ctx->i2c.rx_p2_client,
 547                         VERTICAL_SYNC_WIDTH, ctx->dt.vsync_len.min);
 548         /* VBP */
 549         ret |= anx7625_reg_write(ctx, ctx->i2c.rx_p2_client,
 550                         VERTICAL_BACK_PORCH, ctx->dt.vback_porch.min);
 551         /* M value */
 552         ret |= anx7625_reg_write(ctx, ctx->i2c.rx_p1_client,
 553                         MIPI_PLL_M_NUM_23_16, (m >> 16) & 0xff);
 554         ret |= anx7625_reg_write(ctx, ctx->i2c.rx_p1_client,
 555                         MIPI_PLL_M_NUM_15_8, (m >> 8) & 0xff);
 556         ret |= anx7625_reg_write(ctx, ctx->i2c.rx_p1_client,
 557                         MIPI_PLL_M_NUM_7_0, (m & 0xff));
 558         /* N value */
 559         ret |= anx7625_reg_write(ctx, ctx->i2c.rx_p1_client,
 560                         MIPI_PLL_N_NUM_23_16, (n >> 16) & 0xff);
 561         ret |= anx7625_reg_write(ctx, ctx->i2c.rx_p1_client,
 562                         MIPI_PLL_N_NUM_15_8, (n >> 8) & 0xff);
 563         ret |= anx7625_reg_write(ctx, ctx->i2c.rx_p1_client, MIPI_PLL_N_NUM_7_0,
 564                         (n & 0xff));
 565
 566         anx7625_set_k_value(ctx);
 567
 568         ret |= anx7625_odfc_config(ctx, post_divider - 1);
 569
 570         if (ret < 0)
 571                 DRM_DEV_ERROR(dev, "mipi dsi setup IO error.\n");
 572
 573         return ret;
 574 }
 575
 576 static int anx7625_swap_dsi_lane3(struct anx7625_data *ctx)
 577 {
 578         int val;
 579         struct device *dev = &ctx->client->dev;
 580
 581         /* Swap MIPI-DSI data lane 3 P and N */
 582         val = anx7625_reg_read(ctx, ctx->i2c.rx_p1_client, MIPI_SWAP);
 583         if (val < 0) {
 584                 DRM_DEV_ERROR(dev, "IO error : access MIPI_SWAP.\n");
 585                 return -EIO;
 586         }
 587
 588         val |= (1 << MIPI_SWAP_CH3);
 589         return anx7625_reg_write(ctx, ctx->i2c.rx_p1_client, MIPI_SWAP, val);
 590 }
 591
 592 static int anx7625_api_dsi_config(struct anx7625_data *ctx)
 593
 594 {
 595         int val, ret;
 596         struct device *dev = &ctx->client->dev;
 597
 598         /* Swap MIPI-DSI data lane 3 P and N */
 599         ret = anx7625_swap_dsi_lane3(ctx);
 600         if (ret < 0) {
 601                 DRM_DEV_ERROR(dev, "IO error : swap dsi lane 3 fail.\n");
 602                 return ret;
 603         }
 604
 605         /* DSI clock settings */
 606         val = (0 << MIPI_HS_PWD_CLK)            |
 607                 (0 << MIPI_HS_RT_CLK)           |
 608                 (0 << MIPI_PD_CLK)              |
 609                 (1 << MIPI_CLK_RT_MANUAL_PD_EN) |
 610                 (1 << MIPI_CLK_HS_MANUAL_PD_EN) |
 611                 (0 << MIPI_CLK_DET_DET_BYPASS)  |
 612                 (0 << MIPI_CLK_MISS_CTRL)       |
 613                 (0 << MIPI_PD_LPTX_CH_MANUAL_PD_EN);
 614         ret = anx7625_reg_write(ctx, ctx->i2c.rx_p1_client,
 615                                 MIPI_PHY_CONTROL_3, val);
 616
 617         /*
 618          * Decreased HS prepare timing delay from 160ns to 80ns work with
 619          *     a) Dragon board 810 series (Qualcomm AP)
 620          *     b) Moving Pixel DSI source (PG3A pattern generator +
 621          *      P332 D-PHY Probe) default D-PHY timing
 622          *      5ns/step
 623          */
 624         ret |= anx7625_reg_write(ctx, ctx->i2c.rx_p1_client,
 625                                  MIPI_TIME_HS_PRPR, 0x10);
 626
 627         /* Enable DSI mode*/
 628         ret |= anx7625_write_or(ctx, ctx->i2c.rx_p1_client, MIPI_DIGITAL_PLL_18,
 629                                 SELECT_DSI << MIPI_DPI_SELECT);
 630
 631         ret |= anx7625_dsi_video_timing_config(ctx);
 632         if (ret < 0) {
 633                 DRM_DEV_ERROR(dev, "dsi video timing config fail\n");
 634                 return ret;
 635         }
 636
 637         /* Toggle m, n ready */
 638         ret = anx7625_write_and(ctx, ctx->i2c.rx_p1_client, MIPI_DIGITAL_PLL_6,
 639                                 ~(MIPI_M_NUM_READY | MIPI_N_NUM_READY));
 640         usleep_range(1000, 1100);
 641         ret |= anx7625_write_or(ctx, ctx->i2c.rx_p1_client, MIPI_DIGITAL_PLL_6,
 642                                 MIPI_M_NUM_READY | MIPI_N_NUM_READY);
 643
 644         /* Configure integer stable register */
 645         ret |= anx7625_reg_write(ctx, ctx->i2c.rx_p1_client,
 646                                  MIPI_VIDEO_STABLE_CNT, 0x02);
 647         /* Power on MIPI RX */
 648         ret |= anx7625_reg_write(ctx, ctx->i2c.rx_p1_client,
 649                                  MIPI_LANE_CTRL_10, 0x00);
 650         ret |= anx7625_reg_write(ctx, ctx->i2c.rx_p1_client,
 651                                  MIPI_LANE_CTRL_10, 0x80);
 652
 653         if (ret < 0)
 654                 DRM_DEV_ERROR(dev, "IO error : mipi dsi enable init fail.\n");
 655
 656         return ret;
 657 }
 658
 659 static int anx7625_dsi_config(struct anx7625_data *ctx)
 660 {
 661         struct device *dev = &ctx->client->dev;
 662         int ret;
 663
 664         DRM_DEV_DEBUG_DRIVER(dev, "config dsi.\n");
 665
 666         /* DSC disable */
 667         ret = anx7625_write_and(ctx, ctx->i2c.rx_p0_client,
 668                                 R_DSC_CTRL_0, ~DSC_EN);
 669
 670         ret |= anx7625_api_dsi_config(ctx);
 671
 672         if (ret < 0) {
 673                 DRM_DEV_ERROR(dev, "IO error : api dsi config error.\n");
 674                 return ret;
 675         }
 676
 677         /* Set MIPI RX EN */
 678         ret = anx7625_write_or(ctx, ctx->i2c.rx_p0_client,
 679                                AP_AV_STATUS, AP_MIPI_RX_EN);
 680         /* Clear mute flag */
 681         ret |= anx7625_write_and(ctx, ctx->i2c.rx_p0_client,
 682                                  AP_AV_STATUS, (u8)~AP_MIPI_MUTE);
 683         if (ret < 0)
 684                 DRM_DEV_ERROR(dev, "IO error : enable mipi rx fail.\n");
 685         else
 686                 DRM_DEV_DEBUG_DRIVER(dev, "success to config DSI\n");
 687
 688         return ret;
 689 }
 690
 691 static int anx7625_api_dpi_config(struct anx7625_data *ctx)
 692 {
 693         struct device *dev = &ctx->client->dev;
 694         u16 freq = ctx->dt.pixelclock.min / 1000;
 695         int ret;
 696
 697         /* configure pixel clock */
 698         ret = anx7625_reg_write(ctx, ctx->i2c.rx_p0_client,
 699                                 PIXEL_CLOCK_L, freq & 0xFF);
 700         ret |= anx7625_reg_write(ctx, ctx->i2c.rx_p0_client,
 701                                  PIXEL_CLOCK_H, (freq >> 8));
 702
 703         /* set DPI mode */
 704         /* set to DPI PLL module sel */
 705         ret |= anx7625_reg_write(ctx, ctx->i2c.rx_p1_client,
 706                                  MIPI_DIGITAL_PLL_9, 0x20);
 707         /* power down MIPI */
 708         ret |= anx7625_reg_write(ctx, ctx->i2c.rx_p1_client,
 709                                  MIPI_LANE_CTRL_10, 0x08);
 710         /* enable DPI mode */
 711         ret |= anx7625_reg_write(ctx, ctx->i2c.rx_p1_client,
 712                                  MIPI_DIGITAL_PLL_18, 0x1C);
 713         /* set first edge */
 714         ret |= anx7625_reg_write(ctx, ctx->i2c.tx_p2_client,
 715                                  VIDEO_CONTROL_0, 0x06);
 716         if (ret < 0)
 717                 DRM_DEV_ERROR(dev, "IO error : dpi phy set failed.\n");
 718
 719         return ret;
 720 }
 721
 722 static int anx7625_dpi_config(struct anx7625_data *ctx)
 723 {
 724         struct device *dev = &ctx->client->dev;
 725         int ret;
 726
 727         DRM_DEV_DEBUG_DRIVER(dev, "config dpi\n");
 728
 729         /* DSC disable */
 730         ret = anx7625_write_and(ctx, ctx->i2c.rx_p0_client,
 731                                 R_DSC_CTRL_0, ~DSC_EN);
 732         if (ret < 0) {
 733                 DRM_DEV_ERROR(dev, "IO error : disable dsc failed.\n");
 734                 return ret;
 735         }
 736
 737         ret = anx7625_config_bit_matrix(ctx);
 738         if (ret < 0) {
 739                 DRM_DEV_ERROR(dev, "config bit matrix failed.\n");
 740                 return ret;
 741         }
 742
 743         ret = anx7625_api_dpi_config(ctx);
 744         if (ret < 0) {
 745                 DRM_DEV_ERROR(dev, "mipi phy(dpi) setup failed.\n");
 746                 return ret;
 747         }
 748
 749         /* set MIPI RX EN */
 750         ret = anx7625_write_or(ctx, ctx->i2c.rx_p0_client,
 751                                AP_AV_STATUS, AP_MIPI_RX_EN);
 752         /* clear mute flag */
 753         ret |= anx7625_write_and(ctx, ctx->i2c.rx_p0_client,
 754                                  AP_AV_STATUS, (u8)~AP_MIPI_MUTE);
 755         if (ret < 0)
 756                 DRM_DEV_ERROR(dev, "IO error : enable mipi rx failed.\n");
 757
 758         return ret;
 759 }
 760
 761 static int anx7625_read_flash_status(struct anx7625_data *ctx)
 762 {
 763         return anx7625_reg_read(ctx, ctx->i2c.rx_p0_client, R_RAM_CTRL);
 764 }
 765
 766 static int anx7625_hdcp_key_probe(struct anx7625_data *ctx)
 767 {
 768         int ret, val;
 769         struct device *dev = &ctx->client->dev;
 770         u8 ident[FLASH_BUF_LEN];
 771
 772         ret = anx7625_reg_write(ctx, ctx->i2c.rx_p0_client,
 773                                 FLASH_ADDR_HIGH, 0x91);
 774         ret |= anx7625_reg_write(ctx, ctx->i2c.rx_p0_client,
 775                                  FLASH_ADDR_LOW, 0xA0);
 776         if (ret < 0) {
 777                 dev_err(dev, "IO error : set key flash address.\n");
 778                 return ret;
 779         }
 780
 781         ret = anx7625_reg_write(ctx, ctx->i2c.rx_p0_client,
 782                                 FLASH_LEN_HIGH, (FLASH_BUF_LEN - 1) >> 8);
 783         ret |= anx7625_reg_write(ctx, ctx->i2c.rx_p0_client,
 784                                  FLASH_LEN_LOW, (FLASH_BUF_LEN - 1) & 0xFF);
 785         if (ret < 0) {
 786                 dev_err(dev, "IO error : set key flash len.\n");
 787                 return ret;
 788         }
 789
 790         ret = anx7625_reg_write(ctx, ctx->i2c.rx_p0_client,
 791                                 R_FLASH_RW_CTRL, FLASH_READ);
 792         ret |= readx_poll_timeout(anx7625_read_flash_status,
 793                                   ctx, val,
 794                                   ((val & FLASH_DONE) || (val < 0)),
 795                                   2000,
 796                                   2000 * 150);
 797         if (ret) {
 798                 dev_err(dev, "flash read access fail!\n");
 799                 return -EIO;
 800         }
 801
 802         ret = anx7625_reg_block_read(ctx, ctx->i2c.rx_p0_client,
 803                                      FLASH_BUF_BASE_ADDR,
 804                                      FLASH_BUF_LEN, ident);
 805         if (ret < 0) {
 806                 dev_err(dev, "read flash data fail!\n");
 807                 return -EIO;
 808         }
 809
 810         if (ident[29] == 0xFF && ident[30] == 0xFF && ident[31] == 0xFF)
 811                 return -EINVAL;
 812
 813         return 0;
 814 }
 815
 816 static int anx7625_hdcp_key_load(struct anx7625_data *ctx)
 817 {
 818         int ret;
 819         struct device *dev = &ctx->client->dev;
 820
 821         /* Select HDCP 1.4 KEY */
 822         ret = anx7625_reg_write(ctx, ctx->i2c.rx_p0_client,
 823                                 R_BOOT_RETRY, 0x12);
 824         ret |= anx7625_reg_write(ctx, ctx->i2c.rx_p0_client,
 825                                  FLASH_ADDR_HIGH, HDCP14KEY_START_ADDR >> 8);
 826         ret |= anx7625_reg_write(ctx, ctx->i2c.rx_p0_client,
 827                                  FLASH_ADDR_LOW, HDCP14KEY_START_ADDR & 0xFF);
 828         ret |= anx7625_reg_write(ctx, ctx->i2c.rx_p0_client,
 829                                  R_RAM_LEN_H, HDCP14KEY_SIZE >> 12);
 830         ret |= anx7625_reg_write(ctx, ctx->i2c.rx_p0_client,
 831                                  R_RAM_LEN_L, HDCP14KEY_SIZE >> 4);
 832
 833         ret |= anx7625_reg_write(ctx, ctx->i2c.rx_p0_client,
 834                                  R_RAM_ADDR_H, 0);
 835         ret |= anx7625_reg_write(ctx, ctx->i2c.rx_p0_client,
 836                                  R_RAM_ADDR_L, 0);
 837         /* Enable HDCP 1.4 KEY load */
 838         ret |= anx7625_reg_write(ctx, ctx->i2c.rx_p0_client,
 839                                  R_RAM_CTRL, DECRYPT_EN | LOAD_START);
 840         dev_dbg(dev, "load HDCP 1.4 key done\n");
 841         return ret;
 842 }
 843
 844 static int anx7625_hdcp_disable(struct anx7625_data *ctx)
 845 {
 846         int ret;
 847         struct device *dev = &ctx->client->dev;
 848
 849         dev_dbg(dev, "disable HDCP 1.4\n");
 850
 851         /* Disable HDCP */
 852         ret = anx7625_write_and(ctx, ctx->i2c.rx_p1_client, 0xee, 0x9f);
 853         /* Try auth flag */
 854         ret |= anx7625_write_or(ctx, ctx->i2c.rx_p1_client, 0xec, 0x10);
 855         /* Interrupt for DRM */
 856         ret |= anx7625_write_or(ctx, ctx->i2c.rx_p1_client, 0xff, 0x01);
 857         if (ret < 0)
 858                 dev_err(dev, "fail to disable HDCP\n");
 859
 860         return anx7625_write_and(ctx, ctx->i2c.tx_p0_client,
 861                                  TX_HDCP_CTRL0, ~HARD_AUTH_EN & 0xFF);
 862 }
 863
 864 static int anx7625_hdcp_enable(struct anx7625_data *ctx)
 865 {
 866         u8 bcap;
 867         int ret;
 868         struct device *dev = &ctx->client->dev;
 869
 870         ret = anx7625_hdcp_key_probe(ctx);
 871         if (ret) {
 872                 dev_dbg(dev, "no key found, not to do hdcp\n");
 873                 return ret;
 874         }
 875
 876         /* Read downstream capability */
 877         ret = anx7625_aux_trans(ctx, DP_AUX_NATIVE_READ, 0x68028, 1, &bcap);
 878         if (ret < 0)
 879                 return ret;
 880
 881         if (!(bcap & 0x01)) {
 882                 pr_warn("downstream not support HDCP 1.4, cap(%x).\n", bcap);
 883                 return 0;
 884         }
 885
 886         dev_dbg(dev, "enable HDCP 1.4\n");
 887
 888         /* First clear HDCP state */
 889         ret = anx7625_reg_write(ctx, ctx->i2c.tx_p0_client,
 890                                 TX_HDCP_CTRL0,
 891                                 KSVLIST_VLD | BKSV_SRM_PASS | RE_AUTHEN);
 892         usleep_range(1000, 1100);
 893         /* Second clear HDCP state */
 894         ret |= anx7625_reg_write(ctx, ctx->i2c.tx_p0_client,
 895                                  TX_HDCP_CTRL0,
 896                                  KSVLIST_VLD | BKSV_SRM_PASS | RE_AUTHEN);
 897
 898         /* Set time for waiting KSVR */
 899         ret |= anx7625_reg_write(ctx, ctx->i2c.tx_p0_client,
 900                                  SP_TX_WAIT_KSVR_TIME, 0xc8);
 901         /* Set time for waiting R0 */
 902         ret |= anx7625_reg_write(ctx, ctx->i2c.tx_p0_client,
 903                                  SP_TX_WAIT_R0_TIME, 0xb0);
 904         ret |= anx7625_hdcp_key_load(ctx);
 905         if (ret) {
 906                 pr_warn("prepare HDCP key failed.\n");
 907                 return ret;
 908         }
 909
 910         ret = anx7625_write_or(ctx, ctx->i2c.rx_p1_client, 0xee, 0x20);
 911
 912         /* Try auth flag */
 913         ret |= anx7625_write_or(ctx, ctx->i2c.rx_p1_client, 0xec, 0x10);
 914         /* Interrupt for DRM */
 915         ret |= anx7625_write_or(ctx, ctx->i2c.rx_p1_client, 0xff, 0x01);
 916         if (ret < 0)
 917                 dev_err(dev, "fail to enable HDCP\n");
 918
 919         return anx7625_write_or(ctx, ctx->i2c.tx_p0_client,
 920                                 TX_HDCP_CTRL0, HARD_AUTH_EN);
 921 }
 922
 923 static void anx7625_dp_start(struct anx7625_data *ctx)
 924 {
 925         int ret;
 926         struct device *dev = &ctx->client->dev;
 927         u8 data;
 928
 929         if (!ctx->display_timing_valid) {
 930                 DRM_DEV_ERROR(dev, "mipi not set display timing yet.\n");
 931                 return;
 932         }
 933
 934         dev_dbg(dev, "set downstream sink into normal\n");
 935         /* Downstream sink enter into normal mode */
 936         data = 1;
 937         ret = anx7625_aux_trans(ctx, DP_AUX_NATIVE_WRITE, 0x000600, 1, &data);
 938         if (ret < 0)
 939                 dev_err(dev, "IO error : set sink into normal mode fail\n");
 940
 941         /* Disable HDCP */
 942         anx7625_write_and(ctx, ctx->i2c.rx_p1_client, 0xee, 0x9f);
 943
 944         if (ctx->pdata.is_dpi)
 945                 ret = anx7625_dpi_config(ctx);
 946         else
 947                 ret = anx7625_dsi_config(ctx);
 948
 949         if (ret < 0)
 950                 DRM_DEV_ERROR(dev, "MIPI phy setup error.\n");
 951
 952         ctx->hdcp_cp = DRM_MODE_CONTENT_PROTECTION_UNDESIRED;
 953
 954         ctx->dp_en = 1;
 955 }
 956
 957 static void anx7625_dp_stop(struct anx7625_data *ctx)
 958 {
 959         struct device *dev = &ctx->client->dev;
 960         int ret;
 961         u8 data;
 962
 963         DRM_DEV_DEBUG_DRIVER(dev, "stop dp output\n");
 964
 965         /*
 966          * Video disable: 0x72:08 bit 7 = 0;
 967          * Audio disable: 0x70:87 bit 0 = 0;
 968          */
 969         ret = anx7625_write_and(ctx, ctx->i2c.tx_p0_client, 0x87, 0xfe);
 970         ret |= anx7625_write_and(ctx, ctx->i2c.tx_p2_client, 0x08, 0x7f);
 971
 972         ret |= anx7625_video_mute_control(ctx, 1);
 973
 974         dev_dbg(dev, "notify downstream enter into standby\n");
 975         /* Downstream monitor enter into standby mode */
 976         data = 2;
 977         ret |= anx7625_aux_trans(ctx, DP_AUX_NATIVE_WRITE, 0x000600, 1, &data);
 978         if (ret < 0)
 979                 DRM_DEV_ERROR(dev, "IO error : mute video fail\n");
 980
 981         ctx->hdcp_cp = DRM_MODE_CONTENT_PROTECTION_UNDESIRED;
 982
 983         ctx->dp_en = 0;
 984 }
 985
 986 static int sp_tx_rst_aux(struct anx7625_data *ctx)
 987 {
 988         int ret;
 989
 990         ret = anx7625_write_or(ctx, ctx->i2c.tx_p2_client, RST_CTRL2,
 991                                AUX_RST);
 992         ret |= anx7625_write_and(ctx, ctx->i2c.tx_p2_client, RST_CTRL2,
 993                                  ~AUX_RST);
 994         return ret;
 995 }
 996
 997 static int sp_tx_aux_wr(struct anx7625_data *ctx, u8 offset)
 998 {
 999         int ret;
1000
1001         ret = anx7625_reg_write(ctx, ctx->i2c.rx_p0_client,
1002                                 AP_AUX_BUFF_START, offset);
1003         ret |= anx7625_reg_write(ctx, ctx->i2c.rx_p0_client,
1004                                  AP_AUX_COMMAND, 0x04);
1005         ret |= anx7625_write_or(ctx, ctx->i2c.rx_p0_client,
1006                                 AP_AUX_CTRL_STATUS, AP_AUX_CTRL_OP_EN);
1007         return (ret | wait_aux_op_finish(ctx));
1008 }
1009
1010 static int sp_tx_aux_rd(struct anx7625_data *ctx, u8 len_cmd)
1011 {
1012         int ret;
1013
1014         ret = anx7625_reg_write(ctx, ctx->i2c.rx_p0_client,
1015                                 AP_AUX_COMMAND, len_cmd);
1016         ret |= anx7625_write_or(ctx, ctx->i2c.rx_p0_client,
1017                                 AP_AUX_CTRL_STATUS, AP_AUX_CTRL_OP_EN);
1018         return (ret | wait_aux_op_finish(ctx));
1019 }
1020
1021 static int sp_tx_get_edid_block(struct anx7625_data *ctx)
1022 {
1023         int c = 0;
1024         struct device *dev = &ctx->client->dev;
1025
1026         sp_tx_aux_wr(ctx, 0x7e);
1027         sp_tx_aux_rd(ctx, 0x01);
1028         c = anx7625_reg_read(ctx, ctx->i2c.rx_p0_client, AP_AUX_BUFF_START);
1029         if (c < 0) {
1030                 DRM_DEV_ERROR(dev, "IO error : access AUX BUFF.\n");
1031                 return -EIO;
1032         }
1033
1034         DRM_DEV_DEBUG_DRIVER(dev, " EDID Block = %d\n", c + 1);
1035
1036         if (c > MAX_EDID_BLOCK)
1037                 c = 1;
1038
1039         return c;
1040 }
1041
1042 static int edid_read(struct anx7625_data *ctx,
1043                      u8 offset, u8 *pblock_buf)
1044 {
1045         int ret, cnt;
1046         struct device *dev = &ctx->client->dev;
1047
1048         for (cnt = 0; cnt <= EDID_TRY_CNT; cnt++) {
1049                 sp_tx_aux_wr(ctx, offset);
1050                 /* Set I2C read com 0x01 mot = 0 and read 16 bytes */
1051                 ret = sp_tx_aux_rd(ctx, 0xf1);
1052
1053                 if (ret) {
1054                         ret = sp_tx_rst_aux(ctx);
1055                         DRM_DEV_DEBUG_DRIVER(dev, "edid read fail, reset!\n");
1056                 } else {
1057                         ret = anx7625_reg_block_read(ctx, ctx->i2c.rx_p0_client,
1058                                                      AP_AUX_BUFF_START,
1059                                                      MAX_DPCD_BUFFER_SIZE,
1060                                                      pblock_buf);
1061                         if (ret > 0)
1062                                 break;
1063                 }
1064         }
1065
1066         if (cnt > EDID_TRY_CNT)
1067                 return -EIO;
1068
1069         return ret;
1070 }
1071
1072 static int segments_edid_read(struct anx7625_data *ctx,
1073                               u8 segment, u8 *buf, u8 offset)
1074 {
1075         u8 cnt;
1076         int ret;
1077         struct device *dev = &ctx->client->dev;
1078
1079         /* Write address only */
1080         ret = anx7625_reg_write(ctx, ctx->i2c.rx_p0_client,
1081                                 AP_AUX_ADDR_7_0, 0x30);
1082         ret |= anx7625_reg_write(ctx, ctx->i2c.rx_p0_client,
1083                                  AP_AUX_COMMAND, 0x04);
1084         ret |= anx7625_reg_write(ctx, ctx->i2c.rx_p0_client,
1085                                  AP_AUX_CTRL_STATUS,
1086                                  AP_AUX_CTRL_ADDRONLY | AP_AUX_CTRL_OP_EN);
1087
1088         ret |= wait_aux_op_finish(ctx);
1089         /* Write segment address */
1090         ret |= sp_tx_aux_wr(ctx, segment);
1091         /* Data read */
1092         ret |= anx7625_reg_write(ctx, ctx->i2c.rx_p0_client,
1093                                  AP_AUX_ADDR_7_0, 0x50);
1094         if (ret) {
1095                 DRM_DEV_ERROR(dev, "IO error : aux initial fail.\n");
1096                 return ret;
1097         }
1098
1099         for (cnt = 0; cnt <= EDID_TRY_CNT; cnt++) {
1100                 sp_tx_aux_wr(ctx, offset);
1101                 /* Set I2C read com 0x01 mot = 0 and read 16 bytes */
1102                 ret = sp_tx_aux_rd(ctx, 0xf1);
1103
1104                 if (ret) {
1105                         ret = sp_tx_rst_aux(ctx);
1106                         DRM_DEV_ERROR(dev, "segment read fail, reset!\n");
1107                 } else {
1108                         ret = anx7625_reg_block_read(ctx, ctx->i2c.rx_p0_client,
1109                                                      AP_AUX_BUFF_START,
1110                                                      MAX_DPCD_BUFFER_SIZE, buf);
1111                         if (ret > 0)
1112                                 break;
1113                 }
1114         }
1115
1116         if (cnt > EDID_TRY_CNT)
1117                 return -EIO;
1118
1119         return ret;
1120 }
1121
1122 static int sp_tx_edid_read(struct anx7625_data *ctx,
1123                            u8 *pedid_blocks_buf)
1124 {
1125         u8 offset;
1126         int edid_pos;
1127         int count, blocks_num;
1128         u8 pblock_buf[MAX_DPCD_BUFFER_SIZE];
1129         u8 i, j;
1130         int g_edid_break = 0;
1131         int ret;
1132         struct device *dev = &ctx->client->dev;
1133
1134         /* Address initial */
1135         ret = anx7625_reg_write(ctx, ctx->i2c.rx_p0_client,
1136                                 AP_AUX_ADDR_7_0, 0x50);
1137         ret |= anx7625_reg_write(ctx, ctx->i2c.rx_p0_client,
1138                                  AP_AUX_ADDR_15_8, 0);
1139         ret |= anx7625_write_and(ctx, ctx->i2c.rx_p0_client,
1140                                  AP_AUX_ADDR_19_16, 0xf0);
1141         if (ret < 0) {
1142                 DRM_DEV_ERROR(dev, "access aux channel IO error.\n");
1143                 return -EIO;
1144         }
1145
1146         blocks_num = sp_tx_get_edid_block(ctx);
1147         if (blocks_num < 0)
1148                 return blocks_num;
1149
1150         count = 0;
1151
1152         do {
1153                 switch (count) {
1154                 case 0:
1155                 case 1:
1156                         for (i = 0; i < 8; i++) {
1157                                 offset = (i + count * 8) * MAX_DPCD_BUFFER_SIZE;
1158                                 g_edid_break = edid_read(ctx, offset,
1159                                                          pblock_buf);
1160
1161                                 if (g_edid_break < 0)
1162                                         break;
1163
1164                                 memcpy(&pedid_blocks_buf[offset],
1165                                        pblock_buf,
1166                                        MAX_DPCD_BUFFER_SIZE);
1167                         }
1168
1169                         break;
1170                 case 2:
1171                         offset = 0x00;
1172
1173                         for (j = 0; j < 8; j++) {
1174                                 edid_pos = (j + count * 8) *
1175                                         MAX_DPCD_BUFFER_SIZE;
1176
1177                                 if (g_edid_break == 1)
1178                                         break;
1179
1180                                 ret = segments_edid_read(ctx, count / 2,
1181                                                          pblock_buf, offset);
1182                                 if (ret < 0)
1183                                         return ret;
1184
1185                                 memcpy(&pedid_blocks_buf[edid_pos],
1186                                        pblock_buf,
1187                                        MAX_DPCD_BUFFER_SIZE);
1188                                 offset = offset + 0x10;
1189                         }
1190
1191                         break;
1192                 case 3:
1193                         offset = 0x80;
1194
1195                         for (j = 0; j < 8; j++) {
1196                                 edid_pos = (j + count * 8) *
1197                                         MAX_DPCD_BUFFER_SIZE;
1198                                 if (g_edid_break == 1)
1199                                         break;
1200
1201                                 ret = segments_edid_read(ctx, count / 2,
1202                                                          pblock_buf, offset);
1203                                 if (ret < 0)
1204                                         return ret;
1205
1206                                 memcpy(&pedid_blocks_buf[edid_pos],
1207                                        pblock_buf,
1208                                        MAX_DPCD_BUFFER_SIZE);
1209                                 offset = offset + 0x10;
1210                         }
1211
1212                         break;
1213                 default:
1214                         break;
1215                 }
1216
1217                 count++;
1218
1219         } while (blocks_num >= count);
1220
1221         /* Check edid data */
1222         if (!drm_edid_is_valid((struct edid *)pedid_blocks_buf)) {
1223                 DRM_DEV_ERROR(dev, "WARNING! edid check fail!\n");
1224                 return -EINVAL;
1225         }
1226
1227         /* Reset aux channel */
1228         ret = sp_tx_rst_aux(ctx);
1229         if (ret < 0) {
1230                 DRM_DEV_ERROR(dev, "Failed to reset aux channel!\n");
1231                 return ret;
1232         }
1233
1234         return (blocks_num + 1);
1235 }
1236
1237 static void anx7625_power_on(struct anx7625_data *ctx)
1238 {
1239         struct device *dev = &ctx->client->dev;
1240         int ret, i;
1241
1242         if (!ctx->pdata.low_power_mode) {
1243                 DRM_DEV_DEBUG_DRIVER(dev, "not low power mode!\n");
1244                 return;
1245         }
1246
1247         for (i = 0; i < ARRAY_SIZE(ctx->pdata.supplies); i++) {
1248                 ret = regulator_enable(ctx->pdata.supplies[i].consumer);
1249                 if (ret < 0) {
1250                         DRM_DEV_DEBUG_DRIVER(dev, "cannot enable supply %d: %d\n",
1251                                              i, ret);
1252                         goto reg_err;
1253                 }
1254                 usleep_range(2000, 2100);
1255         }
1256
1257         usleep_range(11000, 12000);
1258
1259         /* Power on pin enable */
1260         gpiod_set_value(ctx->pdata.gpio_p_on, 1);
1261         usleep_range(10000, 11000);
1262         /* Power reset pin enable */
1263         gpiod_set_value(ctx->pdata.gpio_reset, 1);
1264         usleep_range(10000, 11000);
1265
1266         DRM_DEV_DEBUG_DRIVER(dev, "power on !\n");
1267         return;
1268 reg_err:
1269         for (--i; i >= 0; i--)
1270                 regulator_disable(ctx->pdata.supplies[i].consumer);
1271 }
1272
1273 static void anx7625_power_standby(struct anx7625_data *ctx)
1274 {
1275         struct device *dev = &ctx->client->dev;
1276         int ret;
1277
1278         if (!ctx->pdata.low_power_mode) {
1279                 DRM_DEV_DEBUG_DRIVER(dev, "not low power mode!\n");
1280                 return;
1281         }
1282
1283         gpiod_set_value(ctx->pdata.gpio_reset, 0);
1284         usleep_range(1000, 1100);
1285         gpiod_set_value(ctx->pdata.gpio_p_on, 0);
1286         usleep_range(1000, 1100);
1287
1288         ret = regulator_bulk_disable(ARRAY_SIZE(ctx->pdata.supplies),
1289                                      ctx->pdata.supplies);
1290         if (ret < 0)
1291                 DRM_DEV_DEBUG_DRIVER(dev, "cannot disable supplies %d\n", ret);
1292
1293         DRM_DEV_DEBUG_DRIVER(dev, "power down\n");
1294 }
1295
1296 /* Basic configurations of ANX7625 */
1297 static void anx7625_config(struct anx7625_data *ctx)
1298 {
1299         anx7625_reg_write(ctx, ctx->i2c.rx_p0_client,
1300                           XTAL_FRQ_SEL, XTAL_FRQ_27M);
1301 }
1302
1303 static void anx7625_disable_pd_protocol(struct anx7625_data *ctx)
1304 {
1305         struct device *dev = &ctx->client->dev;
1306         int ret;
1307
1308         /* Reset main ocm */
1309         ret = anx7625_reg_write(ctx, ctx->i2c.rx_p0_client, 0x88, 0x40);
1310         /* Disable PD */
1311         ret |= anx7625_reg_write(ctx, ctx->i2c.rx_p0_client,
1312                                  AP_AV_STATUS, AP_DISABLE_PD);
1313         /* Release main ocm */
1314         ret |= anx7625_reg_write(ctx, ctx->i2c.rx_p0_client, 0x88, 0x00);
1315
1316         if (ret < 0)
1317                 DRM_DEV_DEBUG_DRIVER(dev, "disable PD feature fail.\n");
1318         else
1319                 DRM_DEV_DEBUG_DRIVER(dev, "disable PD feature succeeded.\n");
1320 }
1321
1322 static int anx7625_ocm_loading_check(struct anx7625_data *ctx)
1323 {
1324         int ret;
1325         struct device *dev = &ctx->client->dev;
1326
1327         /* Check interface workable */
1328         ret = anx7625_reg_read(ctx, ctx->i2c.rx_p0_client,
1329                                FLASH_LOAD_STA);
1330         if (ret < 0) {
1331                 DRM_DEV_ERROR(dev, "IO error : access flash load.\n");
1332                 return ret;
1333         }
1334         if ((ret & FLASH_LOAD_STA_CHK) != FLASH_LOAD_STA_CHK)
1335                 return -ENODEV;
1336
1337         anx7625_disable_pd_protocol(ctx);
1338
1339         DRM_DEV_DEBUG_DRIVER(dev, "Firmware ver %02x%02x,",
1340                              anx7625_reg_read(ctx,
1341                                               ctx->i2c.rx_p0_client,
1342                                               OCM_FW_VERSION),
1343                              anx7625_reg_read(ctx,
1344                                               ctx->i2c.rx_p0_client,
1345                                               OCM_FW_REVERSION));
1346         DRM_DEV_DEBUG_DRIVER(dev, "Driver version %s\n",
1347                              ANX7625_DRV_VERSION);
1348
1349         return 0;
1350 }
1351
1352 static void anx7625_power_on_init(struct anx7625_data *ctx)
1353 {
1354         int retry_count, i;
1355
1356         for (retry_count = 0; retry_count < 3; retry_count++) {
1357                 anx7625_power_on(ctx);
1358                 anx7625_config(ctx);
1359
1360                 for (i = 0; i < OCM_LOADING_TIME; i++) {
1361                         if (!anx7625_ocm_loading_check(ctx))
1362                                 return;
1363                         usleep_range(1000, 1100);
1364                 }
1365                 anx7625_power_standby(ctx);
1366         }
1367 }
1368
1369 static void anx7625_init_gpio(struct anx7625_data *platform)
1370 {
1371         struct device *dev = &platform->client->dev;
1372
1373         DRM_DEV_DEBUG_DRIVER(dev, "init gpio\n");
1374
1375         /* Gpio for chip power enable */
1376         platform->pdata.gpio_p_on =
1377                 devm_gpiod_get_optional(dev, "enable", GPIOD_OUT_LOW);
1378         if (IS_ERR_OR_NULL(platform->pdata.gpio_p_on)) {
1379                 DRM_DEV_DEBUG_DRIVER(dev, "no enable gpio found\n");
1380                 platform->pdata.gpio_p_on = NULL;
1381         }
1382
1383         /* Gpio for chip reset */
1384         platform->pdata.gpio_reset =
1385                 devm_gpiod_get_optional(dev, "reset", GPIOD_OUT_LOW);
1386         if (IS_ERR_OR_NULL(platform->pdata.gpio_reset)) {
1387                 DRM_DEV_DEBUG_DRIVER(dev, "no reset gpio found\n");
1388                 platform->pdata.gpio_reset = NULL;
1389         }
1390
1391         if (platform->pdata.gpio_p_on && platform->pdata.gpio_reset) {
1392                 platform->pdata.low_power_mode = 1;
1393                 DRM_DEV_DEBUG_DRIVER(dev, "low power mode, pon %d, reset %d.\n",
1394                                      desc_to_gpio(platform->pdata.gpio_p_on),
1395                                      desc_to_gpio(platform->pdata.gpio_reset));
1396         } else {
1397                 platform->pdata.low_power_mode = 0;
1398                 DRM_DEV_DEBUG_DRIVER(dev, "not low power mode.\n");
1399         }
1400 }
1401
1402 static void anx7625_stop_dp_work(struct anx7625_data *ctx)
1403 {
1404         ctx->hpd_status = 0;
1405         ctx->hpd_high_cnt = 0;
1406         ctx->display_timing_valid = 0;
1407 }
1408
1409 static void anx7625_start_dp_work(struct anx7625_data *ctx)
1410 {
1411         int ret;
1412         struct device *dev = &ctx->client->dev;
1413
1414         if (ctx->hpd_high_cnt >= 2) {
1415                 DRM_DEV_DEBUG_DRIVER(dev, "filter useless HPD\n");
1416                 return;
1417         }
1418
1419         ctx->hpd_status = 1;
1420         ctx->hpd_high_cnt++;
1421
1422         /* Not support HDCP */
1423         ret = anx7625_write_and(ctx, ctx->i2c.rx_p1_client, 0xee, 0x9f);
1424
1425         /* Try auth flag */
1426         ret |= anx7625_write_or(ctx, ctx->i2c.rx_p1_client, 0xec, 0x10);
1427         /* Interrupt for DRM */
1428         ret |= anx7625_write_or(ctx, ctx->i2c.rx_p1_client, 0xff, 0x01);
1429         if (ret < 0) {
1430                 DRM_DEV_ERROR(dev, "fail to setting HDCP/auth\n");
1431                 return;
1432         }
1433
1434         ret = anx7625_reg_read(ctx, ctx->i2c.rx_p1_client, 0x86);
1435         if (ret < 0)
1436                 return;
1437
1438         DRM_DEV_DEBUG_DRIVER(dev, "Secure OCM version=%02x\n", ret);
1439 }
1440
1441 static int anx7625_read_hpd_status_p0(struct anx7625_data *ctx)
1442 {
1443         return anx7625_reg_read(ctx, ctx->i2c.rx_p0_client, SYSTEM_STSTUS);
1444 }
1445
1446 static void anx7625_hpd_polling(struct anx7625_data *ctx)
1447 {
1448         int ret, val;
1449         struct device *dev = &ctx->client->dev;
1450
1451         /* Interrupt mode, no need poll HPD status, just return */
1452         if (ctx->pdata.intp_irq)
1453                 return;
1454
1455         ret = readx_poll_timeout(anx7625_read_hpd_status_p0,
1456                                  ctx, val,
1457                                  ((val & HPD_STATUS) || (val < 0)),
1458                                  5000,
1459                                  5000 * 100);
1460         if (ret) {
1461                 DRM_DEV_ERROR(dev, "no hpd.\n");
1462                 return;
1463         }
1464
1465         DRM_DEV_DEBUG_DRIVER(dev, "system status: 0x%x. HPD raise up.\n", val);
1466         anx7625_reg_write(ctx, ctx->i2c.tcpc_client,
1467                           INTR_ALERT_1, 0xFF);
1468         anx7625_reg_write(ctx, ctx->i2c.rx_p0_client,
1469                           INTERFACE_CHANGE_INT, 0);
1470
1471         anx7625_start_dp_work(ctx);
1472
1473         if (!ctx->pdata.panel_bridge && ctx->bridge_attached)
1474                 drm_helper_hpd_irq_event(ctx->bridge.dev);
1475 }
1476
1477 static void anx7625_remove_edid(struct anx7625_data *ctx)
1478 {
1479         ctx->slimport_edid_p.edid_block_num = -1;
1480 }
1481
1482 static void anx7625_dp_adjust_swing(struct anx7625_data *ctx)
1483 {
1484         int i;
1485
1486         for (i = 0; i < ctx->pdata.dp_lane0_swing_reg_cnt; i++)
1487                 anx7625_reg_write(ctx, ctx->i2c.tx_p1_client,
1488                                   DP_TX_LANE0_SWING_REG0 + i,
1489                                   ctx->pdata.lane0_reg_data[i]);
1490
1491         for (i = 0; i < ctx->pdata.dp_lane1_swing_reg_cnt; i++)
1492                 anx7625_reg_write(ctx, ctx->i2c.tx_p1_client,
1493                                   DP_TX_LANE1_SWING_REG0 + i,
1494                                   ctx->pdata.lane1_reg_data[i]);
1495 }
1496
1497 static void dp_hpd_change_handler(struct anx7625_data *ctx, bool on)
1498 {
1499         struct device *dev = &ctx->client->dev;
1500
1501         /* HPD changed */
1502         DRM_DEV_DEBUG_DRIVER(dev, "dp_hpd_change_default_func: %d\n",
1503                              (u32)on);
1504
1505         if (on == 0) {
1506                 DRM_DEV_DEBUG_DRIVER(dev, " HPD low\n");
1507                 anx7625_remove_edid(ctx);
1508                 anx7625_stop_dp_work(ctx);
1509         } else {
1510                 DRM_DEV_DEBUG_DRIVER(dev, " HPD high\n");
1511                 anx7625_start_dp_work(ctx);
1512                 anx7625_dp_adjust_swing(ctx);
1513         }
1514 }
1515
1516 static int anx7625_hpd_change_detect(struct anx7625_data *ctx)
1517 {
1518         int intr_vector, status;
1519         struct device *dev = &ctx->client->dev;
1520
1521         status = anx7625_reg_write(ctx, ctx->i2c.tcpc_client,
1522                                    INTR_ALERT_1, 0xFF);
1523         if (status < 0) {
1524                 DRM_DEV_ERROR(dev, "cannot clear alert reg.\n");
1525                 return status;
1526         }
1527
1528         intr_vector = anx7625_reg_read(ctx, ctx->i2c.rx_p0_client,
1529                                        INTERFACE_CHANGE_INT);
1530         if (intr_vector < 0) {
1531                 DRM_DEV_ERROR(dev, "cannot access interrupt change reg.\n");
1532                 return intr_vector;
1533         }
1534         DRM_DEV_DEBUG_DRIVER(dev, "0x7e:0x44=%x\n", intr_vector);
1535         status = anx7625_reg_write(ctx, ctx->i2c.rx_p0_client,
1536                                    INTERFACE_CHANGE_INT,
1537                                    intr_vector & (~intr_vector));
1538         if (status < 0) {
1539                 DRM_DEV_ERROR(dev, "cannot clear interrupt change reg.\n");
1540                 return status;
1541         }
1542
1543         if (!(intr_vector & HPD_STATUS_CHANGE))
1544                 return -ENOENT;
1545
1546         status = anx7625_reg_read(ctx, ctx->i2c.rx_p0_client,
1547                                   SYSTEM_STSTUS);
1548         if (status < 0) {
1549                 DRM_DEV_ERROR(dev, "cannot clear interrupt status.\n");
1550                 return status;
1551         }
1552
1553         DRM_DEV_DEBUG_DRIVER(dev, "0x7e:0x45=%x\n", status);
1554         dp_hpd_change_handler(ctx, status & HPD_STATUS);
1555
1556         return 0;
1557 }
1558
1559 static void anx7625_work_func(struct work_struct *work)
1560 {
1561         int event;
1562         struct anx7625_data *ctx = container_of(work,
1563                                                 struct anx7625_data, work);
1564
1565         mutex_lock(&ctx->lock);
1566
1567         if (pm_runtime_suspended(&ctx->client->dev))
1568                 goto unlock;
1569
1570         event = anx7625_hpd_change_detect(ctx);
1571         if (event < 0)
1572                 goto unlock;
1573
1574         if (ctx->bridge_attached)
1575                 drm_helper_hpd_irq_event(ctx->bridge.dev);
1576
1577 unlock:
1578         mutex_unlock(&ctx->lock);
1579 }
1580
1581 static irqreturn_t anx7625_intr_hpd_isr(int irq, void *data)
1582 {
1583         struct anx7625_data *ctx = (struct anx7625_data *)data;
1584
1585         queue_work(ctx->workqueue, &ctx->work);
1586
1587         return IRQ_HANDLED;
1588 }
1589
1590 static int anx7625_get_swing_setting(struct device *dev,
1591                                      struct anx7625_platform_data *pdata)
1592 {
1593         int num_regs;
1594
1595         if (of_get_property(dev->of_node,
1596                             "analogix,lane0-swing", &num_regs)) {
1597                 if (num_regs > DP_TX_SWING_REG_CNT)
1598                         num_regs = DP_TX_SWING_REG_CNT;
1599
1600                 pdata->dp_lane0_swing_reg_cnt = num_regs;
1601                 of_property_read_u8_array(dev->of_node, "analogix,lane0-swing",
1602                                           pdata->lane0_reg_data, num_regs);
1603         }
1604
1605         if (of_get_property(dev->of_node,
1606                             "analogix,lane1-swing", &num_regs)) {
1607                 if (num_regs > DP_TX_SWING_REG_CNT)
1608                         num_regs = DP_TX_SWING_REG_CNT;
1609
1610                 pdata->dp_lane1_swing_reg_cnt = num_regs;
1611                 of_property_read_u8_array(dev->of_node, "analogix,lane1-swing",
1612                                           pdata->lane1_reg_data, num_regs);
1613         }
1614
1615         return 0;
1616 }
1617
1618 static int anx7625_parse_dt(struct device *dev,
1619                             struct anx7625_platform_data *pdata)
1620 {
1621         struct device_node *np = dev->of_node, *ep0;
1622         int bus_type, mipi_lanes;
1623
1624         anx7625_get_swing_setting(dev, pdata);
1625
1626         pdata->is_dpi = 1; /* default dpi mode */
1627         pdata->mipi_host_node = of_graph_get_remote_node(np, 0, 0);
1628         if (!pdata->mipi_host_node) {
1629                 DRM_DEV_ERROR(dev, "fail to get internal panel.\n");
1630                 return -ENODEV;
1631         }
1632
1633         bus_type = V4L2_FWNODE_BUS_TYPE_PARALLEL;
1634         mipi_lanes = MAX_LANES_SUPPORT;
1635         ep0 = of_graph_get_endpoint_by_regs(np, 0, 0);
1636         if (ep0) {
1637                 if (of_property_read_u32(ep0, "bus-type", &bus_type))
1638                         bus_type = 0;
1639
1640                 mipi_lanes = of_property_count_u32_elems(ep0, "data-lanes");
1641         }
1642
1643         if (bus_type == V4L2_FWNODE_BUS_TYPE_PARALLEL) /* bus type is Parallel(DSI) */
1644                 pdata->is_dpi = 0;
1645
1646         pdata->mipi_lanes = mipi_lanes;
1647         if (pdata->mipi_lanes > MAX_LANES_SUPPORT || pdata->mipi_lanes <= 0)
1648                 pdata->mipi_lanes = MAX_LANES_SUPPORT;
1649
1650         if (pdata->is_dpi)
1651                 DRM_DEV_DEBUG_DRIVER(dev, "found MIPI DPI host node.\n");
1652         else
1653                 DRM_DEV_DEBUG_DRIVER(dev, "found MIPI DSI host node.\n");
1654
1655         if (of_property_read_bool(np, "analogix,audio-enable"))
1656                 pdata->audio_en = 1;
1657
1658         pdata->panel_bridge = devm_drm_of_get_bridge(dev, np, 1, 0);
1659         if (IS_ERR(pdata->panel_bridge)) {
1660                 if (PTR_ERR(pdata->panel_bridge) == -ENODEV)
1661                         return 0;
1662
1663                 return PTR_ERR(pdata->panel_bridge);
1664         }
1665
1666         DRM_DEV_DEBUG_DRIVER(dev, "get panel node.\n");
1667
1668         return 0;
1669 }
1670
1671 static bool anx7625_of_panel_on_aux_bus(struct device *dev)
1672 {
1673         struct device_node *bus, *panel;
1674
1675         bus = of_get_child_by_name(dev->of_node, "aux-bus");
1676         if (!bus)
1677                 return false;
1678
1679         panel = of_get_child_by_name(bus, "panel");
1680         of_node_put(bus);
1681         if (!panel)
1682                 return false;
1683         of_node_put(panel);
1684
1685         return true;
1686 }
1687
1688 static inline struct anx7625_data *bridge_to_anx7625(struct drm_bridge *bridge)
1689 {
1690         return container_of(bridge, struct anx7625_data, bridge);
1691 }
1692
1693 static ssize_t anx7625_aux_transfer(struct drm_dp_aux *aux,
1694                                     struct drm_dp_aux_msg *msg)
1695 {
1696         struct anx7625_data *ctx = container_of(aux, struct anx7625_data, aux);
1697         struct device *dev = &ctx->client->dev;
1698         u8 request = msg->request & ~DP_AUX_I2C_MOT;
1699         int ret = 0;
1700
1701         pm_runtime_get_sync(dev);
1702         msg->reply = 0;
1703         switch (request) {
1704         case DP_AUX_NATIVE_WRITE:
1705         case DP_AUX_I2C_WRITE:
1706         case DP_AUX_NATIVE_READ:
1707         case DP_AUX_I2C_READ:
1708                 break;
1709         default:
1710                 ret = -EINVAL;
1711         }
1712         if (!ret)
1713                 ret = anx7625_aux_trans(ctx, msg->request, msg->address,
1714                                         msg->size, msg->buffer);
1715         pm_runtime_mark_last_busy(dev);
1716         pm_runtime_put_autosuspend(dev);
1717
1718         return ret;
1719 }
1720
1721 static struct edid *anx7625_get_edid(struct anx7625_data *ctx)
1722 {
1723         struct device *dev = &ctx->client->dev;
1724         struct s_edid_data *p_edid = &ctx->slimport_edid_p;
1725         int edid_num;
1726         u8 *edid;
1727
1728         edid = kmalloc(FOUR_BLOCK_SIZE, GFP_KERNEL);
1729         if (!edid) {
1730                 DRM_DEV_ERROR(dev, "Fail to allocate buffer\n");
1731                 return NULL;
1732         }
1733
1734         if (ctx->slimport_edid_p.edid_block_num > 0) {
1735                 memcpy(edid, ctx->slimport_edid_p.edid_raw_data,
1736                        FOUR_BLOCK_SIZE);
1737                 return (struct edid *)edid;
1738         }
1739
1740         pm_runtime_get_sync(dev);
1741         edid_num = sp_tx_edid_read(ctx, p_edid->edid_raw_data);
1742         pm_runtime_put_sync(dev);
1743
1744         if (edid_num < 1) {
1745                 DRM_DEV_ERROR(dev, "Fail to read EDID: %d\n", edid_num);
1746                 kfree(edid);
1747                 return NULL;
1748         }
1749
1750         p_edid->edid_block_num = edid_num;
1751
1752         memcpy(edid, ctx->slimport_edid_p.edid_raw_data, FOUR_BLOCK_SIZE);
1753         return (struct edid *)edid;
1754 }
1755
1756 static enum drm_connector_status anx7625_sink_detect(struct anx7625_data *ctx)
1757 {
1758         struct device *dev = &ctx->client->dev;
1759
1760         DRM_DEV_DEBUG_DRIVER(dev, "sink detect\n");
1761
1762         if (ctx->pdata.panel_bridge)
1763                 return connector_status_connected;
1764
1765         return ctx->hpd_status ? connector_status_connected :
1766                                      connector_status_disconnected;
1767 }
1768
1769 static int anx7625_audio_hw_params(struct device *dev, void *data,
1770                                    struct hdmi_codec_daifmt *fmt,
1771                                    struct hdmi_codec_params *params)
1772 {
1773         struct anx7625_data *ctx = dev_get_drvdata(dev);
1774         int wl, ch, rate;
1775         int ret = 0;
1776
1777         if (fmt->fmt != HDMI_DSP_A) {
1778                 DRM_DEV_ERROR(dev, "only supports DSP_A\n");
1779                 return -EINVAL;
1780         }
1781
1782         DRM_DEV_DEBUG_DRIVER(dev, "setting %d Hz, %d bit, %d channels\n",
1783                              params->sample_rate, params->sample_width,
1784                              params->cea.channels);
1785
1786         ret |= anx7625_write_and_or(ctx, ctx->i2c.tx_p2_client,
1787                                     AUDIO_CHANNEL_STATUS_6,
1788                                     ~I2S_SLAVE_MODE,
1789                                     TDM_SLAVE_MODE);
1790
1791         /* Word length */
1792         switch (params->sample_width) {
1793         case 16:
1794                 wl = AUDIO_W_LEN_16_20MAX;
1795                 break;
1796         case 18:
1797                 wl = AUDIO_W_LEN_18_20MAX;
1798                 break;
1799         case 20:
1800                 wl = AUDIO_W_LEN_20_20MAX;
1801                 break;
1802         case 24:
1803                 wl = AUDIO_W_LEN_24_24MAX;
1804                 break;
1805         default:
1806                 DRM_DEV_DEBUG_DRIVER(dev, "wordlength: %d bit not support",
1807                                      params->sample_width);
1808                 return -EINVAL;
1809         }
1810         ret |= anx7625_write_and_or(ctx, ctx->i2c.tx_p2_client,
1811                                     AUDIO_CHANNEL_STATUS_5,
1812                                     0xf0, wl);
1813
1814         /* Channel num */
1815         switch (params->cea.channels) {
1816         case 2:
1817                 ch = I2S_CH_2;
1818                 break;
1819         case 4:
1820                 ch = TDM_CH_4;
1821                 break;
1822         case 6:
1823                 ch = TDM_CH_6;
1824                 break;
1825         case 8:
1826                 ch = TDM_CH_8;
1827                 break;
1828         default:
1829                 DRM_DEV_DEBUG_DRIVER(dev, "channel number: %d not support",
1830                                      params->cea.channels);
1831                 return -EINVAL;
1832         }
1833         ret |= anx7625_write_and_or(ctx, ctx->i2c.tx_p2_client,
1834                                AUDIO_CHANNEL_STATUS_6, 0x1f, ch << 5);
1835         if (ch > I2S_CH_2)
1836                 ret |= anx7625_write_or(ctx, ctx->i2c.tx_p2_client,
1837                                 AUDIO_CHANNEL_STATUS_6, AUDIO_LAYOUT);
1838         else
1839                 ret |= anx7625_write_and(ctx, ctx->i2c.tx_p2_client,
1840                                 AUDIO_CHANNEL_STATUS_6, ~AUDIO_LAYOUT);
1841
1842         /* FS */
1843         switch (params->sample_rate) {
1844         case 32000:
1845                 rate = AUDIO_FS_32K;
1846                 break;
1847         case 44100:
1848                 rate = AUDIO_FS_441K;
1849                 break;
1850         case 48000:
1851                 rate = AUDIO_FS_48K;
1852                 break;
1853         case 88200:
1854                 rate = AUDIO_FS_882K;
1855                 break;
1856         case 96000:
1857                 rate = AUDIO_FS_96K;
1858                 break;
1859         case 176400:
1860                 rate = AUDIO_FS_1764K;
1861                 break;
1862         case 192000:
1863                 rate = AUDIO_FS_192K;
1864                 break;
1865         default:
1866                 DRM_DEV_DEBUG_DRIVER(dev, "sample rate: %d not support",
1867                                      params->sample_rate);
1868                 return -EINVAL;
1869         }
1870         ret |= anx7625_write_and_or(ctx, ctx->i2c.tx_p2_client,
1871                                     AUDIO_CHANNEL_STATUS_4,
1872                                     0xf0, rate);
1873         ret |= anx7625_write_or(ctx, ctx->i2c.rx_p0_client,
1874                                 AP_AV_STATUS, AP_AUDIO_CHG);
1875         if (ret < 0) {
1876                 DRM_DEV_ERROR(dev, "IO error : config audio.\n");
1877                 return -EIO;
1878         }
1879
1880         return 0;
1881 }
1882
1883 static void anx7625_audio_shutdown(struct device *dev, void *data)
1884 {
1885         DRM_DEV_DEBUG_DRIVER(dev, "stop audio\n");
1886 }
1887
1888 static int anx7625_hdmi_i2s_get_dai_id(struct snd_soc_component *component,
1889                                        struct device_node *endpoint)
1890 {
1891         struct of_endpoint of_ep;
1892         int ret;
1893
1894         ret = of_graph_parse_endpoint(endpoint, &of_ep);
1895         if (ret < 0)
1896                 return ret;
1897
1898         /*
1899          * HDMI sound should be located at external DPI port
1900          * Didn't have good way to check where is internal(DSI)
1901          * or external(DPI) bridge
1902          */
1903         return 0;
1904 }
1905
1906 static void
1907 anx7625_audio_update_connector_status(struct anx7625_data *ctx,
1908                                       enum drm_connector_status status)
1909 {
1910         if (ctx->plugged_cb && ctx->codec_dev) {
1911                 ctx->plugged_cb(ctx->codec_dev,
1912                                 status == connector_status_connected);
1913         }
1914 }
1915
1916 static int anx7625_audio_hook_plugged_cb(struct device *dev, void *data,
1917                                          hdmi_codec_plugged_cb fn,
1918                                          struct device *codec_dev)
1919 {
1920         struct anx7625_data *ctx = data;
1921
1922         ctx->plugged_cb = fn;
1923         ctx->codec_dev = codec_dev;
1924         anx7625_audio_update_connector_status(ctx, anx7625_sink_detect(ctx));
1925
1926         return 0;
1927 }
1928
1929 static int anx7625_audio_get_eld(struct device *dev, void *data,
1930                                  u8 *buf, size_t len)
1931 {
1932         struct anx7625_data *ctx = dev_get_drvdata(dev);
1933
1934         if (!ctx->connector) {
1935                 /* Pass en empty ELD if connector not available */
1936                 memset(buf, 0, len);
1937         } else {
1938                 dev_dbg(dev, "audio copy eld\n");
1939                 memcpy(buf, ctx->connector->eld,
1940                        min(sizeof(ctx->connector->eld), len));
1941         }
1942
1943         return 0;
1944 }
1945
1946 static const struct hdmi_codec_ops anx7625_codec_ops = {
1947         .hw_params      = anx7625_audio_hw_params,
1948         .audio_shutdown = anx7625_audio_shutdown,
1949         .get_eld        = anx7625_audio_get_eld,
1950         .get_dai_id     = anx7625_hdmi_i2s_get_dai_id,
1951         .hook_plugged_cb = anx7625_audio_hook_plugged_cb,
1952 };
1953
1954 static void anx7625_unregister_audio(struct anx7625_data *ctx)
1955 {
1956         struct device *dev = &ctx->client->dev;
1957
1958         if (ctx->audio_pdev) {
1959                 platform_device_unregister(ctx->audio_pdev);
1960                 ctx->audio_pdev = NULL;
1961         }
1962
1963         DRM_DEV_DEBUG_DRIVER(dev, "unbound to %s", HDMI_CODEC_DRV_NAME);
1964 }
1965
1966 static int anx7625_register_audio(struct device *dev, struct anx7625_data *ctx)
1967 {
1968         struct hdmi_codec_pdata codec_data = {
1969                 .ops = &anx7625_codec_ops,
1970                 .max_i2s_channels = 8,
1971                 .i2s = 1,
1972                 .data = ctx,
1973         };
1974
1975         ctx->audio_pdev = platform_device_register_data(dev,
1976                                                         HDMI_CODEC_DRV_NAME,
1977                                                         PLATFORM_DEVID_AUTO,
1978                                                         &codec_data,
1979                                                         sizeof(codec_data));
1980
1981         if (IS_ERR(ctx->audio_pdev))
1982                 return PTR_ERR(ctx->audio_pdev);
1983
1984         DRM_DEV_DEBUG_DRIVER(dev, "bound to %s", HDMI_CODEC_DRV_NAME);
1985
1986         return 0;
1987 }
1988
1989 static int anx7625_attach_dsi(struct anx7625_data *ctx)
1990 {
1991         struct mipi_dsi_device *dsi;
1992         struct device *dev = &ctx->client->dev;
1993         struct mipi_dsi_host *host;
1994         const struct mipi_dsi_device_info info = {
1995                 .type = "anx7625",
1996                 .channel = 0,
1997                 .node = NULL,
1998         };
1999         int ret;
2000
2001         DRM_DEV_DEBUG_DRIVER(dev, "attach dsi\n");
2002
2003         host = of_find_mipi_dsi_host_by_node(ctx->pdata.mipi_host_node);
2004         if (!host) {
2005                 DRM_DEV_ERROR(dev, "fail to find dsi host.\n");
2006                 return -EPROBE_DEFER;
2007         }
2008
2009         dsi = devm_mipi_dsi_device_register_full(dev, host, &info);
2010         if (IS_ERR(dsi)) {
2011                 DRM_DEV_ERROR(dev, "fail to create dsi device.\n");
2012                 return -EINVAL;
2013         }
2014
2015         dsi->lanes = ctx->pdata.mipi_lanes;
2016         dsi->format = MIPI_DSI_FMT_RGB888;
2017         dsi->mode_flags = MIPI_DSI_MODE_VIDEO   |
2018                 MIPI_DSI_MODE_VIDEO_SYNC_PULSE  |
2019                 MIPI_DSI_MODE_VIDEO_HSE |
2020                 MIPI_DSI_HS_PKT_END_ALIGNED;
2021
2022         ret = devm_mipi_dsi_attach(dev, dsi);
2023         if (ret) {
2024                 DRM_DEV_ERROR(dev, "fail to attach dsi to host.\n");
2025                 return ret;
2026         }
2027
2028         ctx->dsi = dsi;
2029
2030         DRM_DEV_DEBUG_DRIVER(dev, "attach dsi succeeded.\n");
2031
2032         return 0;
2033 }
2034
2035 static void hdcp_check_work_func(struct work_struct *work)
2036 {
2037         u8 status;
2038         struct delayed_work *dwork;
2039         struct anx7625_data *ctx;
2040         struct device *dev;
2041         struct drm_device *drm_dev;
2042
2043         dwork = to_delayed_work(work);
2044         ctx = container_of(dwork, struct anx7625_data, hdcp_work);
2045         dev = &ctx->client->dev;
2046
2047         if (!ctx->connector) {
2048                 dev_err(dev, "HDCP connector is null!");
2049                 return;
2050         }
2051
2052         drm_dev = ctx->connector->dev;
2053         drm_modeset_lock(&drm_dev->mode_config.connection_mutex, NULL);
2054         mutex_lock(&ctx->hdcp_wq_lock);
2055
2056         status = anx7625_reg_read(ctx, ctx->i2c.tx_p0_client, 0);
2057         dev_dbg(dev, "sink HDCP status check: %.02x\n", status);
2058         if (status & BIT(1)) {
2059                 ctx->hdcp_cp = DRM_MODE_CONTENT_PROTECTION_ENABLED;
2060                 drm_hdcp_update_content_protection(ctx->connector,
2061                                                    ctx->hdcp_cp);
2062                 dev_dbg(dev, "update CP to ENABLE\n");
2063         }
2064
2065         mutex_unlock(&ctx->hdcp_wq_lock);
2066         drm_modeset_unlock(&drm_dev->mode_config.connection_mutex);
2067 }
2068
2069 static int anx7625_connector_atomic_check(struct anx7625_data *ctx,
2070                                           struct drm_connector_state *state)
2071 {
2072         struct device *dev = &ctx->client->dev;
2073         int cp;
2074
2075         dev_dbg(dev, "hdcp state check\n");
2076         cp = state->content_protection;
2077
2078         if (cp == ctx->hdcp_cp)
2079                 return 0;
2080
2081         if (cp == DRM_MODE_CONTENT_PROTECTION_DESIRED) {
2082                 if (ctx->dp_en) {
2083                         dev_dbg(dev, "enable HDCP\n");
2084                         anx7625_hdcp_enable(ctx);
2085
2086                         queue_delayed_work(ctx->hdcp_workqueue,
2087                                            &ctx->hdcp_work,
2088                                            msecs_to_jiffies(2000));
2089                 }
2090         }
2091
2092         if (cp == DRM_MODE_CONTENT_PROTECTION_UNDESIRED) {
2093                 if (ctx->hdcp_cp != DRM_MODE_CONTENT_PROTECTION_ENABLED) {
2094                         dev_err(dev, "current CP is not ENABLED\n");
2095                         return -EINVAL;
2096                 }
2097                 anx7625_hdcp_disable(ctx);
2098                 ctx->hdcp_cp = DRM_MODE_CONTENT_PROTECTION_UNDESIRED;
2099                 drm_hdcp_update_content_protection(ctx->connector,
2100                                                    ctx->hdcp_cp);
2101                 dev_dbg(dev, "update CP to UNDESIRE\n");
2102         }
2103
2104         if (cp == DRM_MODE_CONTENT_PROTECTION_ENABLED) {
2105                 dev_err(dev, "Userspace illegal set to PROTECTION ENABLE\n");
2106                 return -EINVAL;
2107         }
2108
2109         return 0;
2110 }
2111
2112 static int anx7625_bridge_attach(struct drm_bridge *bridge,
2113                                  enum drm_bridge_attach_flags flags)
2114 {
2115         struct anx7625_data *ctx = bridge_to_anx7625(bridge);
2116         int err;
2117         struct device *dev = &ctx->client->dev;
2118
2119         DRM_DEV_DEBUG_DRIVER(dev, "drm attach\n");
2120         if (!(flags & DRM_BRIDGE_ATTACH_NO_CONNECTOR))
2121                 return -EINVAL;
2122
2123         if (!bridge->encoder) {
2124                 DRM_DEV_ERROR(dev, "Parent encoder object not found");
2125                 return -ENODEV;
2126         }
2127
2128         ctx->aux.drm_dev = bridge->dev;
2129         err = drm_dp_aux_register(&ctx->aux);
2130         if (err) {
2131                 dev_err(dev, "failed to register aux channel: %d\n", err);
2132                 return err;
2133         }
2134
2135         if (ctx->pdata.panel_bridge) {
2136                 err = drm_bridge_attach(bridge->encoder,
2137                                         ctx->pdata.panel_bridge,
2138                                         &ctx->bridge, flags);
2139                 if (err)
2140                         return err;
2141         }
2142
2143         ctx->bridge_attached = 1;
2144
2145         return 0;
2146 }
2147
2148 static void anx7625_bridge_detach(struct drm_bridge *bridge)
2149 {
2150         struct anx7625_data *ctx = bridge_to_anx7625(bridge);
2151
2152         drm_dp_aux_unregister(&ctx->aux);
2153 }
2154
2155 static enum drm_mode_status
2156 anx7625_bridge_mode_valid(struct drm_bridge *bridge,
2157                           const struct drm_display_info *info,
2158                           const struct drm_display_mode *mode)
2159 {
2160         struct anx7625_data *ctx = bridge_to_anx7625(bridge);
2161         struct device *dev = &ctx->client->dev;
2162
2163         DRM_DEV_DEBUG_DRIVER(dev, "drm mode checking\n");
2164
2165         /* Max 1200p at 5.4 Ghz, one lane, pixel clock 300M */
2166         if (mode->clock > SUPPORT_PIXEL_CLOCK) {
2167                 DRM_DEV_DEBUG_DRIVER(dev,
2168                                      "drm mode invalid, pixelclock too high.\n");
2169                 return MODE_CLOCK_HIGH;
2170         }
2171
2172         DRM_DEV_DEBUG_DRIVER(dev, "drm mode valid.\n");
2173
2174         return MODE_OK;
2175 }
2176
2177 static void anx7625_bridge_mode_set(struct drm_bridge *bridge,
2178                                     const struct drm_display_mode *old_mode,
2179                                     const struct drm_display_mode *mode)
2180 {
2181         struct anx7625_data *ctx = bridge_to_anx7625(bridge);
2182         struct device *dev = &ctx->client->dev;
2183
2184         DRM_DEV_DEBUG_DRIVER(dev, "drm mode set\n");
2185
2186         ctx->dt.pixelclock.min = mode->clock;
2187         ctx->dt.hactive.min = mode->hdisplay;
2188         ctx->dt.hsync_len.min = mode->hsync_end - mode->hsync_start;
2189         ctx->dt.hfront_porch.min = mode->hsync_start - mode->hdisplay;
2190         ctx->dt.hback_porch.min = mode->htotal - mode->hsync_end;
2191         ctx->dt.vactive.min = mode->vdisplay;
2192         ctx->dt.vsync_len.min = mode->vsync_end - mode->vsync_start;
2193         ctx->dt.vfront_porch.min = mode->vsync_start - mode->vdisplay;
2194         ctx->dt.vback_porch.min = mode->vtotal - mode->vsync_end;
2195
2196         ctx->display_timing_valid = 1;
2197
2198         DRM_DEV_DEBUG_DRIVER(dev, "pixelclock(%d).\n", ctx->dt.pixelclock.min);
2199         DRM_DEV_DEBUG_DRIVER(dev, "hactive(%d), hsync(%d), hfp(%d), hbp(%d)\n",
2200                              ctx->dt.hactive.min,
2201                              ctx->dt.hsync_len.min,
2202                              ctx->dt.hfront_porch.min,
2203                              ctx->dt.hback_porch.min);
2204         DRM_DEV_DEBUG_DRIVER(dev, "vactive(%d), vsync(%d), vfp(%d), vbp(%d)\n",
2205                              ctx->dt.vactive.min,
2206                              ctx->dt.vsync_len.min,
2207                              ctx->dt.vfront_porch.min,
2208                              ctx->dt.vback_porch.min);
2209         DRM_DEV_DEBUG_DRIVER(dev, "hdisplay(%d),hsync_start(%d).\n",
2210                              mode->hdisplay,
2211                              mode->hsync_start);
2212         DRM_DEV_DEBUG_DRIVER(dev, "hsync_end(%d),htotal(%d).\n",
2213                              mode->hsync_end,
2214                              mode->htotal);
2215         DRM_DEV_DEBUG_DRIVER(dev, "vdisplay(%d),vsync_start(%d).\n",
2216                              mode->vdisplay,
2217                              mode->vsync_start);
2218         DRM_DEV_DEBUG_DRIVER(dev, "vsync_end(%d),vtotal(%d).\n",
2219                              mode->vsync_end,
2220                              mode->vtotal);
2221 }
2222
2223 static bool anx7625_bridge_mode_fixup(struct drm_bridge *bridge,
2224                                       const struct drm_display_mode *mode,
2225                                       struct drm_display_mode *adj)
2226 {
2227         struct anx7625_data *ctx = bridge_to_anx7625(bridge);
2228         struct device *dev = &ctx->client->dev;
2229         u32 hsync, hfp, hbp, hblanking;
2230         u32 adj_hsync, adj_hfp, adj_hbp, adj_hblanking, delta_adj;
2231         u32 vref, adj_clock;
2232
2233         DRM_DEV_DEBUG_DRIVER(dev, "drm mode fixup set\n");
2234
2235         /* No need fixup for external monitor */
2236         if (!ctx->pdata.panel_bridge)
2237                 return true;
2238
2239         hsync = mode->hsync_end - mode->hsync_start;
2240         hfp = mode->hsync_start - mode->hdisplay;
2241         hbp = mode->htotal - mode->hsync_end;
2242         hblanking = mode->htotal - mode->hdisplay;
2243
2244         DRM_DEV_DEBUG_DRIVER(dev, "before mode fixup\n");
2245         DRM_DEV_DEBUG_DRIVER(dev, "hsync(%d), hfp(%d), hbp(%d), clock(%d)\n",
2246                              hsync, hfp, hbp, adj->clock);
2247         DRM_DEV_DEBUG_DRIVER(dev, "hsync_start(%d), hsync_end(%d), htot(%d)\n",
2248                              adj->hsync_start, adj->hsync_end, adj->htotal);
2249
2250         adj_hfp = hfp;
2251         adj_hsync = hsync;
2252         adj_hbp = hbp;
2253         adj_hblanking = hblanking;
2254
2255         /* HFP needs to be even */
2256         if (hfp & 0x1) {
2257                 adj_hfp += 1;
2258                 adj_hblanking += 1;
2259         }
2260
2261         /* HBP needs to be even */
2262         if (hbp & 0x1) {
2263                 adj_hbp -= 1;
2264                 adj_hblanking -= 1;
2265         }
2266
2267         /* HSYNC needs to be even */
2268         if (hsync & 0x1) {
2269                 if (adj_hblanking < hblanking)
2270                         adj_hsync += 1;
2271                 else
2272                         adj_hsync -= 1;
2273         }
2274
2275         /*
2276          * Once illegal timing detected, use default HFP, HSYNC, HBP
2277          * This adjusting made for built-in eDP panel, for the externel
2278          * DP monitor, may need return false.
2279          */
2280         if (hblanking < HBLANKING_MIN || (hfp < HP_MIN && hbp < HP_MIN)) {
2281                 adj_hsync = SYNC_LEN_DEF;
2282                 adj_hfp = HFP_HBP_DEF;
2283                 adj_hbp = HFP_HBP_DEF;
2284                 vref = adj->clock * 1000 / (adj->htotal * adj->vtotal);
2285                 if (hblanking < HBLANKING_MIN) {
2286                         delta_adj = HBLANKING_MIN - hblanking;
2287                         adj_clock = vref * delta_adj * adj->vtotal;
2288                         adj->clock += DIV_ROUND_UP(adj_clock, 1000);
2289                 } else {
2290                         delta_adj = hblanking - HBLANKING_MIN;
2291                         adj_clock = vref * delta_adj * adj->vtotal;
2292                         adj->clock -= DIV_ROUND_UP(adj_clock, 1000);
2293                 }
2294
2295                 DRM_WARN("illegal hblanking timing, use default.\n");
2296                 DRM_WARN("hfp(%d), hbp(%d), hsync(%d).\n", hfp, hbp, hsync);
2297         } else if (adj_hfp < HP_MIN) {
2298                 /* Adjust hfp if hfp less than HP_MIN */
2299                 delta_adj = HP_MIN - adj_hfp;
2300                 adj_hfp = HP_MIN;
2301
2302                 /*
2303                  * Balance total HBlanking pixel, if HBP does not have enough
2304                  * space, adjust HSYNC length, otherwise adjust HBP
2305                  */
2306                 if ((adj_hbp - delta_adj) < HP_MIN)
2307                         /* HBP not enough space */
2308                         adj_hsync -= delta_adj;
2309                 else
2310                         adj_hbp -= delta_adj;
2311         } else if (adj_hbp < HP_MIN) {
2312                 delta_adj = HP_MIN - adj_hbp;
2313                 adj_hbp = HP_MIN;
2314
2315                 /*
2316                  * Balance total HBlanking pixel, if HBP hasn't enough space,
2317                  * adjust HSYNC length, otherwize adjust HBP
2318                  */
2319                 if ((adj_hfp - delta_adj) < HP_MIN)
2320                         /* HFP not enough space */
2321                         adj_hsync -= delta_adj;
2322                 else
2323                         adj_hfp -= delta_adj;
2324         }
2325
2326         DRM_DEV_DEBUG_DRIVER(dev, "after mode fixup\n");
2327         DRM_DEV_DEBUG_DRIVER(dev, "hsync(%d), hfp(%d), hbp(%d), clock(%d)\n",
2328                              adj_hsync, adj_hfp, adj_hbp, adj->clock);
2329
2330         /* Reconstruct timing */
2331         adj->hsync_start = adj->hdisplay + adj_hfp;
2332         adj->hsync_end = adj->hsync_start + adj_hsync;
2333         adj->htotal = adj->hsync_end + adj_hbp;
2334         DRM_DEV_DEBUG_DRIVER(dev, "hsync_start(%d), hsync_end(%d), htot(%d)\n",
2335                              adj->hsync_start, adj->hsync_end, adj->htotal);
2336
2337         return true;
2338 }
2339
2340 static int anx7625_bridge_atomic_check(struct drm_bridge *bridge,
2341                                        struct drm_bridge_state *bridge_state,
2342                                        struct drm_crtc_state *crtc_state,
2343                                        struct drm_connector_state *conn_state)
2344 {
2345         struct anx7625_data *ctx = bridge_to_anx7625(bridge);
2346         struct device *dev = &ctx->client->dev;
2347
2348         dev_dbg(dev, "drm bridge atomic check\n");
2349
2350         anx7625_bridge_mode_fixup(bridge, &crtc_state->mode,
2351                                   &crtc_state->adjusted_mode);
2352
2353         return anx7625_connector_atomic_check(ctx, conn_state);
2354 }
2355
2356 static void anx7625_bridge_atomic_enable(struct drm_bridge *bridge,
2357                                          struct drm_bridge_state *state)
2358 {
2359         struct anx7625_data *ctx = bridge_to_anx7625(bridge);
2360         struct device *dev = &ctx->client->dev;
2361         struct drm_connector *connector;
2362
2363         dev_dbg(dev, "drm atomic enable\n");
2364
2365         if (!bridge->encoder) {
2366                 dev_err(dev, "Parent encoder object not found");
2367                 return;
2368         }
2369
2370         connector = drm_atomic_get_new_connector_for_encoder(state->base.state,
2371                                                              bridge->encoder);
2372         if (!connector)
2373                 return;
2374
2375         ctx->connector = connector;
2376
2377         pm_runtime_get_sync(dev);
2378
2379         anx7625_dp_start(ctx);
2380 }
2381
2382 static void anx7625_bridge_atomic_disable(struct drm_bridge *bridge,
2383                                           struct drm_bridge_state *old)
2384 {
2385         struct anx7625_data *ctx = bridge_to_anx7625(bridge);
2386         struct device *dev = &ctx->client->dev;
2387
2388         dev_dbg(dev, "drm atomic disable\n");
2389
2390         ctx->connector = NULL;
2391         anx7625_dp_stop(ctx);
2392
2393         pm_runtime_put_sync(dev);
2394 }
2395
2396 static enum drm_connector_status
2397 anx7625_bridge_detect(struct drm_bridge *bridge)
2398 {
2399         struct anx7625_data *ctx = bridge_to_anx7625(bridge);
2400         struct device *dev = &ctx->client->dev;
2401
2402         DRM_DEV_DEBUG_DRIVER(dev, "drm bridge detect\n");
2403
2404         return anx7625_sink_detect(ctx);
2405 }
2406
2407 static struct edid *anx7625_bridge_get_edid(struct drm_bridge *bridge,
2408                                             struct drm_connector *connector)
2409 {
2410         struct anx7625_data *ctx = bridge_to_anx7625(bridge);
2411         struct device *dev = &ctx->client->dev;
2412
2413         DRM_DEV_DEBUG_DRIVER(dev, "drm bridge get edid\n");
2414
2415         return anx7625_get_edid(ctx);
2416 }
2417
2418 static const struct drm_bridge_funcs anx7625_bridge_funcs = {
2419         .attach = anx7625_bridge_attach,
2420         .detach = anx7625_bridge_detach,
2421         .mode_valid = anx7625_bridge_mode_valid,
2422         .mode_set = anx7625_bridge_mode_set,
2423         .atomic_check = anx7625_bridge_atomic_check,
2424         .atomic_enable = anx7625_bridge_atomic_enable,
2425         .atomic_disable = anx7625_bridge_atomic_disable,
2426         .atomic_duplicate_state = drm_atomic_helper_bridge_duplicate_state,
2427         .atomic_destroy_state = drm_atomic_helper_bridge_destroy_state,
2428         .atomic_reset = drm_atomic_helper_bridge_reset,
2429         .detect = anx7625_bridge_detect,
2430         .get_edid = anx7625_bridge_get_edid,
2431 };
2432
2433 static int anx7625_register_i2c_dummy_clients(struct anx7625_data *ctx,
2434                                               struct i2c_client *client)
2435 {
2436         int err = 0;
2437
2438         ctx->i2c.tx_p0_client = i2c_new_dummy_device(client->adapter,
2439                                                      TX_P0_ADDR >> 1);
2440         if (IS_ERR(ctx->i2c.tx_p0_client))
2441                 return PTR_ERR(ctx->i2c.tx_p0_client);
2442
2443         ctx->i2c.tx_p1_client = i2c_new_dummy_device(client->adapter,
2444                                                      TX_P1_ADDR >> 1);
2445         if (IS_ERR(ctx->i2c.tx_p1_client)) {
2446                 err = PTR_ERR(ctx->i2c.tx_p1_client);
2447                 goto free_tx_p0;
2448         }
2449
2450         ctx->i2c.tx_p2_client = i2c_new_dummy_device(client->adapter,
2451                                                      TX_P2_ADDR >> 1);
2452         if (IS_ERR(ctx->i2c.tx_p2_client)) {
2453                 err = PTR_ERR(ctx->i2c.tx_p2_client);
2454                 goto free_tx_p1;
2455         }
2456
2457         ctx->i2c.rx_p0_client = i2c_new_dummy_device(client->adapter,
2458                                                      RX_P0_ADDR >> 1);
2459         if (IS_ERR(ctx->i2c.rx_p0_client)) {
2460                 err = PTR_ERR(ctx->i2c.rx_p0_client);
2461                 goto free_tx_p2;
2462         }
2463
2464         ctx->i2c.rx_p1_client = i2c_new_dummy_device(client->adapter,
2465                                                      RX_P1_ADDR >> 1);
2466         if (IS_ERR(ctx->i2c.rx_p1_client)) {
2467                 err = PTR_ERR(ctx->i2c.rx_p1_client);
2468                 goto free_rx_p0;
2469         }
2470
2471         ctx->i2c.rx_p2_client = i2c_new_dummy_device(client->adapter,
2472                                                      RX_P2_ADDR >> 1);
2473         if (IS_ERR(ctx->i2c.rx_p2_client)) {
2474                 err = PTR_ERR(ctx->i2c.rx_p2_client);
2475                 goto free_rx_p1;
2476         }
2477
2478         ctx->i2c.tcpc_client = i2c_new_dummy_device(client->adapter,
2479                                                     TCPC_INTERFACE_ADDR >> 1);
2480         if (IS_ERR(ctx->i2c.tcpc_client)) {
2481                 err = PTR_ERR(ctx->i2c.tcpc_client);
2482                 goto free_rx_p2;
2483         }
2484
2485         return 0;
2486
2487 free_rx_p2:
2488         i2c_unregister_device(ctx->i2c.rx_p2_client);
2489 free_rx_p1:
2490         i2c_unregister_device(ctx->i2c.rx_p1_client);
2491 free_rx_p0:
2492         i2c_unregister_device(ctx->i2c.rx_p0_client);
2493 free_tx_p2:
2494         i2c_unregister_device(ctx->i2c.tx_p2_client);
2495 free_tx_p1:
2496         i2c_unregister_device(ctx->i2c.tx_p1_client);
2497 free_tx_p0:
2498         i2c_unregister_device(ctx->i2c.tx_p0_client);
2499
2500         return err;
2501 }
2502
2503 static void anx7625_unregister_i2c_dummy_clients(struct anx7625_data *ctx)
2504 {
2505         i2c_unregister_device(ctx->i2c.tx_p0_client);
2506         i2c_unregister_device(ctx->i2c.tx_p1_client);
2507         i2c_unregister_device(ctx->i2c.tx_p2_client);
2508         i2c_unregister_device(ctx->i2c.rx_p0_client);
2509         i2c_unregister_device(ctx->i2c.rx_p1_client);
2510         i2c_unregister_device(ctx->i2c.rx_p2_client);
2511         i2c_unregister_device(ctx->i2c.tcpc_client);
2512 }
2513
2514 static int __maybe_unused anx7625_runtime_pm_suspend(struct device *dev)
2515 {
2516         struct anx7625_data *ctx = dev_get_drvdata(dev);
2517
2518         mutex_lock(&ctx->lock);
2519
2520         anx7625_stop_dp_work(ctx);
2521         anx7625_power_standby(ctx);
2522
2523         mutex_unlock(&ctx->lock);
2524
2525         return 0;
2526 }
2527
2528 static int __maybe_unused anx7625_runtime_pm_resume(struct device *dev)
2529 {
2530         struct anx7625_data *ctx = dev_get_drvdata(dev);
2531
2532         mutex_lock(&ctx->lock);
2533
2534         anx7625_power_on_init(ctx);
2535         anx7625_hpd_polling(ctx);
2536
2537         mutex_unlock(&ctx->lock);
2538
2539         return 0;
2540 }
2541
2542 static int __maybe_unused anx7625_resume(struct device *dev)
2543 {
2544         struct anx7625_data *ctx = dev_get_drvdata(dev);
2545
2546         if (!ctx->pdata.intp_irq)
2547                 return 0;
2548
2549         if (!pm_runtime_enabled(dev) || !pm_runtime_suspended(dev)) {
2550                 enable_irq(ctx->pdata.intp_irq);
2551                 anx7625_runtime_pm_resume(dev);
2552         }
2553
2554         return 0;
2555 }
2556
2557 static int __maybe_unused anx7625_suspend(struct device *dev)
2558 {
2559         struct anx7625_data *ctx = dev_get_drvdata(dev);
2560
2561         if (!ctx->pdata.intp_irq)
2562                 return 0;
2563
2564         if (!pm_runtime_enabled(dev) || !pm_runtime_suspended(dev)) {
2565                 anx7625_runtime_pm_suspend(dev);
2566                 disable_irq(ctx->pdata.intp_irq);
2567         }
2568
2569         return 0;
2570 }
2571
2572 static const struct dev_pm_ops anx7625_pm_ops = {
2573         SET_SYSTEM_SLEEP_PM_OPS(anx7625_suspend, anx7625_resume)
2574         SET_RUNTIME_PM_OPS(anx7625_runtime_pm_suspend,
2575                            anx7625_runtime_pm_resume, NULL)
2576 };
2577
2578 static void anx7625_runtime_disable(void *data)
2579 {
2580         pm_runtime_dont_use_autosuspend(data);
2581         pm_runtime_disable(data);
2582 }
2583
2584 static int anx7625_i2c_probe(struct i2c_client *client,
2585                              const struct i2c_device_id *id)
2586 {
2587         struct anx7625_data *platform;
2588         struct anx7625_platform_data *pdata;
2589         int ret = 0;
2590         struct device *dev = &client->dev;
2591
2592         if (!i2c_check_functionality(client->adapter,
2593                                      I2C_FUNC_SMBUS_I2C_BLOCK)) {
2594                 DRM_DEV_ERROR(dev, "anx7625's i2c bus doesn't support\n");
2595                 return -ENODEV;
2596         }
2597
2598         platform = devm_kzalloc(dev, sizeof(*platform), GFP_KERNEL);
2599         if (!platform) {
2600                 DRM_DEV_ERROR(dev, "fail to allocate driver data\n");
2601                 return -ENOMEM;
2602         }
2603
2604         pdata = &platform->pdata;
2605
2606         platform->client = client;
2607         i2c_set_clientdata(client, platform);
2608
2609         pdata->supplies[0].supply = "vdd10";
2610         pdata->supplies[1].supply = "vdd18";
2611         pdata->supplies[2].supply = "vdd33";
2612         ret = devm_regulator_bulk_get(dev, ARRAY_SIZE(pdata->supplies),
2613                                       pdata->supplies);
2614         if (ret) {
2615                 DRM_DEV_ERROR(dev, "fail to get power supplies: %d\n", ret);
2616                 return ret;
2617         }
2618         anx7625_init_gpio(platform);
2619
2620         mutex_init(&platform->lock);
2621         mutex_init(&platform->hdcp_wq_lock);
2622
2623         INIT_DELAYED_WORK(&platform->hdcp_work, hdcp_check_work_func);
2624         platform->hdcp_workqueue = create_workqueue("hdcp workqueue");
2625         if (!platform->hdcp_workqueue) {
2626                 dev_err(dev, "fail to create work queue\n");
2627                 ret = -ENOMEM;
2628                 return ret;
2629         }
2630
2631         platform->pdata.intp_irq = client->irq;
2632         if (platform->pdata.intp_irq) {
2633                 INIT_WORK(&platform->work, anx7625_work_func);
2634                 platform->workqueue = alloc_workqueue("anx7625_work",
2635                                                       WQ_FREEZABLE | WQ_MEM_RECLAIM, 1);
2636                 if (!platform->workqueue) {
2637                         DRM_DEV_ERROR(dev, "fail to create work queue\n");
2638                         ret = -ENOMEM;
2639                         goto free_hdcp_wq;
2640                 }
2641
2642                 ret = devm_request_threaded_irq(dev, platform->pdata.intp_irq,
2643                                                 NULL, anx7625_intr_hpd_isr,
2644                                                 IRQF_TRIGGER_FALLING |
2645                                                 IRQF_ONESHOT,
2646                                                 "anx7625-intp", platform);
2647                 if (ret) {
2648                         DRM_DEV_ERROR(dev, "fail to request irq\n");
2649                         goto free_wq;
2650                 }
2651         }
2652
2653         platform->aux.name = "anx7625-aux";
2654         platform->aux.dev = dev;
2655         platform->aux.transfer = anx7625_aux_transfer;
2656         drm_dp_aux_init(&platform->aux);
2657         devm_of_dp_aux_populate_ep_devices(&platform->aux);
2658
2659         ret = anx7625_parse_dt(dev, pdata);
2660         if (ret) {
2661                 if (ret != -EPROBE_DEFER)
2662                         DRM_DEV_ERROR(dev, "fail to parse DT : %d\n", ret);
2663                 goto free_wq;
2664         }
2665
2666         if (anx7625_register_i2c_dummy_clients(platform, client) != 0) {
2667                 ret = -ENOMEM;
2668                 DRM_DEV_ERROR(dev, "fail to reserve I2C bus.\n");
2669                 goto free_wq;
2670         }
2671
2672         pm_runtime_enable(dev);
2673         pm_runtime_set_autosuspend_delay(dev, 1000);
2674         pm_runtime_use_autosuspend(dev);
2675         pm_suspend_ignore_children(dev, true);
2676         ret = devm_add_action_or_reset(dev, anx7625_runtime_disable, dev);
2677         if (ret)
2678                 goto free_wq;
2679
2680         if (!platform->pdata.low_power_mode) {
2681                 anx7625_disable_pd_protocol(platform);
2682                 pm_runtime_get_sync(dev);
2683         }
2684
2685         /* Add work function */
2686         if (platform->pdata.intp_irq)
2687                 queue_work(platform->workqueue, &platform->work);
2688
2689         platform->bridge.funcs = &anx7625_bridge_funcs;
2690         platform->bridge.of_node = client->dev.of_node;
2691         if (!anx7625_of_panel_on_aux_bus(&client->dev))
2692                 platform->bridge.ops |= DRM_BRIDGE_OP_EDID;
2693         if (!platform->pdata.panel_bridge)
2694                 platform->bridge.ops |= DRM_BRIDGE_OP_HPD |
2695                                         DRM_BRIDGE_OP_DETECT;
2696         platform->bridge.type = platform->pdata.panel_bridge ?
2697                                     DRM_MODE_CONNECTOR_eDP :
2698                                     DRM_MODE_CONNECTOR_DisplayPort;
2699
2700         drm_bridge_add(&platform->bridge);
2701
2702         if (!platform->pdata.is_dpi) {
2703                 ret = anx7625_attach_dsi(platform);
2704                 if (ret) {
2705                         DRM_DEV_ERROR(dev, "Fail to attach to dsi : %d\n", ret);
2706                         goto unregister_bridge;
2707                 }
2708         }
2709
2710         if (platform->pdata.audio_en)
2711                 anx7625_register_audio(dev, platform);
2712
2713         DRM_DEV_DEBUG_DRIVER(dev, "probe done\n");
2714
2715         return 0;
2716
2717 unregister_bridge:
2718         drm_bridge_remove(&platform->bridge);
2719
2720         if (!platform->pdata.low_power_mode)
2721                 pm_runtime_put_sync_suspend(&client->dev);
2722
2723         anx7625_unregister_i2c_dummy_clients(platform);
2724
2725 free_wq:
2726         if (platform->workqueue)
2727                 destroy_workqueue(platform->workqueue);
2728
2729 free_hdcp_wq:
2730         if (platform->hdcp_workqueue)
2731                 destroy_workqueue(platform->hdcp_workqueue);
2732
2733         return ret;
2734 }
2735
2736 static int anx7625_i2c_remove(struct i2c_client *client)
2737 {
2738         struct anx7625_data *platform = i2c_get_clientdata(client);
2739
2740         drm_bridge_remove(&platform->bridge);
2741
2742         if (platform->pdata.intp_irq)
2743                 destroy_workqueue(platform->workqueue);
2744
2745         if (platform->hdcp_workqueue) {
2746                 cancel_delayed_work(&platform->hdcp_work);
2747                 flush_workqueue(platform->hdcp_workqueue);
2748                 destroy_workqueue(platform->hdcp_workqueue);
2749         }
2750
2751         if (!platform->pdata.low_power_mode)
2752                 pm_runtime_put_sync_suspend(&client->dev);
2753
2754         anx7625_unregister_i2c_dummy_clients(platform);
2755
2756         if (platform->pdata.audio_en)
2757                 anx7625_unregister_audio(platform);
2758
2759         return 0;
2760 }
2761
2762 static const struct i2c_device_id anx7625_id[] = {
2763         {"anx7625", 0},
2764         {}
2765 };
2766
2767 MODULE_DEVICE_TABLE(i2c, anx7625_id);
2768
2769 static const struct of_device_id anx_match_table[] = {
2770         {.compatible = "analogix,anx7625",},
2771         {},
2772 };
2773 MODULE_DEVICE_TABLE(of, anx_match_table);
2774
2775 static struct i2c_driver anx7625_driver = {
2776         .driver = {
2777                 .name = "anx7625",
2778                 .of_match_table = anx_match_table,
2779                 .pm = &anx7625_pm_ops,
2780         },
2781         .probe = anx7625_i2c_probe,
2782         .remove = anx7625_i2c_remove,
2783
2784         .id_table = anx7625_id,
2785 };
2786
2787 module_i2c_driver(anx7625_driver);
2788
2789 MODULE_DESCRIPTION("MIPI2DP anx7625 driver");
2790 MODULE_AUTHOR("Xin Ji <xji@analogixsemi.com>");
2791 MODULE_LICENSE("GPL v2");
2792 MODULE_VERSION(ANX7625_DRV_VERSION);