arch/x86/kvm/emulate.c

   1 /******************************************************************************
   2  * emulate.c
   3  *
   4  * Generic x86 (32-bit and 64-bit) instruction decoder and emulator.
   5  *
   6  * Copyright (c) 2005 Keir Fraser
   7  *
   8  * Linux coding style, mod r/m decoder, segment base fixes, real-mode
   9  * privileged instructions:
  10  *
  11  * Copyright (C) 2006 Qumranet
  12  * Copyright 2010 Red Hat, Inc. and/or its affiliates.
  13  *
  14  *   Avi Kivity <avi@qumranet.com>
  15  *   Yaniv Kamay <yaniv@qumranet.com>
  16  *
  17  * This work is licensed under the terms of the GNU GPL, version 2.  See
  18  * the COPYING file in the top-level directory.
  19  *
  20  * From: xen-unstable 10676:af9809f51f81a3c43f276f00c81a52ef558afda4
  21  */
  22
  23 #include <linux/kvm_host.h>
  24 #include "kvm_cache_regs.h"
  25 #include <linux/module.h>
  26 #include <asm/kvm_emulate.h>
  27 #include <linux/stringify.h>
  28
  29 #include "x86.h"
  30 #include "tss.h"
  31
  32 /*
  33  * Operand types
  34  */
  35 #define OpNone             0ull
  36 #define OpImplicit         1ull  /* No generic decode */
  37 #define OpReg              2ull  /* Register */
  38 #define OpMem              3ull  /* Memory */
  39 #define OpAcc              4ull  /* Accumulator: AL/AX/EAX/RAX */
  40 #define OpDI               5ull  /* ES:DI/EDI/RDI */
  41 #define OpMem64            6ull  /* Memory, 64-bit */
  42 #define OpImmUByte         7ull  /* Zero-extended 8-bit immediate */
  43 #define OpDX               8ull  /* DX register */
  44 #define OpCL               9ull  /* CL register (for shifts) */
  45 #define OpImmByte         10ull  /* 8-bit sign extended immediate */
  46 #define OpOne             11ull  /* Implied 1 */
  47 #define OpImm             12ull  /* Sign extended up to 32-bit immediate */
  48 #define OpMem16           13ull  /* Memory operand (16-bit). */
  49 #define OpMem32           14ull  /* Memory operand (32-bit). */
  50 #define OpImmU            15ull  /* Immediate operand, zero extended */
  51 #define OpSI              16ull  /* SI/ESI/RSI */
  52 #define OpImmFAddr        17ull  /* Immediate far address */
  53 #define OpMemFAddr        18ull  /* Far address in memory */
  54 #define OpImmU16          19ull  /* Immediate operand, 16 bits, zero extended */
  55 #define OpES              20ull  /* ES */
  56 #define OpCS              21ull  /* CS */
  57 #define OpSS              22ull  /* SS */
  58 #define OpDS              23ull  /* DS */
  59 #define OpFS              24ull  /* FS */
  60 #define OpGS              25ull  /* GS */
  61 #define OpMem8            26ull  /* 8-bit zero extended memory operand */
  62 #define OpImm64           27ull  /* Sign extended 16/32/64-bit immediate */
  63 #define OpXLat            28ull  /* memory at BX/EBX/RBX + zero-extended AL */
  64 #define OpAccLo           29ull  /* Low part of extended acc (AX/AX/EAX/RAX) */
  65 #define OpAccHi           30ull  /* High part of extended acc (-/DX/EDX/RDX) */
  66
  67 #define OpBits             5  /* Width of operand field */
  68 #define OpMask             ((1ull << OpBits) - 1)
  69
  70 /*
  71  * Opcode effective-address decode tables.
  72  * Note that we only emulate instructions that have at least one memory
  73  * operand (excluding implicit stack references). We assume that stack
  74  * references and instruction fetches will never occur in special memory
  75  * areas that require emulation. So, for example, 'mov <imm>,<reg>' need
  76  * not be handled.
  77  */
  78
  79 /* Operand sizes: 8-bit operands or specified/overridden size. */
  80 #define ByteOp      (1<<0)      /* 8-bit operands. */
  81 /* Destination operand type. */
  82 #define DstShift    1
  83 #define ImplicitOps (OpImplicit << DstShift)
  84 #define DstReg      (OpReg << DstShift)
  85 #define DstMem      (OpMem << DstShift)
  86 #define DstAcc      (OpAcc << DstShift)
  87 #define DstDI       (OpDI << DstShift)
  88 #define DstMem64    (OpMem64 << DstShift)
  89 #define DstImmUByte (OpImmUByte << DstShift)
  90 #define DstDX       (OpDX << DstShift)
  91 #define DstAccLo    (OpAccLo << DstShift)
  92 #define DstMask     (OpMask << DstShift)
  93 /* Source operand type. */
  94 #define SrcShift    6
  95 #define SrcNone     (OpNone << SrcShift)
  96 #define SrcReg      (OpReg << SrcShift)
  97 #define SrcMem      (OpMem << SrcShift)
  98 #define SrcMem16    (OpMem16 << SrcShift)
  99 #define SrcMem32    (OpMem32 << SrcShift)
 100 #define SrcImm      (OpImm << SrcShift)
 101 #define SrcImmByte  (OpImmByte << SrcShift)
 102 #define SrcOne      (OpOne << SrcShift)
 103 #define SrcImmUByte (OpImmUByte << SrcShift)
 104 #define SrcImmU     (OpImmU << SrcShift)
 105 #define SrcSI       (OpSI << SrcShift)
 106 #define SrcXLat     (OpXLat << SrcShift)
 107 #define SrcImmFAddr (OpImmFAddr << SrcShift)
 108 #define SrcMemFAddr (OpMemFAddr << SrcShift)
 109 #define SrcAcc      (OpAcc << SrcShift)
 110 #define SrcImmU16   (OpImmU16 << SrcShift)
 111 #define SrcImm64    (OpImm64 << SrcShift)
 112 #define SrcDX       (OpDX << SrcShift)
 113 #define SrcMem8     (OpMem8 << SrcShift)
 114 #define SrcAccHi    (OpAccHi << SrcShift)
 115 #define SrcMask     (OpMask << SrcShift)
 116 #define BitOp       (1<<11)
 117 #define MemAbs      (1<<12)      /* Memory operand is absolute displacement */
 118 #define String      (1<<13)     /* String instruction (rep capable) */
 119 #define Stack       (1<<14)     /* Stack instruction (push/pop) */
 120 #define GroupMask   (7<<15)     /* Opcode uses one of the group mechanisms */
 121 #define Group       (1<<15)     /* Bits 3:5 of modrm byte extend opcode */
 122 #define GroupDual   (2<<15)     /* Alternate decoding of mod == 3 */
 123 #define Prefix      (3<<15)     /* Instruction varies with 66/f2/f3 prefix */
 124 #define RMExt       (4<<15)     /* Opcode extension in ModRM r/m if mod == 3 */
 125 #define Escape      (5<<15)     /* Escape to coprocessor instruction */
 126 #define Sse         (1<<18)     /* SSE Vector instruction */
 127 /* Generic ModRM decode. */
 128 #define ModRM       (1<<19)
 129 /* Destination is only written; never read. */
 130 #define Mov         (1<<20)
 131 /* Misc flags */
 132 #define Prot        (1<<21) /* instruction generates #UD if not in prot-mode */
 133 #define EmulateOnUD (1<<22) /* Emulate if unsupported by the host */
 134 #define NoAccess    (1<<23) /* Don't access memory (lea/invlpg/verr etc) */
 135 #define Op3264      (1<<24) /* Operand is 64b in long mode, 32b otherwise */
 136 #define Undefined   (1<<25) /* No Such Instruction */
 137 #define Lock        (1<<26) /* lock prefix is allowed for the instruction */
 138 #define Priv        (1<<27) /* instruction generates #GP if current CPL != 0 */
 139 #define No64        (1<<28)
 140 #define PageTable   (1 << 29)   /* instruction used to write page table */
 141 #define NotImpl     (1 << 30)   /* instruction is not implemented */
 142 /* Source 2 operand type */
 143 #define Src2Shift   (31)
 144 #define Src2None    (OpNone << Src2Shift)
 145 #define Src2Mem     (OpMem << Src2Shift)
 146 #define Src2CL      (OpCL << Src2Shift)
 147 #define Src2ImmByte (OpImmByte << Src2Shift)
 148 #define Src2One     (OpOne << Src2Shift)
 149 #define Src2Imm     (OpImm << Src2Shift)
 150 #define Src2ES      (OpES << Src2Shift)
 151 #define Src2CS      (OpCS << Src2Shift)
 152 #define Src2SS      (OpSS << Src2Shift)
 153 #define Src2DS      (OpDS << Src2Shift)
 154 #define Src2FS      (OpFS << Src2Shift)
 155 #define Src2GS      (OpGS << Src2Shift)
 156 #define Src2Mask    (OpMask << Src2Shift)
 157 #define Mmx         ((u64)1 << 40)  /* MMX Vector instruction */
 158 #define Aligned     ((u64)1 << 41)  /* Explicitly aligned (e.g. MOVDQA) */
 159 #define Unaligned   ((u64)1 << 42)  /* Explicitly unaligned (e.g. MOVDQU) */
 160 #define Avx         ((u64)1 << 43)  /* Advanced Vector Extensions */
 161 #define Fastop      ((u64)1 << 44)  /* Use opcode::u.fastop */
 162 #define NoWrite     ((u64)1 << 45)  /* No writeback */
 163 #define SrcWrite    ((u64)1 << 46)  /* Write back src operand */
 164 #define NoMod       ((u64)1 << 47)  /* Mod field is ignored */
 165
 166 #define DstXacc     (DstAccLo | SrcAccHi | SrcWrite)
 167
 168 #define X2(x...) x, x
 169 #define X3(x...) X2(x), x
 170 #define X4(x...) X2(x), X2(x)
 171 #define X5(x...) X4(x), x
 172 #define X6(x...) X4(x), X2(x)
 173 #define X7(x...) X4(x), X3(x)
 174 #define X8(x...) X4(x), X4(x)
 175 #define X16(x...) X8(x), X8(x)
 176
 177 #define NR_FASTOP (ilog2(sizeof(ulong)) + 1)
 178 #define FASTOP_SIZE 8
 179
 180 /*
 181  * fastop functions have a special calling convention:
 182  *
 183  * dst:    rax        (in/out)
 184  * src:    rdx        (in/out)
 185  * src2:   rcx        (in)
 186  * flags:  rflags     (in/out)
 187  * ex:     rsi        (in:fastop pointer, out:zero if exception)
 188  *
 189  * Moreover, they are all exactly FASTOP_SIZE bytes long, so functions for
 190  * different operand sizes can be reached by calculation, rather than a jump
 191  * table (which would be bigger than the code).
 192  *
 193  * fastop functions are declared as taking a never-defined fastop parameter,
 194  * so they can't be called from C directly.
 195  */
 196
 197 struct fastop;
 198
 199 struct opcode {
 200         u64 flags : 56;
 201         u64 intercept : 8;
 202         union {
 203                 int (*execute)(struct x86_emulate_ctxt *ctxt);
 204                 const struct opcode *group;
 205                 const struct group_dual *gdual;
 206                 const struct gprefix *gprefix;
 207                 const struct escape *esc;
 208                 void (*fastop)(struct fastop *fake);
 209         } u;
 210         int (*check_perm)(struct x86_emulate_ctxt *ctxt);
 211 };
 212
 213 struct group_dual {
 214         struct opcode mod012[8];
 215         struct opcode mod3[8];
 216 };
 217
 218 struct gprefix {
 219         struct opcode pfx_no;
 220         struct opcode pfx_66;
 221         struct opcode pfx_f2;
 222         struct opcode pfx_f3;
 223 };
 224
 225 struct escape {
 226         struct opcode op[8];
 227         struct opcode high[64];
 228 };
 229
 230 /* EFLAGS bit definitions. */
 231 #define EFLG_ID (1<<21)
 232 #define EFLG_VIP (1<<20)
 233 #define EFLG_VIF (1<<19)
 234 #define EFLG_AC (1<<18)
 235 #define EFLG_VM (1<<17)
 236 #define EFLG_RF (1<<16)
 237 #define EFLG_IOPL (3<<12)
 238 #define EFLG_NT (1<<14)
 239 #define EFLG_OF (1<<11)
 240 #define EFLG_DF (1<<10)
 241 #define EFLG_IF (1<<9)
 242 #define EFLG_TF (1<<8)
 243 #define EFLG_SF (1<<7)
 244 #define EFLG_ZF (1<<6)
 245 #define EFLG_AF (1<<4)
 246 #define EFLG_PF (1<<2)
 247 #define EFLG_CF (1<<0)
 248
 249 #define EFLG_RESERVED_ZEROS_MASK 0xffc0802a
 250 #define EFLG_RESERVED_ONE_MASK 2
 251
 252 static ulong reg_read(struct x86_emulate_ctxt *ctxt, unsigned nr)
 253 {
 254         if (!(ctxt->regs_valid & (1 << nr))) {
 255                 ctxt->regs_valid |= 1 << nr;
 256                 ctxt->_regs[nr] = ctxt->ops->read_gpr(ctxt, nr);
 257         }
 258         return ctxt->_regs[nr];
 259 }
 260
 261 static ulong *reg_write(struct x86_emulate_ctxt *ctxt, unsigned nr)
 262 {
 263         ctxt->regs_valid |= 1 << nr;
 264         ctxt->regs_dirty |= 1 << nr;
 265         return &ctxt->_regs[nr];
 266 }
 267
 268 static ulong *reg_rmw(struct x86_emulate_ctxt *ctxt, unsigned nr)
 269 {
 270         reg_read(ctxt, nr);
 271         return reg_write(ctxt, nr);
 272 }
 273
 274 static void writeback_registers(struct x86_emulate_ctxt *ctxt)
 275 {
 276         unsigned reg;
 277
 278         for_each_set_bit(reg, (ulong *)&ctxt->regs_dirty, 16)
 279                 ctxt->ops->write_gpr(ctxt, reg, ctxt->_regs[reg]);
 280 }
 281
 282 static void invalidate_registers(struct x86_emulate_ctxt *ctxt)
 283 {
 284         ctxt->regs_dirty = 0;
 285         ctxt->regs_valid = 0;
 286 }
 287
 288 /*
 289  * These EFLAGS bits are restored from saved value during emulation, and
 290  * any changes are written back to the saved value after emulation.
 291  */
 292 #define EFLAGS_MASK (EFLG_OF|EFLG_SF|EFLG_ZF|EFLG_AF|EFLG_PF|EFLG_CF)
 293
 294 #ifdef CONFIG_X86_64
 295 #define ON64(x) x
 296 #else
 297 #define ON64(x)
 298 #endif
 299
 300 static int fastop(struct x86_emulate_ctxt *ctxt, void (*fop)(struct fastop *));
 301
 302 #define FOP_ALIGN ".align " __stringify(FASTOP_SIZE) " \n\t"
 303 #define FOP_RET   "ret \n\t"
 304
 305 #define FOP_START(op) \
 306         extern void em_##op(struct fastop *fake); \
 307         asm(".pushsection .text, \"ax\" \n\t" \
 308             ".global em_" #op " \n\t" \
 309             FOP_ALIGN \
 310             "em_" #op ": \n\t"
 311
 312 #define FOP_END \
 313             ".popsection")
 314
 315 #define FOPNOP() FOP_ALIGN FOP_RET
 316
 317 #define FOP1E(op,  dst) \
 318         FOP_ALIGN "10: " #op " %" #dst " \n\t" FOP_RET
 319
 320 #define FOP1EEX(op,  dst) \
 321         FOP1E(op, dst) _ASM_EXTABLE(10b, kvm_fastop_exception)
 322
 323 #define FASTOP1(op) \
 324         FOP_START(op) \
 325         FOP1E(op##b, al) \
 326         FOP1E(op##w, ax) \
 327         FOP1E(op##l, eax) \
 328         ON64(FOP1E(op##q, rax)) \
 329         FOP_END
 330
 331 /* 1-operand, using src2 (for MUL/DIV r/m) */
 332 #define FASTOP1SRC2(op, name) \
 333         FOP_START(name) \
 334         FOP1E(op, cl) \
 335         FOP1E(op, cx) \
 336         FOP1E(op, ecx) \
 337         ON64(FOP1E(op, rcx)) \
 338         FOP_END
 339
 340 /* 1-operand, using src2 (for MUL/DIV r/m), with exceptions */
 341 #define FASTOP1SRC2EX(op, name) \
 342         FOP_START(name) \
 343         FOP1EEX(op, cl) \
 344         FOP1EEX(op, cx) \
 345         FOP1EEX(op, ecx) \
 346         ON64(FOP1EEX(op, rcx)) \
 347         FOP_END
 348
 349 #define FOP2E(op,  dst, src)       \
 350         FOP_ALIGN #op " %" #src ", %" #dst " \n\t" FOP_RET
 351
 352 #define FASTOP2(op) \
 353         FOP_START(op) \
 354         FOP2E(op##b, al, dl) \
 355         FOP2E(op##w, ax, dx) \
 356         FOP2E(op##l, eax, edx) \
 357         ON64(FOP2E(op##q, rax, rdx)) \
 358         FOP_END
 359
 360 /* 2 operand, word only */
 361 #define FASTOP2W(op) \
 362         FOP_START(op) \
 363         FOPNOP() \
 364         FOP2E(op##w, ax, dx) \
 365         FOP2E(op##l, eax, edx) \
 366         ON64(FOP2E(op##q, rax, rdx)) \
 367         FOP_END
 368
 369 /* 2 operand, src is CL */
 370 #define FASTOP2CL(op) \
 371         FOP_START(op) \
 372         FOP2E(op##b, al, cl) \
 373         FOP2E(op##w, ax, cl) \
 374         FOP2E(op##l, eax, cl) \
 375         ON64(FOP2E(op##q, rax, cl)) \
 376         FOP_END
 377
 378 #define FOP3E(op,  dst, src, src2) \
 379         FOP_ALIGN #op " %" #src2 ", %" #src ", %" #dst " \n\t" FOP_RET
 380
 381 /* 3-operand, word-only, src2=cl */
 382 #define FASTOP3WCL(op) \
 383         FOP_START(op) \
 384         FOPNOP() \
 385         FOP3E(op##w, ax, dx, cl) \
 386         FOP3E(op##l, eax, edx, cl) \
 387         ON64(FOP3E(op##q, rax, rdx, cl)) \
 388         FOP_END
 389
 390 /* Special case for SETcc - 1 instruction per cc */
 391 #define FOP_SETCC(op) ".align 4; " #op " %al; ret \n\t"
 392
 393 asm(".global kvm_fastop_exception \n"
 394     "kvm_fastop_exception: xor %esi, %esi; ret");
 395
 396 FOP_START(setcc)
 397 FOP_SETCC(seto)
 398 FOP_SETCC(setno)
 399 FOP_SETCC(setc)
 400 FOP_SETCC(setnc)
 401 FOP_SETCC(setz)
 402 FOP_SETCC(setnz)
 403 FOP_SETCC(setbe)
 404 FOP_SETCC(setnbe)
 405 FOP_SETCC(sets)
 406 FOP_SETCC(setns)
 407 FOP_SETCC(setp)
 408 FOP_SETCC(setnp)
 409 FOP_SETCC(setl)
 410 FOP_SETCC(setnl)
 411 FOP_SETCC(setle)
 412 FOP_SETCC(setnle)
 413 FOP_END;
 414
 415 FOP_START(salc) "pushf; sbb %al, %al; popf \n\t" FOP_RET
 416 FOP_END;
 417
 418 static int emulator_check_intercept(struct x86_emulate_ctxt *ctxt,
 419                                     enum x86_intercept intercept,
 420                                     enum x86_intercept_stage stage)
 421 {
 422         struct x86_instruction_info info = {
 423                 .intercept  = intercept,
 424                 .rep_prefix = ctxt->rep_prefix,
 425                 .modrm_mod  = ctxt->modrm_mod,
 426                 .modrm_reg  = ctxt->modrm_reg,
 427                 .modrm_rm   = ctxt->modrm_rm,
 428                 .src_val    = ctxt->src.val64,
 429                 .src_bytes  = ctxt->src.bytes,
 430                 .dst_bytes  = ctxt->dst.bytes,
 431                 .ad_bytes   = ctxt->ad_bytes,
 432                 .next_rip   = ctxt->eip,
 433         };
 434
 435         return ctxt->ops->intercept(ctxt, &info, stage);
 436 }
 437
 438 static void assign_masked(ulong *dest, ulong src, ulong mask)
 439 {
 440         *dest = (*dest & ~mask) | (src & mask);
 441 }
 442
 443 static inline unsigned long ad_mask(struct x86_emulate_ctxt *ctxt)
 444 {
 445         return (1UL << (ctxt->ad_bytes << 3)) - 1;
 446 }
 447
 448 static ulong stack_mask(struct x86_emulate_ctxt *ctxt)
 449 {
 450         u16 sel;
 451         struct desc_struct ss;
 452
 453         if (ctxt->mode == X86EMUL_MODE_PROT64)
 454                 return ~0UL;
 455         ctxt->ops->get_segment(ctxt, &sel, &ss, NULL, VCPU_SREG_SS);
 456         return ~0U >> ((ss.d ^ 1) * 16);  /* d=0: 0xffff; d=1: 0xffffffff */
 457 }
 458
 459 static int stack_size(struct x86_emulate_ctxt *ctxt)
 460 {
 461         return (__fls(stack_mask(ctxt)) + 1) >> 3;
 462 }
 463
 464 /* Access/update address held in a register, based on addressing mode. */
 465 static inline unsigned long
 466 address_mask(struct x86_emulate_ctxt *ctxt, unsigned long reg)
 467 {
 468         if (ctxt->ad_bytes == sizeof(unsigned long))
 469                 return reg;
 470         else
 471                 return reg & ad_mask(ctxt);
 472 }
 473
 474 static inline unsigned long
 475 register_address(struct x86_emulate_ctxt *ctxt, unsigned long reg)
 476 {
 477         return address_mask(ctxt, reg);
 478 }
 479
 480 static void masked_increment(ulong *reg, ulong mask, int inc)
 481 {
 482         assign_masked(reg, *reg + inc, mask);
 483 }
 484
 485 static inline void
 486 register_address_increment(struct x86_emulate_ctxt *ctxt, unsigned long *reg, int inc)
 487 {
 488         ulong mask;
 489
 490         if (ctxt->ad_bytes == sizeof(unsigned long))
 491                 mask = ~0UL;
 492         else
 493                 mask = ad_mask(ctxt);
 494         masked_increment(reg, mask, inc);
 495 }
 496
 497 static void rsp_increment(struct x86_emulate_ctxt *ctxt, int inc)
 498 {
 499         masked_increment(reg_rmw(ctxt, VCPU_REGS_RSP), stack_mask(ctxt), inc);
 500 }
 501
 502 static inline void jmp_rel(struct x86_emulate_ctxt *ctxt, int rel)
 503 {
 504         register_address_increment(ctxt, &ctxt->_eip, rel);
 505 }
 506
 507 static u32 desc_limit_scaled(struct desc_struct *desc)
 508 {
 509         u32 limit = get_desc_limit(desc);
 510
 511         return desc->g ? (limit << 12) | 0xfff : limit;
 512 }
 513
 514 static void set_seg_override(struct x86_emulate_ctxt *ctxt, int seg)
 515 {
 516         ctxt->has_seg_override = true;
 517         ctxt->seg_override = seg;
 518 }
 519
 520 static unsigned long seg_base(struct x86_emulate_ctxt *ctxt, int seg)
 521 {
 522         if (ctxt->mode == X86EMUL_MODE_PROT64 && seg < VCPU_SREG_FS)
 523                 return 0;
 524
 525         return ctxt->ops->get_cached_segment_base(ctxt, seg);
 526 }
 527
 528 static unsigned seg_override(struct x86_emulate_ctxt *ctxt)
 529 {
 530         if (!ctxt->has_seg_override)
 531                 return 0;
 532
 533         return ctxt->seg_override;
 534 }
 535
 536 static int emulate_exception(struct x86_emulate_ctxt *ctxt, int vec,
 537                              u32 error, bool valid)
 538 {
 539         ctxt->exception.vector = vec;
 540         ctxt->exception.error_code = error;
 541         ctxt->exception.error_code_valid = valid;
 542         return X86EMUL_PROPAGATE_FAULT;
 543 }
 544
 545 static int emulate_db(struct x86_emulate_ctxt *ctxt)
 546 {
 547         return emulate_exception(ctxt, DB_VECTOR, 0, false);
 548 }
 549
 550 static int emulate_gp(struct x86_emulate_ctxt *ctxt, int err)
 551 {
 552         return emulate_exception(ctxt, GP_VECTOR, err, true);
 553 }
 554
 555 static int emulate_ss(struct x86_emulate_ctxt *ctxt, int err)
 556 {
 557         return emulate_exception(ctxt, SS_VECTOR, err, true);
 558 }
 559
 560 static int emulate_ud(struct x86_emulate_ctxt *ctxt)
 561 {
 562         return emulate_exception(ctxt, UD_VECTOR, 0, false);
 563 }
 564
 565 static int emulate_ts(struct x86_emulate_ctxt *ctxt, int err)
 566 {
 567         return emulate_exception(ctxt, TS_VECTOR, err, true);
 568 }
 569
 570 static int emulate_de(struct x86_emulate_ctxt *ctxt)
 571 {
 572         return emulate_exception(ctxt, DE_VECTOR, 0, false);
 573 }
 574
 575 static int emulate_nm(struct x86_emulate_ctxt *ctxt)
 576 {
 577         return emulate_exception(ctxt, NM_VECTOR, 0, false);
 578 }
 579
 580 static u16 get_segment_selector(struct x86_emulate_ctxt *ctxt, unsigned seg)
 581 {
 582         u16 selector;
 583         struct desc_struct desc;
 584
 585         ctxt->ops->get_segment(ctxt, &selector, &desc, NULL, seg);
 586         return selector;
 587 }
 588
 589 static void set_segment_selector(struct x86_emulate_ctxt *ctxt, u16 selector,
 590                                  unsigned seg)
 591 {
 592         u16 dummy;
 593         u32 base3;
 594         struct desc_struct desc;
 595
 596         ctxt->ops->get_segment(ctxt, &dummy, &desc, &base3, seg);
 597         ctxt->ops->set_segment(ctxt, selector, &desc, base3, seg);
 598 }
 599
 600 /*
 601  * x86 defines three classes of vector instructions: explicitly
 602  * aligned, explicitly unaligned, and the rest, which change behaviour
 603  * depending on whether they're AVX encoded or not.
 604  *
 605  * Also included is CMPXCHG16B which is not a vector instruction, yet it is
 606  * subject to the same check.
 607  */
 608 static bool insn_aligned(struct x86_emulate_ctxt *ctxt, unsigned size)
 609 {
 610         if (likely(size < 16))
 611                 return false;
 612
 613         if (ctxt->d & Aligned)
 614                 return true;
 615         else if (ctxt->d & Unaligned)
 616                 return false;
 617         else if (ctxt->d & Avx)
 618                 return false;
 619         else
 620                 return true;
 621 }
 622
 623 static int __linearize(struct x86_emulate_ctxt *ctxt,
 624                      struct segmented_address addr,
 625                      unsigned size, bool write, bool fetch,
 626                      ulong *linear)
 627 {
 628         struct desc_struct desc;
 629         bool usable;
 630         ulong la;
 631         u32 lim;
 632         u16 sel;
 633         unsigned cpl;
 634
 635         la = seg_base(ctxt, addr.seg) + addr.ea;
 636         switch (ctxt->mode) {
 637         case X86EMUL_MODE_PROT64:
 638                 if (((signed long)la << 16) >> 16 != la)
 639                         return emulate_gp(ctxt, 0);
 640                 break;
 641         default:
 642                 usable = ctxt->ops->get_segment(ctxt, &sel, &desc, NULL,
 643                                                 addr.seg);
 644                 if (!usable)
 645                         goto bad;
 646                 /* code segment in protected mode or read-only data segment */
 647                 if ((((ctxt->mode != X86EMUL_MODE_REAL) && (desc.type & 8))
 648                                         || !(desc.type & 2)) && write)
 649                         goto bad;
 650                 /* unreadable code segment */
 651                 if (!fetch && (desc.type & 8) && !(desc.type & 2))
 652                         goto bad;
 653                 lim = desc_limit_scaled(&desc);
 654                 if ((desc.type & 8) || !(desc.type & 4)) {
 655                         /* expand-up segment */
 656                         if (addr.ea > lim || (u32)(addr.ea + size - 1) > lim)
 657                                 goto bad;
 658                 } else {
 659                         /* expand-down segment */
 660                         if (addr.ea <= lim || (u32)(addr.ea + size - 1) <= lim)
 661                                 goto bad;
 662                         lim = desc.d ? 0xffffffff : 0xffff;
 663                         if (addr.ea > lim || (u32)(addr.ea + size - 1) > lim)
 664                                 goto bad;
 665                 }
 666                 cpl = ctxt->ops->cpl(ctxt);
 667                 if (!(desc.type & 8)) {
 668                         /* data segment */
 669                         if (cpl > desc.dpl)
 670                                 goto bad;
 671                 } else if ((desc.type & 8) && !(desc.type & 4)) {
 672                         /* nonconforming code segment */
 673                         if (cpl != desc.dpl)
 674                                 goto bad;
 675                 } else if ((desc.type & 8) && (desc.type & 4)) {
 676                         /* conforming code segment */
 677                         if (cpl < desc.dpl)
 678                                 goto bad;
 679                 }
 680                 break;
 681         }
 682         if (fetch ? ctxt->mode != X86EMUL_MODE_PROT64 : ctxt->ad_bytes != 8)
 683                 la &= (u32)-1;
 684         if (insn_aligned(ctxt, size) && ((la & (size - 1)) != 0))
 685                 return emulate_gp(ctxt, 0);
 686         *linear = la;
 687         return X86EMUL_CONTINUE;
 688 bad:
 689         if (addr.seg == VCPU_SREG_SS)
 690                 return emulate_ss(ctxt, sel);
 691         else
 692                 return emulate_gp(ctxt, sel);
 693 }
 694
 695 static int linearize(struct x86_emulate_ctxt *ctxt,
 696                      struct segmented_address addr,
 697                      unsigned size, bool write,
 698                      ulong *linear)
 699 {
 700         return __linearize(ctxt, addr, size, write, false, linear);
 701 }
 702
 703
 704 static int segmented_read_std(struct x86_emulate_ctxt *ctxt,
 705                               struct segmented_address addr,
 706                               void *data,
 707                               unsigned size)
 708 {
 709         int rc;
 710         ulong linear;
 711
 712         rc = linearize(ctxt, addr, size, false, &linear);
 713         if (rc != X86EMUL_CONTINUE)
 714                 return rc;
 715         return ctxt->ops->read_std(ctxt, linear, data, size, &ctxt->exception);
 716 }
 717
 718 /*
 719  * Fetch the next byte of the instruction being emulated which is pointed to
 720  * by ctxt->_eip, then increment ctxt->_eip.
 721  *
 722  * Also prefetch the remaining bytes of the instruction without crossing page
 723  * boundary if they are not in fetch_cache yet.
 724  */
 725 static int do_insn_fetch_byte(struct x86_emulate_ctxt *ctxt, u8 *dest)
 726 {
 727         struct fetch_cache *fc = &ctxt->fetch;
 728         int rc;
 729         int size, cur_size;
 730
 731         if (ctxt->_eip == fc->end) {
 732                 unsigned long linear;
 733                 struct segmented_address addr = { .seg = VCPU_SREG_CS,
 734                                                   .ea  = ctxt->_eip };
 735                 cur_size = fc->end - fc->start;
 736                 size = min(15UL - cur_size,
 737                            PAGE_SIZE - offset_in_page(ctxt->_eip));
 738                 rc = __linearize(ctxt, addr, size, false, true, &linear);
 739                 if (unlikely(rc != X86EMUL_CONTINUE))
 740                         return rc;
 741                 rc = ctxt->ops->fetch(ctxt, linear, fc->data + cur_size,
 742                                       size, &ctxt->exception);
 743                 if (unlikely(rc != X86EMUL_CONTINUE))
 744                         return rc;
 745                 fc->end += size;
 746         }
 747         *dest = fc->data[ctxt->_eip - fc->start];
 748         ctxt->_eip++;
 749         return X86EMUL_CONTINUE;
 750 }
 751
 752 static int do_insn_fetch(struct x86_emulate_ctxt *ctxt,
 753                          void *dest, unsigned size)
 754 {
 755         int rc;
 756
 757         /* x86 instructions are limited to 15 bytes. */
 758         if (unlikely(ctxt->_eip + size - ctxt->eip > 15))
 759                 return X86EMUL_UNHANDLEABLE;
 760         while (size--) {
 761                 rc = do_insn_fetch_byte(ctxt, dest++);
 762                 if (rc != X86EMUL_CONTINUE)
 763                         return rc;
 764         }
 765         return X86EMUL_CONTINUE;
 766 }
 767
 768 /* Fetch next part of the instruction being emulated. */
 769 #define insn_fetch(_type, _ctxt)                                        \
 770 ({      unsigned long _x;                                               \
 771         rc = do_insn_fetch(_ctxt, &_x, sizeof(_type));                  \
 772         if (rc != X86EMUL_CONTINUE)                                     \
 773                 goto done;                                              \
 774         (_type)_x;                                                      \
 775 })
 776
 777 #define insn_fetch_arr(_arr, _size, _ctxt)                              \
 778 ({      rc = do_insn_fetch(_ctxt, _arr, (_size));                       \
 779         if (rc != X86EMUL_CONTINUE)                                     \
 780                 goto done;                                              \
 781 })
 782
 783 /*
 784  * Given the 'reg' portion of a ModRM byte, and a register block, return a
 785  * pointer into the block that addresses the relevant register.
 786  * @highbyte_regs specifies whether to decode AH,CH,DH,BH.
 787  */
 788 static void *decode_register(struct x86_emulate_ctxt *ctxt, u8 modrm_reg,
 789                              int byteop)
 790 {
 791         void *p;
 792         int highbyte_regs = (ctxt->rex_prefix == 0) && byteop;
 793
 794         if (highbyte_regs && modrm_reg >= 4 && modrm_reg < 8)
 795                 p = (unsigned char *)reg_rmw(ctxt, modrm_reg & 3) + 1;
 796         else
 797                 p = reg_rmw(ctxt, modrm_reg);
 798         return p;
 799 }
 800
 801 static int read_descriptor(struct x86_emulate_ctxt *ctxt,
 802                            struct segmented_address addr,
 803                            u16 *size, unsigned long *address, int op_bytes)
 804 {
 805         int rc;
 806
 807         if (op_bytes == 2)
 808                 op_bytes = 3;
 809         *address = 0;
 810         rc = segmented_read_std(ctxt, addr, size, 2);
 811         if (rc != X86EMUL_CONTINUE)
 812                 return rc;
 813         addr.ea += 2;
 814         rc = segmented_read_std(ctxt, addr, address, op_bytes);
 815         return rc;
 816 }
 817
 818 FASTOP2(add);
 819 FASTOP2(or);
 820 FASTOP2(adc);
 821 FASTOP2(sbb);
 822 FASTOP2(and);
 823 FASTOP2(sub);
 824 FASTOP2(xor);
 825 FASTOP2(cmp);
 826 FASTOP2(test);
 827
 828 FASTOP1SRC2(mul, mul_ex);
 829 FASTOP1SRC2(imul, imul_ex);
 830 FASTOP1SRC2EX(div, div_ex);
 831 FASTOP1SRC2EX(idiv, idiv_ex);
 832
 833 FASTOP3WCL(shld);
 834 FASTOP3WCL(shrd);
 835
 836 FASTOP2W(imul);
 837
 838 FASTOP1(not);
 839 FASTOP1(neg);
 840 FASTOP1(inc);
 841 FASTOP1(dec);
 842
 843 FASTOP2CL(rol);
 844 FASTOP2CL(ror);
 845 FASTOP2CL(rcl);
 846 FASTOP2CL(rcr);
 847 FASTOP2CL(shl);
 848 FASTOP2CL(shr);
 849 FASTOP2CL(sar);
 850
 851 FASTOP2W(bsf);
 852 FASTOP2W(bsr);
 853 FASTOP2W(bt);
 854 FASTOP2W(bts);
 855 FASTOP2W(btr);
 856 FASTOP2W(btc);
 857
 858 FASTOP2(xadd);
 859
 860 static u8 test_cc(unsigned int condition, unsigned long flags)
 861 {
 862         u8 rc;
 863         void (*fop)(void) = (void *)em_setcc + 4 * (condition & 0xf);
 864
 865         flags = (flags & EFLAGS_MASK) | X86_EFLAGS_IF;
 866         asm("push %[flags]; popf; call *%[fastop]"
 867             : "=a"(rc) : [fastop]"r"(fop), [flags]"r"(flags));
 868         return rc;
 869 }
 870
 871 static void fetch_register_operand(struct operand *op)
 872 {
 873         switch (op->bytes) {
 874         case 1:
 875                 op->val = *(u8 *)op->addr.reg;
 876                 break;
 877         case 2:
 878                 op->val = *(u16 *)op->addr.reg;
 879                 break;
 880         case 4:
 881                 op->val = *(u32 *)op->addr.reg;
 882                 break;
 883         case 8:
 884                 op->val = *(u64 *)op->addr.reg;
 885                 break;
 886         }
 887 }
 888
 889 static void read_sse_reg(struct x86_emulate_ctxt *ctxt, sse128_t *data, int reg)
 890 {
 891         ctxt->ops->get_fpu(ctxt);
 892         switch (reg) {
 893         case 0: asm("movdqa %%xmm0, %0" : "=m"(*data)); break;
 894         case 1: asm("movdqa %%xmm1, %0" : "=m"(*data)); break;
 895         case 2: asm("movdqa %%xmm2, %0" : "=m"(*data)); break;
 896         case 3: asm("movdqa %%xmm3, %0" : "=m"(*data)); break;
 897         case 4: asm("movdqa %%xmm4, %0" : "=m"(*data)); break;
 898         case 5: asm("movdqa %%xmm5, %0" : "=m"(*data)); break;
 899         case 6: asm("movdqa %%xmm6, %0" : "=m"(*data)); break;
 900         case 7: asm("movdqa %%xmm7, %0" : "=m"(*data)); break;
 901 #ifdef CONFIG_X86_64
 902         case 8: asm("movdqa %%xmm8, %0" : "=m"(*data)); break;
 903         case 9: asm("movdqa %%xmm9, %0" : "=m"(*data)); break;
 904         case 10: asm("movdqa %%xmm10, %0" : "=m"(*data)); break;
 905         case 11: asm("movdqa %%xmm11, %0" : "=m"(*data)); break;
 906         case 12: asm("movdqa %%xmm12, %0" : "=m"(*data)); break;
 907         case 13: asm("movdqa %%xmm13, %0" : "=m"(*data)); break;
 908         case 14: asm("movdqa %%xmm14, %0" : "=m"(*data)); break;
 909         case 15: asm("movdqa %%xmm15, %0" : "=m"(*data)); break;
 910 #endif
 911         default: BUG();
 912         }
 913         ctxt->ops->put_fpu(ctxt);
 914 }
 915
 916 static void write_sse_reg(struct x86_emulate_ctxt *ctxt, sse128_t *data,
 917                           int reg)
 918 {
 919         ctxt->ops->get_fpu(ctxt);
 920         switch (reg) {
 921         case 0: asm("movdqa %0, %%xmm0" : : "m"(*data)); break;
 922         case 1: asm("movdqa %0, %%xmm1" : : "m"(*data)); break;
 923         case 2: asm("movdqa %0, %%xmm2" : : "m"(*data)); break;
 924         case 3: asm("movdqa %0, %%xmm3" : : "m"(*data)); break;
 925         case 4: asm("movdqa %0, %%xmm4" : : "m"(*data)); break;
 926         case 5: asm("movdqa %0, %%xmm5" : : "m"(*data)); break;
 927         case 6: asm("movdqa %0, %%xmm6" : : "m"(*data)); break;
 928         case 7: asm("movdqa %0, %%xmm7" : : "m"(*data)); break;
 929 #ifdef CONFIG_X86_64
 930         case 8: asm("movdqa %0, %%xmm8" : : "m"(*data)); break;
 931         case 9: asm("movdqa %0, %%xmm9" : : "m"(*data)); break;
 932         case 10: asm("movdqa %0, %%xmm10" : : "m"(*data)); break;
 933         case 11: asm("movdqa %0, %%xmm11" : : "m"(*data)); break;
 934         case 12: asm("movdqa %0, %%xmm12" : : "m"(*data)); break;
 935         case 13: asm("movdqa %0, %%xmm13" : : "m"(*data)); break;
 936         case 14: asm("movdqa %0, %%xmm14" : : "m"(*data)); break;
 937         case 15: asm("movdqa %0, %%xmm15" : : "m"(*data)); break;
 938 #endif
 939         default: BUG();
 940         }
 941         ctxt->ops->put_fpu(ctxt);
 942 }
 943
 944 static void read_mmx_reg(struct x86_emulate_ctxt *ctxt, u64 *data, int reg)
 945 {
 946         ctxt->ops->get_fpu(ctxt);
 947         switch (reg) {
 948         case 0: asm("movq %%mm0, %0" : "=m"(*data)); break;
 949         case 1: asm("movq %%mm1, %0" : "=m"(*data)); break;
 950         case 2: asm("movq %%mm2, %0" : "=m"(*data)); break;
 951         case 3: asm("movq %%mm3, %0" : "=m"(*data)); break;
 952         case 4: asm("movq %%mm4, %0" : "=m"(*data)); break;
 953         case 5: asm("movq %%mm5, %0" : "=m"(*data)); break;
 954         case 6: asm("movq %%mm6, %0" : "=m"(*data)); break;
 955         case 7: asm("movq %%mm7, %0" : "=m"(*data)); break;
 956         default: BUG();
 957         }
 958         ctxt->ops->put_fpu(ctxt);
 959 }
 960
 961 static void write_mmx_reg(struct x86_emulate_ctxt *ctxt, u64 *data, int reg)
 962 {
 963         ctxt->ops->get_fpu(ctxt);
 964         switch (reg) {
 965         case 0: asm("movq %0, %%mm0" : : "m"(*data)); break;
 966         case 1: asm("movq %0, %%mm1" : : "m"(*data)); break;
 967         case 2: asm("movq %0, %%mm2" : : "m"(*data)); break;
 968         case 3: asm("movq %0, %%mm3" : : "m"(*data)); break;
 969         case 4: asm("movq %0, %%mm4" : : "m"(*data)); break;
 970         case 5: asm("movq %0, %%mm5" : : "m"(*data)); break;
 971         case 6: asm("movq %0, %%mm6" : : "m"(*data)); break;
 972         case 7: asm("movq %0, %%mm7" : : "m"(*data)); break;
 973         default: BUG();
 974         }
 975         ctxt->ops->put_fpu(ctxt);
 976 }
 977
 978 static int em_fninit(struct x86_emulate_ctxt *ctxt)
 979 {
 980         if (ctxt->ops->get_cr(ctxt, 0) & (X86_CR0_TS | X86_CR0_EM))
 981                 return emulate_nm(ctxt);
 982
 983         ctxt->ops->get_fpu(ctxt);
 984         asm volatile("fninit");
 985         ctxt->ops->put_fpu(ctxt);
 986         return X86EMUL_CONTINUE;
 987 }
 988
 989 static int em_fnstcw(struct x86_emulate_ctxt *ctxt)
 990 {
 991         u16 fcw;
 992
 993         if (ctxt->ops->get_cr(ctxt, 0) & (X86_CR0_TS | X86_CR0_EM))
 994                 return emulate_nm(ctxt);
 995
 996         ctxt->ops->get_fpu(ctxt);
 997         asm volatile("fnstcw %0": "+m"(fcw));
 998         ctxt->ops->put_fpu(ctxt);
 999
1000         /* force 2 byte destination */
1001         ctxt->dst.bytes = 2;
1002         ctxt->dst.val = fcw;
1003
1004         return X86EMUL_CONTINUE;
1005 }
1006
1007 static int em_fnstsw(struct x86_emulate_ctxt *ctxt)
1008 {
1009         u16 fsw;
1010
1011         if (ctxt->ops->get_cr(ctxt, 0) & (X86_CR0_TS | X86_CR0_EM))
1012                 return emulate_nm(ctxt);
1013
1014         ctxt->ops->get_fpu(ctxt);
1015         asm volatile("fnstsw %0": "+m"(fsw));
1016         ctxt->ops->put_fpu(ctxt);
1017
1018         /* force 2 byte destination */
1019         ctxt->dst.bytes = 2;
1020         ctxt->dst.val = fsw;
1021
1022         return X86EMUL_CONTINUE;
1023 }
1024
1025 static void decode_register_operand(struct x86_emulate_ctxt *ctxt,
1026                                     struct operand *op)
1027 {
1028         unsigned reg = ctxt->modrm_reg;
1029
1030         if (!(ctxt->d & ModRM))
1031                 reg = (ctxt->b & 7) | ((ctxt->rex_prefix & 1) << 3);
1032
1033         if (ctxt->d & Sse) {
1034                 op->type = OP_XMM;
1035                 op->bytes = 16;
1036                 op->addr.xmm = reg;
1037                 read_sse_reg(ctxt, &op->vec_val, reg);
1038                 return;
1039         }
1040         if (ctxt->d & Mmx) {
1041                 reg &= 7;
1042                 op->type = OP_MM;
1043                 op->bytes = 8;
1044                 op->addr.mm = reg;
1045                 return;
1046         }
1047
1048         op->type = OP_REG;
1049         op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
1050         op->addr.reg = decode_register(ctxt, reg, ctxt->d & ByteOp);
1051
1052         fetch_register_operand(op);
1053         op->orig_val = op->val;
1054 }
1055
1056 static void adjust_modrm_seg(struct x86_emulate_ctxt *ctxt, int base_reg)
1057 {
1058         if (base_reg == VCPU_REGS_RSP || base_reg == VCPU_REGS_RBP)
1059                 ctxt->modrm_seg = VCPU_SREG_SS;
1060 }
1061
1062 static int decode_modrm(struct x86_emulate_ctxt *ctxt,
1063                         struct operand *op)
1064 {
1065         u8 sib;
1066         int index_reg = 0, base_reg = 0, scale;
1067         int rc = X86EMUL_CONTINUE;
1068         ulong modrm_ea = 0;
1069
1070         if (ctxt->rex_prefix) {
1071                 ctxt->modrm_reg = (ctxt->rex_prefix & 4) << 1;  /* REX.R */
1072                 index_reg = (ctxt->rex_prefix & 2) << 2; /* REX.X */
1073                 ctxt->modrm_rm = base_reg = (ctxt->rex_prefix & 1) << 3; /* REG.B */
1074         }
1075
1076         ctxt->modrm_mod |= (ctxt->modrm & 0xc0) >> 6;
1077         ctxt->modrm_reg |= (ctxt->modrm & 0x38) >> 3;
1078         ctxt->modrm_rm |= (ctxt->modrm & 0x07);
1079         ctxt->modrm_seg = VCPU_SREG_DS;
1080
1081         if (ctxt->modrm_mod == 3 || (ctxt->d & NoMod)) {
1082                 op->type = OP_REG;
1083                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
1084                 op->addr.reg = decode_register(ctxt, ctxt->modrm_rm,
1085                                 ctxt->d & ByteOp);
1086                 if (ctxt->d & Sse) {
1087                         op->type = OP_XMM;
1088                         op->bytes = 16;
1089                         op->addr.xmm = ctxt->modrm_rm;
1090                         read_sse_reg(ctxt, &op->vec_val, ctxt->modrm_rm);
1091                         return rc;
1092                 }
1093                 if (ctxt->d & Mmx) {
1094                         op->type = OP_MM;
1095                         op->bytes = 8;
1096                         op->addr.xmm = ctxt->modrm_rm & 7;
1097                         return rc;
1098                 }
1099                 fetch_register_operand(op);
1100                 return rc;
1101         }
1102
1103         op->type = OP_MEM;
1104
1105         if (ctxt->ad_bytes == 2) {
1106                 unsigned bx = reg_read(ctxt, VCPU_REGS_RBX);
1107                 unsigned bp = reg_read(ctxt, VCPU_REGS_RBP);
1108                 unsigned si = reg_read(ctxt, VCPU_REGS_RSI);
1109                 unsigned di = reg_read(ctxt, VCPU_REGS_RDI);
1110
1111                 /* 16-bit ModR/M decode. */
1112                 switch (ctxt->modrm_mod) {
1113                 case 0:
1114                         if (ctxt->modrm_rm == 6)
1115                                 modrm_ea += insn_fetch(u16, ctxt);
1116                         break;
1117                 case 1:
1118                         modrm_ea += insn_fetch(s8, ctxt);
1119                         break;
1120                 case 2:
1121                         modrm_ea += insn_fetch(u16, ctxt);
1122                         break;
1123                 }
1124                 switch (ctxt->modrm_rm) {
1125                 case 0:
1126                         modrm_ea += bx + si;
1127                         break;
1128                 case 1:
1129                         modrm_ea += bx + di;
1130                         break;
1131                 case 2:
1132                         modrm_ea += bp + si;
1133                         break;
1134                 case 3:
1135                         modrm_ea += bp + di;
1136                         break;
1137                 case 4:
1138                         modrm_ea += si;
1139                         break;
1140                 case 5:
1141                         modrm_ea += di;
1142                         break;
1143                 case 6:
1144                         if (ctxt->modrm_mod != 0)
1145                                 modrm_ea += bp;
1146                         break;
1147                 case 7:
1148                         modrm_ea += bx;
1149                         break;
1150                 }
1151                 if (ctxt->modrm_rm == 2 || ctxt->modrm_rm == 3 ||
1152                     (ctxt->modrm_rm == 6 && ctxt->modrm_mod != 0))
1153                         ctxt->modrm_seg = VCPU_SREG_SS;
1154                 modrm_ea = (u16)modrm_ea;
1155         } else {
1156                 /* 32/64-bit ModR/M decode. */
1157                 if ((ctxt->modrm_rm & 7) == 4) {
1158                         sib = insn_fetch(u8, ctxt);
1159                         index_reg |= (sib >> 3) & 7;
1160                         base_reg |= sib & 7;
1161                         scale = sib >> 6;
1162
1163                         if ((base_reg & 7) == 5 && ctxt->modrm_mod == 0)
1164                                 modrm_ea += insn_fetch(s32, ctxt);
1165                         else {
1166                                 modrm_ea += reg_read(ctxt, base_reg);
1167                                 adjust_modrm_seg(ctxt, base_reg);
1168                         }
1169                         if (index_reg != 4)
1170                                 modrm_ea += reg_read(ctxt, index_reg) << scale;
1171                 } else if ((ctxt->modrm_rm & 7) == 5 && ctxt->modrm_mod == 0) {
1172                         if (ctxt->mode == X86EMUL_MODE_PROT64)
1173                                 ctxt->rip_relative = 1;
1174                 } else {
1175                         base_reg = ctxt->modrm_rm;
1176                         modrm_ea += reg_read(ctxt, base_reg);
1177                         adjust_modrm_seg(ctxt, base_reg);
1178                 }
1179                 switch (ctxt->modrm_mod) {
1180                 case 0:
1181                         if (ctxt->modrm_rm == 5)
1182                                 modrm_ea += insn_fetch(s32, ctxt);
1183                         break;
1184                 case 1:
1185                         modrm_ea += insn_fetch(s8, ctxt);
1186                         break;
1187                 case 2:
1188                         modrm_ea += insn_fetch(s32, ctxt);
1189                         break;
1190                 }
1191         }
1192         op->addr.mem.ea = modrm_ea;
1193 done:
1194         return rc;
1195 }
1196
1197 static int decode_abs(struct x86_emulate_ctxt *ctxt,
1198                       struct operand *op)
1199 {
1200         int rc = X86EMUL_CONTINUE;
1201
1202         op->type = OP_MEM;
1203         switch (ctxt->ad_bytes) {
1204         case 2:
1205                 op->addr.mem.ea = insn_fetch(u16, ctxt);
1206                 break;
1207         case 4:
1208                 op->addr.mem.ea = insn_fetch(u32, ctxt);
1209                 break;
1210         case 8:
1211                 op->addr.mem.ea = insn_fetch(u64, ctxt);
1212                 break;
1213         }
1214 done:
1215         return rc;
1216 }
1217
1218 static void fetch_bit_operand(struct x86_emulate_ctxt *ctxt)
1219 {
1220         long sv = 0, mask;
1221
1222         if (ctxt->dst.type == OP_MEM && ctxt->src.type == OP_REG) {
1223                 mask = ~(ctxt->dst.bytes * 8 - 1);
1224
1225                 if (ctxt->src.bytes == 2)
1226                         sv = (s16)ctxt->src.val & (s16)mask;
1227                 else if (ctxt->src.bytes == 4)
1228                         sv = (s32)ctxt->src.val & (s32)mask;
1229
1230                 ctxt->dst.addr.mem.ea += (sv >> 3);
1231         }
1232
1233         /* only subword offset */
1234         ctxt->src.val &= (ctxt->dst.bytes << 3) - 1;
1235 }
1236
1237 static int read_emulated(struct x86_emulate_ctxt *ctxt,
1238                          unsigned long addr, void *dest, unsigned size)
1239 {
1240         int rc;
1241         struct read_cache *mc = &ctxt->mem_read;
1242
1243         if (mc->pos < mc->end)
1244                 goto read_cached;
1245
1246         WARN_ON((mc->end + size) >= sizeof(mc->data));
1247
1248         rc = ctxt->ops->read_emulated(ctxt, addr, mc->data + mc->end, size,
1249                                       &ctxt->exception);
1250         if (rc != X86EMUL_CONTINUE)
1251                 return rc;
1252
1253         mc->end += size;
1254
1255 read_cached:
1256         memcpy(dest, mc->data + mc->pos, size);
1257         mc->pos += size;
1258         return X86EMUL_CONTINUE;
1259 }
1260
1261 static int segmented_read(struct x86_emulate_ctxt *ctxt,
1262                           struct segmented_address addr,
1263                           void *data,
1264                           unsigned size)
1265 {
1266         int rc;
1267         ulong linear;
1268
1269         rc = linearize(ctxt, addr, size, false, &linear);
1270         if (rc != X86EMUL_CONTINUE)
1271                 return rc;
1272         return read_emulated(ctxt, linear, data, size);
1273 }
1274
1275 static int segmented_write(struct x86_emulate_ctxt *ctxt,
1276                            struct segmented_address addr,
1277                            const void *data,
1278                            unsigned size)
1279 {
1280         int rc;
1281         ulong linear;
1282
1283         rc = linearize(ctxt, addr, size, true, &linear);
1284         if (rc != X86EMUL_CONTINUE)
1285                 return rc;
1286         return ctxt->ops->write_emulated(ctxt, linear, data, size,
1287                                          &ctxt->exception);
1288 }
1289
1290 static int segmented_cmpxchg(struct x86_emulate_ctxt *ctxt,
1291                              struct segmented_address addr,
1292                              const void *orig_data, const void *data,
1293                              unsigned size)
1294 {
1295         int rc;
1296         ulong linear;
1297
1298         rc = linearize(ctxt, addr, size, true, &linear);
1299         if (rc != X86EMUL_CONTINUE)
1300                 return rc;
1301         return ctxt->ops->cmpxchg_emulated(ctxt, linear, orig_data, data,
1302                                            size, &ctxt->exception);
1303 }
1304
1305 static int pio_in_emulated(struct x86_emulate_ctxt *ctxt,
1306                            unsigned int size, unsigned short port,
1307                            void *dest)
1308 {
1309         struct read_cache *rc = &ctxt->io_read;
1310
1311         if (rc->pos == rc->end) { /* refill pio read ahead */
1312                 unsigned int in_page, n;
1313                 unsigned int count = ctxt->rep_prefix ?
1314                         address_mask(ctxt, reg_read(ctxt, VCPU_REGS_RCX)) : 1;
1315                 in_page = (ctxt->eflags & EFLG_DF) ?
1316                         offset_in_page(reg_read(ctxt, VCPU_REGS_RDI)) :
1317                         PAGE_SIZE - offset_in_page(reg_read(ctxt, VCPU_REGS_RDI));
1318                 n = min(min(in_page, (unsigned int)sizeof(rc->data)) / size,
1319                         count);
1320                 if (n == 0)
1321                         n = 1;
1322                 rc->pos = rc->end = 0;
1323                 if (!ctxt->ops->pio_in_emulated(ctxt, size, port, rc->data, n))
1324                         return 0;
1325                 rc->end = n * size;
1326         }
1327
1328         if (ctxt->rep_prefix && (ctxt->d & String) &&
1329             !(ctxt->eflags & EFLG_DF)) {
1330                 ctxt->dst.data = rc->data + rc->pos;
1331                 ctxt->dst.type = OP_MEM_STR;
1332                 ctxt->dst.count = (rc->end - rc->pos) / size;
1333                 rc->pos = rc->end;
1334         } else {
1335                 memcpy(dest, rc->data + rc->pos, size);
1336                 rc->pos += size;
1337         }
1338         return 1;
1339 }
1340
1341 static int read_interrupt_descriptor(struct x86_emulate_ctxt *ctxt,
1342                                      u16 index, struct desc_struct *desc)
1343 {
1344         struct desc_ptr dt;
1345         ulong addr;
1346
1347         ctxt->ops->get_idt(ctxt, &dt);
1348
1349         if (dt.size < index * 8 + 7)
1350                 return emulate_gp(ctxt, index << 3 | 0x2);
1351
1352         addr = dt.address + index * 8;
1353         return ctxt->ops->read_std(ctxt, addr, desc, sizeof *desc,
1354                                    &ctxt->exception);
1355 }
1356
1357 static void get_descriptor_table_ptr(struct x86_emulate_ctxt *ctxt,
1358                                      u16 selector, struct desc_ptr *dt)
1359 {
1360         const struct x86_emulate_ops *ops = ctxt->ops;
1361         u32 base3 = 0;
1362
1363         if (selector & 1 << 2) {
1364                 struct desc_struct desc;
1365                 u16 sel;
1366
1367                 memset (dt, 0, sizeof *dt);
1368                 if (!ops->get_segment(ctxt, &sel, &desc, &base3,
1369                                       VCPU_SREG_LDTR))
1370                         return;
1371
1372                 dt->size = desc_limit_scaled(&desc); /* what if limit > 65535? */
1373                 dt->address = get_desc_base(&desc) | ((u64)base3 << 32);
1374         } else
1375                 ops->get_gdt(ctxt, dt);
1376 }
1377
1378 /* allowed just for 8 bytes segments */
1379 static int read_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1380                                    u16 selector, struct desc_struct *desc,
1381                                    ulong *desc_addr_p)
1382 {
1383         struct desc_ptr dt;
1384         u16 index = selector >> 3;
1385         ulong addr;
1386
1387         get_descriptor_table_ptr(ctxt, selector, &dt);
1388
1389         if (dt.size < index * 8 + 7)
1390                 return emulate_gp(ctxt, selector & 0xfffc);
1391
1392         *desc_addr_p = addr = dt.address + index * 8;
1393         return ctxt->ops->read_std(ctxt, addr, desc, sizeof *desc,
1394                                    &ctxt->exception);
1395 }
1396
1397 /* allowed just for 8 bytes segments */
1398 static int write_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1399                                     u16 selector, struct desc_struct *desc)
1400 {
1401         struct desc_ptr dt;
1402         u16 index = selector >> 3;
1403         ulong addr;
1404
1405         get_descriptor_table_ptr(ctxt, selector, &dt);
1406
1407         if (dt.size < index * 8 + 7)
1408                 return emulate_gp(ctxt, selector & 0xfffc);
1409
1410         addr = dt.address + index * 8;
1411         return ctxt->ops->write_std(ctxt, addr, desc, sizeof *desc,
1412                                     &ctxt->exception);
1413 }
1414
1415 /* Does not support long mode */
1416 static int __load_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1417                                      u16 selector, int seg, u8 cpl, bool in_task_switch)
1418 {
1419         struct desc_struct seg_desc, old_desc;
1420         u8 dpl, rpl;
1421         unsigned err_vec = GP_VECTOR;
1422         u32 err_code = 0;
1423         bool null_selector = !(selector & ~0x3); /* 0000-0003 are null */
1424         ulong desc_addr;
1425         int ret;
1426         u16 dummy;
1427         u32 base3 = 0;
1428
1429         memset(&seg_desc, 0, sizeof seg_desc);
1430
1431         if (ctxt->mode == X86EMUL_MODE_REAL) {
1432                 /* set real mode segment descriptor (keep limit etc. for
1433                  * unreal mode) */
1434                 ctxt->ops->get_segment(ctxt, &dummy, &seg_desc, NULL, seg);
1435                 set_desc_base(&seg_desc, selector << 4);
1436                 goto load;
1437         } else if (seg <= VCPU_SREG_GS && ctxt->mode == X86EMUL_MODE_VM86) {
1438                 /* VM86 needs a clean new segment descriptor */
1439                 set_desc_base(&seg_desc, selector << 4);
1440                 set_desc_limit(&seg_desc, 0xffff);
1441                 seg_desc.type = 3;
1442                 seg_desc.p = 1;
1443                 seg_desc.s = 1;
1444                 seg_desc.dpl = 3;
1445                 goto load;
1446         }
1447
1448         rpl = selector & 3;
1449
1450         /* NULL selector is not valid for TR, CS and SS (except for long mode) */
1451         if ((seg == VCPU_SREG_CS
1452              || (seg == VCPU_SREG_SS
1453                  && (ctxt->mode != X86EMUL_MODE_PROT64 || rpl != cpl))
1454              || seg == VCPU_SREG_TR)
1455             && null_selector)
1456                 goto exception;
1457
1458         /* TR should be in GDT only */
1459         if (seg == VCPU_SREG_TR && (selector & (1 << 2)))
1460                 goto exception;
1461
1462         if (null_selector) /* for NULL selector skip all following checks */
1463                 goto load;
1464
1465         ret = read_segment_descriptor(ctxt, selector, &seg_desc, &desc_addr);
1466         if (ret != X86EMUL_CONTINUE)
1467                 return ret;
1468
1469         err_code = selector & 0xfffc;
1470         err_vec = GP_VECTOR;
1471
1472         /* can't load system descriptor into segment selector */
1473         if (seg <= VCPU_SREG_GS && !seg_desc.s)
1474                 goto exception;
1475
1476         if (!seg_desc.p) {
1477                 err_vec = (seg == VCPU_SREG_SS) ? SS_VECTOR : NP_VECTOR;
1478                 goto exception;
1479         }
1480
1481         dpl = seg_desc.dpl;
1482
1483         switch (seg) {
1484         case VCPU_SREG_SS:
1485                 /*
1486                  * segment is not a writable data segment or segment
1487                  * selector's RPL != CPL or segment selector's RPL != CPL
1488                  */
1489                 if (rpl != cpl || (seg_desc.type & 0xa) != 0x2 || dpl != cpl)
1490                         goto exception;
1491                 break;
1492         case VCPU_SREG_CS:
1493                 if (in_task_switch && rpl != dpl)
1494                         goto exception;
1495
1496                 if (!(seg_desc.type & 8))
1497                         goto exception;
1498
1499                 if (seg_desc.type & 4) {
1500                         /* conforming */
1501                         if (dpl > cpl)
1502                                 goto exception;
1503                 } else {
1504                         /* nonconforming */
1505                         if (rpl > cpl || dpl != cpl)
1506                                 goto exception;
1507                 }
1508                 /* CS(RPL) <- CPL */
1509                 selector = (selector & 0xfffc) | cpl;
1510                 break;
1511         case VCPU_SREG_TR:
1512                 if (seg_desc.s || (seg_desc.type != 1 && seg_desc.type != 9))
1513                         goto exception;
1514                 old_desc = seg_desc;
1515                 seg_desc.type |= 2; /* busy */
1516                 ret = ctxt->ops->cmpxchg_emulated(ctxt, desc_addr, &old_desc, &seg_desc,
1517                                                   sizeof(seg_desc), &ctxt->exception);
1518                 if (ret != X86EMUL_CONTINUE)
1519                         return ret;
1520                 break;
1521         case VCPU_SREG_LDTR:
1522                 if (seg_desc.s || seg_desc.type != 2)
1523                         goto exception;
1524                 break;
1525         default: /*  DS, ES, FS, or GS */
1526                 /*
1527                  * segment is not a data or readable code segment or
1528                  * ((segment is a data or nonconforming code segment)
1529                  * and (both RPL and CPL > DPL))
1530                  */
1531                 if ((seg_desc.type & 0xa) == 0x8 ||
1532                     (((seg_desc.type & 0xc) != 0xc) &&
1533                      (rpl > dpl && cpl > dpl)))
1534                         goto exception;
1535                 break;
1536         }
1537
1538         if (seg_desc.s) {
1539                 /* mark segment as accessed */
1540                 seg_desc.type |= 1;
1541                 ret = write_segment_descriptor(ctxt, selector, &seg_desc);
1542                 if (ret != X86EMUL_CONTINUE)
1543                         return ret;
1544         } else if (ctxt->mode == X86EMUL_MODE_PROT64) {
1545                 ret = ctxt->ops->read_std(ctxt, desc_addr+8, &base3,
1546                                 sizeof(base3), &ctxt->exception);
1547                 if (ret != X86EMUL_CONTINUE)
1548                         return ret;
1549         }
1550 load:
1551         ctxt->ops->set_segment(ctxt, selector, &seg_desc, base3, seg);
1552         return X86EMUL_CONTINUE;
1553 exception:
1554         emulate_exception(ctxt, err_vec, err_code, true);
1555         return X86EMUL_PROPAGATE_FAULT;
1556 }
1557
1558 static int load_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1559                                    u16 selector, int seg)
1560 {
1561         u8 cpl = ctxt->ops->cpl(ctxt);
1562         return __load_segment_descriptor(ctxt, selector, seg, cpl, false);
1563 }
1564
1565 static void write_register_operand(struct operand *op)
1566 {
1567         /* The 4-byte case *is* correct: in 64-bit mode we zero-extend. */
1568         switch (op->bytes) {
1569         case 1:
1570                 *(u8 *)op->addr.reg = (u8)op->val;
1571                 break;
1572         case 2:
1573                 *(u16 *)op->addr.reg = (u16)op->val;
1574                 break;
1575         case 4:
1576                 *op->addr.reg = (u32)op->val;
1577                 break;  /* 64b: zero-extend */
1578         case 8:
1579                 *op->addr.reg = op->val;
1580                 break;
1581         }
1582 }
1583
1584 static int writeback(struct x86_emulate_ctxt *ctxt, struct operand *op)
1585 {
1586         int rc;
1587
1588         switch (op->type) {
1589         case OP_REG:
1590                 write_register_operand(op);
1591                 break;
1592         case OP_MEM:
1593                 if (ctxt->lock_prefix)
1594                         rc = segmented_cmpxchg(ctxt,
1595                                                op->addr.mem,
1596                                                &op->orig_val,
1597                                                &op->val,
1598                                                op->bytes);
1599                 else
1600                         rc = segmented_write(ctxt,
1601                                              op->addr.mem,
1602                                              &op->val,
1603                                              op->bytes);
1604                 if (rc != X86EMUL_CONTINUE)
1605                         return rc;
1606                 break;
1607         case OP_MEM_STR:
1608                 rc = segmented_write(ctxt,
1609                                 op->addr.mem,
1610                                 op->data,
1611                                 op->bytes * op->count);
1612                 if (rc != X86EMUL_CONTINUE)
1613                         return rc;
1614                 break;
1615         case OP_XMM:
1616                 write_sse_reg(ctxt, &op->vec_val, op->addr.xmm);
1617                 break;
1618         case OP_MM:
1619                 write_mmx_reg(ctxt, &op->mm_val, op->addr.mm);
1620                 break;
1621         case OP_NONE:
1622                 /* no writeback */
1623                 break;
1624         default:
1625                 break;
1626         }
1627         return X86EMUL_CONTINUE;
1628 }
1629
1630 static int push(struct x86_emulate_ctxt *ctxt, void *data, int bytes)
1631 {
1632         struct segmented_address addr;
1633
1634         rsp_increment(ctxt, -bytes);
1635         addr.ea = reg_read(ctxt, VCPU_REGS_RSP) & stack_mask(ctxt);
1636         addr.seg = VCPU_SREG_SS;
1637
1638         return segmented_write(ctxt, addr, data, bytes);
1639 }
1640
1641 static int em_push(struct x86_emulate_ctxt *ctxt)
1642 {
1643         /* Disable writeback. */
1644         ctxt->dst.type = OP_NONE;
1645         return push(ctxt, &ctxt->src.val, ctxt->op_bytes);
1646 }
1647
1648 static int emulate_pop(struct x86_emulate_ctxt *ctxt,
1649                        void *dest, int len)
1650 {
1651         int rc;
1652         struct segmented_address addr;
1653
1654         addr.ea = reg_read(ctxt, VCPU_REGS_RSP) & stack_mask(ctxt);
1655         addr.seg = VCPU_SREG_SS;
1656         rc = segmented_read(ctxt, addr, dest, len);
1657         if (rc != X86EMUL_CONTINUE)
1658                 return rc;
1659
1660         rsp_increment(ctxt, len);
1661         return rc;
1662 }
1663
1664 static int em_pop(struct x86_emulate_ctxt *ctxt)
1665 {
1666         return emulate_pop(ctxt, &ctxt->dst.val, ctxt->op_bytes);
1667 }
1668
1669 static int emulate_popf(struct x86_emulate_ctxt *ctxt,
1670                         void *dest, int len)
1671 {
1672         int rc;
1673         unsigned long val, change_mask;
1674         int iopl = (ctxt->eflags & X86_EFLAGS_IOPL) >> IOPL_SHIFT;
1675         int cpl = ctxt->ops->cpl(ctxt);
1676
1677         rc = emulate_pop(ctxt, &val, len);
1678         if (rc != X86EMUL_CONTINUE)
1679                 return rc;
1680
1681         change_mask = EFLG_CF | EFLG_PF | EFLG_AF | EFLG_ZF | EFLG_SF | EFLG_OF
1682                 | EFLG_TF | EFLG_DF | EFLG_NT | EFLG_RF | EFLG_AC | EFLG_ID;
1683
1684         switch(ctxt->mode) {
1685         case X86EMUL_MODE_PROT64:
1686         case X86EMUL_MODE_PROT32:
1687         case X86EMUL_MODE_PROT16:
1688                 if (cpl == 0)
1689                         change_mask |= EFLG_IOPL;
1690                 if (cpl <= iopl)
1691                         change_mask |= EFLG_IF;
1692                 break;
1693         case X86EMUL_MODE_VM86:
1694                 if (iopl < 3)
1695                         return emulate_gp(ctxt, 0);
1696                 change_mask |= EFLG_IF;
1697                 break;
1698         default: /* real mode */
1699                 change_mask |= (EFLG_IOPL | EFLG_IF);
1700                 break;
1701         }
1702
1703         *(unsigned long *)dest =
1704                 (ctxt->eflags & ~change_mask) | (val & change_mask);
1705
1706         return rc;
1707 }
1708
1709 static int em_popf(struct x86_emulate_ctxt *ctxt)
1710 {
1711         ctxt->dst.type = OP_REG;
1712         ctxt->dst.addr.reg = &ctxt->eflags;
1713         ctxt->dst.bytes = ctxt->op_bytes;
1714         return emulate_popf(ctxt, &ctxt->dst.val, ctxt->op_bytes);
1715 }
1716
1717 static int em_enter(struct x86_emulate_ctxt *ctxt)
1718 {
1719         int rc;
1720         unsigned frame_size = ctxt->src.val;
1721         unsigned nesting_level = ctxt->src2.val & 31;
1722         ulong rbp;
1723
1724         if (nesting_level)
1725                 return X86EMUL_UNHANDLEABLE;
1726
1727         rbp = reg_read(ctxt, VCPU_REGS_RBP);
1728         rc = push(ctxt, &rbp, stack_size(ctxt));
1729         if (rc != X86EMUL_CONTINUE)
1730                 return rc;
1731         assign_masked(reg_rmw(ctxt, VCPU_REGS_RBP), reg_read(ctxt, VCPU_REGS_RSP),
1732                       stack_mask(ctxt));
1733         assign_masked(reg_rmw(ctxt, VCPU_REGS_RSP),
1734                       reg_read(ctxt, VCPU_REGS_RSP) - frame_size,
1735                       stack_mask(ctxt));
1736         return X86EMUL_CONTINUE;
1737 }
1738
1739 static int em_leave(struct x86_emulate_ctxt *ctxt)
1740 {
1741         assign_masked(reg_rmw(ctxt, VCPU_REGS_RSP), reg_read(ctxt, VCPU_REGS_RBP),
1742                       stack_mask(ctxt));
1743         return emulate_pop(ctxt, reg_rmw(ctxt, VCPU_REGS_RBP), ctxt->op_bytes);
1744 }
1745
1746 static int em_push_sreg(struct x86_emulate_ctxt *ctxt)
1747 {
1748         int seg = ctxt->src2.val;
1749
1750         ctxt->src.val = get_segment_selector(ctxt, seg);
1751
1752         return em_push(ctxt);
1753 }
1754
1755 static int em_pop_sreg(struct x86_emulate_ctxt *ctxt)
1756 {
1757         int seg = ctxt->src2.val;
1758         unsigned long selector;
1759         int rc;
1760
1761         rc = emulate_pop(ctxt, &selector, ctxt->op_bytes);
1762         if (rc != X86EMUL_CONTINUE)
1763                 return rc;
1764
1765         rc = load_segment_descriptor(ctxt, (u16)selector, seg);
1766         return rc;
1767 }
1768
1769 static int em_pusha(struct x86_emulate_ctxt *ctxt)
1770 {
1771         unsigned long old_esp = reg_read(ctxt, VCPU_REGS_RSP);
1772         int rc = X86EMUL_CONTINUE;
1773         int reg = VCPU_REGS_RAX;
1774
1775         while (reg <= VCPU_REGS_RDI) {
1776                 (reg == VCPU_REGS_RSP) ?
1777                 (ctxt->src.val = old_esp) : (ctxt->src.val = reg_read(ctxt, reg));
1778
1779                 rc = em_push(ctxt);
1780                 if (rc != X86EMUL_CONTINUE)
1781                         return rc;
1782
1783                 ++reg;
1784         }
1785
1786         return rc;
1787 }
1788
1789 static int em_pushf(struct x86_emulate_ctxt *ctxt)
1790 {
1791         ctxt->src.val =  (unsigned long)ctxt->eflags;
1792         return em_push(ctxt);
1793 }
1794
1795 static int em_popa(struct x86_emulate_ctxt *ctxt)
1796 {
1797         int rc = X86EMUL_CONTINUE;
1798         int reg = VCPU_REGS_RDI;
1799
1800         while (reg >= VCPU_REGS_RAX) {
1801                 if (reg == VCPU_REGS_RSP) {
1802                         rsp_increment(ctxt, ctxt->op_bytes);
1803                         --reg;
1804                 }
1805
1806                 rc = emulate_pop(ctxt, reg_rmw(ctxt, reg), ctxt->op_bytes);
1807                 if (rc != X86EMUL_CONTINUE)
1808                         break;
1809                 --reg;
1810         }
1811         return rc;
1812 }
1813
1814 static int __emulate_int_real(struct x86_emulate_ctxt *ctxt, int irq)
1815 {
1816         const struct x86_emulate_ops *ops = ctxt->ops;
1817         int rc;
1818         struct desc_ptr dt;
1819         gva_t cs_addr;
1820         gva_t eip_addr;
1821         u16 cs, eip;
1822
1823         /* TODO: Add limit checks */
1824         ctxt->src.val = ctxt->eflags;
1825         rc = em_push(ctxt);
1826         if (rc != X86EMUL_CONTINUE)
1827                 return rc;
1828
1829         ctxt->eflags &= ~(EFLG_IF | EFLG_TF | EFLG_AC);
1830
1831         ctxt->src.val = get_segment_selector(ctxt, VCPU_SREG_CS);
1832         rc = em_push(ctxt);
1833         if (rc != X86EMUL_CONTINUE)
1834                 return rc;
1835
1836         ctxt->src.val = ctxt->_eip;
1837         rc = em_push(ctxt);
1838         if (rc != X86EMUL_CONTINUE)
1839                 return rc;
1840
1841         ops->get_idt(ctxt, &dt);
1842
1843         eip_addr = dt.address + (irq << 2);
1844         cs_addr = dt.address + (irq << 2) + 2;
1845
1846         rc = ops->read_std(ctxt, cs_addr, &cs, 2, &ctxt->exception);
1847         if (rc != X86EMUL_CONTINUE)
1848                 return rc;
1849
1850         rc = ops->read_std(ctxt, eip_addr, &eip, 2, &ctxt->exception);
1851         if (rc != X86EMUL_CONTINUE)
1852                 return rc;
1853
1854         rc = load_segment_descriptor(ctxt, cs, VCPU_SREG_CS);
1855         if (rc != X86EMUL_CONTINUE)
1856                 return rc;
1857
1858         ctxt->_eip = eip;
1859
1860         return rc;
1861 }
1862
1863 int emulate_int_real(struct x86_emulate_ctxt *ctxt, int irq)
1864 {
1865         int rc;
1866
1867         invalidate_registers(ctxt);
1868         rc = __emulate_int_real(ctxt, irq);
1869         if (rc == X86EMUL_CONTINUE)
1870                 writeback_registers(ctxt);
1871         return rc;
1872 }
1873
1874 static int emulate_int(struct x86_emulate_ctxt *ctxt, int irq)
1875 {
1876         switch(ctxt->mode) {
1877         case X86EMUL_MODE_REAL:
1878                 return __emulate_int_real(ctxt, irq);
1879         case X86EMUL_MODE_VM86:
1880         case X86EMUL_MODE_PROT16:
1881         case X86EMUL_MODE_PROT32:
1882         case X86EMUL_MODE_PROT64:
1883         default:
1884                 /* Protected mode interrupts unimplemented yet */
1885                 return X86EMUL_UNHANDLEABLE;
1886         }
1887 }
1888
1889 static int emulate_iret_real(struct x86_emulate_ctxt *ctxt)
1890 {
1891         int rc = X86EMUL_CONTINUE;
1892         unsigned long temp_eip = 0;
1893         unsigned long temp_eflags = 0;
1894         unsigned long cs = 0;
1895         unsigned long mask = EFLG_CF | EFLG_PF | EFLG_AF | EFLG_ZF | EFLG_SF | EFLG_TF |
1896                              EFLG_IF | EFLG_DF | EFLG_OF | EFLG_IOPL | EFLG_NT | EFLG_RF |
1897                              EFLG_AC | EFLG_ID | (1 << 1); /* Last one is the reserved bit */
1898         unsigned long vm86_mask = EFLG_VM | EFLG_VIF | EFLG_VIP;
1899
1900         /* TODO: Add stack limit check */
1901
1902         rc = emulate_pop(ctxt, &temp_eip, ctxt->op_bytes);
1903
1904         if (rc != X86EMUL_CONTINUE)
1905                 return rc;
1906
1907         if (temp_eip & ~0xffff)
1908                 return emulate_gp(ctxt, 0);
1909
1910         rc = emulate_pop(ctxt, &cs, ctxt->op_bytes);
1911
1912         if (rc != X86EMUL_CONTINUE)
1913                 return rc;
1914
1915         rc = emulate_pop(ctxt, &temp_eflags, ctxt->op_bytes);
1916
1917         if (rc != X86EMUL_CONTINUE)
1918                 return rc;
1919
1920         rc = load_segment_descriptor(ctxt, (u16)cs, VCPU_SREG_CS);
1921
1922         if (rc != X86EMUL_CONTINUE)
1923                 return rc;
1924
1925         ctxt->_eip = temp_eip;
1926
1927
1928         if (ctxt->op_bytes == 4)
1929                 ctxt->eflags = ((temp_eflags & mask) | (ctxt->eflags & vm86_mask));
1930         else if (ctxt->op_bytes == 2) {
1931                 ctxt->eflags &= ~0xffff;
1932                 ctxt->eflags |= temp_eflags;
1933         }
1934
1935         ctxt->eflags &= ~EFLG_RESERVED_ZEROS_MASK; /* Clear reserved zeros */
1936         ctxt->eflags |= EFLG_RESERVED_ONE_MASK;
1937
1938         return rc;
1939 }
1940
1941 static int em_iret(struct x86_emulate_ctxt *ctxt)
1942 {
1943         switch(ctxt->mode) {
1944         case X86EMUL_MODE_REAL:
1945                 return emulate_iret_real(ctxt);
1946         case X86EMUL_MODE_VM86:
1947         case X86EMUL_MODE_PROT16:
1948         case X86EMUL_MODE_PROT32:
1949         case X86EMUL_MODE_PROT64:
1950         default:
1951                 /* iret from protected mode unimplemented yet */
1952                 return X86EMUL_UNHANDLEABLE;
1953         }
1954 }
1955
1956 static int em_jmp_far(struct x86_emulate_ctxt *ctxt)
1957 {
1958         int rc;
1959         unsigned short sel;
1960
1961         memcpy(&sel, ctxt->src.valptr + ctxt->op_bytes, 2);
1962
1963         rc = load_segment_descriptor(ctxt, sel, VCPU_SREG_CS);
1964         if (rc != X86EMUL_CONTINUE)
1965                 return rc;
1966
1967         ctxt->_eip = 0;
1968         memcpy(&ctxt->_eip, ctxt->src.valptr, ctxt->op_bytes);
1969         return X86EMUL_CONTINUE;
1970 }
1971
1972 static int em_grp45(struct x86_emulate_ctxt *ctxt)
1973 {
1974         int rc = X86EMUL_CONTINUE;
1975
1976         switch (ctxt->modrm_reg) {
1977         case 2: /* call near abs */ {
1978                 long int old_eip;
1979                 old_eip = ctxt->_eip;
1980                 ctxt->_eip = ctxt->src.val;
1981                 ctxt->src.val = old_eip;
1982                 rc = em_push(ctxt);
1983                 break;
1984         }
1985         case 4: /* jmp abs */
1986                 ctxt->_eip = ctxt->src.val;
1987                 break;
1988         case 5: /* jmp far */
1989                 rc = em_jmp_far(ctxt);
1990                 break;
1991         case 6: /* push */
1992                 rc = em_push(ctxt);
1993                 break;
1994         }
1995         return rc;
1996 }
1997
1998 static int em_cmpxchg8b(struct x86_emulate_ctxt *ctxt)
1999 {
2000         u64 old = ctxt->dst.orig_val64;
2001
2002         if (((u32) (old >> 0) != (u32) reg_read(ctxt, VCPU_REGS_RAX)) ||
2003             ((u32) (old >> 32) != (u32) reg_read(ctxt, VCPU_REGS_RDX))) {
2004                 *reg_write(ctxt, VCPU_REGS_RAX) = (u32) (old >> 0);
2005                 *reg_write(ctxt, VCPU_REGS_RDX) = (u32) (old >> 32);
2006                 ctxt->eflags &= ~EFLG_ZF;
2007         } else {
2008                 ctxt->dst.val64 = ((u64)reg_read(ctxt, VCPU_REGS_RCX) << 32) |
2009                         (u32) reg_read(ctxt, VCPU_REGS_RBX);
2010
2011                 ctxt->eflags |= EFLG_ZF;
2012         }
2013         return X86EMUL_CONTINUE;
2014 }
2015
2016 static int em_ret(struct x86_emulate_ctxt *ctxt)
2017 {
2018         ctxt->dst.type = OP_REG;
2019         ctxt->dst.addr.reg = &ctxt->_eip;
2020         ctxt->dst.bytes = ctxt->op_bytes;
2021         return em_pop(ctxt);
2022 }
2023
2024 static int em_ret_far(struct x86_emulate_ctxt *ctxt)
2025 {
2026         int rc;
2027         unsigned long cs;
2028
2029         rc = emulate_pop(ctxt, &ctxt->_eip, ctxt->op_bytes);
2030         if (rc != X86EMUL_CONTINUE)
2031                 return rc;
2032         if (ctxt->op_bytes == 4)
2033                 ctxt->_eip = (u32)ctxt->_eip;
2034         rc = emulate_pop(ctxt, &cs, ctxt->op_bytes);
2035         if (rc != X86EMUL_CONTINUE)
2036                 return rc;
2037         rc = load_segment_descriptor(ctxt, (u16)cs, VCPU_SREG_CS);
2038         return rc;
2039 }
2040
2041 static int em_ret_far_imm(struct x86_emulate_ctxt *ctxt)
2042 {
2043         int rc;
2044
2045         rc = em_ret_far(ctxt);
2046         if (rc != X86EMUL_CONTINUE)
2047                 return rc;
2048         rsp_increment(ctxt, ctxt->src.val);
2049         return X86EMUL_CONTINUE;
2050 }
2051
2052 static int em_cmpxchg(struct x86_emulate_ctxt *ctxt)
2053 {
2054         /* Save real source value, then compare EAX against destination. */
2055         ctxt->dst.orig_val = ctxt->dst.val;
2056         ctxt->dst.val = reg_read(ctxt, VCPU_REGS_RAX);
2057         ctxt->src.orig_val = ctxt->src.val;
2058         ctxt->src.val = ctxt->dst.orig_val;
2059         fastop(ctxt, em_cmp);
2060
2061         if (ctxt->eflags & EFLG_ZF) {
2062                 /* Success: write back to memory. */
2063                 ctxt->dst.val = ctxt->src.orig_val;
2064         } else {
2065                 /* Failure: write the value we saw to EAX. */
2066                 ctxt->dst.type = OP_REG;
2067                 ctxt->dst.addr.reg = reg_rmw(ctxt, VCPU_REGS_RAX);
2068                 ctxt->dst.val = ctxt->dst.orig_val;
2069         }
2070         return X86EMUL_CONTINUE;
2071 }
2072
2073 static int em_lseg(struct x86_emulate_ctxt *ctxt)
2074 {
2075         int seg = ctxt->src2.val;
2076         unsigned short sel;
2077         int rc;
2078
2079         memcpy(&sel, ctxt->src.valptr + ctxt->op_bytes, 2);
2080
2081         rc = load_segment_descriptor(ctxt, sel, seg);
2082         if (rc != X86EMUL_CONTINUE)
2083                 return rc;
2084
2085         ctxt->dst.val = ctxt->src.val;
2086         return rc;
2087 }
2088
2089 static void
2090 setup_syscalls_segments(struct x86_emulate_ctxt *ctxt,
2091                         struct desc_struct *cs, struct desc_struct *ss)
2092 {
2093         cs->l = 0;              /* will be adjusted later */
2094         set_desc_base(cs, 0);   /* flat segment */
2095         cs->g = 1;              /* 4kb granularity */
2096         set_desc_limit(cs, 0xfffff);    /* 4GB limit */
2097         cs->type = 0x0b;        /* Read, Execute, Accessed */
2098         cs->s = 1;
2099         cs->dpl = 0;            /* will be adjusted later */
2100         cs->p = 1;
2101         cs->d = 1;
2102         cs->avl = 0;
2103
2104         set_desc_base(ss, 0);   /* flat segment */
2105         set_desc_limit(ss, 0xfffff);    /* 4GB limit */
2106         ss->g = 1;              /* 4kb granularity */
2107         ss->s = 1;
2108         ss->type = 0x03;        /* Read/Write, Accessed */
2109         ss->d = 1;              /* 32bit stack segment */
2110         ss->dpl = 0;
2111         ss->p = 1;
2112         ss->l = 0;
2113         ss->avl = 0;
2114 }
2115
2116 static bool vendor_intel(struct x86_emulate_ctxt *ctxt)
2117 {
2118         u32 eax, ebx, ecx, edx;
2119
2120         eax = ecx = 0;
2121         ctxt->ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx);
2122         return ebx == X86EMUL_CPUID_VENDOR_GenuineIntel_ebx
2123                 && ecx == X86EMUL_CPUID_VENDOR_GenuineIntel_ecx
2124                 && edx == X86EMUL_CPUID_VENDOR_GenuineIntel_edx;
2125 }
2126
2127 static bool em_syscall_is_enabled(struct x86_emulate_ctxt *ctxt)
2128 {
2129         const struct x86_emulate_ops *ops = ctxt->ops;
2130         u32 eax, ebx, ecx, edx;
2131
2132         /*
2133          * syscall should always be enabled in longmode - so only become
2134          * vendor specific (cpuid) if other modes are active...
2135          */
2136         if (ctxt->mode == X86EMUL_MODE_PROT64)
2137                 return true;
2138
2139         eax = 0x00000000;
2140         ecx = 0x00000000;
2141         ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx);
2142         /*
2143          * Intel ("GenuineIntel")
2144          * remark: Intel CPUs only support "syscall" in 64bit
2145          * longmode. Also an 64bit guest with a
2146          * 32bit compat-app running will #UD !! While this
2147          * behaviour can be fixed (by emulating) into AMD
2148          * response - CPUs of AMD can't behave like Intel.
2149          */
2150         if (ebx == X86EMUL_CPUID_VENDOR_GenuineIntel_ebx &&
2151             ecx == X86EMUL_CPUID_VENDOR_GenuineIntel_ecx &&
2152             edx == X86EMUL_CPUID_VENDOR_GenuineIntel_edx)
2153                 return false;
2154
2155         /* AMD ("AuthenticAMD") */
2156         if (ebx == X86EMUL_CPUID_VENDOR_AuthenticAMD_ebx &&
2157             ecx == X86EMUL_CPUID_VENDOR_AuthenticAMD_ecx &&
2158             edx == X86EMUL_CPUID_VENDOR_AuthenticAMD_edx)
2159                 return true;
2160
2161         /* AMD ("AMDisbetter!") */
2162         if (ebx == X86EMUL_CPUID_VENDOR_AMDisbetterI_ebx &&
2163             ecx == X86EMUL_CPUID_VENDOR_AMDisbetterI_ecx &&
2164             edx == X86EMUL_CPUID_VENDOR_AMDisbetterI_edx)
2165                 return true;
2166
2167         /* default: (not Intel, not AMD), apply Intel's stricter rules... */
2168         return false;
2169 }
2170
2171 static int em_syscall(struct x86_emulate_ctxt *ctxt)
2172 {
2173         const struct x86_emulate_ops *ops = ctxt->ops;
2174         struct desc_struct cs, ss;
2175         u64 msr_data;
2176         u16 cs_sel, ss_sel;
2177         u64 efer = 0;
2178
2179         /* syscall is not available in real mode */
2180         if (ctxt->mode == X86EMUL_MODE_REAL ||
2181             ctxt->mode == X86EMUL_MODE_VM86)
2182                 return emulate_ud(ctxt);
2183
2184         if (!(em_syscall_is_enabled(ctxt)))
2185                 return emulate_ud(ctxt);
2186
2187         ops->get_msr(ctxt, MSR_EFER, &efer);
2188         setup_syscalls_segments(ctxt, &cs, &ss);
2189
2190         if (!(efer & EFER_SCE))
2191                 return emulate_ud(ctxt);
2192
2193         ops->get_msr(ctxt, MSR_STAR, &msr_data);
2194         msr_data >>= 32;
2195         cs_sel = (u16)(msr_data & 0xfffc);
2196         ss_sel = (u16)(msr_data + 8);
2197
2198         if (efer & EFER_LMA) {
2199                 cs.d = 0;
2200                 cs.l = 1;
2201         }
2202         ops->set_segment(ctxt, cs_sel, &cs, 0, VCPU_SREG_CS);
2203         ops->set_segment(ctxt, ss_sel, &ss, 0, VCPU_SREG_SS);
2204
2205         *reg_write(ctxt, VCPU_REGS_RCX) = ctxt->_eip;
2206         if (efer & EFER_LMA) {
2207 #ifdef CONFIG_X86_64
2208                 *reg_write(ctxt, VCPU_REGS_R11) = ctxt->eflags & ~EFLG_RF;
2209
2210                 ops->get_msr(ctxt,
2211                              ctxt->mode == X86EMUL_MODE_PROT64 ?
2212                              MSR_LSTAR : MSR_CSTAR, &msr_data);
2213                 ctxt->_eip = msr_data;
2214
2215                 ops->get_msr(ctxt, MSR_SYSCALL_MASK, &msr_data);
2216                 ctxt->eflags &= ~(msr_data | EFLG_RF);
2217 #endif
2218         } else {
2219                 /* legacy mode */
2220                 ops->get_msr(ctxt, MSR_STAR, &msr_data);
2221                 ctxt->_eip = (u32)msr_data;
2222
2223                 ctxt->eflags &= ~(EFLG_VM | EFLG_IF | EFLG_RF);
2224         }
2225
2226         return X86EMUL_CONTINUE;
2227 }
2228
2229 static int em_sysenter(struct x86_emulate_ctxt *ctxt)
2230 {
2231         const struct x86_emulate_ops *ops = ctxt->ops;
2232         struct desc_struct cs, ss;
2233         u64 msr_data;
2234         u16 cs_sel, ss_sel;
2235         u64 efer = 0;
2236
2237         ops->get_msr(ctxt, MSR_EFER, &efer);
2238         /* inject #GP if in real mode */
2239         if (ctxt->mode == X86EMUL_MODE_REAL)
2240                 return emulate_gp(ctxt, 0);
2241
2242         /*
2243          * Not recognized on AMD in compat mode (but is recognized in legacy
2244          * mode).
2245          */
2246         if ((ctxt->mode == X86EMUL_MODE_PROT32) && (efer & EFER_LMA)
2247             && !vendor_intel(ctxt))
2248                 return emulate_ud(ctxt);
2249
2250         /* XXX sysenter/sysexit have not been tested in 64bit mode.
2251         * Therefore, we inject an #UD.
2252         */
2253         if (ctxt->mode == X86EMUL_MODE_PROT64)
2254                 return emulate_ud(ctxt);
2255
2256         setup_syscalls_segments(ctxt, &cs, &ss);
2257
2258         ops->get_msr(ctxt, MSR_IA32_SYSENTER_CS, &msr_data);
2259         switch (ctxt->mode) {
2260         case X86EMUL_MODE_PROT32:
2261                 if ((msr_data & 0xfffc) == 0x0)
2262                         return emulate_gp(ctxt, 0);
2263                 break;
2264         case X86EMUL_MODE_PROT64:
2265                 if (msr_data == 0x0)
2266                         return emulate_gp(ctxt, 0);
2267                 break;
2268         default:
2269                 break;
2270         }
2271
2272         ctxt->eflags &= ~(EFLG_VM | EFLG_IF | EFLG_RF);
2273         cs_sel = (u16)msr_data;
2274         cs_sel &= ~SELECTOR_RPL_MASK;
2275         ss_sel = cs_sel + 8;
2276         ss_sel &= ~SELECTOR_RPL_MASK;
2277         if (ctxt->mode == X86EMUL_MODE_PROT64 || (efer & EFER_LMA)) {
2278                 cs.d = 0;
2279                 cs.l = 1;
2280         }
2281
2282         ops->set_segment(ctxt, cs_sel, &cs, 0, VCPU_SREG_CS);
2283         ops->set_segment(ctxt, ss_sel, &ss, 0, VCPU_SREG_SS);
2284
2285         ops->get_msr(ctxt, MSR_IA32_SYSENTER_EIP, &msr_data);
2286         ctxt->_eip = msr_data;
2287
2288         ops->get_msr(ctxt, MSR_IA32_SYSENTER_ESP, &msr_data);
2289         *reg_write(ctxt, VCPU_REGS_RSP) = msr_data;
2290
2291         return X86EMUL_CONTINUE;
2292 }
2293
2294 static int em_sysexit(struct x86_emulate_ctxt *ctxt)
2295 {
2296         const struct x86_emulate_ops *ops = ctxt->ops;
2297         struct desc_struct cs, ss;
2298         u64 msr_data;
2299         int usermode;
2300         u16 cs_sel = 0, ss_sel = 0;
2301
2302         /* inject #GP if in real mode or Virtual 8086 mode */
2303         if (ctxt->mode == X86EMUL_MODE_REAL ||
2304             ctxt->mode == X86EMUL_MODE_VM86)
2305                 return emulate_gp(ctxt, 0);
2306
2307         setup_syscalls_segments(ctxt, &cs, &ss);
2308
2309         if ((ctxt->rex_prefix & 0x8) != 0x0)
2310                 usermode = X86EMUL_MODE_PROT64;
2311         else
2312                 usermode = X86EMUL_MODE_PROT32;
2313
2314         cs.dpl = 3;
2315         ss.dpl = 3;
2316         ops->get_msr(ctxt, MSR_IA32_SYSENTER_CS, &msr_data);
2317         switch (usermode) {
2318         case X86EMUL_MODE_PROT32:
2319                 cs_sel = (u16)(msr_data + 16);
2320                 if ((msr_data & 0xfffc) == 0x0)
2321                         return emulate_gp(ctxt, 0);
2322                 ss_sel = (u16)(msr_data + 24);
2323                 break;
2324         case X86EMUL_MODE_PROT64:
2325                 cs_sel = (u16)(msr_data + 32);
2326                 if (msr_data == 0x0)
2327                         return emulate_gp(ctxt, 0);
2328                 ss_sel = cs_sel + 8;
2329                 cs.d = 0;
2330                 cs.l = 1;
2331                 break;
2332         }
2333         cs_sel |= SELECTOR_RPL_MASK;
2334         ss_sel |= SELECTOR_RPL_MASK;
2335
2336         ops->set_segment(ctxt, cs_sel, &cs, 0, VCPU_SREG_CS);
2337         ops->set_segment(ctxt, ss_sel, &ss, 0, VCPU_SREG_SS);
2338
2339         ctxt->_eip = reg_read(ctxt, VCPU_REGS_RDX);
2340         *reg_write(ctxt, VCPU_REGS_RSP) = reg_read(ctxt, VCPU_REGS_RCX);
2341
2342         return X86EMUL_CONTINUE;
2343 }
2344
2345 static bool emulator_bad_iopl(struct x86_emulate_ctxt *ctxt)
2346 {
2347         int iopl;
2348         if (ctxt->mode == X86EMUL_MODE_REAL)
2349                 return false;
2350         if (ctxt->mode == X86EMUL_MODE_VM86)
2351                 return true;
2352         iopl = (ctxt->eflags & X86_EFLAGS_IOPL) >> IOPL_SHIFT;
2353         return ctxt->ops->cpl(ctxt) > iopl;
2354 }
2355
2356 static bool emulator_io_port_access_allowed(struct x86_emulate_ctxt *ctxt,
2357                                             u16 port, u16 len)
2358 {
2359         const struct x86_emulate_ops *ops = ctxt->ops;
2360         struct desc_struct tr_seg;
2361         u32 base3;
2362         int r;
2363         u16 tr, io_bitmap_ptr, perm, bit_idx = port & 0x7;
2364         unsigned mask = (1 << len) - 1;
2365         unsigned long base;
2366
2367         ops->get_segment(ctxt, &tr, &tr_seg, &base3, VCPU_SREG_TR);
2368         if (!tr_seg.p)
2369                 return false;
2370         if (desc_limit_scaled(&tr_seg) < 103)
2371                 return false;
2372         base = get_desc_base(&tr_seg);
2373 #ifdef CONFIG_X86_64
2374         base |= ((u64)base3) << 32;
2375 #endif
2376         r = ops->read_std(ctxt, base + 102, &io_bitmap_ptr, 2, NULL);
2377         if (r != X86EMUL_CONTINUE)
2378                 return false;
2379         if (io_bitmap_ptr + port/8 > desc_limit_scaled(&tr_seg))
2380                 return false;
2381         r = ops->read_std(ctxt, base + io_bitmap_ptr + port/8, &perm, 2, NULL);
2382         if (r != X86EMUL_CONTINUE)
2383                 return false;
2384         if ((perm >> bit_idx) & mask)
2385                 return false;
2386         return true;
2387 }
2388
2389 static bool emulator_io_permited(struct x86_emulate_ctxt *ctxt,
2390                                  u16 port, u16 len)
2391 {
2392         if (ctxt->perm_ok)
2393                 return true;
2394
2395         if (emulator_bad_iopl(ctxt))
2396                 if (!emulator_io_port_access_allowed(ctxt, port, len))
2397                         return false;
2398
2399         ctxt->perm_ok = true;
2400
2401         return true;
2402 }
2403
2404 static void save_state_to_tss16(struct x86_emulate_ctxt *ctxt,
2405                                 struct tss_segment_16 *tss)
2406 {
2407         tss->ip = ctxt->_eip;
2408         tss->flag = ctxt->eflags;
2409         tss->ax = reg_read(ctxt, VCPU_REGS_RAX);
2410         tss->cx = reg_read(ctxt, VCPU_REGS_RCX);
2411         tss->dx = reg_read(ctxt, VCPU_REGS_RDX);
2412         tss->bx = reg_read(ctxt, VCPU_REGS_RBX);
2413         tss->sp = reg_read(ctxt, VCPU_REGS_RSP);
2414         tss->bp = reg_read(ctxt, VCPU_REGS_RBP);
2415         tss->si = reg_read(ctxt, VCPU_REGS_RSI);
2416         tss->di = reg_read(ctxt, VCPU_REGS_RDI);
2417
2418         tss->es = get_segment_selector(ctxt, VCPU_SREG_ES);
2419         tss->cs = get_segment_selector(ctxt, VCPU_SREG_CS);
2420         tss->ss = get_segment_selector(ctxt, VCPU_SREG_SS);
2421         tss->ds = get_segment_selector(ctxt, VCPU_SREG_DS);
2422         tss->ldt = get_segment_selector(ctxt, VCPU_SREG_LDTR);
2423 }
2424
2425 static int load_state_from_tss16(struct x86_emulate_ctxt *ctxt,
2426                                  struct tss_segment_16 *tss)
2427 {
2428         int ret;
2429         u8 cpl;
2430
2431         ctxt->_eip = tss->ip;
2432         ctxt->eflags = tss->flag | 2;
2433         *reg_write(ctxt, VCPU_REGS_RAX) = tss->ax;
2434         *reg_write(ctxt, VCPU_REGS_RCX) = tss->cx;
2435         *reg_write(ctxt, VCPU_REGS_RDX) = tss->dx;
2436         *reg_write(ctxt, VCPU_REGS_RBX) = tss->bx;
2437         *reg_write(ctxt, VCPU_REGS_RSP) = tss->sp;
2438         *reg_write(ctxt, VCPU_REGS_RBP) = tss->bp;
2439         *reg_write(ctxt, VCPU_REGS_RSI) = tss->si;
2440         *reg_write(ctxt, VCPU_REGS_RDI) = tss->di;
2441
2442         /*
2443          * SDM says that segment selectors are loaded before segment
2444          * descriptors
2445          */
2446         set_segment_selector(ctxt, tss->ldt, VCPU_SREG_LDTR);
2447         set_segment_selector(ctxt, tss->es, VCPU_SREG_ES);
2448         set_segment_selector(ctxt, tss->cs, VCPU_SREG_CS);
2449         set_segment_selector(ctxt, tss->ss, VCPU_SREG_SS);
2450         set_segment_selector(ctxt, tss->ds, VCPU_SREG_DS);
2451
2452         cpl = tss->cs & 3;
2453
2454         /*
2455          * Now load segment descriptors. If fault happens at this stage
2456          * it is handled in a context of new task
2457          */
2458         ret = __load_segment_descriptor(ctxt, tss->ldt, VCPU_SREG_LDTR, cpl, true);
2459         if (ret != X86EMUL_CONTINUE)
2460                 return ret;
2461         ret = __load_segment_descriptor(ctxt, tss->es, VCPU_SREG_ES, cpl, true);
2462         if (ret != X86EMUL_CONTINUE)
2463                 return ret;
2464         ret = __load_segment_descriptor(ctxt, tss->cs, VCPU_SREG_CS, cpl, true);
2465         if (ret != X86EMUL_CONTINUE)
2466                 return ret;
2467         ret = __load_segment_descriptor(ctxt, tss->ss, VCPU_SREG_SS, cpl, true);
2468         if (ret != X86EMUL_CONTINUE)
2469                 return ret;
2470         ret = __load_segment_descriptor(ctxt, tss->ds, VCPU_SREG_DS, cpl, true);
2471         if (ret != X86EMUL_CONTINUE)
2472                 return ret;
2473
2474         return X86EMUL_CONTINUE;
2475 }
2476
2477 static int task_switch_16(struct x86_emulate_ctxt *ctxt,
2478                           u16 tss_selector, u16 old_tss_sel,
2479                           ulong old_tss_base, struct desc_struct *new_desc)
2480 {
2481         const struct x86_emulate_ops *ops = ctxt->ops;
2482         struct tss_segment_16 tss_seg;
2483         int ret;
2484         u32 new_tss_base = get_desc_base(new_desc);
2485
2486         ret = ops->read_std(ctxt, old_tss_base, &tss_seg, sizeof tss_seg,
2487                             &ctxt->exception);
2488         if (ret != X86EMUL_CONTINUE)
2489                 /* FIXME: need to provide precise fault address */
2490                 return ret;
2491
2492         save_state_to_tss16(ctxt, &tss_seg);
2493
2494         ret = ops->write_std(ctxt, old_tss_base, &tss_seg, sizeof tss_seg,
2495                              &ctxt->exception);
2496         if (ret != X86EMUL_CONTINUE)
2497                 /* FIXME: need to provide precise fault address */
2498                 return ret;
2499
2500         ret = ops->read_std(ctxt, new_tss_base, &tss_seg, sizeof tss_seg,
2501                             &ctxt->exception);
2502         if (ret != X86EMUL_CONTINUE)
2503                 /* FIXME: need to provide precise fault address */
2504                 return ret;
2505
2506         if (old_tss_sel != 0xffff) {
2507                 tss_seg.prev_task_link = old_tss_sel;
2508
2509                 ret = ops->write_std(ctxt, new_tss_base,
2510                                      &tss_seg.prev_task_link,
2511                                      sizeof tss_seg.prev_task_link,
2512                                      &ctxt->exception);
2513                 if (ret != X86EMUL_CONTINUE)
2514                         /* FIXME: need to provide precise fault address */
2515                         return ret;
2516         }
2517
2518         return load_state_from_tss16(ctxt, &tss_seg);
2519 }
2520
2521 static void save_state_to_tss32(struct x86_emulate_ctxt *ctxt,
2522                                 struct tss_segment_32 *tss)
2523 {
2524         /* CR3 and ldt selector are not saved intentionally */
2525         tss->eip = ctxt->_eip;
2526         tss->eflags = ctxt->eflags;
2527         tss->eax = reg_read(ctxt, VCPU_REGS_RAX);
2528         tss->ecx = reg_read(ctxt, VCPU_REGS_RCX);
2529         tss->edx = reg_read(ctxt, VCPU_REGS_RDX);
2530         tss->ebx = reg_read(ctxt, VCPU_REGS_RBX);
2531         tss->esp = reg_read(ctxt, VCPU_REGS_RSP);
2532         tss->ebp = reg_read(ctxt, VCPU_REGS_RBP);
2533         tss->esi = reg_read(ctxt, VCPU_REGS_RSI);
2534         tss->edi = reg_read(ctxt, VCPU_REGS_RDI);
2535
2536         tss->es = get_segment_selector(ctxt, VCPU_SREG_ES);
2537         tss->cs = get_segment_selector(ctxt, VCPU_SREG_CS);
2538         tss->ss = get_segment_selector(ctxt, VCPU_SREG_SS);
2539         tss->ds = get_segment_selector(ctxt, VCPU_SREG_DS);
2540         tss->fs = get_segment_selector(ctxt, VCPU_SREG_FS);
2541         tss->gs = get_segment_selector(ctxt, VCPU_SREG_GS);
2542 }
2543
2544 static int load_state_from_tss32(struct x86_emulate_ctxt *ctxt,
2545                                  struct tss_segment_32 *tss)
2546 {
2547         int ret;
2548         u8 cpl;
2549
2550         if (ctxt->ops->set_cr(ctxt, 3, tss->cr3))
2551                 return emulate_gp(ctxt, 0);
2552         ctxt->_eip = tss->eip;
2553         ctxt->eflags = tss->eflags | 2;
2554
2555         /* General purpose registers */
2556         *reg_write(ctxt, VCPU_REGS_RAX) = tss->eax;
2557         *reg_write(ctxt, VCPU_REGS_RCX) = tss->ecx;
2558         *reg_write(ctxt, VCPU_REGS_RDX) = tss->edx;
2559         *reg_write(ctxt, VCPU_REGS_RBX) = tss->ebx;
2560         *reg_write(ctxt, VCPU_REGS_RSP) = tss->esp;
2561         *reg_write(ctxt, VCPU_REGS_RBP) = tss->ebp;
2562         *reg_write(ctxt, VCPU_REGS_RSI) = tss->esi;
2563         *reg_write(ctxt, VCPU_REGS_RDI) = tss->edi;
2564
2565         /*
2566          * SDM says that segment selectors are loaded before segment
2567          * descriptors.  This is important because CPL checks will
2568          * use CS.RPL.
2569          */
2570         set_segment_selector(ctxt, tss->ldt_selector, VCPU_SREG_LDTR);
2571         set_segment_selector(ctxt, tss->es, VCPU_SREG_ES);
2572         set_segment_selector(ctxt, tss->cs, VCPU_SREG_CS);
2573         set_segment_selector(ctxt, tss->ss, VCPU_SREG_SS);
2574         set_segment_selector(ctxt, tss->ds, VCPU_SREG_DS);
2575         set_segment_selector(ctxt, tss->fs, VCPU_SREG_FS);
2576         set_segment_selector(ctxt, tss->gs, VCPU_SREG_GS);
2577
2578         /*
2579          * If we're switching between Protected Mode and VM86, we need to make
2580          * sure to update the mode before loading the segment descriptors so
2581          * that the selectors are interpreted correctly.
2582          */
2583         if (ctxt->eflags & X86_EFLAGS_VM) {
2584                 ctxt->mode = X86EMUL_MODE_VM86;
2585                 cpl = 3;
2586         } else {
2587                 ctxt->mode = X86EMUL_MODE_PROT32;
2588                 cpl = tss->cs & 3;
2589         }
2590
2591         /*
2592          * Now load segment descriptors. If fault happenes at this stage
2593          * it is handled in a context of new task
2594          */
2595         ret = __load_segment_descriptor(ctxt, tss->ldt_selector, VCPU_SREG_LDTR, cpl, true);
2596         if (ret != X86EMUL_CONTINUE)
2597                 return ret;
2598         ret = __load_segment_descriptor(ctxt, tss->es, VCPU_SREG_ES, cpl, true);
2599         if (ret != X86EMUL_CONTINUE)
2600                 return ret;
2601         ret = __load_segment_descriptor(ctxt, tss->cs, VCPU_SREG_CS, cpl, true);
2602         if (ret != X86EMUL_CONTINUE)
2603                 return ret;
2604         ret = __load_segment_descriptor(ctxt, tss->ss, VCPU_SREG_SS, cpl, true);
2605         if (ret != X86EMUL_CONTINUE)
2606                 return ret;
2607         ret = __load_segment_descriptor(ctxt, tss->ds, VCPU_SREG_DS, cpl, true);
2608         if (ret != X86EMUL_CONTINUE)
2609                 return ret;
2610         ret = __load_segment_descriptor(ctxt, tss->fs, VCPU_SREG_FS, cpl, true);
2611         if (ret != X86EMUL_CONTINUE)
2612                 return ret;
2613         ret = __load_segment_descriptor(ctxt, tss->gs, VCPU_SREG_GS, cpl, true);
2614         if (ret != X86EMUL_CONTINUE)
2615                 return ret;
2616
2617         return X86EMUL_CONTINUE;
2618 }
2619
2620 static int task_switch_32(struct x86_emulate_ctxt *ctxt,
2621                           u16 tss_selector, u16 old_tss_sel,
2622                           ulong old_tss_base, struct desc_struct *new_desc)
2623 {
2624         const struct x86_emulate_ops *ops = ctxt->ops;
2625         struct tss_segment_32 tss_seg;
2626         int ret;
2627         u32 new_tss_base = get_desc_base(new_desc);
2628         u32 eip_offset = offsetof(struct tss_segment_32, eip);
2629         u32 ldt_sel_offset = offsetof(struct tss_segment_32, ldt_selector);
2630
2631         ret = ops->read_std(ctxt, old_tss_base, &tss_seg, sizeof tss_seg,
2632                             &ctxt->exception);
2633         if (ret != X86EMUL_CONTINUE)
2634                 /* FIXME: need to provide precise fault address */
2635                 return ret;
2636
2637         save_state_to_tss32(ctxt, &tss_seg);
2638
2639         /* Only GP registers and segment selectors are saved */
2640         ret = ops->write_std(ctxt, old_tss_base + eip_offset, &tss_seg.eip,
2641                              ldt_sel_offset - eip_offset, &ctxt->exception);
2642         if (ret != X86EMUL_CONTINUE)
2643                 /* FIXME: need to provide precise fault address */
2644                 return ret;
2645
2646         ret = ops->read_std(ctxt, new_tss_base, &tss_seg, sizeof tss_seg,
2647                             &ctxt->exception);
2648         if (ret != X86EMUL_CONTINUE)
2649                 /* FIXME: need to provide precise fault address */
2650                 return ret;
2651
2652         if (old_tss_sel != 0xffff) {
2653                 tss_seg.prev_task_link = old_tss_sel;
2654
2655                 ret = ops->write_std(ctxt, new_tss_base,
2656                                      &tss_seg.prev_task_link,
2657                                      sizeof tss_seg.prev_task_link,
2658                                      &ctxt->exception);
2659                 if (ret != X86EMUL_CONTINUE)
2660                         /* FIXME: need to provide precise fault address */
2661                         return ret;
2662         }
2663
2664         return load_state_from_tss32(ctxt, &tss_seg);
2665 }
2666
2667 static int emulator_do_task_switch(struct x86_emulate_ctxt *ctxt,
2668                                    u16 tss_selector, int idt_index, int reason,
2669                                    bool has_error_code, u32 error_code)
2670 {
2671         const struct x86_emulate_ops *ops = ctxt->ops;
2672         struct desc_struct curr_tss_desc, next_tss_desc;
2673         int ret;
2674         u16 old_tss_sel = get_segment_selector(ctxt, VCPU_SREG_TR);
2675         ulong old_tss_base =
2676                 ops->get_cached_segment_base(ctxt, VCPU_SREG_TR);
2677         u32 desc_limit;
2678         ulong desc_addr;
2679
2680         /* FIXME: old_tss_base == ~0 ? */
2681
2682         ret = read_segment_descriptor(ctxt, tss_selector, &next_tss_desc, &desc_addr);
2683         if (ret != X86EMUL_CONTINUE)
2684                 return ret;
2685         ret = read_segment_descriptor(ctxt, old_tss_sel, &curr_tss_desc, &desc_addr);
2686         if (ret != X86EMUL_CONTINUE)
2687                 return ret;
2688
2689         /* FIXME: check that next_tss_desc is tss */
2690
2691         /*
2692          * Check privileges. The three cases are task switch caused by...
2693          *
2694          * 1. jmp/call/int to task gate: Check against DPL of the task gate
2695          * 2. Exception/IRQ/iret: No check is performed
2696          * 3. jmp/call to TSS: Check against DPL of the TSS
2697          */
2698         if (reason == TASK_SWITCH_GATE) {
2699                 if (idt_index != -1) {
2700                         /* Software interrupts */
2701                         struct desc_struct task_gate_desc;
2702                         int dpl;
2703
2704                         ret = read_interrupt_descriptor(ctxt, idt_index,
2705                                                         &task_gate_desc);
2706                         if (ret != X86EMUL_CONTINUE)
2707                                 return ret;
2708
2709                         dpl = task_gate_desc.dpl;
2710                         if ((tss_selector & 3) > dpl || ops->cpl(ctxt) > dpl)
2711                                 return emulate_gp(ctxt, (idt_index << 3) | 0x2);
2712                 }
2713         } else if (reason != TASK_SWITCH_IRET) {
2714                 int dpl = next_tss_desc.dpl;
2715                 if ((tss_selector & 3) > dpl || ops->cpl(ctxt) > dpl)
2716                         return emulate_gp(ctxt, tss_selector);
2717         }
2718
2719
2720         desc_limit = desc_limit_scaled(&next_tss_desc);
2721         if (!next_tss_desc.p ||
2722             ((desc_limit < 0x67 && (next_tss_desc.type & 8)) ||
2723              desc_limit < 0x2b)) {
2724                 emulate_ts(ctxt, tss_selector & 0xfffc);
2725                 return X86EMUL_PROPAGATE_FAULT;
2726         }
2727
2728         if (reason == TASK_SWITCH_IRET || reason == TASK_SWITCH_JMP) {
2729                 curr_tss_desc.type &= ~(1 << 1); /* clear busy flag */
2730                 write_segment_descriptor(ctxt, old_tss_sel, &curr_tss_desc);
2731         }
2732
2733         if (reason == TASK_SWITCH_IRET)
2734                 ctxt->eflags = ctxt->eflags & ~X86_EFLAGS_NT;
2735
2736         /* set back link to prev task only if NT bit is set in eflags
2737            note that old_tss_sel is not used after this point */
2738         if (reason != TASK_SWITCH_CALL && reason != TASK_SWITCH_GATE)
2739                 old_tss_sel = 0xffff;
2740
2741         if (next_tss_desc.type & 8)
2742                 ret = task_switch_32(ctxt, tss_selector, old_tss_sel,
2743                                      old_tss_base, &next_tss_desc);
2744         else
2745                 ret = task_switch_16(ctxt, tss_selector, old_tss_sel,
2746                                      old_tss_base, &next_tss_desc);
2747         if (ret != X86EMUL_CONTINUE)
2748                 return ret;
2749
2750         if (reason == TASK_SWITCH_CALL || reason == TASK_SWITCH_GATE)
2751                 ctxt->eflags = ctxt->eflags | X86_EFLAGS_NT;
2752
2753         if (reason != TASK_SWITCH_IRET) {
2754                 next_tss_desc.type |= (1 << 1); /* set busy flag */
2755                 write_segment_descriptor(ctxt, tss_selector, &next_tss_desc);
2756         }
2757
2758         ops->set_cr(ctxt, 0,  ops->get_cr(ctxt, 0) | X86_CR0_TS);
2759         ops->set_segment(ctxt, tss_selector, &next_tss_desc, 0, VCPU_SREG_TR);
2760
2761         if (has_error_code) {
2762                 ctxt->op_bytes = ctxt->ad_bytes = (next_tss_desc.type & 8) ? 4 : 2;
2763                 ctxt->lock_prefix = 0;
2764                 ctxt->src.val = (unsigned long) error_code;
2765                 ret = em_push(ctxt);
2766         }
2767
2768         return ret;
2769 }
2770
2771 int emulator_task_switch(struct x86_emulate_ctxt *ctxt,
2772                          u16 tss_selector, int idt_index, int reason,
2773                          bool has_error_code, u32 error_code)
2774 {
2775         int rc;
2776
2777         invalidate_registers(ctxt);
2778         ctxt->_eip = ctxt->eip;
2779         ctxt->dst.type = OP_NONE;
2780
2781         rc = emulator_do_task_switch(ctxt, tss_selector, idt_index, reason,
2782                                      has_error_code, error_code);
2783
2784         if (rc == X86EMUL_CONTINUE) {
2785                 ctxt->eip = ctxt->_eip;
2786                 writeback_registers(ctxt);
2787         }
2788
2789         return (rc == X86EMUL_UNHANDLEABLE) ? EMULATION_FAILED : EMULATION_OK;
2790 }
2791
2792 static void string_addr_inc(struct x86_emulate_ctxt *ctxt, int reg,
2793                 struct operand *op)
2794 {
2795         int df = (ctxt->eflags & EFLG_DF) ? -op->count : op->count;
2796
2797         register_address_increment(ctxt, reg_rmw(ctxt, reg), df * op->bytes);
2798         op->addr.mem.ea = register_address(ctxt, reg_read(ctxt, reg));
2799 }
2800
2801 static int em_das(struct x86_emulate_ctxt *ctxt)
2802 {
2803         u8 al, old_al;
2804         bool af, cf, old_cf;
2805
2806         cf = ctxt->eflags & X86_EFLAGS_CF;
2807         al = ctxt->dst.val;
2808
2809         old_al = al;
2810         old_cf = cf;
2811         cf = false;
2812         af = ctxt->eflags & X86_EFLAGS_AF;
2813         if ((al & 0x0f) > 9 || af) {
2814                 al -= 6;
2815                 cf = old_cf | (al >= 250);
2816                 af = true;
2817         } else {
2818                 af = false;
2819         }
2820         if (old_al > 0x99 || old_cf) {
2821                 al -= 0x60;
2822                 cf = true;
2823         }
2824
2825         ctxt->dst.val = al;
2826         /* Set PF, ZF, SF */
2827         ctxt->src.type = OP_IMM;
2828         ctxt->src.val = 0;
2829         ctxt->src.bytes = 1;
2830         fastop(ctxt, em_or);
2831         ctxt->eflags &= ~(X86_EFLAGS_AF | X86_EFLAGS_CF);
2832         if (cf)
2833                 ctxt->eflags |= X86_EFLAGS_CF;
2834         if (af)
2835                 ctxt->eflags |= X86_EFLAGS_AF;
2836         return X86EMUL_CONTINUE;
2837 }
2838
2839 static int em_aam(struct x86_emulate_ctxt *ctxt)
2840 {
2841         u8 al, ah;
2842
2843         if (ctxt->src.val == 0)
2844                 return emulate_de(ctxt);
2845
2846         al = ctxt->dst.val & 0xff;
2847         ah = al / ctxt->src.val;
2848         al %= ctxt->src.val;
2849
2850         ctxt->dst.val = (ctxt->dst.val & 0xffff0000) | al | (ah << 8);
2851
2852         /* Set PF, ZF, SF */
2853         ctxt->src.type = OP_IMM;
2854         ctxt->src.val = 0;
2855         ctxt->src.bytes = 1;
2856         fastop(ctxt, em_or);
2857
2858         return X86EMUL_CONTINUE;
2859 }
2860
2861 static int em_aad(struct x86_emulate_ctxt *ctxt)
2862 {
2863         u8 al = ctxt->dst.val & 0xff;
2864         u8 ah = (ctxt->dst.val >> 8) & 0xff;
2865
2866         al = (al + (ah * ctxt->src.val)) & 0xff;
2867
2868         ctxt->dst.val = (ctxt->dst.val & 0xffff0000) | al;
2869
2870         /* Set PF, ZF, SF */
2871         ctxt->src.type = OP_IMM;
2872         ctxt->src.val = 0;
2873         ctxt->src.bytes = 1;
2874         fastop(ctxt, em_or);
2875
2876         return X86EMUL_CONTINUE;
2877 }
2878
2879 static int em_call(struct x86_emulate_ctxt *ctxt)
2880 {
2881         long rel = ctxt->src.val;
2882
2883         ctxt->src.val = (unsigned long)ctxt->_eip;
2884         jmp_rel(ctxt, rel);
2885         return em_push(ctxt);
2886 }
2887
2888 static int em_call_far(struct x86_emulate_ctxt *ctxt)
2889 {
2890         u16 sel, old_cs;
2891         ulong old_eip;
2892         int rc;
2893
2894         old_cs = get_segment_selector(ctxt, VCPU_SREG_CS);
2895         old_eip = ctxt->_eip;
2896
2897         memcpy(&sel, ctxt->src.valptr + ctxt->op_bytes, 2);
2898         if (load_segment_descriptor(ctxt, sel, VCPU_SREG_CS))
2899                 return X86EMUL_CONTINUE;
2900
2901         ctxt->_eip = 0;
2902         memcpy(&ctxt->_eip, ctxt->src.valptr, ctxt->op_bytes);
2903
2904         ctxt->src.val = old_cs;
2905         rc = em_push(ctxt);
2906         if (rc != X86EMUL_CONTINUE)
2907                 return rc;
2908
2909         ctxt->src.val = old_eip;
2910         return em_push(ctxt);
2911 }
2912
2913 static int em_ret_near_imm(struct x86_emulate_ctxt *ctxt)
2914 {
2915         int rc;
2916
2917         ctxt->dst.type = OP_REG;
2918         ctxt->dst.addr.reg = &ctxt->_eip;
2919         ctxt->dst.bytes = ctxt->op_bytes;
2920         rc = emulate_pop(ctxt, &ctxt->dst.val, ctxt->op_bytes);
2921         if (rc != X86EMUL_CONTINUE)
2922                 return rc;
2923         rsp_increment(ctxt, ctxt->src.val);
2924         return X86EMUL_CONTINUE;
2925 }
2926
2927 static int em_xchg(struct x86_emulate_ctxt *ctxt)
2928 {
2929         /* Write back the register source. */
2930         ctxt->src.val = ctxt->dst.val;
2931         write_register_operand(&ctxt->src);
2932
2933         /* Write back the memory destination with implicit LOCK prefix. */
2934         ctxt->dst.val = ctxt->src.orig_val;
2935         ctxt->lock_prefix = 1;
2936         return X86EMUL_CONTINUE;
2937 }
2938
2939 static int em_imul_3op(struct x86_emulate_ctxt *ctxt)
2940 {
2941         ctxt->dst.val = ctxt->src2.val;
2942         return fastop(ctxt, em_imul);
2943 }
2944
2945 static int em_cwd(struct x86_emulate_ctxt *ctxt)
2946 {
2947         ctxt->dst.type = OP_REG;
2948         ctxt->dst.bytes = ctxt->src.bytes;
2949         ctxt->dst.addr.reg = reg_rmw(ctxt, VCPU_REGS_RDX);
2950         ctxt->dst.val = ~((ctxt->src.val >> (ctxt->src.bytes * 8 - 1)) - 1);
2951
2952         return X86EMUL_CONTINUE;
2953 }
2954
2955 static int em_rdtsc(struct x86_emulate_ctxt *ctxt)
2956 {
2957         u64 tsc = 0;
2958
2959         ctxt->ops->get_msr(ctxt, MSR_IA32_TSC, &tsc);
2960         *reg_write(ctxt, VCPU_REGS_RAX) = (u32)tsc;
2961         *reg_write(ctxt, VCPU_REGS_RDX) = tsc >> 32;
2962         return X86EMUL_CONTINUE;
2963 }
2964
2965 static int em_rdpmc(struct x86_emulate_ctxt *ctxt)
2966 {
2967         u64 pmc;
2968
2969         if (ctxt->ops->read_pmc(ctxt, reg_read(ctxt, VCPU_REGS_RCX), &pmc))
2970                 return emulate_gp(ctxt, 0);
2971         *reg_write(ctxt, VCPU_REGS_RAX) = (u32)pmc;
2972         *reg_write(ctxt, VCPU_REGS_RDX) = pmc >> 32;
2973         return X86EMUL_CONTINUE;
2974 }
2975
2976 static int em_mov(struct x86_emulate_ctxt *ctxt)
2977 {
2978         memcpy(ctxt->dst.valptr, ctxt->src.valptr, ctxt->op_bytes);
2979         return X86EMUL_CONTINUE;
2980 }
2981
2982 #define FFL(x) bit(X86_FEATURE_##x)
2983
2984 static int em_movbe(struct x86_emulate_ctxt *ctxt)
2985 {
2986         u32 ebx, ecx, edx, eax = 1;
2987         u16 tmp;
2988
2989         /*
2990          * Check MOVBE is set in the guest-visible CPUID leaf.
2991          */
2992         ctxt->ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx);
2993         if (!(ecx & FFL(MOVBE)))
2994                 return emulate_ud(ctxt);
2995
2996         switch (ctxt->op_bytes) {
2997         case 2:
2998                 /*
2999                  * From MOVBE definition: "...When the operand size is 16 bits,
3000                  * the upper word of the destination register remains unchanged
3001                  * ..."
3002                  *
3003                  * Both casting ->valptr and ->val to u16 breaks strict aliasing
3004                  * rules so we have to do the operation almost per hand.
3005                  */
3006                 tmp = (u16)ctxt->src.val;
3007                 ctxt->dst.val &= ~0xffffUL;
3008                 ctxt->dst.val |= (unsigned long)swab16(tmp);
3009                 break;
3010         case 4:
3011                 ctxt->dst.val = swab32((u32)ctxt->src.val);
3012                 break;
3013         case 8:
3014                 ctxt->dst.val = swab64(ctxt->src.val);
3015                 break;
3016         default:
3017                 return X86EMUL_PROPAGATE_FAULT;
3018         }
3019         return X86EMUL_CONTINUE;
3020 }
3021
3022 static int em_cr_write(struct x86_emulate_ctxt *ctxt)
3023 {
3024         if (ctxt->ops->set_cr(ctxt, ctxt->modrm_reg, ctxt->src.val))
3025                 return emulate_gp(ctxt, 0);
3026
3027         /* Disable writeback. */
3028         ctxt->dst.type = OP_NONE;
3029         return X86EMUL_CONTINUE;
3030 }
3031
3032 static int em_dr_write(struct x86_emulate_ctxt *ctxt)
3033 {
3034         unsigned long val;
3035
3036         if (ctxt->mode == X86EMUL_MODE_PROT64)
3037                 val = ctxt->src.val & ~0ULL;
3038         else
3039                 val = ctxt->src.val & ~0U;
3040
3041         /* #UD condition is already handled. */
3042         if (ctxt->ops->set_dr(ctxt, ctxt->modrm_reg, val) < 0)
3043                 return emulate_gp(ctxt, 0);
3044
3045         /* Disable writeback. */
3046         ctxt->dst.type = OP_NONE;
3047         return X86EMUL_CONTINUE;
3048 }
3049
3050 static int em_wrmsr(struct x86_emulate_ctxt *ctxt)
3051 {
3052         u64 msr_data;
3053
3054         msr_data = (u32)reg_read(ctxt, VCPU_REGS_RAX)
3055                 | ((u64)reg_read(ctxt, VCPU_REGS_RDX) << 32);
3056         if (ctxt->ops->set_msr(ctxt, reg_read(ctxt, VCPU_REGS_RCX), msr_data))
3057                 return emulate_gp(ctxt, 0);
3058
3059         return X86EMUL_CONTINUE;
3060 }
3061
3062 static int em_rdmsr(struct x86_emulate_ctxt *ctxt)
3063 {
3064         u64 msr_data;
3065
3066         if (ctxt->ops->get_msr(ctxt, reg_read(ctxt, VCPU_REGS_RCX), &msr_data))
3067                 return emulate_gp(ctxt, 0);
3068
3069         *reg_write(ctxt, VCPU_REGS_RAX) = (u32)msr_data;
3070         *reg_write(ctxt, VCPU_REGS_RDX) = msr_data >> 32;
3071         return X86EMUL_CONTINUE;
3072 }
3073
3074 static int em_mov_rm_sreg(struct x86_emulate_ctxt *ctxt)
3075 {
3076         if (ctxt->modrm_reg > VCPU_SREG_GS)
3077                 return emulate_ud(ctxt);
3078
3079         ctxt->dst.val = get_segment_selector(ctxt, ctxt->modrm_reg);
3080         return X86EMUL_CONTINUE;
3081 }
3082
3083 static int em_mov_sreg_rm(struct x86_emulate_ctxt *ctxt)
3084 {
3085         u16 sel = ctxt->src.val;
3086
3087         if (ctxt->modrm_reg == VCPU_SREG_CS || ctxt->modrm_reg > VCPU_SREG_GS)
3088                 return emulate_ud(ctxt);
3089
3090         if (ctxt->modrm_reg == VCPU_SREG_SS)
3091                 ctxt->interruptibility = KVM_X86_SHADOW_INT_MOV_SS;
3092
3093         /* Disable writeback. */
3094         ctxt->dst.type = OP_NONE;
3095         return load_segment_descriptor(ctxt, sel, ctxt->modrm_reg);
3096 }
3097
3098 static int em_lldt(struct x86_emulate_ctxt *ctxt)
3099 {
3100         u16 sel = ctxt->src.val;
3101
3102         /* Disable writeback. */
3103         ctxt->dst.type = OP_NONE;
3104         return load_segment_descriptor(ctxt, sel, VCPU_SREG_LDTR);
3105 }
3106
3107 static int em_ltr(struct x86_emulate_ctxt *ctxt)
3108 {
3109         u16 sel = ctxt->src.val;
3110
3111         /* Disable writeback. */
3112         ctxt->dst.type = OP_NONE;
3113         return load_segment_descriptor(ctxt, sel, VCPU_SREG_TR);
3114 }
3115
3116 static int em_invlpg(struct x86_emulate_ctxt *ctxt)
3117 {
3118         int rc;
3119         ulong linear;
3120
3121         rc = linearize(ctxt, ctxt->src.addr.mem, 1, false, &linear);
3122         if (rc == X86EMUL_CONTINUE)
3123                 ctxt->ops->invlpg(ctxt, linear);
3124         /* Disable writeback. */
3125         ctxt->dst.type = OP_NONE;
3126         return X86EMUL_CONTINUE;
3127 }
3128
3129 static int em_clts(struct x86_emulate_ctxt *ctxt)
3130 {
3131         ulong cr0;
3132
3133         cr0 = ctxt->ops->get_cr(ctxt, 0);
3134         cr0 &= ~X86_CR0_TS;
3135         ctxt->ops->set_cr(ctxt, 0, cr0);
3136         return X86EMUL_CONTINUE;
3137 }
3138
3139 static int em_vmcall(struct x86_emulate_ctxt *ctxt)
3140 {
3141         int rc;
3142
3143         if (ctxt->modrm_mod != 3 || ctxt->modrm_rm != 1)
3144                 return X86EMUL_UNHANDLEABLE;
3145
3146         rc = ctxt->ops->fix_hypercall(ctxt);
3147         if (rc != X86EMUL_CONTINUE)
3148                 return rc;
3149
3150         /* Let the processor re-execute the fixed hypercall */
3151         ctxt->_eip = ctxt->eip;
3152         /* Disable writeback. */
3153         ctxt->dst.type = OP_NONE;
3154         return X86EMUL_CONTINUE;
3155 }
3156
3157 static int emulate_store_desc_ptr(struct x86_emulate_ctxt *ctxt,
3158                                   void (*get)(struct x86_emulate_ctxt *ctxt,
3159                                               struct desc_ptr *ptr))
3160 {
3161         struct desc_ptr desc_ptr;
3162
3163         if (ctxt->mode == X86EMUL_MODE_PROT64)
3164                 ctxt->op_bytes = 8;
3165         get(ctxt, &desc_ptr);
3166         if (ctxt->op_bytes == 2) {
3167                 ctxt->op_bytes = 4;
3168                 desc_ptr.address &= 0x00ffffff;
3169         }
3170         /* Disable writeback. */
3171         ctxt->dst.type = OP_NONE;
3172         return segmented_write(ctxt, ctxt->dst.addr.mem,
3173                                &desc_ptr, 2 + ctxt->op_bytes);
3174 }
3175
3176 static int em_sgdt(struct x86_emulate_ctxt *ctxt)
3177 {
3178         return emulate_store_desc_ptr(ctxt, ctxt->ops->get_gdt);
3179 }
3180
3181 static int em_sidt(struct x86_emulate_ctxt *ctxt)
3182 {
3183         return emulate_store_desc_ptr(ctxt, ctxt->ops->get_idt);
3184 }
3185
3186 static int em_lgdt(struct x86_emulate_ctxt *ctxt)
3187 {
3188         struct desc_ptr desc_ptr;
3189         int rc;
3190
3191         if (ctxt->mode == X86EMUL_MODE_PROT64)
3192                 ctxt->op_bytes = 8;
3193         rc = read_descriptor(ctxt, ctxt->src.addr.mem,
3194                              &desc_ptr.size, &desc_ptr.address,
3195                              ctxt->op_bytes);
3196         if (rc != X86EMUL_CONTINUE)
3197                 return rc;
3198         ctxt->ops->set_gdt(ctxt, &desc_ptr);
3199         /* Disable writeback. */
3200         ctxt->dst.type = OP_NONE;
3201         return X86EMUL_CONTINUE;
3202 }
3203
3204 static int em_vmmcall(struct x86_emulate_ctxt *ctxt)
3205 {
3206         int rc;
3207
3208         rc = ctxt->ops->fix_hypercall(ctxt);
3209
3210         /* Disable writeback. */
3211         ctxt->dst.type = OP_NONE;
3212         return rc;
3213 }
3214
3215 static int em_lidt(struct x86_emulate_ctxt *ctxt)
3216 {
3217         struct desc_ptr desc_ptr;
3218         int rc;
3219
3220         if (ctxt->mode == X86EMUL_MODE_PROT64)
3221                 ctxt->op_bytes = 8;
3222         rc = read_descriptor(ctxt, ctxt->src.addr.mem,
3223                              &desc_ptr.size, &desc_ptr.address,
3224                              ctxt->op_bytes);
3225         if (rc != X86EMUL_CONTINUE)
3226                 return rc;
3227         ctxt->ops->set_idt(ctxt, &desc_ptr);
3228         /* Disable writeback. */
3229         ctxt->dst.type = OP_NONE;
3230         return X86EMUL_CONTINUE;
3231 }
3232
3233 static int em_smsw(struct x86_emulate_ctxt *ctxt)
3234 {
3235         ctxt->dst.bytes = 2;
3236         ctxt->dst.val = ctxt->ops->get_cr(ctxt, 0);
3237         return X86EMUL_CONTINUE;
3238 }
3239
3240 static int em_lmsw(struct x86_emulate_ctxt *ctxt)
3241 {
3242         ctxt->ops->set_cr(ctxt, 0, (ctxt->ops->get_cr(ctxt, 0) & ~0x0eul)
3243                           | (ctxt->src.val & 0x0f));
3244         ctxt->dst.type = OP_NONE;
3245         return X86EMUL_CONTINUE;
3246 }
3247
3248 static int em_loop(struct x86_emulate_ctxt *ctxt)
3249 {
3250         register_address_increment(ctxt, reg_rmw(ctxt, VCPU_REGS_RCX), -1);
3251         if ((address_mask(ctxt, reg_read(ctxt, VCPU_REGS_RCX)) != 0) &&
3252             (ctxt->b == 0xe2 || test_cc(ctxt->b ^ 0x5, ctxt->eflags)))
3253                 jmp_rel(ctxt, ctxt->src.val);
3254
3255         return X86EMUL_CONTINUE;
3256 }
3257
3258 static int em_jcxz(struct x86_emulate_ctxt *ctxt)
3259 {
3260         if (address_mask(ctxt, reg_read(ctxt, VCPU_REGS_RCX)) == 0)
3261                 jmp_rel(ctxt, ctxt->src.val);
3262
3263         return X86EMUL_CONTINUE;
3264 }
3265
3266 static int em_in(struct x86_emulate_ctxt *ctxt)
3267 {
3268         if (!pio_in_emulated(ctxt, ctxt->dst.bytes, ctxt->src.val,
3269                              &ctxt->dst.val))
3270                 return X86EMUL_IO_NEEDED;
3271
3272         return X86EMUL_CONTINUE;
3273 }
3274
3275 static int em_out(struct x86_emulate_ctxt *ctxt)
3276 {
3277         ctxt->ops->pio_out_emulated(ctxt, ctxt->src.bytes, ctxt->dst.val,
3278                                     &ctxt->src.val, 1);
3279         /* Disable writeback. */
3280         ctxt->dst.type = OP_NONE;
3281         return X86EMUL_CONTINUE;
3282 }
3283
3284 static int em_cli(struct x86_emulate_ctxt *ctxt)
3285 {
3286         if (emulator_bad_iopl(ctxt))
3287                 return emulate_gp(ctxt, 0);
3288
3289         ctxt->eflags &= ~X86_EFLAGS_IF;
3290         return X86EMUL_CONTINUE;
3291 }
3292
3293 static int em_sti(struct x86_emulate_ctxt *ctxt)
3294 {
3295         if (emulator_bad_iopl(ctxt))
3296                 return emulate_gp(ctxt, 0);
3297
3298         ctxt->interruptibility = KVM_X86_SHADOW_INT_STI;
3299         ctxt->eflags |= X86_EFLAGS_IF;
3300         return X86EMUL_CONTINUE;
3301 }
3302
3303 static int em_cpuid(struct x86_emulate_ctxt *ctxt)
3304 {
3305         u32 eax, ebx, ecx, edx;
3306
3307         eax = reg_read(ctxt, VCPU_REGS_RAX);
3308         ecx = reg_read(ctxt, VCPU_REGS_RCX);
3309         ctxt->ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx);
3310         *reg_write(ctxt, VCPU_REGS_RAX) = eax;
3311         *reg_write(ctxt, VCPU_REGS_RBX) = ebx;
3312         *reg_write(ctxt, VCPU_REGS_RCX) = ecx;
3313         *reg_write(ctxt, VCPU_REGS_RDX) = edx;
3314         return X86EMUL_CONTINUE;
3315 }
3316
3317 static int em_sahf(struct x86_emulate_ctxt *ctxt)
3318 {
3319         u32 flags;
3320
3321         flags = EFLG_CF | EFLG_PF | EFLG_AF | EFLG_ZF | EFLG_SF;
3322         flags &= *reg_rmw(ctxt, VCPU_REGS_RAX) >> 8;
3323
3324         ctxt->eflags &= ~0xffUL;
3325         ctxt->eflags |= flags | X86_EFLAGS_FIXED;
3326         return X86EMUL_CONTINUE;
3327 }
3328
3329 static int em_lahf(struct x86_emulate_ctxt *ctxt)
3330 {
3331         *reg_rmw(ctxt, VCPU_REGS_RAX) &= ~0xff00UL;
3332         *reg_rmw(ctxt, VCPU_REGS_RAX) |= (ctxt->eflags & 0xff) << 8;
3333         return X86EMUL_CONTINUE;
3334 }
3335
3336 static int em_bswap(struct x86_emulate_ctxt *ctxt)
3337 {
3338         switch (ctxt->op_bytes) {
3339 #ifdef CONFIG_X86_64
3340         case 8:
3341                 asm("bswap %0" : "+r"(ctxt->dst.val));
3342                 break;
3343 #endif
3344         default:
3345                 asm("bswap %0" : "+r"(*(u32 *)&ctxt->dst.val));
3346                 break;
3347         }
3348         return X86EMUL_CONTINUE;
3349 }
3350
3351 static bool valid_cr(int nr)
3352 {
3353         switch (nr) {
3354         case 0:
3355         case 2 ... 4:
3356         case 8:
3357                 return true;
3358         default:
3359                 return false;
3360         }
3361 }
3362
3363 static int check_cr_read(struct x86_emulate_ctxt *ctxt)
3364 {
3365         if (!valid_cr(ctxt->modrm_reg))
3366                 return emulate_ud(ctxt);
3367
3368         return X86EMUL_CONTINUE;
3369 }
3370
3371 static int check_cr_write(struct x86_emulate_ctxt *ctxt)
3372 {
3373         u64 new_val = ctxt->src.val64;
3374         int cr = ctxt->modrm_reg;
3375         u64 efer = 0;
3376
3377         static u64 cr_reserved_bits[] = {
3378                 0xffffffff00000000ULL,
3379                 0, 0, 0, /* CR3 checked later */
3380                 CR4_RESERVED_BITS,
3381                 0, 0, 0,
3382                 CR8_RESERVED_BITS,
3383         };
3384
3385         if (!valid_cr(cr))
3386                 return emulate_ud(ctxt);
3387
3388         if (new_val & cr_reserved_bits[cr])
3389                 return emulate_gp(ctxt, 0);
3390
3391         switch (cr) {
3392         case 0: {
3393                 u64 cr4;
3394                 if (((new_val & X86_CR0_PG) && !(new_val & X86_CR0_PE)) ||
3395                     ((new_val & X86_CR0_NW) && !(new_val & X86_CR0_CD)))
3396                         return emulate_gp(ctxt, 0);
3397
3398                 cr4 = ctxt->ops->get_cr(ctxt, 4);
3399                 ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
3400
3401                 if ((new_val & X86_CR0_PG) && (efer & EFER_LME) &&
3402                     !(cr4 & X86_CR4_PAE))
3403                         return emulate_gp(ctxt, 0);
3404
3405                 break;
3406                 }
3407         case 3: {
3408                 u64 rsvd = 0;
3409
3410                 ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
3411                 if (efer & EFER_LMA)
3412                         rsvd = CR3_L_MODE_RESERVED_BITS;
3413
3414                 if (new_val & rsvd)
3415                         return emulate_gp(ctxt, 0);
3416
3417                 break;
3418                 }
3419         case 4: {
3420                 ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
3421
3422                 if ((efer & EFER_LMA) && !(new_val & X86_CR4_PAE))
3423                         return emulate_gp(ctxt, 0);
3424
3425                 break;
3426                 }
3427         }
3428
3429         return X86EMUL_CONTINUE;
3430 }
3431
3432 static int check_dr7_gd(struct x86_emulate_ctxt *ctxt)
3433 {
3434         unsigned long dr7;
3435
3436         ctxt->ops->get_dr(ctxt, 7, &dr7);
3437
3438         /* Check if DR7.Global_Enable is set */
3439         return dr7 & (1 << 13);
3440 }
3441
3442 static int check_dr_read(struct x86_emulate_ctxt *ctxt)
3443 {
3444         int dr = ctxt->modrm_reg;
3445         u64 cr4;
3446
3447         if (dr > 7)
3448                 return emulate_ud(ctxt);
3449
3450         cr4 = ctxt->ops->get_cr(ctxt, 4);
3451         if ((cr4 & X86_CR4_DE) && (dr == 4 || dr == 5))
3452                 return emulate_ud(ctxt);
3453
3454         if (check_dr7_gd(ctxt))
3455                 return emulate_db(ctxt);
3456
3457         return X86EMUL_CONTINUE;
3458 }
3459
3460 static int check_dr_write(struct x86_emulate_ctxt *ctxt)
3461 {
3462         u64 new_val = ctxt->src.val64;
3463         int dr = ctxt->modrm_reg;
3464
3465         if ((dr == 6 || dr == 7) && (new_val & 0xffffffff00000000ULL))
3466                 return emulate_gp(ctxt, 0);
3467
3468         return check_dr_read(ctxt);
3469 }
3470
3471 static int check_svme(struct x86_emulate_ctxt *ctxt)
3472 {
3473         u64 efer;
3474
3475         ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
3476
3477         if (!(efer & EFER_SVME))
3478                 return emulate_ud(ctxt);
3479
3480         return X86EMUL_CONTINUE;
3481 }
3482
3483 static int check_svme_pa(struct x86_emulate_ctxt *ctxt)
3484 {
3485         u64 rax = reg_read(ctxt, VCPU_REGS_RAX);
3486
3487         /* Valid physical address? */
3488         if (rax & 0xffff000000000000ULL)
3489                 return emulate_gp(ctxt, 0);
3490
3491         return check_svme(ctxt);
3492 }
3493
3494 static int check_rdtsc(struct x86_emulate_ctxt *ctxt)
3495 {
3496         u64 cr4 = ctxt->ops->get_cr(ctxt, 4);
3497
3498         if (cr4 & X86_CR4_TSD && ctxt->ops->cpl(ctxt))
3499                 return emulate_ud(ctxt);
3500
3501         return X86EMUL_CONTINUE;
3502 }
3503
3504 static int check_rdpmc(struct x86_emulate_ctxt *ctxt)
3505 {
3506         u64 cr4 = ctxt->ops->get_cr(ctxt, 4);
3507         u64 rcx = reg_read(ctxt, VCPU_REGS_RCX);
3508
3509         if ((!(cr4 & X86_CR4_PCE) && ctxt->ops->cpl(ctxt)) ||
3510             (rcx > 3))
3511                 return emulate_gp(ctxt, 0);
3512
3513         return X86EMUL_CONTINUE;
3514 }
3515
3516 static int check_perm_in(struct x86_emulate_ctxt *ctxt)
3517 {
3518         ctxt->dst.bytes = min(ctxt->dst.bytes, 4u);
3519         if (!emulator_io_permited(ctxt, ctxt->src.val, ctxt->dst.bytes))
3520                 return emulate_gp(ctxt, 0);
3521
3522         return X86EMUL_CONTINUE;
3523 }
3524
3525 static int check_perm_out(struct x86_emulate_ctxt *ctxt)
3526 {
3527         ctxt->src.bytes = min(ctxt->src.bytes, 4u);
3528         if (!emulator_io_permited(ctxt, ctxt->dst.val, ctxt->src.bytes))
3529                 return emulate_gp(ctxt, 0);
3530
3531         return X86EMUL_CONTINUE;
3532 }
3533
3534 #define D(_y) { .flags = (_y) }
3535 #define DI(_y, _i) { .flags = (_y), .intercept = x86_intercept_##_i }
3536 #define DIP(_y, _i, _p) { .flags = (_y), .intercept = x86_intercept_##_i, \
3537                       .check_perm = (_p) }
3538 #define N    D(NotImpl)
3539 #define EXT(_f, _e) { .flags = ((_f) | RMExt), .u.group = (_e) }
3540 #define G(_f, _g) { .flags = ((_f) | Group | ModRM), .u.group = (_g) }
3541 #define GD(_f, _g) { .flags = ((_f) | GroupDual | ModRM), .u.gdual = (_g) }
3542 #define E(_f, _e) { .flags = ((_f) | Escape | ModRM), .u.esc = (_e) }
3543 #define I(_f, _e) { .flags = (_f), .u.execute = (_e) }
3544 #define F(_f, _e) { .flags = (_f) | Fastop, .u.fastop = (_e) }
3545 #define II(_f, _e, _i) \
3546         { .flags = (_f), .u.execute = (_e), .intercept = x86_intercept_##_i }
3547 #define IIP(_f, _e, _i, _p) \
3548         { .flags = (_f), .u.execute = (_e), .intercept = x86_intercept_##_i, \
3549           .check_perm = (_p) }
3550 #define GP(_f, _g) { .flags = ((_f) | Prefix), .u.gprefix = (_g) }
3551
3552 #define D2bv(_f)      D((_f) | ByteOp), D(_f)
3553 #define D2bvIP(_f, _i, _p) DIP((_f) | ByteOp, _i, _p), DIP(_f, _i, _p)
3554 #define I2bv(_f, _e)  I((_f) | ByteOp, _e), I(_f, _e)
3555 #define F2bv(_f, _e)  F((_f) | ByteOp, _e), F(_f, _e)
3556 #define I2bvIP(_f, _e, _i, _p) \
3557         IIP((_f) | ByteOp, _e, _i, _p), IIP(_f, _e, _i, _p)
3558
3559 #define F6ALU(_f, _e) F2bv((_f) | DstMem | SrcReg | ModRM, _e),         \
3560                 F2bv(((_f) | DstReg | SrcMem | ModRM) & ~Lock, _e),     \
3561                 F2bv(((_f) & ~Lock) | DstAcc | SrcImm, _e)
3562
3563 static const struct opcode group7_rm1[] = {
3564         DI(SrcNone | Priv, monitor),
3565         DI(SrcNone | Priv, mwait),
3566         N, N, N, N, N, N,
3567 };
3568
3569 static const struct opcode group7_rm3[] = {
3570         DIP(SrcNone | Prot | Priv,              vmrun,          check_svme_pa),
3571         II(SrcNone  | Prot | EmulateOnUD,       em_vmmcall,     vmmcall),
3572         DIP(SrcNone | Prot | Priv,              vmload,         check_svme_pa),
3573         DIP(SrcNone | Prot | Priv,              vmsave,         check_svme_pa),
3574         DIP(SrcNone | Prot | Priv,              stgi,           check_svme),
3575         DIP(SrcNone | Prot | Priv,              clgi,           check_svme),
3576         DIP(SrcNone | Prot | Priv,              skinit,         check_svme),
3577         DIP(SrcNone | Prot | Priv,              invlpga,        check_svme),
3578 };
3579
3580 static const struct opcode group7_rm7[] = {
3581         N,
3582         DIP(SrcNone, rdtscp, check_rdtsc),
3583         N, N, N, N, N, N,
3584 };
3585
3586 static const struct opcode group1[] = {
3587         F(Lock, em_add),
3588         F(Lock | PageTable, em_or),
3589         F(Lock, em_adc),
3590         F(Lock, em_sbb),
3591         F(Lock | PageTable, em_and),
3592         F(Lock, em_sub),
3593         F(Lock, em_xor),
3594         F(NoWrite, em_cmp),
3595 };
3596
3597 static const struct opcode group1A[] = {
3598         I(DstMem | SrcNone | Mov | Stack, em_pop), N, N, N, N, N, N, N,
3599 };
3600
3601 static const struct opcode group2[] = {
3602         F(DstMem | ModRM, em_rol),
3603         F(DstMem | ModRM, em_ror),
3604         F(DstMem | ModRM, em_rcl),
3605         F(DstMem | ModRM, em_rcr),
3606         F(DstMem | ModRM, em_shl),
3607         F(DstMem | ModRM, em_shr),
3608         F(DstMem | ModRM, em_shl),
3609         F(DstMem | ModRM, em_sar),
3610 };
3611
3612 static const struct opcode group3[] = {
3613         F(DstMem | SrcImm | NoWrite, em_test),
3614         F(DstMem | SrcImm | NoWrite, em_test),
3615         F(DstMem | SrcNone | Lock, em_not),
3616         F(DstMem | SrcNone | Lock, em_neg),
3617         F(DstXacc | Src2Mem, em_mul_ex),
3618         F(DstXacc | Src2Mem, em_imul_ex),
3619         F(DstXacc | Src2Mem, em_div_ex),
3620         F(DstXacc | Src2Mem, em_idiv_ex),
3621 };
3622
3623 static const struct opcode group4[] = {
3624         F(ByteOp | DstMem | SrcNone | Lock, em_inc),
3625         F(ByteOp | DstMem | SrcNone | Lock, em_dec),
3626         N, N, N, N, N, N,
3627 };
3628
3629 static const struct opcode group5[] = {
3630         F(DstMem | SrcNone | Lock,              em_inc),
3631         F(DstMem | SrcNone | Lock,              em_dec),
3632         I(SrcMem | Stack,                       em_grp45),
3633         I(SrcMemFAddr | ImplicitOps | Stack,    em_call_far),
3634         I(SrcMem | Stack,                       em_grp45),
3635         I(SrcMemFAddr | ImplicitOps,            em_grp45),
3636         I(SrcMem | Stack,                       em_grp45), D(Undefined),
3637 };
3638
3639 static const struct opcode group6[] = {
3640         DI(Prot,        sldt),
3641         DI(Prot,        str),
3642         II(Prot | Priv | SrcMem16, em_lldt, lldt),
3643         II(Prot | Priv | SrcMem16, em_ltr, ltr),
3644         N, N, N, N,
3645 };
3646
3647 static const struct group_dual group7 = { {
3648         II(Mov | DstMem,                        em_sgdt, sgdt),
3649         II(Mov | DstMem,                        em_sidt, sidt),
3650         II(SrcMem | Priv,                       em_lgdt, lgdt),
3651         II(SrcMem | Priv,                       em_lidt, lidt),
3652         II(SrcNone | DstMem | Mov,              em_smsw, smsw), N,
3653         II(SrcMem16 | Mov | Priv,               em_lmsw, lmsw),
3654         II(SrcMem | ByteOp | Priv | NoAccess,   em_invlpg, invlpg),
3655 }, {
3656         I(SrcNone | Priv | EmulateOnUD, em_vmcall),
3657         EXT(0, group7_rm1),
3658         N, EXT(0, group7_rm3),
3659         II(SrcNone | DstMem | Mov,              em_smsw, smsw), N,
3660         II(SrcMem16 | Mov | Priv,               em_lmsw, lmsw),
3661         EXT(0, group7_rm7),
3662 } };
3663
3664 static const struct opcode group8[] = {
3665         N, N, N, N,
3666         F(DstMem | SrcImmByte | NoWrite,                em_bt),
3667         F(DstMem | SrcImmByte | Lock | PageTable,       em_bts),
3668         F(DstMem | SrcImmByte | Lock,                   em_btr),
3669         F(DstMem | SrcImmByte | Lock | PageTable,       em_btc),
3670 };
3671
3672 static const struct group_dual group9 = { {
3673         N, I(DstMem64 | Lock | PageTable, em_cmpxchg8b), N, N, N, N, N, N,
3674 }, {
3675         N, N, N, N, N, N, N, N,
3676 } };
3677
3678 static const struct opcode group11[] = {
3679         I(DstMem | SrcImm | Mov | PageTable, em_mov),
3680         X7(D(Undefined)),
3681 };
3682
3683 static const struct gprefix pfx_0f_6f_0f_7f = {
3684         I(Mmx, em_mov), I(Sse | Aligned, em_mov), N, I(Sse | Unaligned, em_mov),
3685 };
3686
3687 static const struct gprefix pfx_vmovntpx = {
3688         I(0, em_mov), N, N, N,
3689 };
3690
3691 static const struct gprefix pfx_0f_28_0f_29 = {
3692         I(Aligned, em_mov), I(Aligned, em_mov), N, N,
3693 };
3694
3695 static const struct escape escape_d9 = { {
3696         N, N, N, N, N, N, N, I(DstMem, em_fnstcw),
3697 }, {
3698         /* 0xC0 - 0xC7 */
3699         N, N, N, N, N, N, N, N,
3700         /* 0xC8 - 0xCF */
3701         N, N, N, N, N, N, N, N,
3702         /* 0xD0 - 0xC7 */
3703         N, N, N, N, N, N, N, N,
3704         /* 0xD8 - 0xDF */
3705         N, N, N, N, N, N, N, N,
3706         /* 0xE0 - 0xE7 */
3707         N, N, N, N, N, N, N, N,
3708         /* 0xE8 - 0xEF */
3709         N, N, N, N, N, N, N, N,
3710         /* 0xF0 - 0xF7 */
3711         N, N, N, N, N, N, N, N,
3712         /* 0xF8 - 0xFF */
3713         N, N, N, N, N, N, N, N,
3714 } };
3715
3716 static const struct escape escape_db = { {
3717         N, N, N, N, N, N, N, N,
3718 }, {
3719         /* 0xC0 - 0xC7 */
3720         N, N, N, N, N, N, N, N,
3721         /* 0xC8 - 0xCF */
3722         N, N, N, N, N, N, N, N,
3723         /* 0xD0 - 0xC7 */
3724         N, N, N, N, N, N, N, N,
3725         /* 0xD8 - 0xDF */
3726         N, N, N, N, N, N, N, N,
3727         /* 0xE0 - 0xE7 */
3728         N, N, N, I(ImplicitOps, em_fninit), N, N, N, N,
3729         /* 0xE8 - 0xEF */
3730         N, N, N, N, N, N, N, N,
3731         /* 0xF0 - 0xF7 */
3732         N, N, N, N, N, N, N, N,
3733         /* 0xF8 - 0xFF */
3734         N, N, N, N, N, N, N, N,
3735 } };
3736
3737 static const struct escape escape_dd = { {
3738         N, N, N, N, N, N, N, I(DstMem, em_fnstsw),
3739 }, {
3740         /* 0xC0 - 0xC7 */
3741         N, N, N, N, N, N, N, N,
3742         /* 0xC8 - 0xCF */
3743         N, N, N, N, N, N, N, N,
3744         /* 0xD0 - 0xC7 */
3745         N, N, N, N, N, N, N, N,
3746         /* 0xD8 - 0xDF */
3747         N, N, N, N, N, N, N, N,
3748         /* 0xE0 - 0xE7 */
3749         N, N, N, N, N, N, N, N,
3750         /* 0xE8 - 0xEF */
3751         N, N, N, N, N, N, N, N,
3752         /* 0xF0 - 0xF7 */
3753         N, N, N, N, N, N, N, N,
3754         /* 0xF8 - 0xFF */
3755         N, N, N, N, N, N, N, N,
3756 } };
3757
3758 static const struct opcode opcode_table[256] = {
3759         /* 0x00 - 0x07 */
3760         F6ALU(Lock, em_add),
3761         I(ImplicitOps | Stack | No64 | Src2ES, em_push_sreg),
3762         I(ImplicitOps | Stack | No64 | Src2ES, em_pop_sreg),
3763         /* 0x08 - 0x0F */
3764         F6ALU(Lock | PageTable, em_or),
3765         I(ImplicitOps | Stack | No64 | Src2CS, em_push_sreg),
3766         N,
3767         /* 0x10 - 0x17 */
3768         F6ALU(Lock, em_adc),
3769         I(ImplicitOps | Stack | No64 | Src2SS, em_push_sreg),
3770         I(ImplicitOps | Stack | No64 | Src2SS, em_pop_sreg),
3771         /* 0x18 - 0x1F */
3772         F6ALU(Lock, em_sbb),
3773         I(ImplicitOps | Stack | No64 | Src2DS, em_push_sreg),
3774         I(ImplicitOps | Stack | No64 | Src2DS, em_pop_sreg),
3775         /* 0x20 - 0x27 */
3776         F6ALU(Lock | PageTable, em_and), N, N,
3777         /* 0x28 - 0x2F */
3778         F6ALU(Lock, em_sub), N, I(ByteOp | DstAcc | No64, em_das),
3779         /* 0x30 - 0x37 */
3780         F6ALU(Lock, em_xor), N, N,
3781         /* 0x38 - 0x3F */
3782         F6ALU(NoWrite, em_cmp), N, N,
3783         /* 0x40 - 0x4F */
3784         X8(F(DstReg, em_inc)), X8(F(DstReg, em_dec)),
3785         /* 0x50 - 0x57 */
3786         X8(I(SrcReg | Stack, em_push)),
3787         /* 0x58 - 0x5F */
3788         X8(I(DstReg | Stack, em_pop)),
3789         /* 0x60 - 0x67 */
3790         I(ImplicitOps | Stack | No64, em_pusha),
3791         I(ImplicitOps | Stack | No64, em_popa),
3792         N, D(DstReg | SrcMem32 | ModRM | Mov) /* movsxd (x86/64) */ ,
3793         N, N, N, N,
3794         /* 0x68 - 0x6F */
3795         I(SrcImm | Mov | Stack, em_push),
3796         I(DstReg | SrcMem | ModRM | Src2Imm, em_imul_3op),
3797         I(SrcImmByte | Mov | Stack, em_push),
3798         I(DstReg | SrcMem | ModRM | Src2ImmByte, em_imul_3op),
3799         I2bvIP(DstDI | SrcDX | Mov | String | Unaligned, em_in, ins, check_perm_in), /* insb, insw/insd */
3800         I2bvIP(SrcSI | DstDX | String, em_out, outs, check_perm_out), /* outsb, outsw/outsd */
3801         /* 0x70 - 0x7F */
3802         X16(D(SrcImmByte)),
3803         /* 0x80 - 0x87 */
3804         G(ByteOp | DstMem | SrcImm, group1),
3805         G(DstMem | SrcImm, group1),
3806         G(ByteOp | DstMem | SrcImm | No64, group1),
3807         G(DstMem | SrcImmByte, group1),
3808         F2bv(DstMem | SrcReg | ModRM | NoWrite, em_test),
3809         I2bv(DstMem | SrcReg | ModRM | Lock | PageTable, em_xchg),
3810         /* 0x88 - 0x8F */
3811         I2bv(DstMem | SrcReg | ModRM | Mov | PageTable, em_mov),
3812         I2bv(DstReg | SrcMem | ModRM | Mov, em_mov),
3813         I(DstMem | SrcNone | ModRM | Mov | PageTable, em_mov_rm_sreg),
3814         D(ModRM | SrcMem | NoAccess | DstReg),
3815         I(ImplicitOps | SrcMem16 | ModRM, em_mov_sreg_rm),
3816         G(0, group1A),
3817         /* 0x90 - 0x97 */
3818         DI(SrcAcc | DstReg, pause), X7(D(SrcAcc | DstReg)),
3819         /* 0x98 - 0x9F */
3820         D(DstAcc | SrcNone), I(ImplicitOps | SrcAcc, em_cwd),
3821         I(SrcImmFAddr | No64, em_call_far), N,
3822         II(ImplicitOps | Stack, em_pushf, pushf),
3823         II(ImplicitOps | Stack, em_popf, popf),
3824         I(ImplicitOps, em_sahf), I(ImplicitOps, em_lahf),
3825         /* 0xA0 - 0xA7 */
3826         I2bv(DstAcc | SrcMem | Mov | MemAbs, em_mov),
3827         I2bv(DstMem | SrcAcc | Mov | MemAbs | PageTable, em_mov),
3828         I2bv(SrcSI | DstDI | Mov | String, em_mov),
3829         F2bv(SrcSI | DstDI | String | NoWrite, em_cmp),
3830         /* 0xA8 - 0xAF */
3831         F2bv(DstAcc | SrcImm | NoWrite, em_test),
3832         I2bv(SrcAcc | DstDI | Mov | String, em_mov),
3833         I2bv(SrcSI | DstAcc | Mov | String, em_mov),
3834         F2bv(SrcAcc | DstDI | String | NoWrite, em_cmp),
3835         /* 0xB0 - 0xB7 */
3836         X8(I(ByteOp | DstReg | SrcImm | Mov, em_mov)),
3837         /* 0xB8 - 0xBF */
3838         X8(I(DstReg | SrcImm64 | Mov, em_mov)),
3839         /* 0xC0 - 0xC7 */
3840         G(ByteOp | Src2ImmByte, group2), G(Src2ImmByte, group2),
3841         I(ImplicitOps | Stack | SrcImmU16, em_ret_near_imm),
3842         I(ImplicitOps | Stack, em_ret),
3843         I(DstReg | SrcMemFAddr | ModRM | No64 | Src2ES, em_lseg),
3844         I(DstReg | SrcMemFAddr | ModRM | No64 | Src2DS, em_lseg),
3845         G(ByteOp, group11), G(0, group11),
3846         /* 0xC8 - 0xCF */
3847         I(Stack | SrcImmU16 | Src2ImmByte, em_enter), I(Stack, em_leave),
3848         I(ImplicitOps | Stack | SrcImmU16, em_ret_far_imm),
3849         I(ImplicitOps | Stack, em_ret_far),
3850         D(ImplicitOps), DI(SrcImmByte, intn),
3851         D(ImplicitOps | No64), II(ImplicitOps, em_iret, iret),
3852         /* 0xD0 - 0xD7 */
3853         G(Src2One | ByteOp, group2), G(Src2One, group2),
3854         G(Src2CL | ByteOp, group2), G(Src2CL, group2),
3855         I(DstAcc | SrcImmUByte | No64, em_aam),
3856         I(DstAcc | SrcImmUByte | No64, em_aad),
3857         F(DstAcc | ByteOp | No64, em_salc),
3858         I(DstAcc | SrcXLat | ByteOp, em_mov),
3859         /* 0xD8 - 0xDF */
3860         N, E(0, &escape_d9), N, E(0, &escape_db), N, E(0, &escape_dd), N, N,
3861         /* 0xE0 - 0xE7 */
3862         X3(I(SrcImmByte, em_loop)),
3863         I(SrcImmByte, em_jcxz),
3864         I2bvIP(SrcImmUByte | DstAcc, em_in,  in,  check_perm_in),
3865         I2bvIP(SrcAcc | DstImmUByte, em_out, out, check_perm_out),
3866         /* 0xE8 - 0xEF */
3867         I(SrcImm | Stack, em_call), D(SrcImm | ImplicitOps),
3868         I(SrcImmFAddr | No64, em_jmp_far), D(SrcImmByte | ImplicitOps),
3869         I2bvIP(SrcDX | DstAcc, em_in,  in,  check_perm_in),
3870         I2bvIP(SrcAcc | DstDX, em_out, out, check_perm_out),
3871         /* 0xF0 - 0xF7 */
3872         N, DI(ImplicitOps, icebp), N, N,
3873         DI(ImplicitOps | Priv, hlt), D(ImplicitOps),
3874         G(ByteOp, group3), G(0, group3),
3875         /* 0xF8 - 0xFF */
3876         D(ImplicitOps), D(ImplicitOps),
3877         I(ImplicitOps, em_cli), I(ImplicitOps, em_sti),
3878         D(ImplicitOps), D(ImplicitOps), G(0, group4), G(0, group5),
3879 };
3880
3881 static const struct opcode twobyte_table[256] = {
3882         /* 0x00 - 0x0F */
3883         G(0, group6), GD(0, &group7), N, N,
3884         N, I(ImplicitOps | EmulateOnUD, em_syscall),
3885         II(ImplicitOps | Priv, em_clts, clts), N,
3886         DI(ImplicitOps | Priv, invd), DI(ImplicitOps | Priv, wbinvd), N, N,
3887         N, D(ImplicitOps | ModRM), N, N,
3888         /* 0x10 - 0x1F */
3889         N, N, N, N, N, N, N, N,
3890         D(ImplicitOps | ModRM), N, N, N, N, N, N, D(ImplicitOps | ModRM),
3891         /* 0x20 - 0x2F */
3892         DIP(ModRM | DstMem | Priv | Op3264 | NoMod, cr_read, check_cr_read),
3893         DIP(ModRM | DstMem | Priv | Op3264 | NoMod, dr_read, check_dr_read),
3894         IIP(ModRM | SrcMem | Priv | Op3264 | NoMod, em_cr_write, cr_write,
3895                                                 check_cr_write),
3896         IIP(ModRM | SrcMem | Priv | Op3264 | NoMod, em_dr_write, dr_write,
3897                                                 check_dr_write),
3898         N, N, N, N,
3899         GP(ModRM | DstReg | SrcMem | Mov | Sse, &pfx_0f_28_0f_29),
3900         GP(ModRM | DstMem | SrcReg | Mov | Sse, &pfx_0f_28_0f_29),
3901         N, GP(ModRM | DstMem | SrcReg | Sse | Mov | Aligned, &pfx_vmovntpx),
3902         N, N, N, N,
3903         /* 0x30 - 0x3F */
3904         II(ImplicitOps | Priv, em_wrmsr, wrmsr),
3905         IIP(ImplicitOps, em_rdtsc, rdtsc, check_rdtsc),
3906         II(ImplicitOps | Priv, em_rdmsr, rdmsr),
3907         IIP(ImplicitOps, em_rdpmc, rdpmc, check_rdpmc),
3908         I(ImplicitOps | EmulateOnUD, em_sysenter),
3909         I(ImplicitOps | Priv | EmulateOnUD, em_sysexit),
3910         N, N,
3911         N, N, N, N, N, N, N, N,
3912         /* 0x40 - 0x4F */
3913         X16(D(DstReg | SrcMem | ModRM | Mov)),
3914         /* 0x50 - 0x5F */
3915         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N,
3916         /* 0x60 - 0x6F */
3917         N, N, N, N,
3918         N, N, N, N,
3919         N, N, N, N,
3920         N, N, N, GP(SrcMem | DstReg | ModRM | Mov, &pfx_0f_6f_0f_7f),
3921         /* 0x70 - 0x7F */
3922         N, N, N, N,
3923         N, N, N, N,
3924         N, N, N, N,
3925         N, N, N, GP(SrcReg | DstMem | ModRM | Mov, &pfx_0f_6f_0f_7f),
3926         /* 0x80 - 0x8F */
3927         X16(D(SrcImm)),
3928         /* 0x90 - 0x9F */
3929         X16(D(ByteOp | DstMem | SrcNone | ModRM| Mov)),
3930         /* 0xA0 - 0xA7 */
3931         I(Stack | Src2FS, em_push_sreg), I(Stack | Src2FS, em_pop_sreg),
3932         II(ImplicitOps, em_cpuid, cpuid),
3933         F(DstMem | SrcReg | ModRM | BitOp | NoWrite, em_bt),
3934         F(DstMem | SrcReg | Src2ImmByte | ModRM, em_shld),
3935         F(DstMem | SrcReg | Src2CL | ModRM, em_shld), N, N,
3936         /* 0xA8 - 0xAF */
3937         I(Stack | Src2GS, em_push_sreg), I(Stack | Src2GS, em_pop_sreg),
3938         DI(ImplicitOps, rsm),
3939         F(DstMem | SrcReg | ModRM | BitOp | Lock | PageTable, em_bts),
3940         F(DstMem | SrcReg | Src2ImmByte | ModRM, em_shrd),
3941         F(DstMem | SrcReg | Src2CL | ModRM, em_shrd),
3942         D(ModRM), F(DstReg | SrcMem | ModRM, em_imul),
3943         /* 0xB0 - 0xB7 */
3944         I2bv(DstMem | SrcReg | ModRM | Lock | PageTable, em_cmpxchg),
3945         I(DstReg | SrcMemFAddr | ModRM | Src2SS, em_lseg),
3946         F(DstMem | SrcReg | ModRM | BitOp | Lock, em_btr),
3947         I(DstReg | SrcMemFAddr | ModRM | Src2FS, em_lseg),
3948         I(DstReg | SrcMemFAddr | ModRM | Src2GS, em_lseg),
3949         D(DstReg | SrcMem8 | ModRM | Mov), D(DstReg | SrcMem16 | ModRM | Mov),
3950         /* 0xB8 - 0xBF */
3951         N, N,
3952         G(BitOp, group8),
3953         F(DstMem | SrcReg | ModRM | BitOp | Lock | PageTable, em_btc),
3954         F(DstReg | SrcMem | ModRM, em_bsf), F(DstReg | SrcMem | ModRM, em_bsr),
3955         D(DstReg | SrcMem8 | ModRM | Mov), D(DstReg | SrcMem16 | ModRM | Mov),
3956         /* 0xC0 - 0xC7 */
3957         F2bv(DstMem | SrcReg | ModRM | SrcWrite | Lock, em_xadd),
3958         N, D(DstMem | SrcReg | ModRM | Mov),
3959         N, N, N, GD(0, &group9),
3960         /* 0xC8 - 0xCF */
3961         X8(I(DstReg, em_bswap)),
3962         /* 0xD0 - 0xDF */
3963         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N,
3964         /* 0xE0 - 0xEF */
3965         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N,
3966         /* 0xF0 - 0xFF */
3967         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N
3968 };
3969
3970 static const struct gprefix three_byte_0f_38_f0 = {
3971         I(DstReg | SrcMem | Mov, em_movbe), N, N, N
3972 };
3973
3974 static const struct gprefix three_byte_0f_38_f1 = {
3975         I(DstMem | SrcReg | Mov, em_movbe), N, N, N
3976 };
3977
3978 /*
3979  * Insns below are selected by the prefix which indexed by the third opcode
3980  * byte.
3981  */
3982 static const struct opcode opcode_map_0f_38[256] = {
3983         /* 0x00 - 0x7f */
3984         X16(N), X16(N), X16(N), X16(N), X16(N), X16(N), X16(N), X16(N),
3985         /* 0x80 - 0xef */
3986         X16(N), X16(N), X16(N), X16(N), X16(N), X16(N), X16(N),
3987         /* 0xf0 - 0xf1 */
3988         GP(EmulateOnUD | ModRM | Prefix, &three_byte_0f_38_f0),
3989         GP(EmulateOnUD | ModRM | Prefix, &three_byte_0f_38_f1),
3990         /* 0xf2 - 0xff */
3991         N, N, X4(N), X8(N)
3992 };
3993
3994 #undef D
3995 #undef N
3996 #undef G
3997 #undef GD
3998 #undef I
3999 #undef GP
4000 #undef EXT
4001
4002 #undef D2bv
4003 #undef D2bvIP
4004 #undef I2bv
4005 #undef I2bvIP
4006 #undef I6ALU
4007
4008 static unsigned imm_size(struct x86_emulate_ctxt *ctxt)
4009 {
4010         unsigned size;
4011
4012         size = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4013         if (size == 8)
4014                 size = 4;
4015         return size;
4016 }
4017
4018 static int decode_imm(struct x86_emulate_ctxt *ctxt, struct operand *op,
4019                       unsigned size, bool sign_extension)
4020 {
4021         int rc = X86EMUL_CONTINUE;
4022
4023         op->type = OP_IMM;
4024         op->bytes = size;
4025         op->addr.mem.ea = ctxt->_eip;
4026         /* NB. Immediates are sign-extended as necessary. */
4027         switch (op->bytes) {
4028         case 1:
4029                 op->val = insn_fetch(s8, ctxt);
4030                 break;
4031         case 2:
4032                 op->val = insn_fetch(s16, ctxt);
4033                 break;
4034         case 4:
4035                 op->val = insn_fetch(s32, ctxt);
4036                 break;
4037         case 8:
4038                 op->val = insn_fetch(s64, ctxt);
4039                 break;
4040         }
4041         if (!sign_extension) {
4042                 switch (op->bytes) {
4043                 case 1:
4044                         op->val &= 0xff;
4045                         break;
4046                 case 2:
4047                         op->val &= 0xffff;
4048                         break;
4049                 case 4:
4050                         op->val &= 0xffffffff;
4051                         break;
4052                 }
4053         }
4054 done:
4055         return rc;
4056 }
4057
4058 static int decode_operand(struct x86_emulate_ctxt *ctxt, struct operand *op,
4059                           unsigned d)
4060 {
4061         int rc = X86EMUL_CONTINUE;
4062
4063         switch (d) {
4064         case OpReg:
4065                 decode_register_operand(ctxt, op);
4066                 break;
4067         case OpImmUByte:
4068                 rc = decode_imm(ctxt, op, 1, false);
4069                 break;
4070         case OpMem:
4071                 ctxt->memop.bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4072         mem_common:
4073                 *op = ctxt->memop;
4074                 ctxt->memopp = op;
4075                 if ((ctxt->d & BitOp) && op == &ctxt->dst)
4076                         fetch_bit_operand(ctxt);
4077                 op->orig_val = op->val;
4078                 break;
4079         case OpMem64:
4080                 ctxt->memop.bytes = 8;
4081                 goto mem_common;
4082         case OpAcc:
4083                 op->type = OP_REG;
4084                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4085                 op->addr.reg = reg_rmw(ctxt, VCPU_REGS_RAX);
4086                 fetch_register_operand(op);
4087                 op->orig_val = op->val;
4088                 break;
4089         case OpAccLo:
4090                 op->type = OP_REG;
4091                 op->bytes = (ctxt->d & ByteOp) ? 2 : ctxt->op_bytes;
4092                 op->addr.reg = reg_rmw(ctxt, VCPU_REGS_RAX);
4093                 fetch_register_operand(op);
4094                 op->orig_val = op->val;
4095                 break;
4096         case OpAccHi:
4097                 if (ctxt->d & ByteOp) {
4098                         op->type = OP_NONE;
4099                         break;
4100                 }
4101                 op->type = OP_REG;
4102                 op->bytes = ctxt->op_bytes;
4103                 op->addr.reg = reg_rmw(ctxt, VCPU_REGS_RDX);
4104                 fetch_register_operand(op);
4105                 op->orig_val = op->val;
4106                 break;
4107         case OpDI:
4108                 op->type = OP_MEM;
4109                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4110                 op->addr.mem.ea =
4111                         register_address(ctxt, reg_read(ctxt, VCPU_REGS_RDI));
4112                 op->addr.mem.seg = VCPU_SREG_ES;
4113                 op->val = 0;
4114                 op->count = 1;
4115                 break;
4116         case OpDX:
4117                 op->type = OP_REG;
4118                 op->bytes = 2;
4119                 op->addr.reg = reg_rmw(ctxt, VCPU_REGS_RDX);
4120                 fetch_register_operand(op);
4121                 break;
4122         case OpCL:
4123                 op->bytes = 1;
4124                 op->val = reg_read(ctxt, VCPU_REGS_RCX) & 0xff;
4125                 break;
4126         case OpImmByte:
4127                 rc = decode_imm(ctxt, op, 1, true);
4128                 break;
4129         case OpOne:
4130                 op->bytes = 1;
4131                 op->val = 1;
4132                 break;
4133         case OpImm:
4134                 rc = decode_imm(ctxt, op, imm_size(ctxt), true);
4135                 break;
4136         case OpImm64:
4137                 rc = decode_imm(ctxt, op, ctxt->op_bytes, true);
4138                 break;
4139         case OpMem8:
4140                 ctxt->memop.bytes = 1;
4141                 if (ctxt->memop.type == OP_REG) {
4142                         ctxt->memop.addr.reg = decode_register(ctxt,
4143                                         ctxt->modrm_rm, true);
4144                         fetch_register_operand(&ctxt->memop);
4145                 }
4146                 goto mem_common;
4147         case OpMem16:
4148                 ctxt->memop.bytes = 2;
4149                 goto mem_common;
4150         case OpMem32:
4151                 ctxt->memop.bytes = 4;
4152                 goto mem_common;
4153         case OpImmU16:
4154                 rc = decode_imm(ctxt, op, 2, false);
4155                 break;
4156         case OpImmU:
4157                 rc = decode_imm(ctxt, op, imm_size(ctxt), false);
4158                 break;
4159         case OpSI:
4160                 op->type = OP_MEM;
4161                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4162                 op->addr.mem.ea =
4163                         register_address(ctxt, reg_read(ctxt, VCPU_REGS_RSI));
4164                 op->addr.mem.seg = seg_override(ctxt);
4165                 op->val = 0;
4166                 op->count = 1;
4167                 break;
4168         case OpXLat:
4169                 op->type = OP_MEM;
4170                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4171                 op->addr.mem.ea =
4172                         register_address(ctxt,
4173                                 reg_read(ctxt, VCPU_REGS_RBX) +
4174                                 (reg_read(ctxt, VCPU_REGS_RAX) & 0xff));
4175                 op->addr.mem.seg = seg_override(ctxt);
4176                 op->val = 0;
4177                 break;
4178         case OpImmFAddr:
4179                 op->type = OP_IMM;
4180                 op->addr.mem.ea = ctxt->_eip;
4181                 op->bytes = ctxt->op_bytes + 2;
4182                 insn_fetch_arr(op->valptr, op->bytes, ctxt);
4183                 break;
4184         case OpMemFAddr:
4185                 ctxt->memop.bytes = ctxt->op_bytes + 2;
4186                 goto mem_common;
4187         case OpES:
4188                 op->val = VCPU_SREG_ES;
4189                 break;
4190         case OpCS:
4191                 op->val = VCPU_SREG_CS;
4192                 break;
4193         case OpSS:
4194                 op->val = VCPU_SREG_SS;
4195                 break;
4196         case OpDS:
4197                 op->val = VCPU_SREG_DS;
4198                 break;
4199         case OpFS:
4200                 op->val = VCPU_SREG_FS;
4201                 break;
4202         case OpGS:
4203                 op->val = VCPU_SREG_GS;
4204                 break;
4205         case OpImplicit:
4206                 /* Special instructions do their own operand decoding. */
4207         default:
4208                 op->type = OP_NONE; /* Disable writeback. */
4209                 break;
4210         }
4211
4212 done:
4213         return rc;
4214 }
4215
4216 int x86_decode_insn(struct x86_emulate_ctxt *ctxt, void *insn, int insn_len)
4217 {
4218         int rc = X86EMUL_CONTINUE;
4219         int mode = ctxt->mode;
4220         int def_op_bytes, def_ad_bytes, goffset, simd_prefix;
4221         bool op_prefix = false;
4222         struct opcode opcode;
4223
4224         ctxt->memop.type = OP_NONE;
4225         ctxt->memopp = NULL;
4226         ctxt->_eip = ctxt->eip;
4227         ctxt->fetch.start = ctxt->_eip;
4228         ctxt->fetch.end = ctxt->fetch.start + insn_len;
4229         ctxt->opcode_len = 1;
4230         if (insn_len > 0)
4231                 memcpy(ctxt->fetch.data, insn, insn_len);
4232
4233         switch (mode) {
4234         case X86EMUL_MODE_REAL:
4235         case X86EMUL_MODE_VM86:
4236         case X86EMUL_MODE_PROT16:
4237                 def_op_bytes = def_ad_bytes = 2;
4238                 break;
4239         case X86EMUL_MODE_PROT32:
4240                 def_op_bytes = def_ad_bytes = 4;
4241                 break;
4242 #ifdef CONFIG_X86_64
4243         case X86EMUL_MODE_PROT64:
4244                 def_op_bytes = 4;
4245                 def_ad_bytes = 8;
4246                 break;
4247 #endif
4248         default:
4249                 return EMULATION_FAILED;
4250         }
4251
4252         ctxt->op_bytes = def_op_bytes;
4253         ctxt->ad_bytes = def_ad_bytes;
4254
4255         /* Legacy prefixes. */
4256         for (;;) {
4257                 switch (ctxt->b = insn_fetch(u8, ctxt)) {
4258                 case 0x66:      /* operand-size override */
4259                         op_prefix = true;
4260                         /* switch between 2/4 bytes */
4261                         ctxt->op_bytes = def_op_bytes ^ 6;
4262                         break;
4263                 case 0x67:      /* address-size override */
4264                         if (mode == X86EMUL_MODE_PROT64)
4265                                 /* switch between 4/8 bytes */
4266                                 ctxt->ad_bytes = def_ad_bytes ^ 12;
4267                         else
4268                                 /* switch between 2/4 bytes */
4269                                 ctxt->ad_bytes = def_ad_bytes ^ 6;
4270                         break;
4271                 case 0x26:      /* ES override */
4272                 case 0x2e:      /* CS override */
4273                 case 0x36:      /* SS override */
4274                 case 0x3e:      /* DS override */
4275                         set_seg_override(ctxt, (ctxt->b >> 3) & 3);
4276                         break;
4277                 case 0x64:      /* FS override */
4278                 case 0x65:      /* GS override */
4279                         set_seg_override(ctxt, ctxt->b & 7);
4280                         break;
4281                 case 0x40 ... 0x4f: /* REX */
4282                         if (mode != X86EMUL_MODE_PROT64)
4283                                 goto done_prefixes;
4284                         ctxt->rex_prefix = ctxt->b;
4285                         continue;
4286                 case 0xf0:      /* LOCK */
4287                         ctxt->lock_prefix = 1;
4288                         break;
4289                 case 0xf2:      /* REPNE/REPNZ */
4290                 case 0xf3:      /* REP/REPE/REPZ */
4291                         ctxt->rep_prefix = ctxt->b;
4292                         break;
4293                 default:
4294                         goto done_prefixes;
4295                 }
4296
4297                 /* Any legacy prefix after a REX prefix nullifies its effect. */
4298
4299                 ctxt->rex_prefix = 0;
4300         }
4301
4302 done_prefixes:
4303
4304         /* REX prefix. */
4305         if (ctxt->rex_prefix & 8)
4306                 ctxt->op_bytes = 8;     /* REX.W */
4307
4308         /* Opcode byte(s). */
4309         opcode = opcode_table[ctxt->b];
4310         /* Two-byte opcode? */
4311         if (ctxt->b == 0x0f) {
4312                 ctxt->opcode_len = 2;
4313                 ctxt->b = insn_fetch(u8, ctxt);
4314                 opcode = twobyte_table[ctxt->b];
4315
4316                 /* 0F_38 opcode map */
4317                 if (ctxt->b == 0x38) {
4318                         ctxt->opcode_len = 3;
4319                         ctxt->b = insn_fetch(u8, ctxt);
4320                         opcode = opcode_map_0f_38[ctxt->b];
4321                 }
4322         }
4323         ctxt->d = opcode.flags;
4324
4325         if (ctxt->d & ModRM)
4326                 ctxt->modrm = insn_fetch(u8, ctxt);
4327
4328         /* vex-prefix instructions are not implemented */
4329         if (ctxt->opcode_len == 1 && (ctxt->b == 0xc5 || ctxt->b == 0xc4) &&
4330             (mode == X86EMUL_MODE_PROT64 ||
4331             (mode >= X86EMUL_MODE_PROT16 && (ctxt->modrm & 0x80)))) {
4332                 ctxt->d = NotImpl;
4333         }
4334
4335         while (ctxt->d & GroupMask) {
4336                 switch (ctxt->d & GroupMask) {
4337                 case Group:
4338                         goffset = (ctxt->modrm >> 3) & 7;
4339                         opcode = opcode.u.group[goffset];
4340                         break;
4341                 case GroupDual:
4342                         goffset = (ctxt->modrm >> 3) & 7;
4343                         if ((ctxt->modrm >> 6) == 3)
4344                                 opcode = opcode.u.gdual->mod3[goffset];
4345                         else
4346                                 opcode = opcode.u.gdual->mod012[goffset];
4347                         break;
4348                 case RMExt:
4349                         goffset = ctxt->modrm & 7;
4350                         opcode = opcode.u.group[goffset];
4351                         break;
4352                 case Prefix:
4353                         if (ctxt->rep_prefix && op_prefix)
4354                                 return EMULATION_FAILED;
4355                         simd_prefix = op_prefix ? 0x66 : ctxt->rep_prefix;
4356                         switch (simd_prefix) {
4357                         case 0x00: opcode = opcode.u.gprefix->pfx_no; break;
4358                         case 0x66: opcode = opcode.u.gprefix->pfx_66; break;
4359                         case 0xf2: opcode = opcode.u.gprefix->pfx_f2; break;
4360                         case 0xf3: opcode = opcode.u.gprefix->pfx_f3; break;
4361                         }
4362                         break;
4363                 case Escape:
4364                         if (ctxt->modrm > 0xbf)
4365                                 opcode = opcode.u.esc->high[ctxt->modrm - 0xc0];
4366                         else
4367                                 opcode = opcode.u.esc->op[(ctxt->modrm >> 3) & 7];
4368                         break;
4369                 default:
4370                         return EMULATION_FAILED;
4371                 }
4372
4373                 ctxt->d &= ~(u64)GroupMask;
4374                 ctxt->d |= opcode.flags;
4375         }
4376
4377         ctxt->execute = opcode.u.execute;
4378         ctxt->check_perm = opcode.check_perm;
4379         ctxt->intercept = opcode.intercept;
4380
4381         /* Unrecognised? */
4382         if (ctxt->d == 0 || (ctxt->d & NotImpl))
4383                 return EMULATION_FAILED;
4384
4385         if (!(ctxt->d & EmulateOnUD) && ctxt->ud)
4386                 return EMULATION_FAILED;
4387
4388         if (mode == X86EMUL_MODE_PROT64 && (ctxt->d & Stack))
4389                 ctxt->op_bytes = 8;
4390
4391         if (ctxt->d & Op3264) {
4392                 if (mode == X86EMUL_MODE_PROT64)
4393                         ctxt->op_bytes = 8;
4394                 else
4395                         ctxt->op_bytes = 4;
4396         }
4397
4398         if (ctxt->d & Sse)
4399                 ctxt->op_bytes = 16;
4400         else if (ctxt->d & Mmx)
4401                 ctxt->op_bytes = 8;
4402
4403         /* ModRM and SIB bytes. */
4404         if (ctxt->d & ModRM) {
4405                 rc = decode_modrm(ctxt, &ctxt->memop);
4406                 if (!ctxt->has_seg_override)
4407                         set_seg_override(ctxt, ctxt->modrm_seg);
4408         } else if (ctxt->d & MemAbs)
4409                 rc = decode_abs(ctxt, &ctxt->memop);
4410         if (rc != X86EMUL_CONTINUE)
4411                 goto done;
4412
4413         if (!ctxt->has_seg_override)
4414                 set_seg_override(ctxt, VCPU_SREG_DS);
4415
4416         ctxt->memop.addr.mem.seg = seg_override(ctxt);
4417
4418         if (ctxt->memop.type == OP_MEM && ctxt->ad_bytes != 8)
4419                 ctxt->memop.addr.mem.ea = (u32)ctxt->memop.addr.mem.ea;
4420
4421         /*
4422          * Decode and fetch the source operand: register, memory
4423          * or immediate.
4424          */
4425         rc = decode_operand(ctxt, &ctxt->src, (ctxt->d >> SrcShift) & OpMask);
4426         if (rc != X86EMUL_CONTINUE)
4427                 goto done;
4428
4429         /*
4430          * Decode and fetch the second source operand: register, memory
4431          * or immediate.
4432          */
4433         rc = decode_operand(ctxt, &ctxt->src2, (ctxt->d >> Src2Shift) & OpMask);
4434         if (rc != X86EMUL_CONTINUE)
4435                 goto done;
4436
4437         /* Decode and fetch the destination operand: register or memory. */
4438         rc = decode_operand(ctxt, &ctxt->dst, (ctxt->d >> DstShift) & OpMask);
4439
4440 done:
4441         if (ctxt->memopp && ctxt->memopp->type == OP_MEM && ctxt->rip_relative)
4442                 ctxt->memopp->addr.mem.ea += ctxt->_eip;
4443
4444         return (rc != X86EMUL_CONTINUE) ? EMULATION_FAILED : EMULATION_OK;
4445 }
4446
4447 bool x86_page_table_writing_insn(struct x86_emulate_ctxt *ctxt)
4448 {
4449         return ctxt->d & PageTable;
4450 }
4451
4452 static bool string_insn_completed(struct x86_emulate_ctxt *ctxt)
4453 {
4454         /* The second termination condition only applies for REPE
4455          * and REPNE. Test if the repeat string operation prefix is
4456          * REPE/REPZ or REPNE/REPNZ and if it's the case it tests the
4457          * corresponding termination condition according to:
4458          *      - if REPE/REPZ and ZF = 0 then done
4459          *      - if REPNE/REPNZ and ZF = 1 then done
4460          */
4461         if (((ctxt->b == 0xa6) || (ctxt->b == 0xa7) ||
4462              (ctxt->b == 0xae) || (ctxt->b == 0xaf))
4463             && (((ctxt->rep_prefix == REPE_PREFIX) &&
4464                  ((ctxt->eflags & EFLG_ZF) == 0))
4465                 || ((ctxt->rep_prefix == REPNE_PREFIX) &&
4466                     ((ctxt->eflags & EFLG_ZF) == EFLG_ZF))))
4467                 return true;
4468
4469         return false;
4470 }
4471
4472 static int flush_pending_x87_faults(struct x86_emulate_ctxt *ctxt)
4473 {
4474         bool fault = false;
4475
4476         ctxt->ops->get_fpu(ctxt);
4477         asm volatile("1: fwait \n\t"
4478                      "2: \n\t"
4479                      ".pushsection .fixup,\"ax\" \n\t"
4480                      "3: \n\t"
4481                      "movb $1, %[fault] \n\t"
4482                      "jmp 2b \n\t"
4483                      ".popsection \n\t"
4484                      _ASM_EXTABLE(1b, 3b)
4485                      : [fault]"+qm"(fault));
4486         ctxt->ops->put_fpu(ctxt);
4487
4488         if (unlikely(fault))
4489                 return emulate_exception(ctxt, MF_VECTOR, 0, false);
4490
4491         return X86EMUL_CONTINUE;
4492 }
4493
4494 static void fetch_possible_mmx_operand(struct x86_emulate_ctxt *ctxt,
4495                                        struct operand *op)
4496 {
4497         if (op->type == OP_MM)
4498                 read_mmx_reg(ctxt, &op->mm_val, op->addr.mm);
4499 }
4500
4501 static int fastop(struct x86_emulate_ctxt *ctxt, void (*fop)(struct fastop *))
4502 {
4503         ulong flags = (ctxt->eflags & EFLAGS_MASK) | X86_EFLAGS_IF;
4504         if (!(ctxt->d & ByteOp))
4505                 fop += __ffs(ctxt->dst.bytes) * FASTOP_SIZE;
4506         asm("push %[flags]; popf; call *%[fastop]; pushf; pop %[flags]\n"
4507             : "+a"(ctxt->dst.val), "+d"(ctxt->src.val), [flags]"+D"(flags),
4508               [fastop]"+S"(fop)
4509             : "c"(ctxt->src2.val));
4510         ctxt->eflags = (ctxt->eflags & ~EFLAGS_MASK) | (flags & EFLAGS_MASK);
4511         if (!fop) /* exception is returned in fop variable */
4512                 return emulate_de(ctxt);
4513         return X86EMUL_CONTINUE;
4514 }
4515
4516 int x86_emulate_insn(struct x86_emulate_ctxt *ctxt)
4517 {
4518         const struct x86_emulate_ops *ops = ctxt->ops;
4519         int rc = X86EMUL_CONTINUE;
4520         int saved_dst_type = ctxt->dst.type;
4521
4522         ctxt->mem_read.pos = 0;
4523
4524         if ((ctxt->mode == X86EMUL_MODE_PROT64 && (ctxt->d & No64)) ||
4525                         (ctxt->d & Undefined)) {
4526                 rc = emulate_ud(ctxt);
4527                 goto done;
4528         }
4529
4530         /* LOCK prefix is allowed only with some instructions */
4531         if (ctxt->lock_prefix && (!(ctxt->d & Lock) || ctxt->dst.type != OP_MEM)) {
4532                 rc = emulate_ud(ctxt);
4533                 goto done;
4534         }
4535
4536         if ((ctxt->d & SrcMask) == SrcMemFAddr && ctxt->src.type != OP_MEM) {
4537                 rc = emulate_ud(ctxt);
4538                 goto done;
4539         }
4540
4541         if (((ctxt->d & (Sse|Mmx)) && ((ops->get_cr(ctxt, 0) & X86_CR0_EM)))
4542             || ((ctxt->d & Sse) && !(ops->get_cr(ctxt, 4) & X86_CR4_OSFXSR))) {
4543                 rc = emulate_ud(ctxt);
4544                 goto done;
4545         }
4546
4547         if ((ctxt->d & (Sse|Mmx)) && (ops->get_cr(ctxt, 0) & X86_CR0_TS)) {
4548                 rc = emulate_nm(ctxt);
4549                 goto done;
4550         }
4551
4552         if (ctxt->d & Mmx) {
4553                 rc = flush_pending_x87_faults(ctxt);
4554                 if (rc != X86EMUL_CONTINUE)
4555                         goto done;
4556                 /*
4557                  * Now that we know the fpu is exception safe, we can fetch
4558                  * operands from it.
4559                  */
4560                 fetch_possible_mmx_operand(ctxt, &ctxt->src);
4561                 fetch_possible_mmx_operand(ctxt, &ctxt->src2);
4562                 if (!(ctxt->d & Mov))
4563                         fetch_possible_mmx_operand(ctxt, &ctxt->dst);
4564         }
4565
4566         if (unlikely(ctxt->guest_mode) && ctxt->intercept) {
4567                 rc = emulator_check_intercept(ctxt, ctxt->intercept,
4568                                               X86_ICPT_PRE_EXCEPT);
4569                 if (rc != X86EMUL_CONTINUE)
4570                         goto done;
4571         }
4572
4573         /* Privileged instruction can be executed only in CPL=0 */
4574         if ((ctxt->d & Priv) && ops->cpl(ctxt)) {
4575                 rc = emulate_gp(ctxt, 0);
4576                 goto done;
4577         }
4578
4579         /* Instruction can only be executed in protected mode */
4580         if ((ctxt->d & Prot) && ctxt->mode < X86EMUL_MODE_PROT16) {
4581                 rc = emulate_ud(ctxt);
4582                 goto done;
4583         }
4584
4585         /* Do instruction specific permission checks */
4586         if (ctxt->check_perm) {
4587                 rc = ctxt->check_perm(ctxt);
4588                 if (rc != X86EMUL_CONTINUE)
4589                         goto done;
4590         }
4591
4592         if (unlikely(ctxt->guest_mode) && ctxt->intercept) {
4593                 rc = emulator_check_intercept(ctxt, ctxt->intercept,
4594                                               X86_ICPT_POST_EXCEPT);
4595                 if (rc != X86EMUL_CONTINUE)
4596                         goto done;
4597         }
4598
4599         if (ctxt->rep_prefix && (ctxt->d & String)) {
4600                 /* All REP prefixes have the same first termination condition */
4601                 if (address_mask(ctxt, reg_read(ctxt, VCPU_REGS_RCX)) == 0) {
4602                         ctxt->eip = ctxt->_eip;
4603                         goto done;
4604                 }
4605         }
4606
4607         if ((ctxt->src.type == OP_MEM) && !(ctxt->d & NoAccess)) {
4608                 rc = segmented_read(ctxt, ctxt->src.addr.mem,
4609                                     ctxt->src.valptr, ctxt->src.bytes);
4610                 if (rc != X86EMUL_CONTINUE)
4611                         goto done;
4612                 ctxt->src.orig_val64 = ctxt->src.val64;
4613         }
4614
4615         if (ctxt->src2.type == OP_MEM) {
4616                 rc = segmented_read(ctxt, ctxt->src2.addr.mem,
4617                                     &ctxt->src2.val, ctxt->src2.bytes);
4618                 if (rc != X86EMUL_CONTINUE)
4619                         goto done;
4620         }
4621
4622         if ((ctxt->d & DstMask) == ImplicitOps)
4623                 goto special_insn;
4624
4625
4626         if ((ctxt->dst.type == OP_MEM) && !(ctxt->d & Mov)) {
4627                 /* optimisation - avoid slow emulated read if Mov */
4628                 rc = segmented_read(ctxt, ctxt->dst.addr.mem,
4629                                    &ctxt->dst.val, ctxt->dst.bytes);
4630                 if (rc != X86EMUL_CONTINUE)
4631                         goto done;
4632         }
4633         ctxt->dst.orig_val = ctxt->dst.val;
4634
4635 special_insn:
4636
4637         if (unlikely(ctxt->guest_mode) && ctxt->intercept) {
4638                 rc = emulator_check_intercept(ctxt, ctxt->intercept,
4639                                               X86_ICPT_POST_MEMACCESS);
4640                 if (rc != X86EMUL_CONTINUE)
4641                         goto done;
4642         }
4643
4644         if (ctxt->execute) {
4645                 if (ctxt->d & Fastop) {
4646                         void (*fop)(struct fastop *) = (void *)ctxt->execute;
4647                         rc = fastop(ctxt, fop);
4648                         if (rc != X86EMUL_CONTINUE)
4649                                 goto done;
4650                         goto writeback;
4651                 }
4652                 rc = ctxt->execute(ctxt);
4653                 if (rc != X86EMUL_CONTINUE)
4654                         goto done;
4655                 goto writeback;
4656         }
4657
4658         if (ctxt->opcode_len == 2)
4659                 goto twobyte_insn;
4660         else if (ctxt->opcode_len == 3)
4661                 goto threebyte_insn;
4662
4663         switch (ctxt->b) {
4664         case 0x63:              /* movsxd */
4665                 if (ctxt->mode != X86EMUL_MODE_PROT64)
4666                         goto cannot_emulate;
4667                 ctxt->dst.val = (s32) ctxt->src.val;
4668                 break;
4669         case 0x70 ... 0x7f: /* jcc (short) */
4670                 if (test_cc(ctxt->b, ctxt->eflags))
4671                         jmp_rel(ctxt, ctxt->src.val);
4672                 break;
4673         case 0x8d: /* lea r16/r32, m */
4674                 ctxt->dst.val = ctxt->src.addr.mem.ea;
4675                 break;
4676         case 0x90 ... 0x97: /* nop / xchg reg, rax */
4677                 if (ctxt->dst.addr.reg == reg_rmw(ctxt, VCPU_REGS_RAX))
4678                         break;
4679                 rc = em_xchg(ctxt);
4680                 break;
4681         case 0x98: /* cbw/cwde/cdqe */
4682                 switch (ctxt->op_bytes) {
4683                 case 2: ctxt->dst.val = (s8)ctxt->dst.val; break;
4684                 case 4: ctxt->dst.val = (s16)ctxt->dst.val; break;
4685                 case 8: ctxt->dst.val = (s32)ctxt->dst.val; break;
4686                 }
4687                 break;
4688         case 0xcc:              /* int3 */
4689                 rc = emulate_int(ctxt, 3);
4690                 break;
4691         case 0xcd:              /* int n */
4692                 rc = emulate_int(ctxt, ctxt->src.val);
4693                 break;
4694         case 0xce:              /* into */
4695                 if (ctxt->eflags & EFLG_OF)
4696                         rc = emulate_int(ctxt, 4);
4697                 break;
4698         case 0xe9: /* jmp rel */
4699         case 0xeb: /* jmp rel short */
4700                 jmp_rel(ctxt, ctxt->src.val);
4701                 ctxt->dst.type = OP_NONE; /* Disable writeback. */
4702                 break;
4703         case 0xf4:              /* hlt */
4704                 ctxt->ops->halt(ctxt);
4705                 break;
4706         case 0xf5:      /* cmc */
4707                 /* complement carry flag from eflags reg */
4708                 ctxt->eflags ^= EFLG_CF;
4709                 break;
4710         case 0xf8: /* clc */
4711                 ctxt->eflags &= ~EFLG_CF;
4712                 break;
4713         case 0xf9: /* stc */
4714                 ctxt->eflags |= EFLG_CF;
4715                 break;
4716         case 0xfc: /* cld */
4717                 ctxt->eflags &= ~EFLG_DF;
4718                 break;
4719         case 0xfd: /* std */
4720                 ctxt->eflags |= EFLG_DF;
4721                 break;
4722         default:
4723                 goto cannot_emulate;
4724         }
4725
4726         if (rc != X86EMUL_CONTINUE)
4727                 goto done;
4728
4729 writeback:
4730         if (!(ctxt->d & NoWrite)) {
4731                 rc = writeback(ctxt, &ctxt->dst);
4732                 if (rc != X86EMUL_CONTINUE)
4733                         goto done;
4734         }
4735         if (ctxt->d & SrcWrite) {
4736                 BUG_ON(ctxt->src.type == OP_MEM || ctxt->src.type == OP_MEM_STR);
4737                 rc = writeback(ctxt, &ctxt->src);
4738                 if (rc != X86EMUL_CONTINUE)
4739                         goto done;
4740         }
4741
4742         /*
4743          * restore dst type in case the decoding will be reused
4744          * (happens for string instruction )
4745          */
4746         ctxt->dst.type = saved_dst_type;
4747
4748         if ((ctxt->d & SrcMask) == SrcSI)
4749                 string_addr_inc(ctxt, VCPU_REGS_RSI, &ctxt->src);
4750
4751         if ((ctxt->d & DstMask) == DstDI)
4752                 string_addr_inc(ctxt, VCPU_REGS_RDI, &ctxt->dst);
4753
4754         if (ctxt->rep_prefix && (ctxt->d & String)) {
4755                 unsigned int count;
4756                 struct read_cache *r = &ctxt->io_read;
4757                 if ((ctxt->d & SrcMask) == SrcSI)
4758                         count = ctxt->src.count;
4759                 else
4760                         count = ctxt->dst.count;
4761                 register_address_increment(ctxt, reg_rmw(ctxt, VCPU_REGS_RCX),
4762                                 -count);
4763
4764                 if (!string_insn_completed(ctxt)) {
4765                         /*
4766                          * Re-enter guest when pio read ahead buffer is empty
4767                          * or, if it is not used, after each 1024 iteration.
4768                          */
4769                         if ((r->end != 0 || reg_read(ctxt, VCPU_REGS_RCX) & 0x3ff) &&
4770                             (r->end == 0 || r->end != r->pos)) {
4771                                 /*
4772                                  * Reset read cache. Usually happens before
4773                                  * decode, but since instruction is restarted
4774                                  * we have to do it here.
4775                                  */
4776                                 ctxt->mem_read.end = 0;
4777                                 writeback_registers(ctxt);
4778                                 return EMULATION_RESTART;
4779                         }
4780                         goto done; /* skip rip writeback */
4781                 }
4782         }
4783
4784         ctxt->eip = ctxt->_eip;
4785
4786 done:
4787         if (rc == X86EMUL_PROPAGATE_FAULT)
4788                 ctxt->have_exception = true;
4789         if (rc == X86EMUL_INTERCEPTED)
4790                 return EMULATION_INTERCEPTED;
4791
4792         if (rc == X86EMUL_CONTINUE)
4793                 writeback_registers(ctxt);
4794
4795         return (rc == X86EMUL_UNHANDLEABLE) ? EMULATION_FAILED : EMULATION_OK;
4796
4797 twobyte_insn:
4798         switch (ctxt->b) {
4799         case 0x09:              /* wbinvd */
4800                 (ctxt->ops->wbinvd)(ctxt);
4801                 break;
4802         case 0x08:              /* invd */
4803         case 0x0d:              /* GrpP (prefetch) */
4804         case 0x18:              /* Grp16 (prefetch/nop) */
4805         case 0x1f:              /* nop */
4806                 break;
4807         case 0x20: /* mov cr, reg */
4808                 ctxt->dst.val = ops->get_cr(ctxt, ctxt->modrm_reg);
4809                 break;
4810         case 0x21: /* mov from dr to reg */
4811                 ops->get_dr(ctxt, ctxt->modrm_reg, &ctxt->dst.val);
4812                 break;
4813         case 0x40 ... 0x4f:     /* cmov */
4814                 ctxt->dst.val = ctxt->dst.orig_val = ctxt->src.val;
4815                 if (!test_cc(ctxt->b, ctxt->eflags))
4816                         ctxt->dst.type = OP_NONE; /* no writeback */
4817                 break;
4818         case 0x80 ... 0x8f: /* jnz rel, etc*/
4819                 if (test_cc(ctxt->b, ctxt->eflags))
4820                         jmp_rel(ctxt, ctxt->src.val);
4821                 break;
4822         case 0x90 ... 0x9f:     /* setcc r/m8 */
4823                 ctxt->dst.val = test_cc(ctxt->b, ctxt->eflags);
4824                 break;
4825         case 0xae:              /* clflush */
4826                 break;
4827         case 0xb6 ... 0xb7:     /* movzx */
4828                 ctxt->dst.bytes = ctxt->op_bytes;
4829                 ctxt->dst.val = (ctxt->src.bytes == 1) ? (u8) ctxt->src.val
4830                                                        : (u16) ctxt->src.val;
4831                 break;
4832         case 0xbe ... 0xbf:     /* movsx */
4833                 ctxt->dst.bytes = ctxt->op_bytes;
4834                 ctxt->dst.val = (ctxt->src.bytes == 1) ? (s8) ctxt->src.val :
4835                                                         (s16) ctxt->src.val;
4836                 break;
4837         case 0xc3:              /* movnti */
4838                 ctxt->dst.bytes = ctxt->op_bytes;
4839                 ctxt->dst.val = (ctxt->op_bytes == 8) ? (u64) ctxt->src.val :
4840                                                         (u32) ctxt->src.val;
4841                 break;
4842         default:
4843                 goto cannot_emulate;
4844         }
4845
4846 threebyte_insn:
4847
4848         if (rc != X86EMUL_CONTINUE)
4849                 goto done;
4850
4851         goto writeback;
4852
4853 cannot_emulate:
4854         return EMULATION_FAILED;
4855 }
4856
4857 void emulator_invalidate_register_cache(struct x86_emulate_ctxt *ctxt)
4858 {
4859         invalidate_registers(ctxt);
4860 }
4861
4862 void emulator_writeback_register_cache(struct x86_emulate_ctxt *ctxt)
4863 {
4864         writeback_registers(ctxt);
4865 }