arch/x86/kernel/fpu/core.c

   1 // SPDX-License-Identifier: GPL-2.0-only
   2 /*
   3  *  Copyright (C) 1994 Linus Torvalds
   4  *
   5  *  Pentium III FXSR, SSE support
   6  *  General FPU state handling cleanups
   7  *      Gareth Hughes <gareth@valinux.com>, May 2000
   8  */
   9 #include <asm/fpu/internal.h>
  10 #include <asm/fpu/regset.h>
  11 #include <asm/fpu/signal.h>
  12 #include <asm/fpu/types.h>
  13 #include <asm/traps.h>
  14 #include <asm/irq_regs.h>
  15
  16 #include <linux/hardirq.h>
  17 #include <linux/pkeys.h>
  18
  19 #define CREATE_TRACE_POINTS
  20 #include <asm/trace/fpu.h>
  21
  22 /*
  23  * Represents the initial FPU state. It's mostly (but not completely) zeroes,
  24  * depending on the FPU hardware format:
  25  */
  26 union fpregs_state init_fpstate __read_mostly;
  27
  28 /*
  29  * Track whether the kernel is using the FPU state
  30  * currently.
  31  *
  32  * This flag is used:
  33  *
  34  *   - by IRQ context code to potentially use the FPU
  35  *     if it's unused.
  36  *
  37  *   - to debug kernel_fpu_begin()/end() correctness
  38  */
  39 static DEFINE_PER_CPU(bool, in_kernel_fpu);
  40
  41 /*
  42  * Track which context is using the FPU on the CPU:
  43  */
  44 DEFINE_PER_CPU(struct fpu *, fpu_fpregs_owner_ctx);
  45
  46 static bool kernel_fpu_disabled(void)
  47 {
  48         return this_cpu_read(in_kernel_fpu);
  49 }
  50
  51 static bool interrupted_kernel_fpu_idle(void)
  52 {
  53         return !kernel_fpu_disabled();
  54 }
  55
  56 /*
  57  * Were we in user mode (or vm86 mode) when we were
  58  * interrupted?
  59  *
  60  * Doing kernel_fpu_begin/end() is ok if we are running
  61  * in an interrupt context from user mode - we'll just
  62  * save the FPU state as required.
  63  */
  64 static bool interrupted_user_mode(void)
  65 {
  66         struct pt_regs *regs = get_irq_regs();
  67         return regs && user_mode(regs);
  68 }
  69
  70 /*
  71  * Can we use the FPU in kernel mode with the
  72  * whole "kernel_fpu_begin/end()" sequence?
  73  *
  74  * It's always ok in process context (ie "not interrupt")
  75  * but it is sometimes ok even from an irq.
  76  */
  77 bool irq_fpu_usable(void)
  78 {
  79         return !in_interrupt() ||
  80                 interrupted_user_mode() ||
  81                 interrupted_kernel_fpu_idle();
  82 }
  83 EXPORT_SYMBOL(irq_fpu_usable);
  84
  85 /*
  86  * These must be called with preempt disabled. Returns
  87  * 'true' if the FPU state is still intact and we can
  88  * keep registers active.
  89  *
  90  * The legacy FNSAVE instruction cleared all FPU state
  91  * unconditionally, so registers are essentially destroyed.
  92  * Modern FPU state can be kept in registers, if there are
  93  * no pending FP exceptions.
  94  */
  95 int copy_fpregs_to_fpstate(struct fpu *fpu)
  96 {
  97         if (likely(use_xsave())) {
  98                 copy_xregs_to_kernel(&fpu->state.xsave);
  99
 100                 /*
 101                  * AVX512 state is tracked here because its use is
 102                  * known to slow the max clock speed of the core.
 103                  */
 104                 if (fpu->state.xsave.header.xfeatures & XFEATURE_MASK_AVX512)
 105                         fpu->avx512_timestamp = jiffies;
 106                 return 1;
 107         }
 108
 109         if (likely(use_fxsr())) {
 110                 copy_fxregs_to_kernel(fpu);
 111                 return 1;
 112         }
 113
 114         /*
 115          * Legacy FPU register saving, FNSAVE always clears FPU registers,
 116          * so we have to mark them inactive:
 117          */
 118         asm volatile("fnsave %[fp]; fwait" : [fp] "=m" (fpu->state.fsave));
 119
 120         return 0;
 121 }
 122 EXPORT_SYMBOL(copy_fpregs_to_fpstate);
 123
 124 void kernel_fpu_begin_mask(unsigned int kfpu_mask)
 125 {
 126         preempt_disable();
 127
 128         WARN_ON_FPU(!irq_fpu_usable());
 129         WARN_ON_FPU(this_cpu_read(in_kernel_fpu));
 130
 131         this_cpu_write(in_kernel_fpu, true);
 132
 133         if (!(current->flags & PF_KTHREAD) &&
 134             !test_thread_flag(TIF_NEED_FPU_LOAD)) {
 135                 set_thread_flag(TIF_NEED_FPU_LOAD);
 136                 /*
 137                  * Ignore return value -- we don't care if reg state
 138                  * is clobbered.
 139                  */
 140                 copy_fpregs_to_fpstate(&current->thread.fpu);
 141         }
 142         __cpu_invalidate_fpregs_state();
 143
 144         /* Put sane initial values into the control registers. */
 145         if (likely(kfpu_mask & KFPU_MXCSR) && boot_cpu_has(X86_FEATURE_XMM))
 146                 ldmxcsr(MXCSR_DEFAULT);
 147
 148         if (unlikely(kfpu_mask & KFPU_387) && boot_cpu_has(X86_FEATURE_FPU))
 149                 asm volatile ("fninit");
 150 }
 151 EXPORT_SYMBOL_GPL(kernel_fpu_begin_mask);
 152
 153 void kernel_fpu_end(void)
 154 {
 155         WARN_ON_FPU(!this_cpu_read(in_kernel_fpu));
 156
 157         this_cpu_write(in_kernel_fpu, false);
 158         preempt_enable();
 159 }
 160 EXPORT_SYMBOL_GPL(kernel_fpu_end);
 161
 162 /*
 163  * Save the FPU state (mark it for reload if necessary):
 164  *
 165  * This only ever gets called for the current task.
 166  */
 167 void fpu__save(struct fpu *fpu)
 168 {
 169         WARN_ON_FPU(fpu != &current->thread.fpu);
 170
 171         fpregs_lock();
 172         trace_x86_fpu_before_save(fpu);
 173
 174         if (!test_thread_flag(TIF_NEED_FPU_LOAD)) {
 175                 if (!copy_fpregs_to_fpstate(fpu)) {
 176                         copy_kernel_to_fpregs(&fpu->state);
 177                 }
 178         }
 179
 180         trace_x86_fpu_after_save(fpu);
 181         fpregs_unlock();
 182 }
 183
 184 static inline void fpstate_init_xstate(struct xregs_state *xsave)
 185 {
 186         /*
 187          * XRSTORS requires these bits set in xcomp_bv, or it will
 188          * trigger #GP:
 189          */
 190         xsave->header.xcomp_bv = XCOMP_BV_COMPACTED_FORMAT | xfeatures_mask_all;
 191 }
 192
 193 static inline void fpstate_init_fxstate(struct fxregs_state *fx)
 194 {
 195         fx->cwd = 0x37f;
 196         fx->mxcsr = MXCSR_DEFAULT;
 197 }
 198
 199 /*
 200  * Legacy x87 fpstate state init:
 201  */
 202 static inline void fpstate_init_fstate(struct fregs_state *fp)
 203 {
 204         fp->cwd = 0xffff037fu;
 205         fp->swd = 0xffff0000u;
 206         fp->twd = 0xffffffffu;
 207         fp->fos = 0xffff0000u;
 208 }
 209
 210 void fpstate_init(union fpregs_state *state)
 211 {
 212         if (!static_cpu_has(X86_FEATURE_FPU)) {
 213                 fpstate_init_soft(&state->soft);
 214                 return;
 215         }
 216
 217         memset(state, 0, fpu_kernel_xstate_size);
 218
 219         if (static_cpu_has(X86_FEATURE_XSAVES))
 220                 fpstate_init_xstate(&state->xsave);
 221         if (static_cpu_has(X86_FEATURE_FXSR))
 222                 fpstate_init_fxstate(&state->fxsave);
 223         else
 224                 fpstate_init_fstate(&state->fsave);
 225 }
 226 EXPORT_SYMBOL_GPL(fpstate_init);
 227
 228 int fpu__copy(struct task_struct *dst, struct task_struct *src)
 229 {
 230         struct fpu *dst_fpu = &dst->thread.fpu;
 231         struct fpu *src_fpu = &src->thread.fpu;
 232
 233         dst_fpu->last_cpu = -1;
 234
 235         if (!static_cpu_has(X86_FEATURE_FPU))
 236                 return 0;
 237
 238         WARN_ON_FPU(src_fpu != &current->thread.fpu);
 239
 240         /*
 241          * Don't let 'init optimized' areas of the XSAVE area
 242          * leak into the child task:
 243          */
 244         memset(&dst_fpu->state.xsave, 0, fpu_kernel_xstate_size);
 245
 246         /*
 247          * If the FPU registers are not current just memcpy() the state.
 248          * Otherwise save current FPU registers directly into the child's FPU
 249          * context, without any memory-to-memory copying.
 250          *
 251          * ( The function 'fails' in the FNSAVE case, which destroys
 252          *   register contents so we have to load them back. )
 253          */
 254         fpregs_lock();
 255         if (test_thread_flag(TIF_NEED_FPU_LOAD))
 256                 memcpy(&dst_fpu->state, &src_fpu->state, fpu_kernel_xstate_size);
 257
 258         else if (!copy_fpregs_to_fpstate(dst_fpu))
 259                 copy_kernel_to_fpregs(&dst_fpu->state);
 260
 261         fpregs_unlock();
 262
 263         set_tsk_thread_flag(dst, TIF_NEED_FPU_LOAD);
 264
 265         trace_x86_fpu_copy_src(src_fpu);
 266         trace_x86_fpu_copy_dst(dst_fpu);
 267
 268         return 0;
 269 }
 270
 271 /*
 272  * Activate the current task's in-memory FPU context,
 273  * if it has not been used before:
 274  */
 275 static void fpu__initialize(struct fpu *fpu)
 276 {
 277         WARN_ON_FPU(fpu != &current->thread.fpu);
 278
 279         set_thread_flag(TIF_NEED_FPU_LOAD);
 280         fpstate_init(&fpu->state);
 281         trace_x86_fpu_init_state(fpu);
 282 }
 283
 284 /*
 285  * This function must be called before we write a task's fpstate.
 286  *
 287  * Invalidate any cached FPU registers.
 288  *
 289  * After this function call, after registers in the fpstate are
 290  * modified and the child task has woken up, the child task will
 291  * restore the modified FPU state from the modified context. If we
 292  * didn't clear its cached status here then the cached in-registers
 293  * state pending on its former CPU could be restored, corrupting
 294  * the modifications.
 295  */
 296 void fpu__prepare_write(struct fpu *fpu)
 297 {
 298         /*
 299          * Only stopped child tasks can be used to modify the FPU
 300          * state in the fpstate buffer:
 301          */
 302         WARN_ON_FPU(fpu == &current->thread.fpu);
 303
 304         /* Invalidate any cached state: */
 305         __fpu_invalidate_fpregs_state(fpu);
 306 }
 307
 308 /*
 309  * Drops current FPU state: deactivates the fpregs and
 310  * the fpstate. NOTE: it still leaves previous contents
 311  * in the fpregs in the eager-FPU case.
 312  *
 313  * This function can be used in cases where we know that
 314  * a state-restore is coming: either an explicit one,
 315  * or a reschedule.
 316  */
 317 void fpu__drop(struct fpu *fpu)
 318 {
 319         preempt_disable();
 320
 321         if (fpu == &current->thread.fpu) {
 322                 /* Ignore delayed exceptions from user space */
 323                 asm volatile("1: fwait\n"
 324                              "2:\n"
 325                              _ASM_EXTABLE(1b, 2b));
 326                 fpregs_deactivate(fpu);
 327         }
 328
 329         trace_x86_fpu_dropped(fpu);
 330
 331         preempt_enable();
 332 }
 333
 334 /*
 335  * Clear FPU registers by setting them up from the init fpstate.
 336  * Caller must do fpregs_[un]lock() around it.
 337  */
 338 static inline void copy_init_fpstate_to_fpregs(u64 features_mask)
 339 {
 340         if (use_xsave())
 341                 copy_kernel_to_xregs(&init_fpstate.xsave, features_mask);
 342         else if (static_cpu_has(X86_FEATURE_FXSR))
 343                 copy_kernel_to_fxregs(&init_fpstate.fxsave);
 344         else
 345                 copy_kernel_to_fregs(&init_fpstate.fsave);
 346
 347         if (boot_cpu_has(X86_FEATURE_OSPKE))
 348                 copy_init_pkru_to_fpregs();
 349 }
 350
 351 /*
 352  * Clear the FPU state back to init state.
 353  *
 354  * Called by sys_execve(), by the signal handler code and by various
 355  * error paths.
 356  */
 357 static void fpu__clear(struct fpu *fpu, bool user_only)
 358 {
 359         WARN_ON_FPU(fpu != &current->thread.fpu);
 360
 361         if (!static_cpu_has(X86_FEATURE_FPU)) {
 362                 fpu__drop(fpu);
 363                 fpu__initialize(fpu);
 364                 return;
 365         }
 366
 367         fpregs_lock();
 368
 369         if (user_only) {
 370                 if (!fpregs_state_valid(fpu, smp_processor_id()) &&
 371                     xfeatures_mask_supervisor())
 372                         copy_kernel_to_xregs(&fpu->state.xsave,
 373                                              xfeatures_mask_supervisor());
 374                 copy_init_fpstate_to_fpregs(xfeatures_mask_user());
 375         } else {
 376                 copy_init_fpstate_to_fpregs(xfeatures_mask_all);
 377         }
 378
 379         fpregs_mark_activate();
 380         fpregs_unlock();
 381 }
 382
 383 void fpu__clear_user_states(struct fpu *fpu)
 384 {
 385         fpu__clear(fpu, true);
 386 }
 387
 388 void fpu__clear_all(struct fpu *fpu)
 389 {
 390         fpu__clear(fpu, false);
 391 }
 392
 393 /*
 394  * Load FPU context before returning to userspace.
 395  */
 396 void switch_fpu_return(void)
 397 {
 398         if (!static_cpu_has(X86_FEATURE_FPU))
 399                 return;
 400
 401         __fpregs_load_activate();
 402 }
 403 EXPORT_SYMBOL_GPL(switch_fpu_return);
 404
 405 #ifdef CONFIG_X86_DEBUG_FPU
 406 /*
 407  * If current FPU state according to its tracking (loaded FPU context on this
 408  * CPU) is not valid then we must have TIF_NEED_FPU_LOAD set so the context is
 409  * loaded on return to userland.
 410  */
 411 void fpregs_assert_state_consistent(void)
 412 {
 413         struct fpu *fpu = &current->thread.fpu;
 414
 415         if (test_thread_flag(TIF_NEED_FPU_LOAD))
 416                 return;
 417
 418         WARN_ON_FPU(!fpregs_state_valid(fpu, smp_processor_id()));
 419 }
 420 EXPORT_SYMBOL_GPL(fpregs_assert_state_consistent);
 421 #endif
 422
 423 void fpregs_mark_activate(void)
 424 {
 425         struct fpu *fpu = &current->thread.fpu;
 426
 427         fpregs_activate(fpu);
 428         fpu->last_cpu = smp_processor_id();
 429         clear_thread_flag(TIF_NEED_FPU_LOAD);
 430 }
 431 EXPORT_SYMBOL_GPL(fpregs_mark_activate);
 432
 433 /*
 434  * x87 math exception handling:
 435  */
 436
 437 int fpu__exception_code(struct fpu *fpu, int trap_nr)
 438 {
 439         int err;
 440
 441         if (trap_nr == X86_TRAP_MF) {
 442                 unsigned short cwd, swd;
 443                 /*
 444                  * (~cwd & swd) will mask out exceptions that are not set to unmasked
 445                  * status.  0x3f is the exception bits in these regs, 0x200 is the
 446                  * C1 reg you need in case of a stack fault, 0x040 is the stack
 447                  * fault bit.  We should only be taking one exception at a time,
 448                  * so if this combination doesn't produce any single exception,
 449                  * then we have a bad program that isn't synchronizing its FPU usage
 450                  * and it will suffer the consequences since we won't be able to
 451                  * fully reproduce the context of the exception.
 452                  */
 453                 if (boot_cpu_has(X86_FEATURE_FXSR)) {
 454                         cwd = fpu->state.fxsave.cwd;
 455                         swd = fpu->state.fxsave.swd;
 456                 } else {
 457                         cwd = (unsigned short)fpu->state.fsave.cwd;
 458                         swd = (unsigned short)fpu->state.fsave.swd;
 459                 }
 460
 461                 err = swd & ~cwd;
 462         } else {
 463                 /*
 464                  * The SIMD FPU exceptions are handled a little differently, as there
 465                  * is only a single status/control register.  Thus, to determine which
 466                  * unmasked exception was caught we must mask the exception mask bits
 467                  * at 0x1f80, and then use these to mask the exception bits at 0x3f.
 468                  */
 469                 unsigned short mxcsr = MXCSR_DEFAULT;
 470
 471                 if (boot_cpu_has(X86_FEATURE_XMM))
 472                         mxcsr = fpu->state.fxsave.mxcsr;
 473
 474                 err = ~(mxcsr >> 7) & mxcsr;
 475         }
 476
 477         if (err & 0x001) {      /* Invalid op */
 478                 /*
 479                  * swd & 0x240 == 0x040: Stack Underflow
 480                  * swd & 0x240 == 0x240: Stack Overflow
 481                  * User must clear the SF bit (0x40) if set
 482                  */
 483                 return FPE_FLTINV;
 484         } else if (err & 0x004) { /* Divide by Zero */
 485                 return FPE_FLTDIV;
 486         } else if (err & 0x008) { /* Overflow */
 487                 return FPE_FLTOVF;
 488         } else if (err & 0x012) { /* Denormal, Underflow */
 489                 return FPE_FLTUND;
 490         } else if (err & 0x020) { /* Precision */
 491                 return FPE_FLTRES;
 492         }
 493
 494         /*
 495          * If we're using IRQ 13, or supposedly even some trap
 496          * X86_TRAP_MF implementations, it's possible
 497          * we get a spurious trap, which is not an error.
 498          */
 499         return 0;
 500 }