arch/x86/include/asm/msr.h

   1 #ifndef _ASM_X86_MSR_H
   2 #define _ASM_X86_MSR_H
   3
   4 #include "msr-index.h"
   5
   6 #ifndef __ASSEMBLY__
   7
   8 #include <asm/asm.h>
   9 #include <asm/errno.h>
  10 #include <asm/cpumask.h>
  11 #include <uapi/asm/msr.h>
  12
  13 struct msr {
  14         union {
  15                 struct {
  16                         u32 l;
  17                         u32 h;
  18                 };
  19                 u64 q;
  20         };
  21 };
  22
  23 struct msr_info {
  24         u32 msr_no;
  25         struct msr reg;
  26         struct msr *msrs;
  27         int err;
  28 };
  29
  30 struct msr_regs_info {
  31         u32 *regs;
  32         int err;
  33 };
  34
  35 struct saved_msr {
  36         bool valid;
  37         struct msr_info info;
  38 };
  39
  40 struct saved_msrs {
  41         unsigned int num;
  42         struct saved_msr *array;
  43 };
  44
  45 /*
  46  * both i386 and x86_64 returns 64-bit value in edx:eax, but gcc's "A"
  47  * constraint has different meanings. For i386, "A" means exactly
  48  * edx:eax, while for x86_64 it doesn't mean rdx:rax or edx:eax. Instead,
  49  * it means rax *or* rdx.
  50  */
  51 #ifdef CONFIG_X86_64
  52 /* Using 64-bit values saves one instruction clearing the high half of low */
  53 #define DECLARE_ARGS(val, low, high)    unsigned long low, high
  54 #define EAX_EDX_VAL(val, low, high)     ((low) | (high) << 32)
  55 #define EAX_EDX_RET(val, low, high)     "=a" (low), "=d" (high)
  56 #else
  57 #define DECLARE_ARGS(val, low, high)    unsigned long long val
  58 #define EAX_EDX_VAL(val, low, high)     (val)
  59 #define EAX_EDX_RET(val, low, high)     "=A" (val)
  60 #endif
  61
  62 #ifdef CONFIG_TRACEPOINTS
  63 /*
  64  * Be very careful with includes. This header is prone to include loops.
  65  */
  66 #include <asm/atomic.h>
  67 #include <linux/tracepoint-defs.h>
  68
  69 extern struct tracepoint __tracepoint_read_msr;
  70 extern struct tracepoint __tracepoint_write_msr;
  71 extern struct tracepoint __tracepoint_rdpmc;
  72 #define msr_tracepoint_active(t) static_key_false(&(t).key)
  73 extern void do_trace_write_msr(unsigned msr, u64 val, int failed);
  74 extern void do_trace_read_msr(unsigned msr, u64 val, int failed);
  75 extern void do_trace_rdpmc(unsigned msr, u64 val, int failed);
  76 #else
  77 #define msr_tracepoint_active(t) false
  78 static inline void do_trace_write_msr(unsigned msr, u64 val, int failed) {}
  79 static inline void do_trace_read_msr(unsigned msr, u64 val, int failed) {}
  80 static inline void do_trace_rdpmc(unsigned msr, u64 val, int failed) {}
  81 #endif
  82
  83 static inline unsigned long long native_read_msr(unsigned int msr)
  84 {
  85         DECLARE_ARGS(val, low, high);
  86
  87         asm volatile("1: rdmsr\n"
  88                      "2:\n"
  89                      _ASM_EXTABLE_HANDLE(1b, 2b, ex_handler_rdmsr_unsafe)
  90                      : EAX_EDX_RET(val, low, high) : "c" (msr));
  91         if (msr_tracepoint_active(__tracepoint_read_msr))
  92                 do_trace_read_msr(msr, EAX_EDX_VAL(val, low, high), 0);
  93         return EAX_EDX_VAL(val, low, high);
  94 }
  95
  96 static inline unsigned long long native_read_msr_safe(unsigned int msr,
  97                                                       int *err)
  98 {
  99         DECLARE_ARGS(val, low, high);
 100
 101         asm volatile("2: rdmsr ; xor %[err],%[err]\n"
 102                      "1:\n\t"
 103                      ".section .fixup,\"ax\"\n\t"
 104                      "3: mov %[fault],%[err]\n\t"
 105                      "xorl %%eax, %%eax\n\t"
 106                      "xorl %%edx, %%edx\n\t"
 107                      "jmp 1b\n\t"
 108                      ".previous\n\t"
 109                      _ASM_EXTABLE(2b, 3b)
 110                      : [err] "=r" (*err), EAX_EDX_RET(val, low, high)
 111                      : "c" (msr), [fault] "i" (-EIO));
 112         if (msr_tracepoint_active(__tracepoint_read_msr))
 113                 do_trace_read_msr(msr, EAX_EDX_VAL(val, low, high), *err);
 114         return EAX_EDX_VAL(val, low, high);
 115 }
 116
 117 /* Can be uninlined because referenced by paravirt */
 118 static notrace inline void __native_write_msr_notrace(unsigned int msr,
 119                                             unsigned low, unsigned high)
 120 {
 121         asm volatile("1: wrmsr\n"
 122                      "2:\n"
 123                      _ASM_EXTABLE_HANDLE(1b, 2b, ex_handler_wrmsr_unsafe)
 124                      : : "c" (msr), "a"(low), "d" (high) : "memory");
 125 }
 126
 127 /* Can be uninlined because referenced by paravirt */
 128 static notrace inline void native_write_msr(unsigned int msr,
 129                                             unsigned low, unsigned high)
 130 {
 131         __native_write_msr_notrace(msr, low, high);
 132         if (msr_tracepoint_active(__tracepoint_write_msr))
 133                 do_trace_write_msr(msr, ((u64)high << 32 | low), 0);
 134 }
 135
 136 static inline void wrmsr_notrace(unsigned msr, unsigned low, unsigned high)
 137 {
 138         __native_write_msr_notrace(msr, low, high);
 139 }
 140
 141 /* Can be uninlined because referenced by paravirt */
 142 notrace static inline int native_write_msr_safe(unsigned int msr,
 143                                         unsigned low, unsigned high)
 144 {
 145         int err;
 146         asm volatile("2: wrmsr ; xor %[err],%[err]\n"
 147                      "1:\n\t"
 148                      ".section .fixup,\"ax\"\n\t"
 149                      "3:  mov %[fault],%[err] ; jmp 1b\n\t"
 150                      ".previous\n\t"
 151                      _ASM_EXTABLE(2b, 3b)
 152                      : [err] "=a" (err)
 153                      : "c" (msr), "0" (low), "d" (high),
 154                        [fault] "i" (-EIO)
 155                      : "memory");
 156         if (msr_tracepoint_active(__tracepoint_write_msr))
 157                 do_trace_write_msr(msr, ((u64)high << 32 | low), err);
 158         return err;
 159 }
 160
 161 extern int rdmsr_safe_regs(u32 regs[8]);
 162 extern int wrmsr_safe_regs(u32 regs[8]);
 163
 164 /**
 165  * rdtsc() - returns the current TSC without ordering constraints
 166  *
 167  * rdtsc() returns the result of RDTSC as a 64-bit integer.  The
 168  * only ordering constraint it supplies is the ordering implied by
 169  * "asm volatile": it will put the RDTSC in the place you expect.  The
 170  * CPU can and will speculatively execute that RDTSC, though, so the
 171  * results can be non-monotonic if compared on different CPUs.
 172  */
 173 static __always_inline unsigned long long rdtsc(void)
 174 {
 175         DECLARE_ARGS(val, low, high);
 176
 177         asm volatile("rdtsc" : EAX_EDX_RET(val, low, high));
 178
 179         return EAX_EDX_VAL(val, low, high);
 180 }
 181
 182 /**
 183  * rdtsc_ordered() - read the current TSC in program order
 184  *
 185  * rdtsc_ordered() returns the result of RDTSC as a 64-bit integer.
 186  * It is ordered like a load to a global in-memory counter.  It should
 187  * be impossible to observe non-monotonic rdtsc_unordered() behavior
 188  * across multiple CPUs as long as the TSC is synced.
 189  */
 190 static __always_inline unsigned long long rdtsc_ordered(void)
 191 {
 192         /*
 193          * The RDTSC instruction is not ordered relative to memory
 194          * access.  The Intel SDM and the AMD APM are both vague on this
 195          * point, but empirically an RDTSC instruction can be
 196          * speculatively executed before prior loads.  An RDTSC
 197          * immediately after an appropriate barrier appears to be
 198          * ordered as a normal load, that is, it provides the same
 199          * ordering guarantees as reading from a global memory location
 200          * that some other imaginary CPU is updating continuously with a
 201          * time stamp.
 202          */
 203         alternative_2("", "mfence", X86_FEATURE_MFENCE_RDTSC,
 204                           "lfence", X86_FEATURE_LFENCE_RDTSC);
 205         return rdtsc();
 206 }
 207
 208 /* Deprecated, keep it for a cycle for easier merging: */
 209 #define rdtscll(now)    do { (now) = rdtsc_ordered(); } while (0)
 210
 211 static inline unsigned long long native_read_pmc(int counter)
 212 {
 213         DECLARE_ARGS(val, low, high);
 214
 215         asm volatile("rdpmc" : EAX_EDX_RET(val, low, high) : "c" (counter));
 216         if (msr_tracepoint_active(__tracepoint_rdpmc))
 217                 do_trace_rdpmc(counter, EAX_EDX_VAL(val, low, high), 0);
 218         return EAX_EDX_VAL(val, low, high);
 219 }
 220
 221 #ifdef CONFIG_PARAVIRT
 222 #include <asm/paravirt.h>
 223 #else
 224 #include <linux/errno.h>
 225 /*
 226  * Access to machine-specific registers (available on 586 and better only)
 227  * Note: the rd* operations modify the parameters directly (without using
 228  * pointer indirection), this allows gcc to optimize better
 229  */
 230
 231 #define rdmsr(msr, low, high)                                   \
 232 do {                                                            \
 233         u64 __val = native_read_msr((msr));                     \
 234         (void)((low) = (u32)__val);                             \
 235         (void)((high) = (u32)(__val >> 32));                    \
 236 } while (0)
 237
 238 static inline void wrmsr(unsigned msr, unsigned low, unsigned high)
 239 {
 240         native_write_msr(msr, low, high);
 241 }
 242
 243 #define rdmsrl(msr, val)                        \
 244         ((val) = native_read_msr((msr)))
 245
 246 static inline void wrmsrl(unsigned msr, u64 val)
 247 {
 248         native_write_msr(msr, (u32)(val & 0xffffffffULL), (u32)(val >> 32));
 249 }
 250
 251 /* wrmsr with exception handling */
 252 static inline int wrmsr_safe(unsigned msr, unsigned low, unsigned high)
 253 {
 254         return native_write_msr_safe(msr, low, high);
 255 }
 256
 257 /* rdmsr with exception handling */
 258 #define rdmsr_safe(msr, low, high)                              \
 259 ({                                                              \
 260         int __err;                                              \
 261         u64 __val = native_read_msr_safe((msr), &__err);        \
 262         (*low) = (u32)__val;                                    \
 263         (*high) = (u32)(__val >> 32);                           \
 264         __err;                                                  \
 265 })
 266
 267 static inline int rdmsrl_safe(unsigned msr, unsigned long long *p)
 268 {
 269         int err;
 270
 271         *p = native_read_msr_safe(msr, &err);
 272         return err;
 273 }
 274
 275 #define rdpmc(counter, low, high)                       \
 276 do {                                                    \
 277         u64 _l = native_read_pmc((counter));            \
 278         (low)  = (u32)_l;                               \
 279         (high) = (u32)(_l >> 32);                       \
 280 } while (0)
 281
 282 #define rdpmcl(counter, val) ((val) = native_read_pmc(counter))
 283
 284 #endif  /* !CONFIG_PARAVIRT */
 285
 286 /*
 287  * 64-bit version of wrmsr_safe():
 288  */
 289 static inline int wrmsrl_safe(u32 msr, u64 val)
 290 {
 291         return wrmsr_safe(msr, (u32)val,  (u32)(val >> 32));
 292 }
 293
 294 #define write_tsc(low, high) wrmsr(MSR_IA32_TSC, (low), (high))
 295
 296 #define write_rdtscp_aux(val) wrmsr(MSR_TSC_AUX, (val), 0)
 297
 298 struct msr *msrs_alloc(void);
 299 void msrs_free(struct msr *msrs);
 300 int msr_set_bit(u32 msr, u8 bit);
 301 int msr_clear_bit(u32 msr, u8 bit);
 302
 303 #ifdef CONFIG_SMP
 304 int rdmsr_on_cpu(unsigned int cpu, u32 msr_no, u32 *l, u32 *h);
 305 int wrmsr_on_cpu(unsigned int cpu, u32 msr_no, u32 l, u32 h);
 306 int rdmsrl_on_cpu(unsigned int cpu, u32 msr_no, u64 *q);
 307 int wrmsrl_on_cpu(unsigned int cpu, u32 msr_no, u64 q);
 308 void rdmsr_on_cpus(const struct cpumask *mask, u32 msr_no, struct msr *msrs);
 309 void wrmsr_on_cpus(const struct cpumask *mask, u32 msr_no, struct msr *msrs);
 310 int rdmsr_safe_on_cpu(unsigned int cpu, u32 msr_no, u32 *l, u32 *h);
 311 int wrmsr_safe_on_cpu(unsigned int cpu, u32 msr_no, u32 l, u32 h);
 312 int rdmsrl_safe_on_cpu(unsigned int cpu, u32 msr_no, u64 *q);
 313 int wrmsrl_safe_on_cpu(unsigned int cpu, u32 msr_no, u64 q);
 314 int rdmsr_safe_regs_on_cpu(unsigned int cpu, u32 regs[8]);
 315 int wrmsr_safe_regs_on_cpu(unsigned int cpu, u32 regs[8]);
 316 #else  /*  CONFIG_SMP  */
 317 static inline int rdmsr_on_cpu(unsigned int cpu, u32 msr_no, u32 *l, u32 *h)
 318 {
 319         rdmsr(msr_no, *l, *h);
 320         return 0;
 321 }
 322 static inline int wrmsr_on_cpu(unsigned int cpu, u32 msr_no, u32 l, u32 h)
 323 {
 324         wrmsr(msr_no, l, h);
 325         return 0;
 326 }
 327 static inline int rdmsrl_on_cpu(unsigned int cpu, u32 msr_no, u64 *q)
 328 {
 329         rdmsrl(msr_no, *q);
 330         return 0;
 331 }
 332 static inline int wrmsrl_on_cpu(unsigned int cpu, u32 msr_no, u64 q)
 333 {
 334         wrmsrl(msr_no, q);
 335         return 0;
 336 }
 337 static inline void rdmsr_on_cpus(const struct cpumask *m, u32 msr_no,
 338                                 struct msr *msrs)
 339 {
 340        rdmsr_on_cpu(0, msr_no, &(msrs[0].l), &(msrs[0].h));
 341 }
 342 static inline void wrmsr_on_cpus(const struct cpumask *m, u32 msr_no,
 343                                 struct msr *msrs)
 344 {
 345        wrmsr_on_cpu(0, msr_no, msrs[0].l, msrs[0].h);
 346 }
 347 static inline int rdmsr_safe_on_cpu(unsigned int cpu, u32 msr_no,
 348                                     u32 *l, u32 *h)
 349 {
 350         return rdmsr_safe(msr_no, l, h);
 351 }
 352 static inline int wrmsr_safe_on_cpu(unsigned int cpu, u32 msr_no, u32 l, u32 h)
 353 {
 354         return wrmsr_safe(msr_no, l, h);
 355 }
 356 static inline int rdmsrl_safe_on_cpu(unsigned int cpu, u32 msr_no, u64 *q)
 357 {
 358         return rdmsrl_safe(msr_no, q);
 359 }
 360 static inline int wrmsrl_safe_on_cpu(unsigned int cpu, u32 msr_no, u64 q)
 361 {
 362         return wrmsrl_safe(msr_no, q);
 363 }
 364 static inline int rdmsr_safe_regs_on_cpu(unsigned int cpu, u32 regs[8])
 365 {
 366         return rdmsr_safe_regs(regs);
 367 }
 368 static inline int wrmsr_safe_regs_on_cpu(unsigned int cpu, u32 regs[8])
 369 {
 370         return wrmsr_safe_regs(regs);
 371 }
 372 #endif  /* CONFIG_SMP */
 373 #endif /* __ASSEMBLY__ */
 374 #endif /* _ASM_X86_MSR_H */