arch/powerpc/mm/hash_utils_64.c

   1 /*
   2  * PowerPC64 port by Mike Corrigan and Dave Engebretsen
   3  *   {mikejc|engebret}@us.ibm.com
   4  *
   5  *    Copyright (c) 2000 Mike Corrigan <mikejc@us.ibm.com>
   6  *
   7  * SMP scalability work:
   8  *    Copyright (C) 2001 Anton Blanchard <anton@au.ibm.com>, IBM
   9  *
  10  *    Module name: htab.c
  11  *
  12  *    Description:
  13  *      PowerPC Hashed Page Table functions
  14  *
  15  * This program is free software; you can redistribute it and/or
  16  * modify it under the terms of the GNU General Public License
  17  * as published by the Free Software Foundation; either version
  18  * 2 of the License, or (at your option) any later version.
  19  */
  20
  21 #undef DEBUG
  22 #undef DEBUG_LOW
  23
  24 #define pr_fmt(fmt) "hash-mmu: " fmt
  25 #include <linux/spinlock.h>
  26 #include <linux/errno.h>
  27 #include <linux/sched/mm.h>
  28 #include <linux/proc_fs.h>
  29 #include <linux/stat.h>
  30 #include <linux/sysctl.h>
  31 #include <linux/export.h>
  32 #include <linux/ctype.h>
  33 #include <linux/cache.h>
  34 #include <linux/init.h>
  35 #include <linux/signal.h>
  36 #include <linux/memblock.h>
  37 #include <linux/context_tracking.h>
  38 #include <linux/libfdt.h>
  39 #include <linux/pkeys.h>
  40
  41 #include <asm/debugfs.h>
  42 #include <asm/processor.h>
  43 #include <asm/pgtable.h>
  44 #include <asm/mmu.h>
  45 #include <asm/mmu_context.h>
  46 #include <asm/page.h>
  47 #include <asm/types.h>
  48 #include <linux/uaccess.h>
  49 #include <asm/machdep.h>
  50 #include <asm/prom.h>
  51 #include <asm/tlbflush.h>
  52 #include <asm/io.h>
  53 #include <asm/eeh.h>
  54 #include <asm/tlb.h>
  55 #include <asm/cacheflush.h>
  56 #include <asm/cputable.h>
  57 #include <asm/sections.h>
  58 #include <asm/copro.h>
  59 #include <asm/udbg.h>
  60 #include <asm/code-patching.h>
  61 #include <asm/fadump.h>
  62 #include <asm/firmware.h>
  63 #include <asm/tm.h>
  64 #include <asm/trace.h>
  65 #include <asm/ps3.h>
  66 #include <asm/pte-walk.h>
  67
  68 #ifdef DEBUG
  69 #define DBG(fmt...) udbg_printf(fmt)
  70 #else
  71 #define DBG(fmt...)
  72 #endif
  73
  74 #ifdef DEBUG_LOW
  75 #define DBG_LOW(fmt...) udbg_printf(fmt)
  76 #else
  77 #define DBG_LOW(fmt...)
  78 #endif
  79
  80 #define KB (1024)
  81 #define MB (1024*KB)
  82 #define GB (1024L*MB)
  83
  84 /*
  85  * Note:  pte   --> Linux PTE
  86  *        HPTE  --> PowerPC Hashed Page Table Entry
  87  *
  88  * Execution context:
  89  *   htab_initialize is called with the MMU off (of course), but
  90  *   the kernel has been copied down to zero so it can directly
  91  *   reference global data.  At this point it is very difficult
  92  *   to print debug info.
  93  *
  94  */
  95
  96 static unsigned long _SDR1;
  97 struct mmu_psize_def mmu_psize_defs[MMU_PAGE_COUNT];
  98 EXPORT_SYMBOL_GPL(mmu_psize_defs);
  99
 100 u8 hpte_page_sizes[1 << LP_BITS];
 101 EXPORT_SYMBOL_GPL(hpte_page_sizes);
 102
 103 struct hash_pte *htab_address;
 104 unsigned long htab_size_bytes;
 105 unsigned long htab_hash_mask;
 106 EXPORT_SYMBOL_GPL(htab_hash_mask);
 107 int mmu_linear_psize = MMU_PAGE_4K;
 108 EXPORT_SYMBOL_GPL(mmu_linear_psize);
 109 int mmu_virtual_psize = MMU_PAGE_4K;
 110 int mmu_vmalloc_psize = MMU_PAGE_4K;
 111 #ifdef CONFIG_SPARSEMEM_VMEMMAP
 112 int mmu_vmemmap_psize = MMU_PAGE_4K;
 113 #endif
 114 int mmu_io_psize = MMU_PAGE_4K;
 115 int mmu_kernel_ssize = MMU_SEGSIZE_256M;
 116 EXPORT_SYMBOL_GPL(mmu_kernel_ssize);
 117 int mmu_highuser_ssize = MMU_SEGSIZE_256M;
 118 u16 mmu_slb_size = 64;
 119 EXPORT_SYMBOL_GPL(mmu_slb_size);
 120 #ifdef CONFIG_PPC_64K_PAGES
 121 int mmu_ci_restrictions;
 122 #endif
 123 #ifdef CONFIG_DEBUG_PAGEALLOC
 124 static u8 *linear_map_hash_slots;
 125 static unsigned long linear_map_hash_count;
 126 static DEFINE_SPINLOCK(linear_map_hash_lock);
 127 #endif /* CONFIG_DEBUG_PAGEALLOC */
 128 struct mmu_hash_ops mmu_hash_ops;
 129 EXPORT_SYMBOL(mmu_hash_ops);
 130
 131 /* There are definitions of page sizes arrays to be used when none
 132  * is provided by the firmware.
 133  */
 134
 135 /* Pre-POWER4 CPUs (4k pages only)
 136  */
 137 static struct mmu_psize_def mmu_psize_defaults_old[] = {
 138         [MMU_PAGE_4K] = {
 139                 .shift  = 12,
 140                 .sllp   = 0,
 141                 .penc   = {[MMU_PAGE_4K] = 0, [1 ... MMU_PAGE_COUNT - 1] = -1},
 142                 .avpnm  = 0,
 143                 .tlbiel = 0,
 144         },
 145 };
 146
 147 /* POWER4, GPUL, POWER5
 148  *
 149  * Support for 16Mb large pages
 150  */
 151 static struct mmu_psize_def mmu_psize_defaults_gp[] = {
 152         [MMU_PAGE_4K] = {
 153                 .shift  = 12,
 154                 .sllp   = 0,
 155                 .penc   = {[MMU_PAGE_4K] = 0, [1 ... MMU_PAGE_COUNT - 1] = -1},
 156                 .avpnm  = 0,
 157                 .tlbiel = 1,
 158         },
 159         [MMU_PAGE_16M] = {
 160                 .shift  = 24,
 161                 .sllp   = SLB_VSID_L,
 162                 .penc   = {[0 ... MMU_PAGE_16M - 1] = -1, [MMU_PAGE_16M] = 0,
 163                             [MMU_PAGE_16M + 1 ... MMU_PAGE_COUNT - 1] = -1 },
 164                 .avpnm  = 0x1UL,
 165                 .tlbiel = 0,
 166         },
 167 };
 168
 169 /*
 170  * 'R' and 'C' update notes:
 171  *  - Under pHyp or KVM, the updatepp path will not set C, thus it *will*
 172  *     create writeable HPTEs without C set, because the hcall H_PROTECT
 173  *     that we use in that case will not update C
 174  *  - The above is however not a problem, because we also don't do that
 175  *     fancy "no flush" variant of eviction and we use H_REMOVE which will
 176  *     do the right thing and thus we don't have the race I described earlier
 177  *
 178  *    - Under bare metal,  we do have the race, so we need R and C set
 179  *    - We make sure R is always set and never lost
 180  *    - C is _PAGE_DIRTY, and *should* always be set for a writeable mapping
 181  */
 182 unsigned long htab_convert_pte_flags(unsigned long pteflags)
 183 {
 184         unsigned long rflags = 0;
 185
 186         /* _PAGE_EXEC -> NOEXEC */
 187         if ((pteflags & _PAGE_EXEC) == 0)
 188                 rflags |= HPTE_R_N;
 189         /*
 190          * PPP bits:
 191          * Linux uses slb key 0 for kernel and 1 for user.
 192          * kernel RW areas are mapped with PPP=0b000
 193          * User area is mapped with PPP=0b010 for read/write
 194          * or PPP=0b011 for read-only (including writeable but clean pages).
 195          */
 196         if (pteflags & _PAGE_PRIVILEGED) {
 197                 /*
 198                  * Kernel read only mapped with ppp bits 0b110
 199                  */
 200                 if (!(pteflags & _PAGE_WRITE)) {
 201                         if (mmu_has_feature(MMU_FTR_KERNEL_RO))
 202                                 rflags |= (HPTE_R_PP0 | 0x2);
 203                         else
 204                                 rflags |= 0x3;
 205                 }
 206         } else {
 207                 if (pteflags & _PAGE_RWX)
 208                         rflags |= 0x2;
 209                 if (!((pteflags & _PAGE_WRITE) && (pteflags & _PAGE_DIRTY)))
 210                         rflags |= 0x1;
 211         }
 212         /*
 213          * We can't allow hardware to update hpte bits. Hence always
 214          * set 'R' bit and set 'C' if it is a write fault
 215          */
 216         rflags |=  HPTE_R_R;
 217
 218         if (pteflags & _PAGE_DIRTY)
 219                 rflags |= HPTE_R_C;
 220         /*
 221          * Add in WIG bits
 222          */
 223
 224         if ((pteflags & _PAGE_CACHE_CTL) == _PAGE_TOLERANT)
 225                 rflags |= HPTE_R_I;
 226         else if ((pteflags & _PAGE_CACHE_CTL) == _PAGE_NON_IDEMPOTENT)
 227                 rflags |= (HPTE_R_I | HPTE_R_G);
 228         else if ((pteflags & _PAGE_CACHE_CTL) == _PAGE_SAO)
 229                 rflags |= (HPTE_R_W | HPTE_R_I | HPTE_R_M);
 230         else
 231                 /*
 232                  * Add memory coherence if cache inhibited is not set
 233                  */
 234                 rflags |= HPTE_R_M;
 235
 236         rflags |= pte_to_hpte_pkey_bits(pteflags);
 237         return rflags;
 238 }
 239
 240 int htab_bolt_mapping(unsigned long vstart, unsigned long vend,
 241                       unsigned long pstart, unsigned long prot,
 242                       int psize, int ssize)
 243 {
 244         unsigned long vaddr, paddr;
 245         unsigned int step, shift;
 246         int ret = 0;
 247
 248         shift = mmu_psize_defs[psize].shift;
 249         step = 1 << shift;
 250
 251         prot = htab_convert_pte_flags(prot);
 252
 253         DBG("htab_bolt_mapping(%lx..%lx -> %lx (%lx,%d,%d)\n",
 254             vstart, vend, pstart, prot, psize, ssize);
 255
 256         for (vaddr = vstart, paddr = pstart; vaddr < vend;
 257              vaddr += step, paddr += step) {
 258                 unsigned long hash, hpteg;
 259                 unsigned long vsid = get_kernel_vsid(vaddr, ssize);
 260                 unsigned long vpn  = hpt_vpn(vaddr, vsid, ssize);
 261                 unsigned long tprot = prot;
 262
 263                 /*
 264                  * If we hit a bad address return error.
 265                  */
 266                 if (!vsid)
 267                         return -1;
 268                 /* Make kernel text executable */
 269                 if (overlaps_kernel_text(vaddr, vaddr + step))
 270                         tprot &= ~HPTE_R_N;
 271
 272                 /* Make kvm guest trampolines executable */
 273                 if (overlaps_kvm_tmp(vaddr, vaddr + step))
 274                         tprot &= ~HPTE_R_N;
 275
 276                 /*
 277                  * If relocatable, check if it overlaps interrupt vectors that
 278                  * are copied down to real 0. For relocatable kernel
 279                  * (e.g. kdump case) we copy interrupt vectors down to real
 280                  * address 0. Mark that region as executable. This is
 281                  * because on p8 system with relocation on exception feature
 282                  * enabled, exceptions are raised with MMU (IR=DR=1) ON. Hence
 283                  * in order to execute the interrupt handlers in virtual
 284                  * mode the vector region need to be marked as executable.
 285                  */
 286                 if ((PHYSICAL_START > MEMORY_START) &&
 287                         overlaps_interrupt_vector_text(vaddr, vaddr + step))
 288                                 tprot &= ~HPTE_R_N;
 289
 290                 hash = hpt_hash(vpn, shift, ssize);
 291                 hpteg = ((hash & htab_hash_mask) * HPTES_PER_GROUP);
 292
 293                 BUG_ON(!mmu_hash_ops.hpte_insert);
 294                 ret = mmu_hash_ops.hpte_insert(hpteg, vpn, paddr, tprot,
 295                                                HPTE_V_BOLTED, psize, psize,
 296                                                ssize);
 297
 298                 if (ret < 0)
 299                         break;
 300
 301 #ifdef CONFIG_DEBUG_PAGEALLOC
 302                 if (debug_pagealloc_enabled() &&
 303                         (paddr >> PAGE_SHIFT) < linear_map_hash_count)
 304                         linear_map_hash_slots[paddr >> PAGE_SHIFT] = ret | 0x80;
 305 #endif /* CONFIG_DEBUG_PAGEALLOC */
 306         }
 307         return ret < 0 ? ret : 0;
 308 }
 309
 310 int htab_remove_mapping(unsigned long vstart, unsigned long vend,
 311                       int psize, int ssize)
 312 {
 313         unsigned long vaddr;
 314         unsigned int step, shift;
 315         int rc;
 316         int ret = 0;
 317
 318         shift = mmu_psize_defs[psize].shift;
 319         step = 1 << shift;
 320
 321         if (!mmu_hash_ops.hpte_removebolted)
 322                 return -ENODEV;
 323
 324         for (vaddr = vstart; vaddr < vend; vaddr += step) {
 325                 rc = mmu_hash_ops.hpte_removebolted(vaddr, psize, ssize);
 326                 if (rc == -ENOENT) {
 327                         ret = -ENOENT;
 328                         continue;
 329                 }
 330                 if (rc < 0)
 331                         return rc;
 332         }
 333
 334         return ret;
 335 }
 336
 337 static bool disable_1tb_segments = false;
 338
 339 static int __init parse_disable_1tb_segments(char *p)
 340 {
 341         disable_1tb_segments = true;
 342         return 0;
 343 }
 344 early_param("disable_1tb_segments", parse_disable_1tb_segments);
 345
 346 static int __init htab_dt_scan_seg_sizes(unsigned long node,
 347                                          const char *uname, int depth,
 348                                          void *data)
 349 {
 350         const char *type = of_get_flat_dt_prop(node, "device_type", NULL);
 351         const __be32 *prop;
 352         int size = 0;
 353
 354         /* We are scanning "cpu" nodes only */
 355         if (type == NULL || strcmp(type, "cpu") != 0)
 356                 return 0;
 357
 358         prop = of_get_flat_dt_prop(node, "ibm,processor-segment-sizes", &size);
 359         if (prop == NULL)
 360                 return 0;
 361         for (; size >= 4; size -= 4, ++prop) {
 362                 if (be32_to_cpu(prop[0]) == 40) {
 363                         DBG("1T segment support detected\n");
 364
 365                         if (disable_1tb_segments) {
 366                                 DBG("1T segments disabled by command line\n");
 367                                 break;
 368                         }
 369
 370                         cur_cpu_spec->mmu_features |= MMU_FTR_1T_SEGMENT;
 371                         return 1;
 372                 }
 373         }
 374         cur_cpu_spec->mmu_features &= ~MMU_FTR_NO_SLBIE_B;
 375         return 0;
 376 }
 377
 378 static int __init get_idx_from_shift(unsigned int shift)
 379 {
 380         int idx = -1;
 381
 382         switch (shift) {
 383         case 0xc:
 384                 idx = MMU_PAGE_4K;
 385                 break;
 386         case 0x10:
 387                 idx = MMU_PAGE_64K;
 388                 break;
 389         case 0x14:
 390                 idx = MMU_PAGE_1M;
 391                 break;
 392         case 0x18:
 393                 idx = MMU_PAGE_16M;
 394                 break;
 395         case 0x22:
 396                 idx = MMU_PAGE_16G;
 397                 break;
 398         }
 399         return idx;
 400 }
 401
 402 static int __init htab_dt_scan_page_sizes(unsigned long node,
 403                                           const char *uname, int depth,
 404                                           void *data)
 405 {
 406         const char *type = of_get_flat_dt_prop(node, "device_type", NULL);
 407         const __be32 *prop;
 408         int size = 0;
 409
 410         /* We are scanning "cpu" nodes only */
 411         if (type == NULL || strcmp(type, "cpu") != 0)
 412                 return 0;
 413
 414         prop = of_get_flat_dt_prop(node, "ibm,segment-page-sizes", &size);
 415         if (!prop)
 416                 return 0;
 417
 418         pr_info("Page sizes from device-tree:\n");
 419         size /= 4;
 420         cur_cpu_spec->mmu_features &= ~(MMU_FTR_16M_PAGE);
 421         while(size > 0) {
 422                 unsigned int base_shift = be32_to_cpu(prop[0]);
 423                 unsigned int slbenc = be32_to_cpu(prop[1]);
 424                 unsigned int lpnum = be32_to_cpu(prop[2]);
 425                 struct mmu_psize_def *def;
 426                 int idx, base_idx;
 427
 428                 size -= 3; prop += 3;
 429                 base_idx = get_idx_from_shift(base_shift);
 430                 if (base_idx < 0) {
 431                         /* skip the pte encoding also */
 432                         prop += lpnum * 2; size -= lpnum * 2;
 433                         continue;
 434                 }
 435                 def = &mmu_psize_defs[base_idx];
 436                 if (base_idx == MMU_PAGE_16M)
 437                         cur_cpu_spec->mmu_features |= MMU_FTR_16M_PAGE;
 438
 439                 def->shift = base_shift;
 440                 if (base_shift <= 23)
 441                         def->avpnm = 0;
 442                 else
 443                         def->avpnm = (1 << (base_shift - 23)) - 1;
 444                 def->sllp = slbenc;
 445                 /*
 446                  * We don't know for sure what's up with tlbiel, so
 447                  * for now we only set it for 4K and 64K pages
 448                  */
 449                 if (base_idx == MMU_PAGE_4K || base_idx == MMU_PAGE_64K)
 450                         def->tlbiel = 1;
 451                 else
 452                         def->tlbiel = 0;
 453
 454                 while (size > 0 && lpnum) {
 455                         unsigned int shift = be32_to_cpu(prop[0]);
 456                         int penc  = be32_to_cpu(prop[1]);
 457
 458                         prop += 2; size -= 2;
 459                         lpnum--;
 460
 461                         idx = get_idx_from_shift(shift);
 462                         if (idx < 0)
 463                                 continue;
 464
 465                         if (penc == -1)
 466                                 pr_err("Invalid penc for base_shift=%d "
 467                                        "shift=%d\n", base_shift, shift);
 468
 469                         def->penc[idx] = penc;
 470                         pr_info("base_shift=%d: shift=%d, sllp=0x%04lx,"
 471                                 " avpnm=0x%08lx, tlbiel=%d, penc=%d\n",
 472                                 base_shift, shift, def->sllp,
 473                                 def->avpnm, def->tlbiel, def->penc[idx]);
 474                 }
 475         }
 476
 477         return 1;
 478 }
 479
 480 #ifdef CONFIG_HUGETLB_PAGE
 481 /* Scan for 16G memory blocks that have been set aside for huge pages
 482  * and reserve those blocks for 16G huge pages.
 483  */
 484 static int __init htab_dt_scan_hugepage_blocks(unsigned long node,
 485                                         const char *uname, int depth,
 486                                         void *data) {
 487         const char *type = of_get_flat_dt_prop(node, "device_type", NULL);
 488         const __be64 *addr_prop;
 489         const __be32 *page_count_prop;
 490         unsigned int expected_pages;
 491         long unsigned int phys_addr;
 492         long unsigned int block_size;
 493
 494         /* We are scanning "memory" nodes only */
 495         if (type == NULL || strcmp(type, "memory") != 0)
 496                 return 0;
 497
 498         /* This property is the log base 2 of the number of virtual pages that
 499          * will represent this memory block. */
 500         page_count_prop = of_get_flat_dt_prop(node, "ibm,expected#pages", NULL);
 501         if (page_count_prop == NULL)
 502                 return 0;
 503         expected_pages = (1 << be32_to_cpu(page_count_prop[0]));
 504         addr_prop = of_get_flat_dt_prop(node, "reg", NULL);
 505         if (addr_prop == NULL)
 506                 return 0;
 507         phys_addr = be64_to_cpu(addr_prop[0]);
 508         block_size = be64_to_cpu(addr_prop[1]);
 509         if (block_size != (16 * GB))
 510                 return 0;
 511         printk(KERN_INFO "Huge page(16GB) memory: "
 512                         "addr = 0x%lX size = 0x%lX pages = %d\n",
 513                         phys_addr, block_size, expected_pages);
 514         if (phys_addr + block_size * expected_pages <= memblock_end_of_DRAM()) {
 515                 memblock_reserve(phys_addr, block_size * expected_pages);
 516                 pseries_add_gpage(phys_addr, block_size, expected_pages);
 517         }
 518         return 0;
 519 }
 520 #endif /* CONFIG_HUGETLB_PAGE */
 521
 522 static void mmu_psize_set_default_penc(void)
 523 {
 524         int bpsize, apsize;
 525         for (bpsize = 0; bpsize < MMU_PAGE_COUNT; bpsize++)
 526                 for (apsize = 0; apsize < MMU_PAGE_COUNT; apsize++)
 527                         mmu_psize_defs[bpsize].penc[apsize] = -1;
 528 }
 529
 530 #ifdef CONFIG_PPC_64K_PAGES
 531
 532 static bool might_have_hea(void)
 533 {
 534         /*
 535          * The HEA ethernet adapter requires awareness of the
 536          * GX bus. Without that awareness we can easily assume
 537          * we will never see an HEA ethernet device.
 538          */
 539 #ifdef CONFIG_IBMEBUS
 540         return !cpu_has_feature(CPU_FTR_ARCH_207S) &&
 541                 firmware_has_feature(FW_FEATURE_SPLPAR);
 542 #else
 543         return false;
 544 #endif
 545 }
 546
 547 #endif /* #ifdef CONFIG_PPC_64K_PAGES */
 548
 549 static void __init htab_scan_page_sizes(void)
 550 {
 551         int rc;
 552
 553         /* se the invalid penc to -1 */
 554         mmu_psize_set_default_penc();
 555
 556         /* Default to 4K pages only */
 557         memcpy(mmu_psize_defs, mmu_psize_defaults_old,
 558                sizeof(mmu_psize_defaults_old));
 559
 560         /*
 561          * Try to find the available page sizes in the device-tree
 562          */
 563         rc = of_scan_flat_dt(htab_dt_scan_page_sizes, NULL);
 564         if (rc == 0 && early_mmu_has_feature(MMU_FTR_16M_PAGE)) {
 565                 /*
 566                  * Nothing in the device-tree, but the CPU supports 16M pages,
 567                  * so let's fallback on a known size list for 16M capable CPUs.
 568                  */
 569                 memcpy(mmu_psize_defs, mmu_psize_defaults_gp,
 570                        sizeof(mmu_psize_defaults_gp));
 571         }
 572
 573 #ifdef CONFIG_HUGETLB_PAGE
 574         /* Reserve 16G huge page memory sections for huge pages */
 575         of_scan_flat_dt(htab_dt_scan_hugepage_blocks, NULL);
 576 #endif /* CONFIG_HUGETLB_PAGE */
 577 }
 578
 579 /*
 580  * Fill in the hpte_page_sizes[] array.
 581  * We go through the mmu_psize_defs[] array looking for all the
 582  * supported base/actual page size combinations.  Each combination
 583  * has a unique pagesize encoding (penc) value in the low bits of
 584  * the LP field of the HPTE.  For actual page sizes less than 1MB,
 585  * some of the upper LP bits are used for RPN bits, meaning that
 586  * we need to fill in several entries in hpte_page_sizes[].
 587  *
 588  * In diagrammatic form, with r = RPN bits and z = page size bits:
 589  *        PTE LP     actual page size
 590  *    rrrr rrrz         >=8KB
 591  *    rrrr rrzz         >=16KB
 592  *    rrrr rzzz         >=32KB
 593  *    rrrr zzzz         >=64KB
 594  *    ...
 595  *
 596  * The zzzz bits are implementation-specific but are chosen so that
 597  * no encoding for a larger page size uses the same value in its
 598  * low-order N bits as the encoding for the 2^(12+N) byte page size
 599  * (if it exists).
 600  */
 601 static void init_hpte_page_sizes(void)
 602 {
 603         long int ap, bp;
 604         long int shift, penc;
 605
 606         for (bp = 0; bp < MMU_PAGE_COUNT; ++bp) {
 607                 if (!mmu_psize_defs[bp].shift)
 608                         continue;       /* not a supported page size */
 609                 for (ap = bp; ap < MMU_PAGE_COUNT; ++ap) {
 610                         penc = mmu_psize_defs[bp].penc[ap];
 611                         if (penc == -1 || !mmu_psize_defs[ap].shift)
 612                                 continue;
 613                         shift = mmu_psize_defs[ap].shift - LP_SHIFT;
 614                         if (shift <= 0)
 615                                 continue;       /* should never happen */
 616                         /*
 617                          * For page sizes less than 1MB, this loop
 618                          * replicates the entry for all possible values
 619                          * of the rrrr bits.
 620                          */
 621                         while (penc < (1 << LP_BITS)) {
 622                                 hpte_page_sizes[penc] = (ap << 4) | bp;
 623                                 penc += 1 << shift;
 624                         }
 625                 }
 626         }
 627 }
 628
 629 static void __init htab_init_page_sizes(void)
 630 {
 631         init_hpte_page_sizes();
 632
 633         if (!debug_pagealloc_enabled()) {
 634                 /*
 635                  * Pick a size for the linear mapping. Currently, we only
 636                  * support 16M, 1M and 4K which is the default
 637                  */
 638                 if (mmu_psize_defs[MMU_PAGE_16M].shift)
 639                         mmu_linear_psize = MMU_PAGE_16M;
 640                 else if (mmu_psize_defs[MMU_PAGE_1M].shift)
 641                         mmu_linear_psize = MMU_PAGE_1M;
 642         }
 643
 644 #ifdef CONFIG_PPC_64K_PAGES
 645         /*
 646          * Pick a size for the ordinary pages. Default is 4K, we support
 647          * 64K for user mappings and vmalloc if supported by the processor.
 648          * We only use 64k for ioremap if the processor
 649          * (and firmware) support cache-inhibited large pages.
 650          * If not, we use 4k and set mmu_ci_restrictions so that
 651          * hash_page knows to switch processes that use cache-inhibited
 652          * mappings to 4k pages.
 653          */
 654         if (mmu_psize_defs[MMU_PAGE_64K].shift) {
 655                 mmu_virtual_psize = MMU_PAGE_64K;
 656                 mmu_vmalloc_psize = MMU_PAGE_64K;
 657                 if (mmu_linear_psize == MMU_PAGE_4K)
 658                         mmu_linear_psize = MMU_PAGE_64K;
 659                 if (mmu_has_feature(MMU_FTR_CI_LARGE_PAGE)) {
 660                         /*
 661                          * When running on pSeries using 64k pages for ioremap
 662                          * would stop us accessing the HEA ethernet. So if we
 663                          * have the chance of ever seeing one, stay at 4k.
 664                          */
 665                         if (!might_have_hea())
 666                                 mmu_io_psize = MMU_PAGE_64K;
 667                 } else
 668                         mmu_ci_restrictions = 1;
 669         }
 670 #endif /* CONFIG_PPC_64K_PAGES */
 671
 672 #ifdef CONFIG_SPARSEMEM_VMEMMAP
 673         /* We try to use 16M pages for vmemmap if that is supported
 674          * and we have at least 1G of RAM at boot
 675          */
 676         if (mmu_psize_defs[MMU_PAGE_16M].shift &&
 677             memblock_phys_mem_size() >= 0x40000000)
 678                 mmu_vmemmap_psize = MMU_PAGE_16M;
 679         else if (mmu_psize_defs[MMU_PAGE_64K].shift)
 680                 mmu_vmemmap_psize = MMU_PAGE_64K;
 681         else
 682                 mmu_vmemmap_psize = MMU_PAGE_4K;
 683 #endif /* CONFIG_SPARSEMEM_VMEMMAP */
 684
 685         printk(KERN_DEBUG "Page orders: linear mapping = %d, "
 686                "virtual = %d, io = %d"
 687 #ifdef CONFIG_SPARSEMEM_VMEMMAP
 688                ", vmemmap = %d"
 689 #endif
 690                "\n",
 691                mmu_psize_defs[mmu_linear_psize].shift,
 692                mmu_psize_defs[mmu_virtual_psize].shift,
 693                mmu_psize_defs[mmu_io_psize].shift
 694 #ifdef CONFIG_SPARSEMEM_VMEMMAP
 695                ,mmu_psize_defs[mmu_vmemmap_psize].shift
 696 #endif
 697                );
 698 }
 699
 700 static int __init htab_dt_scan_pftsize(unsigned long node,
 701                                        const char *uname, int depth,
 702                                        void *data)
 703 {
 704         const char *type = of_get_flat_dt_prop(node, "device_type", NULL);
 705         const __be32 *prop;
 706
 707         /* We are scanning "cpu" nodes only */
 708         if (type == NULL || strcmp(type, "cpu") != 0)
 709                 return 0;
 710
 711         prop = of_get_flat_dt_prop(node, "ibm,pft-size", NULL);
 712         if (prop != NULL) {
 713                 /* pft_size[0] is the NUMA CEC cookie */
 714                 ppc64_pft_size = be32_to_cpu(prop[1]);
 715                 return 1;
 716         }
 717         return 0;
 718 }
 719
 720 unsigned htab_shift_for_mem_size(unsigned long mem_size)
 721 {
 722         unsigned memshift = __ilog2(mem_size);
 723         unsigned pshift = mmu_psize_defs[mmu_virtual_psize].shift;
 724         unsigned pteg_shift;
 725
 726         /* round mem_size up to next power of 2 */
 727         if ((1UL << memshift) < mem_size)
 728                 memshift += 1;
 729
 730         /* aim for 2 pages / pteg */
 731         pteg_shift = memshift - (pshift + 1);
 732
 733         /*
 734          * 2^11 PTEGS of 128 bytes each, ie. 2^18 bytes is the minimum htab
 735          * size permitted by the architecture.
 736          */
 737         return max(pteg_shift + 7, 18U);
 738 }
 739
 740 static unsigned long __init htab_get_table_size(void)
 741 {
 742         /* If hash size isn't already provided by the platform, we try to
 743          * retrieve it from the device-tree. If it's not there neither, we
 744          * calculate it now based on the total RAM size
 745          */
 746         if (ppc64_pft_size == 0)
 747                 of_scan_flat_dt(htab_dt_scan_pftsize, NULL);
 748         if (ppc64_pft_size)
 749                 return 1UL << ppc64_pft_size;
 750
 751         return 1UL << htab_shift_for_mem_size(memblock_phys_mem_size());
 752 }
 753
 754 #ifdef CONFIG_MEMORY_HOTPLUG
 755 void resize_hpt_for_hotplug(unsigned long new_mem_size)
 756 {
 757         unsigned target_hpt_shift;
 758
 759         if (!mmu_hash_ops.resize_hpt)
 760                 return;
 761
 762         target_hpt_shift = htab_shift_for_mem_size(new_mem_size);
 763
 764         /*
 765          * To avoid lots of HPT resizes if memory size is fluctuating
 766          * across a boundary, we deliberately have some hysterisis
 767          * here: we immediately increase the HPT size if the target
 768          * shift exceeds the current shift, but we won't attempt to
 769          * reduce unless the target shift is at least 2 below the
 770          * current shift
 771          */
 772         if ((target_hpt_shift > ppc64_pft_size)
 773             || (target_hpt_shift < (ppc64_pft_size - 1))) {
 774                 int rc;
 775
 776                 rc = mmu_hash_ops.resize_hpt(target_hpt_shift);
 777                 if (rc && (rc != -ENODEV))
 778                         printk(KERN_WARNING
 779                                "Unable to resize hash page table to target order %d: %d\n",
 780                                target_hpt_shift, rc);
 781         }
 782 }
 783
 784 int hash__create_section_mapping(unsigned long start, unsigned long end)
 785 {
 786         int rc = htab_bolt_mapping(start, end, __pa(start),
 787                                    pgprot_val(PAGE_KERNEL), mmu_linear_psize,
 788                                    mmu_kernel_ssize);
 789
 790         if (rc < 0) {
 791                 int rc2 = htab_remove_mapping(start, end, mmu_linear_psize,
 792                                               mmu_kernel_ssize);
 793                 BUG_ON(rc2 && (rc2 != -ENOENT));
 794         }
 795         return rc;
 796 }
 797
 798 int hash__remove_section_mapping(unsigned long start, unsigned long end)
 799 {
 800         int rc = htab_remove_mapping(start, end, mmu_linear_psize,
 801                                      mmu_kernel_ssize);
 802         WARN_ON(rc < 0);
 803         return rc;
 804 }
 805 #endif /* CONFIG_MEMORY_HOTPLUG */
 806
 807 static void update_hid_for_hash(void)
 808 {
 809         unsigned long hid0;
 810         unsigned long rb = 3UL << PPC_BITLSHIFT(53); /* IS = 3 */
 811
 812         asm volatile("ptesync": : :"memory");
 813         /* prs = 0, ric = 2, rs = 0, r = 1 is = 3 */
 814         asm volatile(PPC_TLBIE_5(%0, %4, %3, %2, %1)
 815                      : : "r"(rb), "i"(0), "i"(0), "i"(2), "r"(0) : "memory");
 816         asm volatile("eieio; tlbsync; ptesync; isync; slbia": : :"memory");
 817         trace_tlbie(0, 0, rb, 0, 2, 0, 0);
 818
 819         /*
 820          * now switch the HID
 821          */
 822         hid0  = mfspr(SPRN_HID0);
 823         hid0 &= ~HID0_POWER9_RADIX;
 824         mtspr(SPRN_HID0, hid0);
 825         asm volatile("isync": : :"memory");
 826
 827         /* Wait for it to happen */
 828         while ((mfspr(SPRN_HID0) & HID0_POWER9_RADIX))
 829                 cpu_relax();
 830 }
 831
 832 static void __init hash_init_partition_table(phys_addr_t hash_table,
 833                                              unsigned long htab_size)
 834 {
 835         mmu_partition_table_init();
 836
 837         /*
 838          * PS field (VRMA page size) is not used for LPID 0, hence set to 0.
 839          * For now, UPRT is 0 and we have no segment table.
 840          */
 841         htab_size =  __ilog2(htab_size) - 18;
 842         mmu_partition_table_set_entry(0, hash_table | htab_size, 0);
 843         pr_info("Partition table %p\n", partition_tb);
 844         if (cpu_has_feature(CPU_FTR_POWER9_DD1))
 845                 update_hid_for_hash();
 846 }
 847
 848 static void __init htab_initialize(void)
 849 {
 850         unsigned long table;
 851         unsigned long pteg_count;
 852         unsigned long prot;
 853         unsigned long base = 0, size = 0;
 854         struct memblock_region *reg;
 855
 856         DBG(" -> htab_initialize()\n");
 857
 858         if (mmu_has_feature(MMU_FTR_1T_SEGMENT)) {
 859                 mmu_kernel_ssize = MMU_SEGSIZE_1T;
 860                 mmu_highuser_ssize = MMU_SEGSIZE_1T;
 861                 printk(KERN_INFO "Using 1TB segments\n");
 862         }
 863
 864         /*
 865          * Calculate the required size of the htab.  We want the number of
 866          * PTEGs to equal one half the number of real pages.
 867          */
 868         htab_size_bytes = htab_get_table_size();
 869         pteg_count = htab_size_bytes >> 7;
 870
 871         htab_hash_mask = pteg_count - 1;
 872
 873         if (firmware_has_feature(FW_FEATURE_LPAR) ||
 874             firmware_has_feature(FW_FEATURE_PS3_LV1)) {
 875                 /* Using a hypervisor which owns the htab */
 876                 htab_address = NULL;
 877                 _SDR1 = 0;
 878                 /*
 879                  * On POWER9, we need to do a H_REGISTER_PROC_TBL hcall
 880                  * to inform the hypervisor that we wish to use the HPT.
 881                  */
 882                 if (cpu_has_feature(CPU_FTR_ARCH_300))
 883                         register_process_table(0, 0, 0);
 884 #ifdef CONFIG_FA_DUMP
 885                 /*
 886                  * If firmware assisted dump is active firmware preserves
 887                  * the contents of htab along with entire partition memory.
 888                  * Clear the htab if firmware assisted dump is active so
 889                  * that we dont end up using old mappings.
 890                  */
 891                 if (is_fadump_active() && mmu_hash_ops.hpte_clear_all)
 892                         mmu_hash_ops.hpte_clear_all();
 893 #endif
 894         } else {
 895                 unsigned long limit = MEMBLOCK_ALLOC_ANYWHERE;
 896
 897 #ifdef CONFIG_PPC_CELL
 898                 /*
 899                  * Cell may require the hash table down low when using the
 900                  * Axon IOMMU in order to fit the dynamic region over it, see
 901                  * comments in cell/iommu.c
 902                  */
 903                 if (fdt_subnode_offset(initial_boot_params, 0, "axon") > 0) {
 904                         limit = 0x80000000;
 905                         pr_info("Hash table forced below 2G for Axon IOMMU\n");
 906                 }
 907 #endif /* CONFIG_PPC_CELL */
 908
 909                 table = memblock_alloc_base(htab_size_bytes, htab_size_bytes,
 910                                             limit);
 911
 912                 DBG("Hash table allocated at %lx, size: %lx\n", table,
 913                     htab_size_bytes);
 914
 915                 htab_address = __va(table);
 916
 917                 /* htab absolute addr + encoded htabsize */
 918                 _SDR1 = table + __ilog2(htab_size_bytes) - 18;
 919
 920                 /* Initialize the HPT with no entries */
 921                 memset((void *)table, 0, htab_size_bytes);
 922
 923                 if (!cpu_has_feature(CPU_FTR_ARCH_300))
 924                         /* Set SDR1 */
 925                         mtspr(SPRN_SDR1, _SDR1);
 926                 else
 927                         hash_init_partition_table(table, htab_size_bytes);
 928         }
 929
 930         prot = pgprot_val(PAGE_KERNEL);
 931
 932 #ifdef CONFIG_DEBUG_PAGEALLOC
 933         if (debug_pagealloc_enabled()) {
 934                 linear_map_hash_count = memblock_end_of_DRAM() >> PAGE_SHIFT;
 935                 linear_map_hash_slots = __va(memblock_alloc_base(
 936                                 linear_map_hash_count, 1, ppc64_rma_size));
 937                 memset(linear_map_hash_slots, 0, linear_map_hash_count);
 938         }
 939 #endif /* CONFIG_DEBUG_PAGEALLOC */
 940
 941         /* create bolted the linear mapping in the hash table */
 942         for_each_memblock(memory, reg) {
 943                 base = (unsigned long)__va(reg->base);
 944                 size = reg->size;
 945
 946                 DBG("creating mapping for region: %lx..%lx (prot: %lx)\n",
 947                     base, size, prot);
 948
 949                 BUG_ON(htab_bolt_mapping(base, base + size, __pa(base),
 950                                 prot, mmu_linear_psize, mmu_kernel_ssize));
 951         }
 952         memblock_set_current_limit(MEMBLOCK_ALLOC_ANYWHERE);
 953
 954         /*
 955          * If we have a memory_limit and we've allocated TCEs then we need to
 956          * explicitly map the TCE area at the top of RAM. We also cope with the
 957          * case that the TCEs start below memory_limit.
 958          * tce_alloc_start/end are 16MB aligned so the mapping should work
 959          * for either 4K or 16MB pages.
 960          */
 961         if (tce_alloc_start) {
 962                 tce_alloc_start = (unsigned long)__va(tce_alloc_start);
 963                 tce_alloc_end = (unsigned long)__va(tce_alloc_end);
 964
 965                 if (base + size >= tce_alloc_start)
 966                         tce_alloc_start = base + size + 1;
 967
 968                 BUG_ON(htab_bolt_mapping(tce_alloc_start, tce_alloc_end,
 969                                          __pa(tce_alloc_start), prot,
 970                                          mmu_linear_psize, mmu_kernel_ssize));
 971         }
 972
 973
 974         DBG(" <- htab_initialize()\n");
 975 }
 976 #undef KB
 977 #undef MB
 978
 979 void __init hash__early_init_devtree(void)
 980 {
 981         /* Initialize segment sizes */
 982         of_scan_flat_dt(htab_dt_scan_seg_sizes, NULL);
 983
 984         /* Initialize page sizes */
 985         htab_scan_page_sizes();
 986 }
 987
 988 void __init hash__early_init_mmu(void)
 989 {
 990 #ifndef CONFIG_PPC_64K_PAGES
 991         /*
 992          * We have code in __hash_page_4K() and elsewhere, which assumes it can
 993          * do the following:
 994          *   new_pte |= (slot << H_PAGE_F_GIX_SHIFT) & (H_PAGE_F_SECOND | H_PAGE_F_GIX);
 995          *
 996          * Where the slot number is between 0-15, and values of 8-15 indicate
 997          * the secondary bucket. For that code to work H_PAGE_F_SECOND and
 998          * H_PAGE_F_GIX must occupy four contiguous bits in the PTE, and
 999          * H_PAGE_F_SECOND must be placed above H_PAGE_F_GIX. Assert that here
1000          * with a BUILD_BUG_ON().
1001          */
1002         BUILD_BUG_ON(H_PAGE_F_SECOND != (1ul  << (H_PAGE_F_GIX_SHIFT + 3)));
1003 #endif /* CONFIG_PPC_64K_PAGES */
1004
1005         htab_init_page_sizes();
1006
1007         /*
1008          * initialize page table size
1009          */
1010         __pte_frag_nr = H_PTE_FRAG_NR;
1011         __pte_frag_size_shift = H_PTE_FRAG_SIZE_SHIFT;
1012
1013         __pte_index_size = H_PTE_INDEX_SIZE;
1014         __pmd_index_size = H_PMD_INDEX_SIZE;
1015         __pud_index_size = H_PUD_INDEX_SIZE;
1016         __pgd_index_size = H_PGD_INDEX_SIZE;
1017         __pud_cache_index = H_PUD_CACHE_INDEX;
1018         __pmd_cache_index = H_PMD_CACHE_INDEX;
1019         __pte_table_size = H_PTE_TABLE_SIZE;
1020         __pmd_table_size = H_PMD_TABLE_SIZE;
1021         __pud_table_size = H_PUD_TABLE_SIZE;
1022         __pgd_table_size = H_PGD_TABLE_SIZE;
1023         /*
1024          * 4k use hugepd format, so for hash set then to
1025          * zero
1026          */
1027         __pmd_val_bits = 0;
1028         __pud_val_bits = 0;
1029         __pgd_val_bits = 0;
1030
1031         __kernel_virt_start = H_KERN_VIRT_START;
1032         __kernel_virt_size = H_KERN_VIRT_SIZE;
1033         __vmalloc_start = H_VMALLOC_START;
1034         __vmalloc_end = H_VMALLOC_END;
1035         __kernel_io_start = H_KERN_IO_START;
1036         vmemmap = (struct page *)H_VMEMMAP_BASE;
1037         ioremap_bot = IOREMAP_BASE;
1038
1039 #ifdef CONFIG_PCI
1040         pci_io_base = ISA_IO_BASE;
1041 #endif
1042
1043         /* Select appropriate backend */
1044         if (firmware_has_feature(FW_FEATURE_PS3_LV1))
1045                 ps3_early_mm_init();
1046         else if (firmware_has_feature(FW_FEATURE_LPAR))
1047                 hpte_init_pseries();
1048         else if (IS_ENABLED(CONFIG_PPC_NATIVE))
1049                 hpte_init_native();
1050
1051         if (!mmu_hash_ops.hpte_insert)
1052                 panic("hash__early_init_mmu: No MMU hash ops defined!\n");
1053
1054         /* Initialize the MMU Hash table and create the linear mapping
1055          * of memory. Has to be done before SLB initialization as this is
1056          * currently where the page size encoding is obtained.
1057          */
1058         htab_initialize();
1059
1060         pr_info("Initializing hash mmu with SLB\n");
1061         /* Initialize SLB management */
1062         slb_initialize();
1063
1064         if (cpu_has_feature(CPU_FTR_ARCH_206)
1065                         && cpu_has_feature(CPU_FTR_HVMODE))
1066                 tlbiel_all();
1067 }
1068
1069 #ifdef CONFIG_SMP
1070 void hash__early_init_mmu_secondary(void)
1071 {
1072         /* Initialize hash table for that CPU */
1073         if (!firmware_has_feature(FW_FEATURE_LPAR)) {
1074
1075                 if (cpu_has_feature(CPU_FTR_POWER9_DD1))
1076                         update_hid_for_hash();
1077
1078                 if (!cpu_has_feature(CPU_FTR_ARCH_300))
1079                         mtspr(SPRN_SDR1, _SDR1);
1080                 else
1081                         mtspr(SPRN_PTCR,
1082                               __pa(partition_tb) | (PATB_SIZE_SHIFT - 12));
1083         }
1084         /* Initialize SLB */
1085         slb_initialize();
1086
1087         if (cpu_has_feature(CPU_FTR_ARCH_206)
1088                         && cpu_has_feature(CPU_FTR_HVMODE))
1089                 tlbiel_all();
1090 }
1091 #endif /* CONFIG_SMP */
1092
1093 /*
1094  * Called by asm hashtable.S for doing lazy icache flush
1095  */
1096 unsigned int hash_page_do_lazy_icache(unsigned int pp, pte_t pte, int trap)
1097 {
1098         struct page *page;
1099
1100         if (!pfn_valid(pte_pfn(pte)))
1101                 return pp;
1102
1103         page = pte_page(pte);
1104
1105         /* page is dirty */
1106         if (!test_bit(PG_arch_1, &page->flags) && !PageReserved(page)) {
1107                 if (trap == 0x400) {
1108                         flush_dcache_icache_page(page);
1109                         set_bit(PG_arch_1, &page->flags);
1110                 } else
1111                         pp |= HPTE_R_N;
1112         }
1113         return pp;
1114 }
1115
1116 #ifdef CONFIG_PPC_MM_SLICES
1117 static unsigned int get_paca_psize(unsigned long addr)
1118 {
1119         unsigned char *psizes;
1120         unsigned long index, mask_index;
1121
1122         if (addr < SLICE_LOW_TOP) {
1123                 psizes = get_paca()->mm_ctx_low_slices_psize;
1124                 index = GET_LOW_SLICE_INDEX(addr);
1125         } else {
1126                 psizes = get_paca()->mm_ctx_high_slices_psize;
1127                 index = GET_HIGH_SLICE_INDEX(addr);
1128         }
1129         mask_index = index & 0x1;
1130         return (psizes[index >> 1] >> (mask_index * 4)) & 0xF;
1131 }
1132
1133 #else
1134 unsigned int get_paca_psize(unsigned long addr)
1135 {
1136         return get_paca()->mm_ctx_user_psize;
1137 }
1138 #endif
1139
1140 /*
1141  * Demote a segment to using 4k pages.
1142  * For now this makes the whole process use 4k pages.
1143  */
1144 #ifdef CONFIG_PPC_64K_PAGES
1145 void demote_segment_4k(struct mm_struct *mm, unsigned long addr)
1146 {
1147         if (get_slice_psize(mm, addr) == MMU_PAGE_4K)
1148                 return;
1149         slice_set_range_psize(mm, addr, 1, MMU_PAGE_4K);
1150         copro_flush_all_slbs(mm);
1151         if ((get_paca_psize(addr) != MMU_PAGE_4K) && (current->mm == mm)) {
1152
1153                 copy_mm_to_paca(mm);
1154                 slb_flush_and_rebolt();
1155         }
1156 }
1157 #endif /* CONFIG_PPC_64K_PAGES */
1158
1159 #ifdef CONFIG_PPC_SUBPAGE_PROT
1160 /*
1161  * This looks up a 2-bit protection code for a 4k subpage of a 64k page.
1162  * Userspace sets the subpage permissions using the subpage_prot system call.
1163  *
1164  * Result is 0: full permissions, _PAGE_RW: read-only,
1165  * _PAGE_RWX: no access.
1166  */
1167 static int subpage_protection(struct mm_struct *mm, unsigned long ea)
1168 {
1169         struct subpage_prot_table *spt = &mm->context.spt;
1170         u32 spp = 0;
1171         u32 **sbpm, *sbpp;
1172
1173         if (ea >= spt->maxaddr)
1174                 return 0;
1175         if (ea < 0x100000000UL) {
1176                 /* addresses below 4GB use spt->low_prot */
1177                 sbpm = spt->low_prot;
1178         } else {
1179                 sbpm = spt->protptrs[ea >> SBP_L3_SHIFT];
1180                 if (!sbpm)
1181                         return 0;
1182         }
1183         sbpp = sbpm[(ea >> SBP_L2_SHIFT) & (SBP_L2_COUNT - 1)];
1184         if (!sbpp)
1185                 return 0;
1186         spp = sbpp[(ea >> PAGE_SHIFT) & (SBP_L1_COUNT - 1)];
1187
1188         /* extract 2-bit bitfield for this 4k subpage */
1189         spp >>= 30 - 2 * ((ea >> 12) & 0xf);
1190
1191         /*
1192          * 0 -> full premission
1193          * 1 -> Read only
1194          * 2 -> no access.
1195          * We return the flag that need to be cleared.
1196          */
1197         spp = ((spp & 2) ? _PAGE_RWX : 0) | ((spp & 1) ? _PAGE_WRITE : 0);
1198         return spp;
1199 }
1200
1201 #else /* CONFIG_PPC_SUBPAGE_PROT */
1202 static inline int subpage_protection(struct mm_struct *mm, unsigned long ea)
1203 {
1204         return 0;
1205 }
1206 #endif
1207
1208 void hash_failure_debug(unsigned long ea, unsigned long access,
1209                         unsigned long vsid, unsigned long trap,
1210                         int ssize, int psize, int lpsize, unsigned long pte)
1211 {
1212         if (!printk_ratelimit())
1213                 return;
1214         pr_info("mm: Hashing failure ! EA=0x%lx access=0x%lx current=%s\n",
1215                 ea, access, current->comm);
1216         pr_info("    trap=0x%lx vsid=0x%lx ssize=%d base psize=%d psize %d pte=0x%lx\n",
1217                 trap, vsid, ssize, psize, lpsize, pte);
1218 }
1219
1220 static void check_paca_psize(unsigned long ea, struct mm_struct *mm,
1221                              int psize, bool user_region)
1222 {
1223         if (user_region) {
1224                 if (psize != get_paca_psize(ea)) {
1225                         copy_mm_to_paca(mm);
1226                         slb_flush_and_rebolt();
1227                 }
1228         } else if (get_paca()->vmalloc_sllp !=
1229                    mmu_psize_defs[mmu_vmalloc_psize].sllp) {
1230                 get_paca()->vmalloc_sllp =
1231                         mmu_psize_defs[mmu_vmalloc_psize].sllp;
1232                 slb_vmalloc_update();
1233         }
1234 }
1235
1236 /* Result code is:
1237  *  0 - handled
1238  *  1 - normal page fault
1239  * -1 - critical hash insertion error
1240  * -2 - access not permitted by subpage protection mechanism
1241  */
1242 int hash_page_mm(struct mm_struct *mm, unsigned long ea,
1243                  unsigned long access, unsigned long trap,
1244                  unsigned long flags)
1245 {
1246         bool is_thp;
1247         enum ctx_state prev_state = exception_enter();
1248         pgd_t *pgdir;
1249         unsigned long vsid;
1250         pte_t *ptep;
1251         unsigned hugeshift;
1252         int rc, user_region = 0;
1253         int psize, ssize;
1254
1255         DBG_LOW("hash_page(ea=%016lx, access=%lx, trap=%lx\n",
1256                 ea, access, trap);
1257         trace_hash_fault(ea, access, trap);
1258
1259         /* Get region & vsid */
1260         switch (REGION_ID(ea)) {
1261         case USER_REGION_ID:
1262                 user_region = 1;
1263                 if (! mm) {
1264                         DBG_LOW(" user region with no mm !\n");
1265                         rc = 1;
1266                         goto bail;
1267                 }
1268                 psize = get_slice_psize(mm, ea);
1269                 ssize = user_segment_size(ea);
1270                 vsid = get_user_vsid(&mm->context, ea, ssize);
1271                 break;
1272         case VMALLOC_REGION_ID:
1273                 vsid = get_kernel_vsid(ea, mmu_kernel_ssize);
1274                 if (ea < VMALLOC_END)
1275                         psize = mmu_vmalloc_psize;
1276                 else
1277                         psize = mmu_io_psize;
1278                 ssize = mmu_kernel_ssize;
1279                 break;
1280         default:
1281                 /* Not a valid range
1282                  * Send the problem up to do_page_fault
1283                  */
1284                 rc = 1;
1285                 goto bail;
1286         }
1287         DBG_LOW(" mm=%p, mm->pgdir=%p, vsid=%016lx\n", mm, mm->pgd, vsid);
1288
1289         /* Bad address. */
1290         if (!vsid) {
1291                 DBG_LOW("Bad address!\n");
1292                 rc = 1;
1293                 goto bail;
1294         }
1295         /* Get pgdir */
1296         pgdir = mm->pgd;
1297         if (pgdir == NULL) {
1298                 rc = 1;
1299                 goto bail;
1300         }
1301
1302         /* Check CPU locality */
1303         if (user_region && mm_is_thread_local(mm))
1304                 flags |= HPTE_LOCAL_UPDATE;
1305
1306 #ifndef CONFIG_PPC_64K_PAGES
1307         /* If we use 4K pages and our psize is not 4K, then we might
1308          * be hitting a special driver mapping, and need to align the
1309          * address before we fetch the PTE.
1310          *
1311          * It could also be a hugepage mapping, in which case this is
1312          * not necessary, but it's not harmful, either.
1313          */
1314         if (psize != MMU_PAGE_4K)
1315                 ea &= ~((1ul << mmu_psize_defs[psize].shift) - 1);
1316 #endif /* CONFIG_PPC_64K_PAGES */
1317
1318         /* Get PTE and page size from page tables */
1319         ptep = find_linux_pte(pgdir, ea, &is_thp, &hugeshift);
1320         if (ptep == NULL || !pte_present(*ptep)) {
1321                 DBG_LOW(" no PTE !\n");
1322                 rc = 1;
1323                 goto bail;
1324         }
1325
1326         /* Add _PAGE_PRESENT to the required access perm */
1327         access |= _PAGE_PRESENT;
1328
1329         /* Pre-check access permissions (will be re-checked atomically
1330          * in __hash_page_XX but this pre-check is a fast path
1331          */
1332         if (!check_pte_access(access, pte_val(*ptep))) {
1333                 DBG_LOW(" no access !\n");
1334                 rc = 1;
1335                 goto bail;
1336         }
1337
1338         if (hugeshift) {
1339                 if (is_thp)
1340                         rc = __hash_page_thp(ea, access, vsid, (pmd_t *)ptep,
1341                                              trap, flags, ssize, psize);
1342 #ifdef CONFIG_HUGETLB_PAGE
1343                 else
1344                         rc = __hash_page_huge(ea, access, vsid, ptep, trap,
1345                                               flags, ssize, hugeshift, psize);
1346 #else
1347                 else {
1348                         /*
1349                          * if we have hugeshift, and is not transhuge with
1350                          * hugetlb disabled, something is really wrong.
1351                          */
1352                         rc = 1;
1353                         WARN_ON(1);
1354                 }
1355 #endif
1356                 if (current->mm == mm)
1357                         check_paca_psize(ea, mm, psize, user_region);
1358
1359                 goto bail;
1360         }
1361
1362 #ifndef CONFIG_PPC_64K_PAGES
1363         DBG_LOW(" i-pte: %016lx\n", pte_val(*ptep));
1364 #else
1365         DBG_LOW(" i-pte: %016lx %016lx\n", pte_val(*ptep),
1366                 pte_val(*(ptep + PTRS_PER_PTE)));
1367 #endif
1368         /* Do actual hashing */
1369 #ifdef CONFIG_PPC_64K_PAGES
1370         /* If H_PAGE_4K_PFN is set, make sure this is a 4k segment */
1371         if ((pte_val(*ptep) & H_PAGE_4K_PFN) && psize == MMU_PAGE_64K) {
1372                 demote_segment_4k(mm, ea);
1373                 psize = MMU_PAGE_4K;
1374         }
1375
1376         /* If this PTE is non-cacheable and we have restrictions on
1377          * using non cacheable large pages, then we switch to 4k
1378          */
1379         if (mmu_ci_restrictions && psize == MMU_PAGE_64K && pte_ci(*ptep)) {
1380                 if (user_region) {
1381                         demote_segment_4k(mm, ea);
1382                         psize = MMU_PAGE_4K;
1383                 } else if (ea < VMALLOC_END) {
1384                         /*
1385                          * some driver did a non-cacheable mapping
1386                          * in vmalloc space, so switch vmalloc
1387                          * to 4k pages
1388                          */
1389                         printk(KERN_ALERT "Reducing vmalloc segment "
1390                                "to 4kB pages because of "
1391                                "non-cacheable mapping\n");
1392                         psize = mmu_vmalloc_psize = MMU_PAGE_4K;
1393                         copro_flush_all_slbs(mm);
1394                 }
1395         }
1396
1397 #endif /* CONFIG_PPC_64K_PAGES */
1398
1399         if (current->mm == mm)
1400                 check_paca_psize(ea, mm, psize, user_region);
1401
1402 #ifdef CONFIG_PPC_64K_PAGES
1403         if (psize == MMU_PAGE_64K)
1404                 rc = __hash_page_64K(ea, access, vsid, ptep, trap,
1405                                      flags, ssize);
1406         else
1407 #endif /* CONFIG_PPC_64K_PAGES */
1408         {
1409                 int spp = subpage_protection(mm, ea);
1410                 if (access & spp)
1411                         rc = -2;
1412                 else
1413                         rc = __hash_page_4K(ea, access, vsid, ptep, trap,
1414                                             flags, ssize, spp);
1415         }
1416
1417         /* Dump some info in case of hash insertion failure, they should
1418          * never happen so it is really useful to know if/when they do
1419          */
1420         if (rc == -1)
1421                 hash_failure_debug(ea, access, vsid, trap, ssize, psize,
1422                                    psize, pte_val(*ptep));
1423 #ifndef CONFIG_PPC_64K_PAGES
1424         DBG_LOW(" o-pte: %016lx\n", pte_val(*ptep));
1425 #else
1426         DBG_LOW(" o-pte: %016lx %016lx\n", pte_val(*ptep),
1427                 pte_val(*(ptep + PTRS_PER_PTE)));
1428 #endif
1429         DBG_LOW(" -> rc=%d\n", rc);
1430
1431 bail:
1432         exception_exit(prev_state);
1433         return rc;
1434 }
1435 EXPORT_SYMBOL_GPL(hash_page_mm);
1436
1437 int hash_page(unsigned long ea, unsigned long access, unsigned long trap,
1438               unsigned long dsisr)
1439 {
1440         unsigned long flags = 0;
1441         struct mm_struct *mm = current->mm;
1442
1443         if (REGION_ID(ea) == VMALLOC_REGION_ID)
1444                 mm = &init_mm;
1445
1446         if (dsisr & DSISR_NOHPTE)
1447                 flags |= HPTE_NOHPTE_UPDATE;
1448
1449         return hash_page_mm(mm, ea, access, trap, flags);
1450 }
1451 EXPORT_SYMBOL_GPL(hash_page);
1452
1453 int __hash_page(unsigned long ea, unsigned long msr, unsigned long trap,
1454                 unsigned long dsisr)
1455 {
1456         unsigned long access = _PAGE_PRESENT | _PAGE_READ;
1457         unsigned long flags = 0;
1458         struct mm_struct *mm = current->mm;
1459
1460         if (REGION_ID(ea) == VMALLOC_REGION_ID)
1461                 mm = &init_mm;
1462
1463         if (dsisr & DSISR_NOHPTE)
1464                 flags |= HPTE_NOHPTE_UPDATE;
1465
1466         if (dsisr & DSISR_ISSTORE)
1467                 access |= _PAGE_WRITE;
1468         /*
1469          * We set _PAGE_PRIVILEGED only when
1470          * kernel mode access kernel space.
1471          *
1472          * _PAGE_PRIVILEGED is NOT set
1473          * 1) when kernel mode access user space
1474          * 2) user space access kernel space.
1475          */
1476         access |= _PAGE_PRIVILEGED;
1477         if ((msr & MSR_PR) || (REGION_ID(ea) == USER_REGION_ID))
1478                 access &= ~_PAGE_PRIVILEGED;
1479
1480         if (trap == 0x400)
1481                 access |= _PAGE_EXEC;
1482
1483         return hash_page_mm(mm, ea, access, trap, flags);
1484 }
1485
1486 #ifdef CONFIG_PPC_MM_SLICES
1487 static bool should_hash_preload(struct mm_struct *mm, unsigned long ea)
1488 {
1489         int psize = get_slice_psize(mm, ea);
1490
1491         /* We only prefault standard pages for now */
1492         if (unlikely(psize != mm->context.user_psize))
1493                 return false;
1494
1495         /*
1496          * Don't prefault if subpage protection is enabled for the EA.
1497          */
1498         if (unlikely((psize == MMU_PAGE_4K) && subpage_protection(mm, ea)))
1499                 return false;
1500
1501         return true;
1502 }
1503 #else
1504 static bool should_hash_preload(struct mm_struct *mm, unsigned long ea)
1505 {
1506         return true;
1507 }
1508 #endif
1509
1510 void hash_preload(struct mm_struct *mm, unsigned long ea,
1511                   unsigned long access, unsigned long trap)
1512 {
1513         int hugepage_shift;
1514         unsigned long vsid;
1515         pgd_t *pgdir;
1516         pte_t *ptep;
1517         unsigned long flags;
1518         int rc, ssize, update_flags = 0;
1519
1520         BUG_ON(REGION_ID(ea) != USER_REGION_ID);
1521
1522         if (!should_hash_preload(mm, ea))
1523                 return;
1524
1525         DBG_LOW("hash_preload(mm=%p, mm->pgdir=%p, ea=%016lx, access=%lx,"
1526                 " trap=%lx\n", mm, mm->pgd, ea, access, trap);
1527
1528         /* Get Linux PTE if available */
1529         pgdir = mm->pgd;
1530         if (pgdir == NULL)
1531                 return;
1532
1533         /* Get VSID */
1534         ssize = user_segment_size(ea);
1535         vsid = get_user_vsid(&mm->context, ea, ssize);
1536         if (!vsid)
1537                 return;
1538         /*
1539          * Hash doesn't like irqs. Walking linux page table with irq disabled
1540          * saves us from holding multiple locks.
1541          */
1542         local_irq_save(flags);
1543
1544         /*
1545          * THP pages use update_mmu_cache_pmd. We don't do
1546          * hash preload there. Hence can ignore THP here
1547          */
1548         ptep = find_current_mm_pte(pgdir, ea, NULL, &hugepage_shift);
1549         if (!ptep)
1550                 goto out_exit;
1551
1552         WARN_ON(hugepage_shift);
1553 #ifdef CONFIG_PPC_64K_PAGES
1554         /* If either H_PAGE_4K_PFN or cache inhibited is set (and we are on
1555          * a 64K kernel), then we don't preload, hash_page() will take
1556          * care of it once we actually try to access the page.
1557          * That way we don't have to duplicate all of the logic for segment
1558          * page size demotion here
1559          */
1560         if ((pte_val(*ptep) & H_PAGE_4K_PFN) || pte_ci(*ptep))
1561                 goto out_exit;
1562 #endif /* CONFIG_PPC_64K_PAGES */
1563
1564         /* Is that local to this CPU ? */
1565         if (mm_is_thread_local(mm))
1566                 update_flags |= HPTE_LOCAL_UPDATE;
1567
1568         /* Hash it in */
1569 #ifdef CONFIG_PPC_64K_PAGES
1570         if (mm->context.user_psize == MMU_PAGE_64K)
1571                 rc = __hash_page_64K(ea, access, vsid, ptep, trap,
1572                                      update_flags, ssize);
1573         else
1574 #endif /* CONFIG_PPC_64K_PAGES */
1575                 rc = __hash_page_4K(ea, access, vsid, ptep, trap, update_flags,
1576                                     ssize, subpage_protection(mm, ea));
1577
1578         /* Dump some info in case of hash insertion failure, they should
1579          * never happen so it is really useful to know if/when they do
1580          */
1581         if (rc == -1)
1582                 hash_failure_debug(ea, access, vsid, trap, ssize,
1583                                    mm->context.user_psize,
1584                                    mm->context.user_psize,
1585                                    pte_val(*ptep));
1586 out_exit:
1587         local_irq_restore(flags);
1588 }
1589
1590 #ifdef CONFIG_PPC_MEM_KEYS
1591 /*
1592  * Return the protection key associated with the given address and the
1593  * mm_struct.
1594  */
1595 u16 get_mm_addr_key(struct mm_struct *mm, unsigned long address)
1596 {
1597         pte_t *ptep;
1598         u16 pkey = 0;
1599         unsigned long flags;
1600
1601         if (!mm || !mm->pgd)
1602                 return 0;
1603
1604         local_irq_save(flags);
1605         ptep = find_linux_pte(mm->pgd, address, NULL, NULL);
1606         if (ptep)
1607                 pkey = pte_to_pkey_bits(pte_val(READ_ONCE(*ptep)));
1608         local_irq_restore(flags);
1609
1610         return pkey;
1611 }
1612 #endif /* CONFIG_PPC_MEM_KEYS */
1613
1614 #ifdef CONFIG_PPC_TRANSACTIONAL_MEM
1615 static inline void tm_flush_hash_page(int local)
1616 {
1617         /*
1618          * Transactions are not aborted by tlbiel, only tlbie. Without, syncing a
1619          * page back to a block device w/PIO could pick up transactional data
1620          * (bad!) so we force an abort here. Before the sync the page will be
1621          * made read-only, which will flush_hash_page. BIG ISSUE here: if the
1622          * kernel uses a page from userspace without unmapping it first, it may
1623          * see the speculated version.
1624          */
1625         if (local && cpu_has_feature(CPU_FTR_TM) && current->thread.regs &&
1626             MSR_TM_ACTIVE(current->thread.regs->msr)) {
1627                 tm_enable();
1628                 tm_abort(TM_CAUSE_TLBI);
1629         }
1630 }
1631 #else
1632 static inline void tm_flush_hash_page(int local)
1633 {
1634 }
1635 #endif
1636
1637 /*
1638  * Return the global hash slot, corresponding to the given PTE, which contains
1639  * the HPTE.
1640  */
1641 unsigned long pte_get_hash_gslot(unsigned long vpn, unsigned long shift,
1642                 int ssize, real_pte_t rpte, unsigned int subpg_index)
1643 {
1644         unsigned long hash, gslot, hidx;
1645
1646         hash = hpt_hash(vpn, shift, ssize);
1647         hidx = __rpte_to_hidx(rpte, subpg_index);
1648         if (hidx & _PTEIDX_SECONDARY)
1649                 hash = ~hash;
1650         gslot = (hash & htab_hash_mask) * HPTES_PER_GROUP;
1651         gslot += hidx & _PTEIDX_GROUP_IX;
1652         return gslot;
1653 }
1654
1655 /* WARNING: This is called from hash_low_64.S, if you change this prototype,
1656  *          do not forget to update the assembly call site !
1657  */
1658 void flush_hash_page(unsigned long vpn, real_pte_t pte, int psize, int ssize,
1659                      unsigned long flags)
1660 {
1661         unsigned long index, shift, gslot;
1662         int local = flags & HPTE_LOCAL_UPDATE;
1663
1664         DBG_LOW("flush_hash_page(vpn=%016lx)\n", vpn);
1665         pte_iterate_hashed_subpages(pte, psize, vpn, index, shift) {
1666                 gslot = pte_get_hash_gslot(vpn, shift, ssize, pte, index);
1667                 DBG_LOW(" sub %ld: gslot=%lx\n", index, gslot);
1668                 /*
1669                  * We use same base page size and actual psize, because we don't
1670                  * use these functions for hugepage
1671                  */
1672                 mmu_hash_ops.hpte_invalidate(gslot, vpn, psize, psize,
1673                                              ssize, local);
1674         } pte_iterate_hashed_end();
1675
1676         tm_flush_hash_page(local);
1677 }
1678
1679 #ifdef CONFIG_TRANSPARENT_HUGEPAGE
1680 void flush_hash_hugepage(unsigned long vsid, unsigned long addr,
1681                          pmd_t *pmdp, unsigned int psize, int ssize,
1682                          unsigned long flags)
1683 {
1684         int i, max_hpte_count, valid;
1685         unsigned long s_addr;
1686         unsigned char *hpte_slot_array;
1687         unsigned long hidx, shift, vpn, hash, slot;
1688         int local = flags & HPTE_LOCAL_UPDATE;
1689
1690         s_addr = addr & HPAGE_PMD_MASK;
1691         hpte_slot_array = get_hpte_slot_array(pmdp);
1692         /*
1693          * IF we try to do a HUGE PTE update after a withdraw is done.
1694          * we will find the below NULL. This happens when we do
1695          * split_huge_page_pmd
1696          */
1697         if (!hpte_slot_array)
1698                 return;
1699
1700         if (mmu_hash_ops.hugepage_invalidate) {
1701                 mmu_hash_ops.hugepage_invalidate(vsid, s_addr, hpte_slot_array,
1702                                                  psize, ssize, local);
1703                 goto tm_abort;
1704         }
1705         /*
1706          * No bluk hpte removal support, invalidate each entry
1707          */
1708         shift = mmu_psize_defs[psize].shift;
1709         max_hpte_count = HPAGE_PMD_SIZE >> shift;
1710         for (i = 0; i < max_hpte_count; i++) {
1711                 /*
1712                  * 8 bits per each hpte entries
1713                  * 000| [ secondary group (one bit) | hidx (3 bits) | valid bit]
1714                  */
1715                 valid = hpte_valid(hpte_slot_array, i);
1716                 if (!valid)
1717                         continue;
1718                 hidx =  hpte_hash_index(hpte_slot_array, i);
1719
1720                 /* get the vpn */
1721                 addr = s_addr + (i * (1ul << shift));
1722                 vpn = hpt_vpn(addr, vsid, ssize);
1723                 hash = hpt_hash(vpn, shift, ssize);
1724                 if (hidx & _PTEIDX_SECONDARY)
1725                         hash = ~hash;
1726
1727                 slot = (hash & htab_hash_mask) * HPTES_PER_GROUP;
1728                 slot += hidx & _PTEIDX_GROUP_IX;
1729                 mmu_hash_ops.hpte_invalidate(slot, vpn, psize,
1730                                              MMU_PAGE_16M, ssize, local);
1731         }
1732 tm_abort:
1733         tm_flush_hash_page(local);
1734 }
1735 #endif /* CONFIG_TRANSPARENT_HUGEPAGE */
1736
1737 void flush_hash_range(unsigned long number, int local)
1738 {
1739         if (mmu_hash_ops.flush_hash_range)
1740                 mmu_hash_ops.flush_hash_range(number, local);
1741         else {
1742                 int i;
1743                 struct ppc64_tlb_batch *batch =
1744                         this_cpu_ptr(&ppc64_tlb_batch);
1745
1746                 for (i = 0; i < number; i++)
1747                         flush_hash_page(batch->vpn[i], batch->pte[i],
1748                                         batch->psize, batch->ssize, local);
1749         }
1750 }
1751
1752 /*
1753  * low_hash_fault is called when we the low level hash code failed
1754  * to instert a PTE due to an hypervisor error
1755  */
1756 void low_hash_fault(struct pt_regs *regs, unsigned long address, int rc)
1757 {
1758         enum ctx_state prev_state = exception_enter();
1759
1760         if (user_mode(regs)) {
1761 #ifdef CONFIG_PPC_SUBPAGE_PROT
1762                 if (rc == -2)
1763                         _exception(SIGSEGV, regs, SEGV_ACCERR, address);
1764                 else
1765 #endif
1766                         _exception(SIGBUS, regs, BUS_ADRERR, address);
1767         } else
1768                 bad_page_fault(regs, address, SIGBUS);
1769
1770         exception_exit(prev_state);
1771 }
1772
1773 long hpte_insert_repeating(unsigned long hash, unsigned long vpn,
1774                            unsigned long pa, unsigned long rflags,
1775                            unsigned long vflags, int psize, int ssize)
1776 {
1777         unsigned long hpte_group;
1778         long slot;
1779
1780 repeat:
1781         hpte_group = ((hash & htab_hash_mask) *
1782                        HPTES_PER_GROUP) & ~0x7UL;
1783
1784         /* Insert into the hash table, primary slot */
1785         slot = mmu_hash_ops.hpte_insert(hpte_group, vpn, pa, rflags, vflags,
1786                                         psize, psize, ssize);
1787
1788         /* Primary is full, try the secondary */
1789         if (unlikely(slot == -1)) {
1790                 hpte_group = ((~hash & htab_hash_mask) *
1791                               HPTES_PER_GROUP) & ~0x7UL;
1792                 slot = mmu_hash_ops.hpte_insert(hpte_group, vpn, pa, rflags,
1793                                                 vflags | HPTE_V_SECONDARY,
1794                                                 psize, psize, ssize);
1795                 if (slot == -1) {
1796                         if (mftb() & 0x1)
1797                                 hpte_group = ((hash & htab_hash_mask) *
1798                                               HPTES_PER_GROUP)&~0x7UL;
1799
1800                         mmu_hash_ops.hpte_remove(hpte_group);
1801                         goto repeat;
1802                 }
1803         }
1804
1805         return slot;
1806 }
1807
1808 #ifdef CONFIG_DEBUG_PAGEALLOC
1809 static void kernel_map_linear_page(unsigned long vaddr, unsigned long lmi)
1810 {
1811         unsigned long hash;
1812         unsigned long vsid = get_kernel_vsid(vaddr, mmu_kernel_ssize);
1813         unsigned long vpn = hpt_vpn(vaddr, vsid, mmu_kernel_ssize);
1814         unsigned long mode = htab_convert_pte_flags(pgprot_val(PAGE_KERNEL));
1815         long ret;
1816
1817         hash = hpt_hash(vpn, PAGE_SHIFT, mmu_kernel_ssize);
1818
1819         /* Don't create HPTE entries for bad address */
1820         if (!vsid)
1821                 return;
1822
1823         ret = hpte_insert_repeating(hash, vpn, __pa(vaddr), mode,
1824                                     HPTE_V_BOLTED,
1825                                     mmu_linear_psize, mmu_kernel_ssize);
1826
1827         BUG_ON (ret < 0);
1828         spin_lock(&linear_map_hash_lock);
1829         BUG_ON(linear_map_hash_slots[lmi] & 0x80);
1830         linear_map_hash_slots[lmi] = ret | 0x80;
1831         spin_unlock(&linear_map_hash_lock);
1832 }
1833
1834 static void kernel_unmap_linear_page(unsigned long vaddr, unsigned long lmi)
1835 {
1836         unsigned long hash, hidx, slot;
1837         unsigned long vsid = get_kernel_vsid(vaddr, mmu_kernel_ssize);
1838         unsigned long vpn = hpt_vpn(vaddr, vsid, mmu_kernel_ssize);
1839
1840         hash = hpt_hash(vpn, PAGE_SHIFT, mmu_kernel_ssize);
1841         spin_lock(&linear_map_hash_lock);
1842         BUG_ON(!(linear_map_hash_slots[lmi] & 0x80));
1843         hidx = linear_map_hash_slots[lmi] & 0x7f;
1844         linear_map_hash_slots[lmi] = 0;
1845         spin_unlock(&linear_map_hash_lock);
1846         if (hidx & _PTEIDX_SECONDARY)
1847                 hash = ~hash;
1848         slot = (hash & htab_hash_mask) * HPTES_PER_GROUP;
1849         slot += hidx & _PTEIDX_GROUP_IX;
1850         mmu_hash_ops.hpte_invalidate(slot, vpn, mmu_linear_psize,
1851                                      mmu_linear_psize,
1852                                      mmu_kernel_ssize, 0);
1853 }
1854
1855 void __kernel_map_pages(struct page *page, int numpages, int enable)
1856 {
1857         unsigned long flags, vaddr, lmi;
1858         int i;
1859
1860         local_irq_save(flags);
1861         for (i = 0; i < numpages; i++, page++) {
1862                 vaddr = (unsigned long)page_address(page);
1863                 lmi = __pa(vaddr) >> PAGE_SHIFT;
1864                 if (lmi >= linear_map_hash_count)
1865                         continue;
1866                 if (enable)
1867                         kernel_map_linear_page(vaddr, lmi);
1868                 else
1869                         kernel_unmap_linear_page(vaddr, lmi);
1870         }
1871         local_irq_restore(flags);
1872 }
1873 #endif /* CONFIG_DEBUG_PAGEALLOC */
1874
1875 void hash__setup_initial_memory_limit(phys_addr_t first_memblock_base,
1876                                 phys_addr_t first_memblock_size)
1877 {
1878         /* We don't currently support the first MEMBLOCK not mapping 0
1879          * physical on those processors
1880          */
1881         BUG_ON(first_memblock_base != 0);
1882
1883         /*
1884          * On virtualized systems the first entry is our RMA region aka VRMA,
1885          * non-virtualized 64-bit hash MMU systems don't have a limitation
1886          * on real mode access.
1887          *
1888          * For guests on platforms before POWER9, we clamp the it limit to 1G
1889          * to avoid some funky things such as RTAS bugs etc...
1890          */
1891         if (!early_cpu_has_feature(CPU_FTR_HVMODE)) {
1892                 ppc64_rma_size = first_memblock_size;
1893                 if (!early_cpu_has_feature(CPU_FTR_ARCH_300))
1894                         ppc64_rma_size = min_t(u64, ppc64_rma_size, 0x40000000);
1895
1896                 /* Finally limit subsequent allocations */
1897                 memblock_set_current_limit(ppc64_rma_size);
1898         } else {
1899                 ppc64_rma_size = ULONG_MAX;
1900         }
1901 }
1902
1903 #ifdef CONFIG_DEBUG_FS
1904
1905 static int hpt_order_get(void *data, u64 *val)
1906 {
1907         *val = ppc64_pft_size;
1908         return 0;
1909 }
1910
1911 static int hpt_order_set(void *data, u64 val)
1912 {
1913         if (!mmu_hash_ops.resize_hpt)
1914                 return -ENODEV;
1915
1916         return mmu_hash_ops.resize_hpt(val);
1917 }
1918
1919 DEFINE_SIMPLE_ATTRIBUTE(fops_hpt_order, hpt_order_get, hpt_order_set, "%llu\n");
1920
1921 static int __init hash64_debugfs(void)
1922 {
1923         if (!debugfs_create_file("hpt_order", 0600, powerpc_debugfs_root,
1924                                  NULL, &fops_hpt_order)) {
1925                 pr_err("lpar: unable to create hpt_order debugsfs file\n");
1926         }
1927
1928         return 0;
1929 }
1930 machine_device_initcall(pseries, hash64_debugfs);
1931 #endif /* CONFIG_DEBUG_FS */