arch/powerpc/kernel/traps.c

   1 // SPDX-License-Identifier: GPL-2.0-or-later
   2 /*
   3  *  Copyright (C) 1995-1996  Gary Thomas (gdt@linuxppc.org)
   4  *  Copyright 2007-2010 Freescale Semiconductor, Inc.
   5  *
   6  *  Modified by Cort Dougan (cort@cs.nmt.edu)
   7  *  and Paul Mackerras (paulus@samba.org)
   8  */
   9
  10 /*
  11  * This file handles the architecture-dependent parts of hardware exceptions
  12  */
  13
  14 #include <linux/errno.h>
  15 #include <linux/sched.h>
  16 #include <linux/sched/debug.h>
  17 #include <linux/kernel.h>
  18 #include <linux/mm.h>
  19 #include <linux/pkeys.h>
  20 #include <linux/stddef.h>
  21 #include <linux/unistd.h>
  22 #include <linux/ptrace.h>
  23 #include <linux/user.h>
  24 #include <linux/interrupt.h>
  25 #include <linux/init.h>
  26 #include <linux/extable.h>
  27 #include <linux/module.h>       /* print_modules */
  28 #include <linux/prctl.h>
  29 #include <linux/delay.h>
  30 #include <linux/kprobes.h>
  31 #include <linux/kexec.h>
  32 #include <linux/backlight.h>
  33 #include <linux/bug.h>
  34 #include <linux/kdebug.h>
  35 #include <linux/ratelimit.h>
  36 #include <linux/context_tracking.h>
  37 #include <linux/smp.h>
  38 #include <linux/console.h>
  39 #include <linux/kmsg_dump.h>
  40
  41 #include <asm/emulated_ops.h>
  42 #include <linux/uaccess.h>
  43 #include <asm/debugfs.h>
  44 #include <asm/interrupt.h>
  45 #include <asm/io.h>
  46 #include <asm/machdep.h>
  47 #include <asm/rtas.h>
  48 #include <asm/pmc.h>
  49 #include <asm/reg.h>
  50 #ifdef CONFIG_PMAC_BACKLIGHT
  51 #include <asm/backlight.h>
  52 #endif
  53 #ifdef CONFIG_PPC64
  54 #include <asm/firmware.h>
  55 #include <asm/processor.h>
  56 #include <asm/tm.h>
  57 #endif
  58 #include <asm/kexec.h>
  59 #include <asm/ppc-opcode.h>
  60 #include <asm/rio.h>
  61 #include <asm/fadump.h>
  62 #include <asm/switch_to.h>
  63 #include <asm/tm.h>
  64 #include <asm/debug.h>
  65 #include <asm/asm-prototypes.h>
  66 #include <asm/hmi.h>
  67 #include <sysdev/fsl_pci.h>
  68 #include <asm/kprobes.h>
  69 #include <asm/stacktrace.h>
  70 #include <asm/nmi.h>
  71
  72 #if defined(CONFIG_DEBUGGER) || defined(CONFIG_KEXEC_CORE)
  73 int (*__debugger)(struct pt_regs *regs) __read_mostly;
  74 int (*__debugger_ipi)(struct pt_regs *regs) __read_mostly;
  75 int (*__debugger_bpt)(struct pt_regs *regs) __read_mostly;
  76 int (*__debugger_sstep)(struct pt_regs *regs) __read_mostly;
  77 int (*__debugger_iabr_match)(struct pt_regs *regs) __read_mostly;
  78 int (*__debugger_break_match)(struct pt_regs *regs) __read_mostly;
  79 int (*__debugger_fault_handler)(struct pt_regs *regs) __read_mostly;
  80
  81 EXPORT_SYMBOL(__debugger);
  82 EXPORT_SYMBOL(__debugger_ipi);
  83 EXPORT_SYMBOL(__debugger_bpt);
  84 EXPORT_SYMBOL(__debugger_sstep);
  85 EXPORT_SYMBOL(__debugger_iabr_match);
  86 EXPORT_SYMBOL(__debugger_break_match);
  87 EXPORT_SYMBOL(__debugger_fault_handler);
  88 #endif
  89
  90 /* Transactional Memory trap debug */
  91 #ifdef TM_DEBUG_SW
  92 #define TM_DEBUG(x...) printk(KERN_INFO x)
  93 #else
  94 #define TM_DEBUG(x...) do { } while(0)
  95 #endif
  96
  97 static const char *signame(int signr)
  98 {
  99         switch (signr) {
 100         case SIGBUS:    return "bus error";
 101         case SIGFPE:    return "floating point exception";
 102         case SIGILL:    return "illegal instruction";
 103         case SIGSEGV:   return "segfault";
 104         case SIGTRAP:   return "unhandled trap";
 105         }
 106
 107         return "unknown signal";
 108 }
 109
 110 /*
 111  * Trap & Exception support
 112  */
 113
 114 #ifdef CONFIG_PMAC_BACKLIGHT
 115 static void pmac_backlight_unblank(void)
 116 {
 117         mutex_lock(&pmac_backlight_mutex);
 118         if (pmac_backlight) {
 119                 struct backlight_properties *props;
 120
 121                 props = &pmac_backlight->props;
 122                 props->brightness = props->max_brightness;
 123                 props->power = FB_BLANK_UNBLANK;
 124                 backlight_update_status(pmac_backlight);
 125         }
 126         mutex_unlock(&pmac_backlight_mutex);
 127 }
 128 #else
 129 static inline void pmac_backlight_unblank(void) { }
 130 #endif
 131
 132 /*
 133  * If oops/die is expected to crash the machine, return true here.
 134  *
 135  * This should not be expected to be 100% accurate, there may be
 136  * notifiers registered or other unexpected conditions that may bring
 137  * down the kernel. Or if the current process in the kernel is holding
 138  * locks or has other critical state, the kernel may become effectively
 139  * unusable anyway.
 140  */
 141 bool die_will_crash(void)
 142 {
 143         if (should_fadump_crash())
 144                 return true;
 145         if (kexec_should_crash(current))
 146                 return true;
 147         if (in_interrupt() || panic_on_oops ||
 148                         !current->pid || is_global_init(current))
 149                 return true;
 150
 151         return false;
 152 }
 153
 154 static arch_spinlock_t die_lock = __ARCH_SPIN_LOCK_UNLOCKED;
 155 static int die_owner = -1;
 156 static unsigned int die_nest_count;
 157 static int die_counter;
 158
 159 extern void panic_flush_kmsg_start(void)
 160 {
 161         /*
 162          * These are mostly taken from kernel/panic.c, but tries to do
 163          * relatively minimal work. Don't use delay functions (TB may
 164          * be broken), don't crash dump (need to set a firmware log),
 165          * don't run notifiers. We do want to get some information to
 166          * Linux console.
 167          */
 168         console_verbose();
 169         bust_spinlocks(1);
 170 }
 171
 172 extern void panic_flush_kmsg_end(void)
 173 {
 174         printk_safe_flush_on_panic();
 175         kmsg_dump(KMSG_DUMP_PANIC);
 176         bust_spinlocks(0);
 177         debug_locks_off();
 178         console_flush_on_panic(CONSOLE_FLUSH_PENDING);
 179 }
 180
 181 static unsigned long oops_begin(struct pt_regs *regs)
 182 {
 183         int cpu;
 184         unsigned long flags;
 185
 186         oops_enter();
 187
 188         /* racy, but better than risking deadlock. */
 189         raw_local_irq_save(flags);
 190         cpu = smp_processor_id();
 191         if (!arch_spin_trylock(&die_lock)) {
 192                 if (cpu == die_owner)
 193                         /* nested oops. should stop eventually */;
 194                 else
 195                         arch_spin_lock(&die_lock);
 196         }
 197         die_nest_count++;
 198         die_owner = cpu;
 199         console_verbose();
 200         bust_spinlocks(1);
 201         if (machine_is(powermac))
 202                 pmac_backlight_unblank();
 203         return flags;
 204 }
 205 NOKPROBE_SYMBOL(oops_begin);
 206
 207 static void oops_end(unsigned long flags, struct pt_regs *regs,
 208                                int signr)
 209 {
 210         bust_spinlocks(0);
 211         add_taint(TAINT_DIE, LOCKDEP_NOW_UNRELIABLE);
 212         die_nest_count--;
 213         oops_exit();
 214         printk("\n");
 215         if (!die_nest_count) {
 216                 /* Nest count reaches zero, release the lock. */
 217                 die_owner = -1;
 218                 arch_spin_unlock(&die_lock);
 219         }
 220         raw_local_irq_restore(flags);
 221
 222         /*
 223          * system_reset_excption handles debugger, crash dump, panic, for 0x100
 224          */
 225         if (TRAP(regs) == 0x100)
 226                 return;
 227
 228         crash_fadump(regs, "die oops");
 229
 230         if (kexec_should_crash(current))
 231                 crash_kexec(regs);
 232
 233         if (!signr)
 234                 return;
 235
 236         /*
 237          * While our oops output is serialised by a spinlock, output
 238          * from panic() called below can race and corrupt it. If we
 239          * know we are going to panic, delay for 1 second so we have a
 240          * chance to get clean backtraces from all CPUs that are oopsing.
 241          */
 242         if (in_interrupt() || panic_on_oops || !current->pid ||
 243             is_global_init(current)) {
 244                 mdelay(MSEC_PER_SEC);
 245         }
 246
 247         if (panic_on_oops)
 248                 panic("Fatal exception");
 249         do_exit(signr);
 250 }
 251 NOKPROBE_SYMBOL(oops_end);
 252
 253 static char *get_mmu_str(void)
 254 {
 255         if (early_radix_enabled())
 256                 return " MMU=Radix";
 257         if (early_mmu_has_feature(MMU_FTR_HPTE_TABLE))
 258                 return " MMU=Hash";
 259         return "";
 260 }
 261
 262 static int __die(const char *str, struct pt_regs *regs, long err)
 263 {
 264         printk("Oops: %s, sig: %ld [#%d]\n", str, err, ++die_counter);
 265
 266         printk("%s PAGE_SIZE=%luK%s%s%s%s%s%s %s\n",
 267                IS_ENABLED(CONFIG_CPU_LITTLE_ENDIAN) ? "LE" : "BE",
 268                PAGE_SIZE / 1024, get_mmu_str(),
 269                IS_ENABLED(CONFIG_PREEMPT) ? " PREEMPT" : "",
 270                IS_ENABLED(CONFIG_SMP) ? " SMP" : "",
 271                IS_ENABLED(CONFIG_SMP) ? (" NR_CPUS=" __stringify(NR_CPUS)) : "",
 272                debug_pagealloc_enabled() ? " DEBUG_PAGEALLOC" : "",
 273                IS_ENABLED(CONFIG_NUMA) ? " NUMA" : "",
 274                ppc_md.name ? ppc_md.name : "");
 275
 276         if (notify_die(DIE_OOPS, str, regs, err, 255, SIGSEGV) == NOTIFY_STOP)
 277                 return 1;
 278
 279         print_modules();
 280         show_regs(regs);
 281
 282         return 0;
 283 }
 284 NOKPROBE_SYMBOL(__die);
 285
 286 void die(const char *str, struct pt_regs *regs, long err)
 287 {
 288         unsigned long flags;
 289
 290         /*
 291          * system_reset_excption handles debugger, crash dump, panic, for 0x100
 292          */
 293         if (TRAP(regs) != 0x100) {
 294                 if (debugger(regs))
 295                         return;
 296         }
 297
 298         flags = oops_begin(regs);
 299         if (__die(str, regs, err))
 300                 err = 0;
 301         oops_end(flags, regs, err);
 302 }
 303 NOKPROBE_SYMBOL(die);
 304
 305 void user_single_step_report(struct pt_regs *regs)
 306 {
 307         force_sig_fault(SIGTRAP, TRAP_TRACE, (void __user *)regs->nip);
 308 }
 309
 310 static void show_signal_msg(int signr, struct pt_regs *regs, int code,
 311                             unsigned long addr)
 312 {
 313         static DEFINE_RATELIMIT_STATE(rs, DEFAULT_RATELIMIT_INTERVAL,
 314                                       DEFAULT_RATELIMIT_BURST);
 315
 316         if (!show_unhandled_signals)
 317                 return;
 318
 319         if (!unhandled_signal(current, signr))
 320                 return;
 321
 322         if (!__ratelimit(&rs))
 323                 return;
 324
 325         pr_info("%s[%d]: %s (%d) at %lx nip %lx lr %lx code %x",
 326                 current->comm, current->pid, signame(signr), signr,
 327                 addr, regs->nip, regs->link, code);
 328
 329         print_vma_addr(KERN_CONT " in ", regs->nip);
 330
 331         pr_cont("\n");
 332
 333         show_user_instructions(regs);
 334 }
 335
 336 static bool exception_common(int signr, struct pt_regs *regs, int code,
 337                               unsigned long addr)
 338 {
 339         if (!user_mode(regs)) {
 340                 die("Exception in kernel mode", regs, signr);
 341                 return false;
 342         }
 343
 344         show_signal_msg(signr, regs, code, addr);
 345
 346         if (arch_irqs_disabled() && !arch_irq_disabled_regs(regs))
 347                 local_irq_enable();
 348
 349         current->thread.trap_nr = code;
 350
 351         return true;
 352 }
 353
 354 void _exception_pkey(struct pt_regs *regs, unsigned long addr, int key)
 355 {
 356         if (!exception_common(SIGSEGV, regs, SEGV_PKUERR, addr))
 357                 return;
 358
 359         force_sig_pkuerr((void __user *) addr, key);
 360 }
 361
 362 void _exception(int signr, struct pt_regs *regs, int code, unsigned long addr)
 363 {
 364         if (!exception_common(signr, regs, code, addr))
 365                 return;
 366
 367         force_sig_fault(signr, code, (void __user *)addr);
 368 }
 369
 370 /*
 371  * The interrupt architecture has a quirk in that the HV interrupts excluding
 372  * the NMIs (0x100 and 0x200) do not clear MSR[RI] at entry. The first thing
 373  * that an interrupt handler must do is save off a GPR into a scratch register,
 374  * and all interrupts on POWERNV (HV=1) use the HSPRG1 register as scratch.
 375  * Therefore an NMI can clobber an HV interrupt's live HSPRG1 without noticing
 376  * that it is non-reentrant, which leads to random data corruption.
 377  *
 378  * The solution is for NMI interrupts in HV mode to check if they originated
 379  * from these critical HV interrupt regions. If so, then mark them not
 380  * recoverable.
 381  *
 382  * An alternative would be for HV NMIs to use SPRG for scratch to avoid the
 383  * HSPRG1 clobber, however this would cause guest SPRG to be clobbered. Linux
 384  * guests should always have MSR[RI]=0 when its scratch SPRG is in use, so
 385  * that would work. However any other guest OS that may have the SPRG live
 386  * and MSR[RI]=1 could encounter silent corruption.
 387  *
 388  * Builds that do not support KVM could take this second option to increase
 389  * the recoverability of NMIs.
 390  */
 391 void hv_nmi_check_nonrecoverable(struct pt_regs *regs)
 392 {
 393 #ifdef CONFIG_PPC_POWERNV
 394         unsigned long kbase = (unsigned long)_stext;
 395         unsigned long nip = regs->nip;
 396
 397         if (!(regs->msr & MSR_RI))
 398                 return;
 399         if (!(regs->msr & MSR_HV))
 400                 return;
 401         if (regs->msr & MSR_PR)
 402                 return;
 403
 404         /*
 405          * Now test if the interrupt has hit a range that may be using
 406          * HSPRG1 without having RI=0 (i.e., an HSRR interrupt). The
 407          * problem ranges all run un-relocated. Test real and virt modes
 408          * at the same time by droping the high bit of the nip (virt mode
 409          * entry points still have the +0x4000 offset).
 410          */
 411         nip &= ~0xc000000000000000ULL;
 412         if ((nip >= 0x500 && nip < 0x600) || (nip >= 0x4500 && nip < 0x4600))
 413                 goto nonrecoverable;
 414         if ((nip >= 0x980 && nip < 0xa00) || (nip >= 0x4980 && nip < 0x4a00))
 415                 goto nonrecoverable;
 416         if ((nip >= 0xe00 && nip < 0xec0) || (nip >= 0x4e00 && nip < 0x4ec0))
 417                 goto nonrecoverable;
 418         if ((nip >= 0xf80 && nip < 0xfa0) || (nip >= 0x4f80 && nip < 0x4fa0))
 419                 goto nonrecoverable;
 420
 421         /* Trampoline code runs un-relocated so subtract kbase. */
 422         if (nip >= (unsigned long)(start_real_trampolines - kbase) &&
 423                         nip < (unsigned long)(end_real_trampolines - kbase))
 424                 goto nonrecoverable;
 425         if (nip >= (unsigned long)(start_virt_trampolines - kbase) &&
 426                         nip < (unsigned long)(end_virt_trampolines - kbase))
 427                 goto nonrecoverable;
 428         return;
 429
 430 nonrecoverable:
 431         regs->msr &= ~MSR_RI;
 432 #endif
 433 }
 434 DEFINE_INTERRUPT_HANDLER_NMI(system_reset_exception)
 435 {
 436         unsigned long hsrr0, hsrr1;
 437         bool saved_hsrrs = false;
 438         u8 ftrace_enabled = this_cpu_get_ftrace_enabled();
 439
 440         this_cpu_set_ftrace_enabled(0);
 441
 442         nmi_enter();
 443
 444         /*
 445          * System reset can interrupt code where HSRRs are live and MSR[RI]=1.
 446          * The system reset interrupt itself may clobber HSRRs (e.g., to call
 447          * OPAL), so save them here and restore them before returning.
 448          *
 449          * Machine checks don't need to save HSRRs, as the real mode handler
 450          * is careful to avoid them, and the regular handler is not delivered
 451          * as an NMI.
 452          */
 453         if (cpu_has_feature(CPU_FTR_HVMODE)) {
 454                 hsrr0 = mfspr(SPRN_HSRR0);
 455                 hsrr1 = mfspr(SPRN_HSRR1);
 456                 saved_hsrrs = true;
 457         }
 458
 459         hv_nmi_check_nonrecoverable(regs);
 460
 461         __this_cpu_inc(irq_stat.sreset_irqs);
 462
 463         /* See if any machine dependent calls */
 464         if (ppc_md.system_reset_exception) {
 465                 if (ppc_md.system_reset_exception(regs))
 466                         goto out;
 467         }
 468
 469         if (debugger(regs))
 470                 goto out;
 471
 472         kmsg_dump(KMSG_DUMP_OOPS);
 473         /*
 474          * A system reset is a request to dump, so we always send
 475          * it through the crashdump code (if fadump or kdump are
 476          * registered).
 477          */
 478         crash_fadump(regs, "System Reset");
 479
 480         crash_kexec(regs);
 481
 482         /*
 483          * We aren't the primary crash CPU. We need to send it
 484          * to a holding pattern to avoid it ending up in the panic
 485          * code.
 486          */
 487         crash_kexec_secondary(regs);
 488
 489         /*
 490          * No debugger or crash dump registered, print logs then
 491          * panic.
 492          */
 493         die("System Reset", regs, SIGABRT);
 494
 495         mdelay(2*MSEC_PER_SEC); /* Wait a little while for others to print */
 496         add_taint(TAINT_DIE, LOCKDEP_NOW_UNRELIABLE);
 497         nmi_panic(regs, "System Reset");
 498
 499 out:
 500 #ifdef CONFIG_PPC_BOOK3S_64
 501         BUG_ON(get_paca()->in_nmi == 0);
 502         if (get_paca()->in_nmi > 1)
 503                 die("Unrecoverable nested System Reset", regs, SIGABRT);
 504 #endif
 505         /* Must die if the interrupt is not recoverable */
 506         if (!(regs->msr & MSR_RI)) {
 507                 /* For the reason explained in die_mce, nmi_exit before die */
 508                 nmi_exit();
 509                 die("Unrecoverable System Reset", regs, SIGABRT);
 510         }
 511
 512         if (saved_hsrrs) {
 513                 mtspr(SPRN_HSRR0, hsrr0);
 514                 mtspr(SPRN_HSRR1, hsrr1);
 515         }
 516
 517         nmi_exit();
 518
 519         this_cpu_set_ftrace_enabled(ftrace_enabled);
 520
 521         /* What should we do here? We could issue a shutdown or hard reset. */
 522
 523         return 0;
 524 }
 525 NOKPROBE_SYMBOL(system_reset_exception);
 526
 527 /*
 528  * I/O accesses can cause machine checks on powermacs.
 529  * Check if the NIP corresponds to the address of a sync
 530  * instruction for which there is an entry in the exception
 531  * table.
 532  *  -- paulus.
 533  */
 534 static inline int check_io_access(struct pt_regs *regs)
 535 {
 536 #ifdef CONFIG_PPC32
 537         unsigned long msr = regs->msr;
 538         const struct exception_table_entry *entry;
 539         unsigned int *nip = (unsigned int *)regs->nip;
 540
 541         if (((msr & 0xffff0000) == 0 || (msr & (0x80000 | 0x40000)))
 542             && (entry = search_exception_tables(regs->nip)) != NULL) {
 543                 /*
 544                  * Check that it's a sync instruction, or somewhere
 545                  * in the twi; isync; nop sequence that inb/inw/inl uses.
 546                  * As the address is in the exception table
 547                  * we should be able to read the instr there.
 548                  * For the debug message, we look at the preceding
 549                  * load or store.
 550                  */
 551                 if (*nip == PPC_INST_NOP)
 552                         nip -= 2;
 553                 else if (*nip == PPC_INST_ISYNC)
 554                         --nip;
 555                 if (*nip == PPC_INST_SYNC || (*nip >> 26) == OP_TRAP) {
 556                         unsigned int rb;
 557
 558                         --nip;
 559                         rb = (*nip >> 11) & 0x1f;
 560                         printk(KERN_DEBUG "%s bad port %lx at %p\n",
 561                                (*nip & 0x100)? "OUT to": "IN from",
 562                                regs->gpr[rb] - _IO_BASE, nip);
 563                         regs->msr |= MSR_RI;
 564                         regs->nip = extable_fixup(entry);
 565                         return 1;
 566                 }
 567         }
 568 #endif /* CONFIG_PPC32 */
 569         return 0;
 570 }
 571
 572 #ifdef CONFIG_PPC_ADV_DEBUG_REGS
 573 /* On 4xx, the reason for the machine check or program exception
 574    is in the ESR. */
 575 #define get_reason(regs)        ((regs)->dsisr)
 576 #define REASON_FP               ESR_FP
 577 #define REASON_ILLEGAL          (ESR_PIL | ESR_PUO)
 578 #define REASON_PRIVILEGED       ESR_PPR
 579 #define REASON_TRAP             ESR_PTR
 580 #define REASON_PREFIXED         0
 581 #define REASON_BOUNDARY         0
 582
 583 /* single-step stuff */
 584 #define single_stepping(regs)   (current->thread.debug.dbcr0 & DBCR0_IC)
 585 #define clear_single_step(regs) (current->thread.debug.dbcr0 &= ~DBCR0_IC)
 586 #define clear_br_trace(regs)    do {} while(0)
 587 #else
 588 /* On non-4xx, the reason for the machine check or program
 589    exception is in the MSR. */
 590 #define get_reason(regs)        ((regs)->msr)
 591 #define REASON_TM               SRR1_PROGTM
 592 #define REASON_FP               SRR1_PROGFPE
 593 #define REASON_ILLEGAL          SRR1_PROGILL
 594 #define REASON_PRIVILEGED       SRR1_PROGPRIV
 595 #define REASON_TRAP             SRR1_PROGTRAP
 596 #define REASON_PREFIXED         SRR1_PREFIXED
 597 #define REASON_BOUNDARY         SRR1_BOUNDARY
 598
 599 #define single_stepping(regs)   ((regs)->msr & MSR_SE)
 600 #define clear_single_step(regs) ((regs)->msr &= ~MSR_SE)
 601 #define clear_br_trace(regs)    ((regs)->msr &= ~MSR_BE)
 602 #endif
 603
 604 #define inst_length(reason)     (((reason) & REASON_PREFIXED) ? 8 : 4)
 605
 606 #if defined(CONFIG_E500)
 607 int machine_check_e500mc(struct pt_regs *regs)
 608 {
 609         unsigned long mcsr = mfspr(SPRN_MCSR);
 610         unsigned long pvr = mfspr(SPRN_PVR);
 611         unsigned long reason = mcsr;
 612         int recoverable = 1;
 613
 614         if (reason & MCSR_LD) {
 615                 recoverable = fsl_rio_mcheck_exception(regs);
 616                 if (recoverable == 1)
 617                         goto silent_out;
 618         }
 619
 620         printk("Machine check in kernel mode.\n");
 621         printk("Caused by (from MCSR=%lx): ", reason);
 622
 623         if (reason & MCSR_MCP)
 624                 pr_cont("Machine Check Signal\n");
 625
 626         if (reason & MCSR_ICPERR) {
 627                 pr_cont("Instruction Cache Parity Error\n");
 628
 629                 /*
 630                  * This is recoverable by invalidating the i-cache.
 631                  */
 632                 mtspr(SPRN_L1CSR1, mfspr(SPRN_L1CSR1) | L1CSR1_ICFI);
 633                 while (mfspr(SPRN_L1CSR1) & L1CSR1_ICFI)
 634                         ;
 635
 636                 /*
 637                  * This will generally be accompanied by an instruction
 638                  * fetch error report -- only treat MCSR_IF as fatal
 639                  * if it wasn't due to an L1 parity error.
 640                  */
 641                 reason &= ~MCSR_IF;
 642         }
 643
 644         if (reason & MCSR_DCPERR_MC) {
 645                 pr_cont("Data Cache Parity Error\n");
 646
 647                 /*
 648                  * In write shadow mode we auto-recover from the error, but it
 649                  * may still get logged and cause a machine check.  We should
 650                  * only treat the non-write shadow case as non-recoverable.
 651                  */
 652                 /* On e6500 core, L1 DCWS (Data cache write shadow mode) bit
 653                  * is not implemented but L1 data cache always runs in write
 654                  * shadow mode. Hence on data cache parity errors HW will
 655                  * automatically invalidate the L1 Data Cache.
 656                  */
 657                 if (PVR_VER(pvr) != PVR_VER_E6500) {
 658                         if (!(mfspr(SPRN_L1CSR2) & L1CSR2_DCWS))
 659                                 recoverable = 0;
 660                 }
 661         }
 662
 663         if (reason & MCSR_L2MMU_MHIT) {
 664                 pr_cont("Hit on multiple TLB entries\n");
 665                 recoverable = 0;
 666         }
 667
 668         if (reason & MCSR_NMI)
 669                 pr_cont("Non-maskable interrupt\n");
 670
 671         if (reason & MCSR_IF) {
 672                 pr_cont("Instruction Fetch Error Report\n");
 673                 recoverable = 0;
 674         }
 675
 676         if (reason & MCSR_LD) {
 677                 pr_cont("Load Error Report\n");
 678                 recoverable = 0;
 679         }
 680
 681         if (reason & MCSR_ST) {
 682                 pr_cont("Store Error Report\n");
 683                 recoverable = 0;
 684         }
 685
 686         if (reason & MCSR_LDG) {
 687                 pr_cont("Guarded Load Error Report\n");
 688                 recoverable = 0;
 689         }
 690
 691         if (reason & MCSR_TLBSYNC)
 692                 pr_cont("Simultaneous tlbsync operations\n");
 693
 694         if (reason & MCSR_BSL2_ERR) {
 695                 pr_cont("Level 2 Cache Error\n");
 696                 recoverable = 0;
 697         }
 698
 699         if (reason & MCSR_MAV) {
 700                 u64 addr;
 701
 702                 addr = mfspr(SPRN_MCAR);
 703                 addr |= (u64)mfspr(SPRN_MCARU) << 32;
 704
 705                 pr_cont("Machine Check %s Address: %#llx\n",
 706                        reason & MCSR_MEA ? "Effective" : "Physical", addr);
 707         }
 708
 709 silent_out:
 710         mtspr(SPRN_MCSR, mcsr);
 711         return mfspr(SPRN_MCSR) == 0 && recoverable;
 712 }
 713
 714 int machine_check_e500(struct pt_regs *regs)
 715 {
 716         unsigned long reason = mfspr(SPRN_MCSR);
 717
 718         if (reason & MCSR_BUS_RBERR) {
 719                 if (fsl_rio_mcheck_exception(regs))
 720                         return 1;
 721                 if (fsl_pci_mcheck_exception(regs))
 722                         return 1;
 723         }
 724
 725         printk("Machine check in kernel mode.\n");
 726         printk("Caused by (from MCSR=%lx): ", reason);
 727
 728         if (reason & MCSR_MCP)
 729                 pr_cont("Machine Check Signal\n");
 730         if (reason & MCSR_ICPERR)
 731                 pr_cont("Instruction Cache Parity Error\n");
 732         if (reason & MCSR_DCP_PERR)
 733                 pr_cont("Data Cache Push Parity Error\n");
 734         if (reason & MCSR_DCPERR)
 735                 pr_cont("Data Cache Parity Error\n");
 736         if (reason & MCSR_BUS_IAERR)
 737                 pr_cont("Bus - Instruction Address Error\n");
 738         if (reason & MCSR_BUS_RAERR)
 739                 pr_cont("Bus - Read Address Error\n");
 740         if (reason & MCSR_BUS_WAERR)
 741                 pr_cont("Bus - Write Address Error\n");
 742         if (reason & MCSR_BUS_IBERR)
 743                 pr_cont("Bus - Instruction Data Error\n");
 744         if (reason & MCSR_BUS_RBERR)
 745                 pr_cont("Bus - Read Data Bus Error\n");
 746         if (reason & MCSR_BUS_WBERR)
 747                 pr_cont("Bus - Write Data Bus Error\n");
 748         if (reason & MCSR_BUS_IPERR)
 749                 pr_cont("Bus - Instruction Parity Error\n");
 750         if (reason & MCSR_BUS_RPERR)
 751                 pr_cont("Bus - Read Parity Error\n");
 752
 753         return 0;
 754 }
 755
 756 int machine_check_generic(struct pt_regs *regs)
 757 {
 758         return 0;
 759 }
 760 #elif defined(CONFIG_PPC32)
 761 int machine_check_generic(struct pt_regs *regs)
 762 {
 763         unsigned long reason = regs->msr;
 764
 765         printk("Machine check in kernel mode.\n");
 766         printk("Caused by (from SRR1=%lx): ", reason);
 767         switch (reason & 0x601F0000) {
 768         case 0x80000:
 769                 pr_cont("Machine check signal\n");
 770                 break;
 771         case 0x40000:
 772         case 0x140000:  /* 7450 MSS error and TEA */
 773                 pr_cont("Transfer error ack signal\n");
 774                 break;
 775         case 0x20000:
 776                 pr_cont("Data parity error signal\n");
 777                 break;
 778         case 0x10000:
 779                 pr_cont("Address parity error signal\n");
 780                 break;
 781         case 0x20000000:
 782                 pr_cont("L1 Data Cache error\n");
 783                 break;
 784         case 0x40000000:
 785                 pr_cont("L1 Instruction Cache error\n");
 786                 break;
 787         case 0x00100000:
 788                 pr_cont("L2 data cache parity error\n");
 789                 break;
 790         default:
 791                 pr_cont("Unknown values in msr\n");
 792         }
 793         return 0;
 794 }
 795 #endif /* everything else */
 796
 797 void die_mce(const char *str, struct pt_regs *regs, long err)
 798 {
 799         /*
 800          * The machine check wants to kill the interrupted context, but
 801          * do_exit() checks for in_interrupt() and panics in that case, so
 802          * exit the irq/nmi before calling die.
 803          */
 804         if (!IS_ENABLED(CONFIG_PPC_BOOK3S_64))
 805                 nmi_exit();
 806         die(str, regs, err);
 807 }
 808 NOKPROBE_SYMBOL(die_mce);
 809
 810 #ifdef CONFIG_PPC_BOOK3S_64
 811 DEFINE_INTERRUPT_HANDLER_ASYNC(machine_check_exception)
 812 #else
 813 DEFINE_INTERRUPT_HANDLER_NMI(machine_check_exception)
 814 #endif
 815 {
 816         int recover = 0;
 817
 818         /*
 819          * BOOK3S_64 does not call this handler as a non-maskable interrupt
 820          * (it uses its own early real-mode handler to handle the MCE proper
 821          * and then raises irq_work to call this handler when interrupts are
 822          * enabled).
 823          *
 824          * This is silly. The BOOK3S_64 should just call a different function
 825          * rather than expecting semantics to magically change. Something
 826          * like 'non_nmi_machine_check_exception()', perhaps?
 827          */
 828         const bool nmi = !IS_ENABLED(CONFIG_PPC_BOOK3S_64);
 829
 830         if (nmi) nmi_enter();
 831
 832         __this_cpu_inc(irq_stat.mce_exceptions);
 833
 834         add_taint(TAINT_MACHINE_CHECK, LOCKDEP_NOW_UNRELIABLE);
 835
 836         /* See if any machine dependent calls. In theory, we would want
 837          * to call the CPU first, and call the ppc_md. one if the CPU
 838          * one returns a positive number. However there is existing code
 839          * that assumes the board gets a first chance, so let's keep it
 840          * that way for now and fix things later. --BenH.
 841          */
 842         if (ppc_md.machine_check_exception)
 843                 recover = ppc_md.machine_check_exception(regs);
 844         else if (cur_cpu_spec->machine_check)
 845                 recover = cur_cpu_spec->machine_check(regs);
 846
 847         if (recover > 0)
 848                 goto bail;
 849
 850         if (debugger_fault_handler(regs))
 851                 goto bail;
 852
 853         if (check_io_access(regs))
 854                 goto bail;
 855
 856         die_mce("Machine check", regs, SIGBUS);
 857
 858 bail:
 859         /* Must die if the interrupt is not recoverable */
 860         if (!(regs->msr & MSR_RI))
 861                 die_mce("Unrecoverable Machine check", regs, SIGBUS);
 862
 863         if (nmi) nmi_exit();
 864
 865 #ifdef CONFIG_PPC_BOOK3S_64
 866         return;
 867 #else
 868         return 0;
 869 #endif
 870 }
 871 NOKPROBE_SYMBOL(machine_check_exception);
 872
 873 DEFINE_INTERRUPT_HANDLER(SMIException) /* async? */
 874 {
 875         die("System Management Interrupt", regs, SIGABRT);
 876 }
 877
 878 #ifdef CONFIG_VSX
 879 static void p9_hmi_special_emu(struct pt_regs *regs)
 880 {
 881         unsigned int ra, rb, t, i, sel, instr, rc;
 882         const void __user *addr;
 883         u8 vbuf[16] __aligned(16), *vdst;
 884         unsigned long ea, msr, msr_mask;
 885         bool swap;
 886
 887         if (__get_user_inatomic(instr, (unsigned int __user *)regs->nip))
 888                 return;
 889
 890         /*
 891          * lxvb16x      opcode: 0x7c0006d8
 892          * lxvd2x       opcode: 0x7c000698
 893          * lxvh8x       opcode: 0x7c000658
 894          * lxvw4x       opcode: 0x7c000618
 895          */
 896         if ((instr & 0xfc00073e) != 0x7c000618) {
 897                 pr_devel("HMI vec emu: not vector CI %i:%s[%d] nip=%016lx"
 898                          " instr=%08x\n",
 899                          smp_processor_id(), current->comm, current->pid,
 900                          regs->nip, instr);
 901                 return;
 902         }
 903
 904         /* Grab vector registers into the task struct */
 905         msr = regs->msr; /* Grab msr before we flush the bits */
 906         flush_vsx_to_thread(current);
 907         enable_kernel_altivec();
 908
 909         /*
 910          * Is userspace running with a different endian (this is rare but
 911          * not impossible)
 912          */
 913         swap = (msr & MSR_LE) != (MSR_KERNEL & MSR_LE);
 914
 915         /* Decode the instruction */
 916         ra = (instr >> 16) & 0x1f;
 917         rb = (instr >> 11) & 0x1f;
 918         t = (instr >> 21) & 0x1f;
 919         if (instr & 1)
 920                 vdst = (u8 *)&current->thread.vr_state.vr[t];
 921         else
 922                 vdst = (u8 *)&current->thread.fp_state.fpr[t][0];
 923
 924         /* Grab the vector address */
 925         ea = regs->gpr[rb] + (ra ? regs->gpr[ra] : 0);
 926         if (is_32bit_task())
 927                 ea &= 0xfffffffful;
 928         addr = (__force const void __user *)ea;
 929
 930         /* Check it */
 931         if (!access_ok(addr, 16)) {
 932                 pr_devel("HMI vec emu: bad access %i:%s[%d] nip=%016lx"
 933                          " instr=%08x addr=%016lx\n",
 934                          smp_processor_id(), current->comm, current->pid,
 935                          regs->nip, instr, (unsigned long)addr);
 936                 return;
 937         }
 938
 939         /* Read the vector */
 940         rc = 0;
 941         if ((unsigned long)addr & 0xfUL)
 942                 /* unaligned case */
 943                 rc = __copy_from_user_inatomic(vbuf, addr, 16);
 944         else
 945                 __get_user_atomic_128_aligned(vbuf, addr, rc);
 946         if (rc) {
 947                 pr_devel("HMI vec emu: page fault %i:%s[%d] nip=%016lx"
 948                          " instr=%08x addr=%016lx\n",
 949                          smp_processor_id(), current->comm, current->pid,
 950                          regs->nip, instr, (unsigned long)addr);
 951                 return;
 952         }
 953
 954         pr_devel("HMI vec emu: emulated vector CI %i:%s[%d] nip=%016lx"
 955                  " instr=%08x addr=%016lx\n",
 956                  smp_processor_id(), current->comm, current->pid, regs->nip,
 957                  instr, (unsigned long) addr);
 958
 959         /* Grab instruction "selector" */
 960         sel = (instr >> 6) & 3;
 961
 962         /*
 963          * Check to make sure the facility is actually enabled. This
 964          * could happen if we get a false positive hit.
 965          *
 966          * lxvd2x/lxvw4x always check MSR VSX sel = 0,2
 967          * lxvh8x/lxvb16x check MSR VSX or VEC depending on VSR used sel = 1,3
 968          */
 969         msr_mask = MSR_VSX;
 970         if ((sel & 1) && (instr & 1)) /* lxvh8x & lxvb16x + VSR >= 32 */
 971                 msr_mask = MSR_VEC;
 972         if (!(msr & msr_mask)) {
 973                 pr_devel("HMI vec emu: MSR fac clear %i:%s[%d] nip=%016lx"
 974                          " instr=%08x msr:%016lx\n",
 975                          smp_processor_id(), current->comm, current->pid,
 976                          regs->nip, instr, msr);
 977                 return;
 978         }
 979
 980         /* Do logging here before we modify sel based on endian */
 981         switch (sel) {
 982         case 0: /* lxvw4x */
 983                 PPC_WARN_EMULATED(lxvw4x, regs);
 984                 break;
 985         case 1: /* lxvh8x */
 986                 PPC_WARN_EMULATED(lxvh8x, regs);
 987                 break;
 988         case 2: /* lxvd2x */
 989                 PPC_WARN_EMULATED(lxvd2x, regs);
 990                 break;
 991         case 3: /* lxvb16x */
 992                 PPC_WARN_EMULATED(lxvb16x, regs);
 993                 break;
 994         }
 995
 996 #ifdef __LITTLE_ENDIAN__
 997         /*
 998          * An LE kernel stores the vector in the task struct as an LE
 999          * byte array (effectively swapping both the components and
1000          * the content of the components). Those instructions expect
1001          * the components to remain in ascending address order, so we
1002          * swap them back.
1003          *
1004          * If we are running a BE user space, the expectation is that
1005          * of a simple memcpy, so forcing the emulation to look like
1006          * a lxvb16x should do the trick.
1007          */
1008         if (swap)
1009                 sel = 3;
1010
1011         switch (sel) {
1012         case 0: /* lxvw4x */
1013                 for (i = 0; i < 4; i++)
1014                         ((u32 *)vdst)[i] = ((u32 *)vbuf)[3-i];
1015                 break;
1016         case 1: /* lxvh8x */
1017                 for (i = 0; i < 8; i++)
1018                         ((u16 *)vdst)[i] = ((u16 *)vbuf)[7-i];
1019                 break;
1020         case 2: /* lxvd2x */
1021                 for (i = 0; i < 2; i++)
1022                         ((u64 *)vdst)[i] = ((u64 *)vbuf)[1-i];
1023                 break;
1024         case 3: /* lxvb16x */
1025                 for (i = 0; i < 16; i++)
1026                         vdst[i] = vbuf[15-i];
1027                 break;
1028         }
1029 #else /* __LITTLE_ENDIAN__ */
1030         /* On a big endian kernel, a BE userspace only needs a memcpy */
1031         if (!swap)
1032                 sel = 3;
1033
1034         /* Otherwise, we need to swap the content of the components */
1035         switch (sel) {
1036         case 0: /* lxvw4x */
1037                 for (i = 0; i < 4; i++)
1038                         ((u32 *)vdst)[i] = cpu_to_le32(((u32 *)vbuf)[i]);
1039                 break;
1040         case 1: /* lxvh8x */
1041                 for (i = 0; i < 8; i++)
1042                         ((u16 *)vdst)[i] = cpu_to_le16(((u16 *)vbuf)[i]);
1043                 break;
1044         case 2: /* lxvd2x */
1045                 for (i = 0; i < 2; i++)
1046                         ((u64 *)vdst)[i] = cpu_to_le64(((u64 *)vbuf)[i]);
1047                 break;
1048         case 3: /* lxvb16x */
1049                 memcpy(vdst, vbuf, 16);
1050                 break;
1051         }
1052 #endif /* !__LITTLE_ENDIAN__ */
1053
1054         /* Go to next instruction */
1055         regs->nip += 4;
1056 }
1057 #endif /* CONFIG_VSX */
1058
1059 DEFINE_INTERRUPT_HANDLER_ASYNC(handle_hmi_exception)
1060 {
1061         struct pt_regs *old_regs;
1062
1063         old_regs = set_irq_regs(regs);
1064         irq_enter();
1065
1066 #ifdef CONFIG_VSX
1067         /* Real mode flagged P9 special emu is needed */
1068         if (local_paca->hmi_p9_special_emu) {
1069                 local_paca->hmi_p9_special_emu = 0;
1070
1071                 /*
1072                  * We don't want to take page faults while doing the
1073                  * emulation, we just replay the instruction if necessary.
1074                  */
1075                 pagefault_disable();
1076                 p9_hmi_special_emu(regs);
1077                 pagefault_enable();
1078         }
1079 #endif /* CONFIG_VSX */
1080
1081         if (ppc_md.handle_hmi_exception)
1082                 ppc_md.handle_hmi_exception(regs);
1083
1084         irq_exit();
1085         set_irq_regs(old_regs);
1086 }
1087
1088 DEFINE_INTERRUPT_HANDLER(unknown_exception)
1089 {
1090         enum ctx_state prev_state = exception_enter();
1091
1092         printk("Bad trap at PC: %lx, SR: %lx, vector=%lx\n",
1093                regs->nip, regs->msr, regs->trap);
1094
1095         _exception(SIGTRAP, regs, TRAP_UNK, 0);
1096
1097         exception_exit(prev_state);
1098 }
1099
1100 DEFINE_INTERRUPT_HANDLER_ASYNC(unknown_async_exception)
1101 {
1102         enum ctx_state prev_state = exception_enter();
1103
1104         printk("Bad trap at PC: %lx, SR: %lx, vector=%lx\n",
1105                regs->nip, regs->msr, regs->trap);
1106
1107         _exception(SIGTRAP, regs, TRAP_UNK, 0);
1108
1109         exception_exit(prev_state);
1110 }
1111
1112 DEFINE_INTERRUPT_HANDLER(instruction_breakpoint_exception)
1113 {
1114         enum ctx_state prev_state = exception_enter();
1115
1116         if (notify_die(DIE_IABR_MATCH, "iabr_match", regs, 5,
1117                                         5, SIGTRAP) == NOTIFY_STOP)
1118                 goto bail;
1119         if (debugger_iabr_match(regs))
1120                 goto bail;
1121         _exception(SIGTRAP, regs, TRAP_BRKPT, regs->nip);
1122
1123 bail:
1124         exception_exit(prev_state);
1125 }
1126
1127 DEFINE_INTERRUPT_HANDLER(RunModeException)
1128 {
1129         _exception(SIGTRAP, regs, TRAP_UNK, 0);
1130 }
1131
1132 DEFINE_INTERRUPT_HANDLER(single_step_exception)
1133 {
1134         enum ctx_state prev_state = exception_enter();
1135
1136         clear_single_step(regs);
1137         clear_br_trace(regs);
1138
1139         if (kprobe_post_handler(regs))
1140                 return;
1141
1142         if (notify_die(DIE_SSTEP, "single_step", regs, 5,
1143                                         5, SIGTRAP) == NOTIFY_STOP)
1144                 goto bail;
1145         if (debugger_sstep(regs))
1146                 goto bail;
1147
1148         _exception(SIGTRAP, regs, TRAP_TRACE, regs->nip);
1149
1150 bail:
1151         exception_exit(prev_state);
1152 }
1153 NOKPROBE_SYMBOL(single_step_exception);
1154
1155 /*
1156  * After we have successfully emulated an instruction, we have to
1157  * check if the instruction was being single-stepped, and if so,
1158  * pretend we got a single-step exception.  This was pointed out
1159  * by Kumar Gala.  -- paulus
1160  */
1161 static void emulate_single_step(struct pt_regs *regs)
1162 {
1163         if (single_stepping(regs))
1164                 single_step_exception(regs);
1165 }
1166
1167 static inline int __parse_fpscr(unsigned long fpscr)
1168 {
1169         int ret = FPE_FLTUNK;
1170
1171         /* Invalid operation */
1172         if ((fpscr & FPSCR_VE) && (fpscr & FPSCR_VX))
1173                 ret = FPE_FLTINV;
1174
1175         /* Overflow */
1176         else if ((fpscr & FPSCR_OE) && (fpscr & FPSCR_OX))
1177                 ret = FPE_FLTOVF;
1178
1179         /* Underflow */
1180         else if ((fpscr & FPSCR_UE) && (fpscr & FPSCR_UX))
1181                 ret = FPE_FLTUND;
1182
1183         /* Divide by zero */
1184         else if ((fpscr & FPSCR_ZE) && (fpscr & FPSCR_ZX))
1185                 ret = FPE_FLTDIV;
1186
1187         /* Inexact result */
1188         else if ((fpscr & FPSCR_XE) && (fpscr & FPSCR_XX))
1189                 ret = FPE_FLTRES;
1190
1191         return ret;
1192 }
1193
1194 static void parse_fpe(struct pt_regs *regs)
1195 {
1196         int code = 0;
1197
1198         flush_fp_to_thread(current);
1199
1200 #ifdef CONFIG_PPC_FPU_REGS
1201         code = __parse_fpscr(current->thread.fp_state.fpscr);
1202 #endif
1203
1204         _exception(SIGFPE, regs, code, regs->nip);
1205 }
1206
1207 /*
1208  * Illegal instruction emulation support.  Originally written to
1209  * provide the PVR to user applications using the mfspr rd, PVR.
1210  * Return non-zero if we can't emulate, or -EFAULT if the associated
1211  * memory access caused an access fault.  Return zero on success.
1212  *
1213  * There are a couple of ways to do this, either "decode" the instruction
1214  * or directly match lots of bits.  In this case, matching lots of
1215  * bits is faster and easier.
1216  *
1217  */
1218 static int emulate_string_inst(struct pt_regs *regs, u32 instword)
1219 {
1220         u8 rT = (instword >> 21) & 0x1f;
1221         u8 rA = (instword >> 16) & 0x1f;
1222         u8 NB_RB = (instword >> 11) & 0x1f;
1223         u32 num_bytes;
1224         unsigned long EA;
1225         int pos = 0;
1226
1227         /* Early out if we are an invalid form of lswx */
1228         if ((instword & PPC_INST_STRING_MASK) == PPC_INST_LSWX)
1229                 if ((rT == rA) || (rT == NB_RB))
1230                         return -EINVAL;
1231
1232         EA = (rA == 0) ? 0 : regs->gpr[rA];
1233
1234         switch (instword & PPC_INST_STRING_MASK) {
1235                 case PPC_INST_LSWX:
1236                 case PPC_INST_STSWX:
1237                         EA += NB_RB;
1238                         num_bytes = regs->xer & 0x7f;
1239                         break;
1240                 case PPC_INST_LSWI:
1241                 case PPC_INST_STSWI:
1242                         num_bytes = (NB_RB == 0) ? 32 : NB_RB;
1243                         break;
1244                 default:
1245                         return -EINVAL;
1246         }
1247
1248         while (num_bytes != 0)
1249         {
1250                 u8 val;
1251                 u32 shift = 8 * (3 - (pos & 0x3));
1252
1253                 /* if process is 32-bit, clear upper 32 bits of EA */
1254                 if ((regs->msr & MSR_64BIT) == 0)
1255                         EA &= 0xFFFFFFFF;
1256
1257                 switch ((instword & PPC_INST_STRING_MASK)) {
1258                         case PPC_INST_LSWX:
1259                         case PPC_INST_LSWI:
1260                                 if (get_user(val, (u8 __user *)EA))
1261                                         return -EFAULT;
1262                                 /* first time updating this reg,
1263                                  * zero it out */
1264                                 if (pos == 0)
1265                                         regs->gpr[rT] = 0;
1266                                 regs->gpr[rT] |= val << shift;
1267                                 break;
1268                         case PPC_INST_STSWI:
1269                         case PPC_INST_STSWX:
1270                                 val = regs->gpr[rT] >> shift;
1271                                 if (put_user(val, (u8 __user *)EA))
1272                                         return -EFAULT;
1273                                 break;
1274                 }
1275                 /* move EA to next address */
1276                 EA += 1;
1277                 num_bytes--;
1278
1279                 /* manage our position within the register */
1280                 if (++pos == 4) {
1281                         pos = 0;
1282                         if (++rT == 32)
1283                                 rT = 0;
1284                 }
1285         }
1286
1287         return 0;
1288 }
1289
1290 static int emulate_popcntb_inst(struct pt_regs *regs, u32 instword)
1291 {
1292         u32 ra,rs;
1293         unsigned long tmp;
1294
1295         ra = (instword >> 16) & 0x1f;
1296         rs = (instword >> 21) & 0x1f;
1297
1298         tmp = regs->gpr[rs];
1299         tmp = tmp - ((tmp >> 1) & 0x5555555555555555ULL);
1300         tmp = (tmp & 0x3333333333333333ULL) + ((tmp >> 2) & 0x3333333333333333ULL);
1301         tmp = (tmp + (tmp >> 4)) & 0x0f0f0f0f0f0f0f0fULL;
1302         regs->gpr[ra] = tmp;
1303
1304         return 0;
1305 }
1306
1307 static int emulate_isel(struct pt_regs *regs, u32 instword)
1308 {
1309         u8 rT = (instword >> 21) & 0x1f;
1310         u8 rA = (instword >> 16) & 0x1f;
1311         u8 rB = (instword >> 11) & 0x1f;
1312         u8 BC = (instword >> 6) & 0x1f;
1313         u8 bit;
1314         unsigned long tmp;
1315
1316         tmp = (rA == 0) ? 0 : regs->gpr[rA];
1317         bit = (regs->ccr >> (31 - BC)) & 0x1;
1318
1319         regs->gpr[rT] = bit ? tmp : regs->gpr[rB];
1320
1321         return 0;
1322 }
1323
1324 #ifdef CONFIG_PPC_TRANSACTIONAL_MEM
1325 static inline bool tm_abort_check(struct pt_regs *regs, int cause)
1326 {
1327         /* If we're emulating a load/store in an active transaction, we cannot
1328          * emulate it as the kernel operates in transaction suspended context.
1329          * We need to abort the transaction.  This creates a persistent TM
1330          * abort so tell the user what caused it with a new code.
1331          */
1332         if (MSR_TM_TRANSACTIONAL(regs->msr)) {
1333                 tm_enable();
1334                 tm_abort(cause);
1335                 return true;
1336         }
1337         return false;
1338 }
1339 #else
1340 static inline bool tm_abort_check(struct pt_regs *regs, int reason)
1341 {
1342         return false;
1343 }
1344 #endif
1345
1346 static int emulate_instruction(struct pt_regs *regs)
1347 {
1348         u32 instword;
1349         u32 rd;
1350
1351         if (!user_mode(regs))
1352                 return -EINVAL;
1353         CHECK_FULL_REGS(regs);
1354
1355         if (get_user(instword, (u32 __user *)(regs->nip)))
1356                 return -EFAULT;
1357
1358         /* Emulate the mfspr rD, PVR. */
1359         if ((instword & PPC_INST_MFSPR_PVR_MASK) == PPC_INST_MFSPR_PVR) {
1360                 PPC_WARN_EMULATED(mfpvr, regs);
1361                 rd = (instword >> 21) & 0x1f;
1362                 regs->gpr[rd] = mfspr(SPRN_PVR);
1363                 return 0;
1364         }
1365
1366         /* Emulating the dcba insn is just a no-op.  */
1367         if ((instword & PPC_INST_DCBA_MASK) == PPC_INST_DCBA) {
1368                 PPC_WARN_EMULATED(dcba, regs);
1369                 return 0;
1370         }
1371
1372         /* Emulate the mcrxr insn.  */
1373         if ((instword & PPC_INST_MCRXR_MASK) == PPC_INST_MCRXR) {
1374                 int shift = (instword >> 21) & 0x1c;
1375                 unsigned long msk = 0xf0000000UL >> shift;
1376
1377                 PPC_WARN_EMULATED(mcrxr, regs);
1378                 regs->ccr = (regs->ccr & ~msk) | ((regs->xer >> shift) & msk);
1379                 regs->xer &= ~0xf0000000UL;
1380                 return 0;
1381         }
1382
1383         /* Emulate load/store string insn. */
1384         if ((instword & PPC_INST_STRING_GEN_MASK) == PPC_INST_STRING) {
1385                 if (tm_abort_check(regs,
1386                                    TM_CAUSE_EMULATE | TM_CAUSE_PERSISTENT))
1387                         return -EINVAL;
1388                 PPC_WARN_EMULATED(string, regs);
1389                 return emulate_string_inst(regs, instword);
1390         }
1391
1392         /* Emulate the popcntb (Population Count Bytes) instruction. */
1393         if ((instword & PPC_INST_POPCNTB_MASK) == PPC_INST_POPCNTB) {
1394                 PPC_WARN_EMULATED(popcntb, regs);
1395                 return emulate_popcntb_inst(regs, instword);
1396         }
1397
1398         /* Emulate isel (Integer Select) instruction */
1399         if ((instword & PPC_INST_ISEL_MASK) == PPC_INST_ISEL) {
1400                 PPC_WARN_EMULATED(isel, regs);
1401                 return emulate_isel(regs, instword);
1402         }
1403
1404         /* Emulate sync instruction variants */
1405         if ((instword & PPC_INST_SYNC_MASK) == PPC_INST_SYNC) {
1406                 PPC_WARN_EMULATED(sync, regs);
1407                 asm volatile("sync");
1408                 return 0;
1409         }
1410
1411 #ifdef CONFIG_PPC64
1412         /* Emulate the mfspr rD, DSCR. */
1413         if ((((instword & PPC_INST_MFSPR_DSCR_USER_MASK) ==
1414                 PPC_INST_MFSPR_DSCR_USER) ||
1415              ((instword & PPC_INST_MFSPR_DSCR_MASK) ==
1416                 PPC_INST_MFSPR_DSCR)) &&
1417                         cpu_has_feature(CPU_FTR_DSCR)) {
1418                 PPC_WARN_EMULATED(mfdscr, regs);
1419                 rd = (instword >> 21) & 0x1f;
1420                 regs->gpr[rd] = mfspr(SPRN_DSCR);
1421                 return 0;
1422         }
1423         /* Emulate the mtspr DSCR, rD. */
1424         if ((((instword & PPC_INST_MTSPR_DSCR_USER_MASK) ==
1425                 PPC_INST_MTSPR_DSCR_USER) ||
1426              ((instword & PPC_INST_MTSPR_DSCR_MASK) ==
1427                 PPC_INST_MTSPR_DSCR)) &&
1428                         cpu_has_feature(CPU_FTR_DSCR)) {
1429                 PPC_WARN_EMULATED(mtdscr, regs);
1430                 rd = (instword >> 21) & 0x1f;
1431                 current->thread.dscr = regs->gpr[rd];
1432                 current->thread.dscr_inherit = 1;
1433                 mtspr(SPRN_DSCR, current->thread.dscr);
1434                 return 0;
1435         }
1436 #endif
1437
1438         return -EINVAL;
1439 }
1440
1441 int is_valid_bugaddr(unsigned long addr)
1442 {
1443         return is_kernel_addr(addr);
1444 }
1445
1446 #ifdef CONFIG_MATH_EMULATION
1447 static int emulate_math(struct pt_regs *regs)
1448 {
1449         int ret;
1450         extern int do_mathemu(struct pt_regs *regs);
1451
1452         ret = do_mathemu(regs);
1453         if (ret >= 0)
1454                 PPC_WARN_EMULATED(math, regs);
1455
1456         switch (ret) {
1457         case 0:
1458                 emulate_single_step(regs);
1459                 return 0;
1460         case 1: {
1461                         int code = 0;
1462                         code = __parse_fpscr(current->thread.fp_state.fpscr);
1463                         _exception(SIGFPE, regs, code, regs->nip);
1464                         return 0;
1465                 }
1466         case -EFAULT:
1467                 _exception(SIGSEGV, regs, SEGV_MAPERR, regs->nip);
1468                 return 0;
1469         }
1470
1471         return -1;
1472 }
1473 #else
1474 static inline int emulate_math(struct pt_regs *regs) { return -1; }
1475 #endif
1476
1477 static void do_program_check(struct pt_regs *regs)
1478 {
1479         unsigned int reason = get_reason(regs);
1480
1481         /* We can now get here via a FP Unavailable exception if the core
1482          * has no FPU, in that case the reason flags will be 0 */
1483
1484         if (reason & REASON_FP) {
1485                 /* IEEE FP exception */
1486                 parse_fpe(regs);
1487                 return;
1488         }
1489         if (reason & REASON_TRAP) {
1490                 unsigned long bugaddr;
1491                 /* Debugger is first in line to stop recursive faults in
1492                  * rcu_lock, notify_die, or atomic_notifier_call_chain */
1493                 if (debugger_bpt(regs))
1494                         return;
1495
1496                 if (kprobe_handler(regs))
1497                         return;
1498
1499                 /* trap exception */
1500                 if (notify_die(DIE_BPT, "breakpoint", regs, 5, 5, SIGTRAP)
1501                                 == NOTIFY_STOP)
1502                         return;
1503
1504                 bugaddr = regs->nip;
1505                 /*
1506                  * Fixup bugaddr for BUG_ON() in real mode
1507                  */
1508                 if (!is_kernel_addr(bugaddr) && !(regs->msr & MSR_IR))
1509                         bugaddr += PAGE_OFFSET;
1510
1511                 if (!(regs->msr & MSR_PR) &&  /* not user-mode */
1512                     report_bug(bugaddr, regs) == BUG_TRAP_TYPE_WARN) {
1513                         regs->nip += 4;
1514                         return;
1515                 }
1516                 _exception(SIGTRAP, regs, TRAP_BRKPT, regs->nip);
1517                 return;
1518         }
1519 #ifdef CONFIG_PPC_TRANSACTIONAL_MEM
1520         if (reason & REASON_TM) {
1521                 /* This is a TM "Bad Thing Exception" program check.
1522                  * This occurs when:
1523                  * -  An rfid/hrfid/mtmsrd attempts to cause an illegal
1524                  *    transition in TM states.
1525                  * -  A trechkpt is attempted when transactional.
1526                  * -  A treclaim is attempted when non transactional.
1527                  * -  A tend is illegally attempted.
1528                  * -  writing a TM SPR when transactional.
1529                  *
1530                  * If usermode caused this, it's done something illegal and
1531                  * gets a SIGILL slap on the wrist.  We call it an illegal
1532                  * operand to distinguish from the instruction just being bad
1533                  * (e.g. executing a 'tend' on a CPU without TM!); it's an
1534                  * illegal /placement/ of a valid instruction.
1535                  */
1536                 if (user_mode(regs)) {
1537                         _exception(SIGILL, regs, ILL_ILLOPN, regs->nip);
1538                         return;
1539                 } else {
1540                         printk(KERN_EMERG "Unexpected TM Bad Thing exception "
1541                                "at %lx (msr 0x%lx) tm_scratch=%llx\n",
1542                                regs->nip, regs->msr, get_paca()->tm_scratch);
1543                         die("Unrecoverable exception", regs, SIGABRT);
1544                 }
1545         }
1546 #endif
1547
1548         /*
1549          * If we took the program check in the kernel skip down to sending a
1550          * SIGILL. The subsequent cases all relate to emulating instructions
1551          * which we should only do for userspace. We also do not want to enable
1552          * interrupts for kernel faults because that might lead to further
1553          * faults, and loose the context of the original exception.
1554          */
1555         if (!user_mode(regs))
1556                 goto sigill;
1557
1558         /* We restore the interrupt state now */
1559         if (!arch_irq_disabled_regs(regs))
1560                 local_irq_enable();
1561
1562         /* (reason & REASON_ILLEGAL) would be the obvious thing here,
1563          * but there seems to be a hardware bug on the 405GP (RevD)
1564          * that means ESR is sometimes set incorrectly - either to
1565          * ESR_DST (!?) or 0.  In the process of chasing this with the
1566          * hardware people - not sure if it can happen on any illegal
1567          * instruction or only on FP instructions, whether there is a
1568          * pattern to occurrences etc. -dgibson 31/Mar/2003
1569          */
1570         if (!emulate_math(regs))
1571                 return;
1572
1573         /* Try to emulate it if we should. */
1574         if (reason & (REASON_ILLEGAL | REASON_PRIVILEGED)) {
1575                 switch (emulate_instruction(regs)) {
1576                 case 0:
1577                         regs->nip += 4;
1578                         emulate_single_step(regs);
1579                         return;
1580                 case -EFAULT:
1581                         _exception(SIGSEGV, regs, SEGV_MAPERR, regs->nip);
1582                         return;
1583                 }
1584         }
1585
1586 sigill:
1587         if (reason & REASON_PRIVILEGED)
1588                 _exception(SIGILL, regs, ILL_PRVOPC, regs->nip);
1589         else
1590                 _exception(SIGILL, regs, ILL_ILLOPC, regs->nip);
1591
1592 }
1593
1594 DEFINE_INTERRUPT_HANDLER(program_check_exception)
1595 {
1596         enum ctx_state prev_state = exception_enter();
1597
1598         do_program_check(regs);
1599
1600         exception_exit(prev_state);
1601 }
1602 NOKPROBE_SYMBOL(program_check_exception);
1603
1604 /*
1605  * This occurs when running in hypervisor mode on POWER6 or later
1606  * and an illegal instruction is encountered.
1607  */
1608 DEFINE_INTERRUPT_HANDLER(emulation_assist_interrupt)
1609 {
1610         enum ctx_state prev_state = exception_enter();
1611
1612         regs->msr |= REASON_ILLEGAL;
1613         do_program_check(regs);
1614
1615         exception_exit(prev_state);
1616 }
1617 NOKPROBE_SYMBOL(emulation_assist_interrupt);
1618
1619 DEFINE_INTERRUPT_HANDLER(alignment_exception)
1620 {
1621         enum ctx_state prev_state = exception_enter();
1622         int sig, code, fixed = 0;
1623         unsigned long  reason;
1624
1625         /* We restore the interrupt state now */
1626         if (!arch_irq_disabled_regs(regs))
1627                 local_irq_enable();
1628
1629         reason = get_reason(regs);
1630
1631         if (reason & REASON_BOUNDARY) {
1632                 sig = SIGBUS;
1633                 code = BUS_ADRALN;
1634                 goto bad;
1635         }
1636
1637         if (tm_abort_check(regs, TM_CAUSE_ALIGNMENT | TM_CAUSE_PERSISTENT))
1638                 goto bail;
1639
1640         /* we don't implement logging of alignment exceptions */
1641         if (!(current->thread.align_ctl & PR_UNALIGN_SIGBUS))
1642                 fixed = fix_alignment(regs);
1643
1644         if (fixed == 1) {
1645                 /* skip over emulated instruction */
1646                 regs->nip += inst_length(reason);
1647                 emulate_single_step(regs);
1648                 goto bail;
1649         }
1650
1651         /* Operand address was bad */
1652         if (fixed == -EFAULT) {
1653                 sig = SIGSEGV;
1654                 code = SEGV_ACCERR;
1655         } else {
1656                 sig = SIGBUS;
1657                 code = BUS_ADRALN;
1658         }
1659 bad:
1660         if (user_mode(regs))
1661                 _exception(sig, regs, code, regs->dar);
1662         else
1663                 bad_page_fault(regs, sig);
1664
1665 bail:
1666         exception_exit(prev_state);
1667 }
1668
1669 DEFINE_INTERRUPT_HANDLER(StackOverflow)
1670 {
1671         pr_crit("Kernel stack overflow in process %s[%d], r1=%lx\n",
1672                 current->comm, task_pid_nr(current), regs->gpr[1]);
1673         debugger(regs);
1674         show_regs(regs);
1675         panic("kernel stack overflow");
1676 }
1677
1678 DEFINE_INTERRUPT_HANDLER(stack_overflow_exception)
1679 {
1680         enum ctx_state prev_state = exception_enter();
1681
1682         die("Kernel stack overflow", regs, SIGSEGV);
1683
1684         exception_exit(prev_state);
1685 }
1686
1687 DEFINE_INTERRUPT_HANDLER(kernel_fp_unavailable_exception)
1688 {
1689         enum ctx_state prev_state = exception_enter();
1690
1691         printk(KERN_EMERG "Unrecoverable FP Unavailable Exception "
1692                           "%lx at %lx\n", regs->trap, regs->nip);
1693         die("Unrecoverable FP Unavailable Exception", regs, SIGABRT);
1694
1695         exception_exit(prev_state);
1696 }
1697
1698 DEFINE_INTERRUPT_HANDLER(altivec_unavailable_exception)
1699 {
1700         enum ctx_state prev_state = exception_enter();
1701
1702         if (user_mode(regs)) {
1703                 /* A user program has executed an altivec instruction,
1704                    but this kernel doesn't support altivec. */
1705                 _exception(SIGILL, regs, ILL_ILLOPC, regs->nip);
1706                 goto bail;
1707         }
1708
1709         printk(KERN_EMERG "Unrecoverable VMX/Altivec Unavailable Exception "
1710                         "%lx at %lx\n", regs->trap, regs->nip);
1711         die("Unrecoverable VMX/Altivec Unavailable Exception", regs, SIGABRT);
1712
1713 bail:
1714         exception_exit(prev_state);
1715 }
1716
1717 DEFINE_INTERRUPT_HANDLER(vsx_unavailable_exception)
1718 {
1719         if (user_mode(regs)) {
1720                 /* A user program has executed an vsx instruction,
1721                    but this kernel doesn't support vsx. */
1722                 _exception(SIGILL, regs, ILL_ILLOPC, regs->nip);
1723                 return;
1724         }
1725
1726         printk(KERN_EMERG "Unrecoverable VSX Unavailable Exception "
1727                         "%lx at %lx\n", regs->trap, regs->nip);
1728         die("Unrecoverable VSX Unavailable Exception", regs, SIGABRT);
1729 }
1730
1731 #ifdef CONFIG_PPC64
1732 static void tm_unavailable(struct pt_regs *regs)
1733 {
1734 #ifdef CONFIG_PPC_TRANSACTIONAL_MEM
1735         if (user_mode(regs)) {
1736                 current->thread.load_tm++;
1737                 regs->msr |= MSR_TM;
1738                 tm_enable();
1739                 tm_restore_sprs(&current->thread);
1740                 return;
1741         }
1742 #endif
1743         pr_emerg("Unrecoverable TM Unavailable Exception "
1744                         "%lx at %lx\n", regs->trap, regs->nip);
1745         die("Unrecoverable TM Unavailable Exception", regs, SIGABRT);
1746 }
1747
1748 DEFINE_INTERRUPT_HANDLER(facility_unavailable_exception)
1749 {
1750         static char *facility_strings[] = {
1751                 [FSCR_FP_LG] = "FPU",
1752                 [FSCR_VECVSX_LG] = "VMX/VSX",
1753                 [FSCR_DSCR_LG] = "DSCR",
1754                 [FSCR_PM_LG] = "PMU SPRs",
1755                 [FSCR_BHRB_LG] = "BHRB",
1756                 [FSCR_TM_LG] = "TM",
1757                 [FSCR_EBB_LG] = "EBB",
1758                 [FSCR_TAR_LG] = "TAR",
1759                 [FSCR_MSGP_LG] = "MSGP",
1760                 [FSCR_SCV_LG] = "SCV",
1761                 [FSCR_PREFIX_LG] = "PREFIX",
1762         };
1763         char *facility = "unknown";
1764         u64 value;
1765         u32 instword, rd;
1766         u8 status;
1767         bool hv;
1768
1769         hv = (TRAP(regs) == 0xf80);
1770         if (hv)
1771                 value = mfspr(SPRN_HFSCR);
1772         else
1773                 value = mfspr(SPRN_FSCR);
1774
1775         status = value >> 56;
1776         if ((hv || status >= 2) &&
1777             (status < ARRAY_SIZE(facility_strings)) &&
1778             facility_strings[status])
1779                 facility = facility_strings[status];
1780
1781         /* We should not have taken this interrupt in kernel */
1782         if (!user_mode(regs)) {
1783                 pr_emerg("Facility '%s' unavailable (%d) exception in kernel mode at %lx\n",
1784                          facility, status, regs->nip);
1785                 die("Unexpected facility unavailable exception", regs, SIGABRT);
1786         }
1787
1788         /* We restore the interrupt state now */
1789         if (!arch_irq_disabled_regs(regs))
1790                 local_irq_enable();
1791
1792         if (status == FSCR_DSCR_LG) {
1793                 /*
1794                  * User is accessing the DSCR register using the problem
1795                  * state only SPR number (0x03) either through a mfspr or
1796                  * a mtspr instruction. If it is a write attempt through
1797                  * a mtspr, then we set the inherit bit. This also allows
1798                  * the user to write or read the register directly in the
1799                  * future by setting via the FSCR DSCR bit. But in case it
1800                  * is a read DSCR attempt through a mfspr instruction, we
1801                  * just emulate the instruction instead. This code path will
1802                  * always emulate all the mfspr instructions till the user
1803                  * has attempted at least one mtspr instruction. This way it
1804                  * preserves the same behaviour when the user is accessing
1805                  * the DSCR through privilege level only SPR number (0x11)
1806                  * which is emulated through illegal instruction exception.
1807                  * We always leave HFSCR DSCR set.
1808                  */
1809                 if (get_user(instword, (u32 __user *)(regs->nip))) {
1810                         pr_err("Failed to fetch the user instruction\n");
1811                         return;
1812                 }
1813
1814                 /* Write into DSCR (mtspr 0x03, RS) */
1815                 if ((instword & PPC_INST_MTSPR_DSCR_USER_MASK)
1816                                 == PPC_INST_MTSPR_DSCR_USER) {
1817                         rd = (instword >> 21) & 0x1f;
1818                         current->thread.dscr = regs->gpr[rd];
1819                         current->thread.dscr_inherit = 1;
1820                         current->thread.fscr |= FSCR_DSCR;
1821                         mtspr(SPRN_FSCR, current->thread.fscr);
1822                 }
1823
1824                 /* Read from DSCR (mfspr RT, 0x03) */
1825                 if ((instword & PPC_INST_MFSPR_DSCR_USER_MASK)
1826                                 == PPC_INST_MFSPR_DSCR_USER) {
1827                         if (emulate_instruction(regs)) {
1828                                 pr_err("DSCR based mfspr emulation failed\n");
1829                                 return;
1830                         }
1831                         regs->nip += 4;
1832                         emulate_single_step(regs);
1833                 }
1834                 return;
1835         }
1836
1837         if (status == FSCR_TM_LG) {
1838                 /*
1839                  * If we're here then the hardware is TM aware because it
1840                  * generated an exception with FSRM_TM set.
1841                  *
1842                  * If cpu_has_feature(CPU_FTR_TM) is false, then either firmware
1843                  * told us not to do TM, or the kernel is not built with TM
1844                  * support.
1845                  *
1846                  * If both of those things are true, then userspace can spam the
1847                  * console by triggering the printk() below just by continually
1848                  * doing tbegin (or any TM instruction). So in that case just
1849                  * send the process a SIGILL immediately.
1850                  */
1851                 if (!cpu_has_feature(CPU_FTR_TM))
1852                         goto out;
1853
1854                 tm_unavailable(regs);
1855                 return;
1856         }
1857
1858         pr_err_ratelimited("%sFacility '%s' unavailable (%d), exception at 0x%lx, MSR=%lx\n",
1859                 hv ? "Hypervisor " : "", facility, status, regs->nip, regs->msr);
1860
1861 out:
1862         _exception(SIGILL, regs, ILL_ILLOPC, regs->nip);
1863 }
1864 #endif
1865
1866 #ifdef CONFIG_PPC_TRANSACTIONAL_MEM
1867
1868 DEFINE_INTERRUPT_HANDLER(fp_unavailable_tm)
1869 {
1870         /* Note:  This does not handle any kind of FP laziness. */
1871
1872         TM_DEBUG("FP Unavailable trap whilst transactional at 0x%lx, MSR=%lx\n",
1873                  regs->nip, regs->msr);
1874
1875         /* We can only have got here if the task started using FP after
1876          * beginning the transaction.  So, the transactional regs are just a
1877          * copy of the checkpointed ones.  But, we still need to recheckpoint
1878          * as we're enabling FP for the process; it will return, abort the
1879          * transaction, and probably retry but now with FP enabled.  So the
1880          * checkpointed FP registers need to be loaded.
1881          */
1882         tm_reclaim_current(TM_CAUSE_FAC_UNAV);
1883
1884         /*
1885          * Reclaim initially saved out bogus (lazy) FPRs to ckfp_state, and
1886          * then it was overwrite by the thr->fp_state by tm_reclaim_thread().
1887          *
1888          * At this point, ck{fp,vr}_state contains the exact values we want to
1889          * recheckpoint.
1890          */
1891
1892         /* Enable FP for the task: */
1893         current->thread.load_fp = 1;
1894
1895         /*
1896          * Recheckpoint all the checkpointed ckpt, ck{fp, vr}_state registers.
1897          */
1898         tm_recheckpoint(&current->thread);
1899 }
1900
1901 DEFINE_INTERRUPT_HANDLER(altivec_unavailable_tm)
1902 {
1903         /* See the comments in fp_unavailable_tm().  This function operates
1904          * the same way.
1905          */
1906
1907         TM_DEBUG("Vector Unavailable trap whilst transactional at 0x%lx,"
1908                  "MSR=%lx\n",
1909                  regs->nip, regs->msr);
1910         tm_reclaim_current(TM_CAUSE_FAC_UNAV);
1911         current->thread.load_vec = 1;
1912         tm_recheckpoint(&current->thread);
1913         current->thread.used_vr = 1;
1914 }
1915
1916 DEFINE_INTERRUPT_HANDLER(vsx_unavailable_tm)
1917 {
1918         /* See the comments in fp_unavailable_tm().  This works similarly,
1919          * though we're loading both FP and VEC registers in here.
1920          *
1921          * If FP isn't in use, load FP regs.  If VEC isn't in use, load VEC
1922          * regs.  Either way, set MSR_VSX.
1923          */
1924
1925         TM_DEBUG("VSX Unavailable trap whilst transactional at 0x%lx,"
1926                  "MSR=%lx\n",
1927                  regs->nip, regs->msr);
1928
1929         current->thread.used_vsr = 1;
1930
1931         /* This reclaims FP and/or VR regs if they're already enabled */
1932         tm_reclaim_current(TM_CAUSE_FAC_UNAV);
1933
1934         current->thread.load_vec = 1;
1935         current->thread.load_fp = 1;
1936
1937         tm_recheckpoint(&current->thread);
1938 }
1939 #endif /* CONFIG_PPC_TRANSACTIONAL_MEM */
1940
1941 #ifdef CONFIG_PPC64
1942 DECLARE_INTERRUPT_HANDLER_NMI(performance_monitor_exception_nmi);
1943 DEFINE_INTERRUPT_HANDLER_NMI(performance_monitor_exception_nmi)
1944 {
1945         nmi_enter();
1946
1947         __this_cpu_inc(irq_stat.pmu_irqs);
1948
1949         perf_irq(regs);
1950
1951         nmi_exit();
1952
1953         return 0;
1954 }
1955 #endif
1956
1957 DECLARE_INTERRUPT_HANDLER_ASYNC(performance_monitor_exception_async);
1958 DEFINE_INTERRUPT_HANDLER_ASYNC(performance_monitor_exception_async)
1959 {
1960         irq_enter();
1961
1962         __this_cpu_inc(irq_stat.pmu_irqs);
1963
1964         perf_irq(regs);
1965
1966         irq_exit();
1967 }
1968
1969 DEFINE_INTERRUPT_HANDLER_RAW(performance_monitor_exception)
1970 {
1971         /*
1972          * On 64-bit, if perf interrupts hit in a local_irq_disable
1973          * (soft-masked) region, we consider them as NMIs. This is required to
1974          * prevent hash faults on user addresses when reading callchains (and
1975          * looks better from an irq tracing perspective).
1976          */
1977         if (IS_ENABLED(CONFIG_PPC64) && unlikely(arch_irq_disabled_regs(regs)))
1978                 performance_monitor_exception_nmi(regs);
1979         else
1980                 performance_monitor_exception_async(regs);
1981
1982         return 0;
1983 }
1984
1985 #ifdef CONFIG_PPC_ADV_DEBUG_REGS
1986 static void handle_debug(struct pt_regs *regs, unsigned long debug_status)
1987 {
1988         int changed = 0;
1989         /*
1990          * Determine the cause of the debug event, clear the
1991          * event flags and send a trap to the handler. Torez
1992          */
1993         if (debug_status & (DBSR_DAC1R | DBSR_DAC1W)) {
1994                 dbcr_dac(current) &= ~(DBCR_DAC1R | DBCR_DAC1W);
1995 #ifdef CONFIG_PPC_ADV_DEBUG_DAC_RANGE
1996                 current->thread.debug.dbcr2 &= ~DBCR2_DAC12MODE;
1997 #endif
1998                 do_send_trap(regs, mfspr(SPRN_DAC1), debug_status,
1999                              5);
2000                 changed |= 0x01;
2001         }  else if (debug_status & (DBSR_DAC2R | DBSR_DAC2W)) {
2002                 dbcr_dac(current) &= ~(DBCR_DAC2R | DBCR_DAC2W);
2003                 do_send_trap(regs, mfspr(SPRN_DAC2), debug_status,
2004                              6);
2005                 changed |= 0x01;
2006         }  else if (debug_status & DBSR_IAC1) {
2007                 current->thread.debug.dbcr0 &= ~DBCR0_IAC1;
2008                 dbcr_iac_range(current) &= ~DBCR_IAC12MODE;
2009                 do_send_trap(regs, mfspr(SPRN_IAC1), debug_status,
2010                              1);
2011                 changed |= 0x01;
2012         }  else if (debug_status & DBSR_IAC2) {
2013                 current->thread.debug.dbcr0 &= ~DBCR0_IAC2;
2014                 do_send_trap(regs, mfspr(SPRN_IAC2), debug_status,
2015                              2);
2016                 changed |= 0x01;
2017         }  else if (debug_status & DBSR_IAC3) {
2018                 current->thread.debug.dbcr0 &= ~DBCR0_IAC3;
2019                 dbcr_iac_range(current) &= ~DBCR_IAC34MODE;
2020                 do_send_trap(regs, mfspr(SPRN_IAC3), debug_status,
2021                              3);
2022                 changed |= 0x01;
2023         }  else if (debug_status & DBSR_IAC4) {
2024                 current->thread.debug.dbcr0 &= ~DBCR0_IAC4;
2025                 do_send_trap(regs, mfspr(SPRN_IAC4), debug_status,
2026                              4);
2027                 changed |= 0x01;
2028         }
2029         /*
2030          * At the point this routine was called, the MSR(DE) was turned off.
2031          * Check all other debug flags and see if that bit needs to be turned
2032          * back on or not.
2033          */
2034         if (DBCR_ACTIVE_EVENTS(current->thread.debug.dbcr0,
2035                                current->thread.debug.dbcr1))
2036                 regs->msr |= MSR_DE;
2037         else
2038                 /* Make sure the IDM flag is off */
2039                 current->thread.debug.dbcr0 &= ~DBCR0_IDM;
2040
2041         if (changed & 0x01)
2042                 mtspr(SPRN_DBCR0, current->thread.debug.dbcr0);
2043 }
2044
2045 DEFINE_INTERRUPT_HANDLER(DebugException)
2046 {
2047         unsigned long debug_status = regs->dsisr;
2048
2049         current->thread.debug.dbsr = debug_status;
2050
2051         /* Hack alert: On BookE, Branch Taken stops on the branch itself, while
2052          * on server, it stops on the target of the branch. In order to simulate
2053          * the server behaviour, we thus restart right away with a single step
2054          * instead of stopping here when hitting a BT
2055          */
2056         if (debug_status & DBSR_BT) {
2057                 regs->msr &= ~MSR_DE;
2058
2059                 /* Disable BT */
2060                 mtspr(SPRN_DBCR0, mfspr(SPRN_DBCR0) & ~DBCR0_BT);
2061                 /* Clear the BT event */
2062                 mtspr(SPRN_DBSR, DBSR_BT);
2063
2064                 /* Do the single step trick only when coming from userspace */
2065                 if (user_mode(regs)) {
2066                         current->thread.debug.dbcr0 &= ~DBCR0_BT;
2067                         current->thread.debug.dbcr0 |= DBCR0_IDM | DBCR0_IC;
2068                         regs->msr |= MSR_DE;
2069                         return;
2070                 }
2071
2072                 if (kprobe_post_handler(regs))
2073                         return;
2074
2075                 if (notify_die(DIE_SSTEP, "block_step", regs, 5,
2076                                5, SIGTRAP) == NOTIFY_STOP) {
2077                         return;
2078                 }
2079                 if (debugger_sstep(regs))
2080                         return;
2081         } else if (debug_status & DBSR_IC) {    /* Instruction complete */
2082                 regs->msr &= ~MSR_DE;
2083
2084                 /* Disable instruction completion */
2085                 mtspr(SPRN_DBCR0, mfspr(SPRN_DBCR0) & ~DBCR0_IC);
2086                 /* Clear the instruction completion event */
2087                 mtspr(SPRN_DBSR, DBSR_IC);
2088
2089                 if (kprobe_post_handler(regs))
2090                         return;
2091
2092                 if (notify_die(DIE_SSTEP, "single_step", regs, 5,
2093                                5, SIGTRAP) == NOTIFY_STOP) {
2094                         return;
2095                 }
2096
2097                 if (debugger_sstep(regs))
2098                         return;
2099
2100                 if (user_mode(regs)) {
2101                         current->thread.debug.dbcr0 &= ~DBCR0_IC;
2102                         if (DBCR_ACTIVE_EVENTS(current->thread.debug.dbcr0,
2103                                                current->thread.debug.dbcr1))
2104                                 regs->msr |= MSR_DE;
2105                         else
2106                                 /* Make sure the IDM bit is off */
2107                                 current->thread.debug.dbcr0 &= ~DBCR0_IDM;
2108                 }
2109
2110                 _exception(SIGTRAP, regs, TRAP_TRACE, regs->nip);
2111         } else
2112                 handle_debug(regs, debug_status);
2113 }
2114 NOKPROBE_SYMBOL(DebugException);
2115 #endif /* CONFIG_PPC_ADV_DEBUG_REGS */
2116
2117 #ifdef CONFIG_ALTIVEC
2118 DEFINE_INTERRUPT_HANDLER(altivec_assist_exception)
2119 {
2120         int err;
2121
2122         if (!user_mode(regs)) {
2123                 printk(KERN_EMERG "VMX/Altivec assist exception in kernel mode"
2124                        " at %lx\n", regs->nip);
2125                 die("Kernel VMX/Altivec assist exception", regs, SIGILL);
2126         }
2127
2128         flush_altivec_to_thread(current);
2129
2130         PPC_WARN_EMULATED(altivec, regs);
2131         err = emulate_altivec(regs);
2132         if (err == 0) {
2133                 regs->nip += 4;         /* skip emulated instruction */
2134                 emulate_single_step(regs);
2135                 return;
2136         }
2137
2138         if (err == -EFAULT) {
2139                 /* got an error reading the instruction */
2140                 _exception(SIGSEGV, regs, SEGV_ACCERR, regs->nip);
2141         } else {
2142                 /* didn't recognize the instruction */
2143                 /* XXX quick hack for now: set the non-Java bit in the VSCR */
2144                 printk_ratelimited(KERN_ERR "Unrecognized altivec instruction "
2145                                    "in %s at %lx\n", current->comm, regs->nip);
2146                 current->thread.vr_state.vscr.u[3] |= 0x10000;
2147         }
2148 }
2149 #endif /* CONFIG_ALTIVEC */
2150
2151 #ifdef CONFIG_FSL_BOOKE
2152 DEFINE_INTERRUPT_HANDLER(CacheLockingException)
2153 {
2154         unsigned long error_code = regs->dsisr;
2155
2156         /* We treat cache locking instructions from the user
2157          * as priv ops, in the future we could try to do
2158          * something smarter
2159          */
2160         if (error_code & (ESR_DLK|ESR_ILK))
2161                 _exception(SIGILL, regs, ILL_PRVOPC, regs->nip);
2162         return;
2163 }
2164 #endif /* CONFIG_FSL_BOOKE */
2165
2166 #ifdef CONFIG_SPE
2167 DEFINE_INTERRUPT_HANDLER(SPEFloatingPointException)
2168 {
2169         extern int do_spe_mathemu(struct pt_regs *regs);
2170         unsigned long spefscr;
2171         int fpexc_mode;
2172         int code = FPE_FLTUNK;
2173         int err;
2174
2175         /* We restore the interrupt state now */
2176         if (!arch_irq_disabled_regs(regs))
2177                 local_irq_enable();
2178
2179         flush_spe_to_thread(current);
2180
2181         spefscr = current->thread.spefscr;
2182         fpexc_mode = current->thread.fpexc_mode;
2183
2184         if ((spefscr & SPEFSCR_FOVF) && (fpexc_mode & PR_FP_EXC_OVF)) {
2185                 code = FPE_FLTOVF;
2186         }
2187         else if ((spefscr & SPEFSCR_FUNF) && (fpexc_mode & PR_FP_EXC_UND)) {
2188                 code = FPE_FLTUND;
2189         }
2190         else if ((spefscr & SPEFSCR_FDBZ) && (fpexc_mode & PR_FP_EXC_DIV))
2191                 code = FPE_FLTDIV;
2192         else if ((spefscr & SPEFSCR_FINV) && (fpexc_mode & PR_FP_EXC_INV)) {
2193                 code = FPE_FLTINV;
2194         }
2195         else if ((spefscr & (SPEFSCR_FG | SPEFSCR_FX)) && (fpexc_mode & PR_FP_EXC_RES))
2196                 code = FPE_FLTRES;
2197
2198         err = do_spe_mathemu(regs);
2199         if (err == 0) {
2200                 regs->nip += 4;         /* skip emulated instruction */
2201                 emulate_single_step(regs);
2202                 return;
2203         }
2204
2205         if (err == -EFAULT) {
2206                 /* got an error reading the instruction */
2207                 _exception(SIGSEGV, regs, SEGV_ACCERR, regs->nip);
2208         } else if (err == -EINVAL) {
2209                 /* didn't recognize the instruction */
2210                 printk(KERN_ERR "unrecognized spe instruction "
2211                        "in %s at %lx\n", current->comm, regs->nip);
2212         } else {
2213                 _exception(SIGFPE, regs, code, regs->nip);
2214         }
2215
2216         return;
2217 }
2218
2219 DEFINE_INTERRUPT_HANDLER(SPEFloatingPointRoundException)
2220 {
2221         extern int speround_handler(struct pt_regs *regs);
2222         int err;
2223
2224         /* We restore the interrupt state now */
2225         if (!arch_irq_disabled_regs(regs))
2226                 local_irq_enable();
2227
2228         preempt_disable();
2229         if (regs->msr & MSR_SPE)
2230                 giveup_spe(current);
2231         preempt_enable();
2232
2233         regs->nip -= 4;
2234         err = speround_handler(regs);
2235         if (err == 0) {
2236                 regs->nip += 4;         /* skip emulated instruction */
2237                 emulate_single_step(regs);
2238                 return;
2239         }
2240
2241         if (err == -EFAULT) {
2242                 /* got an error reading the instruction */
2243                 _exception(SIGSEGV, regs, SEGV_ACCERR, regs->nip);
2244         } else if (err == -EINVAL) {
2245                 /* didn't recognize the instruction */
2246                 printk(KERN_ERR "unrecognized spe instruction "
2247                        "in %s at %lx\n", current->comm, regs->nip);
2248         } else {
2249                 _exception(SIGFPE, regs, FPE_FLTUNK, regs->nip);
2250                 return;
2251         }
2252 }
2253 #endif
2254
2255 /*
2256  * We enter here if we get an unrecoverable exception, that is, one
2257  * that happened at a point where the RI (recoverable interrupt) bit
2258  * in the MSR is 0.  This indicates that SRR0/1 are live, and that
2259  * we therefore lost state by taking this exception.
2260  */
2261 DEFINE_INTERRUPT_HANDLER(unrecoverable_exception)
2262 {
2263         pr_emerg("Unrecoverable exception %lx at %lx (msr=%lx)\n",
2264                  regs->trap, regs->nip, regs->msr);
2265         die("Unrecoverable exception", regs, SIGABRT);
2266 }
2267 NOKPROBE_SYMBOL(unrecoverable_exception);
2268
2269 #if defined(CONFIG_BOOKE_WDT) || defined(CONFIG_40x)
2270 /*
2271  * Default handler for a Watchdog exception,
2272  * spins until a reboot occurs
2273  */
2274 void __attribute__ ((weak)) WatchdogHandler(struct pt_regs *regs)
2275 {
2276         /* Generic WatchdogHandler, implement your own */
2277         mtspr(SPRN_TCR, mfspr(SPRN_TCR)&(~TCR_WIE));
2278         return;
2279 }
2280
2281 DEFINE_INTERRUPT_HANDLER(WatchdogException) /* XXX NMI? async? */
2282 {
2283         printk (KERN_EMERG "PowerPC Book-E Watchdog Exception\n");
2284         WatchdogHandler(regs);
2285 }
2286 #endif
2287
2288 /*
2289  * We enter here if we discover during exception entry that we are
2290  * running in supervisor mode with a userspace value in the stack pointer.
2291  */
2292 DEFINE_INTERRUPT_HANDLER(kernel_bad_stack)
2293 {
2294         printk(KERN_EMERG "Bad kernel stack pointer %lx at %lx\n",
2295                regs->gpr[1], regs->nip);
2296         die("Bad kernel stack pointer", regs, SIGABRT);
2297 }
2298 NOKPROBE_SYMBOL(kernel_bad_stack);
2299
2300 void __init trap_init(void)
2301 {
2302 }
2303
2304
2305 #ifdef CONFIG_PPC_EMULATED_STATS
2306
2307 #define WARN_EMULATED_SETUP(type)       .type = { .name = #type }
2308
2309 struct ppc_emulated ppc_emulated = {
2310 #ifdef CONFIG_ALTIVEC
2311         WARN_EMULATED_SETUP(altivec),
2312 #endif
2313         WARN_EMULATED_SETUP(dcba),
2314         WARN_EMULATED_SETUP(dcbz),
2315         WARN_EMULATED_SETUP(fp_pair),
2316         WARN_EMULATED_SETUP(isel),
2317         WARN_EMULATED_SETUP(mcrxr),
2318         WARN_EMULATED_SETUP(mfpvr),
2319         WARN_EMULATED_SETUP(multiple),
2320         WARN_EMULATED_SETUP(popcntb),
2321         WARN_EMULATED_SETUP(spe),
2322         WARN_EMULATED_SETUP(string),
2323         WARN_EMULATED_SETUP(sync),
2324         WARN_EMULATED_SETUP(unaligned),
2325 #ifdef CONFIG_MATH_EMULATION
2326         WARN_EMULATED_SETUP(math),
2327 #endif
2328 #ifdef CONFIG_VSX
2329         WARN_EMULATED_SETUP(vsx),
2330 #endif
2331 #ifdef CONFIG_PPC64
2332         WARN_EMULATED_SETUP(mfdscr),
2333         WARN_EMULATED_SETUP(mtdscr),
2334         WARN_EMULATED_SETUP(lq_stq),
2335         WARN_EMULATED_SETUP(lxvw4x),
2336         WARN_EMULATED_SETUP(lxvh8x),
2337         WARN_EMULATED_SETUP(lxvd2x),
2338         WARN_EMULATED_SETUP(lxvb16x),
2339 #endif
2340 };
2341
2342 u32 ppc_warn_emulated;
2343
2344 void ppc_warn_emulated_print(const char *type)
2345 {
2346         pr_warn_ratelimited("%s used emulated %s instruction\n", current->comm,
2347                             type);
2348 }
2349
2350 static int __init ppc_warn_emulated_init(void)
2351 {
2352         struct dentry *dir;
2353         unsigned int i;
2354         struct ppc_emulated_entry *entries = (void *)&ppc_emulated;
2355
2356         dir = debugfs_create_dir("emulated_instructions",
2357                                  powerpc_debugfs_root);
2358
2359         debugfs_create_u32("do_warn", 0644, dir, &ppc_warn_emulated);
2360
2361         for (i = 0; i < sizeof(ppc_emulated)/sizeof(*entries); i++)
2362                 debugfs_create_u32(entries[i].name, 0644, dir,
2363                                    (u32 *)&entries[i].val.counter);
2364
2365         return 0;
2366 }
2367
2368 device_initcall(ppc_warn_emulated_init);
2369
2370 #endif /* CONFIG_PPC_EMULATED_STATS */