arch/powerpc/kernel/irq.c

   1 // SPDX-License-Identifier: GPL-2.0-or-later
   2 /*
   3  *  Derived from arch/i386/kernel/irq.c
   4  *    Copyright (C) 1992 Linus Torvalds
   5  *  Adapted from arch/i386 by Gary Thomas
   6  *    Copyright (C) 1995-1996 Gary Thomas (gdt@linuxppc.org)
   7  *  Updated and modified by Cort Dougan <cort@fsmlabs.com>
   8  *    Copyright (C) 1996-2001 Cort Dougan
   9  *  Adapted for Power Macintosh by Paul Mackerras
  10  *    Copyright (C) 1996 Paul Mackerras (paulus@cs.anu.edu.au)
  11  *
  12  * This file contains the code used by various IRQ handling routines:
  13  * asking for different IRQ's should be done through these routines
  14  * instead of just grabbing them. Thus setups with different IRQ numbers
  15  * shouldn't result in any weird surprises, and installing new handlers
  16  * should be easier.
  17  *
  18  * The MPC8xx has an interrupt mask in the SIU.  If a bit is set, the
  19  * interrupt is _enabled_.  As expected, IRQ0 is bit 0 in the 32-bit
  20  * mask register (of which only 16 are defined), hence the weird shifting
  21  * and complement of the cached_irq_mask.  I want to be able to stuff
  22  * this right into the SIU SMASK register.
  23  * Many of the prep/chrp functions are conditional compiled on CONFIG_PPC_8xx
  24  * to reduce code space and undefined function references.
  25  */
  26
  27 #undef DEBUG
  28
  29 #include <linux/export.h>
  30 #include <linux/threads.h>
  31 #include <linux/kernel_stat.h>
  32 #include <linux/signal.h>
  33 #include <linux/sched.h>
  34 #include <linux/ptrace.h>
  35 #include <linux/ioport.h>
  36 #include <linux/interrupt.h>
  37 #include <linux/timex.h>
  38 #include <linux/init.h>
  39 #include <linux/slab.h>
  40 #include <linux/delay.h>
  41 #include <linux/irq.h>
  42 #include <linux/seq_file.h>
  43 #include <linux/cpumask.h>
  44 #include <linux/profile.h>
  45 #include <linux/bitops.h>
  46 #include <linux/list.h>
  47 #include <linux/radix-tree.h>
  48 #include <linux/mutex.h>
  49 #include <linux/pci.h>
  50 #include <linux/debugfs.h>
  51 #include <linux/of.h>
  52 #include <linux/of_irq.h>
  53 #include <linux/vmalloc.h>
  54 #include <linux/pgtable.h>
  55
  56 #include <linux/uaccess.h>
  57 #include <asm/interrupt.h>
  58 #include <asm/io.h>
  59 #include <asm/irq.h>
  60 #include <asm/cache.h>
  61 #include <asm/prom.h>
  62 #include <asm/ptrace.h>
  63 #include <asm/machdep.h>
  64 #include <asm/udbg.h>
  65 #include <asm/smp.h>
  66 #include <asm/livepatch.h>
  67 #include <asm/asm-prototypes.h>
  68 #include <asm/hw_irq.h>
  69 #include <asm/softirq_stack.h>
  70
  71 #ifdef CONFIG_PPC64
  72 #include <asm/paca.h>
  73 #include <asm/firmware.h>
  74 #include <asm/lv1call.h>
  75 #include <asm/dbell.h>
  76 #endif
  77 #define CREATE_TRACE_POINTS
  78 #include <asm/trace.h>
  79 #include <asm/cpu_has_feature.h>
  80
  81 DEFINE_PER_CPU_SHARED_ALIGNED(irq_cpustat_t, irq_stat);
  82 EXPORT_PER_CPU_SYMBOL(irq_stat);
  83
  84 #ifdef CONFIG_PPC32
  85 atomic_t ppc_n_lost_interrupts;
  86
  87 #ifdef CONFIG_TAU_INT
  88 extern int tau_initialized;
  89 u32 tau_interrupts(unsigned long cpu);
  90 #endif
  91 #endif /* CONFIG_PPC32 */
  92
  93 #ifdef CONFIG_PPC64
  94
  95 int distribute_irqs = 1;
  96
  97 static inline notrace unsigned long get_irq_happened(void)
  98 {
  99         unsigned long happened;
 100
 101         __asm__ __volatile__("lbz %0,%1(13)"
 102         : "=r" (happened) : "i" (offsetof(struct paca_struct, irq_happened)));
 103
 104         return happened;
 105 }
 106
 107 void replay_soft_interrupts(void)
 108 {
 109         struct pt_regs regs;
 110
 111         /*
 112          * Be careful here, calling these interrupt handlers can cause
 113          * softirqs to be raised, which they may run when calling irq_exit,
 114          * which will cause local_irq_enable() to be run, which can then
 115          * recurse into this function. Don't keep any state across
 116          * interrupt handler calls which may change underneath us.
 117          *
 118          * We use local_paca rather than get_paca() to avoid all the
 119          * debug_smp_processor_id() business in this low level function.
 120          */
 121
 122         ppc_save_regs(&regs);
 123         regs.softe = IRQS_ENABLED;
 124         regs.msr |= MSR_EE;
 125
 126 again:
 127         if (IS_ENABLED(CONFIG_PPC_IRQ_SOFT_MASK_DEBUG))
 128                 WARN_ON_ONCE(mfmsr() & MSR_EE);
 129
 130         /*
 131          * Force the delivery of pending soft-disabled interrupts on PS3.
 132          * Any HV call will have this side effect.
 133          */
 134         if (firmware_has_feature(FW_FEATURE_PS3_LV1)) {
 135                 u64 tmp, tmp2;
 136                 lv1_get_version_info(&tmp, &tmp2);
 137         }
 138
 139         /*
 140          * Check if an hypervisor Maintenance interrupt happened.
 141          * This is a higher priority interrupt than the others, so
 142          * replay it first.
 143          */
 144         if (IS_ENABLED(CONFIG_PPC_BOOK3S) && (local_paca->irq_happened & PACA_IRQ_HMI)) {
 145                 local_paca->irq_happened &= ~PACA_IRQ_HMI;
 146                 regs.trap = INTERRUPT_HMI;
 147                 handle_hmi_exception(&regs);
 148                 if (!(local_paca->irq_happened & PACA_IRQ_HARD_DIS))
 149                         hard_irq_disable();
 150         }
 151
 152         if (local_paca->irq_happened & PACA_IRQ_DEC) {
 153                 local_paca->irq_happened &= ~PACA_IRQ_DEC;
 154                 regs.trap = INTERRUPT_DECREMENTER;
 155                 timer_interrupt(&regs);
 156                 if (!(local_paca->irq_happened & PACA_IRQ_HARD_DIS))
 157                         hard_irq_disable();
 158         }
 159
 160         if (local_paca->irq_happened & PACA_IRQ_EE) {
 161                 local_paca->irq_happened &= ~PACA_IRQ_EE;
 162                 regs.trap = INTERRUPT_EXTERNAL;
 163                 do_IRQ(&regs);
 164                 if (!(local_paca->irq_happened & PACA_IRQ_HARD_DIS))
 165                         hard_irq_disable();
 166         }
 167
 168         if (IS_ENABLED(CONFIG_PPC_DOORBELL) && (local_paca->irq_happened & PACA_IRQ_DBELL)) {
 169                 local_paca->irq_happened &= ~PACA_IRQ_DBELL;
 170                 regs.trap = INTERRUPT_DOORBELL;
 171                 doorbell_exception(&regs);
 172                 if (!(local_paca->irq_happened & PACA_IRQ_HARD_DIS))
 173                         hard_irq_disable();
 174         }
 175
 176         /* Book3E does not support soft-masking PMI interrupts */
 177         if (IS_ENABLED(CONFIG_PPC_BOOK3S) && (local_paca->irq_happened & PACA_IRQ_PMI)) {
 178                 local_paca->irq_happened &= ~PACA_IRQ_PMI;
 179                 regs.trap = INTERRUPT_PERFMON;
 180                 performance_monitor_exception(&regs);
 181                 if (!(local_paca->irq_happened & PACA_IRQ_HARD_DIS))
 182                         hard_irq_disable();
 183         }
 184
 185         if (local_paca->irq_happened & ~PACA_IRQ_HARD_DIS) {
 186                 /*
 187                  * We are responding to the next interrupt, so interrupt-off
 188                  * latencies should be reset here.
 189                  */
 190                 trace_hardirqs_on();
 191                 trace_hardirqs_off();
 192                 goto again;
 193         }
 194 }
 195
 196 #if defined(CONFIG_PPC_BOOK3S_64) && defined(CONFIG_PPC_KUAP)
 197 static inline void replay_soft_interrupts_irqrestore(void)
 198 {
 199         unsigned long kuap_state = get_kuap();
 200
 201         /*
 202          * Check if anything calls local_irq_enable/restore() when KUAP is
 203          * disabled (user access enabled). We handle that case here by saving
 204          * and re-locking AMR but we shouldn't get here in the first place,
 205          * hence the warning.
 206          */
 207         kuap_assert_locked();
 208
 209         if (kuap_state != AMR_KUAP_BLOCKED)
 210                 set_kuap(AMR_KUAP_BLOCKED);
 211
 212         replay_soft_interrupts();
 213
 214         if (kuap_state != AMR_KUAP_BLOCKED)
 215                 set_kuap(kuap_state);
 216 }
 217 #else
 218 #define replay_soft_interrupts_irqrestore() replay_soft_interrupts()
 219 #endif
 220
 221 #ifdef CONFIG_CC_HAS_ASM_GOTO
 222 notrace void arch_local_irq_restore(unsigned long mask)
 223 {
 224         unsigned char irq_happened;
 225
 226         /* Write the new soft-enabled value if it is a disable */
 227         if (mask) {
 228                 irq_soft_mask_set(mask);
 229                 return;
 230         }
 231
 232         if (IS_ENABLED(CONFIG_PPC_IRQ_SOFT_MASK_DEBUG))
 233                 WARN_ON_ONCE(in_nmi() || in_hardirq());
 234
 235         /*
 236          * After the stb, interrupts are unmasked and there are no interrupts
 237          * pending replay. The restart sequence makes this atomic with
 238          * respect to soft-masked interrupts. If this was just a simple code
 239          * sequence, a soft-masked interrupt could become pending right after
 240          * the comparison and before the stb.
 241          *
 242          * This allows interrupts to be unmasked without hard disabling, and
 243          * also without new hard interrupts coming in ahead of pending ones.
 244          */
 245         asm_volatile_goto(
 246 "1:                                     \n"
 247 "               lbz     9,%0(13)        \n"
 248 "               cmpwi   9,0             \n"
 249 "               bne     %l[happened]    \n"
 250 "               stb     9,%1(13)        \n"
 251 "2:                                     \n"
 252                 RESTART_TABLE(1b, 2b, 1b)
 253         : : "i" (offsetof(struct paca_struct, irq_happened)),
 254             "i" (offsetof(struct paca_struct, irq_soft_mask))
 255         : "cr0", "r9"
 256         : happened);
 257
 258         if (IS_ENABLED(CONFIG_PPC_IRQ_SOFT_MASK_DEBUG))
 259                 WARN_ON_ONCE(!(mfmsr() & MSR_EE));
 260
 261         return;
 262
 263 happened:
 264         irq_happened = get_irq_happened();
 265         if (IS_ENABLED(CONFIG_PPC_IRQ_SOFT_MASK_DEBUG))
 266                 WARN_ON_ONCE(!irq_happened);
 267
 268         if (irq_happened == PACA_IRQ_HARD_DIS) {
 269                 if (IS_ENABLED(CONFIG_PPC_IRQ_SOFT_MASK_DEBUG))
 270                         WARN_ON_ONCE(mfmsr() & MSR_EE);
 271                 irq_soft_mask_set(IRQS_ENABLED);
 272                 local_paca->irq_happened = 0;
 273                 __hard_irq_enable();
 274                 return;
 275         }
 276
 277         /* Have interrupts to replay, need to hard disable first */
 278         if (!(irq_happened & PACA_IRQ_HARD_DIS)) {
 279                 if (IS_ENABLED(CONFIG_PPC_IRQ_SOFT_MASK_DEBUG)) {
 280                         if (!(mfmsr() & MSR_EE)) {
 281                                 /*
 282                                  * An interrupt could have come in and cleared
 283                                  * MSR[EE] and set IRQ_HARD_DIS, so check
 284                                  * IRQ_HARD_DIS again and warn if it is still
 285                                  * clear.
 286                                  */
 287                                 irq_happened = get_irq_happened();
 288                                 WARN_ON_ONCE(!(irq_happened & PACA_IRQ_HARD_DIS));
 289                         }
 290                 }
 291                 __hard_irq_disable();
 292                 local_paca->irq_happened |= PACA_IRQ_HARD_DIS;
 293         } else {
 294                 if (IS_ENABLED(CONFIG_PPC_IRQ_SOFT_MASK_DEBUG)) {
 295                         if (WARN_ON_ONCE(mfmsr() & MSR_EE))
 296                                 __hard_irq_disable();
 297                 }
 298         }
 299
 300         /*
 301          * Disable preempt here, so that the below preempt_enable will
 302          * perform resched if required (a replayed interrupt may set
 303          * need_resched).
 304          */
 305         preempt_disable();
 306         irq_soft_mask_set(IRQS_ALL_DISABLED);
 307         trace_hardirqs_off();
 308
 309         replay_soft_interrupts_irqrestore();
 310         local_paca->irq_happened = 0;
 311
 312         trace_hardirqs_on();
 313         irq_soft_mask_set(IRQS_ENABLED);
 314         __hard_irq_enable();
 315         preempt_enable();
 316 }
 317 #else
 318 notrace void arch_local_irq_restore(unsigned long mask)
 319 {
 320         unsigned char irq_happened;
 321
 322         /* Write the new soft-enabled value */
 323         irq_soft_mask_set(mask);
 324         if (mask)
 325                 return;
 326
 327         if (IS_ENABLED(CONFIG_PPC_IRQ_SOFT_MASK_DEBUG))
 328                 WARN_ON_ONCE(in_nmi() || in_hardirq());
 329
 330         /*
 331          * From this point onward, we can take interrupts, preempt,
 332          * etc... unless we got hard-disabled. We check if an event
 333          * happened. If none happened, we know we can just return.
 334          *
 335          * We may have preempted before the check below, in which case
 336          * we are checking the "new" CPU instead of the old one. This
 337          * is only a problem if an event happened on the "old" CPU.
 338          *
 339          * External interrupt events will have caused interrupts to
 340          * be hard-disabled, so there is no problem, we
 341          * cannot have preempted.
 342          */
 343         irq_happened = get_irq_happened();
 344         if (!irq_happened) {
 345                 if (IS_ENABLED(CONFIG_PPC_IRQ_SOFT_MASK_DEBUG))
 346                         WARN_ON_ONCE(!(mfmsr() & MSR_EE));
 347                 return;
 348         }
 349
 350         /* We need to hard disable to replay. */
 351         if (!(irq_happened & PACA_IRQ_HARD_DIS)) {
 352                 if (IS_ENABLED(CONFIG_PPC_IRQ_SOFT_MASK_DEBUG))
 353                         WARN_ON_ONCE(!(mfmsr() & MSR_EE));
 354                 __hard_irq_disable();
 355                 local_paca->irq_happened |= PACA_IRQ_HARD_DIS;
 356         } else {
 357                 /*
 358                  * We should already be hard disabled here. We had bugs
 359                  * where that wasn't the case so let's dbl check it and
 360                  * warn if we are wrong. Only do that when IRQ tracing
 361                  * is enabled as mfmsr() can be costly.
 362                  */
 363                 if (IS_ENABLED(CONFIG_PPC_IRQ_SOFT_MASK_DEBUG)) {
 364                         if (WARN_ON_ONCE(mfmsr() & MSR_EE))
 365                                 __hard_irq_disable();
 366                 }
 367
 368                 if (irq_happened == PACA_IRQ_HARD_DIS) {
 369                         local_paca->irq_happened = 0;
 370                         __hard_irq_enable();
 371                         return;
 372                 }
 373         }
 374
 375         /*
 376          * Disable preempt here, so that the below preempt_enable will
 377          * perform resched if required (a replayed interrupt may set
 378          * need_resched).
 379          */
 380         preempt_disable();
 381         irq_soft_mask_set(IRQS_ALL_DISABLED);
 382         trace_hardirqs_off();
 383
 384         replay_soft_interrupts_irqrestore();
 385         local_paca->irq_happened = 0;
 386
 387         trace_hardirqs_on();
 388         irq_soft_mask_set(IRQS_ENABLED);
 389         __hard_irq_enable();
 390         preempt_enable();
 391 }
 392 #endif
 393 EXPORT_SYMBOL(arch_local_irq_restore);
 394
 395 /*
 396  * This is a helper to use when about to go into idle low-power
 397  * when the latter has the side effect of re-enabling interrupts
 398  * (such as calling H_CEDE under pHyp).
 399  *
 400  * You call this function with interrupts soft-disabled (this is
 401  * already the case when ppc_md.power_save is called). The function
 402  * will return whether to enter power save or just return.
 403  *
 404  * In the former case, it will have notified lockdep of interrupts
 405  * being re-enabled and generally sanitized the lazy irq state,
 406  * and in the latter case it will leave with interrupts hard
 407  * disabled and marked as such, so the local_irq_enable() call
 408  * in arch_cpu_idle() will properly re-enable everything.
 409  */
 410 bool prep_irq_for_idle(void)
 411 {
 412         /*
 413          * First we need to hard disable to ensure no interrupt
 414          * occurs before we effectively enter the low power state
 415          */
 416         __hard_irq_disable();
 417         local_paca->irq_happened |= PACA_IRQ_HARD_DIS;
 418
 419         /*
 420          * If anything happened while we were soft-disabled,
 421          * we return now and do not enter the low power state.
 422          */
 423         if (lazy_irq_pending())
 424                 return false;
 425
 426         /* Tell lockdep we are about to re-enable */
 427         trace_hardirqs_on();
 428
 429         /*
 430          * Mark interrupts as soft-enabled and clear the
 431          * PACA_IRQ_HARD_DIS from the pending mask since we
 432          * are about to hard enable as well as a side effect
 433          * of entering the low power state.
 434          */
 435         local_paca->irq_happened &= ~PACA_IRQ_HARD_DIS;
 436         irq_soft_mask_set(IRQS_ENABLED);
 437
 438         /* Tell the caller to enter the low power state */
 439         return true;
 440 }
 441
 442 #ifdef CONFIG_PPC_BOOK3S
 443 /*
 444  * This is for idle sequences that return with IRQs off, but the
 445  * idle state itself wakes on interrupt. Tell the irq tracer that
 446  * IRQs are enabled for the duration of idle so it does not get long
 447  * off times. Must be paired with fini_irq_for_idle_irqsoff.
 448  */
 449 bool prep_irq_for_idle_irqsoff(void)
 450 {
 451         WARN_ON(!irqs_disabled());
 452
 453         /*
 454          * First we need to hard disable to ensure no interrupt
 455          * occurs before we effectively enter the low power state
 456          */
 457         __hard_irq_disable();
 458         local_paca->irq_happened |= PACA_IRQ_HARD_DIS;
 459
 460         /*
 461          * If anything happened while we were soft-disabled,
 462          * we return now and do not enter the low power state.
 463          */
 464         if (lazy_irq_pending())
 465                 return false;
 466
 467         /* Tell lockdep we are about to re-enable */
 468         trace_hardirqs_on();
 469
 470         return true;
 471 }
 472
 473 /*
 474  * Take the SRR1 wakeup reason, index into this table to find the
 475  * appropriate irq_happened bit.
 476  *
 477  * Sytem reset exceptions taken in idle state also come through here,
 478  * but they are NMI interrupts so do not need to wait for IRQs to be
 479  * restored, and should be taken as early as practical. These are marked
 480  * with 0xff in the table. The Power ISA specifies 0100b as the system
 481  * reset interrupt reason.
 482  */
 483 #define IRQ_SYSTEM_RESET        0xff
 484
 485 static const u8 srr1_to_lazyirq[0x10] = {
 486         0, 0, 0,
 487         PACA_IRQ_DBELL,
 488         IRQ_SYSTEM_RESET,
 489         PACA_IRQ_DBELL,
 490         PACA_IRQ_DEC,
 491         0,
 492         PACA_IRQ_EE,
 493         PACA_IRQ_EE,
 494         PACA_IRQ_HMI,
 495         0, 0, 0, 0, 0 };
 496
 497 void replay_system_reset(void)
 498 {
 499         struct pt_regs regs;
 500
 501         ppc_save_regs(&regs);
 502         regs.trap = 0x100;
 503         get_paca()->in_nmi = 1;
 504         system_reset_exception(&regs);
 505         get_paca()->in_nmi = 0;
 506 }
 507 EXPORT_SYMBOL_GPL(replay_system_reset);
 508
 509 void irq_set_pending_from_srr1(unsigned long srr1)
 510 {
 511         unsigned int idx = (srr1 & SRR1_WAKEMASK_P8) >> 18;
 512         u8 reason = srr1_to_lazyirq[idx];
 513
 514         /*
 515          * Take the system reset now, which is immediately after registers
 516          * are restored from idle. It's an NMI, so interrupts need not be
 517          * re-enabled before it is taken.
 518          */
 519         if (unlikely(reason == IRQ_SYSTEM_RESET)) {
 520                 replay_system_reset();
 521                 return;
 522         }
 523
 524         if (reason == PACA_IRQ_DBELL) {
 525                 /*
 526                  * When doorbell triggers a system reset wakeup, the message
 527                  * is not cleared, so if the doorbell interrupt is replayed
 528                  * and the IPI handled, the doorbell interrupt would still
 529                  * fire when EE is enabled.
 530                  *
 531                  * To avoid taking the superfluous doorbell interrupt,
 532                  * execute a msgclr here before the interrupt is replayed.
 533                  */
 534                 ppc_msgclr(PPC_DBELL_MSGTYPE);
 535         }
 536
 537         /*
 538          * The 0 index (SRR1[42:45]=b0000) must always evaluate to 0,
 539          * so this can be called unconditionally with the SRR1 wake
 540          * reason as returned by the idle code, which uses 0 to mean no
 541          * interrupt.
 542          *
 543          * If a future CPU was to designate this as an interrupt reason,
 544          * then a new index for no interrupt must be assigned.
 545          */
 546         local_paca->irq_happened |= reason;
 547 }
 548 #endif /* CONFIG_PPC_BOOK3S */
 549
 550 /*
 551  * Force a replay of the external interrupt handler on this CPU.
 552  */
 553 void force_external_irq_replay(void)
 554 {
 555         /*
 556          * This must only be called with interrupts soft-disabled,
 557          * the replay will happen when re-enabling.
 558          */
 559         WARN_ON(!arch_irqs_disabled());
 560
 561         /*
 562          * Interrupts must always be hard disabled before irq_happened is
 563          * modified (to prevent lost update in case of interrupt between
 564          * load and store).
 565          */
 566         __hard_irq_disable();
 567         local_paca->irq_happened |= PACA_IRQ_HARD_DIS;
 568
 569         /* Indicate in the PACA that we have an interrupt to replay */
 570         local_paca->irq_happened |= PACA_IRQ_EE;
 571 }
 572
 573 #endif /* CONFIG_PPC64 */
 574
 575 int arch_show_interrupts(struct seq_file *p, int prec)
 576 {
 577         int j;
 578
 579 #if defined(CONFIG_PPC32) && defined(CONFIG_TAU_INT)
 580         if (tau_initialized) {
 581                 seq_printf(p, "%*s: ", prec, "TAU");
 582                 for_each_online_cpu(j)
 583                         seq_printf(p, "%10u ", tau_interrupts(j));
 584                 seq_puts(p, "  PowerPC             Thermal Assist (cpu temp)\n");
 585         }
 586 #endif /* CONFIG_PPC32 && CONFIG_TAU_INT */
 587
 588         seq_printf(p, "%*s: ", prec, "LOC");
 589         for_each_online_cpu(j)
 590                 seq_printf(p, "%10u ", per_cpu(irq_stat, j).timer_irqs_event);
 591         seq_printf(p, "  Local timer interrupts for timer event device\n");
 592
 593         seq_printf(p, "%*s: ", prec, "BCT");
 594         for_each_online_cpu(j)
 595                 seq_printf(p, "%10u ", per_cpu(irq_stat, j).broadcast_irqs_event);
 596         seq_printf(p, "  Broadcast timer interrupts for timer event device\n");
 597
 598         seq_printf(p, "%*s: ", prec, "LOC");
 599         for_each_online_cpu(j)
 600                 seq_printf(p, "%10u ", per_cpu(irq_stat, j).timer_irqs_others);
 601         seq_printf(p, "  Local timer interrupts for others\n");
 602
 603         seq_printf(p, "%*s: ", prec, "SPU");
 604         for_each_online_cpu(j)
 605                 seq_printf(p, "%10u ", per_cpu(irq_stat, j).spurious_irqs);
 606         seq_printf(p, "  Spurious interrupts\n");
 607
 608         seq_printf(p, "%*s: ", prec, "PMI");
 609         for_each_online_cpu(j)
 610                 seq_printf(p, "%10u ", per_cpu(irq_stat, j).pmu_irqs);
 611         seq_printf(p, "  Performance monitoring interrupts\n");
 612
 613         seq_printf(p, "%*s: ", prec, "MCE");
 614         for_each_online_cpu(j)
 615                 seq_printf(p, "%10u ", per_cpu(irq_stat, j).mce_exceptions);
 616         seq_printf(p, "  Machine check exceptions\n");
 617
 618 #ifdef CONFIG_PPC_BOOK3S_64
 619         if (cpu_has_feature(CPU_FTR_HVMODE)) {
 620                 seq_printf(p, "%*s: ", prec, "HMI");
 621                 for_each_online_cpu(j)
 622                         seq_printf(p, "%10u ", paca_ptrs[j]->hmi_irqs);
 623                 seq_printf(p, "  Hypervisor Maintenance Interrupts\n");
 624         }
 625 #endif
 626
 627         seq_printf(p, "%*s: ", prec, "NMI");
 628         for_each_online_cpu(j)
 629                 seq_printf(p, "%10u ", per_cpu(irq_stat, j).sreset_irqs);
 630         seq_printf(p, "  System Reset interrupts\n");
 631
 632 #ifdef CONFIG_PPC_WATCHDOG
 633         seq_printf(p, "%*s: ", prec, "WDG");
 634         for_each_online_cpu(j)
 635                 seq_printf(p, "%10u ", per_cpu(irq_stat, j).soft_nmi_irqs);
 636         seq_printf(p, "  Watchdog soft-NMI interrupts\n");
 637 #endif
 638
 639 #ifdef CONFIG_PPC_DOORBELL
 640         if (cpu_has_feature(CPU_FTR_DBELL)) {
 641                 seq_printf(p, "%*s: ", prec, "DBL");
 642                 for_each_online_cpu(j)
 643                         seq_printf(p, "%10u ", per_cpu(irq_stat, j).doorbell_irqs);
 644                 seq_printf(p, "  Doorbell interrupts\n");
 645         }
 646 #endif
 647
 648         return 0;
 649 }
 650
 651 /*
 652  * /proc/stat helpers
 653  */
 654 u64 arch_irq_stat_cpu(unsigned int cpu)
 655 {
 656         u64 sum = per_cpu(irq_stat, cpu).timer_irqs_event;
 657
 658         sum += per_cpu(irq_stat, cpu).broadcast_irqs_event;
 659         sum += per_cpu(irq_stat, cpu).pmu_irqs;
 660         sum += per_cpu(irq_stat, cpu).mce_exceptions;
 661         sum += per_cpu(irq_stat, cpu).spurious_irqs;
 662         sum += per_cpu(irq_stat, cpu).timer_irqs_others;
 663 #ifdef CONFIG_PPC_BOOK3S_64
 664         sum += paca_ptrs[cpu]->hmi_irqs;
 665 #endif
 666         sum += per_cpu(irq_stat, cpu).sreset_irqs;
 667 #ifdef CONFIG_PPC_WATCHDOG
 668         sum += per_cpu(irq_stat, cpu).soft_nmi_irqs;
 669 #endif
 670 #ifdef CONFIG_PPC_DOORBELL
 671         sum += per_cpu(irq_stat, cpu).doorbell_irqs;
 672 #endif
 673
 674         return sum;
 675 }
 676
 677 static inline void check_stack_overflow(void)
 678 {
 679         long sp;
 680
 681         if (!IS_ENABLED(CONFIG_DEBUG_STACKOVERFLOW))
 682                 return;
 683
 684         sp = current_stack_pointer & (THREAD_SIZE - 1);
 685
 686         /* check for stack overflow: is there less than 2KB free? */
 687         if (unlikely(sp < 2048)) {
 688                 pr_err("do_IRQ: stack overflow: %ld\n", sp);
 689                 dump_stack();
 690         }
 691 }
 692
 693 static __always_inline void call_do_softirq(const void *sp)
 694 {
 695         /* Temporarily switch r1 to sp, call __do_softirq() then restore r1. */
 696         asm volatile (
 697                  PPC_STLU "     %%r1, %[offset](%[sp])  ;"
 698                 "mr             %%r1, %[sp]             ;"
 699                 "bl             %[callee]               ;"
 700                  PPC_LL "       %%r1, 0(%%r1)           ;"
 701                  : // Outputs
 702                  : // Inputs
 703                    [sp] "b" (sp), [offset] "i" (THREAD_SIZE - STACK_FRAME_OVERHEAD),
 704                    [callee] "i" (__do_softirq)
 705                  : // Clobbers
 706                    "lr", "xer", "ctr", "memory", "cr0", "cr1", "cr5", "cr6",
 707                    "cr7", "r0", "r3", "r4", "r5", "r6", "r7", "r8", "r9", "r10",
 708                    "r11", "r12"
 709         );
 710 }
 711
 712 static __always_inline void call_do_irq(struct pt_regs *regs, void *sp)
 713 {
 714         register unsigned long r3 asm("r3") = (unsigned long)regs;
 715
 716         /* Temporarily switch r1 to sp, call __do_irq() then restore r1. */
 717         asm volatile (
 718                  PPC_STLU "     %%r1, %[offset](%[sp])  ;"
 719                 "mr             %%r1, %[sp]             ;"
 720                 "bl             %[callee]               ;"
 721                  PPC_LL "       %%r1, 0(%%r1)           ;"
 722                  : // Outputs
 723                    "+r" (r3)
 724                  : // Inputs
 725                    [sp] "b" (sp), [offset] "i" (THREAD_SIZE - STACK_FRAME_OVERHEAD),
 726                    [callee] "i" (__do_irq)
 727                  : // Clobbers
 728                    "lr", "xer", "ctr", "memory", "cr0", "cr1", "cr5", "cr6",
 729                    "cr7", "r0", "r4", "r5", "r6", "r7", "r8", "r9", "r10",
 730                    "r11", "r12"
 731         );
 732 }
 733
 734 void __do_irq(struct pt_regs *regs)
 735 {
 736         unsigned int irq;
 737
 738         trace_irq_entry(regs);
 739
 740         /*
 741          * Query the platform PIC for the interrupt & ack it.
 742          *
 743          * This will typically lower the interrupt line to the CPU
 744          */
 745         irq = ppc_md.get_irq();
 746
 747         /* We can hard enable interrupts now to allow perf interrupts */
 748         may_hard_irq_enable();
 749
 750         /* And finally process it */
 751         if (unlikely(!irq))
 752                 __this_cpu_inc(irq_stat.spurious_irqs);
 753         else
 754                 generic_handle_irq(irq);
 755
 756         trace_irq_exit(regs);
 757 }
 758
 759 void __do_IRQ(struct pt_regs *regs)
 760 {
 761         struct pt_regs *old_regs = set_irq_regs(regs);
 762         void *cursp, *irqsp, *sirqsp;
 763
 764         /* Switch to the irq stack to handle this */
 765         cursp = (void *)(current_stack_pointer & ~(THREAD_SIZE - 1));
 766         irqsp = hardirq_ctx[raw_smp_processor_id()];
 767         sirqsp = softirq_ctx[raw_smp_processor_id()];
 768
 769         check_stack_overflow();
 770
 771         /* Already there ? */
 772         if (unlikely(cursp == irqsp || cursp == sirqsp)) {
 773                 __do_irq(regs);
 774                 set_irq_regs(old_regs);
 775                 return;
 776         }
 777         /* Switch stack and call */
 778         call_do_irq(regs, irqsp);
 779
 780         set_irq_regs(old_regs);
 781 }
 782
 783 DEFINE_INTERRUPT_HANDLER_ASYNC(do_IRQ)
 784 {
 785         __do_IRQ(regs);
 786 }
 787
 788 static void *__init alloc_vm_stack(void)
 789 {
 790         return __vmalloc_node(THREAD_SIZE, THREAD_ALIGN, THREADINFO_GFP,
 791                               NUMA_NO_NODE, (void *)_RET_IP_);
 792 }
 793
 794 static void __init vmap_irqstack_init(void)
 795 {
 796         int i;
 797
 798         for_each_possible_cpu(i) {
 799                 softirq_ctx[i] = alloc_vm_stack();
 800                 hardirq_ctx[i] = alloc_vm_stack();
 801         }
 802 }
 803
 804
 805 void __init init_IRQ(void)
 806 {
 807         if (IS_ENABLED(CONFIG_VMAP_STACK))
 808                 vmap_irqstack_init();
 809
 810         if (ppc_md.init_IRQ)
 811                 ppc_md.init_IRQ();
 812 }
 813
 814 #if defined(CONFIG_BOOKE) || defined(CONFIG_40x)
 815 void   *critirq_ctx[NR_CPUS] __read_mostly;
 816 void    *dbgirq_ctx[NR_CPUS] __read_mostly;
 817 void *mcheckirq_ctx[NR_CPUS] __read_mostly;
 818 #endif
 819
 820 void *softirq_ctx[NR_CPUS] __read_mostly;
 821 void *hardirq_ctx[NR_CPUS] __read_mostly;
 822
 823 void do_softirq_own_stack(void)
 824 {
 825         call_do_softirq(softirq_ctx[smp_processor_id()]);
 826 }
 827
 828 irq_hw_number_t virq_to_hw(unsigned int virq)
 829 {
 830         struct irq_data *irq_data = irq_get_irq_data(virq);
 831         return WARN_ON(!irq_data) ? 0 : irq_data->hwirq;
 832 }
 833 EXPORT_SYMBOL_GPL(virq_to_hw);
 834
 835 #ifdef CONFIG_SMP
 836 int irq_choose_cpu(const struct cpumask *mask)
 837 {
 838         int cpuid;
 839
 840         if (cpumask_equal(mask, cpu_online_mask)) {
 841                 static int irq_rover;
 842                 static DEFINE_RAW_SPINLOCK(irq_rover_lock);
 843                 unsigned long flags;
 844
 845                 /* Round-robin distribution... */
 846 do_round_robin:
 847                 raw_spin_lock_irqsave(&irq_rover_lock, flags);
 848
 849                 irq_rover = cpumask_next(irq_rover, cpu_online_mask);
 850                 if (irq_rover >= nr_cpu_ids)
 851                         irq_rover = cpumask_first(cpu_online_mask);
 852
 853                 cpuid = irq_rover;
 854
 855                 raw_spin_unlock_irqrestore(&irq_rover_lock, flags);
 856         } else {
 857                 cpuid = cpumask_first_and(mask, cpu_online_mask);
 858                 if (cpuid >= nr_cpu_ids)
 859                         goto do_round_robin;
 860         }
 861
 862         return get_hard_smp_processor_id(cpuid);
 863 }
 864 #else
 865 int irq_choose_cpu(const struct cpumask *mask)
 866 {
 867         return hard_smp_processor_id();
 868 }
 869 #endif
 870
 871 #ifdef CONFIG_PPC64
 872 static int __init setup_noirqdistrib(char *str)
 873 {
 874         distribute_irqs = 0;
 875         return 1;
 876 }
 877
 878 __setup("noirqdistrib", setup_noirqdistrib);
 879 #endif /* CONFIG_PPC64 */