arch/powerpc/include/asm/book3s/64/mmu.h

   1 /* SPDX-License-Identifier: GPL-2.0 */
   2 #ifndef _ASM_POWERPC_BOOK3S_64_MMU_H_
   3 #define _ASM_POWERPC_BOOK3S_64_MMU_H_
   4
   5 #include <asm/page.h>
   6
   7 #ifndef __ASSEMBLY__
   8 /*
   9  * Page size definition
  10  *
  11  *    shift : is the "PAGE_SHIFT" value for that page size
  12  *    sllp  : is a bit mask with the value of SLB L || LP to be or'ed
  13  *            directly to a slbmte "vsid" value
  14  *    penc  : is the HPTE encoding mask for the "LP" field:
  15  *
  16  */
  17 struct mmu_psize_def {
  18         unsigned int    shift;  /* number of bits */
  19         int             penc[MMU_PAGE_COUNT];   /* HPTE encoding */
  20         unsigned int    tlbiel; /* tlbiel supported for that page size */
  21         unsigned long   avpnm;  /* bits to mask out in AVPN in the HPTE */
  22         union {
  23                 unsigned long   sllp;   /* SLB L||LP (exact mask to use in slbmte) */
  24                 unsigned long ap;       /* Ap encoding used by PowerISA 3.0 */
  25         };
  26 };
  27 extern struct mmu_psize_def mmu_psize_defs[MMU_PAGE_COUNT];
  28 #endif /* __ASSEMBLY__ */
  29
  30 /*
  31  * If we store section details in page->flags we can't increase the MAX_PHYSMEM_BITS
  32  * if we increase SECTIONS_WIDTH we will not store node details in page->flags and
  33  * page_to_nid does a page->section->node lookup
  34  * Hence only increase for VMEMMAP. Further depending on SPARSEMEM_EXTREME reduce
  35  * memory requirements with large number of sections.
  36  * 51 bits is the max physical real address on POWER9
  37  */
  38 #if defined(CONFIG_SPARSEMEM_VMEMMAP) && defined(CONFIG_SPARSEMEM_EXTREME) &&  \
  39         defined(CONFIG_PPC_64K_PAGES)
  40 #define MAX_PHYSMEM_BITS 51
  41 #else
  42 #define MAX_PHYSMEM_BITS 46
  43 #endif
  44
  45 /* 64-bit classic hash table MMU */
  46 #include <asm/book3s/64/mmu-hash.h>
  47
  48 #ifndef __ASSEMBLY__
  49 /*
  50  * ISA 3.0 partition and process table entry format
  51  */
  52 struct prtb_entry {
  53         __be64 prtb0;
  54         __be64 prtb1;
  55 };
  56 extern struct prtb_entry *process_tb;
  57
  58 struct patb_entry {
  59         __be64 patb0;
  60         __be64 patb1;
  61 };
  62 extern struct patb_entry *partition_tb;
  63
  64 /* Bits in patb0 field */
  65 #define PATB_HR         (1UL << 63)
  66 #define RPDB_MASK       0x0fffffffffffff00UL
  67 #define RPDB_SHIFT      (1UL << 8)
  68 #define RTS1_SHIFT      61              /* top 2 bits of radix tree size */
  69 #define RTS1_MASK       (3UL << RTS1_SHIFT)
  70 #define RTS2_SHIFT      5               /* bottom 3 bits of radix tree size */
  71 #define RTS2_MASK       (7UL << RTS2_SHIFT)
  72 #define RPDS_MASK       0x1f            /* root page dir. size field */
  73
  74 /* Bits in patb1 field */
  75 #define PATB_GR         (1UL << 63)     /* guest uses radix; must match HR */
  76 #define PRTS_MASK       0x1f            /* process table size field */
  77 #define PRTB_MASK       0x0ffffffffffff000UL
  78
  79 /* Number of supported PID bits */
  80 extern unsigned int mmu_pid_bits;
  81
  82 /* Base PID to allocate from */
  83 extern unsigned int mmu_base_pid;
  84
  85 /*
  86  * memory block size used with radix translation.
  87  */
  88 extern unsigned int __ro_after_init radix_mem_block_size;
  89
  90 #define PRTB_SIZE_SHIFT (mmu_pid_bits + 4)
  91 #define PRTB_ENTRIES    (1ul << mmu_pid_bits)
  92
  93 /*
  94  * Power9 currently only support 64K partition table size.
  95  */
  96 #define PATB_SIZE_SHIFT 16
  97
  98 typedef unsigned long mm_context_id_t;
  99 struct spinlock;
 100
 101 /* Maximum possible number of NPUs in a system. */
 102 #define NV_MAX_NPUS 8
 103
 104 typedef struct {
 105         union {
 106                 /*
 107                  * We use id as the PIDR content for radix. On hash we can use
 108                  * more than one id. The extended ids are used when we start
 109                  * having address above 512TB. We allocate one extended id
 110                  * for each 512TB. The new id is then used with the 49 bit
 111                  * EA to build a new VA. We always use ESID_BITS_1T_MASK bits
 112                  * from EA and new context ids to build the new VAs.
 113                  */
 114                 mm_context_id_t id;
 115                 mm_context_id_t extended_id[TASK_SIZE_USER64/TASK_CONTEXT_SIZE];
 116         };
 117
 118         /* Number of bits in the mm_cpumask */
 119         atomic_t active_cpus;
 120
 121         /* Number of users of the external (Nest) MMU */
 122         atomic_t copros;
 123
 124         /* Number of user space windows opened in process mm_context */
 125         atomic_t vas_windows;
 126
 127         struct hash_mm_context *hash_context;
 128
 129         unsigned long vdso_base;
 130         /*
 131          * pagetable fragment support
 132          */
 133         void *pte_frag;
 134         void *pmd_frag;
 135 #ifdef CONFIG_SPAPR_TCE_IOMMU
 136         struct list_head iommu_group_mem_list;
 137 #endif
 138
 139 #ifdef CONFIG_PPC_MEM_KEYS
 140         /*
 141          * Each bit represents one protection key.
 142          * bit set   -> key allocated
 143          * bit unset -> key available for allocation
 144          */
 145         u32 pkey_allocation_map;
 146         s16 execute_only_pkey; /* key holding execute-only protection */
 147 #endif
 148 } mm_context_t;
 149
 150 static inline u16 mm_ctx_user_psize(mm_context_t *ctx)
 151 {
 152         return ctx->hash_context->user_psize;
 153 }
 154
 155 static inline void mm_ctx_set_user_psize(mm_context_t *ctx, u16 user_psize)
 156 {
 157         ctx->hash_context->user_psize = user_psize;
 158 }
 159
 160 static inline unsigned char *mm_ctx_low_slices(mm_context_t *ctx)
 161 {
 162         return ctx->hash_context->low_slices_psize;
 163 }
 164
 165 static inline unsigned char *mm_ctx_high_slices(mm_context_t *ctx)
 166 {
 167         return ctx->hash_context->high_slices_psize;
 168 }
 169
 170 static inline unsigned long mm_ctx_slb_addr_limit(mm_context_t *ctx)
 171 {
 172         return ctx->hash_context->slb_addr_limit;
 173 }
 174
 175 static inline void mm_ctx_set_slb_addr_limit(mm_context_t *ctx, unsigned long limit)
 176 {
 177         ctx->hash_context->slb_addr_limit = limit;
 178 }
 179
 180 static inline struct slice_mask *slice_mask_for_size(mm_context_t *ctx, int psize)
 181 {
 182 #ifdef CONFIG_PPC_64K_PAGES
 183         if (psize == MMU_PAGE_64K)
 184                 return &ctx->hash_context->mask_64k;
 185 #endif
 186 #ifdef CONFIG_HUGETLB_PAGE
 187         if (psize == MMU_PAGE_16M)
 188                 return &ctx->hash_context->mask_16m;
 189         if (psize == MMU_PAGE_16G)
 190                 return &ctx->hash_context->mask_16g;
 191 #endif
 192         BUG_ON(psize != MMU_PAGE_4K);
 193
 194         return &ctx->hash_context->mask_4k;
 195 }
 196
 197 #ifdef CONFIG_PPC_SUBPAGE_PROT
 198 static inline struct subpage_prot_table *mm_ctx_subpage_prot(mm_context_t *ctx)
 199 {
 200         return ctx->hash_context->spt;
 201 }
 202 #endif
 203
 204 /*
 205  * The current system page and segment sizes
 206  */
 207 extern int mmu_linear_psize;
 208 extern int mmu_virtual_psize;
 209 extern int mmu_vmalloc_psize;
 210 extern int mmu_vmemmap_psize;
 211 extern int mmu_io_psize;
 212
 213 /* MMU initialization */
 214 void mmu_early_init_devtree(void);
 215 void hash__early_init_devtree(void);
 216 void radix__early_init_devtree(void);
 217 #ifdef CONFIG_PPC_MEM_KEYS
 218 void pkey_early_init_devtree(void);
 219 #else
 220 static inline void pkey_early_init_devtree(void) {}
 221 #endif
 222
 223 extern void hash__early_init_mmu(void);
 224 extern void radix__early_init_mmu(void);
 225 static inline void __init early_init_mmu(void)
 226 {
 227         if (radix_enabled())
 228                 return radix__early_init_mmu();
 229         return hash__early_init_mmu();
 230 }
 231 extern void hash__early_init_mmu_secondary(void);
 232 extern void radix__early_init_mmu_secondary(void);
 233 static inline void early_init_mmu_secondary(void)
 234 {
 235         if (radix_enabled())
 236                 return radix__early_init_mmu_secondary();
 237         return hash__early_init_mmu_secondary();
 238 }
 239
 240 extern void hash__setup_initial_memory_limit(phys_addr_t first_memblock_base,
 241                                          phys_addr_t first_memblock_size);
 242 extern void radix__setup_initial_memory_limit(phys_addr_t first_memblock_base,
 243                                          phys_addr_t first_memblock_size);
 244 static inline void setup_initial_memory_limit(phys_addr_t first_memblock_base,
 245                                               phys_addr_t first_memblock_size)
 246 {
 247         if (early_radix_enabled())
 248                 return radix__setup_initial_memory_limit(first_memblock_base,
 249                                                    first_memblock_size);
 250         return hash__setup_initial_memory_limit(first_memblock_base,
 251                                            first_memblock_size);
 252 }
 253
 254 #ifdef CONFIG_PPC_PSERIES
 255 extern void radix_init_pseries(void);
 256 #else
 257 static inline void radix_init_pseries(void) { };
 258 #endif
 259
 260 static inline int get_user_context(mm_context_t *ctx, unsigned long ea)
 261 {
 262         int index = ea >> MAX_EA_BITS_PER_CONTEXT;
 263
 264         if (likely(index < ARRAY_SIZE(ctx->extended_id)))
 265                 return ctx->extended_id[index];
 266
 267         /* should never happen */
 268         WARN_ON(1);
 269         return 0;
 270 }
 271
 272 static inline unsigned long get_user_vsid(mm_context_t *ctx,
 273                                           unsigned long ea, int ssize)
 274 {
 275         unsigned long context = get_user_context(ctx, ea);
 276
 277         return get_vsid(context, ea, ssize);
 278 }
 279
 280 #endif /* __ASSEMBLY__ */
 281 #endif /* _ASM_POWERPC_BOOK3S_64_MMU_H_ */