arch/arm64/Kconfig

   1 config ARM64
   2         def_bool y
   3         select ACPI_CCA_REQUIRED if ACPI
   4         select ACPI_GENERIC_GSI if ACPI
   5         select ACPI_REDUCED_HARDWARE_ONLY if ACPI
   6         select ARCH_HAS_DEVMEM_IS_ALLOWED
   7         select ARCH_HAS_ATOMIC64_DEC_IF_POSITIVE
   8         select ARCH_HAS_ELF_RANDOMIZE
   9         select ARCH_HAS_GCOV_PROFILE_ALL
  10         select ARCH_HAS_SG_CHAIN
  11         select ARCH_HAS_TICK_BROADCAST if GENERIC_CLOCKEVENTS_BROADCAST
  12         select ARCH_USE_CMPXCHG_LOCKREF
  13         select ARCH_SUPPORTS_ATOMIC_RMW
  14         select ARCH_WANT_OPTIONAL_GPIOLIB
  15         select ARCH_WANT_COMPAT_IPC_PARSE_VERSION
  16         select ARCH_WANT_FRAME_POINTERS
  17         select ARM_AMBA
  18         select ARM_ARCH_TIMER
  19         select ARM_GIC
  20         select AUDIT_ARCH_COMPAT_GENERIC
  21         select ARM_GIC_V2M if PCI_MSI
  22         select ARM_GIC_V3
  23         select ARM_GIC_V3_ITS if PCI_MSI
  24         select ARM_PSCI_FW
  25         select BUILDTIME_EXTABLE_SORT
  26         select CLONE_BACKWARDS
  27         select COMMON_CLK
  28         select CPU_PM if (SUSPEND || CPU_IDLE)
  29         select DCACHE_WORD_ACCESS
  30         select EDAC_SUPPORT
  31         select FRAME_POINTER
  32         select GENERIC_ALLOCATOR
  33         select GENERIC_CLOCKEVENTS
  34         select GENERIC_CLOCKEVENTS_BROADCAST
  35         select GENERIC_CPU_AUTOPROBE
  36         select GENERIC_EARLY_IOREMAP
  37         select GENERIC_IDLE_POLL_SETUP
  38         select GENERIC_IRQ_PROBE
  39         select GENERIC_IRQ_SHOW
  40         select GENERIC_IRQ_SHOW_LEVEL
  41         select GENERIC_PCI_IOMAP
  42         select GENERIC_SCHED_CLOCK
  43         select GENERIC_SMP_IDLE_THREAD
  44         select GENERIC_STRNCPY_FROM_USER
  45         select GENERIC_STRNLEN_USER
  46         select GENERIC_TIME_VSYSCALL
  47         select HANDLE_DOMAIN_IRQ
  48         select HARDIRQS_SW_RESEND
  49         select HAVE_ALIGNED_STRUCT_PAGE if SLUB
  50         select HAVE_ARCH_AUDITSYSCALL
  51         select HAVE_ARCH_BITREVERSE
  52         select HAVE_ARCH_JUMP_LABEL
  53         select HAVE_ARCH_KASAN if SPARSEMEM_VMEMMAP && !(ARM64_16K_PAGES && ARM64_VA_BITS_48)
  54         select HAVE_ARCH_KGDB
  55         select HAVE_ARCH_MMAP_RND_BITS
  56         select HAVE_ARCH_MMAP_RND_COMPAT_BITS if COMPAT
  57         select HAVE_ARCH_SECCOMP_FILTER
  58         select HAVE_ARCH_TRACEHOOK
  59         select HAVE_BPF_JIT
  60         select HAVE_C_RECORDMCOUNT
  61         select HAVE_CC_STACKPROTECTOR
  62         select HAVE_CMPXCHG_DOUBLE
  63         select HAVE_CMPXCHG_LOCAL
  64         select HAVE_DEBUG_BUGVERBOSE
  65         select HAVE_DEBUG_KMEMLEAK
  66         select HAVE_DMA_API_DEBUG
  67         select HAVE_DMA_CONTIGUOUS
  68         select HAVE_DYNAMIC_FTRACE
  69         select HAVE_EFFICIENT_UNALIGNED_ACCESS
  70         select HAVE_FTRACE_MCOUNT_RECORD
  71         select HAVE_FUNCTION_TRACER
  72         select HAVE_FUNCTION_GRAPH_TRACER
  73         select HAVE_GENERIC_DMA_COHERENT
  74         select HAVE_HW_BREAKPOINT if PERF_EVENTS
  75         select HAVE_IRQ_TIME_ACCOUNTING
  76         select HAVE_MEMBLOCK
  77         select HAVE_PATA_PLATFORM
  78         select HAVE_PERF_EVENTS
  79         select HAVE_PERF_REGS
  80         select HAVE_PERF_USER_STACK_DUMP
  81         select HAVE_RCU_TABLE_FREE
  82         select HAVE_SYSCALL_TRACEPOINTS
  83         select IOMMU_DMA if IOMMU_SUPPORT
  84         select IRQ_DOMAIN
  85         select IRQ_FORCED_THREADING
  86         select MODULES_USE_ELF_RELA
  87         select NO_BOOTMEM
  88         select OF
  89         select OF_EARLY_FLATTREE
  90         select OF_RESERVED_MEM
  91         select PERF_USE_VMALLOC
  92         select POWER_RESET
  93         select POWER_SUPPLY
  94         select RTC_LIB
  95         select SPARSE_IRQ
  96         select SYSCTL_EXCEPTION_TRACE
  97         select HAVE_CONTEXT_TRACKING
  98         select HAVE_ARM_SMCCC
  99         help
 100           ARM 64-bit (AArch64) Linux support.
 101
 102 config 64BIT
 103         def_bool y
 104
 105 config ARCH_PHYS_ADDR_T_64BIT
 106         def_bool y
 107
 108 config MMU
 109         def_bool y
 110
 111 config ARCH_MMAP_RND_BITS_MIN
 112        default 14 if ARM64_64K_PAGES
 113        default 16 if ARM64_16K_PAGES
 114        default 18
 115
 116 # max bits determined by the following formula:
 117 #  VA_BITS - PAGE_SHIFT - 3
 118 config ARCH_MMAP_RND_BITS_MAX
 119        default 19 if ARM64_VA_BITS=36
 120        default 24 if ARM64_VA_BITS=39
 121        default 27 if ARM64_VA_BITS=42
 122        default 30 if ARM64_VA_BITS=47
 123        default 29 if ARM64_VA_BITS=48 && ARM64_64K_PAGES
 124        default 31 if ARM64_VA_BITS=48 && ARM64_16K_PAGES
 125        default 33 if ARM64_VA_BITS=48
 126        default 14 if ARM64_64K_PAGES
 127        default 16 if ARM64_16K_PAGES
 128        default 18
 129
 130 config ARCH_MMAP_RND_COMPAT_BITS_MIN
 131        default 7 if ARM64_64K_PAGES
 132        default 9 if ARM64_16K_PAGES
 133        default 11
 134
 135 config ARCH_MMAP_RND_COMPAT_BITS_MAX
 136        default 16
 137
 138 config NO_IOPORT_MAP
 139         def_bool y if !PCI
 140
 141 config STACKTRACE_SUPPORT
 142         def_bool y
 143
 144 config ILLEGAL_POINTER_VALUE
 145         hex
 146         default 0xdead000000000000
 147
 148 config LOCKDEP_SUPPORT
 149         def_bool y
 150
 151 config TRACE_IRQFLAGS_SUPPORT
 152         def_bool y
 153
 154 config RWSEM_XCHGADD_ALGORITHM
 155         def_bool y
 156
 157 config GENERIC_BUG
 158         def_bool y
 159         depends on BUG
 160
 161 config GENERIC_BUG_RELATIVE_POINTERS
 162         def_bool y
 163         depends on GENERIC_BUG
 164
 165 config GENERIC_HWEIGHT
 166         def_bool y
 167
 168 config GENERIC_CSUM
 169         def_bool y
 170
 171 config GENERIC_CALIBRATE_DELAY
 172         def_bool y
 173
 174 config ZONE_DMA
 175         def_bool y
 176
 177 config HAVE_GENERIC_RCU_GUP
 178         def_bool y
 179
 180 config ARCH_DMA_ADDR_T_64BIT
 181         def_bool y
 182
 183 config NEED_DMA_MAP_STATE
 184         def_bool y
 185
 186 config NEED_SG_DMA_LENGTH
 187         def_bool y
 188
 189 config SMP
 190         def_bool y
 191
 192 config SWIOTLB
 193         def_bool y
 194
 195 config IOMMU_HELPER
 196         def_bool SWIOTLB
 197
 198 config KERNEL_MODE_NEON
 199         def_bool y
 200
 201 config FIX_EARLYCON_MEM
 202         def_bool y
 203
 204 config PGTABLE_LEVELS
 205         int
 206         default 2 if ARM64_16K_PAGES && ARM64_VA_BITS_36
 207         default 2 if ARM64_64K_PAGES && ARM64_VA_BITS_42
 208         default 3 if ARM64_64K_PAGES && ARM64_VA_BITS_48
 209         default 3 if ARM64_4K_PAGES && ARM64_VA_BITS_39
 210         default 3 if ARM64_16K_PAGES && ARM64_VA_BITS_47
 211         default 4 if !ARM64_64K_PAGES && ARM64_VA_BITS_48
 212
 213 source "init/Kconfig"
 214
 215 source "kernel/Kconfig.freezer"
 216
 217 source "arch/arm64/Kconfig.platforms"
 218
 219 menu "Bus support"
 220
 221 config PCI
 222         bool "PCI support"
 223         help
 224           This feature enables support for PCI bus system. If you say Y
 225           here, the kernel will include drivers and infrastructure code
 226           to support PCI bus devices.
 227
 228 config PCI_DOMAINS
 229         def_bool PCI
 230
 231 config PCI_DOMAINS_GENERIC
 232         def_bool PCI
 233
 234 config PCI_SYSCALL
 235         def_bool PCI
 236
 237 source "drivers/pci/Kconfig"
 238 source "drivers/pci/hotplug/Kconfig"
 239
 240 endmenu
 241
 242 menu "Kernel Features"
 243
 244 menu "ARM errata workarounds via the alternatives framework"
 245
 246 config ARM64_ERRATUM_826319
 247         bool "Cortex-A53: 826319: System might deadlock if a write cannot complete until read data is accepted"
 248         default y
 249         help
 250           This option adds an alternative code sequence to work around ARM
 251           erratum 826319 on Cortex-A53 parts up to r0p2 with an AMBA 4 ACE or
 252           AXI master interface and an L2 cache.
 253
 254           If a Cortex-A53 uses an AMBA AXI4 ACE interface to other processors
 255           and is unable to accept a certain write via this interface, it will
 256           not progress on read data presented on the read data channel and the
 257           system can deadlock.
 258
 259           The workaround promotes data cache clean instructions to
 260           data cache clean-and-invalidate.
 261           Please note that this does not necessarily enable the workaround,
 262           as it depends on the alternative framework, which will only patch
 263           the kernel if an affected CPU is detected.
 264
 265           If unsure, say Y.
 266
 267 config ARM64_ERRATUM_827319
 268         bool "Cortex-A53: 827319: Data cache clean instructions might cause overlapping transactions to the interconnect"
 269         default y
 270         help
 271           This option adds an alternative code sequence to work around ARM
 272           erratum 827319 on Cortex-A53 parts up to r0p2 with an AMBA 5 CHI
 273           master interface and an L2 cache.
 274
 275           Under certain conditions this erratum can cause a clean line eviction
 276           to occur at the same time as another transaction to the same address
 277           on the AMBA 5 CHI interface, which can cause data corruption if the
 278           interconnect reorders the two transactions.
 279
 280           The workaround promotes data cache clean instructions to
 281           data cache clean-and-invalidate.
 282           Please note that this does not necessarily enable the workaround,
 283           as it depends on the alternative framework, which will only patch
 284           the kernel if an affected CPU is detected.
 285
 286           If unsure, say Y.
 287
 288 config ARM64_ERRATUM_824069
 289         bool "Cortex-A53: 824069: Cache line might not be marked as clean after a CleanShared snoop"
 290         default y
 291         help
 292           This option adds an alternative code sequence to work around ARM
 293           erratum 824069 on Cortex-A53 parts up to r0p2 when it is connected
 294           to a coherent interconnect.
 295
 296           If a Cortex-A53 processor is executing a store or prefetch for
 297           write instruction at the same time as a processor in another
 298           cluster is executing a cache maintenance operation to the same
 299           address, then this erratum might cause a clean cache line to be
 300           incorrectly marked as dirty.
 301
 302           The workaround promotes data cache clean instructions to
 303           data cache clean-and-invalidate.
 304           Please note that this option does not necessarily enable the
 305           workaround, as it depends on the alternative framework, which will
 306           only patch the kernel if an affected CPU is detected.
 307
 308           If unsure, say Y.
 309
 310 config ARM64_ERRATUM_819472
 311         bool "Cortex-A53: 819472: Store exclusive instructions might cause data corruption"
 312         default y
 313         help
 314           This option adds an alternative code sequence to work around ARM
 315           erratum 819472 on Cortex-A53 parts up to r0p1 with an L2 cache
 316           present when it is connected to a coherent interconnect.
 317
 318           If the processor is executing a load and store exclusive sequence at
 319           the same time as a processor in another cluster is executing a cache
 320           maintenance operation to the same address, then this erratum might
 321           cause data corruption.
 322
 323           The workaround promotes data cache clean instructions to
 324           data cache clean-and-invalidate.
 325           Please note that this does not necessarily enable the workaround,
 326           as it depends on the alternative framework, which will only patch
 327           the kernel if an affected CPU is detected.
 328
 329           If unsure, say Y.
 330
 331 config ARM64_ERRATUM_832075
 332         bool "Cortex-A57: 832075: possible deadlock on mixing exclusive memory accesses with device loads"
 333         default y
 334         help
 335           This option adds an alternative code sequence to work around ARM
 336           erratum 832075 on Cortex-A57 parts up to r1p2.
 337
 338           Affected Cortex-A57 parts might deadlock when exclusive load/store
 339           instructions to Write-Back memory are mixed with Device loads.
 340
 341           The workaround is to promote device loads to use Load-Acquire
 342           semantics.
 343           Please note that this does not necessarily enable the workaround,
 344           as it depends on the alternative framework, which will only patch
 345           the kernel if an affected CPU is detected.
 346
 347           If unsure, say Y.
 348
 349 config ARM64_ERRATUM_834220
 350         bool "Cortex-A57: 834220: Stage 2 translation fault might be incorrectly reported in presence of a Stage 1 fault"
 351         depends on KVM
 352         default y
 353         help
 354           This option adds an alternative code sequence to work around ARM
 355           erratum 834220 on Cortex-A57 parts up to r1p2.
 356
 357           Affected Cortex-A57 parts might report a Stage 2 translation
 358           fault as the result of a Stage 1 fault for load crossing a
 359           page boundary when there is a permission or device memory
 360           alignment fault at Stage 1 and a translation fault at Stage 2.
 361
 362           The workaround is to verify that the Stage 1 translation
 363           doesn't generate a fault before handling the Stage 2 fault.
 364           Please note that this does not necessarily enable the workaround,
 365           as it depends on the alternative framework, which will only patch
 366           the kernel if an affected CPU is detected.
 367
 368           If unsure, say Y.
 369
 370 config ARM64_ERRATUM_845719
 371         bool "Cortex-A53: 845719: a load might read incorrect data"
 372         depends on COMPAT
 373         default y
 374         help
 375           This option adds an alternative code sequence to work around ARM
 376           erratum 845719 on Cortex-A53 parts up to r0p4.
 377
 378           When running a compat (AArch32) userspace on an affected Cortex-A53
 379           part, a load at EL0 from a virtual address that matches the bottom 32
 380           bits of the virtual address used by a recent load at (AArch64) EL1
 381           might return incorrect data.
 382
 383           The workaround is to write the contextidr_el1 register on exception
 384           return to a 32-bit task.
 385           Please note that this does not necessarily enable the workaround,
 386           as it depends on the alternative framework, which will only patch
 387           the kernel if an affected CPU is detected.
 388
 389           If unsure, say Y.
 390
 391 config ARM64_ERRATUM_843419
 392         bool "Cortex-A53: 843419: A load or store might access an incorrect address"
 393         depends on MODULES
 394         default y
 395         help
 396           This option builds kernel modules using the large memory model in
 397           order to avoid the use of the ADRP instruction, which can cause
 398           a subsequent memory access to use an incorrect address on Cortex-A53
 399           parts up to r0p4.
 400
 401           Note that the kernel itself must be linked with a version of ld
 402           which fixes potentially affected ADRP instructions through the
 403           use of veneers.
 404
 405           If unsure, say Y.
 406
 407 config CAVIUM_ERRATUM_22375
 408         bool "Cavium erratum 22375, 24313"
 409         default y
 410         help
 411           Enable workaround for erratum 22375, 24313.
 412
 413           This implements two gicv3-its errata workarounds for ThunderX. Both
 414           with small impact affecting only ITS table allocation.
 415
 416             erratum 22375: only alloc 8MB table size
 417             erratum 24313: ignore memory access type
 418
 419           The fixes are in ITS initialization and basically ignore memory access
 420           type and table size provided by the TYPER and BASER registers.
 421
 422           If unsure, say Y.
 423
 424 config CAVIUM_ERRATUM_23154
 425         bool "Cavium erratum 23154: Access to ICC_IAR1_EL1 is not sync'ed"
 426         default y
 427         help
 428           The gicv3 of ThunderX requires a modified version for
 429           reading the IAR status to ensure data synchronization
 430           (access to icc_iar1_el1 is not sync'ed before and after).
 431
 432           If unsure, say Y.
 433
 434 endmenu
 435
 436
 437 choice
 438         prompt "Page size"
 439         default ARM64_4K_PAGES
 440         help
 441           Page size (translation granule) configuration.
 442
 443 config ARM64_4K_PAGES
 444         bool "4KB"
 445         help
 446           This feature enables 4KB pages support.
 447
 448 config ARM64_16K_PAGES
 449         bool "16KB"
 450         help
 451           The system will use 16KB pages support. AArch32 emulation
 452           requires applications compiled with 16K (or a multiple of 16K)
 453           aligned segments.
 454
 455 config ARM64_64K_PAGES
 456         bool "64KB"
 457         help
 458           This feature enables 64KB pages support (4KB by default)
 459           allowing only two levels of page tables and faster TLB
 460           look-up. AArch32 emulation requires applications compiled
 461           with 64K aligned segments.
 462
 463 endchoice
 464
 465 choice
 466         prompt "Virtual address space size"
 467         default ARM64_VA_BITS_39 if ARM64_4K_PAGES
 468         default ARM64_VA_BITS_47 if ARM64_16K_PAGES
 469         default ARM64_VA_BITS_42 if ARM64_64K_PAGES
 470         help
 471           Allows choosing one of multiple possible virtual address
 472           space sizes. The level of translation table is determined by
 473           a combination of page size and virtual address space size.
 474
 475 config ARM64_VA_BITS_36
 476         bool "36-bit" if EXPERT
 477         depends on ARM64_16K_PAGES
 478
 479 config ARM64_VA_BITS_39
 480         bool "39-bit"
 481         depends on ARM64_4K_PAGES
 482
 483 config ARM64_VA_BITS_42
 484         bool "42-bit"
 485         depends on ARM64_64K_PAGES
 486
 487 config ARM64_VA_BITS_47
 488         bool "47-bit"
 489         depends on ARM64_16K_PAGES
 490
 491 config ARM64_VA_BITS_48
 492         bool "48-bit"
 493
 494 endchoice
 495
 496 config ARM64_VA_BITS
 497         int
 498         default 36 if ARM64_VA_BITS_36
 499         default 39 if ARM64_VA_BITS_39
 500         default 42 if ARM64_VA_BITS_42
 501         default 47 if ARM64_VA_BITS_47
 502         default 48 if ARM64_VA_BITS_48
 503
 504 config CPU_BIG_ENDIAN
 505        bool "Build big-endian kernel"
 506        help
 507          Say Y if you plan on running a kernel in big-endian mode.
 508
 509 config SCHED_MC
 510         bool "Multi-core scheduler support"
 511         help
 512           Multi-core scheduler support improves the CPU scheduler's decision
 513           making when dealing with multi-core CPU chips at a cost of slightly
 514           increased overhead in some places. If unsure say N here.
 515
 516 config SCHED_SMT
 517         bool "SMT scheduler support"
 518         help
 519           Improves the CPU scheduler's decision making when dealing with
 520           MultiThreading at a cost of slightly increased overhead in some
 521           places. If unsure say N here.
 522
 523 config NR_CPUS
 524         int "Maximum number of CPUs (2-4096)"
 525         range 2 4096
 526         # These have to remain sorted largest to smallest
 527         default "64"
 528
 529 config HOTPLUG_CPU
 530         bool "Support for hot-pluggable CPUs"
 531         select GENERIC_IRQ_MIGRATION
 532         help
 533           Say Y here to experiment with turning CPUs off and on.  CPUs
 534           can be controlled through /sys/devices/system/cpu.
 535
 536 source kernel/Kconfig.preempt
 537 source kernel/Kconfig.hz
 538
 539 config ARCH_HAS_HOLES_MEMORYMODEL
 540         def_bool y if SPARSEMEM
 541
 542 config ARCH_SPARSEMEM_ENABLE
 543         def_bool y
 544         select SPARSEMEM_VMEMMAP_ENABLE
 545
 546 config ARCH_SPARSEMEM_DEFAULT
 547         def_bool ARCH_SPARSEMEM_ENABLE
 548
 549 config ARCH_SELECT_MEMORY_MODEL
 550         def_bool ARCH_SPARSEMEM_ENABLE
 551
 552 config HAVE_ARCH_PFN_VALID
 553         def_bool ARCH_HAS_HOLES_MEMORYMODEL || !SPARSEMEM
 554
 555 config HW_PERF_EVENTS
 556         def_bool y
 557         depends on ARM_PMU
 558
 559 config SYS_SUPPORTS_HUGETLBFS
 560         def_bool y
 561
 562 config ARCH_WANT_HUGE_PMD_SHARE
 563         def_bool y if ARM64_4K_PAGES || (ARM64_16K_PAGES && !ARM64_VA_BITS_36)
 564
 565 config HAVE_ARCH_TRANSPARENT_HUGEPAGE
 566         def_bool y
 567
 568 config ARCH_HAS_CACHE_LINE_SIZE
 569         def_bool y
 570
 571 source "mm/Kconfig"
 572
 573 config SECCOMP
 574         bool "Enable seccomp to safely compute untrusted bytecode"
 575         ---help---
 576           This kernel feature is useful for number crunching applications
 577           that may need to compute untrusted bytecode during their
 578           execution. By using pipes or other transports made available to
 579           the process as file descriptors supporting the read/write
 580           syscalls, it's possible to isolate those applications in
 581           their own address space using seccomp. Once seccomp is
 582           enabled via prctl(PR_SET_SECCOMP), it cannot be disabled
 583           and the task is only allowed to execute a few safe syscalls
 584           defined by each seccomp mode.
 585
 586 config PARAVIRT
 587         bool "Enable paravirtualization code"
 588         help
 589           This changes the kernel so it can modify itself when it is run
 590           under a hypervisor, potentially improving performance significantly
 591           over full virtualization.
 592
 593 config PARAVIRT_TIME_ACCOUNTING
 594         bool "Paravirtual steal time accounting"
 595         select PARAVIRT
 596         default n
 597         help
 598           Select this option to enable fine granularity task steal time
 599           accounting. Time spent executing other tasks in parallel with
 600           the current vCPU is discounted from the vCPU power. To account for
 601           that, there can be a small performance impact.
 602
 603           If in doubt, say N here.
 604
 605 config XEN_DOM0
 606         def_bool y
 607         depends on XEN
 608
 609 config XEN
 610         bool "Xen guest support on ARM64"
 611         depends on ARM64 && OF
 612         select SWIOTLB_XEN
 613         select PARAVIRT
 614         help
 615           Say Y if you want to run Linux in a Virtual Machine on Xen on ARM64.
 616
 617 config FORCE_MAX_ZONEORDER
 618         int
 619         default "14" if (ARM64_64K_PAGES && TRANSPARENT_HUGEPAGE)
 620         default "12" if (ARM64_16K_PAGES && TRANSPARENT_HUGEPAGE)
 621         default "11"
 622         help
 623           The kernel memory allocator divides physically contiguous memory
 624           blocks into "zones", where each zone is a power of two number of
 625           pages.  This option selects the largest power of two that the kernel
 626           keeps in the memory allocator.  If you need to allocate very large
 627           blocks of physically contiguous memory, then you may need to
 628           increase this value.
 629
 630           This config option is actually maximum order plus one. For example,
 631           a value of 11 means that the largest free memory block is 2^10 pages.
 632
 633           We make sure that we can allocate upto a HugePage size for each configuration.
 634           Hence we have :
 635                 MAX_ORDER = (PMD_SHIFT - PAGE_SHIFT) + 1 => PAGE_SHIFT - 2
 636
 637           However for 4K, we choose a higher default value, 11 as opposed to 10, giving us
 638           4M allocations matching the default size used by generic code.
 639
 640 menuconfig ARMV8_DEPRECATED
 641         bool "Emulate deprecated/obsolete ARMv8 instructions"
 642         depends on COMPAT
 643         help
 644           Legacy software support may require certain instructions
 645           that have been deprecated or obsoleted in the architecture.
 646
 647           Enable this config to enable selective emulation of these
 648           features.
 649
 650           If unsure, say Y
 651
 652 if ARMV8_DEPRECATED
 653
 654 config SWP_EMULATION
 655         bool "Emulate SWP/SWPB instructions"
 656         help
 657           ARMv8 obsoletes the use of A32 SWP/SWPB instructions such that
 658           they are always undefined. Say Y here to enable software
 659           emulation of these instructions for userspace using LDXR/STXR.
 660
 661           In some older versions of glibc [<=2.8] SWP is used during futex
 662           trylock() operations with the assumption that the code will not
 663           be preempted. This invalid assumption may be more likely to fail
 664           with SWP emulation enabled, leading to deadlock of the user
 665           application.
 666
 667           NOTE: when accessing uncached shared regions, LDXR/STXR rely
 668           on an external transaction monitoring block called a global
 669           monitor to maintain update atomicity. If your system does not
 670           implement a global monitor, this option can cause programs that
 671           perform SWP operations to uncached memory to deadlock.
 672
 673           If unsure, say Y
 674
 675 config CP15_BARRIER_EMULATION
 676         bool "Emulate CP15 Barrier instructions"
 677         help
 678           The CP15 barrier instructions - CP15ISB, CP15DSB, and
 679           CP15DMB - are deprecated in ARMv8 (and ARMv7). It is
 680           strongly recommended to use the ISB, DSB, and DMB
 681           instructions instead.
 682
 683           Say Y here to enable software emulation of these
 684           instructions for AArch32 userspace code. When this option is
 685           enabled, CP15 barrier usage is traced which can help
 686           identify software that needs updating.
 687
 688           If unsure, say Y
 689
 690 config SETEND_EMULATION
 691         bool "Emulate SETEND instruction"
 692         help
 693           The SETEND instruction alters the data-endianness of the
 694           AArch32 EL0, and is deprecated in ARMv8.
 695
 696           Say Y here to enable software emulation of the instruction
 697           for AArch32 userspace code.
 698
 699           Note: All the cpus on the system must have mixed endian support at EL0
 700           for this feature to be enabled. If a new CPU - which doesn't support mixed
 701           endian - is hotplugged in after this feature has been enabled, there could
 702           be unexpected results in the applications.
 703
 704           If unsure, say Y
 705 endif
 706
 707 menu "ARMv8.1 architectural features"
 708
 709 config ARM64_HW_AFDBM
 710         bool "Support for hardware updates of the Access and Dirty page flags"
 711         default y
 712         help
 713           The ARMv8.1 architecture extensions introduce support for
 714           hardware updates of the access and dirty information in page
 715           table entries. When enabled in TCR_EL1 (HA and HD bits) on
 716           capable processors, accesses to pages with PTE_AF cleared will
 717           set this bit instead of raising an access flag fault.
 718           Similarly, writes to read-only pages with the DBM bit set will
 719           clear the read-only bit (AP[2]) instead of raising a
 720           permission fault.
 721
 722           Kernels built with this configuration option enabled continue
 723           to work on pre-ARMv8.1 hardware and the performance impact is
 724           minimal. If unsure, say Y.
 725
 726 config ARM64_PAN
 727         bool "Enable support for Privileged Access Never (PAN)"
 728         default y
 729         help
 730          Privileged Access Never (PAN; part of the ARMv8.1 Extensions)
 731          prevents the kernel or hypervisor from accessing user-space (EL0)
 732          memory directly.
 733
 734          Choosing this option will cause any unprotected (not using
 735          copy_to_user et al) memory access to fail with a permission fault.
 736
 737          The feature is detected at runtime, and will remain as a 'nop'
 738          instruction if the cpu does not implement the feature.
 739
 740 config ARM64_LSE_ATOMICS
 741         bool "Atomic instructions"
 742         help
 743           As part of the Large System Extensions, ARMv8.1 introduces new
 744           atomic instructions that are designed specifically to scale in
 745           very large systems.
 746
 747           Say Y here to make use of these instructions for the in-kernel
 748           atomic routines. This incurs a small overhead on CPUs that do
 749           not support these instructions and requires the kernel to be
 750           built with binutils >= 2.25.
 751
 752 endmenu
 753
 754 endmenu
 755
 756 menu "Boot options"
 757
 758 config CMDLINE
 759         string "Default kernel command string"
 760         default ""
 761         help
 762           Provide a set of default command-line options at build time by
 763           entering them here. As a minimum, you should specify the the
 764           root device (e.g. root=/dev/nfs).
 765
 766 config CMDLINE_FORCE
 767         bool "Always use the default kernel command string"
 768         help
 769           Always use the default kernel command string, even if the boot
 770           loader passes other arguments to the kernel.
 771           This is useful if you cannot or don't want to change the
 772           command-line options your boot loader passes to the kernel.
 773
 774 config EFI_STUB
 775         bool
 776
 777 config EFI
 778         bool "UEFI runtime support"
 779         depends on OF && !CPU_BIG_ENDIAN
 780         select LIBFDT
 781         select UCS2_STRING
 782         select EFI_PARAMS_FROM_FDT
 783         select EFI_RUNTIME_WRAPPERS
 784         select EFI_STUB
 785         select EFI_ARMSTUB
 786         default y
 787         help
 788           This option provides support for runtime services provided
 789           by UEFI firmware (such as non-volatile variables, realtime
 790           clock, and platform reset). A UEFI stub is also provided to
 791           allow the kernel to be booted as an EFI application. This
 792           is only useful on systems that have UEFI firmware.
 793
 794 config DMI
 795         bool "Enable support for SMBIOS (DMI) tables"
 796         depends on EFI
 797         default y
 798         help
 799           This enables SMBIOS/DMI feature for systems.
 800
 801           This option is only useful on systems that have UEFI firmware.
 802           However, even with this option, the resultant kernel should
 803           continue to boot on existing non-UEFI platforms.
 804
 805 endmenu
 806
 807 menu "Userspace binary formats"
 808
 809 source "fs/Kconfig.binfmt"
 810
 811 config COMPAT
 812         bool "Kernel support for 32-bit EL0"
 813         depends on ARM64_4K_PAGES || EXPERT
 814         select COMPAT_BINFMT_ELF
 815         select HAVE_UID16
 816         select OLD_SIGSUSPEND3
 817         select COMPAT_OLD_SIGACTION
 818         help
 819           This option enables support for a 32-bit EL0 running under a 64-bit
 820           kernel at EL1. AArch32-specific components such as system calls,
 821           the user helper functions, VFP support and the ptrace interface are
 822           handled appropriately by the kernel.
 823
 824           If you use a page size other than 4KB (i.e, 16KB or 64KB), please be aware
 825           that you will only be able to execute AArch32 binaries that were compiled
 826           with page size aligned segments.
 827
 828           If you want to execute 32-bit userspace applications, say Y.
 829
 830 config SYSVIPC_COMPAT
 831         def_bool y
 832         depends on COMPAT && SYSVIPC
 833
 834 endmenu
 835
 836 menu "Power management options"
 837
 838 source "kernel/power/Kconfig"
 839
 840 config ARCH_SUSPEND_POSSIBLE
 841         def_bool y
 842
 843 endmenu
 844
 845 menu "CPU Power Management"
 846
 847 source "drivers/cpuidle/Kconfig"
 848
 849 source "drivers/cpufreq/Kconfig"
 850
 851 endmenu
 852
 853 source "net/Kconfig"
 854
 855 source "drivers/Kconfig"
 856
 857 source "drivers/firmware/Kconfig"
 858
 859 source "drivers/acpi/Kconfig"
 860
 861 source "fs/Kconfig"
 862
 863 source "arch/arm64/kvm/Kconfig"
 864
 865 source "arch/arm64/Kconfig.debug"
 866
 867 source "security/Kconfig"
 868
 869 source "crypto/Kconfig"
 870 if CRYPTO
 871 source "arch/arm64/crypto/Kconfig"
 872 endif
 873
 874 source "lib/Kconfig"