arch/arm/mach-omap2/display.c

   1 /*
   2  * OMAP2plus display device setup / initialization.
   3  *
   4  * Copyright (C) 2010 Texas Instruments Incorporated - https://www.ti.com/
   5  *      Senthilvadivu Guruswamy
   6  *      Sumit Semwal
   7  *
   8  * This program is free software; you can redistribute it and/or modify
   9  * it under the terms of the GNU General Public License version 2 as
  10  * published by the Free Software Foundation.
  11  *
  12  * This program is distributed "as is" WITHOUT ANY WARRANTY of any
  13  * kind, whether express or implied; without even the implied warranty
  14  * of MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  15  * GNU General Public License for more details.
  16  */
  17
  18 #include <linux/string.h>
  19 #include <linux/kernel.h>
  20 #include <linux/init.h>
  21 #include <linux/platform_device.h>
  22 #include <linux/io.h>
  23 #include <linux/clk.h>
  24 #include <linux/err.h>
  25 #include <linux/delay.h>
  26 #include <linux/of.h>
  27 #include <linux/of_platform.h>
  28 #include <linux/slab.h>
  29 #include <linux/mfd/syscon.h>
  30 #include <linux/regmap.h>
  31
  32 #include <linux/platform_data/omapdss.h>
  33 #include "omap_hwmod.h"
  34 #include "omap_device.h"
  35 #include "common.h"
  36
  37 #include "soc.h"
  38 #include "iomap.h"
  39 #include "control.h"
  40 #include "display.h"
  41 #include "prm.h"
  42
  43 #define DISPC_CONTROL           0x0040
  44 #define DISPC_CONTROL2          0x0238
  45 #define DISPC_CONTROL3          0x0848
  46 #define DISPC_IRQSTATUS         0x0018
  47
  48 #define DSS_CONTROL             0x40
  49 #define DSS_SDI_CONTROL         0x44
  50 #define DSS_PLL_CONTROL         0x48
  51
  52 #define LCD_EN_MASK             (0x1 << 0)
  53 #define DIGIT_EN_MASK           (0x1 << 1)
  54
  55 #define FRAMEDONE_IRQ_SHIFT     0
  56 #define EVSYNC_EVEN_IRQ_SHIFT   2
  57 #define EVSYNC_ODD_IRQ_SHIFT    3
  58 #define FRAMEDONE2_IRQ_SHIFT    22
  59 #define FRAMEDONE3_IRQ_SHIFT    30
  60 #define FRAMEDONETV_IRQ_SHIFT   24
  61
  62 /*
  63  * FRAMEDONE_IRQ_TIMEOUT: how long (in milliseconds) to wait during DISPC
  64  *     reset before deciding that something has gone wrong
  65  */
  66 #define FRAMEDONE_IRQ_TIMEOUT           100
  67
  68 #if defined(CONFIG_FB_OMAP2)
  69 static struct platform_device omap_display_device = {
  70         .name          = "omapdss",
  71         .id            = -1,
  72         .dev            = {
  73                 .platform_data = NULL,
  74         },
  75 };
  76
  77 #define OMAP4_DSIPHY_SYSCON_OFFSET              0x78
  78
  79 static struct regmap *omap4_dsi_mux_syscon;
  80
  81 static int omap4_dsi_mux_pads(int dsi_id, unsigned lanes)
  82 {
  83         u32 enable_mask, enable_shift;
  84         u32 pipd_mask, pipd_shift;
  85         u32 reg;
  86         int ret;
  87
  88         if (dsi_id == 0) {
  89                 enable_mask = OMAP4_DSI1_LANEENABLE_MASK;
  90                 enable_shift = OMAP4_DSI1_LANEENABLE_SHIFT;
  91                 pipd_mask = OMAP4_DSI1_PIPD_MASK;
  92                 pipd_shift = OMAP4_DSI1_PIPD_SHIFT;
  93         } else if (dsi_id == 1) {
  94                 enable_mask = OMAP4_DSI2_LANEENABLE_MASK;
  95                 enable_shift = OMAP4_DSI2_LANEENABLE_SHIFT;
  96                 pipd_mask = OMAP4_DSI2_PIPD_MASK;
  97                 pipd_shift = OMAP4_DSI2_PIPD_SHIFT;
  98         } else {
  99                 return -ENODEV;
 100         }
 101
 102         ret = regmap_read(omap4_dsi_mux_syscon,
 103                                           OMAP4_DSIPHY_SYSCON_OFFSET,
 104                                           &reg);
 105         if (ret)
 106                 return ret;
 107
 108         reg &= ~enable_mask;
 109         reg &= ~pipd_mask;
 110
 111         reg |= (lanes << enable_shift) & enable_mask;
 112         reg |= (lanes << pipd_shift) & pipd_mask;
 113
 114         regmap_write(omap4_dsi_mux_syscon, OMAP4_DSIPHY_SYSCON_OFFSET, reg);
 115
 116         return 0;
 117 }
 118
 119 static int omap_dsi_enable_pads(int dsi_id, unsigned lane_mask)
 120 {
 121         if (cpu_is_omap44xx())
 122                 return omap4_dsi_mux_pads(dsi_id, lane_mask);
 123
 124         return 0;
 125 }
 126
 127 static void omap_dsi_disable_pads(int dsi_id, unsigned lane_mask)
 128 {
 129         if (cpu_is_omap44xx())
 130                 omap4_dsi_mux_pads(dsi_id, 0);
 131 }
 132
 133 static enum omapdss_version __init omap_display_get_version(void)
 134 {
 135         if (cpu_is_omap24xx())
 136                 return OMAPDSS_VER_OMAP24xx;
 137         else if (cpu_is_omap3630())
 138                 return OMAPDSS_VER_OMAP3630;
 139         else if (cpu_is_omap34xx()) {
 140                 if (soc_is_am35xx()) {
 141                         return OMAPDSS_VER_AM35xx;
 142                 } else {
 143                         if (omap_rev() < OMAP3430_REV_ES3_0)
 144                                 return OMAPDSS_VER_OMAP34xx_ES1;
 145                         else
 146                                 return OMAPDSS_VER_OMAP34xx_ES3;
 147                 }
 148         } else if (omap_rev() == OMAP4430_REV_ES1_0)
 149                 return OMAPDSS_VER_OMAP4430_ES1;
 150         else if (omap_rev() == OMAP4430_REV_ES2_0 ||
 151                         omap_rev() == OMAP4430_REV_ES2_1 ||
 152                         omap_rev() == OMAP4430_REV_ES2_2)
 153                 return OMAPDSS_VER_OMAP4430_ES2;
 154         else if (cpu_is_omap44xx())
 155                 return OMAPDSS_VER_OMAP4;
 156         else if (soc_is_omap54xx())
 157                 return OMAPDSS_VER_OMAP5;
 158         else if (soc_is_am43xx())
 159                 return OMAPDSS_VER_AM43xx;
 160         else if (soc_is_dra7xx())
 161                 return OMAPDSS_VER_DRA7xx;
 162         else
 163                 return OMAPDSS_VER_UNKNOWN;
 164 }
 165
 166 static int __init omapdss_init_fbdev(void)
 167 {
 168         static struct omap_dss_board_info board_data = {
 169                 .dsi_enable_pads = omap_dsi_enable_pads,
 170                 .dsi_disable_pads = omap_dsi_disable_pads,
 171         };
 172         struct device_node *node;
 173         int r;
 174
 175         board_data.version = omap_display_get_version();
 176         if (board_data.version == OMAPDSS_VER_UNKNOWN) {
 177                 pr_err("DSS not supported on this SoC\n");
 178                 return -ENODEV;
 179         }
 180
 181         omap_display_device.dev.platform_data = &board_data;
 182
 183         r = platform_device_register(&omap_display_device);
 184         if (r < 0) {
 185                 pr_err("Unable to register omapdss device\n");
 186                 return r;
 187         }
 188
 189         /* create vrfb device */
 190         r = omap_init_vrfb();
 191         if (r < 0) {
 192                 pr_err("Unable to register omapvrfb device\n");
 193                 return r;
 194         }
 195
 196         /* create FB device */
 197         r = omap_init_fb();
 198         if (r < 0) {
 199                 pr_err("Unable to register omapfb device\n");
 200                 return r;
 201         }
 202
 203         /* create V4L2 display device */
 204         r = omap_init_vout();
 205         if (r < 0) {
 206                 pr_err("Unable to register omap_vout device\n");
 207                 return r;
 208         }
 209
 210         /* add DSI info for omap4 */
 211         node = of_find_node_by_name(NULL, "omap4_padconf_global");
 212         if (node)
 213                 omap4_dsi_mux_syscon = syscon_node_to_regmap(node);
 214         of_node_put(node);
 215
 216         return 0;
 217 }
 218
 219 static const char * const omapdss_compat_names[] __initconst = {
 220         "ti,omap2-dss",
 221         "ti,omap3-dss",
 222         "ti,omap4-dss",
 223         "ti,omap5-dss",
 224         "ti,dra7-dss",
 225 };
 226
 227 static struct device_node * __init omapdss_find_dss_of_node(void)
 228 {
 229         struct device_node *node;
 230         int i;
 231
 232         for (i = 0; i < ARRAY_SIZE(omapdss_compat_names); ++i) {
 233                 node = of_find_compatible_node(NULL, NULL,
 234                         omapdss_compat_names[i]);
 235                 if (node)
 236                         return node;
 237         }
 238
 239         return NULL;
 240 }
 241
 242 static int __init omapdss_init_of(void)
 243 {
 244         int r;
 245         struct device_node *node;
 246         struct platform_device *pdev;
 247
 248         /* only create dss helper devices if dss is enabled in the .dts */
 249
 250         node = omapdss_find_dss_of_node();
 251         if (!node)
 252                 return 0;
 253
 254         if (!of_device_is_available(node)) {
 255                 of_node_put(node);
 256                 return 0;
 257         }
 258
 259         pdev = of_find_device_by_node(node);
 260
 261         if (!pdev) {
 262                 pr_err("Unable to find DSS platform device\n");
 263                 of_node_put(node);
 264                 return -ENODEV;
 265         }
 266
 267         r = of_platform_populate(node, NULL, NULL, &pdev->dev);
 268         put_device(&pdev->dev);
 269         of_node_put(node);
 270         if (r) {
 271                 pr_err("Unable to populate DSS submodule devices\n");
 272                 return r;
 273         }
 274
 275         return omapdss_init_fbdev();
 276 }
 277 omap_device_initcall(omapdss_init_of);
 278 #endif /* CONFIG_FB_OMAP2 */
 279
 280 static void dispc_disable_outputs(void)
 281 {
 282         u32 v, irq_mask = 0;
 283         bool lcd_en, digit_en, lcd2_en = false, lcd3_en = false;
 284         int i;
 285         struct omap_dss_dispc_dev_attr *da;
 286         struct omap_hwmod *oh;
 287
 288         oh = omap_hwmod_lookup("dss_dispc");
 289         if (!oh) {
 290                 WARN(1, "display: could not disable outputs during reset - could not find dss_dispc hwmod\n");
 291                 return;
 292         }
 293
 294         if (!oh->dev_attr) {
 295                 pr_err("display: could not disable outputs during reset due to missing dev_attr\n");
 296                 return;
 297         }
 298
 299         da = (struct omap_dss_dispc_dev_attr *)oh->dev_attr;
 300
 301         /* store value of LCDENABLE and DIGITENABLE bits */
 302         v = omap_hwmod_read(oh, DISPC_CONTROL);
 303         lcd_en = v & LCD_EN_MASK;
 304         digit_en = v & DIGIT_EN_MASK;
 305
 306         /* store value of LCDENABLE for LCD2 */
 307         if (da->manager_count > 2) {
 308                 v = omap_hwmod_read(oh, DISPC_CONTROL2);
 309                 lcd2_en = v & LCD_EN_MASK;
 310         }
 311
 312         /* store value of LCDENABLE for LCD3 */
 313         if (da->manager_count > 3) {
 314                 v = omap_hwmod_read(oh, DISPC_CONTROL3);
 315                 lcd3_en = v & LCD_EN_MASK;
 316         }
 317
 318         if (!(lcd_en | digit_en | lcd2_en | lcd3_en))
 319                 return; /* no managers currently enabled */
 320
 321         /*
 322          * If any manager was enabled, we need to disable it before
 323          * DSS clocks are disabled or DISPC module is reset
 324          */
 325         if (lcd_en)
 326                 irq_mask |= 1 << FRAMEDONE_IRQ_SHIFT;
 327
 328         if (digit_en) {
 329                 if (da->has_framedonetv_irq) {
 330                         irq_mask |= 1 << FRAMEDONETV_IRQ_SHIFT;
 331                 } else {
 332                         irq_mask |= 1 << EVSYNC_EVEN_IRQ_SHIFT |
 333                                 1 << EVSYNC_ODD_IRQ_SHIFT;
 334                 }
 335         }
 336
 337         if (lcd2_en)
 338                 irq_mask |= 1 << FRAMEDONE2_IRQ_SHIFT;
 339         if (lcd3_en)
 340                 irq_mask |= 1 << FRAMEDONE3_IRQ_SHIFT;
 341
 342         /*
 343          * clear any previous FRAMEDONE, FRAMEDONETV,
 344          * EVSYNC_EVEN/ODD, FRAMEDONE2 or FRAMEDONE3 interrupts
 345          */
 346         omap_hwmod_write(irq_mask, oh, DISPC_IRQSTATUS);
 347
 348         /* disable LCD and TV managers */
 349         v = omap_hwmod_read(oh, DISPC_CONTROL);
 350         v &= ~(LCD_EN_MASK | DIGIT_EN_MASK);
 351         omap_hwmod_write(v, oh, DISPC_CONTROL);
 352
 353         /* disable LCD2 manager */
 354         if (da->manager_count > 2) {
 355                 v = omap_hwmod_read(oh, DISPC_CONTROL2);
 356                 v &= ~LCD_EN_MASK;
 357                 omap_hwmod_write(v, oh, DISPC_CONTROL2);
 358         }
 359
 360         /* disable LCD3 manager */
 361         if (da->manager_count > 3) {
 362                 v = omap_hwmod_read(oh, DISPC_CONTROL3);
 363                 v &= ~LCD_EN_MASK;
 364                 omap_hwmod_write(v, oh, DISPC_CONTROL3);
 365         }
 366
 367         i = 0;
 368         while ((omap_hwmod_read(oh, DISPC_IRQSTATUS) & irq_mask) !=
 369                irq_mask) {
 370                 i++;
 371                 if (i > FRAMEDONE_IRQ_TIMEOUT) {
 372                         pr_err("didn't get FRAMEDONE1/2/3 or TV interrupt\n");
 373                         break;
 374                 }
 375                 mdelay(1);
 376         }
 377 }
 378
 379 int omap_dss_reset(struct omap_hwmod *oh)
 380 {
 381         struct omap_hwmod_opt_clk *oc;
 382         int c = 0;
 383         int i, r;
 384
 385         if (!(oh->class->sysc->sysc_flags & SYSS_HAS_RESET_STATUS)) {
 386                 pr_err("dss_core: hwmod data doesn't contain reset data\n");
 387                 return -EINVAL;
 388         }
 389
 390         for (i = oh->opt_clks_cnt, oc = oh->opt_clks; i > 0; i--, oc++)
 391                 clk_prepare_enable(oc->_clk);
 392
 393         dispc_disable_outputs();
 394
 395         /* clear SDI registers */
 396         if (cpu_is_omap3430()) {
 397                 omap_hwmod_write(0x0, oh, DSS_SDI_CONTROL);
 398                 omap_hwmod_write(0x0, oh, DSS_PLL_CONTROL);
 399         }
 400
 401         /*
 402          * clear DSS_CONTROL register to switch DSS clock sources to
 403          * PRCM clock, if any
 404          */
 405         omap_hwmod_write(0x0, oh, DSS_CONTROL);
 406
 407         omap_test_timeout((omap_hwmod_read(oh, oh->class->sysc->syss_offs)
 408                                 & SYSS_RESETDONE_MASK),
 409                         MAX_MODULE_SOFTRESET_WAIT, c);
 410
 411         if (c == MAX_MODULE_SOFTRESET_WAIT)
 412                 pr_warn("dss_core: waiting for reset to finish failed\n");
 413         else
 414                 pr_debug("dss_core: softreset done\n");
 415
 416         for (i = oh->opt_clks_cnt, oc = oh->opt_clks; i > 0; i--, oc++)
 417                 clk_disable_unprepare(oc->_clk);
 418
 419         r = (c == MAX_MODULE_SOFTRESET_WAIT) ? -ETIMEDOUT : 0;
 420
 421         return r;
 422 }