arch/arm/kernel/setup.c

   1 // SPDX-License-Identifier: GPL-2.0-only
   2 /*
   3  *  linux/arch/arm/kernel/setup.c
   4  *
   5  *  Copyright (C) 1995-2001 Russell King
   6  */
   7 #include <linux/efi.h>
   8 #include <linux/export.h>
   9 #include <linux/kernel.h>
  10 #include <linux/stddef.h>
  11 #include <linux/ioport.h>
  12 #include <linux/delay.h>
  13 #include <linux/utsname.h>
  14 #include <linux/initrd.h>
  15 #include <linux/console.h>
  16 #include <linux/seq_file.h>
  17 #include <linux/screen_info.h>
  18 #include <linux/of_platform.h>
  19 #include <linux/init.h>
  20 #include <linux/kexec.h>
  21 #include <linux/of_fdt.h>
  22 #include <linux/cpu.h>
  23 #include <linux/interrupt.h>
  24 #include <linux/smp.h>
  25 #include <linux/proc_fs.h>
  26 #include <linux/memblock.h>
  27 #include <linux/bug.h>
  28 #include <linux/compiler.h>
  29 #include <linux/sort.h>
  30 #include <linux/psci.h>
  31
  32 #include <asm/unified.h>
  33 #include <asm/cp15.h>
  34 #include <asm/cpu.h>
  35 #include <asm/cputype.h>
  36 #include <asm/efi.h>
  37 #include <asm/elf.h>
  38 #include <asm/early_ioremap.h>
  39 #include <asm/fixmap.h>
  40 #include <asm/procinfo.h>
  41 #include <asm/psci.h>
  42 #include <asm/sections.h>
  43 #include <asm/setup.h>
  44 #include <asm/smp_plat.h>
  45 #include <asm/mach-types.h>
  46 #include <asm/cacheflush.h>
  47 #include <asm/cachetype.h>
  48 #include <asm/tlbflush.h>
  49 #include <asm/xen/hypervisor.h>
  50
  51 #include <asm/prom.h>
  52 #include <asm/mach/arch.h>
  53 #include <asm/mach/irq.h>
  54 #include <asm/mach/time.h>
  55 #include <asm/system_info.h>
  56 #include <asm/system_misc.h>
  57 #include <asm/traps.h>
  58 #include <asm/unwind.h>
  59 #include <asm/memblock.h>
  60 #include <asm/virt.h>
  61
  62 #include "atags.h"
  63
  64
  65 #if defined(CONFIG_FPE_NWFPE) || defined(CONFIG_FPE_FASTFPE)
  66 char fpe_type[8];
  67
  68 static int __init fpe_setup(char *line)
  69 {
  70         memcpy(fpe_type, line, 8);
  71         return 1;
  72 }
  73
  74 __setup("fpe=", fpe_setup);
  75 #endif
  76
  77 extern void init_default_cache_policy(unsigned long);
  78 extern void paging_init(const struct machine_desc *desc);
  79 extern void early_mm_init(const struct machine_desc *);
  80 extern void adjust_lowmem_bounds(void);
  81 extern enum reboot_mode reboot_mode;
  82 extern void setup_dma_zone(const struct machine_desc *desc);
  83
  84 unsigned int processor_id;
  85 EXPORT_SYMBOL(processor_id);
  86 unsigned int __machine_arch_type __read_mostly;
  87 EXPORT_SYMBOL(__machine_arch_type);
  88 unsigned int cacheid __read_mostly;
  89 EXPORT_SYMBOL(cacheid);
  90
  91 unsigned int __atags_pointer __initdata;
  92 void *atags_vaddr __initdata;
  93
  94 unsigned int system_rev;
  95 EXPORT_SYMBOL(system_rev);
  96
  97 const char *system_serial;
  98 EXPORT_SYMBOL(system_serial);
  99
 100 unsigned int system_serial_low;
 101 EXPORT_SYMBOL(system_serial_low);
 102
 103 unsigned int system_serial_high;
 104 EXPORT_SYMBOL(system_serial_high);
 105
 106 unsigned int elf_hwcap __read_mostly;
 107 EXPORT_SYMBOL(elf_hwcap);
 108
 109 unsigned int elf_hwcap2 __read_mostly;
 110 EXPORT_SYMBOL(elf_hwcap2);
 111
 112
 113 #ifdef MULTI_CPU
 114 struct processor processor __ro_after_init;
 115 #if defined(CONFIG_BIG_LITTLE) && defined(CONFIG_HARDEN_BRANCH_PREDICTOR)
 116 struct processor *cpu_vtable[NR_CPUS] = {
 117         [0] = &processor,
 118 };
 119 #endif
 120 #endif
 121 #ifdef MULTI_TLB
 122 struct cpu_tlb_fns cpu_tlb __ro_after_init;
 123 #endif
 124 #ifdef MULTI_USER
 125 struct cpu_user_fns cpu_user __ro_after_init;
 126 #endif
 127 #ifdef MULTI_CACHE
 128 struct cpu_cache_fns cpu_cache __ro_after_init;
 129 #endif
 130 #ifdef CONFIG_OUTER_CACHE
 131 struct outer_cache_fns outer_cache __ro_after_init;
 132 EXPORT_SYMBOL(outer_cache);
 133 #endif
 134
 135 /*
 136  * Cached cpu_architecture() result for use by assembler code.
 137  * C code should use the cpu_architecture() function instead of accessing this
 138  * variable directly.
 139  */
 140 int __cpu_architecture __read_mostly = CPU_ARCH_UNKNOWN;
 141
 142 struct stack {
 143         u32 irq[3];
 144         u32 abt[3];
 145         u32 und[3];
 146         u32 fiq[3];
 147 } ____cacheline_aligned;
 148
 149 #ifndef CONFIG_CPU_V7M
 150 static struct stack stacks[NR_CPUS];
 151 #endif
 152
 153 char elf_platform[ELF_PLATFORM_SIZE];
 154 EXPORT_SYMBOL(elf_platform);
 155
 156 static const char *cpu_name;
 157 static const char *machine_name;
 158 static char __initdata cmd_line[COMMAND_LINE_SIZE];
 159 const struct machine_desc *machine_desc __initdata;
 160
 161 static union { char c[4]; unsigned long l; } endian_test __initdata = { { 'l', '?', '?', 'b' } };
 162 #define ENDIANNESS ((char)endian_test.l)
 163
 164 DEFINE_PER_CPU(struct cpuinfo_arm, cpu_data);
 165
 166 /*
 167  * Standard memory resources
 168  */
 169 static struct resource mem_res[] = {
 170         {
 171                 .name = "Video RAM",
 172                 .start = 0,
 173                 .end = 0,
 174                 .flags = IORESOURCE_MEM
 175         },
 176         {
 177                 .name = "Kernel code",
 178                 .start = 0,
 179                 .end = 0,
 180                 .flags = IORESOURCE_SYSTEM_RAM
 181         },
 182         {
 183                 .name = "Kernel data",
 184                 .start = 0,
 185                 .end = 0,
 186                 .flags = IORESOURCE_SYSTEM_RAM
 187         }
 188 };
 189
 190 #define video_ram   mem_res[0]
 191 #define kernel_code mem_res[1]
 192 #define kernel_data mem_res[2]
 193
 194 static struct resource io_res[] = {
 195         {
 196                 .name = "reserved",
 197                 .start = 0x3bc,
 198                 .end = 0x3be,
 199                 .flags = IORESOURCE_IO | IORESOURCE_BUSY
 200         },
 201         {
 202                 .name = "reserved",
 203                 .start = 0x378,
 204                 .end = 0x37f,
 205                 .flags = IORESOURCE_IO | IORESOURCE_BUSY
 206         },
 207         {
 208                 .name = "reserved",
 209                 .start = 0x278,
 210                 .end = 0x27f,
 211                 .flags = IORESOURCE_IO | IORESOURCE_BUSY
 212         }
 213 };
 214
 215 #define lp0 io_res[0]
 216 #define lp1 io_res[1]
 217 #define lp2 io_res[2]
 218
 219 static const char *proc_arch[] = {
 220         "undefined/unknown",
 221         "3",
 222         "4",
 223         "4T",
 224         "5",
 225         "5T",
 226         "5TE",
 227         "5TEJ",
 228         "6TEJ",
 229         "7",
 230         "7M",
 231         "?(12)",
 232         "?(13)",
 233         "?(14)",
 234         "?(15)",
 235         "?(16)",
 236         "?(17)",
 237 };
 238
 239 #ifdef CONFIG_CPU_V7M
 240 static int __get_cpu_architecture(void)
 241 {
 242         return CPU_ARCH_ARMv7M;
 243 }
 244 #else
 245 static int __get_cpu_architecture(void)
 246 {
 247         int cpu_arch;
 248
 249         if ((read_cpuid_id() & 0x0008f000) == 0) {
 250                 cpu_arch = CPU_ARCH_UNKNOWN;
 251         } else if ((read_cpuid_id() & 0x0008f000) == 0x00007000) {
 252                 cpu_arch = (read_cpuid_id() & (1 << 23)) ? CPU_ARCH_ARMv4T : CPU_ARCH_ARMv3;
 253         } else if ((read_cpuid_id() & 0x00080000) == 0x00000000) {
 254                 cpu_arch = (read_cpuid_id() >> 16) & 7;
 255                 if (cpu_arch)
 256                         cpu_arch += CPU_ARCH_ARMv3;
 257         } else if ((read_cpuid_id() & 0x000f0000) == 0x000f0000) {
 258                 /* Revised CPUID format. Read the Memory Model Feature
 259                  * Register 0 and check for VMSAv7 or PMSAv7 */
 260                 unsigned int mmfr0 = read_cpuid_ext(CPUID_EXT_MMFR0);
 261                 if ((mmfr0 & 0x0000000f) >= 0x00000003 ||
 262                     (mmfr0 & 0x000000f0) >= 0x00000030)
 263                         cpu_arch = CPU_ARCH_ARMv7;
 264                 else if ((mmfr0 & 0x0000000f) == 0x00000002 ||
 265                          (mmfr0 & 0x000000f0) == 0x00000020)
 266                         cpu_arch = CPU_ARCH_ARMv6;
 267                 else
 268                         cpu_arch = CPU_ARCH_UNKNOWN;
 269         } else
 270                 cpu_arch = CPU_ARCH_UNKNOWN;
 271
 272         return cpu_arch;
 273 }
 274 #endif
 275
 276 int __pure cpu_architecture(void)
 277 {
 278         BUG_ON(__cpu_architecture == CPU_ARCH_UNKNOWN);
 279
 280         return __cpu_architecture;
 281 }
 282
 283 static int cpu_has_aliasing_icache(unsigned int arch)
 284 {
 285         int aliasing_icache;
 286         unsigned int id_reg, num_sets, line_size;
 287
 288         /* PIPT caches never alias. */
 289         if (icache_is_pipt())
 290                 return 0;
 291
 292         /* arch specifies the register format */
 293         switch (arch) {
 294         case CPU_ARCH_ARMv7:
 295                 set_csselr(CSSELR_ICACHE | CSSELR_L1);
 296                 isb();
 297                 id_reg = read_ccsidr();
 298                 line_size = 4 << ((id_reg & 0x7) + 2);
 299                 num_sets = ((id_reg >> 13) & 0x7fff) + 1;
 300                 aliasing_icache = (line_size * num_sets) > PAGE_SIZE;
 301                 break;
 302         case CPU_ARCH_ARMv6:
 303                 aliasing_icache = read_cpuid_cachetype() & (1 << 11);
 304                 break;
 305         default:
 306                 /* I-cache aliases will be handled by D-cache aliasing code */
 307                 aliasing_icache = 0;
 308         }
 309
 310         return aliasing_icache;
 311 }
 312
 313 static void __init cacheid_init(void)
 314 {
 315         unsigned int arch = cpu_architecture();
 316
 317         if (arch >= CPU_ARCH_ARMv6) {
 318                 unsigned int cachetype = read_cpuid_cachetype();
 319
 320                 if ((arch == CPU_ARCH_ARMv7M) && !(cachetype & 0xf000f)) {
 321                         cacheid = 0;
 322                 } else if ((cachetype & (7 << 29)) == 4 << 29) {
 323                         /* ARMv7 register format */
 324                         arch = CPU_ARCH_ARMv7;
 325                         cacheid = CACHEID_VIPT_NONALIASING;
 326                         switch (cachetype & (3 << 14)) {
 327                         case (1 << 14):
 328                                 cacheid |= CACHEID_ASID_TAGGED;
 329                                 break;
 330                         case (3 << 14):
 331                                 cacheid |= CACHEID_PIPT;
 332                                 break;
 333                         }
 334                 } else {
 335                         arch = CPU_ARCH_ARMv6;
 336                         if (cachetype & (1 << 23))
 337                                 cacheid = CACHEID_VIPT_ALIASING;
 338                         else
 339                                 cacheid = CACHEID_VIPT_NONALIASING;
 340                 }
 341                 if (cpu_has_aliasing_icache(arch))
 342                         cacheid |= CACHEID_VIPT_I_ALIASING;
 343         } else {
 344                 cacheid = CACHEID_VIVT;
 345         }
 346
 347         pr_info("CPU: %s data cache, %s instruction cache\n",
 348                 cache_is_vivt() ? "VIVT" :
 349                 cache_is_vipt_aliasing() ? "VIPT aliasing" :
 350                 cache_is_vipt_nonaliasing() ? "PIPT / VIPT nonaliasing" : "unknown",
 351                 cache_is_vivt() ? "VIVT" :
 352                 icache_is_vivt_asid_tagged() ? "VIVT ASID tagged" :
 353                 icache_is_vipt_aliasing() ? "VIPT aliasing" :
 354                 icache_is_pipt() ? "PIPT" :
 355                 cache_is_vipt_nonaliasing() ? "VIPT nonaliasing" : "unknown");
 356 }
 357
 358 /*
 359  * These functions re-use the assembly code in head.S, which
 360  * already provide the required functionality.
 361  */
 362 extern struct proc_info_list *lookup_processor_type(unsigned int);
 363
 364 void __init early_print(const char *str, ...)
 365 {
 366         extern void printascii(const char *);
 367         char buf[256];
 368         va_list ap;
 369
 370         va_start(ap, str);
 371         vsnprintf(buf, sizeof(buf), str, ap);
 372         va_end(ap);
 373
 374 #ifdef CONFIG_DEBUG_LL
 375         printascii(buf);
 376 #endif
 377         printk("%s", buf);
 378 }
 379
 380 #ifdef CONFIG_ARM_PATCH_IDIV
 381
 382 static inline u32 __attribute_const__ sdiv_instruction(void)
 383 {
 384         if (IS_ENABLED(CONFIG_THUMB2_KERNEL)) {
 385                 /* "sdiv r0, r0, r1" */
 386                 u32 insn = __opcode_thumb32_compose(0xfb90, 0xf0f1);
 387                 return __opcode_to_mem_thumb32(insn);
 388         }
 389
 390         /* "sdiv r0, r0, r1" */
 391         return __opcode_to_mem_arm(0xe710f110);
 392 }
 393
 394 static inline u32 __attribute_const__ udiv_instruction(void)
 395 {
 396         if (IS_ENABLED(CONFIG_THUMB2_KERNEL)) {
 397                 /* "udiv r0, r0, r1" */
 398                 u32 insn = __opcode_thumb32_compose(0xfbb0, 0xf0f1);
 399                 return __opcode_to_mem_thumb32(insn);
 400         }
 401
 402         /* "udiv r0, r0, r1" */
 403         return __opcode_to_mem_arm(0xe730f110);
 404 }
 405
 406 static inline u32 __attribute_const__ bx_lr_instruction(void)
 407 {
 408         if (IS_ENABLED(CONFIG_THUMB2_KERNEL)) {
 409                 /* "bx lr; nop" */
 410                 u32 insn = __opcode_thumb32_compose(0x4770, 0x46c0);
 411                 return __opcode_to_mem_thumb32(insn);
 412         }
 413
 414         /* "bx lr" */
 415         return __opcode_to_mem_arm(0xe12fff1e);
 416 }
 417
 418 static void __init patch_aeabi_idiv(void)
 419 {
 420         extern void __aeabi_uidiv(void);
 421         extern void __aeabi_idiv(void);
 422         uintptr_t fn_addr;
 423         unsigned int mask;
 424
 425         mask = IS_ENABLED(CONFIG_THUMB2_KERNEL) ? HWCAP_IDIVT : HWCAP_IDIVA;
 426         if (!(elf_hwcap & mask))
 427                 return;
 428
 429         pr_info("CPU: div instructions available: patching division code\n");
 430
 431         fn_addr = ((uintptr_t)&__aeabi_uidiv) & ~1;
 432         asm ("" : "+g" (fn_addr));
 433         ((u32 *)fn_addr)[0] = udiv_instruction();
 434         ((u32 *)fn_addr)[1] = bx_lr_instruction();
 435         flush_icache_range(fn_addr, fn_addr + 8);
 436
 437         fn_addr = ((uintptr_t)&__aeabi_idiv) & ~1;
 438         asm ("" : "+g" (fn_addr));
 439         ((u32 *)fn_addr)[0] = sdiv_instruction();
 440         ((u32 *)fn_addr)[1] = bx_lr_instruction();
 441         flush_icache_range(fn_addr, fn_addr + 8);
 442 }
 443
 444 #else
 445 static inline void patch_aeabi_idiv(void) { }
 446 #endif
 447
 448 static void __init cpuid_init_hwcaps(void)
 449 {
 450         int block;
 451         u32 isar5;
 452
 453         if (cpu_architecture() < CPU_ARCH_ARMv7)
 454                 return;
 455
 456         block = cpuid_feature_extract(CPUID_EXT_ISAR0, 24);
 457         if (block >= 2)
 458                 elf_hwcap |= HWCAP_IDIVA;
 459         if (block >= 1)
 460                 elf_hwcap |= HWCAP_IDIVT;
 461
 462         /* LPAE implies atomic ldrd/strd instructions */
 463         block = cpuid_feature_extract(CPUID_EXT_MMFR0, 0);
 464         if (block >= 5)
 465                 elf_hwcap |= HWCAP_LPAE;
 466
 467         /* check for supported v8 Crypto instructions */
 468         isar5 = read_cpuid_ext(CPUID_EXT_ISAR5);
 469
 470         block = cpuid_feature_extract_field(isar5, 4);
 471         if (block >= 2)
 472                 elf_hwcap2 |= HWCAP2_PMULL;
 473         if (block >= 1)
 474                 elf_hwcap2 |= HWCAP2_AES;
 475
 476         block = cpuid_feature_extract_field(isar5, 8);
 477         if (block >= 1)
 478                 elf_hwcap2 |= HWCAP2_SHA1;
 479
 480         block = cpuid_feature_extract_field(isar5, 12);
 481         if (block >= 1)
 482                 elf_hwcap2 |= HWCAP2_SHA2;
 483
 484         block = cpuid_feature_extract_field(isar5, 16);
 485         if (block >= 1)
 486                 elf_hwcap2 |= HWCAP2_CRC32;
 487 }
 488
 489 static void __init elf_hwcap_fixup(void)
 490 {
 491         unsigned id = read_cpuid_id();
 492
 493         /*
 494          * HWCAP_TLS is available only on 1136 r1p0 and later,
 495          * see also kuser_get_tls_init.
 496          */
 497         if (read_cpuid_part() == ARM_CPU_PART_ARM1136 &&
 498             ((id >> 20) & 3) == 0) {
 499                 elf_hwcap &= ~HWCAP_TLS;
 500                 return;
 501         }
 502
 503         /* Verify if CPUID scheme is implemented */
 504         if ((id & 0x000f0000) != 0x000f0000)
 505                 return;
 506
 507         /*
 508          * If the CPU supports LDREX/STREX and LDREXB/STREXB,
 509          * avoid advertising SWP; it may not be atomic with
 510          * multiprocessing cores.
 511          */
 512         if (cpuid_feature_extract(CPUID_EXT_ISAR3, 12) > 1 ||
 513             (cpuid_feature_extract(CPUID_EXT_ISAR3, 12) == 1 &&
 514              cpuid_feature_extract(CPUID_EXT_ISAR4, 20) >= 3))
 515                 elf_hwcap &= ~HWCAP_SWP;
 516 }
 517
 518 /*
 519  * cpu_init - initialise one CPU.
 520  *
 521  * cpu_init sets up the per-CPU stacks.
 522  */
 523 void notrace cpu_init(void)
 524 {
 525 #ifndef CONFIG_CPU_V7M
 526         unsigned int cpu = smp_processor_id();
 527         struct stack *stk = &stacks[cpu];
 528
 529         if (cpu >= NR_CPUS) {
 530                 pr_crit("CPU%u: bad primary CPU number\n", cpu);
 531                 BUG();
 532         }
 533
 534         /*
 535          * This only works on resume and secondary cores. For booting on the
 536          * boot cpu, smp_prepare_boot_cpu is called after percpu area setup.
 537          */
 538         set_my_cpu_offset(per_cpu_offset(cpu));
 539
 540         cpu_proc_init();
 541
 542         /*
 543          * Define the placement constraint for the inline asm directive below.
 544          * In Thumb-2, msr with an immediate value is not allowed.
 545          */
 546 #ifdef CONFIG_THUMB2_KERNEL
 547 #define PLC     "r"
 548 #else
 549 #define PLC     "I"
 550 #endif
 551
 552         /*
 553          * setup stacks for re-entrant exception handlers
 554          */
 555         __asm__ (
 556         "msr    cpsr_c, %1\n\t"
 557         "add    r14, %0, %2\n\t"
 558         "mov    sp, r14\n\t"
 559         "msr    cpsr_c, %3\n\t"
 560         "add    r14, %0, %4\n\t"
 561         "mov    sp, r14\n\t"
 562         "msr    cpsr_c, %5\n\t"
 563         "add    r14, %0, %6\n\t"
 564         "mov    sp, r14\n\t"
 565         "msr    cpsr_c, %7\n\t"
 566         "add    r14, %0, %8\n\t"
 567         "mov    sp, r14\n\t"
 568         "msr    cpsr_c, %9"
 569             :
 570             : "r" (stk),
 571               PLC (PSR_F_BIT | PSR_I_BIT | IRQ_MODE),
 572               "I" (offsetof(struct stack, irq[0])),
 573               PLC (PSR_F_BIT | PSR_I_BIT | ABT_MODE),
 574               "I" (offsetof(struct stack, abt[0])),
 575               PLC (PSR_F_BIT | PSR_I_BIT | UND_MODE),
 576               "I" (offsetof(struct stack, und[0])),
 577               PLC (PSR_F_BIT | PSR_I_BIT | FIQ_MODE),
 578               "I" (offsetof(struct stack, fiq[0])),
 579               PLC (PSR_F_BIT | PSR_I_BIT | SVC_MODE)
 580             : "r14");
 581 #endif
 582 }
 583
 584 u32 __cpu_logical_map[NR_CPUS] = { [0 ... NR_CPUS-1] = MPIDR_INVALID };
 585
 586 void __init smp_setup_processor_id(void)
 587 {
 588         int i;
 589         u32 mpidr = is_smp() ? read_cpuid_mpidr() & MPIDR_HWID_BITMASK : 0;
 590         u32 cpu = MPIDR_AFFINITY_LEVEL(mpidr, 0);
 591
 592         cpu_logical_map(0) = cpu;
 593         for (i = 1; i < nr_cpu_ids; ++i)
 594                 cpu_logical_map(i) = i == cpu ? 0 : i;
 595
 596         /*
 597          * clear __my_cpu_offset on boot CPU to avoid hang caused by
 598          * using percpu variable early, for example, lockdep will
 599          * access percpu variable inside lock_release
 600          */
 601         set_my_cpu_offset(0);
 602
 603         pr_info("Booting Linux on physical CPU 0x%x\n", mpidr);
 604 }
 605
 606 struct mpidr_hash mpidr_hash;
 607 #ifdef CONFIG_SMP
 608 /**
 609  * smp_build_mpidr_hash - Pre-compute shifts required at each affinity
 610  *                        level in order to build a linear index from an
 611  *                        MPIDR value. Resulting algorithm is a collision
 612  *                        free hash carried out through shifting and ORing
 613  */
 614 static void __init smp_build_mpidr_hash(void)
 615 {
 616         u32 i, affinity;
 617         u32 fs[3], bits[3], ls, mask = 0;
 618         /*
 619          * Pre-scan the list of MPIDRS and filter out bits that do
 620          * not contribute to affinity levels, ie they never toggle.
 621          */
 622         for_each_possible_cpu(i)
 623                 mask |= (cpu_logical_map(i) ^ cpu_logical_map(0));
 624         pr_debug("mask of set bits 0x%x\n", mask);
 625         /*
 626          * Find and stash the last and first bit set at all affinity levels to
 627          * check how many bits are required to represent them.
 628          */
 629         for (i = 0; i < 3; i++) {
 630                 affinity = MPIDR_AFFINITY_LEVEL(mask, i);
 631                 /*
 632                  * Find the MSB bit and LSB bits position
 633                  * to determine how many bits are required
 634                  * to express the affinity level.
 635                  */
 636                 ls = fls(affinity);
 637                 fs[i] = affinity ? ffs(affinity) - 1 : 0;
 638                 bits[i] = ls - fs[i];
 639         }
 640         /*
 641          * An index can be created from the MPIDR by isolating the
 642          * significant bits at each affinity level and by shifting
 643          * them in order to compress the 24 bits values space to a
 644          * compressed set of values. This is equivalent to hashing
 645          * the MPIDR through shifting and ORing. It is a collision free
 646          * hash though not minimal since some levels might contain a number
 647          * of CPUs that is not an exact power of 2 and their bit
 648          * representation might contain holes, eg MPIDR[7:0] = {0x2, 0x80}.
 649          */
 650         mpidr_hash.shift_aff[0] = fs[0];
 651         mpidr_hash.shift_aff[1] = MPIDR_LEVEL_BITS + fs[1] - bits[0];
 652         mpidr_hash.shift_aff[2] = 2*MPIDR_LEVEL_BITS + fs[2] -
 653                                                 (bits[1] + bits[0]);
 654         mpidr_hash.mask = mask;
 655         mpidr_hash.bits = bits[2] + bits[1] + bits[0];
 656         pr_debug("MPIDR hash: aff0[%u] aff1[%u] aff2[%u] mask[0x%x] bits[%u]\n",
 657                                 mpidr_hash.shift_aff[0],
 658                                 mpidr_hash.shift_aff[1],
 659                                 mpidr_hash.shift_aff[2],
 660                                 mpidr_hash.mask,
 661                                 mpidr_hash.bits);
 662         /*
 663          * 4x is an arbitrary value used to warn on a hash table much bigger
 664          * than expected on most systems.
 665          */
 666         if (mpidr_hash_size() > 4 * num_possible_cpus())
 667                 pr_warn("Large number of MPIDR hash buckets detected\n");
 668         sync_cache_w(&mpidr_hash);
 669 }
 670 #endif
 671
 672 /*
 673  * locate processor in the list of supported processor types.  The linker
 674  * builds this table for us from the entries in arch/arm/mm/proc-*.S
 675  */
 676 struct proc_info_list *lookup_processor(u32 midr)
 677 {
 678         struct proc_info_list *list = lookup_processor_type(midr);
 679
 680         if (!list) {
 681                 pr_err("CPU%u: configuration botched (ID %08x), CPU halted\n",
 682                        smp_processor_id(), midr);
 683                 while (1)
 684                 /* can't use cpu_relax() here as it may require MMU setup */;
 685         }
 686
 687         return list;
 688 }
 689
 690 static void __init setup_processor(void)
 691 {
 692         unsigned int midr = read_cpuid_id();
 693         struct proc_info_list *list = lookup_processor(midr);
 694
 695         cpu_name = list->cpu_name;
 696         __cpu_architecture = __get_cpu_architecture();
 697
 698         init_proc_vtable(list->proc);
 699 #ifdef MULTI_TLB
 700         cpu_tlb = *list->tlb;
 701 #endif
 702 #ifdef MULTI_USER
 703         cpu_user = *list->user;
 704 #endif
 705 #ifdef MULTI_CACHE
 706         cpu_cache = *list->cache;
 707 #endif
 708
 709         pr_info("CPU: %s [%08x] revision %d (ARMv%s), cr=%08lx\n",
 710                 list->cpu_name, midr, midr & 15,
 711                 proc_arch[cpu_architecture()], get_cr());
 712
 713         snprintf(init_utsname()->machine, __NEW_UTS_LEN + 1, "%s%c",
 714                  list->arch_name, ENDIANNESS);
 715         snprintf(elf_platform, ELF_PLATFORM_SIZE, "%s%c",
 716                  list->elf_name, ENDIANNESS);
 717         elf_hwcap = list->elf_hwcap;
 718
 719         cpuid_init_hwcaps();
 720         patch_aeabi_idiv();
 721
 722 #ifndef CONFIG_ARM_THUMB
 723         elf_hwcap &= ~(HWCAP_THUMB | HWCAP_IDIVT);
 724 #endif
 725 #ifdef CONFIG_MMU
 726         init_default_cache_policy(list->__cpu_mm_mmu_flags);
 727 #endif
 728         erratum_a15_798181_init();
 729
 730         elf_hwcap_fixup();
 731
 732         cacheid_init();
 733         cpu_init();
 734 }
 735
 736 void __init dump_machine_table(void)
 737 {
 738         const struct machine_desc *p;
 739
 740         early_print("Available machine support:\n\nID (hex)\tNAME\n");
 741         for_each_machine_desc(p)
 742                 early_print("%08x\t%s\n", p->nr, p->name);
 743
 744         early_print("\nPlease check your kernel config and/or bootloader.\n");
 745
 746         while (true)
 747                 /* can't use cpu_relax() here as it may require MMU setup */;
 748 }
 749
 750 int __init arm_add_memory(u64 start, u64 size)
 751 {
 752         u64 aligned_start;
 753
 754         /*
 755          * Ensure that start/size are aligned to a page boundary.
 756          * Size is rounded down, start is rounded up.
 757          */
 758         aligned_start = PAGE_ALIGN(start);
 759         if (aligned_start > start + size)
 760                 size = 0;
 761         else
 762                 size -= aligned_start - start;
 763
 764 #ifndef CONFIG_PHYS_ADDR_T_64BIT
 765         if (aligned_start > ULONG_MAX) {
 766                 pr_crit("Ignoring memory at 0x%08llx outside 32-bit physical address space\n",
 767                         (long long)start);
 768                 return -EINVAL;
 769         }
 770
 771         if (aligned_start + size > ULONG_MAX) {
 772                 pr_crit("Truncating memory at 0x%08llx to fit in 32-bit physical address space\n",
 773                         (long long)start);
 774                 /*
 775                  * To ensure bank->start + bank->size is representable in
 776                  * 32 bits, we use ULONG_MAX as the upper limit rather than 4GB.
 777                  * This means we lose a page after masking.
 778                  */
 779                 size = ULONG_MAX - aligned_start;
 780         }
 781 #endif
 782
 783         if (aligned_start < PHYS_OFFSET) {
 784                 if (aligned_start + size <= PHYS_OFFSET) {
 785                         pr_info("Ignoring memory below PHYS_OFFSET: 0x%08llx-0x%08llx\n",
 786                                 aligned_start, aligned_start + size);
 787                         return -EINVAL;
 788                 }
 789
 790                 pr_info("Ignoring memory below PHYS_OFFSET: 0x%08llx-0x%08llx\n",
 791                         aligned_start, (u64)PHYS_OFFSET);
 792
 793                 size -= PHYS_OFFSET - aligned_start;
 794                 aligned_start = PHYS_OFFSET;
 795         }
 796
 797         start = aligned_start;
 798         size = size & ~(phys_addr_t)(PAGE_SIZE - 1);
 799
 800         /*
 801          * Check whether this memory region has non-zero size or
 802          * invalid node number.
 803          */
 804         if (size == 0)
 805                 return -EINVAL;
 806
 807         memblock_add(start, size);
 808         return 0;
 809 }
 810
 811 /*
 812  * Pick out the memory size.  We look for mem=size@start,
 813  * where start and size are "size[KkMm]"
 814  */
 815
 816 static int __init early_mem(char *p)
 817 {
 818         static int usermem __initdata = 0;
 819         u64 size;
 820         u64 start;
 821         char *endp;
 822
 823         /*
 824          * If the user specifies memory size, we
 825          * blow away any automatically generated
 826          * size.
 827          */
 828         if (usermem == 0) {
 829                 usermem = 1;
 830                 memblock_remove(memblock_start_of_DRAM(),
 831                         memblock_end_of_DRAM() - memblock_start_of_DRAM());
 832         }
 833
 834         start = PHYS_OFFSET;
 835         size  = memparse(p, &endp);
 836         if (*endp == '@')
 837                 start = memparse(endp + 1, NULL);
 838
 839         arm_add_memory(start, size);
 840
 841         return 0;
 842 }
 843 early_param("mem", early_mem);
 844
 845 static void __init request_standard_resources(const struct machine_desc *mdesc)
 846 {
 847         phys_addr_t start, end, res_end;
 848         struct resource *res;
 849         u64 i;
 850
 851         kernel_code.start   = virt_to_phys(_text);
 852         kernel_code.end     = virt_to_phys(__init_begin - 1);
 853         kernel_data.start   = virt_to_phys(_sdata);
 854         kernel_data.end     = virt_to_phys(_end - 1);
 855
 856         for_each_mem_range(i, &start, &end) {
 857                 unsigned long boot_alias_start;
 858
 859                 /*
 860                  * In memblock, end points to the first byte after the
 861                  * range while in resourses, end points to the last byte in
 862                  * the range.
 863                  */
 864                 res_end = end - 1;
 865
 866                 /*
 867                  * Some systems have a special memory alias which is only
 868                  * used for booting.  We need to advertise this region to
 869                  * kexec-tools so they know where bootable RAM is located.
 870                  */
 871                 boot_alias_start = phys_to_idmap(start);
 872                 if (arm_has_idmap_alias() && boot_alias_start != IDMAP_INVALID_ADDR) {
 873                         res = memblock_alloc(sizeof(*res), SMP_CACHE_BYTES);
 874                         if (!res)
 875                                 panic("%s: Failed to allocate %zu bytes\n",
 876                                       __func__, sizeof(*res));
 877                         res->name = "System RAM (boot alias)";
 878                         res->start = boot_alias_start;
 879                         res->end = phys_to_idmap(res_end);
 880                         res->flags = IORESOURCE_MEM | IORESOURCE_BUSY;
 881                         request_resource(&iomem_resource, res);
 882                 }
 883
 884                 res = memblock_alloc(sizeof(*res), SMP_CACHE_BYTES);
 885                 if (!res)
 886                         panic("%s: Failed to allocate %zu bytes\n", __func__,
 887                               sizeof(*res));
 888                 res->name  = "System RAM";
 889                 res->start = start;
 890                 res->end = res_end;
 891                 res->flags = IORESOURCE_SYSTEM_RAM | IORESOURCE_BUSY;
 892
 893                 request_resource(&iomem_resource, res);
 894
 895                 if (kernel_code.start >= res->start &&
 896                     kernel_code.end <= res->end)
 897                         request_resource(res, &kernel_code);
 898                 if (kernel_data.start >= res->start &&
 899                     kernel_data.end <= res->end)
 900                         request_resource(res, &kernel_data);
 901         }
 902
 903         if (mdesc->video_start) {
 904                 video_ram.start = mdesc->video_start;
 905                 video_ram.end   = mdesc->video_end;
 906                 request_resource(&iomem_resource, &video_ram);
 907         }
 908
 909         /*
 910          * Some machines don't have the possibility of ever
 911          * possessing lp0, lp1 or lp2
 912          */
 913         if (mdesc->reserve_lp0)
 914                 request_resource(&ioport_resource, &lp0);
 915         if (mdesc->reserve_lp1)
 916                 request_resource(&ioport_resource, &lp1);
 917         if (mdesc->reserve_lp2)
 918                 request_resource(&ioport_resource, &lp2);
 919 }
 920
 921 #if defined(CONFIG_VGA_CONSOLE) || defined(CONFIG_DUMMY_CONSOLE) || \
 922     defined(CONFIG_EFI)
 923 struct screen_info screen_info = {
 924  .orig_video_lines      = 30,
 925  .orig_video_cols       = 80,
 926  .orig_video_mode       = 0,
 927  .orig_video_ega_bx     = 0,
 928  .orig_video_isVGA      = 1,
 929  .orig_video_points     = 8
 930 };
 931 #endif
 932
 933 static int __init customize_machine(void)
 934 {
 935         /*
 936          * customizes platform devices, or adds new ones
 937          * On DT based machines, we fall back to populating the
 938          * machine from the device tree, if no callback is provided,
 939          * otherwise we would always need an init_machine callback.
 940          */
 941         if (machine_desc->init_machine)
 942                 machine_desc->init_machine();
 943
 944         return 0;
 945 }
 946 arch_initcall(customize_machine);
 947
 948 static int __init init_machine_late(void)
 949 {
 950         struct device_node *root;
 951         int ret;
 952
 953         if (machine_desc->init_late)
 954                 machine_desc->init_late();
 955
 956         root = of_find_node_by_path("/");
 957         if (root) {
 958                 ret = of_property_read_string(root, "serial-number",
 959                                               &system_serial);
 960                 if (ret)
 961                         system_serial = NULL;
 962         }
 963
 964         if (!system_serial)
 965                 system_serial = kasprintf(GFP_KERNEL, "%08x%08x",
 966                                           system_serial_high,
 967                                           system_serial_low);
 968
 969         return 0;
 970 }
 971 late_initcall(init_machine_late);
 972
 973 #ifdef CONFIG_KEXEC
 974 /*
 975  * The crash region must be aligned to 128MB to avoid
 976  * zImage relocating below the reserved region.
 977  */
 978 #define CRASH_ALIGN     (128 << 20)
 979
 980 static inline unsigned long long get_total_mem(void)
 981 {
 982         unsigned long total;
 983
 984         total = max_low_pfn - min_low_pfn;
 985         return total << PAGE_SHIFT;
 986 }
 987
 988 /**
 989  * reserve_crashkernel() - reserves memory are for crash kernel
 990  *
 991  * This function reserves memory area given in "crashkernel=" kernel command
 992  * line parameter. The memory reserved is used by a dump capture kernel when
 993  * primary kernel is crashing.
 994  */
 995 static void __init reserve_crashkernel(void)
 996 {
 997         unsigned long long crash_size, crash_base;
 998         unsigned long long total_mem;
 999         int ret;
1000
1001         total_mem = get_total_mem();
1002         ret = parse_crashkernel(boot_command_line, total_mem,
1003                                 &crash_size, &crash_base);
1004         if (ret)
1005                 return;
1006
1007         if (crash_base <= 0) {
1008                 unsigned long long crash_max = idmap_to_phys((u32)~0);
1009                 unsigned long long lowmem_max = __pa(high_memory - 1) + 1;
1010                 if (crash_max > lowmem_max)
1011                         crash_max = lowmem_max;
1012                 crash_base = memblock_find_in_range(CRASH_ALIGN, crash_max,
1013                                                     crash_size, CRASH_ALIGN);
1014                 if (!crash_base) {
1015                         pr_err("crashkernel reservation failed - No suitable area found.\n");
1016                         return;
1017                 }
1018         } else {
1019                 unsigned long long start;
1020
1021                 start = memblock_find_in_range(crash_base,
1022                                                crash_base + crash_size,
1023                                                crash_size, SECTION_SIZE);
1024                 if (start != crash_base) {
1025                         pr_err("crashkernel reservation failed - memory is in use.\n");
1026                         return;
1027                 }
1028         }
1029
1030         ret = memblock_reserve(crash_base, crash_size);
1031         if (ret < 0) {
1032                 pr_warn("crashkernel reservation failed - memory is in use (0x%lx)\n",
1033                         (unsigned long)crash_base);
1034                 return;
1035         }
1036
1037         pr_info("Reserving %ldMB of memory at %ldMB for crashkernel (System RAM: %ldMB)\n",
1038                 (unsigned long)(crash_size >> 20),
1039                 (unsigned long)(crash_base >> 20),
1040                 (unsigned long)(total_mem >> 20));
1041
1042         /* The crashk resource must always be located in normal mem */
1043         crashk_res.start = crash_base;
1044         crashk_res.end = crash_base + crash_size - 1;
1045         insert_resource(&iomem_resource, &crashk_res);
1046
1047         if (arm_has_idmap_alias()) {
1048                 /*
1049                  * If we have a special RAM alias for use at boot, we
1050                  * need to advertise to kexec tools where the alias is.
1051                  */
1052                 static struct resource crashk_boot_res = {
1053                         .name = "Crash kernel (boot alias)",
1054                         .flags = IORESOURCE_BUSY | IORESOURCE_MEM,
1055                 };
1056
1057                 crashk_boot_res.start = phys_to_idmap(crash_base);
1058                 crashk_boot_res.end = crashk_boot_res.start + crash_size - 1;
1059                 insert_resource(&iomem_resource, &crashk_boot_res);
1060         }
1061 }
1062 #else
1063 static inline void reserve_crashkernel(void) {}
1064 #endif /* CONFIG_KEXEC */
1065
1066 void __init hyp_mode_check(void)
1067 {
1068 #ifdef CONFIG_ARM_VIRT_EXT
1069         sync_boot_mode();
1070
1071         if (is_hyp_mode_available()) {
1072                 pr_info("CPU: All CPU(s) started in HYP mode.\n");
1073                 pr_info("CPU: Virtualization extensions available.\n");
1074         } else if (is_hyp_mode_mismatched()) {
1075                 pr_warn("CPU: WARNING: CPU(s) started in wrong/inconsistent modes (primary CPU mode 0x%x)\n",
1076                         __boot_cpu_mode & MODE_MASK);
1077                 pr_warn("CPU: This may indicate a broken bootloader or firmware.\n");
1078         } else
1079                 pr_info("CPU: All CPU(s) started in SVC mode.\n");
1080 #endif
1081 }
1082
1083 void __init setup_arch(char **cmdline_p)
1084 {
1085         const struct machine_desc *mdesc = NULL;
1086
1087         if (__atags_pointer)
1088                 atags_vaddr = phys_to_virt(__atags_pointer);
1089
1090         setup_processor();
1091         if (atags_vaddr)
1092                 mdesc = setup_machine_fdt(atags_vaddr);
1093         if (!mdesc)
1094                 mdesc = setup_machine_tags(atags_vaddr, __machine_arch_type);
1095         if (!mdesc) {
1096                 early_print("\nError: invalid dtb and unrecognized/unsupported machine ID\n");
1097                 early_print("  r1=0x%08x, r2=0x%08x\n", __machine_arch_type,
1098                             __atags_pointer);
1099                 if (__atags_pointer)
1100                         early_print("  r2[]=%*ph\n", 16, atags_vaddr);
1101                 dump_machine_table();
1102         }
1103
1104         machine_desc = mdesc;
1105         machine_name = mdesc->name;
1106         dump_stack_set_arch_desc("%s", mdesc->name);
1107
1108         if (mdesc->reboot_mode != REBOOT_HARD)
1109                 reboot_mode = mdesc->reboot_mode;
1110
1111         init_mm.start_code = (unsigned long) _text;
1112         init_mm.end_code   = (unsigned long) _etext;
1113         init_mm.end_data   = (unsigned long) _edata;
1114         init_mm.brk        = (unsigned long) _end;
1115
1116         /* populate cmd_line too for later use, preserving boot_command_line */
1117         strlcpy(cmd_line, boot_command_line, COMMAND_LINE_SIZE);
1118         *cmdline_p = cmd_line;
1119
1120         early_fixmap_init();
1121         early_ioremap_init();
1122
1123         parse_early_param();
1124
1125 #ifdef CONFIG_MMU
1126         early_mm_init(mdesc);
1127 #endif
1128         setup_dma_zone(mdesc);
1129         xen_early_init();
1130         efi_init();
1131         /*
1132          * Make sure the calculation for lowmem/highmem is set appropriately
1133          * before reserving/allocating any mmeory
1134          */
1135         adjust_lowmem_bounds();
1136         arm_memblock_init(mdesc);
1137         /* Memory may have been removed so recalculate the bounds. */
1138         adjust_lowmem_bounds();
1139
1140         early_ioremap_reset();
1141
1142         paging_init(mdesc);
1143         request_standard_resources(mdesc);
1144
1145         if (mdesc->restart)
1146                 arm_pm_restart = mdesc->restart;
1147
1148         unflatten_device_tree();
1149
1150         arm_dt_init_cpu_maps();
1151         psci_dt_init();
1152 #ifdef CONFIG_SMP
1153         if (is_smp()) {
1154                 if (!mdesc->smp_init || !mdesc->smp_init()) {
1155                         if (psci_smp_available())
1156                                 smp_set_ops(&psci_smp_ops);
1157                         else if (mdesc->smp)
1158                                 smp_set_ops(mdesc->smp);
1159                 }
1160                 smp_init_cpus();
1161                 smp_build_mpidr_hash();
1162         }
1163 #endif
1164
1165         if (!is_smp())
1166                 hyp_mode_check();
1167
1168         reserve_crashkernel();
1169
1170 #ifdef CONFIG_GENERIC_IRQ_MULTI_HANDLER
1171         handle_arch_irq = mdesc->handle_irq;
1172 #endif
1173
1174 #ifdef CONFIG_VT
1175 #if defined(CONFIG_VGA_CONSOLE)
1176         conswitchp = &vga_con;
1177 #endif
1178 #endif
1179
1180         if (mdesc->init_early)
1181                 mdesc->init_early();
1182 }
1183
1184
1185 static int __init topology_init(void)
1186 {
1187         int cpu;
1188
1189         for_each_possible_cpu(cpu) {
1190                 struct cpuinfo_arm *cpuinfo = &per_cpu(cpu_data, cpu);
1191                 cpuinfo->cpu.hotpluggable = platform_can_hotplug_cpu(cpu);
1192                 register_cpu(&cpuinfo->cpu, cpu);
1193         }
1194
1195         return 0;
1196 }
1197 subsys_initcall(topology_init);
1198
1199 #ifdef CONFIG_HAVE_PROC_CPU
1200 static int __init proc_cpu_init(void)
1201 {
1202         struct proc_dir_entry *res;
1203
1204         res = proc_mkdir("cpu", NULL);
1205         if (!res)
1206                 return -ENOMEM;
1207         return 0;
1208 }
1209 fs_initcall(proc_cpu_init);
1210 #endif
1211
1212 static const char *hwcap_str[] = {
1213         "swp",
1214         "half",
1215         "thumb",
1216         "26bit",
1217         "fastmult",
1218         "fpa",
1219         "vfp",
1220         "edsp",
1221         "java",
1222         "iwmmxt",
1223         "crunch",
1224         "thumbee",
1225         "neon",
1226         "vfpv3",
1227         "vfpv3d16",
1228         "tls",
1229         "vfpv4",
1230         "idiva",
1231         "idivt",
1232         "vfpd32",
1233         "lpae",
1234         "evtstrm",
1235         NULL
1236 };
1237
1238 static const char *hwcap2_str[] = {
1239         "aes",
1240         "pmull",
1241         "sha1",
1242         "sha2",
1243         "crc32",
1244         NULL
1245 };
1246
1247 static int c_show(struct seq_file *m, void *v)
1248 {
1249         int i, j;
1250         u32 cpuid;
1251
1252         for_each_online_cpu(i) {
1253                 /*
1254                  * glibc reads /proc/cpuinfo to determine the number of
1255                  * online processors, looking for lines beginning with
1256                  * "processor".  Give glibc what it expects.
1257                  */
1258                 seq_printf(m, "processor\t: %d\n", i);
1259                 cpuid = is_smp() ? per_cpu(cpu_data, i).cpuid : read_cpuid_id();
1260                 seq_printf(m, "model name\t: %s rev %d (%s)\n",
1261                            cpu_name, cpuid & 15, elf_platform);
1262
1263 #if defined(CONFIG_SMP)
1264                 seq_printf(m, "BogoMIPS\t: %lu.%02lu\n",
1265                            per_cpu(cpu_data, i).loops_per_jiffy / (500000UL/HZ),
1266                            (per_cpu(cpu_data, i).loops_per_jiffy / (5000UL/HZ)) % 100);
1267 #else
1268                 seq_printf(m, "BogoMIPS\t: %lu.%02lu\n",
1269                            loops_per_jiffy / (500000/HZ),
1270                            (loops_per_jiffy / (5000/HZ)) % 100);
1271 #endif
1272                 /* dump out the processor features */
1273                 seq_puts(m, "Features\t: ");
1274
1275                 for (j = 0; hwcap_str[j]; j++)
1276                         if (elf_hwcap & (1 << j))
1277                                 seq_printf(m, "%s ", hwcap_str[j]);
1278
1279                 for (j = 0; hwcap2_str[j]; j++)
1280                         if (elf_hwcap2 & (1 << j))
1281                                 seq_printf(m, "%s ", hwcap2_str[j]);
1282
1283                 seq_printf(m, "\nCPU implementer\t: 0x%02x\n", cpuid >> 24);
1284                 seq_printf(m, "CPU architecture: %s\n",
1285                            proc_arch[cpu_architecture()]);
1286
1287                 if ((cpuid & 0x0008f000) == 0x00000000) {
1288                         /* pre-ARM7 */
1289                         seq_printf(m, "CPU part\t: %07x\n", cpuid >> 4);
1290                 } else {
1291                         if ((cpuid & 0x0008f000) == 0x00007000) {
1292                                 /* ARM7 */
1293                                 seq_printf(m, "CPU variant\t: 0x%02x\n",
1294                                            (cpuid >> 16) & 127);
1295                         } else {
1296                                 /* post-ARM7 */
1297                                 seq_printf(m, "CPU variant\t: 0x%x\n",
1298                                            (cpuid >> 20) & 15);
1299                         }
1300                         seq_printf(m, "CPU part\t: 0x%03x\n",
1301                                    (cpuid >> 4) & 0xfff);
1302                 }
1303                 seq_printf(m, "CPU revision\t: %d\n\n", cpuid & 15);
1304         }
1305
1306         seq_printf(m, "Hardware\t: %s\n", machine_name);
1307         seq_printf(m, "Revision\t: %04x\n", system_rev);
1308         seq_printf(m, "Serial\t\t: %s\n", system_serial);
1309
1310         return 0;
1311 }
1312
1313 static void *c_start(struct seq_file *m, loff_t *pos)
1314 {
1315         return *pos < 1 ? (void *)1 : NULL;
1316 }
1317
1318 static void *c_next(struct seq_file *m, void *v, loff_t *pos)
1319 {
1320         ++*pos;
1321         return NULL;
1322 }
1323
1324 static void c_stop(struct seq_file *m, void *v)
1325 {
1326 }
1327
1328 const struct seq_operations cpuinfo_op = {
1329         .start  = c_start,
1330         .next   = c_next,
1331         .stop   = c_stop,
1332         .show   = c_show
1333 };