arch/arm/boot/dts/r7s9210-rza2mevb.dts

   1 // SPDX-License-Identifier: GPL-2.0
   2 /*
   3  * Device Tree Source for the RZA2MEVB board
   4  *
   5  * Copyright (C) 2018 Renesas Electronics
   6  *
   7  */
   8
   9 /dts-v1/;
  10 #include "r7s9210.dtsi"
  11 #include <dt-bindings/gpio/gpio.h>
  12 #include <dt-bindings/pinctrl/r7s9210-pinctrl.h>
  13
  14 / {
  15         model = "RZA2MEVB";
  16         compatible = "renesas,rza2mevb", "renesas,r7s9210";
  17
  18         aliases {
  19                 serial0 = &scif4;
  20         };
  21
  22         chosen {
  23                 bootargs = "ignore_loglevel";
  24                 stdout-path = "serial0:115200n8";
  25         };
  26
  27         memory@40000000 {
  28                 device_type = "memory";
  29                 reg = <0x40000000 0x00800000>;   /* HyperRAM */
  30         };
  31
  32         lbsc {
  33                 #address-cells = <1>;
  34                 #size-cells = <1>;
  35         };
  36
  37         leds {
  38                 compatible = "gpio-leds";
  39
  40                 red {
  41                         gpios = <&pinctrl RZA2_PIN(PORT6, 0) GPIO_ACTIVE_HIGH>;
  42                 };
  43                 green {
  44                         gpios = <&pinctrl RZA2_PIN(PORTC, 1) GPIO_ACTIVE_HIGH>;
  45                 };
  46         };
  47 };
  48
  49 /* EXTAL */
  50 &extal_clk {
  51         clock-frequency = <24000000>;   /* 24MHz */
  52 };
  53
  54 /* RTC_X1 */
  55 &rtc_x1_clk {
  56         clock-frequency = <32768>;
  57 };
  58
  59 &pinctrl {
  60         /* Serial Console */
  61         scif4_pins: serial4 {
  62                 pinmux = <RZA2_PINMUX(PORT9, 0, 4)>,    /* TxD4 */
  63                          <RZA2_PINMUX(PORT9, 1, 4)>;    /* RxD4 */
  64         };
  65
  66         eth0_pins: eth0 {
  67                 pinmux = <RZA2_PINMUX(PORTE, 0, 7)>, /* REF50CK0 */
  68                          <RZA2_PINMUX(PORT6, 1, 7)>, /* RMMI0_TXDEN */
  69                          <RZA2_PINMUX(PORT6, 2, 7)>, /* RMII0_TXD0 */
  70                          <RZA2_PINMUX(PORT6, 3, 7)>, /* RMII0_TXD1 */
  71                          <RZA2_PINMUX(PORTE, 4, 7)>, /* RMII0_CRSDV */
  72                          <RZA2_PINMUX(PORTE, 1, 7)>, /* RMII0_RXD0 */
  73                          <RZA2_PINMUX(PORTE, 2, 7)>, /* RMII0_RXD1 */
  74                          <RZA2_PINMUX(PORTE, 3, 7)>, /* RMII0_RXER */
  75                          <RZA2_PINMUX(PORTE, 5, 1)>, /* ET0_MDC */
  76                          <RZA2_PINMUX(PORTE, 6, 1)>, /* ET0_MDIO */
  77                          <RZA2_PINMUX(PORTL, 0, 5)>; /* IRQ4 */
  78         };
  79
  80         eth1_pins: eth1 {
  81                 pinmux = <RZA2_PINMUX(PORTK, 3, 7)>, /* REF50CK1 */
  82                          <RZA2_PINMUX(PORTK, 0, 7)>, /* RMMI1_TXDEN */
  83                          <RZA2_PINMUX(PORTK, 1, 7)>, /* RMII1_TXD0 */
  84                          <RZA2_PINMUX(PORTK, 2, 7)>, /* RMII1_TXD1 */
  85                          <RZA2_PINMUX(PORT3, 2, 7)>, /* RMII1_CRSDV */
  86                          <RZA2_PINMUX(PORTK, 4, 7)>, /* RMII1_RXD0 */
  87                          <RZA2_PINMUX(PORT3, 5, 7)>, /* RMII1_RXD1 */
  88                          <RZA2_PINMUX(PORT3, 1, 7)>, /* RMII1_RXER */
  89                          <RZA2_PINMUX(PORT3, 3, 1)>, /* ET1_MDC */
  90                          <RZA2_PINMUX(PORT3, 4, 1)>, /* ET1_MDIO */
  91                          <RZA2_PINMUX(PORTL, 1, 5)>; /* IRQ5 */
  92         };
  93 };
  94
  95 /* High resolution System tick timers */
  96 &ostm0 {
  97         status = "okay";
  98 };
  99
 100 &ostm1 {
 101         status = "okay";
 102 };
 103
 104 /* Serial Console */
 105 &scif4 {
 106         pinctrl-names = "default";
 107         pinctrl-0 = <&scif4_pins>;
 108
 109         status = "okay";
 110 };
 111
 112 &ether0 {
 113         pinctrl-names = "default";
 114         pinctrl-0 = <&eth0_pins>;
 115         status = "okay";
 116         renesas,no-ether-link;
 117         phy-handle = <&phy0>;
 118         phy0: ethernet-phy@0 {
 119                 reg = <0>;
 120         };
 121 };
 122
 123 &ether1 {
 124         pinctrl-names = "default";
 125         pinctrl-0 = <&eth1_pins>;
 126         status = "okay";
 127         renesas,no-ether-link;
 128         phy-handle = <&phy1>;
 129         phy1: ethernet-phy@1 {
 130                 reg = <0>;
 131         };
 132 };