arch/arm/Kconfig

   1 # SPDX-License-Identifier: GPL-2.0
   2 config ARM
   3         bool
   4         default y
   5         select ARCH_32BIT_OFF_T
   6         select ARCH_CLOCKSOURCE_DATA
   7         select ARCH_HAS_DEBUG_VIRTUAL if MMU
   8         select ARCH_HAS_DEVMEM_IS_ALLOWED
   9         select ARCH_HAS_ELF_RANDOMIZE
  10         select ARCH_HAS_FORTIFY_SOURCE
  11         select ARCH_HAS_KEEPINITRD
  12         select ARCH_HAS_KCOV
  13         select ARCH_HAS_MEMBARRIER_SYNC_CORE
  14         select ARCH_HAS_PTE_SPECIAL if ARM_LPAE
  15         select ARCH_HAS_PHYS_TO_DMA
  16         select ARCH_HAS_SETUP_DMA_OPS
  17         select ARCH_HAS_SET_MEMORY
  18         select ARCH_HAS_STRICT_KERNEL_RWX if MMU && !XIP_KERNEL
  19         select ARCH_HAS_STRICT_MODULE_RWX if MMU
  20         select ARCH_HAS_TEARDOWN_DMA_OPS if MMU
  21         select ARCH_HAS_TICK_BROADCAST if GENERIC_CLOCKEVENTS_BROADCAST
  22         select ARCH_HAVE_CUSTOM_GPIO_H
  23         select ARCH_HAS_GCOV_PROFILE_ALL
  24         select ARCH_KEEP_MEMBLOCK if HAVE_ARCH_PFN_VALID || KEXEC
  25         select ARCH_MIGHT_HAVE_PC_PARPORT
  26         select ARCH_NO_SG_CHAIN if !ARM_HAS_SG_CHAIN
  27         select ARCH_OPTIONAL_KERNEL_RWX if ARCH_HAS_STRICT_KERNEL_RWX
  28         select ARCH_OPTIONAL_KERNEL_RWX_DEFAULT if CPU_V7
  29         select ARCH_SUPPORTS_ATOMIC_RMW
  30         select ARCH_USE_BUILTIN_BSWAP
  31         select ARCH_USE_CMPXCHG_LOCKREF
  32         select ARCH_WANT_IPC_PARSE_VERSION
  33         select BUILDTIME_EXTABLE_SORT if MMU
  34         select CLONE_BACKWARDS
  35         select CPU_PM if SUSPEND || CPU_IDLE
  36         select DCACHE_WORD_ACCESS if HAVE_EFFICIENT_UNALIGNED_ACCESS
  37         select DMA_DECLARE_COHERENT
  38         select DMA_REMAP if MMU
  39         select EDAC_SUPPORT
  40         select EDAC_ATOMIC_SCRUB
  41         select GENERIC_ALLOCATOR
  42         select GENERIC_ARCH_TOPOLOGY if ARM_CPU_TOPOLOGY
  43         select GENERIC_ATOMIC64 if CPU_V7M || CPU_V6 || !CPU_32v6K || !AEABI
  44         select GENERIC_CLOCKEVENTS_BROADCAST if SMP
  45         select GENERIC_CPU_AUTOPROBE
  46         select GENERIC_EARLY_IOREMAP
  47         select GENERIC_IDLE_POLL_SETUP
  48         select GENERIC_IRQ_PROBE
  49         select GENERIC_IRQ_SHOW
  50         select GENERIC_IRQ_SHOW_LEVEL
  51         select GENERIC_PCI_IOMAP
  52         select GENERIC_SCHED_CLOCK
  53         select GENERIC_SMP_IDLE_THREAD
  54         select GENERIC_STRNCPY_FROM_USER
  55         select GENERIC_STRNLEN_USER
  56         select HANDLE_DOMAIN_IRQ
  57         select HARDIRQS_SW_RESEND
  58         select HAVE_ARCH_AUDITSYSCALL if AEABI && !OABI_COMPAT
  59         select HAVE_ARCH_BITREVERSE if (CPU_32v7M || CPU_32v7) && !CPU_32v6
  60         select HAVE_ARCH_JUMP_LABEL if !XIP_KERNEL && !CPU_ENDIAN_BE32 && MMU
  61         select HAVE_ARCH_KGDB if !CPU_ENDIAN_BE32 && MMU
  62         select HAVE_ARCH_MMAP_RND_BITS if MMU
  63         select HAVE_ARCH_SECCOMP_FILTER if AEABI && !OABI_COMPAT
  64         select HAVE_ARCH_THREAD_STRUCT_WHITELIST
  65         select HAVE_ARCH_TRACEHOOK
  66         select HAVE_ARM_SMCCC if CPU_V7
  67         select HAVE_EBPF_JIT if !CPU_ENDIAN_BE32
  68         select HAVE_CONTEXT_TRACKING
  69         select HAVE_C_RECORDMCOUNT
  70         select HAVE_DEBUG_KMEMLEAK
  71         select HAVE_DMA_CONTIGUOUS if MMU
  72         select HAVE_DYNAMIC_FTRACE if !XIP_KERNEL && !CPU_ENDIAN_BE32 && MMU
  73         select HAVE_DYNAMIC_FTRACE_WITH_REGS if HAVE_DYNAMIC_FTRACE
  74         select HAVE_EFFICIENT_UNALIGNED_ACCESS if (CPU_V6 || CPU_V6K || CPU_V7) && MMU
  75         select HAVE_EXIT_THREAD
  76         select HAVE_FTRACE_MCOUNT_RECORD if !XIP_KERNEL
  77         select HAVE_FUNCTION_GRAPH_TRACER if !THUMB2_KERNEL && !CC_IS_CLANG
  78         select HAVE_FUNCTION_TRACER if !XIP_KERNEL
  79         select HAVE_GCC_PLUGINS
  80         select HAVE_HW_BREAKPOINT if PERF_EVENTS && (CPU_V6 || CPU_V6K || CPU_V7)
  81         select HAVE_IDE if PCI || ISA || PCMCIA
  82         select HAVE_IRQ_TIME_ACCOUNTING
  83         select HAVE_KERNEL_GZIP
  84         select HAVE_KERNEL_LZ4
  85         select HAVE_KERNEL_LZMA
  86         select HAVE_KERNEL_LZO
  87         select HAVE_KERNEL_XZ
  88         select HAVE_KPROBES if !XIP_KERNEL && !CPU_ENDIAN_BE32 && !CPU_V7M
  89         select HAVE_KRETPROBES if HAVE_KPROBES
  90         select HAVE_MOD_ARCH_SPECIFIC
  91         select HAVE_NMI
  92         select HAVE_OPROFILE if HAVE_PERF_EVENTS
  93         select HAVE_OPTPROBES if !THUMB2_KERNEL
  94         select HAVE_PERF_EVENTS
  95         select HAVE_PERF_REGS
  96         select HAVE_PERF_USER_STACK_DUMP
  97         select HAVE_RCU_TABLE_FREE if SMP && ARM_LPAE
  98         select HAVE_REGS_AND_STACK_ACCESS_API
  99         select HAVE_RSEQ
 100         select HAVE_STACKPROTECTOR
 101         select HAVE_SYSCALL_TRACEPOINTS
 102         select HAVE_UID16
 103         select HAVE_VIRT_CPU_ACCOUNTING_GEN
 104         select IRQ_FORCED_THREADING
 105         select MODULES_USE_ELF_REL
 106         select NEED_DMA_MAP_STATE
 107         select OF_EARLY_FLATTREE if OF
 108         select OLD_SIGACTION
 109         select OLD_SIGSUSPEND3
 110         select PCI_SYSCALL if PCI
 111         select PERF_USE_VMALLOC
 112         select REFCOUNT_FULL
 113         select RTC_LIB
 114         select SYS_SUPPORTS_APM_EMULATION
 115         # Above selects are sorted alphabetically; please add new ones
 116         # according to that.  Thanks.
 117         help
 118           The ARM series is a line of low-power-consumption RISC chip designs
 119           licensed by ARM Ltd and targeted at embedded applications and
 120           handhelds such as the Compaq IPAQ.  ARM-based PCs are no longer
 121           manufactured, but legacy ARM-based PC hardware remains popular in
 122           Europe.  There is an ARM Linux project with a web page at
 123           <http://www.arm.linux.org.uk/>.
 124
 125 config ARM_HAS_SG_CHAIN
 126         bool
 127
 128 config ARM_DMA_USE_IOMMU
 129         bool
 130         select ARM_HAS_SG_CHAIN
 131         select NEED_SG_DMA_LENGTH
 132
 133 if ARM_DMA_USE_IOMMU
 134
 135 config ARM_DMA_IOMMU_ALIGNMENT
 136         int "Maximum PAGE_SIZE order of alignment for DMA IOMMU buffers"
 137         range 4 9
 138         default 8
 139         help
 140           DMA mapping framework by default aligns all buffers to the smallest
 141           PAGE_SIZE order which is greater than or equal to the requested buffer
 142           size. This works well for buffers up to a few hundreds kilobytes, but
 143           for larger buffers it just a waste of address space. Drivers which has
 144           relatively small addressing window (like 64Mib) might run out of
 145           virtual space with just a few allocations.
 146
 147           With this parameter you can specify the maximum PAGE_SIZE order for
 148           DMA IOMMU buffers. Larger buffers will be aligned only to this
 149           specified order. The order is expressed as a power of two multiplied
 150           by the PAGE_SIZE.
 151
 152 endif
 153
 154 config SYS_SUPPORTS_APM_EMULATION
 155         bool
 156
 157 config HAVE_TCM
 158         bool
 159         select GENERIC_ALLOCATOR
 160
 161 config HAVE_PROC_CPU
 162         bool
 163
 164 config NO_IOPORT_MAP
 165         bool
 166
 167 config SBUS
 168         bool
 169
 170 config STACKTRACE_SUPPORT
 171         bool
 172         default y
 173
 174 config LOCKDEP_SUPPORT
 175         bool
 176         default y
 177
 178 config TRACE_IRQFLAGS_SUPPORT
 179         bool
 180         default !CPU_V7M
 181
 182 config ARCH_HAS_ILOG2_U32
 183         bool
 184
 185 config ARCH_HAS_ILOG2_U64
 186         bool
 187
 188 config ARCH_HAS_BANDGAP
 189         bool
 190
 191 config FIX_EARLYCON_MEM
 192         def_bool y if MMU
 193
 194 config GENERIC_HWEIGHT
 195         bool
 196         default y
 197
 198 config GENERIC_CALIBRATE_DELAY
 199         bool
 200         default y
 201
 202 config ARCH_MAY_HAVE_PC_FDC
 203         bool
 204
 205 config ZONE_DMA
 206         bool
 207
 208 config ARCH_SUPPORTS_UPROBES
 209         def_bool y
 210
 211 config ARCH_HAS_DMA_SET_COHERENT_MASK
 212         bool
 213
 214 config GENERIC_ISA_DMA
 215         bool
 216
 217 config FIQ
 218         bool
 219
 220 config NEED_RET_TO_USER
 221         bool
 222
 223 config ARCH_MTD_XIP
 224         bool
 225
 226 config ARM_PATCH_PHYS_VIRT
 227         bool "Patch physical to virtual translations at runtime" if EMBEDDED
 228         default y
 229         depends on !XIP_KERNEL && MMU
 230         help
 231           Patch phys-to-virt and virt-to-phys translation functions at
 232           boot and module load time according to the position of the
 233           kernel in system memory.
 234
 235           This can only be used with non-XIP MMU kernels where the base
 236           of physical memory is at a 16MB boundary.
 237
 238           Only disable this option if you know that you do not require
 239           this feature (eg, building a kernel for a single machine) and
 240           you need to shrink the kernel to the minimal size.
 241
 242 config NEED_MACH_IO_H
 243         bool
 244         help
 245           Select this when mach/io.h is required to provide special
 246           definitions for this platform.  The need for mach/io.h should
 247           be avoided when possible.
 248
 249 config NEED_MACH_MEMORY_H
 250         bool
 251         help
 252           Select this when mach/memory.h is required to provide special
 253           definitions for this platform.  The need for mach/memory.h should
 254           be avoided when possible.
 255
 256 config PHYS_OFFSET
 257         hex "Physical address of main memory" if MMU
 258         depends on !ARM_PATCH_PHYS_VIRT
 259         default DRAM_BASE if !MMU
 260         default 0x00000000 if ARCH_EBSA110 || \
 261                         ARCH_FOOTBRIDGE || \
 262                         ARCH_INTEGRATOR || \
 263                         ARCH_IOP13XX || \
 264                         ARCH_KS8695 || \
 265                         ARCH_REALVIEW
 266         default 0x10000000 if ARCH_OMAP1 || ARCH_RPC
 267         default 0x20000000 if ARCH_S5PV210
 268         default 0xc0000000 if ARCH_SA1100
 269         help
 270           Please provide the physical address corresponding to the
 271           location of main memory in your system.
 272
 273 config GENERIC_BUG
 274         def_bool y
 275         depends on BUG
 276
 277 config PGTABLE_LEVELS
 278         int
 279         default 3 if ARM_LPAE
 280         default 2
 281
 282 menu "System Type"
 283
 284 config MMU
 285         bool "MMU-based Paged Memory Management Support"
 286         default y
 287         help
 288           Select if you want MMU-based virtualised addressing space
 289           support by paged memory management. If unsure, say 'Y'.
 290
 291 config ARCH_MMAP_RND_BITS_MIN
 292         default 8
 293
 294 config ARCH_MMAP_RND_BITS_MAX
 295         default 14 if PAGE_OFFSET=0x40000000
 296         default 15 if PAGE_OFFSET=0x80000000
 297         default 16
 298
 299 #
 300 # The "ARM system type" choice list is ordered alphabetically by option
 301 # text.  Please add new entries in the option alphabetic order.
 302 #
 303 choice
 304         prompt "ARM system type"
 305         default ARM_SINGLE_ARMV7M if !MMU
 306         default ARCH_MULTIPLATFORM if MMU
 307
 308 config ARCH_MULTIPLATFORM
 309         bool "Allow multiple platforms to be selected"
 310         depends on MMU
 311         select ARM_HAS_SG_CHAIN
 312         select ARM_PATCH_PHYS_VIRT
 313         select AUTO_ZRELADDR
 314         select TIMER_OF
 315         select COMMON_CLK
 316         select GENERIC_CLOCKEVENTS
 317         select GENERIC_IRQ_MULTI_HANDLER
 318         select HAVE_PCI
 319         select PCI_DOMAINS_GENERIC if PCI
 320         select SPARSE_IRQ
 321         select USE_OF
 322
 323 config ARM_SINGLE_ARMV7M
 324         bool "ARMv7-M based platforms (Cortex-M0/M3/M4)"
 325         depends on !MMU
 326         select ARM_NVIC
 327         select AUTO_ZRELADDR
 328         select TIMER_OF
 329         select COMMON_CLK
 330         select CPU_V7M
 331         select GENERIC_CLOCKEVENTS
 332         select NO_IOPORT_MAP
 333         select SPARSE_IRQ
 334         select USE_OF
 335
 336 config ARCH_EBSA110
 337         bool "EBSA-110"
 338         select ARCH_USES_GETTIMEOFFSET
 339         select CPU_SA110
 340         select ISA
 341         select NEED_MACH_IO_H
 342         select NEED_MACH_MEMORY_H
 343         select NO_IOPORT_MAP
 344         help
 345           This is an evaluation board for the StrongARM processor available
 346           from Digital. It has limited hardware on-board, including an
 347           Ethernet interface, two PCMCIA sockets, two serial ports and a
 348           parallel port.
 349
 350 config ARCH_EP93XX
 351         bool "EP93xx-based"
 352         select ARCH_SPARSEMEM_ENABLE
 353         select ARM_AMBA
 354         imply ARM_PATCH_PHYS_VIRT
 355         select ARM_VIC
 356         select AUTO_ZRELADDR
 357         select CLKDEV_LOOKUP
 358         select CLKSRC_MMIO
 359         select CPU_ARM920T
 360         select GENERIC_CLOCKEVENTS
 361         select GPIOLIB
 362         help
 363           This enables support for the Cirrus EP93xx series of CPUs.
 364
 365 config ARCH_FOOTBRIDGE
 366         bool "FootBridge"
 367         select CPU_SA110
 368         select FOOTBRIDGE
 369         select GENERIC_CLOCKEVENTS
 370         select HAVE_IDE
 371         select NEED_MACH_IO_H if !MMU
 372         select NEED_MACH_MEMORY_H
 373         help
 374           Support for systems based on the DC21285 companion chip
 375           ("FootBridge"), such as the Simtec CATS and the Rebel NetWinder.
 376
 377 config ARCH_NETX
 378         bool "Hilscher NetX based"
 379         select ARM_VIC
 380         select CLKSRC_MMIO
 381         select CPU_ARM926T
 382         select GENERIC_CLOCKEVENTS
 383         help
 384           This enables support for systems based on the Hilscher NetX Soc
 385
 386 config ARCH_IOP13XX
 387         bool "IOP13xx-based"
 388         depends on MMU
 389         select CPU_XSC3
 390         select NEED_MACH_MEMORY_H
 391         select NEED_RET_TO_USER
 392         select FORCE_PCI
 393         select PLAT_IOP
 394         select VMSPLIT_1G
 395         select SPARSE_IRQ
 396         help
 397           Support for Intel's IOP13XX (XScale) family of processors.
 398
 399 config ARCH_IOP32X
 400         bool "IOP32x-based"
 401         depends on MMU
 402         select CPU_XSCALE
 403         select GPIO_IOP
 404         select GPIOLIB
 405         select NEED_RET_TO_USER
 406         select FORCE_PCI
 407         select PLAT_IOP
 408         help
 409           Support for Intel's 80219 and IOP32X (XScale) family of
 410           processors.
 411
 412 config ARCH_IOP33X
 413         bool "IOP33x-based"
 414         depends on MMU
 415         select CPU_XSCALE
 416         select GPIO_IOP
 417         select GPIOLIB
 418         select NEED_RET_TO_USER
 419         select FORCE_PCI
 420         select PLAT_IOP
 421         help
 422           Support for Intel's IOP33X (XScale) family of processors.
 423
 424 config ARCH_IXP4XX
 425         bool "IXP4xx-based"
 426         depends on MMU
 427         select ARCH_HAS_DMA_SET_COHERENT_MASK
 428         select ARCH_SUPPORTS_BIG_ENDIAN
 429         select CPU_XSCALE
 430         select DMABOUNCE if PCI
 431         select GENERIC_CLOCKEVENTS
 432         select GENERIC_IRQ_MULTI_HANDLER
 433         select GPIO_IXP4XX
 434         select GPIOLIB
 435         select HAVE_PCI
 436         select IXP4XX_IRQ
 437         select IXP4XX_TIMER
 438         select NEED_MACH_IO_H
 439         select USB_EHCI_BIG_ENDIAN_DESC
 440         select USB_EHCI_BIG_ENDIAN_MMIO
 441         help
 442           Support for Intel's IXP4XX (XScale) family of processors.
 443
 444 config ARCH_DOVE
 445         bool "Marvell Dove"
 446         select CPU_PJ4
 447         select GENERIC_CLOCKEVENTS
 448         select GENERIC_IRQ_MULTI_HANDLER
 449         select GPIOLIB
 450         select HAVE_PCI
 451         select MVEBU_MBUS
 452         select PINCTRL
 453         select PINCTRL_DOVE
 454         select PLAT_ORION_LEGACY
 455         select SPARSE_IRQ
 456         select PM_GENERIC_DOMAINS if PM
 457         help
 458           Support for the Marvell Dove SoC 88AP510
 459
 460 config ARCH_KS8695
 461         bool "Micrel/Kendin KS8695"
 462         select CLKSRC_MMIO
 463         select CPU_ARM922T
 464         select GENERIC_CLOCKEVENTS
 465         select GPIOLIB
 466         select NEED_MACH_MEMORY_H
 467         help
 468           Support for Micrel/Kendin KS8695 "Centaur" (ARM922T) based
 469           System-on-Chip devices.
 470
 471 config ARCH_W90X900
 472         bool "Nuvoton W90X900 CPU"
 473         select CLKDEV_LOOKUP
 474         select CLKSRC_MMIO
 475         select CPU_ARM926T
 476         select GENERIC_CLOCKEVENTS
 477         select GPIOLIB
 478         help
 479           Support for Nuvoton (Winbond logic dept.) ARM9 processor,
 480           At present, the w90x900 has been renamed nuc900, regarding
 481           the ARM series product line, you can login the following
 482           link address to know more.
 483
 484           <http://www.nuvoton.com/hq/enu/ProductAndSales/ProductLines/
 485                 ConsumerElectronicsIC/ARMMicrocontroller/ARMMicrocontroller>
 486
 487 config ARCH_LPC32XX
 488         bool "NXP LPC32XX"
 489         select ARM_AMBA
 490         select CLKDEV_LOOKUP
 491         select CLKSRC_LPC32XX
 492         select COMMON_CLK
 493         select CPU_ARM926T
 494         select GENERIC_CLOCKEVENTS
 495         select GENERIC_IRQ_MULTI_HANDLER
 496         select GPIOLIB
 497         select SPARSE_IRQ
 498         select USE_OF
 499         help
 500           Support for the NXP LPC32XX family of processors
 501
 502 config ARCH_PXA
 503         bool "PXA2xx/PXA3xx-based"
 504         depends on MMU
 505         select ARCH_MTD_XIP
 506         select ARM_CPU_SUSPEND if PM
 507         select AUTO_ZRELADDR
 508         select COMMON_CLK
 509         select CLKDEV_LOOKUP
 510         select CLKSRC_PXA
 511         select CLKSRC_MMIO
 512         select TIMER_OF
 513         select CPU_XSCALE if !CPU_XSC3
 514         select GENERIC_CLOCKEVENTS
 515         select GENERIC_IRQ_MULTI_HANDLER
 516         select GPIO_PXA
 517         select GPIOLIB
 518         select HAVE_IDE
 519         select IRQ_DOMAIN
 520         select PLAT_PXA
 521         select SPARSE_IRQ
 522         help
 523           Support for Intel/Marvell's PXA2xx/PXA3xx processor line.
 524
 525 config ARCH_RPC
 526         bool "RiscPC"
 527         depends on MMU
 528         select ARCH_ACORN
 529         select ARCH_MAY_HAVE_PC_FDC
 530         select ARCH_SPARSEMEM_ENABLE
 531         select ARCH_USES_GETTIMEOFFSET
 532         select CPU_SA110
 533         select FIQ
 534         select HAVE_IDE
 535         select HAVE_PATA_PLATFORM
 536         select ISA_DMA_API
 537         select NEED_MACH_IO_H
 538         select NEED_MACH_MEMORY_H
 539         select NO_IOPORT_MAP
 540         help
 541           On the Acorn Risc-PC, Linux can support the internal IDE disk and
 542           CD-ROM interface, serial and parallel port, and the floppy drive.
 543
 544 config ARCH_SA1100
 545         bool "SA1100-based"
 546         select ARCH_MTD_XIP
 547         select ARCH_SPARSEMEM_ENABLE
 548         select CLKDEV_LOOKUP
 549         select CLKSRC_MMIO
 550         select CLKSRC_PXA
 551         select TIMER_OF if OF
 552         select CPU_FREQ
 553         select CPU_SA1100
 554         select GENERIC_CLOCKEVENTS
 555         select GENERIC_IRQ_MULTI_HANDLER
 556         select GPIOLIB
 557         select HAVE_IDE
 558         select IRQ_DOMAIN
 559         select ISA
 560         select NEED_MACH_MEMORY_H
 561         select SPARSE_IRQ
 562         help
 563           Support for StrongARM 11x0 based boards.
 564
 565 config ARCH_S3C24XX
 566         bool "Samsung S3C24XX SoCs"
 567         select ATAGS
 568         select CLKDEV_LOOKUP
 569         select CLKSRC_SAMSUNG_PWM
 570         select GENERIC_CLOCKEVENTS
 571         select GPIO_SAMSUNG
 572         select GPIOLIB
 573         select GENERIC_IRQ_MULTI_HANDLER
 574         select HAVE_S3C2410_I2C if I2C
 575         select HAVE_S3C2410_WATCHDOG if WATCHDOG
 576         select HAVE_S3C_RTC if RTC_CLASS
 577         select NEED_MACH_IO_H
 578         select SAMSUNG_ATAGS
 579         select USE_OF
 580         help
 581           Samsung S3C2410, S3C2412, S3C2413, S3C2416, S3C2440, S3C2442, S3C2443
 582           and S3C2450 SoCs based systems, such as the Simtec Electronics BAST
 583           (<http://www.simtec.co.uk/products/EB110ITX/>), the IPAQ 1940 or the
 584           Samsung SMDK2410 development board (and derivatives).
 585
 586 config ARCH_DAVINCI
 587         bool "TI DaVinci"
 588         select ARCH_HAS_HOLES_MEMORYMODEL
 589         select COMMON_CLK
 590         select CPU_ARM926T
 591         select GENERIC_ALLOCATOR
 592         select GENERIC_CLOCKEVENTS
 593         select GENERIC_IRQ_CHIP
 594         select GENERIC_IRQ_MULTI_HANDLER
 595         select GPIOLIB
 596         select HAVE_IDE
 597         select PM_GENERIC_DOMAINS if PM
 598         select PM_GENERIC_DOMAINS_OF if PM && OF
 599         select REGMAP_MMIO
 600         select RESET_CONTROLLER
 601         select SPARSE_IRQ
 602         select USE_OF
 603         select ZONE_DMA
 604         help
 605           Support for TI's DaVinci platform.
 606
 607 config ARCH_OMAP1
 608         bool "TI OMAP1"
 609         depends on MMU
 610         select ARCH_HAS_HOLES_MEMORYMODEL
 611         select ARCH_OMAP
 612         select CLKDEV_LOOKUP
 613         select CLKSRC_MMIO
 614         select GENERIC_CLOCKEVENTS
 615         select GENERIC_IRQ_CHIP
 616         select GENERIC_IRQ_MULTI_HANDLER
 617         select GPIOLIB
 618         select HAVE_IDE
 619         select IRQ_DOMAIN
 620         select NEED_MACH_IO_H if PCCARD
 621         select NEED_MACH_MEMORY_H
 622         select SPARSE_IRQ
 623         help
 624           Support for older TI OMAP1 (omap7xx, omap15xx or omap16xx)
 625
 626 endchoice
 627
 628 menu "Multiple platform selection"
 629         depends on ARCH_MULTIPLATFORM
 630
 631 comment "CPU Core family selection"
 632
 633 config ARCH_MULTI_V4
 634         bool "ARMv4 based platforms (FA526)"
 635         depends on !ARCH_MULTI_V6_V7
 636         select ARCH_MULTI_V4_V5
 637         select CPU_FA526
 638
 639 config ARCH_MULTI_V4T
 640         bool "ARMv4T based platforms (ARM720T, ARM920T, ...)"
 641         depends on !ARCH_MULTI_V6_V7
 642         select ARCH_MULTI_V4_V5
 643         select CPU_ARM920T if !(CPU_ARM7TDMI || CPU_ARM720T || \
 644                 CPU_ARM740T || CPU_ARM9TDMI || CPU_ARM922T || \
 645                 CPU_ARM925T || CPU_ARM940T)
 646
 647 config ARCH_MULTI_V5
 648         bool "ARMv5 based platforms (ARM926T, XSCALE, PJ1, ...)"
 649         depends on !ARCH_MULTI_V6_V7
 650         select ARCH_MULTI_V4_V5
 651         select CPU_ARM926T if !(CPU_ARM946E || CPU_ARM1020 || \
 652                 CPU_ARM1020E || CPU_ARM1022 || CPU_ARM1026 || \
 653                 CPU_XSCALE || CPU_XSC3 || CPU_MOHAWK || CPU_FEROCEON)
 654
 655 config ARCH_MULTI_V4_V5
 656         bool
 657
 658 config ARCH_MULTI_V6
 659         bool "ARMv6 based platforms (ARM11)"
 660         select ARCH_MULTI_V6_V7
 661         select CPU_V6K
 662
 663 config ARCH_MULTI_V7
 664         bool "ARMv7 based platforms (Cortex-A, PJ4, Scorpion, Krait)"
 665         default y
 666         select ARCH_MULTI_V6_V7
 667         select CPU_V7
 668         select HAVE_SMP
 669
 670 config ARCH_MULTI_V6_V7
 671         bool
 672         select MIGHT_HAVE_CACHE_L2X0
 673
 674 config ARCH_MULTI_CPU_AUTO
 675         def_bool !(ARCH_MULTI_V4 || ARCH_MULTI_V4T || ARCH_MULTI_V6_V7)
 676         select ARCH_MULTI_V5
 677
 678 endmenu
 679
 680 config ARCH_VIRT
 681         bool "Dummy Virtual Machine"
 682         depends on ARCH_MULTI_V7
 683         select ARM_AMBA
 684         select ARM_GIC
 685         select ARM_GIC_V2M if PCI
 686         select ARM_GIC_V3
 687         select ARM_GIC_V3_ITS if PCI
 688         select ARM_PSCI
 689         select HAVE_ARM_ARCH_TIMER
 690         select ARCH_SUPPORTS_BIG_ENDIAN
 691
 692 #
 693 # This is sorted alphabetically by mach-* pathname.  However, plat-*
 694 # Kconfigs may be included either alphabetically (according to the
 695 # plat- suffix) or along side the corresponding mach-* source.
 696 #
 697 source "arch/arm/mach-actions/Kconfig"
 698
 699 source "arch/arm/mach-alpine/Kconfig"
 700
 701 source "arch/arm/mach-artpec/Kconfig"
 702
 703 source "arch/arm/mach-asm9260/Kconfig"
 704
 705 source "arch/arm/mach-aspeed/Kconfig"
 706
 707 source "arch/arm/mach-at91/Kconfig"
 708
 709 source "arch/arm/mach-axxia/Kconfig"
 710
 711 source "arch/arm/mach-bcm/Kconfig"
 712
 713 source "arch/arm/mach-berlin/Kconfig"
 714
 715 source "arch/arm/mach-clps711x/Kconfig"
 716
 717 source "arch/arm/mach-cns3xxx/Kconfig"
 718
 719 source "arch/arm/mach-davinci/Kconfig"
 720
 721 source "arch/arm/mach-digicolor/Kconfig"
 722
 723 source "arch/arm/mach-dove/Kconfig"
 724
 725 source "arch/arm/mach-ep93xx/Kconfig"
 726
 727 source "arch/arm/mach-exynos/Kconfig"
 728 source "arch/arm/plat-samsung/Kconfig"
 729
 730 source "arch/arm/mach-footbridge/Kconfig"
 731
 732 source "arch/arm/mach-gemini/Kconfig"
 733
 734 source "arch/arm/mach-highbank/Kconfig"
 735
 736 source "arch/arm/mach-hisi/Kconfig"
 737
 738 source "arch/arm/mach-imx/Kconfig"
 739
 740 source "arch/arm/mach-integrator/Kconfig"
 741
 742 source "arch/arm/mach-iop13xx/Kconfig"
 743
 744 source "arch/arm/mach-iop32x/Kconfig"
 745
 746 source "arch/arm/mach-iop33x/Kconfig"
 747
 748 source "arch/arm/mach-ixp4xx/Kconfig"
 749
 750 source "arch/arm/mach-keystone/Kconfig"
 751
 752 source "arch/arm/mach-ks8695/Kconfig"
 753
 754 source "arch/arm/mach-mediatek/Kconfig"
 755
 756 source "arch/arm/mach-meson/Kconfig"
 757
 758 source "arch/arm/mach-milbeaut/Kconfig"
 759
 760 source "arch/arm/mach-mmp/Kconfig"
 761
 762 source "arch/arm/mach-moxart/Kconfig"
 763
 764 source "arch/arm/mach-mv78xx0/Kconfig"
 765
 766 source "arch/arm/mach-mvebu/Kconfig"
 767
 768 source "arch/arm/mach-mxs/Kconfig"
 769
 770 source "arch/arm/mach-netx/Kconfig"
 771
 772 source "arch/arm/mach-nomadik/Kconfig"
 773
 774 source "arch/arm/mach-npcm/Kconfig"
 775
 776 source "arch/arm/mach-nspire/Kconfig"
 777
 778 source "arch/arm/plat-omap/Kconfig"
 779
 780 source "arch/arm/mach-omap1/Kconfig"
 781
 782 source "arch/arm/mach-omap2/Kconfig"
 783
 784 source "arch/arm/mach-orion5x/Kconfig"
 785
 786 source "arch/arm/mach-oxnas/Kconfig"
 787
 788 source "arch/arm/mach-picoxcell/Kconfig"
 789
 790 source "arch/arm/mach-prima2/Kconfig"
 791
 792 source "arch/arm/mach-pxa/Kconfig"
 793 source "arch/arm/plat-pxa/Kconfig"
 794
 795 source "arch/arm/mach-qcom/Kconfig"
 796
 797 source "arch/arm/mach-rda/Kconfig"
 798
 799 source "arch/arm/mach-realview/Kconfig"
 800
 801 source "arch/arm/mach-rockchip/Kconfig"
 802
 803 source "arch/arm/mach-s3c24xx/Kconfig"
 804
 805 source "arch/arm/mach-s3c64xx/Kconfig"
 806
 807 source "arch/arm/mach-s5pv210/Kconfig"
 808
 809 source "arch/arm/mach-sa1100/Kconfig"
 810
 811 source "arch/arm/mach-shmobile/Kconfig"
 812
 813 source "arch/arm/mach-socfpga/Kconfig"
 814
 815 source "arch/arm/mach-spear/Kconfig"
 816
 817 source "arch/arm/mach-sti/Kconfig"
 818
 819 source "arch/arm/mach-stm32/Kconfig"
 820
 821 source "arch/arm/mach-sunxi/Kconfig"
 822
 823 source "arch/arm/mach-tango/Kconfig"
 824
 825 source "arch/arm/mach-tegra/Kconfig"
 826
 827 source "arch/arm/mach-u300/Kconfig"
 828
 829 source "arch/arm/mach-uniphier/Kconfig"
 830
 831 source "arch/arm/mach-ux500/Kconfig"
 832
 833 source "arch/arm/mach-versatile/Kconfig"
 834
 835 source "arch/arm/mach-vexpress/Kconfig"
 836 source "arch/arm/plat-versatile/Kconfig"
 837
 838 source "arch/arm/mach-vt8500/Kconfig"
 839
 840 source "arch/arm/mach-w90x900/Kconfig"
 841
 842 source "arch/arm/mach-zx/Kconfig"
 843
 844 source "arch/arm/mach-zynq/Kconfig"
 845
 846 # ARMv7-M architecture
 847 config ARCH_EFM32
 848         bool "Energy Micro efm32"
 849         depends on ARM_SINGLE_ARMV7M
 850         select GPIOLIB
 851         help
 852           Support for Energy Micro's (now Silicon Labs) efm32 Giant Gecko
 853           processors.
 854
 855 config ARCH_LPC18XX
 856         bool "NXP LPC18xx/LPC43xx"
 857         depends on ARM_SINGLE_ARMV7M
 858         select ARCH_HAS_RESET_CONTROLLER
 859         select ARM_AMBA
 860         select CLKSRC_LPC32XX
 861         select PINCTRL
 862         help
 863           Support for NXP's LPC18xx Cortex-M3 and LPC43xx Cortex-M4
 864           high performance microcontrollers.
 865
 866 config ARCH_MPS2
 867         bool "ARM MPS2 platform"
 868         depends on ARM_SINGLE_ARMV7M
 869         select ARM_AMBA
 870         select CLKSRC_MPS2
 871         help
 872           Support for Cortex-M Prototyping System (or V2M-MPS2) which comes
 873           with a range of available cores like Cortex-M3/M4/M7.
 874
 875           Please, note that depends which Application Note is used memory map
 876           for the platform may vary, so adjustment of RAM base might be needed.
 877
 878 # Definitions to make life easier
 879 config ARCH_ACORN
 880         bool
 881
 882 config PLAT_IOP
 883         bool
 884         select GENERIC_CLOCKEVENTS
 885
 886 config PLAT_ORION
 887         bool
 888         select CLKSRC_MMIO
 889         select COMMON_CLK
 890         select GENERIC_IRQ_CHIP
 891         select IRQ_DOMAIN
 892
 893 config PLAT_ORION_LEGACY
 894         bool
 895         select PLAT_ORION
 896
 897 config PLAT_PXA
 898         bool
 899
 900 config PLAT_VERSATILE
 901         bool
 902
 903 source "arch/arm/mm/Kconfig"
 904
 905 config IWMMXT
 906         bool "Enable iWMMXt support"
 907         depends on CPU_XSCALE || CPU_XSC3 || CPU_MOHAWK || CPU_PJ4 || CPU_PJ4B
 908         default y if PXA27x || PXA3xx || ARCH_MMP || CPU_PJ4 || CPU_PJ4B
 909         help
 910           Enable support for iWMMXt context switching at run time if
 911           running on a CPU that supports it.
 912
 913 if !MMU
 914 source "arch/arm/Kconfig-nommu"
 915 endif
 916
 917 config PJ4B_ERRATA_4742
 918         bool "PJ4B Errata 4742: IDLE Wake Up Commands can Cause the CPU Core to Cease Operation"
 919         depends on CPU_PJ4B && MACH_ARMADA_370
 920         default y
 921         help
 922           When coming out of either a Wait for Interrupt (WFI) or a Wait for
 923           Event (WFE) IDLE states, a specific timing sensitivity exists between
 924           the retiring WFI/WFE instructions and the newly issued subsequent
 925           instructions.  This sensitivity can result in a CPU hang scenario.
 926           Workaround:
 927           The software must insert either a Data Synchronization Barrier (DSB)
 928           or Data Memory Barrier (DMB) command immediately after the WFI/WFE
 929           instruction
 930
 931 config ARM_ERRATA_326103
 932         bool "ARM errata: FSR write bit incorrect on a SWP to read-only memory"
 933         depends on CPU_V6
 934         help
 935           Executing a SWP instruction to read-only memory does not set bit 11
 936           of the FSR on the ARM 1136 prior to r1p0. This causes the kernel to
 937           treat the access as a read, preventing a COW from occurring and
 938           causing the faulting task to livelock.
 939
 940 config ARM_ERRATA_411920
 941         bool "ARM errata: Invalidation of the Instruction Cache operation can fail"
 942         depends on CPU_V6 || CPU_V6K
 943         help
 944           Invalidation of the Instruction Cache operation can
 945           fail. This erratum is present in 1136 (before r1p4), 1156 and 1176.
 946           It does not affect the MPCore. This option enables the ARM Ltd.
 947           recommended workaround.
 948
 949 config ARM_ERRATA_430973
 950         bool "ARM errata: Stale prediction on replaced interworking branch"
 951         depends on CPU_V7
 952         help
 953           This option enables the workaround for the 430973 Cortex-A8
 954           r1p* erratum. If a code sequence containing an ARM/Thumb
 955           interworking branch is replaced with another code sequence at the
 956           same virtual address, whether due to self-modifying code or virtual
 957           to physical address re-mapping, Cortex-A8 does not recover from the
 958           stale interworking branch prediction. This results in Cortex-A8
 959           executing the new code sequence in the incorrect ARM or Thumb state.
 960           The workaround enables the BTB/BTAC operations by setting ACTLR.IBE
 961           and also flushes the branch target cache at every context switch.
 962           Note that setting specific bits in the ACTLR register may not be
 963           available in non-secure mode.
 964
 965 config ARM_ERRATA_458693
 966         bool "ARM errata: Processor deadlock when a false hazard is created"
 967         depends on CPU_V7
 968         depends on !ARCH_MULTIPLATFORM
 969         help
 970           This option enables the workaround for the 458693 Cortex-A8 (r2p0)
 971           erratum. For very specific sequences of memory operations, it is
 972           possible for a hazard condition intended for a cache line to instead
 973           be incorrectly associated with a different cache line. This false
 974           hazard might then cause a processor deadlock. The workaround enables
 975           the L1 caching of the NEON accesses and disables the PLD instruction
 976           in the ACTLR register. Note that setting specific bits in the ACTLR
 977           register may not be available in non-secure mode.
 978
 979 config ARM_ERRATA_460075
 980         bool "ARM errata: Data written to the L2 cache can be overwritten with stale data"
 981         depends on CPU_V7
 982         depends on !ARCH_MULTIPLATFORM
 983         help
 984           This option enables the workaround for the 460075 Cortex-A8 (r2p0)
 985           erratum. Any asynchronous access to the L2 cache may encounter a
 986           situation in which recent store transactions to the L2 cache are lost
 987           and overwritten with stale memory contents from external memory. The
 988           workaround disables the write-allocate mode for the L2 cache via the
 989           ACTLR register. Note that setting specific bits in the ACTLR register
 990           may not be available in non-secure mode.
 991
 992 config ARM_ERRATA_742230
 993         bool "ARM errata: DMB operation may be faulty"
 994         depends on CPU_V7 && SMP
 995         depends on !ARCH_MULTIPLATFORM
 996         help
 997           This option enables the workaround for the 742230 Cortex-A9
 998           (r1p0..r2p2) erratum. Under rare circumstances, a DMB instruction
 999           between two write operations may not ensure the correct visibility
1000           ordering of the two writes. This workaround sets a specific bit in
1001           the diagnostic register of the Cortex-A9 which causes the DMB
1002           instruction to behave as a DSB, ensuring the correct behaviour of
1003           the two writes.
1004
1005 config ARM_ERRATA_742231
1006         bool "ARM errata: Incorrect hazard handling in the SCU may lead to data corruption"
1007         depends on CPU_V7 && SMP
1008         depends on !ARCH_MULTIPLATFORM
1009         help
1010           This option enables the workaround for the 742231 Cortex-A9
1011           (r2p0..r2p2) erratum. Under certain conditions, specific to the
1012           Cortex-A9 MPCore micro-architecture, two CPUs working in SMP mode,
1013           accessing some data located in the same cache line, may get corrupted
1014           data due to bad handling of the address hazard when the line gets
1015           replaced from one of the CPUs at the same time as another CPU is
1016           accessing it. This workaround sets specific bits in the diagnostic
1017           register of the Cortex-A9 which reduces the linefill issuing
1018           capabilities of the processor.
1019
1020 config ARM_ERRATA_643719
1021         bool "ARM errata: LoUIS bit field in CLIDR register is incorrect"
1022         depends on CPU_V7 && SMP
1023         default y
1024         help
1025           This option enables the workaround for the 643719 Cortex-A9 (prior to
1026           r1p0) erratum. On affected cores the LoUIS bit field of the CLIDR
1027           register returns zero when it should return one. The workaround
1028           corrects this value, ensuring cache maintenance operations which use
1029           it behave as intended and avoiding data corruption.
1030
1031 config ARM_ERRATA_720789
1032         bool "ARM errata: TLBIASIDIS and TLBIMVAIS operations can broadcast a faulty ASID"
1033         depends on CPU_V7
1034         help
1035           This option enables the workaround for the 720789 Cortex-A9 (prior to
1036           r2p0) erratum. A faulty ASID can be sent to the other CPUs for the
1037           broadcasted CP15 TLB maintenance operations TLBIASIDIS and TLBIMVAIS.
1038           As a consequence of this erratum, some TLB entries which should be
1039           invalidated are not, resulting in an incoherency in the system page
1040           tables. The workaround changes the TLB flushing routines to invalidate
1041           entries regardless of the ASID.
1042
1043 config ARM_ERRATA_743622
1044         bool "ARM errata: Faulty hazard checking in the Store Buffer may lead to data corruption"
1045         depends on CPU_V7
1046         depends on !ARCH_MULTIPLATFORM
1047         help
1048           This option enables the workaround for the 743622 Cortex-A9
1049           (r2p*) erratum. Under very rare conditions, a faulty
1050           optimisation in the Cortex-A9 Store Buffer may lead to data
1051           corruption. This workaround sets a specific bit in the diagnostic
1052           register of the Cortex-A9 which disables the Store Buffer
1053           optimisation, preventing the defect from occurring. This has no
1054           visible impact on the overall performance or power consumption of the
1055           processor.
1056
1057 config ARM_ERRATA_751472
1058         bool "ARM errata: Interrupted ICIALLUIS may prevent completion of broadcasted operation"
1059         depends on CPU_V7
1060         depends on !ARCH_MULTIPLATFORM
1061         help
1062           This option enables the workaround for the 751472 Cortex-A9 (prior
1063           to r3p0) erratum. An interrupted ICIALLUIS operation may prevent the
1064           completion of a following broadcasted operation if the second
1065           operation is received by a CPU before the ICIALLUIS has completed,
1066           potentially leading to corrupted entries in the cache or TLB.
1067
1068 config ARM_ERRATA_754322
1069         bool "ARM errata: possible faulty MMU translations following an ASID switch"
1070         depends on CPU_V7
1071         help
1072           This option enables the workaround for the 754322 Cortex-A9 (r2p*,
1073           r3p*) erratum. A speculative memory access may cause a page table walk
1074           which starts prior to an ASID switch but completes afterwards. This
1075           can populate the micro-TLB with a stale entry which may be hit with
1076           the new ASID. This workaround places two dsb instructions in the mm
1077           switching code so that no page table walks can cross the ASID switch.
1078
1079 config ARM_ERRATA_754327
1080         bool "ARM errata: no automatic Store Buffer drain"
1081         depends on CPU_V7 && SMP
1082         help
1083           This option enables the workaround for the 754327 Cortex-A9 (prior to
1084           r2p0) erratum. The Store Buffer does not have any automatic draining
1085           mechanism and therefore a livelock may occur if an external agent
1086           continuously polls a memory location waiting to observe an update.
1087           This workaround defines cpu_relax() as smp_mb(), preventing correctly
1088           written polling loops from denying visibility of updates to memory.
1089
1090 config ARM_ERRATA_364296
1091         bool "ARM errata: Possible cache data corruption with hit-under-miss enabled"
1092         depends on CPU_V6
1093         help
1094           This options enables the workaround for the 364296 ARM1136
1095           r0p2 erratum (possible cache data corruption with
1096           hit-under-miss enabled). It sets the undocumented bit 31 in
1097           the auxiliary control register and the FI bit in the control
1098           register, thus disabling hit-under-miss without putting the
1099           processor into full low interrupt latency mode. ARM11MPCore
1100           is not affected.
1101
1102 config ARM_ERRATA_764369
1103         bool "ARM errata: Data cache line maintenance operation by MVA may not succeed"
1104         depends on CPU_V7 && SMP
1105         help
1106           This option enables the workaround for erratum 764369
1107           affecting Cortex-A9 MPCore with two or more processors (all
1108           current revisions). Under certain timing circumstances, a data
1109           cache line maintenance operation by MVA targeting an Inner
1110           Shareable memory region may fail to proceed up to either the
1111           Point of Coherency or to the Point of Unification of the
1112           system. This workaround adds a DSB instruction before the
1113           relevant cache maintenance functions and sets a specific bit
1114           in the diagnostic control register of the SCU.
1115
1116 config ARM_ERRATA_775420
1117        bool "ARM errata: A data cache maintenance operation which aborts, might lead to deadlock"
1118        depends on CPU_V7
1119        help
1120          This option enables the workaround for the 775420 Cortex-A9 (r2p2,
1121          r2p6,r2p8,r2p10,r3p0) erratum. In case a date cache maintenance
1122          operation aborts with MMU exception, it might cause the processor
1123          to deadlock. This workaround puts DSB before executing ISB if
1124          an abort may occur on cache maintenance.
1125
1126 config ARM_ERRATA_798181
1127         bool "ARM errata: TLBI/DSB failure on Cortex-A15"
1128         depends on CPU_V7 && SMP
1129         help
1130           On Cortex-A15 (r0p0..r3p2) the TLBI*IS/DSB operations are not
1131           adequately shooting down all use of the old entries. This
1132           option enables the Linux kernel workaround for this erratum
1133           which sends an IPI to the CPUs that are running the same ASID
1134           as the one being invalidated.
1135
1136 config ARM_ERRATA_773022
1137         bool "ARM errata: incorrect instructions may be executed from loop buffer"
1138         depends on CPU_V7
1139         help
1140           This option enables the workaround for the 773022 Cortex-A15
1141           (up to r0p4) erratum. In certain rare sequences of code, the
1142           loop buffer may deliver incorrect instructions. This
1143           workaround disables the loop buffer to avoid the erratum.
1144
1145 config ARM_ERRATA_818325_852422
1146         bool "ARM errata: A12: some seqs of opposed cond code instrs => deadlock or corruption"
1147         depends on CPU_V7
1148         help
1149           This option enables the workaround for:
1150           - Cortex-A12 818325: Execution of an UNPREDICTABLE STR or STM
1151             instruction might deadlock.  Fixed in r0p1.
1152           - Cortex-A12 852422: Execution of a sequence of instructions might
1153             lead to either a data corruption or a CPU deadlock.  Not fixed in
1154             any Cortex-A12 cores yet.
1155           This workaround for all both errata involves setting bit[12] of the
1156           Feature Register. This bit disables an optimisation applied to a
1157           sequence of 2 instructions that use opposing condition codes.
1158
1159 config ARM_ERRATA_821420
1160         bool "ARM errata: A12: sequence of VMOV to core registers might lead to a dead lock"
1161         depends on CPU_V7
1162         help
1163           This option enables the workaround for the 821420 Cortex-A12
1164           (all revs) erratum. In very rare timing conditions, a sequence
1165           of VMOV to Core registers instructions, for which the second
1166           one is in the shadow of a branch or abort, can lead to a
1167           deadlock when the VMOV instructions are issued out-of-order.
1168
1169 config ARM_ERRATA_825619
1170         bool "ARM errata: A12: DMB NSHST/ISHST mixed ... might cause deadlock"
1171         depends on CPU_V7
1172         help
1173           This option enables the workaround for the 825619 Cortex-A12
1174           (all revs) erratum. Within rare timing constraints, executing a
1175           DMB NSHST or DMB ISHST instruction followed by a mix of Cacheable
1176           and Device/Strongly-Ordered loads and stores might cause deadlock
1177
1178 config ARM_ERRATA_857271
1179         bool "ARM errata: A12: CPU might deadlock under some very rare internal conditions"
1180         depends on CPU_V7
1181         help
1182           This option enables the workaround for the 857271 Cortex-A12
1183           (all revs) erratum. Under very rare timing conditions, the CPU might
1184           hang. The workaround is expected to have a < 1% performance impact.
1185
1186 config ARM_ERRATA_852421
1187         bool "ARM errata: A17: DMB ST might fail to create order between stores"
1188         depends on CPU_V7
1189         help
1190           This option enables the workaround for the 852421 Cortex-A17
1191           (r1p0, r1p1, r1p2) erratum. Under very rare timing conditions,
1192           execution of a DMB ST instruction might fail to properly order
1193           stores from GroupA and stores from GroupB.
1194
1195 config ARM_ERRATA_852423
1196         bool "ARM errata: A17: some seqs of opposed cond code instrs => deadlock or corruption"
1197         depends on CPU_V7
1198         help
1199           This option enables the workaround for:
1200           - Cortex-A17 852423: Execution of a sequence of instructions might
1201             lead to either a data corruption or a CPU deadlock.  Not fixed in
1202             any Cortex-A17 cores yet.
1203           This is identical to Cortex-A12 erratum 852422.  It is a separate
1204           config option from the A12 erratum due to the way errata are checked
1205           for and handled.
1206
1207 config ARM_ERRATA_857272
1208         bool "ARM errata: A17: CPU might deadlock under some very rare internal conditions"
1209         depends on CPU_V7
1210         help
1211           This option enables the workaround for the 857272 Cortex-A17 erratum.
1212           This erratum is not known to be fixed in any A17 revision.
1213           This is identical to Cortex-A12 erratum 857271.  It is a separate
1214           config option from the A12 erratum due to the way errata are checked
1215           for and handled.
1216
1217 endmenu
1218
1219 source "arch/arm/common/Kconfig"
1220
1221 menu "Bus support"
1222
1223 config ISA
1224         bool
1225         help
1226           Find out whether you have ISA slots on your motherboard.  ISA is the
1227           name of a bus system, i.e. the way the CPU talks to the other stuff
1228           inside your box.  Other bus systems are PCI, EISA, MicroChannel
1229           (MCA) or VESA.  ISA is an older system, now being displaced by PCI;
1230           newer boards don't support it.  If you have ISA, say Y, otherwise N.
1231
1232 # Select ISA DMA controller support
1233 config ISA_DMA
1234         bool
1235         select ISA_DMA_API
1236
1237 # Select ISA DMA interface
1238 config ISA_DMA_API
1239         bool
1240
1241 config PCI_NANOENGINE
1242         bool "BSE nanoEngine PCI support"
1243         depends on SA1100_NANOENGINE
1244         help
1245           Enable PCI on the BSE nanoEngine board.
1246
1247 config PCI_HOST_ITE8152
1248         bool
1249         depends on PCI && MACH_ARMCORE
1250         default y
1251         select DMABOUNCE
1252
1253 config ARM_ERRATA_814220
1254         bool "ARM errata: Cache maintenance by set/way operations can execute out of order"
1255         depends on CPU_V7
1256         help
1257           The v7 ARM states that all cache and branch predictor maintenance
1258           operations that do not specify an address execute, relative to
1259           each other, in program order.
1260           However, because of this erratum, an L2 set/way cache maintenance
1261           operation can overtake an L1 set/way cache maintenance operation.
1262           This ERRATA only affected the Cortex-A7 and present in r0p2, r0p3,
1263           r0p4, r0p5.
1264
1265 endmenu
1266
1267 menu "Kernel Features"
1268
1269 config HAVE_SMP
1270         bool
1271         help
1272           This option should be selected by machines which have an SMP-
1273           capable CPU.
1274
1275           The only effect of this option is to make the SMP-related
1276           options available to the user for configuration.
1277
1278 config SMP
1279         bool "Symmetric Multi-Processing"
1280         depends on CPU_V6K || CPU_V7
1281         depends on GENERIC_CLOCKEVENTS
1282         depends on HAVE_SMP
1283         depends on MMU || ARM_MPU
1284         select IRQ_WORK
1285         help
1286           This enables support for systems with more than one CPU. If you have
1287           a system with only one CPU, say N. If you have a system with more
1288           than one CPU, say Y.
1289
1290           If you say N here, the kernel will run on uni- and multiprocessor
1291           machines, but will use only one CPU of a multiprocessor machine. If
1292           you say Y here, the kernel will run on many, but not all,
1293           uniprocessor machines. On a uniprocessor machine, the kernel
1294           will run faster if you say N here.
1295
1296           See also <file:Documentation/x86/i386/IO-APIC.txt>,
1297           <file:Documentation/lockup-watchdogs.txt> and the SMP-HOWTO available at
1298           <http://tldp.org/HOWTO/SMP-HOWTO.html>.
1299
1300           If you don't know what to do here, say N.
1301
1302 config SMP_ON_UP
1303         bool "Allow booting SMP kernel on uniprocessor systems"
1304         depends on SMP && !XIP_KERNEL && MMU
1305         default y
1306         help
1307           SMP kernels contain instructions which fail on non-SMP processors.
1308           Enabling this option allows the kernel to modify itself to make
1309           these instructions safe.  Disabling it allows about 1K of space
1310           savings.
1311
1312           If you don't know what to do here, say Y.
1313
1314 config ARM_CPU_TOPOLOGY
1315         bool "Support cpu topology definition"
1316         depends on SMP && CPU_V7
1317         default y
1318         help
1319           Support ARM cpu topology definition. The MPIDR register defines
1320           affinity between processors which is then used to describe the cpu
1321           topology of an ARM System.
1322
1323 config SCHED_MC
1324         bool "Multi-core scheduler support"
1325         depends on ARM_CPU_TOPOLOGY
1326         help
1327           Multi-core scheduler support improves the CPU scheduler's decision
1328           making when dealing with multi-core CPU chips at a cost of slightly
1329           increased overhead in some places. If unsure say N here.
1330
1331 config SCHED_SMT
1332         bool "SMT scheduler support"
1333         depends on ARM_CPU_TOPOLOGY
1334         help
1335           Improves the CPU scheduler's decision making when dealing with
1336           MultiThreading at a cost of slightly increased overhead in some
1337           places. If unsure say N here.
1338
1339 config HAVE_ARM_SCU
1340         bool
1341         help
1342           This option enables support for the ARM snoop control unit
1343
1344 config HAVE_ARM_ARCH_TIMER
1345         bool "Architected timer support"
1346         depends on CPU_V7
1347         select ARM_ARCH_TIMER
1348         select GENERIC_CLOCKEVENTS
1349         help
1350           This option enables support for the ARM architected timer
1351
1352 config HAVE_ARM_TWD
1353         bool
1354         help
1355           This options enables support for the ARM timer and watchdog unit
1356
1357 config MCPM
1358         bool "Multi-Cluster Power Management"
1359         depends on CPU_V7 && SMP
1360         help
1361           This option provides the common power management infrastructure
1362           for (multi-)cluster based systems, such as big.LITTLE based
1363           systems.
1364
1365 config MCPM_QUAD_CLUSTER
1366         bool
1367         depends on MCPM
1368         help
1369           To avoid wasting resources unnecessarily, MCPM only supports up
1370           to 2 clusters by default.
1371           Platforms with 3 or 4 clusters that use MCPM must select this
1372           option to allow the additional clusters to be managed.
1373
1374 config BIG_LITTLE
1375         bool "big.LITTLE support (Experimental)"
1376         depends on CPU_V7 && SMP
1377         select MCPM
1378         help
1379           This option enables support selections for the big.LITTLE
1380           system architecture.
1381
1382 config BL_SWITCHER
1383         bool "big.LITTLE switcher support"
1384         depends on BIG_LITTLE && MCPM && HOTPLUG_CPU && ARM_GIC
1385         select CPU_PM
1386         help
1387           The big.LITTLE "switcher" provides the core functionality to
1388           transparently handle transition between a cluster of A15's
1389           and a cluster of A7's in a big.LITTLE system.
1390
1391 config BL_SWITCHER_DUMMY_IF
1392         tristate "Simple big.LITTLE switcher user interface"
1393         depends on BL_SWITCHER && DEBUG_KERNEL
1394         help
1395           This is a simple and dummy char dev interface to control
1396           the big.LITTLE switcher core code.  It is meant for
1397           debugging purposes only.
1398
1399 choice
1400         prompt "Memory split"
1401         depends on MMU
1402         default VMSPLIT_3G
1403         help
1404           Select the desired split between kernel and user memory.
1405
1406           If you are not absolutely sure what you are doing, leave this
1407           option alone!
1408
1409         config VMSPLIT_3G
1410                 bool "3G/1G user/kernel split"
1411         config VMSPLIT_3G_OPT
1412                 depends on !ARM_LPAE
1413                 bool "3G/1G user/kernel split (for full 1G low memory)"
1414         config VMSPLIT_2G
1415                 bool "2G/2G user/kernel split"
1416         config VMSPLIT_1G
1417                 bool "1G/3G user/kernel split"
1418 endchoice
1419
1420 config PAGE_OFFSET
1421         hex
1422         default PHYS_OFFSET if !MMU
1423         default 0x40000000 if VMSPLIT_1G
1424         default 0x80000000 if VMSPLIT_2G
1425         default 0xB0000000 if VMSPLIT_3G_OPT
1426         default 0xC0000000
1427
1428 config NR_CPUS
1429         int "Maximum number of CPUs (2-32)"
1430         range 2 32
1431         depends on SMP
1432         default "4"
1433
1434 config HOTPLUG_CPU
1435         bool "Support for hot-pluggable CPUs"
1436         depends on SMP
1437         select GENERIC_IRQ_MIGRATION
1438         help
1439           Say Y here to experiment with turning CPUs off and on.  CPUs
1440           can be controlled through /sys/devices/system/cpu.
1441
1442 config ARM_PSCI
1443         bool "Support for the ARM Power State Coordination Interface (PSCI)"
1444         depends on HAVE_ARM_SMCCC
1445         select ARM_PSCI_FW
1446         help
1447           Say Y here if you want Linux to communicate with system firmware
1448           implementing the PSCI specification for CPU-centric power
1449           management operations described in ARM document number ARM DEN
1450           0022A ("Power State Coordination Interface System Software on
1451           ARM processors").
1452
1453 # The GPIO number here must be sorted by descending number. In case of
1454 # a multiplatform kernel, we just want the highest value required by the
1455 # selected platforms.
1456 config ARCH_NR_GPIO
1457         int
1458         default 2048 if ARCH_SOCFPGA
1459         default 1024 if ARCH_BRCMSTB || ARCH_RENESAS || ARCH_TEGRA || \
1460                 ARCH_ZYNQ
1461         default 512 if ARCH_EXYNOS || ARCH_KEYSTONE || SOC_OMAP5 || \
1462                 SOC_DRA7XX || ARCH_S3C24XX || ARCH_S3C64XX || ARCH_S5PV210
1463         default 416 if ARCH_SUNXI
1464         default 392 if ARCH_U8500
1465         default 352 if ARCH_VT8500
1466         default 288 if ARCH_ROCKCHIP
1467         default 264 if MACH_H4700
1468         default 0
1469         help
1470           Maximum number of GPIOs in the system.
1471
1472           If unsure, leave the default value.
1473
1474 config HZ_FIXED
1475         int
1476         default 200 if ARCH_EBSA110
1477         default 128 if SOC_AT91RM9200
1478         default 0
1479
1480 choice
1481         depends on HZ_FIXED = 0
1482         prompt "Timer frequency"
1483
1484 config HZ_100
1485         bool "100 Hz"
1486
1487 config HZ_200
1488         bool "200 Hz"
1489
1490 config HZ_250
1491         bool "250 Hz"
1492
1493 config HZ_300
1494         bool "300 Hz"
1495
1496 config HZ_500
1497         bool "500 Hz"
1498
1499 config HZ_1000
1500         bool "1000 Hz"
1501
1502 endchoice
1503
1504 config HZ
1505         int
1506         default HZ_FIXED if HZ_FIXED != 0
1507         default 100 if HZ_100
1508         default 200 if HZ_200
1509         default 250 if HZ_250
1510         default 300 if HZ_300
1511         default 500 if HZ_500
1512         default 1000
1513
1514 config SCHED_HRTICK
1515         def_bool HIGH_RES_TIMERS
1516
1517 config THUMB2_KERNEL
1518         bool "Compile the kernel in Thumb-2 mode" if !CPU_THUMBONLY
1519         depends on (CPU_V7 || CPU_V7M) && !CPU_V6 && !CPU_V6K
1520         default y if CPU_THUMBONLY
1521         select ARM_UNWIND
1522         help
1523           By enabling this option, the kernel will be compiled in
1524           Thumb-2 mode.
1525
1526           If unsure, say N.
1527
1528 config THUMB2_AVOID_R_ARM_THM_JUMP11
1529         bool "Work around buggy Thumb-2 short branch relocations in gas"
1530         depends on THUMB2_KERNEL && MODULES
1531         default y
1532         help
1533           Various binutils versions can resolve Thumb-2 branches to
1534           locally-defined, preemptible global symbols as short-range "b.n"
1535           branch instructions.
1536
1537           This is a problem, because there's no guarantee the final
1538           destination of the symbol, or any candidate locations for a
1539           trampoline, are within range of the branch.  For this reason, the
1540           kernel does not support fixing up the R_ARM_THM_JUMP11 (102)
1541           relocation in modules at all, and it makes little sense to add
1542           support.
1543
1544           The symptom is that the kernel fails with an "unsupported
1545           relocation" error when loading some modules.
1546
1547           Until fixed tools are available, passing
1548           -fno-optimize-sibling-calls to gcc should prevent gcc generating
1549           code which hits this problem, at the cost of a bit of extra runtime
1550           stack usage in some cases.
1551
1552           The problem is described in more detail at:
1553               https://bugs.launchpad.net/binutils-linaro/+bug/725126
1554
1555           Only Thumb-2 kernels are affected.
1556
1557           Unless you are sure your tools don't have this problem, say Y.
1558
1559 config ARM_PATCH_IDIV
1560         bool "Runtime patch udiv/sdiv instructions into __aeabi_{u}idiv()"
1561         depends on CPU_32v7 && !XIP_KERNEL
1562         default y
1563         help
1564           The ARM compiler inserts calls to __aeabi_idiv() and
1565           __aeabi_uidiv() when it needs to perform division on signed
1566           and unsigned integers. Some v7 CPUs have support for the sdiv
1567           and udiv instructions that can be used to implement those
1568           functions.
1569
1570           Enabling this option allows the kernel to modify itself to
1571           replace the first two instructions of these library functions
1572           with the sdiv or udiv plus "bx lr" instructions when the CPU
1573           it is running on supports them. Typically this will be faster
1574           and less power intensive than running the original library
1575           code to do integer division.
1576
1577 config AEABI
1578         bool "Use the ARM EABI to compile the kernel" if !CPU_V7 && !CPU_V7M && !CPU_V6 && !CPU_V6K
1579         default CPU_V7 || CPU_V7M || CPU_V6 || CPU_V6K
1580         help
1581           This option allows for the kernel to be compiled using the latest
1582           ARM ABI (aka EABI).  This is only useful if you are using a user
1583           space environment that is also compiled with EABI.
1584
1585           Since there are major incompatibilities between the legacy ABI and
1586           EABI, especially with regard to structure member alignment, this
1587           option also changes the kernel syscall calling convention to
1588           disambiguate both ABIs and allow for backward compatibility support
1589           (selected with CONFIG_OABI_COMPAT).
1590
1591           To use this you need GCC version 4.0.0 or later.
1592
1593 config OABI_COMPAT
1594         bool "Allow old ABI binaries to run with this kernel (EXPERIMENTAL)"
1595         depends on AEABI && !THUMB2_KERNEL
1596         help
1597           This option preserves the old syscall interface along with the
1598           new (ARM EABI) one. It also provides a compatibility layer to
1599           intercept syscalls that have structure arguments which layout
1600           in memory differs between the legacy ABI and the new ARM EABI
1601           (only for non "thumb" binaries). This option adds a tiny
1602           overhead to all syscalls and produces a slightly larger kernel.
1603
1604           The seccomp filter system will not be available when this is
1605           selected, since there is no way yet to sensibly distinguish
1606           between calling conventions during filtering.
1607
1608           If you know you'll be using only pure EABI user space then you
1609           can say N here. If this option is not selected and you attempt
1610           to execute a legacy ABI binary then the result will be
1611           UNPREDICTABLE (in fact it can be predicted that it won't work
1612           at all). If in doubt say N.
1613
1614 config ARCH_HAS_HOLES_MEMORYMODEL
1615         bool
1616
1617 config ARCH_SPARSEMEM_ENABLE
1618         bool
1619
1620 config ARCH_SPARSEMEM_DEFAULT
1621         def_bool ARCH_SPARSEMEM_ENABLE
1622
1623 config ARCH_SELECT_MEMORY_MODEL
1624         def_bool ARCH_SPARSEMEM_ENABLE
1625
1626 config HAVE_ARCH_PFN_VALID
1627         def_bool ARCH_HAS_HOLES_MEMORYMODEL || !SPARSEMEM
1628
1629 config HAVE_GENERIC_GUP
1630         def_bool y
1631         depends on ARM_LPAE
1632
1633 config HIGHMEM
1634         bool "High Memory Support"
1635         depends on MMU
1636         help
1637           The address space of ARM processors is only 4 Gigabytes large
1638           and it has to accommodate user address space, kernel address
1639           space as well as some memory mapped IO. That means that, if you
1640           have a large amount of physical memory and/or IO, not all of the
1641           memory can be "permanently mapped" by the kernel. The physical
1642           memory that is not permanently mapped is called "high memory".
1643
1644           Depending on the selected kernel/user memory split, minimum
1645           vmalloc space and actual amount of RAM, you may not need this
1646           option which should result in a slightly faster kernel.
1647
1648           If unsure, say n.
1649
1650 config HIGHPTE
1651         bool "Allocate 2nd-level pagetables from highmem" if EXPERT
1652         depends on HIGHMEM
1653         default y
1654         help
1655           The VM uses one page of physical memory for each page table.
1656           For systems with a lot of processes, this can use a lot of
1657           precious low memory, eventually leading to low memory being
1658           consumed by page tables.  Setting this option will allow
1659           user-space 2nd level page tables to reside in high memory.
1660
1661 config CPU_SW_DOMAIN_PAN
1662         bool "Enable use of CPU domains to implement privileged no-access"
1663         depends on MMU && !ARM_LPAE
1664         default y
1665         help
1666           Increase kernel security by ensuring that normal kernel accesses
1667           are unable to access userspace addresses.  This can help prevent
1668           use-after-free bugs becoming an exploitable privilege escalation
1669           by ensuring that magic values (such as LIST_POISON) will always
1670           fault when dereferenced.
1671
1672           CPUs with low-vector mappings use a best-efforts implementation.
1673           Their lower 1MB needs to remain accessible for the vectors, but
1674           the remainder of userspace will become appropriately inaccessible.
1675
1676 config HW_PERF_EVENTS
1677         def_bool y
1678         depends on ARM_PMU
1679
1680 config SYS_SUPPORTS_HUGETLBFS
1681        def_bool y
1682        depends on ARM_LPAE
1683
1684 config HAVE_ARCH_TRANSPARENT_HUGEPAGE
1685        def_bool y
1686        depends on ARM_LPAE
1687
1688 config ARCH_WANT_GENERAL_HUGETLB
1689         def_bool y
1690
1691 config ARM_MODULE_PLTS
1692         bool "Use PLTs to allow module memory to spill over into vmalloc area"
1693         depends on MODULES
1694         default y
1695         help
1696           Allocate PLTs when loading modules so that jumps and calls whose
1697           targets are too far away for their relative offsets to be encoded
1698           in the instructions themselves can be bounced via veneers in the
1699           module's PLT. This allows modules to be allocated in the generic
1700           vmalloc area after the dedicated module memory area has been
1701           exhausted. The modules will use slightly more memory, but after
1702           rounding up to page size, the actual memory footprint is usually
1703           the same.
1704
1705           Disabling this is usually safe for small single-platform
1706           configurations. If unsure, say y.
1707
1708 config FORCE_MAX_ZONEORDER
1709         int "Maximum zone order"
1710         default "12" if SOC_AM33XX
1711         default "9" if SA1111 || ARCH_EFM32
1712         default "11"
1713         help
1714           The kernel memory allocator divides physically contiguous memory
1715           blocks into "zones", where each zone is a power of two number of
1716           pages.  This option selects the largest power of two that the kernel
1717           keeps in the memory allocator.  If you need to allocate very large
1718           blocks of physically contiguous memory, then you may need to
1719           increase this value.
1720
1721           This config option is actually maximum order plus one. For example,
1722           a value of 11 means that the largest free memory block is 2^10 pages.
1723
1724 config ALIGNMENT_TRAP
1725         bool
1726         depends on CPU_CP15_MMU
1727         default y if !ARCH_EBSA110
1728         select HAVE_PROC_CPU if PROC_FS
1729         help
1730           ARM processors cannot fetch/store information which is not
1731           naturally aligned on the bus, i.e., a 4 byte fetch must start at an
1732           address divisible by 4. On 32-bit ARM processors, these non-aligned
1733           fetch/store instructions will be emulated in software if you say
1734           here, which has a severe performance impact. This is necessary for
1735           correct operation of some network protocols. With an IP-only
1736           configuration it is safe to say N, otherwise say Y.
1737
1738 config UACCESS_WITH_MEMCPY
1739         bool "Use kernel mem{cpy,set}() for {copy_to,clear}_user()"
1740         depends on MMU
1741         default y if CPU_FEROCEON
1742         help
1743           Implement faster copy_to_user and clear_user methods for CPU
1744           cores where a 8-word STM instruction give significantly higher
1745           memory write throughput than a sequence of individual 32bit stores.
1746
1747           A possible side effect is a slight increase in scheduling latency
1748           between threads sharing the same address space if they invoke
1749           such copy operations with large buffers.
1750
1751           However, if the CPU data cache is using a write-allocate mode,
1752           this option is unlikely to provide any performance gain.
1753
1754 config SECCOMP
1755         bool
1756         prompt "Enable seccomp to safely compute untrusted bytecode"
1757         ---help---
1758           This kernel feature is useful for number crunching applications
1759           that may need to compute untrusted bytecode during their
1760           execution. By using pipes or other transports made available to
1761           the process as file descriptors supporting the read/write
1762           syscalls, it's possible to isolate those applications in
1763           their own address space using seccomp. Once seccomp is
1764           enabled via prctl(PR_SET_SECCOMP), it cannot be disabled
1765           and the task is only allowed to execute a few safe syscalls
1766           defined by each seccomp mode.
1767
1768 config PARAVIRT
1769         bool "Enable paravirtualization code"
1770         help
1771           This changes the kernel so it can modify itself when it is run
1772           under a hypervisor, potentially improving performance significantly
1773           over full virtualization.
1774
1775 config PARAVIRT_TIME_ACCOUNTING
1776         bool "Paravirtual steal time accounting"
1777         select PARAVIRT
1778         help
1779           Select this option to enable fine granularity task steal time
1780           accounting. Time spent executing other tasks in parallel with
1781           the current vCPU is discounted from the vCPU power. To account for
1782           that, there can be a small performance impact.
1783
1784           If in doubt, say N here.
1785
1786 config XEN_DOM0
1787         def_bool y
1788         depends on XEN
1789
1790 config XEN
1791         bool "Xen guest support on ARM"
1792         depends on ARM && AEABI && OF
1793         depends on CPU_V7 && !CPU_V6
1794         depends on !GENERIC_ATOMIC64
1795         depends on MMU
1796         select ARCH_DMA_ADDR_T_64BIT
1797         select ARM_PSCI
1798         select SWIOTLB
1799         select SWIOTLB_XEN
1800         select PARAVIRT
1801         help
1802           Say Y if you want to run Linux in a Virtual Machine on Xen on ARM.
1803
1804 config STACKPROTECTOR_PER_TASK
1805         bool "Use a unique stack canary value for each task"
1806         depends on GCC_PLUGINS && STACKPROTECTOR && SMP && !XIP_DEFLATED_DATA
1807         select GCC_PLUGIN_ARM_SSP_PER_TASK
1808         default y
1809         help
1810           Due to the fact that GCC uses an ordinary symbol reference from
1811           which to load the value of the stack canary, this value can only
1812           change at reboot time on SMP systems, and all tasks running in the
1813           kernel's address space are forced to use the same canary value for
1814           the entire duration that the system is up.
1815
1816           Enable this option to switch to a different method that uses a
1817           different canary value for each task.
1818
1819 endmenu
1820
1821 menu "Boot options"
1822
1823 config USE_OF
1824         bool "Flattened Device Tree support"
1825         select IRQ_DOMAIN
1826         select OF
1827         help
1828           Include support for flattened device tree machine descriptions.
1829
1830 config ATAGS
1831         bool "Support for the traditional ATAGS boot data passing" if USE_OF
1832         default y
1833         help
1834           This is the traditional way of passing data to the kernel at boot
1835           time. If you are solely relying on the flattened device tree (or
1836           the ARM_ATAG_DTB_COMPAT option) then you may unselect this option
1837           to remove ATAGS support from your kernel binary.  If unsure,
1838           leave this to y.
1839
1840 config DEPRECATED_PARAM_STRUCT
1841         bool "Provide old way to pass kernel parameters"
1842         depends on ATAGS
1843         help
1844           This was deprecated in 2001 and announced to live on for 5 years.
1845           Some old boot loaders still use this way.
1846
1847 # Compressed boot loader in ROM.  Yes, we really want to ask about
1848 # TEXT and BSS so we preserve their values in the config files.
1849 config ZBOOT_ROM_TEXT
1850         hex "Compressed ROM boot loader base address"
1851         default "0"
1852         help
1853           The physical address at which the ROM-able zImage is to be
1854           placed in the target.  Platforms which normally make use of
1855           ROM-able zImage formats normally set this to a suitable
1856           value in their defconfig file.
1857
1858           If ZBOOT_ROM is not enabled, this has no effect.
1859
1860 config ZBOOT_ROM_BSS
1861         hex "Compressed ROM boot loader BSS address"
1862         default "0"
1863         help
1864           The base address of an area of read/write memory in the target
1865           for the ROM-able zImage which must be available while the
1866           decompressor is running. It must be large enough to hold the
1867           entire decompressed kernel plus an additional 128 KiB.
1868           Platforms which normally make use of ROM-able zImage formats
1869           normally set this to a suitable value in their defconfig file.
1870
1871           If ZBOOT_ROM is not enabled, this has no effect.
1872
1873 config ZBOOT_ROM
1874         bool "Compressed boot loader in ROM/flash"
1875         depends on ZBOOT_ROM_TEXT != ZBOOT_ROM_BSS
1876         depends on !ARM_APPENDED_DTB && !XIP_KERNEL && !AUTO_ZRELADDR
1877         help
1878           Say Y here if you intend to execute your compressed kernel image
1879           (zImage) directly from ROM or flash.  If unsure, say N.
1880
1881 config ARM_APPENDED_DTB
1882         bool "Use appended device tree blob to zImage (EXPERIMENTAL)"
1883         depends on OF
1884         help
1885           With this option, the boot code will look for a device tree binary
1886           (DTB) appended to zImage
1887           (e.g. cat zImage <filename>.dtb > zImage_w_dtb).
1888
1889           This is meant as a backward compatibility convenience for those
1890           systems with a bootloader that can't be upgraded to accommodate
1891           the documented boot protocol using a device tree.
1892
1893           Beware that there is very little in terms of protection against
1894           this option being confused by leftover garbage in memory that might
1895           look like a DTB header after a reboot if no actual DTB is appended
1896           to zImage.  Do not leave this option active in a production kernel
1897           if you don't intend to always append a DTB.  Proper passing of the
1898           location into r2 of a bootloader provided DTB is always preferable
1899           to this option.
1900
1901 config ARM_ATAG_DTB_COMPAT
1902         bool "Supplement the appended DTB with traditional ATAG information"
1903         depends on ARM_APPENDED_DTB
1904         help
1905           Some old bootloaders can't be updated to a DTB capable one, yet
1906           they provide ATAGs with memory configuration, the ramdisk address,
1907           the kernel cmdline string, etc.  Such information is dynamically
1908           provided by the bootloader and can't always be stored in a static
1909           DTB.  To allow a device tree enabled kernel to be used with such
1910           bootloaders, this option allows zImage to extract the information
1911           from the ATAG list and store it at run time into the appended DTB.
1912
1913 choice
1914         prompt "Kernel command line type" if ARM_ATAG_DTB_COMPAT
1915         default ARM_ATAG_DTB_COMPAT_CMDLINE_FROM_BOOTLOADER
1916
1917 config ARM_ATAG_DTB_COMPAT_CMDLINE_FROM_BOOTLOADER
1918         bool "Use bootloader kernel arguments if available"
1919         help
1920           Uses the command-line options passed by the boot loader instead of
1921           the device tree bootargs property. If the boot loader doesn't provide
1922           any, the device tree bootargs property will be used.
1923
1924 config ARM_ATAG_DTB_COMPAT_CMDLINE_EXTEND
1925         bool "Extend with bootloader kernel arguments"
1926         help
1927           The command-line arguments provided by the boot loader will be
1928           appended to the the device tree bootargs property.
1929
1930 endchoice
1931
1932 config CMDLINE
1933         string "Default kernel command string"
1934         default ""
1935         help
1936           On some architectures (EBSA110 and CATS), there is currently no way
1937           for the boot loader to pass arguments to the kernel. For these
1938           architectures, you should supply some command-line options at build
1939           time by entering them here. As a minimum, you should specify the
1940           memory size and the root device (e.g., mem=64M root=/dev/nfs).
1941
1942 choice
1943         prompt "Kernel command line type" if CMDLINE != ""
1944         default CMDLINE_FROM_BOOTLOADER
1945         depends on ATAGS
1946
1947 config CMDLINE_FROM_BOOTLOADER
1948         bool "Use bootloader kernel arguments if available"
1949         help
1950           Uses the command-line options passed by the boot loader. If
1951           the boot loader doesn't provide any, the default kernel command
1952           string provided in CMDLINE will be used.
1953
1954 config CMDLINE_EXTEND
1955         bool "Extend bootloader kernel arguments"
1956         help
1957           The command-line arguments provided by the boot loader will be
1958           appended to the default kernel command string.
1959
1960 config CMDLINE_FORCE
1961         bool "Always use the default kernel command string"
1962         help
1963           Always use the default kernel command string, even if the boot
1964           loader passes other arguments to the kernel.
1965           This is useful if you cannot or don't want to change the
1966           command-line options your boot loader passes to the kernel.
1967 endchoice
1968
1969 config XIP_KERNEL
1970         bool "Kernel Execute-In-Place from ROM"
1971         depends on !ARM_LPAE && !ARCH_MULTIPLATFORM
1972         help
1973           Execute-In-Place allows the kernel to run from non-volatile storage
1974           directly addressable by the CPU, such as NOR flash. This saves RAM
1975           space since the text section of the kernel is not loaded from flash
1976           to RAM.  Read-write sections, such as the data section and stack,
1977           are still copied to RAM.  The XIP kernel is not compressed since
1978           it has to run directly from flash, so it will take more space to
1979           store it.  The flash address used to link the kernel object files,
1980           and for storing it, is configuration dependent. Therefore, if you
1981           say Y here, you must know the proper physical address where to
1982           store the kernel image depending on your own flash memory usage.
1983
1984           Also note that the make target becomes "make xipImage" rather than
1985           "make zImage" or "make Image".  The final kernel binary to put in
1986           ROM memory will be arch/arm/boot/xipImage.
1987
1988           If unsure, say N.
1989
1990 config XIP_PHYS_ADDR
1991         hex "XIP Kernel Physical Location"
1992         depends on XIP_KERNEL
1993         default "0x00080000"
1994         help
1995           This is the physical address in your flash memory the kernel will
1996           be linked for and stored to.  This address is dependent on your
1997           own flash usage.
1998
1999 config XIP_DEFLATED_DATA
2000         bool "Store kernel .data section compressed in ROM"
2001         depends on XIP_KERNEL
2002         select ZLIB_INFLATE
2003         help
2004           Before the kernel is actually executed, its .data section has to be
2005           copied to RAM from ROM. This option allows for storing that data
2006           in compressed form and decompressed to RAM rather than merely being
2007           copied, saving some precious ROM space. A possible drawback is a
2008           slightly longer boot delay.
2009
2010 config KEXEC
2011         bool "Kexec system call (EXPERIMENTAL)"
2012         depends on (!SMP || PM_SLEEP_SMP)
2013         depends on !CPU_V7M
2014         select KEXEC_CORE
2015         help
2016           kexec is a system call that implements the ability to shutdown your
2017           current kernel, and to start another kernel.  It is like a reboot
2018           but it is independent of the system firmware.   And like a reboot
2019           you can start any kernel with it, not just Linux.
2020
2021           It is an ongoing process to be certain the hardware in a machine
2022           is properly shutdown, so do not be surprised if this code does not
2023           initially work for you.
2024
2025 config ATAGS_PROC
2026         bool "Export atags in procfs"
2027         depends on ATAGS && KEXEC
2028         default y
2029         help
2030           Should the atags used to boot the kernel be exported in an "atags"
2031           file in procfs. Useful with kexec.
2032
2033 config CRASH_DUMP
2034         bool "Build kdump crash kernel (EXPERIMENTAL)"
2035         help
2036           Generate crash dump after being started by kexec. This should
2037           be normally only set in special crash dump kernels which are
2038           loaded in the main kernel with kexec-tools into a specially
2039           reserved region and then later executed after a crash by
2040           kdump/kexec. The crash dump kernel must be compiled to a
2041           memory address not used by the main kernel
2042
2043           For more details see Documentation/kdump/kdump.txt
2044
2045 config AUTO_ZRELADDR
2046         bool "Auto calculation of the decompressed kernel image address"
2047         help
2048           ZRELADDR is the physical address where the decompressed kernel
2049           image will be placed. If AUTO_ZRELADDR is selected, the address
2050           will be determined at run-time by masking the current IP with
2051           0xf8000000. This assumes the zImage being placed in the first 128MB
2052           from start of memory.
2053
2054 config EFI_STUB
2055         bool
2056
2057 config EFI
2058         bool "UEFI runtime support"
2059         depends on OF && !CPU_BIG_ENDIAN && MMU && AUTO_ZRELADDR && !XIP_KERNEL
2060         select UCS2_STRING
2061         select EFI_PARAMS_FROM_FDT
2062         select EFI_STUB
2063         select EFI_ARMSTUB
2064         select EFI_RUNTIME_WRAPPERS
2065         ---help---
2066           This option provides support for runtime services provided
2067           by UEFI firmware (such as non-volatile variables, realtime
2068           clock, and platform reset). A UEFI stub is also provided to
2069           allow the kernel to be booted as an EFI application. This
2070           is only useful for kernels that may run on systems that have
2071           UEFI firmware.
2072
2073 config DMI
2074         bool "Enable support for SMBIOS (DMI) tables"
2075         depends on EFI
2076         default y
2077         help
2078           This enables SMBIOS/DMI feature for systems.
2079
2080           This option is only useful on systems that have UEFI firmware.
2081           However, even with this option, the resultant kernel should
2082           continue to boot on existing non-UEFI platforms.
2083
2084           NOTE: This does *NOT* enable or encourage the use of DMI quirks,
2085           i.e., the the practice of identifying the platform via DMI to
2086           decide whether certain workarounds for buggy hardware and/or
2087           firmware need to be enabled. This would require the DMI subsystem
2088           to be enabled much earlier than we do on ARM, which is non-trivial.
2089
2090 endmenu
2091
2092 menu "CPU Power Management"
2093
2094 source "drivers/cpufreq/Kconfig"
2095
2096 source "drivers/cpuidle/Kconfig"
2097
2098 endmenu
2099
2100 menu "Floating point emulation"
2101
2102 comment "At least one emulation must be selected"
2103
2104 config FPE_NWFPE
2105         bool "NWFPE math emulation"
2106         depends on (!AEABI || OABI_COMPAT) && !THUMB2_KERNEL
2107         ---help---
2108           Say Y to include the NWFPE floating point emulator in the kernel.
2109           This is necessary to run most binaries. Linux does not currently
2110           support floating point hardware so you need to say Y here even if
2111           your machine has an FPA or floating point co-processor podule.
2112
2113           You may say N here if you are going to load the Acorn FPEmulator
2114           early in the bootup.
2115
2116 config FPE_NWFPE_XP
2117         bool "Support extended precision"
2118         depends on FPE_NWFPE
2119         help
2120           Say Y to include 80-bit support in the kernel floating-point
2121           emulator.  Otherwise, only 32 and 64-bit support is compiled in.
2122           Note that gcc does not generate 80-bit operations by default,
2123           so in most cases this option only enlarges the size of the
2124           floating point emulator without any good reason.
2125
2126           You almost surely want to say N here.
2127
2128 config FPE_FASTFPE
2129         bool "FastFPE math emulation (EXPERIMENTAL)"
2130         depends on (!AEABI || OABI_COMPAT) && !CPU_32v3
2131         ---help---
2132           Say Y here to include the FAST floating point emulator in the kernel.
2133           This is an experimental much faster emulator which now also has full
2134           precision for the mantissa.  It does not support any exceptions.
2135           It is very simple, and approximately 3-6 times faster than NWFPE.
2136
2137           It should be sufficient for most programs.  It may be not suitable
2138           for scientific calculations, but you have to check this for yourself.
2139           If you do not feel you need a faster FP emulation you should better
2140           choose NWFPE.
2141
2142 config VFP
2143         bool "VFP-format floating point maths"
2144         depends on CPU_V6 || CPU_V6K || CPU_ARM926T || CPU_V7 || CPU_FEROCEON
2145         help
2146           Say Y to include VFP support code in the kernel. This is needed
2147           if your hardware includes a VFP unit.
2148
2149           Please see <file:Documentation/arm/VFP/release-notes.txt> for
2150           release notes and additional status information.
2151
2152           Say N if your target does not have VFP hardware.
2153
2154 config VFPv3
2155         bool
2156         depends on VFP
2157         default y if CPU_V7
2158
2159 config NEON
2160         bool "Advanced SIMD (NEON) Extension support"
2161         depends on VFPv3 && CPU_V7
2162         help
2163           Say Y to include support code for NEON, the ARMv7 Advanced SIMD
2164           Extension.
2165
2166 config KERNEL_MODE_NEON
2167         bool "Support for NEON in kernel mode"
2168         depends on NEON && AEABI
2169         help
2170           Say Y to include support for NEON in kernel mode.
2171
2172 endmenu
2173
2174 menu "Power management options"
2175
2176 source "kernel/power/Kconfig"
2177
2178 config ARCH_SUSPEND_POSSIBLE
2179         depends on CPU_ARM920T || CPU_ARM926T || CPU_FEROCEON || CPU_SA1100 || \
2180                 CPU_V6 || CPU_V6K || CPU_V7 || CPU_V7M || CPU_XSC3 || CPU_XSCALE || CPU_MOHAWK
2181         def_bool y
2182
2183 config ARM_CPU_SUSPEND
2184         def_bool PM_SLEEP || BL_SWITCHER || ARM_PSCI_FW
2185         depends on ARCH_SUSPEND_POSSIBLE
2186
2187 config ARCH_HIBERNATION_POSSIBLE
2188         bool
2189         depends on MMU
2190         default y if ARCH_SUSPEND_POSSIBLE
2191
2192 endmenu
2193
2194 source "drivers/firmware/Kconfig"
2195
2196 if CRYPTO
2197 source "arch/arm/crypto/Kconfig"
2198 endif
2199
2200 source "arch/arm/kvm/Kconfig"