arch/arm/Kconfig

   1 # SPDX-License-Identifier: GPL-2.0
   2 config ARM
   3         bool
   4         default y
   5         select ARCH_32BIT_OFF_T
   6         select ARCH_HAS_BINFMT_FLAT
   7         select ARCH_HAS_DEBUG_VIRTUAL if MMU
   8         select ARCH_HAS_DEVMEM_IS_ALLOWED
   9         select ARCH_HAS_DMA_WRITE_COMBINE if !ARM_DMA_MEM_BUFFERABLE
  10         select ARCH_HAS_ELF_RANDOMIZE
  11         select ARCH_HAS_FORTIFY_SOURCE
  12         select ARCH_HAS_KEEPINITRD
  13         select ARCH_HAS_KCOV
  14         select ARCH_HAS_MEMBARRIER_SYNC_CORE
  15         select ARCH_HAS_NON_OVERLAPPING_ADDRESS_SPACE
  16         select ARCH_HAS_PTE_SPECIAL if ARM_LPAE
  17         select ARCH_HAS_PHYS_TO_DMA
  18         select ARCH_HAS_SETUP_DMA_OPS
  19         select ARCH_HAS_SET_MEMORY
  20         select ARCH_HAS_STRICT_KERNEL_RWX if MMU && !XIP_KERNEL
  21         select ARCH_HAS_STRICT_MODULE_RWX if MMU
  22         select ARCH_HAS_SYNC_DMA_FOR_DEVICE if SWIOTLB
  23         select ARCH_HAS_SYNC_DMA_FOR_CPU if SWIOTLB
  24         select ARCH_HAS_TEARDOWN_DMA_OPS if MMU
  25         select ARCH_HAS_TICK_BROADCAST if GENERIC_CLOCKEVENTS_BROADCAST
  26         select ARCH_HAVE_CUSTOM_GPIO_H
  27         select ARCH_HAS_GCOV_PROFILE_ALL
  28         select ARCH_KEEP_MEMBLOCK
  29         select ARCH_MIGHT_HAVE_PC_PARPORT
  30         select ARCH_NO_SG_CHAIN if !ARM_HAS_SG_CHAIN
  31         select ARCH_OPTIONAL_KERNEL_RWX if ARCH_HAS_STRICT_KERNEL_RWX
  32         select ARCH_OPTIONAL_KERNEL_RWX_DEFAULT if CPU_V7
  33         select ARCH_SUPPORTS_ATOMIC_RMW
  34         select ARCH_USE_BUILTIN_BSWAP
  35         select ARCH_USE_CMPXCHG_LOCKREF
  36         select ARCH_WANT_DEFAULT_TOPDOWN_MMAP_LAYOUT if MMU
  37         select ARCH_WANT_IPC_PARSE_VERSION
  38         select ARCH_WANT_LD_ORPHAN_WARN
  39         select BINFMT_FLAT_ARGVP_ENVP_ON_STACK
  40         select BUILDTIME_TABLE_SORT if MMU
  41         select CLONE_BACKWARDS
  42         select CPU_PM if SUSPEND || CPU_IDLE
  43         select DCACHE_WORD_ACCESS if HAVE_EFFICIENT_UNALIGNED_ACCESS
  44         select DMA_DECLARE_COHERENT
  45         select DMA_OPS
  46         select DMA_REMAP if MMU
  47         select EDAC_SUPPORT
  48         select EDAC_ATOMIC_SCRUB
  49         select GENERIC_ALLOCATOR
  50         select GENERIC_ARCH_TOPOLOGY if ARM_CPU_TOPOLOGY
  51         select GENERIC_ATOMIC64 if CPU_V7M || CPU_V6 || !CPU_32v6K || !AEABI
  52         select GENERIC_CLOCKEVENTS_BROADCAST if SMP
  53         select GENERIC_IRQ_IPI if SMP
  54         select GENERIC_CPU_AUTOPROBE
  55         select GENERIC_EARLY_IOREMAP
  56         select GENERIC_IDLE_POLL_SETUP
  57         select GENERIC_IRQ_PROBE
  58         select GENERIC_IRQ_SHOW
  59         select GENERIC_IRQ_SHOW_LEVEL
  60         select GENERIC_PCI_IOMAP
  61         select GENERIC_SCHED_CLOCK
  62         select GENERIC_SMP_IDLE_THREAD
  63         select GENERIC_STRNCPY_FROM_USER
  64         select GENERIC_STRNLEN_USER
  65         select HANDLE_DOMAIN_IRQ
  66         select HARDIRQS_SW_RESEND
  67         select HAVE_ARCH_AUDITSYSCALL if AEABI && !OABI_COMPAT
  68         select HAVE_ARCH_BITREVERSE if (CPU_32v7M || CPU_32v7) && !CPU_32v6
  69         select HAVE_ARCH_JUMP_LABEL if !XIP_KERNEL && !CPU_ENDIAN_BE32 && MMU
  70         select HAVE_ARCH_KGDB if !CPU_ENDIAN_BE32 && MMU
  71         select HAVE_ARCH_MMAP_RND_BITS if MMU
  72         select HAVE_ARCH_PFN_VALID
  73         select HAVE_ARCH_SECCOMP
  74         select HAVE_ARCH_SECCOMP_FILTER if AEABI && !OABI_COMPAT
  75         select HAVE_ARCH_THREAD_STRUCT_WHITELIST
  76         select HAVE_ARCH_TRACEHOOK
  77         select HAVE_ARM_SMCCC if CPU_V7
  78         select HAVE_EBPF_JIT if !CPU_ENDIAN_BE32
  79         select HAVE_CONTEXT_TRACKING
  80         select HAVE_C_RECORDMCOUNT
  81         select HAVE_DEBUG_KMEMLEAK if !XIP_KERNEL
  82         select HAVE_DMA_CONTIGUOUS if MMU
  83         select HAVE_DYNAMIC_FTRACE if !XIP_KERNEL && !CPU_ENDIAN_BE32 && MMU
  84         select HAVE_DYNAMIC_FTRACE_WITH_REGS if HAVE_DYNAMIC_FTRACE
  85         select HAVE_EFFICIENT_UNALIGNED_ACCESS if (CPU_V6 || CPU_V6K || CPU_V7) && MMU
  86         select HAVE_EXIT_THREAD
  87         select HAVE_FAST_GUP if ARM_LPAE
  88         select HAVE_FTRACE_MCOUNT_RECORD if !XIP_KERNEL
  89         select HAVE_FUNCTION_GRAPH_TRACER if !THUMB2_KERNEL && !CC_IS_CLANG
  90         select HAVE_FUNCTION_TRACER if !XIP_KERNEL
  91         select HAVE_GCC_PLUGINS
  92         select HAVE_HW_BREAKPOINT if PERF_EVENTS && (CPU_V6 || CPU_V6K || CPU_V7)
  93         select HAVE_IDE if PCI || ISA || PCMCIA
  94         select HAVE_IRQ_TIME_ACCOUNTING
  95         select HAVE_KERNEL_GZIP
  96         select HAVE_KERNEL_LZ4
  97         select HAVE_KERNEL_LZMA
  98         select HAVE_KERNEL_LZO
  99         select HAVE_KERNEL_XZ
 100         select HAVE_KPROBES if !XIP_KERNEL && !CPU_ENDIAN_BE32 && !CPU_V7M
 101         select HAVE_KRETPROBES if HAVE_KPROBES
 102         select HAVE_MOD_ARCH_SPECIFIC
 103         select HAVE_NMI
 104         select HAVE_OPROFILE if HAVE_PERF_EVENTS
 105         select HAVE_OPTPROBES if !THUMB2_KERNEL
 106         select HAVE_PERF_EVENTS
 107         select HAVE_PERF_REGS
 108         select HAVE_PERF_USER_STACK_DUMP
 109         select MMU_GATHER_RCU_TABLE_FREE if SMP && ARM_LPAE
 110         select HAVE_REGS_AND_STACK_ACCESS_API
 111         select HAVE_RSEQ
 112         select HAVE_STACKPROTECTOR
 113         select HAVE_SYSCALL_TRACEPOINTS
 114         select HAVE_UID16
 115         select HAVE_VIRT_CPU_ACCOUNTING_GEN
 116         select IRQ_FORCED_THREADING
 117         select MODULES_USE_ELF_REL
 118         select NEED_DMA_MAP_STATE
 119         select OF_EARLY_FLATTREE if OF
 120         select OLD_SIGACTION
 121         select OLD_SIGSUSPEND3
 122         select PCI_SYSCALL if PCI
 123         select PERF_USE_VMALLOC
 124         select RTC_LIB
 125         select SET_FS
 126         select SYS_SUPPORTS_APM_EMULATION
 127         # Above selects are sorted alphabetically; please add new ones
 128         # according to that.  Thanks.
 129         help
 130           The ARM series is a line of low-power-consumption RISC chip designs
 131           licensed by ARM Ltd and targeted at embedded applications and
 132           handhelds such as the Compaq IPAQ.  ARM-based PCs are no longer
 133           manufactured, but legacy ARM-based PC hardware remains popular in
 134           Europe.  There is an ARM Linux project with a web page at
 135           <http://www.arm.linux.org.uk/>.
 136
 137 config ARM_HAS_SG_CHAIN
 138         bool
 139
 140 config ARM_DMA_USE_IOMMU
 141         bool
 142         select ARM_HAS_SG_CHAIN
 143         select NEED_SG_DMA_LENGTH
 144
 145 if ARM_DMA_USE_IOMMU
 146
 147 config ARM_DMA_IOMMU_ALIGNMENT
 148         int "Maximum PAGE_SIZE order of alignment for DMA IOMMU buffers"
 149         range 4 9
 150         default 8
 151         help
 152           DMA mapping framework by default aligns all buffers to the smallest
 153           PAGE_SIZE order which is greater than or equal to the requested buffer
 154           size. This works well for buffers up to a few hundreds kilobytes, but
 155           for larger buffers it just a waste of address space. Drivers which has
 156           relatively small addressing window (like 64Mib) might run out of
 157           virtual space with just a few allocations.
 158
 159           With this parameter you can specify the maximum PAGE_SIZE order for
 160           DMA IOMMU buffers. Larger buffers will be aligned only to this
 161           specified order. The order is expressed as a power of two multiplied
 162           by the PAGE_SIZE.
 163
 164 endif
 165
 166 config SYS_SUPPORTS_APM_EMULATION
 167         bool
 168
 169 config HAVE_TCM
 170         bool
 171         select GENERIC_ALLOCATOR
 172
 173 config HAVE_PROC_CPU
 174         bool
 175
 176 config NO_IOPORT_MAP
 177         bool
 178
 179 config SBUS
 180         bool
 181
 182 config STACKTRACE_SUPPORT
 183         bool
 184         default y
 185
 186 config LOCKDEP_SUPPORT
 187         bool
 188         default y
 189
 190 config TRACE_IRQFLAGS_SUPPORT
 191         bool
 192         default !CPU_V7M
 193
 194 config ARCH_HAS_ILOG2_U32
 195         bool
 196
 197 config ARCH_HAS_ILOG2_U64
 198         bool
 199
 200 config ARCH_HAS_BANDGAP
 201         bool
 202
 203 config FIX_EARLYCON_MEM
 204         def_bool y if MMU
 205
 206 config GENERIC_HWEIGHT
 207         bool
 208         default y
 209
 210 config GENERIC_CALIBRATE_DELAY
 211         bool
 212         default y
 213
 214 config ARCH_MAY_HAVE_PC_FDC
 215         bool
 216
 217 config ZONE_DMA
 218         bool
 219
 220 config ARCH_SUPPORTS_UPROBES
 221         def_bool y
 222
 223 config ARCH_HAS_DMA_SET_COHERENT_MASK
 224         bool
 225
 226 config GENERIC_ISA_DMA
 227         bool
 228
 229 config FIQ
 230         bool
 231
 232 config NEED_RET_TO_USER
 233         bool
 234
 235 config ARCH_MTD_XIP
 236         bool
 237
 238 config ARM_PATCH_PHYS_VIRT
 239         bool "Patch physical to virtual translations at runtime" if EMBEDDED
 240         default y
 241         depends on !XIP_KERNEL && MMU
 242         help
 243           Patch phys-to-virt and virt-to-phys translation functions at
 244           boot and module load time according to the position of the
 245           kernel in system memory.
 246
 247           This can only be used with non-XIP MMU kernels where the base
 248           of physical memory is at a 16MB boundary.
 249
 250           Only disable this option if you know that you do not require
 251           this feature (eg, building a kernel for a single machine) and
 252           you need to shrink the kernel to the minimal size.
 253
 254 config NEED_MACH_IO_H
 255         bool
 256         help
 257           Select this when mach/io.h is required to provide special
 258           definitions for this platform.  The need for mach/io.h should
 259           be avoided when possible.
 260
 261 config NEED_MACH_MEMORY_H
 262         bool
 263         help
 264           Select this when mach/memory.h is required to provide special
 265           definitions for this platform.  The need for mach/memory.h should
 266           be avoided when possible.
 267
 268 config PHYS_OFFSET
 269         hex "Physical address of main memory" if MMU
 270         depends on !ARM_PATCH_PHYS_VIRT
 271         default DRAM_BASE if !MMU
 272         default 0x00000000 if ARCH_EBSA110 || \
 273                         ARCH_FOOTBRIDGE
 274         default 0x10000000 if ARCH_OMAP1 || ARCH_RPC
 275         default 0x20000000 if ARCH_S5PV210
 276         default 0xc0000000 if ARCH_SA1100
 277         help
 278           Please provide the physical address corresponding to the
 279           location of main memory in your system.
 280
 281 config GENERIC_BUG
 282         def_bool y
 283         depends on BUG
 284
 285 config PGTABLE_LEVELS
 286         int
 287         default 3 if ARM_LPAE
 288         default 2
 289
 290 menu "System Type"
 291
 292 config MMU
 293         bool "MMU-based Paged Memory Management Support"
 294         default y
 295         help
 296           Select if you want MMU-based virtualised addressing space
 297           support by paged memory management. If unsure, say 'Y'.
 298
 299 config ARCH_MMAP_RND_BITS_MIN
 300         default 8
 301
 302 config ARCH_MMAP_RND_BITS_MAX
 303         default 14 if PAGE_OFFSET=0x40000000
 304         default 15 if PAGE_OFFSET=0x80000000
 305         default 16
 306
 307 #
 308 # The "ARM system type" choice list is ordered alphabetically by option
 309 # text.  Please add new entries in the option alphabetic order.
 310 #
 311 choice
 312         prompt "ARM system type"
 313         default ARM_SINGLE_ARMV7M if !MMU
 314         default ARCH_MULTIPLATFORM if MMU
 315
 316 config ARCH_MULTIPLATFORM
 317         bool "Allow multiple platforms to be selected"
 318         depends on MMU
 319         select ARCH_FLATMEM_ENABLE
 320         select ARCH_SPARSEMEM_ENABLE
 321         select ARCH_SELECT_MEMORY_MODEL
 322         select ARM_HAS_SG_CHAIN
 323         select ARM_PATCH_PHYS_VIRT
 324         select AUTO_ZRELADDR
 325         select TIMER_OF
 326         select COMMON_CLK
 327         select GENERIC_CLOCKEVENTS
 328         select GENERIC_IRQ_MULTI_HANDLER
 329         select HAVE_PCI
 330         select PCI_DOMAINS_GENERIC if PCI
 331         select SPARSE_IRQ
 332         select USE_OF
 333
 334 config ARM_SINGLE_ARMV7M
 335         bool "ARMv7-M based platforms (Cortex-M0/M3/M4)"
 336         depends on !MMU
 337         select ARM_NVIC
 338         select AUTO_ZRELADDR
 339         select TIMER_OF
 340         select COMMON_CLK
 341         select CPU_V7M
 342         select GENERIC_CLOCKEVENTS
 343         select NO_IOPORT_MAP
 344         select SPARSE_IRQ
 345         select USE_OF
 346
 347 config ARCH_EBSA110
 348         bool "EBSA-110"
 349         select ARCH_USES_GETTIMEOFFSET
 350         select CPU_SA110
 351         select ISA
 352         select NEED_MACH_IO_H
 353         select NEED_MACH_MEMORY_H
 354         select NO_IOPORT_MAP
 355         help
 356           This is an evaluation board for the StrongARM processor available
 357           from Digital. It has limited hardware on-board, including an
 358           Ethernet interface, two PCMCIA sockets, two serial ports and a
 359           parallel port.
 360
 361 config ARCH_EP93XX
 362         bool "EP93xx-based"
 363         select ARCH_SPARSEMEM_ENABLE
 364         select ARM_AMBA
 365         imply ARM_PATCH_PHYS_VIRT
 366         select ARM_VIC
 367         select AUTO_ZRELADDR
 368         select CLKDEV_LOOKUP
 369         select CLKSRC_MMIO
 370         select CPU_ARM920T
 371         select GENERIC_CLOCKEVENTS
 372         select GPIOLIB
 373         select HAVE_LEGACY_CLK
 374         help
 375           This enables support for the Cirrus EP93xx series of CPUs.
 376
 377 config ARCH_FOOTBRIDGE
 378         bool "FootBridge"
 379         select CPU_SA110
 380         select FOOTBRIDGE
 381         select GENERIC_CLOCKEVENTS
 382         select HAVE_IDE
 383         select NEED_MACH_IO_H if !MMU
 384         select NEED_MACH_MEMORY_H
 385         help
 386           Support for systems based on the DC21285 companion chip
 387           ("FootBridge"), such as the Simtec CATS and the Rebel NetWinder.
 388
 389 config ARCH_IOP32X
 390         bool "IOP32x-based"
 391         depends on MMU
 392         select CPU_XSCALE
 393         select GPIO_IOP
 394         select GPIOLIB
 395         select NEED_RET_TO_USER
 396         select FORCE_PCI
 397         select PLAT_IOP
 398         help
 399           Support for Intel's 80219 and IOP32X (XScale) family of
 400           processors.
 401
 402 config ARCH_IXP4XX
 403         bool "IXP4xx-based"
 404         depends on MMU
 405         select ARCH_HAS_DMA_SET_COHERENT_MASK
 406         select ARCH_SUPPORTS_BIG_ENDIAN
 407         select CPU_XSCALE
 408         select DMABOUNCE if PCI
 409         select GENERIC_CLOCKEVENTS
 410         select GENERIC_IRQ_MULTI_HANDLER
 411         select GPIO_IXP4XX
 412         select GPIOLIB
 413         select HAVE_PCI
 414         select IXP4XX_IRQ
 415         select IXP4XX_TIMER
 416         select NEED_MACH_IO_H
 417         select USB_EHCI_BIG_ENDIAN_DESC
 418         select USB_EHCI_BIG_ENDIAN_MMIO
 419         help
 420           Support for Intel's IXP4XX (XScale) family of processors.
 421
 422 config ARCH_DOVE
 423         bool "Marvell Dove"
 424         select CPU_PJ4
 425         select GENERIC_CLOCKEVENTS
 426         select GENERIC_IRQ_MULTI_HANDLER
 427         select GPIOLIB
 428         select HAVE_PCI
 429         select MVEBU_MBUS
 430         select PINCTRL
 431         select PINCTRL_DOVE
 432         select PLAT_ORION_LEGACY
 433         select SPARSE_IRQ
 434         select PM_GENERIC_DOMAINS if PM
 435         help
 436           Support for the Marvell Dove SoC 88AP510
 437
 438 config ARCH_PXA
 439         bool "PXA2xx/PXA3xx-based"
 440         depends on MMU
 441         select ARCH_MTD_XIP
 442         select ARM_CPU_SUSPEND if PM
 443         select AUTO_ZRELADDR
 444         select COMMON_CLK
 445         select CLKSRC_PXA
 446         select CLKSRC_MMIO
 447         select TIMER_OF
 448         select CPU_XSCALE if !CPU_XSC3
 449         select GENERIC_CLOCKEVENTS
 450         select GENERIC_IRQ_MULTI_HANDLER
 451         select GPIO_PXA
 452         select GPIOLIB
 453         select HAVE_IDE
 454         select IRQ_DOMAIN
 455         select PLAT_PXA
 456         select SPARSE_IRQ
 457         help
 458           Support for Intel/Marvell's PXA2xx/PXA3xx processor line.
 459
 460 config ARCH_RPC
 461         bool "RiscPC"
 462         depends on MMU
 463         select ARCH_ACORN
 464         select ARCH_MAY_HAVE_PC_FDC
 465         select ARCH_SPARSEMEM_ENABLE
 466         select ARM_HAS_SG_CHAIN
 467         select CPU_SA110
 468         select FIQ
 469         select HAVE_IDE
 470         select HAVE_PATA_PLATFORM
 471         select ISA_DMA_API
 472         select NEED_MACH_IO_H
 473         select NEED_MACH_MEMORY_H
 474         select NO_IOPORT_MAP
 475         help
 476           On the Acorn Risc-PC, Linux can support the internal IDE disk and
 477           CD-ROM interface, serial and parallel port, and the floppy drive.
 478
 479 config ARCH_SA1100
 480         bool "SA1100-based"
 481         select ARCH_MTD_XIP
 482         select ARCH_SPARSEMEM_ENABLE
 483         select CLKSRC_MMIO
 484         select CLKSRC_PXA
 485         select TIMER_OF if OF
 486         select COMMON_CLK
 487         select CPU_FREQ
 488         select CPU_SA1100
 489         select GENERIC_CLOCKEVENTS
 490         select GENERIC_IRQ_MULTI_HANDLER
 491         select GPIOLIB
 492         select HAVE_IDE
 493         select IRQ_DOMAIN
 494         select ISA
 495         select NEED_MACH_MEMORY_H
 496         select SPARSE_IRQ
 497         help
 498           Support for StrongARM 11x0 based boards.
 499
 500 config ARCH_S3C24XX
 501         bool "Samsung S3C24XX SoCs"
 502         select ATAGS
 503         select CLKSRC_SAMSUNG_PWM
 504         select GENERIC_CLOCKEVENTS
 505         select GPIO_SAMSUNG
 506         select GPIOLIB
 507         select GENERIC_IRQ_MULTI_HANDLER
 508         select HAVE_S3C2410_I2C if I2C
 509         select HAVE_S3C_RTC if RTC_CLASS
 510         select NEED_MACH_IO_H
 511         select S3C2410_WATCHDOG
 512         select SAMSUNG_ATAGS
 513         select USE_OF
 514         select WATCHDOG
 515         help
 516           Samsung S3C2410, S3C2412, S3C2413, S3C2416, S3C2440, S3C2442, S3C2443
 517           and S3C2450 SoCs based systems, such as the Simtec Electronics BAST
 518           (<http://www.simtec.co.uk/products/EB110ITX/>), the IPAQ 1940 or the
 519           Samsung SMDK2410 development board (and derivatives).
 520
 521 config ARCH_OMAP1
 522         bool "TI OMAP1"
 523         depends on MMU
 524         select ARCH_OMAP
 525         select CLKDEV_LOOKUP
 526         select CLKSRC_MMIO
 527         select GENERIC_CLOCKEVENTS
 528         select GENERIC_IRQ_CHIP
 529         select GENERIC_IRQ_MULTI_HANDLER
 530         select GPIOLIB
 531         select HAVE_IDE
 532         select HAVE_LEGACY_CLK
 533         select IRQ_DOMAIN
 534         select NEED_MACH_IO_H if PCCARD
 535         select NEED_MACH_MEMORY_H
 536         select SPARSE_IRQ
 537         help
 538           Support for older TI OMAP1 (omap7xx, omap15xx or omap16xx)
 539
 540 endchoice
 541
 542 menu "Multiple platform selection"
 543         depends on ARCH_MULTIPLATFORM
 544
 545 comment "CPU Core family selection"
 546
 547 config ARCH_MULTI_V4
 548         bool "ARMv4 based platforms (FA526)"
 549         depends on !ARCH_MULTI_V6_V7
 550         select ARCH_MULTI_V4_V5
 551         select CPU_FA526
 552
 553 config ARCH_MULTI_V4T
 554         bool "ARMv4T based platforms (ARM720T, ARM920T, ...)"
 555         depends on !ARCH_MULTI_V6_V7
 556         select ARCH_MULTI_V4_V5
 557         select CPU_ARM920T if !(CPU_ARM7TDMI || CPU_ARM720T || \
 558                 CPU_ARM740T || CPU_ARM9TDMI || CPU_ARM922T || \
 559                 CPU_ARM925T || CPU_ARM940T)
 560
 561 config ARCH_MULTI_V5
 562         bool "ARMv5 based platforms (ARM926T, XSCALE, PJ1, ...)"
 563         depends on !ARCH_MULTI_V6_V7
 564         select ARCH_MULTI_V4_V5
 565         select CPU_ARM926T if !(CPU_ARM946E || CPU_ARM1020 || \
 566                 CPU_ARM1020E || CPU_ARM1022 || CPU_ARM1026 || \
 567                 CPU_XSCALE || CPU_XSC3 || CPU_MOHAWK || CPU_FEROCEON)
 568
 569 config ARCH_MULTI_V4_V5
 570         bool
 571
 572 config ARCH_MULTI_V6
 573         bool "ARMv6 based platforms (ARM11)"
 574         select ARCH_MULTI_V6_V7
 575         select CPU_V6K
 576
 577 config ARCH_MULTI_V7
 578         bool "ARMv7 based platforms (Cortex-A, PJ4, Scorpion, Krait)"
 579         default y
 580         select ARCH_MULTI_V6_V7
 581         select CPU_V7
 582         select HAVE_SMP
 583
 584 config ARCH_MULTI_V6_V7
 585         bool
 586         select MIGHT_HAVE_CACHE_L2X0
 587
 588 config ARCH_MULTI_CPU_AUTO
 589         def_bool !(ARCH_MULTI_V4 || ARCH_MULTI_V4T || ARCH_MULTI_V6_V7)
 590         select ARCH_MULTI_V5
 591
 592 endmenu
 593
 594 config ARCH_VIRT
 595         bool "Dummy Virtual Machine"
 596         depends on ARCH_MULTI_V7
 597         select ARM_AMBA
 598         select ARM_GIC
 599         select ARM_GIC_V2M if PCI
 600         select ARM_GIC_V3
 601         select ARM_GIC_V3_ITS if PCI
 602         select ARM_PSCI
 603         select HAVE_ARM_ARCH_TIMER
 604         select ARCH_SUPPORTS_BIG_ENDIAN
 605
 606 #
 607 # This is sorted alphabetically by mach-* pathname.  However, plat-*
 608 # Kconfigs may be included either alphabetically (according to the
 609 # plat- suffix) or along side the corresponding mach-* source.
 610 #
 611 source "arch/arm/mach-actions/Kconfig"
 612
 613 source "arch/arm/mach-alpine/Kconfig"
 614
 615 source "arch/arm/mach-artpec/Kconfig"
 616
 617 source "arch/arm/mach-asm9260/Kconfig"
 618
 619 source "arch/arm/mach-aspeed/Kconfig"
 620
 621 source "arch/arm/mach-at91/Kconfig"
 622
 623 source "arch/arm/mach-axxia/Kconfig"
 624
 625 source "arch/arm/mach-bcm/Kconfig"
 626
 627 source "arch/arm/mach-berlin/Kconfig"
 628
 629 source "arch/arm/mach-clps711x/Kconfig"
 630
 631 source "arch/arm/mach-cns3xxx/Kconfig"
 632
 633 source "arch/arm/mach-davinci/Kconfig"
 634
 635 source "arch/arm/mach-digicolor/Kconfig"
 636
 637 source "arch/arm/mach-dove/Kconfig"
 638
 639 source "arch/arm/mach-ep93xx/Kconfig"
 640
 641 source "arch/arm/mach-exynos/Kconfig"
 642
 643 source "arch/arm/mach-footbridge/Kconfig"
 644
 645 source "arch/arm/mach-gemini/Kconfig"
 646
 647 source "arch/arm/mach-highbank/Kconfig"
 648
 649 source "arch/arm/mach-hisi/Kconfig"
 650
 651 source "arch/arm/mach-imx/Kconfig"
 652
 653 source "arch/arm/mach-integrator/Kconfig"
 654
 655 source "arch/arm/mach-iop32x/Kconfig"
 656
 657 source "arch/arm/mach-ixp4xx/Kconfig"
 658
 659 source "arch/arm/mach-keystone/Kconfig"
 660
 661 source "arch/arm/mach-lpc32xx/Kconfig"
 662
 663 source "arch/arm/mach-mediatek/Kconfig"
 664
 665 source "arch/arm/mach-meson/Kconfig"
 666
 667 source "arch/arm/mach-milbeaut/Kconfig"
 668
 669 source "arch/arm/mach-mmp/Kconfig"
 670
 671 source "arch/arm/mach-moxart/Kconfig"
 672
 673 source "arch/arm/mach-mstar/Kconfig"
 674
 675 source "arch/arm/mach-mv78xx0/Kconfig"
 676
 677 source "arch/arm/mach-mvebu/Kconfig"
 678
 679 source "arch/arm/mach-mxs/Kconfig"
 680
 681 source "arch/arm/mach-nomadik/Kconfig"
 682
 683 source "arch/arm/mach-npcm/Kconfig"
 684
 685 source "arch/arm/mach-nspire/Kconfig"
 686
 687 source "arch/arm/plat-omap/Kconfig"
 688
 689 source "arch/arm/mach-omap1/Kconfig"
 690
 691 source "arch/arm/mach-omap2/Kconfig"
 692
 693 source "arch/arm/mach-orion5x/Kconfig"
 694
 695 source "arch/arm/mach-oxnas/Kconfig"
 696
 697 source "arch/arm/mach-picoxcell/Kconfig"
 698
 699 source "arch/arm/mach-prima2/Kconfig"
 700
 701 source "arch/arm/mach-pxa/Kconfig"
 702 source "arch/arm/plat-pxa/Kconfig"
 703
 704 source "arch/arm/mach-qcom/Kconfig"
 705
 706 source "arch/arm/mach-rda/Kconfig"
 707
 708 source "arch/arm/mach-realtek/Kconfig"
 709
 710 source "arch/arm/mach-realview/Kconfig"
 711
 712 source "arch/arm/mach-rockchip/Kconfig"
 713
 714 source "arch/arm/mach-s3c/Kconfig"
 715
 716 source "arch/arm/mach-s5pv210/Kconfig"
 717
 718 source "arch/arm/mach-sa1100/Kconfig"
 719
 720 source "arch/arm/mach-shmobile/Kconfig"
 721
 722 source "arch/arm/mach-socfpga/Kconfig"
 723
 724 source "arch/arm/mach-spear/Kconfig"
 725
 726 source "arch/arm/mach-sti/Kconfig"
 727
 728 source "arch/arm/mach-stm32/Kconfig"
 729
 730 source "arch/arm/mach-sunxi/Kconfig"
 731
 732 source "arch/arm/mach-tango/Kconfig"
 733
 734 source "arch/arm/mach-tegra/Kconfig"
 735
 736 source "arch/arm/mach-u300/Kconfig"
 737
 738 source "arch/arm/mach-uniphier/Kconfig"
 739
 740 source "arch/arm/mach-ux500/Kconfig"
 741
 742 source "arch/arm/mach-versatile/Kconfig"
 743
 744 source "arch/arm/mach-vexpress/Kconfig"
 745
 746 source "arch/arm/mach-vt8500/Kconfig"
 747
 748 source "arch/arm/mach-zx/Kconfig"
 749
 750 source "arch/arm/mach-zynq/Kconfig"
 751
 752 # ARMv7-M architecture
 753 config ARCH_EFM32
 754         bool "Energy Micro efm32"
 755         depends on ARM_SINGLE_ARMV7M
 756         select GPIOLIB
 757         help
 758           Support for Energy Micro's (now Silicon Labs) efm32 Giant Gecko
 759           processors.
 760
 761 config ARCH_LPC18XX
 762         bool "NXP LPC18xx/LPC43xx"
 763         depends on ARM_SINGLE_ARMV7M
 764         select ARCH_HAS_RESET_CONTROLLER
 765         select ARM_AMBA
 766         select CLKSRC_LPC32XX
 767         select PINCTRL
 768         help
 769           Support for NXP's LPC18xx Cortex-M3 and LPC43xx Cortex-M4
 770           high performance microcontrollers.
 771
 772 config ARCH_MPS2
 773         bool "ARM MPS2 platform"
 774         depends on ARM_SINGLE_ARMV7M
 775         select ARM_AMBA
 776         select CLKSRC_MPS2
 777         help
 778           Support for Cortex-M Prototyping System (or V2M-MPS2) which comes
 779           with a range of available cores like Cortex-M3/M4/M7.
 780
 781           Please, note that depends which Application Note is used memory map
 782           for the platform may vary, so adjustment of RAM base might be needed.
 783
 784 # Definitions to make life easier
 785 config ARCH_ACORN
 786         bool
 787
 788 config PLAT_IOP
 789         bool
 790         select GENERIC_CLOCKEVENTS
 791
 792 config PLAT_ORION
 793         bool
 794         select CLKSRC_MMIO
 795         select COMMON_CLK
 796         select GENERIC_IRQ_CHIP
 797         select IRQ_DOMAIN
 798
 799 config PLAT_ORION_LEGACY
 800         bool
 801         select PLAT_ORION
 802
 803 config PLAT_PXA
 804         bool
 805
 806 config PLAT_VERSATILE
 807         bool
 808
 809 source "arch/arm/mm/Kconfig"
 810
 811 config IWMMXT
 812         bool "Enable iWMMXt support"
 813         depends on CPU_XSCALE || CPU_XSC3 || CPU_MOHAWK || CPU_PJ4 || CPU_PJ4B
 814         default y if PXA27x || PXA3xx || ARCH_MMP || CPU_PJ4 || CPU_PJ4B
 815         help
 816           Enable support for iWMMXt context switching at run time if
 817           running on a CPU that supports it.
 818
 819 if !MMU
 820 source "arch/arm/Kconfig-nommu"
 821 endif
 822
 823 config PJ4B_ERRATA_4742
 824         bool "PJ4B Errata 4742: IDLE Wake Up Commands can Cause the CPU Core to Cease Operation"
 825         depends on CPU_PJ4B && MACH_ARMADA_370
 826         default y
 827         help
 828           When coming out of either a Wait for Interrupt (WFI) or a Wait for
 829           Event (WFE) IDLE states, a specific timing sensitivity exists between
 830           the retiring WFI/WFE instructions and the newly issued subsequent
 831           instructions.  This sensitivity can result in a CPU hang scenario.
 832           Workaround:
 833           The software must insert either a Data Synchronization Barrier (DSB)
 834           or Data Memory Barrier (DMB) command immediately after the WFI/WFE
 835           instruction
 836
 837 config ARM_ERRATA_326103
 838         bool "ARM errata: FSR write bit incorrect on a SWP to read-only memory"
 839         depends on CPU_V6
 840         help
 841           Executing a SWP instruction to read-only memory does not set bit 11
 842           of the FSR on the ARM 1136 prior to r1p0. This causes the kernel to
 843           treat the access as a read, preventing a COW from occurring and
 844           causing the faulting task to livelock.
 845
 846 config ARM_ERRATA_411920
 847         bool "ARM errata: Invalidation of the Instruction Cache operation can fail"
 848         depends on CPU_V6 || CPU_V6K
 849         help
 850           Invalidation of the Instruction Cache operation can
 851           fail. This erratum is present in 1136 (before r1p4), 1156 and 1176.
 852           It does not affect the MPCore. This option enables the ARM Ltd.
 853           recommended workaround.
 854
 855 config ARM_ERRATA_430973
 856         bool "ARM errata: Stale prediction on replaced interworking branch"
 857         depends on CPU_V7
 858         help
 859           This option enables the workaround for the 430973 Cortex-A8
 860           r1p* erratum. If a code sequence containing an ARM/Thumb
 861           interworking branch is replaced with another code sequence at the
 862           same virtual address, whether due to self-modifying code or virtual
 863           to physical address re-mapping, Cortex-A8 does not recover from the
 864           stale interworking branch prediction. This results in Cortex-A8
 865           executing the new code sequence in the incorrect ARM or Thumb state.
 866           The workaround enables the BTB/BTAC operations by setting ACTLR.IBE
 867           and also flushes the branch target cache at every context switch.
 868           Note that setting specific bits in the ACTLR register may not be
 869           available in non-secure mode.
 870
 871 config ARM_ERRATA_458693
 872         bool "ARM errata: Processor deadlock when a false hazard is created"
 873         depends on CPU_V7
 874         depends on !ARCH_MULTIPLATFORM
 875         help
 876           This option enables the workaround for the 458693 Cortex-A8 (r2p0)
 877           erratum. For very specific sequences of memory operations, it is
 878           possible for a hazard condition intended for a cache line to instead
 879           be incorrectly associated with a different cache line. This false
 880           hazard might then cause a processor deadlock. The workaround enables
 881           the L1 caching of the NEON accesses and disables the PLD instruction
 882           in the ACTLR register. Note that setting specific bits in the ACTLR
 883           register may not be available in non-secure mode.
 884
 885 config ARM_ERRATA_460075
 886         bool "ARM errata: Data written to the L2 cache can be overwritten with stale data"
 887         depends on CPU_V7
 888         depends on !ARCH_MULTIPLATFORM
 889         help
 890           This option enables the workaround for the 460075 Cortex-A8 (r2p0)
 891           erratum. Any asynchronous access to the L2 cache may encounter a
 892           situation in which recent store transactions to the L2 cache are lost
 893           and overwritten with stale memory contents from external memory. The
 894           workaround disables the write-allocate mode for the L2 cache via the
 895           ACTLR register. Note that setting specific bits in the ACTLR register
 896           may not be available in non-secure mode.
 897
 898 config ARM_ERRATA_742230
 899         bool "ARM errata: DMB operation may be faulty"
 900         depends on CPU_V7 && SMP
 901         depends on !ARCH_MULTIPLATFORM
 902         help
 903           This option enables the workaround for the 742230 Cortex-A9
 904           (r1p0..r2p2) erratum. Under rare circumstances, a DMB instruction
 905           between two write operations may not ensure the correct visibility
 906           ordering of the two writes. This workaround sets a specific bit in
 907           the diagnostic register of the Cortex-A9 which causes the DMB
 908           instruction to behave as a DSB, ensuring the correct behaviour of
 909           the two writes.
 910
 911 config ARM_ERRATA_742231
 912         bool "ARM errata: Incorrect hazard handling in the SCU may lead to data corruption"
 913         depends on CPU_V7 && SMP
 914         depends on !ARCH_MULTIPLATFORM
 915         help
 916           This option enables the workaround for the 742231 Cortex-A9
 917           (r2p0..r2p2) erratum. Under certain conditions, specific to the
 918           Cortex-A9 MPCore micro-architecture, two CPUs working in SMP mode,
 919           accessing some data located in the same cache line, may get corrupted
 920           data due to bad handling of the address hazard when the line gets
 921           replaced from one of the CPUs at the same time as another CPU is
 922           accessing it. This workaround sets specific bits in the diagnostic
 923           register of the Cortex-A9 which reduces the linefill issuing
 924           capabilities of the processor.
 925
 926 config ARM_ERRATA_643719
 927         bool "ARM errata: LoUIS bit field in CLIDR register is incorrect"
 928         depends on CPU_V7 && SMP
 929         default y
 930         help
 931           This option enables the workaround for the 643719 Cortex-A9 (prior to
 932           r1p0) erratum. On affected cores the LoUIS bit field of the CLIDR
 933           register returns zero when it should return one. The workaround
 934           corrects this value, ensuring cache maintenance operations which use
 935           it behave as intended and avoiding data corruption.
 936
 937 config ARM_ERRATA_720789
 938         bool "ARM errata: TLBIASIDIS and TLBIMVAIS operations can broadcast a faulty ASID"
 939         depends on CPU_V7
 940         help
 941           This option enables the workaround for the 720789 Cortex-A9 (prior to
 942           r2p0) erratum. A faulty ASID can be sent to the other CPUs for the
 943           broadcasted CP15 TLB maintenance operations TLBIASIDIS and TLBIMVAIS.
 944           As a consequence of this erratum, some TLB entries which should be
 945           invalidated are not, resulting in an incoherency in the system page
 946           tables. The workaround changes the TLB flushing routines to invalidate
 947           entries regardless of the ASID.
 948
 949 config ARM_ERRATA_743622
 950         bool "ARM errata: Faulty hazard checking in the Store Buffer may lead to data corruption"
 951         depends on CPU_V7
 952         depends on !ARCH_MULTIPLATFORM
 953         help
 954           This option enables the workaround for the 743622 Cortex-A9
 955           (r2p*) erratum. Under very rare conditions, a faulty
 956           optimisation in the Cortex-A9 Store Buffer may lead to data
 957           corruption. This workaround sets a specific bit in the diagnostic
 958           register of the Cortex-A9 which disables the Store Buffer
 959           optimisation, preventing the defect from occurring. This has no
 960           visible impact on the overall performance or power consumption of the
 961           processor.
 962
 963 config ARM_ERRATA_751472
 964         bool "ARM errata: Interrupted ICIALLUIS may prevent completion of broadcasted operation"
 965         depends on CPU_V7
 966         depends on !ARCH_MULTIPLATFORM
 967         help
 968           This option enables the workaround for the 751472 Cortex-A9 (prior
 969           to r3p0) erratum. An interrupted ICIALLUIS operation may prevent the
 970           completion of a following broadcasted operation if the second
 971           operation is received by a CPU before the ICIALLUIS has completed,
 972           potentially leading to corrupted entries in the cache or TLB.
 973
 974 config ARM_ERRATA_754322
 975         bool "ARM errata: possible faulty MMU translations following an ASID switch"
 976         depends on CPU_V7
 977         help
 978           This option enables the workaround for the 754322 Cortex-A9 (r2p*,
 979           r3p*) erratum. A speculative memory access may cause a page table walk
 980           which starts prior to an ASID switch but completes afterwards. This
 981           can populate the micro-TLB with a stale entry which may be hit with
 982           the new ASID. This workaround places two dsb instructions in the mm
 983           switching code so that no page table walks can cross the ASID switch.
 984
 985 config ARM_ERRATA_754327
 986         bool "ARM errata: no automatic Store Buffer drain"
 987         depends on CPU_V7 && SMP
 988         help
 989           This option enables the workaround for the 754327 Cortex-A9 (prior to
 990           r2p0) erratum. The Store Buffer does not have any automatic draining
 991           mechanism and therefore a livelock may occur if an external agent
 992           continuously polls a memory location waiting to observe an update.
 993           This workaround defines cpu_relax() as smp_mb(), preventing correctly
 994           written polling loops from denying visibility of updates to memory.
 995
 996 config ARM_ERRATA_364296
 997         bool "ARM errata: Possible cache data corruption with hit-under-miss enabled"
 998         depends on CPU_V6
 999         help
1000           This options enables the workaround for the 364296 ARM1136
1001           r0p2 erratum (possible cache data corruption with
1002           hit-under-miss enabled). It sets the undocumented bit 31 in
1003           the auxiliary control register and the FI bit in the control
1004           register, thus disabling hit-under-miss without putting the
1005           processor into full low interrupt latency mode. ARM11MPCore
1006           is not affected.
1007
1008 config ARM_ERRATA_764369
1009         bool "ARM errata: Data cache line maintenance operation by MVA may not succeed"
1010         depends on CPU_V7 && SMP
1011         help
1012           This option enables the workaround for erratum 764369
1013           affecting Cortex-A9 MPCore with two or more processors (all
1014           current revisions). Under certain timing circumstances, a data
1015           cache line maintenance operation by MVA targeting an Inner
1016           Shareable memory region may fail to proceed up to either the
1017           Point of Coherency or to the Point of Unification of the
1018           system. This workaround adds a DSB instruction before the
1019           relevant cache maintenance functions and sets a specific bit
1020           in the diagnostic control register of the SCU.
1021
1022 config ARM_ERRATA_775420
1023        bool "ARM errata: A data cache maintenance operation which aborts, might lead to deadlock"
1024        depends on CPU_V7
1025        help
1026          This option enables the workaround for the 775420 Cortex-A9 (r2p2,
1027          r2p6,r2p8,r2p10,r3p0) erratum. In case a data cache maintenance
1028          operation aborts with MMU exception, it might cause the processor
1029          to deadlock. This workaround puts DSB before executing ISB if
1030          an abort may occur on cache maintenance.
1031
1032 config ARM_ERRATA_798181
1033         bool "ARM errata: TLBI/DSB failure on Cortex-A15"
1034         depends on CPU_V7 && SMP
1035         help
1036           On Cortex-A15 (r0p0..r3p2) the TLBI*IS/DSB operations are not
1037           adequately shooting down all use of the old entries. This
1038           option enables the Linux kernel workaround for this erratum
1039           which sends an IPI to the CPUs that are running the same ASID
1040           as the one being invalidated.
1041
1042 config ARM_ERRATA_773022
1043         bool "ARM errata: incorrect instructions may be executed from loop buffer"
1044         depends on CPU_V7
1045         help
1046           This option enables the workaround for the 773022 Cortex-A15
1047           (up to r0p4) erratum. In certain rare sequences of code, the
1048           loop buffer may deliver incorrect instructions. This
1049           workaround disables the loop buffer to avoid the erratum.
1050
1051 config ARM_ERRATA_818325_852422
1052         bool "ARM errata: A12: some seqs of opposed cond code instrs => deadlock or corruption"
1053         depends on CPU_V7
1054         help
1055           This option enables the workaround for:
1056           - Cortex-A12 818325: Execution of an UNPREDICTABLE STR or STM
1057             instruction might deadlock.  Fixed in r0p1.
1058           - Cortex-A12 852422: Execution of a sequence of instructions might
1059             lead to either a data corruption or a CPU deadlock.  Not fixed in
1060             any Cortex-A12 cores yet.
1061           This workaround for all both errata involves setting bit[12] of the
1062           Feature Register. This bit disables an optimisation applied to a
1063           sequence of 2 instructions that use opposing condition codes.
1064
1065 config ARM_ERRATA_821420
1066         bool "ARM errata: A12: sequence of VMOV to core registers might lead to a dead lock"
1067         depends on CPU_V7
1068         help
1069           This option enables the workaround for the 821420 Cortex-A12
1070           (all revs) erratum. In very rare timing conditions, a sequence
1071           of VMOV to Core registers instructions, for which the second
1072           one is in the shadow of a branch or abort, can lead to a
1073           deadlock when the VMOV instructions are issued out-of-order.
1074
1075 config ARM_ERRATA_825619
1076         bool "ARM errata: A12: DMB NSHST/ISHST mixed ... might cause deadlock"
1077         depends on CPU_V7
1078         help
1079           This option enables the workaround for the 825619 Cortex-A12
1080           (all revs) erratum. Within rare timing constraints, executing a
1081           DMB NSHST or DMB ISHST instruction followed by a mix of Cacheable
1082           and Device/Strongly-Ordered loads and stores might cause deadlock
1083
1084 config ARM_ERRATA_857271
1085         bool "ARM errata: A12: CPU might deadlock under some very rare internal conditions"
1086         depends on CPU_V7
1087         help
1088           This option enables the workaround for the 857271 Cortex-A12
1089           (all revs) erratum. Under very rare timing conditions, the CPU might
1090           hang. The workaround is expected to have a < 1% performance impact.
1091
1092 config ARM_ERRATA_852421
1093         bool "ARM errata: A17: DMB ST might fail to create order between stores"
1094         depends on CPU_V7
1095         help
1096           This option enables the workaround for the 852421 Cortex-A17
1097           (r1p0, r1p1, r1p2) erratum. Under very rare timing conditions,
1098           execution of a DMB ST instruction might fail to properly order
1099           stores from GroupA and stores from GroupB.
1100
1101 config ARM_ERRATA_852423
1102         bool "ARM errata: A17: some seqs of opposed cond code instrs => deadlock or corruption"
1103         depends on CPU_V7
1104         help
1105           This option enables the workaround for:
1106           - Cortex-A17 852423: Execution of a sequence of instructions might
1107             lead to either a data corruption or a CPU deadlock.  Not fixed in
1108             any Cortex-A17 cores yet.
1109           This is identical to Cortex-A12 erratum 852422.  It is a separate
1110           config option from the A12 erratum due to the way errata are checked
1111           for and handled.
1112
1113 config ARM_ERRATA_857272
1114         bool "ARM errata: A17: CPU might deadlock under some very rare internal conditions"
1115         depends on CPU_V7
1116         help
1117           This option enables the workaround for the 857272 Cortex-A17 erratum.
1118           This erratum is not known to be fixed in any A17 revision.
1119           This is identical to Cortex-A12 erratum 857271.  It is a separate
1120           config option from the A12 erratum due to the way errata are checked
1121           for and handled.
1122
1123 endmenu
1124
1125 source "arch/arm/common/Kconfig"
1126
1127 menu "Bus support"
1128
1129 config ISA
1130         bool
1131         help
1132           Find out whether you have ISA slots on your motherboard.  ISA is the
1133           name of a bus system, i.e. the way the CPU talks to the other stuff
1134           inside your box.  Other bus systems are PCI, EISA, MicroChannel
1135           (MCA) or VESA.  ISA is an older system, now being displaced by PCI;
1136           newer boards don't support it.  If you have ISA, say Y, otherwise N.
1137
1138 # Select ISA DMA controller support
1139 config ISA_DMA
1140         bool
1141         select ISA_DMA_API
1142
1143 # Select ISA DMA interface
1144 config ISA_DMA_API
1145         bool
1146
1147 config PCI_NANOENGINE
1148         bool "BSE nanoEngine PCI support"
1149         depends on SA1100_NANOENGINE
1150         help
1151           Enable PCI on the BSE nanoEngine board.
1152
1153 config ARM_ERRATA_814220
1154         bool "ARM errata: Cache maintenance by set/way operations can execute out of order"
1155         depends on CPU_V7
1156         help
1157           The v7 ARM states that all cache and branch predictor maintenance
1158           operations that do not specify an address execute, relative to
1159           each other, in program order.
1160           However, because of this erratum, an L2 set/way cache maintenance
1161           operation can overtake an L1 set/way cache maintenance operation.
1162           This ERRATA only affected the Cortex-A7 and present in r0p2, r0p3,
1163           r0p4, r0p5.
1164
1165 endmenu
1166
1167 menu "Kernel Features"
1168
1169 config HAVE_SMP
1170         bool
1171         help
1172           This option should be selected by machines which have an SMP-
1173           capable CPU.
1174
1175           The only effect of this option is to make the SMP-related
1176           options available to the user for configuration.
1177
1178 config SMP
1179         bool "Symmetric Multi-Processing"
1180         depends on CPU_V6K || CPU_V7
1181         depends on GENERIC_CLOCKEVENTS
1182         depends on HAVE_SMP
1183         depends on MMU || ARM_MPU
1184         select IRQ_WORK
1185         help
1186           This enables support for systems with more than one CPU. If you have
1187           a system with only one CPU, say N. If you have a system with more
1188           than one CPU, say Y.
1189
1190           If you say N here, the kernel will run on uni- and multiprocessor
1191           machines, but will use only one CPU of a multiprocessor machine. If
1192           you say Y here, the kernel will run on many, but not all,
1193           uniprocessor machines. On a uniprocessor machine, the kernel
1194           will run faster if you say N here.
1195
1196           See also <file:Documentation/x86/i386/IO-APIC.rst>,
1197           <file:Documentation/admin-guide/lockup-watchdogs.rst> and the SMP-HOWTO available at
1198           <http://tldp.org/HOWTO/SMP-HOWTO.html>.
1199
1200           If you don't know what to do here, say N.
1201
1202 config SMP_ON_UP
1203         bool "Allow booting SMP kernel on uniprocessor systems"
1204         depends on SMP && !XIP_KERNEL && MMU
1205         default y
1206         help
1207           SMP kernels contain instructions which fail on non-SMP processors.
1208           Enabling this option allows the kernel to modify itself to make
1209           these instructions safe.  Disabling it allows about 1K of space
1210           savings.
1211
1212           If you don't know what to do here, say Y.
1213
1214 config ARM_CPU_TOPOLOGY
1215         bool "Support cpu topology definition"
1216         depends on SMP && CPU_V7
1217         default y
1218         help
1219           Support ARM cpu topology definition. The MPIDR register defines
1220           affinity between processors which is then used to describe the cpu
1221           topology of an ARM System.
1222
1223 config SCHED_MC
1224         bool "Multi-core scheduler support"
1225         depends on ARM_CPU_TOPOLOGY
1226         help
1227           Multi-core scheduler support improves the CPU scheduler's decision
1228           making when dealing with multi-core CPU chips at a cost of slightly
1229           increased overhead in some places. If unsure say N here.
1230
1231 config SCHED_SMT
1232         bool "SMT scheduler support"
1233         depends on ARM_CPU_TOPOLOGY
1234         help
1235           Improves the CPU scheduler's decision making when dealing with
1236           MultiThreading at a cost of slightly increased overhead in some
1237           places. If unsure say N here.
1238
1239 config HAVE_ARM_SCU
1240         bool
1241         help
1242           This option enables support for the ARM snoop control unit
1243
1244 config HAVE_ARM_ARCH_TIMER
1245         bool "Architected timer support"
1246         depends on CPU_V7
1247         select ARM_ARCH_TIMER
1248         help
1249           This option enables support for the ARM architected timer
1250
1251 config HAVE_ARM_TWD
1252         bool
1253         help
1254           This options enables support for the ARM timer and watchdog unit
1255
1256 config MCPM
1257         bool "Multi-Cluster Power Management"
1258         depends on CPU_V7 && SMP
1259         help
1260           This option provides the common power management infrastructure
1261           for (multi-)cluster based systems, such as big.LITTLE based
1262           systems.
1263
1264 config MCPM_QUAD_CLUSTER
1265         bool
1266         depends on MCPM
1267         help
1268           To avoid wasting resources unnecessarily, MCPM only supports up
1269           to 2 clusters by default.
1270           Platforms with 3 or 4 clusters that use MCPM must select this
1271           option to allow the additional clusters to be managed.
1272
1273 config BIG_LITTLE
1274         bool "big.LITTLE support (Experimental)"
1275         depends on CPU_V7 && SMP
1276         select MCPM
1277         help
1278           This option enables support selections for the big.LITTLE
1279           system architecture.
1280
1281 config BL_SWITCHER
1282         bool "big.LITTLE switcher support"
1283         depends on BIG_LITTLE && MCPM && HOTPLUG_CPU && ARM_GIC
1284         select CPU_PM
1285         help
1286           The big.LITTLE "switcher" provides the core functionality to
1287           transparently handle transition between a cluster of A15's
1288           and a cluster of A7's in a big.LITTLE system.
1289
1290 config BL_SWITCHER_DUMMY_IF
1291         tristate "Simple big.LITTLE switcher user interface"
1292         depends on BL_SWITCHER && DEBUG_KERNEL
1293         help
1294           This is a simple and dummy char dev interface to control
1295           the big.LITTLE switcher core code.  It is meant for
1296           debugging purposes only.
1297
1298 choice
1299         prompt "Memory split"
1300         depends on MMU
1301         default VMSPLIT_3G
1302         help
1303           Select the desired split between kernel and user memory.
1304
1305           If you are not absolutely sure what you are doing, leave this
1306           option alone!
1307
1308         config VMSPLIT_3G
1309                 bool "3G/1G user/kernel split"
1310         config VMSPLIT_3G_OPT
1311                 depends on !ARM_LPAE
1312                 bool "3G/1G user/kernel split (for full 1G low memory)"
1313         config VMSPLIT_2G
1314                 bool "2G/2G user/kernel split"
1315         config VMSPLIT_1G
1316                 bool "1G/3G user/kernel split"
1317 endchoice
1318
1319 config PAGE_OFFSET
1320         hex
1321         default PHYS_OFFSET if !MMU
1322         default 0x40000000 if VMSPLIT_1G
1323         default 0x80000000 if VMSPLIT_2G
1324         default 0xB0000000 if VMSPLIT_3G_OPT
1325         default 0xC0000000
1326
1327 config NR_CPUS
1328         int "Maximum number of CPUs (2-32)"
1329         range 2 32
1330         depends on SMP
1331         default "4"
1332
1333 config HOTPLUG_CPU
1334         bool "Support for hot-pluggable CPUs"
1335         depends on SMP
1336         select GENERIC_IRQ_MIGRATION
1337         help
1338           Say Y here to experiment with turning CPUs off and on.  CPUs
1339           can be controlled through /sys/devices/system/cpu.
1340
1341 config ARM_PSCI
1342         bool "Support for the ARM Power State Coordination Interface (PSCI)"
1343         depends on HAVE_ARM_SMCCC
1344         select ARM_PSCI_FW
1345         help
1346           Say Y here if you want Linux to communicate with system firmware
1347           implementing the PSCI specification for CPU-centric power
1348           management operations described in ARM document number ARM DEN
1349           0022A ("Power State Coordination Interface System Software on
1350           ARM processors").
1351
1352 # The GPIO number here must be sorted by descending number. In case of
1353 # a multiplatform kernel, we just want the highest value required by the
1354 # selected platforms.
1355 config ARCH_NR_GPIO
1356         int
1357         default 2048 if ARCH_SOCFPGA
1358         default 1024 if ARCH_BRCMSTB || ARCH_RENESAS || ARCH_TEGRA || \
1359                 ARCH_ZYNQ || ARCH_ASPEED
1360         default 512 if ARCH_EXYNOS || ARCH_KEYSTONE || SOC_OMAP5 || \
1361                 SOC_DRA7XX || ARCH_S3C24XX || ARCH_S3C64XX || ARCH_S5PV210
1362         default 416 if ARCH_SUNXI
1363         default 392 if ARCH_U8500
1364         default 352 if ARCH_VT8500
1365         default 288 if ARCH_ROCKCHIP
1366         default 264 if MACH_H4700
1367         default 0
1368         help
1369           Maximum number of GPIOs in the system.
1370
1371           If unsure, leave the default value.
1372
1373 config HZ_FIXED
1374         int
1375         default 200 if ARCH_EBSA110
1376         default 128 if SOC_AT91RM9200
1377         default 0
1378
1379 choice
1380         depends on HZ_FIXED = 0
1381         prompt "Timer frequency"
1382
1383 config HZ_100
1384         bool "100 Hz"
1385
1386 config HZ_200
1387         bool "200 Hz"
1388
1389 config HZ_250
1390         bool "250 Hz"
1391
1392 config HZ_300
1393         bool "300 Hz"
1394
1395 config HZ_500
1396         bool "500 Hz"
1397
1398 config HZ_1000
1399         bool "1000 Hz"
1400
1401 endchoice
1402
1403 config HZ
1404         int
1405         default HZ_FIXED if HZ_FIXED != 0
1406         default 100 if HZ_100
1407         default 200 if HZ_200
1408         default 250 if HZ_250
1409         default 300 if HZ_300
1410         default 500 if HZ_500
1411         default 1000
1412
1413 config SCHED_HRTICK
1414         def_bool HIGH_RES_TIMERS
1415
1416 config THUMB2_KERNEL
1417         bool "Compile the kernel in Thumb-2 mode" if !CPU_THUMBONLY
1418         depends on (CPU_V7 || CPU_V7M) && !CPU_V6 && !CPU_V6K
1419         default y if CPU_THUMBONLY
1420         select ARM_UNWIND
1421         help
1422           By enabling this option, the kernel will be compiled in
1423           Thumb-2 mode.
1424
1425           If unsure, say N.
1426
1427 config ARM_PATCH_IDIV
1428         bool "Runtime patch udiv/sdiv instructions into __aeabi_{u}idiv()"
1429         depends on CPU_32v7 && !XIP_KERNEL
1430         default y
1431         help
1432           The ARM compiler inserts calls to __aeabi_idiv() and
1433           __aeabi_uidiv() when it needs to perform division on signed
1434           and unsigned integers. Some v7 CPUs have support for the sdiv
1435           and udiv instructions that can be used to implement those
1436           functions.
1437
1438           Enabling this option allows the kernel to modify itself to
1439           replace the first two instructions of these library functions
1440           with the sdiv or udiv plus "bx lr" instructions when the CPU
1441           it is running on supports them. Typically this will be faster
1442           and less power intensive than running the original library
1443           code to do integer division.
1444
1445 config AEABI
1446         bool "Use the ARM EABI to compile the kernel" if !CPU_V7 && \
1447                 !CPU_V7M && !CPU_V6 && !CPU_V6K && !CC_IS_CLANG
1448         default CPU_V7 || CPU_V7M || CPU_V6 || CPU_V6K || CC_IS_CLANG
1449         help
1450           This option allows for the kernel to be compiled using the latest
1451           ARM ABI (aka EABI).  This is only useful if you are using a user
1452           space environment that is also compiled with EABI.
1453
1454           Since there are major incompatibilities between the legacy ABI and
1455           EABI, especially with regard to structure member alignment, this
1456           option also changes the kernel syscall calling convention to
1457           disambiguate both ABIs and allow for backward compatibility support
1458           (selected with CONFIG_OABI_COMPAT).
1459
1460           To use this you need GCC version 4.0.0 or later.
1461
1462 config OABI_COMPAT
1463         bool "Allow old ABI binaries to run with this kernel (EXPERIMENTAL)"
1464         depends on AEABI && !THUMB2_KERNEL
1465         help
1466           This option preserves the old syscall interface along with the
1467           new (ARM EABI) one. It also provides a compatibility layer to
1468           intercept syscalls that have structure arguments which layout
1469           in memory differs between the legacy ABI and the new ARM EABI
1470           (only for non "thumb" binaries). This option adds a tiny
1471           overhead to all syscalls and produces a slightly larger kernel.
1472
1473           The seccomp filter system will not be available when this is
1474           selected, since there is no way yet to sensibly distinguish
1475           between calling conventions during filtering.
1476
1477           If you know you'll be using only pure EABI user space then you
1478           can say N here. If this option is not selected and you attempt
1479           to execute a legacy ABI binary then the result will be
1480           UNPREDICTABLE (in fact it can be predicted that it won't work
1481           at all). If in doubt say N.
1482
1483 config ARCH_SELECT_MEMORY_MODEL
1484         bool
1485
1486 config ARCH_FLATMEM_ENABLE
1487         bool
1488
1489 config ARCH_SPARSEMEM_ENABLE
1490         bool
1491         select SPARSEMEM_STATIC if SPARSEMEM
1492
1493 config HIGHMEM
1494         bool "High Memory Support"
1495         depends on MMU
1496         select KMAP_LOCAL
1497         help
1498           The address space of ARM processors is only 4 Gigabytes large
1499           and it has to accommodate user address space, kernel address
1500           space as well as some memory mapped IO. That means that, if you
1501           have a large amount of physical memory and/or IO, not all of the
1502           memory can be "permanently mapped" by the kernel. The physical
1503           memory that is not permanently mapped is called "high memory".
1504
1505           Depending on the selected kernel/user memory split, minimum
1506           vmalloc space and actual amount of RAM, you may not need this
1507           option which should result in a slightly faster kernel.
1508
1509           If unsure, say n.
1510
1511 config HIGHPTE
1512         bool "Allocate 2nd-level pagetables from highmem" if EXPERT
1513         depends on HIGHMEM
1514         default y
1515         help
1516           The VM uses one page of physical memory for each page table.
1517           For systems with a lot of processes, this can use a lot of
1518           precious low memory, eventually leading to low memory being
1519           consumed by page tables.  Setting this option will allow
1520           user-space 2nd level page tables to reside in high memory.
1521
1522 config CPU_SW_DOMAIN_PAN
1523         bool "Enable use of CPU domains to implement privileged no-access"
1524         depends on MMU && !ARM_LPAE
1525         default y
1526         help
1527           Increase kernel security by ensuring that normal kernel accesses
1528           are unable to access userspace addresses.  This can help prevent
1529           use-after-free bugs becoming an exploitable privilege escalation
1530           by ensuring that magic values (such as LIST_POISON) will always
1531           fault when dereferenced.
1532
1533           CPUs with low-vector mappings use a best-efforts implementation.
1534           Their lower 1MB needs to remain accessible for the vectors, but
1535           the remainder of userspace will become appropriately inaccessible.
1536
1537 config HW_PERF_EVENTS
1538         def_bool y
1539         depends on ARM_PMU
1540
1541 config SYS_SUPPORTS_HUGETLBFS
1542        def_bool y
1543        depends on ARM_LPAE
1544
1545 config HAVE_ARCH_TRANSPARENT_HUGEPAGE
1546        def_bool y
1547        depends on ARM_LPAE
1548
1549 config ARCH_WANT_GENERAL_HUGETLB
1550         def_bool y
1551
1552 config ARM_MODULE_PLTS
1553         bool "Use PLTs to allow module memory to spill over into vmalloc area"
1554         depends on MODULES
1555         default y
1556         help
1557           Allocate PLTs when loading modules so that jumps and calls whose
1558           targets are too far away for their relative offsets to be encoded
1559           in the instructions themselves can be bounced via veneers in the
1560           module's PLT. This allows modules to be allocated in the generic
1561           vmalloc area after the dedicated module memory area has been
1562           exhausted. The modules will use slightly more memory, but after
1563           rounding up to page size, the actual memory footprint is usually
1564           the same.
1565
1566           Disabling this is usually safe for small single-platform
1567           configurations. If unsure, say y.
1568
1569 config FORCE_MAX_ZONEORDER
1570         int "Maximum zone order"
1571         default "12" if SOC_AM33XX
1572         default "9" if SA1111 || ARCH_EFM32
1573         default "11"
1574         help
1575           The kernel memory allocator divides physically contiguous memory
1576           blocks into "zones", where each zone is a power of two number of
1577           pages.  This option selects the largest power of two that the kernel
1578           keeps in the memory allocator.  If you need to allocate very large
1579           blocks of physically contiguous memory, then you may need to
1580           increase this value.
1581
1582           This config option is actually maximum order plus one. For example,
1583           a value of 11 means that the largest free memory block is 2^10 pages.
1584
1585 config ALIGNMENT_TRAP
1586         bool
1587         depends on CPU_CP15_MMU
1588         default y if !ARCH_EBSA110
1589         select HAVE_PROC_CPU if PROC_FS
1590         help
1591           ARM processors cannot fetch/store information which is not
1592           naturally aligned on the bus, i.e., a 4 byte fetch must start at an
1593           address divisible by 4. On 32-bit ARM processors, these non-aligned
1594           fetch/store instructions will be emulated in software if you say
1595           here, which has a severe performance impact. This is necessary for
1596           correct operation of some network protocols. With an IP-only
1597           configuration it is safe to say N, otherwise say Y.
1598
1599 config UACCESS_WITH_MEMCPY
1600         bool "Use kernel mem{cpy,set}() for {copy_to,clear}_user()"
1601         depends on MMU
1602         default y if CPU_FEROCEON
1603         help
1604           Implement faster copy_to_user and clear_user methods for CPU
1605           cores where a 8-word STM instruction give significantly higher
1606           memory write throughput than a sequence of individual 32bit stores.
1607
1608           A possible side effect is a slight increase in scheduling latency
1609           between threads sharing the same address space if they invoke
1610           such copy operations with large buffers.
1611
1612           However, if the CPU data cache is using a write-allocate mode,
1613           this option is unlikely to provide any performance gain.
1614
1615 config PARAVIRT
1616         bool "Enable paravirtualization code"
1617         help
1618           This changes the kernel so it can modify itself when it is run
1619           under a hypervisor, potentially improving performance significantly
1620           over full virtualization.
1621
1622 config PARAVIRT_TIME_ACCOUNTING
1623         bool "Paravirtual steal time accounting"
1624         select PARAVIRT
1625         help
1626           Select this option to enable fine granularity task steal time
1627           accounting. Time spent executing other tasks in parallel with
1628           the current vCPU is discounted from the vCPU power. To account for
1629           that, there can be a small performance impact.
1630
1631           If in doubt, say N here.
1632
1633 config XEN_DOM0
1634         def_bool y
1635         depends on XEN
1636
1637 config XEN
1638         bool "Xen guest support on ARM"
1639         depends on ARM && AEABI && OF
1640         depends on CPU_V7 && !CPU_V6
1641         depends on !GENERIC_ATOMIC64
1642         depends on MMU
1643         select ARCH_DMA_ADDR_T_64BIT
1644         select ARM_PSCI
1645         select SWIOTLB
1646         select SWIOTLB_XEN
1647         select PARAVIRT
1648         help
1649           Say Y if you want to run Linux in a Virtual Machine on Xen on ARM.
1650
1651 config STACKPROTECTOR_PER_TASK
1652         bool "Use a unique stack canary value for each task"
1653         depends on GCC_PLUGINS && STACKPROTECTOR && SMP && !XIP_DEFLATED_DATA
1654         select GCC_PLUGIN_ARM_SSP_PER_TASK
1655         default y
1656         help
1657           Due to the fact that GCC uses an ordinary symbol reference from
1658           which to load the value of the stack canary, this value can only
1659           change at reboot time on SMP systems, and all tasks running in the
1660           kernel's address space are forced to use the same canary value for
1661           the entire duration that the system is up.
1662
1663           Enable this option to switch to a different method that uses a
1664           different canary value for each task.
1665
1666 endmenu
1667
1668 menu "Boot options"
1669
1670 config USE_OF
1671         bool "Flattened Device Tree support"
1672         select IRQ_DOMAIN
1673         select OF
1674         help
1675           Include support for flattened device tree machine descriptions.
1676
1677 config ATAGS
1678         bool "Support for the traditional ATAGS boot data passing" if USE_OF
1679         default y
1680         help
1681           This is the traditional way of passing data to the kernel at boot
1682           time. If you are solely relying on the flattened device tree (or
1683           the ARM_ATAG_DTB_COMPAT option) then you may unselect this option
1684           to remove ATAGS support from your kernel binary.  If unsure,
1685           leave this to y.
1686
1687 config DEPRECATED_PARAM_STRUCT
1688         bool "Provide old way to pass kernel parameters"
1689         depends on ATAGS
1690         help
1691           This was deprecated in 2001 and announced to live on for 5 years.
1692           Some old boot loaders still use this way.
1693
1694 # Compressed boot loader in ROM.  Yes, we really want to ask about
1695 # TEXT and BSS so we preserve their values in the config files.
1696 config ZBOOT_ROM_TEXT
1697         hex "Compressed ROM boot loader base address"
1698         default 0x0
1699         help
1700           The physical address at which the ROM-able zImage is to be
1701           placed in the target.  Platforms which normally make use of
1702           ROM-able zImage formats normally set this to a suitable
1703           value in their defconfig file.
1704
1705           If ZBOOT_ROM is not enabled, this has no effect.
1706
1707 config ZBOOT_ROM_BSS
1708         hex "Compressed ROM boot loader BSS address"
1709         default 0x0
1710         help
1711           The base address of an area of read/write memory in the target
1712           for the ROM-able zImage which must be available while the
1713           decompressor is running. It must be large enough to hold the
1714           entire decompressed kernel plus an additional 128 KiB.
1715           Platforms which normally make use of ROM-able zImage formats
1716           normally set this to a suitable value in their defconfig file.
1717
1718           If ZBOOT_ROM is not enabled, this has no effect.
1719
1720 config ZBOOT_ROM
1721         bool "Compressed boot loader in ROM/flash"
1722         depends on ZBOOT_ROM_TEXT != ZBOOT_ROM_BSS
1723         depends on !ARM_APPENDED_DTB && !XIP_KERNEL && !AUTO_ZRELADDR
1724         help
1725           Say Y here if you intend to execute your compressed kernel image
1726           (zImage) directly from ROM or flash.  If unsure, say N.
1727
1728 config ARM_APPENDED_DTB
1729         bool "Use appended device tree blob to zImage (EXPERIMENTAL)"
1730         depends on OF
1731         help
1732           With this option, the boot code will look for a device tree binary
1733           (DTB) appended to zImage
1734           (e.g. cat zImage <filename>.dtb > zImage_w_dtb).
1735
1736           This is meant as a backward compatibility convenience for those
1737           systems with a bootloader that can't be upgraded to accommodate
1738           the documented boot protocol using a device tree.
1739
1740           Beware that there is very little in terms of protection against
1741           this option being confused by leftover garbage in memory that might
1742           look like a DTB header after a reboot if no actual DTB is appended
1743           to zImage.  Do not leave this option active in a production kernel
1744           if you don't intend to always append a DTB.  Proper passing of the
1745           location into r2 of a bootloader provided DTB is always preferable
1746           to this option.
1747
1748 config ARM_ATAG_DTB_COMPAT
1749         bool "Supplement the appended DTB with traditional ATAG information"
1750         depends on ARM_APPENDED_DTB
1751         help
1752           Some old bootloaders can't be updated to a DTB capable one, yet
1753           they provide ATAGs with memory configuration, the ramdisk address,
1754           the kernel cmdline string, etc.  Such information is dynamically
1755           provided by the bootloader and can't always be stored in a static
1756           DTB.  To allow a device tree enabled kernel to be used with such
1757           bootloaders, this option allows zImage to extract the information
1758           from the ATAG list and store it at run time into the appended DTB.
1759
1760 choice
1761         prompt "Kernel command line type" if ARM_ATAG_DTB_COMPAT
1762         default ARM_ATAG_DTB_COMPAT_CMDLINE_FROM_BOOTLOADER
1763
1764 config ARM_ATAG_DTB_COMPAT_CMDLINE_FROM_BOOTLOADER
1765         bool "Use bootloader kernel arguments if available"
1766         help
1767           Uses the command-line options passed by the boot loader instead of
1768           the device tree bootargs property. If the boot loader doesn't provide
1769           any, the device tree bootargs property will be used.
1770
1771 config ARM_ATAG_DTB_COMPAT_CMDLINE_EXTEND
1772         bool "Extend with bootloader kernel arguments"
1773         help
1774           The command-line arguments provided by the boot loader will be
1775           appended to the the device tree bootargs property.
1776
1777 endchoice
1778
1779 config CMDLINE
1780         string "Default kernel command string"
1781         default ""
1782         help
1783           On some architectures (EBSA110 and CATS), there is currently no way
1784           for the boot loader to pass arguments to the kernel. For these
1785           architectures, you should supply some command-line options at build
1786           time by entering them here. As a minimum, you should specify the
1787           memory size and the root device (e.g., mem=64M root=/dev/nfs).
1788
1789 choice
1790         prompt "Kernel command line type" if CMDLINE != ""
1791         default CMDLINE_FROM_BOOTLOADER
1792         depends on ATAGS
1793
1794 config CMDLINE_FROM_BOOTLOADER
1795         bool "Use bootloader kernel arguments if available"
1796         help
1797           Uses the command-line options passed by the boot loader. If
1798           the boot loader doesn't provide any, the default kernel command
1799           string provided in CMDLINE will be used.
1800
1801 config CMDLINE_EXTEND
1802         bool "Extend bootloader kernel arguments"
1803         help
1804           The command-line arguments provided by the boot loader will be
1805           appended to the default kernel command string.
1806
1807 config CMDLINE_FORCE
1808         bool "Always use the default kernel command string"
1809         help
1810           Always use the default kernel command string, even if the boot
1811           loader passes other arguments to the kernel.
1812           This is useful if you cannot or don't want to change the
1813           command-line options your boot loader passes to the kernel.
1814 endchoice
1815
1816 config XIP_KERNEL
1817         bool "Kernel Execute-In-Place from ROM"
1818         depends on !ARM_LPAE && !ARCH_MULTIPLATFORM
1819         help
1820           Execute-In-Place allows the kernel to run from non-volatile storage
1821           directly addressable by the CPU, such as NOR flash. This saves RAM
1822           space since the text section of the kernel is not loaded from flash
1823           to RAM.  Read-write sections, such as the data section and stack,
1824           are still copied to RAM.  The XIP kernel is not compressed since
1825           it has to run directly from flash, so it will take more space to
1826           store it.  The flash address used to link the kernel object files,
1827           and for storing it, is configuration dependent. Therefore, if you
1828           say Y here, you must know the proper physical address where to
1829           store the kernel image depending on your own flash memory usage.
1830
1831           Also note that the make target becomes "make xipImage" rather than
1832           "make zImage" or "make Image".  The final kernel binary to put in
1833           ROM memory will be arch/arm/boot/xipImage.
1834
1835           If unsure, say N.
1836
1837 config XIP_PHYS_ADDR
1838         hex "XIP Kernel Physical Location"
1839         depends on XIP_KERNEL
1840         default "0x00080000"
1841         help
1842           This is the physical address in your flash memory the kernel will
1843           be linked for and stored to.  This address is dependent on your
1844           own flash usage.
1845
1846 config XIP_DEFLATED_DATA
1847         bool "Store kernel .data section compressed in ROM"
1848         depends on XIP_KERNEL
1849         select ZLIB_INFLATE
1850         help
1851           Before the kernel is actually executed, its .data section has to be
1852           copied to RAM from ROM. This option allows for storing that data
1853           in compressed form and decompressed to RAM rather than merely being
1854           copied, saving some precious ROM space. A possible drawback is a
1855           slightly longer boot delay.
1856
1857 config KEXEC
1858         bool "Kexec system call (EXPERIMENTAL)"
1859         depends on (!SMP || PM_SLEEP_SMP)
1860         depends on MMU
1861         select KEXEC_CORE
1862         help
1863           kexec is a system call that implements the ability to shutdown your
1864           current kernel, and to start another kernel.  It is like a reboot
1865           but it is independent of the system firmware.   And like a reboot
1866           you can start any kernel with it, not just Linux.
1867
1868           It is an ongoing process to be certain the hardware in a machine
1869           is properly shutdown, so do not be surprised if this code does not
1870           initially work for you.
1871
1872 config ATAGS_PROC
1873         bool "Export atags in procfs"
1874         depends on ATAGS && KEXEC
1875         default y
1876         help
1877           Should the atags used to boot the kernel be exported in an "atags"
1878           file in procfs. Useful with kexec.
1879
1880 config CRASH_DUMP
1881         bool "Build kdump crash kernel (EXPERIMENTAL)"
1882         help
1883           Generate crash dump after being started by kexec. This should
1884           be normally only set in special crash dump kernels which are
1885           loaded in the main kernel with kexec-tools into a specially
1886           reserved region and then later executed after a crash by
1887           kdump/kexec. The crash dump kernel must be compiled to a
1888           memory address not used by the main kernel
1889
1890           For more details see Documentation/admin-guide/kdump/kdump.rst
1891
1892 config AUTO_ZRELADDR
1893         bool "Auto calculation of the decompressed kernel image address"
1894         help
1895           ZRELADDR is the physical address where the decompressed kernel
1896           image will be placed. If AUTO_ZRELADDR is selected, the address
1897           will be determined at run-time by masking the current IP with
1898           0xf8000000. This assumes the zImage being placed in the first 128MB
1899           from start of memory.
1900
1901 config EFI_STUB
1902         bool
1903
1904 config EFI
1905         bool "UEFI runtime support"
1906         depends on OF && !CPU_BIG_ENDIAN && MMU && AUTO_ZRELADDR && !XIP_KERNEL
1907         select UCS2_STRING
1908         select EFI_PARAMS_FROM_FDT
1909         select EFI_STUB
1910         select EFI_GENERIC_STUB
1911         select EFI_RUNTIME_WRAPPERS
1912         help
1913           This option provides support for runtime services provided
1914           by UEFI firmware (such as non-volatile variables, realtime
1915           clock, and platform reset). A UEFI stub is also provided to
1916           allow the kernel to be booted as an EFI application. This
1917           is only useful for kernels that may run on systems that have
1918           UEFI firmware.
1919
1920 config DMI
1921         bool "Enable support for SMBIOS (DMI) tables"
1922         depends on EFI
1923         default y
1924         help
1925           This enables SMBIOS/DMI feature for systems.
1926
1927           This option is only useful on systems that have UEFI firmware.
1928           However, even with this option, the resultant kernel should
1929           continue to boot on existing non-UEFI platforms.
1930
1931           NOTE: This does *NOT* enable or encourage the use of DMI quirks,
1932           i.e., the the practice of identifying the platform via DMI to
1933           decide whether certain workarounds for buggy hardware and/or
1934           firmware need to be enabled. This would require the DMI subsystem
1935           to be enabled much earlier than we do on ARM, which is non-trivial.
1936
1937 endmenu
1938
1939 menu "CPU Power Management"
1940
1941 source "drivers/cpufreq/Kconfig"
1942
1943 source "drivers/cpuidle/Kconfig"
1944
1945 endmenu
1946
1947 menu "Floating point emulation"
1948
1949 comment "At least one emulation must be selected"
1950
1951 config FPE_NWFPE
1952         bool "NWFPE math emulation"
1953         depends on (!AEABI || OABI_COMPAT) && !THUMB2_KERNEL
1954         help
1955           Say Y to include the NWFPE floating point emulator in the kernel.
1956           This is necessary to run most binaries. Linux does not currently
1957           support floating point hardware so you need to say Y here even if
1958           your machine has an FPA or floating point co-processor podule.
1959
1960           You may say N here if you are going to load the Acorn FPEmulator
1961           early in the bootup.
1962
1963 config FPE_NWFPE_XP
1964         bool "Support extended precision"
1965         depends on FPE_NWFPE
1966         help
1967           Say Y to include 80-bit support in the kernel floating-point
1968           emulator.  Otherwise, only 32 and 64-bit support is compiled in.
1969           Note that gcc does not generate 80-bit operations by default,
1970           so in most cases this option only enlarges the size of the
1971           floating point emulator without any good reason.
1972
1973           You almost surely want to say N here.
1974
1975 config FPE_FASTFPE
1976         bool "FastFPE math emulation (EXPERIMENTAL)"
1977         depends on (!AEABI || OABI_COMPAT) && !CPU_32v3
1978         help
1979           Say Y here to include the FAST floating point emulator in the kernel.
1980           This is an experimental much faster emulator which now also has full
1981           precision for the mantissa.  It does not support any exceptions.
1982           It is very simple, and approximately 3-6 times faster than NWFPE.
1983
1984           It should be sufficient for most programs.  It may be not suitable
1985           for scientific calculations, but you have to check this for yourself.
1986           If you do not feel you need a faster FP emulation you should better
1987           choose NWFPE.
1988
1989 config VFP
1990         bool "VFP-format floating point maths"
1991         depends on CPU_V6 || CPU_V6K || CPU_ARM926T || CPU_V7 || CPU_FEROCEON
1992         help
1993           Say Y to include VFP support code in the kernel. This is needed
1994           if your hardware includes a VFP unit.
1995
1996           Please see <file:Documentation/arm/vfp/release-notes.rst> for
1997           release notes and additional status information.
1998
1999           Say N if your target does not have VFP hardware.
2000
2001 config VFPv3
2002         bool
2003         depends on VFP
2004         default y if CPU_V7
2005
2006 config NEON
2007         bool "Advanced SIMD (NEON) Extension support"
2008         depends on VFPv3 && CPU_V7
2009         help
2010           Say Y to include support code for NEON, the ARMv7 Advanced SIMD
2011           Extension.
2012
2013 config KERNEL_MODE_NEON
2014         bool "Support for NEON in kernel mode"
2015         depends on NEON && AEABI
2016         help
2017           Say Y to include support for NEON in kernel mode.
2018
2019 endmenu
2020
2021 menu "Power management options"
2022
2023 source "kernel/power/Kconfig"
2024
2025 config ARCH_SUSPEND_POSSIBLE
2026         depends on CPU_ARM920T || CPU_ARM926T || CPU_FEROCEON || CPU_SA1100 || \
2027                 CPU_V6 || CPU_V6K || CPU_V7 || CPU_V7M || CPU_XSC3 || CPU_XSCALE || CPU_MOHAWK
2028         def_bool y
2029
2030 config ARM_CPU_SUSPEND
2031         def_bool PM_SLEEP || BL_SWITCHER || ARM_PSCI_FW
2032         depends on ARCH_SUSPEND_POSSIBLE
2033
2034 config ARCH_HIBERNATION_POSSIBLE
2035         bool
2036         depends on MMU
2037         default y if ARCH_SUSPEND_POSSIBLE
2038
2039 endmenu
2040
2041 source "drivers/firmware/Kconfig"
2042
2043 if CRYPTO
2044 source "arch/arm/crypto/Kconfig"
2045 endif
2046
2047 source "arch/arm/Kconfig.assembler"