arch/arc/Kconfig

   1 #
   2 # Copyright (C) 2004, 2007-2010, 2011-2012 Synopsys, Inc. (www.synopsys.com)
   3 #
   4 # This program is free software; you can redistribute it and/or modify
   5 # it under the terms of the GNU General Public License version 2 as
   6 # published by the Free Software Foundation.
   7 #
   8
   9 config ARC
  10         def_bool y
  11         select ARC_TIMERS
  12         select ARCH_HAS_DMA_COHERENT_TO_PFN
  13         select ARCH_HAS_PTE_SPECIAL
  14         select ARCH_HAS_SYNC_DMA_FOR_CPU
  15         select ARCH_HAS_SYNC_DMA_FOR_DEVICE
  16         select ARCH_HAS_SG_CHAIN
  17         select ARCH_SUPPORTS_ATOMIC_RMW if ARC_HAS_LLSC
  18         select BUILDTIME_EXTABLE_SORT
  19         select CLONE_BACKWARDS
  20         select COMMON_CLK
  21         select DMA_DIRECT_OPS
  22         select GENERIC_ATOMIC64 if !ISA_ARCV2 || !(ARC_HAS_LL64 && ARC_HAS_LLSC)
  23         select GENERIC_CLOCKEVENTS
  24         select GENERIC_FIND_FIRST_BIT
  25         # for now, we don't need GENERIC_IRQ_PROBE, CONFIG_GENERIC_IRQ_CHIP
  26         select GENERIC_IRQ_SHOW
  27         select GENERIC_PCI_IOMAP
  28         select GENERIC_PENDING_IRQ if SMP
  29         select GENERIC_SMP_IDLE_THREAD
  30         select HAVE_ARCH_KGDB
  31         select HAVE_ARCH_TRACEHOOK
  32         select HAVE_DEBUG_STACKOVERFLOW
  33         select HAVE_FUTEX_CMPXCHG if FUTEX
  34         select HAVE_GENERIC_DMA_COHERENT
  35         select HAVE_IOREMAP_PROT
  36         select HAVE_KERNEL_GZIP
  37         select HAVE_KERNEL_LZMA
  38         select HAVE_KPROBES
  39         select HAVE_KRETPROBES
  40         select HAVE_MOD_ARCH_SPECIFIC
  41         select HAVE_OPROFILE
  42         select HAVE_PERF_EVENTS
  43         select HANDLE_DOMAIN_IRQ
  44         select IRQ_DOMAIN
  45         select MODULES_USE_ELF_RELA
  46         select OF
  47         select OF_EARLY_FLATTREE
  48         select OF_RESERVED_MEM
  49         select PERF_USE_VMALLOC if ARC_CACHE_VIPT_ALIASING
  50
  51 config ARCH_HAS_CACHE_LINE_SIZE
  52         def_bool y
  53
  54 config MIGHT_HAVE_PCI
  55         bool
  56
  57 config TRACE_IRQFLAGS_SUPPORT
  58         def_bool y
  59
  60 config LOCKDEP_SUPPORT
  61         def_bool y
  62
  63 config SCHED_OMIT_FRAME_POINTER
  64         def_bool y
  65
  66 config GENERIC_CSUM
  67         def_bool y
  68
  69 config RWSEM_GENERIC_SPINLOCK
  70         def_bool y
  71
  72 config ARCH_DISCONTIGMEM_ENABLE
  73         def_bool n
  74
  75 config ARCH_FLATMEM_ENABLE
  76         def_bool y
  77
  78 config MMU
  79         def_bool y
  80
  81 config NO_IOPORT_MAP
  82         def_bool y
  83
  84 config GENERIC_CALIBRATE_DELAY
  85         def_bool y
  86
  87 config GENERIC_HWEIGHT
  88         def_bool y
  89
  90 config STACKTRACE_SUPPORT
  91         def_bool y
  92         select STACKTRACE
  93
  94 config HAVE_ARCH_TRANSPARENT_HUGEPAGE
  95         def_bool y
  96         depends on ARC_MMU_V4
  97
  98 menu "ARC Architecture Configuration"
  99
 100 menu "ARC Platform/SoC/Board"
 101
 102 source "arch/arc/plat-tb10x/Kconfig"
 103 source "arch/arc/plat-axs10x/Kconfig"
 104 #New platform adds here
 105 source "arch/arc/plat-eznps/Kconfig"
 106 source "arch/arc/plat-hsdk/Kconfig"
 107
 108 endmenu
 109
 110 choice
 111         prompt "ARC Instruction Set"
 112         default ISA_ARCV2
 113
 114 config ISA_ARCOMPACT
 115         bool "ARCompact ISA"
 116         select CPU_NO_EFFICIENT_FFS
 117         help
 118           The original ARC ISA of ARC600/700 cores
 119
 120 config ISA_ARCV2
 121         bool "ARC ISA v2"
 122         select ARC_TIMERS_64BIT
 123         help
 124           ISA for the Next Generation ARC-HS cores
 125
 126 endchoice
 127
 128 menu "ARC CPU Configuration"
 129
 130 choice
 131         prompt "ARC Core"
 132         default ARC_CPU_770 if ISA_ARCOMPACT
 133         default ARC_CPU_HS if ISA_ARCV2
 134
 135 if ISA_ARCOMPACT
 136
 137 config ARC_CPU_750D
 138         bool "ARC750D"
 139         select ARC_CANT_LLSC
 140         help
 141           Support for ARC750 core
 142
 143 config ARC_CPU_770
 144         bool "ARC770"
 145         select ARC_HAS_SWAPE
 146         help
 147           Support for ARC770 core introduced with Rel 4.10 (Summer 2011)
 148           This core has a bunch of cool new features:
 149           -MMU-v3: Variable Page Sz (4k, 8k, 16k), bigger J-TLB (128x4)
 150                    Shared Address Spaces (for sharing TLB entries in MMU)
 151           -Caches: New Prog Model, Region Flush
 152           -Insns: endian swap, load-locked/store-conditional, time-stamp-ctr
 153
 154 endif   #ISA_ARCOMPACT
 155
 156 config ARC_CPU_HS
 157         bool "ARC-HS"
 158         depends on ISA_ARCV2
 159         help
 160           Support for ARC HS38x Cores based on ARCv2 ISA
 161           The notable features are:
 162             - SMP configurations of upto 4 core with coherency
 163             - Optional L2 Cache and IO-Coherency
 164             - Revised Interrupt Architecture (multiple priorites, reg banks,
 165                 auto stack switch, auto regfile save/restore)
 166             - MMUv4 (PIPT dcache, Huge Pages)
 167             - Instructions for
 168                 * 64bit load/store: LDD, STD
 169                 * Hardware assisted divide/remainder: DIV, REM
 170                 * Function prologue/epilogue: ENTER_S, LEAVE_S
 171                 * IRQ enable/disable: CLRI, SETI
 172                 * pop count: FFS, FLS
 173                 * SETcc, BMSKN, XBFU...
 174
 175 endchoice
 176
 177 config CPU_BIG_ENDIAN
 178         bool "Enable Big Endian Mode"
 179         help
 180           Build kernel for Big Endian Mode of ARC CPU
 181
 182 config SMP
 183         bool "Symmetric Multi-Processing"
 184         select ARC_MCIP if ISA_ARCV2
 185         help
 186           This enables support for systems with more than one CPU.
 187
 188 if SMP
 189
 190 config NR_CPUS
 191         int "Maximum number of CPUs (2-4096)"
 192         range 2 4096
 193         default "4"
 194
 195 config ARC_SMP_HALT_ON_RESET
 196         bool "Enable Halt-on-reset boot mode"
 197         default y if ARC_UBOOT_SUPPORT
 198         help
 199           In SMP configuration cores can be configured as Halt-on-reset
 200           or they could all start at same time. For Halt-on-reset, non
 201           masters are parked until Master kicks them so they can start of
 202           at designated entry point. For other case, all jump to common
 203           entry point and spin wait for Master's signal.
 204
 205 endif   #SMP
 206
 207 config ARC_MCIP
 208         bool "ARConnect Multicore IP (MCIP) Support "
 209         depends on ISA_ARCV2
 210         default y if SMP
 211         help
 212           This IP block enables SMP in ARC-HS38 cores.
 213           It provides for cross-core interrupts, multi-core debug
 214           hardware semaphores, shared memory,....
 215
 216 menuconfig ARC_CACHE
 217         bool "Enable Cache Support"
 218         default y
 219
 220 if ARC_CACHE
 221
 222 config ARC_CACHE_LINE_SHIFT
 223         int "Cache Line Length (as power of 2)"
 224         range 5 7
 225         default "6"
 226         help
 227           Starting with ARC700 4.9, Cache line length is configurable,
 228           This option specifies "N", with Line-len = 2 power N
 229           So line lengths of 32, 64, 128 are specified by 5,6,7, respectively
 230           Linux only supports same line lengths for I and D caches.
 231
 232 config ARC_HAS_ICACHE
 233         bool "Use Instruction Cache"
 234         default y
 235
 236 config ARC_HAS_DCACHE
 237         bool "Use Data Cache"
 238         default y
 239
 240 config ARC_CACHE_PAGES
 241         bool "Per Page Cache Control"
 242         default y
 243         depends on ARC_HAS_ICACHE || ARC_HAS_DCACHE
 244         help
 245           This can be used to over-ride the global I/D Cache Enable on a
 246           per-page basis (but only for pages accessed via MMU such as
 247           Kernel Virtual address or User Virtual Address)
 248           TLB entries have a per-page Cache Enable Bit.
 249           Note that Global I/D ENABLE + Per Page DISABLE works but corollary
 250           Global DISABLE + Per Page ENABLE won't work
 251
 252 config ARC_CACHE_VIPT_ALIASING
 253         bool "Support VIPT Aliasing D$"
 254         depends on ARC_HAS_DCACHE && ISA_ARCOMPACT
 255
 256 endif   #ARC_CACHE
 257
 258 config ARC_HAS_ICCM
 259         bool "Use ICCM"
 260         help
 261           Single Cycle RAMS to store Fast Path Code
 262
 263 config ARC_ICCM_SZ
 264         int "ICCM Size in KB"
 265         default "64"
 266         depends on ARC_HAS_ICCM
 267
 268 config ARC_HAS_DCCM
 269         bool "Use DCCM"
 270         help
 271           Single Cycle RAMS to store Fast Path Data
 272
 273 config ARC_DCCM_SZ
 274         int "DCCM Size in KB"
 275         default "64"
 276         depends on ARC_HAS_DCCM
 277
 278 config ARC_DCCM_BASE
 279         hex "DCCM map address"
 280         default "0xA0000000"
 281         depends on ARC_HAS_DCCM
 282
 283 choice
 284         prompt "MMU Version"
 285         default ARC_MMU_V3 if ARC_CPU_770
 286         default ARC_MMU_V2 if ARC_CPU_750D
 287         default ARC_MMU_V4 if ARC_CPU_HS
 288
 289 if ISA_ARCOMPACT
 290
 291 config ARC_MMU_V1
 292         bool "MMU v1"
 293         help
 294           Orig ARC700 MMU
 295
 296 config ARC_MMU_V2
 297         bool "MMU v2"
 298         help
 299           Fixed the deficiency of v1 - possible thrashing in memcpy scenario
 300           when 2 D-TLB and 1 I-TLB entries index into same 2way set.
 301
 302 config ARC_MMU_V3
 303         bool "MMU v3"
 304         depends on ARC_CPU_770
 305         help
 306           Introduced with ARC700 4.10: New Features
 307           Variable Page size (1k-16k), var JTLB size 128 x (2 or 4)
 308           Shared Address Spaces (SASID)
 309
 310 endif
 311
 312 config ARC_MMU_V4
 313         bool "MMU v4"
 314         depends on ISA_ARCV2
 315
 316 endchoice
 317
 318
 319 choice
 320         prompt "MMU Page Size"
 321         default ARC_PAGE_SIZE_8K
 322
 323 config ARC_PAGE_SIZE_8K
 324         bool "8KB"
 325         help
 326           Choose between 8k vs 16k
 327
 328 config ARC_PAGE_SIZE_16K
 329         bool "16KB"
 330         depends on ARC_MMU_V3 || ARC_MMU_V4
 331
 332 config ARC_PAGE_SIZE_4K
 333         bool "4KB"
 334         depends on ARC_MMU_V3 || ARC_MMU_V4
 335
 336 endchoice
 337
 338 choice
 339         prompt "MMU Super Page Size"
 340         depends on ISA_ARCV2 && TRANSPARENT_HUGEPAGE
 341         default ARC_HUGEPAGE_2M
 342
 343 config ARC_HUGEPAGE_2M
 344         bool "2MB"
 345
 346 config ARC_HUGEPAGE_16M
 347         bool "16MB"
 348
 349 endchoice
 350
 351 config NODES_SHIFT
 352         int "Maximum NUMA Nodes (as a power of 2)"
 353         default "0" if !DISCONTIGMEM
 354         default "1" if DISCONTIGMEM
 355         depends on NEED_MULTIPLE_NODES
 356         ---help---
 357           Accessing memory beyond 1GB (with or w/o PAE) requires 2 memory
 358           zones.
 359
 360 if ISA_ARCOMPACT
 361
 362 config ARC_COMPACT_IRQ_LEVELS
 363         bool "Setup Timer IRQ as high Priority"
 364         # if SMP, LV2 enabled ONLY if ARC implementation has LV2 re-entrancy
 365         depends on !SMP
 366
 367 config ARC_FPU_SAVE_RESTORE
 368         bool "Enable FPU state persistence across context switch"
 369         help
 370           Double Precision Floating Point unit had dedicated regs which
 371           need to be saved/restored across context-switch.
 372           Note that ARC FPU is overly simplistic, unlike say x86, which has
 373           hardware pieces to allow software to conditionally save/restore,
 374           based on actual usage of FPU by a task. Thus our implemn does
 375           this for all tasks in system.
 376
 377 endif   #ISA_ARCOMPACT
 378
 379 config ARC_CANT_LLSC
 380         def_bool n
 381
 382 config ARC_HAS_LLSC
 383         bool "Insn: LLOCK/SCOND (efficient atomic ops)"
 384         default y
 385         depends on !ARC_CANT_LLSC
 386
 387 config ARC_HAS_SWAPE
 388         bool "Insn: SWAPE (endian-swap)"
 389         default y
 390
 391 if ISA_ARCV2
 392
 393 config ARC_HAS_LL64
 394         bool "Insn: 64bit LDD/STD"
 395         help
 396           Enable gcc to generate 64-bit load/store instructions
 397           ISA mandates even/odd registers to allow encoding of two
 398           dest operands with 2 possible source operands.
 399         default y
 400
 401 config ARC_HAS_DIV_REM
 402         bool "Insn: div, divu, rem, remu"
 403         default y
 404
 405 config ARC_HAS_ACCL_REGS
 406         bool "Reg Pair ACCL:ACCH (FPU and/or MPY > 6)"
 407         default y
 408         help
 409           Depending on the configuration, CPU can contain accumulator reg-pair
 410           (also referred to as r58:r59). These can also be used by gcc as GPR so
 411           kernel needs to save/restore per process
 412
 413 endif   # ISA_ARCV2
 414
 415 endmenu   # "ARC CPU Configuration"
 416
 417 config LINUX_LINK_BASE
 418         hex "Kernel link address"
 419         default "0x80000000"
 420         help
 421           ARC700 divides the 32 bit phy address space into two equal halves
 422           -Lower 2G (0 - 0x7FFF_FFFF ) is user virtual, translated by MMU
 423           -Upper 2G (0x8000_0000 onwards) is untranslated, for kernel
 424           Typically Linux kernel is linked at the start of untransalted addr,
 425           hence the default value of 0x8zs.
 426           However some customers have peripherals mapped at this addr, so
 427           Linux needs to be scooted a bit.
 428           If you don't know what the above means, leave this setting alone.
 429           This needs to match memory start address specified in Device Tree
 430
 431 config LINUX_RAM_BASE
 432         hex "RAM base address"
 433         default LINUX_LINK_BASE
 434         help
 435           By default Linux is linked at base of RAM. However in some special
 436           cases (such as HSDK), Linux can't be linked at start of DDR, hence
 437           this option.
 438
 439 config HIGHMEM
 440         bool "High Memory Support"
 441         select ARCH_DISCONTIGMEM_ENABLE
 442         help
 443           With ARC 2G:2G address split, only upper 2G is directly addressable by
 444           kernel. Enable this to potentially allow access to rest of 2G and PAE
 445           in future
 446
 447 config ARC_HAS_PAE40
 448         bool "Support for the 40-bit Physical Address Extension"
 449         depends on ISA_ARCV2
 450         select HIGHMEM
 451         select PHYS_ADDR_T_64BIT
 452         help
 453           Enable access to physical memory beyond 4G, only supported on
 454           ARC cores with 40 bit Physical Addressing support
 455
 456 config ARC_KVADDR_SIZE
 457         int "Kernel Virtual Address Space size (MB)"
 458         range 0 512
 459         default "256"
 460         help
 461           The kernel address space is carved out of 256MB of translated address
 462           space for catering to vmalloc, modules, pkmap, fixmap. This however may
 463           not suffice vmalloc requirements of a 4K CPU EZChip system. So allow
 464           this to be stretched to 512 MB (by extending into the reserved
 465           kernel-user gutter)
 466
 467 config ARC_CURR_IN_REG
 468         bool "Dedicate Register r25 for current_task pointer"
 469         default y
 470         help
 471           This reserved Register R25 to point to Current Task in
 472           kernel mode. This saves memory access for each such access
 473
 474
 475 config ARC_EMUL_UNALIGNED
 476         bool "Emulate unaligned memory access (userspace only)"
 477         select SYSCTL_ARCH_UNALIGN_NO_WARN
 478         select SYSCTL_ARCH_UNALIGN_ALLOW
 479         depends on ISA_ARCOMPACT
 480         help
 481           This enables misaligned 16 & 32 bit memory access from user space.
 482           Use ONLY-IF-ABS-NECESSARY as it will be very slow and also can hide
 483           potential bugs in code
 484
 485 config HZ
 486         int "Timer Frequency"
 487         default 100
 488
 489 config ARC_METAWARE_HLINK
 490         bool "Support for Metaware debugger assisted Host access"
 491         help
 492           This options allows a Linux userland apps to directly access
 493           host file system (open/creat/read/write etc) with help from
 494           Metaware Debugger. This can come in handy for Linux-host communication
 495           when there is no real usable peripheral such as EMAC.
 496
 497 menuconfig ARC_DBG
 498         bool "ARC debugging"
 499         default y
 500
 501 if ARC_DBG
 502
 503 config ARC_DW2_UNWIND
 504         bool "Enable DWARF specific kernel stack unwind"
 505         default y
 506         select KALLSYMS
 507         help
 508           Compiles the kernel with DWARF unwind information and can be used
 509           to get stack backtraces.
 510
 511           If you say Y here the resulting kernel image will be slightly larger
 512           but not slower, and it will give very useful debugging information.
 513           If you don't debug the kernel, you can say N, but we may not be able
 514           to solve problems without frame unwind information
 515
 516 config ARC_DBG_TLB_PARANOIA
 517         bool "Paranoia Checks in Low Level TLB Handlers"
 518
 519 endif
 520
 521 config ARC_UBOOT_SUPPORT
 522         bool "Support uboot arg Handling"
 523         help
 524           ARC Linux by default checks for uboot provided args as pointers to
 525           external cmdline or DTB. This however breaks in absence of uboot,
 526           when booting from Metaware debugger directly, as the registers are
 527           not zeroed out on reset by mdb and/or ARCv2 based cores. The bogus
 528           registers look like uboot args to kernel which then chokes.
 529           So only enable the uboot arg checking/processing if users are sure
 530           of uboot being in play.
 531
 532 config ARC_BUILTIN_DTB_NAME
 533         string "Built in DTB"
 534         help
 535           Set the name of the DTB to embed in the vmlinux binary
 536           Leaving it blank selects the minimal "skeleton" dtb
 537
 538 endmenu  # "ARC Architecture Configuration"
 539
 540 config FORCE_MAX_ZONEORDER
 541         int "Maximum zone order"
 542         default "12" if ARC_HUGEPAGE_16M
 543         default "11"
 544
 545 menu "Bus Support"
 546
 547 config PCI
 548         bool "PCI support" if MIGHT_HAVE_PCI
 549         help
 550           PCI is the name of a bus system, i.e., the way the CPU talks to
 551           the other stuff inside your box.  Find out if your board/platform
 552           has PCI.
 553
 554           Note: PCIe support for Synopsys Device will be available only
 555           when HAPS DX is configured with PCIe RC bitmap. If you have PCI,
 556           say Y, otherwise N.
 557
 558 config PCI_SYSCALL
 559         def_bool PCI
 560
 561 source "drivers/pci/Kconfig"
 562
 563 endmenu
 564
 565 source "kernel/power/Kconfig"